2 * This declarations of the PIC16LF1823 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:19 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC16LF1823_H__
26 #define __PIC16LF1823_H__
28 //==============================================================================
32 //==============================================================================
34 #ifndef NO_ADDR_DEFINES
36 #define INDF0_ADDR 0x0000
37 #define INDF1_ADDR 0x0001
38 #define PCL_ADDR 0x0002
39 #define STATUS_ADDR 0x0003
40 #define FSR0_ADDR 0x0004
41 #define FSR0L_ADDR 0x0004
42 #define FSR0H_ADDR 0x0005
43 #define FSR1_ADDR 0x0006
44 #define FSR1L_ADDR 0x0006
45 #define FSR1H_ADDR 0x0007
46 #define BSR_ADDR 0x0008
47 #define WREG_ADDR 0x0009
48 #define PCLATH_ADDR 0x000A
49 #define INTCON_ADDR 0x000B
50 #define PORTA_ADDR 0x000C
51 #define PORTC_ADDR 0x000E
52 #define PIR1_ADDR 0x0011
53 #define PIR2_ADDR 0x0012
54 #define TMR0_ADDR 0x0015
55 #define TMR1_ADDR 0x0016
56 #define TMR1L_ADDR 0x0016
57 #define TMR1H_ADDR 0x0017
58 #define T1CON_ADDR 0x0018
59 #define T1GCON_ADDR 0x0019
60 #define TMR2_ADDR 0x001A
61 #define PR2_ADDR 0x001B
62 #define T2CON_ADDR 0x001C
63 #define CPSCON0_ADDR 0x001E
64 #define CPSCON1_ADDR 0x001F
65 #define TRISA_ADDR 0x008C
66 #define TRISC_ADDR 0x008E
67 #define PIE1_ADDR 0x0091
68 #define PIE2_ADDR 0x0092
69 #define OPTION_REG_ADDR 0x0095
70 #define PCON_ADDR 0x0096
71 #define WDTCON_ADDR 0x0097
72 #define OSCTUNE_ADDR 0x0098
73 #define OSCCON_ADDR 0x0099
74 #define OSCSTAT_ADDR 0x009A
75 #define ADRES_ADDR 0x009B
76 #define ADRESL_ADDR 0x009B
77 #define ADRESH_ADDR 0x009C
78 #define ADCON0_ADDR 0x009D
79 #define ADCON1_ADDR 0x009E
80 #define LATA_ADDR 0x010C
81 #define LATC_ADDR 0x010E
82 #define CM1CON0_ADDR 0x0111
83 #define CM1CON1_ADDR 0x0112
84 #define CM2CON0_ADDR 0x0113
85 #define CM2CON1_ADDR 0x0114
86 #define CMOUT_ADDR 0x0115
87 #define BORCON_ADDR 0x0116
88 #define FVRCON_ADDR 0x0117
89 #define DACCON0_ADDR 0x0118
90 #define DACCON1_ADDR 0x0119
91 #define SRCON0_ADDR 0x011A
92 #define SRCON1_ADDR 0x011B
93 #define APFCON_ADDR 0x011D
94 #define APFCON0_ADDR 0x011D
95 #define ANSELA_ADDR 0x018C
96 #define ANSELC_ADDR 0x018E
97 #define EEADR_ADDR 0x0191
98 #define EEADRL_ADDR 0x0191
99 #define EEADRH_ADDR 0x0192
100 #define EEDAT_ADDR 0x0193
101 #define EEDATL_ADDR 0x0193
102 #define EEDATH_ADDR 0x0194
103 #define EECON1_ADDR 0x0195
104 #define EECON2_ADDR 0x0196
105 #define RCREG_ADDR 0x0199
106 #define TXREG_ADDR 0x019A
107 #define SP1BRG_ADDR 0x019B
108 #define SP1BRGL_ADDR 0x019B
109 #define SPBRG_ADDR 0x019B
110 #define SPBRGL_ADDR 0x019B
111 #define SP1BRGH_ADDR 0x019C
112 #define SPBRGH_ADDR 0x019C
113 #define RCSTA_ADDR 0x019D
114 #define TXSTA_ADDR 0x019E
115 #define BAUDCON_ADDR 0x019F
116 #define WPUA_ADDR 0x020C
117 #define WPUC_ADDR 0x020E
118 #define SSP1BUF_ADDR 0x0211
119 #define SSPBUF_ADDR 0x0211
120 #define SSP1ADD_ADDR 0x0212
121 #define SSPADD_ADDR 0x0212
122 #define SSP1MSK_ADDR 0x0213
123 #define SSPMSK_ADDR 0x0213
124 #define SSP1STAT_ADDR 0x0214
125 #define SSPSTAT_ADDR 0x0214
126 #define SSP1CON1_ADDR 0x0215
127 #define SSPCON_ADDR 0x0215
128 #define SSPCON1_ADDR 0x0215
129 #define SSP1CON2_ADDR 0x0216
130 #define SSPCON2_ADDR 0x0216
131 #define SSP1CON3_ADDR 0x0217
132 #define SSPCON3_ADDR 0x0217
133 #define CCPR1_ADDR 0x0291
134 #define CCPR1L_ADDR 0x0291
135 #define CCPR1H_ADDR 0x0292
136 #define CCP1CON_ADDR 0x0293
137 #define PWM1CON_ADDR 0x0294
138 #define CCP1AS_ADDR 0x0295
139 #define ECCP1AS_ADDR 0x0295
140 #define PSTR1CON_ADDR 0x0296
141 #define IOCAP_ADDR 0x0391
142 #define IOCAN_ADDR 0x0392
143 #define IOCAF_ADDR 0x0393
144 #define CLKRCON_ADDR 0x039A
145 #define MDCON_ADDR 0x039C
146 #define MDSRC_ADDR 0x039D
147 #define MDCARL_ADDR 0x039E
148 #define MDCARH_ADDR 0x039F
149 #define STATUS_SHAD_ADDR 0x0FE4
150 #define WREG_SHAD_ADDR 0x0FE5
151 #define BSR_SHAD_ADDR 0x0FE6
152 #define PCLATH_SHAD_ADDR 0x0FE7
153 #define FSR0L_SHAD_ADDR 0x0FE8
154 #define FSR0H_SHAD_ADDR 0x0FE9
155 #define FSR1L_SHAD_ADDR 0x0FEA
156 #define FSR1H_SHAD_ADDR 0x0FEB
157 #define STKPTR_ADDR 0x0FED
158 #define TOSL_ADDR 0x0FEE
159 #define TOSH_ADDR 0x0FEF
161 #endif // #ifndef NO_ADDR_DEFINES
163 //==============================================================================
165 // Register Definitions
167 //==============================================================================
169 extern __at(0x0000) __sfr INDF0
;
170 extern __at(0x0001) __sfr INDF1
;
171 extern __at(0x0002) __sfr PCL
;
173 //==============================================================================
176 extern __at(0x0003) __sfr STATUS
;
190 extern __at(0x0003) volatile __STATUSbits_t STATUSbits
;
198 //==============================================================================
200 extern __at(0x0004) __sfr FSR0
;
201 extern __at(0x0004) __sfr FSR0L
;
202 extern __at(0x0005) __sfr FSR0H
;
203 extern __at(0x0006) __sfr FSR1
;
204 extern __at(0x0006) __sfr FSR1L
;
205 extern __at(0x0007) __sfr FSR1H
;
207 //==============================================================================
210 extern __at(0x0008) __sfr BSR
;
233 extern __at(0x0008) volatile __BSRbits_t BSRbits
;
241 //==============================================================================
243 extern __at(0x0009) __sfr WREG
;
244 extern __at(0x000A) __sfr PCLATH
;
246 //==============================================================================
249 extern __at(0x000B) __sfr INTCON
;
278 extern __at(0x000B) volatile __INTCONbits_t INTCONbits
;
291 //==============================================================================
294 //==============================================================================
297 extern __at(0x000C) __sfr PORTA
;
330 unsigned NOT_MCLR
: 1;
340 unsigned C12IN0N
: 1;
404 extern __at(0x000C) volatile __PORTAbits_t PORTAbits
;
406 #define _PORTA_RA0 0x01
407 #define _PORTA_AN0 0x01
408 #define _PORTA_CPS0 0x01
409 #define _PORTA_C1INP 0x01
410 #define _PORTA_TX 0x01
411 #define _PORTA_CK 0x01
412 #define _PORTA_DACOUT 0x01
413 #define _PORTA_RA1 0x02
414 #define _PORTA_AN1 0x02
415 #define _PORTA_CPS1 0x02
416 #define _PORTA_C12IN0N 0x02
417 #define _PORTA_RX 0x02
418 #define _PORTA_DT 0x02
419 #define _PORTA_SRI 0x02
420 #define _PORTA_RA2 0x04
421 #define _PORTA_AN2 0x04
422 #define _PORTA_CPS2 0x04
423 #define _PORTA_C1OUT 0x04
424 #define _PORTA_T0CKI 0x04
425 #define _PORTA_FLT0 0x04
426 #define _PORTA_SRQ 0x04
427 #define _PORTA_RA3 0x08
428 #define _PORTA_NOT_SS 0x08
429 #define _PORTA_NOT_MCLR 0x08
430 #define _PORTA_RA4 0x10
431 #define _PORTA_AN3 0x10
432 #define _PORTA_CPS3 0x10
433 #define _PORTA_SDO 0x10
434 #define _PORTA_CLKR 0x10
435 #define _PORTA_T1OSO 0x10
436 #define _PORTA_OSC2 0x10
437 #define _PORTA_CLKOUT 0x10
438 #define _PORTA_RA5 0x20
439 #define _PORTA_T1OSI 0x20
440 #define _PORTA_T1CKI 0x20
441 #define _PORTA_OSC1 0x20
442 #define _PORTA_CLKIN 0x20
444 //==============================================================================
447 //==============================================================================
450 extern __at(0x000E) __sfr PORTC
;
493 unsigned C12IN1N
: 1;
494 unsigned C12IN2N
: 1;
495 unsigned C12IN3N
: 1;
545 extern __at(0x000E) volatile __PORTCbits_t PORTCbits
;
547 #define _PORTC_RC0 0x01
548 #define _PORTC_AN4 0x01
549 #define _PORTC_CPS4 0x01
550 #define _PORTC_C2INP 0x01
551 #define _PORTC_SCL 0x01
552 #define _PORTC_SCK 0x01
553 #define _PORTC_RC1 0x02
554 #define _PORTC_AN5 0x02
555 #define _PORTC_CPS5 0x02
556 #define _PORTC_C12IN1N 0x02
557 #define _PORTC_SDA 0x02
558 #define _PORTC_SDI 0x02
559 #define _PORTC_RC2 0x04
560 #define _PORTC_AN6 0x04
561 #define _PORTC_CPS6 0x04
562 #define _PORTC_C12IN2N 0x04
563 #define _PORTC_P1D 0x04
564 #define _PORTC_SDO 0x04
565 #define _PORTC_MDCIN1 0x04
566 #define _PORTC_RC3 0x08
567 #define _PORTC_AN7 0x08
568 #define _PORTC_CPS7 0x08
569 #define _PORTC_C12IN3N 0x08
570 #define _PORTC_P1C 0x08
571 #define _PORTC_NOT_SS 0x08
572 #define _PORTC_MDMIN 0x08
573 #define _PORTC_RC4 0x10
574 #define _PORTC_C2OUT 0x10
575 #define _PORTC_P1B 0x10
576 #define _PORTC_SRNQ 0x10
577 #define _PORTC_MDOUT 0x10
578 #define _PORTC_TX 0x10
579 #define _PORTC_CK 0x10
580 #define _PORTC_RC5 0x20
581 #define _PORTC_P1A 0x20
582 #define _PORTC_CCP1 0x20
583 #define _PORTC_MDCIN2 0x20
584 #define _PORTC_RX 0x20
585 #define _PORTC_DT 0x20
587 //==============================================================================
590 //==============================================================================
593 extern __at(0x0011) __sfr PIR1
;
604 unsigned TMR1GIF
: 1;
607 extern __at(0x0011) volatile __PIR1bits_t PIR1bits
;
616 #define _TMR1GIF 0x80
618 //==============================================================================
621 //==============================================================================
624 extern __at(0x0012) __sfr PIR2
;
638 extern __at(0x0012) volatile __PIR2bits_t PIR2bits
;
646 //==============================================================================
648 extern __at(0x0015) __sfr TMR0
;
649 extern __at(0x0016) __sfr TMR1
;
650 extern __at(0x0016) __sfr TMR1L
;
651 extern __at(0x0017) __sfr TMR1H
;
653 //==============================================================================
656 extern __at(0x0018) __sfr T1CON
;
664 unsigned NOT_T1SYNC
: 1;
665 unsigned T1OSCEN
: 1;
666 unsigned T1CKPS0
: 1;
667 unsigned T1CKPS1
: 1;
668 unsigned TMR1CS0
: 1;
669 unsigned TMR1CS1
: 1;
686 extern __at(0x0018) volatile __T1CONbits_t T1CONbits
;
689 #define _NOT_T1SYNC 0x04
690 #define _T1OSCEN 0x08
691 #define _T1CKPS0 0x10
692 #define _T1CKPS1 0x20
693 #define _TMR1CS0 0x40
694 #define _TMR1CS1 0x80
696 //==============================================================================
699 //==============================================================================
702 extern __at(0x0019) __sfr T1GCON
;
711 unsigned T1GGO_NOT_DONE
: 1;
737 extern __at(0x0019) volatile __T1GCONbits_t T1GCONbits
;
742 #define _T1GGO_NOT_DONE 0x08
749 //==============================================================================
751 extern __at(0x001A) __sfr TMR2
;
752 extern __at(0x001B) __sfr PR2
;
754 //==============================================================================
757 extern __at(0x001C) __sfr T2CON
;
763 unsigned T2CKPS0
: 1;
764 unsigned T2CKPS1
: 1;
766 unsigned T2OUTPS0
: 1;
767 unsigned T2OUTPS1
: 1;
768 unsigned T2OUTPS2
: 1;
769 unsigned T2OUTPS3
: 1;
782 unsigned T2OUTPS
: 4;
787 extern __at(0x001C) volatile __T2CONbits_t T2CONbits
;
789 #define _T2CKPS0 0x01
790 #define _T2CKPS1 0x02
792 #define _T2OUTPS0 0x08
793 #define _T2OUTPS1 0x10
794 #define _T2OUTPS2 0x20
795 #define _T2OUTPS3 0x40
797 //==============================================================================
800 //==============================================================================
803 extern __at(0x001E) __sfr CPSCON0
;
811 unsigned CPSRNG0
: 1;
812 unsigned CPSRNG1
: 1;
827 extern __at(0x001E) volatile __CPSCON0bits_t CPSCON0bits
;
831 #define _CPSRNG0 0x04
832 #define _CPSRNG1 0x08
836 //==============================================================================
839 //==============================================================================
842 extern __at(0x001F) __sfr CPSCON1
;
865 extern __at(0x001F) volatile __CPSCON1bits_t CPSCON1bits
;
872 //==============================================================================
875 //==============================================================================
878 extern __at(0x008C) __sfr TRISA
;
901 extern __at(0x008C) volatile __TRISAbits_t TRISAbits
;
910 //==============================================================================
913 //==============================================================================
916 extern __at(0x008E) __sfr TRISC
;
939 extern __at(0x008E) volatile __TRISCbits_t TRISCbits
;
948 //==============================================================================
951 //==============================================================================
954 extern __at(0x0091) __sfr PIE1
;
965 unsigned TMR1GIE
: 1;
968 extern __at(0x0091) volatile __PIE1bits_t PIE1bits
;
977 #define _TMR1GIE 0x80
979 //==============================================================================
982 //==============================================================================
985 extern __at(0x0092) __sfr PIE2
;
999 extern __at(0x0092) volatile __PIE2bits_t PIE2bits
;
1001 #define _BCL1IE 0x08
1007 //==============================================================================
1010 //==============================================================================
1013 extern __at(0x0095) __sfr OPTION_REG
;
1023 unsigned TMR0SE
: 1;
1024 unsigned TMR0CS
: 1;
1025 unsigned INTEDG
: 1;
1026 unsigned NOT_WPUEN
: 1;
1046 } __OPTION_REGbits_t
;
1048 extern __at(0x0095) volatile __OPTION_REGbits_t OPTION_REGbits
;
1054 #define _TMR0SE 0x10
1056 #define _TMR0CS 0x20
1058 #define _INTEDG 0x40
1059 #define _NOT_WPUEN 0x80
1061 //==============================================================================
1064 //==============================================================================
1067 extern __at(0x0096) __sfr PCON
;
1071 unsigned NOT_BOR
: 1;
1072 unsigned NOT_POR
: 1;
1073 unsigned NOT_RI
: 1;
1074 unsigned NOT_RMCLR
: 1;
1077 unsigned STKUNF
: 1;
1078 unsigned STKOVF
: 1;
1081 extern __at(0x0096) volatile __PCONbits_t PCONbits
;
1083 #define _NOT_BOR 0x01
1084 #define _NOT_POR 0x02
1085 #define _NOT_RI 0x04
1086 #define _NOT_RMCLR 0x08
1087 #define _STKUNF 0x40
1088 #define _STKOVF 0x80
1090 //==============================================================================
1093 //==============================================================================
1096 extern __at(0x0097) __sfr WDTCON
;
1102 unsigned SWDTEN
: 1;
1103 unsigned WDTPS0
: 1;
1104 unsigned WDTPS1
: 1;
1105 unsigned WDTPS2
: 1;
1106 unsigned WDTPS3
: 1;
1107 unsigned WDTPS4
: 1;
1120 extern __at(0x0097) volatile __WDTCONbits_t WDTCONbits
;
1122 #define _SWDTEN 0x01
1123 #define _WDTPS0 0x02
1124 #define _WDTPS1 0x04
1125 #define _WDTPS2 0x08
1126 #define _WDTPS3 0x10
1127 #define _WDTPS4 0x20
1129 //==============================================================================
1132 //==============================================================================
1135 extern __at(0x0098) __sfr OSCTUNE
;
1158 extern __at(0x0098) volatile __OSCTUNEbits_t OSCTUNEbits
;
1167 //==============================================================================
1170 //==============================================================================
1173 extern __at(0x0099) __sfr OSCCON
;
1186 unsigned SPLLEN
: 1;
1203 extern __at(0x0099) volatile __OSCCONbits_t OSCCONbits
;
1211 #define _SPLLEN 0x80
1213 //==============================================================================
1216 //==============================================================================
1219 extern __at(0x009A) __sfr OSCSTAT
;
1223 unsigned HFIOFS
: 1;
1224 unsigned LFIOFR
: 1;
1225 unsigned MFIOFR
: 1;
1226 unsigned HFIOFL
: 1;
1227 unsigned HFIOFR
: 1;
1230 unsigned T1OSCR
: 1;
1233 extern __at(0x009A) volatile __OSCSTATbits_t OSCSTATbits
;
1235 #define _HFIOFS 0x01
1236 #define _LFIOFR 0x02
1237 #define _MFIOFR 0x04
1238 #define _HFIOFL 0x08
1239 #define _HFIOFR 0x10
1242 #define _T1OSCR 0x80
1244 //==============================================================================
1246 extern __at(0x009B) __sfr ADRES
;
1247 extern __at(0x009B) __sfr ADRESL
;
1248 extern __at(0x009C) __sfr ADRESH
;
1250 //==============================================================================
1253 extern __at(0x009D) __sfr ADCON0
;
1260 unsigned GO_NOT_DONE
: 1;
1296 unsigned NOT_DONE
: 1;
1313 extern __at(0x009D) volatile __ADCON0bits_t ADCON0bits
;
1316 #define _GO_NOT_DONE 0x02
1319 #define _NOT_DONE 0x02
1326 //==============================================================================
1329 //==============================================================================
1332 extern __at(0x009E) __sfr ADCON1
;
1338 unsigned ADPREF0
: 1;
1339 unsigned ADPREF1
: 1;
1350 unsigned ADPREF
: 2;
1362 extern __at(0x009E) volatile __ADCON1bits_t ADCON1bits
;
1364 #define _ADPREF0 0x01
1365 #define _ADPREF1 0x02
1371 //==============================================================================
1374 //==============================================================================
1377 extern __at(0x010C) __sfr LATA
;
1391 extern __at(0x010C) volatile __LATAbits_t LATAbits
;
1399 //==============================================================================
1402 //==============================================================================
1405 extern __at(0x010E) __sfr LATC
;
1428 extern __at(0x010E) volatile __LATCbits_t LATCbits
;
1437 //==============================================================================
1440 //==============================================================================
1443 extern __at(0x0111) __sfr CM1CON0
;
1447 unsigned C1SYNC
: 1;
1457 extern __at(0x0111) volatile __CM1CON0bits_t CM1CON0bits
;
1459 #define _C1SYNC 0x01
1467 //==============================================================================
1470 //==============================================================================
1473 extern __at(0x0112) __sfr CM1CON1
;
1479 unsigned C1NCH0
: 1;
1480 unsigned C1NCH1
: 1;
1483 unsigned C1PCH0
: 1;
1484 unsigned C1PCH1
: 1;
1485 unsigned C1INTN
: 1;
1486 unsigned C1INTP
: 1;
1503 extern __at(0x0112) volatile __CM1CON1bits_t CM1CON1bits
;
1505 #define _C1NCH0 0x01
1506 #define _C1NCH1 0x02
1507 #define _C1PCH0 0x10
1508 #define _C1PCH1 0x20
1509 #define _C1INTN 0x40
1510 #define _C1INTP 0x80
1512 //==============================================================================
1515 //==============================================================================
1518 extern __at(0x0113) __sfr CM2CON0
;
1522 unsigned C2SYNC
: 1;
1532 extern __at(0x0113) volatile __CM2CON0bits_t CM2CON0bits
;
1534 #define _C2SYNC 0x01
1542 //==============================================================================
1545 //==============================================================================
1548 extern __at(0x0114) __sfr CM2CON1
;
1554 unsigned C2NCH0
: 1;
1555 unsigned C2NCH1
: 1;
1558 unsigned C2PCH0
: 1;
1559 unsigned C2PCH1
: 1;
1560 unsigned C2INTN
: 1;
1561 unsigned C2INTP
: 1;
1578 extern __at(0x0114) volatile __CM2CON1bits_t CM2CON1bits
;
1580 #define _C2NCH0 0x01
1581 #define _C2NCH1 0x02
1582 #define _C2PCH0 0x10
1583 #define _C2PCH1 0x20
1584 #define _C2INTN 0x40
1585 #define _C2INTP 0x80
1587 //==============================================================================
1590 //==============================================================================
1593 extern __at(0x0115) __sfr CMOUT
;
1597 unsigned MC1OUT
: 1;
1598 unsigned MC2OUT
: 1;
1607 extern __at(0x0115) volatile __CMOUTbits_t CMOUTbits
;
1609 #define _MC1OUT 0x01
1610 #define _MC2OUT 0x02
1612 //==============================================================================
1615 //==============================================================================
1618 extern __at(0x0116) __sfr BORCON
;
1622 unsigned BORRDY
: 1;
1629 unsigned SBOREN
: 1;
1632 extern __at(0x0116) volatile __BORCONbits_t BORCONbits
;
1634 #define _BORRDY 0x01
1635 #define _SBOREN 0x80
1637 //==============================================================================
1640 //==============================================================================
1643 extern __at(0x0117) __sfr FVRCON
;
1649 unsigned ADFVR0
: 1;
1650 unsigned ADFVR1
: 1;
1651 unsigned CDAFVR0
: 1;
1652 unsigned CDAFVR1
: 1;
1655 unsigned FVRRDY
: 1;
1668 unsigned CDAFVR
: 2;
1673 extern __at(0x0117) volatile __FVRCONbits_t FVRCONbits
;
1675 #define _ADFVR0 0x01
1676 #define _ADFVR1 0x02
1677 #define _CDAFVR0 0x04
1678 #define _CDAFVR1 0x08
1681 #define _FVRRDY 0x40
1684 //==============================================================================
1687 //==============================================================================
1690 extern __at(0x0118) __sfr DACCON0
;
1698 unsigned DACPSS0
: 1;
1699 unsigned DACPSS1
: 1;
1702 unsigned DACLPS
: 1;
1709 unsigned DACPSS
: 2;
1714 extern __at(0x0118) volatile __DACCON0bits_t DACCON0bits
;
1716 #define _DACPSS0 0x04
1717 #define _DACPSS1 0x08
1719 #define _DACLPS 0x40
1722 //==============================================================================
1725 //==============================================================================
1728 extern __at(0x0119) __sfr DACCON1
;
1751 extern __at(0x0119) volatile __DACCON1bits_t DACCON1bits
;
1759 //==============================================================================
1762 //==============================================================================
1765 extern __at(0x011A) __sfr SRCON0
;
1773 unsigned SRNQEN
: 1;
1775 unsigned SRCLK0
: 1;
1776 unsigned SRCLK1
: 1;
1777 unsigned SRCLK2
: 1;
1789 extern __at(0x011A) volatile __SRCON0bits_t SRCON0bits
;
1793 #define _SRNQEN 0x04
1795 #define _SRCLK0 0x10
1796 #define _SRCLK1 0x20
1797 #define _SRCLK2 0x40
1800 //==============================================================================
1803 //==============================================================================
1806 extern __at(0x011B) __sfr SRCON1
;
1810 unsigned SRRC1E
: 1;
1811 unsigned SRRC2E
: 1;
1812 unsigned SRRCKE
: 1;
1814 unsigned SRSC1E
: 1;
1815 unsigned SRSC2E
: 1;
1816 unsigned SRSCKE
: 1;
1820 extern __at(0x011B) volatile __SRCON1bits_t SRCON1bits
;
1822 #define _SRRC1E 0x01
1823 #define _SRRC2E 0x02
1824 #define _SRRCKE 0x04
1826 #define _SRSC1E 0x10
1827 #define _SRSC2E 0x20
1828 #define _SRSCKE 0x40
1831 //==============================================================================
1834 //==============================================================================
1837 extern __at(0x011D) __sfr APFCON
;
1845 unsigned TXCKSEL
: 1;
1846 unsigned T1GSEL
: 1;
1849 unsigned SDOSEL
: 1;
1850 unsigned RXDTSEL
: 1;
1860 unsigned SS1SEL
: 1;
1861 unsigned SDO1SEL
: 1;
1866 extern __at(0x011D) volatile __APFCONbits_t APFCONbits
;
1868 #define _TXCKSEL 0x04
1869 #define _T1GSEL 0x08
1871 #define _SS1SEL 0x20
1872 #define _SDOSEL 0x40
1873 #define _SDO1SEL 0x40
1874 #define _RXDTSEL 0x80
1876 //==============================================================================
1879 //==============================================================================
1882 extern __at(0x011D) __sfr APFCON0
;
1890 unsigned TXCKSEL
: 1;
1891 unsigned T1GSEL
: 1;
1894 unsigned SDOSEL
: 1;
1895 unsigned RXDTSEL
: 1;
1905 unsigned SS1SEL
: 1;
1906 unsigned SDO1SEL
: 1;
1911 extern __at(0x011D) volatile __APFCON0bits_t APFCON0bits
;
1913 #define _APFCON0_TXCKSEL 0x04
1914 #define _APFCON0_T1GSEL 0x08
1915 #define _APFCON0_SSSEL 0x20
1916 #define _APFCON0_SS1SEL 0x20
1917 #define _APFCON0_SDOSEL 0x40
1918 #define _APFCON0_SDO1SEL 0x40
1919 #define _APFCON0_RXDTSEL 0x80
1921 //==============================================================================
1924 //==============================================================================
1927 extern __at(0x018C) __sfr ANSELA
;
1941 extern __at(0x018C) volatile __ANSELAbits_t ANSELAbits
;
1948 //==============================================================================
1951 //==============================================================================
1954 extern __at(0x018E) __sfr ANSELC
;
1977 extern __at(0x018E) volatile __ANSELCbits_t ANSELCbits
;
1984 //==============================================================================
1986 extern __at(0x0191) __sfr EEADR
;
1987 extern __at(0x0191) __sfr EEADRL
;
1988 extern __at(0x0192) __sfr EEADRH
;
1989 extern __at(0x0193) __sfr EEDAT
;
1990 extern __at(0x0193) __sfr EEDATL
;
1991 extern __at(0x0194) __sfr EEDATH
;
1993 //==============================================================================
1996 extern __at(0x0195) __sfr EECON1
;
2010 extern __at(0x0195) volatile __EECON1bits_t EECON1bits
;
2021 //==============================================================================
2023 extern __at(0x0196) __sfr EECON2
;
2024 extern __at(0x0199) __sfr RCREG
;
2025 extern __at(0x019A) __sfr TXREG
;
2026 extern __at(0x019B) __sfr SP1BRG
;
2027 extern __at(0x019B) __sfr SP1BRGL
;
2028 extern __at(0x019B) __sfr SPBRG
;
2029 extern __at(0x019B) __sfr SPBRGL
;
2030 extern __at(0x019C) __sfr SP1BRGH
;
2031 extern __at(0x019C) __sfr SPBRGH
;
2033 //==============================================================================
2036 extern __at(0x019D) __sfr RCSTA
;
2050 extern __at(0x019D) volatile __RCSTAbits_t RCSTAbits
;
2061 //==============================================================================
2064 //==============================================================================
2067 extern __at(0x019E) __sfr TXSTA
;
2081 extern __at(0x019E) volatile __TXSTAbits_t TXSTAbits
;
2092 //==============================================================================
2095 //==============================================================================
2098 extern __at(0x019F) __sfr BAUDCON
;
2109 unsigned ABDOVF
: 1;
2112 extern __at(0x019F) volatile __BAUDCONbits_t BAUDCONbits
;
2119 #define _ABDOVF 0x80
2121 //==============================================================================
2124 //==============================================================================
2127 extern __at(0x020C) __sfr WPUA
;
2150 extern __at(0x020C) volatile __WPUAbits_t WPUAbits
;
2159 //==============================================================================
2162 //==============================================================================
2165 extern __at(0x020E) __sfr WPUC
;
2188 extern __at(0x020E) volatile __WPUCbits_t WPUCbits
;
2197 //==============================================================================
2199 extern __at(0x0211) __sfr SSP1BUF
;
2200 extern __at(0x0211) __sfr SSPBUF
;
2201 extern __at(0x0212) __sfr SSP1ADD
;
2202 extern __at(0x0212) __sfr SSPADD
;
2203 extern __at(0x0213) __sfr SSP1MSK
;
2204 extern __at(0x0213) __sfr SSPMSK
;
2206 //==============================================================================
2209 extern __at(0x0214) __sfr SSP1STAT
;
2215 unsigned R_NOT_W
: 1;
2218 unsigned D_NOT_A
: 1;
2223 extern __at(0x0214) volatile __SSP1STATbits_t SSP1STATbits
;
2227 #define _R_NOT_W 0x04
2230 #define _D_NOT_A 0x20
2234 //==============================================================================
2237 //==============================================================================
2240 extern __at(0x0214) __sfr SSPSTAT
;
2246 unsigned R_NOT_W
: 1;
2249 unsigned D_NOT_A
: 1;
2254 extern __at(0x0214) volatile __SSPSTATbits_t SSPSTATbits
;
2256 #define _SSPSTAT_BF 0x01
2257 #define _SSPSTAT_UA 0x02
2258 #define _SSPSTAT_R_NOT_W 0x04
2259 #define _SSPSTAT_S 0x08
2260 #define _SSPSTAT_P 0x10
2261 #define _SSPSTAT_D_NOT_A 0x20
2262 #define _SSPSTAT_CKE 0x40
2263 #define _SSPSTAT_SMP 0x80
2265 //==============================================================================
2268 //==============================================================================
2271 extern __at(0x0215) __sfr SSP1CON1
;
2294 extern __at(0x0215) volatile __SSP1CON1bits_t SSP1CON1bits
;
2305 //==============================================================================
2308 //==============================================================================
2311 extern __at(0x0215) __sfr SSPCON
;
2334 extern __at(0x0215) volatile __SSPCONbits_t SSPCONbits
;
2336 #define _SSPCON_SSPM0 0x01
2337 #define _SSPCON_SSPM1 0x02
2338 #define _SSPCON_SSPM2 0x04
2339 #define _SSPCON_SSPM3 0x08
2340 #define _SSPCON_CKP 0x10
2341 #define _SSPCON_SSPEN 0x20
2342 #define _SSPCON_SSPOV 0x40
2343 #define _SSPCON_WCOL 0x80
2345 //==============================================================================
2348 //==============================================================================
2351 extern __at(0x0215) __sfr SSPCON1
;
2374 extern __at(0x0215) volatile __SSPCON1bits_t SSPCON1bits
;
2376 #define _SSPCON1_SSPM0 0x01
2377 #define _SSPCON1_SSPM1 0x02
2378 #define _SSPCON1_SSPM2 0x04
2379 #define _SSPCON1_SSPM3 0x08
2380 #define _SSPCON1_CKP 0x10
2381 #define _SSPCON1_SSPEN 0x20
2382 #define _SSPCON1_SSPOV 0x40
2383 #define _SSPCON1_WCOL 0x80
2385 //==============================================================================
2388 //==============================================================================
2391 extern __at(0x0216) __sfr SSP1CON2
;
2401 unsigned ACKSTAT
: 1;
2405 extern __at(0x0216) volatile __SSP1CON2bits_t SSP1CON2bits
;
2413 #define _ACKSTAT 0x40
2416 //==============================================================================
2419 //==============================================================================
2422 extern __at(0x0216) __sfr SSPCON2
;
2432 unsigned ACKSTAT
: 1;
2436 extern __at(0x0216) volatile __SSPCON2bits_t SSPCON2bits
;
2438 #define _SSPCON2_SEN 0x01
2439 #define _SSPCON2_RSEN 0x02
2440 #define _SSPCON2_PEN 0x04
2441 #define _SSPCON2_RCEN 0x08
2442 #define _SSPCON2_ACKEN 0x10
2443 #define _SSPCON2_ACKDT 0x20
2444 #define _SSPCON2_ACKSTAT 0x40
2445 #define _SSPCON2_GCEN 0x80
2447 //==============================================================================
2450 //==============================================================================
2453 extern __at(0x0217) __sfr SSP1CON3
;
2464 unsigned ACKTIM
: 1;
2467 extern __at(0x0217) volatile __SSP1CON3bits_t SSP1CON3bits
;
2476 #define _ACKTIM 0x80
2478 //==============================================================================
2481 //==============================================================================
2484 extern __at(0x0217) __sfr SSPCON3
;
2495 unsigned ACKTIM
: 1;
2498 extern __at(0x0217) volatile __SSPCON3bits_t SSPCON3bits
;
2500 #define _SSPCON3_DHEN 0x01
2501 #define _SSPCON3_AHEN 0x02
2502 #define _SSPCON3_SBCDE 0x04
2503 #define _SSPCON3_SDAHT 0x08
2504 #define _SSPCON3_BOEN 0x10
2505 #define _SSPCON3_SCIE 0x20
2506 #define _SSPCON3_PCIE 0x40
2507 #define _SSPCON3_ACKTIM 0x80
2509 //==============================================================================
2511 extern __at(0x0291) __sfr CCPR1
;
2512 extern __at(0x0291) __sfr CCPR1L
;
2513 extern __at(0x0292) __sfr CCPR1H
;
2515 //==============================================================================
2518 extern __at(0x0293) __sfr CCP1CON
;
2524 unsigned CCP1M0
: 1;
2525 unsigned CCP1M1
: 1;
2526 unsigned CCP1M2
: 1;
2527 unsigned CCP1M3
: 1;
2554 extern __at(0x0293) volatile __CCP1CONbits_t CCP1CONbits
;
2556 #define _CCP1M0 0x01
2557 #define _CCP1M1 0x02
2558 #define _CCP1M2 0x04
2559 #define _CCP1M3 0x08
2565 //==============================================================================
2568 //==============================================================================
2571 extern __at(0x0294) __sfr PWM1CON
;
2584 unsigned P1RSEN
: 1;
2594 extern __at(0x0294) volatile __PWM1CONbits_t PWM1CONbits
;
2603 #define _P1RSEN 0x80
2605 //==============================================================================
2608 //==============================================================================
2611 extern __at(0x0295) __sfr CCP1AS
;
2617 unsigned PSS1BD0
: 1;
2618 unsigned PSS1BD1
: 1;
2619 unsigned PSS1AC0
: 1;
2620 unsigned PSS1AC1
: 1;
2621 unsigned CCP1AS0
: 1;
2622 unsigned CCP1AS1
: 1;
2623 unsigned CCP1AS2
: 1;
2624 unsigned CCP1ASE
: 1;
2629 unsigned PSS1BD
: 2;
2636 unsigned PSS1AC
: 2;
2643 unsigned CCP1AS
: 3;
2648 extern __at(0x0295) volatile __CCP1ASbits_t CCP1ASbits
;
2650 #define _PSS1BD0 0x01
2651 #define _PSS1BD1 0x02
2652 #define _PSS1AC0 0x04
2653 #define _PSS1AC1 0x08
2654 #define _CCP1AS0 0x10
2655 #define _CCP1AS1 0x20
2656 #define _CCP1AS2 0x40
2657 #define _CCP1ASE 0x80
2659 //==============================================================================
2662 //==============================================================================
2665 extern __at(0x0295) __sfr ECCP1AS
;
2671 unsigned PSS1BD0
: 1;
2672 unsigned PSS1BD1
: 1;
2673 unsigned PSS1AC0
: 1;
2674 unsigned PSS1AC1
: 1;
2675 unsigned CCP1AS0
: 1;
2676 unsigned CCP1AS1
: 1;
2677 unsigned CCP1AS2
: 1;
2678 unsigned CCP1ASE
: 1;
2683 unsigned PSS1BD
: 2;
2690 unsigned PSS1AC
: 2;
2697 unsigned CCP1AS
: 3;
2702 extern __at(0x0295) volatile __ECCP1ASbits_t ECCP1ASbits
;
2704 #define _ECCP1AS_PSS1BD0 0x01
2705 #define _ECCP1AS_PSS1BD1 0x02
2706 #define _ECCP1AS_PSS1AC0 0x04
2707 #define _ECCP1AS_PSS1AC1 0x08
2708 #define _ECCP1AS_CCP1AS0 0x10
2709 #define _ECCP1AS_CCP1AS1 0x20
2710 #define _ECCP1AS_CCP1AS2 0x40
2711 #define _ECCP1AS_CCP1ASE 0x80
2713 //==============================================================================
2716 //==============================================================================
2719 extern __at(0x0296) __sfr PSTR1CON
;
2727 unsigned STR1SYNC
: 1;
2733 extern __at(0x0296) volatile __PSTR1CONbits_t PSTR1CONbits
;
2739 #define _STR1SYNC 0x10
2741 //==============================================================================
2744 //==============================================================================
2747 extern __at(0x0391) __sfr IOCAP
;
2753 unsigned IOCAP0
: 1;
2754 unsigned IOCAP1
: 1;
2755 unsigned IOCAP2
: 1;
2756 unsigned IOCAP3
: 1;
2757 unsigned IOCAP4
: 1;
2758 unsigned IOCAP5
: 1;
2770 extern __at(0x0391) volatile __IOCAPbits_t IOCAPbits
;
2772 #define _IOCAP0 0x01
2773 #define _IOCAP1 0x02
2774 #define _IOCAP2 0x04
2775 #define _IOCAP3 0x08
2776 #define _IOCAP4 0x10
2777 #define _IOCAP5 0x20
2779 //==============================================================================
2782 //==============================================================================
2785 extern __at(0x0392) __sfr IOCAN
;
2791 unsigned IOCAN0
: 1;
2792 unsigned IOCAN1
: 1;
2793 unsigned IOCAN2
: 1;
2794 unsigned IOCAN3
: 1;
2795 unsigned IOCAN4
: 1;
2796 unsigned IOCAN5
: 1;
2808 extern __at(0x0392) volatile __IOCANbits_t IOCANbits
;
2810 #define _IOCAN0 0x01
2811 #define _IOCAN1 0x02
2812 #define _IOCAN2 0x04
2813 #define _IOCAN3 0x08
2814 #define _IOCAN4 0x10
2815 #define _IOCAN5 0x20
2817 //==============================================================================
2820 //==============================================================================
2823 extern __at(0x0393) __sfr IOCAF
;
2829 unsigned IOCAF0
: 1;
2830 unsigned IOCAF1
: 1;
2831 unsigned IOCAF2
: 1;
2832 unsigned IOCAF3
: 1;
2833 unsigned IOCAF4
: 1;
2834 unsigned IOCAF5
: 1;
2846 extern __at(0x0393) volatile __IOCAFbits_t IOCAFbits
;
2848 #define _IOCAF0 0x01
2849 #define _IOCAF1 0x02
2850 #define _IOCAF2 0x04
2851 #define _IOCAF3 0x08
2852 #define _IOCAF4 0x10
2853 #define _IOCAF5 0x20
2855 //==============================================================================
2858 //==============================================================================
2861 extern __at(0x039A) __sfr CLKRCON
;
2867 unsigned CLKRDIV0
: 1;
2868 unsigned CLKRDIV1
: 1;
2869 unsigned CLKRDIV2
: 1;
2870 unsigned CLKRDC0
: 1;
2871 unsigned CLKRDC1
: 1;
2872 unsigned CLKRSLR
: 1;
2873 unsigned CLKROE
: 1;
2874 unsigned CLKREN
: 1;
2879 unsigned CLKRDIV
: 3;
2886 unsigned CLKRDC
: 2;
2891 extern __at(0x039A) volatile __CLKRCONbits_t CLKRCONbits
;
2893 #define _CLKRDIV0 0x01
2894 #define _CLKRDIV1 0x02
2895 #define _CLKRDIV2 0x04
2896 #define _CLKRDC0 0x08
2897 #define _CLKRDC1 0x10
2898 #define _CLKRSLR 0x20
2899 #define _CLKROE 0x40
2900 #define _CLKREN 0x80
2902 //==============================================================================
2905 //==============================================================================
2908 extern __at(0x039C) __sfr MDCON
;
2916 unsigned MDOPOL
: 1;
2922 extern __at(0x039C) volatile __MDCONbits_t MDCONbits
;
2926 #define _MDOPOL 0x10
2931 //==============================================================================
2934 //==============================================================================
2937 extern __at(0x039D) __sfr MDSRC
;
2950 unsigned MDMSODIS
: 1;
2960 extern __at(0x039D) volatile __MDSRCbits_t MDSRCbits
;
2966 #define _MDMSODIS 0x80
2968 //==============================================================================
2971 //==============================================================================
2974 extern __at(0x039E) __sfr MDCARL
;
2985 unsigned MDCLSYNC
: 1;
2986 unsigned MDCLPOL
: 1;
2987 unsigned MDCLODIS
: 1;
2997 extern __at(0x039E) volatile __MDCARLbits_t MDCARLbits
;
3003 #define _MDCLSYNC 0x20
3004 #define _MDCLPOL 0x40
3005 #define _MDCLODIS 0x80
3007 //==============================================================================
3010 //==============================================================================
3013 extern __at(0x039F) __sfr MDCARH
;
3024 unsigned MDCHSYNC
: 1;
3025 unsigned MDCHPOL
: 1;
3026 unsigned MDCHODIS
: 1;
3036 extern __at(0x039F) volatile __MDCARHbits_t MDCARHbits
;
3042 #define _MDCHSYNC 0x20
3043 #define _MDCHPOL 0x40
3044 #define _MDCHODIS 0x80
3046 //==============================================================================
3049 //==============================================================================
3052 extern __at(0x0FE4) __sfr STATUS_SHAD
;
3056 unsigned C_SHAD
: 1;
3057 unsigned DC_SHAD
: 1;
3058 unsigned Z_SHAD
: 1;
3064 } __STATUS_SHADbits_t
;
3066 extern __at(0x0FE4) volatile __STATUS_SHADbits_t STATUS_SHADbits
;
3068 #define _C_SHAD 0x01
3069 #define _DC_SHAD 0x02
3070 #define _Z_SHAD 0x04
3072 //==============================================================================
3074 extern __at(0x0FE5) __sfr WREG_SHAD
;
3075 extern __at(0x0FE6) __sfr BSR_SHAD
;
3076 extern __at(0x0FE7) __sfr PCLATH_SHAD
;
3077 extern __at(0x0FE8) __sfr FSR0L_SHAD
;
3078 extern __at(0x0FE9) __sfr FSR0H_SHAD
;
3079 extern __at(0x0FEA) __sfr FSR1L_SHAD
;
3080 extern __at(0x0FEB) __sfr FSR1H_SHAD
;
3081 extern __at(0x0FED) __sfr STKPTR
;
3082 extern __at(0x0FEE) __sfr TOSL
;
3083 extern __at(0x0FEF) __sfr TOSH
;
3085 //==============================================================================
3087 // Configuration Bits
3089 //==============================================================================
3091 #define _CONFIG1 0x8007
3092 #define _CONFIG2 0x8008
3094 //----------------------------- CONFIG1 Options -------------------------------
3096 #define _FOSC_LP 0x3FF8 // LP Oscillator, Low-power crystal connected between OSC1 and OSC2 pins.
3097 #define _FOSC_XT 0x3FF9 // XT Oscillator, Crystal/resonator connected between OSC1 and OSC2 pins.
3098 #define _FOSC_HS 0x3FFA // HS Oscillator, High-speed crystal/resonator connected between OSC1 and OSC2 pins.
3099 #define _FOSC_EXTRC 0x3FFB // EXTRC oscillator: External RC circuit connected to CLKIN pin.
3100 #define _FOSC_INTOSC 0x3FFC // INTOSC oscillator: I/O function on CLKIN pin.
3101 #define _FOSC_ECL 0x3FFD // ECL, External Clock, Low Power Mode (0-0.5 MHz): device clock supplied to CLKIN pin.
3102 #define _FOSC_ECM 0x3FFE // ECM, External Clock, Medium Power Mode (0.5-4 MHz): device clock supplied to CLKIN pin.
3103 #define _FOSC_ECH 0x3FFF // ECH, External Clock, High Power Mode (4-32 MHz): device clock supplied to CLKIN pin.
3104 #define _WDTE_OFF 0x3FE7 // WDT disabled.
3105 #define _WDTE_SWDTEN 0x3FEF // WDT controlled by the SWDTEN bit in the WDTCON register.
3106 #define _WDTE_NSLEEP 0x3FF7 // WDT enabled while running and disabled in Sleep.
3107 #define _WDTE_ON 0x3FFF // WDT enabled.
3108 #define _PWRTE_ON 0x3FDF // PWRT enabled.
3109 #define _PWRTE_OFF 0x3FFF // PWRT disabled.
3110 #define _MCLRE_OFF 0x3FBF // MCLR/VPP pin function is digital input.
3111 #define _MCLRE_ON 0x3FFF // MCLR/VPP pin function is MCLR.
3112 #define _CP_ON 0x3F7F // Program memory code protection is enabled.
3113 #define _CP_OFF 0x3FFF // Program memory code protection is disabled.
3114 #define _CPD_ON 0x3EFF // Data memory code protection is enabled.
3115 #define _CPD_OFF 0x3FFF // Data memory code protection is disabled.
3116 #define _BOREN_OFF 0x39FF // Brown-out Reset disabled.
3117 #define _BOREN_SBODEN 0x3BFF // Brown-out Reset controlled by the SBOREN bit in the BORCON register.
3118 #define _BOREN_NSLEEP 0x3DFF // Brown-out Reset enabled while running and disabled in Sleep.
3119 #define _BOREN_ON 0x3FFF // Brown-out Reset enabled.
3120 #define _CLKOUTEN_ON 0x37FF // CLKOUT function is enabled on the CLKOUT pin.
3121 #define _CLKOUTEN_OFF 0x3FFF // CLKOUT function is disabled. I/O or oscillator function on the CLKOUT pin.
3122 #define _IESO_OFF 0x2FFF // Internal/External Switchover mode is disabled.
3123 #define _IESO_ON 0x3FFF // Internal/External Switchover mode is enabled.
3124 #define _FCMEN_OFF 0x1FFF // Fail-Safe Clock Monitor is disabled.
3125 #define _FCMEN_ON 0x3FFF // Fail-Safe Clock Monitor is enabled.
3127 //----------------------------- CONFIG2 Options -------------------------------
3129 #define _WRT_ALL 0x3FFC // 000h to 7FFh write protected, no addresses may be modified by EECON control.
3130 #define _WRT_HALF 0x3FFD // 000h to 3FFh write protected, 400h to 7FFh may be modified by EECON control.
3131 #define _WRT_BOOT 0x3FFE // 000h to 1FFh write protected, 200h to 7FFh may be modified by EECON control.
3132 #define _WRT_OFF 0x3FFF // Write protection off.
3133 #define _PLLEN_OFF 0x3EFF // 4x PLL disabled.
3134 #define _PLLEN_ON 0x3FFF // 4x PLL enabled.
3135 #define _STVREN_OFF 0x3DFF // Stack Overflow or Underflow will not cause a Reset.
3136 #define _STVREN_ON 0x3FFF // Stack Overflow or Underflow will cause a Reset.
3137 #define _BORV_HI 0x3BFF // Brown-out Reset Voltage (Vbor), high trip point selected.
3138 #define _BORV_LO 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3139 #define _BORV_19 0x3FFF // Brown-out Reset Voltage (Vbor), low trip point selected.
3140 #define _DEBUG_ON 0x2FFF // In-Circuit Debugger enabled, ICSPCLK and ICSPDAT are dedicated to the debugger.
3141 #define _DEBUG_OFF 0x3FFF // In-Circuit Debugger disabled, ICSPCLK and ICSPDAT are general purpose I/O pins.
3142 #define _LVP_OFF 0x1FFF // High-voltage on MCLR/VPP must be used for programming.
3143 #define _LVP_ON 0x3FFF // Low-voltage programming enabled.
3145 //==============================================================================
3147 #define _DEVID1 0x8006
3149 #define _IDLOC0 0x8000
3150 #define _IDLOC1 0x8001
3151 #define _IDLOC2 0x8002
3152 #define _IDLOC3 0x8003
3154 //==============================================================================
3156 #ifndef NO_BIT_DEFINES
3158 #define ADON ADCON0bits.ADON // bit 0
3159 #define GO_NOT_DONE ADCON0bits.GO_NOT_DONE // bit 1, shadows bit in ADCON0bits
3160 #define ADGO ADCON0bits.ADGO // bit 1, shadows bit in ADCON0bits
3161 #define GO ADCON0bits.GO // bit 1, shadows bit in ADCON0bits
3162 #define NOT_DONE ADCON0bits.NOT_DONE // bit 1, shadows bit in ADCON0bits
3163 #define CHS0 ADCON0bits.CHS0 // bit 2
3164 #define CHS1 ADCON0bits.CHS1 // bit 3
3165 #define CHS2 ADCON0bits.CHS2 // bit 4
3166 #define CHS3 ADCON0bits.CHS3 // bit 5
3167 #define CHS4 ADCON0bits.CHS4 // bit 6
3169 #define ADPREF0 ADCON1bits.ADPREF0 // bit 0
3170 #define ADPREF1 ADCON1bits.ADPREF1 // bit 1
3171 #define ADCS0 ADCON1bits.ADCS0 // bit 4
3172 #define ADCS1 ADCON1bits.ADCS1 // bit 5
3173 #define ADCS2 ADCON1bits.ADCS2 // bit 6
3174 #define ADFM ADCON1bits.ADFM // bit 7
3176 #define ANSA0 ANSELAbits.ANSA0 // bit 0
3177 #define ANSA1 ANSELAbits.ANSA1 // bit 1
3178 #define ANSA2 ANSELAbits.ANSA2 // bit 2
3179 #define ANSA4 ANSELAbits.ANSA4 // bit 4
3181 #define ANSC0 ANSELCbits.ANSC0 // bit 0
3182 #define ANSC1 ANSELCbits.ANSC1 // bit 1
3183 #define ANSC2 ANSELCbits.ANSC2 // bit 2
3184 #define ANSC3 ANSELCbits.ANSC3 // bit 3
3186 #define TXCKSEL APFCONbits.TXCKSEL // bit 2
3187 #define T1GSEL APFCONbits.T1GSEL // bit 3
3188 #define SSSEL APFCONbits.SSSEL // bit 5, shadows bit in APFCONbits
3189 #define SS1SEL APFCONbits.SS1SEL // bit 5, shadows bit in APFCONbits
3190 #define SDOSEL APFCONbits.SDOSEL // bit 6, shadows bit in APFCONbits
3191 #define SDO1SEL APFCONbits.SDO1SEL // bit 6, shadows bit in APFCONbits
3192 #define RXDTSEL APFCONbits.RXDTSEL // bit 7
3194 #define ABDEN BAUDCONbits.ABDEN // bit 0
3195 #define WUE BAUDCONbits.WUE // bit 1
3196 #define BRG16 BAUDCONbits.BRG16 // bit 3
3197 #define SCKP BAUDCONbits.SCKP // bit 4
3198 #define RCIDL BAUDCONbits.RCIDL // bit 6
3199 #define ABDOVF BAUDCONbits.ABDOVF // bit 7
3201 #define BORRDY BORCONbits.BORRDY // bit 0
3202 #define SBOREN BORCONbits.SBOREN // bit 7
3204 #define BSR0 BSRbits.BSR0 // bit 0
3205 #define BSR1 BSRbits.BSR1 // bit 1
3206 #define BSR2 BSRbits.BSR2 // bit 2
3207 #define BSR3 BSRbits.BSR3 // bit 3
3208 #define BSR4 BSRbits.BSR4 // bit 4
3210 #define PSS1BD0 CCP1ASbits.PSS1BD0 // bit 0
3211 #define PSS1BD1 CCP1ASbits.PSS1BD1 // bit 1
3212 #define PSS1AC0 CCP1ASbits.PSS1AC0 // bit 2
3213 #define PSS1AC1 CCP1ASbits.PSS1AC1 // bit 3
3214 #define CCP1AS0 CCP1ASbits.CCP1AS0 // bit 4
3215 #define CCP1AS1 CCP1ASbits.CCP1AS1 // bit 5
3216 #define CCP1AS2 CCP1ASbits.CCP1AS2 // bit 6
3217 #define CCP1ASE CCP1ASbits.CCP1ASE // bit 7
3219 #define CCP1M0 CCP1CONbits.CCP1M0 // bit 0
3220 #define CCP1M1 CCP1CONbits.CCP1M1 // bit 1
3221 #define CCP1M2 CCP1CONbits.CCP1M2 // bit 2
3222 #define CCP1M3 CCP1CONbits.CCP1M3 // bit 3
3223 #define DC1B0 CCP1CONbits.DC1B0 // bit 4
3224 #define DC1B1 CCP1CONbits.DC1B1 // bit 5
3225 #define P1M0 CCP1CONbits.P1M0 // bit 6
3226 #define P1M1 CCP1CONbits.P1M1 // bit 7
3228 #define CLKRDIV0 CLKRCONbits.CLKRDIV0 // bit 0
3229 #define CLKRDIV1 CLKRCONbits.CLKRDIV1 // bit 1
3230 #define CLKRDIV2 CLKRCONbits.CLKRDIV2 // bit 2
3231 #define CLKRDC0 CLKRCONbits.CLKRDC0 // bit 3
3232 #define CLKRDC1 CLKRCONbits.CLKRDC1 // bit 4
3233 #define CLKRSLR CLKRCONbits.CLKRSLR // bit 5
3234 #define CLKROE CLKRCONbits.CLKROE // bit 6
3235 #define CLKREN CLKRCONbits.CLKREN // bit 7
3237 #define C1SYNC CM1CON0bits.C1SYNC // bit 0
3238 #define C1HYS CM1CON0bits.C1HYS // bit 1
3239 #define C1SP CM1CON0bits.C1SP // bit 2
3240 #define C1POL CM1CON0bits.C1POL // bit 4
3241 #define C1OE CM1CON0bits.C1OE // bit 5
3242 #define C1OUT CM1CON0bits.C1OUT // bit 6
3243 #define C1ON CM1CON0bits.C1ON // bit 7
3245 #define C1NCH0 CM1CON1bits.C1NCH0 // bit 0
3246 #define C1NCH1 CM1CON1bits.C1NCH1 // bit 1
3247 #define C1PCH0 CM1CON1bits.C1PCH0 // bit 4
3248 #define C1PCH1 CM1CON1bits.C1PCH1 // bit 5
3249 #define C1INTN CM1CON1bits.C1INTN // bit 6
3250 #define C1INTP CM1CON1bits.C1INTP // bit 7
3252 #define C2SYNC CM2CON0bits.C2SYNC // bit 0
3253 #define C2HYS CM2CON0bits.C2HYS // bit 1
3254 #define C2SP CM2CON0bits.C2SP // bit 2
3255 #define C2POL CM2CON0bits.C2POL // bit 4
3256 #define C2OE CM2CON0bits.C2OE // bit 5
3257 #define C2OUT CM2CON0bits.C2OUT // bit 6
3258 #define C2ON CM2CON0bits.C2ON // bit 7
3260 #define C2NCH0 CM2CON1bits.C2NCH0 // bit 0
3261 #define C2NCH1 CM2CON1bits.C2NCH1 // bit 1
3262 #define C2PCH0 CM2CON1bits.C2PCH0 // bit 4
3263 #define C2PCH1 CM2CON1bits.C2PCH1 // bit 5
3264 #define C2INTN CM2CON1bits.C2INTN // bit 6
3265 #define C2INTP CM2CON1bits.C2INTP // bit 7
3267 #define MC1OUT CMOUTbits.MC1OUT // bit 0
3268 #define MC2OUT CMOUTbits.MC2OUT // bit 1
3270 #define T0XCS CPSCON0bits.T0XCS // bit 0
3271 #define CPSOUT CPSCON0bits.CPSOUT // bit 1
3272 #define CPSRNG0 CPSCON0bits.CPSRNG0 // bit 2
3273 #define CPSRNG1 CPSCON0bits.CPSRNG1 // bit 3
3274 #define CPSRM CPSCON0bits.CPSRM // bit 6
3275 #define CPSON CPSCON0bits.CPSON // bit 7
3277 #define CPSCH0 CPSCON1bits.CPSCH0 // bit 0
3278 #define CPSCH1 CPSCON1bits.CPSCH1 // bit 1
3279 #define CPSCH2 CPSCON1bits.CPSCH2 // bit 2
3280 #define CPSCH3 CPSCON1bits.CPSCH3 // bit 3
3282 #define DACPSS0 DACCON0bits.DACPSS0 // bit 2
3283 #define DACPSS1 DACCON0bits.DACPSS1 // bit 3
3284 #define DACOE DACCON0bits.DACOE // bit 5
3285 #define DACLPS DACCON0bits.DACLPS // bit 6
3286 #define DACEN DACCON0bits.DACEN // bit 7
3288 #define DACR0 DACCON1bits.DACR0 // bit 0
3289 #define DACR1 DACCON1bits.DACR1 // bit 1
3290 #define DACR2 DACCON1bits.DACR2 // bit 2
3291 #define DACR3 DACCON1bits.DACR3 // bit 3
3292 #define DACR4 DACCON1bits.DACR4 // bit 4
3294 #define RD EECON1bits.RD // bit 0
3295 #define WR EECON1bits.WR // bit 1
3296 #define WREN EECON1bits.WREN // bit 2
3297 #define WRERR EECON1bits.WRERR // bit 3
3298 #define FREE EECON1bits.FREE // bit 4
3299 #define LWLO EECON1bits.LWLO // bit 5
3300 #define CFGS EECON1bits.CFGS // bit 6
3301 #define EEPGD EECON1bits.EEPGD // bit 7
3303 #define ADFVR0 FVRCONbits.ADFVR0 // bit 0
3304 #define ADFVR1 FVRCONbits.ADFVR1 // bit 1
3305 #define CDAFVR0 FVRCONbits.CDAFVR0 // bit 2
3306 #define CDAFVR1 FVRCONbits.CDAFVR1 // bit 3
3307 #define TSRNG FVRCONbits.TSRNG // bit 4
3308 #define TSEN FVRCONbits.TSEN // bit 5
3309 #define FVRRDY FVRCONbits.FVRRDY // bit 6
3310 #define FVREN FVRCONbits.FVREN // bit 7
3312 #define IOCIF INTCONbits.IOCIF // bit 0
3313 #define INTF INTCONbits.INTF // bit 1
3314 #define TMR0IF INTCONbits.TMR0IF // bit 2, shadows bit in INTCONbits
3315 #define T0IF INTCONbits.T0IF // bit 2, shadows bit in INTCONbits
3316 #define IOCIE INTCONbits.IOCIE // bit 3
3317 #define INTE INTCONbits.INTE // bit 4
3318 #define TMR0IE INTCONbits.TMR0IE // bit 5, shadows bit in INTCONbits
3319 #define T0IE INTCONbits.T0IE // bit 5, shadows bit in INTCONbits
3320 #define PEIE INTCONbits.PEIE // bit 6
3321 #define GIE INTCONbits.GIE // bit 7
3323 #define IOCAF0 IOCAFbits.IOCAF0 // bit 0
3324 #define IOCAF1 IOCAFbits.IOCAF1 // bit 1
3325 #define IOCAF2 IOCAFbits.IOCAF2 // bit 2
3326 #define IOCAF3 IOCAFbits.IOCAF3 // bit 3
3327 #define IOCAF4 IOCAFbits.IOCAF4 // bit 4
3328 #define IOCAF5 IOCAFbits.IOCAF5 // bit 5
3330 #define IOCAN0 IOCANbits.IOCAN0 // bit 0
3331 #define IOCAN1 IOCANbits.IOCAN1 // bit 1
3332 #define IOCAN2 IOCANbits.IOCAN2 // bit 2
3333 #define IOCAN3 IOCANbits.IOCAN3 // bit 3
3334 #define IOCAN4 IOCANbits.IOCAN4 // bit 4
3335 #define IOCAN5 IOCANbits.IOCAN5 // bit 5
3337 #define IOCAP0 IOCAPbits.IOCAP0 // bit 0
3338 #define IOCAP1 IOCAPbits.IOCAP1 // bit 1
3339 #define IOCAP2 IOCAPbits.IOCAP2 // bit 2
3340 #define IOCAP3 IOCAPbits.IOCAP3 // bit 3
3341 #define IOCAP4 IOCAPbits.IOCAP4 // bit 4
3342 #define IOCAP5 IOCAPbits.IOCAP5 // bit 5
3344 #define LATA0 LATAbits.LATA0 // bit 0
3345 #define LATA1 LATAbits.LATA1 // bit 1
3346 #define LATA2 LATAbits.LATA2 // bit 2
3347 #define LATA4 LATAbits.LATA4 // bit 4
3348 #define LATA5 LATAbits.LATA5 // bit 5
3350 #define LATC0 LATCbits.LATC0 // bit 0
3351 #define LATC1 LATCbits.LATC1 // bit 1
3352 #define LATC2 LATCbits.LATC2 // bit 2
3353 #define LATC3 LATCbits.LATC3 // bit 3
3354 #define LATC4 LATCbits.LATC4 // bit 4
3355 #define LATC5 LATCbits.LATC5 // bit 5
3357 #define MDCH0 MDCARHbits.MDCH0 // bit 0
3358 #define MDCH1 MDCARHbits.MDCH1 // bit 1
3359 #define MDCH2 MDCARHbits.MDCH2 // bit 2
3360 #define MDCH3 MDCARHbits.MDCH3 // bit 3
3361 #define MDCHSYNC MDCARHbits.MDCHSYNC // bit 5
3362 #define MDCHPOL MDCARHbits.MDCHPOL // bit 6
3363 #define MDCHODIS MDCARHbits.MDCHODIS // bit 7
3365 #define MDCL0 MDCARLbits.MDCL0 // bit 0
3366 #define MDCL1 MDCARLbits.MDCL1 // bit 1
3367 #define MDCL2 MDCARLbits.MDCL2 // bit 2
3368 #define MDCL3 MDCARLbits.MDCL3 // bit 3
3369 #define MDCLSYNC MDCARLbits.MDCLSYNC // bit 5
3370 #define MDCLPOL MDCARLbits.MDCLPOL // bit 6
3371 #define MDCLODIS MDCARLbits.MDCLODIS // bit 7
3373 #define MDBIT MDCONbits.MDBIT // bit 0
3374 #define MDOUT MDCONbits.MDOUT // bit 3
3375 #define MDOPOL MDCONbits.MDOPOL // bit 4
3376 #define MDSLR MDCONbits.MDSLR // bit 5
3377 #define MDOE MDCONbits.MDOE // bit 6
3378 #define MDEN MDCONbits.MDEN // bit 7
3380 #define MDMS0 MDSRCbits.MDMS0 // bit 0
3381 #define MDMS1 MDSRCbits.MDMS1 // bit 1
3382 #define MDMS2 MDSRCbits.MDMS2 // bit 2
3383 #define MDMS3 MDSRCbits.MDMS3 // bit 3
3384 #define MDMSODIS MDSRCbits.MDMSODIS // bit 7
3386 #define PS0 OPTION_REGbits.PS0 // bit 0
3387 #define PS1 OPTION_REGbits.PS1 // bit 1
3388 #define PS2 OPTION_REGbits.PS2 // bit 2
3389 #define PSA OPTION_REGbits.PSA // bit 3
3390 #define TMR0SE OPTION_REGbits.TMR0SE // bit 4, shadows bit in OPTION_REGbits
3391 #define T0SE OPTION_REGbits.T0SE // bit 4, shadows bit in OPTION_REGbits
3392 #define TMR0CS OPTION_REGbits.TMR0CS // bit 5, shadows bit in OPTION_REGbits
3393 #define T0CS OPTION_REGbits.T0CS // bit 5, shadows bit in OPTION_REGbits
3394 #define INTEDG OPTION_REGbits.INTEDG // bit 6
3395 #define NOT_WPUEN OPTION_REGbits.NOT_WPUEN // bit 7
3397 #define SCS0 OSCCONbits.SCS0 // bit 0
3398 #define SCS1 OSCCONbits.SCS1 // bit 1
3399 #define IRCF0 OSCCONbits.IRCF0 // bit 3
3400 #define IRCF1 OSCCONbits.IRCF1 // bit 4
3401 #define IRCF2 OSCCONbits.IRCF2 // bit 5
3402 #define IRCF3 OSCCONbits.IRCF3 // bit 6
3403 #define SPLLEN OSCCONbits.SPLLEN // bit 7
3405 #define HFIOFS OSCSTATbits.HFIOFS // bit 0
3406 #define LFIOFR OSCSTATbits.LFIOFR // bit 1
3407 #define MFIOFR OSCSTATbits.MFIOFR // bit 2
3408 #define HFIOFL OSCSTATbits.HFIOFL // bit 3
3409 #define HFIOFR OSCSTATbits.HFIOFR // bit 4
3410 #define OSTS OSCSTATbits.OSTS // bit 5
3411 #define PLLR OSCSTATbits.PLLR // bit 6
3412 #define T1OSCR OSCSTATbits.T1OSCR // bit 7
3414 #define TUN0 OSCTUNEbits.TUN0 // bit 0
3415 #define TUN1 OSCTUNEbits.TUN1 // bit 1
3416 #define TUN2 OSCTUNEbits.TUN2 // bit 2
3417 #define TUN3 OSCTUNEbits.TUN3 // bit 3
3418 #define TUN4 OSCTUNEbits.TUN4 // bit 4
3419 #define TUN5 OSCTUNEbits.TUN5 // bit 5
3421 #define NOT_BOR PCONbits.NOT_BOR // bit 0
3422 #define NOT_POR PCONbits.NOT_POR // bit 1
3423 #define NOT_RI PCONbits.NOT_RI // bit 2
3424 #define NOT_RMCLR PCONbits.NOT_RMCLR // bit 3
3425 #define STKUNF PCONbits.STKUNF // bit 6
3426 #define STKOVF PCONbits.STKOVF // bit 7
3428 #define TMR1IE PIE1bits.TMR1IE // bit 0
3429 #define TMR2IE PIE1bits.TMR2IE // bit 1
3430 #define CCP1IE PIE1bits.CCP1IE // bit 2
3431 #define SSP1IE PIE1bits.SSP1IE // bit 3
3432 #define TXIE PIE1bits.TXIE // bit 4
3433 #define RCIE PIE1bits.RCIE // bit 5
3434 #define ADIE PIE1bits.ADIE // bit 6
3435 #define TMR1GIE PIE1bits.TMR1GIE // bit 7
3437 #define BCL1IE PIE2bits.BCL1IE // bit 3
3438 #define EEIE PIE2bits.EEIE // bit 4
3439 #define C1IE PIE2bits.C1IE // bit 5
3440 #define C2IE PIE2bits.C2IE // bit 6
3441 #define OSFIE PIE2bits.OSFIE // bit 7
3443 #define TMR1IF PIR1bits.TMR1IF // bit 0
3444 #define TMR2IF PIR1bits.TMR2IF // bit 1
3445 #define CCP1IF PIR1bits.CCP1IF // bit 2
3446 #define SSP1IF PIR1bits.SSP1IF // bit 3
3447 #define TXIF PIR1bits.TXIF // bit 4
3448 #define RCIF PIR1bits.RCIF // bit 5
3449 #define ADIF PIR1bits.ADIF // bit 6
3450 #define TMR1GIF PIR1bits.TMR1GIF // bit 7
3452 #define BCL1IF PIR2bits.BCL1IF // bit 3
3453 #define EEIF PIR2bits.EEIF // bit 4
3454 #define C1IF PIR2bits.C1IF // bit 5
3455 #define C2IF PIR2bits.C2IF // bit 6
3456 #define OSFIF PIR2bits.OSFIF // bit 7
3458 #define STR1A PSTR1CONbits.STR1A // bit 0
3459 #define STR1B PSTR1CONbits.STR1B // bit 1
3460 #define STR1C PSTR1CONbits.STR1C // bit 2
3461 #define STR1D PSTR1CONbits.STR1D // bit 3
3462 #define STR1SYNC PSTR1CONbits.STR1SYNC // bit 4
3464 #define P1DC0 PWM1CONbits.P1DC0 // bit 0
3465 #define P1DC1 PWM1CONbits.P1DC1 // bit 1
3466 #define P1DC2 PWM1CONbits.P1DC2 // bit 2
3467 #define P1DC3 PWM1CONbits.P1DC3 // bit 3
3468 #define P1DC4 PWM1CONbits.P1DC4 // bit 4
3469 #define P1DC5 PWM1CONbits.P1DC5 // bit 5
3470 #define P1DC6 PWM1CONbits.P1DC6 // bit 6
3471 #define P1RSEN PWM1CONbits.P1RSEN // bit 7
3473 #define RX9D RCSTAbits.RX9D // bit 0
3474 #define OERR RCSTAbits.OERR // bit 1
3475 #define FERR RCSTAbits.FERR // bit 2
3476 #define ADDEN RCSTAbits.ADDEN // bit 3
3477 #define CREN RCSTAbits.CREN // bit 4
3478 #define SREN RCSTAbits.SREN // bit 5
3479 #define RX9 RCSTAbits.RX9 // bit 6
3480 #define SPEN RCSTAbits.SPEN // bit 7
3482 #define SRPR SRCON0bits.SRPR // bit 0
3483 #define SRPS SRCON0bits.SRPS // bit 1
3484 #define SRNQEN SRCON0bits.SRNQEN // bit 2
3485 #define SRQEN SRCON0bits.SRQEN // bit 3
3486 #define SRCLK0 SRCON0bits.SRCLK0 // bit 4
3487 #define SRCLK1 SRCON0bits.SRCLK1 // bit 5
3488 #define SRCLK2 SRCON0bits.SRCLK2 // bit 6
3489 #define SRLEN SRCON0bits.SRLEN // bit 7
3491 #define SRRC1E SRCON1bits.SRRC1E // bit 0
3492 #define SRRC2E SRCON1bits.SRRC2E // bit 1
3493 #define SRRCKE SRCON1bits.SRRCKE // bit 2
3494 #define SRRPE SRCON1bits.SRRPE // bit 3
3495 #define SRSC1E SRCON1bits.SRSC1E // bit 4
3496 #define SRSC2E SRCON1bits.SRSC2E // bit 5
3497 #define SRSCKE SRCON1bits.SRSCKE // bit 6
3498 #define SRSPE SRCON1bits.SRSPE // bit 7
3500 #define SSPM0 SSP1CON1bits.SSPM0 // bit 0
3501 #define SSPM1 SSP1CON1bits.SSPM1 // bit 1
3502 #define SSPM2 SSP1CON1bits.SSPM2 // bit 2
3503 #define SSPM3 SSP1CON1bits.SSPM3 // bit 3
3504 #define CKP SSP1CON1bits.CKP // bit 4
3505 #define SSPEN SSP1CON1bits.SSPEN // bit 5
3506 #define SSPOV SSP1CON1bits.SSPOV // bit 6
3507 #define WCOL SSP1CON1bits.WCOL // bit 7
3509 #define SEN SSP1CON2bits.SEN // bit 0
3510 #define RSEN SSP1CON2bits.RSEN // bit 1
3511 #define PEN SSP1CON2bits.PEN // bit 2
3512 #define RCEN SSP1CON2bits.RCEN // bit 3
3513 #define ACKEN SSP1CON2bits.ACKEN // bit 4
3514 #define ACKDT SSP1CON2bits.ACKDT // bit 5
3515 #define ACKSTAT SSP1CON2bits.ACKSTAT // bit 6
3516 #define GCEN SSP1CON2bits.GCEN // bit 7
3518 #define DHEN SSP1CON3bits.DHEN // bit 0
3519 #define AHEN SSP1CON3bits.AHEN // bit 1
3520 #define SBCDE SSP1CON3bits.SBCDE // bit 2
3521 #define SDAHT SSP1CON3bits.SDAHT // bit 3
3522 #define BOEN SSP1CON3bits.BOEN // bit 4
3523 #define SCIE SSP1CON3bits.SCIE // bit 5
3524 #define PCIE SSP1CON3bits.PCIE // bit 6
3525 #define ACKTIM SSP1CON3bits.ACKTIM // bit 7
3527 #define BF SSP1STATbits.BF // bit 0
3528 #define UA SSP1STATbits.UA // bit 1
3529 #define R_NOT_W SSP1STATbits.R_NOT_W // bit 2
3530 #define S SSP1STATbits.S // bit 3
3531 #define P SSP1STATbits.P // bit 4
3532 #define D_NOT_A SSP1STATbits.D_NOT_A // bit 5
3533 #define CKE SSP1STATbits.CKE // bit 6
3534 #define SMP SSP1STATbits.SMP // bit 7
3536 #define C STATUSbits.C // bit 0
3537 #define DC STATUSbits.DC // bit 1
3538 #define Z STATUSbits.Z // bit 2
3539 #define NOT_PD STATUSbits.NOT_PD // bit 3
3540 #define NOT_TO STATUSbits.NOT_TO // bit 4
3542 #define C_SHAD STATUS_SHADbits.C_SHAD // bit 0
3543 #define DC_SHAD STATUS_SHADbits.DC_SHAD // bit 1
3544 #define Z_SHAD STATUS_SHADbits.Z_SHAD // bit 2
3546 #define TMR1ON T1CONbits.TMR1ON // bit 0
3547 #define NOT_T1SYNC T1CONbits.NOT_T1SYNC // bit 2
3548 #define T1OSCEN T1CONbits.T1OSCEN // bit 3
3549 #define T1CKPS0 T1CONbits.T1CKPS0 // bit 4
3550 #define T1CKPS1 T1CONbits.T1CKPS1 // bit 5
3551 #define TMR1CS0 T1CONbits.TMR1CS0 // bit 6
3552 #define TMR1CS1 T1CONbits.TMR1CS1 // bit 7
3554 #define T1GSS0 T1GCONbits.T1GSS0 // bit 0
3555 #define T1GSS1 T1GCONbits.T1GSS1 // bit 1
3556 #define T1GVAL T1GCONbits.T1GVAL // bit 2
3557 #define T1GGO_NOT_DONE T1GCONbits.T1GGO_NOT_DONE // bit 3, shadows bit in T1GCONbits
3558 #define T1GGO T1GCONbits.T1GGO // bit 3, shadows bit in T1GCONbits
3559 #define T1GSPM T1GCONbits.T1GSPM // bit 4
3560 #define T1GTM T1GCONbits.T1GTM // bit 5
3561 #define T1GPOL T1GCONbits.T1GPOL // bit 6
3562 #define TMR1GE T1GCONbits.TMR1GE // bit 7
3564 #define T2CKPS0 T2CONbits.T2CKPS0 // bit 0
3565 #define T2CKPS1 T2CONbits.T2CKPS1 // bit 1
3566 #define TMR2ON T2CONbits.TMR2ON // bit 2
3567 #define T2OUTPS0 T2CONbits.T2OUTPS0 // bit 3
3568 #define T2OUTPS1 T2CONbits.T2OUTPS1 // bit 4
3569 #define T2OUTPS2 T2CONbits.T2OUTPS2 // bit 5
3570 #define T2OUTPS3 T2CONbits.T2OUTPS3 // bit 6
3572 #define TRISA0 TRISAbits.TRISA0 // bit 0
3573 #define TRISA1 TRISAbits.TRISA1 // bit 1
3574 #define TRISA2 TRISAbits.TRISA2 // bit 2
3575 #define TRISA3 TRISAbits.TRISA3 // bit 3
3576 #define TRISA4 TRISAbits.TRISA4 // bit 4
3577 #define TRISA5 TRISAbits.TRISA5 // bit 5
3579 #define TRISC0 TRISCbits.TRISC0 // bit 0
3580 #define TRISC1 TRISCbits.TRISC1 // bit 1
3581 #define TRISC2 TRISCbits.TRISC2 // bit 2
3582 #define TRISC3 TRISCbits.TRISC3 // bit 3
3583 #define TRISC4 TRISCbits.TRISC4 // bit 4
3584 #define TRISC5 TRISCbits.TRISC5 // bit 5
3586 #define TX9D TXSTAbits.TX9D // bit 0
3587 #define TRMT TXSTAbits.TRMT // bit 1
3588 #define BRGH TXSTAbits.BRGH // bit 2
3589 #define SENDB TXSTAbits.SENDB // bit 3
3590 #define SYNC TXSTAbits.SYNC // bit 4
3591 #define TXEN TXSTAbits.TXEN // bit 5
3592 #define TX9 TXSTAbits.TX9 // bit 6
3593 #define CSRC TXSTAbits.CSRC // bit 7
3595 #define SWDTEN WDTCONbits.SWDTEN // bit 0
3596 #define WDTPS0 WDTCONbits.WDTPS0 // bit 1
3597 #define WDTPS1 WDTCONbits.WDTPS1 // bit 2
3598 #define WDTPS2 WDTCONbits.WDTPS2 // bit 3
3599 #define WDTPS3 WDTCONbits.WDTPS3 // bit 4
3600 #define WDTPS4 WDTCONbits.WDTPS4 // bit 5
3602 #define WPUA0 WPUAbits.WPUA0 // bit 0
3603 #define WPUA1 WPUAbits.WPUA1 // bit 1
3604 #define WPUA2 WPUAbits.WPUA2 // bit 2
3605 #define WPUA3 WPUAbits.WPUA3 // bit 3
3606 #define WPUA4 WPUAbits.WPUA4 // bit 4
3607 #define WPUA5 WPUAbits.WPUA5 // bit 5
3609 #define WPUC0 WPUCbits.WPUC0 // bit 0
3610 #define WPUC1 WPUCbits.WPUC1 // bit 1
3611 #define WPUC2 WPUCbits.WPUC2 // bit 2
3612 #define WPUC3 WPUCbits.WPUC3 // bit 3
3613 #define WPUC4 WPUCbits.WPUC4 // bit 4
3614 #define WPUC5 WPUCbits.WPUC5 // bit 5
3616 #endif // #ifndef NO_BIT_DEFINES
3618 #endif // #ifndef __PIC16LF1823_H__