2 * This declarations of the PIC18F1220 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:42 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F1220_H__
26 #define __PIC18F1220_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
75 unsigned NOT_MCLR
: 1;
99 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
101 #define _PORTA_RA0 0x01
102 #define _PORTA_AN0 0x01
103 #define _PORTA_RA1 0x02
104 #define _PORTA_AN1 0x02
105 #define _PORTA_LVDIN 0x02
106 #define _PORTA_RA2 0x04
107 #define _PORTA_AN2 0x04
108 #define _PORTA_VREFM 0x04
109 #define _PORTA_RA3 0x08
110 #define _PORTA_AN3 0x08
111 #define _PORTA_VREFP 0x08
112 #define _PORTA_RA4 0x10
113 #define _PORTA_T0CKI 0x10
114 #define _PORTA_RA5 0x20
115 #define _PORTA_MCLR 0x20
116 #define _PORTA_NOT_MCLR 0x20
117 #define _PORTA_RA6 0x40
118 #define _PORTA_CLKO 0x40
119 #define _PORTA_OSC2 0x40
120 #define _PORTA_CLKOUT 0x40
121 #define _PORTA_RA7 0x80
122 #define _PORTA_CLKI 0x80
123 #define _PORTA_OSC1 0x80
124 #define _PORTA_CLKIN 0x80
126 //==============================================================================
129 //==============================================================================
132 extern __at(0x0F81) __sfr PORTB
;
233 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
235 #define _PORTB_RB0 0x01
236 #define _PORTB_AN4 0x01
237 #define _PORTB_INT0 0x01
238 #define _PORTB_RB1 0x02
239 #define _PORTB_AN5 0x02
240 #define _PORTB_INT1 0x02
241 #define _PORTB_CK 0x02
242 #define _PORTB_TX 0x02
243 #define _PORTB_RB2 0x04
244 #define _PORTB_INT2 0x04
245 #define _PORTB_P1B 0x04
246 #define _PORTB_RB3 0x08
247 #define _PORTB_CCP1 0x08
248 #define _PORTB_P1A 0x08
249 #define _PORTB_RB4 0x10
250 #define _PORTB_AN6 0x10
251 #define _PORTB_KBI0 0x10
252 #define _PORTB_RX 0x10
253 #define _PORTB_RB5 0x20
254 #define _PORTB_PGM 0x20
255 #define _PORTB_KBI1 0x20
256 #define _PORTB_RB6 0x40
257 #define _PORTB_PGC 0x40
258 #define _PORTB_KBI2 0x40
259 #define _PORTB_P1C 0x40
260 #define _PORTB_T1OSO 0x40
261 #define _PORTB_T13CKI 0x40
262 #define _PORTB_T1CKI 0x40
263 #define _PORTB_RB7 0x80
264 #define _PORTB_PGD 0x80
265 #define _PORTB_KBI3 0x80
266 #define _PORTB_P1D 0x80
267 #define _PORTB_T1OSI 0x80
269 //==============================================================================
272 //==============================================================================
275 extern __at(0x0F89) __sfr LATA
;
289 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
299 //==============================================================================
302 //==============================================================================
305 extern __at(0x0F8A) __sfr LATB
;
319 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
330 //==============================================================================
333 //==============================================================================
336 extern __at(0x0F92) __sfr DDRA
;
365 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
382 //==============================================================================
385 //==============================================================================
388 extern __at(0x0F92) __sfr TRISA
;
417 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
419 #define _TRISA_TRISA0 0x01
420 #define _TRISA_RA0 0x01
421 #define _TRISA_TRISA1 0x02
422 #define _TRISA_RA1 0x02
423 #define _TRISA_TRISA2 0x04
424 #define _TRISA_RA2 0x04
425 #define _TRISA_TRISA3 0x08
426 #define _TRISA_RA3 0x08
427 #define _TRISA_TRISA4 0x10
428 #define _TRISA_RA4 0x10
429 #define _TRISA_TRISA6 0x40
430 #define _TRISA_RA6 0x40
431 #define _TRISA_TRISA7 0x80
432 #define _TRISA_RA7 0x80
434 //==============================================================================
437 //==============================================================================
440 extern __at(0x0F93) __sfr DDRB
;
469 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
488 //==============================================================================
491 //==============================================================================
494 extern __at(0x0F93) __sfr TRISB
;
523 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
525 #define _TRISB_TRISB0 0x01
526 #define _TRISB_RB0 0x01
527 #define _TRISB_TRISB1 0x02
528 #define _TRISB_RB1 0x02
529 #define _TRISB_TRISB2 0x04
530 #define _TRISB_RB2 0x04
531 #define _TRISB_TRISB3 0x08
532 #define _TRISB_RB3 0x08
533 #define _TRISB_TRISB4 0x10
534 #define _TRISB_RB4 0x10
535 #define _TRISB_TRISB5 0x20
536 #define _TRISB_RB5 0x20
537 #define _TRISB_TRISB6 0x40
538 #define _TRISB_RB6 0x40
539 #define _TRISB_TRISB7 0x80
540 #define _TRISB_RB7 0x80
542 //==============================================================================
545 //==============================================================================
548 extern __at(0x0F9B) __sfr OSCTUNE
;
571 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
580 //==============================================================================
583 //==============================================================================
586 extern __at(0x0F9D) __sfr PIE1
;
600 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
609 //==============================================================================
612 //==============================================================================
615 extern __at(0x0F9E) __sfr PIR1
;
629 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
638 //==============================================================================
641 //==============================================================================
644 extern __at(0x0F9F) __sfr IPR1
;
658 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
667 //==============================================================================
670 //==============================================================================
673 extern __at(0x0FA0) __sfr PIE2
;
687 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
694 //==============================================================================
697 //==============================================================================
700 extern __at(0x0FA1) __sfr PIR2
;
714 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
721 //==============================================================================
724 //==============================================================================
727 extern __at(0x0FA2) __sfr IPR2
;
741 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
748 //==============================================================================
751 //==============================================================================
754 extern __at(0x0FA6) __sfr EECON1
;
768 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
778 //==============================================================================
780 extern __at(0x0FA7) __sfr EECON2
;
781 extern __at(0x0FA8) __sfr EEDATA
;
782 extern __at(0x0FA9) __sfr EEADR
;
784 //==============================================================================
787 extern __at(0x0FAA) __sfr BAUDCTL
;
789 #define BAUDCON BAUDCTL
818 extern __at(0x0FAA) volatile __BAUDCTLbits_t BAUDCTLbits
;
820 #define BAUDCONbits BAUDCTLbits
829 //==============================================================================
832 //==============================================================================
835 extern __at(0x0FAB) __sfr RCSTA
;
864 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
876 //==============================================================================
879 //==============================================================================
882 extern __at(0x0FAC) __sfr TXSTA
;
896 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
907 //==============================================================================
909 extern __at(0x0FAD) __sfr TXREG
;
910 extern __at(0x0FAE) __sfr RCREG
;
911 extern __at(0x0FAF) __sfr SPBRG
;
912 extern __at(0x0FB0) __sfr SPBRGH
;
914 //==============================================================================
917 extern __at(0x0FB1) __sfr T3CON
;
925 unsigned NOT_T3SYNC
: 1;
927 unsigned T3CKPS0
: 1;
928 unsigned T3CKPS1
: 1;
953 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
955 #define _T3CON_TMR3ON 0x01
956 #define _T3CON_TMR3CS 0x02
957 #define _T3CON_NOT_T3SYNC 0x04
958 #define _T3CON_T3SYNC 0x04
959 #define _T3CON_T3CCP1 0x08
960 #define _T3CON_T3CKPS0 0x10
961 #define _T3CON_T3CKPS1 0x20
962 #define _T3CON_T3CCP2 0x40
963 #define _T3CON_RD16 0x80
965 //==============================================================================
967 extern __at(0x0FB2) __sfr TMR3
;
968 extern __at(0x0FB2) __sfr TMR3L
;
969 extern __at(0x0FB3) __sfr TMR3H
;
971 //==============================================================================
974 extern __at(0x0FB6) __sfr ECCPAS
;
984 unsigned ECCPAS0
: 1;
985 unsigned ECCPAS1
: 1;
986 unsigned ECCPAS2
: 1;
987 unsigned ECCPASE
: 1;
1006 unsigned ECCPAS
: 3;
1011 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1013 #define _PSSBD0 0x01
1014 #define _PSSBD1 0x02
1015 #define _PSSAC0 0x04
1016 #define _PSSAC1 0x08
1017 #define _ECCPAS0 0x10
1018 #define _ECCPAS1 0x20
1019 #define _ECCPAS2 0x40
1020 #define _ECCPASE 0x80
1022 //==============================================================================
1025 //==============================================================================
1028 extern __at(0x0FB7) __sfr PWM1CON
;
1051 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1062 //==============================================================================
1065 //==============================================================================
1068 extern __at(0x0FBD) __sfr CCP1CON
;
1074 unsigned CCP1M0
: 1;
1075 unsigned CCP1M1
: 1;
1076 unsigned CCP1M2
: 1;
1077 unsigned CCP1M3
: 1;
1116 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1118 #define _CCP1M0 0x01
1119 #define _CCP1M1 0x02
1120 #define _CCP1M2 0x04
1121 #define _CCP1M3 0x08
1129 //==============================================================================
1131 extern __at(0x0FBE) __sfr CCPR1
;
1132 extern __at(0x0FBE) __sfr CCPR1L
;
1133 extern __at(0x0FBF) __sfr CCPR1H
;
1135 //==============================================================================
1138 extern __at(0x0FC0) __sfr ADCON2
;
1168 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1178 //==============================================================================
1181 //==============================================================================
1184 extern __at(0x0FC1) __sfr ADCON1
;
1207 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1217 //==============================================================================
1220 //==============================================================================
1223 extern __at(0x0FC2) __sfr ADCON0
;
1230 unsigned GO_NOT_DONE
: 1;
1266 unsigned NOT_DONE
: 1;
1278 unsigned GO_DONE
: 1;
1301 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1304 #define _GO_NOT_DONE 0x02
1307 #define _NOT_DONE 0x02
1308 #define _GO_DONE 0x02
1315 //==============================================================================
1317 extern __at(0x0FC3) __sfr ADRES
;
1318 extern __at(0x0FC3) __sfr ADRESL
;
1319 extern __at(0x0FC4) __sfr ADRESH
;
1321 //==============================================================================
1324 extern __at(0x0FCA) __sfr T2CON
;
1330 unsigned T2CKPS0
: 1;
1331 unsigned T2CKPS1
: 1;
1332 unsigned TMR2ON
: 1;
1333 unsigned TOUTPS0
: 1;
1334 unsigned TOUTPS1
: 1;
1335 unsigned TOUTPS2
: 1;
1336 unsigned TOUTPS3
: 1;
1342 unsigned T2CKPS
: 2;
1349 unsigned TOUTPS
: 4;
1354 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
1356 #define _T2CKPS0 0x01
1357 #define _T2CKPS1 0x02
1358 #define _TMR2ON 0x04
1359 #define _TOUTPS0 0x08
1360 #define _TOUTPS1 0x10
1361 #define _TOUTPS2 0x20
1362 #define _TOUTPS3 0x40
1364 //==============================================================================
1366 extern __at(0x0FCB) __sfr PR2
;
1367 extern __at(0x0FCC) __sfr TMR2
;
1369 //==============================================================================
1372 extern __at(0x0FCD) __sfr T1CON
;
1378 unsigned TMR1ON
: 1;
1379 unsigned TMR1CS
: 1;
1380 unsigned NOT_T1SYNC
: 1;
1381 unsigned T1OSCEN
: 1;
1382 unsigned T1CKPS0
: 1;
1383 unsigned T1CKPS1
: 1;
1392 unsigned T1SYNC
: 1;
1403 unsigned T1CKPS
: 2;
1408 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
1410 #define _TMR1ON 0x01
1411 #define _TMR1CS 0x02
1412 #define _NOT_T1SYNC 0x04
1413 #define _T1SYNC 0x04
1414 #define _T1OSCEN 0x08
1415 #define _T1CKPS0 0x10
1416 #define _T1CKPS1 0x20
1420 //==============================================================================
1422 extern __at(0x0FCE) __sfr TMR1
;
1423 extern __at(0x0FCE) __sfr TMR1L
;
1424 extern __at(0x0FCF) __sfr TMR1H
;
1426 //==============================================================================
1429 extern __at(0x0FD0) __sfr RCON
;
1435 unsigned NOT_BOR
: 1;
1436 unsigned NOT_POR
: 1;
1437 unsigned NOT_PD
: 1;
1438 unsigned NOT_TO
: 1;
1439 unsigned NOT_RI
: 1;
1458 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
1460 #define _NOT_BOR 0x01
1462 #define _NOT_POR 0x02
1464 #define _NOT_PD 0x04
1466 #define _NOT_TO 0x08
1468 #define _NOT_RI 0x10
1472 //==============================================================================
1475 //==============================================================================
1478 extern __at(0x0FD1) __sfr WDTCON
;
1484 unsigned SWDTEN
: 1;
1507 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
1509 #define _SWDTEN 0x01
1512 //==============================================================================
1515 //==============================================================================
1518 extern __at(0x0FD2) __sfr LVDCON
;
1553 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
1563 //==============================================================================
1566 //==============================================================================
1569 extern __at(0x0FD3) __sfr OSCCON
;
1605 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
1618 //==============================================================================
1621 //==============================================================================
1624 extern __at(0x0FD5) __sfr T0CON
;
1636 unsigned T08BIT
: 1;
1637 unsigned TMR0ON
: 1;
1648 unsigned T016BIT
: 1;
1659 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
1667 #define _T08BIT 0x40
1668 #define _T016BIT 0x40
1669 #define _TMR0ON 0x80
1671 //==============================================================================
1673 extern __at(0x0FD6) __sfr TMR0
;
1674 extern __at(0x0FD6) __sfr TMR0L
;
1675 extern __at(0x0FD7) __sfr TMR0H
;
1677 //==============================================================================
1680 extern __at(0x0FD8) __sfr STATUS
;
1694 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
1702 //==============================================================================
1704 extern __at(0x0FD9) __sfr FSR2L
;
1705 extern __at(0x0FDA) __sfr FSR2H
;
1706 extern __at(0x0FDB) __sfr PLUSW2
;
1707 extern __at(0x0FDC) __sfr PREINC2
;
1708 extern __at(0x0FDD) __sfr POSTDEC2
;
1709 extern __at(0x0FDE) __sfr POSTINC2
;
1710 extern __at(0x0FDF) __sfr INDF2
;
1711 extern __at(0x0FE0) __sfr BSR
;
1712 extern __at(0x0FE1) __sfr FSR1L
;
1713 extern __at(0x0FE2) __sfr FSR1H
;
1714 extern __at(0x0FE3) __sfr PLUSW1
;
1715 extern __at(0x0FE4) __sfr PREINC1
;
1716 extern __at(0x0FE5) __sfr POSTDEC1
;
1717 extern __at(0x0FE6) __sfr POSTINC1
;
1718 extern __at(0x0FE7) __sfr INDF1
;
1719 extern __at(0x0FE8) __sfr WREG
;
1720 extern __at(0x0FE9) __sfr FSR0L
;
1721 extern __at(0x0FEA) __sfr FSR0H
;
1722 extern __at(0x0FEB) __sfr PLUSW0
;
1723 extern __at(0x0FEC) __sfr PREINC0
;
1724 extern __at(0x0FED) __sfr POSTDEC0
;
1725 extern __at(0x0FEE) __sfr POSTINC0
;
1726 extern __at(0x0FEF) __sfr INDF0
;
1728 //==============================================================================
1731 extern __at(0x0FF0) __sfr INTCON3
;
1737 unsigned INT1IF
: 1;
1738 unsigned INT2IF
: 1;
1740 unsigned INT1IE
: 1;
1741 unsigned INT2IE
: 1;
1743 unsigned INT1IP
: 1;
1744 unsigned INT2IP
: 1;
1760 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
1762 #define _INT1IF 0x01
1764 #define _INT2IF 0x02
1766 #define _INT1IE 0x08
1768 #define _INT2IE 0x10
1770 #define _INT1IP 0x40
1772 #define _INT2IP 0x80
1775 //==============================================================================
1778 //==============================================================================
1781 extern __at(0x0FF1) __sfr INTCON2
;
1789 unsigned TMR0IP
: 1;
1791 unsigned INTEDG2
: 1;
1792 unsigned INTEDG1
: 1;
1793 unsigned INTEDG0
: 1;
1794 unsigned NOT_RBPU
: 1;
1810 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
1813 #define _TMR0IP 0x04
1815 #define _INTEDG2 0x10
1816 #define _INTEDG1 0x20
1817 #define _INTEDG0 0x40
1818 #define _NOT_RBPU 0x80
1821 //==============================================================================
1824 //==============================================================================
1827 extern __at(0x0FF2) __sfr INTCON
;
1834 unsigned INT0IF
: 1;
1835 unsigned TMR0IF
: 1;
1837 unsigned INT0IE
: 1;
1838 unsigned TMR0IE
: 1;
1839 unsigned PEIE_GIEL
: 1;
1840 unsigned GIE_GIEH
: 1;
1868 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
1871 #define _INT0IF 0x02
1874 #define _TMR0IF 0x04
1877 #define _INT0IE 0x10
1880 #define _TMR0IE 0x20
1882 #define _PEIE_GIEL 0x40
1885 #define _GIE_GIEH 0x80
1889 //==============================================================================
1891 extern __at(0x0FF3) __sfr PROD
;
1892 extern __at(0x0FF3) __sfr PRODL
;
1893 extern __at(0x0FF4) __sfr PRODH
;
1894 extern __at(0x0FF5) __sfr TABLAT
;
1895 extern __at(0x0FF6) __sfr TBLPTR
;
1896 extern __at(0x0FF6) __sfr TBLPTRL
;
1897 extern __at(0x0FF7) __sfr TBLPTRH
;
1898 extern __at(0x0FF8) __sfr TBLPTRU
;
1899 extern __at(0x0FF9) __sfr PC
;
1900 extern __at(0x0FF9) __sfr PCL
;
1901 extern __at(0x0FFA) __sfr PCLATH
;
1902 extern __at(0x0FFB) __sfr PCLATU
;
1904 //==============================================================================
1907 extern __at(0x0FFC) __sfr STKPTR
;
1913 unsigned STKPTR0
: 1;
1914 unsigned STKPTR1
: 1;
1915 unsigned STKPTR2
: 1;
1916 unsigned STKPTR3
: 1;
1917 unsigned STKPTR4
: 1;
1919 unsigned STKUNF
: 1;
1920 unsigned STKFUL
: 1;
1932 unsigned STKOVF
: 1;
1943 unsigned STKPTR
: 5;
1948 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
1950 #define _STKPTR0 0x01
1952 #define _STKPTR1 0x02
1954 #define _STKPTR2 0x04
1956 #define _STKPTR3 0x08
1958 #define _STKPTR4 0x10
1960 #define _STKUNF 0x40
1961 #define _STKFUL 0x80
1962 #define _STKOVF 0x80
1964 //==============================================================================
1966 extern __at(0x0FFD) __sfr TOS
;
1967 extern __at(0x0FFD) __sfr TOSL
;
1968 extern __at(0x0FFE) __sfr TOSH
;
1969 extern __at(0x0FFF) __sfr TOSU
;
1971 //==============================================================================
1973 // Configuration Bits
1975 //==============================================================================
1977 #define __CONFIG1H 0x300001
1978 #define __CONFIG2L 0x300002
1979 #define __CONFIG2H 0x300003
1980 #define __CONFIG3H 0x300005
1981 #define __CONFIG4L 0x300006
1982 #define __CONFIG5L 0x300008
1983 #define __CONFIG5H 0x300009
1984 #define __CONFIG6L 0x30000A
1985 #define __CONFIG6H 0x30000B
1986 #define __CONFIG7L 0x30000C
1987 #define __CONFIG7H 0x30000D
1989 //----------------------------- CONFIG1H Options -------------------------------
1991 #define _LP_OSC_1H 0xF0 // LP Oscillator.
1992 #define _XT_OSC_1H 0xF1 // XT Oscillator.
1993 #define _HS_OSC_1H 0xF2 // HS Oscillator.
1994 #define _EC_OSC_1H 0xF4 // EC oscillator, CLKO function on RA6.
1995 #define _ECIO_OSC_1H 0xF5 // EC oscillator, port function on RA6.
1996 #define _HSPLL_OSC_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
1997 #define _RCIO_OSC_1H 0xF7 // External RC oscillator, port function on RA6.
1998 #define _INTIO2_OSC_1H 0xF8 // Internal RC oscillator, port function on RA6 and port function on RA7.
1999 #define _INTIO1_OSC_1H 0xF9 // Internal RC oscillator, CLKO function on RA6 and port function on RA7.
2000 #define _RC_OSC_1H 0xFC // External RC oscillator, CLKO function on RA6.
2001 #define _FSCM_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2002 #define _FSCM_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2003 #define _IESO_OFF_1H 0x7F // Internal External Switchover mode disabled.
2004 #define _IESO_ON_1H 0xFF // Internal External Switchover mode enabled.
2006 //----------------------------- CONFIG2L Options -------------------------------
2008 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2009 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2010 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
2011 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
2012 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
2013 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
2014 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
2016 //----------------------------- CONFIG2H Options -------------------------------
2018 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2019 #define _WDT_ON_2H 0xFF // WDT enabled.
2020 #define _WDTPS_1_2H 0xE1 // 1:1.
2021 #define _WDTPS_2_2H 0xE3 // 1:2.
2022 #define _WDTPS_4_2H 0xE5 // 1:4.
2023 #define _WDTPS_8_2H 0xE7 // 1:8.
2024 #define _WDTPS_16_2H 0xE9 // 1:16.
2025 #define _WDTPS_32_2H 0xEB // 1:32.
2026 #define _WDTPS_64_2H 0xED // 1:64.
2027 #define _WDTPS_128_2H 0xEF // 1:128.
2028 #define _WDTPS_256_2H 0xF1 // 1:256.
2029 #define _WDTPS_512_2H 0xF3 // 1:512.
2030 #define _WDTPS_1K_2H 0xF5 // 1:1024.
2031 #define _WDTPS_2K_2H 0xF7 // 1:2048.
2032 #define _WDTPS_4K_2H 0xF9 // 1:4096.
2033 #define _WDTPS_8K_2H 0xFB // 1:8192.
2034 #define _WDTPS_16K_2H 0xFD // 1:16384.
2035 #define _WDTPS_32K_2H 0xFF // 1:32768.
2037 //----------------------------- CONFIG3H Options -------------------------------
2039 #define _MCLRE_OFF_3H 0x7F // RA5 input pin enabled, MCLR disabled.
2040 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled, RA5 input pin disabled.
2042 //----------------------------- CONFIG4L Options -------------------------------
2044 #define _STVR_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
2045 #define _STVR_ON_4L 0xFF // Stack full/underflow will cause Reset.
2046 #define _LVP_OFF_4L 0xFB // Low-Voltage ICSP disabled.
2047 #define _LVP_ON_4L 0xFF // Low-Voltage ICSP enabled.
2048 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
2049 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
2051 //----------------------------- CONFIG5L Options -------------------------------
2053 #define _CP0_ON_5L 0xFE // Block 0 (00200-0007FFh) code-protected.
2054 #define _CP0_OFF_5L 0xFF // Block 0 (00200-0007FFh) not code-protected.
2055 #define _CP1_ON_5L 0xFD // Block 1 (000800-000FFFh) code-protected.
2056 #define _CP1_OFF_5L 0xFF // Block 1 (000800-000FFFh) not code-protected.
2058 //----------------------------- CONFIG5H Options -------------------------------
2060 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code-protected.
2061 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code-protected.
2062 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
2063 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
2065 //----------------------------- CONFIG6L Options -------------------------------
2067 #define _WRT0_ON_6L 0xFE // Block 0 (00200-000F7Fh) write-protected.
2068 #define _WRT0_OFF_6L 0xFF // Block 0 (00200-0007FFh) not write-protected.
2069 #define _WRT1_ON_6L 0xFD // Block 1 (000800-000FFFh) write-protected.
2070 #define _WRT1_OFF_6L 0xFF // Block 1 (000800-000FFFh) not write-protected.
2072 //----------------------------- CONFIG6H Options -------------------------------
2074 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
2075 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
2076 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write-protected.
2077 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write-protected.
2078 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
2079 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
2081 //----------------------------- CONFIG7L Options -------------------------------
2083 #define _EBTR0_ON_7L 0xFE // Block 0 (00200-0007FFh) protected from table reads executed in other blocks.
2084 #define _EBTR0_OFF_7L 0xFF // Block 0 (00200-0007FFh) not protected from table reads executed in other blocks.
2085 #define _EBTR1_ON_7L 0xFD // Block 1 (000800-000FFFh) protected from table reads executed in other blocks.
2086 #define _EBTR1_OFF_7L 0xFF // Block 1 (000800-000FFFh) not protected from table reads executed in other blocks.
2088 //----------------------------- CONFIG7H Options -------------------------------
2090 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) protected from table reads executed in other blocks.
2091 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from table reads executed in other blocks.
2093 //==============================================================================
2095 #define __DEVID1 0x3FFFFE
2096 #define __DEVID2 0x3FFFFF
2098 #define __IDLOC0 0x200000
2099 #define __IDLOC1 0x200001
2100 #define __IDLOC2 0x200002
2101 #define __IDLOC3 0x200003
2102 #define __IDLOC4 0x200004
2103 #define __IDLOC5 0x200005
2104 #define __IDLOC6 0x200006
2105 #define __IDLOC7 0x200007
2107 #endif // #ifndef __PIC18F1220_H__