2 * This declarations of the PIC18F13K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:25 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F13K22_H__
26 #define __PIC18F13K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F68) __sfr SRCON0
;
64 extern __at(0x0F68) volatile __SRCON0bits_t SRCON0bits
;
75 //==============================================================================
78 //==============================================================================
81 extern __at(0x0F69) __sfr SRCON1
;
95 extern __at(0x0F69) volatile __SRCON1bits_t SRCON1bits
;
106 //==============================================================================
109 //==============================================================================
112 extern __at(0x0F6B) __sfr CM2CON0
;
135 extern __at(0x0F6B) volatile __CM2CON0bits_t CM2CON0bits
;
146 //==============================================================================
149 //==============================================================================
152 extern __at(0x0F6C) __sfr CM2CON1
;
166 extern __at(0x0F6C) volatile __CM2CON1bits_t CM2CON1bits
;
177 //==============================================================================
180 //==============================================================================
183 extern __at(0x0F6D) __sfr CM1CON0
;
206 extern __at(0x0F6D) volatile __CM1CON0bits_t CM1CON0bits
;
217 //==============================================================================
220 //==============================================================================
223 extern __at(0x0F6F) __sfr SSPMSK
;
237 extern __at(0x0F6F) volatile __SSPMSKbits_t SSPMSKbits
;
248 //==============================================================================
251 //==============================================================================
254 extern __at(0x0F76) __sfr SLRCON
;
268 extern __at(0x0F76) volatile __SLRCONbits_t SLRCONbits
;
274 //==============================================================================
277 //==============================================================================
280 extern __at(0x0F77) __sfr WPUA
;
303 extern __at(0x0F77) volatile __WPUAbits_t WPUAbits
;
312 //==============================================================================
315 //==============================================================================
318 extern __at(0x0F78) __sfr WPUB
;
332 extern __at(0x0F78) volatile __WPUBbits_t WPUBbits
;
339 //==============================================================================
342 //==============================================================================
345 extern __at(0x0F79) __sfr IOCA
;
368 extern __at(0x0F79) volatile __IOCAbits_t IOCAbits
;
377 //==============================================================================
380 //==============================================================================
383 extern __at(0x0F7A) __sfr IOCB
;
397 extern __at(0x0F7A) volatile __IOCBbits_t IOCBbits
;
404 //==============================================================================
407 //==============================================================================
410 extern __at(0x0F7E) __sfr ANSEL
;
439 extern __at(0x0F7E) volatile __ANSELbits_t ANSELbits
;
458 //==============================================================================
461 //==============================================================================
464 extern __at(0x0F7F) __sfr ANSELH
;
484 unsigned ANSEL10
: 1;
485 unsigned ANSEL11
: 1;
493 extern __at(0x0F7F) volatile __ANSELHbits_t ANSELHbits
;
500 #define _ANSEL10 0x04
502 #define _ANSEL11 0x08
504 //==============================================================================
507 //==============================================================================
510 extern __at(0x0F80) __sfr PORTA
;
541 unsigned C12IN0M
: 1;
543 unsigned NOT_MCLR
: 1;
611 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
613 #define _PORTA_RA0 0x01
614 #define _PORTA_AN0 0x01
615 #define _PORTA_CVREF 0x01
616 #define _PORTA_VREFM 0x01
617 #define _PORTA_INT0 0x01
618 #define _PORTA_PGD 0x01
619 #define _PORTA_C1INP 0x01
620 #define _PORTA_RA1 0x02
621 #define _PORTA_AN1 0x02
622 #define _PORTA_C12IN0M 0x02
623 #define _PORTA_VREFP 0x02
624 #define _PORTA_INT1 0x02
625 #define _PORTA_PGC 0x02
626 #define _PORTA_RA2 0x04
627 #define _PORTA_AN2 0x04
628 #define _PORTA_T0CKI 0x04
629 #define _PORTA_INT2 0x04
630 #define _PORTA_SRQ 0x04
631 #define _PORTA_RA3 0x08
632 #define _PORTA_MCLR 0x08
633 #define _PORTA_NOT_MCLR 0x08
634 #define _PORTA_VPP 0x08
635 #define _PORTA_RA4 0x10
636 #define _PORTA_AN3 0x10
637 #define _PORTA_OSC2 0x10
638 #define _PORTA_CLKOUT 0x10
639 #define _PORTA_RA5 0x20
640 #define _PORTA_T13CKI 0x20
641 #define _PORTA_OSC1 0x20
642 #define _PORTA_CLKIN 0x20
644 //==============================================================================
647 //==============================================================================
650 extern __at(0x0F81) __sfr PORTB
;
703 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
705 #define _PORTB_RB4 0x10
706 #define _PORTB_SDI 0x10
707 #define _PORTB_SDA 0x10
708 #define _PORTB_AN10 0x10
709 #define _PORTB_RB5 0x20
710 #define _PORTB_RX 0x20
711 #define _PORTB_AN11 0x20
712 #define _PORTB_RB6 0x40
713 #define _PORTB_SCL 0x40
714 #define _PORTB_SCK 0x40
715 #define _PORTB_RB7 0x80
716 #define _PORTB_TX 0x80
717 #define _PORTB_CK 0x80
719 //==============================================================================
722 //==============================================================================
725 extern __at(0x0F82) __sfr PORTC
;
756 unsigned C12IN1M
: 1;
757 unsigned C12IN2M
: 1;
758 unsigned C12IN3M
: 1;
790 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
792 #define _PORTC_RC0 0x01
793 #define _PORTC_AN4 0x01
794 #define _PORTC_C12INP 0x01
795 #define _PORTC_C2INP 0x01
796 #define _PORTC_RC1 0x02
797 #define _PORTC_AN5 0x02
798 #define _PORTC_C12IN1M 0x02
799 #define _PORTC_RC2 0x04
800 #define _PORTC_AN6 0x04
801 #define _PORTC_C12IN2M 0x04
802 #define _PORTC_P1D 0x04
803 #define _PORTC_RC3 0x08
804 #define _PORTC_AN7 0x08
805 #define _PORTC_C12IN3M 0x08
806 #define _PORTC_P1C 0x08
807 #define _PORTC_PGM 0x08
808 #define _PORTC_RC4 0x10
809 #define _PORTC_C12OUT 0x10
810 #define _PORTC_P1B 0x10
811 #define _PORTC_RC5 0x20
812 #define _PORTC_P1A 0x20
813 #define _PORTC_CCP1 0x20
814 #define _PORTC_RC6 0x40
815 #define _PORTC_AN8 0x40
816 #define _PORTC_SS 0x40
817 #define _PORTC_NOT_SS 0x40
818 #define _PORTC_RC7 0x80
819 #define _PORTC_AN9 0x80
820 #define _PORTC_SDO 0x80
822 //==============================================================================
825 //==============================================================================
828 extern __at(0x0F89) __sfr LATA
;
842 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
850 //==============================================================================
853 //==============================================================================
856 extern __at(0x0F8A) __sfr LATB
;
870 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
877 //==============================================================================
880 //==============================================================================
883 extern __at(0x0F8B) __sfr LATC
;
897 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
908 //==============================================================================
911 //==============================================================================
914 extern __at(0x0F92) __sfr DDRA
;
943 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
956 //==============================================================================
959 //==============================================================================
962 extern __at(0x0F92) __sfr TRISA
;
991 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
993 #define _TRISA_TRISA0 0x01
994 #define _TRISA_RA0 0x01
995 #define _TRISA_TRISA1 0x02
996 #define _TRISA_RA1 0x02
997 #define _TRISA_TRISA2 0x04
998 #define _TRISA_RA2 0x04
999 #define _TRISA_TRISA4 0x10
1000 #define _TRISA_RA4 0x10
1001 #define _TRISA_TRISA5 0x20
1002 #define _TRISA_RA5 0x20
1004 //==============================================================================
1007 //==============================================================================
1010 extern __at(0x0F93) __sfr DDRB
;
1020 unsigned TRISB4
: 1;
1021 unsigned TRISB5
: 1;
1022 unsigned TRISB6
: 1;
1023 unsigned TRISB7
: 1;
1039 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1041 #define _TRISB4 0x10
1043 #define _TRISB5 0x20
1045 #define _TRISB6 0x40
1047 #define _TRISB7 0x80
1050 //==============================================================================
1053 //==============================================================================
1056 extern __at(0x0F93) __sfr TRISB
;
1066 unsigned TRISB4
: 1;
1067 unsigned TRISB5
: 1;
1068 unsigned TRISB6
: 1;
1069 unsigned TRISB7
: 1;
1085 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1087 #define _TRISB_TRISB4 0x10
1088 #define _TRISB_RB4 0x10
1089 #define _TRISB_TRISB5 0x20
1090 #define _TRISB_RB5 0x20
1091 #define _TRISB_TRISB6 0x40
1092 #define _TRISB_RB6 0x40
1093 #define _TRISB_TRISB7 0x80
1094 #define _TRISB_RB7 0x80
1096 //==============================================================================
1099 //==============================================================================
1102 extern __at(0x0F94) __sfr DDRC
;
1108 unsigned TRISC0
: 1;
1109 unsigned TRISC1
: 1;
1110 unsigned TRISC2
: 1;
1111 unsigned TRISC3
: 1;
1112 unsigned TRISC4
: 1;
1113 unsigned TRISC5
: 1;
1114 unsigned TRISC6
: 1;
1115 unsigned TRISC7
: 1;
1131 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1133 #define _TRISC0 0x01
1135 #define _TRISC1 0x02
1137 #define _TRISC2 0x04
1139 #define _TRISC3 0x08
1141 #define _TRISC4 0x10
1143 #define _TRISC5 0x20
1145 #define _TRISC6 0x40
1147 #define _TRISC7 0x80
1150 //==============================================================================
1153 //==============================================================================
1156 extern __at(0x0F94) __sfr TRISC
;
1162 unsigned TRISC0
: 1;
1163 unsigned TRISC1
: 1;
1164 unsigned TRISC2
: 1;
1165 unsigned TRISC3
: 1;
1166 unsigned TRISC4
: 1;
1167 unsigned TRISC5
: 1;
1168 unsigned TRISC6
: 1;
1169 unsigned TRISC7
: 1;
1185 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1187 #define _TRISC_TRISC0 0x01
1188 #define _TRISC_RC0 0x01
1189 #define _TRISC_TRISC1 0x02
1190 #define _TRISC_RC1 0x02
1191 #define _TRISC_TRISC2 0x04
1192 #define _TRISC_RC2 0x04
1193 #define _TRISC_TRISC3 0x08
1194 #define _TRISC_RC3 0x08
1195 #define _TRISC_TRISC4 0x10
1196 #define _TRISC_RC4 0x10
1197 #define _TRISC_TRISC5 0x20
1198 #define _TRISC_RC5 0x20
1199 #define _TRISC_TRISC6 0x40
1200 #define _TRISC_RC6 0x40
1201 #define _TRISC_TRISC7 0x80
1202 #define _TRISC_RC7 0x80
1204 //==============================================================================
1207 //==============================================================================
1210 extern __at(0x0F9B) __sfr OSCTUNE
;
1223 unsigned INTSRC
: 1;
1233 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1242 #define _INTSRC 0x80
1244 //==============================================================================
1247 //==============================================================================
1250 extern __at(0x0F9D) __sfr PIE1
;
1254 unsigned TMR1IE
: 1;
1255 unsigned TMR2IE
: 1;
1256 unsigned CCP1IE
: 1;
1264 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1266 #define _TMR1IE 0x01
1267 #define _TMR2IE 0x02
1268 #define _CCP1IE 0x04
1274 //==============================================================================
1277 //==============================================================================
1280 extern __at(0x0F9E) __sfr PIR1
;
1284 unsigned TMR1IF
: 1;
1285 unsigned TMR2IF
: 1;
1286 unsigned CCP1IF
: 1;
1294 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1296 #define _TMR1IF 0x01
1297 #define _TMR2IF 0x02
1298 #define _CCP1IF 0x04
1304 //==============================================================================
1307 //==============================================================================
1310 extern __at(0x0F9F) __sfr IPR1
;
1314 unsigned TMR1IP
: 1;
1315 unsigned TMR2IP
: 1;
1316 unsigned CCP1IP
: 1;
1324 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1326 #define _TMR1IP 0x01
1327 #define _TMR2IP 0x02
1328 #define _CCP1IP 0x04
1334 //==============================================================================
1337 //==============================================================================
1340 extern __at(0x0FA0) __sfr PIE2
;
1345 unsigned TMR3IE
: 1;
1351 unsigned OSCFIE
: 1;
1354 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1356 #define _TMR3IE 0x02
1361 #define _OSCFIE 0x80
1363 //==============================================================================
1366 //==============================================================================
1369 extern __at(0x0FA1) __sfr PIR2
;
1374 unsigned TMR3IF
: 1;
1380 unsigned OSCFIF
: 1;
1383 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1385 #define _TMR3IF 0x02
1390 #define _OSCFIF 0x80
1392 //==============================================================================
1395 //==============================================================================
1398 extern __at(0x0FA2) __sfr IPR2
;
1403 unsigned TMR3IP
: 1;
1409 unsigned OSCFIP
: 1;
1412 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1414 #define _TMR3IP 0x02
1419 #define _OSCFIP 0x80
1421 //==============================================================================
1424 //==============================================================================
1427 extern __at(0x0FA6) __sfr EECON1
;
1441 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1451 //==============================================================================
1453 extern __at(0x0FA7) __sfr EECON2
;
1454 extern __at(0x0FA8) __sfr EEDATA
;
1456 //==============================================================================
1459 extern __at(0x0FA9) __sfr EEADR
;
1463 unsigned EEADR0
: 1;
1464 unsigned EEADR1
: 1;
1465 unsigned EEADR2
: 1;
1466 unsigned EEADR3
: 1;
1467 unsigned EEADR4
: 1;
1468 unsigned EEADR5
: 1;
1469 unsigned EEADR6
: 1;
1470 unsigned EEADR7
: 1;
1473 extern __at(0x0FA9) volatile __EEADRbits_t EEADRbits
;
1475 #define _EEADR0 0x01
1476 #define _EEADR1 0x02
1477 #define _EEADR2 0x04
1478 #define _EEADR3 0x08
1479 #define _EEADR4 0x10
1480 #define _EEADR5 0x20
1481 #define _EEADR6 0x40
1482 #define _EEADR7 0x80
1484 //==============================================================================
1487 //==============================================================================
1490 extern __at(0x0FAB) __sfr RCSTA
;
1519 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1531 //==============================================================================
1534 //==============================================================================
1537 extern __at(0x0FAC) __sfr TXSTA
;
1551 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1562 //==============================================================================
1564 extern __at(0x0FAD) __sfr TXREG
;
1565 extern __at(0x0FAE) __sfr RCREG
;
1566 extern __at(0x0FAF) __sfr SPBRG
;
1567 extern __at(0x0FB0) __sfr SPBRGH
;
1569 //==============================================================================
1572 extern __at(0x0FB1) __sfr T3CON
;
1578 unsigned TMR3ON
: 1;
1579 unsigned TMR3CS
: 1;
1580 unsigned NOT_T3SYNC
: 1;
1581 unsigned T3CCP1
: 1;
1582 unsigned T3CKPS0
: 1;
1583 unsigned T3CKPS1
: 1;
1592 unsigned T3SYNC
: 1;
1603 unsigned T3CKPS
: 2;
1608 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1610 #define _T3CON_TMR3ON 0x01
1611 #define _T3CON_TMR3CS 0x02
1612 #define _T3CON_NOT_T3SYNC 0x04
1613 #define _T3CON_T3SYNC 0x04
1614 #define _T3CON_T3CCP1 0x08
1615 #define _T3CON_T3CKPS0 0x10
1616 #define _T3CON_T3CKPS1 0x20
1617 #define _T3CON_RD16 0x80
1619 //==============================================================================
1621 extern __at(0x0FB2) __sfr TMR3
;
1622 extern __at(0x0FB2) __sfr TMR3L
;
1623 extern __at(0x0FB3) __sfr TMR3H
;
1625 //==============================================================================
1628 extern __at(0x0FB6) __sfr ECCP1AS
;
1634 unsigned PSSBD0
: 1;
1635 unsigned PSSBD1
: 1;
1636 unsigned PSSAC0
: 1;
1637 unsigned PSSAC1
: 1;
1638 unsigned ECCPAS0
: 1;
1639 unsigned ECCPAS1
: 1;
1640 unsigned ECCPAS2
: 1;
1641 unsigned ECCPASE
: 1;
1660 unsigned ECCPAS
: 3;
1665 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1667 #define _PSSBD0 0x01
1668 #define _PSSBD1 0x02
1669 #define _PSSAC0 0x04
1670 #define _PSSAC1 0x08
1671 #define _ECCPAS0 0x10
1672 #define _ECCPAS1 0x20
1673 #define _ECCPAS2 0x40
1674 #define _ECCPASE 0x80
1676 //==============================================================================
1679 //==============================================================================
1682 extern __at(0x0FB7) __sfr PWM1CON
;
1705 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1716 //==============================================================================
1719 //==============================================================================
1722 extern __at(0x0FB8) __sfr BAUDCON
;
1735 unsigned ABDOVF
: 1;
1751 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1760 #define _ABDOVF 0x80
1762 //==============================================================================
1765 //==============================================================================
1768 extern __at(0x0FB8) __sfr BAUDCTL
;
1781 unsigned ABDOVF
: 1;
1797 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1799 #define _BAUDCTL_ABDEN 0x01
1800 #define _BAUDCTL_WUE 0x02
1801 #define _BAUDCTL_BRG16 0x08
1802 #define _BAUDCTL_CKTXP 0x10
1803 #define _BAUDCTL_SCKP 0x10
1804 #define _BAUDCTL_DTRXP 0x20
1805 #define _BAUDCTL_RCIDL 0x40
1806 #define _BAUDCTL_ABDOVF 0x80
1808 //==============================================================================
1811 //==============================================================================
1814 extern __at(0x0FB9) __sfr PSTRCON
;
1822 unsigned STRSYNC
: 1;
1828 extern __at(0x0FB9) volatile __PSTRCONbits_t PSTRCONbits
;
1834 #define _STRSYNC 0x10
1836 //==============================================================================
1839 //==============================================================================
1842 extern __at(0x0FBA) __sfr REFCON0
;
1852 unsigned FVR1S0
: 1;
1853 unsigned FVR1S1
: 1;
1854 unsigned FVR1ST
: 1;
1855 unsigned FVR1EN
: 1;
1866 extern __at(0x0FBA) volatile __REFCON0bits_t REFCON0bits
;
1868 #define _FVR1S0 0x10
1869 #define _FVR1S1 0x20
1870 #define _FVR1ST 0x40
1871 #define _FVR1EN 0x80
1873 //==============================================================================
1876 //==============================================================================
1879 extern __at(0x0FBA) __sfr VREFCON0
;
1889 unsigned FVR1S0
: 1;
1890 unsigned FVR1S1
: 1;
1891 unsigned FVR1ST
: 1;
1892 unsigned FVR1EN
: 1;
1903 extern __at(0x0FBA) volatile __VREFCON0bits_t VREFCON0bits
;
1905 #define _VREFCON0_FVR1S0 0x10
1906 #define _VREFCON0_FVR1S1 0x20
1907 #define _VREFCON0_FVR1ST 0x40
1908 #define _VREFCON0_FVR1EN 0x80
1910 //==============================================================================
1913 //==============================================================================
1916 extern __at(0x0FBB) __sfr REFCON1
;
1924 unsigned D1PSS0
: 1;
1925 unsigned D1PSS1
: 1;
1927 unsigned DAC1OE
: 1;
1934 unsigned D1NSS0
: 1;
1952 extern __at(0x0FBB) volatile __REFCON1bits_t REFCON1bits
;
1955 #define _D1NSS0 0x01
1956 #define _D1PSS0 0x04
1957 #define _D1PSS1 0x08
1958 #define _DAC1OE 0x20
1962 //==============================================================================
1965 //==============================================================================
1968 extern __at(0x0FBB) __sfr VREFCON1
;
1976 unsigned D1PSS0
: 1;
1977 unsigned D1PSS1
: 1;
1979 unsigned DAC1OE
: 1;
1986 unsigned D1NSS0
: 1;
2004 extern __at(0x0FBB) volatile __VREFCON1bits_t VREFCON1bits
;
2006 #define _VREFCON1_D1NSS 0x01
2007 #define _VREFCON1_D1NSS0 0x01
2008 #define _VREFCON1_D1PSS0 0x04
2009 #define _VREFCON1_D1PSS1 0x08
2010 #define _VREFCON1_DAC1OE 0x20
2011 #define _VREFCON1_D1LPS 0x40
2012 #define _VREFCON1_D1EN 0x80
2014 //==============================================================================
2017 //==============================================================================
2020 extern __at(0x0FBC) __sfr REFCON2
;
2026 unsigned DAC1R0
: 1;
2027 unsigned DAC1R1
: 1;
2028 unsigned DAC1R2
: 1;
2029 unsigned DAC1R3
: 1;
2030 unsigned DAC1R4
: 1;
2043 extern __at(0x0FBC) volatile __REFCON2bits_t REFCON2bits
;
2045 #define _DAC1R0 0x01
2046 #define _DAC1R1 0x02
2047 #define _DAC1R2 0x04
2048 #define _DAC1R3 0x08
2049 #define _DAC1R4 0x10
2051 //==============================================================================
2054 //==============================================================================
2057 extern __at(0x0FBC) __sfr VREFCON2
;
2063 unsigned DAC1R0
: 1;
2064 unsigned DAC1R1
: 1;
2065 unsigned DAC1R2
: 1;
2066 unsigned DAC1R3
: 1;
2067 unsigned DAC1R4
: 1;
2080 extern __at(0x0FBC) volatile __VREFCON2bits_t VREFCON2bits
;
2082 #define _VREFCON2_DAC1R0 0x01
2083 #define _VREFCON2_DAC1R1 0x02
2084 #define _VREFCON2_DAC1R2 0x04
2085 #define _VREFCON2_DAC1R3 0x08
2086 #define _VREFCON2_DAC1R4 0x10
2088 //==============================================================================
2091 //==============================================================================
2094 extern __at(0x0FBD) __sfr CCP1CON
;
2100 unsigned CCP1M0
: 1;
2101 unsigned CCP1M1
: 1;
2102 unsigned CCP1M2
: 1;
2103 unsigned CCP1M3
: 1;
2130 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2132 #define _CCP1M0 0x01
2133 #define _CCP1M1 0x02
2134 #define _CCP1M2 0x04
2135 #define _CCP1M3 0x08
2141 //==============================================================================
2143 extern __at(0x0FBE) __sfr CCPR1
;
2144 extern __at(0x0FBE) __sfr CCPR1L
;
2145 extern __at(0x0FBF) __sfr CCPR1H
;
2147 //==============================================================================
2150 extern __at(0x0FC0) __sfr ADCON2
;
2180 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2190 //==============================================================================
2193 //==============================================================================
2196 extern __at(0x0FC1) __sfr ADCON1
;
2202 unsigned NVCFG0
: 1;
2203 unsigned NVCFG1
: 1;
2204 unsigned PVCFG0
: 1;
2205 unsigned PVCFG1
: 1;
2226 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2228 #define _NVCFG0 0x01
2229 #define _NVCFG1 0x02
2230 #define _PVCFG0 0x04
2231 #define _PVCFG1 0x08
2233 //==============================================================================
2236 //==============================================================================
2239 extern __at(0x0FC2) __sfr ADCON0
;
2246 unsigned GO_NOT_DONE
: 1;
2270 unsigned NOT_DONE
: 1;
2282 unsigned GO_DONE
: 1;
2311 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2314 #define _GO_NOT_DONE 0x02
2316 #define _NOT_DONE 0x02
2317 #define _GO_DONE 0x02
2324 //==============================================================================
2326 extern __at(0x0FC3) __sfr ADRES
;
2327 extern __at(0x0FC3) __sfr ADRESL
;
2328 extern __at(0x0FC4) __sfr ADRESH
;
2330 //==============================================================================
2333 extern __at(0x0FC5) __sfr SSPCON2
;
2343 unsigned ACKSTAT
: 1;
2347 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2355 #define _ACKSTAT 0x40
2358 //==============================================================================
2361 //==============================================================================
2364 extern __at(0x0FC6) __sfr SSPCON1
;
2387 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2398 //==============================================================================
2401 //==============================================================================
2404 extern __at(0x0FC7) __sfr SSPSTAT
;
2412 unsigned R_NOT_W
: 1;
2415 unsigned D_NOT_A
: 1;
2460 unsigned NOT_WRITE
: 1;
2463 unsigned NOT_ADDRESS
: 1;
2469 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2473 #define _R_NOT_W 0x04
2477 #define _NOT_WRITE 0x04
2480 #define _D_NOT_A 0x20
2484 #define _NOT_ADDRESS 0x20
2488 //==============================================================================
2490 extern __at(0x0FC8) __sfr SSPADD
;
2491 extern __at(0x0FC9) __sfr SSPBUF
;
2493 //==============================================================================
2496 extern __at(0x0FCA) __sfr T2CON
;
2502 unsigned T2CKPS0
: 1;
2503 unsigned T2CKPS1
: 1;
2504 unsigned TMR2ON
: 1;
2505 unsigned T2OUTPS0
: 1;
2506 unsigned T2OUTPS1
: 1;
2507 unsigned T2OUTPS2
: 1;
2508 unsigned T2OUTPS3
: 1;
2514 unsigned T2CKPS
: 2;
2521 unsigned T2OUTPS
: 4;
2526 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2528 #define _T2CKPS0 0x01
2529 #define _T2CKPS1 0x02
2530 #define _TMR2ON 0x04
2531 #define _T2OUTPS0 0x08
2532 #define _T2OUTPS1 0x10
2533 #define _T2OUTPS2 0x20
2534 #define _T2OUTPS3 0x40
2536 //==============================================================================
2538 extern __at(0x0FCB) __sfr PR2
;
2539 extern __at(0x0FCC) __sfr TMR2
;
2541 //==============================================================================
2544 extern __at(0x0FCD) __sfr T1CON
;
2550 unsigned TMR1ON
: 1;
2551 unsigned TMR1CS
: 1;
2552 unsigned NOT_T1SYNC
: 1;
2553 unsigned T1OSCEN
: 1;
2554 unsigned T1CKPS0
: 1;
2555 unsigned T1CKPS1
: 1;
2564 unsigned T1SYNC
: 1;
2575 unsigned T1CKPS
: 2;
2580 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2582 #define _TMR1ON 0x01
2583 #define _TMR1CS 0x02
2584 #define _NOT_T1SYNC 0x04
2585 #define _T1SYNC 0x04
2586 #define _T1OSCEN 0x08
2587 #define _T1CKPS0 0x10
2588 #define _T1CKPS1 0x20
2592 //==============================================================================
2594 extern __at(0x0FCE) __sfr TMR1
;
2595 extern __at(0x0FCE) __sfr TMR1L
;
2596 extern __at(0x0FCF) __sfr TMR1H
;
2598 //==============================================================================
2601 extern __at(0x0FD0) __sfr RCON
;
2607 unsigned NOT_BOR
: 1;
2608 unsigned NOT_POR
: 1;
2609 unsigned NOT_PD
: 1;
2610 unsigned NOT_TO
: 1;
2611 unsigned NOT_RI
: 1;
2613 unsigned SBOREN
: 1;
2630 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2632 #define _NOT_BOR 0x01
2634 #define _NOT_POR 0x02
2636 #define _NOT_PD 0x04
2638 #define _NOT_TO 0x08
2640 #define _NOT_RI 0x10
2642 #define _SBOREN 0x40
2645 //==============================================================================
2648 //==============================================================================
2651 extern __at(0x0FD1) __sfr WDTCON
;
2657 unsigned SWDTEN
: 1;
2680 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2682 #define _SWDTEN 0x01
2685 //==============================================================================
2688 //==============================================================================
2691 extern __at(0x0FD2) __sfr OSCCON2
;
2695 unsigned LFIOFS
: 1;
2696 unsigned HFIOFL
: 1;
2697 unsigned PRI_SD
: 1;
2705 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
2707 #define _LFIOFS 0x01
2708 #define _HFIOFL 0x02
2709 #define _PRI_SD 0x04
2711 //==============================================================================
2714 //==============================================================================
2717 extern __at(0x0FD3) __sfr OSCCON
;
2725 unsigned HFIOFS
: 1;
2759 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2763 #define _HFIOFS 0x04
2771 //==============================================================================
2774 //==============================================================================
2777 extern __at(0x0FD5) __sfr T0CON
;
2789 unsigned T08BIT
: 1;
2790 unsigned TMR0ON
: 1;
2800 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2808 #define _T08BIT 0x40
2809 #define _TMR0ON 0x80
2811 //==============================================================================
2813 extern __at(0x0FD6) __sfr TMR0
;
2814 extern __at(0x0FD6) __sfr TMR0L
;
2815 extern __at(0x0FD7) __sfr TMR0H
;
2817 //==============================================================================
2820 extern __at(0x0FD8) __sfr STATUS
;
2834 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2842 //==============================================================================
2844 extern __at(0x0FD9) __sfr FSR2L
;
2845 extern __at(0x0FDA) __sfr FSR2H
;
2846 extern __at(0x0FDB) __sfr PLUSW2
;
2847 extern __at(0x0FDC) __sfr PREINC2
;
2848 extern __at(0x0FDD) __sfr POSTDEC2
;
2849 extern __at(0x0FDE) __sfr POSTINC2
;
2850 extern __at(0x0FDF) __sfr INDF2
;
2851 extern __at(0x0FE0) __sfr BSR
;
2852 extern __at(0x0FE1) __sfr FSR1L
;
2853 extern __at(0x0FE2) __sfr FSR1H
;
2854 extern __at(0x0FE3) __sfr PLUSW1
;
2855 extern __at(0x0FE4) __sfr PREINC1
;
2856 extern __at(0x0FE5) __sfr POSTDEC1
;
2857 extern __at(0x0FE6) __sfr POSTINC1
;
2858 extern __at(0x0FE7) __sfr INDF1
;
2859 extern __at(0x0FE8) __sfr WREG
;
2860 extern __at(0x0FE9) __sfr FSR0L
;
2861 extern __at(0x0FEA) __sfr FSR0H
;
2862 extern __at(0x0FEB) __sfr PLUSW0
;
2863 extern __at(0x0FEC) __sfr PREINC0
;
2864 extern __at(0x0FED) __sfr POSTDEC0
;
2865 extern __at(0x0FEE) __sfr POSTINC0
;
2866 extern __at(0x0FEF) __sfr INDF0
;
2868 //==============================================================================
2871 extern __at(0x0FF0) __sfr INTCON3
;
2877 unsigned INT1IF
: 1;
2878 unsigned INT2IF
: 1;
2880 unsigned INT1IE
: 1;
2881 unsigned INT2IE
: 1;
2883 unsigned INT1IP
: 1;
2884 unsigned INT2IP
: 1;
2900 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2902 #define _INT1IF 0x01
2904 #define _INT2IF 0x02
2906 #define _INT1IE 0x08
2908 #define _INT2IE 0x10
2910 #define _INT1IP 0x40
2912 #define _INT2IP 0x80
2915 //==============================================================================
2918 //==============================================================================
2921 extern __at(0x0FF1) __sfr INTCON2
;
2929 unsigned TMR0IP
: 1;
2931 unsigned INTEDG2
: 1;
2932 unsigned INTEDG1
: 1;
2933 unsigned INTEDG0
: 1;
2934 unsigned NOT_RABPU
: 1;
2958 unsigned NOT_RBPU
: 1;
2962 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2966 #define _TMR0IP 0x04
2967 #define _INTEDG2 0x10
2968 #define _INTEDG1 0x20
2969 #define _INTEDG0 0x40
2970 #define _NOT_RABPU 0x80
2972 #define _NOT_RBPU 0x80
2974 //==============================================================================
2977 //==============================================================================
2980 extern __at(0x0FF2) __sfr INTCON
;
2987 unsigned INT0IF
: 1;
2988 unsigned TMR0IF
: 1;
2990 unsigned INT0IE
: 1;
2991 unsigned TMR0IE
: 1;
2992 unsigned PEIE_GIEL
: 1;
2993 unsigned GIE_GIEH
: 1;
3033 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3037 #define _INT0IF 0x02
3039 #define _TMR0IF 0x04
3043 #define _INT0IE 0x10
3045 #define _TMR0IE 0x20
3047 #define _PEIE_GIEL 0x40
3051 #define _GIE_GIEH 0x80
3055 //==============================================================================
3057 extern __at(0x0FF3) __sfr PROD
;
3058 extern __at(0x0FF3) __sfr PRODL
;
3059 extern __at(0x0FF4) __sfr PRODH
;
3060 extern __at(0x0FF5) __sfr TABLAT
;
3061 extern __at(0x0FF6) __sfr TBLPTR
;
3062 extern __at(0x0FF6) __sfr TBLPTRL
;
3063 extern __at(0x0FF7) __sfr TBLPTRH
;
3064 extern __at(0x0FF8) __sfr TBLPTRU
;
3065 extern __at(0x0FF9) __sfr PC
;
3066 extern __at(0x0FF9) __sfr PCL
;
3067 extern __at(0x0FFA) __sfr PCLATH
;
3068 extern __at(0x0FFB) __sfr PCLATU
;
3070 //==============================================================================
3073 extern __at(0x0FFC) __sfr STKPTR
;
3085 unsigned STKUNF
: 1;
3086 unsigned STKOVF
: 1;
3098 unsigned STKFUL
: 1;
3108 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3115 #define _STKUNF 0x40
3116 #define _STKOVF 0x80
3117 #define _STKFUL 0x80
3119 //==============================================================================
3121 extern __at(0x0FFD) __sfr TOS
;
3122 extern __at(0x0FFD) __sfr TOSL
;
3123 extern __at(0x0FFE) __sfr TOSH
;
3124 extern __at(0x0FFF) __sfr TOSU
;
3126 //==============================================================================
3128 // Configuration Bits
3130 //==============================================================================
3132 #define __CONFIG1H 0x300001
3133 #define __CONFIG2L 0x300002
3134 #define __CONFIG2H 0x300003
3135 #define __CONFIG3H 0x300005
3136 #define __CONFIG4L 0x300006
3137 #define __CONFIG5L 0x300008
3138 #define __CONFIG5H 0x300009
3139 #define __CONFIG6L 0x30000A
3140 #define __CONFIG6H 0x30000B
3141 #define __CONFIG7L 0x30000C
3142 #define __CONFIG7H 0x30000D
3144 //----------------------------- CONFIG1H Options -------------------------------
3146 #define _FOSC_LP_1H 0xF0 // LP oscillator.
3147 #define _FOSC_XT_1H 0xF1 // XT oscillator.
3148 #define _FOSC_HS_1H 0xF2 // HS oscillator.
3149 #define _FOSC_ERCCLKOUT_1H 0xF3 // External RC oscillator, CLKOUT function on OSC2.
3150 #define _FOSC_ECCLKOUTH_1H 0xF4 // EC, CLKOUT function on OSC2 (high).
3151 #define _FOSC_ECH_1H 0xF5 // EC (high).
3152 #define _FOSC_ERC_1H 0xF7 // External RC oscillator.
3153 #define _FOSC_IRC_1H 0xF8 // Internal RC oscillator.
3154 #define _FOSC_IRCCLKOUT_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
3155 #define _FOSC_ECCLKOUTM_1H 0xFA // EC, CLKOUT function on OSC2 (medium).
3156 #define _FOSC_ECM_1H 0xFB // EC (medium).
3157 #define _FOSC_ECCLKOUTL_1H 0xFC // EC, CLKOUT function on OSC2 (low).
3158 #define _FOSC_ECL_1H 0xFD // EC (low).
3159 #define _PLLEN_OFF_1H 0xEF // PLL is under software control.
3160 #define _PLLEN_ON_1H 0xFF // Oscillator multiplied by 4.
3161 #define _PCLKEN_OFF_1H 0xDF // Primary clock is under software control.
3162 #define _PCLKEN_ON_1H 0xFF // Primary clock enabled.
3163 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3164 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3165 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3166 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3168 //----------------------------- CONFIG2L Options -------------------------------
3170 #define _PWRTEN_ON_2L 0xFE // PWRT enabled.
3171 #define _PWRTEN_OFF_2L 0xFF // PWRT disabled.
3172 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3173 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3174 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3175 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3176 #define _BORV_30_2L 0xE7 // VBOR set to 3.0 V nominal.
3177 #define _BORV_27_2L 0xEF // VBOR set to 2.7 V nominal.
3178 #define _BORV_22_2L 0xF7 // VBOR set to 2.2 V nominal.
3179 #define _BORV_19_2L 0xFF // VBOR set to 1.9 V nominal.
3181 //----------------------------- CONFIG2H Options -------------------------------
3183 #define _WDTEN_OFF_2H 0xFE // WDT is controlled by SWDTEN bit of the WDTCON register.
3184 #define _WDTEN_ON_2H 0xFF // WDT is always enabled. SWDTEN bit has no effect.
3185 #define _WDTPS_1_2H 0xE1 // 1:1.
3186 #define _WDTPS_2_2H 0xE3 // 1:2.
3187 #define _WDTPS_4_2H 0xE5 // 1:4.
3188 #define _WDTPS_8_2H 0xE7 // 1:8.
3189 #define _WDTPS_16_2H 0xE9 // 1:16.
3190 #define _WDTPS_32_2H 0xEB // 1:32.
3191 #define _WDTPS_64_2H 0xED // 1:64.
3192 #define _WDTPS_128_2H 0xEF // 1:128.
3193 #define _WDTPS_256_2H 0xF1 // 1:256.
3194 #define _WDTPS_512_2H 0xF3 // 1:512.
3195 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3196 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3197 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3198 #define _WDTPS_8192_2H 0xFB // 1:8192.
3199 #define _WDTPS_16384_2H 0xFD // 1:16384.
3200 #define _WDTPS_32768_2H 0xFF // 1:32768.
3202 //----------------------------- CONFIG3H Options -------------------------------
3204 #define _HFOFST_OFF_3H 0xF7 // The system clock is held off until the HFINTOSC is stable.
3205 #define _HFOFST_ON_3H 0xFF // HFINTOSC starts clocking the CPU without waiting for the oscillator to stablize.
3206 #define _MCLRE_OFF_3H 0x7F // RA3 input pin enabled; MCLR disabled.
3207 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled, RA3 input pin disabled.
3209 //----------------------------- CONFIG4L Options -------------------------------
3211 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3212 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3213 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3214 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3215 #define _BBSIZ_OFF_4L 0xF7 // 512W boot block size.
3216 #define _BBSIZ_ON_4L 0xFF // 1kW boot block size.
3217 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3218 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3219 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RA0 and RA1 are dedicated to In-Circuit Debug.
3220 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RA0 and RA1 configured as general purpose I/O pins.
3222 //----------------------------- CONFIG5L Options -------------------------------
3224 #define _CP0_ON_5L 0xFE // Block 0 code-protected.
3225 #define _CP0_OFF_5L 0xFF // Block 0 not code-protected.
3226 #define _CP1_ON_5L 0xFD // Block 1 code-protected.
3227 #define _CP1_OFF_5L 0xFF // Block 1 not code-protected.
3229 //----------------------------- CONFIG5H Options -------------------------------
3231 #define _CPB_ON_5H 0xBF // Boot block code-protected.
3232 #define _CPB_OFF_5H 0xFF // Boot block not code-protected.
3233 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3234 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3236 //----------------------------- CONFIG6L Options -------------------------------
3238 #define _WRT0_ON_6L 0xFE // Block 0 write-protected.
3239 #define _WRT0_OFF_6L 0xFF // Block 0 not write-protected.
3240 #define _WRT1_ON_6L 0xFD // Block 1 write-protected.
3241 #define _WRT1_OFF_6L 0xFF // Block 1 not write-protected.
3243 //----------------------------- CONFIG6H Options -------------------------------
3245 #define _WRTC_ON_6H 0xDF // Configuration registers write-protected.
3246 #define _WRTC_OFF_6H 0xFF // Configuration registers not write-protected.
3247 #define _WRTB_ON_6H 0xBF // Boot block write-protected.
3248 #define _WRTB_OFF_6H 0xFF // Boot block not write-protected.
3249 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3250 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3252 //----------------------------- CONFIG7L Options -------------------------------
3254 #define _EBTR0_ON_7L 0xFE // Block 0 protected from table reads executed in other blocks.
3255 #define _EBTR0_OFF_7L 0xFF // Block 0 not protected from table reads executed in other blocks.
3256 #define _EBTR1_ON_7L 0xFD // Block 1 protected from table reads executed in other blocks.
3257 #define _EBTR1_OFF_7L 0xFF // Block 1 not protected from table reads executed in other blocks.
3259 //----------------------------- CONFIG7H Options -------------------------------
3261 #define _EBTRB_ON_7H 0xBF // Boot block protected from table reads executed in other blocks.
3262 #define _EBTRB_OFF_7H 0xFF // Boot block not protected from table reads executed in other blocks.
3264 //==============================================================================
3266 #define __DEVID1 0x3FFFFE
3267 #define __DEVID2 0x3FFFFF
3269 #define __IDLOC0 0x200000
3270 #define __IDLOC1 0x200001
3271 #define __IDLOC2 0x200002
3272 #define __IDLOC3 0x200003
3273 #define __IDLOC4 0x200004
3274 #define __IDLOC5 0x200005
3275 #define __IDLOC6 0x200006
3276 #define __IDLOC7 0x200007
3278 #endif // #ifndef __PIC18F13K22_H__