2 * This declarations of the PIC18F2320 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:42 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F2320_H__
26 #define __PIC18F2320_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_AN0 0x01
121 #define _PORTA_RA1 0x02
122 #define _PORTA_AN1 0x02
123 #define _PORTA_RA2 0x04
124 #define _PORTA_AN2 0x04
125 #define _PORTA_VREFM 0x04
126 #define _PORTA_CVREF 0x04
127 #define _PORTA_RA3 0x08
128 #define _PORTA_AN3 0x08
129 #define _PORTA_VREFP 0x08
130 #define _PORTA_RA4 0x10
131 #define _PORTA_T0CKI 0x10
132 #define _PORTA_C1OUT 0x10
133 #define _PORTA_RA5 0x20
134 #define _PORTA_AN4 0x20
135 #define _PORTA_SS 0x20
136 #define _PORTA_NOT_SS 0x20
137 #define _PORTA_LVDIN 0x20
138 #define _PORTA_C2OUT 0x20
139 #define _PORTA_RA6 0x40
140 #define _PORTA_CLKO 0x40
141 #define _PORTA_OSC2 0x40
142 #define _PORTA_RA7 0x80
143 #define _PORTA_CLKI 0x80
144 #define _PORTA_OSC1 0x80
146 //==============================================================================
149 //==============================================================================
152 extern __at(0x0F81) __sfr PORTB
;
217 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
219 #define _PORTB_RB0 0x01
220 #define _PORTB_INT0 0x01
221 #define _PORTB_AN12 0x01
222 #define _PORTB_RB1 0x02
223 #define _PORTB_INT1 0x02
224 #define _PORTB_AN10 0x02
225 #define _PORTB_RB2 0x04
226 #define _PORTB_INT2 0x04
227 #define _PORTB_AN8 0x04
228 #define _PORTB_RB3 0x08
229 #define _PORTB_CCP2 0x08
230 #define _PORTB_AN9 0x08
231 #define _PORTB_CCP2A 0x08
232 #define _PORTB_RB4 0x10
233 #define _PORTB_KBI0 0x10
234 #define _PORTB_AN11 0x10
235 #define _PORTB_RB5 0x20
236 #define _PORTB_KBI1 0x20
237 #define _PORTB_PGM 0x20
238 #define _PORTB_RB6 0x40
239 #define _PORTB_KBI2 0x40
240 #define _PORTB_PGC 0x40
241 #define _PORTB_RB7 0x80
242 #define _PORTB_KBI3 0x80
243 #define _PORTB_PGD 0x80
245 //==============================================================================
248 //==============================================================================
251 extern __at(0x0F82) __sfr PORTC
;
304 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
306 #define _PORTC_RC0 0x01
307 #define _PORTC_T1OSO 0x01
308 #define _PORTC_T13CKI 0x01
309 #define _PORTC_T1CKI 0x01
310 #define _PORTC_RC1 0x02
311 #define _PORTC_T1OSI 0x02
312 #define _PORTC_CCP2 0x02
313 #define _PORTC_RC2 0x04
314 #define _PORTC_CCP1 0x04
315 #define _PORTC_P1A 0x04
316 #define _PORTC_RC3 0x08
317 #define _PORTC_SCK 0x08
318 #define _PORTC_SCL 0x08
319 #define _PORTC_RC4 0x10
320 #define _PORTC_SDI 0x10
321 #define _PORTC_SDA 0x10
322 #define _PORTC_RC5 0x20
323 #define _PORTC_SDO 0x20
324 #define _PORTC_RC6 0x40
325 #define _PORTC_TX 0x40
326 #define _PORTC_CK 0x40
327 #define _PORTC_RC7 0x80
328 #define _PORTC_RX 0x80
330 //==============================================================================
333 //==============================================================================
336 extern __at(0x0F89) __sfr LATA
;
350 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
361 //==============================================================================
364 //==============================================================================
367 extern __at(0x0F8A) __sfr LATB
;
381 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
392 //==============================================================================
395 //==============================================================================
398 extern __at(0x0F8B) __sfr LATC
;
412 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
423 //==============================================================================
426 //==============================================================================
429 extern __at(0x0F92) __sfr DDRA
;
458 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
477 //==============================================================================
480 //==============================================================================
483 extern __at(0x0F92) __sfr TRISA
;
512 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
514 #define _TRISA_TRISA0 0x01
515 #define _TRISA_RA0 0x01
516 #define _TRISA_TRISA1 0x02
517 #define _TRISA_RA1 0x02
518 #define _TRISA_TRISA2 0x04
519 #define _TRISA_RA2 0x04
520 #define _TRISA_TRISA3 0x08
521 #define _TRISA_RA3 0x08
522 #define _TRISA_TRISA4 0x10
523 #define _TRISA_RA4 0x10
524 #define _TRISA_TRISA5 0x20
525 #define _TRISA_RA5 0x20
526 #define _TRISA_TRISA6 0x40
527 #define _TRISA_RA6 0x40
528 #define _TRISA_TRISA7 0x80
529 #define _TRISA_RA7 0x80
531 //==============================================================================
534 //==============================================================================
537 extern __at(0x0F93) __sfr DDRB
;
566 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
585 //==============================================================================
588 //==============================================================================
591 extern __at(0x0F93) __sfr TRISB
;
620 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
622 #define _TRISB_TRISB0 0x01
623 #define _TRISB_RB0 0x01
624 #define _TRISB_TRISB1 0x02
625 #define _TRISB_RB1 0x02
626 #define _TRISB_TRISB2 0x04
627 #define _TRISB_RB2 0x04
628 #define _TRISB_TRISB3 0x08
629 #define _TRISB_RB3 0x08
630 #define _TRISB_TRISB4 0x10
631 #define _TRISB_RB4 0x10
632 #define _TRISB_TRISB5 0x20
633 #define _TRISB_RB5 0x20
634 #define _TRISB_TRISB6 0x40
635 #define _TRISB_RB6 0x40
636 #define _TRISB_TRISB7 0x80
637 #define _TRISB_RB7 0x80
639 //==============================================================================
642 //==============================================================================
645 extern __at(0x0F94) __sfr DDRC
;
674 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
693 //==============================================================================
696 //==============================================================================
699 extern __at(0x0F94) __sfr TRISC
;
728 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
730 #define _TRISC_TRISC0 0x01
731 #define _TRISC_RC0 0x01
732 #define _TRISC_TRISC1 0x02
733 #define _TRISC_RC1 0x02
734 #define _TRISC_TRISC2 0x04
735 #define _TRISC_RC2 0x04
736 #define _TRISC_TRISC3 0x08
737 #define _TRISC_RC3 0x08
738 #define _TRISC_TRISC4 0x10
739 #define _TRISC_RC4 0x10
740 #define _TRISC_TRISC5 0x20
741 #define _TRISC_RC5 0x20
742 #define _TRISC_TRISC6 0x40
743 #define _TRISC_RC6 0x40
744 #define _TRISC_TRISC7 0x80
745 #define _TRISC_RC7 0x80
747 //==============================================================================
750 //==============================================================================
753 extern __at(0x0F9A) __sfr OSCTUN2
;
776 extern __at(0x0F9A) volatile __OSCTUN2bits_t OSCTUN2bits
;
786 //==============================================================================
789 //==============================================================================
792 extern __at(0x0F9B) __sfr OSCTUNE
;
815 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
817 #define _OSCTUNE_TUN0 0x01
818 #define _OSCTUNE_TUN1 0x02
819 #define _OSCTUNE_TUN2 0x04
820 #define _OSCTUNE_TUN3 0x08
821 #define _OSCTUNE_TUN4 0x10
822 #define _OSCTUNE_TUN5 0x20
824 //==============================================================================
827 //==============================================================================
830 extern __at(0x0F9D) __sfr PIE1
;
844 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
854 //==============================================================================
857 //==============================================================================
860 extern __at(0x0F9E) __sfr PIR1
;
874 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
884 //==============================================================================
887 //==============================================================================
890 extern __at(0x0F9F) __sfr IPR1
;
904 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
914 //==============================================================================
917 //==============================================================================
920 extern __at(0x0FA0) __sfr PIE2
;
934 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
944 //==============================================================================
947 //==============================================================================
950 extern __at(0x0FA1) __sfr PIR2
;
964 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
974 //==============================================================================
977 //==============================================================================
980 extern __at(0x0FA2) __sfr IPR2
;
994 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1002 #define _OSCFIP 0x80
1004 //==============================================================================
1007 //==============================================================================
1010 extern __at(0x0FA6) __sfr EECON1
;
1024 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1034 //==============================================================================
1036 extern __at(0x0FA7) __sfr EECON2
;
1037 extern __at(0x0FA8) __sfr EEDATA
;
1038 extern __at(0x0FA9) __sfr EEADR
;
1040 //==============================================================================
1043 extern __at(0x0FAB) __sfr RCSTA
;
1072 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1084 //==============================================================================
1087 //==============================================================================
1090 extern __at(0x0FAC) __sfr TXSTA
;
1104 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1114 //==============================================================================
1116 extern __at(0x0FAD) __sfr TXREG
;
1117 extern __at(0x0FAE) __sfr RCREG
;
1118 extern __at(0x0FAF) __sfr SPBRG
;
1120 //==============================================================================
1123 extern __at(0x0FB1) __sfr T3CON
;
1129 unsigned TMR3ON
: 1;
1130 unsigned TMR3CS
: 1;
1131 unsigned NOT_T3SYNC
: 1;
1132 unsigned T3CCP1
: 1;
1133 unsigned T3CKPS0
: 1;
1134 unsigned T3CKPS1
: 1;
1135 unsigned T3CCP2
: 1;
1143 unsigned T3SYNC
: 1;
1154 unsigned T3CKPS
: 2;
1159 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1161 #define _T3CON_TMR3ON 0x01
1162 #define _T3CON_TMR3CS 0x02
1163 #define _T3CON_NOT_T3SYNC 0x04
1164 #define _T3CON_T3SYNC 0x04
1165 #define _T3CON_T3CCP1 0x08
1166 #define _T3CON_T3CKPS0 0x10
1167 #define _T3CON_T3CKPS1 0x20
1168 #define _T3CON_T3CCP2 0x40
1169 #define _T3CON_RD16 0x80
1171 //==============================================================================
1173 extern __at(0x0FB2) __sfr TMR3
;
1174 extern __at(0x0FB2) __sfr TMR3L
;
1175 extern __at(0x0FB3) __sfr TMR3H
;
1177 //==============================================================================
1180 extern __at(0x0FB4) __sfr CMCON
;
1203 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1214 //==============================================================================
1217 //==============================================================================
1220 extern __at(0x0FB5) __sfr CVRCON
;
1243 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1253 //==============================================================================
1256 //==============================================================================
1259 extern __at(0x0FBA) __sfr CCP2CON
;
1265 unsigned CCP2M0
: 1;
1266 unsigned CCP2M1
: 1;
1267 unsigned CCP2M2
: 1;
1268 unsigned CCP2M3
: 1;
1313 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1315 #define _CCP2M0 0x01
1316 #define _CCP2M1 0x02
1317 #define _CCP2M2 0x04
1318 #define _CCP2M3 0x08
1326 //==============================================================================
1328 extern __at(0x0FBB) __sfr CCPR2
;
1329 extern __at(0x0FBB) __sfr CCPR2L
;
1330 extern __at(0x0FBC) __sfr CCPR2H
;
1332 //==============================================================================
1335 extern __at(0x0FBD) __sfr CCP1CON
;
1341 unsigned CCP1M0
: 1;
1342 unsigned CCP1M1
: 1;
1343 unsigned CCP1M2
: 1;
1344 unsigned CCP1M3
: 1;
1389 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1391 #define _CCP1M0 0x01
1392 #define _CCP1M1 0x02
1393 #define _CCP1M2 0x04
1394 #define _CCP1M3 0x08
1402 //==============================================================================
1404 extern __at(0x0FBE) __sfr CCPR1
;
1405 extern __at(0x0FBE) __sfr CCPR1L
;
1406 extern __at(0x0FBF) __sfr CCPR1H
;
1408 //==============================================================================
1411 extern __at(0x0FC0) __sfr ADCON2
;
1441 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1451 //==============================================================================
1454 //==============================================================================
1457 extern __at(0x0FC1) __sfr ADCON1
;
1487 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1496 //==============================================================================
1499 //==============================================================================
1502 extern __at(0x0FC2) __sfr ADCON0
;
1509 unsigned GO_NOT_DONE
: 1;
1545 unsigned NOT_DONE
: 1;
1557 unsigned GO_DONE
: 1;
1574 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1577 #define _GO_NOT_DONE 0x02
1580 #define _NOT_DONE 0x02
1581 #define _GO_DONE 0x02
1587 //==============================================================================
1589 extern __at(0x0FC3) __sfr ADRES
;
1590 extern __at(0x0FC3) __sfr ADRESL
;
1591 extern __at(0x0FC4) __sfr ADRESH
;
1593 //==============================================================================
1596 extern __at(0x0FC5) __sfr SSPCON2
;
1606 unsigned ACKSTAT
: 1;
1610 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1618 #define _ACKSTAT 0x40
1621 //==============================================================================
1624 //==============================================================================
1627 extern __at(0x0FC6) __sfr SSPCON1
;
1650 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1661 //==============================================================================
1664 //==============================================================================
1667 extern __at(0x0FC7) __sfr SSPSTAT
;
1675 unsigned R_NOT_W
: 1;
1678 unsigned D_NOT_A
: 1;
1687 unsigned I2C_READ
: 1;
1688 unsigned I2C_START
: 1;
1689 unsigned I2C_STOP
: 1;
1690 unsigned I2C_DATA
: 1;
1711 unsigned READ_WRITE
: 1;
1714 unsigned DATA_ADDRESS
: 1;
1723 unsigned NOT_WRITE
: 1;
1726 unsigned NOT_ADDRESS
: 1;
1762 unsigned I2C_DAT
: 1;
1768 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
1772 #define _R_NOT_W 0x04
1773 #define _I2C_READ 0x04
1775 #define _READ_WRITE 0x04
1776 #define _NOT_WRITE 0x04
1780 #define _I2C_START 0x08
1782 #define _I2C_STOP 0x10
1783 #define _D_NOT_A 0x20
1784 #define _I2C_DATA 0x20
1786 #define _DATA_ADDRESS 0x20
1787 #define _NOT_ADDRESS 0x20
1790 #define _I2C_DAT 0x20
1794 //==============================================================================
1796 extern __at(0x0FC8) __sfr SSPADD
;
1797 extern __at(0x0FC9) __sfr SSPBUF
;
1799 //==============================================================================
1802 extern __at(0x0FCA) __sfr T2CON
;
1808 unsigned T2CKPS0
: 1;
1809 unsigned T2CKPS1
: 1;
1810 unsigned TMR2ON
: 1;
1811 unsigned TOUTPS0
: 1;
1812 unsigned TOUTPS1
: 1;
1813 unsigned TOUTPS2
: 1;
1814 unsigned TOUTPS3
: 1;
1820 unsigned T2CKPS
: 2;
1827 unsigned TOUTPS
: 4;
1832 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
1834 #define _T2CKPS0 0x01
1835 #define _T2CKPS1 0x02
1836 #define _TMR2ON 0x04
1837 #define _TOUTPS0 0x08
1838 #define _TOUTPS1 0x10
1839 #define _TOUTPS2 0x20
1840 #define _TOUTPS3 0x40
1842 //==============================================================================
1844 extern __at(0x0FCB) __sfr PR2
;
1845 extern __at(0x0FCC) __sfr TMR2
;
1847 //==============================================================================
1850 extern __at(0x0FCD) __sfr T1CON
;
1856 unsigned TMR1ON
: 1;
1857 unsigned TMR1CS
: 1;
1858 unsigned NOT_T1SYNC
: 1;
1859 unsigned T1OSCEN
: 1;
1860 unsigned T1CKPS0
: 1;
1861 unsigned T1CKPS1
: 1;
1870 unsigned T1SYNC
: 1;
1881 unsigned T1CKPS
: 2;
1886 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
1888 #define _TMR1ON 0x01
1889 #define _TMR1CS 0x02
1890 #define _NOT_T1SYNC 0x04
1891 #define _T1SYNC 0x04
1892 #define _T1OSCEN 0x08
1893 #define _T1CKPS0 0x10
1894 #define _T1CKPS1 0x20
1898 //==============================================================================
1900 extern __at(0x0FCE) __sfr TMR1
;
1901 extern __at(0x0FCE) __sfr TMR1L
;
1902 extern __at(0x0FCF) __sfr TMR1H
;
1904 //==============================================================================
1907 extern __at(0x0FD0) __sfr RCON
;
1913 unsigned NOT_BOR
: 1;
1914 unsigned NOT_POR
: 1;
1915 unsigned NOT_PD
: 1;
1916 unsigned NOT_TO
: 1;
1917 unsigned NOT_RI
: 1;
1936 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
1938 #define _NOT_BOR 0x01
1940 #define _NOT_POR 0x02
1942 #define _NOT_PD 0x04
1944 #define _NOT_TO 0x08
1946 #define _NOT_RI 0x10
1950 //==============================================================================
1953 //==============================================================================
1956 extern __at(0x0FD1) __sfr WDTCON
;
1962 unsigned SWDTEN
: 1;
1985 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
1987 #define _SWDTEN 0x01
1990 //==============================================================================
1993 //==============================================================================
1996 extern __at(0x0FD2) __sfr LVDCON
;
2031 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2041 //==============================================================================
2044 //==============================================================================
2047 extern __at(0x0FD3) __sfr OSCCON
;
2083 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2096 //==============================================================================
2099 //==============================================================================
2102 extern __at(0x0FD5) __sfr T0CON
;
2114 unsigned T08BIT
: 1;
2115 unsigned TMR0ON
: 1;
2126 unsigned T016BIT
: 1;
2137 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2146 #define _T08BIT 0x40
2147 #define _T016BIT 0x40
2148 #define _TMR0ON 0x80
2150 //==============================================================================
2152 extern __at(0x0FD6) __sfr TMR0
;
2153 extern __at(0x0FD6) __sfr TMR0L
;
2154 extern __at(0x0FD7) __sfr TMR0H
;
2156 //==============================================================================
2159 extern __at(0x0FD8) __sfr STATUS
;
2173 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2181 //==============================================================================
2183 extern __at(0x0FD9) __sfr FSR2L
;
2184 extern __at(0x0FDA) __sfr FSR2H
;
2185 extern __at(0x0FDB) __sfr PLUSW2
;
2186 extern __at(0x0FDC) __sfr PREINC2
;
2187 extern __at(0x0FDD) __sfr POSTDEC2
;
2188 extern __at(0x0FDE) __sfr POSTINC2
;
2189 extern __at(0x0FDF) __sfr INDF2
;
2190 extern __at(0x0FE0) __sfr BSR
;
2191 extern __at(0x0FE1) __sfr FSR1L
;
2192 extern __at(0x0FE2) __sfr FSR1H
;
2193 extern __at(0x0FE3) __sfr PLUSW1
;
2194 extern __at(0x0FE4) __sfr PREINC1
;
2195 extern __at(0x0FE5) __sfr POSTDEC1
;
2196 extern __at(0x0FE6) __sfr POSTINC1
;
2197 extern __at(0x0FE7) __sfr INDF1
;
2198 extern __at(0x0FE8) __sfr WREG
;
2199 extern __at(0x0FE9) __sfr FSR0L
;
2200 extern __at(0x0FEA) __sfr FSR0H
;
2201 extern __at(0x0FEB) __sfr PLUSW0
;
2202 extern __at(0x0FEC) __sfr PREINC0
;
2203 extern __at(0x0FED) __sfr POSTDEC0
;
2204 extern __at(0x0FEE) __sfr POSTINC0
;
2205 extern __at(0x0FEF) __sfr INDF0
;
2207 //==============================================================================
2210 extern __at(0x0FF0) __sfr INTCON3
;
2216 unsigned INT1IF
: 1;
2217 unsigned INT2IF
: 1;
2219 unsigned INT1IE
: 1;
2220 unsigned INT2IE
: 1;
2222 unsigned INT1IP
: 1;
2223 unsigned INT2IP
: 1;
2239 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2241 #define _INT1IF 0x01
2243 #define _INT2IF 0x02
2245 #define _INT1IE 0x08
2247 #define _INT2IE 0x10
2249 #define _INT1IP 0x40
2251 #define _INT2IP 0x80
2254 //==============================================================================
2257 //==============================================================================
2260 extern __at(0x0FF1) __sfr INTCON2
;
2268 unsigned TMR0IP
: 1;
2270 unsigned INTEDG2
: 1;
2271 unsigned INTEDG1
: 1;
2272 unsigned INTEDG0
: 1;
2273 unsigned NOT_RBPU
: 1;
2289 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2292 #define _TMR0IP 0x04
2294 #define _INTEDG2 0x10
2295 #define _INTEDG1 0x20
2296 #define _INTEDG0 0x40
2297 #define _NOT_RBPU 0x80
2300 //==============================================================================
2303 //==============================================================================
2306 extern __at(0x0FF2) __sfr INTCON
;
2313 unsigned INT0IF
: 1;
2314 unsigned TMR0IF
: 1;
2316 unsigned INT0IE
: 1;
2317 unsigned TMR0IE
: 1;
2318 unsigned PEIE_GIEL
: 1;
2319 unsigned GIE_GIEH
: 1;
2347 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2350 #define _INT0IF 0x02
2353 #define _TMR0IF 0x04
2356 #define _INT0IE 0x10
2359 #define _TMR0IE 0x20
2361 #define _PEIE_GIEL 0x40
2364 #define _GIE_GIEH 0x80
2368 //==============================================================================
2370 extern __at(0x0FF3) __sfr PROD
;
2371 extern __at(0x0FF3) __sfr PRODL
;
2372 extern __at(0x0FF4) __sfr PRODH
;
2373 extern __at(0x0FF5) __sfr TABLAT
;
2374 extern __at(0x0FF6) __sfr TBLPTR
;
2375 extern __at(0x0FF6) __sfr TBLPTRL
;
2376 extern __at(0x0FF7) __sfr TBLPTRH
;
2377 extern __at(0x0FF8) __sfr TBLPTRU
;
2378 extern __at(0x0FF9) __sfr PC
;
2379 extern __at(0x0FF9) __sfr PCL
;
2380 extern __at(0x0FFA) __sfr PCLATH
;
2381 extern __at(0x0FFB) __sfr PCLATU
;
2383 //==============================================================================
2386 extern __at(0x0FFC) __sfr STKPTR
;
2392 unsigned STKPTR0
: 1;
2393 unsigned STKPTR1
: 1;
2394 unsigned STKPTR2
: 1;
2395 unsigned STKPTR3
: 1;
2396 unsigned STKPTR4
: 1;
2398 unsigned STKUNF
: 1;
2399 unsigned STKFUL
: 1;
2411 unsigned STKOVF
: 1;
2422 unsigned STKPTR
: 5;
2427 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2429 #define _STKPTR0 0x01
2431 #define _STKPTR1 0x02
2433 #define _STKPTR2 0x04
2435 #define _STKPTR3 0x08
2437 #define _STKPTR4 0x10
2439 #define _STKUNF 0x40
2440 #define _STKFUL 0x80
2441 #define _STKOVF 0x80
2443 //==============================================================================
2445 extern __at(0x0FFD) __sfr TOS
;
2446 extern __at(0x0FFD) __sfr TOSL
;
2447 extern __at(0x0FFE) __sfr TOSH
;
2448 extern __at(0x0FFF) __sfr TOSU
;
2450 //==============================================================================
2452 // Configuration Bits
2454 //==============================================================================
2456 #define __CONFIG1H 0x300001
2457 #define __CONFIG2L 0x300002
2458 #define __CONFIG2H 0x300003
2459 #define __CONFIG3H 0x300005
2460 #define __CONFIG4L 0x300006
2461 #define __CONFIG5L 0x300008
2462 #define __CONFIG5H 0x300009
2463 #define __CONFIG6L 0x30000A
2464 #define __CONFIG6H 0x30000B
2465 #define __CONFIG7L 0x30000C
2466 #define __CONFIG7H 0x30000D
2468 //----------------------------- CONFIG1H Options -------------------------------
2470 #define _LP_OSC 0xF0 // LP Oscillator.
2471 #define _LP_OSC_1H 0xF0 // LP Oscillator.
2472 #define _XT_OSC 0xF1 // XT Oscillator.
2473 #define _XT_OSC_1H 0xF1 // XT Oscillator.
2474 #define _HS_OSC 0xF2 // HS Oscillator.
2475 #define _HS_OSC_1H 0xF2 // HS Oscillator.
2476 #define _EC_OSC 0xF4 // EC oscillator, CLKO function on RA6.
2477 #define _EC_OSC_1H 0xF4 // EC oscillator, CLKO function on RA6.
2478 #define _ECIOP_OSC 0xF5 // EC oscillator, port function on RA6.
2479 #define _ECIOP_OSC_1H 0xF5 // EC oscillator, port function on RA6.
2480 #define _ECIO_OSC_1H 0xF5 // EC oscillator, port function on RA6.
2481 #define _HSPLL_OSC 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
2482 #define _HSPLL_OSC_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
2483 #define _RCIO_OSC 0xF7 // External RC oscillator, port function on RA6.
2484 #define _RCIO_OSC_1H 0xF7 // External RC oscillator, port function on RA6.
2485 #define _INTIO2_OSC 0xF8 // Internal RC oscillator, port function on RA6 and port function on RA7.
2486 #define _INTIO2_OSC_1H 0xF8 // Internal RC oscillator, port function on RA6 and port function on RA7.
2487 #define _INTIO1_OSC 0xF9 // Internal RC oscillator, CLKO function on RA6 and port function on RA7.
2488 #define _INTIO1_OSC_1H 0xF9 // Internal RC oscillator, CLKO function on RA6 and port function on RA7.
2489 #define _RC_OSC 0xFC // External RC oscillator, CLKO function on RA6.
2490 #define _RC_OSC_1H 0xFC // External RC oscillator, CLKO function on RA6.
2491 #define _FSCM_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2492 #define _FSCM_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2493 #define _IESO_OFF_1H 0x7F // Internal/External Switchover mode disabled.
2494 #define _IESO_ON_1H 0xFF // Internal/External Switchover mode enabled.
2496 //----------------------------- CONFIG2L Options -------------------------------
2498 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2499 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2500 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
2501 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
2502 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
2503 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
2504 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
2505 #define _BORV_20_2L 0xFF // VBOR set to 2.0V.
2507 //----------------------------- CONFIG2H Options -------------------------------
2509 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2510 #define _WDT_ON_2H 0xFF // WDT enabled.
2511 #define _WDTPS_1_2H 0xE1 // 1:1.
2512 #define _WDTPS_2_2H 0xE3 // 1:2.
2513 #define _WDTPS_4_2H 0xE5 // 1:4.
2514 #define _WDTPS_8_2H 0xE7 // 1:8.
2515 #define _WDTPS_16_2H 0xE9 // 1:16.
2516 #define _WDTPS_32_2H 0xEB // 1:32.
2517 #define _WDTPS_64_2H 0xED // 1:64.
2518 #define _WDTPS_128_2H 0xEF // 1:128.
2519 #define _WDTPS_256_2H 0xF1 // 1:256.
2520 #define _WDTPS_512_2H 0xF3 // 1:512.
2521 #define _1K 0xF5 // 1:1024.
2522 #define _WDTPS_1K_2H 0xF5 // 1:1024.
2523 #define _2K 0xF7 // 1:2048.
2524 #define _WDTPS_2K_2H 0xF7 // 1:2048.
2525 #define _4K 0xF9 // 1:4096.
2526 #define _WDTPS_4K_2H 0xF9 // 1:4096.
2527 #define _8K 0xFB // 1:8192.
2528 #define _WDTPS_8K_2H 0xFB // 1:8192.
2529 #define _16K 0xFD // 1:16384.
2530 #define _WDTPS_16K_2H 0xFD // 1:16384.
2531 #define _32K 0xFF // 1:32768.
2532 #define _WDTPS_32K_2H 0xFF // 1:32768.
2534 //----------------------------- CONFIG3H Options -------------------------------
2536 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RB3.
2537 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2538 #define _CCP2MX_B3 0xFE // CCP2 input/output is multiplexed with RB3.
2539 #define _CCP2MX_B3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2540 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
2541 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2542 #define _CCP2MX_C1 0xFF // CCP2 input/output is multiplexed with RC1.
2543 #define _CCP2MX_C1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2544 #define _PBAD_DIG_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
2545 #define _PBAD_ANA_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
2546 #define _MCLRE_OFF_3H 0x7F // MCLR disabled; RE3 input is enabled in 40-pin devices only (PIC18F4X20).
2547 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
2549 //----------------------------- CONFIG4L Options -------------------------------
2551 #define _STVR_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
2552 #define _STVR_ON_4L 0xFF // Stack full/underflow will cause Reset.
2553 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
2554 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
2555 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
2556 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
2558 //----------------------------- CONFIG5L Options -------------------------------
2560 #define _CP0_ON_5L 0xFE // Block 0 (000200-0007FFh) code-protected.
2561 #define _CP0_OFF_5L 0xFF // Block 0 (000200-0007FFh) not code-protected.
2562 #define _CP1_ON_5L 0xFD // Block 1 (000800-000FFFh) code-protected.
2563 #define _CP1_OFF_5L 0xFF // Block 1 (000800-000FFFh) not code-protected.
2564 #define _CP2_ON_5L 0xFB // Block 2 (001000-0017FFh) code-protected.
2565 #define _CP2_OFF_5L 0xFF // Block 2 (001000-0017FFh) not code-protected.
2566 #define _CP3_ON_5L 0xF7 // Block 3 (001800-001FFFh) code-protected.
2567 #define _CP3_OFF_5L 0xFF // Block 3 (001800-001FFFh) not code-protected.
2569 //----------------------------- CONFIG5H Options -------------------------------
2571 #define _CPB_ON_5H 0xBF // Boot block (000000-0001FFh) is code-protected.
2572 #define _CPB_OFF_5H 0xFF // Boot block (000000-0001FFh) is not code-protected.
2573 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
2574 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
2576 //----------------------------- CONFIG6L Options -------------------------------
2578 #define _WRT0_ON_6L 0xFE // Block 0 (000200-0007FFh) write-protected.
2579 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-0007FFh) not write-protected.
2580 #define _WRT1_ON_6L 0xFD // Block 1 (000800-000FFFh) write-protected.
2581 #define _WRT1_OFF_6L 0xFF // Block 1 (000800-000FFFh) not write-protected.
2582 #define _WRT2_ON_6L 0xFB // Block 2 (001000-0017FFh) write-protected.
2583 #define _WRT2_OFF_6L 0xFF // Block 2 (001000-0017FFh) not write-protected.
2584 #define _WRT3_ON_6L 0xF7 // Block 3 (001800-001FFFh) write-protected.
2585 #define _WRT3_OFF_6L 0xFF // Block 3 (001800-001FFFh) not write-protected.
2587 //----------------------------- CONFIG6H Options -------------------------------
2589 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
2590 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
2591 #define _WRTB_ON_6H 0xBF // Boot block (000000-0001FFh) is write-protected.
2592 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0001FFh) is not write-protected.
2593 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
2594 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
2596 //----------------------------- CONFIG7L Options -------------------------------
2598 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-0007FFh) protected from table reads executed in other blocks.
2599 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-0007FFh) not protected from table reads executed in other blocks.
2600 #define _EBTR1_ON_7L 0xFD // Block 1 (000800-000FFFh) protected from table reads executed in other blocks.
2601 #define _EBTR1_OFF_7L 0xFF // Block 1 (000800-000FFFh) not protected from table reads executed in other blocks.
2602 #define _EBTR2_ON_7L 0xFB // Block 2 (001000-0017FFh) protected from table reads executed in other blocks.
2603 #define _EBTR2_OFF_7L 0xFF // Block 2 (001000-0017FFh) not protected from table reads executed in other blocks.
2604 #define _EBTR3_ON_7L 0xF7 // Block 3 (001800-001FFFh) protected from table reads executed in other blocks.
2605 #define _EBTR3_OFF_7L 0xFF // Block 3 (001800-001FFFh) not protected from table reads executed in other blocks.
2607 //----------------------------- CONFIG7H Options -------------------------------
2609 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0001FFh) is protected from table reads executed in other blocks.
2610 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0001FFh) is not protected from table reads executed in other blocks.
2612 //==============================================================================
2614 #define __DEVID1 0x3FFFFE
2615 #define __DEVID2 0x3FFFFF
2617 #define __IDLOC0 0x200000
2618 #define __IDLOC1 0x200001
2619 #define __IDLOC2 0x200002
2620 #define __IDLOC3 0x200003
2621 #define __IDLOC4 0x200004
2622 #define __IDLOC5 0x200005
2623 #define __IDLOC6 0x200006
2624 #define __IDLOC7 0x200007
2626 #endif // #ifndef __PIC18F2320_H__