2 * This declarations of the PIC18F2455 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:43 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F2455_H__
26 #define __PIC18F2455_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F66) __sfr UFRM
;
38 //==============================================================================
41 extern __at(0x0F66) __sfr UFRML
;
55 extern __at(0x0F66) volatile __UFRMLbits_t UFRMLbits
;
66 //==============================================================================
69 //==============================================================================
72 extern __at(0x0F67) __sfr UFRMH
;
86 extern __at(0x0F67) volatile __UFRMHbits_t UFRMHbits
;
92 //==============================================================================
95 //==============================================================================
98 extern __at(0x0F68) __sfr UIR
;
107 unsigned STALLIF
: 1;
112 extern __at(0x0F68) volatile __UIRbits_t UIRbits
;
119 #define _STALLIF 0x20
122 //==============================================================================
125 //==============================================================================
128 extern __at(0x0F69) __sfr UIE
;
137 unsigned STALLIE
: 1;
142 extern __at(0x0F69) volatile __UIEbits_t UIEbits
;
149 #define _STALLIE 0x20
152 //==============================================================================
155 //==============================================================================
158 extern __at(0x0F6A) __sfr UEIR
;
164 unsigned CRC16EF
: 1;
172 extern __at(0x0F6A) volatile __UEIRbits_t UEIRbits
;
176 #define _CRC16EF 0x04
181 //==============================================================================
184 //==============================================================================
187 extern __at(0x0F6B) __sfr UEIE
;
193 unsigned CRC16EE
: 1;
201 extern __at(0x0F6B) volatile __UEIEbits_t UEIEbits
;
205 #define _CRC16EE 0x04
210 //==============================================================================
213 //==============================================================================
216 extern __at(0x0F6C) __sfr USTAT
;
240 extern __at(0x0F6C) volatile __USTATbits_t USTATbits
;
249 //==============================================================================
252 //==============================================================================
255 extern __at(0x0F6D) __sfr UCON
;
269 extern __at(0x0F6D) volatile __UCONbits_t UCONbits
;
278 //==============================================================================
281 //==============================================================================
284 extern __at(0x0F6E) __sfr UADDR
;
307 extern __at(0x0F6E) volatile __UADDRbits_t UADDRbits
;
317 //==============================================================================
320 //==============================================================================
323 extern __at(0x0F6F) __sfr UCFG
;
346 extern __at(0x0F6F) volatile __UCFGbits_t UCFGbits
;
356 //==============================================================================
359 //==============================================================================
362 extern __at(0x0F70) __sfr UEP0
;
366 unsigned EPSTALL
: 1;
368 unsigned EPOUTEN
: 1;
369 unsigned EPCONDIS
: 1;
376 extern __at(0x0F70) volatile __UEP0bits_t UEP0bits
;
378 #define _EPSTALL 0x01
380 #define _EPOUTEN 0x04
381 #define _EPCONDIS 0x08
384 //==============================================================================
387 //==============================================================================
390 extern __at(0x0F71) __sfr UEP1
;
394 unsigned EPSTALL
: 1;
396 unsigned EPOUTEN
: 1;
397 unsigned EPCONDIS
: 1;
404 extern __at(0x0F71) volatile __UEP1bits_t UEP1bits
;
406 #define _UEP1_EPSTALL 0x01
407 #define _UEP1_EPINEN 0x02
408 #define _UEP1_EPOUTEN 0x04
409 #define _UEP1_EPCONDIS 0x08
410 #define _UEP1_EPHSHK 0x10
412 //==============================================================================
415 //==============================================================================
418 extern __at(0x0F72) __sfr UEP2
;
422 unsigned EPSTALL
: 1;
424 unsigned EPOUTEN
: 1;
425 unsigned EPCONDIS
: 1;
432 extern __at(0x0F72) volatile __UEP2bits_t UEP2bits
;
434 #define _UEP2_EPSTALL 0x01
435 #define _UEP2_EPINEN 0x02
436 #define _UEP2_EPOUTEN 0x04
437 #define _UEP2_EPCONDIS 0x08
438 #define _UEP2_EPHSHK 0x10
440 //==============================================================================
443 //==============================================================================
446 extern __at(0x0F73) __sfr UEP3
;
450 unsigned EPSTALL
: 1;
452 unsigned EPOUTEN
: 1;
453 unsigned EPCONDIS
: 1;
460 extern __at(0x0F73) volatile __UEP3bits_t UEP3bits
;
462 #define _UEP3_EPSTALL 0x01
463 #define _UEP3_EPINEN 0x02
464 #define _UEP3_EPOUTEN 0x04
465 #define _UEP3_EPCONDIS 0x08
466 #define _UEP3_EPHSHK 0x10
468 //==============================================================================
471 //==============================================================================
474 extern __at(0x0F74) __sfr UEP4
;
478 unsigned EPSTALL
: 1;
480 unsigned EPOUTEN
: 1;
481 unsigned EPCONDIS
: 1;
488 extern __at(0x0F74) volatile __UEP4bits_t UEP4bits
;
490 #define _UEP4_EPSTALL 0x01
491 #define _UEP4_EPINEN 0x02
492 #define _UEP4_EPOUTEN 0x04
493 #define _UEP4_EPCONDIS 0x08
494 #define _UEP4_EPHSHK 0x10
496 //==============================================================================
499 //==============================================================================
502 extern __at(0x0F75) __sfr UEP5
;
506 unsigned EPSTALL
: 1;
508 unsigned EPOUTEN
: 1;
509 unsigned EPCONDIS
: 1;
516 extern __at(0x0F75) volatile __UEP5bits_t UEP5bits
;
518 #define _UEP5_EPSTALL 0x01
519 #define _UEP5_EPINEN 0x02
520 #define _UEP5_EPOUTEN 0x04
521 #define _UEP5_EPCONDIS 0x08
522 #define _UEP5_EPHSHK 0x10
524 //==============================================================================
527 //==============================================================================
530 extern __at(0x0F76) __sfr UEP6
;
534 unsigned EPSTALL
: 1;
536 unsigned EPOUTEN
: 1;
537 unsigned EPCONDIS
: 1;
544 extern __at(0x0F76) volatile __UEP6bits_t UEP6bits
;
546 #define _UEP6_EPSTALL 0x01
547 #define _UEP6_EPINEN 0x02
548 #define _UEP6_EPOUTEN 0x04
549 #define _UEP6_EPCONDIS 0x08
550 #define _UEP6_EPHSHK 0x10
552 //==============================================================================
555 //==============================================================================
558 extern __at(0x0F77) __sfr UEP7
;
562 unsigned EPSTALL
: 1;
564 unsigned EPOUTEN
: 1;
565 unsigned EPCONDIS
: 1;
572 extern __at(0x0F77) volatile __UEP7bits_t UEP7bits
;
574 #define _UEP7_EPSTALL 0x01
575 #define _UEP7_EPINEN 0x02
576 #define _UEP7_EPOUTEN 0x04
577 #define _UEP7_EPCONDIS 0x08
578 #define _UEP7_EPHSHK 0x10
580 //==============================================================================
583 //==============================================================================
586 extern __at(0x0F78) __sfr UEP8
;
590 unsigned EPSTALL
: 1;
592 unsigned EPOUTEN
: 1;
593 unsigned EPCONDIS
: 1;
600 extern __at(0x0F78) volatile __UEP8bits_t UEP8bits
;
602 #define _UEP8_EPSTALL 0x01
603 #define _UEP8_EPINEN 0x02
604 #define _UEP8_EPOUTEN 0x04
605 #define _UEP8_EPCONDIS 0x08
606 #define _UEP8_EPHSHK 0x10
608 //==============================================================================
611 //==============================================================================
614 extern __at(0x0F79) __sfr UEP9
;
618 unsigned EPSTALL
: 1;
620 unsigned EPOUTEN
: 1;
621 unsigned EPCONDIS
: 1;
628 extern __at(0x0F79) volatile __UEP9bits_t UEP9bits
;
630 #define _UEP9_EPSTALL 0x01
631 #define _UEP9_EPINEN 0x02
632 #define _UEP9_EPOUTEN 0x04
633 #define _UEP9_EPCONDIS 0x08
634 #define _UEP9_EPHSHK 0x10
636 //==============================================================================
639 //==============================================================================
642 extern __at(0x0F7A) __sfr UEP10
;
646 unsigned EPSTALL
: 1;
648 unsigned EPOUTEN
: 1;
649 unsigned EPCONDIS
: 1;
656 extern __at(0x0F7A) volatile __UEP10bits_t UEP10bits
;
658 #define _UEP10_EPSTALL 0x01
659 #define _UEP10_EPINEN 0x02
660 #define _UEP10_EPOUTEN 0x04
661 #define _UEP10_EPCONDIS 0x08
662 #define _UEP10_EPHSHK 0x10
664 //==============================================================================
667 //==============================================================================
670 extern __at(0x0F7B) __sfr UEP11
;
674 unsigned EPSTALL
: 1;
676 unsigned EPOUTEN
: 1;
677 unsigned EPCONDIS
: 1;
684 extern __at(0x0F7B) volatile __UEP11bits_t UEP11bits
;
686 #define _UEP11_EPSTALL 0x01
687 #define _UEP11_EPINEN 0x02
688 #define _UEP11_EPOUTEN 0x04
689 #define _UEP11_EPCONDIS 0x08
690 #define _UEP11_EPHSHK 0x10
692 //==============================================================================
695 //==============================================================================
698 extern __at(0x0F7C) __sfr UEP12
;
702 unsigned EPSTALL
: 1;
704 unsigned EPOUTEN
: 1;
705 unsigned EPCONDIS
: 1;
712 extern __at(0x0F7C) volatile __UEP12bits_t UEP12bits
;
714 #define _UEP12_EPSTALL 0x01
715 #define _UEP12_EPINEN 0x02
716 #define _UEP12_EPOUTEN 0x04
717 #define _UEP12_EPCONDIS 0x08
718 #define _UEP12_EPHSHK 0x10
720 //==============================================================================
723 //==============================================================================
726 extern __at(0x0F7D) __sfr UEP13
;
730 unsigned EPSTALL
: 1;
732 unsigned EPOUTEN
: 1;
733 unsigned EPCONDIS
: 1;
740 extern __at(0x0F7D) volatile __UEP13bits_t UEP13bits
;
742 #define _UEP13_EPSTALL 0x01
743 #define _UEP13_EPINEN 0x02
744 #define _UEP13_EPOUTEN 0x04
745 #define _UEP13_EPCONDIS 0x08
746 #define _UEP13_EPHSHK 0x10
748 //==============================================================================
751 //==============================================================================
754 extern __at(0x0F7E) __sfr UEP14
;
758 unsigned EPSTALL
: 1;
760 unsigned EPOUTEN
: 1;
761 unsigned EPCONDIS
: 1;
768 extern __at(0x0F7E) volatile __UEP14bits_t UEP14bits
;
770 #define _UEP14_EPSTALL 0x01
771 #define _UEP14_EPINEN 0x02
772 #define _UEP14_EPOUTEN 0x04
773 #define _UEP14_EPCONDIS 0x08
774 #define _UEP14_EPHSHK 0x10
776 //==============================================================================
779 //==============================================================================
782 extern __at(0x0F7F) __sfr UEP15
;
786 unsigned EPSTALL
: 1;
788 unsigned EPOUTEN
: 1;
789 unsigned EPCONDIS
: 1;
796 extern __at(0x0F7F) volatile __UEP15bits_t UEP15bits
;
798 #define _UEP15_EPSTALL 0x01
799 #define _UEP15_EPINEN 0x02
800 #define _UEP15_EPOUTEN 0x04
801 #define _UEP15_EPCONDIS 0x08
802 #define _UEP15_EPHSHK 0x10
804 //==============================================================================
807 //==============================================================================
810 extern __at(0x0F80) __sfr PORTA
;
869 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
871 #define _PORTA_RA0 0x01
872 #define _PORTA_AN0 0x01
873 #define _PORTA_RA1 0x02
874 #define _PORTA_AN1 0x02
875 #define _PORTA_RA2 0x04
876 #define _PORTA_AN2 0x04
877 #define _PORTA_VREFM 0x04
878 #define _PORTA_RA3 0x08
879 #define _PORTA_AN3 0x08
880 #define _PORTA_VREFP 0x08
881 #define _PORTA_RA4 0x10
882 #define _PORTA_T0CKI 0x10
883 #define _PORTA_RA5 0x20
884 #define _PORTA_AN4 0x20
885 #define _PORTA_LVDIN 0x20
886 #define _PORTA_HLVDIN 0x20
887 #define _PORTA_RA6 0x40
888 #define _PORTA_OSC2 0x40
890 //==============================================================================
893 //==============================================================================
896 extern __at(0x0F81) __sfr PORTB
;
931 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
933 #define _PORTB_RB0 0x01
934 #define _PORTB_INT0 0x01
935 #define _PORTB_RB1 0x02
936 #define _PORTB_INT1 0x02
937 #define _PORTB_RB2 0x04
938 #define _PORTB_INT2 0x04
939 #define _PORTB_RB3 0x08
940 #define _PORTB_RB4 0x10
941 #define _PORTB_RB5 0x20
942 #define _PORTB_PGM 0x20
943 #define _PORTB_RB6 0x40
944 #define _PORTB_PGC 0x40
945 #define _PORTB_RB7 0x80
946 #define _PORTB_PGD 0x80
948 //==============================================================================
951 //==============================================================================
954 extern __at(0x0F82) __sfr PORTC
;
995 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
997 #define _PORTC_RC0 0x01
998 #define _PORTC_T1OSO 0x01
999 #define _PORTC_T13CKI 0x01
1000 #define _PORTC_RC1 0x02
1001 #define _PORTC_T1OSI 0x02
1002 #define _PORTC_RC2 0x04
1003 #define _PORTC_CCP1 0x04
1004 #define _PORTC_P1A 0x04
1005 #define _PORTC_RC4 0x10
1006 #define _PORTC_RC5 0x20
1007 #define _PORTC_RC6 0x40
1008 #define _PORTC_TX 0x40
1009 #define _PORTC_CK 0x40
1010 #define _PORTC_RC7 0x80
1011 #define _PORTC_RX 0x80
1013 //==============================================================================
1016 //==============================================================================
1019 extern __at(0x0F84) __sfr PORTE
;
1033 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1037 //==============================================================================
1040 //==============================================================================
1043 extern __at(0x0F89) __sfr LATA
;
1066 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1076 //==============================================================================
1079 //==============================================================================
1082 extern __at(0x0F8A) __sfr LATB
;
1096 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1107 //==============================================================================
1110 //==============================================================================
1113 extern __at(0x0F8B) __sfr LATC
;
1127 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1135 //==============================================================================
1138 //==============================================================================
1141 extern __at(0x0F92) __sfr DDRA
;
1147 unsigned TRISA0
: 1;
1148 unsigned TRISA1
: 1;
1149 unsigned TRISA2
: 1;
1150 unsigned TRISA3
: 1;
1151 unsigned TRISA4
: 1;
1152 unsigned TRISA5
: 1;
1153 unsigned TRISA6
: 1;
1182 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1184 #define _TRISA0 0x01
1186 #define _TRISA1 0x02
1188 #define _TRISA2 0x04
1190 #define _TRISA3 0x08
1192 #define _TRISA4 0x10
1194 #define _TRISA5 0x20
1196 #define _TRISA6 0x40
1199 //==============================================================================
1202 //==============================================================================
1205 extern __at(0x0F92) __sfr TRISA
;
1211 unsigned TRISA0
: 1;
1212 unsigned TRISA1
: 1;
1213 unsigned TRISA2
: 1;
1214 unsigned TRISA3
: 1;
1215 unsigned TRISA4
: 1;
1216 unsigned TRISA5
: 1;
1217 unsigned TRISA6
: 1;
1246 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1248 #define _TRISA_TRISA0 0x01
1249 #define _TRISA_RA0 0x01
1250 #define _TRISA_TRISA1 0x02
1251 #define _TRISA_RA1 0x02
1252 #define _TRISA_TRISA2 0x04
1253 #define _TRISA_RA2 0x04
1254 #define _TRISA_TRISA3 0x08
1255 #define _TRISA_RA3 0x08
1256 #define _TRISA_TRISA4 0x10
1257 #define _TRISA_RA4 0x10
1258 #define _TRISA_TRISA5 0x20
1259 #define _TRISA_RA5 0x20
1260 #define _TRISA_TRISA6 0x40
1261 #define _TRISA_RA6 0x40
1263 //==============================================================================
1266 //==============================================================================
1269 extern __at(0x0F93) __sfr DDRB
;
1275 unsigned TRISB0
: 1;
1276 unsigned TRISB1
: 1;
1277 unsigned TRISB2
: 1;
1278 unsigned TRISB3
: 1;
1279 unsigned TRISB4
: 1;
1280 unsigned TRISB5
: 1;
1281 unsigned TRISB6
: 1;
1282 unsigned TRISB7
: 1;
1298 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1300 #define _TRISB0 0x01
1302 #define _TRISB1 0x02
1304 #define _TRISB2 0x04
1306 #define _TRISB3 0x08
1308 #define _TRISB4 0x10
1310 #define _TRISB5 0x20
1312 #define _TRISB6 0x40
1314 #define _TRISB7 0x80
1317 //==============================================================================
1320 //==============================================================================
1323 extern __at(0x0F93) __sfr TRISB
;
1329 unsigned TRISB0
: 1;
1330 unsigned TRISB1
: 1;
1331 unsigned TRISB2
: 1;
1332 unsigned TRISB3
: 1;
1333 unsigned TRISB4
: 1;
1334 unsigned TRISB5
: 1;
1335 unsigned TRISB6
: 1;
1336 unsigned TRISB7
: 1;
1352 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1354 #define _TRISB_TRISB0 0x01
1355 #define _TRISB_RB0 0x01
1356 #define _TRISB_TRISB1 0x02
1357 #define _TRISB_RB1 0x02
1358 #define _TRISB_TRISB2 0x04
1359 #define _TRISB_RB2 0x04
1360 #define _TRISB_TRISB3 0x08
1361 #define _TRISB_RB3 0x08
1362 #define _TRISB_TRISB4 0x10
1363 #define _TRISB_RB4 0x10
1364 #define _TRISB_TRISB5 0x20
1365 #define _TRISB_RB5 0x20
1366 #define _TRISB_TRISB6 0x40
1367 #define _TRISB_RB6 0x40
1368 #define _TRISB_TRISB7 0x80
1369 #define _TRISB_RB7 0x80
1371 //==============================================================================
1374 //==============================================================================
1377 extern __at(0x0F94) __sfr DDRC
;
1383 unsigned TRISC0
: 1;
1384 unsigned TRISC1
: 1;
1385 unsigned TRISC2
: 1;
1389 unsigned TRISC6
: 1;
1390 unsigned TRISC7
: 1;
1406 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1408 #define _TRISC0 0x01
1410 #define _TRISC1 0x02
1412 #define _TRISC2 0x04
1414 #define _TRISC6 0x40
1416 #define _TRISC7 0x80
1419 //==============================================================================
1422 //==============================================================================
1425 extern __at(0x0F94) __sfr TRISC
;
1431 unsigned TRISC0
: 1;
1432 unsigned TRISC1
: 1;
1433 unsigned TRISC2
: 1;
1437 unsigned TRISC6
: 1;
1438 unsigned TRISC7
: 1;
1454 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1456 #define _TRISC_TRISC0 0x01
1457 #define _TRISC_RC0 0x01
1458 #define _TRISC_TRISC1 0x02
1459 #define _TRISC_RC1 0x02
1460 #define _TRISC_TRISC2 0x04
1461 #define _TRISC_RC2 0x04
1462 #define _TRISC_TRISC6 0x40
1463 #define _TRISC_RC6 0x40
1464 #define _TRISC_TRISC7 0x80
1465 #define _TRISC_RC7 0x80
1467 //==============================================================================
1470 //==============================================================================
1473 extern __at(0x0F9B) __sfr OSCTUNE
;
1486 unsigned INTSRC
: 1;
1496 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1503 #define _INTSRC 0x80
1505 //==============================================================================
1508 //==============================================================================
1511 extern __at(0x0F9D) __sfr PIE1
;
1515 unsigned TMR1IE
: 1;
1516 unsigned TMR2IE
: 1;
1517 unsigned CCP1IE
: 1;
1525 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1527 #define _TMR1IE 0x01
1528 #define _TMR2IE 0x02
1529 #define _CCP1IE 0x04
1535 //==============================================================================
1538 //==============================================================================
1541 extern __at(0x0F9E) __sfr PIR1
;
1545 unsigned TMR1IF
: 1;
1546 unsigned TMR2IF
: 1;
1547 unsigned CCP1IF
: 1;
1555 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1557 #define _TMR1IF 0x01
1558 #define _TMR2IF 0x02
1559 #define _CCP1IF 0x04
1565 //==============================================================================
1568 //==============================================================================
1571 extern __at(0x0F9F) __sfr IPR1
;
1575 unsigned TMR1IP
: 1;
1576 unsigned TMR2IP
: 1;
1577 unsigned CCP1IP
: 1;
1585 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1587 #define _TMR1IP 0x01
1588 #define _TMR2IP 0x02
1589 #define _CCP1IP 0x04
1595 //==============================================================================
1598 //==============================================================================
1601 extern __at(0x0FA0) __sfr PIE2
;
1607 unsigned CCP2IE
: 1;
1608 unsigned TMR3IE
: 1;
1609 unsigned HLVDIE
: 1;
1614 unsigned OSCFIE
: 1;
1630 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1632 #define _CCP2IE 0x01
1633 #define _TMR3IE 0x02
1634 #define _HLVDIE 0x04
1640 #define _OSCFIE 0x80
1642 //==============================================================================
1645 //==============================================================================
1648 extern __at(0x0FA1) __sfr PIR2
;
1654 unsigned CCP2IF
: 1;
1655 unsigned TMR3IF
: 1;
1656 unsigned HLVDIF
: 1;
1661 unsigned OSCFIF
: 1;
1677 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1679 #define _CCP2IF 0x01
1680 #define _TMR3IF 0x02
1681 #define _HLVDIF 0x04
1687 #define _OSCFIF 0x80
1689 //==============================================================================
1692 //==============================================================================
1695 extern __at(0x0FA2) __sfr IPR2
;
1701 unsigned CCP2IP
: 1;
1702 unsigned TMR3IP
: 1;
1703 unsigned HLVDIP
: 1;
1708 unsigned OSCFIP
: 1;
1724 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1726 #define _CCP2IP 0x01
1727 #define _TMR3IP 0x02
1728 #define _HLVDIP 0x04
1734 #define _OSCFIP 0x80
1736 //==============================================================================
1739 //==============================================================================
1742 extern __at(0x0FA6) __sfr EECON1
;
1756 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1766 //==============================================================================
1768 extern __at(0x0FA7) __sfr EECON2
;
1769 extern __at(0x0FA8) __sfr EEDATA
;
1770 extern __at(0x0FA9) __sfr EEADR
;
1772 //==============================================================================
1775 extern __at(0x0FAB) __sfr RCSTA
;
1804 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1816 //==============================================================================
1819 //==============================================================================
1822 extern __at(0x0FAC) __sfr TXSTA
;
1836 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1847 //==============================================================================
1849 extern __at(0x0FAD) __sfr TXREG
;
1850 extern __at(0x0FAE) __sfr RCREG
;
1851 extern __at(0x0FAF) __sfr SPBRG
;
1852 extern __at(0x0FB0) __sfr SPBRGH
;
1854 //==============================================================================
1857 extern __at(0x0FB1) __sfr T3CON
;
1863 unsigned TMR3ON
: 1;
1864 unsigned TMR3CS
: 1;
1865 unsigned NOT_T3SYNC
: 1;
1866 unsigned T3CCP1
: 1;
1867 unsigned T3CKPS0
: 1;
1868 unsigned T3CKPS1
: 1;
1869 unsigned T3CCP2
: 1;
1877 unsigned T3SYNC
: 1;
1889 unsigned T3NSYNC
: 1;
1900 unsigned T3CKPS
: 2;
1905 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1907 #define _T3CON_TMR3ON 0x01
1908 #define _T3CON_TMR3CS 0x02
1909 #define _T3CON_NOT_T3SYNC 0x04
1910 #define _T3CON_T3SYNC 0x04
1911 #define _T3CON_T3NSYNC 0x04
1912 #define _T3CON_T3CCP1 0x08
1913 #define _T3CON_T3CKPS0 0x10
1914 #define _T3CON_T3CKPS1 0x20
1915 #define _T3CON_T3CCP2 0x40
1916 #define _T3CON_RD16 0x80
1918 //==============================================================================
1920 extern __at(0x0FB2) __sfr TMR3
;
1921 extern __at(0x0FB2) __sfr TMR3L
;
1922 extern __at(0x0FB3) __sfr TMR3H
;
1924 //==============================================================================
1927 extern __at(0x0FB4) __sfr CMCON
;
1950 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1961 //==============================================================================
1964 //==============================================================================
1967 extern __at(0x0FB5) __sfr CVRCON
;
2002 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2014 //==============================================================================
2017 //==============================================================================
2020 extern __at(0x0FB6) __sfr CCP1AS
;
2028 unsigned PSSAC0
: 1;
2029 unsigned PSSAC1
: 1;
2030 unsigned ECCPAS0
: 1;
2031 unsigned ECCPAS1
: 1;
2032 unsigned ECCPAS2
: 1;
2033 unsigned ECCPASE
: 1;
2046 unsigned ECCPAS
: 3;
2051 extern __at(0x0FB6) volatile __CCP1ASbits_t CCP1ASbits
;
2053 #define _PSSAC0 0x04
2054 #define _PSSAC1 0x08
2055 #define _ECCPAS0 0x10
2056 #define _ECCPAS1 0x20
2057 #define _ECCPAS2 0x40
2058 #define _ECCPASE 0x80
2060 //==============================================================================
2063 //==============================================================================
2066 extern __at(0x0FB6) __sfr ECCP1AS
;
2074 unsigned PSSAC0
: 1;
2075 unsigned PSSAC1
: 1;
2076 unsigned ECCPAS0
: 1;
2077 unsigned ECCPAS1
: 1;
2078 unsigned ECCPAS2
: 1;
2079 unsigned ECCPASE
: 1;
2092 unsigned ECCPAS
: 3;
2097 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
2099 #define _ECCP1AS_PSSAC0 0x04
2100 #define _ECCP1AS_PSSAC1 0x08
2101 #define _ECCP1AS_ECCPAS0 0x10
2102 #define _ECCP1AS_ECCPAS1 0x20
2103 #define _ECCP1AS_ECCPAS2 0x40
2104 #define _ECCP1AS_ECCPASE 0x80
2106 //==============================================================================
2109 //==============================================================================
2112 extern __at(0x0FB7) __sfr CCP1DEL
;
2126 extern __at(0x0FB7) volatile __CCP1DELbits_t CCP1DELbits
;
2130 //==============================================================================
2133 //==============================================================================
2136 extern __at(0x0FB7) __sfr ECCP1DEL
;
2150 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
2152 #define _ECCP1DEL_PRSEN 0x80
2154 //==============================================================================
2157 //==============================================================================
2160 extern __at(0x0FB8) __sfr BAUDCON
;
2173 unsigned ABDOVF
: 1;
2189 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
2199 #define _ABDOVF 0x80
2201 //==============================================================================
2204 //==============================================================================
2207 extern __at(0x0FB8) __sfr BAUDCTL
;
2220 unsigned ABDOVF
: 1;
2236 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2238 #define _BAUDCTL_ABDEN 0x01
2239 #define _BAUDCTL_WUE 0x02
2240 #define _BAUDCTL_BRG16 0x08
2241 #define _BAUDCTL_TXCKP 0x10
2242 #define _BAUDCTL_SCKP 0x10
2243 #define _BAUDCTL_RXDTP 0x20
2244 #define _BAUDCTL_RCIDL 0x40
2245 #define _BAUDCTL_RCMT 0x40
2246 #define _BAUDCTL_ABDOVF 0x80
2248 //==============================================================================
2251 //==============================================================================
2254 extern __at(0x0FBA) __sfr CCP2CON
;
2260 unsigned CCP2M0
: 1;
2261 unsigned CCP2M1
: 1;
2262 unsigned CCP2M2
: 1;
2263 unsigned CCP2M3
: 1;
2284 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2286 #define _CCP2M0 0x01
2287 #define _CCP2M1 0x02
2288 #define _CCP2M2 0x04
2289 #define _CCP2M3 0x08
2293 //==============================================================================
2295 extern __at(0x0FBB) __sfr CCPR2
;
2296 extern __at(0x0FBB) __sfr CCPR2L
;
2297 extern __at(0x0FBC) __sfr CCPR2H
;
2299 //==============================================================================
2302 extern __at(0x0FBD) __sfr CCP1CON
;
2308 unsigned CCP1M0
: 1;
2309 unsigned CCP1M1
: 1;
2310 unsigned CCP1M2
: 1;
2311 unsigned CCP1M3
: 1;
2332 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2334 #define _CCP1M0 0x01
2335 #define _CCP1M1 0x02
2336 #define _CCP1M2 0x04
2337 #define _CCP1M3 0x08
2341 //==============================================================================
2343 extern __at(0x0FBE) __sfr CCPR1
;
2344 extern __at(0x0FBE) __sfr CCPR1L
;
2345 extern __at(0x0FBF) __sfr CCPR1H
;
2347 //==============================================================================
2350 extern __at(0x0FC0) __sfr ADCON2
;
2380 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2390 //==============================================================================
2393 //==============================================================================
2396 extern __at(0x0FC1) __sfr ADCON1
;
2426 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2435 //==============================================================================
2438 //==============================================================================
2441 extern __at(0x0FC2) __sfr ADCON0
;
2448 unsigned GO_NOT_DONE
: 1;
2460 unsigned GO_DONE
: 1;
2496 unsigned NOT_DONE
: 1;
2513 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2516 #define _GO_NOT_DONE 0x02
2517 #define _GO_DONE 0x02
2520 #define _NOT_DONE 0x02
2526 //==============================================================================
2528 extern __at(0x0FC3) __sfr ADRES
;
2529 extern __at(0x0FC3) __sfr ADRESL
;
2530 extern __at(0x0FC4) __sfr ADRESH
;
2532 //==============================================================================
2535 extern __at(0x0FC5) __sfr SSPCON2
;
2545 unsigned ACKSTAT
: 1;
2549 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2557 #define _ACKSTAT 0x40
2560 //==============================================================================
2563 //==============================================================================
2566 extern __at(0x0FC6) __sfr SSPCON1
;
2589 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2600 //==============================================================================
2603 //==============================================================================
2606 extern __at(0x0FC7) __sfr SSPSTAT
;
2614 unsigned R_NOT_W
: 1;
2617 unsigned D_NOT_A
: 1;
2627 unsigned I2C_START
: 1;
2628 unsigned I2C_STOP
: 1;
2638 unsigned I2C_READ
: 1;
2641 unsigned I2C_DAT
: 1;
2662 unsigned NOT_WRITE
: 1;
2665 unsigned NOT_ADDRESS
: 1;
2674 unsigned READ_WRITE
: 1;
2677 unsigned DATA_ADDRESS
: 1;
2695 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2699 #define _R_NOT_W 0x04
2701 #define _I2C_READ 0x04
2703 #define _NOT_WRITE 0x04
2704 #define _READ_WRITE 0x04
2707 #define _I2C_START 0x08
2709 #define _I2C_STOP 0x10
2710 #define _D_NOT_A 0x20
2712 #define _I2C_DAT 0x20
2714 #define _NOT_ADDRESS 0x20
2715 #define _DATA_ADDRESS 0x20
2720 //==============================================================================
2722 extern __at(0x0FC8) __sfr SSPADD
;
2723 extern __at(0x0FC9) __sfr SSPBUF
;
2725 //==============================================================================
2728 extern __at(0x0FCA) __sfr T2CON
;
2734 unsigned T2CKPS0
: 1;
2735 unsigned T2CKPS1
: 1;
2736 unsigned TMR2ON
: 1;
2737 unsigned T2OUTPS0
: 1;
2738 unsigned T2OUTPS1
: 1;
2739 unsigned T2OUTPS2
: 1;
2740 unsigned T2OUTPS3
: 1;
2749 unsigned TOUTPS0
: 1;
2750 unsigned TOUTPS1
: 1;
2751 unsigned TOUTPS2
: 1;
2752 unsigned TOUTPS3
: 1;
2758 unsigned T2CKPS
: 2;
2765 unsigned TOUTPS
: 4;
2772 unsigned T2OUTPS
: 4;
2777 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2779 #define _T2CKPS0 0x01
2780 #define _T2CKPS1 0x02
2781 #define _TMR2ON 0x04
2782 #define _T2OUTPS0 0x08
2783 #define _TOUTPS0 0x08
2784 #define _T2OUTPS1 0x10
2785 #define _TOUTPS1 0x10
2786 #define _T2OUTPS2 0x20
2787 #define _TOUTPS2 0x20
2788 #define _T2OUTPS3 0x40
2789 #define _TOUTPS3 0x40
2791 //==============================================================================
2793 extern __at(0x0FCB) __sfr PR2
;
2794 extern __at(0x0FCC) __sfr TMR2
;
2796 //==============================================================================
2799 extern __at(0x0FCD) __sfr T1CON
;
2805 unsigned TMR1ON
: 1;
2806 unsigned TMR1CS
: 1;
2807 unsigned NOT_T1SYNC
: 1;
2808 unsigned T1OSCEN
: 1;
2809 unsigned T1CKPS0
: 1;
2810 unsigned T1CKPS1
: 1;
2819 unsigned T1SYNC
: 1;
2830 unsigned T1CKPS
: 2;
2835 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2837 #define _TMR1ON 0x01
2838 #define _TMR1CS 0x02
2839 #define _NOT_T1SYNC 0x04
2840 #define _T1SYNC 0x04
2841 #define _T1OSCEN 0x08
2842 #define _T1CKPS0 0x10
2843 #define _T1CKPS1 0x20
2847 //==============================================================================
2849 extern __at(0x0FCE) __sfr TMR1
;
2850 extern __at(0x0FCE) __sfr TMR1L
;
2851 extern __at(0x0FCF) __sfr TMR1H
;
2853 //==============================================================================
2856 extern __at(0x0FD0) __sfr RCON
;
2862 unsigned NOT_BOR
: 1;
2863 unsigned NOT_POR
: 1;
2864 unsigned NOT_PD
: 1;
2865 unsigned NOT_TO
: 1;
2866 unsigned NOT_RI
: 1;
2868 unsigned SBOREN
: 1;
2881 unsigned NOT_IPEN
: 1;
2885 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2887 #define _NOT_BOR 0x01
2889 #define _NOT_POR 0x02
2891 #define _NOT_PD 0x04
2893 #define _NOT_TO 0x08
2895 #define _NOT_RI 0x10
2897 #define _SBOREN 0x40
2899 #define _NOT_IPEN 0x80
2901 //==============================================================================
2904 //==============================================================================
2907 extern __at(0x0FD1) __sfr WDTCON
;
2913 unsigned SWDTEN
: 1;
2936 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2938 #define _SWDTEN 0x01
2941 //==============================================================================
2944 //==============================================================================
2947 extern __at(0x0FD2) __sfr HLVDCON
;
2953 unsigned HLVDL0
: 1;
2954 unsigned HLVDL1
: 1;
2955 unsigned HLVDL2
: 1;
2956 unsigned HLVDL3
: 1;
2957 unsigned HLVDEN
: 1;
2960 unsigned VDIRMAG
: 1;
3006 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
3008 #define _HLVDL0 0x01
3011 #define _HLVDL1 0x02
3014 #define _HLVDL2 0x04
3017 #define _HLVDL3 0x08
3020 #define _HLVDEN 0x10
3025 #define _VDIRMAG 0x80
3027 //==============================================================================
3030 //==============================================================================
3033 extern __at(0x0FD2) __sfr LVDCON
;
3039 unsigned HLVDL0
: 1;
3040 unsigned HLVDL1
: 1;
3041 unsigned HLVDL2
: 1;
3042 unsigned HLVDL3
: 1;
3043 unsigned HLVDEN
: 1;
3046 unsigned VDIRMAG
: 1;
3092 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3094 #define _LVDCON_HLVDL0 0x01
3095 #define _LVDCON_LVDL0 0x01
3096 #define _LVDCON_LVV0 0x01
3097 #define _LVDCON_HLVDL1 0x02
3098 #define _LVDCON_LVDL1 0x02
3099 #define _LVDCON_LVV1 0x02
3100 #define _LVDCON_HLVDL2 0x04
3101 #define _LVDCON_LVDL2 0x04
3102 #define _LVDCON_LVV2 0x04
3103 #define _LVDCON_HLVDL3 0x08
3104 #define _LVDCON_LVDL3 0x08
3105 #define _LVDCON_LVV3 0x08
3106 #define _LVDCON_HLVDEN 0x10
3107 #define _LVDCON_LVDEN 0x10
3108 #define _LVDCON_IRVST 0x20
3109 #define _LVDCON_IVRST 0x20
3110 #define _LVDCON_BGST 0x20
3111 #define _LVDCON_VDIRMAG 0x80
3113 //==============================================================================
3116 //==============================================================================
3119 extern __at(0x0FD3) __sfr OSCCON
;
3161 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3173 //==============================================================================
3176 //==============================================================================
3179 extern __at(0x0FD5) __sfr T0CON
;
3191 unsigned T08BIT
: 1;
3192 unsigned TMR0ON
: 1;
3202 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3210 #define _T08BIT 0x40
3211 #define _TMR0ON 0x80
3213 //==============================================================================
3215 extern __at(0x0FD6) __sfr TMR0
;
3216 extern __at(0x0FD6) __sfr TMR0L
;
3217 extern __at(0x0FD7) __sfr TMR0H
;
3219 //==============================================================================
3222 extern __at(0x0FD8) __sfr STATUS
;
3236 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3244 //==============================================================================
3246 extern __at(0x0FD9) __sfr FSR2L
;
3247 extern __at(0x0FDA) __sfr FSR2H
;
3248 extern __at(0x0FDB) __sfr PLUSW2
;
3249 extern __at(0x0FDC) __sfr PREINC2
;
3250 extern __at(0x0FDD) __sfr POSTDEC2
;
3251 extern __at(0x0FDE) __sfr POSTINC2
;
3252 extern __at(0x0FDF) __sfr INDF2
;
3253 extern __at(0x0FE0) __sfr BSR
;
3254 extern __at(0x0FE1) __sfr FSR1L
;
3255 extern __at(0x0FE2) __sfr FSR1H
;
3256 extern __at(0x0FE3) __sfr PLUSW1
;
3257 extern __at(0x0FE4) __sfr PREINC1
;
3258 extern __at(0x0FE5) __sfr POSTDEC1
;
3259 extern __at(0x0FE6) __sfr POSTINC1
;
3260 extern __at(0x0FE7) __sfr INDF1
;
3261 extern __at(0x0FE8) __sfr WREG
;
3262 extern __at(0x0FE9) __sfr FSR0L
;
3263 extern __at(0x0FEA) __sfr FSR0H
;
3264 extern __at(0x0FEB) __sfr PLUSW0
;
3265 extern __at(0x0FEC) __sfr PREINC0
;
3266 extern __at(0x0FED) __sfr POSTDEC0
;
3267 extern __at(0x0FEE) __sfr POSTINC0
;
3268 extern __at(0x0FEF) __sfr INDF0
;
3270 //==============================================================================
3273 extern __at(0x0FF0) __sfr INTCON3
;
3279 unsigned INT1IF
: 1;
3280 unsigned INT2IF
: 1;
3282 unsigned INT1IE
: 1;
3283 unsigned INT2IE
: 1;
3285 unsigned INT1IP
: 1;
3286 unsigned INT2IP
: 1;
3302 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3304 #define _INT1IF 0x01
3306 #define _INT2IF 0x02
3308 #define _INT1IE 0x08
3310 #define _INT2IE 0x10
3312 #define _INT1IP 0x40
3314 #define _INT2IP 0x80
3317 //==============================================================================
3320 //==============================================================================
3323 extern __at(0x0FF1) __sfr INTCON2
;
3331 unsigned TMR0IP
: 1;
3333 unsigned INTEDG2
: 1;
3334 unsigned INTEDG1
: 1;
3335 unsigned INTEDG0
: 1;
3336 unsigned NOT_RBPU
: 1;
3352 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3355 #define _TMR0IP 0x04
3357 #define _INTEDG2 0x10
3358 #define _INTEDG1 0x20
3359 #define _INTEDG0 0x40
3360 #define _NOT_RBPU 0x80
3363 //==============================================================================
3366 //==============================================================================
3369 extern __at(0x0FF2) __sfr INTCON
;
3376 unsigned INT0IF
: 1;
3377 unsigned TMR0IF
: 1;
3379 unsigned INT0IE
: 1;
3380 unsigned TMR0IE
: 1;
3381 unsigned PEIE_GIEL
: 1;
3382 unsigned GIE_GIEH
: 1;
3410 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3413 #define _INT0IF 0x02
3415 #define _TMR0IF 0x04
3418 #define _INT0IE 0x10
3420 #define _TMR0IE 0x20
3422 #define _PEIE_GIEL 0x40
3425 #define _GIE_GIEH 0x80
3429 //==============================================================================
3431 extern __at(0x0FF3) __sfr PROD
;
3432 extern __at(0x0FF3) __sfr PRODL
;
3433 extern __at(0x0FF4) __sfr PRODH
;
3434 extern __at(0x0FF5) __sfr TABLAT
;
3435 extern __at(0x0FF6) __sfr TBLPTR
;
3436 extern __at(0x0FF6) __sfr TBLPTRL
;
3437 extern __at(0x0FF7) __sfr TBLPTRH
;
3438 extern __at(0x0FF8) __sfr TBLPTRU
;
3439 extern __at(0x0FF9) __sfr PC
;
3440 extern __at(0x0FF9) __sfr PCL
;
3441 extern __at(0x0FFA) __sfr PCLATH
;
3442 extern __at(0x0FFB) __sfr PCLATU
;
3444 //==============================================================================
3447 extern __at(0x0FFC) __sfr STKPTR
;
3453 unsigned STKPTR0
: 1;
3454 unsigned STKPTR1
: 1;
3455 unsigned STKPTR2
: 1;
3456 unsigned STKPTR3
: 1;
3457 unsigned STKPTR4
: 1;
3459 unsigned STKUNF
: 1;
3460 unsigned STKFUL
: 1;
3472 unsigned STKOVF
: 1;
3477 unsigned STKPTR
: 5;
3482 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3484 #define _STKPTR0 0x01
3485 #define _STKPTR1 0x02
3486 #define _STKPTR2 0x04
3487 #define _STKPTR3 0x08
3488 #define _STKPTR4 0x10
3489 #define _STKUNF 0x40
3490 #define _STKFUL 0x80
3491 #define _STKOVF 0x80
3493 //==============================================================================
3495 extern __at(0x0FFD) __sfr TOS
;
3496 extern __at(0x0FFD) __sfr TOSL
;
3497 extern __at(0x0FFE) __sfr TOSH
;
3498 extern __at(0x0FFF) __sfr TOSU
;
3500 //==============================================================================
3502 // Configuration Bits
3504 //==============================================================================
3506 #define __CONFIG1L 0x300000
3507 #define __CONFIG1H 0x300001
3508 #define __CONFIG2L 0x300002
3509 #define __CONFIG2H 0x300003
3510 #define __CONFIG3H 0x300005
3511 #define __CONFIG4L 0x300006
3512 #define __CONFIG5L 0x300008
3513 #define __CONFIG5H 0x300009
3514 #define __CONFIG6L 0x30000A
3515 #define __CONFIG6H 0x30000B
3516 #define __CONFIG7L 0x30000C
3517 #define __CONFIG7H 0x30000D
3519 //----------------------------- CONFIG1L Options -------------------------------
3521 #define _PLLDIV_1_1L 0xF8 // No prescale (4 MHz oscillator input drives PLL directly).
3522 #define _PLLDIV_2_1L 0xF9 // Divide by 2 (8 MHz oscillator input).
3523 #define _PLLDIV_3_1L 0xFA // Divide by 3 (12 MHz oscillator input).
3524 #define _PLLDIV_4_1L 0xFB // Divide by 4 (16 MHz oscillator input).
3525 #define _PLLDIV_5_1L 0xFC // Divide by 5 (20 MHz oscillator input).
3526 #define _PLLDIV_6_1L 0xFD // Divide by 6 (24 MHz oscillator input).
3527 #define _PLLDIV_10_1L 0xFE // Divide by 10 (40 MHz oscillator input).
3528 #define _PLLDIV_12_1L 0xFF // Divide by 12 (48 MHz oscillator input).
3529 #define _CPUDIV_OSC1_PLL2_1L 0xE7 // [Primary Oscillator Src: /1][96 MHz PLL Src: /2].
3530 #define _CPUDIV_OSC2_PLL3_1L 0xEF // [Primary Oscillator Src: /2][96 MHz PLL Src: /3].
3531 #define _CPUDIV_OSC3_PLL4_1L 0xF7 // [Primary Oscillator Src: /3][96 MHz PLL Src: /4].
3532 #define _CPUDIV_OSC4_PLL6_1L 0xFF // [Primary Oscillator Src: /4][96 MHz PLL Src: /6].
3533 #define _USBDIV_1_1L 0xDF // USB clock source comes directly from the primary oscillator block with no postscale.
3534 #define _USBDIV_2_1L 0xFF // USB clock source comes from the 96 MHz PLL divided by 2.
3536 //----------------------------- CONFIG1H Options -------------------------------
3538 #define _FOSC_XT_XT_1H 0xF0 // XT oscillator (XT).
3539 #define _FOSC_XTPLL_XT_1H 0xF2 // XT oscillator, PLL enabled (XTPLL).
3540 #define _FOSC_ECIO_EC_1H 0xF4 // EC oscillator, port function on RA6 (ECIO).
3541 #define _FOSC_EC_EC_1H 0xF5 // EC oscillator, CLKO function on RA6 (EC).
3542 #define _FOSC_ECPLLIO_EC_1H 0xF6 // EC oscillator, PLL enabled, port function on RA6 (ECPIO).
3543 #define _FOSC_ECPLL_EC_1H 0xF7 // EC oscillator, PLL enabled, CLKO function on RA6 (ECPLL).
3544 #define _FOSC_INTOSCIO_EC_1H 0xF8 // Internal oscillator, port function on RA6, EC used by USB (INTIO).
3545 #define _FOSC_INTOSC_EC_1H 0xF9 // Internal oscillator, CLKO function on RA6, EC used by USB (INTCKO).
3546 #define _FOSC_INTOSC_XT_1H 0xFA // Internal oscillator, XT used by USB (INTXT).
3547 #define _FOSC_INTOSC_HS_1H 0xFB // Internal oscillator, HS oscillator used by USB (INTHS).
3548 #define _FOSC_HS_1H 0xFC // HS oscillator (HS).
3549 #define _FOSC_HSPLL_HS_1H 0xFE // HS oscillator, PLL enabled (HSPLL).
3550 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3551 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3552 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3553 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3555 //----------------------------- CONFIG2L Options -------------------------------
3557 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3558 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3559 #define _BOR_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3560 #define _BOR_SOFT_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3561 #define _BOR_ON_ACTIVE_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3562 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3563 #define _BORV_0_2L 0xE7 // Maximum setting 4.59V.
3564 #define _BORV_1_2L 0xEF // Setting 2 4.33V.
3565 #define _BORV_2_2L 0xF7 // Setting 1 2.79V.
3566 #define _BORV_3_2L 0xFF // Minimum setting 2.05V.
3567 #define _VREGEN_OFF_2L 0xDF // USB voltage regulator disabled.
3568 #define _VREGEN_ON_2L 0xFF // USB voltage regulator enabled.
3570 //----------------------------- CONFIG2H Options -------------------------------
3572 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3573 #define _WDT_ON_2H 0xFF // WDT enabled.
3574 #define _WDTPS_1_2H 0xE1 // 1:1.
3575 #define _WDTPS_2_2H 0xE3 // 1:2.
3576 #define _WDTPS_4_2H 0xE5 // 1:4.
3577 #define _WDTPS_8_2H 0xE7 // 1:8.
3578 #define _WDTPS_16_2H 0xE9 // 1:16.
3579 #define _WDTPS_32_2H 0xEB // 1:32.
3580 #define _WDTPS_64_2H 0xED // 1:64.
3581 #define _WDTPS_128_2H 0xEF // 1:128.
3582 #define _WDTPS_256_2H 0xF1 // 1:256.
3583 #define _WDTPS_512_2H 0xF3 // 1:512.
3584 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3585 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3586 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3587 #define _WDTPS_8192_2H 0xFB // 1:8192.
3588 #define _WDTPS_16384_2H 0xFD // 1:16384.
3589 #define _WDTPS_32768_2H 0xFF // 1:32768.
3591 //----------------------------- CONFIG3H Options -------------------------------
3593 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3594 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3595 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3596 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3597 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3598 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3599 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR pin disabled.
3600 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3602 //----------------------------- CONFIG4L Options -------------------------------
3604 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3605 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3606 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3607 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3608 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3609 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3610 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3611 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3613 //----------------------------- CONFIG5L Options -------------------------------
3615 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) is code-protected.
3616 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) is not code-protected.
3617 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) is code-protected.
3618 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) is not code-protected.
3619 #define _CP2_ON_5L 0xFB // Block 2 (004000-005FFFh) is code-protected.
3620 #define _CP2_OFF_5L 0xFF // Block 2 (004000-005FFFh) is not code-protected.
3622 //----------------------------- CONFIG5H Options -------------------------------
3624 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) is code-protected.
3625 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) is not code-protected.
3626 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
3627 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
3629 //----------------------------- CONFIG6L Options -------------------------------
3631 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) is write-protected.
3632 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) is not write-protected.
3633 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) is write-protected.
3634 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) is not write-protected.
3635 #define _WRT2_ON_6L 0xFB // Block 2 (004000-005FFFh) is write-protected.
3636 #define _WRT2_OFF_6L 0xFF // Block 2 (004000-005FFFh) is not write-protected.
3638 //----------------------------- CONFIG6H Options -------------------------------
3640 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
3641 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
3642 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) is write-protected.
3643 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) is not write-protected.
3644 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
3645 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
3647 //----------------------------- CONFIG7L Options -------------------------------
3649 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) is protected from table reads executed in other blocks.
3650 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) is not protected from table reads executed in other blocks.
3651 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) is protected from table reads executed in other blocks.
3652 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks.
3653 #define _EBTR2_ON_7L 0xFB // Block 2 (004000-005FFFh) is protected from table reads executed in other blocks.
3654 #define _EBTR2_OFF_7L 0xFF // Block 2 (004000-005FFFh) is not protected from table reads executed in other blocks.
3656 //----------------------------- CONFIG7H Options -------------------------------
3658 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) is protected from table reads executed in other blocks.
3659 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) is not protected from table reads executed in other blocks.
3661 //==============================================================================
3663 #define __DEVID1 0x3FFFFE
3664 #define __DEVID2 0x3FFFFF
3666 #define __IDLOC0 0x200000
3667 #define __IDLOC1 0x200001
3668 #define __IDLOC2 0x200002
3669 #define __IDLOC3 0x200003
3670 #define __IDLOC4 0x200004
3671 #define __IDLOC5 0x200005
3672 #define __IDLOC6 0x200006
3673 #define __IDLOC7 0x200007
3675 #endif // #ifndef __PIC18F2455_H__