2 * This declarations of the PIC18F25K50 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:27 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F25K50_H__
26 #define __PIC18F25K50_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F57) __sfr SRCON1
;
54 extern __at(0x0F57) volatile __SRCON1bits_t SRCON1bits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F58) __sfr SRCON0
;
95 extern __at(0x0F58) volatile __SRCON0bits_t SRCON0bits
;
106 //==============================================================================
109 //==============================================================================
112 extern __at(0x0F59) __sfr CCPTMRS
;
126 extern __at(0x0F59) volatile __CCPTMRSbits_t CCPTMRSbits
;
131 //==============================================================================
133 extern __at(0x0F5A) __sfr VREGCON
;
135 //==============================================================================
138 extern __at(0x0F5B) __sfr ANSELA
;
152 extern __at(0x0F5B) volatile __ANSELAbits_t ANSELAbits
;
160 //==============================================================================
163 //==============================================================================
166 extern __at(0x0F5C) __sfr ANSELB
;
189 extern __at(0x0F5C) volatile __ANSELBbits_t ANSELBbits
;
198 //==============================================================================
201 //==============================================================================
204 extern __at(0x0F5D) __sfr ANSELC
;
218 extern __at(0x0F5D) volatile __ANSELCbits_t ANSELCbits
;
224 //==============================================================================
227 //==============================================================================
230 extern __at(0x0F60) __sfr UCON
;
244 extern __at(0x0F60) volatile __UCONbits_t UCONbits
;
253 //==============================================================================
256 //==============================================================================
259 extern __at(0x0F61) __sfr USTAT
;
283 extern __at(0x0F61) volatile __USTATbits_t USTATbits
;
292 //==============================================================================
295 //==============================================================================
298 extern __at(0x0F62) __sfr UCFG
;
321 extern __at(0x0F62) volatile __UCFGbits_t UCFGbits
;
331 //==============================================================================
334 //==============================================================================
337 extern __at(0x0F63) __sfr UADDR
;
360 extern __at(0x0F63) volatile __UADDRbits_t UADDRbits
;
370 //==============================================================================
373 //==============================================================================
376 extern __at(0x0F64) __sfr UIE
;
385 unsigned STALLIE
: 1;
390 extern __at(0x0F64) volatile __UIEbits_t UIEbits
;
397 #define _STALLIE 0x20
400 //==============================================================================
403 //==============================================================================
406 extern __at(0x0F65) __sfr UIR
;
415 unsigned STALLIF
: 1;
420 extern __at(0x0F65) volatile __UIRbits_t UIRbits
;
427 #define _STALLIF 0x20
430 //==============================================================================
433 //==============================================================================
436 extern __at(0x0F66) __sfr UEIE
;
442 unsigned CRC16EE
: 1;
450 extern __at(0x0F66) volatile __UEIEbits_t UEIEbits
;
454 #define _CRC16EE 0x04
459 //==============================================================================
462 //==============================================================================
465 extern __at(0x0F67) __sfr UEIR
;
471 unsigned CRC16EF
: 1;
479 extern __at(0x0F67) volatile __UEIRbits_t UEIRbits
;
483 #define _CRC16EF 0x04
488 //==============================================================================
490 extern __at(0x0F68) __sfr UFRM
;
492 //==============================================================================
495 extern __at(0x0F68) __sfr UFRML
;
509 extern __at(0x0F68) volatile __UFRMLbits_t UFRMLbits
;
520 //==============================================================================
523 //==============================================================================
526 extern __at(0x0F69) __sfr UFRMH
;
540 extern __at(0x0F69) volatile __UFRMHbits_t UFRMHbits
;
546 //==============================================================================
549 //==============================================================================
552 extern __at(0x0F6A) __sfr UEP0
;
556 unsigned EPSTALL
: 1;
558 unsigned EPOUTEN
: 1;
559 unsigned EPCONDIS
: 1;
566 extern __at(0x0F6A) volatile __UEP0bits_t UEP0bits
;
568 #define _EPSTALL 0x01
570 #define _EPOUTEN 0x04
571 #define _EPCONDIS 0x08
574 //==============================================================================
577 //==============================================================================
580 extern __at(0x0F6B) __sfr UEP1
;
584 unsigned EPSTALL
: 1;
586 unsigned EPOUTEN
: 1;
587 unsigned EPCONDIS
: 1;
594 extern __at(0x0F6B) volatile __UEP1bits_t UEP1bits
;
596 #define _UEP1_EPSTALL 0x01
597 #define _UEP1_EPINEN 0x02
598 #define _UEP1_EPOUTEN 0x04
599 #define _UEP1_EPCONDIS 0x08
600 #define _UEP1_EPHSHK 0x10
602 //==============================================================================
605 //==============================================================================
608 extern __at(0x0F6C) __sfr UEP2
;
612 unsigned EPSTALL
: 1;
614 unsigned EPOUTEN
: 1;
615 unsigned EPCONDIS
: 1;
622 extern __at(0x0F6C) volatile __UEP2bits_t UEP2bits
;
624 #define _UEP2_EPSTALL 0x01
625 #define _UEP2_EPINEN 0x02
626 #define _UEP2_EPOUTEN 0x04
627 #define _UEP2_EPCONDIS 0x08
628 #define _UEP2_EPHSHK 0x10
630 //==============================================================================
633 //==============================================================================
636 extern __at(0x0F6D) __sfr UEP3
;
640 unsigned EPSTALL
: 1;
642 unsigned EPOUTEN
: 1;
643 unsigned EPCONDIS
: 1;
650 extern __at(0x0F6D) volatile __UEP3bits_t UEP3bits
;
652 #define _UEP3_EPSTALL 0x01
653 #define _UEP3_EPINEN 0x02
654 #define _UEP3_EPOUTEN 0x04
655 #define _UEP3_EPCONDIS 0x08
656 #define _UEP3_EPHSHK 0x10
658 //==============================================================================
661 //==============================================================================
664 extern __at(0x0F6E) __sfr UEP4
;
668 unsigned EPSTALL
: 1;
670 unsigned EPOUTEN
: 1;
671 unsigned EPCONDIS
: 1;
678 extern __at(0x0F6E) volatile __UEP4bits_t UEP4bits
;
680 #define _UEP4_EPSTALL 0x01
681 #define _UEP4_EPINEN 0x02
682 #define _UEP4_EPOUTEN 0x04
683 #define _UEP4_EPCONDIS 0x08
684 #define _UEP4_EPHSHK 0x10
686 //==============================================================================
689 //==============================================================================
692 extern __at(0x0F6F) __sfr UEP5
;
696 unsigned EPSTALL
: 1;
698 unsigned EPOUTEN
: 1;
699 unsigned EPCONDIS
: 1;
706 extern __at(0x0F6F) volatile __UEP5bits_t UEP5bits
;
708 #define _UEP5_EPSTALL 0x01
709 #define _UEP5_EPINEN 0x02
710 #define _UEP5_EPOUTEN 0x04
711 #define _UEP5_EPCONDIS 0x08
712 #define _UEP5_EPHSHK 0x10
714 //==============================================================================
717 //==============================================================================
720 extern __at(0x0F70) __sfr UEP6
;
724 unsigned EPSTALL
: 1;
726 unsigned EPOUTEN
: 1;
727 unsigned EPCONDIS
: 1;
734 extern __at(0x0F70) volatile __UEP6bits_t UEP6bits
;
736 #define _UEP6_EPSTALL 0x01
737 #define _UEP6_EPINEN 0x02
738 #define _UEP6_EPOUTEN 0x04
739 #define _UEP6_EPCONDIS 0x08
740 #define _UEP6_EPHSHK 0x10
742 //==============================================================================
745 //==============================================================================
748 extern __at(0x0F71) __sfr UEP7
;
752 unsigned EPSTALL
: 1;
754 unsigned EPOUTEN
: 1;
755 unsigned EPCONDIS
: 1;
762 extern __at(0x0F71) volatile __UEP7bits_t UEP7bits
;
764 #define _UEP7_EPSTALL 0x01
765 #define _UEP7_EPINEN 0x02
766 #define _UEP7_EPOUTEN 0x04
767 #define _UEP7_EPCONDIS 0x08
768 #define _UEP7_EPHSHK 0x10
770 //==============================================================================
773 //==============================================================================
776 extern __at(0x0F72) __sfr UEP8
;
780 unsigned EPSTALL
: 1;
782 unsigned EPOUTEN
: 1;
783 unsigned EPCONDIS
: 1;
790 extern __at(0x0F72) volatile __UEP8bits_t UEP8bits
;
792 #define _UEP8_EPSTALL 0x01
793 #define _UEP8_EPINEN 0x02
794 #define _UEP8_EPOUTEN 0x04
795 #define _UEP8_EPCONDIS 0x08
796 #define _UEP8_EPHSHK 0x10
798 //==============================================================================
801 //==============================================================================
804 extern __at(0x0F73) __sfr UEP9
;
808 unsigned EPSTALL
: 1;
810 unsigned EPOUTEN
: 1;
811 unsigned EPCONDIS
: 1;
818 extern __at(0x0F73) volatile __UEP9bits_t UEP9bits
;
820 #define _UEP9_EPSTALL 0x01
821 #define _UEP9_EPINEN 0x02
822 #define _UEP9_EPOUTEN 0x04
823 #define _UEP9_EPCONDIS 0x08
824 #define _UEP9_EPHSHK 0x10
826 //==============================================================================
829 //==============================================================================
832 extern __at(0x0F74) __sfr UEP10
;
836 unsigned EPSTALL
: 1;
838 unsigned EPOUTEN
: 1;
839 unsigned EPCONDIS
: 1;
846 extern __at(0x0F74) volatile __UEP10bits_t UEP10bits
;
848 #define _UEP10_EPSTALL 0x01
849 #define _UEP10_EPINEN 0x02
850 #define _UEP10_EPOUTEN 0x04
851 #define _UEP10_EPCONDIS 0x08
852 #define _UEP10_EPHSHK 0x10
854 //==============================================================================
857 //==============================================================================
860 extern __at(0x0F75) __sfr UEP11
;
864 unsigned EPSTALL
: 1;
866 unsigned EPOUTEN
: 1;
867 unsigned EPCONDIS
: 1;
874 extern __at(0x0F75) volatile __UEP11bits_t UEP11bits
;
876 #define _UEP11_EPSTALL 0x01
877 #define _UEP11_EPINEN 0x02
878 #define _UEP11_EPOUTEN 0x04
879 #define _UEP11_EPCONDIS 0x08
880 #define _UEP11_EPHSHK 0x10
882 //==============================================================================
885 //==============================================================================
888 extern __at(0x0F76) __sfr UEP12
;
892 unsigned EPSTALL
: 1;
894 unsigned EPOUTEN
: 1;
895 unsigned EPCONDIS
: 1;
902 extern __at(0x0F76) volatile __UEP12bits_t UEP12bits
;
904 #define _UEP12_EPSTALL 0x01
905 #define _UEP12_EPINEN 0x02
906 #define _UEP12_EPOUTEN 0x04
907 #define _UEP12_EPCONDIS 0x08
908 #define _UEP12_EPHSHK 0x10
910 //==============================================================================
913 //==============================================================================
916 extern __at(0x0F77) __sfr UEP13
;
920 unsigned EPSTALL
: 1;
922 unsigned EPOUTEN
: 1;
923 unsigned EPCONDIS
: 1;
930 extern __at(0x0F77) volatile __UEP13bits_t UEP13bits
;
932 #define _UEP13_EPSTALL 0x01
933 #define _UEP13_EPINEN 0x02
934 #define _UEP13_EPOUTEN 0x04
935 #define _UEP13_EPCONDIS 0x08
936 #define _UEP13_EPHSHK 0x10
938 //==============================================================================
941 //==============================================================================
944 extern __at(0x0F78) __sfr UEP14
;
948 unsigned EPSTALL
: 1;
950 unsigned EPOUTEN
: 1;
951 unsigned EPCONDIS
: 1;
958 extern __at(0x0F78) volatile __UEP14bits_t UEP14bits
;
960 #define _UEP14_EPSTALL 0x01
961 #define _UEP14_EPINEN 0x02
962 #define _UEP14_EPOUTEN 0x04
963 #define _UEP14_EPCONDIS 0x08
964 #define _UEP14_EPHSHK 0x10
966 //==============================================================================
969 //==============================================================================
972 extern __at(0x0F79) __sfr UEP15
;
976 unsigned EPSTALL
: 1;
978 unsigned EPOUTEN
: 1;
979 unsigned EPCONDIS
: 1;
986 extern __at(0x0F79) volatile __UEP15bits_t UEP15bits
;
988 #define _UEP15_EPSTALL 0x01
989 #define _UEP15_EPINEN 0x02
990 #define _UEP15_EPOUTEN 0x04
991 #define _UEP15_EPCONDIS 0x08
992 #define _UEP15_EPHSHK 0x10
994 //==============================================================================
997 //==============================================================================
1000 extern __at(0x0F7A) __sfr SLRCON
;
1014 extern __at(0x0F7A) volatile __SLRCONbits_t SLRCONbits
;
1020 //==============================================================================
1023 //==============================================================================
1026 extern __at(0x0F7B) __sfr VREFCON2
;
1049 extern __at(0x0F7B) volatile __VREFCON2bits_t VREFCON2bits
;
1057 //==============================================================================
1060 //==============================================================================
1063 extern __at(0x0F7C) __sfr VREFCON1
;
1069 unsigned DACNSS
: 1;
1071 unsigned DACPSS0
: 1;
1072 unsigned DACPSS1
: 1;
1075 unsigned DACLPS
: 1;
1082 unsigned DACPSS
: 2;
1087 extern __at(0x0F7C) volatile __VREFCON1bits_t VREFCON1bits
;
1089 #define _DACNSS 0x01
1090 #define _DACPSS0 0x04
1091 #define _DACPSS1 0x08
1093 #define _DACLPS 0x40
1096 //==============================================================================
1099 //==============================================================================
1102 extern __at(0x0F7D) __sfr VREFCON0
;
1126 extern __at(0x0F7D) volatile __VREFCON0bits_t VREFCON0bits
;
1135 //==============================================================================
1138 //==============================================================================
1141 extern __at(0x0F7E) __sfr PMD0
;
1147 unsigned TMR1MD
: 1;
1148 unsigned TMR2MD
: 1;
1149 unsigned TMR3MD
: 1;
1153 unsigned UARTMD
: 1;
1165 unsigned UART1MD
: 1;
1170 extern __at(0x0F7E) volatile __PMD0bits_t PMD0bits
;
1172 #define _TMR1MD 0x01
1173 #define _TMR2MD 0x02
1174 #define _TMR3MD 0x04
1178 #define _UARTMD 0x40
1179 #define _UART1MD 0x40
1181 //==============================================================================
1184 //==============================================================================
1187 extern __at(0x0F7F) __sfr PMD1
;
1193 unsigned CCP1MD
: 1;
1194 unsigned CCP2MD
: 1;
1196 unsigned CMP1MD
: 1;
1197 unsigned CMP2MD
: 1;
1198 unsigned CTMUMD
: 1;
1199 unsigned MSSPMD
: 1;
1211 unsigned SSP1MD
: 1;
1223 unsigned MSSP1MD
: 1;
1228 extern __at(0x0F7F) volatile __PMD1bits_t PMD1bits
;
1230 #define _CCP1MD 0x01
1231 #define _CCP2MD 0x02
1233 #define _CMP1MD 0x08
1234 #define _CMP2MD 0x10
1235 #define _CTMUMD 0x20
1236 #define _MSSPMD 0x40
1237 #define _SSP1MD 0x40
1238 #define _MSSP1MD 0x40
1240 //==============================================================================
1243 //==============================================================================
1246 extern __at(0x0F80) __sfr PORTA
;
1293 unsigned HLVDIN
: 1;
1299 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1301 #define _PORTA_RA0 0x01
1302 #define _PORTA_AN0 0x01
1303 #define _PORTA_RA1 0x02
1304 #define _PORTA_AN1 0x02
1305 #define _PORTA_RA2 0x04
1306 #define _PORTA_AN2 0x04
1307 #define _PORTA_VREFM 0x04
1308 #define _PORTA_RA3 0x08
1309 #define _PORTA_AN3 0x08
1310 #define _PORTA_VREFP 0x08
1311 #define _PORTA_RA4 0x10
1312 #define _PORTA_T0CKI 0x10
1313 #define _PORTA_RA5 0x20
1314 #define _PORTA_AN4 0x20
1315 #define _PORTA_LVDIN 0x20
1316 #define _PORTA_HLVDIN 0x20
1317 #define _PORTA_RA6 0x40
1318 #define _PORTA_OSC2 0x40
1319 #define _PORTA_RA7 0x80
1321 //==============================================================================
1324 //==============================================================================
1327 extern __at(0x0F81) __sfr PORTB
;
1362 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1364 #define _PORTB_RB0 0x01
1365 #define _PORTB_INT0 0x01
1366 #define _PORTB_RB1 0x02
1367 #define _PORTB_INT1 0x02
1368 #define _PORTB_RB2 0x04
1369 #define _PORTB_INT2 0x04
1370 #define _PORTB_RB3 0x08
1371 #define _PORTB_RB4 0x10
1372 #define _PORTB_RB5 0x20
1373 #define _PORTB_PGM 0x20
1374 #define _PORTB_RB6 0x40
1375 #define _PORTB_PGC 0x40
1376 #define _PORTB_RB7 0x80
1377 #define _PORTB_PGD 0x80
1379 //==============================================================================
1382 //==============================================================================
1385 extern __at(0x0F82) __sfr PORTC
;
1415 unsigned T13CKI
: 1;
1426 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1428 #define _PORTC_RC0 0x01
1429 #define _PORTC_T1OSO 0x01
1430 #define _PORTC_T13CKI 0x01
1431 #define _PORTC_RC1 0x02
1432 #define _PORTC_T1OSI 0x02
1433 #define _PORTC_RC2 0x04
1434 #define _PORTC_CCP1 0x04
1435 #define _PORTC_P1A 0x04
1436 #define _PORTC_RC4 0x10
1437 #define _PORTC_RC5 0x20
1438 #define _PORTC_RC6 0x40
1439 #define _PORTC_TX 0x40
1440 #define _PORTC_CK 0x40
1441 #define _PORTC_RC7 0x80
1442 #define _PORTC_RX 0x80
1444 //==============================================================================
1447 //==============================================================================
1450 extern __at(0x0F84) __sfr PORTE
;
1464 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1468 //==============================================================================
1471 //==============================================================================
1474 extern __at(0x0F85) __sfr WPUB
;
1488 extern __at(0x0F85) volatile __WPUBbits_t WPUBbits
;
1499 //==============================================================================
1502 //==============================================================================
1505 extern __at(0x0F86) __sfr IOCB
;
1519 extern __at(0x0F86) volatile __IOCBbits_t IOCBbits
;
1526 //==============================================================================
1529 //==============================================================================
1532 extern __at(0x0F87) __sfr IOCC
;
1546 extern __at(0x0F87) volatile __IOCCbits_t IOCCbits
;
1556 //==============================================================================
1559 //==============================================================================
1562 extern __at(0x0F88) __sfr CTMUICON
;
1570 unsigned ITRIM0
: 1;
1571 unsigned ITRIM1
: 1;
1572 unsigned ITRIM2
: 1;
1573 unsigned ITRIM3
: 1;
1574 unsigned ITRIM4
: 1;
1575 unsigned ITRIM5
: 1;
1591 extern __at(0x0F88) volatile __CTMUICONbits_t CTMUICONbits
;
1595 #define _ITRIM0 0x04
1596 #define _ITRIM1 0x08
1597 #define _ITRIM2 0x10
1598 #define _ITRIM3 0x20
1599 #define _ITRIM4 0x40
1600 #define _ITRIM5 0x80
1602 //==============================================================================
1605 //==============================================================================
1608 extern __at(0x0F89) __sfr LATA
;
1622 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1633 //==============================================================================
1636 //==============================================================================
1639 extern __at(0x0F8A) __sfr LATB
;
1653 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1664 //==============================================================================
1667 //==============================================================================
1670 extern __at(0x0F8B) __sfr LATC
;
1684 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1694 //==============================================================================
1697 //==============================================================================
1700 extern __at(0x0F8E) __sfr CTMUCON1
;
1706 unsigned EDG1STAT
: 1;
1707 unsigned EDG2STAT
: 1;
1708 unsigned EDG1SEL0
: 1;
1709 unsigned EDG1SEL1
: 1;
1710 unsigned EDG1POL
: 1;
1711 unsigned EDG2SEL0
: 1;
1712 unsigned EDG2SEL1
: 1;
1713 unsigned EDG2POL
: 1;
1719 unsigned EDG1SEL
: 2;
1726 unsigned EDG2SEL
: 2;
1731 extern __at(0x0F8E) volatile __CTMUCON1bits_t CTMUCON1bits
;
1733 #define _EDG1STAT 0x01
1734 #define _EDG2STAT 0x02
1735 #define _EDG1SEL0 0x04
1736 #define _EDG1SEL1 0x08
1737 #define _EDG1POL 0x10
1738 #define _EDG2SEL0 0x20
1739 #define _EDG2SEL1 0x40
1740 #define _EDG2POL 0x80
1742 //==============================================================================
1745 //==============================================================================
1748 extern __at(0x0F8E) __sfr CTMUCONL
;
1754 unsigned EDG1STAT
: 1;
1755 unsigned EDG2STAT
: 1;
1756 unsigned EDG1SEL0
: 1;
1757 unsigned EDG1SEL1
: 1;
1758 unsigned EDG1POL
: 1;
1759 unsigned EDG2SEL0
: 1;
1760 unsigned EDG2SEL1
: 1;
1761 unsigned EDG2POL
: 1;
1767 unsigned EDG1SEL
: 2;
1774 unsigned EDG2SEL
: 2;
1779 extern __at(0x0F8E) volatile __CTMUCONLbits_t CTMUCONLbits
;
1781 #define _CTMUCONL_EDG1STAT 0x01
1782 #define _CTMUCONL_EDG2STAT 0x02
1783 #define _CTMUCONL_EDG1SEL0 0x04
1784 #define _CTMUCONL_EDG1SEL1 0x08
1785 #define _CTMUCONL_EDG1POL 0x10
1786 #define _CTMUCONL_EDG2SEL0 0x20
1787 #define _CTMUCONL_EDG2SEL1 0x40
1788 #define _CTMUCONL_EDG2POL 0x80
1790 //==============================================================================
1793 //==============================================================================
1796 extern __at(0x0F8F) __sfr CTMUCON0
;
1802 unsigned CTTRIG
: 1;
1803 unsigned IDISSEN
: 1;
1804 unsigned EDGSEQEN
: 1;
1807 unsigned CTMUSIDL
: 1;
1809 unsigned CTMUEN
: 1;
1814 unsigned TRIGEN
: 1;
1825 extern __at(0x0F8F) volatile __CTMUCON0bits_t CTMUCON0bits
;
1827 #define _CTTRIG 0x01
1828 #define _TRIGEN 0x01
1829 #define _IDISSEN 0x02
1830 #define _EDGSEQEN 0x04
1833 #define _CTMUSIDL 0x20
1835 #define _CTMUEN 0x80
1838 //==============================================================================
1841 //==============================================================================
1844 extern __at(0x0F8F) __sfr CTMUCONH
;
1850 unsigned CTTRIG
: 1;
1851 unsigned IDISSEN
: 1;
1852 unsigned EDGSEQEN
: 1;
1855 unsigned CTMUSIDL
: 1;
1857 unsigned CTMUEN
: 1;
1862 unsigned TRIGEN
: 1;
1873 extern __at(0x0F8F) volatile __CTMUCONHbits_t CTMUCONHbits
;
1875 #define _CTMUCONH_CTTRIG 0x01
1876 #define _CTMUCONH_TRIGEN 0x01
1877 #define _CTMUCONH_IDISSEN 0x02
1878 #define _CTMUCONH_EDGSEQEN 0x04
1879 #define _CTMUCONH_EDGEN 0x08
1880 #define _CTMUCONH_TGEN 0x10
1881 #define _CTMUCONH_CTMUSIDL 0x20
1882 #define _CTMUCONH_SIDL 0x20
1883 #define _CTMUCONH_CTMUEN 0x80
1884 #define _CTMUCONH_ON 0x80
1886 //==============================================================================
1888 extern __at(0x0F90) __sfr CCPR2
;
1889 extern __at(0x0F90) __sfr CCPR2L
;
1890 extern __at(0x0F91) __sfr CCPR2H
;
1892 //==============================================================================
1895 extern __at(0x0F92) __sfr DDRA
;
1901 unsigned TRISA0
: 1;
1902 unsigned TRISA1
: 1;
1903 unsigned TRISA2
: 1;
1904 unsigned TRISA3
: 1;
1905 unsigned TRISA4
: 1;
1906 unsigned TRISA5
: 1;
1907 unsigned TRISA6
: 1;
1908 unsigned TRISA7
: 1;
1924 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1926 #define _TRISA0 0x01
1928 #define _TRISA1 0x02
1930 #define _TRISA2 0x04
1932 #define _TRISA3 0x08
1934 #define _TRISA4 0x10
1936 #define _TRISA5 0x20
1938 #define _TRISA6 0x40
1940 #define _TRISA7 0x80
1943 //==============================================================================
1946 //==============================================================================
1949 extern __at(0x0F92) __sfr TRISA
;
1955 unsigned TRISA0
: 1;
1956 unsigned TRISA1
: 1;
1957 unsigned TRISA2
: 1;
1958 unsigned TRISA3
: 1;
1959 unsigned TRISA4
: 1;
1960 unsigned TRISA5
: 1;
1961 unsigned TRISA6
: 1;
1962 unsigned TRISA7
: 1;
1978 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1980 #define _TRISA_TRISA0 0x01
1981 #define _TRISA_RA0 0x01
1982 #define _TRISA_TRISA1 0x02
1983 #define _TRISA_RA1 0x02
1984 #define _TRISA_TRISA2 0x04
1985 #define _TRISA_RA2 0x04
1986 #define _TRISA_TRISA3 0x08
1987 #define _TRISA_RA3 0x08
1988 #define _TRISA_TRISA4 0x10
1989 #define _TRISA_RA4 0x10
1990 #define _TRISA_TRISA5 0x20
1991 #define _TRISA_RA5 0x20
1992 #define _TRISA_TRISA6 0x40
1993 #define _TRISA_RA6 0x40
1994 #define _TRISA_TRISA7 0x80
1995 #define _TRISA_RA7 0x80
1997 //==============================================================================
2000 //==============================================================================
2003 extern __at(0x0F93) __sfr DDRB
;
2009 unsigned TRISB0
: 1;
2010 unsigned TRISB1
: 1;
2011 unsigned TRISB2
: 1;
2012 unsigned TRISB3
: 1;
2013 unsigned TRISB4
: 1;
2014 unsigned TRISB5
: 1;
2015 unsigned TRISB6
: 1;
2016 unsigned TRISB7
: 1;
2032 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2034 #define _TRISB0 0x01
2036 #define _TRISB1 0x02
2038 #define _TRISB2 0x04
2040 #define _TRISB3 0x08
2042 #define _TRISB4 0x10
2044 #define _TRISB5 0x20
2046 #define _TRISB6 0x40
2048 #define _TRISB7 0x80
2051 //==============================================================================
2054 //==============================================================================
2057 extern __at(0x0F93) __sfr TRISB
;
2063 unsigned TRISB0
: 1;
2064 unsigned TRISB1
: 1;
2065 unsigned TRISB2
: 1;
2066 unsigned TRISB3
: 1;
2067 unsigned TRISB4
: 1;
2068 unsigned TRISB5
: 1;
2069 unsigned TRISB6
: 1;
2070 unsigned TRISB7
: 1;
2086 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2088 #define _TRISB_TRISB0 0x01
2089 #define _TRISB_RB0 0x01
2090 #define _TRISB_TRISB1 0x02
2091 #define _TRISB_RB1 0x02
2092 #define _TRISB_TRISB2 0x04
2093 #define _TRISB_RB2 0x04
2094 #define _TRISB_TRISB3 0x08
2095 #define _TRISB_RB3 0x08
2096 #define _TRISB_TRISB4 0x10
2097 #define _TRISB_RB4 0x10
2098 #define _TRISB_TRISB5 0x20
2099 #define _TRISB_RB5 0x20
2100 #define _TRISB_TRISB6 0x40
2101 #define _TRISB_RB6 0x40
2102 #define _TRISB_TRISB7 0x80
2103 #define _TRISB_RB7 0x80
2105 //==============================================================================
2108 //==============================================================================
2111 extern __at(0x0F94) __sfr DDRC
;
2117 unsigned TRISC0
: 1;
2118 unsigned TRISC1
: 1;
2119 unsigned TRISC2
: 1;
2121 unsigned TRISC4
: 1;
2122 unsigned TRISC5
: 1;
2123 unsigned TRISC6
: 1;
2124 unsigned TRISC7
: 1;
2140 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2142 #define _TRISC0 0x01
2144 #define _TRISC1 0x02
2146 #define _TRISC2 0x04
2148 #define _TRISC4 0x10
2149 #define _TRISC5 0x20
2150 #define _TRISC6 0x40
2152 #define _TRISC7 0x80
2155 //==============================================================================
2158 //==============================================================================
2161 extern __at(0x0F94) __sfr TRISC
;
2167 unsigned TRISC0
: 1;
2168 unsigned TRISC1
: 1;
2169 unsigned TRISC2
: 1;
2171 unsigned TRISC4
: 1;
2172 unsigned TRISC5
: 1;
2173 unsigned TRISC6
: 1;
2174 unsigned TRISC7
: 1;
2190 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2192 #define _TRISC_TRISC0 0x01
2193 #define _TRISC_RC0 0x01
2194 #define _TRISC_TRISC1 0x02
2195 #define _TRISC_RC1 0x02
2196 #define _TRISC_TRISC2 0x04
2197 #define _TRISC_RC2 0x04
2198 #define _TRISC_TRISC4 0x10
2199 #define _TRISC_TRISC5 0x20
2200 #define _TRISC_TRISC6 0x40
2201 #define _TRISC_RC6 0x40
2202 #define _TRISC_TRISC7 0x80
2203 #define _TRISC_RC7 0x80
2205 //==============================================================================
2208 //==============================================================================
2211 extern __at(0x0F97) __sfr CCP2CON
;
2217 unsigned CCP2M0
: 1;
2218 unsigned CCP2M1
: 1;
2219 unsigned CCP2M2
: 1;
2220 unsigned CCP2M3
: 1;
2253 extern __at(0x0F97) volatile __CCP2CONbits_t CCP2CONbits
;
2255 #define _CCP2M0 0x01
2256 #define _CCP2M1 0x02
2257 #define _CCP2M2 0x04
2258 #define _CCP2M3 0x08
2264 //==============================================================================
2267 //==============================================================================
2270 extern __at(0x0F97) __sfr ECCP2CON
;
2276 unsigned CCP2M0
: 1;
2277 unsigned CCP2M1
: 1;
2278 unsigned CCP2M2
: 1;
2279 unsigned CCP2M3
: 1;
2312 extern __at(0x0F97) volatile __ECCP2CONbits_t ECCP2CONbits
;
2314 #define _ECCP2CON_CCP2M0 0x01
2315 #define _ECCP2CON_CCP2M1 0x02
2316 #define _ECCP2CON_CCP2M2 0x04
2317 #define _ECCP2CON_CCP2M3 0x08
2318 #define _ECCP2CON_DC2B0 0x10
2319 #define _ECCP2CON_CCP2Y 0x10
2320 #define _ECCP2CON_DC2B1 0x20
2321 #define _ECCP2CON_CCP2X 0x20
2323 //==============================================================================
2326 //==============================================================================
2329 extern __at(0x0F98) __sfr CM1CON0
;
2370 extern __at(0x0F98) volatile __CM1CON0bits_t CM1CON0bits
;
2388 //==============================================================================
2391 //==============================================================================
2394 extern __at(0x0F99) __sfr CM2CON0
;
2435 extern __at(0x0F99) volatile __CM2CON0bits_t CM2CON0bits
;
2437 #define _CM2CON0_C2CH0 0x01
2438 #define _CM2CON0_CCH0 0x01
2439 #define _CM2CON0_C2CH1 0x02
2440 #define _CM2CON0_CCH1 0x02
2441 #define _CM2CON0_C2R 0x04
2442 #define _CM2CON0_CREF 0x04
2443 #define _CM2CON0_C2SP 0x08
2444 #define _CM2CON0_C2POL 0x10
2445 #define _CM2CON0_CPOL 0x10
2446 #define _CM2CON0_C2OE 0x20
2447 #define _CM2CON0_COE 0x20
2448 #define _CM2CON0_C2OUT 0x40
2449 #define _CM2CON0_COUT2 0x40
2450 #define _CM2CON0_C2ON 0x80
2451 #define _CM2CON0_CON 0x80
2453 //==============================================================================
2456 //==============================================================================
2459 extern __at(0x0F9A) __sfr CM2CON1
;
2463 unsigned C2SYNC
: 1;
2464 unsigned C1SYNC
: 1;
2467 unsigned C2RSEL
: 1;
2468 unsigned C1RSEL
: 1;
2469 unsigned MC2OUT
: 1;
2470 unsigned MC1OUT
: 1;
2473 extern __at(0x0F9A) volatile __CM2CON1bits_t CM2CON1bits
;
2475 #define _C2SYNC 0x01
2476 #define _C1SYNC 0x02
2479 #define _C2RSEL 0x10
2480 #define _C1RSEL 0x20
2481 #define _MC2OUT 0x40
2482 #define _MC1OUT 0x80
2484 //==============================================================================
2487 //==============================================================================
2490 extern __at(0x0F9B) __sfr OSCTUNE
;
2503 unsigned SPLLMULT
: 1;
2513 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2522 #define _SPLLMULT 0x80
2524 //==============================================================================
2527 //==============================================================================
2530 extern __at(0x0F9C) __sfr HLVDCON
;
2536 unsigned HLVDL0
: 1;
2537 unsigned HLVDL1
: 1;
2538 unsigned HLVDL2
: 1;
2539 unsigned HLVDL3
: 1;
2540 unsigned HLVDEN
: 1;
2543 unsigned VDIRMAG
: 1;
2553 extern __at(0x0F9C) volatile __HLVDCONbits_t HLVDCONbits
;
2555 #define _HLVDL0 0x01
2556 #define _HLVDL1 0x02
2557 #define _HLVDL2 0x04
2558 #define _HLVDL3 0x08
2559 #define _HLVDEN 0x10
2562 #define _VDIRMAG 0x80
2564 //==============================================================================
2567 //==============================================================================
2570 extern __at(0x0F9D) __sfr PIE1
;
2576 unsigned TMR1IE
: 1;
2577 unsigned TMR2IE
: 1;
2578 unsigned CCP1IE
: 1;
2591 unsigned SSP1IE
: 1;
2599 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2601 #define _TMR1IE 0x01
2602 #define _TMR2IE 0x02
2603 #define _CCP1IE 0x04
2605 #define _SSP1IE 0x08
2614 //==============================================================================
2617 //==============================================================================
2620 extern __at(0x0F9E) __sfr PIR1
;
2626 unsigned TMR1IF
: 1;
2627 unsigned TMR2IF
: 1;
2628 unsigned CCP1IF
: 1;
2641 unsigned SSP1IF
: 1;
2649 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2651 #define _TMR1IF 0x01
2652 #define _TMR2IF 0x02
2653 #define _CCP1IF 0x04
2655 #define _SSP1IF 0x08
2664 //==============================================================================
2667 //==============================================================================
2670 extern __at(0x0F9F) __sfr IPR1
;
2676 unsigned TMR1IP
: 1;
2677 unsigned TMR2IP
: 1;
2678 unsigned CCP1IP
: 1;
2691 unsigned SSP1IP
: 1;
2699 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2701 #define _TMR1IP 0x01
2702 #define _TMR2IP 0x02
2703 #define _CCP1IP 0x04
2705 #define _SSP1IP 0x08
2714 //==============================================================================
2717 //==============================================================================
2720 extern __at(0x0FA0) __sfr PIE2
;
2726 unsigned CCP2IE
: 1;
2727 unsigned TMR3IE
: 1;
2728 unsigned HLVDIE
: 1;
2733 unsigned OSCFIE
: 1;
2741 unsigned BCL1IE
: 1;
2749 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2751 #define _CCP2IE 0x01
2752 #define _TMR3IE 0x02
2753 #define _HLVDIE 0x04
2756 #define _BCL1IE 0x08
2762 #define _OSCFIE 0x80
2764 //==============================================================================
2767 //==============================================================================
2770 extern __at(0x0FA1) __sfr PIR2
;
2776 unsigned CCP2IF
: 1;
2777 unsigned TMR3IF
: 1;
2778 unsigned HLVDIF
: 1;
2783 unsigned OSCFIF
: 1;
2791 unsigned BCL1IF
: 1;
2799 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2801 #define _CCP2IF 0x01
2802 #define _TMR3IF 0x02
2803 #define _HLVDIF 0x04
2806 #define _BCL1IF 0x08
2812 #define _OSCFIF 0x80
2814 //==============================================================================
2817 //==============================================================================
2820 extern __at(0x0FA2) __sfr IPR2
;
2826 unsigned CCP2IP
: 1;
2827 unsigned TMR3IP
: 1;
2828 unsigned HLVDIP
: 1;
2833 unsigned OSCFIP
: 1;
2841 unsigned BCL1IP
: 1;
2849 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2851 #define _CCP2IP 0x01
2852 #define _TMR3IP 0x02
2853 #define _HLVDIP 0x04
2856 #define _BCL1IP 0x08
2862 #define _OSCFIP 0x80
2864 //==============================================================================
2867 //==============================================================================
2870 extern __at(0x0FA3) __sfr PIE3
;
2874 unsigned TMR1GIE
: 1;
2875 unsigned TMR3GIE
: 1;
2877 unsigned CTMUIE
: 1;
2884 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2886 #define _TMR1GIE 0x01
2887 #define _TMR3GIE 0x02
2889 #define _CTMUIE 0x08
2891 //==============================================================================
2894 //==============================================================================
2897 extern __at(0x0FA4) __sfr PIR3
;
2901 unsigned TMR1GIF
: 1;
2902 unsigned TMR3GIF
: 1;
2904 unsigned CTMUIF
: 1;
2911 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2913 #define _TMR1GIF 0x01
2914 #define _TMR3GIF 0x02
2916 #define _CTMUIF 0x08
2918 //==============================================================================
2921 //==============================================================================
2924 extern __at(0x0FA5) __sfr IPR3
;
2928 unsigned TMR1GIP
: 1;
2929 unsigned TMR3GIP
: 1;
2931 unsigned CTMUIP
: 1;
2938 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2940 #define _TMR1GIP 0x01
2941 #define _TMR3GIP 0x02
2943 #define _CTMUIP 0x08
2945 //==============================================================================
2948 //==============================================================================
2951 extern __at(0x0FA6) __sfr EECON1
;
2965 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2975 //==============================================================================
2977 extern __at(0x0FA7) __sfr EECON2
;
2978 extern __at(0x0FA8) __sfr EEDATA
;
2979 extern __at(0x0FA9) __sfr EEADR
;
2981 //==============================================================================
2984 extern __at(0x0FAB) __sfr RCSTA
;
3013 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3025 //==============================================================================
3028 //==============================================================================
3031 extern __at(0x0FAB) __sfr RCSTA1
;
3060 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3062 #define _RCSTA1_RX9D 0x01
3063 #define _RCSTA1_OERR 0x02
3064 #define _RCSTA1_FERR 0x04
3065 #define _RCSTA1_ADDEN 0x08
3066 #define _RCSTA1_ADEN 0x08
3067 #define _RCSTA1_CREN 0x10
3068 #define _RCSTA1_SREN 0x20
3069 #define _RCSTA1_RX9 0x40
3070 #define _RCSTA1_SPEN 0x80
3072 //==============================================================================
3075 //==============================================================================
3078 extern __at(0x0FAC) __sfr TXSTA
;
3092 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3103 //==============================================================================
3106 //==============================================================================
3109 extern __at(0x0FAC) __sfr TXSTA1
;
3123 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3125 #define _TXSTA1_TX9D 0x01
3126 #define _TXSTA1_TRMT 0x02
3127 #define _TXSTA1_BRGH 0x04
3128 #define _TXSTA1_SENDB 0x08
3129 #define _TXSTA1_SYNC 0x10
3130 #define _TXSTA1_TXEN 0x20
3131 #define _TXSTA1_TX9 0x40
3132 #define _TXSTA1_CSRC 0x80
3134 //==============================================================================
3136 extern __at(0x0FAD) __sfr TXREG
;
3137 extern __at(0x0FAD) __sfr TXREG1
;
3138 extern __at(0x0FAE) __sfr RCREG
;
3139 extern __at(0x0FAE) __sfr RCREG1
;
3141 //==============================================================================
3144 extern __at(0x0FAF) __sfr SPBRG
;
3158 extern __at(0x0FAF) volatile __SPBRGbits_t SPBRGbits
;
3169 //==============================================================================
3172 //==============================================================================
3175 extern __at(0x0FAF) __sfr SPBRG1
;
3189 extern __at(0x0FAF) volatile __SPBRG1bits_t SPBRG1bits
;
3191 #define _SPBRG1_BRG0 0x01
3192 #define _SPBRG1_BRG1 0x02
3193 #define _SPBRG1_BRG2 0x04
3194 #define _SPBRG1_BRG3 0x08
3195 #define _SPBRG1_BRG4 0x10
3196 #define _SPBRG1_BRG5 0x20
3197 #define _SPBRG1_BRG6 0x40
3198 #define _SPBRG1_BRG7 0x80
3200 //==============================================================================
3203 //==============================================================================
3206 extern __at(0x0FB0) __sfr SPBRGH
;
3220 extern __at(0x0FB0) volatile __SPBRGHbits_t SPBRGHbits
;
3231 //==============================================================================
3234 //==============================================================================
3237 extern __at(0x0FB0) __sfr SPBRGH1
;
3251 extern __at(0x0FB0) volatile __SPBRGH1bits_t SPBRGH1bits
;
3253 #define _SPBRGH1_BRG8 0x01
3254 #define _SPBRGH1_BRG9 0x02
3255 #define _SPBRGH1_BRG10 0x04
3256 #define _SPBRGH1_BRG11 0x08
3257 #define _SPBRGH1_BRG12 0x10
3258 #define _SPBRGH1_BRG13 0x20
3259 #define _SPBRGH1_BRG14 0x40
3260 #define _SPBRGH1_BRG15 0x80
3262 //==============================================================================
3265 //==============================================================================
3268 extern __at(0x0FB1) __sfr T3CON
;
3274 unsigned TMR3ON
: 1;
3276 unsigned NOT_T3SYNC
: 1;
3277 unsigned SOSCEN
: 1;
3278 unsigned T3CKPS0
: 1;
3279 unsigned T3CKPS1
: 1;
3280 unsigned TMR3CS0
: 1;
3281 unsigned TMR3CS1
: 1;
3287 unsigned T3RD16
: 1;
3288 unsigned T3SYNC
: 1;
3289 unsigned T3SOSCEN
: 1;
3301 unsigned T3OSCEN
: 1;
3311 unsigned T3CKPS
: 2;
3318 unsigned TMR3CS
: 2;
3322 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3324 #define _T3CON_TMR3ON 0x01
3325 #define _T3CON_RD16 0x02
3326 #define _T3CON_T3RD16 0x02
3327 #define _T3CON_NOT_T3SYNC 0x04
3328 #define _T3CON_T3SYNC 0x04
3329 #define _T3CON_SOSCEN 0x08
3330 #define _T3CON_T3SOSCEN 0x08
3331 #define _T3CON_T3OSCEN 0x08
3332 #define _T3CON_T3CKPS0 0x10
3333 #define _T3CON_T3CKPS1 0x20
3334 #define _T3CON_TMR3CS0 0x40
3335 #define _T3CON_TMR3CS1 0x80
3337 //==============================================================================
3339 extern __at(0x0FB2) __sfr TMR3
;
3340 extern __at(0x0FB2) __sfr TMR3L
;
3341 extern __at(0x0FB3) __sfr TMR3H
;
3343 //==============================================================================
3346 extern __at(0x0FB4) __sfr T3GCON
;
3352 unsigned T3GSS0
: 1;
3353 unsigned T3GSS1
: 1;
3354 unsigned T3GVAL
: 1;
3355 unsigned T3GGO_NOT_T3DONE
: 1;
3356 unsigned T3GSPM
: 1;
3358 unsigned T3GPOL
: 1;
3359 unsigned TMR3GE
: 1;
3379 unsigned NOT_T3DONE
: 1;
3391 unsigned T3DONE
: 1;
3403 unsigned T3GGO_NOT_DONE
: 1;
3417 extern __at(0x0FB4) volatile __T3GCONbits_t T3GCONbits
;
3419 #define _T3GSS0 0x01
3420 #define _T3GSS1 0x02
3421 #define _T3GVAL 0x04
3422 #define _T3GGO_NOT_T3DONE 0x08
3424 #define _NOT_T3DONE 0x08
3425 #define _T3DONE 0x08
3426 #define _T3GGO_NOT_DONE 0x08
3427 #define _T3GSPM 0x10
3429 #define _T3GPOL 0x40
3430 #define _TMR3GE 0x80
3432 //==============================================================================
3435 //==============================================================================
3438 extern __at(0x0FB5) __sfr ACTCON
;
3445 unsigned ACTORS
: 1;
3447 unsigned ACTLOCK
: 1;
3448 unsigned ACTSRC
: 1;
3459 unsigned STLOCK
: 1;
3475 unsigned ACTSEL
: 1;
3479 extern __at(0x0FB5) volatile __ACTCONbits_t ACTCONbits
;
3481 #define _ACTORS 0x02
3484 #define _ACTLOCK 0x08
3485 #define _STLOCK 0x08
3486 #define _ACTSRC 0x10
3493 #define _ACTSEL 0x80
3495 //==============================================================================
3498 //==============================================================================
3501 extern __at(0x0FB5) __sfr STCON
;
3508 unsigned ACTORS
: 1;
3510 unsigned ACTLOCK
: 1;
3511 unsigned ACTSRC
: 1;
3522 unsigned STLOCK
: 1;
3538 unsigned ACTSEL
: 1;
3542 extern __at(0x0FB5) volatile __STCONbits_t STCONbits
;
3544 #define _STCON_ACTORS 0x02
3545 #define _STCON_STOR 0x02
3546 #define _STCON_ACTOR 0x02
3547 #define _STCON_ACTLOCK 0x08
3548 #define _STCON_STLOCK 0x08
3549 #define _STCON_ACTSRC 0x10
3550 #define _STCON_STSRC 0x10
3551 #define _STCON_ACTUD 0x40
3552 #define _STCON_STUD 0x40
3553 #define _STCON_ACTD 0x40
3554 #define _STCON_ACTEN 0x80
3555 #define _STCON_STEN 0x80
3556 #define _STCON_ACTSEL 0x80
3558 //==============================================================================
3561 //==============================================================================
3564 extern __at(0x0FB6) __sfr ECCP1AS
;
3570 unsigned PSS1BD0
: 1;
3571 unsigned PSS1BD1
: 1;
3572 unsigned PSS1AC0
: 1;
3573 unsigned PSS1AC1
: 1;
3574 unsigned ECCP1AS0
: 1;
3575 unsigned ECCP1AS1
: 1;
3576 unsigned ECCP1AS2
: 1;
3577 unsigned ECCP1ASE
: 1;
3582 unsigned PSSBD0
: 1;
3583 unsigned PSSBD1
: 1;
3584 unsigned PSSAC0
: 1;
3585 unsigned PSSAC1
: 1;
3589 unsigned CCP1ASE
: 1;
3600 unsigned PSS1BD
: 2;
3614 unsigned PSS1AC
: 2;
3621 unsigned ECCP1AS
: 3;
3626 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
3628 #define _PSS1BD0 0x01
3629 #define _PSSBD0 0x01
3630 #define _PSS1BD1 0x02
3631 #define _PSSBD1 0x02
3632 #define _PSS1AC0 0x04
3633 #define _PSSAC0 0x04
3634 #define _PSS1AC1 0x08
3635 #define _PSSAC1 0x08
3636 #define _ECCP1AS0 0x10
3637 #define _ECCP1AS1 0x20
3638 #define _ECCP1AS2 0x40
3639 #define _ECCP1ASE 0x80
3640 #define _CCP1ASE 0x80
3642 //==============================================================================
3645 //==============================================================================
3648 extern __at(0x0FB7) __sfr ECCP1DEL
;
3661 unsigned P1RSEN
: 1;
3673 unsigned PR1SEN
: 1;
3683 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
3692 #define _P1RSEN 0x80
3693 #define _PR1SEN 0x80
3695 //==============================================================================
3698 //==============================================================================
3701 extern __at(0x0FB7) __sfr PWM1CON
;
3714 unsigned P1RSEN
: 1;
3726 unsigned PR1SEN
: 1;
3736 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
3738 #define _PWM1CON_PDC0 0x01
3739 #define _PWM1CON_PDC1 0x02
3740 #define _PWM1CON_PDC2 0x04
3741 #define _PWM1CON_PDC3 0x08
3742 #define _PWM1CON_PDC4 0x10
3743 #define _PWM1CON_PDC5 0x20
3744 #define _PWM1CON_PDC6 0x40
3745 #define _PWM1CON_P1RSEN 0x80
3746 #define _PWM1CON_PR1SEN 0x80
3748 //==============================================================================
3751 //==============================================================================
3754 extern __at(0x0FB8) __sfr BAUDCON
;
3767 unsigned ABDOVF
: 1;
3795 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
3807 #define _ABDOVF 0x80
3809 //==============================================================================
3812 //==============================================================================
3815 extern __at(0x0FB8) __sfr BAUDCON1
;
3828 unsigned ABDOVF
: 1;
3856 extern __at(0x0FB8) volatile __BAUDCON1bits_t BAUDCON1bits
;
3858 #define _BAUDCON1_ABDEN 0x01
3859 #define _BAUDCON1_WUE 0x02
3860 #define _BAUDCON1_BRG16 0x08
3861 #define _BAUDCON1_TXCKP 0x10
3862 #define _BAUDCON1_CKTXP 0x10
3863 #define _BAUDCON1_SCKP 0x10
3864 #define _BAUDCON1_RXDTP 0x20
3865 #define _BAUDCON1_DTRXP 0x20
3866 #define _BAUDCON1_RCIDL 0x40
3867 #define _BAUDCON1_RCMT 0x40
3868 #define _BAUDCON1_ABDOVF 0x80
3870 //==============================================================================
3873 //==============================================================================
3876 extern __at(0x0FB9) __sfr PSTR1CON
;
3886 unsigned STRSYNC
: 1;
3898 unsigned STR1SYNC
: 1;
3905 extern __at(0x0FB9) volatile __PSTR1CONbits_t PSTR1CONbits
;
3915 #define _STRSYNC 0x10
3916 #define _STR1SYNC 0x10
3918 //==============================================================================
3921 //==============================================================================
3924 extern __at(0x0FBA) __sfr T2CON
;
3930 unsigned T2CKPS0
: 1;
3931 unsigned T2CKPS1
: 1;
3932 unsigned TMR2ON
: 1;
3933 unsigned T2OUTPS0
: 1;
3934 unsigned T2OUTPS1
: 1;
3935 unsigned T2OUTPS2
: 1;
3936 unsigned T2OUTPS3
: 1;
3942 unsigned T2CKPS
: 2;
3949 unsigned T2OUTPS
: 4;
3954 extern __at(0x0FBA) volatile __T2CONbits_t T2CONbits
;
3956 #define _T2CKPS0 0x01
3957 #define _T2CKPS1 0x02
3958 #define _TMR2ON 0x04
3959 #define _T2OUTPS0 0x08
3960 #define _T2OUTPS1 0x10
3961 #define _T2OUTPS2 0x20
3962 #define _T2OUTPS3 0x40
3964 //==============================================================================
3966 extern __at(0x0FBB) __sfr PR2
;
3967 extern __at(0x0FBC) __sfr TMR2
;
3969 //==============================================================================
3972 extern __at(0x0FBD) __sfr CCP1CON
;
3978 unsigned CCP1M0
: 1;
3979 unsigned CCP1M1
: 1;
3980 unsigned CCP1M2
: 1;
3981 unsigned CCP1M3
: 1;
4020 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4022 #define _CCP1M0 0x01
4023 #define _CCP1M1 0x02
4024 #define _CCP1M2 0x04
4025 #define _CCP1M3 0x08
4033 //==============================================================================
4036 //==============================================================================
4039 extern __at(0x0FBD) __sfr ECCP1CON
;
4045 unsigned CCP1M0
: 1;
4046 unsigned CCP1M1
: 1;
4047 unsigned CCP1M2
: 1;
4048 unsigned CCP1M3
: 1;
4087 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4089 #define _ECCP1CON_CCP1M0 0x01
4090 #define _ECCP1CON_CCP1M1 0x02
4091 #define _ECCP1CON_CCP1M2 0x04
4092 #define _ECCP1CON_CCP1M3 0x08
4093 #define _ECCP1CON_DC1B0 0x10
4094 #define _ECCP1CON_CCP1Y 0x10
4095 #define _ECCP1CON_DC1B1 0x20
4096 #define _ECCP1CON_CCP1X 0x20
4097 #define _ECCP1CON_P1M0 0x40
4098 #define _ECCP1CON_P1M1 0x80
4100 //==============================================================================
4102 extern __at(0x0FBE) __sfr CCPR1
;
4103 extern __at(0x0FBE) __sfr CCPR1L
;
4104 extern __at(0x0FBF) __sfr CCPR1H
;
4106 //==============================================================================
4109 extern __at(0x0FC0) __sfr ADCON2
;
4139 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4149 //==============================================================================
4152 //==============================================================================
4155 extern __at(0x0FC1) __sfr ADCON1
;
4161 unsigned NVCFG0
: 1;
4162 unsigned NVCFG1
: 1;
4163 unsigned PVCFG0
: 1;
4164 unsigned PVCFG1
: 1;
4168 unsigned TRIGSEL
: 1;
4185 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4187 #define _NVCFG0 0x01
4188 #define _NVCFG1 0x02
4189 #define _PVCFG0 0x04
4190 #define _PVCFG1 0x08
4191 #define _TRIGSEL 0x80
4193 //==============================================================================
4196 //==============================================================================
4199 extern __at(0x0FC2) __sfr ADCON0
;
4206 unsigned GO_NOT_DONE
: 1;
4242 unsigned NOT_DONE
: 1;
4252 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4255 #define _GO_NOT_DONE 0x02
4258 #define _NOT_DONE 0x02
4260 //==============================================================================
4262 extern __at(0x0FC3) __sfr ADRESL
;
4263 extern __at(0x0FC4) __sfr ADRESH
;
4265 //==============================================================================
4268 extern __at(0x0FC5) __sfr SSP1CON2
;
4278 unsigned ACKSTAT
: 1;
4282 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4290 #define _ACKSTAT 0x40
4293 //==============================================================================
4296 //==============================================================================
4299 extern __at(0x0FC5) __sfr SSPCON2
;
4309 unsigned ACKSTAT
: 1;
4313 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4315 #define _SSPCON2_SEN 0x01
4316 #define _SSPCON2_RSEN 0x02
4317 #define _SSPCON2_PEN 0x04
4318 #define _SSPCON2_RCEN 0x08
4319 #define _SSPCON2_ACKEN 0x10
4320 #define _SSPCON2_ACKDT 0x20
4321 #define _SSPCON2_ACKSTAT 0x40
4322 #define _SSPCON2_GCEN 0x80
4324 //==============================================================================
4327 //==============================================================================
4330 extern __at(0x0FC6) __sfr SSP1CON1
;
4353 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4364 //==============================================================================
4367 //==============================================================================
4370 extern __at(0x0FC6) __sfr SSPCON
;
4393 extern __at(0x0FC6) volatile __SSPCONbits_t SSPCONbits
;
4395 #define _SSPCON_SSPM0 0x01
4396 #define _SSPCON_SSPM1 0x02
4397 #define _SSPCON_SSPM2 0x04
4398 #define _SSPCON_SSPM3 0x08
4399 #define _SSPCON_CKP 0x10
4400 #define _SSPCON_SSPEN 0x20
4401 #define _SSPCON_SSPOV 0x40
4402 #define _SSPCON_WCOL 0x80
4404 //==============================================================================
4407 //==============================================================================
4410 extern __at(0x0FC6) __sfr SSPCON1
;
4433 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4435 #define _SSPCON1_SSPM0 0x01
4436 #define _SSPCON1_SSPM1 0x02
4437 #define _SSPCON1_SSPM2 0x04
4438 #define _SSPCON1_SSPM3 0x08
4439 #define _SSPCON1_CKP 0x10
4440 #define _SSPCON1_SSPEN 0x20
4441 #define _SSPCON1_SSPOV 0x40
4442 #define _SSPCON1_WCOL 0x80
4444 //==============================================================================
4447 //==============================================================================
4450 extern __at(0x0FC7) __sfr SSP1STAT
;
4456 unsigned R_NOT_W
: 1;
4459 unsigned D_NOT_A
: 1;
4464 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4468 #define _R_NOT_W 0x04
4471 #define _D_NOT_A 0x20
4475 //==============================================================================
4478 //==============================================================================
4481 extern __at(0x0FC7) __sfr SSPSTAT
;
4487 unsigned R_NOT_W
: 1;
4490 unsigned D_NOT_A
: 1;
4495 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4497 #define _SSPSTAT_BF 0x01
4498 #define _SSPSTAT_UA 0x02
4499 #define _SSPSTAT_R_NOT_W 0x04
4500 #define _SSPSTAT_S 0x08
4501 #define _SSPSTAT_P 0x10
4502 #define _SSPSTAT_D_NOT_A 0x20
4503 #define _SSPSTAT_CKE 0x40
4504 #define _SSPSTAT_SMP 0x80
4506 //==============================================================================
4509 //==============================================================================
4512 extern __at(0x0FC8) __sfr SSP1ADD
;
4516 unsigned SSP1ADD0
: 1;
4517 unsigned SSP1ADD1
: 1;
4518 unsigned SSP1ADD2
: 1;
4519 unsigned SSP1ADD3
: 1;
4520 unsigned SSP1ADD4
: 1;
4521 unsigned SSP1ADD5
: 1;
4522 unsigned SSP1ADD6
: 1;
4523 unsigned SSP1ADD7
: 1;
4526 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
4528 #define _SSP1ADD0 0x01
4529 #define _SSP1ADD1 0x02
4530 #define _SSP1ADD2 0x04
4531 #define _SSP1ADD3 0x08
4532 #define _SSP1ADD4 0x10
4533 #define _SSP1ADD5 0x20
4534 #define _SSP1ADD6 0x40
4535 #define _SSP1ADD7 0x80
4537 //==============================================================================
4540 //==============================================================================
4543 extern __at(0x0FC8) __sfr SSPADD
;
4547 unsigned SSP1ADD0
: 1;
4548 unsigned SSP1ADD1
: 1;
4549 unsigned SSP1ADD2
: 1;
4550 unsigned SSP1ADD3
: 1;
4551 unsigned SSP1ADD4
: 1;
4552 unsigned SSP1ADD5
: 1;
4553 unsigned SSP1ADD6
: 1;
4554 unsigned SSP1ADD7
: 1;
4557 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
4559 #define _SSPADD_SSP1ADD0 0x01
4560 #define _SSPADD_SSP1ADD1 0x02
4561 #define _SSPADD_SSP1ADD2 0x04
4562 #define _SSPADD_SSP1ADD3 0x08
4563 #define _SSPADD_SSP1ADD4 0x10
4564 #define _SSPADD_SSP1ADD5 0x20
4565 #define _SSPADD_SSP1ADD6 0x40
4566 #define _SSPADD_SSP1ADD7 0x80
4568 //==============================================================================
4570 extern __at(0x0FC9) __sfr SSP1BUF
;
4571 extern __at(0x0FC9) __sfr SSPBUF
;
4573 //==============================================================================
4576 extern __at(0x0FCA) __sfr SSP1MSK
;
4580 unsigned SSP1MSK0
: 1;
4581 unsigned SSP1MSK1
: 1;
4582 unsigned SSP1MSK2
: 1;
4583 unsigned SSP1MSK3
: 1;
4584 unsigned SSP1MSK4
: 1;
4585 unsigned SSP1MSK5
: 1;
4586 unsigned SSP1MSK6
: 1;
4587 unsigned SSP1MSK7
: 1;
4590 extern __at(0x0FCA) volatile __SSP1MSKbits_t SSP1MSKbits
;
4592 #define _SSP1MSK0 0x01
4593 #define _SSP1MSK1 0x02
4594 #define _SSP1MSK2 0x04
4595 #define _SSP1MSK3 0x08
4596 #define _SSP1MSK4 0x10
4597 #define _SSP1MSK5 0x20
4598 #define _SSP1MSK6 0x40
4599 #define _SSP1MSK7 0x80
4601 //==============================================================================
4604 //==============================================================================
4607 extern __at(0x0FCA) __sfr SSPMSK
;
4611 unsigned SSP1MSK0
: 1;
4612 unsigned SSP1MSK1
: 1;
4613 unsigned SSP1MSK2
: 1;
4614 unsigned SSP1MSK3
: 1;
4615 unsigned SSP1MSK4
: 1;
4616 unsigned SSP1MSK5
: 1;
4617 unsigned SSP1MSK6
: 1;
4618 unsigned SSP1MSK7
: 1;
4621 extern __at(0x0FCA) volatile __SSPMSKbits_t SSPMSKbits
;
4623 #define _SSPMSK_SSP1MSK0 0x01
4624 #define _SSPMSK_SSP1MSK1 0x02
4625 #define _SSPMSK_SSP1MSK2 0x04
4626 #define _SSPMSK_SSP1MSK3 0x08
4627 #define _SSPMSK_SSP1MSK4 0x10
4628 #define _SSPMSK_SSP1MSK5 0x20
4629 #define _SSPMSK_SSP1MSK6 0x40
4630 #define _SSPMSK_SSP1MSK7 0x80
4632 //==============================================================================
4635 //==============================================================================
4638 extern __at(0x0FCB) __sfr SSP1CON3
;
4649 unsigned ACKTIM
: 1;
4652 extern __at(0x0FCB) volatile __SSP1CON3bits_t SSP1CON3bits
;
4661 #define _ACKTIM 0x80
4663 //==============================================================================
4666 //==============================================================================
4669 extern __at(0x0FCB) __sfr SSPCON3
;
4680 unsigned ACKTIM
: 1;
4683 extern __at(0x0FCB) volatile __SSPCON3bits_t SSPCON3bits
;
4685 #define _SSPCON3_DHEN 0x01
4686 #define _SSPCON3_AHEN 0x02
4687 #define _SSPCON3_SBCDE 0x04
4688 #define _SSPCON3_SDAHT 0x08
4689 #define _SSPCON3_BOEN 0x10
4690 #define _SSPCON3_SCIE 0x20
4691 #define _SSPCON3_PCIE 0x40
4692 #define _SSPCON3_ACKTIM 0x80
4694 //==============================================================================
4697 //==============================================================================
4700 extern __at(0x0FCC) __sfr T1GCON
;
4706 unsigned T1GSS0
: 1;
4707 unsigned T1GSS1
: 1;
4708 unsigned T1GVAL
: 1;
4709 unsigned T1GGO_NOT_T1DONE
: 1;
4710 unsigned T1GSPM
: 1;
4712 unsigned T1GPOL
: 1;
4713 unsigned TMR1GE
: 1;
4733 unsigned NOT_T1DONE
: 1;
4745 unsigned T1DONE
: 1;
4757 unsigned T1GGO_NOT_DONE
: 1;
4771 extern __at(0x0FCC) volatile __T1GCONbits_t T1GCONbits
;
4773 #define _T1GSS0 0x01
4774 #define _T1GSS1 0x02
4775 #define _T1GVAL 0x04
4776 #define _T1GGO_NOT_T1DONE 0x08
4778 #define _NOT_T1DONE 0x08
4779 #define _T1DONE 0x08
4780 #define _T1GGO_NOT_DONE 0x08
4781 #define _T1GSPM 0x10
4783 #define _T1GPOL 0x40
4784 #define _TMR1GE 0x80
4786 //==============================================================================
4789 //==============================================================================
4792 extern __at(0x0FCD) __sfr T1CON
;
4798 unsigned TMR1ON
: 1;
4800 unsigned NOT_T1SYNC
: 1;
4801 unsigned SOSCEN
: 1;
4802 unsigned T1CKPS0
: 1;
4803 unsigned T1CKPS1
: 1;
4804 unsigned TMR1CS0
: 1;
4805 unsigned TMR1CS1
: 1;
4811 unsigned T1RD16
: 1;
4812 unsigned T1SYNC
: 1;
4813 unsigned T1SOSCEN
: 1;
4825 unsigned T1OSCEN
: 1;
4835 unsigned T1CKPS
: 2;
4842 unsigned TMR1CS
: 2;
4846 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
4848 #define _TMR1ON 0x01
4850 #define _T1RD16 0x02
4851 #define _NOT_T1SYNC 0x04
4852 #define _T1SYNC 0x04
4853 #define _SOSCEN 0x08
4854 #define _T1SOSCEN 0x08
4855 #define _T1OSCEN 0x08
4856 #define _T1CKPS0 0x10
4857 #define _T1CKPS1 0x20
4858 #define _TMR1CS0 0x40
4859 #define _TMR1CS1 0x80
4861 //==============================================================================
4863 extern __at(0x0FCE) __sfr TMR1
;
4864 extern __at(0x0FCE) __sfr TMR1L
;
4865 extern __at(0x0FCF) __sfr TMR1H
;
4867 //==============================================================================
4870 extern __at(0x0FD0) __sfr RCON
;
4876 unsigned NOT_BOR
: 1;
4877 unsigned NOT_POR
: 1;
4878 unsigned NOT_PD
: 1;
4879 unsigned NOT_TO
: 1;
4880 unsigned NOT_RI
: 1;
4882 unsigned SBOREN
: 1;
4899 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
4901 #define _NOT_BOR 0x01
4903 #define _NOT_POR 0x02
4905 #define _NOT_PD 0x04
4907 #define _NOT_TO 0x08
4909 #define _NOT_RI 0x10
4911 #define _SBOREN 0x40
4914 //==============================================================================
4917 //==============================================================================
4920 extern __at(0x0FD1) __sfr WDTCON
;
4926 unsigned SWDTEN
: 1;
4949 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
4951 #define _SWDTEN 0x01
4954 //==============================================================================
4957 //==============================================================================
4960 extern __at(0x0FD2) __sfr OSCCON2
;
4964 unsigned LFIOFS
: 1;
4965 unsigned HFIOFR
: 1;
4967 unsigned SOSCGO
: 1;
4969 unsigned INTSRC
: 1;
4970 unsigned SOSCRUN
: 1;
4971 unsigned PLLRDY
: 1;
4974 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
4976 #define _LFIOFS 0x01
4977 #define _HFIOFR 0x02
4979 #define _SOSCGO 0x08
4981 #define _INTSRC 0x20
4982 #define _SOSCRUN 0x40
4983 #define _PLLRDY 0x80
4985 //==============================================================================
4988 //==============================================================================
4991 extern __at(0x0FD3) __sfr OSCCON
;
4999 unsigned HFIOFS
: 1;
5033 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5037 #define _HFIOFS 0x04
5045 //==============================================================================
5048 //==============================================================================
5051 extern __at(0x0FD5) __sfr T0CON
;
5063 unsigned T08BIT
: 1;
5064 unsigned TMR0ON
: 1;
5074 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5082 #define _T08BIT 0x40
5083 #define _TMR0ON 0x80
5085 //==============================================================================
5087 extern __at(0x0FD6) __sfr TMR0
;
5088 extern __at(0x0FD6) __sfr TMR0L
;
5089 extern __at(0x0FD7) __sfr TMR0H
;
5091 //==============================================================================
5094 extern __at(0x0FD8) __sfr STATUS
;
5108 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5116 //==============================================================================
5118 extern __at(0x0FD9) __sfr FSR2L
;
5119 extern __at(0x0FDA) __sfr FSR2H
;
5120 extern __at(0x0FDB) __sfr PLUSW2
;
5121 extern __at(0x0FDC) __sfr PREINC2
;
5122 extern __at(0x0FDD) __sfr POSTDEC2
;
5123 extern __at(0x0FDE) __sfr POSTINC2
;
5124 extern __at(0x0FDF) __sfr INDF2
;
5125 extern __at(0x0FE0) __sfr BSR
;
5126 extern __at(0x0FE1) __sfr FSR1L
;
5127 extern __at(0x0FE2) __sfr FSR1H
;
5128 extern __at(0x0FE3) __sfr PLUSW1
;
5129 extern __at(0x0FE4) __sfr PREINC1
;
5130 extern __at(0x0FE5) __sfr POSTDEC1
;
5131 extern __at(0x0FE6) __sfr POSTINC1
;
5132 extern __at(0x0FE7) __sfr INDF1
;
5133 extern __at(0x0FE8) __sfr WREG
;
5134 extern __at(0x0FE9) __sfr FSR0L
;
5135 extern __at(0x0FEA) __sfr FSR0H
;
5136 extern __at(0x0FEB) __sfr PLUSW0
;
5137 extern __at(0x0FEC) __sfr PREINC0
;
5138 extern __at(0x0FED) __sfr POSTDEC0
;
5139 extern __at(0x0FEE) __sfr POSTINC0
;
5140 extern __at(0x0FEF) __sfr INDF0
;
5142 //==============================================================================
5145 extern __at(0x0FF0) __sfr INTCON3
;
5151 unsigned INT1IF
: 1;
5152 unsigned INT2IF
: 1;
5154 unsigned INT1IE
: 1;
5155 unsigned INT2IE
: 1;
5157 unsigned INT1IP
: 1;
5158 unsigned INT2IP
: 1;
5174 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5176 #define _INT1IF 0x01
5178 #define _INT2IF 0x02
5180 #define _INT1IE 0x08
5182 #define _INT2IE 0x10
5184 #define _INT1IP 0x40
5186 #define _INT2IP 0x80
5189 //==============================================================================
5192 //==============================================================================
5195 extern __at(0x0FF1) __sfr INTCON2
;
5203 unsigned TMR0IP
: 1;
5205 unsigned INTEDG2
: 1;
5206 unsigned INTEDG1
: 1;
5207 unsigned INTEDG0
: 1;
5208 unsigned NOT_RBPU
: 1;
5224 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5227 #define _TMR0IP 0x04
5229 #define _INTEDG2 0x10
5230 #define _INTEDG1 0x20
5231 #define _INTEDG0 0x40
5232 #define _NOT_RBPU 0x80
5235 //==============================================================================
5238 //==============================================================================
5241 extern __at(0x0FF2) __sfr INTCON
;
5248 unsigned INT0IF
: 1;
5249 unsigned TMR0IF
: 1;
5251 unsigned INT0IE
: 1;
5252 unsigned TMR0IE
: 1;
5253 unsigned PEIE_GIEL
: 1;
5254 unsigned GIE_GIEH
: 1;
5282 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5285 #define _INT0IF 0x02
5287 #define _TMR0IF 0x04
5290 #define _INT0IE 0x10
5292 #define _TMR0IE 0x20
5294 #define _PEIE_GIEL 0x40
5297 #define _GIE_GIEH 0x80
5301 //==============================================================================
5303 extern __at(0x0FF3) __sfr PROD
;
5304 extern __at(0x0FF3) __sfr PRODL
;
5305 extern __at(0x0FF4) __sfr PRODH
;
5306 extern __at(0x0FF5) __sfr TABLAT
;
5307 extern __at(0x0FF6) __sfr TBLPTR
;
5308 extern __at(0x0FF6) __sfr TBLPTRL
;
5309 extern __at(0x0FF7) __sfr TBLPTRH
;
5310 extern __at(0x0FF8) __sfr TBLPTRU
;
5311 extern __at(0x0FF9) __sfr PC
;
5312 extern __at(0x0FF9) __sfr PCL
;
5313 extern __at(0x0FFA) __sfr PCLATH
;
5314 extern __at(0x0FFB) __sfr PCLATU
;
5316 //==============================================================================
5319 extern __at(0x0FFC) __sfr STKPTR
;
5331 unsigned STKUNF
: 1;
5332 unsigned STKFUL
: 1;
5344 unsigned STKOVF
: 1;
5354 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5361 #define _STKUNF 0x40
5362 #define _STKFUL 0x80
5363 #define _STKOVF 0x80
5365 //==============================================================================
5367 extern __at(0x0FFD) __sfr TOS
;
5368 extern __at(0x0FFD) __sfr TOSL
;
5369 extern __at(0x0FFE) __sfr TOSH
;
5370 extern __at(0x0FFF) __sfr TOSU
;
5372 //==============================================================================
5374 // Configuration Bits
5376 //==============================================================================
5378 #define __CONFIG1L 0x300000
5379 #define __CONFIG1H 0x300001
5380 #define __CONFIG2L 0x300002
5381 #define __CONFIG2H 0x300003
5382 #define __CONFIG3H 0x300005
5383 #define __CONFIG4L 0x300006
5384 #define __CONFIG5L 0x300008
5385 #define __CONFIG5H 0x300009
5386 #define __CONFIG6L 0x30000A
5387 #define __CONFIG6H 0x30000B
5388 #define __CONFIG7L 0x30000C
5389 #define __CONFIG7H 0x30000D
5391 //----------------------------- CONFIG1L Options -------------------------------
5393 #define _PLLSEL_PLL4X_1L 0xFE // 4x clock multiplier.
5394 #define _PLLSEL_PLL3X_1L 0xFF // 3x clock multiplier.
5395 #define _CFGPLLEN_OFF_1L 0xFD // PLL Disabled (firmware controlled).
5396 #define _CFGPLLEN_ON_1L 0xFF // PLL Enabled.
5397 #define _CPUDIV_NOCLKDIV_1L 0xE7 // CPU uses system clock (no divide).
5398 #define _CPUDIV_CLKDIV2_1L 0xEF // CPU uses system clock divided by 2.
5399 #define _CPUDIV_CLKDIV3_1L 0xF7 // CPU uses system clock divided by 3.
5400 #define _CPUDIV_CLKDIV6_1L 0xFF // CPU uses system clock divided by 6.
5401 #define _LS48MHZ_SYS24X4_1L 0xDF // System clock at 24 MHz, USB clock divider is set to 4.
5402 #define _LS48MHZ_SYS48X8_1L 0xFF // System clock at 48 MHz, USB clock divider is set to 8.
5404 //----------------------------- CONFIG1H Options -------------------------------
5406 #define _FOSC_LP_1H 0xF0 // LP oscillator.
5407 #define _FOSC_XT_1H 0xF1 // XT oscillator.
5408 #define _FOSC_HSH_1H 0xF2 // HS oscillator, high power 16MHz to 25MHz.
5409 #define _FOSC_HSM_1H 0xF3 // HS oscillator, medium power 4MHz to 16MHz.
5410 #define _FOSC_ECHCLKO_1H 0xF4 // EC oscillator, high power 16MHz to 48MHz, clock output on OSC2.
5411 #define _FOSC_ECHIO_1H 0xF5 // EC oscillator, high power 16MHz to 48MHz.
5412 #define _FOSC_RCCLKO_1H 0xF6 // External RC oscillator, clock output on OSC2.
5413 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
5414 #define _FOSC_INTOSCIO_1H 0xF8 // Internal oscillator.
5415 #define _FOSC_INTOSCCLKO_1H 0xF9 // Internal oscillator, clock output on OSC2.
5416 #define _FOSC_ECMCLKO_1H 0xFA // EC oscillator, medium power 4MHz to 16MHz, clock output on OSC2.
5417 #define _FOSC_ECMIO_1H 0xFB // EC oscillator, medium power 4MHz to 16MHz.
5418 #define _FOSC_ECLCLKO_1H 0xFC // EC oscillator, low power <4MHz, clock output on OSC2.
5419 #define _FOSC_ECLIO_1H 0xFD // EC oscillator, low power <4MHz.
5420 #define _PCLKEN_OFF_1H 0xDF // Primary oscillator shutdown firmware controlled.
5421 #define _PCLKEN_ON_1H 0xFF // Primary oscillator enabled.
5422 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
5423 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
5424 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
5425 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
5427 //----------------------------- CONFIG2L Options -------------------------------
5429 #define _nPWRTEN_ON_2L 0xFE // Power up timer enabled.
5430 #define _nPWRTEN_OFF_2L 0xFF // Power up timer disabled.
5431 #define _BOREN_OFF_2L 0xF9 // BOR disabled in hardware (SBOREN is ignored).
5432 #define _BOREN_ON_2L 0xFB // BOR controlled by firmware (SBOREN is enabled).
5433 #define _BOREN_NOSLP_2L 0xFD // BOR enabled in hardware, disabled in Sleep mode (SBOREN is ignored).
5434 #define _BOREN_SBORDIS_2L 0xFF // BOR enabled in hardware (SBOREN is ignored).
5435 #define _BORV_285_2L 0xE7 // BOR set to 2.85V nominal.
5436 #define _BORV_250_2L 0xEF // BOR set to 2.5V nominal.
5437 #define _BORV_220_2L 0xF7 // BOR set to 2.2V nominal.
5438 #define _BORV_190_2L 0xFF // BOR set to 1.9V nominal.
5439 #define _nLPBOR_ON_2L 0xBF // Low-Power Brown-out Reset enabled.
5440 #define _nLPBOR_OFF_2L 0xFF // Low-Power Brown-out Reset disabled.
5442 //----------------------------- CONFIG2H Options -------------------------------
5444 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware (SWDTEN ignored).
5445 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled in hardware, disabled in Sleep mode (SWDTEN ignored).
5446 #define _WDTEN_SWON_2H 0xFE // WDT controlled by firmware (SWDTEN enabled).
5447 #define _WDTEN_ON_2H 0xFF // WDT enabled in hardware (SWDTEN ignored).
5448 #define _WDTPS_1_2H 0xC3 // 1:1.
5449 #define _WDTPS_2_2H 0xC7 // 1:2.
5450 #define _WDTPS_4_2H 0xCB // 1:4.
5451 #define _WDTPS_8_2H 0xCF // 1:8.
5452 #define _WDTPS_16_2H 0xD3 // 1:16.
5453 #define _WDTPS_32_2H 0xD7 // 1:32.
5454 #define _WDTPS_64_2H 0xDB // 1:64.
5455 #define _WDTPS_128_2H 0xDF // 1:128.
5456 #define _WDTPS_256_2H 0xE3 // 1:256.
5457 #define _WDTPS_512_2H 0xE7 // 1:512.
5458 #define _WDTPS_1024_2H 0xEB // 1:1024.
5459 #define _WDTPS_2048_2H 0xEF // 1:2048.
5460 #define _WDTPS_4096_2H 0xF3 // 1:4096.
5461 #define _WDTPS_8192_2H 0xF7 // 1:8192.
5462 #define _WDTPS_16384_2H 0xFB // 1:16384.
5463 #define _WDTPS_32768_2H 0xFF // 1:32768.
5465 //----------------------------- CONFIG3H Options -------------------------------
5467 #define _CCP2MX_RB3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
5468 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
5469 #define _PBADEN_OFF_3H 0xFD // PORTB<5:0> pins are configured as digital I/O on Reset.
5470 #define _PBADEN_ON_3H 0xFF // PORTB<5:0> pins are configured as analog input channels on Reset.
5471 #define _T3CMX_RB5_3H 0xEF // T3CKI function is on RB5.
5472 #define _T3CMX_RC0_3H 0xFF // T3CKI function is on RC0.
5473 #define _SDOMX_RC7_3H 0xBF // SDO function is on RC7.
5474 #define _SDOMX_RB3_3H 0xFF // SDO function is on RB3.
5475 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; external MCLR disabled.
5476 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input disabled.
5478 //----------------------------- CONFIG4L Options -------------------------------
5480 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
5481 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
5482 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
5483 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled if MCLRE is also 1.
5484 #define _ICPRT_OFF_4L 0xDF // ICPORT disabled.
5485 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled.
5486 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
5487 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
5488 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
5490 //----------------------------- CONFIG5L Options -------------------------------
5492 #define _CP0_ON_5L 0xFE // Block 0 is code-protected.
5493 #define _CP0_OFF_5L 0xFF // Block 0 is not code-protected.
5494 #define _CP1_ON_5L 0xFD // Block 1 is code-protected.
5495 #define _CP1_OFF_5L 0xFF // Block 1 is not code-protected.
5496 #define _CP2_ON_5L 0xFB // Block 2 is code-protected.
5497 #define _CP2_OFF_5L 0xFF // Block 2 is not code-protected.
5498 #define _CP3_ON_5L 0xF7 // Block 3 is code-protected.
5499 #define _CP3_OFF_5L 0xFF // Block 3 is not code-protected.
5501 //----------------------------- CONFIG5H Options -------------------------------
5503 #define _CPB_ON_5H 0xBF // Boot block is code-protected.
5504 #define _CPB_OFF_5H 0xFF // Boot block is not code-protected.
5505 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
5506 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
5508 //----------------------------- CONFIG6L Options -------------------------------
5510 #define _WRT0_ON_6L 0xFE // Block 0 (0800-1FFFh) is write-protected.
5511 #define _WRT0_OFF_6L 0xFF // Block 0 (0800-1FFFh) is not write-protected.
5512 #define _WRT1_ON_6L 0xFD // Block 1 (2000-3FFFh) is write-protected.
5513 #define _WRT1_OFF_6L 0xFF // Block 1 (2000-3FFFh) is not write-protected.
5514 #define _WRT2_ON_6L 0xFB // Block 2 (04000-5FFFh) is write-protected.
5515 #define _WRT2_OFF_6L 0xFF // Block 2 (04000-5FFFh) is not write-protected.
5516 #define _WRT3_ON_6L 0xF7 // Block 3 (06000-7FFFh) is write-protected.
5517 #define _WRT3_OFF_6L 0xFF // Block 3 (06000-7FFFh) is not write-protected.
5519 //----------------------------- CONFIG6H Options -------------------------------
5521 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
5522 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
5523 #define _WRTB_ON_6H 0xBF // Boot block (0000-7FFh) is write-protected.
5524 #define _WRTB_OFF_6H 0xFF // Boot block (0000-7FFh) is not write-protected.
5525 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
5526 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
5528 //----------------------------- CONFIG7L Options -------------------------------
5530 #define _EBTR0_ON_7L 0xFE // Block 0 is protected from table reads executed in other blocks.
5531 #define _EBTR0_OFF_7L 0xFF // Block 0 is not protected from table reads executed in other blocks.
5532 #define _EBTR1_ON_7L 0xFD // Block 1 is protected from table reads executed in other blocks.
5533 #define _EBTR1_OFF_7L 0xFF // Block 1 is not protected from table reads executed in other blocks.
5534 #define _EBTR2_ON_7L 0xFB // Block 2 is protected from table reads executed in other blocks.
5535 #define _EBTR2_OFF_7L 0xFF // Block 2 is not protected from table reads executed in other blocks.
5536 #define _EBTR3_ON_7L 0xF7 // Block 3 is protected from table reads executed in other blocks.
5537 #define _EBTR3_OFF_7L 0xFF // Block 3 is not protected from table reads executed in other blocks.
5539 //----------------------------- CONFIG7H Options -------------------------------
5541 #define _EBTRB_ON_7H 0xBF // Boot block is protected from table reads executed in other blocks.
5542 #define _EBTRB_OFF_7H 0xFF // Boot block is not protected from table reads executed in other blocks.
5544 //==============================================================================
5546 #define __DEVID1 0x3FFFFE
5547 #define __DEVID2 0x3FFFFF
5549 #define __IDLOC0 0x200000
5550 #define __IDLOC1 0x200001
5551 #define __IDLOC2 0x200002
5552 #define __IDLOC3 0x200003
5553 #define __IDLOC4 0x200004
5554 #define __IDLOC5 0x200005
5555 #define __IDLOC6 0x200006
5556 #define __IDLOC7 0x200007
5558 #endif // #ifndef __PIC18F25K50_H__