2 * This declarations of the PIC18F2620 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:45 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F2620_H__
26 #define __PIC18F2620_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_RA1 0x02
121 #define _PORTA_RA2 0x04
122 #define _PORTA_RA3 0x08
123 #define _PORTA_RA4 0x10
124 #define _PORTA_T0CKI 0x10
125 #define _PORTA_RA5 0x20
126 #define _PORTA_AN4 0x20
127 #define _PORTA_SS 0x20
128 #define _PORTA_NOT_SS 0x20
129 #define _PORTA_LVDIN 0x20
130 #define _PORTA_HLVDIN 0x20
131 #define _PORTA_RA6 0x40
132 #define _PORTA_RA7 0x80
134 //==============================================================================
137 //==============================================================================
140 extern __at(0x0F81) __sfr PORTB
;
193 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
195 #define _PORTB_RB0 0x01
196 #define _PORTB_INT0 0x01
197 #define _PORTB_AN12 0x01
198 #define _PORTB_RB1 0x02
199 #define _PORTB_INT1 0x02
200 #define _PORTB_AN10 0x02
201 #define _PORTB_RB2 0x04
202 #define _PORTB_INT2 0x04
203 #define _PORTB_AN8 0x04
204 #define _PORTB_RB3 0x08
205 #define _PORTB_CCP2 0x08
206 #define _PORTB_AN9 0x08
207 #define _PORTB_RB4 0x10
208 #define _PORTB_KBI0 0x10
209 #define _PORTB_AN11 0x10
210 #define _PORTB_RB5 0x20
211 #define _PORTB_KBI1 0x20
212 #define _PORTB_PGM 0x20
213 #define _PORTB_RB6 0x40
214 #define _PORTB_KBI2 0x40
215 #define _PORTB_PGC 0x40
216 #define _PORTB_RB7 0x80
217 #define _PORTB_KBI3 0x80
218 #define _PORTB_PGD 0x80
220 //==============================================================================
223 //==============================================================================
226 extern __at(0x0F82) __sfr PORTC
;
279 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
281 #define _PORTC_RC0 0x01
282 #define _PORTC_T1OSO 0x01
283 #define _PORTC_T13CKI 0x01
284 #define _PORTC_T1CKI 0x01
285 #define _PORTC_RC1 0x02
286 #define _PORTC_T1OSI 0x02
287 #define _PORTC_CCP2 0x02
288 #define _PORTC_RC2 0x04
289 #define _PORTC_CCP1 0x04
290 #define _PORTC_RC3 0x08
291 #define _PORTC_SCK 0x08
292 #define _PORTC_SCL 0x08
293 #define _PORTC_RC4 0x10
294 #define _PORTC_SDI 0x10
295 #define _PORTC_SDA 0x10
296 #define _PORTC_RC5 0x20
297 #define _PORTC_SDO 0x20
298 #define _PORTC_RC6 0x40
299 #define _PORTC_TX 0x40
300 #define _PORTC_CK 0x40
301 #define _PORTC_RC7 0x80
302 #define _PORTC_RX 0x80
304 //==============================================================================
307 //==============================================================================
310 extern __at(0x0F84) __sfr PORTE
;
343 unsigned NOT_MCLR
: 1;
363 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
367 #define _NOT_MCLR 0x08
370 //==============================================================================
373 //==============================================================================
376 extern __at(0x0F89) __sfr LATA
;
390 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
401 //==============================================================================
404 //==============================================================================
407 extern __at(0x0F8A) __sfr LATB
;
421 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
432 //==============================================================================
435 //==============================================================================
438 extern __at(0x0F8B) __sfr LATC
;
452 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
463 //==============================================================================
466 //==============================================================================
469 extern __at(0x0F92) __sfr DDRA
;
498 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
517 //==============================================================================
520 //==============================================================================
523 extern __at(0x0F92) __sfr TRISA
;
552 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
554 #define _TRISA_TRISA0 0x01
555 #define _TRISA_RA0 0x01
556 #define _TRISA_TRISA1 0x02
557 #define _TRISA_RA1 0x02
558 #define _TRISA_TRISA2 0x04
559 #define _TRISA_RA2 0x04
560 #define _TRISA_TRISA3 0x08
561 #define _TRISA_RA3 0x08
562 #define _TRISA_TRISA4 0x10
563 #define _TRISA_RA4 0x10
564 #define _TRISA_TRISA5 0x20
565 #define _TRISA_RA5 0x20
566 #define _TRISA_TRISA6 0x40
567 #define _TRISA_RA6 0x40
568 #define _TRISA_TRISA7 0x80
569 #define _TRISA_RA7 0x80
571 //==============================================================================
574 //==============================================================================
577 extern __at(0x0F93) __sfr DDRB
;
606 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
625 //==============================================================================
628 //==============================================================================
631 extern __at(0x0F93) __sfr TRISB
;
660 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
662 #define _TRISB_TRISB0 0x01
663 #define _TRISB_RB0 0x01
664 #define _TRISB_TRISB1 0x02
665 #define _TRISB_RB1 0x02
666 #define _TRISB_TRISB2 0x04
667 #define _TRISB_RB2 0x04
668 #define _TRISB_TRISB3 0x08
669 #define _TRISB_RB3 0x08
670 #define _TRISB_TRISB4 0x10
671 #define _TRISB_RB4 0x10
672 #define _TRISB_TRISB5 0x20
673 #define _TRISB_RB5 0x20
674 #define _TRISB_TRISB6 0x40
675 #define _TRISB_RB6 0x40
676 #define _TRISB_TRISB7 0x80
677 #define _TRISB_RB7 0x80
679 //==============================================================================
682 //==============================================================================
685 extern __at(0x0F94) __sfr DDRC
;
714 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
733 //==============================================================================
736 //==============================================================================
739 extern __at(0x0F94) __sfr TRISC
;
768 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
770 #define _TRISC_TRISC0 0x01
771 #define _TRISC_RC0 0x01
772 #define _TRISC_TRISC1 0x02
773 #define _TRISC_RC1 0x02
774 #define _TRISC_TRISC2 0x04
775 #define _TRISC_RC2 0x04
776 #define _TRISC_TRISC3 0x08
777 #define _TRISC_RC3 0x08
778 #define _TRISC_TRISC4 0x10
779 #define _TRISC_RC4 0x10
780 #define _TRISC_TRISC5 0x20
781 #define _TRISC_RC5 0x20
782 #define _TRISC_TRISC6 0x40
783 #define _TRISC_RC6 0x40
784 #define _TRISC_TRISC7 0x80
785 #define _TRISC_RC7 0x80
787 //==============================================================================
790 //==============================================================================
793 extern __at(0x0F9B) __sfr OSCTUNE
;
816 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
826 //==============================================================================
829 //==============================================================================
832 extern __at(0x0F9D) __sfr PIE1
;
846 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
856 //==============================================================================
859 //==============================================================================
862 extern __at(0x0F9E) __sfr PIR1
;
876 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
886 //==============================================================================
889 //==============================================================================
892 extern __at(0x0F9F) __sfr IPR1
;
906 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
916 //==============================================================================
919 //==============================================================================
922 extern __at(0x0FA0) __sfr PIE2
;
951 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
962 //==============================================================================
965 //==============================================================================
968 extern __at(0x0FA1) __sfr PIR2
;
997 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1000 #define _TMR3IF 0x02
1001 #define _HLVDIF 0x04
1006 #define _OSCFIF 0x80
1008 //==============================================================================
1011 //==============================================================================
1014 extern __at(0x0FA2) __sfr IPR2
;
1020 unsigned CCP2IP
: 1;
1021 unsigned TMR3IP
: 1;
1022 unsigned HLVDIP
: 1;
1027 unsigned OSCFIP
: 1;
1043 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1045 #define _CCP2IP 0x01
1046 #define _TMR3IP 0x02
1047 #define _HLVDIP 0x04
1052 #define _OSCFIP 0x80
1054 //==============================================================================
1057 //==============================================================================
1060 extern __at(0x0FA6) __sfr EECON1
;
1074 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1084 //==============================================================================
1086 extern __at(0x0FA7) __sfr EECON2
;
1087 extern __at(0x0FA8) __sfr EEDATA
;
1088 extern __at(0x0FA9) __sfr EEADR
;
1089 extern __at(0x0FAA) __sfr EEADRH
;
1091 //==============================================================================
1094 extern __at(0x0FAB) __sfr RCSTA
;
1123 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1135 //==============================================================================
1138 //==============================================================================
1141 extern __at(0x0FAC) __sfr TXSTA
;
1155 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1166 //==============================================================================
1168 extern __at(0x0FAD) __sfr TXREG
;
1169 extern __at(0x0FAE) __sfr RCREG
;
1170 extern __at(0x0FAF) __sfr SPBRG
;
1171 extern __at(0x0FB0) __sfr SPBRGH
;
1173 //==============================================================================
1176 extern __at(0x0FB1) __sfr T3CON
;
1182 unsigned TMR3ON
: 1;
1183 unsigned TMR3CS
: 1;
1184 unsigned NOT_T3SYNC
: 1;
1185 unsigned T3CCP1
: 1;
1186 unsigned T3CKPS0
: 1;
1187 unsigned T3CKPS1
: 1;
1188 unsigned T3CCP2
: 1;
1196 unsigned T3SYNC
: 1;
1207 unsigned T3CKPS
: 2;
1212 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1214 #define _T3CON_TMR3ON 0x01
1215 #define _T3CON_TMR3CS 0x02
1216 #define _T3CON_NOT_T3SYNC 0x04
1217 #define _T3CON_T3SYNC 0x04
1218 #define _T3CON_T3CCP1 0x08
1219 #define _T3CON_T3CKPS0 0x10
1220 #define _T3CON_T3CKPS1 0x20
1221 #define _T3CON_T3CCP2 0x40
1222 #define _T3CON_RD16 0x80
1224 //==============================================================================
1226 extern __at(0x0FB2) __sfr TMR3
;
1227 extern __at(0x0FB2) __sfr TMR3L
;
1228 extern __at(0x0FB3) __sfr TMR3H
;
1230 //==============================================================================
1233 extern __at(0x0FB4) __sfr CMCON
;
1256 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1267 //==============================================================================
1270 //==============================================================================
1273 extern __at(0x0FB5) __sfr CVRCON
;
1296 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1307 //==============================================================================
1310 //==============================================================================
1313 extern __at(0x0FB6) __sfr ECCP1AS
;
1321 unsigned PSSAC0
: 1;
1322 unsigned PSSAC1
: 1;
1323 unsigned ECCPAS0
: 1;
1324 unsigned ECCPAS1
: 1;
1325 unsigned ECCPAS2
: 1;
1326 unsigned ECCPASE
: 1;
1339 unsigned ECCPAS
: 3;
1344 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1346 #define _PSSAC0 0x04
1347 #define _PSSAC1 0x08
1348 #define _ECCPAS0 0x10
1349 #define _ECCPAS1 0x20
1350 #define _ECCPAS2 0x40
1351 #define _ECCPASE 0x80
1353 //==============================================================================
1356 //==============================================================================
1359 extern __at(0x0FB6) __sfr ECCPAS
;
1367 unsigned PSSAC0
: 1;
1368 unsigned PSSAC1
: 1;
1369 unsigned ECCPAS0
: 1;
1370 unsigned ECCPAS1
: 1;
1371 unsigned ECCPAS2
: 1;
1372 unsigned ECCPASE
: 1;
1385 unsigned ECCPAS
: 3;
1390 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1392 #define _ECCPAS_PSSAC0 0x04
1393 #define _ECCPAS_PSSAC1 0x08
1394 #define _ECCPAS_ECCPAS0 0x10
1395 #define _ECCPAS_ECCPAS1 0x20
1396 #define _ECCPAS_ECCPAS2 0x40
1397 #define _ECCPAS_ECCPASE 0x80
1399 //==============================================================================
1402 //==============================================================================
1405 extern __at(0x0FB7) __sfr ECCP1DEL
;
1419 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1423 //==============================================================================
1426 //==============================================================================
1429 extern __at(0x0FB7) __sfr PWM1CON
;
1443 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1445 #define _PWM1CON_PRSEN 0x80
1447 //==============================================================================
1450 //==============================================================================
1453 extern __at(0x0FB8) __sfr BAUDCON
;
1466 unsigned ABDOVF
: 1;
1482 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1493 #define _ABDOVF 0x80
1495 //==============================================================================
1498 //==============================================================================
1501 extern __at(0x0FB8) __sfr BAUDCTL
;
1514 unsigned ABDOVF
: 1;
1530 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1532 #define _BAUDCTL_ABDEN 0x01
1533 #define _BAUDCTL_WUE 0x02
1534 #define _BAUDCTL_BRG16 0x08
1535 #define _BAUDCTL_TXCKP 0x10
1536 #define _BAUDCTL_SCKP 0x10
1537 #define _BAUDCTL_RXDTP 0x20
1538 #define _BAUDCTL_RXCKP 0x20
1539 #define _BAUDCTL_RCIDL 0x40
1540 #define _BAUDCTL_RCMT 0x40
1541 #define _BAUDCTL_ABDOVF 0x80
1543 //==============================================================================
1546 //==============================================================================
1549 extern __at(0x0FBA) __sfr CCP2CON
;
1555 unsigned CCP2M0
: 1;
1556 unsigned CCP2M1
: 1;
1557 unsigned CCP2M2
: 1;
1558 unsigned CCP2M3
: 1;
1591 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1593 #define _CCP2M0 0x01
1594 #define _CCP2M1 0x02
1595 #define _CCP2M2 0x04
1596 #define _CCP2M3 0x08
1602 //==============================================================================
1604 extern __at(0x0FBB) __sfr CCPR2
;
1605 extern __at(0x0FBB) __sfr CCPR2L
;
1606 extern __at(0x0FBC) __sfr CCPR2H
;
1608 //==============================================================================
1611 extern __at(0x0FBD) __sfr CCP1CON
;
1617 unsigned CCP1M0
: 1;
1618 unsigned CCP1M1
: 1;
1619 unsigned CCP1M2
: 1;
1620 unsigned CCP1M3
: 1;
1653 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1655 #define _CCP1M0 0x01
1656 #define _CCP1M1 0x02
1657 #define _CCP1M2 0x04
1658 #define _CCP1M3 0x08
1664 //==============================================================================
1666 extern __at(0x0FBE) __sfr CCPR1
;
1667 extern __at(0x0FBE) __sfr CCPR1L
;
1668 extern __at(0x0FBF) __sfr CCPR1H
;
1670 //==============================================================================
1673 extern __at(0x0FC0) __sfr ADCON2
;
1703 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1713 //==============================================================================
1716 //==============================================================================
1719 extern __at(0x0FC1) __sfr ADCON1
;
1749 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1758 //==============================================================================
1761 //==============================================================================
1764 extern __at(0x0FC2) __sfr ADCON0
;
1771 unsigned GO_NOT_DONE
: 1;
1807 unsigned NOT_DONE
: 1;
1819 unsigned GO_DONE
: 1;
1836 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1839 #define _GO_NOT_DONE 0x02
1842 #define _NOT_DONE 0x02
1843 #define _GO_DONE 0x02
1849 //==============================================================================
1851 extern __at(0x0FC3) __sfr ADRES
;
1852 extern __at(0x0FC3) __sfr ADRESL
;
1853 extern __at(0x0FC4) __sfr ADRESH
;
1855 //==============================================================================
1858 extern __at(0x0FC5) __sfr SSPCON2
;
1868 unsigned ACKSTAT
: 1;
1872 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1880 #define _ACKSTAT 0x40
1883 //==============================================================================
1886 //==============================================================================
1889 extern __at(0x0FC6) __sfr SSPCON1
;
1912 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1923 //==============================================================================
1926 //==============================================================================
1929 extern __at(0x0FC7) __sfr SSPSTAT
;
1937 unsigned R_NOT_W
: 1;
1940 unsigned D_NOT_A
: 1;
1985 unsigned NOT_WRITE
: 1;
1988 unsigned NOT_ADDRESS
: 1;
1994 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
1998 #define _R_NOT_W 0x04
2002 #define _NOT_WRITE 0x04
2005 #define _D_NOT_A 0x20
2009 #define _NOT_ADDRESS 0x20
2013 //==============================================================================
2015 extern __at(0x0FC8) __sfr SSPADD
;
2016 extern __at(0x0FC9) __sfr SSPBUF
;
2018 //==============================================================================
2021 extern __at(0x0FCA) __sfr T2CON
;
2027 unsigned T2CKPS0
: 1;
2028 unsigned T2CKPS1
: 1;
2029 unsigned TMR2ON
: 1;
2030 unsigned T2OUTPS0
: 1;
2031 unsigned T2OUTPS1
: 1;
2032 unsigned T2OUTPS2
: 1;
2033 unsigned T2OUTPS3
: 1;
2039 unsigned T2CKPS
: 2;
2046 unsigned T2OUTPS
: 4;
2051 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2053 #define _T2CKPS0 0x01
2054 #define _T2CKPS1 0x02
2055 #define _TMR2ON 0x04
2056 #define _T2OUTPS0 0x08
2057 #define _T2OUTPS1 0x10
2058 #define _T2OUTPS2 0x20
2059 #define _T2OUTPS3 0x40
2061 //==============================================================================
2063 extern __at(0x0FCB) __sfr PR2
;
2064 extern __at(0x0FCC) __sfr TMR2
;
2066 //==============================================================================
2069 extern __at(0x0FCD) __sfr T1CON
;
2075 unsigned TMR1ON
: 1;
2076 unsigned TMR1CS
: 1;
2077 unsigned NOT_T1SYNC
: 1;
2078 unsigned T1OSCEN
: 1;
2079 unsigned T1CKPS0
: 1;
2080 unsigned T1CKPS1
: 1;
2089 unsigned T1SYNC
: 1;
2100 unsigned T1CKPS
: 2;
2105 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2107 #define _TMR1ON 0x01
2108 #define _TMR1CS 0x02
2109 #define _NOT_T1SYNC 0x04
2110 #define _T1SYNC 0x04
2111 #define _T1OSCEN 0x08
2112 #define _T1CKPS0 0x10
2113 #define _T1CKPS1 0x20
2117 //==============================================================================
2119 extern __at(0x0FCE) __sfr TMR1
;
2120 extern __at(0x0FCE) __sfr TMR1L
;
2121 extern __at(0x0FCF) __sfr TMR1H
;
2123 //==============================================================================
2126 extern __at(0x0FD0) __sfr RCON
;
2132 unsigned NOT_BOR
: 1;
2133 unsigned NOT_POR
: 1;
2134 unsigned NOT_PD
: 1;
2135 unsigned NOT_TO
: 1;
2136 unsigned NOT_RI
: 1;
2138 unsigned SBOREN
: 1;
2155 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2157 #define _NOT_BOR 0x01
2159 #define _NOT_POR 0x02
2161 #define _NOT_PD 0x04
2163 #define _NOT_TO 0x08
2165 #define _NOT_RI 0x10
2167 #define _SBOREN 0x40
2170 //==============================================================================
2173 //==============================================================================
2176 extern __at(0x0FD1) __sfr WDTCON
;
2182 unsigned SWDTEN
: 1;
2205 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2207 #define _SWDTEN 0x01
2210 //==============================================================================
2213 //==============================================================================
2216 extern __at(0x0FD2) __sfr HLVDCON
;
2222 unsigned HLVDL0
: 1;
2223 unsigned HLVDL1
: 1;
2224 unsigned HLVDL2
: 1;
2225 unsigned HLVDL3
: 1;
2226 unsigned HLVDEN
: 1;
2229 unsigned VDIRMAG
: 1;
2275 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2277 #define _HLVDL0 0x01
2280 #define _HLVDL1 0x02
2283 #define _HLVDL2 0x04
2286 #define _HLVDL3 0x08
2289 #define _HLVDEN 0x10
2294 #define _VDIRMAG 0x80
2296 //==============================================================================
2299 //==============================================================================
2302 extern __at(0x0FD2) __sfr LVDCON
;
2308 unsigned HLVDL0
: 1;
2309 unsigned HLVDL1
: 1;
2310 unsigned HLVDL2
: 1;
2311 unsigned HLVDL3
: 1;
2312 unsigned HLVDEN
: 1;
2315 unsigned VDIRMAG
: 1;
2361 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2363 #define _LVDCON_HLVDL0 0x01
2364 #define _LVDCON_LVDL0 0x01
2365 #define _LVDCON_LVV0 0x01
2366 #define _LVDCON_HLVDL1 0x02
2367 #define _LVDCON_LVDL1 0x02
2368 #define _LVDCON_LVV1 0x02
2369 #define _LVDCON_HLVDL2 0x04
2370 #define _LVDCON_LVDL2 0x04
2371 #define _LVDCON_LVV2 0x04
2372 #define _LVDCON_HLVDL3 0x08
2373 #define _LVDCON_LVDL3 0x08
2374 #define _LVDCON_LVV3 0x08
2375 #define _LVDCON_HLVDEN 0x10
2376 #define _LVDCON_LVDEN 0x10
2377 #define _LVDCON_IVRST 0x20
2378 #define _LVDCON_IRVST 0x20
2379 #define _LVDCON_BGST 0x20
2380 #define _LVDCON_VDIRMAG 0x80
2382 //==============================================================================
2385 //==============================================================================
2388 extern __at(0x0FD3) __sfr OSCCON
;
2418 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2429 //==============================================================================
2432 //==============================================================================
2435 extern __at(0x0FD5) __sfr T0CON
;
2447 unsigned T08BIT
: 1;
2448 unsigned TMR0ON
: 1;
2459 unsigned T016BIT
: 1;
2470 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2478 #define _T08BIT 0x40
2479 #define _T016BIT 0x40
2480 #define _TMR0ON 0x80
2482 //==============================================================================
2484 extern __at(0x0FD6) __sfr TMR0
;
2485 extern __at(0x0FD6) __sfr TMR0L
;
2486 extern __at(0x0FD7) __sfr TMR0H
;
2488 //==============================================================================
2491 extern __at(0x0FD8) __sfr STATUS
;
2505 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2513 //==============================================================================
2515 extern __at(0x0FD9) __sfr FSR2L
;
2516 extern __at(0x0FDA) __sfr FSR2H
;
2517 extern __at(0x0FDB) __sfr PLUSW2
;
2518 extern __at(0x0FDC) __sfr PREINC2
;
2519 extern __at(0x0FDD) __sfr POSTDEC2
;
2520 extern __at(0x0FDE) __sfr POSTINC2
;
2521 extern __at(0x0FDF) __sfr INDF2
;
2522 extern __at(0x0FE0) __sfr BSR
;
2523 extern __at(0x0FE1) __sfr FSR1L
;
2524 extern __at(0x0FE2) __sfr FSR1H
;
2525 extern __at(0x0FE3) __sfr PLUSW1
;
2526 extern __at(0x0FE4) __sfr PREINC1
;
2527 extern __at(0x0FE5) __sfr POSTDEC1
;
2528 extern __at(0x0FE6) __sfr POSTINC1
;
2529 extern __at(0x0FE7) __sfr INDF1
;
2530 extern __at(0x0FE8) __sfr WREG
;
2531 extern __at(0x0FE9) __sfr FSR0L
;
2532 extern __at(0x0FEA) __sfr FSR0H
;
2533 extern __at(0x0FEB) __sfr PLUSW0
;
2534 extern __at(0x0FEC) __sfr PREINC0
;
2535 extern __at(0x0FED) __sfr POSTDEC0
;
2536 extern __at(0x0FEE) __sfr POSTINC0
;
2537 extern __at(0x0FEF) __sfr INDF0
;
2539 //==============================================================================
2542 extern __at(0x0FF0) __sfr INTCON3
;
2548 unsigned INT1IF
: 1;
2549 unsigned INT2IF
: 1;
2551 unsigned INT1IE
: 1;
2552 unsigned INT2IE
: 1;
2554 unsigned INT1IP
: 1;
2555 unsigned INT2IP
: 1;
2571 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2573 #define _INT1IF 0x01
2575 #define _INT2IF 0x02
2577 #define _INT1IE 0x08
2579 #define _INT2IE 0x10
2581 #define _INT1IP 0x40
2583 #define _INT2IP 0x80
2586 //==============================================================================
2589 //==============================================================================
2592 extern __at(0x0FF1) __sfr INTCON2
;
2600 unsigned TMR0IP
: 1;
2602 unsigned INTEDG2
: 1;
2603 unsigned INTEDG1
: 1;
2604 unsigned INTEDG0
: 1;
2605 unsigned NOT_RBPU
: 1;
2621 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2624 #define _TMR0IP 0x04
2625 #define _INTEDG2 0x10
2626 #define _INTEDG1 0x20
2627 #define _INTEDG0 0x40
2628 #define _NOT_RBPU 0x80
2631 //==============================================================================
2634 //==============================================================================
2637 extern __at(0x0FF2) __sfr INTCON
;
2644 unsigned INT0IF
: 1;
2645 unsigned TMR0IF
: 1;
2647 unsigned INT0IE
: 1;
2648 unsigned TMR0IE
: 1;
2649 unsigned PEIE_GIEL
: 1;
2650 unsigned GIE_GIEH
: 1;
2678 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2681 #define _INT0IF 0x02
2683 #define _TMR0IF 0x04
2686 #define _INT0IE 0x10
2688 #define _TMR0IE 0x20
2690 #define _PEIE_GIEL 0x40
2693 #define _GIE_GIEH 0x80
2697 //==============================================================================
2699 extern __at(0x0FF3) __sfr PROD
;
2700 extern __at(0x0FF3) __sfr PRODL
;
2701 extern __at(0x0FF4) __sfr PRODH
;
2702 extern __at(0x0FF5) __sfr TABLAT
;
2703 extern __at(0x0FF6) __sfr TBLPTR
;
2704 extern __at(0x0FF6) __sfr TBLPTRL
;
2705 extern __at(0x0FF7) __sfr TBLPTRH
;
2706 extern __at(0x0FF8) __sfr TBLPTRU
;
2707 extern __at(0x0FF9) __sfr PC
;
2708 extern __at(0x0FF9) __sfr PCL
;
2709 extern __at(0x0FFA) __sfr PCLATH
;
2710 extern __at(0x0FFB) __sfr PCLATU
;
2712 //==============================================================================
2715 extern __at(0x0FFC) __sfr STKPTR
;
2721 unsigned STKPTR0
: 1;
2722 unsigned STKPTR1
: 1;
2723 unsigned STKPTR2
: 1;
2724 unsigned STKPTR3
: 1;
2725 unsigned STKPTR4
: 1;
2727 unsigned STKUNF
: 1;
2728 unsigned STKFUL
: 1;
2740 unsigned STKOVF
: 1;
2745 unsigned STKPTR
: 5;
2756 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2758 #define _STKPTR0 0x01
2760 #define _STKPTR1 0x02
2762 #define _STKPTR2 0x04
2764 #define _STKPTR3 0x08
2766 #define _STKPTR4 0x10
2768 #define _STKUNF 0x40
2769 #define _STKFUL 0x80
2770 #define _STKOVF 0x80
2772 //==============================================================================
2774 extern __at(0x0FFD) __sfr TOS
;
2775 extern __at(0x0FFD) __sfr TOSL
;
2776 extern __at(0x0FFE) __sfr TOSH
;
2777 extern __at(0x0FFF) __sfr TOSU
;
2779 //==============================================================================
2781 // Configuration Bits
2783 //==============================================================================
2785 #define __CONFIG1H 0x300001
2786 #define __CONFIG2L 0x300002
2787 #define __CONFIG2H 0x300003
2788 #define __CONFIG3H 0x300005
2789 #define __CONFIG4L 0x300006
2790 #define __CONFIG5L 0x300008
2791 #define __CONFIG5H 0x300009
2792 #define __CONFIG6L 0x30000A
2793 #define __CONFIG6H 0x30000B
2794 #define __CONFIG7L 0x30000C
2795 #define __CONFIG7H 0x30000D
2797 //----------------------------- CONFIG1H Options -------------------------------
2799 #define _OSC_LP_1H 0xF0 // LP oscillator.
2800 #define _OSC_XT_1H 0xF1 // XT oscillator.
2801 #define _OSC_HS_1H 0xF2 // HS oscillator.
2802 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
2803 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKOUT function on RA6.
2804 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
2805 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
2806 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
2807 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
2808 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKOUT function on RA6, port function on RA7.
2809 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2810 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2811 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
2812 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
2814 //----------------------------- CONFIG2L Options -------------------------------
2816 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2817 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2818 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
2819 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
2820 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
2821 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
2822 #define _BORV_0_2L 0xE7 // Maximum setting.
2823 #define _BORV_1_2L 0xEF
2824 #define _BORV_2_2L 0xF7
2825 #define _BORV_3_2L 0xFF // Minimum setting.
2827 //----------------------------- CONFIG2H Options -------------------------------
2829 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2830 #define _WDT_ON_2H 0xFF // WDT enabled.
2831 #define _WDTPS_1_2H 0xE1 // 1:1.
2832 #define _WDTPS_2_2H 0xE3 // 1:2.
2833 #define _WDTPS_4_2H 0xE5 // 1:4.
2834 #define _WDTPS_8_2H 0xE7 // 1:8.
2835 #define _WDTPS_16_2H 0xE9 // 1:16.
2836 #define _WDTPS_32_2H 0xEB // 1:32.
2837 #define _WDTPS_64_2H 0xED // 1:64.
2838 #define _WDTPS_128_2H 0xEF // 1:128.
2839 #define _WDTPS_256_2H 0xF1 // 1:256.
2840 #define _WDTPS_512_2H 0xF3 // 1:512.
2841 #define _WDTPS_1024_2H 0xF5 // 1:1024.
2842 #define _WDTPS_2048_2H 0xF7 // 1:2048.
2843 #define _WDTPS_4096_2H 0xF9 // 1:4096.
2844 #define _WDTPS_8192_2H 0xFB // 1:8192.
2845 #define _WDTPS_16384_2H 0xFD // 1:16384.
2846 #define _WDTPS_32768_2H 0xFF // 1:32768.
2848 //----------------------------- CONFIG3H Options -------------------------------
2850 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2851 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2852 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
2853 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
2854 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
2855 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
2856 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
2857 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
2859 //----------------------------- CONFIG4L Options -------------------------------
2861 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
2862 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
2863 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
2864 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
2865 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
2866 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
2867 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
2868 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
2870 //----------------------------- CONFIG5L Options -------------------------------
2872 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
2873 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
2874 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
2875 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
2876 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
2877 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
2878 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
2879 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
2881 //----------------------------- CONFIG5H Options -------------------------------
2883 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
2884 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
2885 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
2886 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
2888 //----------------------------- CONFIG6L Options -------------------------------
2890 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
2891 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
2892 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
2893 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
2894 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
2895 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
2896 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
2897 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
2899 //----------------------------- CONFIG6H Options -------------------------------
2901 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
2902 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
2903 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
2904 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
2905 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
2906 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
2908 //----------------------------- CONFIG7L Options -------------------------------
2910 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
2911 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
2912 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
2913 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
2914 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
2915 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
2916 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
2917 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
2919 //----------------------------- CONFIG7H Options -------------------------------
2921 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
2922 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
2924 //==============================================================================
2926 #define __DEVID1 0x3FFFFE
2927 #define __DEVID2 0x3FFFFF
2929 #define __IDLOC0 0x200000
2930 #define __IDLOC1 0x200001
2931 #define __IDLOC2 0x200002
2932 #define __IDLOC3 0x200003
2933 #define __IDLOC4 0x200004
2934 #define __IDLOC5 0x200005
2935 #define __IDLOC6 0x200006
2936 #define __IDLOC7 0x200007
2938 #endif // #ifndef __PIC18F2620_H__