2 * This declarations of the PIC18F26J11 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:27 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F26J11_H__
26 #define __PIC18F26J11_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0EC6) __sfr RPOR0
;
37 extern __at(0x0EC7) __sfr RPOR1
;
38 extern __at(0x0EC8) __sfr RPOR2
;
39 extern __at(0x0EC9) __sfr RPOR3
;
40 extern __at(0x0ECA) __sfr RPOR4
;
41 extern __at(0x0ECB) __sfr RPOR5
;
42 extern __at(0x0ECC) __sfr RPOR6
;
43 extern __at(0x0ECD) __sfr RPOR7
;
44 extern __at(0x0ECE) __sfr RPOR8
;
45 extern __at(0x0ECF) __sfr RPOR9
;
46 extern __at(0x0ED0) __sfr RPOR10
;
47 extern __at(0x0ED1) __sfr RPOR11
;
48 extern __at(0x0ED2) __sfr RPOR12
;
49 extern __at(0x0ED3) __sfr RPOR13
;
50 extern __at(0x0ED4) __sfr RPOR14
;
51 extern __at(0x0ED5) __sfr RPOR15
;
52 extern __at(0x0ED6) __sfr RPOR16
;
53 extern __at(0x0ED7) __sfr RPOR17
;
54 extern __at(0x0ED8) __sfr RPOR18
;
55 extern __at(0x0EE7) __sfr RPINR1
;
56 extern __at(0x0EE8) __sfr RPINR2
;
57 extern __at(0x0EE9) __sfr RPINR3
;
58 extern __at(0x0EEA) __sfr RPINR4
;
59 extern __at(0x0EEC) __sfr RPINR6
;
60 extern __at(0x0EED) __sfr RPINR7
;
61 extern __at(0x0EEE) __sfr RPINR8
;
62 extern __at(0x0EF2) __sfr RPINR12
;
63 extern __at(0x0EF3) __sfr RPINR13
;
64 extern __at(0x0EF6) __sfr RPINR16
;
65 extern __at(0x0EF7) __sfr RPINR17
;
66 extern __at(0x0EFB) __sfr RPINR21
;
67 extern __at(0x0EFC) __sfr RPINR22
;
68 extern __at(0x0EFD) __sfr RPINR23
;
69 extern __at(0x0EFE) __sfr RPINR24
;
71 //==============================================================================
74 extern __at(0x0EFF) __sfr PPSCON
;
88 extern __at(0x0EFF) volatile __PPSCONbits_t PPSCONbits
;
92 //==============================================================================
95 //==============================================================================
98 extern __at(0x0F3C) __sfr PADCFG1
;
105 unsigned RTSECSEL0
: 1;
106 unsigned RTSECSEL1
: 1;
117 unsigned RTSECSEL
: 2;
122 extern __at(0x0F3C) volatile __PADCFG1bits_t PADCFG1bits
;
125 #define _RTSECSEL0 0x02
126 #define _RTSECSEL1 0x04
128 //==============================================================================
131 //==============================================================================
134 extern __at(0x0F3D) __sfr REFOCON
;
157 extern __at(0x0F3D) volatile __REFOCONbits_t REFOCONbits
;
167 //==============================================================================
170 //==============================================================================
173 extern __at(0x0F3E) __sfr RTCCAL
;
187 extern __at(0x0F3E) volatile __RTCCALbits_t RTCCALbits
;
198 //==============================================================================
201 //==============================================================================
204 extern __at(0x0F3F) __sfr RTCCFG
;
210 unsigned RTCPTR0
: 1;
211 unsigned RTCPTR1
: 1;
213 unsigned HALFSEC
: 1;
214 unsigned RTCSYNC
: 1;
215 unsigned RTCWREN
: 1;
227 extern __at(0x0F3F) volatile __RTCCFGbits_t RTCCFGbits
;
229 #define _RTCPTR0 0x01
230 #define _RTCPTR1 0x02
232 #define _HALFSEC 0x08
233 #define _RTCSYNC 0x10
234 #define _RTCWREN 0x20
237 //==============================================================================
240 //==============================================================================
243 extern __at(0x0F40) __sfr ODCON3
;
257 extern __at(0x0F40) volatile __ODCON3bits_t ODCON3bits
;
262 //==============================================================================
265 //==============================================================================
268 extern __at(0x0F41) __sfr ODCON2
;
282 extern __at(0x0F41) volatile __ODCON2bits_t ODCON2bits
;
287 //==============================================================================
290 //==============================================================================
293 extern __at(0x0F42) __sfr ODCON1
;
297 unsigned ECCP1OD
: 1;
298 unsigned ECCP2OD
: 1;
307 extern __at(0x0F42) volatile __ODCON1bits_t ODCON1bits
;
309 #define _ECCP1OD 0x01
310 #define _ECCP2OD 0x02
312 //==============================================================================
315 //==============================================================================
318 extern __at(0x0F48) __sfr ANCON0
;
341 extern __at(0x0F48) volatile __ANCON0bits_t ANCON0bits
;
349 //==============================================================================
352 //==============================================================================
355 extern __at(0x0F49) __sfr ANCON1
;
369 extern __at(0x0F49) volatile __ANCON1bits_t ANCON1bits
;
378 //==============================================================================
381 //==============================================================================
384 extern __at(0x0F4A) __sfr DSWAKEL
;
398 extern __at(0x0F4A) volatile __DSWAKELbits_t DSWAKELbits
;
407 //==============================================================================
410 //==============================================================================
413 extern __at(0x0F4B) __sfr DSWAKEH
;
427 extern __at(0x0F4B) volatile __DSWAKEHbits_t DSWAKEHbits
;
431 //==============================================================================
434 //==============================================================================
437 extern __at(0x0F4C) __sfr DSCONL
;
441 unsigned RELEASE
: 1;
443 unsigned ULPWDIS
: 1;
451 extern __at(0x0F4C) volatile __DSCONLbits_t DSCONLbits
;
453 #define _RELEASE 0x01
455 #define _ULPWDIS 0x04
457 //==============================================================================
460 //==============================================================================
463 extern __at(0x0F4D) __sfr DSCONH
;
467 unsigned RTCWDIS
: 1;
468 unsigned DSULPEN
: 1;
477 extern __at(0x0F4D) volatile __DSCONHbits_t DSCONHbits
;
479 #define _RTCWDIS 0x01
480 #define _DSULPEN 0x02
483 //==============================================================================
485 extern __at(0x0F4E) __sfr DSGPR0
;
486 extern __at(0x0F4F) __sfr DSGPR1
;
488 //==============================================================================
491 extern __at(0x0F52) __sfr TCLKCON
;
505 extern __at(0x0F52) volatile __TCLKCONbits_t TCLKCONbits
;
511 //==============================================================================
514 //==============================================================================
517 extern __at(0x0F53) __sfr CVRCON
;
540 extern __at(0x0F53) volatile __CVRCONbits_t CVRCONbits
;
551 //==============================================================================
553 extern __at(0x0F66) __sfr DMABCH
;
554 extern __at(0x0F67) __sfr DMABCL
;
555 extern __at(0x0F68) __sfr RXADDRH
;
556 extern __at(0x0F69) __sfr RXADDRL
;
557 extern __at(0x0F6A) __sfr TXADDRH
;
558 extern __at(0x0F6B) __sfr TXADDRL
;
560 //==============================================================================
563 extern __at(0x0F70) __sfr CMSTAT
;
577 extern __at(0x0F70) volatile __CMSTATbits_t CMSTATbits
;
582 //==============================================================================
585 //==============================================================================
588 extern __at(0x0F70) __sfr CMSTATUS
;
602 extern __at(0x0F70) volatile __CMSTATUSbits_t CMSTATUSbits
;
604 #define _CMSTATUS_COUT1 0x01
605 #define _CMSTATUS_COUT2 0x02
607 //==============================================================================
610 //==============================================================================
613 extern __at(0x0F71) __sfr SSP2CON2
;
625 unsigned ACKSTAT
: 1;
642 extern __at(0x0F71) volatile __SSP2CON2bits_t SSP2CON2bits
;
644 #define _SSP2CON2_SEN 0x01
645 #define _SSP2CON2_RSEN 0x02
646 #define _SSP2CON2_ADMSK1 0x02
647 #define _SSP2CON2_PEN 0x04
648 #define _SSP2CON2_ADMSK2 0x04
649 #define _SSP2CON2_RCEN 0x08
650 #define _SSP2CON2_ADMSK3 0x08
651 #define _SSP2CON2_ACKEN 0x10
652 #define _SSP2CON2_ADMSK4 0x10
653 #define _SSP2CON2_ACKDT 0x20
654 #define _SSP2CON2_ADMSK5 0x20
655 #define _SSP2CON2_ACKSTAT 0x40
656 #define _SSP2CON2_GCEN 0x80
658 //==============================================================================
661 //==============================================================================
664 extern __at(0x0F72) __sfr SSP2CON1
;
687 extern __at(0x0F72) volatile __SSP2CON1bits_t SSP2CON1bits
;
689 #define _SSP2CON1_SSPM0 0x01
690 #define _SSP2CON1_SSPM1 0x02
691 #define _SSP2CON1_SSPM2 0x04
692 #define _SSP2CON1_SSPM3 0x08
693 #define _SSP2CON1_CKP 0x10
694 #define _SSP2CON1_SSPEN 0x20
695 #define _SSP2CON1_SSPOV 0x40
696 #define _SSP2CON1_WCOL 0x80
698 //==============================================================================
701 //==============================================================================
704 extern __at(0x0F73) __sfr SSP2STAT
;
710 unsigned R_NOT_W
: 1;
713 unsigned D_NOT_A
: 1;
718 extern __at(0x0F73) volatile __SSP2STATbits_t SSP2STATbits
;
720 #define _SSP2STAT_BF 0x01
721 #define _SSP2STAT_UA 0x02
722 #define _SSP2STAT_R_NOT_W 0x04
723 #define _SSP2STAT_S 0x08
724 #define _SSP2STAT_P 0x10
725 #define _SSP2STAT_D_NOT_A 0x20
726 #define _SSP2STAT_CKE 0x40
727 #define _SSP2STAT_SMP 0x80
729 //==============================================================================
732 //==============================================================================
735 extern __at(0x0F74) __sfr SSP2ADD
;
749 extern __at(0x0F74) volatile __SSP2ADDbits_t SSP2ADDbits
;
751 #define _SSP2ADD_MSK0 0x01
752 #define _SSP2ADD_MSK1 0x02
753 #define _SSP2ADD_MSK2 0x04
754 #define _SSP2ADD_MSK3 0x08
755 #define _SSP2ADD_MSK4 0x10
756 #define _SSP2ADD_MSK5 0x20
757 #define _SSP2ADD_MSK6 0x40
758 #define _SSP2ADD_MSK7 0x80
760 //==============================================================================
763 //==============================================================================
766 extern __at(0x0F74) __sfr SSP2MSK
;
780 extern __at(0x0F74) volatile __SSP2MSKbits_t SSP2MSKbits
;
782 #define _SSP2MSK_MSK0 0x01
783 #define _SSP2MSK_MSK1 0x02
784 #define _SSP2MSK_MSK2 0x04
785 #define _SSP2MSK_MSK3 0x08
786 #define _SSP2MSK_MSK4 0x10
787 #define _SSP2MSK_MSK5 0x20
788 #define _SSP2MSK_MSK6 0x40
789 #define _SSP2MSK_MSK7 0x80
791 //==============================================================================
793 extern __at(0x0F75) __sfr SSP2BUF
;
795 //==============================================================================
798 extern __at(0x0F76) __sfr T4CON
;
804 unsigned T4CKPS0
: 1;
805 unsigned T4CKPS1
: 1;
807 unsigned T4OUTPS0
: 1;
808 unsigned T4OUTPS1
: 1;
809 unsigned T4OUTPS2
: 1;
810 unsigned T4OUTPS3
: 1;
823 unsigned T4OUTPS
: 4;
828 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
830 #define _T4CKPS0 0x01
831 #define _T4CKPS1 0x02
833 #define _T4OUTPS0 0x08
834 #define _T4OUTPS1 0x10
835 #define _T4OUTPS2 0x20
836 #define _T4OUTPS3 0x40
838 //==============================================================================
840 extern __at(0x0F77) __sfr PR4
;
841 extern __at(0x0F78) __sfr TMR4
;
843 //==============================================================================
846 extern __at(0x0F79) __sfr T3CON
;
856 unsigned T3CKPS0
: 1;
857 unsigned T3CKPS1
: 1;
858 unsigned TMR3CS0
: 1;
859 unsigned TMR3CS1
: 1;
876 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
878 #define _T3CON_TMR3ON 0x01
879 #define _T3CON_RD16 0x02
880 #define _T3CON_T3SYNC 0x04
881 #define _T3CON_T3CKPS0 0x10
882 #define _T3CON_T3CKPS1 0x20
883 #define _T3CON_TMR3CS0 0x40
884 #define _T3CON_TMR3CS1 0x80
886 //==============================================================================
888 extern __at(0x0F7A) __sfr TMR3
;
889 extern __at(0x0F7A) __sfr TMR3L
;
890 extern __at(0x0F7B) __sfr TMR3H
;
892 //==============================================================================
895 extern __at(0x0F7C) __sfr BAUDCON2
;
909 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
911 #define _BAUDCON2_ABDEN 0x01
912 #define _BAUDCON2_WUE 0x02
913 #define _BAUDCON2_BRG16 0x08
914 #define _BAUDCON2_TXCKP 0x10
915 #define _BAUDCON2_RXDTP 0x20
916 #define _BAUDCON2_RCIDL 0x40
917 #define _BAUDCON2_ABDOVF 0x80
919 //==============================================================================
921 extern __at(0x0F7D) __sfr SPBRGH2
;
923 //==============================================================================
926 extern __at(0x0F7E) __sfr BAUDCON
;
940 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
950 //==============================================================================
953 //==============================================================================
956 extern __at(0x0F7E) __sfr BAUDCON1
;
970 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
972 #define _BAUDCON1_ABDEN 0x01
973 #define _BAUDCON1_WUE 0x02
974 #define _BAUDCON1_BRG16 0x08
975 #define _BAUDCON1_TXCKP 0x10
976 #define _BAUDCON1_RXDTP 0x20
977 #define _BAUDCON1_RCIDL 0x40
978 #define _BAUDCON1_ABDOVF 0x80
980 //==============================================================================
983 //==============================================================================
986 extern __at(0x0F7E) __sfr BAUDCTL
;
1000 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
1002 #define _BAUDCTL_ABDEN 0x01
1003 #define _BAUDCTL_WUE 0x02
1004 #define _BAUDCTL_BRG16 0x08
1005 #define _BAUDCTL_TXCKP 0x10
1006 #define _BAUDCTL_RXDTP 0x20
1007 #define _BAUDCTL_RCIDL 0x40
1008 #define _BAUDCTL_ABDOVF 0x80
1010 //==============================================================================
1012 extern __at(0x0F7F) __sfr SPBRGH
;
1013 extern __at(0x0F7F) __sfr SPBRGH1
;
1015 //==============================================================================
1018 extern __at(0x0F80) __sfr PORTA
;
1050 unsigned VREF_MINUS
: 1;
1051 unsigned VREF_PLUS
: 1;
1053 unsigned NOT_SS1
: 1;
1062 unsigned CVREF_MINUS
: 1;
1065 unsigned HLVDIN
: 1;
1083 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1096 #define _VREF_MINUS 0x04
1097 #define _CVREF_MINUS 0x04
1101 #define _VREF_PLUS 0x08
1105 #define _NOT_SS1 0x20
1106 #define _HLVDIN 0x20
1115 //==============================================================================
1118 //==============================================================================
1121 extern __at(0x0F81) __sfr PORTB
;
1153 unsigned CTEDG1
: 1;
1154 unsigned CTEDG2
: 1;
1192 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1204 #define _CTEDG1 0x04
1209 #define _CTEDG2 0x08
1226 //==============================================================================
1229 //==============================================================================
1232 extern __at(0x0F82) __sfr PORTC
;
1285 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1317 //==============================================================================
1320 //==============================================================================
1323 extern __at(0x0F85) __sfr HLVDCON
;
1329 unsigned HLVDL0
: 1;
1330 unsigned HLVDL1
: 1;
1331 unsigned HLVDL2
: 1;
1332 unsigned HLVDL3
: 1;
1333 unsigned HLVDEN
: 1;
1336 unsigned VDIRMAG
: 1;
1346 extern __at(0x0F85) volatile __HLVDCONbits_t HLVDCONbits
;
1348 #define _HLVDL0 0x01
1349 #define _HLVDL1 0x02
1350 #define _HLVDL2 0x04
1351 #define _HLVDL3 0x08
1352 #define _HLVDEN 0x10
1355 #define _VDIRMAG 0x80
1357 //==============================================================================
1360 //==============================================================================
1363 extern __at(0x0F86) __sfr DMACON2
;
1369 unsigned INTLVL0
: 1;
1370 unsigned INTLVL1
: 1;
1371 unsigned INTLVL2
: 1;
1372 unsigned INTLVL3
: 1;
1373 unsigned DLYCYC0
: 1;
1374 unsigned DLYCYC1
: 1;
1375 unsigned DLYCYC2
: 1;
1376 unsigned DLYCYC3
: 1;
1381 unsigned INTLVL
: 4;
1388 unsigned DLYCYC
: 4;
1392 extern __at(0x0F86) volatile __DMACON2bits_t DMACON2bits
;
1394 #define _INTLVL0 0x01
1395 #define _INTLVL1 0x02
1396 #define _INTLVL2 0x04
1397 #define _INTLVL3 0x08
1398 #define _DLYCYC0 0x10
1399 #define _DLYCYC1 0x20
1400 #define _DLYCYC2 0x40
1401 #define _DLYCYC3 0x80
1403 //==============================================================================
1406 //==============================================================================
1409 extern __at(0x0F88) __sfr DMACON1
;
1416 unsigned DLYINTEN
: 1;
1417 unsigned DUPLEX0
: 1;
1418 unsigned DUPLEX1
: 1;
1421 unsigned SSCON0
: 1;
1422 unsigned SSCON1
: 1;
1428 unsigned DUPLEX
: 2;
1439 extern __at(0x0F88) volatile __DMACON1bits_t DMACON1bits
;
1442 #define _DLYINTEN 0x02
1443 #define _DUPLEX0 0x04
1444 #define _DUPLEX1 0x08
1447 #define _SSCON0 0x40
1448 #define _SSCON1 0x80
1450 //==============================================================================
1453 //==============================================================================
1456 extern __at(0x0F89) __sfr LATA
;
1470 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1480 //==============================================================================
1483 //==============================================================================
1486 extern __at(0x0F8A) __sfr LATB
;
1500 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1511 //==============================================================================
1514 //==============================================================================
1517 extern __at(0x0F8B) __sfr LATC
;
1531 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1542 //==============================================================================
1544 extern __at(0x0F8E) __sfr ALRMVALL
;
1545 extern __at(0x0F8F) __sfr ALRMVALH
;
1547 //==============================================================================
1550 extern __at(0x0F90) __sfr ALRMRPT
;
1564 extern __at(0x0F90) volatile __ALRMRPTbits_t ALRMRPTbits
;
1575 //==============================================================================
1578 //==============================================================================
1581 extern __at(0x0F91) __sfr ALRMCFG
;
1587 unsigned ALRMPTR0
: 1;
1588 unsigned ALRMPTR1
: 1;
1589 unsigned AMASK0
: 1;
1590 unsigned AMASK1
: 1;
1591 unsigned AMASK2
: 1;
1592 unsigned AMASK3
: 1;
1594 unsigned ALRMEN
: 1;
1599 unsigned ALRMPTR
: 2;
1611 extern __at(0x0F91) volatile __ALRMCFGbits_t ALRMCFGbits
;
1613 #define _ALRMPTR0 0x01
1614 #define _ALRMPTR1 0x02
1615 #define _AMASK0 0x04
1616 #define _AMASK1 0x08
1617 #define _AMASK2 0x10
1618 #define _AMASK3 0x20
1620 #define _ALRMEN 0x80
1622 //==============================================================================
1625 //==============================================================================
1628 extern __at(0x0F92) __sfr TRISA
;
1632 unsigned TRISA0
: 1;
1633 unsigned TRISA1
: 1;
1634 unsigned TRISA2
: 1;
1635 unsigned TRISA3
: 1;
1637 unsigned TRISA5
: 1;
1638 unsigned TRISA6
: 1;
1639 unsigned TRISA7
: 1;
1642 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1644 #define _TRISA0 0x01
1645 #define _TRISA1 0x02
1646 #define _TRISA2 0x04
1647 #define _TRISA3 0x08
1648 #define _TRISA5 0x20
1649 #define _TRISA6 0x40
1650 #define _TRISA7 0x80
1652 //==============================================================================
1655 //==============================================================================
1658 extern __at(0x0F93) __sfr TRISB
;
1662 unsigned TRISB0
: 1;
1663 unsigned TRISB1
: 1;
1664 unsigned TRISB2
: 1;
1665 unsigned TRISB3
: 1;
1666 unsigned TRISB4
: 1;
1667 unsigned TRISB5
: 1;
1668 unsigned TRISB6
: 1;
1669 unsigned TRISB7
: 1;
1672 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1674 #define _TRISB0 0x01
1675 #define _TRISB1 0x02
1676 #define _TRISB2 0x04
1677 #define _TRISB3 0x08
1678 #define _TRISB4 0x10
1679 #define _TRISB5 0x20
1680 #define _TRISB6 0x40
1681 #define _TRISB7 0x80
1683 //==============================================================================
1686 //==============================================================================
1689 extern __at(0x0F94) __sfr TRISC
;
1693 unsigned TRISC0
: 1;
1694 unsigned TRISC1
: 1;
1695 unsigned TRISC2
: 1;
1696 unsigned TRISC3
: 1;
1697 unsigned TRISC4
: 1;
1698 unsigned TRISC5
: 1;
1699 unsigned TRISC6
: 1;
1700 unsigned TRISC7
: 1;
1703 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1705 #define _TRISC0 0x01
1706 #define _TRISC1 0x02
1707 #define _TRISC2 0x04
1708 #define _TRISC3 0x08
1709 #define _TRISC4 0x10
1710 #define _TRISC5 0x20
1711 #define _TRISC6 0x40
1712 #define _TRISC7 0x80
1714 //==============================================================================
1717 //==============================================================================
1720 extern __at(0x0F97) __sfr T3GCON
;
1726 unsigned T3GSS0
: 1;
1727 unsigned T3GSS1
: 1;
1728 unsigned T3GVAL
: 1;
1729 unsigned T3GGO_T3DONE
: 1;
1730 unsigned T3GSPM
: 1;
1732 unsigned T3GPOL
: 1;
1733 unsigned TMR3GE
: 1;
1753 unsigned T3DONE
: 1;
1767 extern __at(0x0F97) volatile __T3GCONbits_t T3GCONbits
;
1769 #define _T3GSS0 0x01
1770 #define _T3GSS1 0x02
1771 #define _T3GVAL 0x04
1772 #define _T3GGO_T3DONE 0x08
1774 #define _T3DONE 0x08
1775 #define _T3GSPM 0x10
1777 #define _T3GPOL 0x40
1778 #define _TMR3GE 0x80
1780 //==============================================================================
1782 extern __at(0x0F98) __sfr RTCVALL
;
1783 extern __at(0x0F99) __sfr RTCVALH
;
1785 //==============================================================================
1788 extern __at(0x0F9A) __sfr T1GCON
;
1794 unsigned T1GSS0
: 1;
1795 unsigned T1GSS1
: 1;
1796 unsigned T1GVAL
: 1;
1797 unsigned T1GGO_T1DONE
: 1;
1798 unsigned T1GSPM
: 1;
1800 unsigned T1GPOL
: 1;
1801 unsigned TMR1GE
: 1;
1821 unsigned T1DONE
: 1;
1835 extern __at(0x0F9A) volatile __T1GCONbits_t T1GCONbits
;
1837 #define _T1GSS0 0x01
1838 #define _T1GSS1 0x02
1839 #define _T1GVAL 0x04
1840 #define _T1GGO_T1DONE 0x08
1842 #define _T1DONE 0x08
1843 #define _T1GSPM 0x10
1845 #define _T1GPOL 0x40
1846 #define _TMR1GE 0x80
1848 //==============================================================================
1851 //==============================================================================
1854 extern __at(0x0F9B) __sfr OSCTUNE
;
1867 unsigned INTSRC
: 1;
1877 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1886 #define _INTSRC 0x80
1888 //==============================================================================
1891 //==============================================================================
1894 extern __at(0x0F9C) __sfr RCSTA2
;
1915 unsigned ADDEN2
: 1;
1923 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
1925 #define _RCSTA2_RX9D 0x01
1926 #define _RCSTA2_RX9D2 0x01
1927 #define _RCSTA2_OERR 0x02
1928 #define _RCSTA2_OERR2 0x02
1929 #define _RCSTA2_FERR 0x04
1930 #define _RCSTA2_FERR2 0x04
1931 #define _RCSTA2_ADDEN 0x08
1932 #define _RCSTA2_ADDEN2 0x08
1933 #define _RCSTA2_CREN 0x10
1934 #define _RCSTA2_CREN2 0x10
1935 #define _RCSTA2_SREN 0x20
1936 #define _RCSTA2_SREN2 0x20
1937 #define _RCSTA2_RX9 0x40
1938 #define _RCSTA2_RX92 0x40
1939 #define _RCSTA2_SPEN 0x80
1940 #define _RCSTA2_SPEN2 0x80
1942 //==============================================================================
1945 //==============================================================================
1948 extern __at(0x0F9D) __sfr PIE1
;
1954 unsigned TMR1IE
: 1;
1955 unsigned TMR2IE
: 1;
1956 unsigned CCP1IE
: 1;
1957 unsigned SSP1IE
: 1;
1977 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1979 #define _TMR1IE 0x01
1980 #define _TMR2IE 0x02
1981 #define _CCP1IE 0x04
1982 #define _SSP1IE 0x08
1990 //==============================================================================
1993 //==============================================================================
1996 extern __at(0x0F9E) __sfr PIR1
;
2002 unsigned TMR1IF
: 1;
2003 unsigned TMR2IF
: 1;
2004 unsigned CCP1IF
: 1;
2005 unsigned SSP1IF
: 1;
2025 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2027 #define _TMR1IF 0x01
2028 #define _TMR2IF 0x02
2029 #define _CCP1IF 0x04
2030 #define _SSP1IF 0x08
2038 //==============================================================================
2041 //==============================================================================
2044 extern __at(0x0F9F) __sfr IPR1
;
2050 unsigned TMR1IP
: 1;
2051 unsigned TMR2IP
: 1;
2052 unsigned CCP1IP
: 1;
2053 unsigned SSP1IP
: 1;
2073 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2075 #define _TMR1IP 0x01
2076 #define _TMR2IP 0x02
2077 #define _CCP1IP 0x04
2078 #define _SSP1IP 0x08
2086 //==============================================================================
2089 //==============================================================================
2092 extern __at(0x0FA0) __sfr PIE2
;
2098 unsigned CCP2IE
: 1;
2099 unsigned TMR3IE
: 1;
2101 unsigned BCL1IE
: 1;
2105 unsigned OSCFIE
: 1;
2121 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2123 #define _CCP2IE 0x01
2124 #define _TMR3IE 0x02
2126 #define _BCL1IE 0x08
2130 #define _OSCFIE 0x80
2132 //==============================================================================
2135 //==============================================================================
2138 extern __at(0x0FA1) __sfr PIR2
;
2144 unsigned CCP2IF
: 1;
2145 unsigned TMR3IF
: 1;
2147 unsigned BCL1IF
: 1;
2151 unsigned OSCFIF
: 1;
2167 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2169 #define _CCP2IF 0x01
2170 #define _TMR3IF 0x02
2172 #define _BCL1IF 0x08
2176 #define _OSCFIF 0x80
2178 //==============================================================================
2181 //==============================================================================
2184 extern __at(0x0FA2) __sfr IPR2
;
2190 unsigned CCP2IP
: 1;
2191 unsigned TMR3IP
: 1;
2193 unsigned BCL1IP
: 1;
2197 unsigned OSCFIP
: 1;
2213 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2215 #define _CCP2IP 0x01
2216 #define _TMR3IP 0x02
2218 #define _BCL1IP 0x08
2222 #define _OSCFIP 0x80
2224 //==============================================================================
2227 //==============================================================================
2230 extern __at(0x0FA3) __sfr PIE3
;
2234 unsigned RTCCIE
: 1;
2235 unsigned TMR3GIE
: 1;
2236 unsigned CTMUIE
: 1;
2237 unsigned TMR4IE
: 1;
2240 unsigned BCL2IE
: 1;
2241 unsigned SSP2IE
: 1;
2244 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2246 #define _RTCCIE 0x01
2247 #define _TMR3GIE 0x02
2248 #define _CTMUIE 0x04
2249 #define _TMR4IE 0x08
2252 #define _BCL2IE 0x40
2253 #define _SSP2IE 0x80
2255 //==============================================================================
2258 //==============================================================================
2261 extern __at(0x0FA4) __sfr PIR3
;
2265 unsigned RTCCIF
: 1;
2266 unsigned TMR3GIF
: 1;
2267 unsigned CTMUIF
: 1;
2268 unsigned TMR4IF
: 1;
2271 unsigned BCL2IF
: 1;
2272 unsigned SSP2IF
: 1;
2275 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2277 #define _RTCCIF 0x01
2278 #define _TMR3GIF 0x02
2279 #define _CTMUIF 0x04
2280 #define _TMR4IF 0x08
2283 #define _BCL2IF 0x40
2284 #define _SSP2IF 0x80
2286 //==============================================================================
2289 //==============================================================================
2292 extern __at(0x0FA5) __sfr IPR3
;
2296 unsigned RTCCIP
: 1;
2297 unsigned TMR3GIP
: 1;
2298 unsigned CTMUIP
: 1;
2299 unsigned TMR4IP
: 1;
2302 unsigned BCL2IP
: 1;
2303 unsigned SSP2IP
: 1;
2306 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2308 #define _RTCCIP 0x01
2309 #define _TMR3GIP 0x02
2310 #define _CTMUIP 0x04
2311 #define _TMR4IP 0x08
2314 #define _BCL2IP 0x40
2315 #define _SSP2IP 0x80
2317 //==============================================================================
2320 //==============================================================================
2323 extern __at(0x0FA6) __sfr EECON1
;
2337 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2345 //==============================================================================
2347 extern __at(0x0FA7) __sfr EECON2
;
2349 //==============================================================================
2352 extern __at(0x0FA8) __sfr TXSTA2
;
2373 unsigned SENDB2
: 1;
2381 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
2383 #define _TXSTA2_TX9D 0x01
2384 #define _TXSTA2_TX9D2 0x01
2385 #define _TXSTA2_TRMT 0x02
2386 #define _TXSTA2_TRMT2 0x02
2387 #define _TXSTA2_BRGH 0x04
2388 #define _TXSTA2_BRGH2 0x04
2389 #define _TXSTA2_SENDB 0x08
2390 #define _TXSTA2_SENDB2 0x08
2391 #define _TXSTA2_SYNC 0x10
2392 #define _TXSTA2_SYNC2 0x10
2393 #define _TXSTA2_TXEN 0x20
2394 #define _TXSTA2_TXEN2 0x20
2395 #define _TXSTA2_TX9 0x40
2396 #define _TXSTA2_TX92 0x40
2397 #define _TXSTA2_CSRC 0x80
2398 #define _TXSTA2_CSRC2 0x80
2400 //==============================================================================
2402 extern __at(0x0FA9) __sfr TXREG2
;
2403 extern __at(0x0FAA) __sfr RCREG2
;
2404 extern __at(0x0FAB) __sfr SPBRG2
;
2406 //==============================================================================
2409 extern __at(0x0FAC) __sfr RCSTA
;
2442 unsigned ADDEN1
: 1;
2445 unsigned NOT_RC8
: 1;
2474 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
2485 #define _ADDEN1 0x08
2492 #define _NOT_RC8 0x40
2498 //==============================================================================
2501 //==============================================================================
2504 extern __at(0x0FAC) __sfr RCSTA1
;
2537 unsigned ADDEN1
: 1;
2540 unsigned NOT_RC8
: 1;
2569 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
2571 #define _RCSTA1_RX9D 0x01
2572 #define _RCSTA1_RCD8 0x01
2573 #define _RCSTA1_RX9D1 0x01
2574 #define _RCSTA1_OERR 0x02
2575 #define _RCSTA1_OERR1 0x02
2576 #define _RCSTA1_FERR 0x04
2577 #define _RCSTA1_FERR1 0x04
2578 #define _RCSTA1_ADDEN 0x08
2579 #define _RCSTA1_ADEN 0x08
2580 #define _RCSTA1_ADDEN1 0x08
2581 #define _RCSTA1_CREN 0x10
2582 #define _RCSTA1_CREN1 0x10
2583 #define _RCSTA1_SREN 0x20
2584 #define _RCSTA1_SREN1 0x20
2585 #define _RCSTA1_RX9 0x40
2586 #define _RCSTA1_RC9 0x40
2587 #define _RCSTA1_NOT_RC8 0x40
2588 #define _RCSTA1_RC8_9 0x40
2589 #define _RCSTA1_RX91 0x40
2590 #define _RCSTA1_SPEN 0x80
2591 #define _RCSTA1_SPEN1 0x80
2593 //==============================================================================
2596 //==============================================================================
2599 extern __at(0x0FAD) __sfr TXSTA
;
2620 unsigned SENDB1
: 1;
2635 unsigned NOT_TX8
: 1;
2652 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
2662 #define _SENDB1 0x08
2669 #define _NOT_TX8 0x40
2674 //==============================================================================
2677 //==============================================================================
2680 extern __at(0x0FAD) __sfr TXSTA1
;
2701 unsigned SENDB1
: 1;
2716 unsigned NOT_TX8
: 1;
2733 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
2735 #define _TXSTA1_TX9D 0x01
2736 #define _TXSTA1_TXD8 0x01
2737 #define _TXSTA1_TX9D1 0x01
2738 #define _TXSTA1_TRMT 0x02
2739 #define _TXSTA1_TRMT1 0x02
2740 #define _TXSTA1_BRGH 0x04
2741 #define _TXSTA1_BRGH1 0x04
2742 #define _TXSTA1_SENDB 0x08
2743 #define _TXSTA1_SENDB1 0x08
2744 #define _TXSTA1_SYNC 0x10
2745 #define _TXSTA1_SYNC1 0x10
2746 #define _TXSTA1_TXEN 0x20
2747 #define _TXSTA1_TXEN1 0x20
2748 #define _TXSTA1_TX9 0x40
2749 #define _TXSTA1_TX8_9 0x40
2750 #define _TXSTA1_NOT_TX8 0x40
2751 #define _TXSTA1_TX91 0x40
2752 #define _TXSTA1_CSRC 0x80
2753 #define _TXSTA1_CSRC1 0x80
2755 //==============================================================================
2757 extern __at(0x0FAE) __sfr TXREG
;
2758 extern __at(0x0FAE) __sfr TXREG1
;
2759 extern __at(0x0FAF) __sfr RCREG
;
2760 extern __at(0x0FAF) __sfr RCREG1
;
2761 extern __at(0x0FB0) __sfr SPBRG
;
2762 extern __at(0x0FB0) __sfr SPBRG1
;
2764 //==============================================================================
2767 extern __at(0x0FB1) __sfr CTMUICON
;
2775 unsigned ITRIM0
: 1;
2776 unsigned ITRIM1
: 1;
2777 unsigned ITRIM2
: 1;
2778 unsigned ITRIM3
: 1;
2779 unsigned ITRIM4
: 1;
2780 unsigned ITRIM5
: 1;
2796 extern __at(0x0FB1) volatile __CTMUICONbits_t CTMUICONbits
;
2800 #define _ITRIM0 0x04
2801 #define _ITRIM1 0x08
2802 #define _ITRIM2 0x10
2803 #define _ITRIM3 0x20
2804 #define _ITRIM4 0x40
2805 #define _ITRIM5 0x80
2807 //==============================================================================
2810 //==============================================================================
2813 extern __at(0x0FB2) __sfr CTMUCONL
;
2819 unsigned EDG1STAT
: 1;
2820 unsigned EDG2STAT
: 1;
2821 unsigned EDG1SEL0
: 1;
2822 unsigned EDG1SEL1
: 1;
2823 unsigned EDG1POL
: 1;
2824 unsigned EDG2SEL0
: 1;
2825 unsigned EDG2SEL1
: 1;
2826 unsigned EDG2POL
: 1;
2832 unsigned EDG1SEL
: 2;
2839 unsigned EDG2SEL
: 2;
2844 extern __at(0x0FB2) volatile __CTMUCONLbits_t CTMUCONLbits
;
2846 #define _EDG1STAT 0x01
2847 #define _EDG2STAT 0x02
2848 #define _EDG1SEL0 0x04
2849 #define _EDG1SEL1 0x08
2850 #define _EDG1POL 0x10
2851 #define _EDG2SEL0 0x20
2852 #define _EDG2SEL1 0x40
2853 #define _EDG2POL 0x80
2855 //==============================================================================
2858 //==============================================================================
2861 extern __at(0x0FB3) __sfr CTMUCONH
;
2865 unsigned CTTRIG
: 1;
2866 unsigned IDISSEN
: 1;
2867 unsigned EDGSEQEN
: 1;
2870 unsigned CTMUSIDL
: 1;
2872 unsigned CTMUEN
: 1;
2875 extern __at(0x0FB3) volatile __CTMUCONHbits_t CTMUCONHbits
;
2877 #define _CTTRIG 0x01
2878 #define _IDISSEN 0x02
2879 #define _EDGSEQEN 0x04
2882 #define _CTMUSIDL 0x20
2883 #define _CTMUEN 0x80
2885 //==============================================================================
2888 //==============================================================================
2891 extern __at(0x0FB4) __sfr CCP2CON
;
2897 unsigned CCP2M0
: 1;
2898 unsigned CCP2M1
: 1;
2899 unsigned CCP2M2
: 1;
2900 unsigned CCP2M3
: 1;
2939 extern __at(0x0FB4) volatile __CCP2CONbits_t CCP2CONbits
;
2941 #define _CCP2M0 0x01
2942 #define _CCP2M1 0x02
2943 #define _CCP2M2 0x04
2944 #define _CCP2M3 0x08
2952 //==============================================================================
2955 //==============================================================================
2958 extern __at(0x0FB4) __sfr ECCP2CON
;
2964 unsigned CCP2M0
: 1;
2965 unsigned CCP2M1
: 1;
2966 unsigned CCP2M2
: 1;
2967 unsigned CCP2M3
: 1;
3006 extern __at(0x0FB4) volatile __ECCP2CONbits_t ECCP2CONbits
;
3008 #define _ECCP2CON_CCP2M0 0x01
3009 #define _ECCP2CON_CCP2M1 0x02
3010 #define _ECCP2CON_CCP2M2 0x04
3011 #define _ECCP2CON_CCP2M3 0x08
3012 #define _ECCP2CON_DC2B0 0x10
3013 #define _ECCP2CON_CCP2Y 0x10
3014 #define _ECCP2CON_DC2B1 0x20
3015 #define _ECCP2CON_CCP2X 0x20
3016 #define _ECCP2CON_P2M0 0x40
3017 #define _ECCP2CON_P2M1 0x80
3019 //==============================================================================
3021 extern __at(0x0FB5) __sfr CCPR2
;
3022 extern __at(0x0FB5) __sfr CCPR2L
;
3023 extern __at(0x0FB6) __sfr CCPR2H
;
3025 //==============================================================================
3028 extern __at(0x0FB7) __sfr ECCP2DEL
;
3041 unsigned P2RSEN
: 1;
3051 extern __at(0x0FB7) volatile __ECCP2DELbits_t ECCP2DELbits
;
3060 #define _P2RSEN 0x80
3062 //==============================================================================
3065 //==============================================================================
3068 extern __at(0x0FB7) __sfr PWM2CON
;
3081 unsigned P2RSEN
: 1;
3091 extern __at(0x0FB7) volatile __PWM2CONbits_t PWM2CONbits
;
3093 #define _PWM2CON_P2DC0 0x01
3094 #define _PWM2CON_P2DC1 0x02
3095 #define _PWM2CON_P2DC2 0x04
3096 #define _PWM2CON_P2DC3 0x08
3097 #define _PWM2CON_P2DC4 0x10
3098 #define _PWM2CON_P2DC5 0x20
3099 #define _PWM2CON_P2DC6 0x40
3100 #define _PWM2CON_P2RSEN 0x80
3102 //==============================================================================
3105 //==============================================================================
3108 extern __at(0x0FB8) __sfr ECCP2AS
;
3114 unsigned PSS2BD0
: 1;
3115 unsigned PSS2BD1
: 1;
3116 unsigned PSS2AC0
: 1;
3117 unsigned PSS2AC1
: 1;
3118 unsigned ECCP2AS0
: 1;
3119 unsigned ECCP2AS1
: 1;
3120 unsigned ECCP2AS2
: 1;
3121 unsigned ECCP2ASE
: 1;
3126 unsigned PSS2BD
: 2;
3133 unsigned PSS2AC
: 2;
3140 unsigned ECCP2AS
: 3;
3145 extern __at(0x0FB8) volatile __ECCP2ASbits_t ECCP2ASbits
;
3147 #define _PSS2BD0 0x01
3148 #define _PSS2BD1 0x02
3149 #define _PSS2AC0 0x04
3150 #define _PSS2AC1 0x08
3151 #define _ECCP2AS0 0x10
3152 #define _ECCP2AS1 0x20
3153 #define _ECCP2AS2 0x40
3154 #define _ECCP2ASE 0x80
3156 //==============================================================================
3159 //==============================================================================
3162 extern __at(0x0FB9) __sfr PSTR2CON
;
3172 unsigned STRSYNC
: 1;
3203 extern __at(0x0FB9) volatile __PSTR2CONbits_t PSTR2CONbits
;
3205 #define _PSTR2CON_STRA 0x01
3206 #define _PSTR2CON_P2DC0 0x01
3207 #define _PSTR2CON_STRB 0x02
3208 #define _PSTR2CON_P2DC1 0x02
3209 #define _PSTR2CON_STRC 0x04
3210 #define _PSTR2CON_P2DC2 0x04
3211 #define _PSTR2CON_STRD 0x08
3212 #define _PSTR2CON_P2DC3 0x08
3213 #define _PSTR2CON_STRSYNC 0x10
3214 #define _PSTR2CON_P2DC4 0x10
3215 #define _PSTR2CON_P2DC5 0x20
3216 #define _PSTR2CON_CMPL0 0x40
3217 #define _PSTR2CON_P2DC6 0x40
3218 #define _PSTR2CON_CMPL1 0x80
3220 //==============================================================================
3223 //==============================================================================
3226 extern __at(0x0FBA) __sfr CCP1CON
;
3232 unsigned CCP1M0
: 1;
3233 unsigned CCP1M1
: 1;
3234 unsigned CCP1M2
: 1;
3235 unsigned CCP1M3
: 1;
3274 extern __at(0x0FBA) volatile __CCP1CONbits_t CCP1CONbits
;
3276 #define _CCP1M0 0x01
3277 #define _CCP1M1 0x02
3278 #define _CCP1M2 0x04
3279 #define _CCP1M3 0x08
3287 //==============================================================================
3290 //==============================================================================
3293 extern __at(0x0FBA) __sfr ECCP1CON
;
3299 unsigned CCP1M0
: 1;
3300 unsigned CCP1M1
: 1;
3301 unsigned CCP1M2
: 1;
3302 unsigned CCP1M3
: 1;
3341 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
3343 #define _ECCP1CON_CCP1M0 0x01
3344 #define _ECCP1CON_CCP1M1 0x02
3345 #define _ECCP1CON_CCP1M2 0x04
3346 #define _ECCP1CON_CCP1M3 0x08
3347 #define _ECCP1CON_DC1B0 0x10
3348 #define _ECCP1CON_CCP1Y 0x10
3349 #define _ECCP1CON_DC1B1 0x20
3350 #define _ECCP1CON_CCP1X 0x20
3351 #define _ECCP1CON_P1M0 0x40
3352 #define _ECCP1CON_P1M1 0x80
3354 //==============================================================================
3356 extern __at(0x0FBB) __sfr CCPR1
;
3357 extern __at(0x0FBB) __sfr CCPR1L
;
3358 extern __at(0x0FBC) __sfr CCPR1H
;
3360 //==============================================================================
3363 extern __at(0x0FBD) __sfr ECCP1DEL
;
3376 unsigned P1RSEN
: 1;
3386 extern __at(0x0FBD) volatile __ECCP1DELbits_t ECCP1DELbits
;
3395 #define _P1RSEN 0x80
3397 //==============================================================================
3400 //==============================================================================
3403 extern __at(0x0FBD) __sfr PWM1CON
;
3416 unsigned P1RSEN
: 1;
3426 extern __at(0x0FBD) volatile __PWM1CONbits_t PWM1CONbits
;
3428 #define _PWM1CON_P1DC0 0x01
3429 #define _PWM1CON_P1DC1 0x02
3430 #define _PWM1CON_P1DC2 0x04
3431 #define _PWM1CON_P1DC3 0x08
3432 #define _PWM1CON_P1DC4 0x10
3433 #define _PWM1CON_P1DC5 0x20
3434 #define _PWM1CON_P1DC6 0x40
3435 #define _PWM1CON_P1RSEN 0x80
3437 //==============================================================================
3440 //==============================================================================
3443 extern __at(0x0FBE) __sfr ECCP1AS
;
3449 unsigned PSS1BD0
: 1;
3450 unsigned PSS1BD1
: 1;
3451 unsigned PSS1AC0
: 1;
3452 unsigned PSS1AC1
: 1;
3453 unsigned ECCP1AS0
: 1;
3454 unsigned ECCP1AS1
: 1;
3455 unsigned ECCP1AS2
: 1;
3456 unsigned ECCP1ASE
: 1;
3461 unsigned PSS1BD
: 2;
3468 unsigned PSS1AC
: 2;
3475 unsigned ECCP1AS
: 3;
3480 extern __at(0x0FBE) volatile __ECCP1ASbits_t ECCP1ASbits
;
3482 #define _PSS1BD0 0x01
3483 #define _PSS1BD1 0x02
3484 #define _PSS1AC0 0x04
3485 #define _PSS1AC1 0x08
3486 #define _ECCP1AS0 0x10
3487 #define _ECCP1AS1 0x20
3488 #define _ECCP1AS2 0x40
3489 #define _ECCP1ASE 0x80
3491 //==============================================================================
3494 //==============================================================================
3497 extern __at(0x0FBF) __sfr PSTR1CON
;
3507 unsigned STRSYNC
: 1;
3520 extern __at(0x0FBF) volatile __PSTR1CONbits_t PSTR1CONbits
;
3526 #define _STRSYNC 0x10
3530 //==============================================================================
3533 //==============================================================================
3536 extern __at(0x0FC0) __sfr WDTCON
;
3542 unsigned SWDTEN
: 1;
3543 unsigned ULPSINK
: 1;
3547 unsigned ULPLVL
: 1;
3548 unsigned LVDSTAT
: 1;
3549 unsigned REGSLP
: 1;
3565 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
3567 #define _SWDTEN 0x01
3569 #define _ULPSINK 0x02
3572 #define _ULPLVL 0x20
3573 #define _LVDSTAT 0x40
3574 #define _REGSLP 0x80
3576 //==============================================================================
3579 //==============================================================================
3582 extern __at(0x0FC1) __sfr ADCON1
;
3612 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
3623 //==============================================================================
3626 //==============================================================================
3629 extern __at(0x0FC2) __sfr ADCON0
;
3636 unsigned GO_NOT_DONE
: 1;
3648 unsigned GO_DONE
: 1;
3684 unsigned NOT_DONE
: 1;
3707 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3710 #define _GO_NOT_DONE 0x02
3711 #define _GO_DONE 0x02
3714 #define _NOT_DONE 0x02
3722 //==============================================================================
3724 extern __at(0x0FC3) __sfr ADRES
;
3725 extern __at(0x0FC3) __sfr ADRESL
;
3726 extern __at(0x0FC4) __sfr ADRESH
;
3728 //==============================================================================
3731 extern __at(0x0FC5) __sfr SSP1CON2
;
3743 unsigned ACKSTAT
: 1;
3750 unsigned ADMSK1
: 1;
3751 unsigned ADMSK2
: 1;
3752 unsigned ADMSK3
: 1;
3753 unsigned ADMSK4
: 1;
3754 unsigned ADMSK5
: 1;
3760 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
3764 #define _ADMSK1 0x02
3766 #define _ADMSK2 0x04
3768 #define _ADMSK3 0x08
3770 #define _ADMSK4 0x10
3772 #define _ADMSK5 0x20
3773 #define _ACKSTAT 0x40
3776 //==============================================================================
3779 //==============================================================================
3782 extern __at(0x0FC5) __sfr SSPCON2
;
3794 unsigned ACKSTAT
: 1;
3801 unsigned ADMSK1
: 1;
3802 unsigned ADMSK2
: 1;
3803 unsigned ADMSK3
: 1;
3804 unsigned ADMSK4
: 1;
3805 unsigned ADMSK5
: 1;
3811 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3813 #define _SSPCON2_SEN 0x01
3814 #define _SSPCON2_RSEN 0x02
3815 #define _SSPCON2_ADMSK1 0x02
3816 #define _SSPCON2_PEN 0x04
3817 #define _SSPCON2_ADMSK2 0x04
3818 #define _SSPCON2_RCEN 0x08
3819 #define _SSPCON2_ADMSK3 0x08
3820 #define _SSPCON2_ACKEN 0x10
3821 #define _SSPCON2_ADMSK4 0x10
3822 #define _SSPCON2_ACKDT 0x20
3823 #define _SSPCON2_ADMSK5 0x20
3824 #define _SSPCON2_ACKSTAT 0x40
3825 #define _SSPCON2_GCEN 0x80
3827 //==============================================================================
3830 //==============================================================================
3833 extern __at(0x0FC6) __sfr SSP1CON1
;
3856 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
3867 //==============================================================================
3870 //==============================================================================
3873 extern __at(0x0FC6) __sfr SSPCON1
;
3896 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3898 #define _SSPCON1_SSPM0 0x01
3899 #define _SSPCON1_SSPM1 0x02
3900 #define _SSPCON1_SSPM2 0x04
3901 #define _SSPCON1_SSPM3 0x08
3902 #define _SSPCON1_CKP 0x10
3903 #define _SSPCON1_SSPEN 0x20
3904 #define _SSPCON1_SSPOV 0x40
3905 #define _SSPCON1_WCOL 0x80
3907 //==============================================================================
3910 //==============================================================================
3913 extern __at(0x0FC7) __sfr SSP1STAT
;
3921 unsigned R_NOT_W
: 1;
3924 unsigned D_NOT_A
: 1;
3934 unsigned I2C_START
: 1;
3935 unsigned I2C_STOP
: 1;
3969 unsigned NOT_WRITE
: 1;
3972 unsigned NOT_ADDRESS
: 1;
3981 unsigned READ_WRITE
: 1;
3984 unsigned DATA_ADDRESS
: 1;
3993 unsigned I2C_READ
: 1;
3996 unsigned I2C_DAT
: 1;
4002 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4006 #define _R_NOT_W 0x04
4010 #define _NOT_WRITE 0x04
4011 #define _READ_WRITE 0x04
4012 #define _I2C_READ 0x04
4014 #define _I2C_START 0x08
4016 #define _I2C_STOP 0x10
4017 #define _D_NOT_A 0x20
4021 #define _NOT_ADDRESS 0x20
4022 #define _DATA_ADDRESS 0x20
4023 #define _I2C_DAT 0x20
4027 //==============================================================================
4030 //==============================================================================
4033 extern __at(0x0FC7) __sfr SSPSTAT
;
4041 unsigned R_NOT_W
: 1;
4044 unsigned D_NOT_A
: 1;
4054 unsigned I2C_START
: 1;
4055 unsigned I2C_STOP
: 1;
4089 unsigned NOT_WRITE
: 1;
4092 unsigned NOT_ADDRESS
: 1;
4101 unsigned READ_WRITE
: 1;
4104 unsigned DATA_ADDRESS
: 1;
4113 unsigned I2C_READ
: 1;
4116 unsigned I2C_DAT
: 1;
4122 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4124 #define _SSPSTAT_BF 0x01
4125 #define _SSPSTAT_UA 0x02
4126 #define _SSPSTAT_R_NOT_W 0x04
4127 #define _SSPSTAT_R 0x04
4128 #define _SSPSTAT_R_W 0x04
4129 #define _SSPSTAT_NOT_W 0x04
4130 #define _SSPSTAT_NOT_WRITE 0x04
4131 #define _SSPSTAT_READ_WRITE 0x04
4132 #define _SSPSTAT_I2C_READ 0x04
4133 #define _SSPSTAT_S 0x08
4134 #define _SSPSTAT_I2C_START 0x08
4135 #define _SSPSTAT_P 0x10
4136 #define _SSPSTAT_I2C_STOP 0x10
4137 #define _SSPSTAT_D_NOT_A 0x20
4138 #define _SSPSTAT_D 0x20
4139 #define _SSPSTAT_D_A 0x20
4140 #define _SSPSTAT_NOT_A 0x20
4141 #define _SSPSTAT_NOT_ADDRESS 0x20
4142 #define _SSPSTAT_DATA_ADDRESS 0x20
4143 #define _SSPSTAT_I2C_DAT 0x20
4144 #define _SSPSTAT_CKE 0x40
4145 #define _SSPSTAT_SMP 0x80
4147 //==============================================================================
4150 //==============================================================================
4153 extern __at(0x0FC8) __sfr SSP1ADD
;
4167 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
4178 //==============================================================================
4181 //==============================================================================
4184 extern __at(0x0FC8) __sfr SSP1MSK
;
4198 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
4200 #define _SSP1MSK_MSK0 0x01
4201 #define _SSP1MSK_MSK1 0x02
4202 #define _SSP1MSK_MSK2 0x04
4203 #define _SSP1MSK_MSK3 0x08
4204 #define _SSP1MSK_MSK4 0x10
4205 #define _SSP1MSK_MSK5 0x20
4206 #define _SSP1MSK_MSK6 0x40
4207 #define _SSP1MSK_MSK7 0x80
4209 //==============================================================================
4212 //==============================================================================
4215 extern __at(0x0FC8) __sfr SSPADD
;
4229 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
4231 #define _SSPADD_MSK0 0x01
4232 #define _SSPADD_MSK1 0x02
4233 #define _SSPADD_MSK2 0x04
4234 #define _SSPADD_MSK3 0x08
4235 #define _SSPADD_MSK4 0x10
4236 #define _SSPADD_MSK5 0x20
4237 #define _SSPADD_MSK6 0x40
4238 #define _SSPADD_MSK7 0x80
4240 //==============================================================================
4242 extern __at(0x0FC9) __sfr SSP1BUF
;
4243 extern __at(0x0FC9) __sfr SSPBUF
;
4245 //==============================================================================
4248 extern __at(0x0FCA) __sfr T2CON
;
4254 unsigned T2CKPS0
: 1;
4255 unsigned T2CKPS1
: 1;
4256 unsigned TMR2ON
: 1;
4257 unsigned T2OUTPS0
: 1;
4258 unsigned T2OUTPS1
: 1;
4259 unsigned T2OUTPS2
: 1;
4260 unsigned T2OUTPS3
: 1;
4266 unsigned T2CKPS
: 2;
4273 unsigned T2OUTPS
: 4;
4278 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
4280 #define _T2CKPS0 0x01
4281 #define _T2CKPS1 0x02
4282 #define _TMR2ON 0x04
4283 #define _T2OUTPS0 0x08
4284 #define _T2OUTPS1 0x10
4285 #define _T2OUTPS2 0x20
4286 #define _T2OUTPS3 0x40
4288 //==============================================================================
4290 extern __at(0x0FCB) __sfr PR2
;
4291 extern __at(0x0FCC) __sfr TMR2
;
4293 //==============================================================================
4296 extern __at(0x0FCD) __sfr T1CON
;
4302 unsigned TMR1ON
: 1;
4304 unsigned T1SYNC
: 1;
4305 unsigned T1OSCEN
: 1;
4306 unsigned T1CKPS0
: 1;
4307 unsigned T1CKPS1
: 1;
4308 unsigned TMR1CS0
: 1;
4309 unsigned TMR1CS1
: 1;
4315 unsigned T1CKPS
: 2;
4322 unsigned TMR1CS
: 2;
4326 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
4328 #define _TMR1ON 0x01
4330 #define _T1SYNC 0x04
4331 #define _T1OSCEN 0x08
4332 #define _T1CKPS0 0x10
4333 #define _T1CKPS1 0x20
4334 #define _TMR1CS0 0x40
4335 #define _TMR1CS1 0x80
4337 //==============================================================================
4339 extern __at(0x0FCE) __sfr TMR1
;
4340 extern __at(0x0FCE) __sfr TMR1L
;
4341 extern __at(0x0FCF) __sfr TMR1H
;
4343 //==============================================================================
4346 extern __at(0x0FD0) __sfr RCON
;
4352 unsigned NOT_BOR
: 1;
4353 unsigned NOT_POR
: 1;
4354 unsigned NOT_PD
: 1;
4355 unsigned NOT_TO
: 1;
4356 unsigned NOT_RI
: 1;
4357 unsigned NOT_CM
: 1;
4375 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
4377 #define _NOT_BOR 0x01
4379 #define _NOT_POR 0x02
4381 #define _NOT_PD 0x04
4383 #define _NOT_TO 0x08
4385 #define _NOT_RI 0x10
4387 #define _NOT_CM 0x20
4391 //==============================================================================
4394 //==============================================================================
4397 extern __at(0x0FD1) __sfr CM2CON
;
4406 unsigned EVPOL0
: 1;
4407 unsigned EVPOL1
: 1;
4427 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
4429 #define _CM2CON_CCH0 0x01
4430 #define _CM2CON_CCH1 0x02
4431 #define _CM2CON_CREF 0x04
4432 #define _CM2CON_EVPOL0 0x08
4433 #define _CM2CON_EVPOL1 0x10
4434 #define _CM2CON_CPOL 0x20
4435 #define _CM2CON_COE 0x40
4436 #define _CM2CON_CON 0x80
4438 //==============================================================================
4441 //==============================================================================
4444 extern __at(0x0FD1) __sfr CM2CON1
;
4453 unsigned EVPOL0
: 1;
4454 unsigned EVPOL1
: 1;
4474 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
4476 #define _CM2CON1_CCH0 0x01
4477 #define _CM2CON1_CCH1 0x02
4478 #define _CM2CON1_CREF 0x04
4479 #define _CM2CON1_EVPOL0 0x08
4480 #define _CM2CON1_EVPOL1 0x10
4481 #define _CM2CON1_CPOL 0x20
4482 #define _CM2CON1_COE 0x40
4483 #define _CM2CON1_CON 0x80
4485 //==============================================================================
4488 //==============================================================================
4491 extern __at(0x0FD2) __sfr CM1CON
;
4500 unsigned EVPOL0
: 1;
4501 unsigned EVPOL1
: 1;
4521 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
4526 #define _EVPOL0 0x08
4527 #define _EVPOL1 0x10
4532 //==============================================================================
4535 //==============================================================================
4538 extern __at(0x0FD2) __sfr CM1CON1
;
4547 unsigned EVPOL0
: 1;
4548 unsigned EVPOL1
: 1;
4568 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
4570 #define _CM1CON1_CCH0 0x01
4571 #define _CM1CON1_CCH1 0x02
4572 #define _CM1CON1_CREF 0x04
4573 #define _CM1CON1_EVPOL0 0x08
4574 #define _CM1CON1_EVPOL1 0x10
4575 #define _CM1CON1_CPOL 0x20
4576 #define _CM1CON1_COE 0x40
4577 #define _CM1CON1_CON 0x80
4579 //==============================================================================
4582 //==============================================================================
4585 extern __at(0x0FD3) __sfr OSCCON
;
4615 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
4625 //==============================================================================
4628 //==============================================================================
4631 extern __at(0x0FD5) __sfr T0CON
;
4643 unsigned T08BIT
: 1;
4644 unsigned TMR0ON
: 1;
4654 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
4662 #define _T08BIT 0x40
4663 #define _TMR0ON 0x80
4665 //==============================================================================
4667 extern __at(0x0FD6) __sfr TMR0
;
4668 extern __at(0x0FD6) __sfr TMR0L
;
4669 extern __at(0x0FD7) __sfr TMR0H
;
4671 //==============================================================================
4674 extern __at(0x0FD8) __sfr STATUS
;
4688 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
4696 //==============================================================================
4698 extern __at(0x0FD9) __sfr FSR2L
;
4699 extern __at(0x0FDA) __sfr FSR2H
;
4700 extern __at(0x0FDB) __sfr PLUSW2
;
4701 extern __at(0x0FDC) __sfr PREINC2
;
4702 extern __at(0x0FDD) __sfr POSTDEC2
;
4703 extern __at(0x0FDE) __sfr POSTINC2
;
4704 extern __at(0x0FDF) __sfr INDF2
;
4705 extern __at(0x0FE0) __sfr BSR
;
4706 extern __at(0x0FE1) __sfr FSR1L
;
4707 extern __at(0x0FE2) __sfr FSR1H
;
4708 extern __at(0x0FE3) __sfr PLUSW1
;
4709 extern __at(0x0FE4) __sfr PREINC1
;
4710 extern __at(0x0FE5) __sfr POSTDEC1
;
4711 extern __at(0x0FE6) __sfr POSTINC1
;
4712 extern __at(0x0FE7) __sfr INDF1
;
4713 extern __at(0x0FE8) __sfr WREG
;
4714 extern __at(0x0FE9) __sfr FSR0L
;
4715 extern __at(0x0FEA) __sfr FSR0H
;
4716 extern __at(0x0FEB) __sfr PLUSW0
;
4717 extern __at(0x0FEC) __sfr PREINC0
;
4718 extern __at(0x0FED) __sfr POSTDEC0
;
4719 extern __at(0x0FEE) __sfr POSTINC0
;
4720 extern __at(0x0FEF) __sfr INDF0
;
4722 //==============================================================================
4725 extern __at(0x0FF0) __sfr INTCON3
;
4731 unsigned INT1IF
: 1;
4732 unsigned INT2IF
: 1;
4733 unsigned INT3IF
: 1;
4734 unsigned INT1IE
: 1;
4735 unsigned INT2IE
: 1;
4736 unsigned INT3IE
: 1;
4737 unsigned INT1IP
: 1;
4738 unsigned INT2IP
: 1;
4754 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
4756 #define _INT1IF 0x01
4758 #define _INT2IF 0x02
4760 #define _INT3IF 0x04
4762 #define _INT1IE 0x08
4764 #define _INT2IE 0x10
4766 #define _INT3IE 0x20
4768 #define _INT1IP 0x40
4770 #define _INT2IP 0x80
4773 //==============================================================================
4776 //==============================================================================
4779 extern __at(0x0FF1) __sfr INTCON2
;
4786 unsigned INT3IP
: 1;
4787 unsigned TMR0IP
: 1;
4788 unsigned INTEDG3
: 1;
4789 unsigned INTEDG2
: 1;
4790 unsigned INTEDG1
: 1;
4791 unsigned INTEDG0
: 1;
4792 unsigned NOT_RBPU
: 1;
4808 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
4811 #define _INT3IP 0x02
4813 #define _TMR0IP 0x04
4815 #define _INTEDG3 0x08
4816 #define _INTEDG2 0x10
4817 #define _INTEDG1 0x20
4818 #define _INTEDG0 0x40
4819 #define _NOT_RBPU 0x80
4822 //==============================================================================
4825 //==============================================================================
4828 extern __at(0x0FF2) __sfr INTCON
;
4835 unsigned INT0IF
: 1;
4836 unsigned TMR0IF
: 1;
4838 unsigned INT0IE
: 1;
4839 unsigned TMR0IE
: 1;
4840 unsigned PEIE_GIEL
: 1;
4841 unsigned GIE_GIEH
: 1;
4869 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
4872 #define _INT0IF 0x02
4874 #define _TMR0IF 0x04
4877 #define _INT0IE 0x10
4879 #define _TMR0IE 0x20
4881 #define _PEIE_GIEL 0x40
4884 #define _GIE_GIEH 0x80
4888 //==============================================================================
4890 extern __at(0x0FF3) __sfr PROD
;
4891 extern __at(0x0FF3) __sfr PRODL
;
4892 extern __at(0x0FF4) __sfr PRODH
;
4893 extern __at(0x0FF5) __sfr TABLAT
;
4894 extern __at(0x0FF6) __sfr TBLPTR
;
4895 extern __at(0x0FF6) __sfr TBLPTRL
;
4896 extern __at(0x0FF7) __sfr TBLPTRH
;
4897 extern __at(0x0FF8) __sfr TBLPTRU
;
4898 extern __at(0x0FF9) __sfr PC
;
4899 extern __at(0x0FF9) __sfr PCL
;
4900 extern __at(0x0FFA) __sfr PCLATH
;
4901 extern __at(0x0FFB) __sfr PCLATU
;
4903 //==============================================================================
4906 extern __at(0x0FFC) __sfr STKPTR
;
4918 unsigned STKUNF
: 1;
4919 unsigned STKFUL
: 1;
4931 unsigned STKOVF
: 1;
4941 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4948 #define _STKUNF 0x40
4949 #define _STKFUL 0x80
4950 #define _STKOVF 0x80
4952 //==============================================================================
4954 extern __at(0x0FFD) __sfr TOS
;
4955 extern __at(0x0FFD) __sfr TOSL
;
4956 extern __at(0x0FFE) __sfr TOSH
;
4957 extern __at(0x0FFF) __sfr TOSU
;
4959 //==============================================================================
4961 // Configuration Addresses
4963 //==============================================================================
4965 #define __CONFIG1L 0x00FFF8
4966 #define __CONFIG1H 0x00FFF9
4967 #define __CONFIG2L 0x00FFFA
4968 #define __CONFIG2H 0x00FFFB
4969 #define __CONFIG3L 0x00FFFC
4970 #define __CONFIG3H 0x00FFFD
4971 #define __CONFIG4L 0x00FFFE
4972 #define __CONFIG4H 0x00FFFF
4974 //==============================================================================
4976 #endif // #ifndef __PIC18F26J11_H__