2 * This declarations of the PIC18F26K20 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:28 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F26K20_H__
26 #define __PIC18F26K20_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F77) __sfr SSPMSK
;
54 extern __at(0x0F77) volatile __SSPMSKbits_t SSPMSKbits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F78) __sfr SLRCON
;
85 extern __at(0x0F78) volatile __SLRCONbits_t SLRCONbits
;
91 //==============================================================================
94 //==============================================================================
97 extern __at(0x0F79) __sfr CM2CON1
;
111 extern __at(0x0F79) volatile __CM2CON1bits_t CM2CON1bits
;
118 //==============================================================================
121 //==============================================================================
124 extern __at(0x0F7A) __sfr CM2CON0
;
147 extern __at(0x0F7A) volatile __CM2CON0bits_t CM2CON0bits
;
158 //==============================================================================
161 //==============================================================================
164 extern __at(0x0F7B) __sfr CM1CON0
;
187 extern __at(0x0F7B) volatile __CM1CON0bits_t CM1CON0bits
;
198 //==============================================================================
201 //==============================================================================
204 extern __at(0x0F7C) __sfr WPUB
;
218 extern __at(0x0F7C) volatile __WPUBbits_t WPUBbits
;
229 //==============================================================================
232 //==============================================================================
235 extern __at(0x0F7D) __sfr IOCB
;
249 extern __at(0x0F7D) volatile __IOCBbits_t IOCBbits
;
256 //==============================================================================
259 //==============================================================================
262 extern __at(0x0F7E) __sfr ANSEL
;
285 extern __at(0x0F7E) volatile __ANSELbits_t ANSELbits
;
293 //==============================================================================
296 //==============================================================================
299 extern __at(0x0F7F) __sfr ANSELH
;
313 extern __at(0x0F7F) volatile __ANSELHbits_t ANSELHbits
;
321 //==============================================================================
324 //==============================================================================
327 extern __at(0x0F80) __sfr PORTA
;
357 unsigned C12IN0M
: 1;
358 unsigned C12IN1M
: 1;
369 unsigned C12IN0N
: 1;
370 unsigned C12IN1N
: 1;
416 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
418 #define _PORTA_RA0 0x01
419 #define _PORTA_AN0 0x01
420 #define _PORTA_C12IN0M 0x01
421 #define _PORTA_C12IN0N 0x01
422 #define _PORTA_RA1 0x02
423 #define _PORTA_AN1 0x02
424 #define _PORTA_C12IN1M 0x02
425 #define _PORTA_C12IN1N 0x02
426 #define _PORTA_RA2 0x04
427 #define _PORTA_AN2 0x04
428 #define _PORTA_C2INP 0x04
429 #define _PORTA_VREFM 0x04
430 #define _PORTA_VREFN 0x04
431 #define _PORTA_CVREF 0x04
432 #define _PORTA_RA3 0x08
433 #define _PORTA_AN3 0x08
434 #define _PORTA_C1INP 0x08
435 #define _PORTA_VREFP 0x08
436 #define _PORTA_RA4 0x10
437 #define _PORTA_C1OUT 0x10
438 #define _PORTA_T0CKI 0x10
439 #define _PORTA_RA5 0x20
440 #define _PORTA_AN4 0x20
441 #define _PORTA_C2OUT 0x20
442 #define _PORTA_SS 0x20
443 #define _PORTA_NOT_SS 0x20
444 #define _PORTA_LVDIN 0x20
445 #define _PORTA_HLVDIN 0x20
446 #define _PORTA_RA6 0x40
447 #define _PORTA_RA7 0x80
449 //==============================================================================
452 //==============================================================================
455 extern __at(0x0F81) __sfr PORTB
;
498 unsigned C12IN3M
: 1;
500 unsigned C12IN2M
: 1;
510 unsigned C12IN3N
: 1;
512 unsigned C12IN2N
: 1;
544 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
546 #define _PORTB_RB0 0x01
547 #define _PORTB_INT0 0x01
548 #define _PORTB_AN12 0x01
549 #define _PORTB_FLT0 0x01
550 #define _PORTB_RB1 0x02
551 #define _PORTB_INT1 0x02
552 #define _PORTB_AN10 0x02
553 #define _PORTB_C12IN3M 0x02
554 #define _PORTB_C12IN3N 0x02
555 #define _PORTB_P1C 0x02
556 #define _PORTB_RB2 0x04
557 #define _PORTB_INT2 0x04
558 #define _PORTB_AN8 0x04
559 #define _PORTB_P1B 0x04
560 #define _PORTB_RB3 0x08
561 #define _PORTB_CCP2 0x08
562 #define _PORTB_AN9 0x08
563 #define _PORTB_C12IN2M 0x08
564 #define _PORTB_C12IN2N 0x08
565 #define _PORTB_RB4 0x10
566 #define _PORTB_KBI0 0x10
567 #define _PORTB_AN11 0x10
568 #define _PORTB_P1D 0x10
569 #define _PORTB_RB5 0x20
570 #define _PORTB_KBI1 0x20
571 #define _PORTB_PGM 0x20
572 #define _PORTB_RB6 0x40
573 #define _PORTB_KBI2 0x40
574 #define _PORTB_PGC 0x40
575 #define _PORTB_RB7 0x80
576 #define _PORTB_KBI3 0x80
577 #define _PORTB_PGD 0x80
579 //==============================================================================
582 //==============================================================================
585 extern __at(0x0F82) __sfr PORTC
;
650 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
652 #define _PORTC_RC0 0x01
653 #define _PORTC_T1OSO 0x01
654 #define _PORTC_T13CKI 0x01
655 #define _PORTC_T1CKI 0x01
656 #define _PORTC_T3CKI 0x01
657 #define _PORTC_RC1 0x02
658 #define _PORTC_T1OSI 0x02
659 #define _PORTC_CCP2 0x02
660 #define _PORTC_RC2 0x04
661 #define _PORTC_CCP1 0x04
662 #define _PORTC_P1A 0x04
663 #define _PORTC_RC3 0x08
664 #define _PORTC_SCK 0x08
665 #define _PORTC_SCL 0x08
666 #define _PORTC_RC4 0x10
667 #define _PORTC_SDI 0x10
668 #define _PORTC_SDA 0x10
669 #define _PORTC_RC5 0x20
670 #define _PORTC_SDO 0x20
671 #define _PORTC_RC6 0x40
672 #define _PORTC_TX 0x40
673 #define _PORTC_CK 0x40
674 #define _PORTC_RC7 0x80
675 #define _PORTC_RX 0x80
677 //==============================================================================
680 //==============================================================================
683 extern __at(0x0F84) __sfr PORTE
;
716 unsigned NOT_MCLR
: 1;
736 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
740 #define _NOT_MCLR 0x08
743 //==============================================================================
746 //==============================================================================
749 extern __at(0x0F89) __sfr LATA
;
763 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
774 //==============================================================================
777 //==============================================================================
780 extern __at(0x0F8A) __sfr LATB
;
794 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
805 //==============================================================================
808 //==============================================================================
811 extern __at(0x0F8B) __sfr LATC
;
825 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
836 //==============================================================================
839 //==============================================================================
842 extern __at(0x0F92) __sfr DDRA
;
871 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
890 //==============================================================================
893 //==============================================================================
896 extern __at(0x0F92) __sfr TRISA
;
925 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
927 #define _TRISA_TRISA0 0x01
928 #define _TRISA_RA0 0x01
929 #define _TRISA_TRISA1 0x02
930 #define _TRISA_RA1 0x02
931 #define _TRISA_TRISA2 0x04
932 #define _TRISA_RA2 0x04
933 #define _TRISA_TRISA3 0x08
934 #define _TRISA_RA3 0x08
935 #define _TRISA_TRISA4 0x10
936 #define _TRISA_RA4 0x10
937 #define _TRISA_TRISA5 0x20
938 #define _TRISA_RA5 0x20
939 #define _TRISA_TRISA6 0x40
940 #define _TRISA_RA6 0x40
941 #define _TRISA_TRISA7 0x80
942 #define _TRISA_RA7 0x80
944 //==============================================================================
947 //==============================================================================
950 extern __at(0x0F93) __sfr DDRB
;
979 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
998 //==============================================================================
1001 //==============================================================================
1004 extern __at(0x0F93) __sfr TRISB
;
1010 unsigned TRISB0
: 1;
1011 unsigned TRISB1
: 1;
1012 unsigned TRISB2
: 1;
1013 unsigned TRISB3
: 1;
1014 unsigned TRISB4
: 1;
1015 unsigned TRISB5
: 1;
1016 unsigned TRISB6
: 1;
1017 unsigned TRISB7
: 1;
1033 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1035 #define _TRISB_TRISB0 0x01
1036 #define _TRISB_RB0 0x01
1037 #define _TRISB_TRISB1 0x02
1038 #define _TRISB_RB1 0x02
1039 #define _TRISB_TRISB2 0x04
1040 #define _TRISB_RB2 0x04
1041 #define _TRISB_TRISB3 0x08
1042 #define _TRISB_RB3 0x08
1043 #define _TRISB_TRISB4 0x10
1044 #define _TRISB_RB4 0x10
1045 #define _TRISB_TRISB5 0x20
1046 #define _TRISB_RB5 0x20
1047 #define _TRISB_TRISB6 0x40
1048 #define _TRISB_RB6 0x40
1049 #define _TRISB_TRISB7 0x80
1050 #define _TRISB_RB7 0x80
1052 //==============================================================================
1055 //==============================================================================
1058 extern __at(0x0F94) __sfr DDRC
;
1064 unsigned TRISC0
: 1;
1065 unsigned TRISC1
: 1;
1066 unsigned TRISC2
: 1;
1067 unsigned TRISC3
: 1;
1068 unsigned TRISC4
: 1;
1069 unsigned TRISC5
: 1;
1070 unsigned TRISC6
: 1;
1071 unsigned TRISC7
: 1;
1087 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1089 #define _TRISC0 0x01
1091 #define _TRISC1 0x02
1093 #define _TRISC2 0x04
1095 #define _TRISC3 0x08
1097 #define _TRISC4 0x10
1099 #define _TRISC5 0x20
1101 #define _TRISC6 0x40
1103 #define _TRISC7 0x80
1106 //==============================================================================
1109 //==============================================================================
1112 extern __at(0x0F94) __sfr TRISC
;
1118 unsigned TRISC0
: 1;
1119 unsigned TRISC1
: 1;
1120 unsigned TRISC2
: 1;
1121 unsigned TRISC3
: 1;
1122 unsigned TRISC4
: 1;
1123 unsigned TRISC5
: 1;
1124 unsigned TRISC6
: 1;
1125 unsigned TRISC7
: 1;
1141 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1143 #define _TRISC_TRISC0 0x01
1144 #define _TRISC_RC0 0x01
1145 #define _TRISC_TRISC1 0x02
1146 #define _TRISC_RC1 0x02
1147 #define _TRISC_TRISC2 0x04
1148 #define _TRISC_RC2 0x04
1149 #define _TRISC_TRISC3 0x08
1150 #define _TRISC_RC3 0x08
1151 #define _TRISC_TRISC4 0x10
1152 #define _TRISC_RC4 0x10
1153 #define _TRISC_TRISC5 0x20
1154 #define _TRISC_RC5 0x20
1155 #define _TRISC_TRISC6 0x40
1156 #define _TRISC_RC6 0x40
1157 #define _TRISC_TRISC7 0x80
1158 #define _TRISC_RC7 0x80
1160 //==============================================================================
1163 //==============================================================================
1166 extern __at(0x0F9B) __sfr OSCTUNE
;
1179 unsigned INTSRC
: 1;
1189 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1198 #define _INTSRC 0x80
1200 //==============================================================================
1203 //==============================================================================
1206 extern __at(0x0F9D) __sfr PIE1
;
1210 unsigned TMR1IE
: 1;
1211 unsigned TMR2IE
: 1;
1212 unsigned CCP1IE
: 1;
1220 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1222 #define _TMR1IE 0x01
1223 #define _TMR2IE 0x02
1224 #define _CCP1IE 0x04
1230 //==============================================================================
1233 //==============================================================================
1236 extern __at(0x0F9E) __sfr PIR1
;
1240 unsigned TMR1IF
: 1;
1241 unsigned TMR2IF
: 1;
1242 unsigned CCP1IF
: 1;
1250 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1252 #define _TMR1IF 0x01
1253 #define _TMR2IF 0x02
1254 #define _CCP1IF 0x04
1260 //==============================================================================
1263 //==============================================================================
1266 extern __at(0x0F9F) __sfr IPR1
;
1270 unsigned TMR1IP
: 1;
1271 unsigned TMR2IP
: 1;
1272 unsigned CCP1IP
: 1;
1280 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1282 #define _TMR1IP 0x01
1283 #define _TMR2IP 0x02
1284 #define _CCP1IP 0x04
1290 //==============================================================================
1293 //==============================================================================
1296 extern __at(0x0FA0) __sfr PIE2
;
1302 unsigned CCP2IE
: 1;
1303 unsigned TMR3IE
: 1;
1304 unsigned HLVDIE
: 1;
1309 unsigned OSCFIE
: 1;
1325 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1327 #define _CCP2IE 0x01
1328 #define _TMR3IE 0x02
1329 #define _HLVDIE 0x04
1335 #define _OSCFIE 0x80
1337 //==============================================================================
1340 //==============================================================================
1343 extern __at(0x0FA1) __sfr PIR2
;
1349 unsigned CCP2IF
: 1;
1350 unsigned TMR3IF
: 1;
1351 unsigned HLVDIF
: 1;
1356 unsigned OSCFIF
: 1;
1372 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1374 #define _CCP2IF 0x01
1375 #define _TMR3IF 0x02
1376 #define _HLVDIF 0x04
1382 #define _OSCFIF 0x80
1384 //==============================================================================
1387 //==============================================================================
1390 extern __at(0x0FA2) __sfr IPR2
;
1396 unsigned CCP2IP
: 1;
1397 unsigned TMR3IP
: 1;
1398 unsigned HLVDIP
: 1;
1403 unsigned OSCFIP
: 1;
1419 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1421 #define _CCP2IP 0x01
1422 #define _TMR3IP 0x02
1423 #define _HLVDIP 0x04
1429 #define _OSCFIP 0x80
1431 //==============================================================================
1434 //==============================================================================
1437 extern __at(0x0FA6) __sfr EECON1
;
1451 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1461 //==============================================================================
1463 extern __at(0x0FA7) __sfr EECON2
;
1464 extern __at(0x0FA8) __sfr EEDATA
;
1466 //==============================================================================
1469 extern __at(0x0FA9) __sfr EEADR
;
1473 unsigned EEADR0
: 1;
1474 unsigned EEADR1
: 1;
1475 unsigned EEADR2
: 1;
1476 unsigned EEADR3
: 1;
1477 unsigned EEADR4
: 1;
1478 unsigned EEADR5
: 1;
1479 unsigned EEADR6
: 1;
1480 unsigned EEADR7
: 1;
1483 extern __at(0x0FA9) volatile __EEADRbits_t EEADRbits
;
1485 #define _EEADR0 0x01
1486 #define _EEADR1 0x02
1487 #define _EEADR2 0x04
1488 #define _EEADR3 0x08
1489 #define _EEADR4 0x10
1490 #define _EEADR5 0x20
1491 #define _EEADR6 0x40
1492 #define _EEADR7 0x80
1494 //==============================================================================
1497 //==============================================================================
1500 extern __at(0x0FAA) __sfr EEADRH
;
1504 unsigned EEADR8
: 1;
1505 unsigned EEADR9
: 1;
1514 extern __at(0x0FAA) volatile __EEADRHbits_t EEADRHbits
;
1516 #define _EEADR8 0x01
1517 #define _EEADR9 0x02
1519 //==============================================================================
1522 //==============================================================================
1525 extern __at(0x0FAB) __sfr RCSTA
;
1554 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1566 //==============================================================================
1569 //==============================================================================
1572 extern __at(0x0FAC) __sfr TXSTA
;
1586 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1597 //==============================================================================
1599 extern __at(0x0FAD) __sfr TXREG
;
1600 extern __at(0x0FAE) __sfr RCREG
;
1601 extern __at(0x0FAF) __sfr SPBRG
;
1602 extern __at(0x0FB0) __sfr SPBRGH
;
1604 //==============================================================================
1607 extern __at(0x0FB1) __sfr T3CON
;
1613 unsigned TMR3ON
: 1;
1614 unsigned TMR3CS
: 1;
1615 unsigned NOT_T3SYNC
: 1;
1616 unsigned T3CCP1
: 1;
1617 unsigned T3CKPS0
: 1;
1618 unsigned T3CKPS1
: 1;
1619 unsigned T3CCP2
: 1;
1627 unsigned T3SYNC
: 1;
1638 unsigned T3CKPS
: 2;
1643 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1645 #define _T3CON_TMR3ON 0x01
1646 #define _T3CON_TMR3CS 0x02
1647 #define _T3CON_NOT_T3SYNC 0x04
1648 #define _T3CON_T3SYNC 0x04
1649 #define _T3CON_T3CCP1 0x08
1650 #define _T3CON_T3CKPS0 0x10
1651 #define _T3CON_T3CKPS1 0x20
1652 #define _T3CON_T3CCP2 0x40
1653 #define _T3CON_RD16 0x80
1655 //==============================================================================
1657 extern __at(0x0FB2) __sfr TMR3
;
1658 extern __at(0x0FB2) __sfr TMR3L
;
1659 extern __at(0x0FB3) __sfr TMR3H
;
1661 //==============================================================================
1664 extern __at(0x0FB4) __sfr CVRCON2
;
1678 extern __at(0x0FB4) volatile __CVRCON2bits_t CVRCON2bits
;
1683 //==============================================================================
1686 //==============================================================================
1689 extern __at(0x0FB5) __sfr CVRCON
;
1712 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1723 //==============================================================================
1726 //==============================================================================
1729 extern __at(0x0FB6) __sfr ECCP1AS
;
1735 unsigned PSSBD0
: 1;
1736 unsigned PSSBD1
: 1;
1737 unsigned PSSAC0
: 1;
1738 unsigned PSSAC1
: 1;
1739 unsigned ECCPAS0
: 1;
1740 unsigned ECCPAS1
: 1;
1741 unsigned ECCPAS2
: 1;
1742 unsigned ECCPASE
: 1;
1761 unsigned ECCPAS
: 3;
1766 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1768 #define _PSSBD0 0x01
1769 #define _PSSBD1 0x02
1770 #define _PSSAC0 0x04
1771 #define _PSSAC1 0x08
1772 #define _ECCPAS0 0x10
1773 #define _ECCPAS1 0x20
1774 #define _ECCPAS2 0x40
1775 #define _ECCPASE 0x80
1777 //==============================================================================
1780 //==============================================================================
1783 extern __at(0x0FB7) __sfr PWM1CON
;
1806 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1817 //==============================================================================
1820 //==============================================================================
1823 extern __at(0x0FB8) __sfr BAUDCON
;
1836 unsigned ABDOVF
: 1;
1852 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1861 #define _ABDOVF 0x80
1863 //==============================================================================
1866 //==============================================================================
1869 extern __at(0x0FB8) __sfr BAUDCTL
;
1882 unsigned ABDOVF
: 1;
1898 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1900 #define _BAUDCTL_ABDEN 0x01
1901 #define _BAUDCTL_WUE 0x02
1902 #define _BAUDCTL_BRG16 0x08
1903 #define _BAUDCTL_CKTXP 0x10
1904 #define _BAUDCTL_SCKP 0x10
1905 #define _BAUDCTL_DTRXP 0x20
1906 #define _BAUDCTL_RCIDL 0x40
1907 #define _BAUDCTL_ABDOVF 0x80
1909 //==============================================================================
1912 //==============================================================================
1915 extern __at(0x0FB9) __sfr PSTRCON
;
1923 unsigned STRSYNC
: 1;
1929 extern __at(0x0FB9) volatile __PSTRCONbits_t PSTRCONbits
;
1935 #define _STRSYNC 0x10
1937 //==============================================================================
1940 //==============================================================================
1943 extern __at(0x0FBA) __sfr CCP2CON
;
1949 unsigned CCP2M0
: 1;
1950 unsigned CCP2M1
: 1;
1951 unsigned CCP2M2
: 1;
1952 unsigned CCP2M3
: 1;
1973 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1975 #define _CCP2M0 0x01
1976 #define _CCP2M1 0x02
1977 #define _CCP2M2 0x04
1978 #define _CCP2M3 0x08
1982 //==============================================================================
1984 extern __at(0x0FBB) __sfr CCPR2
;
1985 extern __at(0x0FBB) __sfr CCPR2L
;
1986 extern __at(0x0FBC) __sfr CCPR2H
;
1988 //==============================================================================
1991 extern __at(0x0FBD) __sfr CCP1CON
;
1997 unsigned CCP1M0
: 1;
1998 unsigned CCP1M1
: 1;
1999 unsigned CCP1M2
: 1;
2000 unsigned CCP1M3
: 1;
2027 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2029 #define _CCP1M0 0x01
2030 #define _CCP1M1 0x02
2031 #define _CCP1M2 0x04
2032 #define _CCP1M3 0x08
2038 //==============================================================================
2040 extern __at(0x0FBE) __sfr CCPR1
;
2041 extern __at(0x0FBE) __sfr CCPR1L
;
2042 extern __at(0x0FBF) __sfr CCPR1H
;
2044 //==============================================================================
2047 extern __at(0x0FC0) __sfr ADCON2
;
2077 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2087 //==============================================================================
2090 //==============================================================================
2093 extern __at(0x0FC1) __sfr ADCON1
;
2117 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2122 //==============================================================================
2125 //==============================================================================
2128 extern __at(0x0FC2) __sfr ADCON0
;
2135 unsigned GO_NOT_DONE
: 1;
2159 unsigned NOT_DONE
: 1;
2171 unsigned GO_DONE
: 1;
2200 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2203 #define _GO_NOT_DONE 0x02
2205 #define _NOT_DONE 0x02
2206 #define _GO_DONE 0x02
2213 //==============================================================================
2215 extern __at(0x0FC3) __sfr ADRES
;
2216 extern __at(0x0FC3) __sfr ADRESL
;
2217 extern __at(0x0FC4) __sfr ADRESH
;
2219 //==============================================================================
2222 extern __at(0x0FC5) __sfr SSPCON2
;
2232 unsigned ACKSTAT
: 1;
2236 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2244 #define _ACKSTAT 0x40
2247 //==============================================================================
2250 //==============================================================================
2253 extern __at(0x0FC6) __sfr SSPCON1
;
2276 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2287 //==============================================================================
2290 //==============================================================================
2293 extern __at(0x0FC7) __sfr SSPSTAT
;
2301 unsigned R_NOT_W
: 1;
2304 unsigned D_NOT_A
: 1;
2349 unsigned NOT_WRITE
: 1;
2352 unsigned NOT_ADDRESS
: 1;
2358 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2362 #define _R_NOT_W 0x04
2366 #define _NOT_WRITE 0x04
2371 #define _D_NOT_A 0x20
2375 #define _NOT_ADDRESS 0x20
2379 //==============================================================================
2381 extern __at(0x0FC8) __sfr SSPADD
;
2382 extern __at(0x0FC9) __sfr SSPBUF
;
2384 //==============================================================================
2387 extern __at(0x0FCA) __sfr T2CON
;
2393 unsigned T2CKPS0
: 1;
2394 unsigned T2CKPS1
: 1;
2395 unsigned TMR2ON
: 1;
2396 unsigned T2OUTPS0
: 1;
2397 unsigned T2OUTPS1
: 1;
2398 unsigned T2OUTPS2
: 1;
2399 unsigned T2OUTPS3
: 1;
2405 unsigned T2CKPS
: 2;
2412 unsigned T2OUTPS
: 4;
2417 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2419 #define _T2CKPS0 0x01
2420 #define _T2CKPS1 0x02
2421 #define _TMR2ON 0x04
2422 #define _T2OUTPS0 0x08
2423 #define _T2OUTPS1 0x10
2424 #define _T2OUTPS2 0x20
2425 #define _T2OUTPS3 0x40
2427 //==============================================================================
2429 extern __at(0x0FCB) __sfr PR2
;
2430 extern __at(0x0FCC) __sfr TMR2
;
2432 //==============================================================================
2435 extern __at(0x0FCD) __sfr T1CON
;
2441 unsigned TMR1ON
: 1;
2442 unsigned TMR1CS
: 1;
2443 unsigned NOT_T1SYNC
: 1;
2444 unsigned T1OSCEN
: 1;
2445 unsigned T1CKPS0
: 1;
2446 unsigned T1CKPS1
: 1;
2455 unsigned T1SYNC
: 1;
2466 unsigned T1CKPS
: 2;
2471 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2473 #define _TMR1ON 0x01
2474 #define _TMR1CS 0x02
2475 #define _NOT_T1SYNC 0x04
2476 #define _T1SYNC 0x04
2477 #define _T1OSCEN 0x08
2478 #define _T1CKPS0 0x10
2479 #define _T1CKPS1 0x20
2483 //==============================================================================
2485 extern __at(0x0FCE) __sfr TMR1
;
2486 extern __at(0x0FCE) __sfr TMR1L
;
2487 extern __at(0x0FCF) __sfr TMR1H
;
2489 //==============================================================================
2492 extern __at(0x0FD0) __sfr RCON
;
2498 unsigned NOT_BOR
: 1;
2499 unsigned NOT_POR
: 1;
2500 unsigned NOT_PD
: 1;
2501 unsigned NOT_TO
: 1;
2502 unsigned NOT_RI
: 1;
2504 unsigned SBOREN
: 1;
2521 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2523 #define _NOT_BOR 0x01
2525 #define _NOT_POR 0x02
2527 #define _NOT_PD 0x04
2529 #define _NOT_TO 0x08
2531 #define _NOT_RI 0x10
2533 #define _SBOREN 0x40
2536 //==============================================================================
2539 //==============================================================================
2542 extern __at(0x0FD1) __sfr WDTCON
;
2548 unsigned SWDTEN
: 1;
2571 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2573 #define _SWDTEN 0x01
2576 //==============================================================================
2579 //==============================================================================
2582 extern __at(0x0FD2) __sfr HLVDCON
;
2588 unsigned HLVDL0
: 1;
2589 unsigned HLVDL1
: 1;
2590 unsigned HLVDL2
: 1;
2591 unsigned HLVDL3
: 1;
2592 unsigned HLVDEN
: 1;
2595 unsigned VDIRMAG
: 1;
2641 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2643 #define _HLVDL0 0x01
2646 #define _HLVDL1 0x02
2649 #define _HLVDL2 0x04
2652 #define _HLVDL3 0x08
2655 #define _HLVDEN 0x10
2660 #define _VDIRMAG 0x80
2662 //==============================================================================
2665 //==============================================================================
2668 extern __at(0x0FD2) __sfr LVDCON
;
2674 unsigned HLVDL0
: 1;
2675 unsigned HLVDL1
: 1;
2676 unsigned HLVDL2
: 1;
2677 unsigned HLVDL3
: 1;
2678 unsigned HLVDEN
: 1;
2681 unsigned VDIRMAG
: 1;
2727 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2729 #define _LVDCON_HLVDL0 0x01
2730 #define _LVDCON_LVDL0 0x01
2731 #define _LVDCON_LVV0 0x01
2732 #define _LVDCON_HLVDL1 0x02
2733 #define _LVDCON_LVDL1 0x02
2734 #define _LVDCON_LVV1 0x02
2735 #define _LVDCON_HLVDL2 0x04
2736 #define _LVDCON_LVDL2 0x04
2737 #define _LVDCON_LVV2 0x04
2738 #define _LVDCON_HLVDL3 0x08
2739 #define _LVDCON_LVDL3 0x08
2740 #define _LVDCON_LVV3 0x08
2741 #define _LVDCON_HLVDEN 0x10
2742 #define _LVDCON_LVDEN 0x10
2743 #define _LVDCON_IRVST 0x20
2744 #define _LVDCON_IVRST 0x20
2745 #define _LVDCON_BGST 0x20
2746 #define _LVDCON_VDIRMAG 0x80
2748 //==============================================================================
2751 //==============================================================================
2754 extern __at(0x0FD3) __sfr OSCCON
;
2784 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2795 //==============================================================================
2798 //==============================================================================
2801 extern __at(0x0FD5) __sfr T0CON
;
2813 unsigned T08BIT
: 1;
2814 unsigned TMR0ON
: 1;
2824 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2832 #define _T08BIT 0x40
2833 #define _TMR0ON 0x80
2835 //==============================================================================
2837 extern __at(0x0FD6) __sfr TMR0
;
2838 extern __at(0x0FD6) __sfr TMR0L
;
2839 extern __at(0x0FD7) __sfr TMR0H
;
2841 //==============================================================================
2844 extern __at(0x0FD8) __sfr STATUS
;
2858 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2866 //==============================================================================
2868 extern __at(0x0FD9) __sfr FSR2L
;
2869 extern __at(0x0FDA) __sfr FSR2H
;
2870 extern __at(0x0FDB) __sfr PLUSW2
;
2871 extern __at(0x0FDC) __sfr PREINC2
;
2872 extern __at(0x0FDD) __sfr POSTDEC2
;
2873 extern __at(0x0FDE) __sfr POSTINC2
;
2874 extern __at(0x0FDF) __sfr INDF2
;
2875 extern __at(0x0FE0) __sfr BSR
;
2876 extern __at(0x0FE1) __sfr FSR1L
;
2877 extern __at(0x0FE2) __sfr FSR1H
;
2878 extern __at(0x0FE3) __sfr PLUSW1
;
2879 extern __at(0x0FE4) __sfr PREINC1
;
2880 extern __at(0x0FE5) __sfr POSTDEC1
;
2881 extern __at(0x0FE6) __sfr POSTINC1
;
2882 extern __at(0x0FE7) __sfr INDF1
;
2883 extern __at(0x0FE8) __sfr WREG
;
2884 extern __at(0x0FE9) __sfr FSR0L
;
2885 extern __at(0x0FEA) __sfr FSR0H
;
2886 extern __at(0x0FEB) __sfr PLUSW0
;
2887 extern __at(0x0FEC) __sfr PREINC0
;
2888 extern __at(0x0FED) __sfr POSTDEC0
;
2889 extern __at(0x0FEE) __sfr POSTINC0
;
2890 extern __at(0x0FEF) __sfr INDF0
;
2892 //==============================================================================
2895 extern __at(0x0FF0) __sfr INTCON3
;
2901 unsigned INT1IF
: 1;
2902 unsigned INT2IF
: 1;
2904 unsigned INT1IE
: 1;
2905 unsigned INT2IE
: 1;
2907 unsigned INT1IP
: 1;
2908 unsigned INT2IP
: 1;
2924 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2926 #define _INT1IF 0x01
2928 #define _INT2IF 0x02
2930 #define _INT1IE 0x08
2932 #define _INT2IE 0x10
2934 #define _INT1IP 0x40
2936 #define _INT2IP 0x80
2939 //==============================================================================
2942 //==============================================================================
2945 extern __at(0x0FF1) __sfr INTCON2
;
2953 unsigned TMR0IP
: 1;
2955 unsigned INTEDG2
: 1;
2956 unsigned INTEDG1
: 1;
2957 unsigned INTEDG0
: 1;
2958 unsigned NOT_RBPU
: 1;
2974 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2977 #define _TMR0IP 0x04
2978 #define _INTEDG2 0x10
2979 #define _INTEDG1 0x20
2980 #define _INTEDG0 0x40
2981 #define _NOT_RBPU 0x80
2984 //==============================================================================
2987 //==============================================================================
2990 extern __at(0x0FF2) __sfr INTCON
;
2997 unsigned INT0IF
: 1;
2998 unsigned TMR0IF
: 1;
3000 unsigned INT0IE
: 1;
3001 unsigned TMR0IE
: 1;
3002 unsigned PEIE_GIEL
: 1;
3003 unsigned GIE_GIEH
: 1;
3031 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3034 #define _INT0IF 0x02
3036 #define _TMR0IF 0x04
3039 #define _INT0IE 0x10
3041 #define _TMR0IE 0x20
3043 #define _PEIE_GIEL 0x40
3046 #define _GIE_GIEH 0x80
3050 //==============================================================================
3052 extern __at(0x0FF3) __sfr PROD
;
3053 extern __at(0x0FF3) __sfr PRODL
;
3054 extern __at(0x0FF4) __sfr PRODH
;
3055 extern __at(0x0FF5) __sfr TABLAT
;
3056 extern __at(0x0FF6) __sfr TBLPTR
;
3057 extern __at(0x0FF6) __sfr TBLPTRL
;
3058 extern __at(0x0FF7) __sfr TBLPTRH
;
3059 extern __at(0x0FF8) __sfr TBLPTRU
;
3060 extern __at(0x0FF9) __sfr PC
;
3061 extern __at(0x0FF9) __sfr PCL
;
3062 extern __at(0x0FFA) __sfr PCLATH
;
3063 extern __at(0x0FFB) __sfr PCLATU
;
3065 //==============================================================================
3068 extern __at(0x0FFC) __sfr STKPTR
;
3080 unsigned STKUNF
: 1;
3081 unsigned STKFUL
: 1;
3093 unsigned STKOVF
: 1;
3103 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3110 #define _STKUNF 0x40
3111 #define _STKFUL 0x80
3112 #define _STKOVF 0x80
3114 //==============================================================================
3116 extern __at(0x0FFD) __sfr TOS
;
3117 extern __at(0x0FFD) __sfr TOSL
;
3118 extern __at(0x0FFE) __sfr TOSH
;
3119 extern __at(0x0FFF) __sfr TOSU
;
3121 //==============================================================================
3123 // Configuration Bits
3125 //==============================================================================
3127 #define __CONFIG1H 0x300001
3128 #define __CONFIG2L 0x300002
3129 #define __CONFIG2H 0x300003
3130 #define __CONFIG3H 0x300005
3131 #define __CONFIG4L 0x300006
3132 #define __CONFIG5L 0x300008
3133 #define __CONFIG5H 0x300009
3134 #define __CONFIG6L 0x30000A
3135 #define __CONFIG6H 0x30000B
3136 #define __CONFIG7L 0x30000C
3137 #define __CONFIG7H 0x30000D
3139 //----------------------------- CONFIG1H Options -------------------------------
3141 #define _FOSC_LP_1H 0xF0 // LP oscillator.
3142 #define _FOSC_XT_1H 0xF1 // XT oscillator.
3143 #define _FOSC_HS_1H 0xF2 // HS oscillator.
3144 #define _FOSC_RC_1H 0xF3 // External RC oscillator, CLKOUT function on RA6.
3145 #define _FOSC_EC_1H 0xF4 // EC oscillator, CLKOUT function on RA6.
3146 #define _FOSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
3147 #define _FOSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3148 #define _FOSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
3149 #define _FOSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3150 #define _FOSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKOUT function on RA6, port function on RA7.
3151 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3152 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3153 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3154 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3156 //----------------------------- CONFIG2L Options -------------------------------
3158 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3159 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3160 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3161 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3162 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3163 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3164 #define _BORV_30_2L 0xE7 // VBOR set to 3.0 V nominal.
3165 #define _BORV_27_2L 0xEF // VBOR set to 2.7 V nominal.
3166 #define _BORV_22_2L 0xF7 // VBOR set to 2.2 V nominal.
3167 #define _BORV_18_2L 0xFF // VBOR set to 1.8 V nominal.
3169 //----------------------------- CONFIG2H Options -------------------------------
3171 #define _WDTEN_OFF_2H 0xFE // WDT is controlled by SWDTEN bit of the WDTCON register.
3172 #define _WDTEN_ON_2H 0xFF // WDT is always enabled. SWDTEN bit has no effect.
3173 #define _WDTPS_1_2H 0xE1 // 1:1.
3174 #define _WDTPS_2_2H 0xE3 // 1:2.
3175 #define _WDTPS_4_2H 0xE5 // 1:4.
3176 #define _WDTPS_8_2H 0xE7 // 1:8.
3177 #define _WDTPS_16_2H 0xE9 // 1:16.
3178 #define _WDTPS_32_2H 0xEB // 1:32.
3179 #define _WDTPS_64_2H 0xED // 1:64.
3180 #define _WDTPS_128_2H 0xEF // 1:128.
3181 #define _WDTPS_256_2H 0xF1 // 1:256.
3182 #define _WDTPS_512_2H 0xF3 // 1:512.
3183 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3184 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3185 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3186 #define _WDTPS_8192_2H 0xFB // 1:8192.
3187 #define _WDTPS_16384_2H 0xFD // 1:16384.
3188 #define _WDTPS_32768_2H 0xFF // 1:32768.
3190 //----------------------------- CONFIG3H Options -------------------------------
3192 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3193 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3194 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3195 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3196 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3197 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3198 #define _HFOFST_OFF_3H 0xF7 // The system clock is held off until the HFINTOSC is stable.
3199 #define _HFOFST_ON_3H 0xFF // HFINTOSC starts clocking the CPU without waiting for the oscillator to stablize.
3200 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3201 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3203 //----------------------------- CONFIG4L Options -------------------------------
3205 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3206 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3207 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3208 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3209 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3210 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3211 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3212 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3214 //----------------------------- CONFIG5L Options -------------------------------
3216 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
3217 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
3218 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
3219 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
3220 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
3221 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
3222 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
3223 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
3225 //----------------------------- CONFIG5H Options -------------------------------
3227 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
3228 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
3229 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3230 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3232 //----------------------------- CONFIG6L Options -------------------------------
3234 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
3235 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
3236 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
3237 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
3238 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
3239 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
3240 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000h-00FFFFh) write-protected.
3241 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000h-00FFFFh) not write-protected.
3243 //----------------------------- CONFIG6H Options -------------------------------
3245 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3246 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3247 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
3248 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
3249 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3250 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3252 //----------------------------- CONFIG7L Options -------------------------------
3254 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
3255 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
3256 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
3257 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
3258 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
3259 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
3260 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
3261 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
3263 //----------------------------- CONFIG7H Options -------------------------------
3265 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
3266 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
3268 //==============================================================================
3270 #define __DEVID1 0x3FFFFE
3271 #define __DEVID2 0x3FFFFF
3273 #define __IDLOC0 0x200000
3274 #define __IDLOC1 0x200001
3275 #define __IDLOC2 0x200002
3276 #define __IDLOC3 0x200003
3277 #define __IDLOC4 0x200004
3278 #define __IDLOC5 0x200005
3279 #define __IDLOC6 0x200006
3280 #define __IDLOC7 0x200007
3282 #endif // #ifndef __PIC18F26K20_H__