2 * This declarations of the PIC18F26K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:28 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F26K22_H__
26 #define __PIC18F26K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F38) __sfr ANSELA
;
54 extern __at(0x0F38) volatile __ANSELAbits_t ANSELAbits
;
62 //==============================================================================
65 //==============================================================================
68 extern __at(0x0F39) __sfr ANSELB
;
91 extern __at(0x0F39) volatile __ANSELBbits_t ANSELBbits
;
100 //==============================================================================
103 //==============================================================================
106 extern __at(0x0F3A) __sfr ANSELC
;
120 extern __at(0x0F3A) volatile __ANSELCbits_t ANSELCbits
;
129 //==============================================================================
132 //==============================================================================
135 extern __at(0x0F3D) __sfr PMD2
;
149 extern __at(0x0F3D) volatile __PMD2bits_t PMD2bits
;
156 //==============================================================================
159 //==============================================================================
162 extern __at(0x0F3E) __sfr PMD1
;
172 unsigned MSSP1MD
: 1;
173 unsigned MSSP2MD
: 1;
176 extern __at(0x0F3E) volatile __PMD1bits_t PMD1bits
;
183 #define _MSSP1MD 0x40
184 #define _MSSP2MD 0x80
186 //==============================================================================
189 //==============================================================================
192 extern __at(0x0F3F) __sfr PMD0
;
202 unsigned UART1MD
: 1;
203 unsigned UART2MD
: 1;
206 extern __at(0x0F3F) volatile __PMD0bits_t PMD0bits
;
214 #define _UART1MD 0x40
215 #define _UART2MD 0x80
217 //==============================================================================
220 //==============================================================================
223 extern __at(0x0F40) __sfr DACCON1
;
246 extern __at(0x0F40) volatile __DACCON1bits_t DACCON1bits
;
254 //==============================================================================
257 //==============================================================================
260 extern __at(0x0F40) __sfr VREFCON2
;
283 extern __at(0x0F40) volatile __VREFCON2bits_t VREFCON2bits
;
285 #define _VREFCON2_DACR0 0x01
286 #define _VREFCON2_DACR1 0x02
287 #define _VREFCON2_DACR2 0x04
288 #define _VREFCON2_DACR3 0x08
289 #define _VREFCON2_DACR4 0x10
291 //==============================================================================
294 //==============================================================================
297 extern __at(0x0F41) __sfr DACCON0
;
305 unsigned DACPSS0
: 1;
306 unsigned DACPSS1
: 1;
321 extern __at(0x0F41) volatile __DACCON0bits_t DACCON0bits
;
324 #define _DACPSS0 0x04
325 #define _DACPSS1 0x08
330 //==============================================================================
333 //==============================================================================
336 extern __at(0x0F41) __sfr VREFCON1
;
344 unsigned DACPSS0
: 1;
345 unsigned DACPSS1
: 1;
360 extern __at(0x0F41) volatile __VREFCON1bits_t VREFCON1bits
;
362 #define _VREFCON1_DACNSS 0x01
363 #define _VREFCON1_DACPSS0 0x04
364 #define _VREFCON1_DACPSS1 0x08
365 #define _VREFCON1_DACOE 0x20
366 #define _VREFCON1_DACLPS 0x40
367 #define _VREFCON1_DACEN 0x80
369 //==============================================================================
372 //==============================================================================
375 extern __at(0x0F42) __sfr FVRCON
;
399 extern __at(0x0F42) volatile __FVRCONbits_t FVRCONbits
;
406 //==============================================================================
409 //==============================================================================
412 extern __at(0x0F42) __sfr VREFCON0
;
436 extern __at(0x0F42) volatile __VREFCON0bits_t VREFCON0bits
;
438 #define _VREFCON0_FVRS0 0x10
439 #define _VREFCON0_FVRS1 0x20
440 #define _VREFCON0_FVRST 0x40
441 #define _VREFCON0_FVREN 0x80
443 //==============================================================================
446 //==============================================================================
449 extern __at(0x0F43) __sfr CTMUICON
;
478 extern __at(0x0F43) volatile __CTMUICONbits_t CTMUICONbits
;
489 //==============================================================================
492 //==============================================================================
495 extern __at(0x0F43) __sfr CTMUICONH
;
524 extern __at(0x0F43) volatile __CTMUICONHbits_t CTMUICONHbits
;
526 #define _CTMUICONH_IRNG0 0x01
527 #define _CTMUICONH_IRNG1 0x02
528 #define _CTMUICONH_ITRIM0 0x04
529 #define _CTMUICONH_ITRIM1 0x08
530 #define _CTMUICONH_ITRIM2 0x10
531 #define _CTMUICONH_ITRIM3 0x20
532 #define _CTMUICONH_ITRIM4 0x40
533 #define _CTMUICONH_ITRIM5 0x80
535 //==============================================================================
538 //==============================================================================
541 extern __at(0x0F44) __sfr CTMUCON1
;
547 unsigned EDG1STAT
: 1;
548 unsigned EDG2STAT
: 1;
549 unsigned EDG1SEL0
: 1;
550 unsigned EDG1SEL1
: 1;
551 unsigned EDG1POL
: 1;
552 unsigned EDG2SEL0
: 1;
553 unsigned EDG2SEL1
: 1;
554 unsigned EDG2POL
: 1;
560 unsigned EDG1SEL
: 2;
567 unsigned EDG2SEL
: 2;
572 extern __at(0x0F44) volatile __CTMUCON1bits_t CTMUCON1bits
;
574 #define _EDG1STAT 0x01
575 #define _EDG2STAT 0x02
576 #define _EDG1SEL0 0x04
577 #define _EDG1SEL1 0x08
578 #define _EDG1POL 0x10
579 #define _EDG2SEL0 0x20
580 #define _EDG2SEL1 0x40
581 #define _EDG2POL 0x80
583 //==============================================================================
586 //==============================================================================
589 extern __at(0x0F44) __sfr CTMUCONL
;
595 unsigned EDG1STAT
: 1;
596 unsigned EDG2STAT
: 1;
597 unsigned EDG1SEL0
: 1;
598 unsigned EDG1SEL1
: 1;
599 unsigned EDG1POL
: 1;
600 unsigned EDG2SEL0
: 1;
601 unsigned EDG2SEL1
: 1;
602 unsigned EDG2POL
: 1;
608 unsigned EDG1SEL
: 2;
615 unsigned EDG2SEL
: 2;
620 extern __at(0x0F44) volatile __CTMUCONLbits_t CTMUCONLbits
;
622 #define _CTMUCONL_EDG1STAT 0x01
623 #define _CTMUCONL_EDG2STAT 0x02
624 #define _CTMUCONL_EDG1SEL0 0x04
625 #define _CTMUCONL_EDG1SEL1 0x08
626 #define _CTMUCONL_EDG1POL 0x10
627 #define _CTMUCONL_EDG2SEL0 0x20
628 #define _CTMUCONL_EDG2SEL1 0x40
629 #define _CTMUCONL_EDG2POL 0x80
631 //==============================================================================
634 //==============================================================================
637 extern __at(0x0F45) __sfr CTMUCON0
;
642 unsigned IDISSEN
: 1;
643 unsigned EDGSEQEN
: 1;
646 unsigned CTMUSIDL
: 1;
651 extern __at(0x0F45) volatile __CTMUCON0bits_t CTMUCON0bits
;
654 #define _IDISSEN 0x02
655 #define _EDGSEQEN 0x04
658 #define _CTMUSIDL 0x20
661 //==============================================================================
664 //==============================================================================
667 extern __at(0x0F45) __sfr CTMUCONH
;
672 unsigned IDISSEN
: 1;
673 unsigned EDGSEQEN
: 1;
676 unsigned CTMUSIDL
: 1;
681 extern __at(0x0F45) volatile __CTMUCONHbits_t CTMUCONHbits
;
683 #define _CTMUCONH_CTTRIG 0x01
684 #define _CTMUCONH_IDISSEN 0x02
685 #define _CTMUCONH_EDGSEQEN 0x04
686 #define _CTMUCONH_EDGEN 0x08
687 #define _CTMUCONH_TGEN 0x10
688 #define _CTMUCONH_CTMUSIDL 0x20
689 #define _CTMUCONH_CTMUEN 0x80
691 //==============================================================================
694 //==============================================================================
697 extern __at(0x0F46) __sfr SRCON1
;
711 extern __at(0x0F46) volatile __SRCON1bits_t SRCON1bits
;
722 //==============================================================================
725 //==============================================================================
728 extern __at(0x0F47) __sfr SRCON0
;
752 extern __at(0x0F47) volatile __SRCON0bits_t SRCON0bits
;
763 //==============================================================================
766 //==============================================================================
769 extern __at(0x0F48) __sfr CCPTMRS1
;
775 unsigned C4TSEL0
: 1;
776 unsigned C4TSEL1
: 1;
777 unsigned C5TSEL0
: 1;
778 unsigned C5TSEL1
: 1;
799 extern __at(0x0F48) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
801 #define _C4TSEL0 0x01
802 #define _C4TSEL1 0x02
803 #define _C5TSEL0 0x04
804 #define _C5TSEL1 0x08
806 //==============================================================================
809 //==============================================================================
812 extern __at(0x0F49) __sfr CCPTMRS0
;
818 unsigned C1TSEL0
: 1;
819 unsigned C1TSEL1
: 1;
821 unsigned C2TSEL0
: 1;
822 unsigned C2TSEL1
: 1;
824 unsigned C3TSEL0
: 1;
825 unsigned C3TSEL1
: 1;
848 extern __at(0x0F49) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
850 #define _C1TSEL0 0x01
851 #define _C1TSEL1 0x02
852 #define _C2TSEL0 0x08
853 #define _C2TSEL1 0x10
854 #define _C3TSEL0 0x40
855 #define _C3TSEL1 0x80
857 //==============================================================================
860 //==============================================================================
863 extern __at(0x0F4A) __sfr T6CON
;
869 unsigned T6CKPS0
: 1;
870 unsigned T6CKPS1
: 1;
872 unsigned T6OUTPS0
: 1;
873 unsigned T6OUTPS1
: 1;
874 unsigned T6OUTPS2
: 1;
875 unsigned T6OUTPS3
: 1;
888 unsigned T6OUTPS
: 4;
893 extern __at(0x0F4A) volatile __T6CONbits_t T6CONbits
;
895 #define _T6CKPS0 0x01
896 #define _T6CKPS1 0x02
898 #define _T6OUTPS0 0x08
899 #define _T6OUTPS1 0x10
900 #define _T6OUTPS2 0x20
901 #define _T6OUTPS3 0x40
903 //==============================================================================
905 extern __at(0x0F4B) __sfr PR6
;
906 extern __at(0x0F4C) __sfr TMR6
;
908 //==============================================================================
911 extern __at(0x0F4D) __sfr T5GCON
;
920 unsigned T5GGO_NOT_DONE
: 1;
944 unsigned T5G_DONE
: 1;
958 extern __at(0x0F4D) volatile __T5GCONbits_t T5GCONbits
;
963 #define _T5GGO_NOT_DONE 0x08
965 #define _T5G_DONE 0x08
971 //==============================================================================
974 //==============================================================================
977 extern __at(0x0F4E) __sfr T5CON
;
985 unsigned NOT_T5SYNC
: 1;
986 unsigned T5SOSCEN
: 1;
987 unsigned T5CKPS0
: 1;
988 unsigned T5CKPS1
: 1;
989 unsigned TMR5CS0
: 1;
990 unsigned TMR5CS1
: 1;
1008 unsigned T5CKPS
: 2;
1015 unsigned TMR5CS
: 2;
1019 extern __at(0x0F4E) volatile __T5CONbits_t T5CONbits
;
1021 #define _TMR5ON 0x01
1022 #define _T5RD16 0x02
1023 #define _NOT_T5SYNC 0x04
1024 #define _T5SYNC 0x04
1025 #define _T5SOSCEN 0x08
1026 #define _T5CKPS0 0x10
1027 #define _T5CKPS1 0x20
1028 #define _TMR5CS0 0x40
1029 #define _TMR5CS1 0x80
1031 //==============================================================================
1033 extern __at(0x0F4F) __sfr TMR5
;
1034 extern __at(0x0F4F) __sfr TMR5L
;
1035 extern __at(0x0F50) __sfr TMR5H
;
1037 //==============================================================================
1040 extern __at(0x0F51) __sfr T4CON
;
1046 unsigned T4CKPS0
: 1;
1047 unsigned T4CKPS1
: 1;
1048 unsigned TMR4ON
: 1;
1049 unsigned T4OUTPS0
: 1;
1050 unsigned T4OUTPS1
: 1;
1051 unsigned T4OUTPS2
: 1;
1052 unsigned T4OUTPS3
: 1;
1058 unsigned T4CKPS
: 2;
1065 unsigned T4OUTPS
: 4;
1070 extern __at(0x0F51) volatile __T4CONbits_t T4CONbits
;
1072 #define _T4CKPS0 0x01
1073 #define _T4CKPS1 0x02
1074 #define _TMR4ON 0x04
1075 #define _T4OUTPS0 0x08
1076 #define _T4OUTPS1 0x10
1077 #define _T4OUTPS2 0x20
1078 #define _T4OUTPS3 0x40
1080 //==============================================================================
1082 extern __at(0x0F52) __sfr PR4
;
1083 extern __at(0x0F53) __sfr TMR4
;
1085 //==============================================================================
1088 extern __at(0x0F54) __sfr CCP5CON
;
1094 unsigned CCP5M0
: 1;
1095 unsigned CCP5M1
: 1;
1096 unsigned CCP5M2
: 1;
1097 unsigned CCP5M3
: 1;
1118 extern __at(0x0F54) volatile __CCP5CONbits_t CCP5CONbits
;
1120 #define _CCP5M0 0x01
1121 #define _CCP5M1 0x02
1122 #define _CCP5M2 0x04
1123 #define _CCP5M3 0x08
1127 //==============================================================================
1129 extern __at(0x0F55) __sfr CCPR5
;
1130 extern __at(0x0F55) __sfr CCPR5L
;
1131 extern __at(0x0F56) __sfr CCPR5H
;
1133 //==============================================================================
1136 extern __at(0x0F57) __sfr CCP4CON
;
1142 unsigned CCP4M0
: 1;
1143 unsigned CCP4M1
: 1;
1144 unsigned CCP4M2
: 1;
1145 unsigned CCP4M3
: 1;
1166 extern __at(0x0F57) volatile __CCP4CONbits_t CCP4CONbits
;
1168 #define _CCP4M0 0x01
1169 #define _CCP4M1 0x02
1170 #define _CCP4M2 0x04
1171 #define _CCP4M3 0x08
1175 //==============================================================================
1177 extern __at(0x0F58) __sfr CCPR4
;
1178 extern __at(0x0F58) __sfr CCPR4L
;
1179 extern __at(0x0F59) __sfr CCPR4H
;
1181 //==============================================================================
1184 extern __at(0x0F5A) __sfr PSTR3CON
;
1192 unsigned STR3SYNC
: 1;
1198 extern __at(0x0F5A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1204 #define _STR3SYNC 0x10
1206 //==============================================================================
1209 //==============================================================================
1212 extern __at(0x0F5B) __sfr CCP3AS
;
1218 unsigned P3SSBD0
: 1;
1219 unsigned P3SSBD1
: 1;
1220 unsigned P3SSAC0
: 1;
1221 unsigned P3SSAC1
: 1;
1222 unsigned CCP3AS0
: 1;
1223 unsigned CCP3AS1
: 1;
1224 unsigned CCP3AS2
: 1;
1225 unsigned CCP3ASE
: 1;
1230 unsigned PSS3BD0
: 1;
1231 unsigned PSS3BD1
: 1;
1232 unsigned PSS3AC0
: 1;
1233 unsigned PSS3AC1
: 1;
1242 unsigned P3SSBD
: 2;
1248 unsigned PSS3BD
: 2;
1255 unsigned PSS3AC
: 2;
1262 unsigned P3SSAC
: 2;
1269 unsigned CCP3AS
: 3;
1274 extern __at(0x0F5B) volatile __CCP3ASbits_t CCP3ASbits
;
1276 #define _P3SSBD0 0x01
1277 #define _PSS3BD0 0x01
1278 #define _P3SSBD1 0x02
1279 #define _PSS3BD1 0x02
1280 #define _P3SSAC0 0x04
1281 #define _PSS3AC0 0x04
1282 #define _P3SSAC1 0x08
1283 #define _PSS3AC1 0x08
1284 #define _CCP3AS0 0x10
1285 #define _CCP3AS1 0x20
1286 #define _CCP3AS2 0x40
1287 #define _CCP3ASE 0x80
1289 //==============================================================================
1292 //==============================================================================
1295 extern __at(0x0F5B) __sfr ECCP3AS
;
1301 unsigned P3SSBD0
: 1;
1302 unsigned P3SSBD1
: 1;
1303 unsigned P3SSAC0
: 1;
1304 unsigned P3SSAC1
: 1;
1305 unsigned CCP3AS0
: 1;
1306 unsigned CCP3AS1
: 1;
1307 unsigned CCP3AS2
: 1;
1308 unsigned CCP3ASE
: 1;
1313 unsigned PSS3BD0
: 1;
1314 unsigned PSS3BD1
: 1;
1315 unsigned PSS3AC0
: 1;
1316 unsigned PSS3AC1
: 1;
1325 unsigned PSS3BD
: 2;
1331 unsigned P3SSBD
: 2;
1338 unsigned PSS3AC
: 2;
1345 unsigned P3SSAC
: 2;
1352 unsigned CCP3AS
: 3;
1357 extern __at(0x0F5B) volatile __ECCP3ASbits_t ECCP3ASbits
;
1359 #define _ECCP3AS_P3SSBD0 0x01
1360 #define _ECCP3AS_PSS3BD0 0x01
1361 #define _ECCP3AS_P3SSBD1 0x02
1362 #define _ECCP3AS_PSS3BD1 0x02
1363 #define _ECCP3AS_P3SSAC0 0x04
1364 #define _ECCP3AS_PSS3AC0 0x04
1365 #define _ECCP3AS_P3SSAC1 0x08
1366 #define _ECCP3AS_PSS3AC1 0x08
1367 #define _ECCP3AS_CCP3AS0 0x10
1368 #define _ECCP3AS_CCP3AS1 0x20
1369 #define _ECCP3AS_CCP3AS2 0x40
1370 #define _ECCP3AS_CCP3ASE 0x80
1372 //==============================================================================
1375 //==============================================================================
1378 extern __at(0x0F5C) __sfr PWM3CON
;
1391 unsigned P3RSEN
: 1;
1401 extern __at(0x0F5C) volatile __PWM3CONbits_t PWM3CONbits
;
1410 #define _P3RSEN 0x80
1412 //==============================================================================
1415 //==============================================================================
1418 extern __at(0x0F5D) __sfr CCP3CON
;
1424 unsigned CCP3M0
: 1;
1425 unsigned CCP3M1
: 1;
1426 unsigned CCP3M2
: 1;
1427 unsigned CCP3M3
: 1;
1454 extern __at(0x0F5D) volatile __CCP3CONbits_t CCP3CONbits
;
1456 #define _CCP3M0 0x01
1457 #define _CCP3M1 0x02
1458 #define _CCP3M2 0x04
1459 #define _CCP3M3 0x08
1465 //==============================================================================
1467 extern __at(0x0F5E) __sfr CCPR3
;
1468 extern __at(0x0F5E) __sfr CCPR3L
;
1469 extern __at(0x0F5F) __sfr CCPR3H
;
1471 //==============================================================================
1474 extern __at(0x0F60) __sfr SLRCON
;
1488 extern __at(0x0F60) volatile __SLRCONbits_t SLRCONbits
;
1494 //==============================================================================
1497 //==============================================================================
1500 extern __at(0x0F61) __sfr WPUB
;
1514 extern __at(0x0F61) volatile __WPUBbits_t WPUBbits
;
1525 //==============================================================================
1528 //==============================================================================
1531 extern __at(0x0F62) __sfr IOCB
;
1545 extern __at(0x0F62) volatile __IOCBbits_t IOCBbits
;
1552 //==============================================================================
1555 //==============================================================================
1558 extern __at(0x0F63) __sfr PSTR2CON
;
1566 unsigned STR2SYNC
: 1;
1572 extern __at(0x0F63) volatile __PSTR2CONbits_t PSTR2CONbits
;
1578 #define _STR2SYNC 0x10
1580 //==============================================================================
1583 //==============================================================================
1586 extern __at(0x0F64) __sfr CCP2AS
;
1592 unsigned P2SSBD0
: 1;
1593 unsigned P2SSBD1
: 1;
1594 unsigned P2SSAC0
: 1;
1595 unsigned P2SSAC1
: 1;
1596 unsigned CCP2AS0
: 1;
1597 unsigned CCP2AS1
: 1;
1598 unsigned CCP2AS2
: 1;
1599 unsigned CCP2ASE
: 1;
1604 unsigned PSS2BD0
: 1;
1605 unsigned PSS2BD1
: 1;
1606 unsigned PSS2AC0
: 1;
1607 unsigned PSS2AC1
: 1;
1616 unsigned PSS2BD
: 2;
1622 unsigned P2SSBD
: 2;
1629 unsigned PSS2AC
: 2;
1636 unsigned P2SSAC
: 2;
1643 unsigned CCP2AS
: 3;
1648 extern __at(0x0F64) volatile __CCP2ASbits_t CCP2ASbits
;
1650 #define _P2SSBD0 0x01
1651 #define _PSS2BD0 0x01
1652 #define _P2SSBD1 0x02
1653 #define _PSS2BD1 0x02
1654 #define _P2SSAC0 0x04
1655 #define _PSS2AC0 0x04
1656 #define _P2SSAC1 0x08
1657 #define _PSS2AC1 0x08
1658 #define _CCP2AS0 0x10
1659 #define _CCP2AS1 0x20
1660 #define _CCP2AS2 0x40
1661 #define _CCP2ASE 0x80
1663 //==============================================================================
1666 //==============================================================================
1669 extern __at(0x0F64) __sfr ECCP2AS
;
1675 unsigned P2SSBD0
: 1;
1676 unsigned P2SSBD1
: 1;
1677 unsigned P2SSAC0
: 1;
1678 unsigned P2SSAC1
: 1;
1679 unsigned CCP2AS0
: 1;
1680 unsigned CCP2AS1
: 1;
1681 unsigned CCP2AS2
: 1;
1682 unsigned CCP2ASE
: 1;
1687 unsigned PSS2BD0
: 1;
1688 unsigned PSS2BD1
: 1;
1689 unsigned PSS2AC0
: 1;
1690 unsigned PSS2AC1
: 1;
1699 unsigned P2SSBD
: 2;
1705 unsigned PSS2BD
: 2;
1712 unsigned P2SSAC
: 2;
1719 unsigned PSS2AC
: 2;
1726 unsigned CCP2AS
: 3;
1731 extern __at(0x0F64) volatile __ECCP2ASbits_t ECCP2ASbits
;
1733 #define _ECCP2AS_P2SSBD0 0x01
1734 #define _ECCP2AS_PSS2BD0 0x01
1735 #define _ECCP2AS_P2SSBD1 0x02
1736 #define _ECCP2AS_PSS2BD1 0x02
1737 #define _ECCP2AS_P2SSAC0 0x04
1738 #define _ECCP2AS_PSS2AC0 0x04
1739 #define _ECCP2AS_P2SSAC1 0x08
1740 #define _ECCP2AS_PSS2AC1 0x08
1741 #define _ECCP2AS_CCP2AS0 0x10
1742 #define _ECCP2AS_CCP2AS1 0x20
1743 #define _ECCP2AS_CCP2AS2 0x40
1744 #define _ECCP2AS_CCP2ASE 0x80
1746 //==============================================================================
1749 //==============================================================================
1752 extern __at(0x0F65) __sfr PWM2CON
;
1765 unsigned P2RSEN
: 1;
1775 extern __at(0x0F65) volatile __PWM2CONbits_t PWM2CONbits
;
1784 #define _P2RSEN 0x80
1786 //==============================================================================
1789 //==============================================================================
1792 extern __at(0x0F66) __sfr CCP2CON
;
1798 unsigned CCP2M0
: 1;
1799 unsigned CCP2M1
: 1;
1800 unsigned CCP2M2
: 1;
1801 unsigned CCP2M3
: 1;
1828 extern __at(0x0F66) volatile __CCP2CONbits_t CCP2CONbits
;
1830 #define _CCP2M0 0x01
1831 #define _CCP2M1 0x02
1832 #define _CCP2M2 0x04
1833 #define _CCP2M3 0x08
1839 //==============================================================================
1841 extern __at(0x0F67) __sfr CCPR2
;
1842 extern __at(0x0F67) __sfr CCPR2L
;
1843 extern __at(0x0F68) __sfr CCPR2H
;
1845 //==============================================================================
1848 extern __at(0x0F69) __sfr SSP2CON3
;
1859 unsigned ACKTIM
: 1;
1862 extern __at(0x0F69) volatile __SSP2CON3bits_t SSP2CON3bits
;
1864 #define _SSP2CON3_DHEN 0x01
1865 #define _SSP2CON3_AHEN 0x02
1866 #define _SSP2CON3_SBCDE 0x04
1867 #define _SSP2CON3_SDAHT 0x08
1868 #define _SSP2CON3_BOEN 0x10
1869 #define _SSP2CON3_SCIE 0x20
1870 #define _SSP2CON3_PCIE 0x40
1871 #define _SSP2CON3_ACKTIM 0x80
1873 //==============================================================================
1876 //==============================================================================
1879 extern __at(0x0F6A) __sfr SSP2MSK
;
1893 extern __at(0x0F6A) volatile __SSP2MSKbits_t SSP2MSKbits
;
1895 #define _SSP2MSK_MSK0 0x01
1896 #define _SSP2MSK_MSK1 0x02
1897 #define _SSP2MSK_MSK2 0x04
1898 #define _SSP2MSK_MSK3 0x08
1899 #define _SSP2MSK_MSK4 0x10
1900 #define _SSP2MSK_MSK5 0x20
1901 #define _SSP2MSK_MSK6 0x40
1902 #define _SSP2MSK_MSK7 0x80
1904 //==============================================================================
1907 //==============================================================================
1910 extern __at(0x0F6B) __sfr SSP2CON2
;
1920 unsigned ACKSTAT
: 1;
1924 extern __at(0x0F6B) volatile __SSP2CON2bits_t SSP2CON2bits
;
1926 #define _SSP2CON2_SEN 0x01
1927 #define _SSP2CON2_RSEN 0x02
1928 #define _SSP2CON2_PEN 0x04
1929 #define _SSP2CON2_RCEN 0x08
1930 #define _SSP2CON2_ACKEN 0x10
1931 #define _SSP2CON2_ACKDT 0x20
1932 #define _SSP2CON2_ACKSTAT 0x40
1933 #define _SSP2CON2_GCEN 0x80
1935 //==============================================================================
1938 //==============================================================================
1941 extern __at(0x0F6C) __sfr SSP2CON1
;
1964 extern __at(0x0F6C) volatile __SSP2CON1bits_t SSP2CON1bits
;
1966 #define _SSP2CON1_SSPM0 0x01
1967 #define _SSP2CON1_SSPM1 0x02
1968 #define _SSP2CON1_SSPM2 0x04
1969 #define _SSP2CON1_SSPM3 0x08
1970 #define _SSP2CON1_CKP 0x10
1971 #define _SSP2CON1_SSPEN 0x20
1972 #define _SSP2CON1_SSPOV 0x40
1973 #define _SSP2CON1_WCOL 0x80
1975 //==============================================================================
1978 //==============================================================================
1981 extern __at(0x0F6D) __sfr SSP2STAT
;
1989 unsigned R_NOT_W
: 1;
1992 unsigned D_NOT_A
: 1;
2037 unsigned NOT_WRITE
: 1;
2040 unsigned NOT_ADDRESS
: 1;
2046 extern __at(0x0F6D) volatile __SSP2STATbits_t SSP2STATbits
;
2048 #define _SSP2STAT_BF 0x01
2049 #define _SSP2STAT_UA 0x02
2050 #define _SSP2STAT_R_NOT_W 0x04
2051 #define _SSP2STAT_R 0x04
2052 #define _SSP2STAT_NOT_W 0x04
2053 #define _SSP2STAT_R_W 0x04
2054 #define _SSP2STAT_NOT_WRITE 0x04
2055 #define _SSP2STAT_S 0x08
2056 #define _SSP2STAT_P 0x10
2057 #define _SSP2STAT_D_NOT_A 0x20
2058 #define _SSP2STAT_D 0x20
2059 #define _SSP2STAT_NOT_A 0x20
2060 #define _SSP2STAT_D_A 0x20
2061 #define _SSP2STAT_NOT_ADDRESS 0x20
2062 #define _SSP2STAT_CKE 0x40
2063 #define _SSP2STAT_SMP 0x80
2065 //==============================================================================
2067 extern __at(0x0F6E) __sfr SSP2ADD
;
2068 extern __at(0x0F6F) __sfr SSP2BUF
;
2070 //==============================================================================
2073 extern __at(0x0F70) __sfr BAUD2CON
;
2086 unsigned ABDOVF
: 1;
2102 extern __at(0x0F70) volatile __BAUD2CONbits_t BAUD2CONbits
;
2104 #define _BAUD2CON_ABDEN 0x01
2105 #define _BAUD2CON_WUE 0x02
2106 #define _BAUD2CON_BRG16 0x08
2107 #define _BAUD2CON_CKTXP 0x10
2108 #define _BAUD2CON_SCKP 0x10
2109 #define _BAUD2CON_DTRXP 0x20
2110 #define _BAUD2CON_RCIDL 0x40
2111 #define _BAUD2CON_ABDOVF 0x80
2113 //==============================================================================
2116 //==============================================================================
2119 extern __at(0x0F70) __sfr BAUDCON2
;
2132 unsigned ABDOVF
: 1;
2148 extern __at(0x0F70) volatile __BAUDCON2bits_t BAUDCON2bits
;
2150 #define _BAUDCON2_ABDEN 0x01
2151 #define _BAUDCON2_WUE 0x02
2152 #define _BAUDCON2_BRG16 0x08
2153 #define _BAUDCON2_CKTXP 0x10
2154 #define _BAUDCON2_SCKP 0x10
2155 #define _BAUDCON2_DTRXP 0x20
2156 #define _BAUDCON2_RCIDL 0x40
2157 #define _BAUDCON2_ABDOVF 0x80
2159 //==============================================================================
2162 //==============================================================================
2165 extern __at(0x0F71) __sfr RC2STA
;
2198 unsigned ADDEN2
: 1;
2206 extern __at(0x0F71) volatile __RC2STAbits_t RC2STAbits
;
2208 #define _RC2STA_RX9D 0x01
2209 #define _RC2STA_RX9D2 0x01
2210 #define _RC2STA_OERR 0x02
2211 #define _RC2STA_OERR2 0x02
2212 #define _RC2STA_FERR 0x04
2213 #define _RC2STA_FERR2 0x04
2214 #define _RC2STA_ADDEN 0x08
2215 #define _RC2STA_ADEN 0x08
2216 #define _RC2STA_ADDEN2 0x08
2217 #define _RC2STA_CREN 0x10
2218 #define _RC2STA_CREN2 0x10
2219 #define _RC2STA_SREN 0x20
2220 #define _RC2STA_SREN2 0x20
2221 #define _RC2STA_RX9 0x40
2222 #define _RC2STA_RX92 0x40
2223 #define _RC2STA_SPEN 0x80
2224 #define _RC2STA_SPEN2 0x80
2226 //==============================================================================
2229 //==============================================================================
2232 extern __at(0x0F71) __sfr RCSTA2
;
2265 unsigned ADDEN2
: 1;
2273 extern __at(0x0F71) volatile __RCSTA2bits_t RCSTA2bits
;
2275 #define _RCSTA2_RX9D 0x01
2276 #define _RCSTA2_RX9D2 0x01
2277 #define _RCSTA2_OERR 0x02
2278 #define _RCSTA2_OERR2 0x02
2279 #define _RCSTA2_FERR 0x04
2280 #define _RCSTA2_FERR2 0x04
2281 #define _RCSTA2_ADDEN 0x08
2282 #define _RCSTA2_ADEN 0x08
2283 #define _RCSTA2_ADDEN2 0x08
2284 #define _RCSTA2_CREN 0x10
2285 #define _RCSTA2_CREN2 0x10
2286 #define _RCSTA2_SREN 0x20
2287 #define _RCSTA2_SREN2 0x20
2288 #define _RCSTA2_RX9 0x40
2289 #define _RCSTA2_RX92 0x40
2290 #define _RCSTA2_SPEN 0x80
2291 #define _RCSTA2_SPEN2 0x80
2293 //==============================================================================
2296 //==============================================================================
2299 extern __at(0x0F72) __sfr TX2STA
;
2320 unsigned SENDB2
: 1;
2328 extern __at(0x0F72) volatile __TX2STAbits_t TX2STAbits
;
2330 #define _TX2STA_TX9D 0x01
2331 #define _TX2STA_TX9D2 0x01
2332 #define _TX2STA_TRMT 0x02
2333 #define _TX2STA_TRMT2 0x02
2334 #define _TX2STA_BRGH 0x04
2335 #define _TX2STA_BRGH2 0x04
2336 #define _TX2STA_SENDB 0x08
2337 #define _TX2STA_SENDB2 0x08
2338 #define _TX2STA_SYNC 0x10
2339 #define _TX2STA_SYNC2 0x10
2340 #define _TX2STA_TXEN 0x20
2341 #define _TX2STA_TXEN2 0x20
2342 #define _TX2STA_TX9 0x40
2343 #define _TX2STA_TX92 0x40
2344 #define _TX2STA_CSRC 0x80
2345 #define _TX2STA_CSRC2 0x80
2347 //==============================================================================
2350 //==============================================================================
2353 extern __at(0x0F72) __sfr TXSTA2
;
2374 unsigned SENDB2
: 1;
2382 extern __at(0x0F72) volatile __TXSTA2bits_t TXSTA2bits
;
2384 #define _TXSTA2_TX9D 0x01
2385 #define _TXSTA2_TX9D2 0x01
2386 #define _TXSTA2_TRMT 0x02
2387 #define _TXSTA2_TRMT2 0x02
2388 #define _TXSTA2_BRGH 0x04
2389 #define _TXSTA2_BRGH2 0x04
2390 #define _TXSTA2_SENDB 0x08
2391 #define _TXSTA2_SENDB2 0x08
2392 #define _TXSTA2_SYNC 0x10
2393 #define _TXSTA2_SYNC2 0x10
2394 #define _TXSTA2_TXEN 0x20
2395 #define _TXSTA2_TXEN2 0x20
2396 #define _TXSTA2_TX9 0x40
2397 #define _TXSTA2_TX92 0x40
2398 #define _TXSTA2_CSRC 0x80
2399 #define _TXSTA2_CSRC2 0x80
2401 //==============================================================================
2403 extern __at(0x0F73) __sfr TX2REG
;
2404 extern __at(0x0F73) __sfr TXREG2
;
2405 extern __at(0x0F74) __sfr RC2REG
;
2406 extern __at(0x0F74) __sfr RCREG2
;
2407 extern __at(0x0F75) __sfr SP2BRG
;
2408 extern __at(0x0F75) __sfr SPBRG2
;
2409 extern __at(0x0F76) __sfr SP2BRGH
;
2410 extern __at(0x0F76) __sfr SPBRGH2
;
2412 //==============================================================================
2415 extern __at(0x0F77) __sfr CM12CON
;
2419 unsigned C2SYNC
: 1;
2420 unsigned C1SYNC
: 1;
2423 unsigned C2RSEL
: 1;
2424 unsigned C1RSEL
: 1;
2425 unsigned MC2OUT
: 1;
2426 unsigned MC1OUT
: 1;
2429 extern __at(0x0F77) volatile __CM12CONbits_t CM12CONbits
;
2431 #define _CM12CON_C2SYNC 0x01
2432 #define _CM12CON_C1SYNC 0x02
2433 #define _CM12CON_C2HYS 0x04
2434 #define _CM12CON_C1HYS 0x08
2435 #define _CM12CON_C2RSEL 0x10
2436 #define _CM12CON_C1RSEL 0x20
2437 #define _CM12CON_MC2OUT 0x40
2438 #define _CM12CON_MC1OUT 0x80
2440 //==============================================================================
2443 //==============================================================================
2446 extern __at(0x0F77) __sfr CM2CON1
;
2450 unsigned C2SYNC
: 1;
2451 unsigned C1SYNC
: 1;
2454 unsigned C2RSEL
: 1;
2455 unsigned C1RSEL
: 1;
2456 unsigned MC2OUT
: 1;
2457 unsigned MC1OUT
: 1;
2460 extern __at(0x0F77) volatile __CM2CON1bits_t CM2CON1bits
;
2462 #define _C2SYNC 0x01
2463 #define _C1SYNC 0x02
2466 #define _C2RSEL 0x10
2467 #define _C1RSEL 0x20
2468 #define _MC2OUT 0x40
2469 #define _MC1OUT 0x80
2471 //==============================================================================
2474 //==============================================================================
2477 extern __at(0x0F78) __sfr CM2CON
;
2500 extern __at(0x0F78) volatile __CM2CONbits_t CM2CONbits
;
2511 //==============================================================================
2514 //==============================================================================
2517 extern __at(0x0F78) __sfr CM2CON0
;
2540 extern __at(0x0F78) volatile __CM2CON0bits_t CM2CON0bits
;
2542 #define _CM2CON0_C2CH0 0x01
2543 #define _CM2CON0_C2CH1 0x02
2544 #define _CM2CON0_C2R 0x04
2545 #define _CM2CON0_C2SP 0x08
2546 #define _CM2CON0_C2POL 0x10
2547 #define _CM2CON0_C2OE 0x20
2548 #define _CM2CON0_C2OUT 0x40
2549 #define _CM2CON0_C2ON 0x80
2551 //==============================================================================
2554 //==============================================================================
2557 extern __at(0x0F79) __sfr CM1CON
;
2580 extern __at(0x0F79) volatile __CM1CONbits_t CM1CONbits
;
2591 //==============================================================================
2594 //==============================================================================
2597 extern __at(0x0F79) __sfr CM1CON0
;
2620 extern __at(0x0F79) volatile __CM1CON0bits_t CM1CON0bits
;
2622 #define _CM1CON0_C1CH0 0x01
2623 #define _CM1CON0_C1CH1 0x02
2624 #define _CM1CON0_C1R 0x04
2625 #define _CM1CON0_C1SP 0x08
2626 #define _CM1CON0_C1POL 0x10
2627 #define _CM1CON0_C1OE 0x20
2628 #define _CM1CON0_C1OUT 0x40
2629 #define _CM1CON0_C1ON 0x80
2631 //==============================================================================
2634 //==============================================================================
2637 extern __at(0x0F7A) __sfr PIE4
;
2641 unsigned CCP3IE
: 1;
2642 unsigned CCP4IE
: 1;
2643 unsigned CCP5IE
: 1;
2651 extern __at(0x0F7A) volatile __PIE4bits_t PIE4bits
;
2653 #define _CCP3IE 0x01
2654 #define _CCP4IE 0x02
2655 #define _CCP5IE 0x04
2657 //==============================================================================
2660 //==============================================================================
2663 extern __at(0x0F7B) __sfr PIR4
;
2667 unsigned CCP3IF
: 1;
2668 unsigned CCP4IF
: 1;
2669 unsigned CCP5IF
: 1;
2677 extern __at(0x0F7B) volatile __PIR4bits_t PIR4bits
;
2679 #define _CCP3IF 0x01
2680 #define _CCP4IF 0x02
2681 #define _CCP5IF 0x04
2683 //==============================================================================
2686 //==============================================================================
2689 extern __at(0x0F7C) __sfr IPR4
;
2693 unsigned CCP3IP
: 1;
2694 unsigned CCP4IP
: 1;
2695 unsigned CCP5IP
: 1;
2703 extern __at(0x0F7C) volatile __IPR4bits_t IPR4bits
;
2705 #define _CCP3IP 0x01
2706 #define _CCP4IP 0x02
2707 #define _CCP5IP 0x04
2709 //==============================================================================
2712 //==============================================================================
2715 extern __at(0x0F7D) __sfr PIE5
;
2719 unsigned TMR4IE
: 1;
2720 unsigned TMR5IE
: 1;
2721 unsigned TMR6IE
: 1;
2729 extern __at(0x0F7D) volatile __PIE5bits_t PIE5bits
;
2731 #define _TMR4IE 0x01
2732 #define _TMR5IE 0x02
2733 #define _TMR6IE 0x04
2735 //==============================================================================
2738 //==============================================================================
2741 extern __at(0x0F7E) __sfr PIR5
;
2745 unsigned TMR4IF
: 1;
2746 unsigned TMR5IF
: 1;
2747 unsigned TMR6IF
: 1;
2755 extern __at(0x0F7E) volatile __PIR5bits_t PIR5bits
;
2757 #define _TMR4IF 0x01
2758 #define _TMR5IF 0x02
2759 #define _TMR6IF 0x04
2761 //==============================================================================
2764 //==============================================================================
2767 extern __at(0x0F7F) __sfr IPR5
;
2771 unsigned TMR4IP
: 1;
2772 unsigned TMR5IP
: 1;
2773 unsigned TMR6IP
: 1;
2781 extern __at(0x0F7F) volatile __IPR5bits_t IPR5bits
;
2783 #define _TMR4IP 0x01
2784 #define _TMR5IP 0x02
2785 #define _TMR6IP 0x04
2787 //==============================================================================
2790 //==============================================================================
2793 extern __at(0x0F80) __sfr PORTA
;
2823 unsigned C12IN0M
: 1;
2824 unsigned C12IN1M
: 1;
2835 unsigned C12IN0N
: 1;
2836 unsigned C12IN1N
: 1;
2852 unsigned NOT_SS
: 1;
2873 unsigned DACOUT
: 1;
2876 unsigned HLVDIN
: 1;
2900 unsigned NOT_SS1
: 1;
2918 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2920 #define _PORTA_RA0 0x01
2921 #define _PORTA_AN0 0x01
2922 #define _PORTA_C12IN0M 0x01
2923 #define _PORTA_C12IN0N 0x01
2924 #define _PORTA_RA1 0x02
2925 #define _PORTA_AN1 0x02
2926 #define _PORTA_C12IN1M 0x02
2927 #define _PORTA_C12IN1N 0x02
2928 #define _PORTA_RA2 0x04
2929 #define _PORTA_AN2 0x04
2930 #define _PORTA_C2INP 0x04
2931 #define _PORTA_VREFM 0x04
2932 #define _PORTA_VREFN 0x04
2933 #define _PORTA_CVREF 0x04
2934 #define _PORTA_DACOUT 0x04
2935 #define _PORTA_RA3 0x08
2936 #define _PORTA_AN3 0x08
2937 #define _PORTA_C1INP 0x08
2938 #define _PORTA_VREFP 0x08
2939 #define _PORTA_RA4 0x10
2940 #define _PORTA_C1OUT 0x10
2941 #define _PORTA_T0CKI 0x10
2942 #define _PORTA_SRQ 0x10
2943 #define _PORTA_CCP5 0x10
2944 #define _PORTA_RA5 0x20
2945 #define _PORTA_AN4 0x20
2946 #define _PORTA_C2OUT 0x20
2947 #define _PORTA_SS 0x20
2948 #define _PORTA_NOT_SS 0x20
2949 #define _PORTA_LVDIN 0x20
2950 #define _PORTA_HLVDIN 0x20
2951 #define _PORTA_SS1 0x20
2952 #define _PORTA_NOT_SS1 0x20
2953 #define _PORTA_SRNQ 0x20
2954 #define _PORTA_RA6 0x40
2955 #define _PORTA_RA7 0x80
2957 //==============================================================================
2960 //==============================================================================
2963 extern __at(0x0F81) __sfr PORTB
;
3006 unsigned C12IN3M
: 1;
3008 unsigned C12IN2M
: 1;
3018 unsigned C12IN3N
: 1;
3020 unsigned C12IN2N
: 1;
3053 unsigned NOT_SS2
: 1;
3076 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3078 #define _PORTB_RB0 0x01
3079 #define _PORTB_INT0 0x01
3080 #define _PORTB_AN12 0x01
3081 #define _PORTB_FLT0 0x01
3082 #define _PORTB_SRI 0x01
3083 #define _PORTB_CCP4 0x01
3084 #define _PORTB_SS2 0x01
3085 #define _PORTB_NOT_SS2 0x01
3086 #define _PORTB_RB1 0x02
3087 #define _PORTB_INT1 0x02
3088 #define _PORTB_AN10 0x02
3089 #define _PORTB_C12IN3M 0x02
3090 #define _PORTB_C12IN3N 0x02
3091 #define _PORTB_P1C 0x02
3092 #define _PORTB_SCL2 0x02
3093 #define _PORTB_SCK2 0x02
3094 #define _PORTB_RB2 0x04
3095 #define _PORTB_INT2 0x04
3096 #define _PORTB_AN8 0x04
3097 #define _PORTB_P1B 0x04
3098 #define _PORTB_CTED1 0x04
3099 #define _PORTB_SDA2 0x04
3100 #define _PORTB_SDI2 0x04
3101 #define _PORTB_RB3 0x08
3102 #define _PORTB_CCP2 0x08
3103 #define _PORTB_AN9 0x08
3104 #define _PORTB_C12IN2M 0x08
3105 #define _PORTB_C12IN2N 0x08
3106 #define _PORTB_CTED2 0x08
3107 #define _PORTB_P2A 0x08
3108 #define _PORTB_SDO2 0x08
3109 #define _PORTB_RB4 0x10
3110 #define _PORTB_KBI0 0x10
3111 #define _PORTB_AN11 0x10
3112 #define _PORTB_T5G 0x10
3113 #define _PORTB_P1D 0x10
3114 #define _PORTB_RB5 0x20
3115 #define _PORTB_KBI1 0x20
3116 #define _PORTB_AN13 0x20
3117 #define _PORTB_T1G 0x20
3118 #define _PORTB_CCP3 0x20
3119 #define _PORTB_T3CKI 0x20
3120 #define _PORTB_P3A 0x20
3121 #define _PORTB_P2B 0x20
3122 #define _PORTB_RB6 0x40
3123 #define _PORTB_KBI2 0x40
3124 #define _PORTB_TX2 0x40
3125 #define _PORTB_CK2 0x40
3126 #define _PORTB_PGC 0x40
3127 #define _PORTB_RB7 0x80
3128 #define _PORTB_KBI3 0x80
3129 #define _PORTB_RX2 0x80
3130 #define _PORTB_DT2 0x80
3131 #define _PORTB_PGD 0x80
3133 //==============================================================================
3136 //==============================================================================
3139 extern __at(0x0F82) __sfr PORTC
;
3240 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3242 #define _PORTC_RC0 0x01
3243 #define _PORTC_T1OSO 0x01
3244 #define _PORTC_P2B 0x01
3245 #define _PORTC_T1CKI 0x01
3246 #define _PORTC_T3CKI 0x01
3247 #define _PORTC_T3G 0x01
3248 #define _PORTC_RC1 0x02
3249 #define _PORTC_T1OSI 0x02
3250 #define _PORTC_P2A 0x02
3251 #define _PORTC_CCP2 0x02
3252 #define _PORTC_RC2 0x04
3253 #define _PORTC_T5CKI 0x04
3254 #define _PORTC_P1A 0x04
3255 #define _PORTC_CCP1 0x04
3256 #define _PORTC_CTPLS 0x04
3257 #define _PORTC_AN14 0x04
3258 #define _PORTC_RC3 0x08
3259 #define _PORTC_SCK 0x08
3260 #define _PORTC_SCL 0x08
3261 #define _PORTC_SCK1 0x08
3262 #define _PORTC_SCL1 0x08
3263 #define _PORTC_AN15 0x08
3264 #define _PORTC_RC4 0x10
3265 #define _PORTC_SDI 0x10
3266 #define _PORTC_SDA 0x10
3267 #define _PORTC_SDI1 0x10
3268 #define _PORTC_SDA1 0x10
3269 #define _PORTC_AN16 0x10
3270 #define _PORTC_RC5 0x20
3271 #define _PORTC_SDO 0x20
3272 #define _PORTC_SDO1 0x20
3273 #define _PORTC_AN17 0x20
3274 #define _PORTC_RC6 0x40
3275 #define _PORTC_TX 0x40
3276 #define _PORTC_CK 0x40
3277 #define _PORTC_TX1 0x40
3278 #define _PORTC_CK1 0x40
3279 #define _PORTC_AN18 0x40
3280 #define _PORTC_CCP3 0x40
3281 #define _PORTC_P3A 0x40
3282 #define _PORTC_RC7 0x80
3283 #define _PORTC_RX 0x80
3284 #define _PORTC_RX1 0x80
3285 #define _PORTC_DT1 0x80
3286 #define _PORTC_AN19 0x80
3287 #define _PORTC_P3B 0x80
3289 //==============================================================================
3292 //==============================================================================
3295 extern __at(0x0F84) __sfr PORTE
;
3328 unsigned NOT_MCLR
: 1;
3348 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3352 #define _NOT_MCLR 0x08
3355 //==============================================================================
3358 //==============================================================================
3361 extern __at(0x0F89) __sfr LATA
;
3375 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3386 //==============================================================================
3389 //==============================================================================
3392 extern __at(0x0F8A) __sfr LATB
;
3406 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3417 //==============================================================================
3420 //==============================================================================
3423 extern __at(0x0F8B) __sfr LATC
;
3437 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3448 //==============================================================================
3451 //==============================================================================
3454 extern __at(0x0F92) __sfr DDRA
;
3460 unsigned TRISA0
: 1;
3461 unsigned TRISA1
: 1;
3462 unsigned TRISA2
: 1;
3463 unsigned TRISA3
: 1;
3464 unsigned TRISA4
: 1;
3465 unsigned TRISA5
: 1;
3466 unsigned TRISA6
: 1;
3467 unsigned TRISA7
: 1;
3483 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
3485 #define _TRISA0 0x01
3487 #define _TRISA1 0x02
3489 #define _TRISA2 0x04
3491 #define _TRISA3 0x08
3493 #define _TRISA4 0x10
3495 #define _TRISA5 0x20
3497 #define _TRISA6 0x40
3499 #define _TRISA7 0x80
3502 //==============================================================================
3505 //==============================================================================
3508 extern __at(0x0F92) __sfr TRISA
;
3514 unsigned TRISA0
: 1;
3515 unsigned TRISA1
: 1;
3516 unsigned TRISA2
: 1;
3517 unsigned TRISA3
: 1;
3518 unsigned TRISA4
: 1;
3519 unsigned TRISA5
: 1;
3520 unsigned TRISA6
: 1;
3521 unsigned TRISA7
: 1;
3537 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3539 #define _TRISA_TRISA0 0x01
3540 #define _TRISA_RA0 0x01
3541 #define _TRISA_TRISA1 0x02
3542 #define _TRISA_RA1 0x02
3543 #define _TRISA_TRISA2 0x04
3544 #define _TRISA_RA2 0x04
3545 #define _TRISA_TRISA3 0x08
3546 #define _TRISA_RA3 0x08
3547 #define _TRISA_TRISA4 0x10
3548 #define _TRISA_RA4 0x10
3549 #define _TRISA_TRISA5 0x20
3550 #define _TRISA_RA5 0x20
3551 #define _TRISA_TRISA6 0x40
3552 #define _TRISA_RA6 0x40
3553 #define _TRISA_TRISA7 0x80
3554 #define _TRISA_RA7 0x80
3556 //==============================================================================
3559 //==============================================================================
3562 extern __at(0x0F93) __sfr DDRB
;
3568 unsigned TRISB0
: 1;
3569 unsigned TRISB1
: 1;
3570 unsigned TRISB2
: 1;
3571 unsigned TRISB3
: 1;
3572 unsigned TRISB4
: 1;
3573 unsigned TRISB5
: 1;
3574 unsigned TRISB6
: 1;
3575 unsigned TRISB7
: 1;
3591 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
3593 #define _TRISB0 0x01
3595 #define _TRISB1 0x02
3597 #define _TRISB2 0x04
3599 #define _TRISB3 0x08
3601 #define _TRISB4 0x10
3603 #define _TRISB5 0x20
3605 #define _TRISB6 0x40
3607 #define _TRISB7 0x80
3610 //==============================================================================
3613 //==============================================================================
3616 extern __at(0x0F93) __sfr TRISB
;
3622 unsigned TRISB0
: 1;
3623 unsigned TRISB1
: 1;
3624 unsigned TRISB2
: 1;
3625 unsigned TRISB3
: 1;
3626 unsigned TRISB4
: 1;
3627 unsigned TRISB5
: 1;
3628 unsigned TRISB6
: 1;
3629 unsigned TRISB7
: 1;
3645 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3647 #define _TRISB_TRISB0 0x01
3648 #define _TRISB_RB0 0x01
3649 #define _TRISB_TRISB1 0x02
3650 #define _TRISB_RB1 0x02
3651 #define _TRISB_TRISB2 0x04
3652 #define _TRISB_RB2 0x04
3653 #define _TRISB_TRISB3 0x08
3654 #define _TRISB_RB3 0x08
3655 #define _TRISB_TRISB4 0x10
3656 #define _TRISB_RB4 0x10
3657 #define _TRISB_TRISB5 0x20
3658 #define _TRISB_RB5 0x20
3659 #define _TRISB_TRISB6 0x40
3660 #define _TRISB_RB6 0x40
3661 #define _TRISB_TRISB7 0x80
3662 #define _TRISB_RB7 0x80
3664 //==============================================================================
3667 //==============================================================================
3670 extern __at(0x0F94) __sfr DDRC
;
3676 unsigned TRISC0
: 1;
3677 unsigned TRISC1
: 1;
3678 unsigned TRISC2
: 1;
3679 unsigned TRISC3
: 1;
3680 unsigned TRISC4
: 1;
3681 unsigned TRISC5
: 1;
3682 unsigned TRISC6
: 1;
3683 unsigned TRISC7
: 1;
3699 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
3701 #define _TRISC0 0x01
3703 #define _TRISC1 0x02
3705 #define _TRISC2 0x04
3707 #define _TRISC3 0x08
3709 #define _TRISC4 0x10
3711 #define _TRISC5 0x20
3713 #define _TRISC6 0x40
3715 #define _TRISC7 0x80
3718 //==============================================================================
3721 //==============================================================================
3724 extern __at(0x0F94) __sfr TRISC
;
3730 unsigned TRISC0
: 1;
3731 unsigned TRISC1
: 1;
3732 unsigned TRISC2
: 1;
3733 unsigned TRISC3
: 1;
3734 unsigned TRISC4
: 1;
3735 unsigned TRISC5
: 1;
3736 unsigned TRISC6
: 1;
3737 unsigned TRISC7
: 1;
3753 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3755 #define _TRISC_TRISC0 0x01
3756 #define _TRISC_RC0 0x01
3757 #define _TRISC_TRISC1 0x02
3758 #define _TRISC_RC1 0x02
3759 #define _TRISC_TRISC2 0x04
3760 #define _TRISC_RC2 0x04
3761 #define _TRISC_TRISC3 0x08
3762 #define _TRISC_RC3 0x08
3763 #define _TRISC_TRISC4 0x10
3764 #define _TRISC_RC4 0x10
3765 #define _TRISC_TRISC5 0x20
3766 #define _TRISC_RC5 0x20
3767 #define _TRISC_TRISC6 0x40
3768 #define _TRISC_RC6 0x40
3769 #define _TRISC_TRISC7 0x80
3770 #define _TRISC_RC7 0x80
3772 //==============================================================================
3775 //==============================================================================
3778 extern __at(0x0F96) __sfr TRISE
;
3792 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
3796 //==============================================================================
3799 //==============================================================================
3802 extern __at(0x0F9B) __sfr OSCTUNE
;
3815 unsigned INTSRC
: 1;
3825 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3834 #define _INTSRC 0x80
3836 //==============================================================================
3839 //==============================================================================
3842 extern __at(0x0F9C) __sfr HLVDCON
;
3848 unsigned HLVDL0
: 1;
3849 unsigned HLVDL1
: 1;
3850 unsigned HLVDL2
: 1;
3851 unsigned HLVDL3
: 1;
3852 unsigned HLVDEN
: 1;
3855 unsigned VDIRMAG
: 1;
3901 extern __at(0x0F9C) volatile __HLVDCONbits_t HLVDCONbits
;
3903 #define _HLVDL0 0x01
3906 #define _HLVDL1 0x02
3909 #define _HLVDL2 0x04
3912 #define _HLVDL3 0x08
3915 #define _HLVDEN 0x10
3921 #define _VDIRMAG 0x80
3923 //==============================================================================
3926 //==============================================================================
3929 extern __at(0x0F9C) __sfr LVDCON
;
3935 unsigned HLVDL0
: 1;
3936 unsigned HLVDL1
: 1;
3937 unsigned HLVDL2
: 1;
3938 unsigned HLVDL3
: 1;
3939 unsigned HLVDEN
: 1;
3942 unsigned VDIRMAG
: 1;
3988 extern __at(0x0F9C) volatile __LVDCONbits_t LVDCONbits
;
3990 #define _LVDCON_HLVDL0 0x01
3991 #define _LVDCON_LVDL0 0x01
3992 #define _LVDCON_LVV0 0x01
3993 #define _LVDCON_HLVDL1 0x02
3994 #define _LVDCON_LVDL1 0x02
3995 #define _LVDCON_LVV1 0x02
3996 #define _LVDCON_HLVDL2 0x04
3997 #define _LVDCON_LVDL2 0x04
3998 #define _LVDCON_LVV2 0x04
3999 #define _LVDCON_HLVDL3 0x08
4000 #define _LVDCON_LVDL3 0x08
4001 #define _LVDCON_LVV3 0x08
4002 #define _LVDCON_HLVDEN 0x10
4003 #define _LVDCON_LVDEN 0x10
4004 #define _LVDCON_IRVST 0x20
4005 #define _LVDCON_IVRST 0x20
4006 #define _LVDCON_BGST 0x20
4007 #define _LVDCON_BGVST 0x40
4008 #define _LVDCON_VDIRMAG 0x80
4010 //==============================================================================
4013 //==============================================================================
4016 extern __at(0x0F9D) __sfr PIE1
;
4022 unsigned TMR1IE
: 1;
4023 unsigned TMR2IE
: 1;
4024 unsigned CCP1IE
: 1;
4025 unsigned SSP1IE
: 1;
4045 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4047 #define _TMR1IE 0x01
4048 #define _TMR2IE 0x02
4049 #define _CCP1IE 0x04
4050 #define _SSP1IE 0x08
4058 //==============================================================================
4061 //==============================================================================
4064 extern __at(0x0F9E) __sfr PIR1
;
4070 unsigned TMR1IF
: 1;
4071 unsigned TMR2IF
: 1;
4072 unsigned CCP1IF
: 1;
4073 unsigned SSP1IF
: 1;
4093 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4095 #define _TMR1IF 0x01
4096 #define _TMR2IF 0x02
4097 #define _CCP1IF 0x04
4098 #define _SSP1IF 0x08
4106 //==============================================================================
4109 //==============================================================================
4112 extern __at(0x0F9F) __sfr IPR1
;
4118 unsigned TMR1IP
: 1;
4119 unsigned TMR2IP
: 1;
4120 unsigned CCP1IP
: 1;
4121 unsigned SSP1IP
: 1;
4141 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4143 #define _TMR1IP 0x01
4144 #define _TMR2IP 0x02
4145 #define _CCP1IP 0x04
4146 #define _SSP1IP 0x08
4154 //==============================================================================
4157 //==============================================================================
4160 extern __at(0x0FA0) __sfr PIE2
;
4166 unsigned CCP2IE
: 1;
4167 unsigned TMR3IE
: 1;
4168 unsigned HLVDIE
: 1;
4169 unsigned BCL1IE
: 1;
4173 unsigned OSCFIE
: 1;
4189 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4191 #define _CCP2IE 0x01
4192 #define _TMR3IE 0x02
4193 #define _HLVDIE 0x04
4195 #define _BCL1IE 0x08
4200 #define _OSCFIE 0x80
4202 //==============================================================================
4205 //==============================================================================
4208 extern __at(0x0FA1) __sfr PIR2
;
4214 unsigned CCP2IF
: 1;
4215 unsigned TMR3IF
: 1;
4216 unsigned HLVDIF
: 1;
4217 unsigned BCL1IF
: 1;
4221 unsigned OSCFIF
: 1;
4237 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4239 #define _CCP2IF 0x01
4240 #define _TMR3IF 0x02
4241 #define _HLVDIF 0x04
4243 #define _BCL1IF 0x08
4248 #define _OSCFIF 0x80
4250 //==============================================================================
4253 //==============================================================================
4256 extern __at(0x0FA2) __sfr IPR2
;
4262 unsigned CCP2IP
: 1;
4263 unsigned TMR3IP
: 1;
4264 unsigned HLVDIP
: 1;
4265 unsigned BCL1IP
: 1;
4269 unsigned OSCFIP
: 1;
4285 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4287 #define _CCP2IP 0x01
4288 #define _TMR3IP 0x02
4289 #define _HLVDIP 0x04
4291 #define _BCL1IP 0x08
4296 #define _OSCFIP 0x80
4298 //==============================================================================
4301 //==============================================================================
4304 extern __at(0x0FA3) __sfr PIE3
;
4308 unsigned TMR1GIE
: 1;
4309 unsigned TMR3GIE
: 1;
4310 unsigned TMR5GIE
: 1;
4311 unsigned CTMUIE
: 1;
4314 unsigned BCL2IE
: 1;
4315 unsigned SSP2IE
: 1;
4318 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4320 #define _TMR1GIE 0x01
4321 #define _TMR3GIE 0x02
4322 #define _TMR5GIE 0x04
4323 #define _CTMUIE 0x08
4326 #define _BCL2IE 0x40
4327 #define _SSP2IE 0x80
4329 //==============================================================================
4332 //==============================================================================
4335 extern __at(0x0FA4) __sfr PIR3
;
4339 unsigned TMR1GIF
: 1;
4340 unsigned TMR3GIF
: 1;
4341 unsigned TMR5GIF
: 1;
4342 unsigned CTMUIF
: 1;
4345 unsigned BCL2IF
: 1;
4346 unsigned SSP2IF
: 1;
4349 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4351 #define _TMR1GIF 0x01
4352 #define _TMR3GIF 0x02
4353 #define _TMR5GIF 0x04
4354 #define _CTMUIF 0x08
4357 #define _BCL2IF 0x40
4358 #define _SSP2IF 0x80
4360 //==============================================================================
4363 //==============================================================================
4366 extern __at(0x0FA5) __sfr IPR3
;
4370 unsigned TMR1GIP
: 1;
4371 unsigned TMR3GIP
: 1;
4372 unsigned TMR5GIP
: 1;
4373 unsigned CTMUIP
: 1;
4376 unsigned BCL2IP
: 1;
4377 unsigned SSP2IP
: 1;
4380 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4382 #define _TMR1GIP 0x01
4383 #define _TMR3GIP 0x02
4384 #define _TMR5GIP 0x04
4385 #define _CTMUIP 0x08
4388 #define _BCL2IP 0x40
4389 #define _SSP2IP 0x80
4391 //==============================================================================
4394 //==============================================================================
4397 extern __at(0x0FA6) __sfr EECON1
;
4411 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
4421 //==============================================================================
4423 extern __at(0x0FA7) __sfr EECON2
;
4424 extern __at(0x0FA8) __sfr EEDATA
;
4426 //==============================================================================
4429 extern __at(0x0FA9) __sfr EEADR
;
4433 unsigned EEADR0
: 1;
4434 unsigned EEADR1
: 1;
4435 unsigned EEADR2
: 1;
4436 unsigned EEADR3
: 1;
4437 unsigned EEADR4
: 1;
4438 unsigned EEADR5
: 1;
4439 unsigned EEADR6
: 1;
4440 unsigned EEADR7
: 1;
4443 extern __at(0x0FA9) volatile __EEADRbits_t EEADRbits
;
4445 #define _EEADR0 0x01
4446 #define _EEADR1 0x02
4447 #define _EEADR2 0x04
4448 #define _EEADR3 0x08
4449 #define _EEADR4 0x10
4450 #define _EEADR5 0x20
4451 #define _EEADR6 0x40
4452 #define _EEADR7 0x80
4454 //==============================================================================
4457 //==============================================================================
4460 extern __at(0x0FAA) __sfr EEADRH
;
4464 unsigned EEADR8
: 1;
4465 unsigned EEADR9
: 1;
4474 extern __at(0x0FAA) volatile __EEADRHbits_t EEADRHbits
;
4476 #define _EEADR8 0x01
4477 #define _EEADR9 0x02
4479 //==============================================================================
4482 //==============================================================================
4485 extern __at(0x0FAB) __sfr RC1STA
;
4518 unsigned ADDEN1
: 1;
4526 extern __at(0x0FAB) volatile __RC1STAbits_t RC1STAbits
;
4536 #define _ADDEN1 0x08
4546 //==============================================================================
4549 //==============================================================================
4552 extern __at(0x0FAB) __sfr RCSTA
;
4585 unsigned ADDEN1
: 1;
4593 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
4595 #define _RCSTA_RX9D 0x01
4596 #define _RCSTA_RX9D1 0x01
4597 #define _RCSTA_OERR 0x02
4598 #define _RCSTA_OERR1 0x02
4599 #define _RCSTA_FERR 0x04
4600 #define _RCSTA_FERR1 0x04
4601 #define _RCSTA_ADDEN 0x08
4602 #define _RCSTA_ADEN 0x08
4603 #define _RCSTA_ADDEN1 0x08
4604 #define _RCSTA_CREN 0x10
4605 #define _RCSTA_CREN1 0x10
4606 #define _RCSTA_SREN 0x20
4607 #define _RCSTA_SREN1 0x20
4608 #define _RCSTA_RX9 0x40
4609 #define _RCSTA_RX91 0x40
4610 #define _RCSTA_SPEN 0x80
4611 #define _RCSTA_SPEN1 0x80
4613 //==============================================================================
4616 //==============================================================================
4619 extern __at(0x0FAB) __sfr RCSTA1
;
4652 unsigned ADDEN1
: 1;
4660 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
4662 #define _RCSTA1_RX9D 0x01
4663 #define _RCSTA1_RX9D1 0x01
4664 #define _RCSTA1_OERR 0x02
4665 #define _RCSTA1_OERR1 0x02
4666 #define _RCSTA1_FERR 0x04
4667 #define _RCSTA1_FERR1 0x04
4668 #define _RCSTA1_ADDEN 0x08
4669 #define _RCSTA1_ADEN 0x08
4670 #define _RCSTA1_ADDEN1 0x08
4671 #define _RCSTA1_CREN 0x10
4672 #define _RCSTA1_CREN1 0x10
4673 #define _RCSTA1_SREN 0x20
4674 #define _RCSTA1_SREN1 0x20
4675 #define _RCSTA1_RX9 0x40
4676 #define _RCSTA1_RX91 0x40
4677 #define _RCSTA1_SPEN 0x80
4678 #define _RCSTA1_SPEN1 0x80
4680 //==============================================================================
4683 //==============================================================================
4686 extern __at(0x0FAC) __sfr TX1STA
;
4707 unsigned SENDB1
: 1;
4715 extern __at(0x0FAC) volatile __TX1STAbits_t TX1STAbits
;
4724 #define _SENDB1 0x08
4734 //==============================================================================
4737 //==============================================================================
4740 extern __at(0x0FAC) __sfr TXSTA
;
4761 unsigned SENDB1
: 1;
4769 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
4771 #define _TXSTA_TX9D 0x01
4772 #define _TXSTA_TX9D1 0x01
4773 #define _TXSTA_TRMT 0x02
4774 #define _TXSTA_TRMT1 0x02
4775 #define _TXSTA_BRGH 0x04
4776 #define _TXSTA_BRGH1 0x04
4777 #define _TXSTA_SENDB 0x08
4778 #define _TXSTA_SENDB1 0x08
4779 #define _TXSTA_SYNC 0x10
4780 #define _TXSTA_SYNC1 0x10
4781 #define _TXSTA_TXEN 0x20
4782 #define _TXSTA_TXEN1 0x20
4783 #define _TXSTA_TX9 0x40
4784 #define _TXSTA_TX91 0x40
4785 #define _TXSTA_CSRC 0x80
4786 #define _TXSTA_CSRC1 0x80
4788 //==============================================================================
4791 //==============================================================================
4794 extern __at(0x0FAC) __sfr TXSTA1
;
4815 unsigned SENDB1
: 1;
4823 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
4825 #define _TXSTA1_TX9D 0x01
4826 #define _TXSTA1_TX9D1 0x01
4827 #define _TXSTA1_TRMT 0x02
4828 #define _TXSTA1_TRMT1 0x02
4829 #define _TXSTA1_BRGH 0x04
4830 #define _TXSTA1_BRGH1 0x04
4831 #define _TXSTA1_SENDB 0x08
4832 #define _TXSTA1_SENDB1 0x08
4833 #define _TXSTA1_SYNC 0x10
4834 #define _TXSTA1_SYNC1 0x10
4835 #define _TXSTA1_TXEN 0x20
4836 #define _TXSTA1_TXEN1 0x20
4837 #define _TXSTA1_TX9 0x40
4838 #define _TXSTA1_TX91 0x40
4839 #define _TXSTA1_CSRC 0x80
4840 #define _TXSTA1_CSRC1 0x80
4842 //==============================================================================
4844 extern __at(0x0FAD) __sfr TX1REG
;
4845 extern __at(0x0FAD) __sfr TXREG
;
4846 extern __at(0x0FAD) __sfr TXREG1
;
4847 extern __at(0x0FAE) __sfr RC1REG
;
4848 extern __at(0x0FAE) __sfr RCREG
;
4849 extern __at(0x0FAE) __sfr RCREG1
;
4850 extern __at(0x0FAF) __sfr SP1BRG
;
4851 extern __at(0x0FAF) __sfr SPBRG
;
4852 extern __at(0x0FAF) __sfr SPBRG1
;
4853 extern __at(0x0FB0) __sfr SP1BRGH
;
4854 extern __at(0x0FB0) __sfr SPBRGH
;
4855 extern __at(0x0FB0) __sfr SPBRGH1
;
4857 //==============================================================================
4860 extern __at(0x0FB1) __sfr T3CON
;
4866 unsigned TMR3ON
: 1;
4867 unsigned T3RD16
: 1;
4868 unsigned NOT_T3SYNC
: 1;
4869 unsigned T3SOSCEN
: 1;
4870 unsigned T3CKPS0
: 1;
4871 unsigned T3CKPS1
: 1;
4872 unsigned TMR3CS0
: 1;
4873 unsigned TMR3CS1
: 1;
4881 unsigned T3OSCEN
: 1;
4891 unsigned T3CKPS
: 2;
4898 unsigned TMR3CS
: 2;
4902 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
4904 #define _TMR3ON 0x01
4905 #define _T3RD16 0x02
4906 #define _NOT_T3SYNC 0x04
4907 #define _T3SOSCEN 0x08
4908 #define _T3OSCEN 0x08
4909 #define _T3CKPS0 0x10
4910 #define _T3CKPS1 0x20
4911 #define _TMR3CS0 0x40
4912 #define _TMR3CS1 0x80
4914 //==============================================================================
4916 extern __at(0x0FB2) __sfr TMR3
;
4917 extern __at(0x0FB2) __sfr TMR3L
;
4918 extern __at(0x0FB3) __sfr TMR3H
;
4920 //==============================================================================
4923 extern __at(0x0FB4) __sfr T3GCON
;
4929 unsigned T3GSS0
: 1;
4930 unsigned T3GSS1
: 1;
4931 unsigned T3GVAL
: 1;
4932 unsigned T3GGO_NOT_DONE
: 1;
4933 unsigned T3GSPM
: 1;
4935 unsigned T3GPOL
: 1;
4936 unsigned TMR3GE
: 1;
4944 unsigned T3G_DONE
: 1;
4970 extern __at(0x0FB4) volatile __T3GCONbits_t T3GCONbits
;
4972 #define _T3GSS0 0x01
4973 #define _T3GSS1 0x02
4974 #define _T3GVAL 0x04
4975 #define _T3GGO_NOT_DONE 0x08
4976 #define _T3G_DONE 0x08
4978 #define _T3GSPM 0x10
4980 #define _T3GPOL 0x40
4981 #define _TMR3GE 0x80
4983 //==============================================================================
4986 //==============================================================================
4989 extern __at(0x0FB6) __sfr ECCP1AS
;
4995 unsigned P1SSBD0
: 1;
4996 unsigned P1SSBD1
: 1;
4997 unsigned P1SSAC0
: 1;
4998 unsigned P1SSAC1
: 1;
4999 unsigned CCP1AS0
: 1;
5000 unsigned CCP1AS1
: 1;
5001 unsigned CCP1AS2
: 1;
5002 unsigned CCP1ASE
: 1;
5007 unsigned PSS1BD0
: 1;
5008 unsigned PSS1BD1
: 1;
5009 unsigned PSS1AC0
: 1;
5010 unsigned PSS1AC1
: 1;
5011 unsigned ECCPAS0
: 1;
5012 unsigned ECCPAS1
: 1;
5013 unsigned ECCPAS2
: 1;
5014 unsigned ECCPASE
: 1;
5019 unsigned PSSBD0
: 1;
5020 unsigned PSSBD1
: 1;
5021 unsigned PSSAC0
: 1;
5022 unsigned PSSAC1
: 1;
5031 unsigned PSS1BD
: 2;
5043 unsigned P1SSBD
: 2;
5050 unsigned P1SSAC
: 2;
5064 unsigned PSS1AC
: 2;
5071 unsigned CCP1AS
: 3;
5078 unsigned ECCPAS
: 3;
5083 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
5085 #define _P1SSBD0 0x01
5086 #define _PSS1BD0 0x01
5087 #define _PSSBD0 0x01
5088 #define _P1SSBD1 0x02
5089 #define _PSS1BD1 0x02
5090 #define _PSSBD1 0x02
5091 #define _P1SSAC0 0x04
5092 #define _PSS1AC0 0x04
5093 #define _PSSAC0 0x04
5094 #define _P1SSAC1 0x08
5095 #define _PSS1AC1 0x08
5096 #define _PSSAC1 0x08
5097 #define _CCP1AS0 0x10
5098 #define _ECCPAS0 0x10
5099 #define _CCP1AS1 0x20
5100 #define _ECCPAS1 0x20
5101 #define _CCP1AS2 0x40
5102 #define _ECCPAS2 0x40
5103 #define _CCP1ASE 0x80
5104 #define _ECCPASE 0x80
5106 //==============================================================================
5109 //==============================================================================
5112 extern __at(0x0FB6) __sfr ECCPAS
;
5118 unsigned P1SSBD0
: 1;
5119 unsigned P1SSBD1
: 1;
5120 unsigned P1SSAC0
: 1;
5121 unsigned P1SSAC1
: 1;
5122 unsigned CCP1AS0
: 1;
5123 unsigned CCP1AS1
: 1;
5124 unsigned CCP1AS2
: 1;
5125 unsigned CCP1ASE
: 1;
5130 unsigned PSS1BD0
: 1;
5131 unsigned PSS1BD1
: 1;
5132 unsigned PSS1AC0
: 1;
5133 unsigned PSS1AC1
: 1;
5134 unsigned ECCPAS0
: 1;
5135 unsigned ECCPAS1
: 1;
5136 unsigned ECCPAS2
: 1;
5137 unsigned ECCPASE
: 1;
5142 unsigned PSSBD0
: 1;
5143 unsigned PSSBD1
: 1;
5144 unsigned PSSAC0
: 1;
5145 unsigned PSSAC1
: 1;
5154 unsigned PSS1BD
: 2;
5166 unsigned P1SSBD
: 2;
5173 unsigned P1SSAC
: 2;
5187 unsigned PSS1AC
: 2;
5194 unsigned CCP1AS
: 3;
5201 unsigned ECCPAS
: 3;
5206 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
5208 #define _ECCPAS_P1SSBD0 0x01
5209 #define _ECCPAS_PSS1BD0 0x01
5210 #define _ECCPAS_PSSBD0 0x01
5211 #define _ECCPAS_P1SSBD1 0x02
5212 #define _ECCPAS_PSS1BD1 0x02
5213 #define _ECCPAS_PSSBD1 0x02
5214 #define _ECCPAS_P1SSAC0 0x04
5215 #define _ECCPAS_PSS1AC0 0x04
5216 #define _ECCPAS_PSSAC0 0x04
5217 #define _ECCPAS_P1SSAC1 0x08
5218 #define _ECCPAS_PSS1AC1 0x08
5219 #define _ECCPAS_PSSAC1 0x08
5220 #define _ECCPAS_CCP1AS0 0x10
5221 #define _ECCPAS_ECCPAS0 0x10
5222 #define _ECCPAS_CCP1AS1 0x20
5223 #define _ECCPAS_ECCPAS1 0x20
5224 #define _ECCPAS_CCP1AS2 0x40
5225 #define _ECCPAS_ECCPAS2 0x40
5226 #define _ECCPAS_CCP1ASE 0x80
5227 #define _ECCPAS_ECCPASE 0x80
5229 //==============================================================================
5232 //==============================================================================
5235 extern __at(0x0FB7) __sfr PWM1CON
;
5248 unsigned P1RSEN
: 1;
5276 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
5292 #define _P1RSEN 0x80
5295 //==============================================================================
5298 //==============================================================================
5301 extern __at(0x0FB7) __sfr PWMCON
;
5314 unsigned P1RSEN
: 1;
5342 extern __at(0x0FB7) volatile __PWMCONbits_t PWMCONbits
;
5344 #define _PWMCON_P1DC0 0x01
5345 #define _PWMCON_PDC0 0x01
5346 #define _PWMCON_P1DC1 0x02
5347 #define _PWMCON_PDC1 0x02
5348 #define _PWMCON_P1DC2 0x04
5349 #define _PWMCON_PDC2 0x04
5350 #define _PWMCON_P1DC3 0x08
5351 #define _PWMCON_PDC3 0x08
5352 #define _PWMCON_P1DC4 0x10
5353 #define _PWMCON_PDC4 0x10
5354 #define _PWMCON_P1DC5 0x20
5355 #define _PWMCON_PDC5 0x20
5356 #define _PWMCON_P1DC6 0x40
5357 #define _PWMCON_PDC6 0x40
5358 #define _PWMCON_P1RSEN 0x80
5359 #define _PWMCON_PRSEN 0x80
5361 //==============================================================================
5364 //==============================================================================
5367 extern __at(0x0FB8) __sfr BAUD1CON
;
5380 unsigned ABDOVF
: 1;
5396 extern __at(0x0FB8) volatile __BAUD1CONbits_t BAUD1CONbits
;
5405 #define _ABDOVF 0x80
5407 //==============================================================================
5410 //==============================================================================
5413 extern __at(0x0FB8) __sfr BAUDCON
;
5426 unsigned ABDOVF
: 1;
5442 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
5444 #define _BAUDCON_ABDEN 0x01
5445 #define _BAUDCON_WUE 0x02
5446 #define _BAUDCON_BRG16 0x08
5447 #define _BAUDCON_CKTXP 0x10
5448 #define _BAUDCON_SCKP 0x10
5449 #define _BAUDCON_DTRXP 0x20
5450 #define _BAUDCON_RCIDL 0x40
5451 #define _BAUDCON_ABDOVF 0x80
5453 //==============================================================================
5456 //==============================================================================
5459 extern __at(0x0FB8) __sfr BAUDCON1
;
5472 unsigned ABDOVF
: 1;
5488 extern __at(0x0FB8) volatile __BAUDCON1bits_t BAUDCON1bits
;
5490 #define _BAUDCON1_ABDEN 0x01
5491 #define _BAUDCON1_WUE 0x02
5492 #define _BAUDCON1_BRG16 0x08
5493 #define _BAUDCON1_CKTXP 0x10
5494 #define _BAUDCON1_SCKP 0x10
5495 #define _BAUDCON1_DTRXP 0x20
5496 #define _BAUDCON1_RCIDL 0x40
5497 #define _BAUDCON1_ABDOVF 0x80
5499 //==============================================================================
5502 //==============================================================================
5505 extern __at(0x0FB8) __sfr BAUDCTL
;
5518 unsigned ABDOVF
: 1;
5534 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
5536 #define _BAUDCTL_ABDEN 0x01
5537 #define _BAUDCTL_WUE 0x02
5538 #define _BAUDCTL_BRG16 0x08
5539 #define _BAUDCTL_CKTXP 0x10
5540 #define _BAUDCTL_SCKP 0x10
5541 #define _BAUDCTL_DTRXP 0x20
5542 #define _BAUDCTL_RCIDL 0x40
5543 #define _BAUDCTL_ABDOVF 0x80
5545 //==============================================================================
5548 //==============================================================================
5551 extern __at(0x0FB9) __sfr PSTR1CON
;
5559 unsigned STR1SYNC
: 1;
5565 extern __at(0x0FB9) volatile __PSTR1CONbits_t PSTR1CONbits
;
5571 #define _STR1SYNC 0x10
5573 //==============================================================================
5576 //==============================================================================
5579 extern __at(0x0FB9) __sfr PSTRCON
;
5587 unsigned STR1SYNC
: 1;
5593 extern __at(0x0FB9) volatile __PSTRCONbits_t PSTRCONbits
;
5595 #define _PSTRCON_STR1A 0x01
5596 #define _PSTRCON_STR1B 0x02
5597 #define _PSTRCON_STR1C 0x04
5598 #define _PSTRCON_STR1D 0x08
5599 #define _PSTRCON_STR1SYNC 0x10
5601 //==============================================================================
5604 //==============================================================================
5607 extern __at(0x0FBA) __sfr T2CON
;
5613 unsigned T2CKPS0
: 1;
5614 unsigned T2CKPS1
: 1;
5615 unsigned TMR2ON
: 1;
5616 unsigned T2OUTPS0
: 1;
5617 unsigned T2OUTPS1
: 1;
5618 unsigned T2OUTPS2
: 1;
5619 unsigned T2OUTPS3
: 1;
5625 unsigned T2CKPS
: 2;
5632 unsigned T2OUTPS
: 4;
5637 extern __at(0x0FBA) volatile __T2CONbits_t T2CONbits
;
5639 #define _T2CKPS0 0x01
5640 #define _T2CKPS1 0x02
5641 #define _TMR2ON 0x04
5642 #define _T2OUTPS0 0x08
5643 #define _T2OUTPS1 0x10
5644 #define _T2OUTPS2 0x20
5645 #define _T2OUTPS3 0x40
5647 //==============================================================================
5649 extern __at(0x0FBB) __sfr PR2
;
5650 extern __at(0x0FBC) __sfr TMR2
;
5652 //==============================================================================
5655 extern __at(0x0FBD) __sfr CCP1CON
;
5661 unsigned CCP1M0
: 1;
5662 unsigned CCP1M1
: 1;
5663 unsigned CCP1M2
: 1;
5664 unsigned CCP1M3
: 1;
5691 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
5693 #define _CCP1M0 0x01
5694 #define _CCP1M1 0x02
5695 #define _CCP1M2 0x04
5696 #define _CCP1M3 0x08
5702 //==============================================================================
5704 extern __at(0x0FBE) __sfr CCPR1
;
5705 extern __at(0x0FBE) __sfr CCPR1L
;
5706 extern __at(0x0FBF) __sfr CCPR1H
;
5708 //==============================================================================
5711 extern __at(0x0FC0) __sfr ADCON2
;
5741 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
5751 //==============================================================================
5754 //==============================================================================
5757 extern __at(0x0FC1) __sfr ADCON1
;
5763 unsigned NVCFG0
: 1;
5764 unsigned NVCFG1
: 1;
5765 unsigned PVCFG0
: 1;
5766 unsigned PVCFG1
: 1;
5770 unsigned TRIGSEL
: 1;
5787 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5789 #define _NVCFG0 0x01
5790 #define _NVCFG1 0x02
5791 #define _PVCFG0 0x04
5792 #define _PVCFG1 0x08
5793 #define _TRIGSEL 0x80
5795 //==============================================================================
5798 //==============================================================================
5801 extern __at(0x0FC2) __sfr ADCON0
;
5808 unsigned GO_NOT_DONE
: 1;
5844 unsigned NOT_DONE
: 1;
5856 unsigned GO_DONE
: 1;
5873 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
5876 #define _GO_NOT_DONE 0x02
5879 #define _NOT_DONE 0x02
5880 #define _GO_DONE 0x02
5887 //==============================================================================
5889 extern __at(0x0FC3) __sfr ADRES
;
5890 extern __at(0x0FC3) __sfr ADRESL
;
5891 extern __at(0x0FC4) __sfr ADRESH
;
5893 //==============================================================================
5896 extern __at(0x0FC5) __sfr SSP1CON2
;
5906 unsigned ACKSTAT
: 1;
5910 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
5918 #define _ACKSTAT 0x40
5921 //==============================================================================
5924 //==============================================================================
5927 extern __at(0x0FC5) __sfr SSPCON2
;
5937 unsigned ACKSTAT
: 1;
5941 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5943 #define _SSPCON2_SEN 0x01
5944 #define _SSPCON2_RSEN 0x02
5945 #define _SSPCON2_PEN 0x04
5946 #define _SSPCON2_RCEN 0x08
5947 #define _SSPCON2_ACKEN 0x10
5948 #define _SSPCON2_ACKDT 0x20
5949 #define _SSPCON2_ACKSTAT 0x40
5950 #define _SSPCON2_GCEN 0x80
5952 //==============================================================================
5955 //==============================================================================
5958 extern __at(0x0FC6) __sfr SSP1CON1
;
5981 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
5992 //==============================================================================
5995 //==============================================================================
5998 extern __at(0x0FC6) __sfr SSPCON1
;
6021 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6023 #define _SSPCON1_SSPM0 0x01
6024 #define _SSPCON1_SSPM1 0x02
6025 #define _SSPCON1_SSPM2 0x04
6026 #define _SSPCON1_SSPM3 0x08
6027 #define _SSPCON1_CKP 0x10
6028 #define _SSPCON1_SSPEN 0x20
6029 #define _SSPCON1_SSPOV 0x40
6030 #define _SSPCON1_WCOL 0x80
6032 //==============================================================================
6035 //==============================================================================
6038 extern __at(0x0FC7) __sfr SSP1STAT
;
6046 unsigned R_NOT_W
: 1;
6049 unsigned D_NOT_A
: 1;
6094 unsigned NOT_WRITE
: 1;
6097 unsigned NOT_ADDRESS
: 1;
6103 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6107 #define _R_NOT_W 0x04
6111 #define _NOT_WRITE 0x04
6114 #define _D_NOT_A 0x20
6118 #define _NOT_ADDRESS 0x20
6122 //==============================================================================
6125 //==============================================================================
6128 extern __at(0x0FC7) __sfr SSPSTAT
;
6136 unsigned R_NOT_W
: 1;
6139 unsigned D_NOT_A
: 1;
6184 unsigned NOT_WRITE
: 1;
6187 unsigned NOT_ADDRESS
: 1;
6193 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6195 #define _SSPSTAT_BF 0x01
6196 #define _SSPSTAT_UA 0x02
6197 #define _SSPSTAT_R_NOT_W 0x04
6198 #define _SSPSTAT_R 0x04
6199 #define _SSPSTAT_NOT_W 0x04
6200 #define _SSPSTAT_R_W 0x04
6201 #define _SSPSTAT_NOT_WRITE 0x04
6202 #define _SSPSTAT_S 0x08
6203 #define _SSPSTAT_P 0x10
6204 #define _SSPSTAT_D_NOT_A 0x20
6205 #define _SSPSTAT_D 0x20
6206 #define _SSPSTAT_NOT_A 0x20
6207 #define _SSPSTAT_D_A 0x20
6208 #define _SSPSTAT_NOT_ADDRESS 0x20
6209 #define _SSPSTAT_CKE 0x40
6210 #define _SSPSTAT_SMP 0x80
6212 //==============================================================================
6214 extern __at(0x0FC8) __sfr SSP1ADD
;
6215 extern __at(0x0FC8) __sfr SSPADD
;
6216 extern __at(0x0FC9) __sfr SSP1BUF
;
6217 extern __at(0x0FC9) __sfr SSPBUF
;
6219 //==============================================================================
6222 extern __at(0x0FCA) __sfr SSP1MSK
;
6236 extern __at(0x0FCA) volatile __SSP1MSKbits_t SSP1MSKbits
;
6247 //==============================================================================
6250 //==============================================================================
6253 extern __at(0x0FCA) __sfr SSPMSK
;
6267 extern __at(0x0FCA) volatile __SSPMSKbits_t SSPMSKbits
;
6269 #define _SSPMSK_MSK0 0x01
6270 #define _SSPMSK_MSK1 0x02
6271 #define _SSPMSK_MSK2 0x04
6272 #define _SSPMSK_MSK3 0x08
6273 #define _SSPMSK_MSK4 0x10
6274 #define _SSPMSK_MSK5 0x20
6275 #define _SSPMSK_MSK6 0x40
6276 #define _SSPMSK_MSK7 0x80
6278 //==============================================================================
6281 //==============================================================================
6284 extern __at(0x0FCB) __sfr SSP1CON3
;
6295 unsigned ACKTIM
: 1;
6298 extern __at(0x0FCB) volatile __SSP1CON3bits_t SSP1CON3bits
;
6307 #define _ACKTIM 0x80
6309 //==============================================================================
6312 //==============================================================================
6315 extern __at(0x0FCB) __sfr SSPCON3
;
6326 unsigned ACKTIM
: 1;
6329 extern __at(0x0FCB) volatile __SSPCON3bits_t SSPCON3bits
;
6331 #define _SSPCON3_DHEN 0x01
6332 #define _SSPCON3_AHEN 0x02
6333 #define _SSPCON3_SBCDE 0x04
6334 #define _SSPCON3_SDAHT 0x08
6335 #define _SSPCON3_BOEN 0x10
6336 #define _SSPCON3_SCIE 0x20
6337 #define _SSPCON3_PCIE 0x40
6338 #define _SSPCON3_ACKTIM 0x80
6340 //==============================================================================
6343 //==============================================================================
6346 extern __at(0x0FCC) __sfr T1GCON
;
6352 unsigned T1GSS0
: 1;
6353 unsigned T1GSS1
: 1;
6354 unsigned T1GVAL
: 1;
6355 unsigned T1GGO_NOT_DONE
: 1;
6356 unsigned T1GSPM
: 1;
6358 unsigned T1GPOL
: 1;
6359 unsigned TMR1GE
: 1;
6367 unsigned T1G_DONE
: 1;
6393 extern __at(0x0FCC) volatile __T1GCONbits_t T1GCONbits
;
6395 #define _T1GSS0 0x01
6396 #define _T1GSS1 0x02
6397 #define _T1GVAL 0x04
6398 #define _T1GGO_NOT_DONE 0x08
6399 #define _T1G_DONE 0x08
6401 #define _T1GSPM 0x10
6403 #define _T1GPOL 0x40
6404 #define _TMR1GE 0x80
6406 //==============================================================================
6409 //==============================================================================
6412 extern __at(0x0FCD) __sfr T1CON
;
6418 unsigned TMR1ON
: 1;
6419 unsigned T1RD16
: 1;
6420 unsigned NOT_T1SYNC
: 1;
6421 unsigned T1SOSCEN
: 1;
6422 unsigned T1CKPS0
: 1;
6423 unsigned T1CKPS1
: 1;
6424 unsigned TMR1CS0
: 1;
6425 unsigned TMR1CS1
: 1;
6432 unsigned T1SYNC
: 1;
6433 unsigned T1OSCEN
: 1;
6443 unsigned T1CKPS
: 2;
6450 unsigned TMR1CS
: 2;
6454 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6456 #define _TMR1ON 0x01
6457 #define _T1RD16 0x02
6459 #define _NOT_T1SYNC 0x04
6460 #define _T1SYNC 0x04
6461 #define _T1SOSCEN 0x08
6462 #define _T1OSCEN 0x08
6463 #define _T1CKPS0 0x10
6464 #define _T1CKPS1 0x20
6465 #define _TMR1CS0 0x40
6466 #define _TMR1CS1 0x80
6468 //==============================================================================
6470 extern __at(0x0FCE) __sfr TMR1
;
6471 extern __at(0x0FCE) __sfr TMR1L
;
6472 extern __at(0x0FCF) __sfr TMR1H
;
6474 //==============================================================================
6477 extern __at(0x0FD0) __sfr RCON
;
6483 unsigned NOT_BOR
: 1;
6484 unsigned NOT_POR
: 1;
6485 unsigned NOT_PD
: 1;
6486 unsigned NOT_TO
: 1;
6487 unsigned NOT_RI
: 1;
6489 unsigned SBOREN
: 1;
6506 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6508 #define _NOT_BOR 0x01
6510 #define _NOT_POR 0x02
6512 #define _NOT_PD 0x04
6514 #define _NOT_TO 0x08
6516 #define _NOT_RI 0x10
6518 #define _SBOREN 0x40
6521 //==============================================================================
6524 //==============================================================================
6527 extern __at(0x0FD1) __sfr WDTCON
;
6533 unsigned SWDTEN
: 1;
6556 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
6558 #define _SWDTEN 0x01
6561 //==============================================================================
6564 //==============================================================================
6567 extern __at(0x0FD2) __sfr OSCCON2
;
6571 unsigned LFIOFS
: 1;
6572 unsigned MFIOFS
: 1;
6574 unsigned SOSCGO
: 1;
6575 unsigned MFIOSEL
: 1;
6577 unsigned SOSCRUN
: 1;
6578 unsigned PLLRDY
: 1;
6581 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
6583 #define _LFIOFS 0x01
6584 #define _MFIOFS 0x02
6586 #define _SOSCGO 0x08
6587 #define _MFIOSEL 0x10
6588 #define _SOSCRUN 0x40
6589 #define _PLLRDY 0x80
6591 //==============================================================================
6594 //==============================================================================
6597 extern __at(0x0FD3) __sfr OSCCON
;
6605 unsigned HFIOFS
: 1;
6639 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6643 #define _HFIOFS 0x04
6651 //==============================================================================
6654 //==============================================================================
6657 extern __at(0x0FD5) __sfr T0CON
;
6669 unsigned T08BIT
: 1;
6670 unsigned TMR0ON
: 1;
6680 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6688 #define _T08BIT 0x40
6689 #define _TMR0ON 0x80
6691 //==============================================================================
6693 extern __at(0x0FD6) __sfr TMR0
;
6694 extern __at(0x0FD6) __sfr TMR0L
;
6695 extern __at(0x0FD7) __sfr TMR0H
;
6697 //==============================================================================
6700 extern __at(0x0FD8) __sfr STATUS
;
6714 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6722 //==============================================================================
6724 extern __at(0x0FD9) __sfr FSR2L
;
6725 extern __at(0x0FDA) __sfr FSR2H
;
6726 extern __at(0x0FDB) __sfr PLUSW2
;
6727 extern __at(0x0FDC) __sfr PREINC2
;
6728 extern __at(0x0FDD) __sfr POSTDEC2
;
6729 extern __at(0x0FDE) __sfr POSTINC2
;
6730 extern __at(0x0FDF) __sfr INDF2
;
6731 extern __at(0x0FE0) __sfr BSR
;
6732 extern __at(0x0FE1) __sfr FSR1L
;
6733 extern __at(0x0FE2) __sfr FSR1H
;
6734 extern __at(0x0FE3) __sfr PLUSW1
;
6735 extern __at(0x0FE4) __sfr PREINC1
;
6736 extern __at(0x0FE5) __sfr POSTDEC1
;
6737 extern __at(0x0FE6) __sfr POSTINC1
;
6738 extern __at(0x0FE7) __sfr INDF1
;
6739 extern __at(0x0FE8) __sfr WREG
;
6740 extern __at(0x0FE9) __sfr FSR0L
;
6741 extern __at(0x0FEA) __sfr FSR0H
;
6742 extern __at(0x0FEB) __sfr PLUSW0
;
6743 extern __at(0x0FEC) __sfr PREINC0
;
6744 extern __at(0x0FED) __sfr POSTDEC0
;
6745 extern __at(0x0FEE) __sfr POSTINC0
;
6746 extern __at(0x0FEF) __sfr INDF0
;
6748 //==============================================================================
6751 extern __at(0x0FF0) __sfr INTCON3
;
6757 unsigned INT1IF
: 1;
6758 unsigned INT2IF
: 1;
6760 unsigned INT1IE
: 1;
6761 unsigned INT2IE
: 1;
6763 unsigned INT1IP
: 1;
6764 unsigned INT2IP
: 1;
6780 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6782 #define _INT1IF 0x01
6784 #define _INT2IF 0x02
6786 #define _INT1IE 0x08
6788 #define _INT2IE 0x10
6790 #define _INT1IP 0x40
6792 #define _INT2IP 0x80
6795 //==============================================================================
6798 //==============================================================================
6801 extern __at(0x0FF1) __sfr INTCON2
;
6809 unsigned TMR0IP
: 1;
6811 unsigned INTEDG2
: 1;
6812 unsigned INTEDG1
: 1;
6813 unsigned INTEDG0
: 1;
6814 unsigned NOT_RBPU
: 1;
6830 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6833 #define _TMR0IP 0x04
6834 #define _INTEDG2 0x10
6835 #define _INTEDG1 0x20
6836 #define _INTEDG0 0x40
6837 #define _NOT_RBPU 0x80
6840 //==============================================================================
6843 //==============================================================================
6846 extern __at(0x0FF2) __sfr INTCON
;
6853 unsigned INT0IF
: 1;
6854 unsigned TMR0IF
: 1;
6856 unsigned INT0IE
: 1;
6857 unsigned TMR0IE
: 1;
6858 unsigned PEIE_GIEL
: 1;
6859 unsigned GIE_GIEH
: 1;
6887 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6890 #define _INT0IF 0x02
6892 #define _TMR0IF 0x04
6895 #define _INT0IE 0x10
6897 #define _TMR0IE 0x20
6899 #define _PEIE_GIEL 0x40
6902 #define _GIE_GIEH 0x80
6906 //==============================================================================
6908 extern __at(0x0FF3) __sfr PROD
;
6909 extern __at(0x0FF3) __sfr PRODL
;
6910 extern __at(0x0FF4) __sfr PRODH
;
6911 extern __at(0x0FF5) __sfr TABLAT
;
6912 extern __at(0x0FF6) __sfr TBLPTR
;
6913 extern __at(0x0FF6) __sfr TBLPTRL
;
6914 extern __at(0x0FF7) __sfr TBLPTRH
;
6915 extern __at(0x0FF8) __sfr TBLPTRU
;
6916 extern __at(0x0FF9) __sfr PC
;
6917 extern __at(0x0FF9) __sfr PCL
;
6918 extern __at(0x0FFA) __sfr PCLATH
;
6919 extern __at(0x0FFB) __sfr PCLATU
;
6921 //==============================================================================
6924 extern __at(0x0FFC) __sfr STKPTR
;
6930 unsigned STKPTR0
: 1;
6931 unsigned STKPTR1
: 1;
6932 unsigned STKPTR2
: 1;
6933 unsigned STKPTR3
: 1;
6934 unsigned STKPTR4
: 1;
6936 unsigned STKUNF
: 1;
6937 unsigned STKFUL
: 1;
6949 unsigned STKOVF
: 1;
6954 unsigned STKPTR
: 5;
6965 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6967 #define _STKPTR0 0x01
6969 #define _STKPTR1 0x02
6971 #define _STKPTR2 0x04
6973 #define _STKPTR3 0x08
6975 #define _STKPTR4 0x10
6977 #define _STKUNF 0x40
6978 #define _STKFUL 0x80
6979 #define _STKOVF 0x80
6981 //==============================================================================
6983 extern __at(0x0FFD) __sfr TOS
;
6984 extern __at(0x0FFD) __sfr TOSL
;
6985 extern __at(0x0FFE) __sfr TOSH
;
6986 extern __at(0x0FFF) __sfr TOSU
;
6988 //==============================================================================
6990 // Configuration Bits
6992 //==============================================================================
6994 #define __CONFIG1H 0x300001
6995 #define __CONFIG2L 0x300002
6996 #define __CONFIG2H 0x300003
6997 #define __CONFIG3H 0x300005
6998 #define __CONFIG4L 0x300006
6999 #define __CONFIG5L 0x300008
7000 #define __CONFIG5H 0x300009
7001 #define __CONFIG6L 0x30000A
7002 #define __CONFIG6H 0x30000B
7003 #define __CONFIG7L 0x30000C
7004 #define __CONFIG7H 0x30000D
7006 //----------------------------- CONFIG1H Options -------------------------------
7008 #define _FOSC_LP_1H 0xF0 // LP oscillator.
7009 #define _FOSC_XT_1H 0xF1 // XT oscillator.
7010 #define _FOSC_HSHP_1H 0xF2 // HS oscillator (high power > 16 MHz).
7011 #define _FOSC_HSMP_1H 0xF3 // HS oscillator (medium power 4-16 MHz).
7012 #define _FOSC_ECHP_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (high power, >16 MHz).
7013 #define _FOSC_ECHPIO6_1H 0xF5 // EC oscillator (high power, >16 MHz).
7014 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
7015 #define _FOSC_RCIO6_1H 0xF7 // External RC oscillator.
7016 #define _FOSC_INTIO67_1H 0xF8 // Internal oscillator block.
7017 #define _FOSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKOUT function on OSC2.
7018 #define _FOSC_ECMP_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (medium power, 500 kHz-16 MHz).
7019 #define _FOSC_ECMPIO6_1H 0xFB // EC oscillator (medium power, 500 kHz-16 MHz).
7020 #define _FOSC_ECLP_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (low power, <500 kHz).
7021 #define _FOSC_ECLPIO6_1H 0xFD // EC oscillator (low power, <500 kHz).
7022 #define _PLLCFG_OFF_1H 0xEF // Oscillator used directly.
7023 #define _PLLCFG_ON_1H 0xFF // Oscillator multiplied by 4.
7024 #define _PRICLKEN_OFF_1H 0xDF // Primary clock can be disabled by software.
7025 #define _PRICLKEN_ON_1H 0xFF // Primary clock enabled.
7026 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
7027 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
7028 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
7029 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
7031 //----------------------------- CONFIG2L Options -------------------------------
7033 #define _PWRTEN_ON_2L 0xFE // Power up timer enabled.
7034 #define _PWRTEN_OFF_2L 0xFF // Power up timer disabled.
7035 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
7036 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
7037 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
7038 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
7039 #define _BORV_285_2L 0xE7 // VBOR set to 2.85 V nominal.
7040 #define _BORV_250_2L 0xEF // VBOR set to 2.50 V nominal.
7041 #define _BORV_220_2L 0xF7 // VBOR set to 2.20 V nominal.
7042 #define _BORV_190_2L 0xFF // VBOR set to 1.90 V nominal.
7044 //----------------------------- CONFIG2H Options -------------------------------
7046 #define _WDTEN_OFF_2H 0xFC // Watch dog timer is always disabled. SWDTEN has no effect.
7047 #define _WDTEN_NOSLP_2H 0xFD // WDT is disabled in sleep, otherwise enabled. SWDTEN bit has no effect.
7048 #define _WDTEN_SWON_2H 0xFE // WDT is controlled by SWDTEN bit of the WDTCON register.
7049 #define _WDTEN_ON_2H 0xFF // WDT is always enabled. SWDTEN bit has no effect.
7050 #define _WDTPS_1_2H 0xC3 // 1:1.
7051 #define _WDTPS_2_2H 0xC7 // 1:2.
7052 #define _WDTPS_4_2H 0xCB // 1:4.
7053 #define _WDTPS_8_2H 0xCF // 1:8.
7054 #define _WDTPS_16_2H 0xD3 // 1:16.
7055 #define _WDTPS_32_2H 0xD7 // 1:32.
7056 #define _WDTPS_64_2H 0xDB // 1:64.
7057 #define _WDTPS_128_2H 0xDF // 1:128.
7058 #define _WDTPS_256_2H 0xE3 // 1:256.
7059 #define _WDTPS_512_2H 0xE7 // 1:512.
7060 #define _WDTPS_1024_2H 0xEB // 1:1024.
7061 #define _WDTPS_2048_2H 0xEF // 1:2048.
7062 #define _WDTPS_4096_2H 0xF3 // 1:4096.
7063 #define _WDTPS_8192_2H 0xF7 // 1:8192.
7064 #define _WDTPS_16384_2H 0xFB // 1:16384.
7065 #define _WDTPS_32768_2H 0xFF // 1:32768.
7067 //----------------------------- CONFIG3H Options -------------------------------
7069 #define _CCP2MX_PORTB3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
7070 #define _CCP2MX_PORTC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
7071 #define _PBADEN_OFF_3H 0xFD // PORTB<5:0> pins are configured as digital I/O on Reset.
7072 #define _PBADEN_ON_3H 0xFF // PORTB<5:0> pins are configured as analog input channels on Reset.
7073 #define _CCP3MX_PORTC6_3H 0xFB // P3A/CCP3 input/output is mulitplexed with RC6.
7074 #define _CCP3MX_PORTB5_3H 0xFF // P3A/CCP3 input/output is multiplexed with RB5.
7075 #define _HFOFST_OFF_3H 0xF7 // HFINTOSC output and ready status are delayed by the oscillator stable status.
7076 #define _HFOFST_ON_3H 0xFF // HFINTOSC output and ready status are not delayed by the oscillator stable status.
7077 #define _T3CMX_PORTB5_3H 0xEF // T3CKI is on RB5.
7078 #define _T3CMX_PORTC0_3H 0xFF // T3CKI is on RC0.
7079 #define _P2BMX_PORTC0_3H 0xDF // P2B is on RC0.
7080 #define _P2BMX_PORTB5_3H 0xFF // P2B is on RB5.
7081 #define _MCLRE_INTMCLR_3H 0x7F // RE3 input pin enabled; MCLR disabled.
7082 #define _MCLRE_EXTMCLR_3H 0xFF // MCLR pin enabled, RE3 input pin disabled.
7084 //----------------------------- CONFIG4L Options -------------------------------
7086 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
7087 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
7088 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
7089 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled if MCLRE is also 1.
7090 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
7091 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
7092 #define _DEBUG_ON_4L 0x7F // Enabled.
7093 #define _DEBUG_OFF_4L 0xFF // Disabled.
7095 //----------------------------- CONFIG5L Options -------------------------------
7097 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
7098 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
7099 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
7100 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
7101 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
7102 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
7103 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
7104 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
7106 //----------------------------- CONFIG5H Options -------------------------------
7108 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
7109 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
7110 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
7111 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
7113 //----------------------------- CONFIG6L Options -------------------------------
7115 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
7116 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
7117 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
7118 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
7119 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
7120 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
7121 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
7122 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
7124 //----------------------------- CONFIG6H Options -------------------------------
7126 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
7127 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
7128 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
7129 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
7130 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
7131 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
7133 //----------------------------- CONFIG7L Options -------------------------------
7135 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
7136 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
7137 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
7138 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
7139 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
7140 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
7141 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
7142 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
7144 //----------------------------- CONFIG7H Options -------------------------------
7146 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
7147 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
7149 //==============================================================================
7151 #define __DEVID1 0x3FFFFE
7152 #define __DEVID2 0x3FFFFF
7154 #define __IDLOC0 0x200000
7155 #define __IDLOC1 0x200001
7156 #define __IDLOC2 0x200002
7157 #define __IDLOC3 0x200003
7158 #define __IDLOC4 0x200004
7159 #define __IDLOC5 0x200005
7160 #define __IDLOC6 0x200006
7161 #define __IDLOC7 0x200007
7163 #endif // #ifndef __PIC18F26K22_H__