2 * This declarations of the PIC18F27J53 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:28 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F27J53_H__
26 #define __PIC18F27J53_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EB8) __sfr ADCTRIG
;
58 unsigned TRIGSEL0
: 1;
59 unsigned TRIGSEL1
: 1;
81 extern __at(0x0EB8) volatile __ADCTRIGbits_t ADCTRIGbits
;
84 #define _TRIGSEL0 0x01
86 #define _TRIGSEL1 0x02
88 //==============================================================================
91 //==============================================================================
94 extern __at(0x0EB9) __sfr PD0
;
103 unsigned UART1MD
: 1;
104 unsigned UART2MD
: 1;
105 unsigned ECCP1MD
: 1;
106 unsigned ECCP2MD
: 1;
107 unsigned ECCP3MD
: 1;
113 unsigned PMDMSSP1
: 1;
114 unsigned PMDMSSP2
: 1;
115 unsigned PMDUART1
: 1;
116 unsigned PMDUART2
: 1;
117 unsigned PMDECCP1
: 1;
118 unsigned PMDECCP2
: 1;
119 unsigned PMDECCP3
: 1;
123 extern __at(0x0EB9) volatile __PD0bits_t PD0bits
;
128 #define _PMDMSSP1 0x02
130 #define _PMDMSSP2 0x04
131 #define _UART1MD 0x08
132 #define _PMDUART1 0x08
133 #define _UART2MD 0x10
134 #define _PMDUART2 0x10
135 #define _ECCP1MD 0x20
136 #define _PMDECCP1 0x20
137 #define _ECCP2MD 0x40
138 #define _PMDECCP2 0x40
139 #define _ECCP3MD 0x80
140 #define _PMDECCP3 0x80
142 //==============================================================================
145 //==============================================================================
148 extern __at(0x0EB9) __sfr PMDIS0
;
157 unsigned UART1MD
: 1;
158 unsigned UART2MD
: 1;
159 unsigned ECCP1MD
: 1;
160 unsigned ECCP2MD
: 1;
161 unsigned ECCP3MD
: 1;
167 unsigned PMDMSSP1
: 1;
168 unsigned PMDMSSP2
: 1;
169 unsigned PMDUART1
: 1;
170 unsigned PMDUART2
: 1;
171 unsigned PMDECCP1
: 1;
172 unsigned PMDECCP2
: 1;
173 unsigned PMDECCP3
: 1;
177 extern __at(0x0EB9) volatile __PMDIS0bits_t PMDIS0bits
;
179 #define _PMDIS0_ADCMD 0x01
180 #define _PMDIS0_PMDADC 0x01
181 #define _PMDIS0_SPI1MD 0x02
182 #define _PMDIS0_PMDMSSP1 0x02
183 #define _PMDIS0_SPI2MD 0x04
184 #define _PMDIS0_PMDMSSP2 0x04
185 #define _PMDIS0_UART1MD 0x08
186 #define _PMDIS0_PMDUART1 0x08
187 #define _PMDIS0_UART2MD 0x10
188 #define _PMDIS0_PMDUART2 0x10
189 #define _PMDIS0_ECCP1MD 0x20
190 #define _PMDIS0_PMDECCP1 0x20
191 #define _PMDIS0_ECCP2MD 0x40
192 #define _PMDIS0_PMDECCP2 0x40
193 #define _PMDIS0_ECCP3MD 0x80
194 #define _PMDIS0_PMDECCP3 0x80
196 //==============================================================================
199 //==============================================================================
202 extern __at(0x0EBA) __sfr PD1
;
221 unsigned PMDTMR1
: 1;
222 unsigned PMDTMR2
: 1;
223 unsigned PMDTMR3
: 1;
224 unsigned PMDTMR4
: 1;
225 unsigned PMDRTCC
: 1;
226 unsigned PMDCTMU
: 1;
231 extern __at(0x0EBA) volatile __PD1bits_t PD1bits
;
234 #define _PMDTMR1 0x02
236 #define _PMDTMR2 0x04
238 #define _PMDTMR3 0x08
240 #define _PMDTMR4 0x10
242 #define _PMDRTCC 0x20
244 #define _PMDCTMU 0x40
246 //==============================================================================
249 //==============================================================================
252 extern __at(0x0EBA) __sfr PMDIS1
;
271 unsigned PMDTMR1
: 1;
272 unsigned PMDTMR2
: 1;
273 unsigned PMDTMR3
: 1;
274 unsigned PMDTMR4
: 1;
275 unsigned PMDRTCC
: 1;
276 unsigned PMDCTMU
: 1;
281 extern __at(0x0EBA) volatile __PMDIS1bits_t PMDIS1bits
;
283 #define _PMDIS1_TMR1MD 0x02
284 #define _PMDIS1_PMDTMR1 0x02
285 #define _PMDIS1_TMR2MD 0x04
286 #define _PMDIS1_PMDTMR2 0x04
287 #define _PMDIS1_TMR3MD 0x08
288 #define _PMDIS1_PMDTMR3 0x08
289 #define _PMDIS1_TMR4MD 0x10
290 #define _PMDIS1_PMDTMR4 0x10
291 #define _PMDIS1_RTCCMD 0x20
292 #define _PMDIS1_PMDRTCC 0x20
293 #define _PMDIS1_CTMUMD 0x40
294 #define _PMDIS1_PMDCTMU 0x40
296 //==============================================================================
299 //==============================================================================
302 extern __at(0x0EBB) __sfr PD2
;
320 unsigned PMDCMP1
: 1;
321 unsigned PMDCMP2
: 1;
322 unsigned PMDCMP3
: 1;
323 unsigned PMDTMR5
: 1;
324 unsigned PMDTMR6
: 1;
326 unsigned PMDTMR8
: 1;
331 extern __at(0x0EBB) volatile __PD2bits_t PD2bits
;
334 #define _PMDCMP1 0x01
336 #define _PMDCMP2 0x02
338 #define _PMDCMP3 0x04
340 #define _PMDTMR5 0x08
342 #define _PMDTMR6 0x10
344 #define _PMDTMR8 0x40
346 //==============================================================================
349 //==============================================================================
352 extern __at(0x0EBB) __sfr PMDIS2
;
370 unsigned PMDCMP1
: 1;
371 unsigned PMDCMP2
: 1;
372 unsigned PMDCMP3
: 1;
373 unsigned PMDTMR5
: 1;
374 unsigned PMDTMR6
: 1;
376 unsigned PMDTMR8
: 1;
381 extern __at(0x0EBB) volatile __PMDIS2bits_t PMDIS2bits
;
383 #define _PMDIS2_CMP1MD 0x01
384 #define _PMDIS2_PMDCMP1 0x01
385 #define _PMDIS2_CMP2MD 0x02
386 #define _PMDIS2_PMDCMP2 0x02
387 #define _PMDIS2_CMP3MD 0x04
388 #define _PMDIS2_PMDCMP3 0x04
389 #define _PMDIS2_TMR5MD 0x08
390 #define _PMDIS2_PMDTMR5 0x08
391 #define _PMDIS2_TMR6MD 0x10
392 #define _PMDIS2_PMDTMR6 0x10
393 #define _PMDIS2_TMR8MD 0x40
394 #define _PMDIS2_PMDTMR8 0x40
396 //==============================================================================
399 //==============================================================================
402 extern __at(0x0EBC) __sfr PD3
;
415 unsigned CCP10MD
: 1;
421 unsigned PMDCCP4
: 1;
422 unsigned PMDCCP5
: 1;
423 unsigned PMDCCP6
: 1;
424 unsigned PMDCCP7
: 1;
425 unsigned PMDCCP8
: 1;
426 unsigned PMDCCP9
: 1;
427 unsigned PMDCCP10
: 1;
431 extern __at(0x0EBC) volatile __PD3bits_t PD3bits
;
434 #define _PMDCCP4 0x02
436 #define _PMDCCP5 0x04
438 #define _PMDCCP6 0x08
440 #define _PMDCCP7 0x10
442 #define _PMDCCP8 0x20
444 #define _PMDCCP9 0x40
445 #define _CCP10MD 0x80
446 #define _PMDCCP10 0x80
448 //==============================================================================
451 //==============================================================================
454 extern __at(0x0EBC) __sfr PMDIS3
;
467 unsigned CCP10MD
: 1;
473 unsigned PMDCCP4
: 1;
474 unsigned PMDCCP5
: 1;
475 unsigned PMDCCP6
: 1;
476 unsigned PMDCCP7
: 1;
477 unsigned PMDCCP8
: 1;
478 unsigned PMDCCP9
: 1;
479 unsigned PMDCCP10
: 1;
483 extern __at(0x0EBC) volatile __PMDIS3bits_t PMDIS3bits
;
485 #define _PMDIS3_CCP4MD 0x02
486 #define _PMDIS3_PMDCCP4 0x02
487 #define _PMDIS3_CCP5MD 0x04
488 #define _PMDIS3_PMDCCP5 0x04
489 #define _PMDIS3_CCP6MD 0x08
490 #define _PMDIS3_PMDCCP6 0x08
491 #define _PMDIS3_CCP7MD 0x10
492 #define _PMDIS3_PMDCCP7 0x10
493 #define _PMDIS3_CCP8MD 0x20
494 #define _PMDIS3_PMDCCP8 0x20
495 #define _PMDIS3_CCP9MD 0x40
496 #define _PMDIS3_PMDCCP9 0x40
497 #define _PMDIS3_CCP10MD 0x80
498 #define _PMDIS3_PMDCCP10 0x80
500 //==============================================================================
503 //==============================================================================
506 extern __at(0x0EBF) __sfr PPSCON
;
520 extern __at(0x0EBF) volatile __PPSCONbits_t PPSCONbits
;
524 //==============================================================================
526 extern __at(0x0EC0) __sfr RPOR0
;
527 extern __at(0x0EC1) __sfr RPOR1
;
528 extern __at(0x0EC2) __sfr RPOR2
;
529 extern __at(0x0EC3) __sfr RPOR3
;
530 extern __at(0x0EC4) __sfr RPOR4
;
531 extern __at(0x0EC5) __sfr RPOR5
;
532 extern __at(0x0EC6) __sfr RPOR6
;
533 extern __at(0x0EC7) __sfr RPOR7
;
534 extern __at(0x0EC8) __sfr RPOR8
;
535 extern __at(0x0EC9) __sfr RPOR9
;
536 extern __at(0x0ECA) __sfr RPOR10
;
537 extern __at(0x0ECB) __sfr RPOR11
;
538 extern __at(0x0ECC) __sfr RPOR12
;
539 extern __at(0x0ECD) __sfr RPOR13
;
540 extern __at(0x0ED1) __sfr RPOR17
;
541 extern __at(0x0ED2) __sfr RPOR18
;
542 extern __at(0x0EE1) __sfr RPINR1
;
543 extern __at(0x0EE2) __sfr RPINR2
;
544 extern __at(0x0EE3) __sfr RPINR3
;
545 extern __at(0x0EE4) __sfr RPINR4
;
546 extern __at(0x0EE6) __sfr RPINR6
;
547 extern __at(0x0EE7) __sfr RPINR15
;
548 extern __at(0x0EE8) __sfr RPINR7
;
549 extern __at(0x0EE9) __sfr RPINR8
;
550 extern __at(0x0EEA) __sfr RPINR9
;
551 extern __at(0x0EF2) __sfr RPINR12
;
552 extern __at(0x0EF3) __sfr RPINR13
;
553 extern __at(0x0EF4) __sfr RPINR14
;
554 extern __at(0x0EF7) __sfr RPINR16
;
555 extern __at(0x0EF8) __sfr RPINR17
;
556 extern __at(0x0EFC) __sfr RPINR21
;
557 extern __at(0x0EFD) __sfr RPINR22
;
558 extern __at(0x0EFE) __sfr RPINR23
;
559 extern __at(0x0EFF) __sfr RPINR24
;
561 //==============================================================================
564 extern __at(0x0F00) __sfr CCP10CON
;
570 unsigned CCP10M0
: 1;
571 unsigned CCP10M1
: 1;
572 unsigned CCP10M2
: 1;
573 unsigned CCP10M3
: 1;
594 extern __at(0x0F00) volatile __CCP10CONbits_t CCP10CONbits
;
596 #define _CCP10M0 0x01
597 #define _CCP10M1 0x02
598 #define _CCP10M2 0x04
599 #define _CCP10M3 0x08
603 //==============================================================================
605 extern __at(0x0F01) __sfr CCPR10L
;
606 extern __at(0x0F02) __sfr CCPR10H
;
608 //==============================================================================
611 extern __at(0x0F03) __sfr CCP9CON
;
641 extern __at(0x0F03) volatile __CCP9CONbits_t CCP9CONbits
;
650 //==============================================================================
652 extern __at(0x0F04) __sfr CCPR9L
;
653 extern __at(0x0F05) __sfr CCPR9H
;
655 //==============================================================================
658 extern __at(0x0F06) __sfr CCP8CON
;
688 extern __at(0x0F06) volatile __CCP8CONbits_t CCP8CONbits
;
697 //==============================================================================
699 extern __at(0x0F07) __sfr CCPR8L
;
700 extern __at(0x0F08) __sfr CCPR8H
;
702 //==============================================================================
705 extern __at(0x0F09) __sfr CCP7CON
;
735 extern __at(0x0F09) volatile __CCP7CONbits_t CCP7CONbits
;
744 //==============================================================================
746 extern __at(0x0F0A) __sfr CCPR7L
;
747 extern __at(0x0F0B) __sfr CCPR7H
;
749 //==============================================================================
752 extern __at(0x0F0C) __sfr CCP6CON
;
782 extern __at(0x0F0C) volatile __CCP6CONbits_t CCP6CONbits
;
791 //==============================================================================
793 extern __at(0x0F0D) __sfr CCPR6L
;
794 extern __at(0x0F0E) __sfr CCPR6H
;
796 //==============================================================================
799 extern __at(0x0F0F) __sfr CCP5CON
;
829 extern __at(0x0F0F) volatile __CCP5CONbits_t CCP5CONbits
;
838 //==============================================================================
840 extern __at(0x0F10) __sfr CCPR5L
;
841 extern __at(0x0F11) __sfr CCPR5H
;
843 //==============================================================================
846 extern __at(0x0F12) __sfr CCP4CON
;
876 extern __at(0x0F12) volatile __CCP4CONbits_t CCP4CONbits
;
885 //==============================================================================
887 extern __at(0x0F13) __sfr CCPR4L
;
888 extern __at(0x0F14) __sfr CCPR4H
;
890 //==============================================================================
893 extern __at(0x0F15) __sfr CCP3CON
;
929 extern __at(0x0F15) volatile __CCP3CONbits_t CCP3CONbits
;
940 //==============================================================================
942 extern __at(0x0F16) __sfr CCPR3L
;
943 extern __at(0x0F17) __sfr CCPR3H
;
945 //==============================================================================
948 extern __at(0x0F18) __sfr ECCP3DEL
;
971 extern __at(0x0F18) volatile __ECCP3DELbits_t ECCP3DELbits
;
982 //==============================================================================
985 //==============================================================================
988 extern __at(0x0F19) __sfr ECCP3AS
;
994 unsigned PSS3BD0
: 1;
995 unsigned PSS3BD1
: 1;
996 unsigned PSS3AC0
: 1;
997 unsigned PSS3AC1
: 1;
998 unsigned ECCP3AS0
: 1;
999 unsigned ECCP3AS1
: 1;
1000 unsigned ECCP3AS2
: 1;
1001 unsigned ECCP3ASE
: 1;
1006 unsigned PSS3BD
: 2;
1013 unsigned PSS3AC
: 2;
1020 unsigned ECCP3AS
: 3;
1025 extern __at(0x0F19) volatile __ECCP3ASbits_t ECCP3ASbits
;
1027 #define _PSS3BD0 0x01
1028 #define _PSS3BD1 0x02
1029 #define _PSS3AC0 0x04
1030 #define _PSS3AC1 0x08
1031 #define _ECCP3AS0 0x10
1032 #define _ECCP3AS1 0x20
1033 #define _ECCP3AS2 0x40
1034 #define _ECCP3ASE 0x80
1036 //==============================================================================
1039 //==============================================================================
1042 extern __at(0x0F1A) __sfr PSTR3CON
;
1052 unsigned STRSYNC
: 1;
1065 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1067 #define _PSTR3CON_STRA 0x01
1068 #define _PSTR3CON_STRB 0x02
1069 #define _PSTR3CON_STRC 0x04
1070 #define _PSTR3CON_STRD 0x08
1071 #define _PSTR3CON_STRSYNC 0x10
1072 #define _PSTR3CON_CMPL0 0x40
1073 #define _PSTR3CON_CMPL1 0x80
1075 //==============================================================================
1078 //==============================================================================
1081 extern __at(0x0F1B) __sfr T8CON
;
1087 unsigned T8CKPS0
: 1;
1088 unsigned T8CKPS1
: 1;
1089 unsigned TMR8ON
: 1;
1090 unsigned T8OUTPS0
: 1;
1091 unsigned T8OUTPS1
: 1;
1092 unsigned T8OUTPS2
: 1;
1093 unsigned T8OUTPS3
: 1;
1099 unsigned T8CKPS
: 2;
1106 unsigned T8OUTPS
: 4;
1111 extern __at(0x0F1B) volatile __T8CONbits_t T8CONbits
;
1113 #define _T8CKPS0 0x01
1114 #define _T8CKPS1 0x02
1115 #define _TMR8ON 0x04
1116 #define _T8OUTPS0 0x08
1117 #define _T8OUTPS1 0x10
1118 #define _T8OUTPS2 0x20
1119 #define _T8OUTPS3 0x40
1121 //==============================================================================
1123 extern __at(0x0F1C) __sfr PR8
;
1124 extern __at(0x0F1D) __sfr TMR8
;
1126 //==============================================================================
1129 extern __at(0x0F1E) __sfr T6CON
;
1135 unsigned T6CKPS0
: 1;
1136 unsigned T6CKPS1
: 1;
1137 unsigned TMR6ON
: 1;
1138 unsigned T6OUTPS0
: 1;
1139 unsigned T6OUTPS1
: 1;
1140 unsigned T6OUTPS2
: 1;
1141 unsigned T6OUTPS3
: 1;
1147 unsigned T6CKPS
: 2;
1154 unsigned T6OUTPS
: 4;
1159 extern __at(0x0F1E) volatile __T6CONbits_t T6CONbits
;
1161 #define _T6CKPS0 0x01
1162 #define _T6CKPS1 0x02
1163 #define _TMR6ON 0x04
1164 #define _T6OUTPS0 0x08
1165 #define _T6OUTPS1 0x10
1166 #define _T6OUTPS2 0x20
1167 #define _T6OUTPS3 0x40
1169 //==============================================================================
1171 extern __at(0x0F1F) __sfr PR6
;
1172 extern __at(0x0F20) __sfr TMR6
;
1174 //==============================================================================
1177 extern __at(0x0F21) __sfr T5GCON
;
1183 unsigned T5GSS0
: 1;
1184 unsigned T5GSS1
: 1;
1185 unsigned T5GVAL
: 1;
1186 unsigned T5GGO_NOT_T5DONE
: 1;
1187 unsigned T5GSPM
: 1;
1189 unsigned T5GPOL
: 1;
1190 unsigned TMR5GE
: 1;
1210 unsigned NOT_T5DONE
: 1;
1222 unsigned T5DONE
: 1;
1236 extern __at(0x0F21) volatile __T5GCONbits_t T5GCONbits
;
1238 #define _T5GSS0 0x01
1239 #define _T5GSS1 0x02
1240 #define _T5GVAL 0x04
1241 #define _T5GGO_NOT_T5DONE 0x08
1243 #define _NOT_T5DONE 0x08
1244 #define _T5DONE 0x08
1245 #define _T5GSPM 0x10
1247 #define _T5GPOL 0x40
1248 #define _TMR5GE 0x80
1250 //==============================================================================
1253 //==============================================================================
1256 extern __at(0x0F22) __sfr T5CON
;
1262 unsigned TMR5ON
: 1;
1264 unsigned NOT_T5SYNC
: 1;
1265 unsigned T5OSCEN
: 1;
1266 unsigned T5CKPS0
: 1;
1267 unsigned T5CKPS1
: 1;
1268 unsigned TMR5CS0
: 1;
1269 unsigned TMR5CS1
: 1;
1275 unsigned T5CKPS
: 2;
1282 unsigned TMR5CS
: 2;
1286 extern __at(0x0F22) volatile __T5CONbits_t T5CONbits
;
1288 #define _T5CON_TMR5ON 0x01
1289 #define _T5CON_RD16 0x02
1290 #define _T5CON_NOT_T5SYNC 0x04
1291 #define _T5CON_T5OSCEN 0x08
1292 #define _T5CON_T5CKPS0 0x10
1293 #define _T5CON_T5CKPS1 0x20
1294 #define _T5CON_TMR5CS0 0x40
1295 #define _T5CON_TMR5CS1 0x80
1297 //==============================================================================
1299 extern __at(0x0F23) __sfr TMR5L
;
1300 extern __at(0x0F24) __sfr TMR5H
;
1302 //==============================================================================
1305 extern __at(0x0F25) __sfr CM3CON
;
1314 unsigned EVPOL0
: 1;
1315 unsigned EVPOL1
: 1;
1335 extern __at(0x0F25) volatile __CM3CONbits_t CM3CONbits
;
1337 #define _CM3CON_CCH0 0x01
1338 #define _CM3CON_CCH1 0x02
1339 #define _CM3CON_CREF 0x04
1340 #define _CM3CON_EVPOL0 0x08
1341 #define _CM3CON_EVPOL1 0x10
1342 #define _CM3CON_CPOL 0x20
1343 #define _CM3CON_COE 0x40
1344 #define _CM3CON_CON 0x80
1346 //==============================================================================
1349 //==============================================================================
1352 extern __at(0x0F26) __sfr UEP0
;
1356 unsigned EPSTALL
: 1;
1357 unsigned EPINEN
: 1;
1358 unsigned EPOUTEN
: 1;
1359 unsigned EPCONDIS
: 1;
1360 unsigned EPHSHK
: 1;
1366 extern __at(0x0F26) volatile __UEP0bits_t UEP0bits
;
1368 #define _EPSTALL 0x01
1369 #define _EPINEN 0x02
1370 #define _EPOUTEN 0x04
1371 #define _EPCONDIS 0x08
1372 #define _EPHSHK 0x10
1374 //==============================================================================
1377 //==============================================================================
1380 extern __at(0x0F27) __sfr UEP1
;
1384 unsigned EPSTALL
: 1;
1385 unsigned EPINEN
: 1;
1386 unsigned EPOUTEN
: 1;
1387 unsigned EPCONDIS
: 1;
1388 unsigned EPHSHK
: 1;
1394 extern __at(0x0F27) volatile __UEP1bits_t UEP1bits
;
1396 #define _UEP1_EPSTALL 0x01
1397 #define _UEP1_EPINEN 0x02
1398 #define _UEP1_EPOUTEN 0x04
1399 #define _UEP1_EPCONDIS 0x08
1400 #define _UEP1_EPHSHK 0x10
1402 //==============================================================================
1405 //==============================================================================
1408 extern __at(0x0F28) __sfr UEP2
;
1412 unsigned EPSTALL
: 1;
1413 unsigned EPINEN
: 1;
1414 unsigned EPOUTEN
: 1;
1415 unsigned EPCONDIS
: 1;
1416 unsigned EPHSHK
: 1;
1422 extern __at(0x0F28) volatile __UEP2bits_t UEP2bits
;
1424 #define _UEP2_EPSTALL 0x01
1425 #define _UEP2_EPINEN 0x02
1426 #define _UEP2_EPOUTEN 0x04
1427 #define _UEP2_EPCONDIS 0x08
1428 #define _UEP2_EPHSHK 0x10
1430 //==============================================================================
1433 //==============================================================================
1436 extern __at(0x0F29) __sfr UEP3
;
1440 unsigned EPSTALL
: 1;
1441 unsigned EPINEN
: 1;
1442 unsigned EPOUTEN
: 1;
1443 unsigned EPCONDIS
: 1;
1444 unsigned EPHSHK
: 1;
1450 extern __at(0x0F29) volatile __UEP3bits_t UEP3bits
;
1452 #define _UEP3_EPSTALL 0x01
1453 #define _UEP3_EPINEN 0x02
1454 #define _UEP3_EPOUTEN 0x04
1455 #define _UEP3_EPCONDIS 0x08
1456 #define _UEP3_EPHSHK 0x10
1458 //==============================================================================
1461 //==============================================================================
1464 extern __at(0x0F2A) __sfr UEP4
;
1468 unsigned EPSTALL
: 1;
1469 unsigned EPINEN
: 1;
1470 unsigned EPOUTEN
: 1;
1471 unsigned EPCONDIS
: 1;
1472 unsigned EPHSHK
: 1;
1478 extern __at(0x0F2A) volatile __UEP4bits_t UEP4bits
;
1480 #define _UEP4_EPSTALL 0x01
1481 #define _UEP4_EPINEN 0x02
1482 #define _UEP4_EPOUTEN 0x04
1483 #define _UEP4_EPCONDIS 0x08
1484 #define _UEP4_EPHSHK 0x10
1486 //==============================================================================
1489 //==============================================================================
1492 extern __at(0x0F2B) __sfr UEP5
;
1496 unsigned EPSTALL
: 1;
1497 unsigned EPINEN
: 1;
1498 unsigned EPOUTEN
: 1;
1499 unsigned EPCONDIS
: 1;
1500 unsigned EPHSHK
: 1;
1506 extern __at(0x0F2B) volatile __UEP5bits_t UEP5bits
;
1508 #define _UEP5_EPSTALL 0x01
1509 #define _UEP5_EPINEN 0x02
1510 #define _UEP5_EPOUTEN 0x04
1511 #define _UEP5_EPCONDIS 0x08
1512 #define _UEP5_EPHSHK 0x10
1514 //==============================================================================
1517 //==============================================================================
1520 extern __at(0x0F2C) __sfr UEP6
;
1524 unsigned EPSTALL
: 1;
1525 unsigned EPINEN
: 1;
1526 unsigned EPOUTEN
: 1;
1527 unsigned EPCONDIS
: 1;
1528 unsigned EPHSHK
: 1;
1534 extern __at(0x0F2C) volatile __UEP6bits_t UEP6bits
;
1536 #define _UEP6_EPSTALL 0x01
1537 #define _UEP6_EPINEN 0x02
1538 #define _UEP6_EPOUTEN 0x04
1539 #define _UEP6_EPCONDIS 0x08
1540 #define _UEP6_EPHSHK 0x10
1542 //==============================================================================
1545 //==============================================================================
1548 extern __at(0x0F2D) __sfr UEP7
;
1552 unsigned EPSTALL
: 1;
1553 unsigned EPINEN
: 1;
1554 unsigned EPOUTEN
: 1;
1555 unsigned EPCONDIS
: 1;
1556 unsigned EPHSHK
: 1;
1562 extern __at(0x0F2D) volatile __UEP7bits_t UEP7bits
;
1564 #define _UEP7_EPSTALL 0x01
1565 #define _UEP7_EPINEN 0x02
1566 #define _UEP7_EPOUTEN 0x04
1567 #define _UEP7_EPCONDIS 0x08
1568 #define _UEP7_EPHSHK 0x10
1570 //==============================================================================
1573 //==============================================================================
1576 extern __at(0x0F2E) __sfr UEP8
;
1580 unsigned EPSTALL
: 1;
1581 unsigned EPINEN
: 1;
1582 unsigned EPOUTEN
: 1;
1583 unsigned EPCONDIS
: 1;
1584 unsigned EPHSHK
: 1;
1590 extern __at(0x0F2E) volatile __UEP8bits_t UEP8bits
;
1592 #define _UEP8_EPSTALL 0x01
1593 #define _UEP8_EPINEN 0x02
1594 #define _UEP8_EPOUTEN 0x04
1595 #define _UEP8_EPCONDIS 0x08
1596 #define _UEP8_EPHSHK 0x10
1598 //==============================================================================
1601 //==============================================================================
1604 extern __at(0x0F2F) __sfr UEP9
;
1608 unsigned EPSTALL
: 1;
1609 unsigned EPINEN
: 1;
1610 unsigned EPOUTEN
: 1;
1611 unsigned EPCONDIS
: 1;
1612 unsigned EPHSHK
: 1;
1618 extern __at(0x0F2F) volatile __UEP9bits_t UEP9bits
;
1620 #define _UEP9_EPSTALL 0x01
1621 #define _UEP9_EPINEN 0x02
1622 #define _UEP9_EPOUTEN 0x04
1623 #define _UEP9_EPCONDIS 0x08
1624 #define _UEP9_EPHSHK 0x10
1626 //==============================================================================
1629 //==============================================================================
1632 extern __at(0x0F30) __sfr UEP10
;
1636 unsigned EPSTALL
: 1;
1637 unsigned EPINEN
: 1;
1638 unsigned EPOUTEN
: 1;
1639 unsigned EPCONDIS
: 1;
1640 unsigned EPHSHK
: 1;
1646 extern __at(0x0F30) volatile __UEP10bits_t UEP10bits
;
1648 #define _UEP10_EPSTALL 0x01
1649 #define _UEP10_EPINEN 0x02
1650 #define _UEP10_EPOUTEN 0x04
1651 #define _UEP10_EPCONDIS 0x08
1652 #define _UEP10_EPHSHK 0x10
1654 //==============================================================================
1657 //==============================================================================
1660 extern __at(0x0F31) __sfr UEP11
;
1664 unsigned EPSTALL
: 1;
1665 unsigned EPINEN
: 1;
1666 unsigned EPOUTEN
: 1;
1667 unsigned EPCONDIS
: 1;
1668 unsigned EPHSHK
: 1;
1674 extern __at(0x0F31) volatile __UEP11bits_t UEP11bits
;
1676 #define _UEP11_EPSTALL 0x01
1677 #define _UEP11_EPINEN 0x02
1678 #define _UEP11_EPOUTEN 0x04
1679 #define _UEP11_EPCONDIS 0x08
1680 #define _UEP11_EPHSHK 0x10
1682 //==============================================================================
1685 //==============================================================================
1688 extern __at(0x0F32) __sfr UEP12
;
1692 unsigned EPSTALL
: 1;
1693 unsigned EPINEN
: 1;
1694 unsigned EPOUTEN
: 1;
1695 unsigned EPCONDIS
: 1;
1696 unsigned EPHSHK
: 1;
1702 extern __at(0x0F32) volatile __UEP12bits_t UEP12bits
;
1704 #define _UEP12_EPSTALL 0x01
1705 #define _UEP12_EPINEN 0x02
1706 #define _UEP12_EPOUTEN 0x04
1707 #define _UEP12_EPCONDIS 0x08
1708 #define _UEP12_EPHSHK 0x10
1710 //==============================================================================
1713 //==============================================================================
1716 extern __at(0x0F33) __sfr UEP13
;
1720 unsigned EPSTALL
: 1;
1721 unsigned EPINEN
: 1;
1722 unsigned EPOUTEN
: 1;
1723 unsigned EPCONDIS
: 1;
1724 unsigned EPHSHK
: 1;
1730 extern __at(0x0F33) volatile __UEP13bits_t UEP13bits
;
1732 #define _UEP13_EPSTALL 0x01
1733 #define _UEP13_EPINEN 0x02
1734 #define _UEP13_EPOUTEN 0x04
1735 #define _UEP13_EPCONDIS 0x08
1736 #define _UEP13_EPHSHK 0x10
1738 //==============================================================================
1741 //==============================================================================
1744 extern __at(0x0F34) __sfr UEP14
;
1748 unsigned EPSTALL
: 1;
1749 unsigned EPINEN
: 1;
1750 unsigned EPOUTEN
: 1;
1751 unsigned EPCONDIS
: 1;
1752 unsigned EPHSHK
: 1;
1758 extern __at(0x0F34) volatile __UEP14bits_t UEP14bits
;
1760 #define _UEP14_EPSTALL 0x01
1761 #define _UEP14_EPINEN 0x02
1762 #define _UEP14_EPOUTEN 0x04
1763 #define _UEP14_EPCONDIS 0x08
1764 #define _UEP14_EPHSHK 0x10
1766 //==============================================================================
1769 //==============================================================================
1772 extern __at(0x0F35) __sfr UEP15
;
1776 unsigned EPSTALL
: 1;
1777 unsigned EPINEN
: 1;
1778 unsigned EPOUTEN
: 1;
1779 unsigned EPCONDIS
: 1;
1780 unsigned EPHSHK
: 1;
1786 extern __at(0x0F35) volatile __UEP15bits_t UEP15bits
;
1788 #define _UEP15_EPSTALL 0x01
1789 #define _UEP15_EPINEN 0x02
1790 #define _UEP15_EPOUTEN 0x04
1791 #define _UEP15_EPCONDIS 0x08
1792 #define _UEP15_EPHSHK 0x10
1794 //==============================================================================
1797 //==============================================================================
1800 extern __at(0x0F36) __sfr UIE
;
1804 unsigned URSTIE
: 1;
1805 unsigned UERRIE
: 1;
1806 unsigned ACTVIE
: 1;
1808 unsigned IDLEIE
: 1;
1809 unsigned STALLIE
: 1;
1814 extern __at(0x0F36) volatile __UIEbits_t UIEbits
;
1816 #define _URSTIE 0x01
1817 #define _UERRIE 0x02
1818 #define _ACTVIE 0x04
1820 #define _IDLEIE 0x10
1821 #define _STALLIE 0x20
1824 //==============================================================================
1827 //==============================================================================
1830 extern __at(0x0F37) __sfr UEIE
;
1835 unsigned CRC5EE
: 1;
1836 unsigned CRC16EE
: 1;
1837 unsigned DFN8EE
: 1;
1844 extern __at(0x0F37) volatile __UEIEbits_t UEIEbits
;
1847 #define _CRC5EE 0x02
1848 #define _CRC16EE 0x04
1849 #define _DFN8EE 0x08
1853 //==============================================================================
1856 //==============================================================================
1859 extern __at(0x0F38) __sfr UADDR
;
1882 extern __at(0x0F38) volatile __UADDRbits_t UADDRbits
;
1892 //==============================================================================
1895 //==============================================================================
1898 extern __at(0x0F39) __sfr UCFG
;
1907 unsigned UTRDIS
: 1;
1910 unsigned UOEMON
: 1;
1921 extern __at(0x0F39) volatile __UCFGbits_t UCFGbits
;
1926 #define _UTRDIS 0x08
1928 #define _UOEMON 0x40
1931 //==============================================================================
1933 extern __at(0x0F3A) __sfr RTCVALL
;
1934 extern __at(0x0F3B) __sfr RTCVALH
;
1936 //==============================================================================
1939 extern __at(0x0F3C) __sfr PADCFG1
;
1946 unsigned RTSECSEL0
: 1;
1947 unsigned RTSECSEL1
: 1;
1958 unsigned RTSECSEL
: 2;
1963 extern __at(0x0F3C) volatile __PADCFG1bits_t PADCFG1bits
;
1965 #define _RTSECSEL0 0x02
1966 #define _RTSECSEL1 0x04
1968 //==============================================================================
1971 //==============================================================================
1974 extern __at(0x0F3D) __sfr REFOCON
;
1980 unsigned RODIV0
: 1;
1981 unsigned RODIV1
: 1;
1982 unsigned RODIV2
: 1;
1983 unsigned RODIV3
: 1;
1985 unsigned ROSSLP
: 1;
1997 extern __at(0x0F3D) volatile __REFOCONbits_t REFOCONbits
;
1999 #define _RODIV0 0x01
2000 #define _RODIV1 0x02
2001 #define _RODIV2 0x04
2002 #define _RODIV3 0x08
2004 #define _ROSSLP 0x20
2007 //==============================================================================
2010 //==============================================================================
2013 extern __at(0x0F3E) __sfr RTCCAL
;
2027 extern __at(0x0F3E) volatile __RTCCALbits_t RTCCALbits
;
2038 //==============================================================================
2041 //==============================================================================
2044 extern __at(0x0F3F) __sfr RTCCFG
;
2050 unsigned RTCPTR0
: 1;
2051 unsigned RTCPTR1
: 1;
2053 unsigned HALFSEC
: 1;
2054 unsigned RTCSYNC
: 1;
2055 unsigned RTCWREN
: 1;
2062 unsigned RTCPTR
: 2;
2067 extern __at(0x0F3F) volatile __RTCCFGbits_t RTCCFGbits
;
2069 #define _RTCPTR0 0x01
2070 #define _RTCPTR1 0x02
2072 #define _HALFSEC 0x08
2073 #define _RTCSYNC 0x10
2074 #define _RTCWREN 0x20
2077 //==============================================================================
2080 //==============================================================================
2083 extern __at(0x0F40) __sfr ODCON3
;
2087 unsigned SPI1OD
: 1;
2088 unsigned SPI2OD
: 1;
2097 extern __at(0x0F40) volatile __ODCON3bits_t ODCON3bits
;
2099 #define _SPI1OD 0x01
2100 #define _SPI2OD 0x02
2102 //==============================================================================
2105 //==============================================================================
2108 extern __at(0x0F41) __sfr ODCON2
;
2114 unsigned CCP9OD
: 1;
2115 unsigned CCP10OD
: 1;
2122 extern __at(0x0F41) volatile __ODCON2bits_t ODCON2bits
;
2126 #define _CCP9OD 0x04
2127 #define _CCP10OD 0x08
2129 //==============================================================================
2132 //==============================================================================
2135 extern __at(0x0F42) __sfr ODCON1
;
2139 unsigned ECCP1OD
: 1;
2140 unsigned ECCP2OD
: 1;
2141 unsigned ECCP3OD
: 1;
2142 unsigned CCP4OD
: 1;
2143 unsigned CCP5OD
: 1;
2144 unsigned CCP6OD
: 1;
2145 unsigned CCP7OD
: 1;
2146 unsigned CCP8OD
: 1;
2149 extern __at(0x0F42) volatile __ODCON1bits_t ODCON1bits
;
2151 #define _ECCP1OD 0x01
2152 #define _ECCP2OD 0x02
2153 #define _ECCP3OD 0x04
2154 #define _CCP4OD 0x08
2155 #define _CCP5OD 0x10
2156 #define _CCP6OD 0x20
2157 #define _CCP7OD 0x40
2158 #define _CCP8OD 0x80
2160 //==============================================================================
2162 extern __at(0x0F44) __sfr ALRMVALL
;
2163 extern __at(0x0F45) __sfr ALRMVALH
;
2165 //==============================================================================
2168 extern __at(0x0F46) __sfr ALRMRPT
;
2182 extern __at(0x0F46) volatile __ALRMRPTbits_t ALRMRPTbits
;
2193 //==============================================================================
2196 //==============================================================================
2199 extern __at(0x0F47) __sfr ALRMCFG
;
2205 unsigned ALRMPTR0
: 1;
2206 unsigned ALRMPTR1
: 1;
2207 unsigned AMASK0
: 1;
2208 unsigned AMASK1
: 1;
2209 unsigned AMASK2
: 1;
2210 unsigned AMASK3
: 1;
2212 unsigned ALRMEN
: 1;
2217 unsigned ALRMPTR
: 2;
2229 extern __at(0x0F47) volatile __ALRMCFGbits_t ALRMCFGbits
;
2231 #define _ALRMPTR0 0x01
2232 #define _ALRMPTR1 0x02
2233 #define _AMASK0 0x04
2234 #define _AMASK1 0x08
2235 #define _AMASK2 0x10
2236 #define _AMASK3 0x20
2238 #define _ALRMEN 0x80
2240 //==============================================================================
2243 //==============================================================================
2246 extern __at(0x0F48) __sfr ANCON0
;
2269 extern __at(0x0F48) volatile __ANCON0bits_t ANCON0bits
;
2277 //==============================================================================
2280 //==============================================================================
2283 extern __at(0x0F49) __sfr ANCON1
;
2289 unsigned PCFG10
: 1;
2290 unsigned PCFG11
: 1;
2291 unsigned PCFG12
: 1;
2297 extern __at(0x0F49) volatile __ANCON1bits_t ANCON1bits
;
2301 #define _PCFG10 0x04
2302 #define _PCFG11 0x08
2303 #define _PCFG12 0x10
2306 //==============================================================================
2309 //==============================================================================
2312 extern __at(0x0F4A) __sfr DSWAKEL
;
2318 unsigned DSMCLR
: 1;
2326 extern __at(0x0F4A) volatile __DSWAKELbits_t DSWAKELbits
;
2329 #define _DSMCLR 0x04
2335 //==============================================================================
2338 //==============================================================================
2341 extern __at(0x0F4B) __sfr DSWAKEH
;
2345 unsigned DSINT0
: 1;
2355 extern __at(0x0F4B) volatile __DSWAKEHbits_t DSWAKEHbits
;
2357 #define _DSINT0 0x01
2359 //==============================================================================
2362 //==============================================================================
2365 extern __at(0x0F4C) __sfr DSCONL
;
2369 unsigned RELEASE
: 1;
2371 unsigned ULPWDIS
: 1;
2379 extern __at(0x0F4C) volatile __DSCONLbits_t DSCONLbits
;
2381 #define _RELEASE 0x01
2383 #define _ULPWDIS 0x04
2385 //==============================================================================
2388 //==============================================================================
2391 extern __at(0x0F4D) __sfr DSCONH
;
2395 unsigned RTCWDIS
: 1;
2396 unsigned DSULPEN
: 1;
2405 extern __at(0x0F4D) volatile __DSCONHbits_t DSCONHbits
;
2407 #define _RTCWDIS 0x01
2408 #define _DSULPEN 0x02
2411 //==============================================================================
2413 extern __at(0x0F4E) __sfr DSGPR0
;
2414 extern __at(0x0F4F) __sfr DSGPR1
;
2416 //==============================================================================
2419 extern __at(0x0F50) __sfr CCPTMRS2
;
2425 unsigned C8TSEL0
: 1;
2426 unsigned C8TSEL1
: 1;
2427 unsigned C9TSEL0
: 1;
2429 unsigned C10TSEL0
: 1;
2437 unsigned C8TSEL
: 2;
2442 extern __at(0x0F50) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
2444 #define _C8TSEL0 0x01
2445 #define _C8TSEL1 0x02
2446 #define _C9TSEL0 0x04
2447 #define _C10TSEL0 0x10
2449 //==============================================================================
2452 //==============================================================================
2455 extern __at(0x0F51) __sfr CCPTMRS1
;
2461 unsigned C4TSEL0
: 1;
2462 unsigned C4TSEL1
: 1;
2463 unsigned C5TSEL0
: 1;
2465 unsigned C6TSEL0
: 1;
2467 unsigned C7TSEL0
: 1;
2468 unsigned C7TSEL1
: 1;
2473 unsigned C4TSEL
: 2;
2480 unsigned C7TSEL
: 2;
2484 extern __at(0x0F51) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
2486 #define _C4TSEL0 0x01
2487 #define _C4TSEL1 0x02
2488 #define _C5TSEL0 0x04
2489 #define _C6TSEL0 0x10
2490 #define _C7TSEL0 0x40
2491 #define _C7TSEL1 0x80
2493 //==============================================================================
2496 //==============================================================================
2499 extern __at(0x0F52) __sfr CCPTMRS0
;
2505 unsigned C1TSEL0
: 1;
2506 unsigned C1TSEL1
: 1;
2507 unsigned C1TSEL2
: 1;
2508 unsigned C2TSEL0
: 1;
2509 unsigned C2TSEL1
: 1;
2510 unsigned C2TSEL2
: 1;
2511 unsigned C3TSEL0
: 1;
2512 unsigned C3TSEL1
: 1;
2517 unsigned C1TSEL
: 3;
2524 unsigned C2TSEL
: 3;
2531 unsigned C3TSEL
: 2;
2535 extern __at(0x0F52) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
2537 #define _C1TSEL0 0x01
2538 #define _C1TSEL1 0x02
2539 #define _C1TSEL2 0x04
2540 #define _C2TSEL0 0x08
2541 #define _C2TSEL1 0x10
2542 #define _C2TSEL2 0x20
2543 #define _C3TSEL0 0x40
2544 #define _C3TSEL1 0x80
2546 //==============================================================================
2549 //==============================================================================
2552 extern __at(0x0F53) __sfr CVRCON
;
2575 extern __at(0x0F53) volatile __CVRCONbits_t CVRCONbits
;
2586 //==============================================================================
2588 extern __at(0x0F60) __sfr UFRM
;
2590 //==============================================================================
2593 extern __at(0x0F60) __sfr UFRML
;
2607 extern __at(0x0F60) volatile __UFRMLbits_t UFRMLbits
;
2618 //==============================================================================
2621 //==============================================================================
2624 extern __at(0x0F61) __sfr UFRMH
;
2638 extern __at(0x0F61) volatile __UFRMHbits_t UFRMHbits
;
2644 //==============================================================================
2647 //==============================================================================
2650 extern __at(0x0F62) __sfr UIR
;
2654 unsigned URSTIF
: 1;
2655 unsigned UERRIF
: 1;
2656 unsigned ACTVIF
: 1;
2658 unsigned IDLEIF
: 1;
2659 unsigned STALLIF
: 1;
2664 extern __at(0x0F62) volatile __UIRbits_t UIRbits
;
2666 #define _URSTIF 0x01
2667 #define _UERRIF 0x02
2668 #define _ACTVIF 0x04
2670 #define _IDLEIF 0x10
2671 #define _STALLIF 0x20
2674 //==============================================================================
2677 //==============================================================================
2680 extern __at(0x0F63) __sfr UEIR
;
2685 unsigned CRC5EF
: 1;
2686 unsigned CRC16EF
: 1;
2687 unsigned DFN8EF
: 1;
2694 extern __at(0x0F63) volatile __UEIRbits_t UEIRbits
;
2697 #define _CRC5EF 0x02
2698 #define _CRC16EF 0x04
2699 #define _DFN8EF 0x08
2703 //==============================================================================
2706 //==============================================================================
2709 extern __at(0x0F64) __sfr USTAT
;
2733 extern __at(0x0F64) volatile __USTATbits_t USTATbits
;
2742 //==============================================================================
2745 //==============================================================================
2748 extern __at(0x0F65) __sfr UCON
;
2753 unsigned SUSPND
: 1;
2754 unsigned RESUME
: 1;
2756 unsigned PKTDIS
: 1;
2758 unsigned PPBRST
: 1;
2762 extern __at(0x0F65) volatile __UCONbits_t UCONbits
;
2764 #define _SUSPND 0x02
2765 #define _RESUME 0x04
2767 #define _PKTDIS 0x10
2769 #define _PPBRST 0x40
2771 //==============================================================================
2773 extern __at(0x0F66) __sfr DMABCH
;
2774 extern __at(0x0F67) __sfr DMABCL
;
2775 extern __at(0x0F68) __sfr RXADDRH
;
2776 extern __at(0x0F69) __sfr RXADDRL
;
2777 extern __at(0x0F6A) __sfr TXADDRH
;
2778 extern __at(0x0F6B) __sfr TXADDRL
;
2780 //==============================================================================
2783 extern __at(0x0F70) __sfr CMSTAT
;
2797 extern __at(0x0F70) volatile __CMSTATbits_t CMSTATbits
;
2803 //==============================================================================
2806 //==============================================================================
2809 extern __at(0x0F70) __sfr CMSTATUS
;
2823 extern __at(0x0F70) volatile __CMSTATUSbits_t CMSTATUSbits
;
2825 #define _CMSTATUS_COUT1 0x01
2826 #define _CMSTATUS_COUT2 0x02
2827 #define _CMSTATUS_COUT3 0x04
2829 //==============================================================================
2832 //==============================================================================
2835 extern __at(0x0F71) __sfr SSP2CON2
;
2847 unsigned ACKSTAT
: 1;
2854 unsigned ADMSK1
: 1;
2855 unsigned ADMSK2
: 1;
2856 unsigned ADMSK3
: 1;
2857 unsigned ADMSK4
: 1;
2858 unsigned ADMSK5
: 1;
2864 extern __at(0x0F71) volatile __SSP2CON2bits_t SSP2CON2bits
;
2866 #define _SSP2CON2_SEN 0x01
2867 #define _SSP2CON2_RSEN 0x02
2868 #define _SSP2CON2_ADMSK1 0x02
2869 #define _SSP2CON2_PEN 0x04
2870 #define _SSP2CON2_ADMSK2 0x04
2871 #define _SSP2CON2_RCEN 0x08
2872 #define _SSP2CON2_ADMSK3 0x08
2873 #define _SSP2CON2_ACKEN 0x10
2874 #define _SSP2CON2_ADMSK4 0x10
2875 #define _SSP2CON2_ACKDT 0x20
2876 #define _SSP2CON2_ADMSK5 0x20
2877 #define _SSP2CON2_ACKSTAT 0x40
2878 #define _SSP2CON2_GCEN 0x80
2880 //==============================================================================
2883 //==============================================================================
2886 extern __at(0x0F72) __sfr SSP2CON1
;
2909 extern __at(0x0F72) volatile __SSP2CON1bits_t SSP2CON1bits
;
2911 #define _SSP2CON1_SSPM0 0x01
2912 #define _SSP2CON1_SSPM1 0x02
2913 #define _SSP2CON1_SSPM2 0x04
2914 #define _SSP2CON1_SSPM3 0x08
2915 #define _SSP2CON1_CKP 0x10
2916 #define _SSP2CON1_SSPEN 0x20
2917 #define _SSP2CON1_SSPOV 0x40
2918 #define _SSP2CON1_WCOL 0x80
2920 //==============================================================================
2923 //==============================================================================
2926 extern __at(0x0F73) __sfr SSP2STAT
;
2932 unsigned R_NOT_W
: 1;
2935 unsigned D_NOT_A
: 1;
2940 extern __at(0x0F73) volatile __SSP2STATbits_t SSP2STATbits
;
2942 #define _SSP2STAT_BF 0x01
2943 #define _SSP2STAT_UA 0x02
2944 #define _SSP2STAT_R_NOT_W 0x04
2945 #define _SSP2STAT_S 0x08
2946 #define _SSP2STAT_P 0x10
2947 #define _SSP2STAT_D_NOT_A 0x20
2948 #define _SSP2STAT_CKE 0x40
2949 #define _SSP2STAT_SMP 0x80
2951 //==============================================================================
2953 extern __at(0x0F74) __sfr SSP2ADD
;
2955 //==============================================================================
2958 extern __at(0x0F74) __sfr SSP2MSK
;
2972 extern __at(0x0F74) volatile __SSP2MSKbits_t SSP2MSKbits
;
2974 #define _SSP2MSK_MSK0 0x01
2975 #define _SSP2MSK_MSK1 0x02
2976 #define _SSP2MSK_MSK2 0x04
2977 #define _SSP2MSK_MSK3 0x08
2978 #define _SSP2MSK_MSK4 0x10
2979 #define _SSP2MSK_MSK5 0x20
2980 #define _SSP2MSK_MSK6 0x40
2981 #define _SSP2MSK_MSK7 0x80
2983 //==============================================================================
2985 extern __at(0x0F75) __sfr SSP2BUF
;
2987 //==============================================================================
2990 extern __at(0x0F76) __sfr T4CON
;
2996 unsigned T4CKPS0
: 1;
2997 unsigned T4CKPS1
: 1;
2998 unsigned TMR4ON
: 1;
2999 unsigned T4OUTPS0
: 1;
3000 unsigned T4OUTPS1
: 1;
3001 unsigned T4OUTPS2
: 1;
3002 unsigned T4OUTPS3
: 1;
3008 unsigned T4CKPS
: 2;
3015 unsigned T4OUTPS
: 4;
3020 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
3022 #define _T4CKPS0 0x01
3023 #define _T4CKPS1 0x02
3024 #define _TMR4ON 0x04
3025 #define _T4OUTPS0 0x08
3026 #define _T4OUTPS1 0x10
3027 #define _T4OUTPS2 0x20
3028 #define _T4OUTPS3 0x40
3030 //==============================================================================
3032 extern __at(0x0F77) __sfr PR4
;
3033 extern __at(0x0F78) __sfr TMR4
;
3035 //==============================================================================
3038 extern __at(0x0F79) __sfr T3CON
;
3044 unsigned TMR3ON
: 1;
3046 unsigned NOT_T3SYNC
: 1;
3047 unsigned T3OSCEN
: 1;
3048 unsigned T3CKPS0
: 1;
3049 unsigned T3CKPS1
: 1;
3050 unsigned TMR3CS0
: 1;
3051 unsigned TMR3CS1
: 1;
3057 unsigned T3CKPS
: 2;
3064 unsigned TMR3CS
: 2;
3068 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
3070 #define _T3CON_TMR3ON 0x01
3071 #define _T3CON_RD16 0x02
3072 #define _T3CON_NOT_T3SYNC 0x04
3073 #define _T3CON_T3OSCEN 0x08
3074 #define _T3CON_T3CKPS0 0x10
3075 #define _T3CON_T3CKPS1 0x20
3076 #define _T3CON_TMR3CS0 0x40
3077 #define _T3CON_TMR3CS1 0x80
3079 //==============================================================================
3081 extern __at(0x0F7A) __sfr TMR3
;
3082 extern __at(0x0F7A) __sfr TMR3L
;
3083 extern __at(0x0F7B) __sfr TMR3H
;
3085 //==============================================================================
3088 extern __at(0x0F7C) __sfr BAUDCON2
;
3099 unsigned ABDOVF
: 1;
3102 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
3104 #define _BAUDCON2_ABDEN 0x01
3105 #define _BAUDCON2_WUE 0x02
3106 #define _BAUDCON2_BRG16 0x08
3107 #define _BAUDCON2_TXCKP 0x10
3108 #define _BAUDCON2_RXDTP 0x20
3109 #define _BAUDCON2_RCIDL 0x40
3110 #define _BAUDCON2_ABDOVF 0x80
3112 //==============================================================================
3114 extern __at(0x0F7D) __sfr SPBRGH2
;
3116 //==============================================================================
3119 extern __at(0x0F7E) __sfr BAUDCON
;
3130 unsigned ABDOVF
: 1;
3133 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
3141 #define _ABDOVF 0x80
3143 //==============================================================================
3146 //==============================================================================
3149 extern __at(0x0F7E) __sfr BAUDCON1
;
3160 unsigned ABDOVF
: 1;
3163 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
3165 #define _BAUDCON1_ABDEN 0x01
3166 #define _BAUDCON1_WUE 0x02
3167 #define _BAUDCON1_BRG16 0x08
3168 #define _BAUDCON1_TXCKP 0x10
3169 #define _BAUDCON1_RXDTP 0x20
3170 #define _BAUDCON1_RCIDL 0x40
3171 #define _BAUDCON1_ABDOVF 0x80
3173 //==============================================================================
3176 //==============================================================================
3179 extern __at(0x0F7E) __sfr BAUDCTL
;
3190 unsigned ABDOVF
: 1;
3193 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
3195 #define _BAUDCTL_ABDEN 0x01
3196 #define _BAUDCTL_WUE 0x02
3197 #define _BAUDCTL_BRG16 0x08
3198 #define _BAUDCTL_TXCKP 0x10
3199 #define _BAUDCTL_RXDTP 0x20
3200 #define _BAUDCTL_RCIDL 0x40
3201 #define _BAUDCTL_ABDOVF 0x80
3203 //==============================================================================
3205 extern __at(0x0F7F) __sfr SPBRGH
;
3206 extern __at(0x0F7F) __sfr SPBRGH1
;
3208 //==============================================================================
3211 extern __at(0x0F80) __sfr PORTA
;
3243 unsigned VREF_MINUS
: 1;
3244 unsigned VREF_PLUS
: 1;
3246 unsigned NOT_SS1
: 1;
3258 unsigned HLVDIN
: 1;
3300 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
3314 #define _VREF_MINUS 0x04
3321 #define _VREF_PLUS 0x08
3325 #define _NOT_SS1 0x20
3326 #define _HLVDIN 0x20
3337 //==============================================================================
3340 //==============================================================================
3343 extern __at(0x0F81) __sfr PORTB
;
3438 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3486 //==============================================================================
3489 //==============================================================================
3492 extern __at(0x0F82) __sfr PORTC
;
3514 unsigned D_MINUS
: 1;
3515 unsigned D_PLUS
: 1;
3523 unsigned NOT_UOE
: 1;
3569 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3577 #define _NOT_UOE 0x02
3586 #define _D_MINUS 0x10
3589 #define _D_PLUS 0x20
3603 //==============================================================================
3606 //==============================================================================
3609 extern __at(0x0F85) __sfr HLVDCON
;
3615 unsigned HLVDL0
: 1;
3616 unsigned HLVDL1
: 1;
3617 unsigned HLVDL2
: 1;
3618 unsigned HLVDL3
: 1;
3619 unsigned HLVDEN
: 1;
3622 unsigned VDIRMAG
: 1;
3632 extern __at(0x0F85) volatile __HLVDCONbits_t HLVDCONbits
;
3634 #define _HLVDL0 0x01
3635 #define _HLVDL1 0x02
3636 #define _HLVDL2 0x04
3637 #define _HLVDL3 0x08
3638 #define _HLVDEN 0x10
3641 #define _VDIRMAG 0x80
3643 //==============================================================================
3646 //==============================================================================
3649 extern __at(0x0F86) __sfr DMACON2
;
3655 unsigned INTLVL0
: 1;
3656 unsigned INTLVL1
: 1;
3657 unsigned INTLVL2
: 1;
3658 unsigned INTLVL3
: 1;
3659 unsigned DLYCYC0
: 1;
3660 unsigned DLYCYC1
: 1;
3661 unsigned DLYCYC2
: 1;
3662 unsigned DLYCYC3
: 1;
3667 unsigned INTLVL
: 4;
3674 unsigned DLYCYC
: 4;
3678 extern __at(0x0F86) volatile __DMACON2bits_t DMACON2bits
;
3680 #define _INTLVL0 0x01
3681 #define _INTLVL1 0x02
3682 #define _INTLVL2 0x04
3683 #define _INTLVL3 0x08
3684 #define _DLYCYC0 0x10
3685 #define _DLYCYC1 0x20
3686 #define _DLYCYC2 0x40
3687 #define _DLYCYC3 0x80
3689 //==============================================================================
3692 //==============================================================================
3695 extern __at(0x0F87) __sfr OSCCON2
;
3702 unsigned SOSCGO
: 1;
3703 unsigned SOSCDRV
: 1;
3705 unsigned SOSCRUN
: 1;
3709 extern __at(0x0F87) volatile __OSCCON2bits_t OSCCON2bits
;
3712 #define _SOSCGO 0x08
3713 #define _SOSCDRV 0x10
3714 #define _SOSCRUN 0x40
3716 //==============================================================================
3719 //==============================================================================
3722 extern __at(0x0F88) __sfr DMACON1
;
3729 unsigned DLYINTEN
: 1;
3730 unsigned DUPLEX0
: 1;
3731 unsigned DUPLEX1
: 1;
3734 unsigned SSCON0
: 1;
3735 unsigned SSCON1
: 1;
3741 unsigned DUPLEX
: 2;
3752 extern __at(0x0F88) volatile __DMACON1bits_t DMACON1bits
;
3755 #define _DLYINTEN 0x02
3756 #define _DUPLEX0 0x04
3757 #define _DUPLEX1 0x08
3760 #define _SSCON0 0x40
3761 #define _SSCON1 0x80
3763 //==============================================================================
3766 //==============================================================================
3769 extern __at(0x0F89) __sfr LATA
;
3783 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3793 //==============================================================================
3796 //==============================================================================
3799 extern __at(0x0F8A) __sfr LATB
;
3813 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3824 //==============================================================================
3827 //==============================================================================
3830 extern __at(0x0F8B) __sfr LATC
;
3844 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3852 //==============================================================================
3855 //==============================================================================
3858 extern __at(0x0F8E) __sfr PIE4
;
3862 unsigned CCP3IE
: 1;
3863 unsigned CCP4IE
: 1;
3864 unsigned CCP5IE
: 1;
3865 unsigned CCP6IE
: 1;
3866 unsigned CCP7IE
: 1;
3867 unsigned CCP8IE
: 1;
3868 unsigned CCP9IE
: 1;
3869 unsigned CCP10IE
: 1;
3872 extern __at(0x0F8E) volatile __PIE4bits_t PIE4bits
;
3874 #define _CCP3IE 0x01
3875 #define _CCP4IE 0x02
3876 #define _CCP5IE 0x04
3877 #define _CCP6IE 0x08
3878 #define _CCP7IE 0x10
3879 #define _CCP8IE 0x20
3880 #define _CCP9IE 0x40
3881 #define _CCP10IE 0x80
3883 //==============================================================================
3886 //==============================================================================
3889 extern __at(0x0F8F) __sfr PIR4
;
3893 unsigned CCP3IF
: 1;
3894 unsigned CCP4IF
: 1;
3895 unsigned CCP5IF
: 1;
3896 unsigned CCP6IF
: 1;
3897 unsigned CCP7IF
: 1;
3898 unsigned CCP8IF
: 1;
3899 unsigned CCP9IF
: 1;
3900 unsigned CCP10IF
: 1;
3903 extern __at(0x0F8F) volatile __PIR4bits_t PIR4bits
;
3905 #define _CCP3IF 0x01
3906 #define _CCP4IF 0x02
3907 #define _CCP5IF 0x04
3908 #define _CCP6IF 0x08
3909 #define _CCP7IF 0x10
3910 #define _CCP8IF 0x20
3911 #define _CCP9IF 0x40
3912 #define _CCP10IF 0x80
3914 //==============================================================================
3917 //==============================================================================
3920 extern __at(0x0F90) __sfr IPR4
;
3924 unsigned CCP3IP
: 1;
3925 unsigned CCP4IP
: 1;
3926 unsigned CCP5IP
: 1;
3927 unsigned CCP6IP
: 1;
3928 unsigned CCP7IP
: 1;
3929 unsigned CCP8IP
: 1;
3930 unsigned CCP9IP
: 1;
3931 unsigned CCP10IP
: 1;
3934 extern __at(0x0F90) volatile __IPR4bits_t IPR4bits
;
3936 #define _CCP3IP 0x01
3937 #define _CCP4IP 0x02
3938 #define _CCP5IP 0x04
3939 #define _CCP6IP 0x08
3940 #define _CCP7IP 0x10
3941 #define _CCP8IP 0x20
3942 #define _CCP9IP 0x40
3943 #define _CCP10IP 0x80
3945 //==============================================================================
3948 //==============================================================================
3951 extern __at(0x0F91) __sfr PIE5
;
3955 unsigned TMR1GIE
: 1;
3956 unsigned TMR5GIE
: 1;
3957 unsigned TMR5IE
: 1;
3958 unsigned TMR6IE
: 1;
3959 unsigned TMR8IE
: 1;
3965 extern __at(0x0F91) volatile __PIE5bits_t PIE5bits
;
3967 #define _TMR1GIE 0x01
3968 #define _TMR5GIE 0x02
3969 #define _TMR5IE 0x04
3970 #define _TMR6IE 0x08
3971 #define _TMR8IE 0x10
3974 //==============================================================================
3977 //==============================================================================
3980 extern __at(0x0F92) __sfr TRISA
;
3984 unsigned TRISA0
: 1;
3985 unsigned TRISA1
: 1;
3986 unsigned TRISA2
: 1;
3987 unsigned TRISA3
: 1;
3989 unsigned TRISA5
: 1;
3990 unsigned TRISA6
: 1;
3991 unsigned TRISA7
: 1;
3994 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3996 #define _TRISA0 0x01
3997 #define _TRISA1 0x02
3998 #define _TRISA2 0x04
3999 #define _TRISA3 0x08
4000 #define _TRISA5 0x20
4001 #define _TRISA6 0x40
4002 #define _TRISA7 0x80
4004 //==============================================================================
4007 //==============================================================================
4010 extern __at(0x0F93) __sfr TRISB
;
4014 unsigned TRISB0
: 1;
4015 unsigned TRISB1
: 1;
4016 unsigned TRISB2
: 1;
4017 unsigned TRISB3
: 1;
4018 unsigned TRISB4
: 1;
4019 unsigned TRISB5
: 1;
4020 unsigned TRISB6
: 1;
4021 unsigned TRISB7
: 1;
4024 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4026 #define _TRISB0 0x01
4027 #define _TRISB1 0x02
4028 #define _TRISB2 0x04
4029 #define _TRISB3 0x08
4030 #define _TRISB4 0x10
4031 #define _TRISB5 0x20
4032 #define _TRISB6 0x40
4033 #define _TRISB7 0x80
4035 //==============================================================================
4038 //==============================================================================
4041 extern __at(0x0F94) __sfr TRISC
;
4045 unsigned TRISC0
: 1;
4046 unsigned TRISC1
: 1;
4047 unsigned TRISC2
: 1;
4051 unsigned TRISC6
: 1;
4052 unsigned TRISC7
: 1;
4055 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4057 #define _TRISC0 0x01
4058 #define _TRISC1 0x02
4059 #define _TRISC2 0x04
4060 #define _TRISC6 0x40
4061 #define _TRISC7 0x80
4063 //==============================================================================
4066 //==============================================================================
4069 extern __at(0x0F97) __sfr T3GCON
;
4075 unsigned T3GSS0
: 1;
4076 unsigned T3GSS1
: 1;
4077 unsigned T3GVAL
: 1;
4078 unsigned T3GGO_T3DONE
: 1;
4079 unsigned T3GSPM
: 1;
4081 unsigned T3GPOL
: 1;
4082 unsigned TMR3GE
: 1;
4102 unsigned NOT_T3DONE
: 1;
4116 extern __at(0x0F97) volatile __T3GCONbits_t T3GCONbits
;
4118 #define _T3GSS0 0x01
4119 #define _T3GSS1 0x02
4120 #define _T3GVAL 0x04
4121 #define _T3GGO_T3DONE 0x08
4123 #define _NOT_T3DONE 0x08
4124 #define _T3GSPM 0x10
4126 #define _T3GPOL 0x40
4127 #define _TMR3GE 0x80
4129 //==============================================================================
4132 //==============================================================================
4135 extern __at(0x0F98) __sfr PIR5
;
4139 unsigned TMR1GIF
: 1;
4140 unsigned TMR5GIF
: 1;
4141 unsigned TMR5IF
: 1;
4142 unsigned TMR6IF
: 1;
4143 unsigned TMR8IF
: 1;
4149 extern __at(0x0F98) volatile __PIR5bits_t PIR5bits
;
4151 #define _TMR1GIF 0x01
4152 #define _TMR5GIF 0x02
4153 #define _TMR5IF 0x04
4154 #define _TMR6IF 0x08
4155 #define _TMR8IF 0x10
4158 //==============================================================================
4161 //==============================================================================
4164 extern __at(0x0F99) __sfr IPR5
;
4168 unsigned TMR1GIP
: 1;
4169 unsigned TMR5GIP
: 1;
4170 unsigned TMR5IP
: 1;
4171 unsigned TMR6IP
: 1;
4172 unsigned TMR8IP
: 1;
4178 extern __at(0x0F99) volatile __IPR5bits_t IPR5bits
;
4180 #define _TMR1GIP 0x01
4181 #define _TMR5GIP 0x02
4182 #define _TMR5IP 0x04
4183 #define _TMR6IP 0x08
4184 #define _TMR8IP 0x10
4187 //==============================================================================
4190 //==============================================================================
4193 extern __at(0x0F9A) __sfr T1GCON
;
4199 unsigned T1GSS0
: 1;
4200 unsigned T1GSS1
: 1;
4201 unsigned T1GVAL
: 1;
4202 unsigned T1GGO_NOT_T1DONE
: 1;
4203 unsigned T1GSPM
: 1;
4205 unsigned T1GPOL
: 1;
4206 unsigned TMR1GE
: 1;
4226 unsigned NOT_T1DONE
: 1;
4238 unsigned T1DONE
: 1;
4252 extern __at(0x0F9A) volatile __T1GCONbits_t T1GCONbits
;
4254 #define _T1GSS0 0x01
4255 #define _T1GSS1 0x02
4256 #define _T1GVAL 0x04
4257 #define _T1GGO_NOT_T1DONE 0x08
4259 #define _NOT_T1DONE 0x08
4260 #define _T1DONE 0x08
4261 #define _T1GSPM 0x10
4263 #define _T1GPOL 0x40
4264 #define _TMR1GE 0x80
4266 //==============================================================================
4269 //==============================================================================
4272 extern __at(0x0F9B) __sfr OSCTUNE
;
4285 unsigned INTSRC
: 1;
4295 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
4304 #define _INTSRC 0x80
4306 //==============================================================================
4309 //==============================================================================
4312 extern __at(0x0F9C) __sfr RCSTA2
;
4333 unsigned ADDEN2
: 1;
4341 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
4343 #define _RCSTA2_RX9D 0x01
4344 #define _RCSTA2_RX9D2 0x01
4345 #define _RCSTA2_OERR 0x02
4346 #define _RCSTA2_OERR2 0x02
4347 #define _RCSTA2_FERR 0x04
4348 #define _RCSTA2_FERR2 0x04
4349 #define _RCSTA2_ADDEN 0x08
4350 #define _RCSTA2_ADDEN2 0x08
4351 #define _RCSTA2_CREN 0x10
4352 #define _RCSTA2_CREN2 0x10
4353 #define _RCSTA2_SREN 0x20
4354 #define _RCSTA2_SREN2 0x20
4355 #define _RCSTA2_RX9 0x40
4356 #define _RCSTA2_RX92 0x40
4357 #define _RCSTA2_SPEN 0x80
4358 #define _RCSTA2_SPEN2 0x80
4360 //==============================================================================
4363 //==============================================================================
4366 extern __at(0x0F9D) __sfr PIE1
;
4372 unsigned TMR1IE
: 1;
4373 unsigned TMR2IE
: 1;
4374 unsigned CCP1IE
: 1;
4375 unsigned SSP1IE
: 1;
4395 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4397 #define _TMR1IE 0x01
4398 #define _TMR2IE 0x02
4399 #define _CCP1IE 0x04
4400 #define _SSP1IE 0x08
4408 //==============================================================================
4411 //==============================================================================
4414 extern __at(0x0F9E) __sfr PIR1
;
4420 unsigned TMR1IF
: 1;
4421 unsigned TMR2IF
: 1;
4422 unsigned CCP1IF
: 1;
4423 unsigned SSP1IF
: 1;
4443 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4445 #define _TMR1IF 0x01
4446 #define _TMR2IF 0x02
4447 #define _CCP1IF 0x04
4448 #define _SSP1IF 0x08
4456 //==============================================================================
4459 //==============================================================================
4462 extern __at(0x0F9F) __sfr IPR1
;
4468 unsigned TMR1IP
: 1;
4469 unsigned TMR2IP
: 1;
4470 unsigned CCP1IP
: 1;
4471 unsigned SSP1IP
: 1;
4491 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4493 #define _TMR1IP 0x01
4494 #define _TMR2IP 0x02
4495 #define _CCP1IP 0x04
4496 #define _SSP1IP 0x08
4504 //==============================================================================
4507 //==============================================================================
4510 extern __at(0x0FA0) __sfr PIE2
;
4516 unsigned CCP2IE
: 1;
4517 unsigned TMR3IE
: 1;
4519 unsigned BCL1IE
: 1;
4523 unsigned OSCFIE
: 1;
4530 unsigned HLVDIE
: 1;
4539 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4541 #define _CCP2IE 0x01
4542 #define _TMR3IE 0x02
4544 #define _HLVDIE 0x04
4545 #define _BCL1IE 0x08
4550 #define _OSCFIE 0x80
4552 //==============================================================================
4555 //==============================================================================
4558 extern __at(0x0FA1) __sfr PIR2
;
4564 unsigned CCP2IF
: 1;
4565 unsigned TMR3IF
: 1;
4567 unsigned BCL1IF
: 1;
4571 unsigned OSCFIF
: 1;
4578 unsigned HLVDIF
: 1;
4587 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4589 #define _CCP2IF 0x01
4590 #define _TMR3IF 0x02
4592 #define _HLVDIF 0x04
4593 #define _BCL1IF 0x08
4598 #define _OSCFIF 0x80
4600 //==============================================================================
4603 //==============================================================================
4606 extern __at(0x0FA2) __sfr IPR2
;
4612 unsigned CCP2IP
: 1;
4613 unsigned TMR3IP
: 1;
4615 unsigned BCL1IP
: 1;
4619 unsigned OSCFIP
: 1;
4626 unsigned HLVDIP
: 1;
4635 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4637 #define _CCP2IP 0x01
4638 #define _TMR3IP 0x02
4640 #define _HLVDIP 0x04
4641 #define _BCL1IP 0x08
4646 #define _OSCFIP 0x80
4648 //==============================================================================
4651 //==============================================================================
4654 extern __at(0x0FA3) __sfr PIE3
;
4658 unsigned RTCCIE
: 1;
4659 unsigned TMR3GIE
: 1;
4660 unsigned CTMUIE
: 1;
4661 unsigned TMR4IE
: 1;
4664 unsigned BCL2IE
: 1;
4665 unsigned SSP2IE
: 1;
4668 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4670 #define _RTCCIE 0x01
4671 #define _TMR3GIE 0x02
4672 #define _CTMUIE 0x04
4673 #define _TMR4IE 0x08
4676 #define _BCL2IE 0x40
4677 #define _SSP2IE 0x80
4679 //==============================================================================
4682 //==============================================================================
4685 extern __at(0x0FA4) __sfr PIR3
;
4689 unsigned RTCCIF
: 1;
4690 unsigned TMR3GIF
: 1;
4691 unsigned CTMUIF
: 1;
4692 unsigned TMR4IF
: 1;
4695 unsigned BCL2IF
: 1;
4696 unsigned SSP2IF
: 1;
4699 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4701 #define _RTCCIF 0x01
4702 #define _TMR3GIF 0x02
4703 #define _CTMUIF 0x04
4704 #define _TMR4IF 0x08
4707 #define _BCL2IF 0x40
4708 #define _SSP2IF 0x80
4710 //==============================================================================
4713 //==============================================================================
4716 extern __at(0x0FA5) __sfr IPR3
;
4720 unsigned RTCCIP
: 1;
4721 unsigned TMR3GIP
: 1;
4722 unsigned CTMUIP
: 1;
4723 unsigned TMR4IP
: 1;
4726 unsigned BCL2IP
: 1;
4727 unsigned SSP2IP
: 1;
4730 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4732 #define _RTCCIP 0x01
4733 #define _TMR3GIP 0x02
4734 #define _CTMUIP 0x04
4735 #define _TMR4IP 0x08
4738 #define _BCL2IP 0x40
4739 #define _SSP2IP 0x80
4741 //==============================================================================
4744 //==============================================================================
4747 extern __at(0x0FA6) __sfr EECON1
;
4761 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
4769 //==============================================================================
4771 extern __at(0x0FA7) __sfr EECON2
;
4773 //==============================================================================
4776 extern __at(0x0FA8) __sfr TXSTA2
;
4797 unsigned SENDB2
: 1;
4805 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
4807 #define _TXSTA2_TX9D 0x01
4808 #define _TXSTA2_TX9D2 0x01
4809 #define _TXSTA2_TRMT 0x02
4810 #define _TXSTA2_TRMT2 0x02
4811 #define _TXSTA2_BRGH 0x04
4812 #define _TXSTA2_BRGH2 0x04
4813 #define _TXSTA2_SENDB 0x08
4814 #define _TXSTA2_SENDB2 0x08
4815 #define _TXSTA2_SYNC 0x10
4816 #define _TXSTA2_SYNC2 0x10
4817 #define _TXSTA2_TXEN 0x20
4818 #define _TXSTA2_TXEN2 0x20
4819 #define _TXSTA2_TX9 0x40
4820 #define _TXSTA2_TX92 0x40
4821 #define _TXSTA2_CSRC 0x80
4822 #define _TXSTA2_CSRC2 0x80
4824 //==============================================================================
4826 extern __at(0x0FA9) __sfr TXREG2
;
4827 extern __at(0x0FAA) __sfr RCREG2
;
4828 extern __at(0x0FAB) __sfr SPBRG2
;
4830 //==============================================================================
4833 extern __at(0x0FAC) __sfr RCSTA
;
4866 unsigned ADDEN1
: 1;
4869 unsigned NOT_RC8
: 1;
4898 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
4909 #define _ADDEN1 0x08
4916 #define _NOT_RC8 0x40
4922 //==============================================================================
4925 //==============================================================================
4928 extern __at(0x0FAC) __sfr RCSTA1
;
4961 unsigned ADDEN1
: 1;
4964 unsigned NOT_RC8
: 1;
4993 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
4995 #define _RCSTA1_RX9D 0x01
4996 #define _RCSTA1_RCD8 0x01
4997 #define _RCSTA1_RX9D1 0x01
4998 #define _RCSTA1_OERR 0x02
4999 #define _RCSTA1_OERR1 0x02
5000 #define _RCSTA1_FERR 0x04
5001 #define _RCSTA1_FERR1 0x04
5002 #define _RCSTA1_ADDEN 0x08
5003 #define _RCSTA1_ADEN 0x08
5004 #define _RCSTA1_ADDEN1 0x08
5005 #define _RCSTA1_CREN 0x10
5006 #define _RCSTA1_CREN1 0x10
5007 #define _RCSTA1_SREN 0x20
5008 #define _RCSTA1_SREN1 0x20
5009 #define _RCSTA1_RX9 0x40
5010 #define _RCSTA1_RC9 0x40
5011 #define _RCSTA1_NOT_RC8 0x40
5012 #define _RCSTA1_RC8_9 0x40
5013 #define _RCSTA1_RX91 0x40
5014 #define _RCSTA1_SPEN 0x80
5015 #define _RCSTA1_SPEN1 0x80
5017 //==============================================================================
5020 //==============================================================================
5023 extern __at(0x0FAD) __sfr TXSTA
;
5044 unsigned SENDB1
: 1;
5059 unsigned NOT_TX8
: 1;
5076 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
5086 #define _SENDB1 0x08
5093 #define _NOT_TX8 0x40
5098 //==============================================================================
5101 //==============================================================================
5104 extern __at(0x0FAD) __sfr TXSTA1
;
5125 unsigned SENDB1
: 1;
5140 unsigned NOT_TX8
: 1;
5157 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
5159 #define _TXSTA1_TX9D 0x01
5160 #define _TXSTA1_TXD8 0x01
5161 #define _TXSTA1_TX9D1 0x01
5162 #define _TXSTA1_TRMT 0x02
5163 #define _TXSTA1_TRMT1 0x02
5164 #define _TXSTA1_BRGH 0x04
5165 #define _TXSTA1_BRGH1 0x04
5166 #define _TXSTA1_SENDB 0x08
5167 #define _TXSTA1_SENDB1 0x08
5168 #define _TXSTA1_SYNC 0x10
5169 #define _TXSTA1_SYNC1 0x10
5170 #define _TXSTA1_TXEN 0x20
5171 #define _TXSTA1_TXEN1 0x20
5172 #define _TXSTA1_TX9 0x40
5173 #define _TXSTA1_TX8_9 0x40
5174 #define _TXSTA1_NOT_TX8 0x40
5175 #define _TXSTA1_TX91 0x40
5176 #define _TXSTA1_CSRC 0x80
5177 #define _TXSTA1_CSRC1 0x80
5179 //==============================================================================
5181 extern __at(0x0FAE) __sfr TXREG
;
5182 extern __at(0x0FAE) __sfr TXREG1
;
5183 extern __at(0x0FAF) __sfr RCREG
;
5184 extern __at(0x0FAF) __sfr RCREG1
;
5185 extern __at(0x0FB0) __sfr SPBRG
;
5186 extern __at(0x0FB0) __sfr SPBRG1
;
5188 //==============================================================================
5191 extern __at(0x0FB1) __sfr CTMUICON
;
5199 unsigned ITRIM0
: 1;
5200 unsigned ITRIM1
: 1;
5201 unsigned ITRIM2
: 1;
5202 unsigned ITRIM3
: 1;
5203 unsigned ITRIM4
: 1;
5204 unsigned ITRIM5
: 1;
5220 extern __at(0x0FB1) volatile __CTMUICONbits_t CTMUICONbits
;
5224 #define _ITRIM0 0x04
5225 #define _ITRIM1 0x08
5226 #define _ITRIM2 0x10
5227 #define _ITRIM3 0x20
5228 #define _ITRIM4 0x40
5229 #define _ITRIM5 0x80
5231 //==============================================================================
5234 //==============================================================================
5237 extern __at(0x0FB2) __sfr CTMUCONL
;
5243 unsigned EDG1STAT
: 1;
5244 unsigned EDG2STAT
: 1;
5245 unsigned EDG1SEL0
: 1;
5246 unsigned EDG1SEL1
: 1;
5247 unsigned EDG1POL
: 1;
5248 unsigned EDG2SEL0
: 1;
5249 unsigned EDG2SEL1
: 1;
5250 unsigned EDG2POL
: 1;
5256 unsigned EDG1SEL
: 2;
5263 unsigned EDG2SEL
: 2;
5268 extern __at(0x0FB2) volatile __CTMUCONLbits_t CTMUCONLbits
;
5270 #define _EDG1STAT 0x01
5271 #define _EDG2STAT 0x02
5272 #define _EDG1SEL0 0x04
5273 #define _EDG1SEL1 0x08
5274 #define _EDG1POL 0x10
5275 #define _EDG2SEL0 0x20
5276 #define _EDG2SEL1 0x40
5277 #define _EDG2POL 0x80
5279 //==============================================================================
5282 //==============================================================================
5285 extern __at(0x0FB3) __sfr CTMUCONH
;
5289 unsigned CTTRIG
: 1;
5290 unsigned IDISSEN
: 1;
5291 unsigned EDGSEQEN
: 1;
5294 unsigned CTMUSIDL
: 1;
5296 unsigned CTMUEN
: 1;
5299 extern __at(0x0FB3) volatile __CTMUCONHbits_t CTMUCONHbits
;
5301 #define _CTTRIG 0x01
5302 #define _IDISSEN 0x02
5303 #define _EDGSEQEN 0x04
5306 #define _CTMUSIDL 0x20
5307 #define _CTMUEN 0x80
5309 //==============================================================================
5312 //==============================================================================
5315 extern __at(0x0FB4) __sfr CCP2CON
;
5321 unsigned CCP2M0
: 1;
5322 unsigned CCP2M1
: 1;
5323 unsigned CCP2M2
: 1;
5324 unsigned CCP2M3
: 1;
5363 extern __at(0x0FB4) volatile __CCP2CONbits_t CCP2CONbits
;
5365 #define _CCP2M0 0x01
5366 #define _CCP2M1 0x02
5367 #define _CCP2M2 0x04
5368 #define _CCP2M3 0x08
5376 //==============================================================================
5379 //==============================================================================
5382 extern __at(0x0FB4) __sfr ECCP2CON
;
5388 unsigned CCP2M0
: 1;
5389 unsigned CCP2M1
: 1;
5390 unsigned CCP2M2
: 1;
5391 unsigned CCP2M3
: 1;
5430 extern __at(0x0FB4) volatile __ECCP2CONbits_t ECCP2CONbits
;
5432 #define _ECCP2CON_CCP2M0 0x01
5433 #define _ECCP2CON_CCP2M1 0x02
5434 #define _ECCP2CON_CCP2M2 0x04
5435 #define _ECCP2CON_CCP2M3 0x08
5436 #define _ECCP2CON_DC2B0 0x10
5437 #define _ECCP2CON_CCP2Y 0x10
5438 #define _ECCP2CON_DC2B1 0x20
5439 #define _ECCP2CON_CCP2X 0x20
5440 #define _ECCP2CON_P2M0 0x40
5441 #define _ECCP2CON_P2M1 0x80
5443 //==============================================================================
5445 extern __at(0x0FB5) __sfr CCPR2
;
5446 extern __at(0x0FB5) __sfr CCPR2L
;
5447 extern __at(0x0FB6) __sfr CCPR2H
;
5449 //==============================================================================
5452 extern __at(0x0FB7) __sfr ECCP2DEL
;
5465 unsigned P2RSEN
: 1;
5475 extern __at(0x0FB7) volatile __ECCP2DELbits_t ECCP2DELbits
;
5484 #define _P2RSEN 0x80
5486 //==============================================================================
5489 //==============================================================================
5492 extern __at(0x0FB7) __sfr PWM2CON
;
5505 unsigned P2RSEN
: 1;
5515 extern __at(0x0FB7) volatile __PWM2CONbits_t PWM2CONbits
;
5517 #define _PWM2CON_P2DC0 0x01
5518 #define _PWM2CON_P2DC1 0x02
5519 #define _PWM2CON_P2DC2 0x04
5520 #define _PWM2CON_P2DC3 0x08
5521 #define _PWM2CON_P2DC4 0x10
5522 #define _PWM2CON_P2DC5 0x20
5523 #define _PWM2CON_P2DC6 0x40
5524 #define _PWM2CON_P2RSEN 0x80
5526 //==============================================================================
5529 //==============================================================================
5532 extern __at(0x0FB8) __sfr ECCP2AS
;
5538 unsigned PSS2BD0
: 1;
5539 unsigned PSS2BD1
: 1;
5540 unsigned PSS2AC0
: 1;
5541 unsigned PSS2AC1
: 1;
5542 unsigned ECCP2AS0
: 1;
5543 unsigned ECCP2AS1
: 1;
5544 unsigned ECCP2AS2
: 1;
5545 unsigned ECCP2ASE
: 1;
5550 unsigned PSS2BD
: 2;
5557 unsigned PSS2AC
: 2;
5564 unsigned ECCP2AS
: 3;
5569 extern __at(0x0FB8) volatile __ECCP2ASbits_t ECCP2ASbits
;
5571 #define _PSS2BD0 0x01
5572 #define _PSS2BD1 0x02
5573 #define _PSS2AC0 0x04
5574 #define _PSS2AC1 0x08
5575 #define _ECCP2AS0 0x10
5576 #define _ECCP2AS1 0x20
5577 #define _ECCP2AS2 0x40
5578 #define _ECCP2ASE 0x80
5580 //==============================================================================
5583 //==============================================================================
5586 extern __at(0x0FB9) __sfr PSTR2CON
;
5596 unsigned STRSYNC
: 1;
5627 extern __at(0x0FB9) volatile __PSTR2CONbits_t PSTR2CONbits
;
5629 #define _PSTR2CON_STRA 0x01
5630 #define _PSTR2CON_P2DC0 0x01
5631 #define _PSTR2CON_STRB 0x02
5632 #define _PSTR2CON_P2DC1 0x02
5633 #define _PSTR2CON_STRC 0x04
5634 #define _PSTR2CON_P2DC2 0x04
5635 #define _PSTR2CON_STRD 0x08
5636 #define _PSTR2CON_P2DC3 0x08
5637 #define _PSTR2CON_STRSYNC 0x10
5638 #define _PSTR2CON_P2DC4 0x10
5639 #define _PSTR2CON_P2DC5 0x20
5640 #define _PSTR2CON_CMPL0 0x40
5641 #define _PSTR2CON_P2DC6 0x40
5642 #define _PSTR2CON_CMPL1 0x80
5644 //==============================================================================
5647 //==============================================================================
5650 extern __at(0x0FBA) __sfr CCP1CON
;
5656 unsigned CCP1M0
: 1;
5657 unsigned CCP1M1
: 1;
5658 unsigned CCP1M2
: 1;
5659 unsigned CCP1M3
: 1;
5698 extern __at(0x0FBA) volatile __CCP1CONbits_t CCP1CONbits
;
5700 #define _CCP1M0 0x01
5701 #define _CCP1M1 0x02
5702 #define _CCP1M2 0x04
5703 #define _CCP1M3 0x08
5711 //==============================================================================
5714 //==============================================================================
5717 extern __at(0x0FBA) __sfr ECCP1CON
;
5723 unsigned CCP1M0
: 1;
5724 unsigned CCP1M1
: 1;
5725 unsigned CCP1M2
: 1;
5726 unsigned CCP1M3
: 1;
5765 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
5767 #define _ECCP1CON_CCP1M0 0x01
5768 #define _ECCP1CON_CCP1M1 0x02
5769 #define _ECCP1CON_CCP1M2 0x04
5770 #define _ECCP1CON_CCP1M3 0x08
5771 #define _ECCP1CON_DC1B0 0x10
5772 #define _ECCP1CON_CCP1Y 0x10
5773 #define _ECCP1CON_DC1B1 0x20
5774 #define _ECCP1CON_CCP1X 0x20
5775 #define _ECCP1CON_P1M0 0x40
5776 #define _ECCP1CON_P1M1 0x80
5778 //==============================================================================
5780 extern __at(0x0FBB) __sfr CCPR1
;
5781 extern __at(0x0FBB) __sfr CCPR1L
;
5782 extern __at(0x0FBC) __sfr CCPR1H
;
5784 //==============================================================================
5787 extern __at(0x0FBD) __sfr ECCP1DEL
;
5800 unsigned P1RSEN
: 1;
5810 extern __at(0x0FBD) volatile __ECCP1DELbits_t ECCP1DELbits
;
5819 #define _P1RSEN 0x80
5821 //==============================================================================
5824 //==============================================================================
5827 extern __at(0x0FBD) __sfr PWM1CON
;
5840 unsigned P1RSEN
: 1;
5850 extern __at(0x0FBD) volatile __PWM1CONbits_t PWM1CONbits
;
5852 #define _PWM1CON_P1DC0 0x01
5853 #define _PWM1CON_P1DC1 0x02
5854 #define _PWM1CON_P1DC2 0x04
5855 #define _PWM1CON_P1DC3 0x08
5856 #define _PWM1CON_P1DC4 0x10
5857 #define _PWM1CON_P1DC5 0x20
5858 #define _PWM1CON_P1DC6 0x40
5859 #define _PWM1CON_P1RSEN 0x80
5861 //==============================================================================
5864 //==============================================================================
5867 extern __at(0x0FBE) __sfr ECCP1AS
;
5873 unsigned PSS1BD0
: 1;
5874 unsigned PSS1BD1
: 1;
5875 unsigned PSS1AC0
: 1;
5876 unsigned PSS1AC1
: 1;
5877 unsigned ECCP1AS0
: 1;
5878 unsigned ECCP1AS1
: 1;
5879 unsigned ECCP1AS2
: 1;
5880 unsigned ECCP1ASE
: 1;
5885 unsigned PSS1BD
: 2;
5892 unsigned PSS1AC
: 2;
5899 unsigned ECCP1AS
: 3;
5904 extern __at(0x0FBE) volatile __ECCP1ASbits_t ECCP1ASbits
;
5906 #define _PSS1BD0 0x01
5907 #define _PSS1BD1 0x02
5908 #define _PSS1AC0 0x04
5909 #define _PSS1AC1 0x08
5910 #define _ECCP1AS0 0x10
5911 #define _ECCP1AS1 0x20
5912 #define _ECCP1AS2 0x40
5913 #define _ECCP1ASE 0x80
5915 //==============================================================================
5918 //==============================================================================
5921 extern __at(0x0FBF) __sfr PSTR1CON
;
5931 unsigned STRSYNC
: 1;
5944 extern __at(0x0FBF) volatile __PSTR1CONbits_t PSTR1CONbits
;
5950 #define _STRSYNC 0x10
5954 //==============================================================================
5957 //==============================================================================
5960 extern __at(0x0FC0) __sfr WDTCON
;
5966 unsigned SWDTEN
: 1;
5967 unsigned ULPSINK
: 1;
5971 unsigned ULPLVL
: 1;
5972 unsigned LVDSTAT
: 1;
5973 unsigned REGSLP
: 1;
5989 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
5991 #define _SWDTEN 0x01
5993 #define _ULPSINK 0x02
5997 #define _ULPLVL 0x20
5998 #define _LVDSTAT 0x40
5999 #define _REGSLP 0x80
6001 //==============================================================================
6004 //==============================================================================
6007 extern __at(0x0FC1) __sfr ADCON1
;
6037 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
6048 //==============================================================================
6051 //==============================================================================
6054 extern __at(0x0FC2) __sfr ADCON0
;
6061 unsigned GO_NOT_DONE
: 1;
6073 unsigned GO_DONE
: 1;
6109 unsigned NOT_DONE
: 1;
6132 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6135 #define _GO_NOT_DONE 0x02
6136 #define _GO_DONE 0x02
6139 #define _NOT_DONE 0x02
6147 //==============================================================================
6149 extern __at(0x0FC3) __sfr ADRES
;
6150 extern __at(0x0FC3) __sfr ADRESL
;
6151 extern __at(0x0FC4) __sfr ADRESH
;
6153 //==============================================================================
6156 extern __at(0x0FC5) __sfr SSP1CON2
;
6168 unsigned ACKSTAT
: 1;
6175 unsigned ADMSK1
: 1;
6176 unsigned ADMSK2
: 1;
6177 unsigned ADMSK3
: 1;
6178 unsigned ADMSK4
: 1;
6179 unsigned ADMSK5
: 1;
6185 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6189 #define _ADMSK1 0x02
6191 #define _ADMSK2 0x04
6193 #define _ADMSK3 0x08
6195 #define _ADMSK4 0x10
6197 #define _ADMSK5 0x20
6198 #define _ACKSTAT 0x40
6201 //==============================================================================
6204 //==============================================================================
6207 extern __at(0x0FC5) __sfr SSPCON2
;
6219 unsigned ACKSTAT
: 1;
6226 unsigned ADMSK1
: 1;
6227 unsigned ADMSK2
: 1;
6228 unsigned ADMSK3
: 1;
6229 unsigned ADMSK4
: 1;
6230 unsigned ADMSK5
: 1;
6236 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6238 #define _SSPCON2_SEN 0x01
6239 #define _SSPCON2_RSEN 0x02
6240 #define _SSPCON2_ADMSK1 0x02
6241 #define _SSPCON2_PEN 0x04
6242 #define _SSPCON2_ADMSK2 0x04
6243 #define _SSPCON2_RCEN 0x08
6244 #define _SSPCON2_ADMSK3 0x08
6245 #define _SSPCON2_ACKEN 0x10
6246 #define _SSPCON2_ADMSK4 0x10
6247 #define _SSPCON2_ACKDT 0x20
6248 #define _SSPCON2_ADMSK5 0x20
6249 #define _SSPCON2_ACKSTAT 0x40
6250 #define _SSPCON2_GCEN 0x80
6252 //==============================================================================
6255 //==============================================================================
6258 extern __at(0x0FC6) __sfr SSP1CON1
;
6281 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6292 //==============================================================================
6295 //==============================================================================
6298 extern __at(0x0FC6) __sfr SSPCON1
;
6321 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6323 #define _SSPCON1_SSPM0 0x01
6324 #define _SSPCON1_SSPM1 0x02
6325 #define _SSPCON1_SSPM2 0x04
6326 #define _SSPCON1_SSPM3 0x08
6327 #define _SSPCON1_CKP 0x10
6328 #define _SSPCON1_SSPEN 0x20
6329 #define _SSPCON1_SSPOV 0x40
6330 #define _SSPCON1_WCOL 0x80
6332 //==============================================================================
6335 //==============================================================================
6338 extern __at(0x0FC7) __sfr SSP1STAT
;
6346 unsigned R_NOT_W
: 1;
6349 unsigned D_NOT_A
: 1;
6359 unsigned I2C_START
: 1;
6360 unsigned I2C_STOP
: 1;
6394 unsigned NOT_WRITE
: 1;
6397 unsigned NOT_ADDRESS
: 1;
6406 unsigned READ_WRITE
: 1;
6409 unsigned DATA_ADDRESS
: 1;
6418 unsigned I2C_READ
: 1;
6421 unsigned I2C_DAT
: 1;
6427 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6431 #define _R_NOT_W 0x04
6435 #define _NOT_WRITE 0x04
6436 #define _READ_WRITE 0x04
6437 #define _I2C_READ 0x04
6439 #define _I2C_START 0x08
6441 #define _I2C_STOP 0x10
6442 #define _D_NOT_A 0x20
6446 #define _NOT_ADDRESS 0x20
6447 #define _DATA_ADDRESS 0x20
6448 #define _I2C_DAT 0x20
6452 //==============================================================================
6455 //==============================================================================
6458 extern __at(0x0FC7) __sfr SSPSTAT
;
6466 unsigned R_NOT_W
: 1;
6469 unsigned D_NOT_A
: 1;
6479 unsigned I2C_START
: 1;
6480 unsigned I2C_STOP
: 1;
6514 unsigned NOT_WRITE
: 1;
6517 unsigned NOT_ADDRESS
: 1;
6526 unsigned READ_WRITE
: 1;
6529 unsigned DATA_ADDRESS
: 1;
6538 unsigned I2C_READ
: 1;
6541 unsigned I2C_DAT
: 1;
6547 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6549 #define _SSPSTAT_BF 0x01
6550 #define _SSPSTAT_UA 0x02
6551 #define _SSPSTAT_R_NOT_W 0x04
6552 #define _SSPSTAT_R 0x04
6553 #define _SSPSTAT_R_W 0x04
6554 #define _SSPSTAT_NOT_W 0x04
6555 #define _SSPSTAT_NOT_WRITE 0x04
6556 #define _SSPSTAT_READ_WRITE 0x04
6557 #define _SSPSTAT_I2C_READ 0x04
6558 #define _SSPSTAT_S 0x08
6559 #define _SSPSTAT_I2C_START 0x08
6560 #define _SSPSTAT_P 0x10
6561 #define _SSPSTAT_I2C_STOP 0x10
6562 #define _SSPSTAT_D_NOT_A 0x20
6563 #define _SSPSTAT_D 0x20
6564 #define _SSPSTAT_D_A 0x20
6565 #define _SSPSTAT_NOT_A 0x20
6566 #define _SSPSTAT_NOT_ADDRESS 0x20
6567 #define _SSPSTAT_DATA_ADDRESS 0x20
6568 #define _SSPSTAT_I2C_DAT 0x20
6569 #define _SSPSTAT_CKE 0x40
6570 #define _SSPSTAT_SMP 0x80
6572 //==============================================================================
6574 extern __at(0x0FC8) __sfr SSP1ADD
;
6576 //==============================================================================
6579 extern __at(0x0FC8) __sfr SSP1MSK
;
6593 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6604 //==============================================================================
6606 extern __at(0x0FC8) __sfr SSPADD
;
6607 extern __at(0x0FC9) __sfr SSP1BUF
;
6608 extern __at(0x0FC9) __sfr SSPBUF
;
6610 //==============================================================================
6613 extern __at(0x0FCA) __sfr T2CON
;
6619 unsigned T2CKPS0
: 1;
6620 unsigned T2CKPS1
: 1;
6621 unsigned TMR2ON
: 1;
6622 unsigned T2OUTPS0
: 1;
6623 unsigned T2OUTPS1
: 1;
6624 unsigned T2OUTPS2
: 1;
6625 unsigned T2OUTPS3
: 1;
6631 unsigned T2CKPS
: 2;
6638 unsigned T2OUTPS
: 4;
6643 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6645 #define _T2CKPS0 0x01
6646 #define _T2CKPS1 0x02
6647 #define _TMR2ON 0x04
6648 #define _T2OUTPS0 0x08
6649 #define _T2OUTPS1 0x10
6650 #define _T2OUTPS2 0x20
6651 #define _T2OUTPS3 0x40
6653 //==============================================================================
6655 extern __at(0x0FCB) __sfr PR2
;
6656 extern __at(0x0FCC) __sfr TMR2
;
6658 //==============================================================================
6661 extern __at(0x0FCD) __sfr T1CON
;
6667 unsigned TMR1ON
: 1;
6669 unsigned NOT_T1SYNC
: 1;
6670 unsigned T1OSCEN
: 1;
6671 unsigned T1CKPS0
: 1;
6672 unsigned T1CKPS1
: 1;
6673 unsigned TMR1CS0
: 1;
6674 unsigned TMR1CS1
: 1;
6680 unsigned T1CKPS
: 2;
6687 unsigned TMR1CS
: 2;
6691 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6693 #define _TMR1ON 0x01
6695 #define _NOT_T1SYNC 0x04
6696 #define _T1OSCEN 0x08
6697 #define _T1CKPS0 0x10
6698 #define _T1CKPS1 0x20
6699 #define _TMR1CS0 0x40
6700 #define _TMR1CS1 0x80
6702 //==============================================================================
6704 extern __at(0x0FCE) __sfr TMR1
;
6705 extern __at(0x0FCE) __sfr TMR1L
;
6706 extern __at(0x0FCF) __sfr TMR1H
;
6708 //==============================================================================
6711 extern __at(0x0FD0) __sfr RCON
;
6717 unsigned NOT_BOR
: 1;
6718 unsigned NOT_POR
: 1;
6719 unsigned NOT_PD
: 1;
6720 unsigned NOT_TO
: 1;
6721 unsigned NOT_RI
: 1;
6722 unsigned NOT_CM
: 1;
6740 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6742 #define _NOT_BOR 0x01
6744 #define _NOT_POR 0x02
6746 #define _NOT_PD 0x04
6748 #define _NOT_TO 0x08
6750 #define _NOT_RI 0x10
6752 #define _NOT_CM 0x20
6756 //==============================================================================
6759 //==============================================================================
6762 extern __at(0x0FD1) __sfr CM2CON
;
6771 unsigned EVPOL0
: 1;
6772 unsigned EVPOL1
: 1;
6792 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
6794 #define _CM2CON_CCH0 0x01
6795 #define _CM2CON_CCH1 0x02
6796 #define _CM2CON_CREF 0x04
6797 #define _CM2CON_EVPOL0 0x08
6798 #define _CM2CON_EVPOL1 0x10
6799 #define _CM2CON_CPOL 0x20
6800 #define _CM2CON_COE 0x40
6801 #define _CM2CON_CON 0x80
6803 //==============================================================================
6806 //==============================================================================
6809 extern __at(0x0FD1) __sfr CM2CON1
;
6818 unsigned EVPOL0
: 1;
6819 unsigned EVPOL1
: 1;
6839 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
6841 #define _CM2CON1_CCH0 0x01
6842 #define _CM2CON1_CCH1 0x02
6843 #define _CM2CON1_CREF 0x04
6844 #define _CM2CON1_EVPOL0 0x08
6845 #define _CM2CON1_EVPOL1 0x10
6846 #define _CM2CON1_CPOL 0x20
6847 #define _CM2CON1_COE 0x40
6848 #define _CM2CON1_CON 0x80
6850 //==============================================================================
6853 //==============================================================================
6856 extern __at(0x0FD2) __sfr CM1CON
;
6865 unsigned EVPOL0
: 1;
6866 unsigned EVPOL1
: 1;
6886 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
6891 #define _EVPOL0 0x08
6892 #define _EVPOL1 0x10
6897 //==============================================================================
6900 //==============================================================================
6903 extern __at(0x0FD2) __sfr CM1CON1
;
6912 unsigned EVPOL0
: 1;
6913 unsigned EVPOL1
: 1;
6933 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
6935 #define _CM1CON1_CCH0 0x01
6936 #define _CM1CON1_CCH1 0x02
6937 #define _CM1CON1_CREF 0x04
6938 #define _CM1CON1_EVPOL0 0x08
6939 #define _CM1CON1_EVPOL1 0x10
6940 #define _CM1CON1_CPOL 0x20
6941 #define _CM1CON1_COE 0x40
6942 #define _CM1CON1_CON 0x80
6944 //==============================================================================
6947 //==============================================================================
6950 extern __at(0x0FD3) __sfr OSCCON
;
6980 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6991 //==============================================================================
6994 //==============================================================================
6997 extern __at(0x0FD5) __sfr T0CON
;
7009 unsigned T08BIT
: 1;
7010 unsigned TMR0ON
: 1;
7020 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
7028 #define _T08BIT 0x40
7029 #define _TMR0ON 0x80
7031 //==============================================================================
7033 extern __at(0x0FD6) __sfr TMR0
;
7034 extern __at(0x0FD6) __sfr TMR0L
;
7035 extern __at(0x0FD7) __sfr TMR0H
;
7037 //==============================================================================
7040 extern __at(0x0FD8) __sfr STATUS
;
7054 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
7062 //==============================================================================
7064 extern __at(0x0FD9) __sfr FSR2L
;
7065 extern __at(0x0FDA) __sfr FSR2H
;
7066 extern __at(0x0FDB) __sfr PLUSW2
;
7067 extern __at(0x0FDC) __sfr PREINC2
;
7068 extern __at(0x0FDD) __sfr POSTDEC2
;
7069 extern __at(0x0FDE) __sfr POSTINC2
;
7070 extern __at(0x0FDF) __sfr INDF2
;
7071 extern __at(0x0FE0) __sfr BSR
;
7072 extern __at(0x0FE1) __sfr FSR1L
;
7073 extern __at(0x0FE2) __sfr FSR1H
;
7074 extern __at(0x0FE3) __sfr PLUSW1
;
7075 extern __at(0x0FE4) __sfr PREINC1
;
7076 extern __at(0x0FE5) __sfr POSTDEC1
;
7077 extern __at(0x0FE6) __sfr POSTINC1
;
7078 extern __at(0x0FE7) __sfr INDF1
;
7079 extern __at(0x0FE8) __sfr WREG
;
7080 extern __at(0x0FE9) __sfr FSR0L
;
7081 extern __at(0x0FEA) __sfr FSR0H
;
7082 extern __at(0x0FEB) __sfr PLUSW0
;
7083 extern __at(0x0FEC) __sfr PREINC0
;
7084 extern __at(0x0FED) __sfr POSTDEC0
;
7085 extern __at(0x0FEE) __sfr POSTINC0
;
7086 extern __at(0x0FEF) __sfr INDF0
;
7088 //==============================================================================
7091 extern __at(0x0FF0) __sfr INTCON3
;
7097 unsigned INT1IF
: 1;
7098 unsigned INT2IF
: 1;
7099 unsigned INT3IF
: 1;
7100 unsigned INT1IE
: 1;
7101 unsigned INT2IE
: 1;
7102 unsigned INT3IE
: 1;
7103 unsigned INT1IP
: 1;
7104 unsigned INT2IP
: 1;
7120 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
7122 #define _INT1IF 0x01
7124 #define _INT2IF 0x02
7126 #define _INT3IF 0x04
7128 #define _INT1IE 0x08
7130 #define _INT2IE 0x10
7132 #define _INT3IE 0x20
7134 #define _INT1IP 0x40
7136 #define _INT2IP 0x80
7139 //==============================================================================
7142 //==============================================================================
7145 extern __at(0x0FF1) __sfr INTCON2
;
7152 unsigned INT3IP
: 1;
7153 unsigned TMR0IP
: 1;
7154 unsigned INTEDG3
: 1;
7155 unsigned INTEDG2
: 1;
7156 unsigned INTEDG1
: 1;
7157 unsigned INTEDG0
: 1;
7158 unsigned NOT_RBPU
: 1;
7174 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
7177 #define _INT3IP 0x02
7179 #define _TMR0IP 0x04
7181 #define _INTEDG3 0x08
7182 #define _INTEDG2 0x10
7183 #define _INTEDG1 0x20
7184 #define _INTEDG0 0x40
7185 #define _NOT_RBPU 0x80
7188 //==============================================================================
7191 //==============================================================================
7194 extern __at(0x0FF2) __sfr INTCON
;
7201 unsigned INT0IF
: 1;
7202 unsigned TMR0IF
: 1;
7204 unsigned INT0IE
: 1;
7205 unsigned TMR0IE
: 1;
7206 unsigned PEIE_GIEL
: 1;
7207 unsigned GIE_GIEH
: 1;
7235 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7238 #define _INT0IF 0x02
7240 #define _TMR0IF 0x04
7243 #define _INT0IE 0x10
7245 #define _TMR0IE 0x20
7247 #define _PEIE_GIEL 0x40
7250 #define _GIE_GIEH 0x80
7254 //==============================================================================
7256 extern __at(0x0FF3) __sfr PROD
;
7257 extern __at(0x0FF3) __sfr PRODL
;
7258 extern __at(0x0FF4) __sfr PRODH
;
7259 extern __at(0x0FF5) __sfr TABLAT
;
7260 extern __at(0x0FF6) __sfr TBLPTR
;
7261 extern __at(0x0FF6) __sfr TBLPTRL
;
7262 extern __at(0x0FF7) __sfr TBLPTRH
;
7263 extern __at(0x0FF8) __sfr TBLPTRU
;
7264 extern __at(0x0FF9) __sfr PC
;
7265 extern __at(0x0FF9) __sfr PCL
;
7266 extern __at(0x0FFA) __sfr PCLATH
;
7267 extern __at(0x0FFB) __sfr PCLATU
;
7269 //==============================================================================
7272 extern __at(0x0FFC) __sfr STKPTR
;
7284 unsigned STKUNF
: 1;
7285 unsigned STKFUL
: 1;
7297 unsigned STKOVF
: 1;
7307 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7314 #define _STKUNF 0x40
7315 #define _STKFUL 0x80
7316 #define _STKOVF 0x80
7318 //==============================================================================
7320 extern __at(0x0FFD) __sfr TOS
;
7321 extern __at(0x0FFD) __sfr TOSL
;
7322 extern __at(0x0FFE) __sfr TOSH
;
7323 extern __at(0x0FFF) __sfr TOSU
;
7325 //==============================================================================
7327 // Configuration Addresses
7329 //==============================================================================
7331 #define __CONFIG1L 0x01FFF8
7332 #define __CONFIG1H 0x01FFF9
7333 #define __CONFIG2L 0x01FFFA
7334 #define __CONFIG2H 0x01FFFB
7335 #define __CONFIG3L 0x01FFFC
7336 #define __CONFIG3H 0x01FFFD
7337 #define __CONFIG4L 0x01FFFE
7338 #define __CONFIG4H 0x01FFFF
7340 //==============================================================================
7342 #endif // #ifndef __PIC18F27J53_H__