2 * This declarations of the PIC18F4439 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:46 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F4439_H__
26 #define __PIC18F4439_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
99 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
101 #define _PORTA_RA0 0x01
102 #define _PORTA_AN0 0x01
103 #define _PORTA_RA1 0x02
104 #define _PORTA_AN1 0x02
105 #define _PORTA_RA2 0x04
106 #define _PORTA_AN2 0x04
107 #define _PORTA_VREFM 0x04
108 #define _PORTA_RA3 0x08
109 #define _PORTA_AN3 0x08
110 #define _PORTA_VREFP 0x08
111 #define _PORTA_RA4 0x10
112 #define _PORTA_T0CKI 0x10
113 #define _PORTA_RA5 0x20
114 #define _PORTA_AN4 0x20
115 #define _PORTA_SS 0x20
116 #define _PORTA_LVDIN 0x20
117 #define _PORTA_RA6 0x40
118 #define _PORTA_OSC2 0x40
119 #define _PORTA_CLK0 0x40
121 //==============================================================================
124 //==============================================================================
127 extern __at(0x0F81) __sfr PORTB
;
162 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
164 #define _PORTB_RB0 0x01
165 #define _PORTB_INT0 0x01
166 #define _PORTB_RB1 0x02
167 #define _PORTB_INT1 0x02
168 #define _PORTB_RB2 0x04
169 #define _PORTB_INT2 0x04
170 #define _PORTB_RB3 0x08
171 #define _PORTB_INT3 0x08
172 #define _PORTB_RB4 0x10
173 #define _PORTB_RB5 0x20
174 #define _PORTB_RB6 0x40
175 #define _PORTB_RB7 0x80
177 //==============================================================================
180 //==============================================================================
183 extern __at(0x0F82) __sfr PORTC
;
224 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
226 #define _PORTC_RC0 0x01
227 #define _PORTC_T1OSO 0x01
228 #define _PORTC_T1CKI 0x01
229 #define _PORTC_T1OSI 0x02
230 #define _PORTC_CCP2 0x02
231 #define _PORTC_RC1 0x02
232 #define _PORTC_CCP1 0x04
233 #define _PORTC_RC2 0x04
234 #define _PORTC_RC3 0x08
235 #define _PORTC_SCK 0x08
236 #define _PORTC_SCL 0x08
237 #define _PORTC_RC4 0x10
238 #define _PORTC_SDI 0x10
239 #define _PORTC_SDA 0x10
240 #define _PORTC_RC5 0x20
241 #define _PORTC_SDO 0x20
242 #define _PORTC_RC6 0x40
243 #define _PORTC_TX 0x40
244 #define _PORTC_CK 0x40
245 #define _PORTC_RC7 0x80
246 #define _PORTC_RX 0x80
248 //==============================================================================
251 //==============================================================================
254 extern __at(0x0F83) __sfr PORTD
;
283 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
285 #define _PORTD_RD0 0x01
286 #define _PORTD_AD0 0x01
287 #define _PORTD_RD1 0x02
288 #define _PORTD_AD1 0x02
289 #define _PORTD_RD2 0x04
290 #define _PORTD_AD2 0x04
291 #define _PORTD_RD3 0x08
292 #define _PORTD_AD3 0x08
293 #define _PORTD_RD4 0x10
294 #define _PORTD_AD4 0x10
295 #define _PORTD_RD5 0x20
296 #define _PORTD_AD5 0x20
297 #define _PORTD_RD6 0x40
298 #define _PORTD_AD6 0x40
299 #define _PORTD_RD7 0x80
300 #define _PORTD_AD7 0x80
302 //==============================================================================
305 //==============================================================================
308 extern __at(0x0F84) __sfr PORTE
;
349 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
351 #define _PORTE_RE0 0x01
352 #define _PORTE_AN5 0x01
353 #define _PORTE_ALE 0x01
354 #define _PORTE_RE1 0x02
355 #define _PORTE_AN6 0x02
356 #define _PORTE_OE 0x02
357 #define _PORTE_RE2 0x04
358 #define _PORTE_AN7 0x04
359 #define _PORTE_WRL 0x04
360 #define _PORTE_RE3 0x08
361 #define _PORTE_WRH 0x08
362 #define _PORTE_RE4 0x10
363 #define _PORTE_RE5 0x20
364 #define _PORTE_RE6 0x40
365 #define _PORTE_RE7 0x80
366 #define _PORTE_CCP2 0x80
368 //==============================================================================
371 //==============================================================================
374 extern __at(0x0F89) __sfr LATA
;
397 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
407 //==============================================================================
410 //==============================================================================
413 extern __at(0x0F8A) __sfr LATB
;
427 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
438 //==============================================================================
441 //==============================================================================
444 extern __at(0x0F8B) __sfr LATC
;
458 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
469 //==============================================================================
472 //==============================================================================
475 extern __at(0x0F8C) __sfr LATD
;
489 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
500 //==============================================================================
503 //==============================================================================
506 extern __at(0x0F8D) __sfr LATE
;
520 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
531 //==============================================================================
534 //==============================================================================
537 extern __at(0x0F92) __sfr DDRA
;
572 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
590 //==============================================================================
593 //==============================================================================
596 extern __at(0x0F92) __sfr TRISA
;
631 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
633 #define _TRISA_TRISA0 0x01
634 #define _TRISA_RA0 0x01
635 #define _TRISA_TRISA1 0x02
636 #define _TRISA_RA1 0x02
637 #define _TRISA_TRISA2 0x04
638 #define _TRISA_RA2 0x04
639 #define _TRISA_TRISA3 0x08
640 #define _TRISA_RA3 0x08
641 #define _TRISA_TRISA4 0x10
642 #define _TRISA_RA4 0x10
643 #define _TRISA_TRISA5 0x20
644 #define _TRISA_RA5 0x20
645 #define _TRISA_TRISA6 0x40
646 #define _TRISA_RA6 0x40
647 #define _TRISA_RA7 0x80
649 //==============================================================================
652 //==============================================================================
655 extern __at(0x0F93) __sfr DDRB
;
684 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
703 //==============================================================================
706 //==============================================================================
709 extern __at(0x0F93) __sfr TRISB
;
738 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
740 #define _TRISB_TRISB0 0x01
741 #define _TRISB_RB0 0x01
742 #define _TRISB_TRISB1 0x02
743 #define _TRISB_RB1 0x02
744 #define _TRISB_TRISB2 0x04
745 #define _TRISB_RB2 0x04
746 #define _TRISB_TRISB3 0x08
747 #define _TRISB_RB3 0x08
748 #define _TRISB_TRISB4 0x10
749 #define _TRISB_RB4 0x10
750 #define _TRISB_TRISB5 0x20
751 #define _TRISB_RB5 0x20
752 #define _TRISB_TRISB6 0x40
753 #define _TRISB_RB6 0x40
754 #define _TRISB_TRISB7 0x80
755 #define _TRISB_RB7 0x80
757 //==============================================================================
760 //==============================================================================
763 extern __at(0x0F94) __sfr DDRC
;
792 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
809 //==============================================================================
812 //==============================================================================
815 extern __at(0x0F94) __sfr TRISC
;
844 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
846 #define _TRISC_TRISC0 0x01
847 #define _TRISC_RC0 0x01
848 #define _TRISC_RC1 0x02
849 #define _TRISC_RC2 0x04
850 #define _TRISC_TRISC3 0x08
851 #define _TRISC_RC3 0x08
852 #define _TRISC_TRISC4 0x10
853 #define _TRISC_RC4 0x10
854 #define _TRISC_TRISC5 0x20
855 #define _TRISC_RC5 0x20
856 #define _TRISC_TRISC6 0x40
857 #define _TRISC_RC6 0x40
858 #define _TRISC_TRISC7 0x80
859 #define _TRISC_RC7 0x80
861 //==============================================================================
864 //==============================================================================
867 extern __at(0x0F95) __sfr DDRD
;
896 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
915 //==============================================================================
918 //==============================================================================
921 extern __at(0x0F95) __sfr TRISD
;
950 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
952 #define _TRISD_TRISD0 0x01
953 #define _TRISD_RD0 0x01
954 #define _TRISD_TRISD1 0x02
955 #define _TRISD_RD1 0x02
956 #define _TRISD_TRISD2 0x04
957 #define _TRISD_RD2 0x04
958 #define _TRISD_TRISD3 0x08
959 #define _TRISD_RD3 0x08
960 #define _TRISD_TRISD4 0x10
961 #define _TRISD_RD4 0x10
962 #define _TRISD_TRISD5 0x20
963 #define _TRISD_RD5 0x20
964 #define _TRISD_TRISD6 0x40
965 #define _TRISD_RD6 0x40
966 #define _TRISD_TRISD7 0x80
967 #define _TRISD_RD7 0x80
969 //==============================================================================
972 //==============================================================================
975 extern __at(0x0F96) __sfr DDRE
;
985 unsigned PSPMODE
: 1;
1010 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1012 #define _TRISE0 0x01
1014 #define _TRISE1 0x02
1016 #define _TRISE2 0x04
1019 #define _PSPMODE 0x10
1028 //==============================================================================
1031 //==============================================================================
1034 extern __at(0x0F96) __sfr TRISE
;
1040 unsigned TRISE0
: 1;
1041 unsigned TRISE1
: 1;
1042 unsigned TRISE2
: 1;
1044 unsigned PSPMODE
: 1;
1069 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1071 #define _TRISE_TRISE0 0x01
1072 #define _TRISE_RE0 0x01
1073 #define _TRISE_TRISE1 0x02
1074 #define _TRISE_RE1 0x02
1075 #define _TRISE_TRISE2 0x04
1076 #define _TRISE_RE2 0x04
1077 #define _TRISE_RE3 0x08
1078 #define _TRISE_PSPMODE 0x10
1079 #define _TRISE_RE4 0x10
1080 #define _TRISE_IBOV 0x20
1081 #define _TRISE_RE5 0x20
1082 #define _TRISE_OBF 0x40
1083 #define _TRISE_RE6 0x40
1084 #define _TRISE_IBF 0x80
1085 #define _TRISE_RE7 0x80
1087 //==============================================================================
1090 //==============================================================================
1093 extern __at(0x0F9D) __sfr PIE1
;
1097 unsigned TMR1IE
: 1;
1098 unsigned TMR2IE
: 1;
1099 unsigned CCP1IE
: 1;
1107 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1109 #define _TMR1IE 0x01
1110 #define _TMR2IE 0x02
1111 #define _CCP1IE 0x04
1118 //==============================================================================
1121 //==============================================================================
1124 extern __at(0x0F9E) __sfr PIR1
;
1128 unsigned TMR1IF
: 1;
1129 unsigned TMR2IF
: 1;
1130 unsigned CCP1IF
: 1;
1138 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1140 #define _TMR1IF 0x01
1141 #define _TMR2IF 0x02
1142 #define _CCP1IF 0x04
1149 //==============================================================================
1152 //==============================================================================
1155 extern __at(0x0F9F) __sfr IPR1
;
1159 unsigned TMR1IP
: 1;
1160 unsigned TMR2IP
: 1;
1161 unsigned CCP1IP
: 1;
1169 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1171 #define _TMR1IP 0x01
1172 #define _TMR2IP 0x02
1173 #define _CCP1IP 0x04
1180 //==============================================================================
1183 //==============================================================================
1186 extern __at(0x0FA0) __sfr PIE2
;
1190 unsigned CCP2IE
: 1;
1191 unsigned TMR3IE
: 1;
1200 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1202 #define _CCP2IE 0x01
1203 #define _TMR3IE 0x02
1208 //==============================================================================
1211 //==============================================================================
1214 extern __at(0x0FA1) __sfr PIR2
;
1218 unsigned CCP2IF
: 1;
1219 unsigned TMR3IF
: 1;
1228 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1230 #define _CCP2IF 0x01
1231 #define _TMR3IF 0x02
1236 //==============================================================================
1239 //==============================================================================
1242 extern __at(0x0FA2) __sfr IPR2
;
1246 unsigned CCP2IP
: 1;
1247 unsigned TMR3IP
: 1;
1256 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1258 #define _CCP2IP 0x01
1259 #define _TMR3IP 0x02
1264 //==============================================================================
1267 //==============================================================================
1270 extern __at(0x0FA6) __sfr EECON1
;
1284 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1294 //==============================================================================
1296 extern __at(0x0FA7) __sfr EECON2
;
1297 extern __at(0x0FA8) __sfr EEDATA
;
1298 extern __at(0x0FA9) __sfr EEADR
;
1300 //==============================================================================
1303 extern __at(0x0FAB) __sfr RCSTA
;
1317 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1328 //==============================================================================
1331 //==============================================================================
1334 extern __at(0x0FAC) __sfr TXSTA
;
1348 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1358 //==============================================================================
1360 extern __at(0x0FAD) __sfr TXREG
;
1361 extern __at(0x0FAE) __sfr RCREG
;
1362 extern __at(0x0FAF) __sfr SPBRG
;
1364 //==============================================================================
1367 extern __at(0x0FB1) __sfr T3CON
;
1373 unsigned TMR3ON
: 1;
1374 unsigned TMR3CS
: 1;
1375 unsigned NOT_T3SYNC
: 1;
1376 unsigned T3CCP1
: 1;
1377 unsigned T3CKPS0
: 1;
1378 unsigned T3CKPS1
: 1;
1379 unsigned T3CCP2
: 1;
1387 unsigned T3SYNC
: 1;
1398 unsigned T3CKPS
: 2;
1403 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1405 #define _T3CON_TMR3ON 0x01
1406 #define _T3CON_TMR3CS 0x02
1407 #define _T3CON_NOT_T3SYNC 0x04
1408 #define _T3CON_T3SYNC 0x04
1409 #define _T3CON_T3CCP1 0x08
1410 #define _T3CON_T3CKPS0 0x10
1411 #define _T3CON_T3CKPS1 0x20
1412 #define _T3CON_T3CCP2 0x40
1413 #define _T3CON_RD16 0x80
1415 //==============================================================================
1417 extern __at(0x0FB2) __sfr TMR3
;
1418 extern __at(0x0FB2) __sfr TMR3L
;
1419 extern __at(0x0FB3) __sfr TMR3H
;
1421 //==============================================================================
1424 extern __at(0x0FBA) __sfr CCP2CON
;
1430 unsigned CCP2M0
: 1;
1431 unsigned CCP2M1
: 1;
1432 unsigned CCP2M2
: 1;
1433 unsigned CCP2M3
: 1;
1478 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1480 #define _CCP2M0 0x01
1481 #define _CCP2M1 0x02
1482 #define _CCP2M2 0x04
1483 #define _CCP2M3 0x08
1490 //==============================================================================
1492 extern __at(0x0FBB) __sfr CCPR2
;
1493 extern __at(0x0FBB) __sfr CCPR2L
;
1494 extern __at(0x0FBC) __sfr CCPR2H
;
1496 //==============================================================================
1499 extern __at(0x0FBD) __sfr CCP1CON
;
1505 unsigned CCP1M0
: 1;
1506 unsigned CCP1M1
: 1;
1507 unsigned CCP1M2
: 1;
1508 unsigned CCP1M3
: 1;
1541 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1543 #define _CCP1M0 0x01
1544 #define _CCP1M1 0x02
1545 #define _CCP1M2 0x04
1546 #define _CCP1M3 0x08
1552 //==============================================================================
1554 extern __at(0x0FBE) __sfr CCPR1
;
1555 extern __at(0x0FBE) __sfr CCPR1L
;
1556 extern __at(0x0FBF) __sfr CCPR1H
;
1558 //==============================================================================
1561 extern __at(0x0FC1) __sfr ADCON1
;
1584 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1593 //==============================================================================
1596 //==============================================================================
1599 extern __at(0x0FC2) __sfr ADCON0
;
1607 unsigned GO_NOT_DONE
: 1;
1631 unsigned NOT_DONE
: 1;
1655 unsigned GO_DONE
: 1;
1677 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1680 #define _GO_NOT_DONE 0x04
1682 #define _NOT_DONE 0x04
1684 #define _GO_DONE 0x04
1691 //==============================================================================
1693 extern __at(0x0FC3) __sfr ADRES
;
1694 extern __at(0x0FC3) __sfr ADRESL
;
1695 extern __at(0x0FC4) __sfr ADRESH
;
1697 //==============================================================================
1700 extern __at(0x0FC5) __sfr SSPCON2
;
1710 unsigned ACKSTAT
: 1;
1714 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1722 #define _ACKSTAT 0x40
1725 //==============================================================================
1728 //==============================================================================
1731 extern __at(0x0FC6) __sfr SSPCON1
;
1754 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1765 //==============================================================================
1768 //==============================================================================
1771 extern __at(0x0FC7) __sfr SSPSTAT
;
1779 unsigned R_NOT_W
: 1;
1782 unsigned D_NOT_A
: 1;
1800 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
1804 #define _R_NOT_W 0x04
1808 #define _D_NOT_A 0x20
1813 //==============================================================================
1815 extern __at(0x0FC8) __sfr SSPADD
;
1816 extern __at(0x0FC9) __sfr SSPBUF
;
1818 //==============================================================================
1821 extern __at(0x0FCA) __sfr T2CON
;
1827 unsigned T2CKPS0
: 1;
1828 unsigned T2CKPS1
: 1;
1829 unsigned TMR2ON
: 1;
1830 unsigned TOUTPS0
: 1;
1831 unsigned TOUTPS1
: 1;
1832 unsigned TOUTPS2
: 1;
1833 unsigned TOUTPS3
: 1;
1839 unsigned T2CKPS
: 2;
1846 unsigned TOUTPS
: 4;
1851 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
1853 #define _T2CKPS0 0x01
1854 #define _T2CKPS1 0x02
1855 #define _TMR2ON 0x04
1856 #define _TOUTPS0 0x08
1857 #define _TOUTPS1 0x10
1858 #define _TOUTPS2 0x20
1859 #define _TOUTPS3 0x40
1861 //==============================================================================
1863 extern __at(0x0FCB) __sfr PR2
;
1864 extern __at(0x0FCC) __sfr TMR2
;
1866 //==============================================================================
1869 extern __at(0x0FCD) __sfr T1CON
;
1875 unsigned TMR1ON
: 1;
1876 unsigned TMR1CS
: 1;
1877 unsigned NOT_T1SYNC
: 1;
1878 unsigned T1OSCEN
: 1;
1879 unsigned T1CKPS0
: 1;
1880 unsigned T1CKPS1
: 1;
1889 unsigned T1SYNC
: 1;
1894 unsigned T1RD16
: 1;
1900 unsigned T1CKPS
: 2;
1905 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
1907 #define _TMR1ON 0x01
1908 #define _TMR1CS 0x02
1909 #define _NOT_T1SYNC 0x04
1910 #define _T1SYNC 0x04
1911 #define _T1OSCEN 0x08
1912 #define _T1CKPS0 0x10
1913 #define _T1CKPS1 0x20
1915 #define _T1RD16 0x80
1917 //==============================================================================
1919 extern __at(0x0FCE) __sfr TMR1
;
1920 extern __at(0x0FCE) __sfr TMR1L
;
1921 extern __at(0x0FCF) __sfr TMR1H
;
1923 //==============================================================================
1926 extern __at(0x0FD0) __sfr RCON
;
1932 unsigned NOT_BOR
: 1;
1933 unsigned NOT_POR
: 1;
1934 unsigned NOT_PD
: 1;
1935 unsigned NOT_TO
: 1;
1936 unsigned NOT_RI
: 1;
1951 unsigned NOT_IPEN
: 1;
1955 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
1957 #define _NOT_BOR 0x01
1959 #define _NOT_POR 0x02
1961 #define _NOT_PD 0x04
1963 #define _NOT_TO 0x08
1965 #define _NOT_RI 0x10
1968 #define _NOT_IPEN 0x80
1970 //==============================================================================
1973 //==============================================================================
1976 extern __at(0x0FD1) __sfr WDTCON
;
1982 unsigned SWDTEN
: 1;
2005 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2007 #define _SWDTEN 0x01
2010 //==============================================================================
2013 //==============================================================================
2016 extern __at(0x0FD2) __sfr LVDCON
;
2039 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2048 //==============================================================================
2051 //==============================================================================
2054 extern __at(0x0FD3) __sfr OSCCON
;
2060 unsigned RESERVED
: 1;
2083 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2085 #define _RESERVED 0x01
2088 //==============================================================================
2091 //==============================================================================
2094 extern __at(0x0FD5) __sfr T0CON
;
2106 unsigned T08BIT
: 1;
2107 unsigned TMR0ON
: 1;
2117 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2125 #define _T08BIT 0x40
2126 #define _TMR0ON 0x80
2128 //==============================================================================
2130 extern __at(0x0FD6) __sfr TMR0
;
2131 extern __at(0x0FD6) __sfr TMR0L
;
2132 extern __at(0x0FD7) __sfr TMR0H
;
2134 //==============================================================================
2137 extern __at(0x0FD8) __sfr STATUS
;
2151 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2159 //==============================================================================
2161 extern __at(0x0FD9) __sfr FSR2L
;
2162 extern __at(0x0FDA) __sfr FSR2H
;
2163 extern __at(0x0FDB) __sfr PLUSW2
;
2164 extern __at(0x0FDC) __sfr PREINC2
;
2165 extern __at(0x0FDD) __sfr POSTDEC2
;
2166 extern __at(0x0FDE) __sfr POSTINC2
;
2167 extern __at(0x0FDF) __sfr INDF2
;
2168 extern __at(0x0FE0) __sfr BSR
;
2169 extern __at(0x0FE1) __sfr FSR1L
;
2170 extern __at(0x0FE2) __sfr FSR1H
;
2171 extern __at(0x0FE3) __sfr PLUSW1
;
2172 extern __at(0x0FE4) __sfr PREINC1
;
2173 extern __at(0x0FE5) __sfr POSTDEC1
;
2174 extern __at(0x0FE6) __sfr POSTINC1
;
2175 extern __at(0x0FE7) __sfr INDF1
;
2176 extern __at(0x0FE8) __sfr WREG
;
2177 extern __at(0x0FE9) __sfr FSR0L
;
2178 extern __at(0x0FEA) __sfr FSR0H
;
2179 extern __at(0x0FEB) __sfr PLUSW0
;
2180 extern __at(0x0FEC) __sfr PREINC0
;
2181 extern __at(0x0FED) __sfr POSTDEC0
;
2182 extern __at(0x0FEE) __sfr POSTINC0
;
2183 extern __at(0x0FEF) __sfr INDF0
;
2185 //==============================================================================
2188 extern __at(0x0FF0) __sfr INTCON3
;
2194 unsigned INT1IF
: 1;
2195 unsigned INT2IF
: 1;
2197 unsigned INT1IE
: 1;
2198 unsigned INT2IE
: 1;
2200 unsigned INT1IP
: 1;
2201 unsigned INT2IP
: 1;
2217 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2219 #define _INT1IF 0x01
2221 #define _INT2IF 0x02
2223 #define _INT1IE 0x08
2225 #define _INT2IE 0x10
2227 #define _INT1IP 0x40
2229 #define _INT2IP 0x80
2232 //==============================================================================
2235 //==============================================================================
2238 extern __at(0x0FF1) __sfr INTCON2
;
2246 unsigned TMR0IP
: 1;
2247 unsigned INTEDG3
: 1;
2248 unsigned INTEDG2
: 1;
2249 unsigned INTEDG1
: 1;
2250 unsigned INTEDG0
: 1;
2251 unsigned NOT_RBPU
: 1;
2267 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2271 #define _TMR0IP 0x04
2273 #define _INTEDG3 0x08
2274 #define _INTEDG2 0x10
2275 #define _INTEDG1 0x20
2276 #define _INTEDG0 0x40
2277 #define _NOT_RBPU 0x80
2280 //==============================================================================
2283 //==============================================================================
2286 extern __at(0x0FF2) __sfr INTCON
;
2293 unsigned INT0IF
: 1;
2294 unsigned TMR0IF
: 1;
2296 unsigned INT0IE
: 1;
2297 unsigned TMR0IE
: 1;
2298 unsigned PEIE_GIEL
: 1;
2299 unsigned GIE_GIEH
: 1;
2327 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2330 #define _INT0IF 0x02
2332 #define _TMR0IF 0x04
2335 #define _INT0IE 0x10
2337 #define _TMR0IE 0x20
2339 #define _PEIE_GIEL 0x40
2342 #define _GIE_GIEH 0x80
2346 //==============================================================================
2348 extern __at(0x0FF3) __sfr PROD
;
2349 extern __at(0x0FF3) __sfr PRODL
;
2350 extern __at(0x0FF4) __sfr PRODH
;
2351 extern __at(0x0FF5) __sfr TABLAT
;
2352 extern __at(0x0FF6) __sfr TBLPTR
;
2353 extern __at(0x0FF6) __sfr TBLPTRL
;
2354 extern __at(0x0FF7) __sfr TBLPTRH
;
2355 extern __at(0x0FF8) __sfr TBLPTRU
;
2356 extern __at(0x0FF9) __sfr PC
;
2357 extern __at(0x0FF9) __sfr PCL
;
2358 extern __at(0x0FFA) __sfr PCLATH
;
2359 extern __at(0x0FFB) __sfr PCLATU
;
2361 //==============================================================================
2364 extern __at(0x0FFC) __sfr STKPTR
;
2370 unsigned STKPTR0
: 1;
2371 unsigned STKPTR1
: 1;
2372 unsigned STKPTR2
: 1;
2373 unsigned STKPTR3
: 1;
2374 unsigned STKPTR4
: 1;
2376 unsigned STKUNF
: 1;
2377 unsigned STKFUL
: 1;
2382 unsigned STKPTR
: 5;
2387 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2389 #define _STKPTR0 0x01
2390 #define _STKPTR1 0x02
2391 #define _STKPTR2 0x04
2392 #define _STKPTR3 0x08
2393 #define _STKPTR4 0x10
2394 #define _STKUNF 0x40
2395 #define _STKFUL 0x80
2397 //==============================================================================
2399 extern __at(0x0FFD) __sfr TOS
;
2400 extern __at(0x0FFD) __sfr TOSL
;
2401 extern __at(0x0FFE) __sfr TOSH
;
2402 extern __at(0x0FFF) __sfr TOSU
;
2404 //==============================================================================
2406 // Configuration Bits
2408 //==============================================================================
2410 #define __CONFIG1H 0x300001
2411 #define __CONFIG2L 0x300002
2412 #define __CONFIG2H 0x300003
2413 #define __CONFIG4L 0x300006
2414 #define __CONFIG5L 0x300008
2415 #define __CONFIG5H 0x300009
2416 #define __CONFIG6L 0x30000A
2417 #define __CONFIG6H 0x30000B
2418 #define __CONFIG7L 0x30000C
2419 #define __CONFIG7H 0x30000D
2421 //----------------------------- CONFIG1H Options -------------------------------
2423 #define _OSC_HS_1H 0xFA // HS oscillator.
2424 #define _OSC_EC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
2425 #define _OSC_ECIO_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
2426 #define _OSC_HSPLL_1H 0xFE // HS oscillator with PLL enabled; clock frequency = (4 x FOSC).
2428 //----------------------------- CONFIG2L Options -------------------------------
2430 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2431 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2432 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
2433 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
2434 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
2435 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
2436 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
2437 #define _BORV_25_2L 0xFF // VBOR set to 2.5V.
2439 //----------------------------- CONFIG2H Options -------------------------------
2441 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2442 #define _WDT_ON_2H 0xFF // WDT enabled.
2443 #define _WDTPS_1_2H 0xF1 // 1:1.
2444 #define _WDTPS_2_2H 0xF3 // 1:2.
2445 #define _WDTPS_4_2H 0xF5 // 1:4.
2446 #define _WDTPS_8_2H 0xF7 // 1:8.
2447 #define _WDTPS_16_2H 0xF9 // 1:16.
2448 #define _WDTPS_32_2H 0xFB // 1:32.
2449 #define _WDTPS_64_2H 0xFD // 1:64.
2450 #define _WDTPS_128_2H 0xFF // 1:128.
2452 //----------------------------- CONFIG4L Options -------------------------------
2454 #define _STVR_OFF_4L 0xFE // Stack Full/Underflow will not cause RESET.
2455 #define _STVR_ON_4L 0xFF // Stack Full/Underflow will cause RESET.
2456 #define _LVP_OFF_4L 0xFB // Low Voltage ICSP disabled.
2457 #define _LVP_ON_4L 0xFF // Low Voltage ICSP enabled.
2458 #define _DEBUG_ON_4L 0x7F // Background Debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
2459 #define _DEBUG_OFF_4L 0xFF // Background Debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
2461 //----------------------------- CONFIG5L Options -------------------------------
2463 #define _CP0_ON_5L 0xFE // Block 0 (000200-001FFFh) code protected.
2464 #define _CP0_OFF_5L 0xFF // Block 0 (000200-001FFFh) not code protected.
2465 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code protected.
2466 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code protected.
2468 //----------------------------- CONFIG5H Options -------------------------------
2470 #define _CPB_ON_5H 0xBF // Boot block (000000-0001FFh) code protected.
2471 #define _CPB_OFF_5H 0xFF // Boot block (000000-0001FFh) not code protected.
2472 #define _CPD_ON_5H 0x7F // Data EEPROM code protected.
2473 #define _CPD_OFF_5H 0xFF // Data EEPROM not code protected.
2475 //----------------------------- CONFIG6L Options -------------------------------
2477 #define _WRT0_ON_6L 0xFE // Block 0 (000200h-001FFFh) write protected.
2478 #define _WRT0_OFF_6L 0xFF // Block 0 (000200h-001FFFh) not write protected.
2479 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write protected.
2480 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write protected.
2482 //----------------------------- CONFIG6H Options -------------------------------
2484 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write protected.
2485 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write protected.
2486 #define _WRTB_ON_6H 0xBF // Boot block (000000-0001FFh) write protected.
2487 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0001FFh) not write protected.
2488 #define _WRTD_ON_6H 0x7F // Data EEPROM write protected.
2489 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write protected.
2491 //----------------------------- CONFIG7L Options -------------------------------
2493 #define _EBTR0_ON_7L 0xFE // Block 0 (000200h-001FFFh) protected from Table Reads executed in other blocks.
2494 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200h-001FFFh) not protected from Table Reads executed in other blocks.
2495 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from Table Reads executed in other blocks.
2496 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from Table Reads executed in other blocks.
2498 //----------------------------- CONFIG7H Options -------------------------------
2500 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0001FFh) protected from Table Reads executed in other blocks.
2501 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0001FFh) not protected from Table Reads executed in other blocks.
2503 //==============================================================================
2505 #define __DEVID1 0x3FFFFE
2506 #define __DEVID2 0x3FFFFF
2508 #define __IDLOC0 0x200000
2509 #define __IDLOC1 0x200001
2510 #define __IDLOC2 0x200002
2511 #define __IDLOC3 0x200003
2512 #define __IDLOC4 0x200004
2513 #define __IDLOC5 0x200005
2514 #define __IDLOC6 0x200006
2515 #define __IDLOC7 0x200007
2517 #endif // #ifndef __PIC18F4439_H__