2 * This declarations of the PIC18F4450 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:46 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F4450_H__
26 #define __PIC18F4450_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F66) __sfr UFRM
;
38 //==============================================================================
41 extern __at(0x0F66) __sfr UFRML
;
55 extern __at(0x0F66) volatile __UFRMLbits_t UFRMLbits
;
66 //==============================================================================
69 //==============================================================================
72 extern __at(0x0F67) __sfr UFRMH
;
86 extern __at(0x0F67) volatile __UFRMHbits_t UFRMHbits
;
92 //==============================================================================
95 //==============================================================================
98 extern __at(0x0F68) __sfr UIR
;
107 unsigned STALLIF
: 1;
112 extern __at(0x0F68) volatile __UIRbits_t UIRbits
;
119 #define _STALLIF 0x20
122 //==============================================================================
125 //==============================================================================
128 extern __at(0x0F69) __sfr UIE
;
137 unsigned STALLIE
: 1;
142 extern __at(0x0F69) volatile __UIEbits_t UIEbits
;
149 #define _STALLIE 0x20
152 //==============================================================================
155 //==============================================================================
158 extern __at(0x0F6A) __sfr UEIR
;
164 unsigned CRC16EF
: 1;
172 extern __at(0x0F6A) volatile __UEIRbits_t UEIRbits
;
176 #define _CRC16EF 0x04
181 //==============================================================================
184 //==============================================================================
187 extern __at(0x0F6B) __sfr UEIE
;
193 unsigned CRC16EE
: 1;
201 extern __at(0x0F6B) volatile __UEIEbits_t UEIEbits
;
205 #define _CRC16EE 0x04
210 //==============================================================================
213 //==============================================================================
216 extern __at(0x0F6C) __sfr USTAT
;
240 extern __at(0x0F6C) volatile __USTATbits_t USTATbits
;
249 //==============================================================================
252 //==============================================================================
255 extern __at(0x0F6D) __sfr UCON
;
269 extern __at(0x0F6D) volatile __UCONbits_t UCONbits
;
278 //==============================================================================
281 //==============================================================================
284 extern __at(0x0F6E) __sfr UADDR
;
307 extern __at(0x0F6E) volatile __UADDRbits_t UADDRbits
;
317 //==============================================================================
320 //==============================================================================
323 extern __at(0x0F6F) __sfr UCFG
;
346 extern __at(0x0F6F) volatile __UCFGbits_t UCFGbits
;
356 //==============================================================================
359 //==============================================================================
362 extern __at(0x0F70) __sfr UEP0
;
366 unsigned EPSTALL
: 1;
368 unsigned EPOUTEN
: 1;
369 unsigned EPCONDIS
: 1;
376 extern __at(0x0F70) volatile __UEP0bits_t UEP0bits
;
378 #define _EPSTALL 0x01
380 #define _EPOUTEN 0x04
381 #define _EPCONDIS 0x08
384 //==============================================================================
387 //==============================================================================
390 extern __at(0x0F71) __sfr UEP1
;
394 unsigned EPSTALL
: 1;
396 unsigned EPOUTEN
: 1;
397 unsigned EPCONDIS
: 1;
404 extern __at(0x0F71) volatile __UEP1bits_t UEP1bits
;
406 #define _UEP1_EPSTALL 0x01
407 #define _UEP1_EPINEN 0x02
408 #define _UEP1_EPOUTEN 0x04
409 #define _UEP1_EPCONDIS 0x08
410 #define _UEP1_EPHSHK 0x10
412 //==============================================================================
415 //==============================================================================
418 extern __at(0x0F72) __sfr UEP2
;
422 unsigned EPSTALL
: 1;
424 unsigned EPOUTEN
: 1;
425 unsigned EPCONDIS
: 1;
432 extern __at(0x0F72) volatile __UEP2bits_t UEP2bits
;
434 #define _UEP2_EPSTALL 0x01
435 #define _UEP2_EPINEN 0x02
436 #define _UEP2_EPOUTEN 0x04
437 #define _UEP2_EPCONDIS 0x08
438 #define _UEP2_EPHSHK 0x10
440 //==============================================================================
443 //==============================================================================
446 extern __at(0x0F73) __sfr UEP3
;
450 unsigned EPSTALL
: 1;
452 unsigned EPOUTEN
: 1;
453 unsigned EPCONDIS
: 1;
460 extern __at(0x0F73) volatile __UEP3bits_t UEP3bits
;
462 #define _UEP3_EPSTALL 0x01
463 #define _UEP3_EPINEN 0x02
464 #define _UEP3_EPOUTEN 0x04
465 #define _UEP3_EPCONDIS 0x08
466 #define _UEP3_EPHSHK 0x10
468 //==============================================================================
471 //==============================================================================
474 extern __at(0x0F74) __sfr UEP4
;
478 unsigned EPSTALL
: 1;
480 unsigned EPOUTEN
: 1;
481 unsigned EPCONDIS
: 1;
488 extern __at(0x0F74) volatile __UEP4bits_t UEP4bits
;
490 #define _UEP4_EPSTALL 0x01
491 #define _UEP4_EPINEN 0x02
492 #define _UEP4_EPOUTEN 0x04
493 #define _UEP4_EPCONDIS 0x08
494 #define _UEP4_EPHSHK 0x10
496 //==============================================================================
499 //==============================================================================
502 extern __at(0x0F75) __sfr UEP5
;
506 unsigned EPSTALL
: 1;
508 unsigned EPOUTEN
: 1;
509 unsigned EPCONDIS
: 1;
516 extern __at(0x0F75) volatile __UEP5bits_t UEP5bits
;
518 #define _UEP5_EPSTALL 0x01
519 #define _UEP5_EPINEN 0x02
520 #define _UEP5_EPOUTEN 0x04
521 #define _UEP5_EPCONDIS 0x08
522 #define _UEP5_EPHSHK 0x10
524 //==============================================================================
527 //==============================================================================
530 extern __at(0x0F76) __sfr UEP6
;
534 unsigned EPSTALL
: 1;
536 unsigned EPOUTEN
: 1;
537 unsigned EPCONDIS
: 1;
544 extern __at(0x0F76) volatile __UEP6bits_t UEP6bits
;
546 #define _UEP6_EPSTALL 0x01
547 #define _UEP6_EPINEN 0x02
548 #define _UEP6_EPOUTEN 0x04
549 #define _UEP6_EPCONDIS 0x08
550 #define _UEP6_EPHSHK 0x10
552 //==============================================================================
555 //==============================================================================
558 extern __at(0x0F77) __sfr UEP7
;
562 unsigned EPSTALL
: 1;
564 unsigned EPOUTEN
: 1;
565 unsigned EPCONDIS
: 1;
572 extern __at(0x0F77) volatile __UEP7bits_t UEP7bits
;
574 #define _UEP7_EPSTALL 0x01
575 #define _UEP7_EPINEN 0x02
576 #define _UEP7_EPOUTEN 0x04
577 #define _UEP7_EPCONDIS 0x08
578 #define _UEP7_EPHSHK 0x10
580 //==============================================================================
583 //==============================================================================
586 extern __at(0x0F78) __sfr UEP8
;
590 unsigned EPSTALL
: 1;
592 unsigned EPOUTEN
: 1;
593 unsigned EPCONDIS
: 1;
600 extern __at(0x0F78) volatile __UEP8bits_t UEP8bits
;
602 #define _UEP8_EPSTALL 0x01
603 #define _UEP8_EPINEN 0x02
604 #define _UEP8_EPOUTEN 0x04
605 #define _UEP8_EPCONDIS 0x08
606 #define _UEP8_EPHSHK 0x10
608 //==============================================================================
611 //==============================================================================
614 extern __at(0x0F79) __sfr UEP9
;
618 unsigned EPSTALL
: 1;
620 unsigned EPOUTEN
: 1;
621 unsigned EPCONDIS
: 1;
628 extern __at(0x0F79) volatile __UEP9bits_t UEP9bits
;
630 #define _UEP9_EPSTALL 0x01
631 #define _UEP9_EPINEN 0x02
632 #define _UEP9_EPOUTEN 0x04
633 #define _UEP9_EPCONDIS 0x08
634 #define _UEP9_EPHSHK 0x10
636 //==============================================================================
639 //==============================================================================
642 extern __at(0x0F7A) __sfr UEP10
;
646 unsigned EPSTALL
: 1;
648 unsigned EPOUTEN
: 1;
649 unsigned EPCONDIS
: 1;
656 extern __at(0x0F7A) volatile __UEP10bits_t UEP10bits
;
658 #define _UEP10_EPSTALL 0x01
659 #define _UEP10_EPINEN 0x02
660 #define _UEP10_EPOUTEN 0x04
661 #define _UEP10_EPCONDIS 0x08
662 #define _UEP10_EPHSHK 0x10
664 //==============================================================================
667 //==============================================================================
670 extern __at(0x0F7B) __sfr UEP11
;
674 unsigned EPSTALL
: 1;
676 unsigned EPOUTEN
: 1;
677 unsigned EPCONDIS
: 1;
684 extern __at(0x0F7B) volatile __UEP11bits_t UEP11bits
;
686 #define _UEP11_EPSTALL 0x01
687 #define _UEP11_EPINEN 0x02
688 #define _UEP11_EPOUTEN 0x04
689 #define _UEP11_EPCONDIS 0x08
690 #define _UEP11_EPHSHK 0x10
692 //==============================================================================
695 //==============================================================================
698 extern __at(0x0F7C) __sfr UEP12
;
702 unsigned EPSTALL
: 1;
704 unsigned EPOUTEN
: 1;
705 unsigned EPCONDIS
: 1;
712 extern __at(0x0F7C) volatile __UEP12bits_t UEP12bits
;
714 #define _UEP12_EPSTALL 0x01
715 #define _UEP12_EPINEN 0x02
716 #define _UEP12_EPOUTEN 0x04
717 #define _UEP12_EPCONDIS 0x08
718 #define _UEP12_EPHSHK 0x10
720 //==============================================================================
723 //==============================================================================
726 extern __at(0x0F7D) __sfr UEP13
;
730 unsigned EPSTALL
: 1;
732 unsigned EPOUTEN
: 1;
733 unsigned EPCONDIS
: 1;
740 extern __at(0x0F7D) volatile __UEP13bits_t UEP13bits
;
742 #define _UEP13_EPSTALL 0x01
743 #define _UEP13_EPINEN 0x02
744 #define _UEP13_EPOUTEN 0x04
745 #define _UEP13_EPCONDIS 0x08
746 #define _UEP13_EPHSHK 0x10
748 //==============================================================================
751 //==============================================================================
754 extern __at(0x0F7E) __sfr UEP14
;
758 unsigned EPSTALL
: 1;
760 unsigned EPOUTEN
: 1;
761 unsigned EPCONDIS
: 1;
768 extern __at(0x0F7E) volatile __UEP14bits_t UEP14bits
;
770 #define _UEP14_EPSTALL 0x01
771 #define _UEP14_EPINEN 0x02
772 #define _UEP14_EPOUTEN 0x04
773 #define _UEP14_EPCONDIS 0x08
774 #define _UEP14_EPHSHK 0x10
776 //==============================================================================
779 //==============================================================================
782 extern __at(0x0F7F) __sfr UEP15
;
786 unsigned EPSTALL
: 1;
788 unsigned EPOUTEN
: 1;
789 unsigned EPCONDIS
: 1;
796 extern __at(0x0F7F) volatile __UEP15bits_t UEP15bits
;
798 #define _UEP15_EPSTALL 0x01
799 #define _UEP15_EPINEN 0x02
800 #define _UEP15_EPOUTEN 0x04
801 #define _UEP15_EPCONDIS 0x08
802 #define _UEP15_EPHSHK 0x10
804 //==============================================================================
807 //==============================================================================
810 extern __at(0x0F80) __sfr PORTA
;
869 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
871 #define _PORTA_RA0 0x01
872 #define _PORTA_AN0 0x01
873 #define _PORTA_RA1 0x02
874 #define _PORTA_AN1 0x02
875 #define _PORTA_RA2 0x04
876 #define _PORTA_AN2 0x04
877 #define _PORTA_VREFM 0x04
878 #define _PORTA_RA3 0x08
879 #define _PORTA_AN3 0x08
880 #define _PORTA_VREFP 0x08
881 #define _PORTA_RA4 0x10
882 #define _PORTA_T0CKI 0x10
883 #define _PORTA_RCV 0x10
884 #define _PORTA_RA5 0x20
885 #define _PORTA_AN4 0x20
886 #define _PORTA_LVDIN 0x20
887 #define _PORTA_HLVDIN 0x20
888 #define _PORTA_RA6 0x40
889 #define _PORTA_OSC2 0x40
891 //==============================================================================
894 //==============================================================================
897 extern __at(0x0F81) __sfr PORTB
;
962 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
964 #define _PORTB_RB0 0x01
965 #define _PORTB_INT0 0x01
966 #define _PORTB_AN12 0x01
967 #define _PORTB_RB1 0x02
968 #define _PORTB_INT1 0x02
969 #define _PORTB_AN10 0x02
970 #define _PORTB_RB2 0x04
971 #define _PORTB_INT2 0x04
972 #define _PORTB_AN8 0x04
973 #define _PORTB_VMO 0x04
974 #define _PORTB_RB3 0x08
975 #define _PORTB_AN9 0x08
976 #define _PORTB_VPO 0x08
977 #define _PORTB_RB4 0x10
978 #define _PORTB_KBI0 0x10
979 #define _PORTB_AN11 0x10
980 #define _PORTB_RB5 0x20
981 #define _PORTB_KBI1 0x20
982 #define _PORTB_PGM 0x20
983 #define _PORTB_RB6 0x40
984 #define _PORTB_KBI2 0x40
985 #define _PORTB_PGC 0x40
986 #define _PORTB_RB7 0x80
987 #define _PORTB_KBI3 0x80
988 #define _PORTB_PGD 0x80
990 //==============================================================================
993 //==============================================================================
996 extern __at(0x0F82) __sfr PORTC
;
1027 unsigned NOT_UOE
: 1;
1049 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1051 #define _PORTC_RC0 0x01
1052 #define _PORTC_T1OSO 0x01
1053 #define _PORTC_T1CKI 0x01
1054 #define _PORTC_RC1 0x02
1055 #define _PORTC_T1OSI 0x02
1056 #define _PORTC_NOT_UOE 0x02
1057 #define _PORTC_UOE 0x02
1058 #define _PORTC_RC2 0x04
1059 #define _PORTC_CCP1 0x04
1060 #define _PORTC_P1A 0x04
1061 #define _PORTC_RC4 0x10
1062 #define _PORTC_RC5 0x20
1063 #define _PORTC_RC6 0x40
1064 #define _PORTC_TX 0x40
1065 #define _PORTC_CK 0x40
1066 #define _PORTC_RC7 0x80
1067 #define _PORTC_RX 0x80
1069 //==============================================================================
1072 //==============================================================================
1075 extern __at(0x0F83) __sfr PORTD
;
1089 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1091 #define _PORTD_RD0 0x01
1092 #define _PORTD_RD1 0x02
1093 #define _PORTD_RD2 0x04
1094 #define _PORTD_RD3 0x08
1095 #define _PORTD_RD4 0x10
1096 #define _PORTD_RD5 0x20
1097 #define _PORTD_RD6 0x40
1098 #define _PORTD_RD7 0x80
1100 //==============================================================================
1103 //==============================================================================
1106 extern __at(0x0F84) __sfr PORTE
;
1141 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1143 #define _PORTE_RE0 0x01
1144 #define _PORTE_AN5 0x01
1145 #define _PORTE_RE1 0x02
1146 #define _PORTE_AN6 0x02
1147 #define _PORTE_RE2 0x04
1148 #define _PORTE_AN7 0x04
1149 #define _PORTE_RE3 0x08
1151 //==============================================================================
1154 //==============================================================================
1157 extern __at(0x0F89) __sfr LATA
;
1180 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1190 //==============================================================================
1193 //==============================================================================
1196 extern __at(0x0F8A) __sfr LATB
;
1210 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1221 //==============================================================================
1224 //==============================================================================
1227 extern __at(0x0F8B) __sfr LATC
;
1241 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1249 //==============================================================================
1252 //==============================================================================
1255 extern __at(0x0F8C) __sfr LATD
;
1269 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1280 //==============================================================================
1283 //==============================================================================
1286 extern __at(0x0F8D) __sfr LATE
;
1309 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1315 //==============================================================================
1318 //==============================================================================
1321 extern __at(0x0F92) __sfr DDRA
;
1327 unsigned TRISA0
: 1;
1328 unsigned TRISA1
: 1;
1329 unsigned TRISA2
: 1;
1330 unsigned TRISA3
: 1;
1331 unsigned TRISA4
: 1;
1332 unsigned TRISA5
: 1;
1333 unsigned TRISA6
: 1;
1362 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1364 #define _TRISA0 0x01
1366 #define _TRISA1 0x02
1368 #define _TRISA2 0x04
1370 #define _TRISA3 0x08
1372 #define _TRISA4 0x10
1374 #define _TRISA5 0x20
1376 #define _TRISA6 0x40
1379 //==============================================================================
1382 //==============================================================================
1385 extern __at(0x0F92) __sfr TRISA
;
1391 unsigned TRISA0
: 1;
1392 unsigned TRISA1
: 1;
1393 unsigned TRISA2
: 1;
1394 unsigned TRISA3
: 1;
1395 unsigned TRISA4
: 1;
1396 unsigned TRISA5
: 1;
1397 unsigned TRISA6
: 1;
1426 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1428 #define _TRISA_TRISA0 0x01
1429 #define _TRISA_RA0 0x01
1430 #define _TRISA_TRISA1 0x02
1431 #define _TRISA_RA1 0x02
1432 #define _TRISA_TRISA2 0x04
1433 #define _TRISA_RA2 0x04
1434 #define _TRISA_TRISA3 0x08
1435 #define _TRISA_RA3 0x08
1436 #define _TRISA_TRISA4 0x10
1437 #define _TRISA_RA4 0x10
1438 #define _TRISA_TRISA5 0x20
1439 #define _TRISA_RA5 0x20
1440 #define _TRISA_TRISA6 0x40
1441 #define _TRISA_RA6 0x40
1443 //==============================================================================
1446 //==============================================================================
1449 extern __at(0x0F93) __sfr DDRB
;
1455 unsigned TRISB0
: 1;
1456 unsigned TRISB1
: 1;
1457 unsigned TRISB2
: 1;
1458 unsigned TRISB3
: 1;
1459 unsigned TRISB4
: 1;
1460 unsigned TRISB5
: 1;
1461 unsigned TRISB6
: 1;
1462 unsigned TRISB7
: 1;
1478 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1480 #define _TRISB0 0x01
1482 #define _TRISB1 0x02
1484 #define _TRISB2 0x04
1486 #define _TRISB3 0x08
1488 #define _TRISB4 0x10
1490 #define _TRISB5 0x20
1492 #define _TRISB6 0x40
1494 #define _TRISB7 0x80
1497 //==============================================================================
1500 //==============================================================================
1503 extern __at(0x0F93) __sfr TRISB
;
1509 unsigned TRISB0
: 1;
1510 unsigned TRISB1
: 1;
1511 unsigned TRISB2
: 1;
1512 unsigned TRISB3
: 1;
1513 unsigned TRISB4
: 1;
1514 unsigned TRISB5
: 1;
1515 unsigned TRISB6
: 1;
1516 unsigned TRISB7
: 1;
1532 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1534 #define _TRISB_TRISB0 0x01
1535 #define _TRISB_RB0 0x01
1536 #define _TRISB_TRISB1 0x02
1537 #define _TRISB_RB1 0x02
1538 #define _TRISB_TRISB2 0x04
1539 #define _TRISB_RB2 0x04
1540 #define _TRISB_TRISB3 0x08
1541 #define _TRISB_RB3 0x08
1542 #define _TRISB_TRISB4 0x10
1543 #define _TRISB_RB4 0x10
1544 #define _TRISB_TRISB5 0x20
1545 #define _TRISB_RB5 0x20
1546 #define _TRISB_TRISB6 0x40
1547 #define _TRISB_RB6 0x40
1548 #define _TRISB_TRISB7 0x80
1549 #define _TRISB_RB7 0x80
1551 //==============================================================================
1554 //==============================================================================
1557 extern __at(0x0F94) __sfr DDRC
;
1563 unsigned TRISC0
: 1;
1564 unsigned TRISC1
: 1;
1565 unsigned TRISC2
: 1;
1569 unsigned TRISC6
: 1;
1570 unsigned TRISC7
: 1;
1586 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1588 #define _TRISC0 0x01
1590 #define _TRISC1 0x02
1592 #define _TRISC2 0x04
1594 #define _TRISC6 0x40
1596 #define _TRISC7 0x80
1599 //==============================================================================
1602 //==============================================================================
1605 extern __at(0x0F94) __sfr TRISC
;
1611 unsigned TRISC0
: 1;
1612 unsigned TRISC1
: 1;
1613 unsigned TRISC2
: 1;
1617 unsigned TRISC6
: 1;
1618 unsigned TRISC7
: 1;
1634 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1636 #define _TRISC_TRISC0 0x01
1637 #define _TRISC_RC0 0x01
1638 #define _TRISC_TRISC1 0x02
1639 #define _TRISC_RC1 0x02
1640 #define _TRISC_TRISC2 0x04
1641 #define _TRISC_RC2 0x04
1642 #define _TRISC_TRISC6 0x40
1643 #define _TRISC_RC6 0x40
1644 #define _TRISC_TRISC7 0x80
1645 #define _TRISC_RC7 0x80
1647 //==============================================================================
1650 //==============================================================================
1653 extern __at(0x0F95) __sfr DDRD
;
1659 unsigned TRISD0
: 1;
1660 unsigned TRISD1
: 1;
1661 unsigned TRISD2
: 1;
1662 unsigned TRISD3
: 1;
1663 unsigned TRISD4
: 1;
1664 unsigned TRISD5
: 1;
1665 unsigned TRISD6
: 1;
1666 unsigned TRISD7
: 1;
1682 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1684 #define _TRISD0 0x01
1686 #define _TRISD1 0x02
1688 #define _TRISD2 0x04
1690 #define _TRISD3 0x08
1692 #define _TRISD4 0x10
1694 #define _TRISD5 0x20
1696 #define _TRISD6 0x40
1698 #define _TRISD7 0x80
1701 //==============================================================================
1704 //==============================================================================
1707 extern __at(0x0F95) __sfr TRISD
;
1713 unsigned TRISD0
: 1;
1714 unsigned TRISD1
: 1;
1715 unsigned TRISD2
: 1;
1716 unsigned TRISD3
: 1;
1717 unsigned TRISD4
: 1;
1718 unsigned TRISD5
: 1;
1719 unsigned TRISD6
: 1;
1720 unsigned TRISD7
: 1;
1736 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1738 #define _TRISD_TRISD0 0x01
1739 #define _TRISD_RD0 0x01
1740 #define _TRISD_TRISD1 0x02
1741 #define _TRISD_RD1 0x02
1742 #define _TRISD_TRISD2 0x04
1743 #define _TRISD_RD2 0x04
1744 #define _TRISD_TRISD3 0x08
1745 #define _TRISD_RD3 0x08
1746 #define _TRISD_TRISD4 0x10
1747 #define _TRISD_RD4 0x10
1748 #define _TRISD_TRISD5 0x20
1749 #define _TRISD_RD5 0x20
1750 #define _TRISD_TRISD6 0x40
1751 #define _TRISD_RD6 0x40
1752 #define _TRISD_TRISD7 0x80
1753 #define _TRISD_RD7 0x80
1755 //==============================================================================
1758 //==============================================================================
1761 extern __at(0x0F96) __sfr DDRE
;
1767 unsigned TRISE0
: 1;
1768 unsigned TRISE1
: 1;
1769 unsigned TRISE2
: 1;
1802 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1804 #define _TRISE0 0x01
1806 #define _TRISE1 0x02
1808 #define _TRISE2 0x04
1811 //==============================================================================
1814 //==============================================================================
1817 extern __at(0x0F96) __sfr TRISE
;
1823 unsigned TRISE0
: 1;
1824 unsigned TRISE1
: 1;
1825 unsigned TRISE2
: 1;
1858 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1860 #define _TRISE_TRISE0 0x01
1861 #define _TRISE_RE0 0x01
1862 #define _TRISE_TRISE1 0x02
1863 #define _TRISE_RE1 0x02
1864 #define _TRISE_TRISE2 0x04
1865 #define _TRISE_RE2 0x04
1867 //==============================================================================
1870 //==============================================================================
1873 extern __at(0x0F9D) __sfr PIE1
;
1877 unsigned TMR1IE
: 1;
1878 unsigned TMR2IE
: 1;
1879 unsigned CCP1IE
: 1;
1887 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1889 #define _TMR1IE 0x01
1890 #define _TMR2IE 0x02
1891 #define _CCP1IE 0x04
1896 //==============================================================================
1899 //==============================================================================
1902 extern __at(0x0F9E) __sfr PIR1
;
1906 unsigned TMR1IF
: 1;
1907 unsigned TMR2IF
: 1;
1908 unsigned CCP1IF
: 1;
1916 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1918 #define _TMR1IF 0x01
1919 #define _TMR2IF 0x02
1920 #define _CCP1IF 0x04
1925 //==============================================================================
1928 //==============================================================================
1931 extern __at(0x0F9F) __sfr IPR1
;
1935 unsigned TMR1IP
: 1;
1936 unsigned TMR2IP
: 1;
1937 unsigned CCP1IP
: 1;
1945 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1947 #define _TMR1IP 0x01
1948 #define _TMR2IP 0x02
1949 #define _CCP1IP 0x04
1954 //==============================================================================
1957 //==============================================================================
1960 extern __at(0x0FA0) __sfr PIE2
;
1968 unsigned HLVDIE
: 1;
1973 unsigned OSCFIE
: 1;
1989 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1991 #define _HLVDIE 0x04
1994 #define _OSCFIE 0x80
1996 //==============================================================================
1999 //==============================================================================
2002 extern __at(0x0FA1) __sfr PIR2
;
2010 unsigned HLVDIF
: 1;
2015 unsigned OSCFIF
: 1;
2031 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2033 #define _HLVDIF 0x04
2036 #define _OSCFIF 0x80
2038 //==============================================================================
2041 //==============================================================================
2044 extern __at(0x0FA2) __sfr IPR2
;
2052 unsigned HLVDIP
: 1;
2057 unsigned OSCFIP
: 1;
2073 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2075 #define _HLVDIP 0x04
2078 #define _OSCFIP 0x80
2080 //==============================================================================
2083 //==============================================================================
2086 extern __at(0x0FA6) __sfr EECON1
;
2100 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2108 //==============================================================================
2110 extern __at(0x0FA7) __sfr EECON2
;
2112 //==============================================================================
2115 extern __at(0x0FAB) __sfr RCSTA
;
2144 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2156 //==============================================================================
2159 //==============================================================================
2162 extern __at(0x0FAC) __sfr TXSTA
;
2176 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2187 //==============================================================================
2189 extern __at(0x0FAD) __sfr TXREG
;
2190 extern __at(0x0FAE) __sfr RCREG
;
2191 extern __at(0x0FAF) __sfr SPBRG
;
2192 extern __at(0x0FB0) __sfr SPBRGH
;
2194 //==============================================================================
2197 extern __at(0x0FB8) __sfr BAUDCON
;
2210 unsigned ABDOVF
: 1;
2226 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
2236 #define _ABDOVF 0x80
2238 //==============================================================================
2241 //==============================================================================
2244 extern __at(0x0FB8) __sfr BAUDCTL
;
2257 unsigned ABDOVF
: 1;
2273 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2275 #define _BAUDCTL_ABDEN 0x01
2276 #define _BAUDCTL_WUE 0x02
2277 #define _BAUDCTL_BRG16 0x08
2278 #define _BAUDCTL_TXCKP 0x10
2279 #define _BAUDCTL_SCKP 0x10
2280 #define _BAUDCTL_RXDTP 0x20
2281 #define _BAUDCTL_RCIDL 0x40
2282 #define _BAUDCTL_RCMT 0x40
2283 #define _BAUDCTL_ABDOVF 0x80
2285 //==============================================================================
2288 //==============================================================================
2291 extern __at(0x0FBD) __sfr CCP1CON
;
2297 unsigned CCP1M0
: 1;
2298 unsigned CCP1M1
: 1;
2299 unsigned CCP1M2
: 1;
2300 unsigned CCP1M3
: 1;
2321 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2323 #define _CCP1M0 0x01
2324 #define _CCP1M1 0x02
2325 #define _CCP1M2 0x04
2326 #define _CCP1M3 0x08
2330 //==============================================================================
2332 extern __at(0x0FBE) __sfr CCPR1
;
2333 extern __at(0x0FBE) __sfr CCPR1L
;
2334 extern __at(0x0FBF) __sfr CCPR1H
;
2336 //==============================================================================
2339 extern __at(0x0FC0) __sfr ADCON2
;
2369 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2379 //==============================================================================
2382 //==============================================================================
2385 extern __at(0x0FC1) __sfr ADCON1
;
2415 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2424 //==============================================================================
2427 //==============================================================================
2430 extern __at(0x0FC2) __sfr ADCON0
;
2437 unsigned GO_NOT_DONE
: 1;
2449 unsigned GO_DONE
: 1;
2485 unsigned NOT_DONE
: 1;
2502 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2505 #define _GO_NOT_DONE 0x02
2506 #define _GO_DONE 0x02
2509 #define _NOT_DONE 0x02
2515 //==============================================================================
2517 extern __at(0x0FC3) __sfr ADRES
;
2518 extern __at(0x0FC3) __sfr ADRESL
;
2519 extern __at(0x0FC4) __sfr ADRESH
;
2521 //==============================================================================
2524 extern __at(0x0FCA) __sfr T2CON
;
2530 unsigned T2CKPS0
: 1;
2531 unsigned T2CKPS1
: 1;
2532 unsigned TMR2ON
: 1;
2533 unsigned T2OUTPS0
: 1;
2534 unsigned T2OUTPS1
: 1;
2535 unsigned T2OUTPS2
: 1;
2536 unsigned T2OUTPS3
: 1;
2542 unsigned T2CKPS
: 2;
2549 unsigned T2OUTPS
: 4;
2554 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2556 #define _T2CKPS0 0x01
2557 #define _T2CKPS1 0x02
2558 #define _TMR2ON 0x04
2559 #define _T2OUTPS0 0x08
2560 #define _T2OUTPS1 0x10
2561 #define _T2OUTPS2 0x20
2562 #define _T2OUTPS3 0x40
2564 //==============================================================================
2566 extern __at(0x0FCB) __sfr PR2
;
2567 extern __at(0x0FCC) __sfr TMR2
;
2569 //==============================================================================
2572 extern __at(0x0FCD) __sfr T1CON
;
2578 unsigned TMR1ON
: 1;
2579 unsigned TMR1CS
: 1;
2580 unsigned NOT_T1SYNC
: 1;
2581 unsigned T1OSCEN
: 1;
2582 unsigned T1CKPS0
: 1;
2583 unsigned T1CKPS1
: 1;
2592 unsigned T1SYNC
: 1;
2603 unsigned T1CKPS
: 2;
2608 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2610 #define _TMR1ON 0x01
2611 #define _TMR1CS 0x02
2612 #define _NOT_T1SYNC 0x04
2613 #define _T1SYNC 0x04
2614 #define _T1OSCEN 0x08
2615 #define _T1CKPS0 0x10
2616 #define _T1CKPS1 0x20
2620 //==============================================================================
2622 extern __at(0x0FCE) __sfr TMR1
;
2623 extern __at(0x0FCE) __sfr TMR1L
;
2624 extern __at(0x0FCF) __sfr TMR1H
;
2626 //==============================================================================
2629 extern __at(0x0FD0) __sfr RCON
;
2635 unsigned NOT_BOR
: 1;
2636 unsigned NOT_POR
: 1;
2637 unsigned NOT_PD
: 1;
2638 unsigned NOT_TO
: 1;
2639 unsigned NOT_RI
: 1;
2641 unsigned SBOREN
: 1;
2654 unsigned NOT_IPEN
: 1;
2658 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2660 #define _NOT_BOR 0x01
2662 #define _NOT_POR 0x02
2664 #define _NOT_PD 0x04
2666 #define _NOT_TO 0x08
2668 #define _NOT_RI 0x10
2670 #define _SBOREN 0x40
2672 #define _NOT_IPEN 0x80
2674 //==============================================================================
2677 //==============================================================================
2680 extern __at(0x0FD1) __sfr WDTCON
;
2686 unsigned SWDTEN
: 1;
2709 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2711 #define _SWDTEN 0x01
2714 //==============================================================================
2717 //==============================================================================
2720 extern __at(0x0FD2) __sfr HLVDCON
;
2726 unsigned HLVDL0
: 1;
2727 unsigned HLVDL1
: 1;
2728 unsigned HLVDL2
: 1;
2729 unsigned HLVDL3
: 1;
2730 unsigned HLVDEN
: 1;
2733 unsigned VDIRMAG
: 1;
2779 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2781 #define _HLVDL0 0x01
2784 #define _HLVDL1 0x02
2787 #define _HLVDL2 0x04
2790 #define _HLVDL3 0x08
2793 #define _HLVDEN 0x10
2798 #define _VDIRMAG 0x80
2800 //==============================================================================
2803 //==============================================================================
2806 extern __at(0x0FD2) __sfr LVDCON
;
2812 unsigned HLVDL0
: 1;
2813 unsigned HLVDL1
: 1;
2814 unsigned HLVDL2
: 1;
2815 unsigned HLVDL3
: 1;
2816 unsigned HLVDEN
: 1;
2819 unsigned VDIRMAG
: 1;
2865 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2867 #define _LVDCON_HLVDL0 0x01
2868 #define _LVDCON_LVDL0 0x01
2869 #define _LVDCON_LVV0 0x01
2870 #define _LVDCON_HLVDL1 0x02
2871 #define _LVDCON_LVDL1 0x02
2872 #define _LVDCON_LVV1 0x02
2873 #define _LVDCON_HLVDL2 0x04
2874 #define _LVDCON_LVDL2 0x04
2875 #define _LVDCON_LVV2 0x04
2876 #define _LVDCON_HLVDL3 0x08
2877 #define _LVDCON_LVDL3 0x08
2878 #define _LVDCON_LVV3 0x08
2879 #define _LVDCON_HLVDEN 0x10
2880 #define _LVDCON_LVDEN 0x10
2881 #define _LVDCON_IRVST 0x20
2882 #define _LVDCON_IVRST 0x20
2883 #define _LVDCON_BGST 0x20
2884 #define _LVDCON_VDIRMAG 0x80
2886 //==============================================================================
2889 //==============================================================================
2892 extern __at(0x0FD3) __sfr OSCCON
;
2915 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2922 //==============================================================================
2925 //==============================================================================
2928 extern __at(0x0FD5) __sfr T0CON
;
2940 unsigned T08BIT
: 1;
2941 unsigned TMR0ON
: 1;
2951 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2959 #define _T08BIT 0x40
2960 #define _TMR0ON 0x80
2962 //==============================================================================
2964 extern __at(0x0FD6) __sfr TMR0
;
2965 extern __at(0x0FD6) __sfr TMR0L
;
2966 extern __at(0x0FD7) __sfr TMR0H
;
2968 //==============================================================================
2971 extern __at(0x0FD8) __sfr STATUS
;
2985 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2993 //==============================================================================
2995 extern __at(0x0FD9) __sfr FSR2L
;
2996 extern __at(0x0FDA) __sfr FSR2H
;
2997 extern __at(0x0FDB) __sfr PLUSW2
;
2998 extern __at(0x0FDC) __sfr PREINC2
;
2999 extern __at(0x0FDD) __sfr POSTDEC2
;
3000 extern __at(0x0FDE) __sfr POSTINC2
;
3001 extern __at(0x0FDF) __sfr INDF2
;
3002 extern __at(0x0FE0) __sfr BSR
;
3003 extern __at(0x0FE1) __sfr FSR1L
;
3004 extern __at(0x0FE2) __sfr FSR1H
;
3005 extern __at(0x0FE3) __sfr PLUSW1
;
3006 extern __at(0x0FE4) __sfr PREINC1
;
3007 extern __at(0x0FE5) __sfr POSTDEC1
;
3008 extern __at(0x0FE6) __sfr POSTINC1
;
3009 extern __at(0x0FE7) __sfr INDF1
;
3010 extern __at(0x0FE8) __sfr WREG
;
3011 extern __at(0x0FE9) __sfr FSR0L
;
3012 extern __at(0x0FEA) __sfr FSR0H
;
3013 extern __at(0x0FEB) __sfr PLUSW0
;
3014 extern __at(0x0FEC) __sfr PREINC0
;
3015 extern __at(0x0FED) __sfr POSTDEC0
;
3016 extern __at(0x0FEE) __sfr POSTINC0
;
3017 extern __at(0x0FEF) __sfr INDF0
;
3019 //==============================================================================
3022 extern __at(0x0FF0) __sfr INTCON3
;
3028 unsigned INT1IF
: 1;
3029 unsigned INT2IF
: 1;
3031 unsigned INT1IE
: 1;
3032 unsigned INT2IE
: 1;
3034 unsigned INT1IP
: 1;
3035 unsigned INT2IP
: 1;
3051 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3053 #define _INT1IF 0x01
3055 #define _INT2IF 0x02
3057 #define _INT1IE 0x08
3059 #define _INT2IE 0x10
3061 #define _INT1IP 0x40
3063 #define _INT2IP 0x80
3066 //==============================================================================
3069 //==============================================================================
3072 extern __at(0x0FF1) __sfr INTCON2
;
3080 unsigned TMR0IP
: 1;
3082 unsigned INTEDG2
: 1;
3083 unsigned INTEDG1
: 1;
3084 unsigned INTEDG0
: 1;
3085 unsigned NOT_RBPU
: 1;
3101 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3104 #define _TMR0IP 0x04
3106 #define _INTEDG2 0x10
3107 #define _INTEDG1 0x20
3108 #define _INTEDG0 0x40
3109 #define _NOT_RBPU 0x80
3112 //==============================================================================
3115 //==============================================================================
3118 extern __at(0x0FF2) __sfr INTCON
;
3125 unsigned INT0IF
: 1;
3126 unsigned TMR0IF
: 1;
3128 unsigned INT0IE
: 1;
3129 unsigned TMR0IE
: 1;
3130 unsigned PEIE_GIEL
: 1;
3131 unsigned GIE_GIEH
: 1;
3159 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3162 #define _INT0IF 0x02
3164 #define _TMR0IF 0x04
3167 #define _INT0IE 0x10
3169 #define _TMR0IE 0x20
3171 #define _PEIE_GIEL 0x40
3174 #define _GIE_GIEH 0x80
3178 //==============================================================================
3180 extern __at(0x0FF3) __sfr PROD
;
3181 extern __at(0x0FF3) __sfr PRODL
;
3182 extern __at(0x0FF4) __sfr PRODH
;
3183 extern __at(0x0FF5) __sfr TABLAT
;
3184 extern __at(0x0FF6) __sfr TBLPTR
;
3185 extern __at(0x0FF6) __sfr TBLPTRL
;
3186 extern __at(0x0FF7) __sfr TBLPTRH
;
3187 extern __at(0x0FF8) __sfr TBLPTRU
;
3188 extern __at(0x0FF9) __sfr PC
;
3189 extern __at(0x0FF9) __sfr PCL
;
3190 extern __at(0x0FFA) __sfr PCLATH
;
3191 extern __at(0x0FFB) __sfr PCLATU
;
3193 //==============================================================================
3196 extern __at(0x0FFC) __sfr STKPTR
;
3202 unsigned STKPTR0
: 1;
3203 unsigned STKPTR1
: 1;
3204 unsigned STKPTR2
: 1;
3205 unsigned STKPTR3
: 1;
3206 unsigned STKPTR4
: 1;
3208 unsigned STKUNF
: 1;
3209 unsigned STKFUL
: 1;
3221 unsigned STKOVF
: 1;
3226 unsigned STKPTR
: 5;
3231 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3233 #define _STKPTR0 0x01
3234 #define _STKPTR1 0x02
3235 #define _STKPTR2 0x04
3236 #define _STKPTR3 0x08
3237 #define _STKPTR4 0x10
3238 #define _STKUNF 0x40
3239 #define _STKFUL 0x80
3240 #define _STKOVF 0x80
3242 //==============================================================================
3244 extern __at(0x0FFD) __sfr TOS
;
3245 extern __at(0x0FFD) __sfr TOSL
;
3246 extern __at(0x0FFE) __sfr TOSH
;
3247 extern __at(0x0FFF) __sfr TOSU
;
3249 //==============================================================================
3251 // Configuration Bits
3253 //==============================================================================
3255 #define __CONFIG1L 0x300000
3256 #define __CONFIG1H 0x300001
3257 #define __CONFIG2L 0x300002
3258 #define __CONFIG2H 0x300003
3259 #define __CONFIG3H 0x300005
3260 #define __CONFIG4L 0x300006
3261 #define __CONFIG5L 0x300008
3262 #define __CONFIG5H 0x300009
3263 #define __CONFIG6L 0x30000A
3264 #define __CONFIG6H 0x30000B
3265 #define __CONFIG7L 0x30000C
3266 #define __CONFIG7H 0x30000D
3268 //----------------------------- CONFIG1L Options -------------------------------
3270 #define _PLLDIV_1_1L 0xF8 // No prescale (4 MHz oscillator input drives PLL directly).
3271 #define _PLLDIV_2_1L 0xF9 // Divide by 2 (8 MHz oscillator input).
3272 #define _PLLDIV_3_1L 0xFA // Divide by 3 (12 MHz oscillator input).
3273 #define _PLLDIV_4_1L 0xFB // Divide by 4 (16 MHz oscillator input).
3274 #define _PLLDIV_5_1L 0xFC // Divide by 5 (20 MHz oscillator input).
3275 #define _PLLDIV_6_1L 0xFD // Divide by 6 (24 MHz oscillator input).
3276 #define _PLLDIV_10_1L 0xFE // Divide by 10 (40 MHz oscillator input).
3277 #define _PLLDIV_12_1L 0xFF // Divide by 12 (48 MHz oscillator input).
3278 #define _CPUDIV_OSC1_PLL2_1L 0xE7 // [Primary Oscillator Src: /1][96 MHz PLL Src: /2].
3279 #define _CPUDIV_OSC2_PLL3_1L 0xEF // [Primary Oscillator Src: /2][96 MHz PLL Src: /3].
3280 #define _CPUDIV_OSC3_PLL4_1L 0xF7 // [Primary Oscillator Src: /3][96 MHz PLL Src: /4].
3281 #define _CPUDIV_OSC4_PLL6_1L 0xFF // [Primary Oscillator Src: /4][96 MHz PLL Src: /6].
3282 #define _USBDIV_1_1L 0xDF // USB clock source comes directly from the primary oscillator block with no postscale.
3283 #define _USBDIV_2_1L 0xFF // USB clock source comes from the 96 MHz PLL divided by 2.
3285 //----------------------------- CONFIG1H Options -------------------------------
3287 #define _FOSC_XT_XT_1H 0xF0 // XT oscillator (XT).
3288 #define _FOSC_XTPLL_XT_1H 0xF2 // XT oscillator, PLL enabled (XTPLL).
3289 #define _FOSC_ECIO_EC_1H 0xF4 // EC oscillator, port function on RA6 (ECIO).
3290 #define _FOSC_EC_EC_1H 0xF5 // EC oscillator, CLKO function on RA6 (EC).
3291 #define _FOSC_ECPLLIO_EC_1H 0xF6 // EC oscillator, PLL enabled, port function on RA6 (ECPIO).
3292 #define _FOSC_ECPLL_EC_1H 0xF7 // EC oscillator, PLL enabled, CLKO function on RA6 (ECPLL).
3293 #define _FOSC_INTOSCIO_EC_1H 0xF8 // Internal oscillator, port function on RA6, EC used by USB (INTIO).
3294 #define _FOSC_INTOSC_EC_1H 0xF9 // Internal oscillator, CLKO function on RA6, EC used by USB (INTCKO).
3295 #define _FOSC_INTOSC_XT_1H 0xFA // Internal oscillator, XT used by USB (INTXT).
3296 #define _FOSC_INTOSC_HS_1H 0xFB // Internal oscillator, HS oscillator used by USB (INTHS).
3297 #define _FOSC_HS_1H 0xFC // HS oscillator (HS).
3298 #define _FOSC_HSPLL_HS_1H 0xFE // HS oscillator, PLL enabled (HSPLL).
3299 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3300 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3301 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3302 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3304 //----------------------------- CONFIG2L Options -------------------------------
3306 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3307 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3308 #define _BOR_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3309 #define _BOR_SOFT_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3310 #define _BOR_ON_ACTIVE_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3311 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3312 #define _BORV_46_2L 0xE7 // 4.6V.
3313 #define _BORV_43_2L 0xEF // 4.3V.
3314 #define _BORV_28_2L 0xF7 // 2.8V.
3315 #define _BORV_21_2L 0xFF // 2.1V.
3316 #define _VREGEN_OFF_2L 0xDF // USB voltage regulator disabled.
3317 #define _VREGEN_ON_2L 0xFF // USB voltage regulator enabled.
3319 //----------------------------- CONFIG2H Options -------------------------------
3321 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3322 #define _WDT_ON_2H 0xFF // WDT enabled.
3323 #define _WDTPS_1_2H 0xE1 // 1:1.
3324 #define _WDTPS_2_2H 0xE3 // 1:2.
3325 #define _WDTPS_4_2H 0xE5 // 1:4.
3326 #define _WDTPS_8_2H 0xE7 // 1:8.
3327 #define _WDTPS_16_2H 0xE9 // 1:16.
3328 #define _WDTPS_32_2H 0xEB // 1:32.
3329 #define _WDTPS_64_2H 0xED // 1:64.
3330 #define _WDTPS_128_2H 0xEF // 1:128.
3331 #define _WDTPS_256_2H 0xF1 // 1:256.
3332 #define _WDTPS_512_2H 0xF3 // 1:512.
3333 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3334 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3335 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3336 #define _WDTPS_8192_2H 0xFB // 1:8192.
3337 #define _WDTPS_16384_2H 0xFD // 1:16384.
3338 #define _WDTPS_32768_2H 0xFF // 1:32768.
3340 //----------------------------- CONFIG3H Options -------------------------------
3342 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3343 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3344 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3345 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3346 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR pin disabled.
3347 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3349 //----------------------------- CONFIG4L Options -------------------------------
3351 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3352 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3353 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3354 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3355 #define _BBSIZ_BB1K_4L 0xF7 // 1KW Boot block size.
3356 #define _BBSIZ_BB2K_4L 0xFF // 2KW Boot block size.
3357 #define _ICPRT_OFF_4L 0xDF // ICPORT disabled.
3358 #define _ICPRT_ON_4L 0xFF // ICPORT enabled.
3359 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3360 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3361 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3362 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3364 //----------------------------- CONFIG5L Options -------------------------------
3366 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) or (001000-001FFFh) is code-protected.
3367 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) or (001000-001FFFh) is not code-protected.
3368 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) is code-protected.
3369 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) is not code-protected.
3371 //----------------------------- CONFIG5H Options -------------------------------
3373 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) or (000000-000FFFh) is code-protected.
3374 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) or (000000-000FFFh) is not code-protected.
3376 //----------------------------- CONFIG6L Options -------------------------------
3378 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) or (001000-001FFFh) is write-protected.
3379 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) or (001000-001FFFh) is not write-protected.
3380 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) is write-protected.
3381 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) is not write-protected.
3383 //----------------------------- CONFIG6H Options -------------------------------
3385 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
3386 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
3387 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) or (000000-000FFFh) is write-protected.
3388 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) or (000000-000FFFh) is not write-protected.
3390 //----------------------------- CONFIG7L Options -------------------------------
3392 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) or (001000-001FFFh) is protected from table reads executed in other blocks.
3393 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) or (001000-001FFFh) is not protected from table reads executed in other blocks.
3394 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) is protected from table reads executed in other blocks.
3395 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks.
3397 //----------------------------- CONFIG7H Options -------------------------------
3399 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) or (000000-000FFFh) is protected from table reads executed in other blocks.
3400 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) or (000000-000FFFh) is not protected from table reads executed in other blocks.
3402 //==============================================================================
3404 #define __DEVID1 0x3FFFFE
3405 #define __DEVID2 0x3FFFFF
3407 #define __IDLOC0 0x200000
3408 #define __IDLOC1 0x200001
3409 #define __IDLOC2 0x200002
3410 #define __IDLOC3 0x200003
3411 #define __IDLOC4 0x200004
3412 #define __IDLOC5 0x200005
3413 #define __IDLOC6 0x200006
3414 #define __IDLOC7 0x200007
3416 #endif // #ifndef __PIC18F4450_H__