2 * This declarations of the PIC18F4458 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:46 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F4458_H__
26 #define __PIC18F4458_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F62) __sfr SPPDATA
;
38 //==============================================================================
41 extern __at(0x0F63) __sfr SPPCFG
;
70 extern __at(0x0F63) volatile __SPPCFGbits_t SPPCFGbits
;
81 //==============================================================================
84 //==============================================================================
87 extern __at(0x0F64) __sfr SPPEPS
;
110 extern __at(0x0F64) volatile __SPPEPSbits_t SPPEPSbits
;
116 #define _SPPBUSY 0x10
120 //==============================================================================
123 //==============================================================================
126 extern __at(0x0F65) __sfr SPPCON
;
140 extern __at(0x0F65) volatile __SPPCONbits_t SPPCONbits
;
145 //==============================================================================
147 extern __at(0x0F66) __sfr UFRM
;
149 //==============================================================================
152 extern __at(0x0F66) __sfr UFRML
;
166 extern __at(0x0F66) volatile __UFRMLbits_t UFRMLbits
;
177 //==============================================================================
180 //==============================================================================
183 extern __at(0x0F67) __sfr UFRMH
;
197 extern __at(0x0F67) volatile __UFRMHbits_t UFRMHbits
;
203 //==============================================================================
206 //==============================================================================
209 extern __at(0x0F68) __sfr UIR
;
218 unsigned STALLIF
: 1;
223 extern __at(0x0F68) volatile __UIRbits_t UIRbits
;
230 #define _STALLIF 0x20
233 //==============================================================================
236 //==============================================================================
239 extern __at(0x0F69) __sfr UIE
;
248 unsigned STALLIE
: 1;
253 extern __at(0x0F69) volatile __UIEbits_t UIEbits
;
260 #define _STALLIE 0x20
263 //==============================================================================
266 //==============================================================================
269 extern __at(0x0F6A) __sfr UEIR
;
275 unsigned CRC16EF
: 1;
283 extern __at(0x0F6A) volatile __UEIRbits_t UEIRbits
;
287 #define _CRC16EF 0x04
292 //==============================================================================
295 //==============================================================================
298 extern __at(0x0F6B) __sfr UEIE
;
304 unsigned CRC16EE
: 1;
312 extern __at(0x0F6B) volatile __UEIEbits_t UEIEbits
;
316 #define _CRC16EE 0x04
321 //==============================================================================
324 //==============================================================================
327 extern __at(0x0F6C) __sfr USTAT
;
351 extern __at(0x0F6C) volatile __USTATbits_t USTATbits
;
360 //==============================================================================
363 //==============================================================================
366 extern __at(0x0F6D) __sfr UCON
;
380 extern __at(0x0F6D) volatile __UCONbits_t UCONbits
;
389 //==============================================================================
392 //==============================================================================
395 extern __at(0x0F6E) __sfr UADDR
;
418 extern __at(0x0F6E) volatile __UADDRbits_t UADDRbits
;
420 #define _UADDR_ADDR0 0x01
421 #define _UADDR_ADDR1 0x02
422 #define _UADDR_ADDR2 0x04
423 #define _UADDR_ADDR3 0x08
424 #define _UADDR_ADDR4 0x10
425 #define _UADDR_ADDR5 0x20
426 #define _UADDR_ADDR6 0x40
428 //==============================================================================
431 //==============================================================================
434 extern __at(0x0F6F) __sfr UCFG
;
457 extern __at(0x0F6F) volatile __UCFGbits_t UCFGbits
;
467 //==============================================================================
470 //==============================================================================
473 extern __at(0x0F70) __sfr UEP0
;
477 unsigned EPSTALL
: 1;
479 unsigned EPOUTEN
: 1;
480 unsigned EPCONDIS
: 1;
487 extern __at(0x0F70) volatile __UEP0bits_t UEP0bits
;
489 #define _EPSTALL 0x01
491 #define _EPOUTEN 0x04
492 #define _EPCONDIS 0x08
495 //==============================================================================
498 //==============================================================================
501 extern __at(0x0F71) __sfr UEP1
;
505 unsigned EPSTALL
: 1;
507 unsigned EPOUTEN
: 1;
508 unsigned EPCONDIS
: 1;
515 extern __at(0x0F71) volatile __UEP1bits_t UEP1bits
;
517 #define _UEP1_EPSTALL 0x01
518 #define _UEP1_EPINEN 0x02
519 #define _UEP1_EPOUTEN 0x04
520 #define _UEP1_EPCONDIS 0x08
521 #define _UEP1_EPHSHK 0x10
523 //==============================================================================
526 //==============================================================================
529 extern __at(0x0F72) __sfr UEP2
;
533 unsigned EPSTALL
: 1;
535 unsigned EPOUTEN
: 1;
536 unsigned EPCONDIS
: 1;
543 extern __at(0x0F72) volatile __UEP2bits_t UEP2bits
;
545 #define _UEP2_EPSTALL 0x01
546 #define _UEP2_EPINEN 0x02
547 #define _UEP2_EPOUTEN 0x04
548 #define _UEP2_EPCONDIS 0x08
549 #define _UEP2_EPHSHK 0x10
551 //==============================================================================
554 //==============================================================================
557 extern __at(0x0F73) __sfr UEP3
;
561 unsigned EPSTALL
: 1;
563 unsigned EPOUTEN
: 1;
564 unsigned EPCONDIS
: 1;
571 extern __at(0x0F73) volatile __UEP3bits_t UEP3bits
;
573 #define _UEP3_EPSTALL 0x01
574 #define _UEP3_EPINEN 0x02
575 #define _UEP3_EPOUTEN 0x04
576 #define _UEP3_EPCONDIS 0x08
577 #define _UEP3_EPHSHK 0x10
579 //==============================================================================
582 //==============================================================================
585 extern __at(0x0F74) __sfr UEP4
;
589 unsigned EPSTALL
: 1;
591 unsigned EPOUTEN
: 1;
592 unsigned EPCONDIS
: 1;
599 extern __at(0x0F74) volatile __UEP4bits_t UEP4bits
;
601 #define _UEP4_EPSTALL 0x01
602 #define _UEP4_EPINEN 0x02
603 #define _UEP4_EPOUTEN 0x04
604 #define _UEP4_EPCONDIS 0x08
605 #define _UEP4_EPHSHK 0x10
607 //==============================================================================
610 //==============================================================================
613 extern __at(0x0F75) __sfr UEP5
;
617 unsigned EPSTALL
: 1;
619 unsigned EPOUTEN
: 1;
620 unsigned EPCONDIS
: 1;
627 extern __at(0x0F75) volatile __UEP5bits_t UEP5bits
;
629 #define _UEP5_EPSTALL 0x01
630 #define _UEP5_EPINEN 0x02
631 #define _UEP5_EPOUTEN 0x04
632 #define _UEP5_EPCONDIS 0x08
633 #define _UEP5_EPHSHK 0x10
635 //==============================================================================
638 //==============================================================================
641 extern __at(0x0F76) __sfr UEP6
;
645 unsigned EPSTALL
: 1;
647 unsigned EPOUTEN
: 1;
648 unsigned EPCONDIS
: 1;
655 extern __at(0x0F76) volatile __UEP6bits_t UEP6bits
;
657 #define _UEP6_EPSTALL 0x01
658 #define _UEP6_EPINEN 0x02
659 #define _UEP6_EPOUTEN 0x04
660 #define _UEP6_EPCONDIS 0x08
661 #define _UEP6_EPHSHK 0x10
663 //==============================================================================
666 //==============================================================================
669 extern __at(0x0F77) __sfr UEP7
;
673 unsigned EPSTALL
: 1;
675 unsigned EPOUTEN
: 1;
676 unsigned EPCONDIS
: 1;
683 extern __at(0x0F77) volatile __UEP7bits_t UEP7bits
;
685 #define _UEP7_EPSTALL 0x01
686 #define _UEP7_EPINEN 0x02
687 #define _UEP7_EPOUTEN 0x04
688 #define _UEP7_EPCONDIS 0x08
689 #define _UEP7_EPHSHK 0x10
691 //==============================================================================
694 //==============================================================================
697 extern __at(0x0F78) __sfr UEP8
;
701 unsigned EPSTALL
: 1;
703 unsigned EPOUTEN
: 1;
704 unsigned EPCONDIS
: 1;
711 extern __at(0x0F78) volatile __UEP8bits_t UEP8bits
;
713 #define _UEP8_EPSTALL 0x01
714 #define _UEP8_EPINEN 0x02
715 #define _UEP8_EPOUTEN 0x04
716 #define _UEP8_EPCONDIS 0x08
717 #define _UEP8_EPHSHK 0x10
719 //==============================================================================
722 //==============================================================================
725 extern __at(0x0F79) __sfr UEP9
;
729 unsigned EPSTALL
: 1;
731 unsigned EPOUTEN
: 1;
732 unsigned EPCONDIS
: 1;
739 extern __at(0x0F79) volatile __UEP9bits_t UEP9bits
;
741 #define _UEP9_EPSTALL 0x01
742 #define _UEP9_EPINEN 0x02
743 #define _UEP9_EPOUTEN 0x04
744 #define _UEP9_EPCONDIS 0x08
745 #define _UEP9_EPHSHK 0x10
747 //==============================================================================
750 //==============================================================================
753 extern __at(0x0F7A) __sfr UEP10
;
757 unsigned EPSTALL
: 1;
759 unsigned EPOUTEN
: 1;
760 unsigned EPCONDIS
: 1;
767 extern __at(0x0F7A) volatile __UEP10bits_t UEP10bits
;
769 #define _UEP10_EPSTALL 0x01
770 #define _UEP10_EPINEN 0x02
771 #define _UEP10_EPOUTEN 0x04
772 #define _UEP10_EPCONDIS 0x08
773 #define _UEP10_EPHSHK 0x10
775 //==============================================================================
778 //==============================================================================
781 extern __at(0x0F7B) __sfr UEP11
;
785 unsigned EPSTALL
: 1;
787 unsigned EPOUTEN
: 1;
788 unsigned EPCONDIS
: 1;
795 extern __at(0x0F7B) volatile __UEP11bits_t UEP11bits
;
797 #define _UEP11_EPSTALL 0x01
798 #define _UEP11_EPINEN 0x02
799 #define _UEP11_EPOUTEN 0x04
800 #define _UEP11_EPCONDIS 0x08
801 #define _UEP11_EPHSHK 0x10
803 //==============================================================================
806 //==============================================================================
809 extern __at(0x0F7C) __sfr UEP12
;
813 unsigned EPSTALL
: 1;
815 unsigned EPOUTEN
: 1;
816 unsigned EPCONDIS
: 1;
823 extern __at(0x0F7C) volatile __UEP12bits_t UEP12bits
;
825 #define _UEP12_EPSTALL 0x01
826 #define _UEP12_EPINEN 0x02
827 #define _UEP12_EPOUTEN 0x04
828 #define _UEP12_EPCONDIS 0x08
829 #define _UEP12_EPHSHK 0x10
831 //==============================================================================
834 //==============================================================================
837 extern __at(0x0F7D) __sfr UEP13
;
841 unsigned EPSTALL
: 1;
843 unsigned EPOUTEN
: 1;
844 unsigned EPCONDIS
: 1;
851 extern __at(0x0F7D) volatile __UEP13bits_t UEP13bits
;
853 #define _UEP13_EPSTALL 0x01
854 #define _UEP13_EPINEN 0x02
855 #define _UEP13_EPOUTEN 0x04
856 #define _UEP13_EPCONDIS 0x08
857 #define _UEP13_EPHSHK 0x10
859 //==============================================================================
862 //==============================================================================
865 extern __at(0x0F7E) __sfr UEP14
;
869 unsigned EPSTALL
: 1;
871 unsigned EPOUTEN
: 1;
872 unsigned EPCONDIS
: 1;
879 extern __at(0x0F7E) volatile __UEP14bits_t UEP14bits
;
881 #define _UEP14_EPSTALL 0x01
882 #define _UEP14_EPINEN 0x02
883 #define _UEP14_EPOUTEN 0x04
884 #define _UEP14_EPCONDIS 0x08
885 #define _UEP14_EPHSHK 0x10
887 //==============================================================================
890 //==============================================================================
893 extern __at(0x0F7F) __sfr UEP15
;
897 unsigned EPSTALL
: 1;
899 unsigned EPOUTEN
: 1;
900 unsigned EPCONDIS
: 1;
907 extern __at(0x0F7F) volatile __UEP15bits_t UEP15bits
;
909 #define _UEP15_EPSTALL 0x01
910 #define _UEP15_EPINEN 0x02
911 #define _UEP15_EPOUTEN 0x04
912 #define _UEP15_EPCONDIS 0x08
913 #define _UEP15_EPHSHK 0x10
915 //==============================================================================
918 //==============================================================================
921 extern __at(0x0F80) __sfr PORTA
;
980 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
982 #define _PORTA_RA0 0x01
983 #define _PORTA_AN0 0x01
984 #define _PORTA_RA1 0x02
985 #define _PORTA_AN1 0x02
986 #define _PORTA_RA2 0x04
987 #define _PORTA_AN2 0x04
988 #define _PORTA_VREFM 0x04
989 #define _PORTA_RA3 0x08
990 #define _PORTA_AN3 0x08
991 #define _PORTA_VREFP 0x08
992 #define _PORTA_RA4 0x10
993 #define _PORTA_T0CKI 0x10
994 #define _PORTA_RA5 0x20
995 #define _PORTA_AN4 0x20
996 #define _PORTA_LVDIN 0x20
997 #define _PORTA_HLVDIN 0x20
998 #define _PORTA_RA6 0x40
999 #define _PORTA_OSC2 0x40
1001 //==============================================================================
1004 //==============================================================================
1007 extern __at(0x0F81) __sfr PORTB
;
1042 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1044 #define _PORTB_RB0 0x01
1045 #define _PORTB_INT0 0x01
1046 #define _PORTB_RB1 0x02
1047 #define _PORTB_INT1 0x02
1048 #define _PORTB_RB2 0x04
1049 #define _PORTB_INT2 0x04
1050 #define _PORTB_RB3 0x08
1051 #define _PORTB_RB4 0x10
1052 #define _PORTB_RB5 0x20
1053 #define _PORTB_PGM 0x20
1054 #define _PORTB_RB6 0x40
1055 #define _PORTB_PGC 0x40
1056 #define _PORTB_RB7 0x80
1057 #define _PORTB_PGD 0x80
1059 //==============================================================================
1062 //==============================================================================
1065 extern __at(0x0F82) __sfr PORTC
;
1095 unsigned T13CKI
: 1;
1106 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1108 #define _PORTC_RC0 0x01
1109 #define _PORTC_T1OSO 0x01
1110 #define _PORTC_T13CKI 0x01
1111 #define _PORTC_RC1 0x02
1112 #define _PORTC_T1OSI 0x02
1113 #define _PORTC_RC2 0x04
1114 #define _PORTC_CCP1 0x04
1115 #define _PORTC_P1A 0x04
1116 #define _PORTC_RC4 0x10
1117 #define _PORTC_RC5 0x20
1118 #define _PORTC_RC6 0x40
1119 #define _PORTC_TX 0x40
1120 #define _PORTC_CK 0x40
1121 #define _PORTC_RC7 0x80
1122 #define _PORTC_RX 0x80
1124 //==============================================================================
1127 //==============================================================================
1130 extern __at(0x0F83) __sfr PORTD
;
1159 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1161 #define _PORTD_RD0 0x01
1162 #define _PORTD_SPP0 0x01
1163 #define _PORTD_RD1 0x02
1164 #define _PORTD_SPP1 0x02
1165 #define _PORTD_RD2 0x04
1166 #define _PORTD_SPP2 0x04
1167 #define _PORTD_RD3 0x08
1168 #define _PORTD_SPP3 0x08
1169 #define _PORTD_RD4 0x10
1170 #define _PORTD_SPP4 0x10
1171 #define _PORTD_RD5 0x20
1172 #define _PORTD_SPP5 0x20
1173 #define _PORTD_RD6 0x40
1174 #define _PORTD_SPP6 0x40
1175 #define _PORTD_RD7 0x80
1176 #define _PORTD_SPP7 0x80
1178 //==============================================================================
1181 //==============================================================================
1184 extern __at(0x0F84) __sfr PORTE
;
1202 unsigned CK1SPP
: 1;
1203 unsigned CK2SPP
: 1;
1219 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1221 #define _PORTE_RE0 0x01
1222 #define _PORTE_CK1SPP 0x01
1223 #define _PORTE_RE1 0x02
1224 #define _PORTE_CK2SPP 0x02
1225 #define _PORTE_RE2 0x04
1226 #define _PORTE_OESPP 0x04
1227 #define _PORTE_RE3 0x08
1228 #define _PORTE_RDPU 0x80
1230 //==============================================================================
1233 //==============================================================================
1236 extern __at(0x0F89) __sfr LATA
;
1259 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1269 //==============================================================================
1272 //==============================================================================
1275 extern __at(0x0F8A) __sfr LATB
;
1289 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1300 //==============================================================================
1303 //==============================================================================
1306 extern __at(0x0F8B) __sfr LATC
;
1320 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1328 //==============================================================================
1331 //==============================================================================
1334 extern __at(0x0F8C) __sfr LATD
;
1348 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1359 //==============================================================================
1362 //==============================================================================
1365 extern __at(0x0F8D) __sfr LATE
;
1388 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1394 //==============================================================================
1397 //==============================================================================
1400 extern __at(0x0F92) __sfr DDRA
;
1406 unsigned TRISA0
: 1;
1407 unsigned TRISA1
: 1;
1408 unsigned TRISA2
: 1;
1409 unsigned TRISA3
: 1;
1410 unsigned TRISA4
: 1;
1411 unsigned TRISA5
: 1;
1412 unsigned TRISA6
: 1;
1441 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1443 #define _TRISA0 0x01
1445 #define _TRISA1 0x02
1447 #define _TRISA2 0x04
1449 #define _TRISA3 0x08
1451 #define _TRISA4 0x10
1453 #define _TRISA5 0x20
1455 #define _TRISA6 0x40
1458 //==============================================================================
1461 //==============================================================================
1464 extern __at(0x0F92) __sfr TRISA
;
1470 unsigned TRISA0
: 1;
1471 unsigned TRISA1
: 1;
1472 unsigned TRISA2
: 1;
1473 unsigned TRISA3
: 1;
1474 unsigned TRISA4
: 1;
1475 unsigned TRISA5
: 1;
1476 unsigned TRISA6
: 1;
1505 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1507 #define _TRISA_TRISA0 0x01
1508 #define _TRISA_RA0 0x01
1509 #define _TRISA_TRISA1 0x02
1510 #define _TRISA_RA1 0x02
1511 #define _TRISA_TRISA2 0x04
1512 #define _TRISA_RA2 0x04
1513 #define _TRISA_TRISA3 0x08
1514 #define _TRISA_RA3 0x08
1515 #define _TRISA_TRISA4 0x10
1516 #define _TRISA_RA4 0x10
1517 #define _TRISA_TRISA5 0x20
1518 #define _TRISA_RA5 0x20
1519 #define _TRISA_TRISA6 0x40
1520 #define _TRISA_RA6 0x40
1522 //==============================================================================
1525 //==============================================================================
1528 extern __at(0x0F93) __sfr DDRB
;
1534 unsigned TRISB0
: 1;
1535 unsigned TRISB1
: 1;
1536 unsigned TRISB2
: 1;
1537 unsigned TRISB3
: 1;
1538 unsigned TRISB4
: 1;
1539 unsigned TRISB5
: 1;
1540 unsigned TRISB6
: 1;
1541 unsigned TRISB7
: 1;
1557 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1559 #define _TRISB0 0x01
1561 #define _TRISB1 0x02
1563 #define _TRISB2 0x04
1565 #define _TRISB3 0x08
1567 #define _TRISB4 0x10
1569 #define _TRISB5 0x20
1571 #define _TRISB6 0x40
1573 #define _TRISB7 0x80
1576 //==============================================================================
1579 //==============================================================================
1582 extern __at(0x0F93) __sfr TRISB
;
1588 unsigned TRISB0
: 1;
1589 unsigned TRISB1
: 1;
1590 unsigned TRISB2
: 1;
1591 unsigned TRISB3
: 1;
1592 unsigned TRISB4
: 1;
1593 unsigned TRISB5
: 1;
1594 unsigned TRISB6
: 1;
1595 unsigned TRISB7
: 1;
1611 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1613 #define _TRISB_TRISB0 0x01
1614 #define _TRISB_RB0 0x01
1615 #define _TRISB_TRISB1 0x02
1616 #define _TRISB_RB1 0x02
1617 #define _TRISB_TRISB2 0x04
1618 #define _TRISB_RB2 0x04
1619 #define _TRISB_TRISB3 0x08
1620 #define _TRISB_RB3 0x08
1621 #define _TRISB_TRISB4 0x10
1622 #define _TRISB_RB4 0x10
1623 #define _TRISB_TRISB5 0x20
1624 #define _TRISB_RB5 0x20
1625 #define _TRISB_TRISB6 0x40
1626 #define _TRISB_RB6 0x40
1627 #define _TRISB_TRISB7 0x80
1628 #define _TRISB_RB7 0x80
1630 //==============================================================================
1633 //==============================================================================
1636 extern __at(0x0F94) __sfr DDRC
;
1642 unsigned TRISC0
: 1;
1643 unsigned TRISC1
: 1;
1644 unsigned TRISC2
: 1;
1648 unsigned TRISC6
: 1;
1649 unsigned TRISC7
: 1;
1665 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1667 #define _TRISC0 0x01
1669 #define _TRISC1 0x02
1671 #define _TRISC2 0x04
1673 #define _TRISC6 0x40
1675 #define _TRISC7 0x80
1678 //==============================================================================
1681 //==============================================================================
1684 extern __at(0x0F94) __sfr TRISC
;
1690 unsigned TRISC0
: 1;
1691 unsigned TRISC1
: 1;
1692 unsigned TRISC2
: 1;
1696 unsigned TRISC6
: 1;
1697 unsigned TRISC7
: 1;
1713 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1715 #define _TRISC_TRISC0 0x01
1716 #define _TRISC_RC0 0x01
1717 #define _TRISC_TRISC1 0x02
1718 #define _TRISC_RC1 0x02
1719 #define _TRISC_TRISC2 0x04
1720 #define _TRISC_RC2 0x04
1721 #define _TRISC_TRISC6 0x40
1722 #define _TRISC_RC6 0x40
1723 #define _TRISC_TRISC7 0x80
1724 #define _TRISC_RC7 0x80
1726 //==============================================================================
1729 //==============================================================================
1732 extern __at(0x0F95) __sfr DDRD
;
1738 unsigned TRISD0
: 1;
1739 unsigned TRISD1
: 1;
1740 unsigned TRISD2
: 1;
1741 unsigned TRISD3
: 1;
1742 unsigned TRISD4
: 1;
1743 unsigned TRISD5
: 1;
1744 unsigned TRISD6
: 1;
1745 unsigned TRISD7
: 1;
1761 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1763 #define _TRISD0 0x01
1765 #define _TRISD1 0x02
1767 #define _TRISD2 0x04
1769 #define _TRISD3 0x08
1771 #define _TRISD4 0x10
1773 #define _TRISD5 0x20
1775 #define _TRISD6 0x40
1777 #define _TRISD7 0x80
1780 //==============================================================================
1783 //==============================================================================
1786 extern __at(0x0F95) __sfr TRISD
;
1792 unsigned TRISD0
: 1;
1793 unsigned TRISD1
: 1;
1794 unsigned TRISD2
: 1;
1795 unsigned TRISD3
: 1;
1796 unsigned TRISD4
: 1;
1797 unsigned TRISD5
: 1;
1798 unsigned TRISD6
: 1;
1799 unsigned TRISD7
: 1;
1815 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1817 #define _TRISD_TRISD0 0x01
1818 #define _TRISD_RD0 0x01
1819 #define _TRISD_TRISD1 0x02
1820 #define _TRISD_RD1 0x02
1821 #define _TRISD_TRISD2 0x04
1822 #define _TRISD_RD2 0x04
1823 #define _TRISD_TRISD3 0x08
1824 #define _TRISD_RD3 0x08
1825 #define _TRISD_TRISD4 0x10
1826 #define _TRISD_RD4 0x10
1827 #define _TRISD_TRISD5 0x20
1828 #define _TRISD_RD5 0x20
1829 #define _TRISD_TRISD6 0x40
1830 #define _TRISD_RD6 0x40
1831 #define _TRISD_TRISD7 0x80
1832 #define _TRISD_RD7 0x80
1834 //==============================================================================
1837 //==============================================================================
1840 extern __at(0x0F96) __sfr DDRE
;
1846 unsigned TRISE0
: 1;
1847 unsigned TRISE1
: 1;
1848 unsigned TRISE2
: 1;
1881 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1883 #define _TRISE0 0x01
1885 #define _TRISE1 0x02
1887 #define _TRISE2 0x04
1890 //==============================================================================
1893 //==============================================================================
1896 extern __at(0x0F96) __sfr TRISE
;
1902 unsigned TRISE0
: 1;
1903 unsigned TRISE1
: 1;
1904 unsigned TRISE2
: 1;
1937 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1939 #define _TRISE_TRISE0 0x01
1940 #define _TRISE_RE0 0x01
1941 #define _TRISE_TRISE1 0x02
1942 #define _TRISE_RE1 0x02
1943 #define _TRISE_TRISE2 0x04
1944 #define _TRISE_RE2 0x04
1946 //==============================================================================
1949 //==============================================================================
1952 extern __at(0x0F9B) __sfr OSCTUNE
;
1965 unsigned INTSRC
: 1;
1975 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1982 #define _INTSRC 0x80
1984 //==============================================================================
1987 //==============================================================================
1990 extern __at(0x0F9D) __sfr PIE1
;
1994 unsigned TMR1IE
: 1;
1995 unsigned TMR2IE
: 1;
1996 unsigned CCP1IE
: 1;
2004 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2006 #define _TMR1IE 0x01
2007 #define _TMR2IE 0x02
2008 #define _CCP1IE 0x04
2015 //==============================================================================
2018 //==============================================================================
2021 extern __at(0x0F9E) __sfr PIR1
;
2025 unsigned TMR1IF
: 1;
2026 unsigned TMR2IF
: 1;
2027 unsigned CCP1IF
: 1;
2035 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2037 #define _TMR1IF 0x01
2038 #define _TMR2IF 0x02
2039 #define _CCP1IF 0x04
2046 //==============================================================================
2049 //==============================================================================
2052 extern __at(0x0F9F) __sfr IPR1
;
2056 unsigned TMR1IP
: 1;
2057 unsigned TMR2IP
: 1;
2058 unsigned CCP1IP
: 1;
2066 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2068 #define _TMR1IP 0x01
2069 #define _TMR2IP 0x02
2070 #define _CCP1IP 0x04
2077 //==============================================================================
2080 //==============================================================================
2083 extern __at(0x0FA0) __sfr PIE2
;
2089 unsigned CCP2IE
: 1;
2090 unsigned TMR3IE
: 1;
2091 unsigned HLVDIE
: 1;
2096 unsigned OSCFIE
: 1;
2112 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2114 #define _CCP2IE 0x01
2115 #define _TMR3IE 0x02
2116 #define _HLVDIE 0x04
2122 #define _OSCFIE 0x80
2124 //==============================================================================
2127 //==============================================================================
2130 extern __at(0x0FA1) __sfr PIR2
;
2136 unsigned CCP2IF
: 1;
2137 unsigned TMR3IF
: 1;
2138 unsigned HLVDIF
: 1;
2143 unsigned OSCFIF
: 1;
2159 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2161 #define _CCP2IF 0x01
2162 #define _TMR3IF 0x02
2163 #define _HLVDIF 0x04
2169 #define _OSCFIF 0x80
2171 //==============================================================================
2174 //==============================================================================
2177 extern __at(0x0FA2) __sfr IPR2
;
2183 unsigned CCP2IP
: 1;
2184 unsigned TMR3IP
: 1;
2185 unsigned HLVDIP
: 1;
2190 unsigned OSCFIP
: 1;
2206 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2208 #define _CCP2IP 0x01
2209 #define _TMR3IP 0x02
2210 #define _HLVDIP 0x04
2216 #define _OSCFIP 0x80
2218 //==============================================================================
2221 //==============================================================================
2224 extern __at(0x0FA6) __sfr EECON1
;
2238 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2248 //==============================================================================
2250 extern __at(0x0FA7) __sfr EECON2
;
2251 extern __at(0x0FA8) __sfr EEDATA
;
2252 extern __at(0x0FA9) __sfr EEADR
;
2254 //==============================================================================
2257 extern __at(0x0FAB) __sfr RCSTA
;
2286 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2298 //==============================================================================
2301 //==============================================================================
2304 extern __at(0x0FAC) __sfr TXSTA
;
2318 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2329 //==============================================================================
2331 extern __at(0x0FAD) __sfr TXREG
;
2332 extern __at(0x0FAE) __sfr RCREG
;
2333 extern __at(0x0FAF) __sfr SPBRG
;
2334 extern __at(0x0FB0) __sfr SPBRGH
;
2336 //==============================================================================
2339 extern __at(0x0FB1) __sfr T3CON
;
2345 unsigned TMR3ON
: 1;
2346 unsigned TMR3CS
: 1;
2347 unsigned NOT_T3SYNC
: 1;
2348 unsigned T3CCP1
: 1;
2349 unsigned T3CKPS0
: 1;
2350 unsigned T3CKPS1
: 1;
2351 unsigned T3CCP2
: 1;
2359 unsigned T3SYNC
: 1;
2371 unsigned T3NSYNC
: 1;
2382 unsigned T3CKPS
: 2;
2387 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2389 #define _T3CON_TMR3ON 0x01
2390 #define _T3CON_TMR3CS 0x02
2391 #define _T3CON_NOT_T3SYNC 0x04
2392 #define _T3CON_T3SYNC 0x04
2393 #define _T3CON_T3NSYNC 0x04
2394 #define _T3CON_T3CCP1 0x08
2395 #define _T3CON_T3CKPS0 0x10
2396 #define _T3CON_T3CKPS1 0x20
2397 #define _T3CON_T3CCP2 0x40
2398 #define _T3CON_RD16 0x80
2400 //==============================================================================
2402 extern __at(0x0FB2) __sfr TMR3
;
2403 extern __at(0x0FB2) __sfr TMR3L
;
2404 extern __at(0x0FB3) __sfr TMR3H
;
2406 //==============================================================================
2409 extern __at(0x0FB4) __sfr CMCON
;
2432 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
2443 //==============================================================================
2446 //==============================================================================
2449 extern __at(0x0FB5) __sfr CVRCON
;
2484 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2496 //==============================================================================
2499 //==============================================================================
2502 extern __at(0x0FB6) __sfr CCP1AS
;
2508 unsigned PSSBD0
: 1;
2509 unsigned PSSBD1
: 1;
2510 unsigned PSSAC0
: 1;
2511 unsigned PSSAC1
: 1;
2512 unsigned ECCPAS0
: 1;
2513 unsigned ECCPAS1
: 1;
2514 unsigned ECCPAS2
: 1;
2515 unsigned ECCPASE
: 1;
2534 unsigned ECCPAS
: 3;
2539 extern __at(0x0FB6) volatile __CCP1ASbits_t CCP1ASbits
;
2541 #define _PSSBD0 0x01
2542 #define _PSSBD1 0x02
2543 #define _PSSAC0 0x04
2544 #define _PSSAC1 0x08
2545 #define _ECCPAS0 0x10
2546 #define _ECCPAS1 0x20
2547 #define _ECCPAS2 0x40
2548 #define _ECCPASE 0x80
2550 //==============================================================================
2553 //==============================================================================
2556 extern __at(0x0FB6) __sfr ECCP1AS
;
2562 unsigned PSSBD0
: 1;
2563 unsigned PSSBD1
: 1;
2564 unsigned PSSAC0
: 1;
2565 unsigned PSSAC1
: 1;
2566 unsigned ECCPAS0
: 1;
2567 unsigned ECCPAS1
: 1;
2568 unsigned ECCPAS2
: 1;
2569 unsigned ECCPASE
: 1;
2588 unsigned ECCPAS
: 3;
2593 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
2595 #define _ECCP1AS_PSSBD0 0x01
2596 #define _ECCP1AS_PSSBD1 0x02
2597 #define _ECCP1AS_PSSAC0 0x04
2598 #define _ECCP1AS_PSSAC1 0x08
2599 #define _ECCP1AS_ECCPAS0 0x10
2600 #define _ECCP1AS_ECCPAS1 0x20
2601 #define _ECCP1AS_ECCPAS2 0x40
2602 #define _ECCP1AS_ECCPASE 0x80
2604 //==============================================================================
2607 //==============================================================================
2610 extern __at(0x0FB7) __sfr CCP1DEL
;
2633 extern __at(0x0FB7) volatile __CCP1DELbits_t CCP1DELbits
;
2644 //==============================================================================
2647 //==============================================================================
2650 extern __at(0x0FB7) __sfr ECCP1DEL
;
2673 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
2675 #define _ECCP1DEL_PDC0 0x01
2676 #define _ECCP1DEL_PDC1 0x02
2677 #define _ECCP1DEL_PDC2 0x04
2678 #define _ECCP1DEL_PDC3 0x08
2679 #define _ECCP1DEL_PDC4 0x10
2680 #define _ECCP1DEL_PDC5 0x20
2681 #define _ECCP1DEL_PDC6 0x40
2682 #define _ECCP1DEL_PRSEN 0x80
2684 //==============================================================================
2687 //==============================================================================
2690 extern __at(0x0FB8) __sfr BAUDCON
;
2703 unsigned ABDOVF
: 1;
2719 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
2729 #define _ABDOVF 0x80
2731 //==============================================================================
2734 //==============================================================================
2737 extern __at(0x0FB8) __sfr BAUDCTL
;
2750 unsigned ABDOVF
: 1;
2766 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2768 #define _BAUDCTL_ABDEN 0x01
2769 #define _BAUDCTL_WUE 0x02
2770 #define _BAUDCTL_BRG16 0x08
2771 #define _BAUDCTL_TXCKP 0x10
2772 #define _BAUDCTL_SCKP 0x10
2773 #define _BAUDCTL_RXDTP 0x20
2774 #define _BAUDCTL_RCIDL 0x40
2775 #define _BAUDCTL_RCMT 0x40
2776 #define _BAUDCTL_ABDOVF 0x80
2778 //==============================================================================
2781 //==============================================================================
2784 extern __at(0x0FBA) __sfr CCP2CON
;
2790 unsigned CCP2M0
: 1;
2791 unsigned CCP2M1
: 1;
2792 unsigned CCP2M2
: 1;
2793 unsigned CCP2M3
: 1;
2814 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2816 #define _CCP2M0 0x01
2817 #define _CCP2M1 0x02
2818 #define _CCP2M2 0x04
2819 #define _CCP2M3 0x08
2823 //==============================================================================
2825 extern __at(0x0FBB) __sfr CCPR2
;
2826 extern __at(0x0FBB) __sfr CCPR2L
;
2827 extern __at(0x0FBC) __sfr CCPR2H
;
2829 //==============================================================================
2832 extern __at(0x0FBD) __sfr CCP1CON
;
2838 unsigned CCP1M0
: 1;
2839 unsigned CCP1M1
: 1;
2840 unsigned CCP1M2
: 1;
2841 unsigned CCP1M3
: 1;
2868 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2870 #define _CCP1M0 0x01
2871 #define _CCP1M1 0x02
2872 #define _CCP1M2 0x04
2873 #define _CCP1M3 0x08
2879 //==============================================================================
2882 //==============================================================================
2885 extern __at(0x0FBD) __sfr ECCP1CON
;
2891 unsigned CCP1M0
: 1;
2892 unsigned CCP1M1
: 1;
2893 unsigned CCP1M2
: 1;
2894 unsigned CCP1M3
: 1;
2921 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
2923 #define _ECCP1CON_CCP1M0 0x01
2924 #define _ECCP1CON_CCP1M1 0x02
2925 #define _ECCP1CON_CCP1M2 0x04
2926 #define _ECCP1CON_CCP1M3 0x08
2927 #define _ECCP1CON_DC1B0 0x10
2928 #define _ECCP1CON_DC1B1 0x20
2929 #define _ECCP1CON_P1M0 0x40
2930 #define _ECCP1CON_P1M1 0x80
2932 //==============================================================================
2934 extern __at(0x0FBE) __sfr CCPR1
;
2935 extern __at(0x0FBE) __sfr CCPR1L
;
2936 extern __at(0x0FBF) __sfr CCPR1H
;
2938 //==============================================================================
2941 extern __at(0x0FC0) __sfr ADCON2
;
2971 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2981 //==============================================================================
2984 //==============================================================================
2987 extern __at(0x0FC1) __sfr ADCON1
;
3017 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
3026 //==============================================================================
3029 //==============================================================================
3032 extern __at(0x0FC2) __sfr ADCON0
;
3039 unsigned GO_NOT_DONE
: 1;
3051 unsigned GO_DONE
: 1;
3087 unsigned NOT_DONE
: 1;
3104 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3107 #define _GO_NOT_DONE 0x02
3108 #define _GO_DONE 0x02
3111 #define _NOT_DONE 0x02
3117 //==============================================================================
3119 extern __at(0x0FC3) __sfr ADRES
;
3120 extern __at(0x0FC3) __sfr ADRESL
;
3121 extern __at(0x0FC4) __sfr ADRESH
;
3123 //==============================================================================
3126 extern __at(0x0FC5) __sfr SSPCON2
;
3136 unsigned ACKSTAT
: 1;
3140 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3148 #define _ACKSTAT 0x40
3151 //==============================================================================
3154 //==============================================================================
3157 extern __at(0x0FC6) __sfr SSPCON1
;
3180 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3191 //==============================================================================
3194 //==============================================================================
3197 extern __at(0x0FC7) __sfr SSPSTAT
;
3205 unsigned R_NOT_W
: 1;
3208 unsigned D_NOT_A
: 1;
3218 unsigned I2C_START
: 1;
3219 unsigned I2C_STOP
: 1;
3229 unsigned I2C_READ
: 1;
3232 unsigned I2C_DAT
: 1;
3253 unsigned NOT_WRITE
: 1;
3256 unsigned NOT_ADDRESS
: 1;
3265 unsigned READ_WRITE
: 1;
3268 unsigned DATA_ADDRESS
: 1;
3286 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3290 #define _R_NOT_W 0x04
3292 #define _I2C_READ 0x04
3294 #define _NOT_WRITE 0x04
3295 #define _READ_WRITE 0x04
3298 #define _I2C_START 0x08
3300 #define _I2C_STOP 0x10
3301 #define _D_NOT_A 0x20
3303 #define _I2C_DAT 0x20
3305 #define _NOT_ADDRESS 0x20
3306 #define _DATA_ADDRESS 0x20
3311 //==============================================================================
3313 extern __at(0x0FC8) __sfr SSPADD
;
3314 extern __at(0x0FC9) __sfr SSPBUF
;
3316 //==============================================================================
3319 extern __at(0x0FCA) __sfr T2CON
;
3325 unsigned T2CKPS0
: 1;
3326 unsigned T2CKPS1
: 1;
3327 unsigned TMR2ON
: 1;
3328 unsigned T2OUTPS0
: 1;
3329 unsigned T2OUTPS1
: 1;
3330 unsigned T2OUTPS2
: 1;
3331 unsigned T2OUTPS3
: 1;
3340 unsigned TOUTPS0
: 1;
3341 unsigned TOUTPS1
: 1;
3342 unsigned TOUTPS2
: 1;
3343 unsigned TOUTPS3
: 1;
3349 unsigned T2CKPS
: 2;
3356 unsigned T2OUTPS
: 4;
3363 unsigned TOUTPS
: 4;
3368 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3370 #define _T2CKPS0 0x01
3371 #define _T2CKPS1 0x02
3372 #define _TMR2ON 0x04
3373 #define _T2OUTPS0 0x08
3374 #define _TOUTPS0 0x08
3375 #define _T2OUTPS1 0x10
3376 #define _TOUTPS1 0x10
3377 #define _T2OUTPS2 0x20
3378 #define _TOUTPS2 0x20
3379 #define _T2OUTPS3 0x40
3380 #define _TOUTPS3 0x40
3382 //==============================================================================
3384 extern __at(0x0FCB) __sfr PR2
;
3385 extern __at(0x0FCC) __sfr TMR2
;
3387 //==============================================================================
3390 extern __at(0x0FCD) __sfr T1CON
;
3396 unsigned TMR1ON
: 1;
3397 unsigned TMR1CS
: 1;
3398 unsigned NOT_T1SYNC
: 1;
3399 unsigned T1OSCEN
: 1;
3400 unsigned T1CKPS0
: 1;
3401 unsigned T1CKPS1
: 1;
3410 unsigned T1SYNC
: 1;
3421 unsigned T1CKPS
: 2;
3426 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3428 #define _TMR1ON 0x01
3429 #define _TMR1CS 0x02
3430 #define _NOT_T1SYNC 0x04
3431 #define _T1SYNC 0x04
3432 #define _T1OSCEN 0x08
3433 #define _T1CKPS0 0x10
3434 #define _T1CKPS1 0x20
3438 //==============================================================================
3440 extern __at(0x0FCE) __sfr TMR1
;
3441 extern __at(0x0FCE) __sfr TMR1L
;
3442 extern __at(0x0FCF) __sfr TMR1H
;
3444 //==============================================================================
3447 extern __at(0x0FD0) __sfr RCON
;
3453 unsigned NOT_BOR
: 1;
3454 unsigned NOT_POR
: 1;
3455 unsigned NOT_PD
: 1;
3456 unsigned NOT_TO
: 1;
3457 unsigned NOT_RI
: 1;
3459 unsigned SBOREN
: 1;
3472 unsigned NOT_IPEN
: 1;
3476 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3478 #define _NOT_BOR 0x01
3480 #define _NOT_POR 0x02
3482 #define _NOT_PD 0x04
3484 #define _NOT_TO 0x08
3486 #define _NOT_RI 0x10
3488 #define _SBOREN 0x40
3490 #define _NOT_IPEN 0x80
3492 //==============================================================================
3495 //==============================================================================
3498 extern __at(0x0FD1) __sfr WDTCON
;
3504 unsigned SWDTEN
: 1;
3527 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3529 #define _SWDTEN 0x01
3532 //==============================================================================
3535 //==============================================================================
3538 extern __at(0x0FD2) __sfr HLVDCON
;
3544 unsigned HLVDL0
: 1;
3545 unsigned HLVDL1
: 1;
3546 unsigned HLVDL2
: 1;
3547 unsigned HLVDL3
: 1;
3548 unsigned HLVDEN
: 1;
3551 unsigned VDIRMAG
: 1;
3597 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
3599 #define _HLVDL0 0x01
3602 #define _HLVDL1 0x02
3605 #define _HLVDL2 0x04
3608 #define _HLVDL3 0x08
3611 #define _HLVDEN 0x10
3616 #define _VDIRMAG 0x80
3618 //==============================================================================
3621 //==============================================================================
3624 extern __at(0x0FD2) __sfr LVDCON
;
3630 unsigned HLVDL0
: 1;
3631 unsigned HLVDL1
: 1;
3632 unsigned HLVDL2
: 1;
3633 unsigned HLVDL3
: 1;
3634 unsigned HLVDEN
: 1;
3637 unsigned VDIRMAG
: 1;
3683 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3685 #define _LVDCON_HLVDL0 0x01
3686 #define _LVDCON_LVDL0 0x01
3687 #define _LVDCON_LVV0 0x01
3688 #define _LVDCON_HLVDL1 0x02
3689 #define _LVDCON_LVDL1 0x02
3690 #define _LVDCON_LVV1 0x02
3691 #define _LVDCON_HLVDL2 0x04
3692 #define _LVDCON_LVDL2 0x04
3693 #define _LVDCON_LVV2 0x04
3694 #define _LVDCON_HLVDL3 0x08
3695 #define _LVDCON_LVDL3 0x08
3696 #define _LVDCON_LVV3 0x08
3697 #define _LVDCON_HLVDEN 0x10
3698 #define _LVDCON_LVDEN 0x10
3699 #define _LVDCON_IRVST 0x20
3700 #define _LVDCON_IVRST 0x20
3701 #define _LVDCON_BGST 0x20
3702 #define _LVDCON_VDIRMAG 0x80
3704 //==============================================================================
3707 //==============================================================================
3710 extern __at(0x0FD3) __sfr OSCCON
;
3752 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3764 //==============================================================================
3767 //==============================================================================
3770 extern __at(0x0FD5) __sfr T0CON
;
3782 unsigned T08BIT
: 1;
3783 unsigned TMR0ON
: 1;
3793 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3801 #define _T08BIT 0x40
3802 #define _TMR0ON 0x80
3804 //==============================================================================
3806 extern __at(0x0FD6) __sfr TMR0
;
3807 extern __at(0x0FD6) __sfr TMR0L
;
3808 extern __at(0x0FD7) __sfr TMR0H
;
3810 //==============================================================================
3813 extern __at(0x0FD8) __sfr STATUS
;
3827 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3835 //==============================================================================
3837 extern __at(0x0FD9) __sfr FSR2L
;
3838 extern __at(0x0FDA) __sfr FSR2H
;
3839 extern __at(0x0FDB) __sfr PLUSW2
;
3840 extern __at(0x0FDC) __sfr PREINC2
;
3841 extern __at(0x0FDD) __sfr POSTDEC2
;
3842 extern __at(0x0FDE) __sfr POSTINC2
;
3843 extern __at(0x0FDF) __sfr INDF2
;
3844 extern __at(0x0FE0) __sfr BSR
;
3845 extern __at(0x0FE1) __sfr FSR1L
;
3846 extern __at(0x0FE2) __sfr FSR1H
;
3847 extern __at(0x0FE3) __sfr PLUSW1
;
3848 extern __at(0x0FE4) __sfr PREINC1
;
3849 extern __at(0x0FE5) __sfr POSTDEC1
;
3850 extern __at(0x0FE6) __sfr POSTINC1
;
3851 extern __at(0x0FE7) __sfr INDF1
;
3852 extern __at(0x0FE8) __sfr WREG
;
3853 extern __at(0x0FE9) __sfr FSR0L
;
3854 extern __at(0x0FEA) __sfr FSR0H
;
3855 extern __at(0x0FEB) __sfr PLUSW0
;
3856 extern __at(0x0FEC) __sfr PREINC0
;
3857 extern __at(0x0FED) __sfr POSTDEC0
;
3858 extern __at(0x0FEE) __sfr POSTINC0
;
3859 extern __at(0x0FEF) __sfr INDF0
;
3861 //==============================================================================
3864 extern __at(0x0FF0) __sfr INTCON3
;
3870 unsigned INT1IF
: 1;
3871 unsigned INT2IF
: 1;
3873 unsigned INT1IE
: 1;
3874 unsigned INT2IE
: 1;
3876 unsigned INT1IP
: 1;
3877 unsigned INT2IP
: 1;
3893 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3895 #define _INT1IF 0x01
3897 #define _INT2IF 0x02
3899 #define _INT1IE 0x08
3901 #define _INT2IE 0x10
3903 #define _INT1IP 0x40
3905 #define _INT2IP 0x80
3908 //==============================================================================
3911 //==============================================================================
3914 extern __at(0x0FF1) __sfr INTCON2
;
3922 unsigned TMR0IP
: 1;
3924 unsigned INTEDG2
: 1;
3925 unsigned INTEDG1
: 1;
3926 unsigned INTEDG0
: 1;
3927 unsigned NOT_RBPU
: 1;
3943 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3946 #define _TMR0IP 0x04
3948 #define _INTEDG2 0x10
3949 #define _INTEDG1 0x20
3950 #define _INTEDG0 0x40
3951 #define _NOT_RBPU 0x80
3954 //==============================================================================
3957 //==============================================================================
3960 extern __at(0x0FF2) __sfr INTCON
;
3967 unsigned INT0IF
: 1;
3968 unsigned TMR0IF
: 1;
3970 unsigned INT0IE
: 1;
3971 unsigned TMR0IE
: 1;
3972 unsigned PEIE_GIEL
: 1;
3973 unsigned GIE_GIEH
: 1;
4001 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
4004 #define _INT0IF 0x02
4006 #define _TMR0IF 0x04
4009 #define _INT0IE 0x10
4011 #define _TMR0IE 0x20
4013 #define _PEIE_GIEL 0x40
4016 #define _GIE_GIEH 0x80
4020 //==============================================================================
4022 extern __at(0x0FF3) __sfr PROD
;
4023 extern __at(0x0FF3) __sfr PRODL
;
4024 extern __at(0x0FF4) __sfr PRODH
;
4025 extern __at(0x0FF5) __sfr TABLAT
;
4026 extern __at(0x0FF6) __sfr TBLPTR
;
4027 extern __at(0x0FF6) __sfr TBLPTRL
;
4028 extern __at(0x0FF7) __sfr TBLPTRH
;
4029 extern __at(0x0FF8) __sfr TBLPTRU
;
4030 extern __at(0x0FF9) __sfr PC
;
4031 extern __at(0x0FF9) __sfr PCL
;
4032 extern __at(0x0FFA) __sfr PCLATH
;
4033 extern __at(0x0FFB) __sfr PCLATU
;
4035 //==============================================================================
4038 extern __at(0x0FFC) __sfr STKPTR
;
4044 unsigned STKPTR0
: 1;
4045 unsigned STKPTR1
: 1;
4046 unsigned STKPTR2
: 1;
4047 unsigned STKPTR3
: 1;
4048 unsigned STKPTR4
: 1;
4050 unsigned STKUNF
: 1;
4051 unsigned STKFUL
: 1;
4063 unsigned STKOVF
: 1;
4068 unsigned STKPTR
: 5;
4073 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4075 #define _STKPTR0 0x01
4076 #define _STKPTR1 0x02
4077 #define _STKPTR2 0x04
4078 #define _STKPTR3 0x08
4079 #define _STKPTR4 0x10
4080 #define _STKUNF 0x40
4081 #define _STKFUL 0x80
4082 #define _STKOVF 0x80
4084 //==============================================================================
4086 extern __at(0x0FFD) __sfr TOS
;
4087 extern __at(0x0FFD) __sfr TOSL
;
4088 extern __at(0x0FFE) __sfr TOSH
;
4089 extern __at(0x0FFF) __sfr TOSU
;
4091 //==============================================================================
4093 // Configuration Bits
4095 //==============================================================================
4097 #define __CONFIG1L 0x300000
4098 #define __CONFIG1H 0x300001
4099 #define __CONFIG2L 0x300002
4100 #define __CONFIG2H 0x300003
4101 #define __CONFIG3H 0x300005
4102 #define __CONFIG4L 0x300006
4103 #define __CONFIG5L 0x300008
4104 #define __CONFIG5H 0x300009
4105 #define __CONFIG6L 0x30000A
4106 #define __CONFIG6H 0x30000B
4107 #define __CONFIG7L 0x30000C
4108 #define __CONFIG7H 0x30000D
4110 //----------------------------- CONFIG1L Options -------------------------------
4112 #define _PLLDIV_1_1L 0xF8 // No prescale (4 MHz oscillator input drives PLL directly).
4113 #define _PLLDIV_2_1L 0xF9 // Divide by 2 (8 MHz oscillator input).
4114 #define _PLLDIV_3_1L 0xFA // Divide by 3 (12 MHz oscillator input).
4115 #define _PLLDIV_4_1L 0xFB // Divide by 4 (16 MHz oscillator input).
4116 #define _PLLDIV_5_1L 0xFC // Divide by 5 (20 MHz oscillator input).
4117 #define _PLLDIV_6_1L 0xFD // Divide by 6 (24 MHz oscillator input).
4118 #define _PLLDIV_10_1L 0xFE // Divide by 10 (40 MHz oscillator input).
4119 #define _PLLDIV_12_1L 0xFF // Divide by 12 (48 MHz oscillator input).
4120 #define _CPUDIV_OSC1_PLL2_1L 0xE7 // [Primary Oscillator Src: /1][96 MHz PLL Src: /2].
4121 #define _CPUDIV_OSC2_PLL3_1L 0xEF // [Primary Oscillator Src: /2][96 MHz PLL Src: /3].
4122 #define _CPUDIV_OSC3_PLL4_1L 0xF7 // [Primary Oscillator Src: /3][96 MHz PLL Src: /4].
4123 #define _CPUDIV_OSC4_PLL6_1L 0xFF // [Primary Oscillator Src: /4][96 MHz PLL Src: /6].
4124 #define _USBDIV_1_1L 0xDF // USB clock source comes directly from the primary oscillator block with no postscale.
4125 #define _USBDIV_2_1L 0xFF // USB clock source comes from the 96 MHz PLL divided by 2.
4127 //----------------------------- CONFIG1H Options -------------------------------
4129 #define _FOSC_XT_XT_1H 0xF0 // XT oscillator (XT).
4130 #define _FOSC_XTPLL_XT_1H 0xF2 // XT oscillator, PLL enabled (XTPLL).
4131 #define _FOSC_ECIO_EC_1H 0xF4 // EC oscillator, port function on RA6 (ECIO).
4132 #define _FOSC_EC_EC_1H 0xF5 // EC oscillator, CLKO function on RA6 (EC).
4133 #define _FOSC_ECPLLIO_EC_1H 0xF6 // EC oscillator, PLL enabled, port function on RA6 (ECPIO).
4134 #define _FOSC_ECPLL_EC_1H 0xF7 // EC oscillator, PLL enabled, CLKO function on RA6 (ECPLL).
4135 #define _FOSC_INTOSCIO_EC_1H 0xF8 // Internal oscillator, port function on RA6, EC used by USB (INTIO).
4136 #define _FOSC_INTOSC_EC_1H 0xF9 // Internal oscillator, CLKO function on RA6, EC used by USB (INTCKO).
4137 #define _FOSC_INTOSC_XT_1H 0xFA // Internal oscillator, XT used by USB (INTXT).
4138 #define _FOSC_INTOSC_HS_1H 0xFB // Internal oscillator, HS oscillator used by USB (INTHS).
4139 #define _FOSC_HS_1H 0xFC // HS oscillator (HS).
4140 #define _FOSC_HSPLL_HS_1H 0xFE // HS oscillator, PLL enabled (HSPLL).
4141 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
4142 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
4143 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
4144 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
4146 //----------------------------- CONFIG2L Options -------------------------------
4148 #define _PWRT_ON_2L 0xFE // PWRT enabled.
4149 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
4150 #define _BOR_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
4151 #define _BOR_SOFT_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
4152 #define _BOR_ON_ACTIVE_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
4153 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
4154 #define _BORV_0_2L 0xE7 // Maximum setting.
4155 #define _BORV_1_2L 0xEF
4156 #define _BORV_2_2L 0xF7
4157 #define _BORV_3_2L 0xFF // Minimum setting.
4158 #define _VREGEN_OFF_2L 0xDF // USB voltage regulator disabled.
4159 #define _VREGEN_ON_2L 0xFF // USB voltage regulator enabled.
4161 //----------------------------- CONFIG2H Options -------------------------------
4163 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
4164 #define _WDT_ON_2H 0xFF // WDT enabled.
4165 #define _WDTPS_1_2H 0xE1 // 1:1.
4166 #define _WDTPS_2_2H 0xE3 // 1:2.
4167 #define _WDTPS_4_2H 0xE5 // 1:4.
4168 #define _WDTPS_8_2H 0xE7 // 1:8.
4169 #define _WDTPS_16_2H 0xE9 // 1:16.
4170 #define _WDTPS_32_2H 0xEB // 1:32.
4171 #define _WDTPS_64_2H 0xED // 1:64.
4172 #define _WDTPS_128_2H 0xEF // 1:128.
4173 #define _WDTPS_256_2H 0xF1 // 1:256.
4174 #define _WDTPS_512_2H 0xF3 // 1:512.
4175 #define _WDTPS_1024_2H 0xF5 // 1:1024.
4176 #define _WDTPS_2048_2H 0xF7 // 1:2048.
4177 #define _WDTPS_4096_2H 0xF9 // 1:4096.
4178 #define _WDTPS_8192_2H 0xFB // 1:8192.
4179 #define _WDTPS_16384_2H 0xFD // 1:16384.
4180 #define _WDTPS_32768_2H 0xFF // 1:32768.
4182 //----------------------------- CONFIG3H Options -------------------------------
4184 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RB3.
4185 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4186 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
4187 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
4188 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
4189 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
4190 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR pin disabled.
4191 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
4193 //----------------------------- CONFIG4L Options -------------------------------
4195 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
4196 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
4197 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
4198 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
4199 #define _ICPRT_OFF_4L 0xDF // ICPORT disabled.
4200 #define _ICPRT_ON_4L 0xFF // ICPORT enabled.
4201 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
4202 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
4203 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
4204 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
4206 //----------------------------- CONFIG5L Options -------------------------------
4208 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) is code-protected.
4209 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) is not code-protected.
4210 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) is code-protected.
4211 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) is not code-protected.
4212 #define _CP2_ON_5L 0xFB // Block 2 (004000-005FFFh) is code-protected.
4213 #define _CP2_OFF_5L 0xFF // Block 2 (004000-005FFFh) is not code-protected.
4215 //----------------------------- CONFIG5H Options -------------------------------
4217 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) is code-protected.
4218 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) is not code-protected.
4219 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
4220 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
4222 //----------------------------- CONFIG6L Options -------------------------------
4224 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) is write-protected.
4225 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) is not write-protected.
4226 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) is write-protected.
4227 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) is not write-protected.
4228 #define _WRT2_ON_6L 0xFB // Block 2 (004000-005FFFh) is write-protected.
4229 #define _WRT2_OFF_6L 0xFF // Block 2 (004000-005FFFh) is not write-protected.
4231 //----------------------------- CONFIG6H Options -------------------------------
4233 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
4234 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
4235 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) is write-protected.
4236 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) is not write-protected.
4237 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
4238 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
4240 //----------------------------- CONFIG7L Options -------------------------------
4242 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) is protected from table reads executed in other blocks.
4243 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) is not protected from table reads executed in other blocks.
4244 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) is protected from table reads executed in other blocks.
4245 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks.
4246 #define _EBTR2_ON_7L 0xFB // Block 2 (004000-005FFFh) is protected from table reads executed in other blocks.
4247 #define _EBTR2_OFF_7L 0xFF // Block 2 (004000-005FFFh) is not protected from table reads executed in other blocks.
4249 //----------------------------- CONFIG7H Options -------------------------------
4251 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) is protected from table reads executed in other blocks.
4252 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) is not protected from table reads executed in other blocks.
4254 //==============================================================================
4256 #define __DEVID1 0x3FFFFE
4257 #define __DEVID2 0x3FFFFF
4259 #define __IDLOC0 0x200000
4260 #define __IDLOC1 0x200001
4261 #define __IDLOC2 0x200002
4262 #define __IDLOC3 0x200003
4263 #define __IDLOC4 0x200004
4264 #define __IDLOC5 0x200005
4265 #define __IDLOC6 0x200006
4266 #define __IDLOC7 0x200007
4268 #endif // #ifndef __PIC18F4458_H__