2 * This declarations of the PIC18F4525 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:47 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F4525_H__
26 #define __PIC18F4525_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_RA1 0x02
121 #define _PORTA_RA2 0x04
122 #define _PORTA_RA3 0x08
123 #define _PORTA_RA4 0x10
124 #define _PORTA_T0CKI 0x10
125 #define _PORTA_RA5 0x20
126 #define _PORTA_AN4 0x20
127 #define _PORTA_SS 0x20
128 #define _PORTA_NOT_SS 0x20
129 #define _PORTA_LVDIN 0x20
130 #define _PORTA_HLVDIN 0x20
131 #define _PORTA_RA6 0x40
132 #define _PORTA_RA7 0x80
134 //==============================================================================
137 //==============================================================================
140 extern __at(0x0F81) __sfr PORTB
;
193 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
195 #define _PORTB_RB0 0x01
196 #define _PORTB_INT0 0x01
197 #define _PORTB_AN12 0x01
198 #define _PORTB_RB1 0x02
199 #define _PORTB_INT1 0x02
200 #define _PORTB_AN10 0x02
201 #define _PORTB_RB2 0x04
202 #define _PORTB_INT2 0x04
203 #define _PORTB_AN8 0x04
204 #define _PORTB_RB3 0x08
205 #define _PORTB_CCP2 0x08
206 #define _PORTB_AN9 0x08
207 #define _PORTB_RB4 0x10
208 #define _PORTB_KBI0 0x10
209 #define _PORTB_AN11 0x10
210 #define _PORTB_RB5 0x20
211 #define _PORTB_KBI1 0x20
212 #define _PORTB_PGM 0x20
213 #define _PORTB_RB6 0x40
214 #define _PORTB_KBI2 0x40
215 #define _PORTB_PGC 0x40
216 #define _PORTB_RB7 0x80
217 #define _PORTB_KBI3 0x80
218 #define _PORTB_PGD 0x80
220 //==============================================================================
223 //==============================================================================
226 extern __at(0x0F82) __sfr PORTC
;
279 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
281 #define _PORTC_RC0 0x01
282 #define _PORTC_T1OSO 0x01
283 #define _PORTC_T13CKI 0x01
284 #define _PORTC_T1CKI 0x01
285 #define _PORTC_RC1 0x02
286 #define _PORTC_T1OSI 0x02
287 #define _PORTC_CCP2 0x02
288 #define _PORTC_RC2 0x04
289 #define _PORTC_CCP1 0x04
290 #define _PORTC_RC3 0x08
291 #define _PORTC_SCK 0x08
292 #define _PORTC_SCL 0x08
293 #define _PORTC_RC4 0x10
294 #define _PORTC_SDI 0x10
295 #define _PORTC_SDA 0x10
296 #define _PORTC_RC5 0x20
297 #define _PORTC_SDO 0x20
298 #define _PORTC_RC6 0x40
299 #define _PORTC_TX 0x40
300 #define _PORTC_CK 0x40
301 #define _PORTC_RC7 0x80
302 #define _PORTC_RX 0x80
304 //==============================================================================
307 //==============================================================================
310 extern __at(0x0F83) __sfr PORTD
;
351 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
353 #define _PORTD_RD0 0x01
354 #define _PORTD_PSP0 0x01
355 #define _PORTD_RD1 0x02
356 #define _PORTD_PSP1 0x02
357 #define _PORTD_RD2 0x04
358 #define _PORTD_PSP2 0x04
359 #define _PORTD_RD3 0x08
360 #define _PORTD_PSP3 0x08
361 #define _PORTD_RD4 0x10
362 #define _PORTD_PSP4 0x10
363 #define _PORTD_RD5 0x20
364 #define _PORTD_PSP5 0x20
365 #define _PORTD_P1B 0x20
366 #define _PORTD_RD6 0x40
367 #define _PORTD_PSP6 0x40
368 #define _PORTD_P1C 0x40
369 #define _PORTD_RD7 0x80
370 #define _PORTD_PSP7 0x80
371 #define _PORTD_P1D 0x80
373 //==============================================================================
376 //==============================================================================
379 extern __at(0x0F84) __sfr PORTE
;
412 unsigned NOT_MCLR
: 1;
438 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
440 #define _PORTE_RE0 0x01
441 #define _PORTE_RD 0x01
442 #define _PORTE_NOT_RD 0x01
443 #define _PORTE_AN5 0x01
444 #define _PORTE_RE1 0x02
445 #define _PORTE_WR 0x02
446 #define _PORTE_NOT_WR 0x02
447 #define _PORTE_AN6 0x02
448 #define _PORTE_RE2 0x04
449 #define _PORTE_CS 0x04
450 #define _PORTE_NOT_CS 0x04
451 #define _PORTE_AN7 0x04
452 #define _PORTE_RE3 0x08
453 #define _PORTE_MCLR 0x08
454 #define _PORTE_NOT_MCLR 0x08
455 #define _PORTE_VPP 0x08
457 //==============================================================================
460 //==============================================================================
463 extern __at(0x0F89) __sfr LATA
;
477 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
488 //==============================================================================
491 //==============================================================================
494 extern __at(0x0F8A) __sfr LATB
;
508 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F8B) __sfr LATC
;
539 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
550 //==============================================================================
553 //==============================================================================
556 extern __at(0x0F8C) __sfr LATD
;
570 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
581 //==============================================================================
584 //==============================================================================
587 extern __at(0x0F8D) __sfr LATE
;
610 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
616 //==============================================================================
619 //==============================================================================
622 extern __at(0x0F92) __sfr DDRA
;
651 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
670 //==============================================================================
673 //==============================================================================
676 extern __at(0x0F92) __sfr TRISA
;
705 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
707 #define _TRISA_TRISA0 0x01
708 #define _TRISA_RA0 0x01
709 #define _TRISA_TRISA1 0x02
710 #define _TRISA_RA1 0x02
711 #define _TRISA_TRISA2 0x04
712 #define _TRISA_RA2 0x04
713 #define _TRISA_TRISA3 0x08
714 #define _TRISA_RA3 0x08
715 #define _TRISA_TRISA4 0x10
716 #define _TRISA_RA4 0x10
717 #define _TRISA_TRISA5 0x20
718 #define _TRISA_RA5 0x20
719 #define _TRISA_TRISA6 0x40
720 #define _TRISA_RA6 0x40
721 #define _TRISA_TRISA7 0x80
722 #define _TRISA_RA7 0x80
724 //==============================================================================
727 //==============================================================================
730 extern __at(0x0F93) __sfr DDRB
;
759 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
778 //==============================================================================
781 //==============================================================================
784 extern __at(0x0F93) __sfr TRISB
;
813 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
815 #define _TRISB_TRISB0 0x01
816 #define _TRISB_RB0 0x01
817 #define _TRISB_TRISB1 0x02
818 #define _TRISB_RB1 0x02
819 #define _TRISB_TRISB2 0x04
820 #define _TRISB_RB2 0x04
821 #define _TRISB_TRISB3 0x08
822 #define _TRISB_RB3 0x08
823 #define _TRISB_TRISB4 0x10
824 #define _TRISB_RB4 0x10
825 #define _TRISB_TRISB5 0x20
826 #define _TRISB_RB5 0x20
827 #define _TRISB_TRISB6 0x40
828 #define _TRISB_RB6 0x40
829 #define _TRISB_TRISB7 0x80
830 #define _TRISB_RB7 0x80
832 //==============================================================================
835 //==============================================================================
838 extern __at(0x0F94) __sfr DDRC
;
867 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
886 //==============================================================================
889 //==============================================================================
892 extern __at(0x0F94) __sfr TRISC
;
921 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
923 #define _TRISC_TRISC0 0x01
924 #define _TRISC_RC0 0x01
925 #define _TRISC_TRISC1 0x02
926 #define _TRISC_RC1 0x02
927 #define _TRISC_TRISC2 0x04
928 #define _TRISC_RC2 0x04
929 #define _TRISC_TRISC3 0x08
930 #define _TRISC_RC3 0x08
931 #define _TRISC_TRISC4 0x10
932 #define _TRISC_RC4 0x10
933 #define _TRISC_TRISC5 0x20
934 #define _TRISC_RC5 0x20
935 #define _TRISC_TRISC6 0x40
936 #define _TRISC_RC6 0x40
937 #define _TRISC_TRISC7 0x80
938 #define _TRISC_RC7 0x80
940 //==============================================================================
943 //==============================================================================
946 extern __at(0x0F95) __sfr DDRD
;
975 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
994 //==============================================================================
997 //==============================================================================
1000 extern __at(0x0F95) __sfr TRISD
;
1006 unsigned TRISD0
: 1;
1007 unsigned TRISD1
: 1;
1008 unsigned TRISD2
: 1;
1009 unsigned TRISD3
: 1;
1010 unsigned TRISD4
: 1;
1011 unsigned TRISD5
: 1;
1012 unsigned TRISD6
: 1;
1013 unsigned TRISD7
: 1;
1029 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1031 #define _TRISD_TRISD0 0x01
1032 #define _TRISD_RD0 0x01
1033 #define _TRISD_TRISD1 0x02
1034 #define _TRISD_RD1 0x02
1035 #define _TRISD_TRISD2 0x04
1036 #define _TRISD_RD2 0x04
1037 #define _TRISD_TRISD3 0x08
1038 #define _TRISD_RD3 0x08
1039 #define _TRISD_TRISD4 0x10
1040 #define _TRISD_RD4 0x10
1041 #define _TRISD_TRISD5 0x20
1042 #define _TRISD_RD5 0x20
1043 #define _TRISD_TRISD6 0x40
1044 #define _TRISD_RD6 0x40
1045 #define _TRISD_TRISD7 0x80
1046 #define _TRISD_RD7 0x80
1048 //==============================================================================
1051 //==============================================================================
1054 extern __at(0x0F96) __sfr DDRE
;
1060 unsigned TRISE0
: 1;
1061 unsigned TRISE1
: 1;
1062 unsigned TRISE2
: 1;
1064 unsigned PSPMODE
: 1;
1095 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1097 #define _TRISE0 0x01
1099 #define _TRISE1 0x02
1101 #define _TRISE2 0x04
1104 #define _PSPMODE 0x10
1109 //==============================================================================
1112 //==============================================================================
1115 extern __at(0x0F96) __sfr TRISE
;
1121 unsigned TRISE0
: 1;
1122 unsigned TRISE1
: 1;
1123 unsigned TRISE2
: 1;
1125 unsigned PSPMODE
: 1;
1156 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1158 #define _TRISE_TRISE0 0x01
1159 #define _TRISE_RE0 0x01
1160 #define _TRISE_TRISE1 0x02
1161 #define _TRISE_RE1 0x02
1162 #define _TRISE_TRISE2 0x04
1163 #define _TRISE_RE2 0x04
1164 #define _TRISE_RE3 0x08
1165 #define _TRISE_PSPMODE 0x10
1166 #define _TRISE_IBOV 0x20
1167 #define _TRISE_OBF 0x40
1168 #define _TRISE_IBF 0x80
1170 //==============================================================================
1173 //==============================================================================
1176 extern __at(0x0F9B) __sfr OSCTUNE
;
1189 unsigned INTSRC
: 1;
1199 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1207 #define _INTSRC 0x80
1209 //==============================================================================
1212 //==============================================================================
1215 extern __at(0x0F9D) __sfr PIE1
;
1219 unsigned TMR1IE
: 1;
1220 unsigned TMR2IE
: 1;
1221 unsigned CCP1IE
: 1;
1229 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1231 #define _TMR1IE 0x01
1232 #define _TMR2IE 0x02
1233 #define _CCP1IE 0x04
1240 //==============================================================================
1243 //==============================================================================
1246 extern __at(0x0F9E) __sfr PIR1
;
1250 unsigned TMR1IF
: 1;
1251 unsigned TMR2IF
: 1;
1252 unsigned CCP1IF
: 1;
1260 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1262 #define _TMR1IF 0x01
1263 #define _TMR2IF 0x02
1264 #define _CCP1IF 0x04
1271 //==============================================================================
1274 //==============================================================================
1277 extern __at(0x0F9F) __sfr IPR1
;
1281 unsigned TMR1IP
: 1;
1282 unsigned TMR2IP
: 1;
1283 unsigned CCP1IP
: 1;
1291 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1293 #define _TMR1IP 0x01
1294 #define _TMR2IP 0x02
1295 #define _CCP1IP 0x04
1302 //==============================================================================
1305 //==============================================================================
1308 extern __at(0x0FA0) __sfr PIE2
;
1314 unsigned CCP2IE
: 1;
1315 unsigned TMR3IE
: 1;
1316 unsigned HLVDIE
: 1;
1321 unsigned OSCFIE
: 1;
1337 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1339 #define _CCP2IE 0x01
1340 #define _TMR3IE 0x02
1341 #define _HLVDIE 0x04
1346 #define _OSCFIE 0x80
1348 //==============================================================================
1351 //==============================================================================
1354 extern __at(0x0FA1) __sfr PIR2
;
1360 unsigned CCP2IF
: 1;
1361 unsigned TMR3IF
: 1;
1362 unsigned HLVDIF
: 1;
1367 unsigned OSCFIF
: 1;
1383 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1385 #define _CCP2IF 0x01
1386 #define _TMR3IF 0x02
1387 #define _HLVDIF 0x04
1392 #define _OSCFIF 0x80
1394 //==============================================================================
1397 //==============================================================================
1400 extern __at(0x0FA2) __sfr IPR2
;
1406 unsigned CCP2IP
: 1;
1407 unsigned TMR3IP
: 1;
1408 unsigned HLVDIP
: 1;
1413 unsigned OSCFIP
: 1;
1429 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1431 #define _CCP2IP 0x01
1432 #define _TMR3IP 0x02
1433 #define _HLVDIP 0x04
1438 #define _OSCFIP 0x80
1440 //==============================================================================
1443 //==============================================================================
1446 extern __at(0x0FA6) __sfr EECON1
;
1460 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1470 //==============================================================================
1472 extern __at(0x0FA7) __sfr EECON2
;
1473 extern __at(0x0FA8) __sfr EEDATA
;
1474 extern __at(0x0FA9) __sfr EEADR
;
1475 extern __at(0x0FAA) __sfr EEADRH
;
1477 //==============================================================================
1480 extern __at(0x0FAB) __sfr RCSTA
;
1509 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1521 //==============================================================================
1524 //==============================================================================
1527 extern __at(0x0FAC) __sfr TXSTA
;
1541 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1552 //==============================================================================
1554 extern __at(0x0FAD) __sfr TXREG
;
1555 extern __at(0x0FAE) __sfr RCREG
;
1556 extern __at(0x0FAF) __sfr SPBRG
;
1557 extern __at(0x0FB0) __sfr SPBRGH
;
1559 //==============================================================================
1562 extern __at(0x0FB1) __sfr T3CON
;
1568 unsigned TMR3ON
: 1;
1569 unsigned TMR3CS
: 1;
1570 unsigned NOT_T3SYNC
: 1;
1571 unsigned T3CCP1
: 1;
1572 unsigned T3CKPS0
: 1;
1573 unsigned T3CKPS1
: 1;
1574 unsigned T3CCP2
: 1;
1582 unsigned T3SYNC
: 1;
1593 unsigned T3CKPS
: 2;
1598 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1600 #define _T3CON_TMR3ON 0x01
1601 #define _T3CON_TMR3CS 0x02
1602 #define _T3CON_NOT_T3SYNC 0x04
1603 #define _T3CON_T3SYNC 0x04
1604 #define _T3CON_T3CCP1 0x08
1605 #define _T3CON_T3CKPS0 0x10
1606 #define _T3CON_T3CKPS1 0x20
1607 #define _T3CON_T3CCP2 0x40
1608 #define _T3CON_RD16 0x80
1610 //==============================================================================
1612 extern __at(0x0FB2) __sfr TMR3
;
1613 extern __at(0x0FB2) __sfr TMR3L
;
1614 extern __at(0x0FB3) __sfr TMR3H
;
1616 //==============================================================================
1619 extern __at(0x0FB4) __sfr CMCON
;
1642 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1653 //==============================================================================
1656 //==============================================================================
1659 extern __at(0x0FB5) __sfr CVRCON
;
1682 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1693 //==============================================================================
1696 //==============================================================================
1699 extern __at(0x0FB6) __sfr ECCP1AS
;
1705 unsigned PSSBD0
: 1;
1706 unsigned PSSBD1
: 1;
1707 unsigned PSSAC0
: 1;
1708 unsigned PSSAC1
: 1;
1709 unsigned ECCPAS0
: 1;
1710 unsigned ECCPAS1
: 1;
1711 unsigned ECCPAS2
: 1;
1712 unsigned ECCPASE
: 1;
1731 unsigned ECCPAS
: 3;
1736 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1738 #define _PSSBD0 0x01
1739 #define _PSSBD1 0x02
1740 #define _PSSAC0 0x04
1741 #define _PSSAC1 0x08
1742 #define _ECCPAS0 0x10
1743 #define _ECCPAS1 0x20
1744 #define _ECCPAS2 0x40
1745 #define _ECCPASE 0x80
1747 //==============================================================================
1750 //==============================================================================
1753 extern __at(0x0FB6) __sfr ECCPAS
;
1759 unsigned PSSBD0
: 1;
1760 unsigned PSSBD1
: 1;
1761 unsigned PSSAC0
: 1;
1762 unsigned PSSAC1
: 1;
1763 unsigned ECCPAS0
: 1;
1764 unsigned ECCPAS1
: 1;
1765 unsigned ECCPAS2
: 1;
1766 unsigned ECCPASE
: 1;
1785 unsigned ECCPAS
: 3;
1790 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1792 #define _ECCPAS_PSSBD0 0x01
1793 #define _ECCPAS_PSSBD1 0x02
1794 #define _ECCPAS_PSSAC0 0x04
1795 #define _ECCPAS_PSSAC1 0x08
1796 #define _ECCPAS_ECCPAS0 0x10
1797 #define _ECCPAS_ECCPAS1 0x20
1798 #define _ECCPAS_ECCPAS2 0x40
1799 #define _ECCPAS_ECCPASE 0x80
1801 //==============================================================================
1804 //==============================================================================
1807 extern __at(0x0FB7) __sfr PWM1CON
;
1830 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1841 //==============================================================================
1844 //==============================================================================
1847 extern __at(0x0FB8) __sfr BAUDCON
;
1860 unsigned ABDOVF
: 1;
1876 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1887 #define _ABDOVF 0x80
1889 //==============================================================================
1892 //==============================================================================
1895 extern __at(0x0FB8) __sfr BAUDCTL
;
1908 unsigned ABDOVF
: 1;
1924 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1926 #define _BAUDCTL_ABDEN 0x01
1927 #define _BAUDCTL_WUE 0x02
1928 #define _BAUDCTL_BRG16 0x08
1929 #define _BAUDCTL_TXCKP 0x10
1930 #define _BAUDCTL_SCKP 0x10
1931 #define _BAUDCTL_RXDTP 0x20
1932 #define _BAUDCTL_RXCKP 0x20
1933 #define _BAUDCTL_RCIDL 0x40
1934 #define _BAUDCTL_RCMT 0x40
1935 #define _BAUDCTL_ABDOVF 0x80
1937 //==============================================================================
1940 //==============================================================================
1943 extern __at(0x0FBA) __sfr CCP2CON
;
1949 unsigned CCP2M0
: 1;
1950 unsigned CCP2M1
: 1;
1951 unsigned CCP2M2
: 1;
1952 unsigned CCP2M3
: 1;
1985 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1987 #define _CCP2M0 0x01
1988 #define _CCP2M1 0x02
1989 #define _CCP2M2 0x04
1990 #define _CCP2M3 0x08
1996 //==============================================================================
1998 extern __at(0x0FBB) __sfr CCPR2
;
1999 extern __at(0x0FBB) __sfr CCPR2L
;
2000 extern __at(0x0FBC) __sfr CCPR2H
;
2002 //==============================================================================
2005 extern __at(0x0FBD) __sfr CCP1CON
;
2011 unsigned CCP1M0
: 1;
2012 unsigned CCP1M1
: 1;
2013 unsigned CCP1M2
: 1;
2014 unsigned CCP1M3
: 1;
2053 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2055 #define _CCP1M0 0x01
2056 #define _CCP1M1 0x02
2057 #define _CCP1M2 0x04
2058 #define _CCP1M3 0x08
2066 //==============================================================================
2068 extern __at(0x0FBE) __sfr CCPR1
;
2069 extern __at(0x0FBE) __sfr CCPR1L
;
2070 extern __at(0x0FBF) __sfr CCPR1H
;
2072 //==============================================================================
2075 extern __at(0x0FC0) __sfr ADCON2
;
2105 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2115 //==============================================================================
2118 //==============================================================================
2121 extern __at(0x0FC1) __sfr ADCON1
;
2151 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2160 //==============================================================================
2163 //==============================================================================
2166 extern __at(0x0FC2) __sfr ADCON0
;
2173 unsigned GO_NOT_DONE
: 1;
2209 unsigned NOT_DONE
: 1;
2221 unsigned GO_DONE
: 1;
2238 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2241 #define _GO_NOT_DONE 0x02
2244 #define _NOT_DONE 0x02
2245 #define _GO_DONE 0x02
2251 //==============================================================================
2253 extern __at(0x0FC3) __sfr ADRES
;
2254 extern __at(0x0FC3) __sfr ADRESL
;
2255 extern __at(0x0FC4) __sfr ADRESH
;
2257 //==============================================================================
2260 extern __at(0x0FC5) __sfr SSPCON2
;
2270 unsigned ACKSTAT
: 1;
2274 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2282 #define _ACKSTAT 0x40
2285 //==============================================================================
2288 //==============================================================================
2291 extern __at(0x0FC6) __sfr SSPCON1
;
2314 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2325 //==============================================================================
2328 //==============================================================================
2331 extern __at(0x0FC7) __sfr SSPSTAT
;
2339 unsigned R_NOT_W
: 1;
2342 unsigned D_NOT_A
: 1;
2387 unsigned NOT_WRITE
: 1;
2390 unsigned NOT_ADDRESS
: 1;
2396 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2400 #define _R_NOT_W 0x04
2404 #define _NOT_WRITE 0x04
2407 #define _D_NOT_A 0x20
2411 #define _NOT_ADDRESS 0x20
2415 //==============================================================================
2417 extern __at(0x0FC8) __sfr SSPADD
;
2418 extern __at(0x0FC9) __sfr SSPBUF
;
2420 //==============================================================================
2423 extern __at(0x0FCA) __sfr T2CON
;
2429 unsigned T2CKPS0
: 1;
2430 unsigned T2CKPS1
: 1;
2431 unsigned TMR2ON
: 1;
2432 unsigned T2OUTPS0
: 1;
2433 unsigned T2OUTPS1
: 1;
2434 unsigned T2OUTPS2
: 1;
2435 unsigned T2OUTPS3
: 1;
2444 unsigned TOUTPS0
: 1;
2445 unsigned TOUTPS1
: 1;
2446 unsigned TOUTPS2
: 1;
2447 unsigned TOUTPS3
: 1;
2453 unsigned T2CKPS
: 2;
2460 unsigned T2OUTPS
: 4;
2467 unsigned TOUTPS
: 4;
2472 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2474 #define _T2CKPS0 0x01
2475 #define _T2CKPS1 0x02
2476 #define _TMR2ON 0x04
2477 #define _T2OUTPS0 0x08
2478 #define _TOUTPS0 0x08
2479 #define _T2OUTPS1 0x10
2480 #define _TOUTPS1 0x10
2481 #define _T2OUTPS2 0x20
2482 #define _TOUTPS2 0x20
2483 #define _T2OUTPS3 0x40
2484 #define _TOUTPS3 0x40
2486 //==============================================================================
2488 extern __at(0x0FCB) __sfr PR2
;
2489 extern __at(0x0FCC) __sfr TMR2
;
2491 //==============================================================================
2494 extern __at(0x0FCD) __sfr T1CON
;
2500 unsigned TMR1ON
: 1;
2501 unsigned TMR1CS
: 1;
2502 unsigned NOT_T1SYNC
: 1;
2503 unsigned T1OSCEN
: 1;
2504 unsigned T1CKPS0
: 1;
2505 unsigned T1CKPS1
: 1;
2514 unsigned T1SYNC
: 1;
2525 unsigned T1CKPS
: 2;
2530 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2532 #define _TMR1ON 0x01
2533 #define _TMR1CS 0x02
2534 #define _NOT_T1SYNC 0x04
2535 #define _T1SYNC 0x04
2536 #define _T1OSCEN 0x08
2537 #define _T1CKPS0 0x10
2538 #define _T1CKPS1 0x20
2542 //==============================================================================
2544 extern __at(0x0FCE) __sfr TMR1
;
2545 extern __at(0x0FCE) __sfr TMR1L
;
2546 extern __at(0x0FCF) __sfr TMR1H
;
2548 //==============================================================================
2551 extern __at(0x0FD0) __sfr RCON
;
2557 unsigned NOT_BOR
: 1;
2558 unsigned NOT_POR
: 1;
2559 unsigned NOT_PD
: 1;
2560 unsigned NOT_TO
: 1;
2561 unsigned NOT_RI
: 1;
2563 unsigned SBOREN
: 1;
2580 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2582 #define _NOT_BOR 0x01
2584 #define _NOT_POR 0x02
2586 #define _NOT_PD 0x04
2588 #define _NOT_TO 0x08
2590 #define _NOT_RI 0x10
2592 #define _SBOREN 0x40
2595 //==============================================================================
2598 //==============================================================================
2601 extern __at(0x0FD1) __sfr WDTCON
;
2607 unsigned SWDTEN
: 1;
2630 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2632 #define _SWDTEN 0x01
2635 //==============================================================================
2638 //==============================================================================
2641 extern __at(0x0FD2) __sfr HLVDCON
;
2647 unsigned HLVDL0
: 1;
2648 unsigned HLVDL1
: 1;
2649 unsigned HLVDL2
: 1;
2650 unsigned HLVDL3
: 1;
2651 unsigned HLVDEN
: 1;
2654 unsigned VDIRMAG
: 1;
2700 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2702 #define _HLVDL0 0x01
2705 #define _HLVDL1 0x02
2708 #define _HLVDL2 0x04
2711 #define _HLVDL3 0x08
2714 #define _HLVDEN 0x10
2719 #define _VDIRMAG 0x80
2721 //==============================================================================
2724 //==============================================================================
2727 extern __at(0x0FD2) __sfr LVDCON
;
2733 unsigned HLVDL0
: 1;
2734 unsigned HLVDL1
: 1;
2735 unsigned HLVDL2
: 1;
2736 unsigned HLVDL3
: 1;
2737 unsigned HLVDEN
: 1;
2740 unsigned VDIRMAG
: 1;
2786 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2788 #define _LVDCON_HLVDL0 0x01
2789 #define _LVDCON_LVDL0 0x01
2790 #define _LVDCON_LVV0 0x01
2791 #define _LVDCON_HLVDL1 0x02
2792 #define _LVDCON_LVDL1 0x02
2793 #define _LVDCON_LVV1 0x02
2794 #define _LVDCON_HLVDL2 0x04
2795 #define _LVDCON_LVDL2 0x04
2796 #define _LVDCON_LVV2 0x04
2797 #define _LVDCON_HLVDL3 0x08
2798 #define _LVDCON_LVDL3 0x08
2799 #define _LVDCON_LVV3 0x08
2800 #define _LVDCON_HLVDEN 0x10
2801 #define _LVDCON_LVDEN 0x10
2802 #define _LVDCON_IVRST 0x20
2803 #define _LVDCON_IRVST 0x20
2804 #define _LVDCON_BGST 0x20
2805 #define _LVDCON_VDIRMAG 0x80
2807 //==============================================================================
2810 //==============================================================================
2813 extern __at(0x0FD3) __sfr OSCCON
;
2855 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2867 //==============================================================================
2870 //==============================================================================
2873 extern __at(0x0FD5) __sfr T0CON
;
2885 unsigned T08BIT
: 1;
2886 unsigned TMR0ON
: 1;
2897 unsigned T016BIT
: 1;
2908 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2916 #define _T08BIT 0x40
2917 #define _T016BIT 0x40
2918 #define _TMR0ON 0x80
2920 //==============================================================================
2922 extern __at(0x0FD6) __sfr TMR0
;
2923 extern __at(0x0FD6) __sfr TMR0L
;
2924 extern __at(0x0FD7) __sfr TMR0H
;
2926 //==============================================================================
2929 extern __at(0x0FD8) __sfr STATUS
;
2943 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2951 //==============================================================================
2953 extern __at(0x0FD9) __sfr FSR2L
;
2954 extern __at(0x0FDA) __sfr FSR2H
;
2955 extern __at(0x0FDB) __sfr PLUSW2
;
2956 extern __at(0x0FDC) __sfr PREINC2
;
2957 extern __at(0x0FDD) __sfr POSTDEC2
;
2958 extern __at(0x0FDE) __sfr POSTINC2
;
2959 extern __at(0x0FDF) __sfr INDF2
;
2960 extern __at(0x0FE0) __sfr BSR
;
2961 extern __at(0x0FE1) __sfr FSR1L
;
2962 extern __at(0x0FE2) __sfr FSR1H
;
2963 extern __at(0x0FE3) __sfr PLUSW1
;
2964 extern __at(0x0FE4) __sfr PREINC1
;
2965 extern __at(0x0FE5) __sfr POSTDEC1
;
2966 extern __at(0x0FE6) __sfr POSTINC1
;
2967 extern __at(0x0FE7) __sfr INDF1
;
2968 extern __at(0x0FE8) __sfr WREG
;
2969 extern __at(0x0FE9) __sfr FSR0L
;
2970 extern __at(0x0FEA) __sfr FSR0H
;
2971 extern __at(0x0FEB) __sfr PLUSW0
;
2972 extern __at(0x0FEC) __sfr PREINC0
;
2973 extern __at(0x0FED) __sfr POSTDEC0
;
2974 extern __at(0x0FEE) __sfr POSTINC0
;
2975 extern __at(0x0FEF) __sfr INDF0
;
2977 //==============================================================================
2980 extern __at(0x0FF0) __sfr INTCON3
;
2986 unsigned INT1IF
: 1;
2987 unsigned INT2IF
: 1;
2989 unsigned INT1IE
: 1;
2990 unsigned INT2IE
: 1;
2992 unsigned INT1IP
: 1;
2993 unsigned INT2IP
: 1;
3009 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3011 #define _INT1IF 0x01
3013 #define _INT2IF 0x02
3015 #define _INT1IE 0x08
3017 #define _INT2IE 0x10
3019 #define _INT1IP 0x40
3021 #define _INT2IP 0x80
3024 //==============================================================================
3027 //==============================================================================
3030 extern __at(0x0FF1) __sfr INTCON2
;
3038 unsigned TMR0IP
: 1;
3040 unsigned INTEDG2
: 1;
3041 unsigned INTEDG1
: 1;
3042 unsigned INTEDG0
: 1;
3043 unsigned NOT_RBPU
: 1;
3059 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3062 #define _TMR0IP 0x04
3063 #define _INTEDG2 0x10
3064 #define _INTEDG1 0x20
3065 #define _INTEDG0 0x40
3066 #define _NOT_RBPU 0x80
3069 //==============================================================================
3072 //==============================================================================
3075 extern __at(0x0FF2) __sfr INTCON
;
3082 unsigned INT0IF
: 1;
3083 unsigned TMR0IF
: 1;
3085 unsigned INT0IE
: 1;
3086 unsigned TMR0IE
: 1;
3087 unsigned PEIE_GIEL
: 1;
3088 unsigned GIE_GIEH
: 1;
3116 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3119 #define _INT0IF 0x02
3121 #define _TMR0IF 0x04
3124 #define _INT0IE 0x10
3126 #define _TMR0IE 0x20
3128 #define _PEIE_GIEL 0x40
3131 #define _GIE_GIEH 0x80
3135 //==============================================================================
3137 extern __at(0x0FF3) __sfr PROD
;
3138 extern __at(0x0FF3) __sfr PRODL
;
3139 extern __at(0x0FF4) __sfr PRODH
;
3140 extern __at(0x0FF5) __sfr TABLAT
;
3141 extern __at(0x0FF6) __sfr TBLPTR
;
3142 extern __at(0x0FF6) __sfr TBLPTRL
;
3143 extern __at(0x0FF7) __sfr TBLPTRH
;
3144 extern __at(0x0FF8) __sfr TBLPTRU
;
3145 extern __at(0x0FF9) __sfr PC
;
3146 extern __at(0x0FF9) __sfr PCL
;
3147 extern __at(0x0FFA) __sfr PCLATH
;
3148 extern __at(0x0FFB) __sfr PCLATU
;
3150 //==============================================================================
3153 extern __at(0x0FFC) __sfr STKPTR
;
3159 unsigned STKPTR0
: 1;
3160 unsigned STKPTR1
: 1;
3161 unsigned STKPTR2
: 1;
3162 unsigned STKPTR3
: 1;
3163 unsigned STKPTR4
: 1;
3165 unsigned STKUNF
: 1;
3166 unsigned STKFUL
: 1;
3178 unsigned STKOVF
: 1;
3183 unsigned STKPTR
: 5;
3194 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3196 #define _STKPTR0 0x01
3198 #define _STKPTR1 0x02
3200 #define _STKPTR2 0x04
3202 #define _STKPTR3 0x08
3204 #define _STKPTR4 0x10
3206 #define _STKUNF 0x40
3207 #define _STKFUL 0x80
3208 #define _STKOVF 0x80
3210 //==============================================================================
3212 extern __at(0x0FFD) __sfr TOS
;
3213 extern __at(0x0FFD) __sfr TOSL
;
3214 extern __at(0x0FFE) __sfr TOSH
;
3215 extern __at(0x0FFF) __sfr TOSU
;
3217 //==============================================================================
3219 // Configuration Bits
3221 //==============================================================================
3223 #define __CONFIG1H 0x300001
3224 #define __CONFIG2L 0x300002
3225 #define __CONFIG2H 0x300003
3226 #define __CONFIG3H 0x300005
3227 #define __CONFIG4L 0x300006
3228 #define __CONFIG5L 0x300008
3229 #define __CONFIG5H 0x300009
3230 #define __CONFIG6L 0x30000A
3231 #define __CONFIG6H 0x30000B
3232 #define __CONFIG7L 0x30000C
3233 #define __CONFIG7H 0x30000D
3235 //----------------------------- CONFIG1H Options -------------------------------
3237 #define _OSC_LP_1H 0xF0 // LP oscillator.
3238 #define _OSC_XT_1H 0xF1 // XT oscillator.
3239 #define _OSC_HS_1H 0xF2 // HS oscillator.
3240 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3241 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKOUT function on RA6.
3242 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
3243 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3244 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
3245 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3246 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKOUT function on RA6, port function on RA7.
3247 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3248 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3249 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3250 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3252 //----------------------------- CONFIG2L Options -------------------------------
3254 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3255 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3256 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3257 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3258 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3259 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3260 #define _BORV_0_2L 0xE7 // Maximum setting.
3261 #define _BORV_1_2L 0xEF
3262 #define _BORV_2_2L 0xF7
3263 #define _BORV_3_2L 0xFF // Minimum setting.
3265 //----------------------------- CONFIG2H Options -------------------------------
3267 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3268 #define _WDT_ON_2H 0xFF // WDT enabled.
3269 #define _WDTPS_1_2H 0xE1 // 1:1.
3270 #define _WDTPS_2_2H 0xE3 // 1:2.
3271 #define _WDTPS_4_2H 0xE5 // 1:4.
3272 #define _WDTPS_8_2H 0xE7 // 1:8.
3273 #define _WDTPS_16_2H 0xE9 // 1:16.
3274 #define _WDTPS_32_2H 0xEB // 1:32.
3275 #define _WDTPS_64_2H 0xED // 1:64.
3276 #define _WDTPS_128_2H 0xEF // 1:128.
3277 #define _WDTPS_256_2H 0xF1 // 1:256.
3278 #define _WDTPS_512_2H 0xF3 // 1:512.
3279 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3280 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3281 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3282 #define _WDTPS_8192_2H 0xFB // 1:8192.
3283 #define _WDTPS_16384_2H 0xFD // 1:16384.
3284 #define _WDTPS_32768_2H 0xFF // 1:32768.
3286 //----------------------------- CONFIG3H Options -------------------------------
3288 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3289 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3290 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3291 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3292 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3293 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3294 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3295 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3297 //----------------------------- CONFIG4L Options -------------------------------
3299 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3300 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3301 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3302 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3303 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3304 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3305 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3306 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3308 //----------------------------- CONFIG5L Options -------------------------------
3310 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
3311 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
3312 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
3313 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
3314 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
3315 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
3317 //----------------------------- CONFIG5H Options -------------------------------
3319 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
3320 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
3321 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3322 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3324 //----------------------------- CONFIG6L Options -------------------------------
3326 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
3327 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
3328 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
3329 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
3330 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
3331 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
3333 //----------------------------- CONFIG6H Options -------------------------------
3335 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3336 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3337 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0007FFh) write-protected.
3338 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0007FFh) not write-protected.
3339 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3340 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3342 //----------------------------- CONFIG7L Options -------------------------------
3344 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
3345 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
3346 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
3347 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
3348 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
3349 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
3351 //----------------------------- CONFIG7H Options -------------------------------
3353 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0007FFh) protected from table reads executed in other blocks.
3354 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0007FFh) not protected from table reads executed in other blocks.
3356 //==============================================================================
3358 #define __DEVID1 0x3FFFFE
3359 #define __DEVID2 0x3FFFFF
3361 #define __IDLOC0 0x200000
3362 #define __IDLOC1 0x200001
3363 #define __IDLOC2 0x200002
3364 #define __IDLOC3 0x200003
3365 #define __IDLOC4 0x200004
3366 #define __IDLOC5 0x200005
3367 #define __IDLOC6 0x200006
3368 #define __IDLOC7 0x200007
3370 #endif // #ifndef __PIC18F4525_H__