2 * This declarations of the PIC18F4682 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:48 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F4682_H__
26 #define __PIC18F4682_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0D60) __sfr RXF6SIDH
;
54 extern __at(0x0D60) volatile __RXF6SIDHbits_t RXF6SIDHbits
;
56 #define _RXF6SIDH_SID3 0x01
57 #define _RXF6SIDH_SID4 0x02
58 #define _RXF6SIDH_SID5 0x04
59 #define _RXF6SIDH_SID6 0x08
60 #define _RXF6SIDH_SID7 0x10
61 #define _RXF6SIDH_SID8 0x20
62 #define _RXF6SIDH_SID9 0x40
63 #define _RXF6SIDH_SID10 0x80
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0D61) __sfr RXF6SIDL
;
106 extern __at(0x0D61) volatile __RXF6SIDLbits_t RXF6SIDLbits
;
108 #define _RXF6SIDL_EID16 0x01
109 #define _RXF6SIDL_EID17 0x02
110 #define _RXF6SIDL_EXIDEN 0x08
111 #define _RXF6SIDL_EXIDE 0x08
112 #define _RXF6SIDL_SID0 0x20
113 #define _RXF6SIDL_SID1 0x40
114 #define _RXF6SIDL_SID2 0x80
116 //==============================================================================
119 //==============================================================================
122 extern __at(0x0D62) __sfr RXF6EIDH
;
136 extern __at(0x0D62) volatile __RXF6EIDHbits_t RXF6EIDHbits
;
138 #define _RXF6EIDH_EID8 0x01
139 #define _RXF6EIDH_EID9 0x02
140 #define _RXF6EIDH_EID10 0x04
141 #define _RXF6EIDH_EID11 0x08
142 #define _RXF6EIDH_EID12 0x10
143 #define _RXF6EIDH_EID13 0x20
144 #define _RXF6EIDH_EID14 0x40
145 #define _RXF6EIDH_EID15 0x80
147 //==============================================================================
150 //==============================================================================
153 extern __at(0x0D63) __sfr RXF6EIDL
;
167 extern __at(0x0D63) volatile __RXF6EIDLbits_t RXF6EIDLbits
;
169 #define _RXF6EIDL_EID0 0x01
170 #define _RXF6EIDL_EID1 0x02
171 #define _RXF6EIDL_EID2 0x04
172 #define _RXF6EIDL_EID3 0x08
173 #define _RXF6EIDL_EID4 0x10
174 #define _RXF6EIDL_EID5 0x20
175 #define _RXF6EIDL_EID6 0x40
176 #define _RXF6EIDL_EID7 0x80
178 //==============================================================================
181 //==============================================================================
184 extern __at(0x0D64) __sfr RXF7SIDH
;
198 extern __at(0x0D64) volatile __RXF7SIDHbits_t RXF7SIDHbits
;
200 #define _RXF7SIDH_SID3 0x01
201 #define _RXF7SIDH_SID4 0x02
202 #define _RXF7SIDH_SID5 0x04
203 #define _RXF7SIDH_SID6 0x08
204 #define _RXF7SIDH_SID7 0x10
205 #define _RXF7SIDH_SID8 0x20
206 #define _RXF7SIDH_SID9 0x40
207 #define _RXF7SIDH_SID10 0x80
209 //==============================================================================
212 //==============================================================================
215 extern __at(0x0D65) __sfr RXF7SIDL
;
250 extern __at(0x0D65) volatile __RXF7SIDLbits_t RXF7SIDLbits
;
252 #define _RXF7SIDL_EID16 0x01
253 #define _RXF7SIDL_EID17 0x02
254 #define _RXF7SIDL_EXIDEN 0x08
255 #define _RXF7SIDL_EXIDE 0x08
256 #define _RXF7SIDL_SID0 0x20
257 #define _RXF7SIDL_SID1 0x40
258 #define _RXF7SIDL_SID2 0x80
260 //==============================================================================
263 //==============================================================================
266 extern __at(0x0D66) __sfr RXF7EIDH
;
280 extern __at(0x0D66) volatile __RXF7EIDHbits_t RXF7EIDHbits
;
282 #define _RXF7EIDH_EID8 0x01
283 #define _RXF7EIDH_EID9 0x02
284 #define _RXF7EIDH_EID10 0x04
285 #define _RXF7EIDH_EID11 0x08
286 #define _RXF7EIDH_EID12 0x10
287 #define _RXF7EIDH_EID13 0x20
288 #define _RXF7EIDH_EID14 0x40
289 #define _RXF7EIDH_EID15 0x80
291 //==============================================================================
294 //==============================================================================
297 extern __at(0x0D67) __sfr RXF7EIDL
;
311 extern __at(0x0D67) volatile __RXF7EIDLbits_t RXF7EIDLbits
;
313 #define _RXF7EIDL_EID0 0x01
314 #define _RXF7EIDL_EID1 0x02
315 #define _RXF7EIDL_EID2 0x04
316 #define _RXF7EIDL_EID3 0x08
317 #define _RXF7EIDL_EID4 0x10
318 #define _RXF7EIDL_EID5 0x20
319 #define _RXF7EIDL_EID6 0x40
320 #define _RXF7EIDL_EID7 0x80
322 //==============================================================================
325 //==============================================================================
328 extern __at(0x0D68) __sfr RXF8SIDH
;
342 extern __at(0x0D68) volatile __RXF8SIDHbits_t RXF8SIDHbits
;
344 #define _RXF8SIDH_SID3 0x01
345 #define _RXF8SIDH_SID4 0x02
346 #define _RXF8SIDH_SID5 0x04
347 #define _RXF8SIDH_SID6 0x08
348 #define _RXF8SIDH_SID7 0x10
349 #define _RXF8SIDH_SID8 0x20
350 #define _RXF8SIDH_SID9 0x40
351 #define _RXF8SIDH_SID10 0x80
353 //==============================================================================
356 //==============================================================================
359 extern __at(0x0D69) __sfr RXF8SIDL
;
394 extern __at(0x0D69) volatile __RXF8SIDLbits_t RXF8SIDLbits
;
396 #define _RXF8SIDL_EID16 0x01
397 #define _RXF8SIDL_EID17 0x02
398 #define _RXF8SIDL_EXIDEN 0x08
399 #define _RXF8SIDL_EXIDE 0x08
400 #define _RXF8SIDL_SID0 0x20
401 #define _RXF8SIDL_SID1 0x40
402 #define _RXF8SIDL_SID2 0x80
404 //==============================================================================
407 //==============================================================================
410 extern __at(0x0D6A) __sfr RXF8EIDH
;
424 extern __at(0x0D6A) volatile __RXF8EIDHbits_t RXF8EIDHbits
;
426 #define _RXF8EIDH_EID8 0x01
427 #define _RXF8EIDH_EID9 0x02
428 #define _RXF8EIDH_EID10 0x04
429 #define _RXF8EIDH_EID11 0x08
430 #define _RXF8EIDH_EID12 0x10
431 #define _RXF8EIDH_EID13 0x20
432 #define _RXF8EIDH_EID14 0x40
433 #define _RXF8EIDH_EID15 0x80
435 //==============================================================================
438 //==============================================================================
441 extern __at(0x0D6B) __sfr RXF8EIDL
;
455 extern __at(0x0D6B) volatile __RXF8EIDLbits_t RXF8EIDLbits
;
457 #define _RXF8EIDL_EID0 0x01
458 #define _RXF8EIDL_EID1 0x02
459 #define _RXF8EIDL_EID2 0x04
460 #define _RXF8EIDL_EID3 0x08
461 #define _RXF8EIDL_EID4 0x10
462 #define _RXF8EIDL_EID5 0x20
463 #define _RXF8EIDL_EID6 0x40
464 #define _RXF8EIDL_EID7 0x80
466 //==============================================================================
469 //==============================================================================
472 extern __at(0x0D70) __sfr RXF9SIDH
;
486 extern __at(0x0D70) volatile __RXF9SIDHbits_t RXF9SIDHbits
;
488 #define _RXF9SIDH_SID3 0x01
489 #define _RXF9SIDH_SID4 0x02
490 #define _RXF9SIDH_SID5 0x04
491 #define _RXF9SIDH_SID6 0x08
492 #define _RXF9SIDH_SID7 0x10
493 #define _RXF9SIDH_SID8 0x20
494 #define _RXF9SIDH_SID9 0x40
495 #define _RXF9SIDH_SID10 0x80
497 //==============================================================================
500 //==============================================================================
503 extern __at(0x0D71) __sfr RXF9SIDL
;
538 extern __at(0x0D71) volatile __RXF9SIDLbits_t RXF9SIDLbits
;
540 #define _RXF9SIDL_EID16 0x01
541 #define _RXF9SIDL_EID17 0x02
542 #define _RXF9SIDL_EXIDEN 0x08
543 #define _RXF9SIDL_EXIDE 0x08
544 #define _RXF9SIDL_SID0 0x20
545 #define _RXF9SIDL_SID1 0x40
546 #define _RXF9SIDL_SID2 0x80
548 //==============================================================================
551 //==============================================================================
554 extern __at(0x0D72) __sfr RXF9EIDH
;
568 extern __at(0x0D72) volatile __RXF9EIDHbits_t RXF9EIDHbits
;
570 #define _RXF9EIDH_EID8 0x01
571 #define _RXF9EIDH_EID9 0x02
572 #define _RXF9EIDH_EID10 0x04
573 #define _RXF9EIDH_EID11 0x08
574 #define _RXF9EIDH_EID12 0x10
575 #define _RXF9EIDH_EID13 0x20
576 #define _RXF9EIDH_EID14 0x40
577 #define _RXF9EIDH_EID15 0x80
579 //==============================================================================
582 //==============================================================================
585 extern __at(0x0D73) __sfr RXF9EIDL
;
599 extern __at(0x0D73) volatile __RXF9EIDLbits_t RXF9EIDLbits
;
601 #define _RXF9EIDL_EID0 0x01
602 #define _RXF9EIDL_EID1 0x02
603 #define _RXF9EIDL_EID2 0x04
604 #define _RXF9EIDL_EID3 0x08
605 #define _RXF9EIDL_EID4 0x10
606 #define _RXF9EIDL_EID5 0x20
607 #define _RXF9EIDL_EID6 0x40
608 #define _RXF9EIDL_EID7 0x80
610 //==============================================================================
613 //==============================================================================
616 extern __at(0x0D74) __sfr RXF10SIDH
;
630 extern __at(0x0D74) volatile __RXF10SIDHbits_t RXF10SIDHbits
;
632 #define _RXF10SIDH_SID3 0x01
633 #define _RXF10SIDH_SID4 0x02
634 #define _RXF10SIDH_SID5 0x04
635 #define _RXF10SIDH_SID6 0x08
636 #define _RXF10SIDH_SID7 0x10
637 #define _RXF10SIDH_SID8 0x20
638 #define _RXF10SIDH_SID9 0x40
639 #define _RXF10SIDH_SID10 0x80
641 //==============================================================================
644 //==============================================================================
647 extern __at(0x0D75) __sfr RXF10SIDL
;
682 extern __at(0x0D75) volatile __RXF10SIDLbits_t RXF10SIDLbits
;
684 #define _RXF10SIDL_EID16 0x01
685 #define _RXF10SIDL_EID17 0x02
686 #define _RXF10SIDL_EXIDEN 0x08
687 #define _RXF10SIDL_EXIDE 0x08
688 #define _RXF10SIDL_SID0 0x20
689 #define _RXF10SIDL_SID1 0x40
690 #define _RXF10SIDL_SID2 0x80
692 //==============================================================================
695 //==============================================================================
698 extern __at(0x0D76) __sfr RXF10EIDH
;
712 extern __at(0x0D76) volatile __RXF10EIDHbits_t RXF10EIDHbits
;
714 #define _RXF10EIDH_EID8 0x01
715 #define _RXF10EIDH_EID9 0x02
716 #define _RXF10EIDH_EID10 0x04
717 #define _RXF10EIDH_EID11 0x08
718 #define _RXF10EIDH_EID12 0x10
719 #define _RXF10EIDH_EID13 0x20
720 #define _RXF10EIDH_EID14 0x40
721 #define _RXF10EIDH_EID15 0x80
723 //==============================================================================
726 //==============================================================================
729 extern __at(0x0D77) __sfr RXF10EIDL
;
743 extern __at(0x0D77) volatile __RXF10EIDLbits_t RXF10EIDLbits
;
745 #define _RXF10EIDL_EID0 0x01
746 #define _RXF10EIDL_EID1 0x02
747 #define _RXF10EIDL_EID2 0x04
748 #define _RXF10EIDL_EID3 0x08
749 #define _RXF10EIDL_EID4 0x10
750 #define _RXF10EIDL_EID5 0x20
751 #define _RXF10EIDL_EID6 0x40
752 #define _RXF10EIDL_EID7 0x80
754 //==============================================================================
757 //==============================================================================
760 extern __at(0x0D78) __sfr RXF11SIDH
;
774 extern __at(0x0D78) volatile __RXF11SIDHbits_t RXF11SIDHbits
;
776 #define _RXF11SIDH_SID3 0x01
777 #define _RXF11SIDH_SID4 0x02
778 #define _RXF11SIDH_SID5 0x04
779 #define _RXF11SIDH_SID6 0x08
780 #define _RXF11SIDH_SID7 0x10
781 #define _RXF11SIDH_SID8 0x20
782 #define _RXF11SIDH_SID9 0x40
783 #define _RXF11SIDH_SID10 0x80
785 //==============================================================================
788 //==============================================================================
791 extern __at(0x0D79) __sfr RXF11SIDL
;
826 extern __at(0x0D79) volatile __RXF11SIDLbits_t RXF11SIDLbits
;
828 #define _RXF11SIDL_EID16 0x01
829 #define _RXF11SIDL_EID17 0x02
830 #define _RXF11SIDL_EXIDEN 0x08
831 #define _RXF11SIDL_EXIDE 0x08
832 #define _RXF11SIDL_SID0 0x20
833 #define _RXF11SIDL_SID1 0x40
834 #define _RXF11SIDL_SID2 0x80
836 //==============================================================================
839 //==============================================================================
842 extern __at(0x0D7A) __sfr RXF11EIDH
;
856 extern __at(0x0D7A) volatile __RXF11EIDHbits_t RXF11EIDHbits
;
858 #define _RXF11EIDH_EID8 0x01
859 #define _RXF11EIDH_EID9 0x02
860 #define _RXF11EIDH_EID10 0x04
861 #define _RXF11EIDH_EID11 0x08
862 #define _RXF11EIDH_EID12 0x10
863 #define _RXF11EIDH_EID13 0x20
864 #define _RXF11EIDH_EID14 0x40
865 #define _RXF11EIDH_EID15 0x80
867 //==============================================================================
870 //==============================================================================
873 extern __at(0x0D7B) __sfr RXF11EIDL
;
887 extern __at(0x0D7B) volatile __RXF11EIDLbits_t RXF11EIDLbits
;
889 #define _RXF11EIDL_EID0 0x01
890 #define _RXF11EIDL_EID1 0x02
891 #define _RXF11EIDL_EID2 0x04
892 #define _RXF11EIDL_EID3 0x08
893 #define _RXF11EIDL_EID4 0x10
894 #define _RXF11EIDL_EID5 0x20
895 #define _RXF11EIDL_EID6 0x40
896 #define _RXF11EIDL_EID7 0x80
898 //==============================================================================
901 //==============================================================================
904 extern __at(0x0D80) __sfr RXF12SIDH
;
918 extern __at(0x0D80) volatile __RXF12SIDHbits_t RXF12SIDHbits
;
920 #define _RXF12SIDH_SID3 0x01
921 #define _RXF12SIDH_SID4 0x02
922 #define _RXF12SIDH_SID5 0x04
923 #define _RXF12SIDH_SID6 0x08
924 #define _RXF12SIDH_SID7 0x10
925 #define _RXF12SIDH_SID8 0x20
926 #define _RXF12SIDH_SID9 0x40
927 #define _RXF12SIDH_SID10 0x80
929 //==============================================================================
932 //==============================================================================
935 extern __at(0x0D81) __sfr RXF12SIDL
;
970 extern __at(0x0D81) volatile __RXF12SIDLbits_t RXF12SIDLbits
;
972 #define _RXF12SIDL_EID16 0x01
973 #define _RXF12SIDL_EID17 0x02
974 #define _RXF12SIDL_EXIDEN 0x08
975 #define _RXF12SIDL_EXIDE 0x08
976 #define _RXF12SIDL_SID0 0x20
977 #define _RXF12SIDL_SID1 0x40
978 #define _RXF12SIDL_SID2 0x80
980 //==============================================================================
983 //==============================================================================
986 extern __at(0x0D82) __sfr RXF12EIDH
;
1000 extern __at(0x0D82) volatile __RXF12EIDHbits_t RXF12EIDHbits
;
1002 #define _RXF12EIDH_EID8 0x01
1003 #define _RXF12EIDH_EID9 0x02
1004 #define _RXF12EIDH_EID10 0x04
1005 #define _RXF12EIDH_EID11 0x08
1006 #define _RXF12EIDH_EID12 0x10
1007 #define _RXF12EIDH_EID13 0x20
1008 #define _RXF12EIDH_EID14 0x40
1009 #define _RXF12EIDH_EID15 0x80
1011 //==============================================================================
1014 //==============================================================================
1017 extern __at(0x0D83) __sfr RXF12EIDL
;
1029 } __RXF12EIDLbits_t
;
1031 extern __at(0x0D83) volatile __RXF12EIDLbits_t RXF12EIDLbits
;
1033 #define _RXF12EIDL_EID0 0x01
1034 #define _RXF12EIDL_EID1 0x02
1035 #define _RXF12EIDL_EID2 0x04
1036 #define _RXF12EIDL_EID3 0x08
1037 #define _RXF12EIDL_EID4 0x10
1038 #define _RXF12EIDL_EID5 0x20
1039 #define _RXF12EIDL_EID6 0x40
1040 #define _RXF12EIDL_EID7 0x80
1042 //==============================================================================
1045 //==============================================================================
1048 extern __at(0x0D84) __sfr RXF13SIDH
;
1060 } __RXF13SIDHbits_t
;
1062 extern __at(0x0D84) volatile __RXF13SIDHbits_t RXF13SIDHbits
;
1064 #define _RXF13SIDH_SID3 0x01
1065 #define _RXF13SIDH_SID4 0x02
1066 #define _RXF13SIDH_SID5 0x04
1067 #define _RXF13SIDH_SID6 0x08
1068 #define _RXF13SIDH_SID7 0x10
1069 #define _RXF13SIDH_SID8 0x20
1070 #define _RXF13SIDH_SID9 0x40
1071 #define _RXF13SIDH_SID10 0x80
1073 //==============================================================================
1076 //==============================================================================
1079 extern __at(0x0D85) __sfr RXF13SIDL
;
1088 unsigned EXIDEN
: 1;
1112 } __RXF13SIDLbits_t
;
1114 extern __at(0x0D85) volatile __RXF13SIDLbits_t RXF13SIDLbits
;
1116 #define _RXF13SIDL_EID16 0x01
1117 #define _RXF13SIDL_EID17 0x02
1118 #define _RXF13SIDL_EXIDEN 0x08
1119 #define _RXF13SIDL_EXIDE 0x08
1120 #define _RXF13SIDL_SID0 0x20
1121 #define _RXF13SIDL_SID1 0x40
1122 #define _RXF13SIDL_SID2 0x80
1124 //==============================================================================
1127 //==============================================================================
1130 extern __at(0x0D86) __sfr RXF13EIDH
;
1142 } __RXF13EIDHbits_t
;
1144 extern __at(0x0D86) volatile __RXF13EIDHbits_t RXF13EIDHbits
;
1146 #define _RXF13EIDH_EID8 0x01
1147 #define _RXF13EIDH_EID9 0x02
1148 #define _RXF13EIDH_EID10 0x04
1149 #define _RXF13EIDH_EID11 0x08
1150 #define _RXF13EIDH_EID12 0x10
1151 #define _RXF13EIDH_EID13 0x20
1152 #define _RXF13EIDH_EID14 0x40
1153 #define _RXF13EIDH_EID15 0x80
1155 //==============================================================================
1158 //==============================================================================
1161 extern __at(0x0D87) __sfr RXF13EIDL
;
1173 } __RXF13EIDLbits_t
;
1175 extern __at(0x0D87) volatile __RXF13EIDLbits_t RXF13EIDLbits
;
1177 #define _RXF13EIDL_EID0 0x01
1178 #define _RXF13EIDL_EID1 0x02
1179 #define _RXF13EIDL_EID2 0x04
1180 #define _RXF13EIDL_EID3 0x08
1181 #define _RXF13EIDL_EID4 0x10
1182 #define _RXF13EIDL_EID5 0x20
1183 #define _RXF13EIDL_EID6 0x40
1184 #define _RXF13EIDL_EID7 0x80
1186 //==============================================================================
1189 //==============================================================================
1192 extern __at(0x0D88) __sfr RXF14SIDH
;
1204 } __RXF14SIDHbits_t
;
1206 extern __at(0x0D88) volatile __RXF14SIDHbits_t RXF14SIDHbits
;
1208 #define _RXF14SIDH_SID3 0x01
1209 #define _RXF14SIDH_SID4 0x02
1210 #define _RXF14SIDH_SID5 0x04
1211 #define _RXF14SIDH_SID6 0x08
1212 #define _RXF14SIDH_SID7 0x10
1213 #define _RXF14SIDH_SID8 0x20
1214 #define _RXF14SIDH_SID9 0x40
1215 #define _RXF14SIDH_SID10 0x80
1217 //==============================================================================
1220 //==============================================================================
1223 extern __at(0x0D89) __sfr RXF14SIDL
;
1232 unsigned EXIDEN
: 1;
1256 } __RXF14SIDLbits_t
;
1258 extern __at(0x0D89) volatile __RXF14SIDLbits_t RXF14SIDLbits
;
1260 #define _RXF14SIDL_EID16 0x01
1261 #define _RXF14SIDL_EID17 0x02
1262 #define _RXF14SIDL_EXIDEN 0x08
1263 #define _RXF14SIDL_EXIDE 0x08
1264 #define _RXF14SIDL_SID0 0x20
1265 #define _RXF14SIDL_SID1 0x40
1266 #define _RXF14SIDL_SID2 0x80
1268 //==============================================================================
1271 //==============================================================================
1274 extern __at(0x0D8A) __sfr RXF14EIDH
;
1286 } __RXF14EIDHbits_t
;
1288 extern __at(0x0D8A) volatile __RXF14EIDHbits_t RXF14EIDHbits
;
1290 #define _RXF14EIDH_EID8 0x01
1291 #define _RXF14EIDH_EID9 0x02
1292 #define _RXF14EIDH_EID10 0x04
1293 #define _RXF14EIDH_EID11 0x08
1294 #define _RXF14EIDH_EID12 0x10
1295 #define _RXF14EIDH_EID13 0x20
1296 #define _RXF14EIDH_EID14 0x40
1297 #define _RXF14EIDH_EID15 0x80
1299 //==============================================================================
1302 //==============================================================================
1305 extern __at(0x0D8B) __sfr RXF14EIDL
;
1317 } __RXF14EIDLbits_t
;
1319 extern __at(0x0D8B) volatile __RXF14EIDLbits_t RXF14EIDLbits
;
1321 #define _RXF14EIDL_EID0 0x01
1322 #define _RXF14EIDL_EID1 0x02
1323 #define _RXF14EIDL_EID2 0x04
1324 #define _RXF14EIDL_EID3 0x08
1325 #define _RXF14EIDL_EID4 0x10
1326 #define _RXF14EIDL_EID5 0x20
1327 #define _RXF14EIDL_EID6 0x40
1328 #define _RXF14EIDL_EID7 0x80
1330 //==============================================================================
1333 //==============================================================================
1336 extern __at(0x0D90) __sfr RXF15SIDH
;
1348 } __RXF15SIDHbits_t
;
1350 extern __at(0x0D90) volatile __RXF15SIDHbits_t RXF15SIDHbits
;
1352 #define _RXF15SIDH_SID3 0x01
1353 #define _RXF15SIDH_SID4 0x02
1354 #define _RXF15SIDH_SID5 0x04
1355 #define _RXF15SIDH_SID6 0x08
1356 #define _RXF15SIDH_SID7 0x10
1357 #define _RXF15SIDH_SID8 0x20
1358 #define _RXF15SIDH_SID9 0x40
1359 #define _RXF15SIDH_SID10 0x80
1361 //==============================================================================
1364 //==============================================================================
1367 extern __at(0x0D91) __sfr RXF15SIDL
;
1376 unsigned EXIDEN
: 1;
1400 } __RXF15SIDLbits_t
;
1402 extern __at(0x0D91) volatile __RXF15SIDLbits_t RXF15SIDLbits
;
1404 #define _RXF15SIDL_EID16 0x01
1405 #define _RXF15SIDL_EID17 0x02
1406 #define _RXF15SIDL_EXIDEN 0x08
1407 #define _RXF15SIDL_EXIDE 0x08
1408 #define _RXF15SIDL_SID0 0x20
1409 #define _RXF15SIDL_SID1 0x40
1410 #define _RXF15SIDL_SID2 0x80
1412 //==============================================================================
1415 //==============================================================================
1418 extern __at(0x0D92) __sfr RXF15EIDH
;
1430 } __RXF15EIDHbits_t
;
1432 extern __at(0x0D92) volatile __RXF15EIDHbits_t RXF15EIDHbits
;
1434 #define _RXF15EIDH_EID8 0x01
1435 #define _RXF15EIDH_EID9 0x02
1436 #define _RXF15EIDH_EID10 0x04
1437 #define _RXF15EIDH_EID11 0x08
1438 #define _RXF15EIDH_EID12 0x10
1439 #define _RXF15EIDH_EID13 0x20
1440 #define _RXF15EIDH_EID14 0x40
1441 #define _RXF15EIDH_EID15 0x80
1443 //==============================================================================
1446 //==============================================================================
1449 extern __at(0x0D93) __sfr RXF15EIDL
;
1461 } __RXF15EIDLbits_t
;
1463 extern __at(0x0D93) volatile __RXF15EIDLbits_t RXF15EIDLbits
;
1465 #define _RXF15EIDL_EID0 0x01
1466 #define _RXF15EIDL_EID1 0x02
1467 #define _RXF15EIDL_EID2 0x04
1468 #define _RXF15EIDL_EID3 0x08
1469 #define _RXF15EIDL_EID4 0x10
1470 #define _RXF15EIDL_EID5 0x20
1471 #define _RXF15EIDL_EID6 0x40
1472 #define _RXF15EIDL_EID7 0x80
1474 //==============================================================================
1477 //==============================================================================
1480 extern __at(0x0DD4) __sfr RXFCON0
;
1484 unsigned RXF0EN
: 1;
1485 unsigned RXF1EN
: 1;
1486 unsigned RXF2EN
: 1;
1487 unsigned RXF3EN
: 1;
1488 unsigned RXF4EN
: 1;
1489 unsigned RXF5EN
: 1;
1490 unsigned RXF6EN
: 1;
1491 unsigned RXF7EN
: 1;
1494 extern __at(0x0DD4) volatile __RXFCON0bits_t RXFCON0bits
;
1496 #define _RXF0EN 0x01
1497 #define _RXF1EN 0x02
1498 #define _RXF2EN 0x04
1499 #define _RXF3EN 0x08
1500 #define _RXF4EN 0x10
1501 #define _RXF5EN 0x20
1502 #define _RXF6EN 0x40
1503 #define _RXF7EN 0x80
1505 //==============================================================================
1508 //==============================================================================
1511 extern __at(0x0DD5) __sfr RXFCON1
;
1515 unsigned RXF8EN
: 1;
1516 unsigned RXF9EN
: 1;
1517 unsigned RXF10EN
: 1;
1518 unsigned RXF11EN
: 1;
1519 unsigned RXF12EN
: 1;
1520 unsigned RXF13EN
: 1;
1521 unsigned RXF14EN
: 1;
1522 unsigned RXF15EN
: 1;
1525 extern __at(0x0DD5) volatile __RXFCON1bits_t RXFCON1bits
;
1527 #define _RXF8EN 0x01
1528 #define _RXF9EN 0x02
1529 #define _RXF10EN 0x04
1530 #define _RXF11EN 0x08
1531 #define _RXF12EN 0x10
1532 #define _RXF13EN 0x20
1533 #define _RXF14EN 0x40
1534 #define _RXF15EN 0x80
1536 //==============================================================================
1539 //==============================================================================
1542 extern __at(0x0DD8) __sfr SDFLC
;
1583 extern __at(0x0DD8) volatile __SDFLCbits_t SDFLCbits
;
1596 //==============================================================================
1599 //==============================================================================
1602 extern __at(0x0DE0) __sfr RXFBCON0
;
1608 unsigned F0BP_0
: 1;
1609 unsigned F0BP_1
: 1;
1610 unsigned F0BP_2
: 1;
1611 unsigned F0BP_3
: 1;
1612 unsigned F1BP_0
: 1;
1613 unsigned F1BP_1
: 1;
1614 unsigned F1BP_2
: 1;
1615 unsigned F1BP_3
: 1;
1631 extern __at(0x0DE0) volatile __RXFBCON0bits_t RXFBCON0bits
;
1633 #define _F0BP_0 0x01
1634 #define _F0BP_1 0x02
1635 #define _F0BP_2 0x04
1636 #define _F0BP_3 0x08
1637 #define _F1BP_0 0x10
1638 #define _F1BP_1 0x20
1639 #define _F1BP_2 0x40
1640 #define _F1BP_3 0x80
1642 //==============================================================================
1645 //==============================================================================
1648 extern __at(0x0DE1) __sfr RXFBCON1
;
1654 unsigned F2BP_0
: 1;
1655 unsigned F2BP_1
: 1;
1656 unsigned F2BP_2
: 1;
1657 unsigned F2BP_3
: 1;
1658 unsigned F3BP_0
: 1;
1659 unsigned F3BP_1
: 1;
1660 unsigned F3BP_2
: 1;
1661 unsigned F3BP_3
: 1;
1677 extern __at(0x0DE1) volatile __RXFBCON1bits_t RXFBCON1bits
;
1679 #define _F2BP_0 0x01
1680 #define _F2BP_1 0x02
1681 #define _F2BP_2 0x04
1682 #define _F2BP_3 0x08
1683 #define _F3BP_0 0x10
1684 #define _F3BP_1 0x20
1685 #define _F3BP_2 0x40
1686 #define _F3BP_3 0x80
1688 //==============================================================================
1691 //==============================================================================
1694 extern __at(0x0DE2) __sfr RXFBCON2
;
1700 unsigned F4BP_0
: 1;
1701 unsigned F4BP_1
: 1;
1702 unsigned F4BP_2
: 1;
1703 unsigned F4BP_3
: 1;
1704 unsigned F5BP_0
: 1;
1705 unsigned F5BP_1
: 1;
1706 unsigned F5BP_2
: 1;
1707 unsigned F5BP_3
: 1;
1723 extern __at(0x0DE2) volatile __RXFBCON2bits_t RXFBCON2bits
;
1725 #define _F4BP_0 0x01
1726 #define _F4BP_1 0x02
1727 #define _F4BP_2 0x04
1728 #define _F4BP_3 0x08
1729 #define _F5BP_0 0x10
1730 #define _F5BP_1 0x20
1731 #define _F5BP_2 0x40
1732 #define _F5BP_3 0x80
1734 //==============================================================================
1737 //==============================================================================
1740 extern __at(0x0DE3) __sfr RXFBCON3
;
1746 unsigned F6BP_0
: 1;
1747 unsigned F6BP_1
: 1;
1748 unsigned F6BP_2
: 1;
1749 unsigned F6BP_3
: 1;
1750 unsigned F7BP_0
: 1;
1751 unsigned F7BP_1
: 1;
1752 unsigned F7BP_2
: 1;
1753 unsigned F7BP_3
: 1;
1769 extern __at(0x0DE3) volatile __RXFBCON3bits_t RXFBCON3bits
;
1771 #define _F6BP_0 0x01
1772 #define _F6BP_1 0x02
1773 #define _F6BP_2 0x04
1774 #define _F6BP_3 0x08
1775 #define _F7BP_0 0x10
1776 #define _F7BP_1 0x20
1777 #define _F7BP_2 0x40
1778 #define _F7BP_3 0x80
1780 //==============================================================================
1783 //==============================================================================
1786 extern __at(0x0DE4) __sfr RXFBCON4
;
1792 unsigned F8BP_0
: 1;
1793 unsigned F8BP_1
: 1;
1794 unsigned F8BP_2
: 1;
1795 unsigned F8BP_3
: 1;
1796 unsigned F9BP_0
: 1;
1797 unsigned F9BP_1
: 1;
1798 unsigned F9BP_2
: 1;
1799 unsigned F9BP_3
: 1;
1815 extern __at(0x0DE4) volatile __RXFBCON4bits_t RXFBCON4bits
;
1817 #define _F8BP_0 0x01
1818 #define _F8BP_1 0x02
1819 #define _F8BP_2 0x04
1820 #define _F8BP_3 0x08
1821 #define _F9BP_0 0x10
1822 #define _F9BP_1 0x20
1823 #define _F9BP_2 0x40
1824 #define _F9BP_3 0x80
1826 //==============================================================================
1829 //==============================================================================
1832 extern __at(0x0DE5) __sfr RXFBCON5
;
1838 unsigned F10BP_0
: 1;
1839 unsigned F10BP_1
: 1;
1840 unsigned F10BP_2
: 1;
1841 unsigned F10BP_3
: 1;
1842 unsigned F11BP_0
: 1;
1843 unsigned F11BP_1
: 1;
1844 unsigned F11BP_2
: 1;
1845 unsigned F11BP_3
: 1;
1850 unsigned F10BP_
: 4;
1857 unsigned F11BP_
: 4;
1861 extern __at(0x0DE5) volatile __RXFBCON5bits_t RXFBCON5bits
;
1863 #define _F10BP_0 0x01
1864 #define _F10BP_1 0x02
1865 #define _F10BP_2 0x04
1866 #define _F10BP_3 0x08
1867 #define _F11BP_0 0x10
1868 #define _F11BP_1 0x20
1869 #define _F11BP_2 0x40
1870 #define _F11BP_3 0x80
1872 //==============================================================================
1875 //==============================================================================
1878 extern __at(0x0DE6) __sfr RXFBCON6
;
1884 unsigned F12BP_0
: 1;
1885 unsigned F12BP_1
: 1;
1886 unsigned F12BP_2
: 1;
1887 unsigned F12BP_3
: 1;
1888 unsigned F13BP_0
: 1;
1889 unsigned F13BP_1
: 1;
1890 unsigned F13BP_2
: 1;
1891 unsigned F13BP_3
: 1;
1896 unsigned F12BP_
: 4;
1903 unsigned F13BP_
: 4;
1907 extern __at(0x0DE6) volatile __RXFBCON6bits_t RXFBCON6bits
;
1909 #define _F12BP_0 0x01
1910 #define _F12BP_1 0x02
1911 #define _F12BP_2 0x04
1912 #define _F12BP_3 0x08
1913 #define _F13BP_0 0x10
1914 #define _F13BP_1 0x20
1915 #define _F13BP_2 0x40
1916 #define _F13BP_3 0x80
1918 //==============================================================================
1921 //==============================================================================
1924 extern __at(0x0DE7) __sfr RXFBCON7
;
1930 unsigned F14BP_0
: 1;
1931 unsigned F14BP_1
: 1;
1932 unsigned F14BP_2
: 1;
1933 unsigned F14BP_3
: 1;
1934 unsigned F15BP_0
: 1;
1935 unsigned F15BP_1
: 1;
1936 unsigned F15BP_2
: 1;
1937 unsigned F15BP_3
: 1;
1942 unsigned F14BP_
: 4;
1949 unsigned F15BP_
: 4;
1953 extern __at(0x0DE7) volatile __RXFBCON7bits_t RXFBCON7bits
;
1955 #define _F14BP_0 0x01
1956 #define _F14BP_1 0x02
1957 #define _F14BP_2 0x04
1958 #define _F14BP_3 0x08
1959 #define _F15BP_0 0x10
1960 #define _F15BP_1 0x20
1961 #define _F15BP_2 0x40
1962 #define _F15BP_3 0x80
1964 //==============================================================================
1967 //==============================================================================
1970 extern __at(0x0DF0) __sfr MSEL0
;
1976 unsigned FIL0_0
: 1;
1977 unsigned FIL0_1
: 1;
1978 unsigned FIL1_0
: 1;
1979 unsigned FIL1_1
: 1;
1980 unsigned FIL2_0
: 1;
1981 unsigned FIL2_1
: 1;
1982 unsigned FIL3_0
: 1;
1983 unsigned FIL3_1
: 1;
2013 extern __at(0x0DF0) volatile __MSEL0bits_t MSEL0bits
;
2015 #define _FIL0_0 0x01
2016 #define _FIL0_1 0x02
2017 #define _FIL1_0 0x04
2018 #define _FIL1_1 0x08
2019 #define _FIL2_0 0x10
2020 #define _FIL2_1 0x20
2021 #define _FIL3_0 0x40
2022 #define _FIL3_1 0x80
2024 //==============================================================================
2027 //==============================================================================
2030 extern __at(0x0DF1) __sfr MSEL1
;
2036 unsigned FIL4_0
: 1;
2037 unsigned FIL4_1
: 1;
2038 unsigned FIL5_0
: 1;
2039 unsigned FIL5_1
: 1;
2040 unsigned FIL6_0
: 1;
2041 unsigned FIL6_1
: 1;
2042 unsigned FIL7_0
: 1;
2043 unsigned FIL7_1
: 1;
2073 extern __at(0x0DF1) volatile __MSEL1bits_t MSEL1bits
;
2075 #define _FIL4_0 0x01
2076 #define _FIL4_1 0x02
2077 #define _FIL5_0 0x04
2078 #define _FIL5_1 0x08
2079 #define _FIL6_0 0x10
2080 #define _FIL6_1 0x20
2081 #define _FIL7_0 0x40
2082 #define _FIL7_1 0x80
2084 //==============================================================================
2087 //==============================================================================
2090 extern __at(0x0DF2) __sfr MSEL2
;
2096 unsigned FIL8_0
: 1;
2097 unsigned FIL8_1
: 1;
2098 unsigned FIL9_0
: 1;
2099 unsigned FIL9_1
: 1;
2100 unsigned FIL10_0
: 1;
2101 unsigned FIL10_1
: 1;
2102 unsigned FIL11_0
: 1;
2103 unsigned FIL11_1
: 1;
2122 unsigned FIL10_
: 2;
2129 unsigned FIL11_
: 2;
2133 extern __at(0x0DF2) volatile __MSEL2bits_t MSEL2bits
;
2135 #define _FIL8_0 0x01
2136 #define _FIL8_1 0x02
2137 #define _FIL9_0 0x04
2138 #define _FIL9_1 0x08
2139 #define _FIL10_0 0x10
2140 #define _FIL10_1 0x20
2141 #define _FIL11_0 0x40
2142 #define _FIL11_1 0x80
2144 //==============================================================================
2147 //==============================================================================
2150 extern __at(0x0DF3) __sfr MSEL3
;
2156 unsigned FIL12_0
: 1;
2157 unsigned FIL12_1
: 1;
2158 unsigned FIL13_0
: 1;
2159 unsigned FIL13_1
: 1;
2160 unsigned FIL14_0
: 1;
2161 unsigned FIL14_1
: 1;
2162 unsigned FIL15_0
: 1;
2163 unsigned FIL15_1
: 1;
2168 unsigned FIL12_
: 2;
2175 unsigned FIL13_
: 2;
2182 unsigned FIL14_
: 2;
2189 unsigned FIL15_
: 2;
2193 extern __at(0x0DF3) volatile __MSEL3bits_t MSEL3bits
;
2195 #define _FIL12_0 0x01
2196 #define _FIL12_1 0x02
2197 #define _FIL13_0 0x04
2198 #define _FIL13_1 0x08
2199 #define _FIL14_0 0x10
2200 #define _FIL14_1 0x20
2201 #define _FIL15_0 0x40
2202 #define _FIL15_1 0x80
2204 //==============================================================================
2207 //==============================================================================
2210 extern __at(0x0DF8) __sfr BSEL0
;
2216 unsigned B0TXEN
: 1;
2217 unsigned B1TXEN
: 1;
2218 unsigned B2TXEN
: 1;
2219 unsigned B3TXEN
: 1;
2220 unsigned B4TXEN
: 1;
2221 unsigned B5TXEN
: 1;
2224 extern __at(0x0DF8) volatile __BSEL0bits_t BSEL0bits
;
2226 #define _B0TXEN 0x04
2227 #define _B1TXEN 0x08
2228 #define _B2TXEN 0x10
2229 #define _B3TXEN 0x20
2230 #define _B4TXEN 0x40
2231 #define _B5TXEN 0x80
2233 //==============================================================================
2236 //==============================================================================
2239 extern __at(0x0DFA) __sfr BIE0
;
2243 unsigned RXB0IE
: 1;
2244 unsigned RXB1IE
: 1;
2253 extern __at(0x0DFA) volatile __BIE0bits_t BIE0bits
;
2255 #define _RXB0IE 0x01
2256 #define _RXB1IE 0x02
2264 //==============================================================================
2267 //==============================================================================
2270 extern __at(0x0DFC) __sfr TXBIE
;
2276 unsigned TXB0IE
: 1;
2277 unsigned TXB1IE
: 1;
2278 unsigned TXB2IE
: 1;
2284 extern __at(0x0DFC) volatile __TXBIEbits_t TXBIEbits
;
2286 #define _TXBIE_TXB0IE 0x04
2287 #define _TXBIE_TXB1IE 0x08
2288 #define _TXBIE_TXB2IE 0x10
2290 //==============================================================================
2293 //==============================================================================
2296 extern __at(0x0E20) __sfr B0CON
;
2302 unsigned FILHIT0_TXPRI0
: 1;
2303 unsigned FILHIT1_TXPRI1
: 1;
2304 unsigned FILHIT2_RTREN
: 1;
2305 unsigned FILHIT3_TXREQ
: 1;
2306 unsigned FILHIT4_TXERR
: 1;
2307 unsigned RXRTRRO_TXLARB
: 1;
2308 unsigned RXM1_TXABT
: 1;
2309 unsigned RXFUL_TXBIF
: 1;
2314 unsigned FILHIT0
: 1;
2315 unsigned FILHIT1
: 1;
2316 unsigned FILHIT2
: 1;
2317 unsigned FILHIT3
: 1;
2318 unsigned FILHIT4
: 1;
2326 unsigned TXPRI0
: 1;
2327 unsigned TXPRI1
: 1;
2331 unsigned TXLARB
: 1;
2343 unsigned RXRTRRO
: 1;
2356 unsigned FILHIT
: 5;
2361 extern __at(0x0E20) volatile __B0CONbits_t B0CONbits
;
2363 #define _FILHIT0_TXPRI0 0x01
2364 #define _FILHIT0 0x01
2365 #define _TXPRI0 0x01
2366 #define _FILHIT1_TXPRI1 0x02
2367 #define _FILHIT1 0x02
2368 #define _TXPRI1 0x02
2369 #define _FILHIT2_RTREN 0x04
2370 #define _FILHIT2 0x04
2372 #define _FILHIT3_TXREQ 0x08
2373 #define _FILHIT3 0x08
2375 #define _FILHIT4_TXERR 0x10
2376 #define _FILHIT4 0x10
2378 #define _RXRTRRO_TXLARB 0x20
2380 #define _TXLARB 0x20
2381 #define _RXRTRRO 0x20
2382 #define _RXM1_TXABT 0x40
2385 #define _RXFUL_TXBIF 0x80
2389 //==============================================================================
2392 //==============================================================================
2395 extern __at(0x0E21) __sfr B0SIDH
;
2409 extern __at(0x0E21) volatile __B0SIDHbits_t B0SIDHbits
;
2420 //==============================================================================
2423 //==============================================================================
2426 extern __at(0x0E22) __sfr B0SIDL
;
2461 extern __at(0x0E22) volatile __B0SIDLbits_t B0SIDLbits
;
2472 //==============================================================================
2475 //==============================================================================
2478 extern __at(0x0E23) __sfr B0EIDH
;
2492 extern __at(0x0E23) volatile __B0EIDHbits_t B0EIDHbits
;
2503 //==============================================================================
2506 //==============================================================================
2509 extern __at(0x0E24) __sfr B0EIDL
;
2523 extern __at(0x0E24) volatile __B0EIDLbits_t B0EIDLbits
;
2534 //==============================================================================
2537 //==============================================================================
2540 extern __at(0x0E25) __sfr B0DLC
;
2552 unsigned RXRTR_TXRTR
: 1;
2562 unsigned RESRB0
: 1;
2563 unsigned RESRB1
: 1;
2601 extern __at(0x0E25) volatile __B0DLCbits_t B0DLCbits
;
2608 #define _RESRB0 0x10
2610 #define _RESRB1 0x20
2611 #define _RXRTR_TXRTR 0x40
2615 //==============================================================================
2618 //==============================================================================
2621 extern __at(0x0E26) __sfr B0D0
;
2635 extern __at(0x0E26) volatile __B0D0bits_t B0D0bits
;
2646 //==============================================================================
2649 //==============================================================================
2652 extern __at(0x0E27) __sfr B0D1
;
2666 extern __at(0x0E27) volatile __B0D1bits_t B0D1bits
;
2677 //==============================================================================
2680 //==============================================================================
2683 extern __at(0x0E28) __sfr B0D2
;
2697 extern __at(0x0E28) volatile __B0D2bits_t B0D2bits
;
2708 //==============================================================================
2711 //==============================================================================
2714 extern __at(0x0E29) __sfr B0D3
;
2728 extern __at(0x0E29) volatile __B0D3bits_t B0D3bits
;
2739 //==============================================================================
2742 //==============================================================================
2745 extern __at(0x0E2A) __sfr B0D4
;
2759 extern __at(0x0E2A) volatile __B0D4bits_t B0D4bits
;
2770 //==============================================================================
2773 //==============================================================================
2776 extern __at(0x0E2B) __sfr B0D5
;
2790 extern __at(0x0E2B) volatile __B0D5bits_t B0D5bits
;
2801 //==============================================================================
2804 //==============================================================================
2807 extern __at(0x0E2C) __sfr B0D6
;
2821 extern __at(0x0E2C) volatile __B0D6bits_t B0D6bits
;
2832 //==============================================================================
2835 //==============================================================================
2838 extern __at(0x0E2D) __sfr B0D7
;
2852 extern __at(0x0E2D) volatile __B0D7bits_t B0D7bits
;
2863 //==============================================================================
2866 //==============================================================================
2869 extern __at(0x0E2E) __sfr CANSTAT_RO9
;
2875 unsigned EICODE0
: 1;
2876 unsigned EICODE1_ICODE0
: 1;
2877 unsigned EICODE2_ICODE1
: 1;
2878 unsigned EICODE3_ICODE2
: 1;
2879 unsigned EICODE4
: 1;
2880 unsigned OPMODE0
: 1;
2881 unsigned OPMODE1
: 1;
2882 unsigned OPMODE2
: 1;
2887 unsigned ICODE0
: 1;
2888 unsigned ICODE1
: 1;
2889 unsigned ICODE2
: 1;
2890 unsigned ICODE3
: 1;
2891 unsigned ICODE4
: 1;
2906 unsigned OPMODE
: 3;
2908 } __CANSTAT_RO9bits_t
;
2910 extern __at(0x0E2E) volatile __CANSTAT_RO9bits_t CANSTAT_RO9bits
;
2912 #define _CANSTAT_RO9_EICODE0 0x01
2913 #define _CANSTAT_RO9_ICODE0 0x01
2914 #define _CANSTAT_RO9_EICODE1_ICODE0 0x02
2915 #define _CANSTAT_RO9_ICODE1 0x02
2916 #define _CANSTAT_RO9_EICODE2_ICODE1 0x04
2917 #define _CANSTAT_RO9_ICODE2 0x04
2918 #define _CANSTAT_RO9_EICODE3_ICODE2 0x08
2919 #define _CANSTAT_RO9_ICODE3 0x08
2920 #define _CANSTAT_RO9_EICODE4 0x10
2921 #define _CANSTAT_RO9_ICODE4 0x10
2922 #define _CANSTAT_RO9_OPMODE0 0x20
2923 #define _CANSTAT_RO9_OPMODE1 0x40
2924 #define _CANSTAT_RO9_OPMODE2 0x80
2926 //==============================================================================
2929 //==============================================================================
2932 extern __at(0x0E2F) __sfr CANCON_RO9
;
2939 unsigned WIN0_FP1
: 1;
2940 unsigned WIN1_FP2
: 1;
2941 unsigned WIN2_FP3
: 1;
2943 unsigned REQOP0
: 1;
2944 unsigned REQOP1
: 1;
2945 unsigned REQOP2
: 1;
2972 } __CANCON_RO9bits_t
;
2974 extern __at(0x0E2F) volatile __CANCON_RO9bits_t CANCON_RO9bits
;
2976 #define _CANCON_RO9_FP0 0x01
2977 #define _CANCON_RO9_WIN0_FP1 0x02
2978 #define _CANCON_RO9_WIN0 0x02
2979 #define _CANCON_RO9_WIN1_FP2 0x04
2980 #define _CANCON_RO9_WIN1 0x04
2981 #define _CANCON_RO9_WIN2_FP3 0x08
2982 #define _CANCON_RO9_WIN2 0x08
2983 #define _CANCON_RO9_ABAT 0x10
2984 #define _CANCON_RO9_REQOP0 0x20
2985 #define _CANCON_RO9_REQOP1 0x40
2986 #define _CANCON_RO9_REQOP2 0x80
2988 //==============================================================================
2991 //==============================================================================
2994 extern __at(0x0E30) __sfr B1CON
;
3000 unsigned FILHIT0_TXPRI0
: 1;
3001 unsigned FILHIT1_TXPRI1
: 1;
3002 unsigned FILHIT2_RTREN
: 1;
3003 unsigned FILHIT3_TXREQ
: 1;
3004 unsigned FILHIT4_TXERR
: 1;
3005 unsigned RXRTRRO_TXLARB
: 1;
3006 unsigned RXM1_TXABT
: 1;
3007 unsigned RXFUL_TXBIF
: 1;
3012 unsigned FILHIT0
: 1;
3013 unsigned FILHIT1
: 1;
3014 unsigned FILHIT2
: 1;
3015 unsigned FILHIT3
: 1;
3016 unsigned FILHIT4
: 1;
3024 unsigned TXPRI0
: 1;
3025 unsigned TXPRI1
: 1;
3029 unsigned TXLARB
: 1;
3041 unsigned RXRTRRO
: 1;
3054 unsigned FILHIT
: 5;
3059 extern __at(0x0E30) volatile __B1CONbits_t B1CONbits
;
3061 #define _B1CON_FILHIT0_TXPRI0 0x01
3062 #define _B1CON_FILHIT0 0x01
3063 #define _B1CON_TXPRI0 0x01
3064 #define _B1CON_FILHIT1_TXPRI1 0x02
3065 #define _B1CON_FILHIT1 0x02
3066 #define _B1CON_TXPRI1 0x02
3067 #define _B1CON_FILHIT2_RTREN 0x04
3068 #define _B1CON_FILHIT2 0x04
3069 #define _B1CON_RTREN 0x04
3070 #define _B1CON_FILHIT3_TXREQ 0x08
3071 #define _B1CON_FILHIT3 0x08
3072 #define _B1CON_TXREQ 0x08
3073 #define _B1CON_FILHIT4_TXERR 0x10
3074 #define _B1CON_FILHIT4 0x10
3075 #define _B1CON_TXERR 0x10
3076 #define _B1CON_RXRTRRO_TXLARB 0x20
3077 #define _B1CON_RTRRO 0x20
3078 #define _B1CON_TXLARB 0x20
3079 #define _B1CON_RXRTRRO 0x20
3080 #define _B1CON_RXM1_TXABT 0x40
3081 #define _B1CON_RXM1 0x40
3082 #define _B1CON_TXABT 0x40
3083 #define _B1CON_RXFUL_TXBIF 0x80
3084 #define _B1CON_RXFUL 0x80
3085 #define _B1CON_TXBIF 0x80
3087 //==============================================================================
3090 //==============================================================================
3093 extern __at(0x0E31) __sfr B1SIDH
;
3107 extern __at(0x0E31) volatile __B1SIDHbits_t B1SIDHbits
;
3109 #define _B1SIDH_SID3 0x01
3110 #define _B1SIDH_SID4 0x02
3111 #define _B1SIDH_SID5 0x04
3112 #define _B1SIDH_SID6 0x08
3113 #define _B1SIDH_SID7 0x10
3114 #define _B1SIDH_SID8 0x20
3115 #define _B1SIDH_SID9 0x40
3116 #define _B1SIDH_SID10 0x80
3118 //==============================================================================
3121 //==============================================================================
3124 extern __at(0x0E32) __sfr B1SIDL
;
3159 extern __at(0x0E32) volatile __B1SIDLbits_t B1SIDLbits
;
3161 #define _B1SIDL_EID16 0x01
3162 #define _B1SIDL_EID17 0x02
3163 #define _B1SIDL_EXIDE 0x08
3164 #define _B1SIDL_EXID 0x08
3165 #define _B1SIDL_SRR 0x10
3166 #define _B1SIDL_SID0 0x20
3167 #define _B1SIDL_SID1 0x40
3168 #define _B1SIDL_SID2 0x80
3170 //==============================================================================
3173 //==============================================================================
3176 extern __at(0x0E33) __sfr B1EIDH
;
3190 extern __at(0x0E33) volatile __B1EIDHbits_t B1EIDHbits
;
3192 #define _B1EIDH_EID8 0x01
3193 #define _B1EIDH_EID9 0x02
3194 #define _B1EIDH_EID10 0x04
3195 #define _B1EIDH_EID11 0x08
3196 #define _B1EIDH_EID12 0x10
3197 #define _B1EIDH_EID13 0x20
3198 #define _B1EIDH_EID14 0x40
3199 #define _B1EIDH_EID15 0x80
3201 //==============================================================================
3204 //==============================================================================
3207 extern __at(0x0E34) __sfr B1EIDL
;
3221 extern __at(0x0E34) volatile __B1EIDLbits_t B1EIDLbits
;
3223 #define _B1EIDL_EID0 0x01
3224 #define _B1EIDL_EID1 0x02
3225 #define _B1EIDL_EID2 0x04
3226 #define _B1EIDL_EID3 0x08
3227 #define _B1EIDL_EID4 0x10
3228 #define _B1EIDL_EID5 0x20
3229 #define _B1EIDL_EID6 0x40
3230 #define _B1EIDL_EID7 0x80
3232 //==============================================================================
3235 //==============================================================================
3238 extern __at(0x0E35) __sfr B1DLC
;
3250 unsigned RXRTR_TXRTR
: 1;
3260 unsigned RESRB0
: 1;
3261 unsigned RESRB1
: 1;
3299 extern __at(0x0E35) volatile __B1DLCbits_t B1DLCbits
;
3301 #define _B1DLC_DLC0 0x01
3302 #define _B1DLC_DLC1 0x02
3303 #define _B1DLC_DLC2 0x04
3304 #define _B1DLC_DLC3 0x08
3305 #define _B1DLC_RB0 0x10
3306 #define _B1DLC_RESRB0 0x10
3307 #define _B1DLC_RB1 0x20
3308 #define _B1DLC_RESRB1 0x20
3309 #define _B1DLC_RXRTR_TXRTR 0x40
3310 #define _B1DLC_TXRTR 0x40
3311 #define _B1DLC_RXRTR 0x40
3313 //==============================================================================
3316 //==============================================================================
3319 extern __at(0x0E36) __sfr B1D0
;
3333 extern __at(0x0E36) volatile __B1D0bits_t B1D0bits
;
3344 //==============================================================================
3347 //==============================================================================
3350 extern __at(0x0E37) __sfr B1D1
;
3364 extern __at(0x0E37) volatile __B1D1bits_t B1D1bits
;
3375 //==============================================================================
3378 //==============================================================================
3381 extern __at(0x0E38) __sfr B1D2
;
3395 extern __at(0x0E38) volatile __B1D2bits_t B1D2bits
;
3406 //==============================================================================
3409 //==============================================================================
3412 extern __at(0x0E39) __sfr B1D3
;
3426 extern __at(0x0E39) volatile __B1D3bits_t B1D3bits
;
3437 //==============================================================================
3440 //==============================================================================
3443 extern __at(0x0E3A) __sfr B1D4
;
3457 extern __at(0x0E3A) volatile __B1D4bits_t B1D4bits
;
3468 //==============================================================================
3471 //==============================================================================
3474 extern __at(0x0E3B) __sfr B1D5
;
3488 extern __at(0x0E3B) volatile __B1D5bits_t B1D5bits
;
3499 //==============================================================================
3502 //==============================================================================
3505 extern __at(0x0E3C) __sfr B1D6
;
3519 extern __at(0x0E3C) volatile __B1D6bits_t B1D6bits
;
3530 //==============================================================================
3533 //==============================================================================
3536 extern __at(0x0E3D) __sfr B1D7
;
3550 extern __at(0x0E3D) volatile __B1D7bits_t B1D7bits
;
3561 //==============================================================================
3564 //==============================================================================
3567 extern __at(0x0E3E) __sfr CANSTAT_RO8
;
3573 unsigned EICODE0
: 1;
3574 unsigned EICODE1_ICODE0
: 1;
3575 unsigned EICODE2_ICODE1
: 1;
3576 unsigned EICODE3_ICODE2
: 1;
3577 unsigned EICODE4
: 1;
3578 unsigned OPMODE0
: 1;
3579 unsigned OPMODE1
: 1;
3580 unsigned OPMODE2
: 1;
3585 unsigned ICODE0
: 1;
3586 unsigned ICODE1
: 1;
3587 unsigned ICODE2
: 1;
3588 unsigned ICODE3
: 1;
3589 unsigned ICODE4
: 1;
3604 unsigned OPMODE
: 3;
3606 } __CANSTAT_RO8bits_t
;
3608 extern __at(0x0E3E) volatile __CANSTAT_RO8bits_t CANSTAT_RO8bits
;
3610 #define _CANSTAT_RO8_EICODE0 0x01
3611 #define _CANSTAT_RO8_ICODE0 0x01
3612 #define _CANSTAT_RO8_EICODE1_ICODE0 0x02
3613 #define _CANSTAT_RO8_ICODE1 0x02
3614 #define _CANSTAT_RO8_EICODE2_ICODE1 0x04
3615 #define _CANSTAT_RO8_ICODE2 0x04
3616 #define _CANSTAT_RO8_EICODE3_ICODE2 0x08
3617 #define _CANSTAT_RO8_ICODE3 0x08
3618 #define _CANSTAT_RO8_EICODE4 0x10
3619 #define _CANSTAT_RO8_ICODE4 0x10
3620 #define _CANSTAT_RO8_OPMODE0 0x20
3621 #define _CANSTAT_RO8_OPMODE1 0x40
3622 #define _CANSTAT_RO8_OPMODE2 0x80
3624 //==============================================================================
3627 //==============================================================================
3630 extern __at(0x0E3F) __sfr CANCON_RO8
;
3637 unsigned WIN0_FP1
: 1;
3638 unsigned WIN1_FP2
: 1;
3639 unsigned WIN2_FP3
: 1;
3641 unsigned REQOP0
: 1;
3642 unsigned REQOP1
: 1;
3643 unsigned REQOP2
: 1;
3670 } __CANCON_RO8bits_t
;
3672 extern __at(0x0E3F) volatile __CANCON_RO8bits_t CANCON_RO8bits
;
3674 #define _CANCON_RO8_FP0 0x01
3675 #define _CANCON_RO8_WIN0_FP1 0x02
3676 #define _CANCON_RO8_WIN0 0x02
3677 #define _CANCON_RO8_WIN1_FP2 0x04
3678 #define _CANCON_RO8_WIN1 0x04
3679 #define _CANCON_RO8_WIN2_FP3 0x08
3680 #define _CANCON_RO8_WIN2 0x08
3681 #define _CANCON_RO8_ABAT 0x10
3682 #define _CANCON_RO8_REQOP0 0x20
3683 #define _CANCON_RO8_REQOP1 0x40
3684 #define _CANCON_RO8_REQOP2 0x80
3686 //==============================================================================
3689 //==============================================================================
3692 extern __at(0x0E40) __sfr B2CON
;
3698 unsigned FILHIT0_TXPRI0
: 1;
3699 unsigned FILHIT1_TXPRI1
: 1;
3700 unsigned FILHIT2_RTREN
: 1;
3701 unsigned FILHIT3_TXREQ
: 1;
3702 unsigned FILHIT4_TXERR
: 1;
3703 unsigned RXRTRRO_TXLARB
: 1;
3704 unsigned RXM1_TXABT
: 1;
3705 unsigned RXFUL_TXBIF
: 1;
3710 unsigned FILHIT0
: 1;
3711 unsigned FILHIT1
: 1;
3712 unsigned FILHIT2
: 1;
3713 unsigned FILHIT3
: 1;
3714 unsigned FILHIT4
: 1;
3722 unsigned TXPRI0
: 1;
3723 unsigned TXPRI1
: 1;
3727 unsigned TXLARB
: 1;
3739 unsigned RXRTRRO
: 1;
3752 unsigned FILHIT
: 5;
3757 extern __at(0x0E40) volatile __B2CONbits_t B2CONbits
;
3759 #define _B2CON_FILHIT0_TXPRI0 0x01
3760 #define _B2CON_FILHIT0 0x01
3761 #define _B2CON_TXPRI0 0x01
3762 #define _B2CON_FILHIT1_TXPRI1 0x02
3763 #define _B2CON_FILHIT1 0x02
3764 #define _B2CON_TXPRI1 0x02
3765 #define _B2CON_FILHIT2_RTREN 0x04
3766 #define _B2CON_FILHIT2 0x04
3767 #define _B2CON_RTREN 0x04
3768 #define _B2CON_FILHIT3_TXREQ 0x08
3769 #define _B2CON_FILHIT3 0x08
3770 #define _B2CON_TXREQ 0x08
3771 #define _B2CON_FILHIT4_TXERR 0x10
3772 #define _B2CON_FILHIT4 0x10
3773 #define _B2CON_TXERR 0x10
3774 #define _B2CON_RXRTRRO_TXLARB 0x20
3775 #define _B2CON_RTRRO 0x20
3776 #define _B2CON_TXLARB 0x20
3777 #define _B2CON_RXRTRRO 0x20
3778 #define _B2CON_RXM1_TXABT 0x40
3779 #define _B2CON_RXM1 0x40
3780 #define _B2CON_TXABT 0x40
3781 #define _B2CON_RXFUL_TXBIF 0x80
3782 #define _B2CON_RXFUL 0x80
3783 #define _B2CON_TXBIF 0x80
3785 //==============================================================================
3788 //==============================================================================
3791 extern __at(0x0E41) __sfr B2SIDH
;
3805 extern __at(0x0E41) volatile __B2SIDHbits_t B2SIDHbits
;
3807 #define _B2SIDH_SID3 0x01
3808 #define _B2SIDH_SID4 0x02
3809 #define _B2SIDH_SID5 0x04
3810 #define _B2SIDH_SID6 0x08
3811 #define _B2SIDH_SID7 0x10
3812 #define _B2SIDH_SID8 0x20
3813 #define _B2SIDH_SID9 0x40
3814 #define _B2SIDH_SID10 0x80
3816 //==============================================================================
3819 //==============================================================================
3822 extern __at(0x0E42) __sfr B2SIDL
;
3857 extern __at(0x0E42) volatile __B2SIDLbits_t B2SIDLbits
;
3859 #define _B2SIDL_EID16 0x01
3860 #define _B2SIDL_EID17 0x02
3861 #define _B2SIDL_EXIDE 0x08
3862 #define _B2SIDL_EXID 0x08
3863 #define _B2SIDL_SRR 0x10
3864 #define _B2SIDL_SID0 0x20
3865 #define _B2SIDL_SID1 0x40
3866 #define _B2SIDL_SID2 0x80
3868 //==============================================================================
3871 //==============================================================================
3874 extern __at(0x0E43) __sfr B2EIDH
;
3888 extern __at(0x0E43) volatile __B2EIDHbits_t B2EIDHbits
;
3890 #define _B2EIDH_EID8 0x01
3891 #define _B2EIDH_EID9 0x02
3892 #define _B2EIDH_EID10 0x04
3893 #define _B2EIDH_EID11 0x08
3894 #define _B2EIDH_EID12 0x10
3895 #define _B2EIDH_EID13 0x20
3896 #define _B2EIDH_EID14 0x40
3897 #define _B2EIDH_EID15 0x80
3899 //==============================================================================
3902 //==============================================================================
3905 extern __at(0x0E44) __sfr B2EIDL
;
3919 extern __at(0x0E44) volatile __B2EIDLbits_t B2EIDLbits
;
3921 #define _B2EIDL_EID0 0x01
3922 #define _B2EIDL_EID1 0x02
3923 #define _B2EIDL_EID2 0x04
3924 #define _B2EIDL_EID3 0x08
3925 #define _B2EIDL_EID4 0x10
3926 #define _B2EIDL_EID5 0x20
3927 #define _B2EIDL_EID6 0x40
3928 #define _B2EIDL_EID7 0x80
3930 //==============================================================================
3933 //==============================================================================
3936 extern __at(0x0E45) __sfr B2DLC
;
3948 unsigned RXRTR_TXRTR
: 1;
3958 unsigned RESRB0
: 1;
3959 unsigned RESRB1
: 1;
3997 extern __at(0x0E45) volatile __B2DLCbits_t B2DLCbits
;
3999 #define _B2DLC_DLC0 0x01
4000 #define _B2DLC_DLC1 0x02
4001 #define _B2DLC_DLC2 0x04
4002 #define _B2DLC_DLC3 0x08
4003 #define _B2DLC_RB0 0x10
4004 #define _B2DLC_RESRB0 0x10
4005 #define _B2DLC_RB1 0x20
4006 #define _B2DLC_RESRB1 0x20
4007 #define _B2DLC_RXRTR_TXRTR 0x40
4008 #define _B2DLC_TXRTR 0x40
4009 #define _B2DLC_RXRTR 0x40
4011 //==============================================================================
4014 //==============================================================================
4017 extern __at(0x0E46) __sfr B2D0
;
4031 extern __at(0x0E46) volatile __B2D0bits_t B2D0bits
;
4042 //==============================================================================
4045 //==============================================================================
4048 extern __at(0x0E47) __sfr B2D1
;
4062 extern __at(0x0E47) volatile __B2D1bits_t B2D1bits
;
4073 //==============================================================================
4076 //==============================================================================
4079 extern __at(0x0E48) __sfr B2D2
;
4093 extern __at(0x0E48) volatile __B2D2bits_t B2D2bits
;
4104 //==============================================================================
4107 //==============================================================================
4110 extern __at(0x0E49) __sfr B2D3
;
4124 extern __at(0x0E49) volatile __B2D3bits_t B2D3bits
;
4135 //==============================================================================
4138 //==============================================================================
4141 extern __at(0x0E4A) __sfr B2D4
;
4155 extern __at(0x0E4A) volatile __B2D4bits_t B2D4bits
;
4166 //==============================================================================
4169 //==============================================================================
4172 extern __at(0x0E4B) __sfr B2D5
;
4186 extern __at(0x0E4B) volatile __B2D5bits_t B2D5bits
;
4197 //==============================================================================
4200 //==============================================================================
4203 extern __at(0x0E4C) __sfr B2D6
;
4217 extern __at(0x0E4C) volatile __B2D6bits_t B2D6bits
;
4228 //==============================================================================
4231 //==============================================================================
4234 extern __at(0x0E4D) __sfr B2D7
;
4248 extern __at(0x0E4D) volatile __B2D7bits_t B2D7bits
;
4259 //==============================================================================
4262 //==============================================================================
4265 extern __at(0x0E4E) __sfr CANSTAT_RO7
;
4271 unsigned EICODE0
: 1;
4272 unsigned EICODE1_ICODE0
: 1;
4273 unsigned EICODE2_ICODE1
: 1;
4274 unsigned EICODE3_ICODE2
: 1;
4275 unsigned EICODE4
: 1;
4276 unsigned OPMODE0
: 1;
4277 unsigned OPMODE1
: 1;
4278 unsigned OPMODE2
: 1;
4283 unsigned ICODE0
: 1;
4284 unsigned ICODE1
: 1;
4285 unsigned ICODE2
: 1;
4286 unsigned ICODE3
: 1;
4287 unsigned ICODE4
: 1;
4302 unsigned OPMODE
: 3;
4304 } __CANSTAT_RO7bits_t
;
4306 extern __at(0x0E4E) volatile __CANSTAT_RO7bits_t CANSTAT_RO7bits
;
4308 #define _CANSTAT_RO7_EICODE0 0x01
4309 #define _CANSTAT_RO7_ICODE0 0x01
4310 #define _CANSTAT_RO7_EICODE1_ICODE0 0x02
4311 #define _CANSTAT_RO7_ICODE1 0x02
4312 #define _CANSTAT_RO7_EICODE2_ICODE1 0x04
4313 #define _CANSTAT_RO7_ICODE2 0x04
4314 #define _CANSTAT_RO7_EICODE3_ICODE2 0x08
4315 #define _CANSTAT_RO7_ICODE3 0x08
4316 #define _CANSTAT_RO7_EICODE4 0x10
4317 #define _CANSTAT_RO7_ICODE4 0x10
4318 #define _CANSTAT_RO7_OPMODE0 0x20
4319 #define _CANSTAT_RO7_OPMODE1 0x40
4320 #define _CANSTAT_RO7_OPMODE2 0x80
4322 //==============================================================================
4325 //==============================================================================
4328 extern __at(0x0E4F) __sfr CANCON_RO7
;
4335 unsigned WIN0_FP1
: 1;
4336 unsigned WIN1_FP2
: 1;
4337 unsigned WIN2_FP3
: 1;
4339 unsigned REQOP0
: 1;
4340 unsigned REQOP1
: 1;
4341 unsigned REQOP2
: 1;
4368 } __CANCON_RO7bits_t
;
4370 extern __at(0x0E4F) volatile __CANCON_RO7bits_t CANCON_RO7bits
;
4372 #define _CANCON_RO7_FP0 0x01
4373 #define _CANCON_RO7_WIN0_FP1 0x02
4374 #define _CANCON_RO7_WIN0 0x02
4375 #define _CANCON_RO7_WIN1_FP2 0x04
4376 #define _CANCON_RO7_WIN1 0x04
4377 #define _CANCON_RO7_WIN2_FP3 0x08
4378 #define _CANCON_RO7_WIN2 0x08
4379 #define _CANCON_RO7_ABAT 0x10
4380 #define _CANCON_RO7_REQOP0 0x20
4381 #define _CANCON_RO7_REQOP1 0x40
4382 #define _CANCON_RO7_REQOP2 0x80
4384 //==============================================================================
4387 //==============================================================================
4390 extern __at(0x0E50) __sfr B3CON
;
4396 unsigned FILHIT0_TXPRI0
: 1;
4397 unsigned FILHIT1_TXPRI1
: 1;
4398 unsigned FILHIT2_RTREN
: 1;
4399 unsigned FILHIT3_TXREQ
: 1;
4400 unsigned FILHIT4_TXERR
: 1;
4401 unsigned RXRTRRO_TXLARB
: 1;
4402 unsigned RXM1_TXABT
: 1;
4403 unsigned RXFUL_TXBIF
: 1;
4408 unsigned FILHIT0
: 1;
4409 unsigned FILHIT1
: 1;
4410 unsigned FILHIT2
: 1;
4411 unsigned FILHIT3
: 1;
4412 unsigned FILHIT4
: 1;
4420 unsigned TXPRI0
: 1;
4421 unsigned TXPRI1
: 1;
4425 unsigned TXLARB
: 1;
4437 unsigned RXRTRRO
: 1;
4450 unsigned FILHIT
: 5;
4455 extern __at(0x0E50) volatile __B3CONbits_t B3CONbits
;
4457 #define _B3CON_FILHIT0_TXPRI0 0x01
4458 #define _B3CON_FILHIT0 0x01
4459 #define _B3CON_TXPRI0 0x01
4460 #define _B3CON_FILHIT1_TXPRI1 0x02
4461 #define _B3CON_FILHIT1 0x02
4462 #define _B3CON_TXPRI1 0x02
4463 #define _B3CON_FILHIT2_RTREN 0x04
4464 #define _B3CON_FILHIT2 0x04
4465 #define _B3CON_RTREN 0x04
4466 #define _B3CON_FILHIT3_TXREQ 0x08
4467 #define _B3CON_FILHIT3 0x08
4468 #define _B3CON_TXREQ 0x08
4469 #define _B3CON_FILHIT4_TXERR 0x10
4470 #define _B3CON_FILHIT4 0x10
4471 #define _B3CON_TXERR 0x10
4472 #define _B3CON_RXRTRRO_TXLARB 0x20
4473 #define _B3CON_RTRRO 0x20
4474 #define _B3CON_TXLARB 0x20
4475 #define _B3CON_RXRTRRO 0x20
4476 #define _B3CON_RXM1_TXABT 0x40
4477 #define _B3CON_RXM1 0x40
4478 #define _B3CON_TXABT 0x40
4479 #define _B3CON_RXFUL_TXBIF 0x80
4480 #define _B3CON_RXFUL 0x80
4481 #define _B3CON_TXBIF 0x80
4483 //==============================================================================
4486 //==============================================================================
4489 extern __at(0x0E51) __sfr B3SIDH
;
4503 extern __at(0x0E51) volatile __B3SIDHbits_t B3SIDHbits
;
4505 #define _B3SIDH_SID3 0x01
4506 #define _B3SIDH_SID4 0x02
4507 #define _B3SIDH_SID5 0x04
4508 #define _B3SIDH_SID6 0x08
4509 #define _B3SIDH_SID7 0x10
4510 #define _B3SIDH_SID8 0x20
4511 #define _B3SIDH_SID9 0x40
4512 #define _B3SIDH_SID10 0x80
4514 //==============================================================================
4517 //==============================================================================
4520 extern __at(0x0E52) __sfr B3SIDL
;
4555 extern __at(0x0E52) volatile __B3SIDLbits_t B3SIDLbits
;
4557 #define _B3SIDL_EID16 0x01
4558 #define _B3SIDL_EID17 0x02
4559 #define _B3SIDL_EXIDE 0x08
4560 #define _B3SIDL_EXID 0x08
4561 #define _B3SIDL_SRR 0x10
4562 #define _B3SIDL_SID0 0x20
4563 #define _B3SIDL_SID1 0x40
4564 #define _B3SIDL_SID2 0x80
4566 //==============================================================================
4569 //==============================================================================
4572 extern __at(0x0E53) __sfr B3EIDH
;
4586 extern __at(0x0E53) volatile __B3EIDHbits_t B3EIDHbits
;
4588 #define _B3EIDH_EID8 0x01
4589 #define _B3EIDH_EID9 0x02
4590 #define _B3EIDH_EID10 0x04
4591 #define _B3EIDH_EID11 0x08
4592 #define _B3EIDH_EID12 0x10
4593 #define _B3EIDH_EID13 0x20
4594 #define _B3EIDH_EID14 0x40
4595 #define _B3EIDH_EID15 0x80
4597 //==============================================================================
4600 //==============================================================================
4603 extern __at(0x0E54) __sfr B3EIDL
;
4617 extern __at(0x0E54) volatile __B3EIDLbits_t B3EIDLbits
;
4619 #define _B3EIDL_EID0 0x01
4620 #define _B3EIDL_EID1 0x02
4621 #define _B3EIDL_EID2 0x04
4622 #define _B3EIDL_EID3 0x08
4623 #define _B3EIDL_EID4 0x10
4624 #define _B3EIDL_EID5 0x20
4625 #define _B3EIDL_EID6 0x40
4626 #define _B3EIDL_EID7 0x80
4628 //==============================================================================
4631 //==============================================================================
4634 extern __at(0x0E55) __sfr B3DLC
;
4646 unsigned RXRTR_TXRTR
: 1;
4656 unsigned RESRB0
: 1;
4657 unsigned RESRB1
: 1;
4695 extern __at(0x0E55) volatile __B3DLCbits_t B3DLCbits
;
4697 #define _B3DLC_DLC0 0x01
4698 #define _B3DLC_DLC1 0x02
4699 #define _B3DLC_DLC2 0x04
4700 #define _B3DLC_DLC3 0x08
4701 #define _B3DLC_RB0 0x10
4702 #define _B3DLC_RESRB0 0x10
4703 #define _B3DLC_RB1 0x20
4704 #define _B3DLC_RESRB1 0x20
4705 #define _B3DLC_RXRTR_TXRTR 0x40
4706 #define _B3DLC_TXRTR 0x40
4707 #define _B3DLC_RXRTR 0x40
4709 //==============================================================================
4712 //==============================================================================
4715 extern __at(0x0E56) __sfr B3D0
;
4729 extern __at(0x0E56) volatile __B3D0bits_t B3D0bits
;
4740 //==============================================================================
4743 //==============================================================================
4746 extern __at(0x0E57) __sfr B3D1
;
4760 extern __at(0x0E57) volatile __B3D1bits_t B3D1bits
;
4771 //==============================================================================
4774 //==============================================================================
4777 extern __at(0x0E58) __sfr B3D2
;
4791 extern __at(0x0E58) volatile __B3D2bits_t B3D2bits
;
4802 //==============================================================================
4805 //==============================================================================
4808 extern __at(0x0E59) __sfr B3D3
;
4822 extern __at(0x0E59) volatile __B3D3bits_t B3D3bits
;
4833 //==============================================================================
4836 //==============================================================================
4839 extern __at(0x0E5A) __sfr B3D4
;
4853 extern __at(0x0E5A) volatile __B3D4bits_t B3D4bits
;
4864 //==============================================================================
4867 //==============================================================================
4870 extern __at(0x0E5B) __sfr B3D5
;
4884 extern __at(0x0E5B) volatile __B3D5bits_t B3D5bits
;
4895 //==============================================================================
4898 //==============================================================================
4901 extern __at(0x0E5C) __sfr B3D6
;
4915 extern __at(0x0E5C) volatile __B3D6bits_t B3D6bits
;
4926 //==============================================================================
4929 //==============================================================================
4932 extern __at(0x0E5D) __sfr B3D7
;
4946 extern __at(0x0E5D) volatile __B3D7bits_t B3D7bits
;
4957 //==============================================================================
4960 //==============================================================================
4963 extern __at(0x0E5E) __sfr CANSTAT_RO6
;
4969 unsigned EICODE0
: 1;
4970 unsigned EICODE1_ICODE0
: 1;
4971 unsigned EICODE2_ICODE1
: 1;
4972 unsigned EICODE3_ICODE2
: 1;
4973 unsigned EICODE4
: 1;
4974 unsigned OPMODE0
: 1;
4975 unsigned OPMODE1
: 1;
4976 unsigned OPMODE2
: 1;
4981 unsigned ICODE0
: 1;
4982 unsigned ICODE1
: 1;
4983 unsigned ICODE2
: 1;
4984 unsigned ICODE3
: 1;
4985 unsigned ICODE4
: 1;
5000 unsigned OPMODE
: 3;
5002 } __CANSTAT_RO6bits_t
;
5004 extern __at(0x0E5E) volatile __CANSTAT_RO6bits_t CANSTAT_RO6bits
;
5006 #define _CANSTAT_RO6_EICODE0 0x01
5007 #define _CANSTAT_RO6_ICODE0 0x01
5008 #define _CANSTAT_RO6_EICODE1_ICODE0 0x02
5009 #define _CANSTAT_RO6_ICODE1 0x02
5010 #define _CANSTAT_RO6_EICODE2_ICODE1 0x04
5011 #define _CANSTAT_RO6_ICODE2 0x04
5012 #define _CANSTAT_RO6_EICODE3_ICODE2 0x08
5013 #define _CANSTAT_RO6_ICODE3 0x08
5014 #define _CANSTAT_RO6_EICODE4 0x10
5015 #define _CANSTAT_RO6_ICODE4 0x10
5016 #define _CANSTAT_RO6_OPMODE0 0x20
5017 #define _CANSTAT_RO6_OPMODE1 0x40
5018 #define _CANSTAT_RO6_OPMODE2 0x80
5020 //==============================================================================
5023 //==============================================================================
5026 extern __at(0x0E5F) __sfr CANCON_RO6
;
5033 unsigned WIN0_FP1
: 1;
5034 unsigned WIN1_FP2
: 1;
5035 unsigned WIN2_FP3
: 1;
5037 unsigned REQOP0
: 1;
5038 unsigned REQOP1
: 1;
5039 unsigned REQOP2
: 1;
5066 } __CANCON_RO6bits_t
;
5068 extern __at(0x0E5F) volatile __CANCON_RO6bits_t CANCON_RO6bits
;
5070 #define _CANCON_RO6_FP0 0x01
5071 #define _CANCON_RO6_WIN0_FP1 0x02
5072 #define _CANCON_RO6_WIN0 0x02
5073 #define _CANCON_RO6_WIN1_FP2 0x04
5074 #define _CANCON_RO6_WIN1 0x04
5075 #define _CANCON_RO6_WIN2_FP3 0x08
5076 #define _CANCON_RO6_WIN2 0x08
5077 #define _CANCON_RO6_ABAT 0x10
5078 #define _CANCON_RO6_REQOP0 0x20
5079 #define _CANCON_RO6_REQOP1 0x40
5080 #define _CANCON_RO6_REQOP2 0x80
5082 //==============================================================================
5085 //==============================================================================
5088 extern __at(0x0E60) __sfr B4CON
;
5094 unsigned FILHIT0_TXPRI0
: 1;
5095 unsigned FILHIT1_TXPRI1
: 1;
5096 unsigned FILHIT2_RTREN
: 1;
5097 unsigned FILHIT3_TXREQ
: 1;
5098 unsigned FILHIT4_TXERR
: 1;
5099 unsigned RXRTRRO_TXLARB
: 1;
5100 unsigned RXM1_TXABT
: 1;
5101 unsigned RXFUL_TXBIF
: 1;
5106 unsigned FILHIT0
: 1;
5107 unsigned FILHIT1
: 1;
5108 unsigned FILHIT2
: 1;
5109 unsigned FILHIT3
: 1;
5110 unsigned FILHIT4
: 1;
5118 unsigned TXPRI0
: 1;
5119 unsigned TXPRI1
: 1;
5123 unsigned TXLARB
: 1;
5135 unsigned RXRTRRO
: 1;
5148 unsigned FILHIT
: 5;
5153 extern __at(0x0E60) volatile __B4CONbits_t B4CONbits
;
5155 #define _B4CON_FILHIT0_TXPRI0 0x01
5156 #define _B4CON_FILHIT0 0x01
5157 #define _B4CON_TXPRI0 0x01
5158 #define _B4CON_FILHIT1_TXPRI1 0x02
5159 #define _B4CON_FILHIT1 0x02
5160 #define _B4CON_TXPRI1 0x02
5161 #define _B4CON_FILHIT2_RTREN 0x04
5162 #define _B4CON_FILHIT2 0x04
5163 #define _B4CON_RTREN 0x04
5164 #define _B4CON_FILHIT3_TXREQ 0x08
5165 #define _B4CON_FILHIT3 0x08
5166 #define _B4CON_TXREQ 0x08
5167 #define _B4CON_FILHIT4_TXERR 0x10
5168 #define _B4CON_FILHIT4 0x10
5169 #define _B4CON_TXERR 0x10
5170 #define _B4CON_RXRTRRO_TXLARB 0x20
5171 #define _B4CON_RTRRO 0x20
5172 #define _B4CON_TXLARB 0x20
5173 #define _B4CON_RXRTRRO 0x20
5174 #define _B4CON_RXM1_TXABT 0x40
5175 #define _B4CON_RXM1 0x40
5176 #define _B4CON_TXABT 0x40
5177 #define _B4CON_RXFUL_TXBIF 0x80
5178 #define _B4CON_RXFUL 0x80
5179 #define _B4CON_TXBIF 0x80
5181 //==============================================================================
5184 //==============================================================================
5187 extern __at(0x0E61) __sfr B4SIDH
;
5201 extern __at(0x0E61) volatile __B4SIDHbits_t B4SIDHbits
;
5203 #define _B4SIDH_SID3 0x01
5204 #define _B4SIDH_SID4 0x02
5205 #define _B4SIDH_SID5 0x04
5206 #define _B4SIDH_SID6 0x08
5207 #define _B4SIDH_SID7 0x10
5208 #define _B4SIDH_SID8 0x20
5209 #define _B4SIDH_SID9 0x40
5210 #define _B4SIDH_SID10 0x80
5212 //==============================================================================
5215 //==============================================================================
5218 extern __at(0x0E62) __sfr B4SIDL
;
5253 extern __at(0x0E62) volatile __B4SIDLbits_t B4SIDLbits
;
5255 #define _B4SIDL_EID16 0x01
5256 #define _B4SIDL_EID17 0x02
5257 #define _B4SIDL_EXIDE 0x08
5258 #define _B4SIDL_EXID 0x08
5259 #define _B4SIDL_SRR 0x10
5260 #define _B4SIDL_SID0 0x20
5261 #define _B4SIDL_SID1 0x40
5262 #define _B4SIDL_SID2 0x80
5264 //==============================================================================
5267 //==============================================================================
5270 extern __at(0x0E63) __sfr B4EIDH
;
5284 extern __at(0x0E63) volatile __B4EIDHbits_t B4EIDHbits
;
5286 #define _B4EIDH_EID8 0x01
5287 #define _B4EIDH_EID9 0x02
5288 #define _B4EIDH_EID10 0x04
5289 #define _B4EIDH_EID11 0x08
5290 #define _B4EIDH_EID12 0x10
5291 #define _B4EIDH_EID13 0x20
5292 #define _B4EIDH_EID14 0x40
5293 #define _B4EIDH_EID15 0x80
5295 //==============================================================================
5298 //==============================================================================
5301 extern __at(0x0E64) __sfr B4EIDL
;
5315 extern __at(0x0E64) volatile __B4EIDLbits_t B4EIDLbits
;
5317 #define _B4EIDL_EID0 0x01
5318 #define _B4EIDL_EID1 0x02
5319 #define _B4EIDL_EID2 0x04
5320 #define _B4EIDL_EID3 0x08
5321 #define _B4EIDL_EID4 0x10
5322 #define _B4EIDL_EID5 0x20
5323 #define _B4EIDL_EID6 0x40
5324 #define _B4EIDL_EID7 0x80
5326 //==============================================================================
5329 //==============================================================================
5332 extern __at(0x0E65) __sfr B4DLC
;
5344 unsigned RXRTR_TXRTR
: 1;
5354 unsigned RESRB0
: 1;
5355 unsigned RESRB1
: 1;
5393 extern __at(0x0E65) volatile __B4DLCbits_t B4DLCbits
;
5395 #define _B4DLC_DLC0 0x01
5396 #define _B4DLC_DLC1 0x02
5397 #define _B4DLC_DLC2 0x04
5398 #define _B4DLC_DLC3 0x08
5399 #define _B4DLC_RB0 0x10
5400 #define _B4DLC_RESRB0 0x10
5401 #define _B4DLC_RB1 0x20
5402 #define _B4DLC_RESRB1 0x20
5403 #define _B4DLC_RXRTR_TXRTR 0x40
5404 #define _B4DLC_TXRTR 0x40
5405 #define _B4DLC_RXRTR 0x40
5407 //==============================================================================
5410 //==============================================================================
5413 extern __at(0x0E66) __sfr B4D0
;
5427 extern __at(0x0E66) volatile __B4D0bits_t B4D0bits
;
5438 //==============================================================================
5441 //==============================================================================
5444 extern __at(0x0E67) __sfr B4D1
;
5458 extern __at(0x0E67) volatile __B4D1bits_t B4D1bits
;
5469 //==============================================================================
5472 //==============================================================================
5475 extern __at(0x0E68) __sfr B4D2
;
5489 extern __at(0x0E68) volatile __B4D2bits_t B4D2bits
;
5500 //==============================================================================
5503 //==============================================================================
5506 extern __at(0x0E69) __sfr B4D3
;
5520 extern __at(0x0E69) volatile __B4D3bits_t B4D3bits
;
5531 //==============================================================================
5534 //==============================================================================
5537 extern __at(0x0E6A) __sfr B4D4
;
5551 extern __at(0x0E6A) volatile __B4D4bits_t B4D4bits
;
5562 //==============================================================================
5565 //==============================================================================
5568 extern __at(0x0E6B) __sfr B4D5
;
5582 extern __at(0x0E6B) volatile __B4D5bits_t B4D5bits
;
5593 //==============================================================================
5596 //==============================================================================
5599 extern __at(0x0E6C) __sfr B4D6
;
5613 extern __at(0x0E6C) volatile __B4D6bits_t B4D6bits
;
5624 //==============================================================================
5627 //==============================================================================
5630 extern __at(0x0E6D) __sfr B4D7
;
5655 unsigned B46D77
: 1;
5659 extern __at(0x0E6D) volatile __B4D7bits_t B4D7bits
;
5669 #define _B46D77 0x80
5671 //==============================================================================
5674 //==============================================================================
5677 extern __at(0x0E6E) __sfr CANSTAT_RO5
;
5683 unsigned EICODE0
: 1;
5684 unsigned EICODE1_ICODE0
: 1;
5685 unsigned EICODE2_ICODE1
: 1;
5686 unsigned EICODE3_ICODE2
: 1;
5687 unsigned EICODE4
: 1;
5688 unsigned OPMODE0
: 1;
5689 unsigned OPMODE1
: 1;
5690 unsigned OPMODE2
: 1;
5695 unsigned ICODE0
: 1;
5696 unsigned ICODE1
: 1;
5697 unsigned ICODE2
: 1;
5698 unsigned ICODE3
: 1;
5699 unsigned ICODE4
: 1;
5714 unsigned OPMODE
: 3;
5716 } __CANSTAT_RO5bits_t
;
5718 extern __at(0x0E6E) volatile __CANSTAT_RO5bits_t CANSTAT_RO5bits
;
5720 #define _CANSTAT_RO5_EICODE0 0x01
5721 #define _CANSTAT_RO5_ICODE0 0x01
5722 #define _CANSTAT_RO5_EICODE1_ICODE0 0x02
5723 #define _CANSTAT_RO5_ICODE1 0x02
5724 #define _CANSTAT_RO5_EICODE2_ICODE1 0x04
5725 #define _CANSTAT_RO5_ICODE2 0x04
5726 #define _CANSTAT_RO5_EICODE3_ICODE2 0x08
5727 #define _CANSTAT_RO5_ICODE3 0x08
5728 #define _CANSTAT_RO5_EICODE4 0x10
5729 #define _CANSTAT_RO5_ICODE4 0x10
5730 #define _CANSTAT_RO5_OPMODE0 0x20
5731 #define _CANSTAT_RO5_OPMODE1 0x40
5732 #define _CANSTAT_RO5_OPMODE2 0x80
5734 //==============================================================================
5737 //==============================================================================
5740 extern __at(0x0E6F) __sfr CANCON_RO5
;
5747 unsigned WIN0_FP1
: 1;
5748 unsigned WIN1_FP2
: 1;
5749 unsigned WIN2_FP3
: 1;
5751 unsigned REQOP0
: 1;
5752 unsigned REQOP1
: 1;
5753 unsigned REQOP2
: 1;
5780 } __CANCON_RO5bits_t
;
5782 extern __at(0x0E6F) volatile __CANCON_RO5bits_t CANCON_RO5bits
;
5784 #define _CANCON_RO5_FP0 0x01
5785 #define _CANCON_RO5_WIN0_FP1 0x02
5786 #define _CANCON_RO5_WIN0 0x02
5787 #define _CANCON_RO5_WIN1_FP2 0x04
5788 #define _CANCON_RO5_WIN1 0x04
5789 #define _CANCON_RO5_WIN2_FP3 0x08
5790 #define _CANCON_RO5_WIN2 0x08
5791 #define _CANCON_RO5_ABAT 0x10
5792 #define _CANCON_RO5_REQOP0 0x20
5793 #define _CANCON_RO5_REQOP1 0x40
5794 #define _CANCON_RO5_REQOP2 0x80
5796 //==============================================================================
5799 //==============================================================================
5802 extern __at(0x0E70) __sfr B5CON
;
5808 unsigned FILHIT0_TXPRI0
: 1;
5809 unsigned FILHIT1_TXPRI1
: 1;
5810 unsigned FILHIT2_RTREN
: 1;
5811 unsigned FILHIT3_TXREQ
: 1;
5812 unsigned FILHIT4_TXERR
: 1;
5813 unsigned RXRTRRO_TXLARB
: 1;
5814 unsigned RXM1_TXABT
: 1;
5815 unsigned RXFUL_TXBIF
: 1;
5820 unsigned FILHIT0
: 1;
5821 unsigned FILHIT1
: 1;
5822 unsigned FILHIT2
: 1;
5823 unsigned FILHIT3
: 1;
5824 unsigned FILHIT4
: 1;
5832 unsigned TXPRI0
: 1;
5833 unsigned TXPRI1
: 1;
5837 unsigned TXLARB
: 1;
5849 unsigned RXRTRRO
: 1;
5862 unsigned FILHIT
: 5;
5867 extern __at(0x0E70) volatile __B5CONbits_t B5CONbits
;
5869 #define _B5CON_FILHIT0_TXPRI0 0x01
5870 #define _B5CON_FILHIT0 0x01
5871 #define _B5CON_TXPRI0 0x01
5872 #define _B5CON_FILHIT1_TXPRI1 0x02
5873 #define _B5CON_FILHIT1 0x02
5874 #define _B5CON_TXPRI1 0x02
5875 #define _B5CON_FILHIT2_RTREN 0x04
5876 #define _B5CON_FILHIT2 0x04
5877 #define _B5CON_RTREN 0x04
5878 #define _B5CON_FILHIT3_TXREQ 0x08
5879 #define _B5CON_FILHIT3 0x08
5880 #define _B5CON_TXREQ 0x08
5881 #define _B5CON_FILHIT4_TXERR 0x10
5882 #define _B5CON_FILHIT4 0x10
5883 #define _B5CON_TXERR 0x10
5884 #define _B5CON_RXRTRRO_TXLARB 0x20
5885 #define _B5CON_RTRRO 0x20
5886 #define _B5CON_TXLARB 0x20
5887 #define _B5CON_RXRTRRO 0x20
5888 #define _B5CON_RXM1_TXABT 0x40
5889 #define _B5CON_RXM1 0x40
5890 #define _B5CON_TXABT 0x40
5891 #define _B5CON_RXFUL_TXBIF 0x80
5892 #define _B5CON_RXFUL 0x80
5893 #define _B5CON_TXBIF 0x80
5895 //==============================================================================
5898 //==============================================================================
5901 extern __at(0x0E71) __sfr B5SIDH
;
5915 extern __at(0x0E71) volatile __B5SIDHbits_t B5SIDHbits
;
5917 #define _B5SIDH_SID3 0x01
5918 #define _B5SIDH_SID4 0x02
5919 #define _B5SIDH_SID5 0x04
5920 #define _B5SIDH_SID6 0x08
5921 #define _B5SIDH_SID7 0x10
5922 #define _B5SIDH_SID8 0x20
5923 #define _B5SIDH_SID9 0x40
5924 #define _B5SIDH_SID10 0x80
5926 //==============================================================================
5929 //==============================================================================
5932 extern __at(0x0E72) __sfr B5SIDL
;
5965 unsigned EXIDEN
: 1;
5979 extern __at(0x0E72) volatile __B5SIDLbits_t B5SIDLbits
;
5981 #define _B5SIDL_EID16 0x01
5982 #define _B5SIDL_EID17 0x02
5983 #define _B5SIDL_EXIDE 0x08
5984 #define _B5SIDL_EXID 0x08
5985 #define _B5SIDL_EXIDEN 0x08
5986 #define _B5SIDL_SRR 0x10
5987 #define _B5SIDL_SID0 0x20
5988 #define _B5SIDL_SID1 0x40
5989 #define _B5SIDL_SID2 0x80
5991 //==============================================================================
5994 //==============================================================================
5997 extern __at(0x0E73) __sfr B5EIDH
;
6011 extern __at(0x0E73) volatile __B5EIDHbits_t B5EIDHbits
;
6013 #define _B5EIDH_EID8 0x01
6014 #define _B5EIDH_EID9 0x02
6015 #define _B5EIDH_EID10 0x04
6016 #define _B5EIDH_EID11 0x08
6017 #define _B5EIDH_EID12 0x10
6018 #define _B5EIDH_EID13 0x20
6019 #define _B5EIDH_EID14 0x40
6020 #define _B5EIDH_EID15 0x80
6022 //==============================================================================
6025 //==============================================================================
6028 extern __at(0x0E74) __sfr B5EIDL
;
6042 extern __at(0x0E74) volatile __B5EIDLbits_t B5EIDLbits
;
6044 #define _B5EIDL_EID0 0x01
6045 #define _B5EIDL_EID1 0x02
6046 #define _B5EIDL_EID2 0x04
6047 #define _B5EIDL_EID3 0x08
6048 #define _B5EIDL_EID4 0x10
6049 #define _B5EIDL_EID5 0x20
6050 #define _B5EIDL_EID6 0x40
6051 #define _B5EIDL_EID7 0x80
6053 //==============================================================================
6056 //==============================================================================
6059 extern __at(0x0E75) __sfr B5DLC
;
6071 unsigned RXRTR_TXRTR
: 1;
6081 unsigned RESRB0
: 1;
6082 unsigned RESRB1
: 1;
6108 extern __at(0x0E75) volatile __B5DLCbits_t B5DLCbits
;
6110 #define _B5DLC_DLC0 0x01
6111 #define _B5DLC_DLC1 0x02
6112 #define _B5DLC_DLC2 0x04
6113 #define _B5DLC_DLC3 0x08
6114 #define _B5DLC_RB0 0x10
6115 #define _B5DLC_RESRB0 0x10
6116 #define _B5DLC_RB1 0x20
6117 #define _B5DLC_RESRB1 0x20
6118 #define _B5DLC_RXRTR_TXRTR 0x40
6119 #define _B5DLC_RXRTR 0x40
6121 //==============================================================================
6124 //==============================================================================
6127 extern __at(0x0E76) __sfr B5D0
;
6152 unsigned B57D07
: 1;
6156 extern __at(0x0E76) volatile __B5D0bits_t B5D0bits
;
6166 #define _B57D07 0x80
6168 //==============================================================================
6171 //==============================================================================
6174 extern __at(0x0E77) __sfr B5D1
;
6188 extern __at(0x0E77) volatile __B5D1bits_t B5D1bits
;
6199 //==============================================================================
6202 //==============================================================================
6205 extern __at(0x0E78) __sfr B5D2
;
6226 unsigned B57D23
: 1;
6234 extern __at(0x0E78) volatile __B5D2bits_t B5D2bits
;
6240 #define _B57D23 0x08
6246 //==============================================================================
6249 //==============================================================================
6252 extern __at(0x0E79) __sfr B5D3
;
6266 extern __at(0x0E79) volatile __B5D3bits_t B5D3bits
;
6277 //==============================================================================
6280 //==============================================================================
6283 extern __at(0x0E7A) __sfr B5D4
;
6297 extern __at(0x0E7A) volatile __B5D4bits_t B5D4bits
;
6308 //==============================================================================
6311 //==============================================================================
6314 extern __at(0x0E7B) __sfr B5D5
;
6328 extern __at(0x0E7B) volatile __B5D5bits_t B5D5bits
;
6339 //==============================================================================
6342 //==============================================================================
6345 extern __at(0x0E7C) __sfr B5D6
;
6359 extern __at(0x0E7C) volatile __B5D6bits_t B5D6bits
;
6370 //==============================================================================
6373 //==============================================================================
6376 extern __at(0x0E7D) __sfr B5D7
;
6390 extern __at(0x0E7D) volatile __B5D7bits_t B5D7bits
;
6401 //==============================================================================
6404 //==============================================================================
6407 extern __at(0x0E7E) __sfr CANSTAT_RO4
;
6413 unsigned EICODE0
: 1;
6414 unsigned EICODE1_ICODE0
: 1;
6415 unsigned EICODE2_ICODE1
: 1;
6416 unsigned EICODE3_ICODE2
: 1;
6417 unsigned EICODE4
: 1;
6418 unsigned OPMODE0
: 1;
6419 unsigned OPMODE1
: 1;
6420 unsigned OPMODE2
: 1;
6425 unsigned ICODE0
: 1;
6426 unsigned ICODE1
: 1;
6427 unsigned ICODE2
: 1;
6428 unsigned ICODE3
: 1;
6429 unsigned ICODE4
: 1;
6444 unsigned OPMODE
: 3;
6446 } __CANSTAT_RO4bits_t
;
6448 extern __at(0x0E7E) volatile __CANSTAT_RO4bits_t CANSTAT_RO4bits
;
6450 #define _CANSTAT_RO4_EICODE0 0x01
6451 #define _CANSTAT_RO4_ICODE0 0x01
6452 #define _CANSTAT_RO4_EICODE1_ICODE0 0x02
6453 #define _CANSTAT_RO4_ICODE1 0x02
6454 #define _CANSTAT_RO4_EICODE2_ICODE1 0x04
6455 #define _CANSTAT_RO4_ICODE2 0x04
6456 #define _CANSTAT_RO4_EICODE3_ICODE2 0x08
6457 #define _CANSTAT_RO4_ICODE3 0x08
6458 #define _CANSTAT_RO4_EICODE4 0x10
6459 #define _CANSTAT_RO4_ICODE4 0x10
6460 #define _CANSTAT_RO4_OPMODE0 0x20
6461 #define _CANSTAT_RO4_OPMODE1 0x40
6462 #define _CANSTAT_RO4_OPMODE2 0x80
6464 //==============================================================================
6467 //==============================================================================
6470 extern __at(0x0E7F) __sfr CANCON_RO4
;
6477 unsigned WIN0_FP1
: 1;
6478 unsigned WIN1_FP2
: 1;
6479 unsigned WIN2_FP3
: 1;
6481 unsigned REQOP0
: 1;
6482 unsigned REQOP1
: 1;
6483 unsigned REQOP2
: 1;
6510 } __CANCON_RO4bits_t
;
6512 extern __at(0x0E7F) volatile __CANCON_RO4bits_t CANCON_RO4bits
;
6514 #define _CANCON_RO4_FP0 0x01
6515 #define _CANCON_RO4_WIN0_FP1 0x02
6516 #define _CANCON_RO4_WIN0 0x02
6517 #define _CANCON_RO4_WIN1_FP2 0x04
6518 #define _CANCON_RO4_WIN1 0x04
6519 #define _CANCON_RO4_WIN2_FP3 0x08
6520 #define _CANCON_RO4_WIN2 0x08
6521 #define _CANCON_RO4_ABAT 0x10
6522 #define _CANCON_RO4_REQOP0 0x20
6523 #define _CANCON_RO4_REQOP1 0x40
6524 #define _CANCON_RO4_REQOP2 0x80
6526 //==============================================================================
6529 //==============================================================================
6532 extern __at(0x0F00) __sfr RXF0SIDH
;
6546 extern __at(0x0F00) volatile __RXF0SIDHbits_t RXF0SIDHbits
;
6548 #define _RXF0SIDH_SID3 0x01
6549 #define _RXF0SIDH_SID4 0x02
6550 #define _RXF0SIDH_SID5 0x04
6551 #define _RXF0SIDH_SID6 0x08
6552 #define _RXF0SIDH_SID7 0x10
6553 #define _RXF0SIDH_SID8 0x20
6554 #define _RXF0SIDH_SID9 0x40
6555 #define _RXF0SIDH_SID10 0x80
6557 //==============================================================================
6560 //==============================================================================
6563 extern __at(0x0F01) __sfr RXF0SIDL
;
6572 unsigned EXIDEN
: 1;
6598 extern __at(0x0F01) volatile __RXF0SIDLbits_t RXF0SIDLbits
;
6600 #define _RXF0SIDL_EID16 0x01
6601 #define _RXF0SIDL_EID17 0x02
6602 #define _RXF0SIDL_EXIDEN 0x08
6603 #define _RXF0SIDL_EXIDE 0x08
6604 #define _RXF0SIDL_SID0 0x20
6605 #define _RXF0SIDL_SID1 0x40
6606 #define _RXF0SIDL_SID2 0x80
6608 //==============================================================================
6611 //==============================================================================
6614 extern __at(0x0F02) __sfr RXF0EIDH
;
6628 extern __at(0x0F02) volatile __RXF0EIDHbits_t RXF0EIDHbits
;
6630 #define _RXF0EIDH_EID8 0x01
6631 #define _RXF0EIDH_EID9 0x02
6632 #define _RXF0EIDH_EID10 0x04
6633 #define _RXF0EIDH_EID11 0x08
6634 #define _RXF0EIDH_EID12 0x10
6635 #define _RXF0EIDH_EID13 0x20
6636 #define _RXF0EIDH_EID14 0x40
6637 #define _RXF0EIDH_EID15 0x80
6639 //==============================================================================
6642 //==============================================================================
6645 extern __at(0x0F03) __sfr RXF0EIDL
;
6659 extern __at(0x0F03) volatile __RXF0EIDLbits_t RXF0EIDLbits
;
6661 #define _RXF0EIDL_EID0 0x01
6662 #define _RXF0EIDL_EID1 0x02
6663 #define _RXF0EIDL_EID2 0x04
6664 #define _RXF0EIDL_EID3 0x08
6665 #define _RXF0EIDL_EID4 0x10
6666 #define _RXF0EIDL_EID5 0x20
6667 #define _RXF0EIDL_EID6 0x40
6668 #define _RXF0EIDL_EID7 0x80
6670 //==============================================================================
6673 //==============================================================================
6676 extern __at(0x0F04) __sfr RXF1SIDH
;
6690 extern __at(0x0F04) volatile __RXF1SIDHbits_t RXF1SIDHbits
;
6692 #define _RXF1SIDH_SID3 0x01
6693 #define _RXF1SIDH_SID4 0x02
6694 #define _RXF1SIDH_SID5 0x04
6695 #define _RXF1SIDH_SID6 0x08
6696 #define _RXF1SIDH_SID7 0x10
6697 #define _RXF1SIDH_SID8 0x20
6698 #define _RXF1SIDH_SID9 0x40
6699 #define _RXF1SIDH_SID10 0x80
6701 //==============================================================================
6704 //==============================================================================
6707 extern __at(0x0F05) __sfr RXF1SIDL
;
6716 unsigned EXIDEN
: 1;
6742 extern __at(0x0F05) volatile __RXF1SIDLbits_t RXF1SIDLbits
;
6744 #define _RXF1SIDL_EID16 0x01
6745 #define _RXF1SIDL_EID17 0x02
6746 #define _RXF1SIDL_EXIDEN 0x08
6747 #define _RXF1SIDL_EXIDE 0x08
6748 #define _RXF1SIDL_SID0 0x20
6749 #define _RXF1SIDL_SID1 0x40
6750 #define _RXF1SIDL_SID2 0x80
6752 //==============================================================================
6755 //==============================================================================
6758 extern __at(0x0F06) __sfr RXF1EIDH
;
6772 extern __at(0x0F06) volatile __RXF1EIDHbits_t RXF1EIDHbits
;
6774 #define _RXF1EIDH_EID8 0x01
6775 #define _RXF1EIDH_EID9 0x02
6776 #define _RXF1EIDH_EID10 0x04
6777 #define _RXF1EIDH_EID11 0x08
6778 #define _RXF1EIDH_EID12 0x10
6779 #define _RXF1EIDH_EID13 0x20
6780 #define _RXF1EIDH_EID14 0x40
6781 #define _RXF1EIDH_EID15 0x80
6783 //==============================================================================
6786 //==============================================================================
6789 extern __at(0x0F07) __sfr RXF1EIDL
;
6803 extern __at(0x0F07) volatile __RXF1EIDLbits_t RXF1EIDLbits
;
6805 #define _RXF1EIDL_EID0 0x01
6806 #define _RXF1EIDL_EID1 0x02
6807 #define _RXF1EIDL_EID2 0x04
6808 #define _RXF1EIDL_EID3 0x08
6809 #define _RXF1EIDL_EID4 0x10
6810 #define _RXF1EIDL_EID5 0x20
6811 #define _RXF1EIDL_EID6 0x40
6812 #define _RXF1EIDL_EID7 0x80
6814 //==============================================================================
6817 //==============================================================================
6820 extern __at(0x0F08) __sfr RXF2SIDH
;
6834 extern __at(0x0F08) volatile __RXF2SIDHbits_t RXF2SIDHbits
;
6836 #define _RXF2SIDH_SID3 0x01
6837 #define _RXF2SIDH_SID4 0x02
6838 #define _RXF2SIDH_SID5 0x04
6839 #define _RXF2SIDH_SID6 0x08
6840 #define _RXF2SIDH_SID7 0x10
6841 #define _RXF2SIDH_SID8 0x20
6842 #define _RXF2SIDH_SID9 0x40
6843 #define _RXF2SIDH_SID10 0x80
6845 //==============================================================================
6848 //==============================================================================
6851 extern __at(0x0F09) __sfr RXF2SIDL
;
6860 unsigned EXIDEN
: 1;
6886 extern __at(0x0F09) volatile __RXF2SIDLbits_t RXF2SIDLbits
;
6888 #define _RXF2SIDL_EID16 0x01
6889 #define _RXF2SIDL_EID17 0x02
6890 #define _RXF2SIDL_EXIDEN 0x08
6891 #define _RXF2SIDL_EXIDE 0x08
6892 #define _RXF2SIDL_SID0 0x20
6893 #define _RXF2SIDL_SID1 0x40
6894 #define _RXF2SIDL_SID2 0x80
6896 //==============================================================================
6899 //==============================================================================
6902 extern __at(0x0F0A) __sfr RXF2EIDH
;
6916 extern __at(0x0F0A) volatile __RXF2EIDHbits_t RXF2EIDHbits
;
6918 #define _RXF2EIDH_EID8 0x01
6919 #define _RXF2EIDH_EID9 0x02
6920 #define _RXF2EIDH_EID10 0x04
6921 #define _RXF2EIDH_EID11 0x08
6922 #define _RXF2EIDH_EID12 0x10
6923 #define _RXF2EIDH_EID13 0x20
6924 #define _RXF2EIDH_EID14 0x40
6925 #define _RXF2EIDH_EID15 0x80
6927 //==============================================================================
6930 //==============================================================================
6933 extern __at(0x0F0B) __sfr RXF2EIDL
;
6947 extern __at(0x0F0B) volatile __RXF2EIDLbits_t RXF2EIDLbits
;
6949 #define _RXF2EIDL_EID0 0x01
6950 #define _RXF2EIDL_EID1 0x02
6951 #define _RXF2EIDL_EID2 0x04
6952 #define _RXF2EIDL_EID3 0x08
6953 #define _RXF2EIDL_EID4 0x10
6954 #define _RXF2EIDL_EID5 0x20
6955 #define _RXF2EIDL_EID6 0x40
6956 #define _RXF2EIDL_EID7 0x80
6958 //==============================================================================
6961 //==============================================================================
6964 extern __at(0x0F0C) __sfr RXF3SIDH
;
6978 extern __at(0x0F0C) volatile __RXF3SIDHbits_t RXF3SIDHbits
;
6980 #define _RXF3SIDH_SID3 0x01
6981 #define _RXF3SIDH_SID4 0x02
6982 #define _RXF3SIDH_SID5 0x04
6983 #define _RXF3SIDH_SID6 0x08
6984 #define _RXF3SIDH_SID7 0x10
6985 #define _RXF3SIDH_SID8 0x20
6986 #define _RXF3SIDH_SID9 0x40
6987 #define _RXF3SIDH_SID10 0x80
6989 //==============================================================================
6992 //==============================================================================
6995 extern __at(0x0F0D) __sfr RXF3SIDL
;
7004 unsigned EXIDEN
: 1;
7030 extern __at(0x0F0D) volatile __RXF3SIDLbits_t RXF3SIDLbits
;
7032 #define _RXF3SIDL_EID16 0x01
7033 #define _RXF3SIDL_EID17 0x02
7034 #define _RXF3SIDL_EXIDEN 0x08
7035 #define _RXF3SIDL_EXIDE 0x08
7036 #define _RXF3SIDL_SID0 0x20
7037 #define _RXF3SIDL_SID1 0x40
7038 #define _RXF3SIDL_SID2 0x80
7040 //==============================================================================
7043 //==============================================================================
7046 extern __at(0x0F0E) __sfr RXF3EIDH
;
7060 extern __at(0x0F0E) volatile __RXF3EIDHbits_t RXF3EIDHbits
;
7062 #define _RXF3EIDH_EID8 0x01
7063 #define _RXF3EIDH_EID9 0x02
7064 #define _RXF3EIDH_EID10 0x04
7065 #define _RXF3EIDH_EID11 0x08
7066 #define _RXF3EIDH_EID12 0x10
7067 #define _RXF3EIDH_EID13 0x20
7068 #define _RXF3EIDH_EID14 0x40
7069 #define _RXF3EIDH_EID15 0x80
7071 //==============================================================================
7074 //==============================================================================
7077 extern __at(0x0F0F) __sfr RXF3EIDL
;
7091 extern __at(0x0F0F) volatile __RXF3EIDLbits_t RXF3EIDLbits
;
7093 #define _RXF3EIDL_EID0 0x01
7094 #define _RXF3EIDL_EID1 0x02
7095 #define _RXF3EIDL_EID2 0x04
7096 #define _RXF3EIDL_EID3 0x08
7097 #define _RXF3EIDL_EID4 0x10
7098 #define _RXF3EIDL_EID5 0x20
7099 #define _RXF3EIDL_EID6 0x40
7100 #define _RXF3EIDL_EID7 0x80
7102 //==============================================================================
7105 //==============================================================================
7108 extern __at(0x0F10) __sfr RXF4SIDH
;
7122 extern __at(0x0F10) volatile __RXF4SIDHbits_t RXF4SIDHbits
;
7124 #define _RXF4SIDH_SID3 0x01
7125 #define _RXF4SIDH_SID4 0x02
7126 #define _RXF4SIDH_SID5 0x04
7127 #define _RXF4SIDH_SID6 0x08
7128 #define _RXF4SIDH_SID7 0x10
7129 #define _RXF4SIDH_SID8 0x20
7130 #define _RXF4SIDH_SID9 0x40
7131 #define _RXF4SIDH_SID10 0x80
7133 //==============================================================================
7136 //==============================================================================
7139 extern __at(0x0F11) __sfr RXF4SIDL
;
7148 unsigned EXIDEN
: 1;
7174 extern __at(0x0F11) volatile __RXF4SIDLbits_t RXF4SIDLbits
;
7176 #define _RXF4SIDL_EID16 0x01
7177 #define _RXF4SIDL_EID17 0x02
7178 #define _RXF4SIDL_EXIDEN 0x08
7179 #define _RXF4SIDL_EXIDE 0x08
7180 #define _RXF4SIDL_SID0 0x20
7181 #define _RXF4SIDL_SID1 0x40
7182 #define _RXF4SIDL_SID2 0x80
7184 //==============================================================================
7187 //==============================================================================
7190 extern __at(0x0F12) __sfr RXF4EIDH
;
7204 extern __at(0x0F12) volatile __RXF4EIDHbits_t RXF4EIDHbits
;
7206 #define _RXF4EIDH_EID8 0x01
7207 #define _RXF4EIDH_EID9 0x02
7208 #define _RXF4EIDH_EID10 0x04
7209 #define _RXF4EIDH_EID11 0x08
7210 #define _RXF4EIDH_EID12 0x10
7211 #define _RXF4EIDH_EID13 0x20
7212 #define _RXF4EIDH_EID14 0x40
7213 #define _RXF4EIDH_EID15 0x80
7215 //==============================================================================
7218 //==============================================================================
7221 extern __at(0x0F13) __sfr RXF4EIDL
;
7235 extern __at(0x0F13) volatile __RXF4EIDLbits_t RXF4EIDLbits
;
7237 #define _RXF4EIDL_EID0 0x01
7238 #define _RXF4EIDL_EID1 0x02
7239 #define _RXF4EIDL_EID2 0x04
7240 #define _RXF4EIDL_EID3 0x08
7241 #define _RXF4EIDL_EID4 0x10
7242 #define _RXF4EIDL_EID5 0x20
7243 #define _RXF4EIDL_EID6 0x40
7244 #define _RXF4EIDL_EID7 0x80
7246 //==============================================================================
7249 //==============================================================================
7252 extern __at(0x0F14) __sfr RXF5SIDH
;
7266 extern __at(0x0F14) volatile __RXF5SIDHbits_t RXF5SIDHbits
;
7268 #define _RXF5SIDH_SID3 0x01
7269 #define _RXF5SIDH_SID4 0x02
7270 #define _RXF5SIDH_SID5 0x04
7271 #define _RXF5SIDH_SID6 0x08
7272 #define _RXF5SIDH_SID7 0x10
7273 #define _RXF5SIDH_SID8 0x20
7274 #define _RXF5SIDH_SID9 0x40
7275 #define _RXF5SIDH_SID10 0x80
7277 //==============================================================================
7280 //==============================================================================
7283 extern __at(0x0F15) __sfr RXF5SIDL
;
7292 unsigned EXIDEN
: 1;
7318 extern __at(0x0F15) volatile __RXF5SIDLbits_t RXF5SIDLbits
;
7320 #define _RXF5SIDL_EID16 0x01
7321 #define _RXF5SIDL_EID17 0x02
7322 #define _RXF5SIDL_EXIDEN 0x08
7323 #define _RXF5SIDL_EXIDE 0x08
7324 #define _RXF5SIDL_SID0 0x20
7325 #define _RXF5SIDL_SID1 0x40
7326 #define _RXF5SIDL_SID2 0x80
7328 //==============================================================================
7331 //==============================================================================
7334 extern __at(0x0F16) __sfr RXF5EIDH
;
7348 extern __at(0x0F16) volatile __RXF5EIDHbits_t RXF5EIDHbits
;
7350 #define _RXF5EIDH_EID8 0x01
7351 #define _RXF5EIDH_EID9 0x02
7352 #define _RXF5EIDH_EID10 0x04
7353 #define _RXF5EIDH_EID11 0x08
7354 #define _RXF5EIDH_EID12 0x10
7355 #define _RXF5EIDH_EID13 0x20
7356 #define _RXF5EIDH_EID14 0x40
7357 #define _RXF5EIDH_EID15 0x80
7359 //==============================================================================
7362 //==============================================================================
7365 extern __at(0x0F17) __sfr RXF5EIDL
;
7379 extern __at(0x0F17) volatile __RXF5EIDLbits_t RXF5EIDLbits
;
7381 #define _RXF5EIDL_EID0 0x01
7382 #define _RXF5EIDL_EID1 0x02
7383 #define _RXF5EIDL_EID2 0x04
7384 #define _RXF5EIDL_EID3 0x08
7385 #define _RXF5EIDL_EID4 0x10
7386 #define _RXF5EIDL_EID5 0x20
7387 #define _RXF5EIDL_EID6 0x40
7388 #define _RXF5EIDL_EID7 0x80
7390 //==============================================================================
7393 //==============================================================================
7396 extern __at(0x0F18) __sfr RXM0SIDH
;
7410 extern __at(0x0F18) volatile __RXM0SIDHbits_t RXM0SIDHbits
;
7412 #define _RXM0SIDH_SID3 0x01
7413 #define _RXM0SIDH_SID4 0x02
7414 #define _RXM0SIDH_SID5 0x04
7415 #define _RXM0SIDH_SID6 0x08
7416 #define _RXM0SIDH_SID7 0x10
7417 #define _RXM0SIDH_SID8 0x20
7418 #define _RXM0SIDH_SID9 0x40
7419 #define _RXM0SIDH_SID10 0x80
7421 //==============================================================================
7424 //==============================================================================
7427 extern __at(0x0F19) __sfr RXM0SIDL
;
7436 unsigned EXIDEN
: 1;
7450 extern __at(0x0F19) volatile __RXM0SIDLbits_t RXM0SIDLbits
;
7452 #define _RXM0SIDL_EID16 0x01
7453 #define _RXM0SIDL_EID17 0x02
7454 #define _RXM0SIDL_EXIDEN 0x08
7455 #define _RXM0SIDL_SID0 0x20
7456 #define _RXM0SIDL_SID1 0x40
7457 #define _RXM0SIDL_SID2 0x80
7459 //==============================================================================
7462 //==============================================================================
7465 extern __at(0x0F1A) __sfr RXM0EIDH
;
7479 extern __at(0x0F1A) volatile __RXM0EIDHbits_t RXM0EIDHbits
;
7481 #define _RXM0EIDH_EID8 0x01
7482 #define _RXM0EIDH_EID9 0x02
7483 #define _RXM0EIDH_EID10 0x04
7484 #define _RXM0EIDH_EID11 0x08
7485 #define _RXM0EIDH_EID12 0x10
7486 #define _RXM0EIDH_EID13 0x20
7487 #define _RXM0EIDH_EID14 0x40
7488 #define _RXM0EIDH_EID15 0x80
7490 //==============================================================================
7493 //==============================================================================
7496 extern __at(0x0F1B) __sfr RXM0EIDL
;
7510 extern __at(0x0F1B) volatile __RXM0EIDLbits_t RXM0EIDLbits
;
7512 #define _RXM0EIDL_EID0 0x01
7513 #define _RXM0EIDL_EID1 0x02
7514 #define _RXM0EIDL_EID2 0x04
7515 #define _RXM0EIDL_EID3 0x08
7516 #define _RXM0EIDL_EID4 0x10
7517 #define _RXM0EIDL_EID5 0x20
7518 #define _RXM0EIDL_EID6 0x40
7519 #define _RXM0EIDL_EID7 0x80
7521 //==============================================================================
7524 //==============================================================================
7527 extern __at(0x0F1C) __sfr RXM1SIDH
;
7541 extern __at(0x0F1C) volatile __RXM1SIDHbits_t RXM1SIDHbits
;
7543 #define _RXM1SIDH_SID3 0x01
7544 #define _RXM1SIDH_SID4 0x02
7545 #define _RXM1SIDH_SID5 0x04
7546 #define _RXM1SIDH_SID6 0x08
7547 #define _RXM1SIDH_SID7 0x10
7548 #define _RXM1SIDH_SID8 0x20
7549 #define _RXM1SIDH_SID9 0x40
7550 #define _RXM1SIDH_SID10 0x80
7552 //==============================================================================
7555 //==============================================================================
7558 extern __at(0x0F1D) __sfr RXM1SIDL
;
7567 unsigned EXIDEN
: 1;
7581 extern __at(0x0F1D) volatile __RXM1SIDLbits_t RXM1SIDLbits
;
7583 #define _RXM1SIDL_EID16 0x01
7584 #define _RXM1SIDL_EID17 0x02
7585 #define _RXM1SIDL_EXIDEN 0x08
7586 #define _RXM1SIDL_SID0 0x20
7587 #define _RXM1SIDL_SID1 0x40
7588 #define _RXM1SIDL_SID2 0x80
7590 //==============================================================================
7593 //==============================================================================
7596 extern __at(0x0F1E) __sfr RXM1EIDH
;
7610 extern __at(0x0F1E) volatile __RXM1EIDHbits_t RXM1EIDHbits
;
7612 #define _RXM1EIDH_EID8 0x01
7613 #define _RXM1EIDH_EID9 0x02
7614 #define _RXM1EIDH_EID10 0x04
7615 #define _RXM1EIDH_EID11 0x08
7616 #define _RXM1EIDH_EID12 0x10
7617 #define _RXM1EIDH_EID13 0x20
7618 #define _RXM1EIDH_EID14 0x40
7619 #define _RXM1EIDH_EID15 0x80
7621 //==============================================================================
7624 //==============================================================================
7627 extern __at(0x0F1F) __sfr RXM1EIDL
;
7641 extern __at(0x0F1F) volatile __RXM1EIDLbits_t RXM1EIDLbits
;
7643 #define _RXM1EIDL_EID0 0x01
7644 #define _RXM1EIDL_EID1 0x02
7645 #define _RXM1EIDL_EID2 0x04
7646 #define _RXM1EIDL_EID3 0x08
7647 #define _RXM1EIDL_EID4 0x10
7648 #define _RXM1EIDL_EID5 0x20
7649 #define _RXM1EIDL_EID6 0x40
7650 #define _RXM1EIDL_EID7 0x80
7652 //==============================================================================
7655 //==============================================================================
7658 extern __at(0x0F20) __sfr TXB2CON
;
7664 unsigned TXPRI0
: 1;
7665 unsigned TXPRI1
: 1;
7669 unsigned TXLARB
: 1;
7683 unsigned TXBIFBXB2CON
: 1;
7693 extern __at(0x0F20) volatile __TXB2CONbits_t TXB2CONbits
;
7695 #define _TXB2CON_TXPRI0 0x01
7696 #define _TXB2CON_TXPRI1 0x02
7697 #define _TXB2CON_TXREQ 0x08
7698 #define _TXB2CON_TXERR 0x10
7699 #define _TXB2CON_TXLARB 0x20
7700 #define _TXB2CON_TXABT 0x40
7701 #define _TXB2CON_TXBIF 0x80
7702 #define _TXB2CON_TXBIFBXB2CON 0x80
7704 //==============================================================================
7707 //==============================================================================
7710 extern __at(0x0F21) __sfr TXB2SIDH
;
7724 extern __at(0x0F21) volatile __TXB2SIDHbits_t TXB2SIDHbits
;
7726 #define _TXB2SIDH_SID3 0x01
7727 #define _TXB2SIDH_SID4 0x02
7728 #define _TXB2SIDH_SID5 0x04
7729 #define _TXB2SIDH_SID6 0x08
7730 #define _TXB2SIDH_SID7 0x10
7731 #define _TXB2SIDH_SID8 0x20
7732 #define _TXB2SIDH_SID9 0x40
7733 #define _TXB2SIDH_SID10 0x80
7735 //==============================================================================
7738 //==============================================================================
7741 extern __at(0x0F22) __sfr TXB2SIDL
;
7764 extern __at(0x0F22) volatile __TXB2SIDLbits_t TXB2SIDLbits
;
7766 #define _TXB2SIDL_EID16 0x01
7767 #define _TXB2SIDL_EID17 0x02
7768 #define _TXB2SIDL_EXIDE 0x08
7769 #define _TXB2SIDL_SID0 0x20
7770 #define _TXB2SIDL_SID1 0x40
7771 #define _TXB2SIDL_SID2 0x80
7773 //==============================================================================
7776 //==============================================================================
7779 extern __at(0x0F23) __sfr TXB2EIDH
;
7793 extern __at(0x0F23) volatile __TXB2EIDHbits_t TXB2EIDHbits
;
7795 #define _TXB2EIDH_EID8 0x01
7796 #define _TXB2EIDH_EID9 0x02
7797 #define _TXB2EIDH_EID10 0x04
7798 #define _TXB2EIDH_EID11 0x08
7799 #define _TXB2EIDH_EID12 0x10
7800 #define _TXB2EIDH_EID13 0x20
7801 #define _TXB2EIDH_EID14 0x40
7802 #define _TXB2EIDH_EID15 0x80
7804 //==============================================================================
7807 //==============================================================================
7810 extern __at(0x0F24) __sfr TXB2EIDL
;
7824 extern __at(0x0F24) volatile __TXB2EIDLbits_t TXB2EIDLbits
;
7826 #define _TXB2EIDL_EID0 0x01
7827 #define _TXB2EIDL_EID1 0x02
7828 #define _TXB2EIDL_EID2 0x04
7829 #define _TXB2EIDL_EID3 0x08
7830 #define _TXB2EIDL_EID4 0x10
7831 #define _TXB2EIDL_EID5 0x20
7832 #define _TXB2EIDL_EID6 0x40
7833 #define _TXB2EIDL_EID7 0x80
7835 //==============================================================================
7838 //==============================================================================
7841 extern __at(0x0F25) __sfr TXB2DLC
;
7864 extern __at(0x0F25) volatile __TXB2DLCbits_t TXB2DLCbits
;
7866 #define _TXB2DLC_DLC0 0x01
7867 #define _TXB2DLC_DLC1 0x02
7868 #define _TXB2DLC_DLC2 0x04
7869 #define _TXB2DLC_DLC3 0x08
7870 #define _TXB2DLC_TXRTR 0x40
7872 //==============================================================================
7875 //==============================================================================
7878 extern __at(0x0F26) __sfr TXB2D0
;
7882 unsigned TXB2D00
: 1;
7883 unsigned TXB2D01
: 1;
7884 unsigned TXB2D02
: 1;
7885 unsigned TXB2D03
: 1;
7886 unsigned TXB2D04
: 1;
7887 unsigned TXB2D05
: 1;
7888 unsigned TXB2D06
: 1;
7889 unsigned TXB2D07
: 1;
7892 extern __at(0x0F26) volatile __TXB2D0bits_t TXB2D0bits
;
7894 #define _TXB2D00 0x01
7895 #define _TXB2D01 0x02
7896 #define _TXB2D02 0x04
7897 #define _TXB2D03 0x08
7898 #define _TXB2D04 0x10
7899 #define _TXB2D05 0x20
7900 #define _TXB2D06 0x40
7901 #define _TXB2D07 0x80
7903 //==============================================================================
7906 //==============================================================================
7909 extern __at(0x0F27) __sfr TXB2D1
;
7913 unsigned TXB2D10
: 1;
7914 unsigned TXB2D11
: 1;
7915 unsigned TXB2D12
: 1;
7916 unsigned TXB2D13
: 1;
7917 unsigned TXB2D14
: 1;
7918 unsigned TXB2D15
: 1;
7919 unsigned TXB2D16
: 1;
7920 unsigned TXB2D17
: 1;
7923 extern __at(0x0F27) volatile __TXB2D1bits_t TXB2D1bits
;
7925 #define _TXB2D10 0x01
7926 #define _TXB2D11 0x02
7927 #define _TXB2D12 0x04
7928 #define _TXB2D13 0x08
7929 #define _TXB2D14 0x10
7930 #define _TXB2D15 0x20
7931 #define _TXB2D16 0x40
7932 #define _TXB2D17 0x80
7934 //==============================================================================
7937 //==============================================================================
7940 extern __at(0x0F28) __sfr TXB2D2
;
7944 unsigned TXB2D20
: 1;
7945 unsigned TXB2D21
: 1;
7946 unsigned TXB2D22
: 1;
7947 unsigned TXB2D23
: 1;
7948 unsigned TXB2D24
: 1;
7949 unsigned TXB2D25
: 1;
7950 unsigned TXB2D26
: 1;
7951 unsigned TXB2D27
: 1;
7954 extern __at(0x0F28) volatile __TXB2D2bits_t TXB2D2bits
;
7956 #define _TXB2D20 0x01
7957 #define _TXB2D21 0x02
7958 #define _TXB2D22 0x04
7959 #define _TXB2D23 0x08
7960 #define _TXB2D24 0x10
7961 #define _TXB2D25 0x20
7962 #define _TXB2D26 0x40
7963 #define _TXB2D27 0x80
7965 //==============================================================================
7968 //==============================================================================
7971 extern __at(0x0F29) __sfr TXB2D3
;
7975 unsigned TXB2D30
: 1;
7976 unsigned TXB2D31
: 1;
7977 unsigned TXB2D32
: 1;
7978 unsigned TXB2D33
: 1;
7979 unsigned TXB2D34
: 1;
7980 unsigned TXB2D35
: 1;
7981 unsigned TXB2D36
: 1;
7982 unsigned TXB2D37
: 1;
7985 extern __at(0x0F29) volatile __TXB2D3bits_t TXB2D3bits
;
7987 #define _TXB2D30 0x01
7988 #define _TXB2D31 0x02
7989 #define _TXB2D32 0x04
7990 #define _TXB2D33 0x08
7991 #define _TXB2D34 0x10
7992 #define _TXB2D35 0x20
7993 #define _TXB2D36 0x40
7994 #define _TXB2D37 0x80
7996 //==============================================================================
7999 //==============================================================================
8002 extern __at(0x0F2A) __sfr TXB2D4
;
8006 unsigned TXB2D40
: 1;
8007 unsigned TXB2D41
: 1;
8008 unsigned TXB2D42
: 1;
8009 unsigned TXB2D43
: 1;
8010 unsigned TXB2D44
: 1;
8011 unsigned TXB2D45
: 1;
8012 unsigned TXB2D46
: 1;
8013 unsigned TXB2D47
: 1;
8016 extern __at(0x0F2A) volatile __TXB2D4bits_t TXB2D4bits
;
8018 #define _TXB2D40 0x01
8019 #define _TXB2D41 0x02
8020 #define _TXB2D42 0x04
8021 #define _TXB2D43 0x08
8022 #define _TXB2D44 0x10
8023 #define _TXB2D45 0x20
8024 #define _TXB2D46 0x40
8025 #define _TXB2D47 0x80
8027 //==============================================================================
8030 //==============================================================================
8033 extern __at(0x0F2B) __sfr TXB2D5
;
8037 unsigned TXB2D50
: 1;
8038 unsigned TXB2D51
: 1;
8039 unsigned TXB2D52
: 1;
8040 unsigned TXB2D53
: 1;
8041 unsigned TXB2D54
: 1;
8042 unsigned TXB2D55
: 1;
8043 unsigned TXB2D56
: 1;
8044 unsigned TXB2D57
: 1;
8047 extern __at(0x0F2B) volatile __TXB2D5bits_t TXB2D5bits
;
8049 #define _TXB2D50 0x01
8050 #define _TXB2D51 0x02
8051 #define _TXB2D52 0x04
8052 #define _TXB2D53 0x08
8053 #define _TXB2D54 0x10
8054 #define _TXB2D55 0x20
8055 #define _TXB2D56 0x40
8056 #define _TXB2D57 0x80
8058 //==============================================================================
8061 //==============================================================================
8064 extern __at(0x0F2C) __sfr TXB2D6
;
8068 unsigned TXB2D60
: 1;
8069 unsigned TXB2D61
: 1;
8070 unsigned TXB2D62
: 1;
8071 unsigned TXB2D63
: 1;
8072 unsigned TXB2D64
: 1;
8073 unsigned TXB2D65
: 1;
8074 unsigned TXB2D66
: 1;
8075 unsigned TXB2D67
: 1;
8078 extern __at(0x0F2C) volatile __TXB2D6bits_t TXB2D6bits
;
8080 #define _TXB2D60 0x01
8081 #define _TXB2D61 0x02
8082 #define _TXB2D62 0x04
8083 #define _TXB2D63 0x08
8084 #define _TXB2D64 0x10
8085 #define _TXB2D65 0x20
8086 #define _TXB2D66 0x40
8087 #define _TXB2D67 0x80
8089 //==============================================================================
8092 //==============================================================================
8095 extern __at(0x0F2D) __sfr TXB2D7
;
8099 unsigned TXB2D70
: 1;
8100 unsigned TXB2D71
: 1;
8101 unsigned TXB2D72
: 1;
8102 unsigned TXB2D73
: 1;
8103 unsigned TXB2D74
: 1;
8104 unsigned TXB2D75
: 1;
8105 unsigned TXB2D76
: 1;
8106 unsigned TXB2D77
: 1;
8109 extern __at(0x0F2D) volatile __TXB2D7bits_t TXB2D7bits
;
8111 #define _TXB2D70 0x01
8112 #define _TXB2D71 0x02
8113 #define _TXB2D72 0x04
8114 #define _TXB2D73 0x08
8115 #define _TXB2D74 0x10
8116 #define _TXB2D75 0x20
8117 #define _TXB2D76 0x40
8118 #define _TXB2D77 0x80
8120 //==============================================================================
8123 //==============================================================================
8126 extern __at(0x0F2E) __sfr CANSTAT_RO3
;
8132 unsigned EICODE0
: 1;
8133 unsigned EICODE1_ICODE0
: 1;
8134 unsigned EICODE2_ICODE1
: 1;
8135 unsigned EICODE3_ICODE2
: 1;
8136 unsigned EICODE4
: 1;
8137 unsigned OPMODE0
: 1;
8138 unsigned OPMODE1
: 1;
8139 unsigned OPMODE2
: 1;
8144 unsigned ICODE0
: 1;
8145 unsigned ICODE1
: 1;
8146 unsigned ICODE2
: 1;
8147 unsigned ICODE3
: 1;
8148 unsigned ICODE4
: 1;
8163 unsigned OPMODE
: 3;
8165 } __CANSTAT_RO3bits_t
;
8167 extern __at(0x0F2E) volatile __CANSTAT_RO3bits_t CANSTAT_RO3bits
;
8169 #define _CANSTAT_RO3_EICODE0 0x01
8170 #define _CANSTAT_RO3_ICODE0 0x01
8171 #define _CANSTAT_RO3_EICODE1_ICODE0 0x02
8172 #define _CANSTAT_RO3_ICODE1 0x02
8173 #define _CANSTAT_RO3_EICODE2_ICODE1 0x04
8174 #define _CANSTAT_RO3_ICODE2 0x04
8175 #define _CANSTAT_RO3_EICODE3_ICODE2 0x08
8176 #define _CANSTAT_RO3_ICODE3 0x08
8177 #define _CANSTAT_RO3_EICODE4 0x10
8178 #define _CANSTAT_RO3_ICODE4 0x10
8179 #define _CANSTAT_RO3_OPMODE0 0x20
8180 #define _CANSTAT_RO3_OPMODE1 0x40
8181 #define _CANSTAT_RO3_OPMODE2 0x80
8183 //==============================================================================
8186 //==============================================================================
8189 extern __at(0x0F2F) __sfr CANCON_RO3
;
8196 unsigned WIN0_FP1
: 1;
8197 unsigned WIN1_FP2
: 1;
8198 unsigned WIN2_FP3
: 1;
8200 unsigned REQOP0
: 1;
8201 unsigned REQOP1
: 1;
8202 unsigned REQOP2
: 1;
8229 } __CANCON_RO3bits_t
;
8231 extern __at(0x0F2F) volatile __CANCON_RO3bits_t CANCON_RO3bits
;
8233 #define _CANCON_RO3_FP0 0x01
8234 #define _CANCON_RO3_WIN0_FP1 0x02
8235 #define _CANCON_RO3_WIN0 0x02
8236 #define _CANCON_RO3_WIN1_FP2 0x04
8237 #define _CANCON_RO3_WIN1 0x04
8238 #define _CANCON_RO3_WIN2_FP3 0x08
8239 #define _CANCON_RO3_WIN2 0x08
8240 #define _CANCON_RO3_ABAT 0x10
8241 #define _CANCON_RO3_REQOP0 0x20
8242 #define _CANCON_RO3_REQOP1 0x40
8243 #define _CANCON_RO3_REQOP2 0x80
8245 //==============================================================================
8248 //==============================================================================
8251 extern __at(0x0F30) __sfr TXB1CON
;
8257 unsigned TXPRI0
: 1;
8258 unsigned TXPRI1
: 1;
8262 unsigned TXLARB
: 1;
8276 unsigned TXBIFTXB1CON
: 1;
8286 extern __at(0x0F30) volatile __TXB1CONbits_t TXB1CONbits
;
8288 #define _TXB1CON_TXPRI0 0x01
8289 #define _TXB1CON_TXPRI1 0x02
8290 #define _TXB1CON_TXREQ 0x08
8291 #define _TXB1CON_TXERR 0x10
8292 #define _TXB1CON_TXLARB 0x20
8293 #define _TXB1CON_TXABT 0x40
8294 #define _TXB1CON_TXBIF 0x80
8295 #define _TXB1CON_TXBIFTXB1CON 0x80
8297 //==============================================================================
8300 //==============================================================================
8303 extern __at(0x0F31) __sfr TXB1SIDH
;
8317 extern __at(0x0F31) volatile __TXB1SIDHbits_t TXB1SIDHbits
;
8319 #define _TXB1SIDH_SID3 0x01
8320 #define _TXB1SIDH_SID4 0x02
8321 #define _TXB1SIDH_SID5 0x04
8322 #define _TXB1SIDH_SID6 0x08
8323 #define _TXB1SIDH_SID7 0x10
8324 #define _TXB1SIDH_SID8 0x20
8325 #define _TXB1SIDH_SID9 0x40
8326 #define _TXB1SIDH_SID10 0x80
8328 //==============================================================================
8331 //==============================================================================
8334 extern __at(0x0F32) __sfr TXB1SIDL
;
8357 extern __at(0x0F32) volatile __TXB1SIDLbits_t TXB1SIDLbits
;
8359 #define _TXB1SIDL_EID16 0x01
8360 #define _TXB1SIDL_EID17 0x02
8361 #define _TXB1SIDL_EXIDE 0x08
8362 #define _TXB1SIDL_SID0 0x20
8363 #define _TXB1SIDL_SID1 0x40
8364 #define _TXB1SIDL_SID2 0x80
8366 //==============================================================================
8369 //==============================================================================
8372 extern __at(0x0F33) __sfr TXB1EIDH
;
8386 extern __at(0x0F33) volatile __TXB1EIDHbits_t TXB1EIDHbits
;
8388 #define _TXB1EIDH_EID8 0x01
8389 #define _TXB1EIDH_EID9 0x02
8390 #define _TXB1EIDH_EID10 0x04
8391 #define _TXB1EIDH_EID11 0x08
8392 #define _TXB1EIDH_EID12 0x10
8393 #define _TXB1EIDH_EID13 0x20
8394 #define _TXB1EIDH_EID14 0x40
8395 #define _TXB1EIDH_EID15 0x80
8397 //==============================================================================
8400 //==============================================================================
8403 extern __at(0x0F34) __sfr TXB1EIDL
;
8417 extern __at(0x0F34) volatile __TXB1EIDLbits_t TXB1EIDLbits
;
8419 #define _TXB1EIDL_EID0 0x01
8420 #define _TXB1EIDL_EID1 0x02
8421 #define _TXB1EIDL_EID2 0x04
8422 #define _TXB1EIDL_EID3 0x08
8423 #define _TXB1EIDL_EID4 0x10
8424 #define _TXB1EIDL_EID5 0x20
8425 #define _TXB1EIDL_EID6 0x40
8426 #define _TXB1EIDL_EID7 0x80
8428 //==============================================================================
8431 //==============================================================================
8434 extern __at(0x0F35) __sfr TXB1DLC
;
8457 extern __at(0x0F35) volatile __TXB1DLCbits_t TXB1DLCbits
;
8459 #define _TXB1DLC_DLC0 0x01
8460 #define _TXB1DLC_DLC1 0x02
8461 #define _TXB1DLC_DLC2 0x04
8462 #define _TXB1DLC_DLC3 0x08
8463 #define _TXB1DLC_TXRTR 0x40
8465 //==============================================================================
8468 //==============================================================================
8471 extern __at(0x0F36) __sfr TXB1D0
;
8475 unsigned TXB1D00
: 1;
8476 unsigned TXB1D01
: 1;
8477 unsigned TXB1D02
: 1;
8478 unsigned TXB1D03
: 1;
8479 unsigned TXB1D04
: 1;
8480 unsigned TXB1D05
: 1;
8481 unsigned TXB1D06
: 1;
8482 unsigned TXB1D07
: 1;
8485 extern __at(0x0F36) volatile __TXB1D0bits_t TXB1D0bits
;
8487 #define _TXB1D00 0x01
8488 #define _TXB1D01 0x02
8489 #define _TXB1D02 0x04
8490 #define _TXB1D03 0x08
8491 #define _TXB1D04 0x10
8492 #define _TXB1D05 0x20
8493 #define _TXB1D06 0x40
8494 #define _TXB1D07 0x80
8496 //==============================================================================
8499 //==============================================================================
8502 extern __at(0x0F37) __sfr TXB1D1
;
8506 unsigned TXB1D10
: 1;
8507 unsigned TXB1D11
: 1;
8508 unsigned TXB1D12
: 1;
8509 unsigned TXB1D13
: 1;
8510 unsigned TXB1D14
: 1;
8511 unsigned TXB1D15
: 1;
8512 unsigned TXB1D16
: 1;
8513 unsigned TXB1D17
: 1;
8516 extern __at(0x0F37) volatile __TXB1D1bits_t TXB1D1bits
;
8518 #define _TXB1D10 0x01
8519 #define _TXB1D11 0x02
8520 #define _TXB1D12 0x04
8521 #define _TXB1D13 0x08
8522 #define _TXB1D14 0x10
8523 #define _TXB1D15 0x20
8524 #define _TXB1D16 0x40
8525 #define _TXB1D17 0x80
8527 //==============================================================================
8530 //==============================================================================
8533 extern __at(0x0F38) __sfr TXB1D2
;
8537 unsigned TXB1D20
: 1;
8538 unsigned TXB1D21
: 1;
8539 unsigned TXB1D22
: 1;
8540 unsigned TXB1D23
: 1;
8541 unsigned TXB1D24
: 1;
8542 unsigned TXB1D25
: 1;
8543 unsigned TXB1D26
: 1;
8544 unsigned TXB1D27
: 1;
8547 extern __at(0x0F38) volatile __TXB1D2bits_t TXB1D2bits
;
8549 #define _TXB1D20 0x01
8550 #define _TXB1D21 0x02
8551 #define _TXB1D22 0x04
8552 #define _TXB1D23 0x08
8553 #define _TXB1D24 0x10
8554 #define _TXB1D25 0x20
8555 #define _TXB1D26 0x40
8556 #define _TXB1D27 0x80
8558 //==============================================================================
8561 //==============================================================================
8564 extern __at(0x0F39) __sfr TXB1D3
;
8568 unsigned TXB1D30
: 1;
8569 unsigned TXB1D31
: 1;
8570 unsigned TXB1D32
: 1;
8571 unsigned TXB1D33
: 1;
8572 unsigned TXB1D34
: 1;
8573 unsigned TXB1D35
: 1;
8574 unsigned TXB1D36
: 1;
8575 unsigned TXB1D37
: 1;
8578 extern __at(0x0F39) volatile __TXB1D3bits_t TXB1D3bits
;
8580 #define _TXB1D30 0x01
8581 #define _TXB1D31 0x02
8582 #define _TXB1D32 0x04
8583 #define _TXB1D33 0x08
8584 #define _TXB1D34 0x10
8585 #define _TXB1D35 0x20
8586 #define _TXB1D36 0x40
8587 #define _TXB1D37 0x80
8589 //==============================================================================
8592 //==============================================================================
8595 extern __at(0x0F3A) __sfr TXB1D4
;
8599 unsigned TXB1D40
: 1;
8600 unsigned TXB1D41
: 1;
8601 unsigned TXB1D42
: 1;
8602 unsigned TXB1D43
: 1;
8603 unsigned TXB1D44
: 1;
8604 unsigned TXB1D45
: 1;
8605 unsigned TXB1D46
: 1;
8606 unsigned TXB1D47
: 1;
8609 extern __at(0x0F3A) volatile __TXB1D4bits_t TXB1D4bits
;
8611 #define _TXB1D40 0x01
8612 #define _TXB1D41 0x02
8613 #define _TXB1D42 0x04
8614 #define _TXB1D43 0x08
8615 #define _TXB1D44 0x10
8616 #define _TXB1D45 0x20
8617 #define _TXB1D46 0x40
8618 #define _TXB1D47 0x80
8620 //==============================================================================
8623 //==============================================================================
8626 extern __at(0x0F3B) __sfr TXB1D5
;
8630 unsigned TXB1D50
: 1;
8631 unsigned TXB1D51
: 1;
8632 unsigned TXB1D52
: 1;
8633 unsigned TXB1D53
: 1;
8634 unsigned TXB1D54
: 1;
8635 unsigned TXB1D55
: 1;
8636 unsigned TXB1D56
: 1;
8637 unsigned TXB1D57
: 1;
8640 extern __at(0x0F3B) volatile __TXB1D5bits_t TXB1D5bits
;
8642 #define _TXB1D50 0x01
8643 #define _TXB1D51 0x02
8644 #define _TXB1D52 0x04
8645 #define _TXB1D53 0x08
8646 #define _TXB1D54 0x10
8647 #define _TXB1D55 0x20
8648 #define _TXB1D56 0x40
8649 #define _TXB1D57 0x80
8651 //==============================================================================
8654 //==============================================================================
8657 extern __at(0x0F3C) __sfr TXB1D6
;
8661 unsigned TXB1D60
: 1;
8662 unsigned TXB1D61
: 1;
8663 unsigned TXB1D62
: 1;
8664 unsigned TXB1D63
: 1;
8665 unsigned TXB1D64
: 1;
8666 unsigned TXB1D65
: 1;
8667 unsigned TXB1D66
: 1;
8668 unsigned TXB1D67
: 1;
8671 extern __at(0x0F3C) volatile __TXB1D6bits_t TXB1D6bits
;
8673 #define _TXB1D60 0x01
8674 #define _TXB1D61 0x02
8675 #define _TXB1D62 0x04
8676 #define _TXB1D63 0x08
8677 #define _TXB1D64 0x10
8678 #define _TXB1D65 0x20
8679 #define _TXB1D66 0x40
8680 #define _TXB1D67 0x80
8682 //==============================================================================
8685 //==============================================================================
8688 extern __at(0x0F3D) __sfr TXB1D7
;
8692 unsigned TXB1D70
: 1;
8693 unsigned TXB1D71
: 1;
8694 unsigned TXB1D72
: 1;
8695 unsigned TXB1D73
: 1;
8696 unsigned TXB1D74
: 1;
8697 unsigned TXB1D75
: 1;
8698 unsigned TXB1D76
: 1;
8699 unsigned TXB1D77
: 1;
8702 extern __at(0x0F3D) volatile __TXB1D7bits_t TXB1D7bits
;
8704 #define _TXB1D70 0x01
8705 #define _TXB1D71 0x02
8706 #define _TXB1D72 0x04
8707 #define _TXB1D73 0x08
8708 #define _TXB1D74 0x10
8709 #define _TXB1D75 0x20
8710 #define _TXB1D76 0x40
8711 #define _TXB1D77 0x80
8713 //==============================================================================
8716 //==============================================================================
8719 extern __at(0x0F3E) __sfr CANSTAT_RO2
;
8725 unsigned EICODE0
: 1;
8726 unsigned EICODE1_ICODE0
: 1;
8727 unsigned EICODE2_ICODE1
: 1;
8728 unsigned EICODE3_ICODE2
: 1;
8729 unsigned EICODE4
: 1;
8730 unsigned OPMODE0
: 1;
8731 unsigned OPMODE1
: 1;
8732 unsigned OPMODE2
: 1;
8737 unsigned ICODE0
: 1;
8738 unsigned ICODE1
: 1;
8739 unsigned ICODE2
: 1;
8740 unsigned ICODE3
: 1;
8741 unsigned ICODE4
: 1;
8756 unsigned OPMODE
: 3;
8758 } __CANSTAT_RO2bits_t
;
8760 extern __at(0x0F3E) volatile __CANSTAT_RO2bits_t CANSTAT_RO2bits
;
8762 #define _CANSTAT_RO2_EICODE0 0x01
8763 #define _CANSTAT_RO2_ICODE0 0x01
8764 #define _CANSTAT_RO2_EICODE1_ICODE0 0x02
8765 #define _CANSTAT_RO2_ICODE1 0x02
8766 #define _CANSTAT_RO2_EICODE2_ICODE1 0x04
8767 #define _CANSTAT_RO2_ICODE2 0x04
8768 #define _CANSTAT_RO2_EICODE3_ICODE2 0x08
8769 #define _CANSTAT_RO2_ICODE3 0x08
8770 #define _CANSTAT_RO2_EICODE4 0x10
8771 #define _CANSTAT_RO2_ICODE4 0x10
8772 #define _CANSTAT_RO2_OPMODE0 0x20
8773 #define _CANSTAT_RO2_OPMODE1 0x40
8774 #define _CANSTAT_RO2_OPMODE2 0x80
8776 //==============================================================================
8779 //==============================================================================
8782 extern __at(0x0F3F) __sfr CANCON_RO2
;
8789 unsigned WIN0_FP1
: 1;
8790 unsigned WIN1_FP2
: 1;
8791 unsigned WIN2_FP3
: 1;
8793 unsigned REQOP0
: 1;
8794 unsigned REQOP1
: 1;
8795 unsigned REQOP2
: 1;
8822 } __CANCON_RO2bits_t
;
8824 extern __at(0x0F3F) volatile __CANCON_RO2bits_t CANCON_RO2bits
;
8826 #define _CANCON_RO2_FP0 0x01
8827 #define _CANCON_RO2_WIN0_FP1 0x02
8828 #define _CANCON_RO2_WIN0 0x02
8829 #define _CANCON_RO2_WIN1_FP2 0x04
8830 #define _CANCON_RO2_WIN1 0x04
8831 #define _CANCON_RO2_WIN2_FP3 0x08
8832 #define _CANCON_RO2_WIN2 0x08
8833 #define _CANCON_RO2_ABAT 0x10
8834 #define _CANCON_RO2_REQOP0 0x20
8835 #define _CANCON_RO2_REQOP1 0x40
8836 #define _CANCON_RO2_REQOP2 0x80
8838 //==============================================================================
8841 //==============================================================================
8844 extern __at(0x0F40) __sfr TXB0CON
;
8850 unsigned TXPRI0
: 1;
8851 unsigned TXPRI1
: 1;
8855 unsigned TXLARB
: 1;
8867 extern __at(0x0F40) volatile __TXB0CONbits_t TXB0CONbits
;
8869 #define _TXB0CON_TXPRI0 0x01
8870 #define _TXB0CON_TXPRI1 0x02
8871 #define _TXB0CON_TXREQ 0x08
8872 #define _TXB0CON_TXERR 0x10
8873 #define _TXB0CON_TXLARB 0x20
8874 #define _TXB0CON_TXABT 0x40
8875 #define _TXB0CON_TXBIF 0x80
8877 //==============================================================================
8880 //==============================================================================
8883 extern __at(0x0F41) __sfr TXB0SIDH
;
8897 extern __at(0x0F41) volatile __TXB0SIDHbits_t TXB0SIDHbits
;
8899 #define _TXB0SIDH_SID3 0x01
8900 #define _TXB0SIDH_SID4 0x02
8901 #define _TXB0SIDH_SID5 0x04
8902 #define _TXB0SIDH_SID6 0x08
8903 #define _TXB0SIDH_SID7 0x10
8904 #define _TXB0SIDH_SID8 0x20
8905 #define _TXB0SIDH_SID9 0x40
8906 #define _TXB0SIDH_SID10 0x80
8908 //==============================================================================
8911 //==============================================================================
8914 extern __at(0x0F42) __sfr TXB0SIDL
;
8937 extern __at(0x0F42) volatile __TXB0SIDLbits_t TXB0SIDLbits
;
8939 #define _TXB0SIDL_EID16 0x01
8940 #define _TXB0SIDL_EID17 0x02
8941 #define _TXB0SIDL_EXIDE 0x08
8942 #define _TXB0SIDL_SID0 0x20
8943 #define _TXB0SIDL_SID1 0x40
8944 #define _TXB0SIDL_SID2 0x80
8946 //==============================================================================
8949 //==============================================================================
8952 extern __at(0x0F43) __sfr TXB0EIDH
;
8966 extern __at(0x0F43) volatile __TXB0EIDHbits_t TXB0EIDHbits
;
8968 #define _TXB0EIDH_EID8 0x01
8969 #define _TXB0EIDH_EID9 0x02
8970 #define _TXB0EIDH_EID10 0x04
8971 #define _TXB0EIDH_EID11 0x08
8972 #define _TXB0EIDH_EID12 0x10
8973 #define _TXB0EIDH_EID13 0x20
8974 #define _TXB0EIDH_EID14 0x40
8975 #define _TXB0EIDH_EID15 0x80
8977 //==============================================================================
8980 //==============================================================================
8983 extern __at(0x0F44) __sfr TXB0EIDL
;
8997 extern __at(0x0F44) volatile __TXB0EIDLbits_t TXB0EIDLbits
;
8999 #define _TXB0EIDL_EID0 0x01
9000 #define _TXB0EIDL_EID1 0x02
9001 #define _TXB0EIDL_EID2 0x04
9002 #define _TXB0EIDL_EID3 0x08
9003 #define _TXB0EIDL_EID4 0x10
9004 #define _TXB0EIDL_EID5 0x20
9005 #define _TXB0EIDL_EID6 0x40
9006 #define _TXB0EIDL_EID7 0x80
9008 //==============================================================================
9011 //==============================================================================
9014 extern __at(0x0F45) __sfr TXB0DLC
;
9037 extern __at(0x0F45) volatile __TXB0DLCbits_t TXB0DLCbits
;
9039 #define _TXB0DLC_DLC0 0x01
9040 #define _TXB0DLC_DLC1 0x02
9041 #define _TXB0DLC_DLC2 0x04
9042 #define _TXB0DLC_DLC3 0x08
9043 #define _TXB0DLC_TXRTR 0x40
9045 //==============================================================================
9048 //==============================================================================
9051 extern __at(0x0F46) __sfr TXB0D0
;
9055 unsigned TXB0D00
: 1;
9056 unsigned TXB0D01
: 1;
9057 unsigned TXB0D02
: 1;
9058 unsigned TXB0D03
: 1;
9059 unsigned TXB0D04
: 1;
9060 unsigned TXB0D05
: 1;
9061 unsigned TXB0D06
: 1;
9062 unsigned TXB0D07
: 1;
9065 extern __at(0x0F46) volatile __TXB0D0bits_t TXB0D0bits
;
9067 #define _TXB0D00 0x01
9068 #define _TXB0D01 0x02
9069 #define _TXB0D02 0x04
9070 #define _TXB0D03 0x08
9071 #define _TXB0D04 0x10
9072 #define _TXB0D05 0x20
9073 #define _TXB0D06 0x40
9074 #define _TXB0D07 0x80
9076 //==============================================================================
9079 //==============================================================================
9082 extern __at(0x0F47) __sfr TXB0D1
;
9086 unsigned TXB0D10
: 1;
9087 unsigned TXB0D11
: 1;
9088 unsigned TXB0D12
: 1;
9089 unsigned TXB0D13
: 1;
9090 unsigned TXB0D14
: 1;
9091 unsigned TXB0D15
: 1;
9092 unsigned TXB0D16
: 1;
9093 unsigned TXB0D17
: 1;
9096 extern __at(0x0F47) volatile __TXB0D1bits_t TXB0D1bits
;
9098 #define _TXB0D10 0x01
9099 #define _TXB0D11 0x02
9100 #define _TXB0D12 0x04
9101 #define _TXB0D13 0x08
9102 #define _TXB0D14 0x10
9103 #define _TXB0D15 0x20
9104 #define _TXB0D16 0x40
9105 #define _TXB0D17 0x80
9107 //==============================================================================
9110 //==============================================================================
9113 extern __at(0x0F48) __sfr TXB0D2
;
9117 unsigned TXB0D20
: 1;
9118 unsigned TXB0D21
: 1;
9119 unsigned TXB0D22
: 1;
9120 unsigned TXB0D23
: 1;
9121 unsigned TXB0D24
: 1;
9122 unsigned TXB0D25
: 1;
9123 unsigned TXB0D26
: 1;
9124 unsigned TXB0D27
: 1;
9127 extern __at(0x0F48) volatile __TXB0D2bits_t TXB0D2bits
;
9129 #define _TXB0D20 0x01
9130 #define _TXB0D21 0x02
9131 #define _TXB0D22 0x04
9132 #define _TXB0D23 0x08
9133 #define _TXB0D24 0x10
9134 #define _TXB0D25 0x20
9135 #define _TXB0D26 0x40
9136 #define _TXB0D27 0x80
9138 //==============================================================================
9141 //==============================================================================
9144 extern __at(0x0F49) __sfr TXB0D3
;
9148 unsigned TXB0D30
: 1;
9149 unsigned TXB0D31
: 1;
9150 unsigned TXB0D32
: 1;
9151 unsigned TXB0D33
: 1;
9152 unsigned TXB0D34
: 1;
9153 unsigned TXB0D35
: 1;
9154 unsigned TXB0D36
: 1;
9155 unsigned TXB0D37
: 1;
9158 extern __at(0x0F49) volatile __TXB0D3bits_t TXB0D3bits
;
9160 #define _TXB0D30 0x01
9161 #define _TXB0D31 0x02
9162 #define _TXB0D32 0x04
9163 #define _TXB0D33 0x08
9164 #define _TXB0D34 0x10
9165 #define _TXB0D35 0x20
9166 #define _TXB0D36 0x40
9167 #define _TXB0D37 0x80
9169 //==============================================================================
9172 //==============================================================================
9175 extern __at(0x0F4A) __sfr TXB0D4
;
9179 unsigned TXB0D40
: 1;
9180 unsigned TXB0D41
: 1;
9181 unsigned TXB0D42
: 1;
9182 unsigned TXB0D43
: 1;
9183 unsigned TXB0D44
: 1;
9184 unsigned TXB0D45
: 1;
9185 unsigned TXB0D46
: 1;
9186 unsigned TXB0D47
: 1;
9189 extern __at(0x0F4A) volatile __TXB0D4bits_t TXB0D4bits
;
9191 #define _TXB0D40 0x01
9192 #define _TXB0D41 0x02
9193 #define _TXB0D42 0x04
9194 #define _TXB0D43 0x08
9195 #define _TXB0D44 0x10
9196 #define _TXB0D45 0x20
9197 #define _TXB0D46 0x40
9198 #define _TXB0D47 0x80
9200 //==============================================================================
9203 //==============================================================================
9206 extern __at(0x0F4B) __sfr TXB0D5
;
9210 unsigned TXB0D50
: 1;
9211 unsigned TXB0D51
: 1;
9212 unsigned TXB0D52
: 1;
9213 unsigned TXB0D53
: 1;
9214 unsigned TXB0D54
: 1;
9215 unsigned TXB0D55
: 1;
9216 unsigned TXB0D56
: 1;
9217 unsigned TXB0D57
: 1;
9220 extern __at(0x0F4B) volatile __TXB0D5bits_t TXB0D5bits
;
9222 #define _TXB0D50 0x01
9223 #define _TXB0D51 0x02
9224 #define _TXB0D52 0x04
9225 #define _TXB0D53 0x08
9226 #define _TXB0D54 0x10
9227 #define _TXB0D55 0x20
9228 #define _TXB0D56 0x40
9229 #define _TXB0D57 0x80
9231 //==============================================================================
9234 //==============================================================================
9237 extern __at(0x0F4C) __sfr TXB0D6
;
9241 unsigned TXB0D60
: 1;
9242 unsigned TXB0D61
: 1;
9243 unsigned TXB0D62
: 1;
9244 unsigned TXB0D63
: 1;
9245 unsigned TXB0D64
: 1;
9246 unsigned TXB0D65
: 1;
9247 unsigned TXB0D66
: 1;
9248 unsigned TXB0D67
: 1;
9251 extern __at(0x0F4C) volatile __TXB0D6bits_t TXB0D6bits
;
9253 #define _TXB0D60 0x01
9254 #define _TXB0D61 0x02
9255 #define _TXB0D62 0x04
9256 #define _TXB0D63 0x08
9257 #define _TXB0D64 0x10
9258 #define _TXB0D65 0x20
9259 #define _TXB0D66 0x40
9260 #define _TXB0D67 0x80
9262 //==============================================================================
9265 //==============================================================================
9268 extern __at(0x0F4D) __sfr TXB0D7
;
9272 unsigned TXB0D70
: 1;
9273 unsigned TXB0D71
: 1;
9274 unsigned TXB0D72
: 1;
9275 unsigned TXB0D73
: 1;
9276 unsigned TXB0D74
: 1;
9277 unsigned TXB0D75
: 1;
9278 unsigned TXB0D76
: 1;
9279 unsigned TXB0D77
: 1;
9282 extern __at(0x0F4D) volatile __TXB0D7bits_t TXB0D7bits
;
9284 #define _TXB0D70 0x01
9285 #define _TXB0D71 0x02
9286 #define _TXB0D72 0x04
9287 #define _TXB0D73 0x08
9288 #define _TXB0D74 0x10
9289 #define _TXB0D75 0x20
9290 #define _TXB0D76 0x40
9291 #define _TXB0D77 0x80
9293 //==============================================================================
9296 //==============================================================================
9299 extern __at(0x0F4E) __sfr CANSTAT_RO1
;
9305 unsigned EICODE0
: 1;
9306 unsigned EICODE1_ICODE0
: 1;
9307 unsigned EICODE2_ICODE1
: 1;
9308 unsigned EICODE3_ICODE2
: 1;
9309 unsigned EICODE4
: 1;
9310 unsigned OPMODE0
: 1;
9311 unsigned OPMODE1
: 1;
9312 unsigned OPMODE2
: 1;
9317 unsigned ICODE0
: 1;
9318 unsigned ICODE1
: 1;
9319 unsigned ICODE2
: 1;
9320 unsigned ICODE3
: 1;
9321 unsigned ICODE4
: 1;
9336 unsigned OPMODE
: 3;
9338 } __CANSTAT_RO1bits_t
;
9340 extern __at(0x0F4E) volatile __CANSTAT_RO1bits_t CANSTAT_RO1bits
;
9342 #define _CANSTAT_RO1_EICODE0 0x01
9343 #define _CANSTAT_RO1_ICODE0 0x01
9344 #define _CANSTAT_RO1_EICODE1_ICODE0 0x02
9345 #define _CANSTAT_RO1_ICODE1 0x02
9346 #define _CANSTAT_RO1_EICODE2_ICODE1 0x04
9347 #define _CANSTAT_RO1_ICODE2 0x04
9348 #define _CANSTAT_RO1_EICODE3_ICODE2 0x08
9349 #define _CANSTAT_RO1_ICODE3 0x08
9350 #define _CANSTAT_RO1_EICODE4 0x10
9351 #define _CANSTAT_RO1_ICODE4 0x10
9352 #define _CANSTAT_RO1_OPMODE0 0x20
9353 #define _CANSTAT_RO1_OPMODE1 0x40
9354 #define _CANSTAT_RO1_OPMODE2 0x80
9356 //==============================================================================
9359 //==============================================================================
9362 extern __at(0x0F4F) __sfr CANCON_RO1
;
9369 unsigned WIN0_FP1
: 1;
9370 unsigned WIN1_FP2
: 1;
9371 unsigned WIN2_FP3
: 1;
9373 unsigned REQOP0
: 1;
9374 unsigned REQOP1
: 1;
9375 unsigned REQOP2
: 1;
9402 } __CANCON_RO1bits_t
;
9404 extern __at(0x0F4F) volatile __CANCON_RO1bits_t CANCON_RO1bits
;
9406 #define _CANCON_RO1_FP0 0x01
9407 #define _CANCON_RO1_WIN0_FP1 0x02
9408 #define _CANCON_RO1_WIN0 0x02
9409 #define _CANCON_RO1_WIN1_FP2 0x04
9410 #define _CANCON_RO1_WIN1 0x04
9411 #define _CANCON_RO1_WIN2_FP3 0x08
9412 #define _CANCON_RO1_WIN2 0x08
9413 #define _CANCON_RO1_ABAT 0x10
9414 #define _CANCON_RO1_REQOP0 0x20
9415 #define _CANCON_RO1_REQOP1 0x40
9416 #define _CANCON_RO1_REQOP2 0x80
9418 //==============================================================================
9421 //==============================================================================
9424 extern __at(0x0F50) __sfr RXB1CON
;
9430 unsigned FILHIT0
: 1;
9431 unsigned FILHIT1
: 1;
9432 unsigned FILHIT2
: 1;
9433 unsigned RXRTRRO_FILHIT3
: 1;
9434 unsigned FILHIT4
: 1;
9435 unsigned RXM0_RTRRO
: 1;
9445 unsigned RXRTRRO
: 1;
9457 unsigned FILHIT3
: 1;
9466 unsigned FILHIT
: 5;
9478 extern __at(0x0F50) volatile __RXB1CONbits_t RXB1CONbits
;
9480 #define _RXB1CON_FILHIT0 0x01
9481 #define _RXB1CON_FILHIT1 0x02
9482 #define _RXB1CON_FILHIT2 0x04
9483 #define _RXB1CON_RXRTRRO_FILHIT3 0x08
9484 #define _RXB1CON_RXRTRRO 0x08
9485 #define _RXB1CON_FILHIT3 0x08
9486 #define _RXB1CON_FILHIT4 0x10
9487 #define _RXB1CON_RXM0_RTRRO 0x20
9488 #define _RXB1CON_RXM0 0x20
9489 #define _RXB1CON_RTRRO 0x20
9490 #define _RXB1CON_RXM1 0x40
9491 #define _RXB1CON_RXFUL 0x80
9493 //==============================================================================
9496 //==============================================================================
9499 extern __at(0x0F51) __sfr RXB1SIDH
;
9513 extern __at(0x0F51) volatile __RXB1SIDHbits_t RXB1SIDHbits
;
9515 #define _RXB1SIDH_SID3 0x01
9516 #define _RXB1SIDH_SID4 0x02
9517 #define _RXB1SIDH_SID5 0x04
9518 #define _RXB1SIDH_SID6 0x08
9519 #define _RXB1SIDH_SID7 0x10
9520 #define _RXB1SIDH_SID8 0x20
9521 #define _RXB1SIDH_SID9 0x40
9522 #define _RXB1SIDH_SID10 0x80
9524 //==============================================================================
9527 //==============================================================================
9530 extern __at(0x0F52) __sfr RXB1SIDL
;
9553 extern __at(0x0F52) volatile __RXB1SIDLbits_t RXB1SIDLbits
;
9555 #define _RXB1SIDL_EID16 0x01
9556 #define _RXB1SIDL_EID17 0x02
9557 #define _RXB1SIDL_EXID 0x08
9558 #define _RXB1SIDL_SRR 0x10
9559 #define _RXB1SIDL_SID0 0x20
9560 #define _RXB1SIDL_SID1 0x40
9561 #define _RXB1SIDL_SID2 0x80
9563 //==============================================================================
9566 //==============================================================================
9569 extern __at(0x0F53) __sfr RXB1EIDH
;
9583 extern __at(0x0F53) volatile __RXB1EIDHbits_t RXB1EIDHbits
;
9585 #define _RXB1EIDH_EID8 0x01
9586 #define _RXB1EIDH_EID9 0x02
9587 #define _RXB1EIDH_EID10 0x04
9588 #define _RXB1EIDH_EID11 0x08
9589 #define _RXB1EIDH_EID12 0x10
9590 #define _RXB1EIDH_EID13 0x20
9591 #define _RXB1EIDH_EID14 0x40
9592 #define _RXB1EIDH_EID15 0x80
9594 //==============================================================================
9597 //==============================================================================
9600 extern __at(0x0F54) __sfr RXB1EIDL
;
9614 extern __at(0x0F54) volatile __RXB1EIDLbits_t RXB1EIDLbits
;
9616 #define _RXB1EIDL_EID0 0x01
9617 #define _RXB1EIDL_EID1 0x02
9618 #define _RXB1EIDL_EID2 0x04
9619 #define _RXB1EIDL_EID3 0x08
9620 #define _RXB1EIDL_EID4 0x10
9621 #define _RXB1EIDL_EID5 0x20
9622 #define _RXB1EIDL_EID6 0x40
9623 #define _RXB1EIDL_EID7 0x80
9625 //==============================================================================
9628 //==============================================================================
9631 extern __at(0x0F55) __sfr RXB1DLC
;
9653 unsigned RESRB0
: 1;
9654 unsigned RESRB1
: 1;
9680 extern __at(0x0F55) volatile __RXB1DLCbits_t RXB1DLCbits
;
9682 #define _RXB1DLC_DLC0 0x01
9683 #define _RXB1DLC_DLC1 0x02
9684 #define _RXB1DLC_DLC2 0x04
9685 #define _RXB1DLC_DLC3 0x08
9686 #define _RXB1DLC_RB0 0x10
9687 #define _RXB1DLC_RESRB0 0x10
9688 #define _RXB1DLC_RB1 0x20
9689 #define _RXB1DLC_RESRB1 0x20
9690 #define _RXB1DLC_RXRTR 0x40
9692 //==============================================================================
9695 //==============================================================================
9698 extern __at(0x0F56) __sfr RXB1D0
;
9702 unsigned RXB1D00
: 1;
9703 unsigned RXB1D01
: 1;
9704 unsigned RXB1D02
: 1;
9705 unsigned RXB1D03
: 1;
9706 unsigned RXB1D04
: 1;
9707 unsigned RXB1D05
: 1;
9708 unsigned RXB1D06
: 1;
9709 unsigned RXB1D07
: 1;
9712 extern __at(0x0F56) volatile __RXB1D0bits_t RXB1D0bits
;
9714 #define _RXB1D00 0x01
9715 #define _RXB1D01 0x02
9716 #define _RXB1D02 0x04
9717 #define _RXB1D03 0x08
9718 #define _RXB1D04 0x10
9719 #define _RXB1D05 0x20
9720 #define _RXB1D06 0x40
9721 #define _RXB1D07 0x80
9723 //==============================================================================
9726 //==============================================================================
9729 extern __at(0x0F57) __sfr RXB1D1
;
9733 unsigned RXB1D10
: 1;
9734 unsigned RXB1D11
: 1;
9735 unsigned RXB1D12
: 1;
9736 unsigned RXB1D13
: 1;
9737 unsigned RXB1D14
: 1;
9738 unsigned RXB1D15
: 1;
9739 unsigned RXB1D16
: 1;
9740 unsigned RXB1D17
: 1;
9743 extern __at(0x0F57) volatile __RXB1D1bits_t RXB1D1bits
;
9745 #define _RXB1D10 0x01
9746 #define _RXB1D11 0x02
9747 #define _RXB1D12 0x04
9748 #define _RXB1D13 0x08
9749 #define _RXB1D14 0x10
9750 #define _RXB1D15 0x20
9751 #define _RXB1D16 0x40
9752 #define _RXB1D17 0x80
9754 //==============================================================================
9757 //==============================================================================
9760 extern __at(0x0F58) __sfr RXB1D2
;
9764 unsigned RXB1D20
: 1;
9765 unsigned RXB1D21
: 1;
9766 unsigned RXB1D22
: 1;
9767 unsigned RXB1D23
: 1;
9768 unsigned RXB1D24
: 1;
9769 unsigned RXB1D25
: 1;
9770 unsigned RXB1D26
: 1;
9771 unsigned RXB1D27
: 1;
9774 extern __at(0x0F58) volatile __RXB1D2bits_t RXB1D2bits
;
9776 #define _RXB1D20 0x01
9777 #define _RXB1D21 0x02
9778 #define _RXB1D22 0x04
9779 #define _RXB1D23 0x08
9780 #define _RXB1D24 0x10
9781 #define _RXB1D25 0x20
9782 #define _RXB1D26 0x40
9783 #define _RXB1D27 0x80
9785 //==============================================================================
9788 //==============================================================================
9791 extern __at(0x0F59) __sfr RXB1D3
;
9795 unsigned RXB1D30
: 1;
9796 unsigned RXB1D31
: 1;
9797 unsigned RXB1D32
: 1;
9798 unsigned RXB1D33
: 1;
9799 unsigned RXB1D34
: 1;
9800 unsigned RXB1D35
: 1;
9801 unsigned RXB1D36
: 1;
9802 unsigned RXB1D37
: 1;
9805 extern __at(0x0F59) volatile __RXB1D3bits_t RXB1D3bits
;
9807 #define _RXB1D30 0x01
9808 #define _RXB1D31 0x02
9809 #define _RXB1D32 0x04
9810 #define _RXB1D33 0x08
9811 #define _RXB1D34 0x10
9812 #define _RXB1D35 0x20
9813 #define _RXB1D36 0x40
9814 #define _RXB1D37 0x80
9816 //==============================================================================
9819 //==============================================================================
9822 extern __at(0x0F5A) __sfr RXB1D4
;
9826 unsigned RXB1D40
: 1;
9827 unsigned RXB1D41
: 1;
9828 unsigned RXB1D42
: 1;
9829 unsigned RXB1D43
: 1;
9830 unsigned RXB1D44
: 1;
9831 unsigned RXB1D45
: 1;
9832 unsigned RXB1D46
: 1;
9833 unsigned RXB1D47
: 1;
9836 extern __at(0x0F5A) volatile __RXB1D4bits_t RXB1D4bits
;
9838 #define _RXB1D40 0x01
9839 #define _RXB1D41 0x02
9840 #define _RXB1D42 0x04
9841 #define _RXB1D43 0x08
9842 #define _RXB1D44 0x10
9843 #define _RXB1D45 0x20
9844 #define _RXB1D46 0x40
9845 #define _RXB1D47 0x80
9847 //==============================================================================
9850 //==============================================================================
9853 extern __at(0x0F5B) __sfr RXB1D5
;
9857 unsigned RXB1D50
: 1;
9858 unsigned RXB1D51
: 1;
9859 unsigned RXB1D52
: 1;
9860 unsigned RXB1D53
: 1;
9861 unsigned RXB1D54
: 1;
9862 unsigned RXB1D55
: 1;
9863 unsigned RXB1D56
: 1;
9864 unsigned RXB1D57
: 1;
9867 extern __at(0x0F5B) volatile __RXB1D5bits_t RXB1D5bits
;
9869 #define _RXB1D50 0x01
9870 #define _RXB1D51 0x02
9871 #define _RXB1D52 0x04
9872 #define _RXB1D53 0x08
9873 #define _RXB1D54 0x10
9874 #define _RXB1D55 0x20
9875 #define _RXB1D56 0x40
9876 #define _RXB1D57 0x80
9878 //==============================================================================
9881 //==============================================================================
9884 extern __at(0x0F5C) __sfr RXB1D6
;
9888 unsigned RXB1D60
: 1;
9889 unsigned RXB1D61
: 1;
9890 unsigned RXB1D62
: 1;
9891 unsigned RXB1D63
: 1;
9892 unsigned RXB1D64
: 1;
9893 unsigned RXB1D65
: 1;
9894 unsigned RXB1D66
: 1;
9895 unsigned RXB1D67
: 1;
9898 extern __at(0x0F5C) volatile __RXB1D6bits_t RXB1D6bits
;
9900 #define _RXB1D60 0x01
9901 #define _RXB1D61 0x02
9902 #define _RXB1D62 0x04
9903 #define _RXB1D63 0x08
9904 #define _RXB1D64 0x10
9905 #define _RXB1D65 0x20
9906 #define _RXB1D66 0x40
9907 #define _RXB1D67 0x80
9909 //==============================================================================
9912 //==============================================================================
9915 extern __at(0x0F5D) __sfr RXB1D7
;
9919 unsigned RXB1D70
: 1;
9920 unsigned RXB1D71
: 1;
9921 unsigned RXB1D72
: 1;
9922 unsigned RXB1D73
: 1;
9923 unsigned RXB1D74
: 1;
9924 unsigned RXB1D75
: 1;
9925 unsigned RXB1D76
: 1;
9926 unsigned RXB1D77
: 1;
9929 extern __at(0x0F5D) volatile __RXB1D7bits_t RXB1D7bits
;
9931 #define _RXB1D70 0x01
9932 #define _RXB1D71 0x02
9933 #define _RXB1D72 0x04
9934 #define _RXB1D73 0x08
9935 #define _RXB1D74 0x10
9936 #define _RXB1D75 0x20
9937 #define _RXB1D76 0x40
9938 #define _RXB1D77 0x80
9940 //==============================================================================
9943 //==============================================================================
9946 extern __at(0x0F5E) __sfr CANSTAT_RO0
;
9952 unsigned EICODE0
: 1;
9953 unsigned EICODE1_ICODE0
: 1;
9954 unsigned EICODE2_ICODE1
: 1;
9955 unsigned EICODE3_ICODE2
: 1;
9956 unsigned EICODE4
: 1;
9957 unsigned OPMODE0
: 1;
9958 unsigned OPMODE1
: 1;
9959 unsigned OPMODE2
: 1;
9964 unsigned ICODE0
: 1;
9965 unsigned ICODE1
: 1;
9966 unsigned ICODE2
: 1;
9967 unsigned ICODE3
: 1;
9968 unsigned ICODE4
: 1;
9983 unsigned OPMODE
: 3;
9985 } __CANSTAT_RO0bits_t
;
9987 extern __at(0x0F5E) volatile __CANSTAT_RO0bits_t CANSTAT_RO0bits
;
9989 #define _CANSTAT_RO0_EICODE0 0x01
9990 #define _CANSTAT_RO0_ICODE0 0x01
9991 #define _CANSTAT_RO0_EICODE1_ICODE0 0x02
9992 #define _CANSTAT_RO0_ICODE1 0x02
9993 #define _CANSTAT_RO0_EICODE2_ICODE1 0x04
9994 #define _CANSTAT_RO0_ICODE2 0x04
9995 #define _CANSTAT_RO0_EICODE3_ICODE2 0x08
9996 #define _CANSTAT_RO0_ICODE3 0x08
9997 #define _CANSTAT_RO0_EICODE4 0x10
9998 #define _CANSTAT_RO0_ICODE4 0x10
9999 #define _CANSTAT_RO0_OPMODE0 0x20
10000 #define _CANSTAT_RO0_OPMODE1 0x40
10001 #define _CANSTAT_RO0_OPMODE2 0x80
10003 //==============================================================================
10006 //==============================================================================
10009 extern __at(0x0F5F) __sfr CANCON_RO0
;
10016 unsigned WIN0_FP1
: 1;
10017 unsigned WIN1_FP2
: 1;
10018 unsigned WIN2_FP3
: 1;
10020 unsigned REQOP0
: 1;
10021 unsigned REQOP1
: 1;
10022 unsigned REQOP2
: 1;
10047 unsigned REQOP
: 3;
10049 } __CANCON_RO0bits_t
;
10051 extern __at(0x0F5F) volatile __CANCON_RO0bits_t CANCON_RO0bits
;
10053 #define _CANCON_RO0_FP0 0x01
10054 #define _CANCON_RO0_WIN0_FP1 0x02
10055 #define _CANCON_RO0_WIN0 0x02
10056 #define _CANCON_RO0_WIN1_FP2 0x04
10057 #define _CANCON_RO0_WIN1 0x04
10058 #define _CANCON_RO0_WIN2_FP3 0x08
10059 #define _CANCON_RO0_WIN2 0x08
10060 #define _CANCON_RO0_ABAT 0x10
10061 #define _CANCON_RO0_REQOP0 0x20
10062 #define _CANCON_RO0_REQOP1 0x40
10063 #define _CANCON_RO0_REQOP2 0x80
10065 //==============================================================================
10068 //==============================================================================
10071 extern __at(0x0F60) __sfr RXB0CON
;
10077 unsigned FILHIT0
: 1;
10078 unsigned JTOFF_FILHIT1
: 1;
10079 unsigned RXB0DBEN_FILHIT2
: 1;
10080 unsigned RXRTRRO_FILHIT3
: 1;
10081 unsigned FILHIT4
: 1;
10082 unsigned RXM0_RTRRO
: 1;
10084 unsigned RXFUL
: 1;
10090 unsigned JTOFF
: 1;
10091 unsigned RXB0DBEN
: 1;
10092 unsigned RXRTRRO
: 1;
10102 unsigned FILHIT1
: 1;
10103 unsigned FILHIT2
: 1;
10104 unsigned FILHIT3
: 1;
10106 unsigned RTRRO
: 1;
10115 unsigned RXBODBEN
: 1;
10125 unsigned FILHIT
: 5;
10137 extern __at(0x0F60) volatile __RXB0CONbits_t RXB0CONbits
;
10139 #define _RXB0CON_FILHIT0 0x01
10140 #define _RXB0CON_JTOFF_FILHIT1 0x02
10141 #define _RXB0CON_JTOFF 0x02
10142 #define _RXB0CON_FILHIT1 0x02
10143 #define _RXB0CON_RXB0DBEN_FILHIT2 0x04
10144 #define _RXB0CON_RXB0DBEN 0x04
10145 #define _RXB0CON_FILHIT2 0x04
10146 #define _RXB0CON_RXBODBEN 0x04
10147 #define _RXB0CON_RXRTRRO_FILHIT3 0x08
10148 #define _RXB0CON_RXRTRRO 0x08
10149 #define _RXB0CON_FILHIT3 0x08
10150 #define _RXB0CON_FILHIT4 0x10
10151 #define _RXB0CON_RXM0_RTRRO 0x20
10152 #define _RXB0CON_RXM0 0x20
10153 #define _RXB0CON_RTRRO 0x20
10154 #define _RXB0CON_RXM1 0x40
10155 #define _RXB0CON_RXFUL 0x80
10157 //==============================================================================
10160 //==============================================================================
10163 extern __at(0x0F61) __sfr RXB0SIDH
;
10174 unsigned SID10
: 1;
10175 } __RXB0SIDHbits_t
;
10177 extern __at(0x0F61) volatile __RXB0SIDHbits_t RXB0SIDHbits
;
10179 #define _RXB0SIDH_SID3 0x01
10180 #define _RXB0SIDH_SID4 0x02
10181 #define _RXB0SIDH_SID5 0x04
10182 #define _RXB0SIDH_SID6 0x08
10183 #define _RXB0SIDH_SID7 0x10
10184 #define _RXB0SIDH_SID8 0x20
10185 #define _RXB0SIDH_SID9 0x40
10186 #define _RXB0SIDH_SID10 0x80
10188 //==============================================================================
10191 //==============================================================================
10194 extern __at(0x0F62) __sfr RXB0SIDL
;
10200 unsigned EID16
: 1;
10201 unsigned EID17
: 1;
10215 } __RXB0SIDLbits_t
;
10217 extern __at(0x0F62) volatile __RXB0SIDLbits_t RXB0SIDLbits
;
10219 #define _RXB0SIDL_EID16 0x01
10220 #define _RXB0SIDL_EID17 0x02
10221 #define _RXB0SIDL_EXID 0x08
10222 #define _RXB0SIDL_SRR 0x10
10223 #define _RXB0SIDL_SID0 0x20
10224 #define _RXB0SIDL_SID1 0x40
10225 #define _RXB0SIDL_SID2 0x80
10227 //==============================================================================
10230 //==============================================================================
10233 extern __at(0x0F63) __sfr RXB0EIDH
;
10239 unsigned EID10
: 1;
10240 unsigned EID11
: 1;
10241 unsigned EID12
: 1;
10242 unsigned EID13
: 1;
10243 unsigned EID14
: 1;
10244 unsigned EID15
: 1;
10245 } __RXB0EIDHbits_t
;
10247 extern __at(0x0F63) volatile __RXB0EIDHbits_t RXB0EIDHbits
;
10249 #define _RXB0EIDH_EID8 0x01
10250 #define _RXB0EIDH_EID9 0x02
10251 #define _RXB0EIDH_EID10 0x04
10252 #define _RXB0EIDH_EID11 0x08
10253 #define _RXB0EIDH_EID12 0x10
10254 #define _RXB0EIDH_EID13 0x20
10255 #define _RXB0EIDH_EID14 0x40
10256 #define _RXB0EIDH_EID15 0x80
10258 //==============================================================================
10261 //==============================================================================
10264 extern __at(0x0F64) __sfr RXB0EIDL
;
10276 } __RXB0EIDLbits_t
;
10278 extern __at(0x0F64) volatile __RXB0EIDLbits_t RXB0EIDLbits
;
10280 #define _RXB0EIDL_EID0 0x01
10281 #define _RXB0EIDL_EID1 0x02
10282 #define _RXB0EIDL_EID2 0x04
10283 #define _RXB0EIDL_EID3 0x08
10284 #define _RXB0EIDL_EID4 0x10
10285 #define _RXB0EIDL_EID5 0x20
10286 #define _RXB0EIDL_EID6 0x40
10287 #define _RXB0EIDL_EID7 0x80
10289 //==============================================================================
10292 //==============================================================================
10295 extern __at(0x0F65) __sfr RXB0DLC
;
10307 unsigned RXRTR
: 1;
10317 unsigned RESRB0
: 1;
10318 unsigned RESRB1
: 1;
10339 unsigned RESRB
: 2;
10344 extern __at(0x0F65) volatile __RXB0DLCbits_t RXB0DLCbits
;
10346 #define _RXB0DLC_DLC0 0x01
10347 #define _RXB0DLC_DLC1 0x02
10348 #define _RXB0DLC_DLC2 0x04
10349 #define _RXB0DLC_DLC3 0x08
10350 #define _RXB0DLC_RB0 0x10
10351 #define _RXB0DLC_RESRB0 0x10
10352 #define _RXB0DLC_RB1 0x20
10353 #define _RXB0DLC_RESRB1 0x20
10354 #define _RXB0DLC_RXRTR 0x40
10356 //==============================================================================
10359 //==============================================================================
10362 extern __at(0x0F66) __sfr RXB0D0
;
10366 unsigned RXB0D00
: 1;
10367 unsigned RXB0D01
: 1;
10368 unsigned RXB0D02
: 1;
10369 unsigned RXB0D03
: 1;
10370 unsigned RXB0D04
: 1;
10371 unsigned RXB0D05
: 1;
10372 unsigned RXB0D06
: 1;
10373 unsigned RXB0D07
: 1;
10376 extern __at(0x0F66) volatile __RXB0D0bits_t RXB0D0bits
;
10378 #define _RXB0D00 0x01
10379 #define _RXB0D01 0x02
10380 #define _RXB0D02 0x04
10381 #define _RXB0D03 0x08
10382 #define _RXB0D04 0x10
10383 #define _RXB0D05 0x20
10384 #define _RXB0D06 0x40
10385 #define _RXB0D07 0x80
10387 //==============================================================================
10390 //==============================================================================
10393 extern __at(0x0F67) __sfr RXB0D1
;
10397 unsigned RXB0D10
: 1;
10398 unsigned RXB0D11
: 1;
10399 unsigned RXB0D12
: 1;
10400 unsigned RXB0D13
: 1;
10401 unsigned RXB0D14
: 1;
10402 unsigned RXB0D15
: 1;
10403 unsigned RXB0D16
: 1;
10404 unsigned RXB0D17
: 1;
10407 extern __at(0x0F67) volatile __RXB0D1bits_t RXB0D1bits
;
10409 #define _RXB0D10 0x01
10410 #define _RXB0D11 0x02
10411 #define _RXB0D12 0x04
10412 #define _RXB0D13 0x08
10413 #define _RXB0D14 0x10
10414 #define _RXB0D15 0x20
10415 #define _RXB0D16 0x40
10416 #define _RXB0D17 0x80
10418 //==============================================================================
10421 //==============================================================================
10424 extern __at(0x0F68) __sfr RXB0D2
;
10428 unsigned RXB0D20
: 1;
10429 unsigned RXB0D21
: 1;
10430 unsigned RXB0D22
: 1;
10431 unsigned RXB0D23
: 1;
10432 unsigned RXB0D24
: 1;
10433 unsigned RXB0D25
: 1;
10434 unsigned RXB0D26
: 1;
10435 unsigned RXB0D27
: 1;
10438 extern __at(0x0F68) volatile __RXB0D2bits_t RXB0D2bits
;
10440 #define _RXB0D20 0x01
10441 #define _RXB0D21 0x02
10442 #define _RXB0D22 0x04
10443 #define _RXB0D23 0x08
10444 #define _RXB0D24 0x10
10445 #define _RXB0D25 0x20
10446 #define _RXB0D26 0x40
10447 #define _RXB0D27 0x80
10449 //==============================================================================
10452 //==============================================================================
10455 extern __at(0x0F69) __sfr RXB0D3
;
10459 unsigned RXB0D30
: 1;
10460 unsigned RXB0D31
: 1;
10461 unsigned RXB0D32
: 1;
10462 unsigned RXB0D33
: 1;
10463 unsigned RXB0D34
: 1;
10464 unsigned RXB0D35
: 1;
10465 unsigned RXB0D36
: 1;
10466 unsigned RXB0D37
: 1;
10469 extern __at(0x0F69) volatile __RXB0D3bits_t RXB0D3bits
;
10471 #define _RXB0D30 0x01
10472 #define _RXB0D31 0x02
10473 #define _RXB0D32 0x04
10474 #define _RXB0D33 0x08
10475 #define _RXB0D34 0x10
10476 #define _RXB0D35 0x20
10477 #define _RXB0D36 0x40
10478 #define _RXB0D37 0x80
10480 //==============================================================================
10483 //==============================================================================
10486 extern __at(0x0F6A) __sfr RXB0D4
;
10490 unsigned RXB0D40
: 1;
10491 unsigned RXB0D41
: 1;
10492 unsigned RXB0D42
: 1;
10493 unsigned RXB0D43
: 1;
10494 unsigned RXB0D44
: 1;
10495 unsigned RXB0D45
: 1;
10496 unsigned RXB0D46
: 1;
10497 unsigned RXB0D47
: 1;
10500 extern __at(0x0F6A) volatile __RXB0D4bits_t RXB0D4bits
;
10502 #define _RXB0D40 0x01
10503 #define _RXB0D41 0x02
10504 #define _RXB0D42 0x04
10505 #define _RXB0D43 0x08
10506 #define _RXB0D44 0x10
10507 #define _RXB0D45 0x20
10508 #define _RXB0D46 0x40
10509 #define _RXB0D47 0x80
10511 //==============================================================================
10514 //==============================================================================
10517 extern __at(0x0F6B) __sfr RXB0D5
;
10521 unsigned RXB0D50
: 1;
10522 unsigned RXB0D51
: 1;
10523 unsigned RXB0D52
: 1;
10524 unsigned RXB0D53
: 1;
10525 unsigned RXB0D54
: 1;
10526 unsigned RXB0D55
: 1;
10527 unsigned RXB0D56
: 1;
10528 unsigned RXB0D57
: 1;
10531 extern __at(0x0F6B) volatile __RXB0D5bits_t RXB0D5bits
;
10533 #define _RXB0D50 0x01
10534 #define _RXB0D51 0x02
10535 #define _RXB0D52 0x04
10536 #define _RXB0D53 0x08
10537 #define _RXB0D54 0x10
10538 #define _RXB0D55 0x20
10539 #define _RXB0D56 0x40
10540 #define _RXB0D57 0x80
10542 //==============================================================================
10545 //==============================================================================
10548 extern __at(0x0F6C) __sfr RXB0D6
;
10552 unsigned RXB0D60
: 1;
10553 unsigned RXB0D61
: 1;
10554 unsigned RXB0D62
: 1;
10555 unsigned RXB0D63
: 1;
10556 unsigned RXB0D64
: 1;
10557 unsigned RXB0D65
: 1;
10558 unsigned RXB0D66
: 1;
10559 unsigned RXB0D67
: 1;
10562 extern __at(0x0F6C) volatile __RXB0D6bits_t RXB0D6bits
;
10564 #define _RXB0D60 0x01
10565 #define _RXB0D61 0x02
10566 #define _RXB0D62 0x04
10567 #define _RXB0D63 0x08
10568 #define _RXB0D64 0x10
10569 #define _RXB0D65 0x20
10570 #define _RXB0D66 0x40
10571 #define _RXB0D67 0x80
10573 //==============================================================================
10576 //==============================================================================
10579 extern __at(0x0F6D) __sfr RXB0D7
;
10583 unsigned RXB0D70
: 1;
10584 unsigned RXB0D71
: 1;
10585 unsigned RXB0D72
: 1;
10586 unsigned RXB0D73
: 1;
10587 unsigned RXB0D74
: 1;
10588 unsigned RXB0D75
: 1;
10589 unsigned RXB0D76
: 1;
10590 unsigned RXB0D77
: 1;
10593 extern __at(0x0F6D) volatile __RXB0D7bits_t RXB0D7bits
;
10595 #define _RXB0D70 0x01
10596 #define _RXB0D71 0x02
10597 #define _RXB0D72 0x04
10598 #define _RXB0D73 0x08
10599 #define _RXB0D74 0x10
10600 #define _RXB0D75 0x20
10601 #define _RXB0D76 0x40
10602 #define _RXB0D77 0x80
10604 //==============================================================================
10607 //==============================================================================
10610 extern __at(0x0F6E) __sfr CANSTAT
;
10616 unsigned EICODE0
: 1;
10617 unsigned EICODE1_ICODE0
: 1;
10618 unsigned EICODE2_ICODE1
: 1;
10619 unsigned EICODE3_ICODE2
: 1;
10620 unsigned EICODE4
: 1;
10621 unsigned OPMODE0
: 1;
10622 unsigned OPMODE1
: 1;
10623 unsigned OPMODE2
: 1;
10628 unsigned ICODE0
: 1;
10629 unsigned ICODE1
: 1;
10630 unsigned ICODE2
: 1;
10631 unsigned ICODE3
: 1;
10641 unsigned EICODE1
: 1;
10642 unsigned EICODE2
: 1;
10643 unsigned EICODE3
: 1;
10652 unsigned ICODE
: 4;
10658 unsigned EICODE
: 5;
10665 unsigned OPMODE
: 3;
10669 extern __at(0x0F6E) volatile __CANSTATbits_t CANSTATbits
;
10671 #define _EICODE0 0x01
10672 #define _ICODE0 0x01
10673 #define _EICODE1_ICODE0 0x02
10674 #define _ICODE1 0x02
10675 #define _EICODE1 0x02
10676 #define _EICODE2_ICODE1 0x04
10677 #define _ICODE2 0x04
10678 #define _EICODE2 0x04
10679 #define _EICODE3_ICODE2 0x08
10680 #define _ICODE3 0x08
10681 #define _EICODE3 0x08
10682 #define _EICODE4 0x10
10683 #define _OPMODE0 0x20
10684 #define _OPMODE1 0x40
10685 #define _OPMODE2 0x80
10687 //==============================================================================
10690 //==============================================================================
10693 extern __at(0x0F6F) __sfr CANCON
;
10700 unsigned WIN0_FP1
: 1;
10701 unsigned WIN1_FP2
: 1;
10702 unsigned WIN2_FP3
: 1;
10704 unsigned REQOP0
: 1;
10705 unsigned REQOP1
: 1;
10706 unsigned REQOP2
: 1;
10749 unsigned REQOP
: 3;
10753 extern __at(0x0F6F) volatile __CANCONbits_t CANCONbits
;
10756 #define _WIN0_FP1 0x02
10759 #define _WIN1_FP2 0x04
10762 #define _WIN2_FP3 0x08
10766 #define _REQOP0 0x20
10767 #define _REQOP1 0x40
10768 #define _REQOP2 0x80
10770 //==============================================================================
10773 //==============================================================================
10776 extern __at(0x0F70) __sfr BRGCON1
;
10805 extern __at(0x0F70) volatile __BRGCON1bits_t BRGCON1bits
;
10816 //==============================================================================
10819 //==============================================================================
10822 extern __at(0x0F71) __sfr BRGCON2
;
10828 unsigned PRSEG0
: 1;
10829 unsigned PRSEG1
: 1;
10830 unsigned PRSEG2
: 1;
10831 unsigned SEG1PH0
: 1;
10832 unsigned SEG1PH1
: 1;
10833 unsigned SEG1PH2
: 1;
10835 unsigned SEG2PHT
: 1;
10847 unsigned SEG2PHTS
: 1;
10852 unsigned PRSEG
: 3;
10859 unsigned SEG1PH
: 3;
10864 extern __at(0x0F71) volatile __BRGCON2bits_t BRGCON2bits
;
10866 #define _PRSEG0 0x01
10867 #define _PRSEG1 0x02
10868 #define _PRSEG2 0x04
10869 #define _SEG1PH0 0x08
10870 #define _SEG1PH1 0x10
10871 #define _SEG1PH2 0x20
10873 #define _SEG2PHT 0x80
10874 #define _SEG2PHTS 0x80
10876 //==============================================================================
10879 //==============================================================================
10882 extern __at(0x0F72) __sfr BRGCON3
;
10888 unsigned SEG2PH0
: 1;
10889 unsigned SEG2PH1
: 1;
10890 unsigned SEG2PH2
: 1;
10894 unsigned WAKFIL
: 1;
10895 unsigned WAKDIS
: 1;
10900 unsigned SEG2PH
: 3;
10905 extern __at(0x0F72) volatile __BRGCON3bits_t BRGCON3bits
;
10907 #define _SEG2PH0 0x01
10908 #define _SEG2PH1 0x02
10909 #define _SEG2PH2 0x04
10910 #define _WAKFIL 0x40
10911 #define _WAKDIS 0x80
10913 //==============================================================================
10916 //==============================================================================
10919 extern __at(0x0F73) __sfr CIOCON
;
10927 unsigned CANCAP
: 1;
10928 unsigned ENDRHI
: 1;
10933 extern __at(0x0F73) volatile __CIOCONbits_t CIOCONbits
;
10935 #define _CANCAP 0x10
10936 #define _ENDRHI 0x20
10938 //==============================================================================
10941 //==============================================================================
10944 extern __at(0x0F74) __sfr COMSTAT
;
10950 unsigned EWARN
: 1;
10951 unsigned RXWARN
: 1;
10952 unsigned TXWARN
: 1;
10956 unsigned RXBnOVFL
: 1;
10957 unsigned RXB0OVFL_NOT_FIFOEMPTY
: 1;
10968 unsigned RXB1OVFL
: 1;
10969 unsigned RXB0OVFL
: 1;
10981 unsigned FIFOEMPTY
: 1;
10993 unsigned NOT_FIFOEMPTY
: 1;
10997 extern __at(0x0F74) volatile __COMSTATbits_t COMSTATbits
;
10999 #define _EWARN 0x01
11000 #define _RXWARN 0x02
11001 #define _TXWARN 0x04
11005 #define _RXBnOVFL 0x40
11006 #define _RXB1OVFL 0x40
11007 #define _RXB0OVFL_NOT_FIFOEMPTY 0x80
11008 #define _RXB0OVFL 0x80
11009 #define _FIFOEMPTY 0x80
11010 #define _NOT_FIFOEMPTY 0x80
11012 //==============================================================================
11015 //==============================================================================
11018 extern __at(0x0F75) __sfr RXERRCNT
;
11030 } __RXERRCNTbits_t
;
11032 extern __at(0x0F75) volatile __RXERRCNTbits_t RXERRCNTbits
;
11043 //==============================================================================
11046 //==============================================================================
11049 extern __at(0x0F76) __sfr TXERRCNT
;
11061 } __TXERRCNTbits_t
;
11063 extern __at(0x0F76) volatile __TXERRCNTbits_t TXERRCNTbits
;
11074 //==============================================================================
11077 //==============================================================================
11080 extern __at(0x0F77) __sfr ECANCON
;
11086 unsigned EWIN0
: 1;
11087 unsigned EWIN1
: 1;
11088 unsigned EWIN2
: 1;
11089 unsigned EWIN3
: 1;
11090 unsigned EWIN4
: 1;
11091 unsigned FIFOWM
: 1;
11092 unsigned MDSEL0
: 1;
11093 unsigned MDSEL1
: 1;
11117 unsigned MDSEL
: 2;
11121 extern __at(0x0F77) volatile __ECANCONbits_t ECANCONbits
;
11123 #define _EWIN0 0x01
11124 #define _EWIN1 0x02
11125 #define _EWIN2 0x04
11126 #define _EWIN3 0x08
11127 #define _EWIN4 0x10
11128 #define _FIFOWM 0x20
11130 #define _MDSEL0 0x40
11131 #define _MDSEL1 0x80
11133 //==============================================================================
11136 //==============================================================================
11139 extern __at(0x0F80) __sfr PORTA
;
11161 unsigned T0CKI
: 1;
11169 unsigned CVREF
: 1;
11171 unsigned VREFM
: 1;
11172 unsigned VREFP
: 1;
11174 unsigned HLVDIN
: 1;
11186 unsigned LVDIN
: 1;
11210 unsigned NOT_SS
: 1;
11216 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
11218 #define _PORTA_RA0 0x01
11219 #define _PORTA_AN0 0x01
11220 #define _PORTA_CVREF 0x01
11221 #define _PORTA_RA1 0x02
11222 #define _PORTA_AN1 0x02
11223 #define _PORTA_RA2 0x04
11224 #define _PORTA_AN2 0x04
11225 #define _PORTA_VREFM 0x04
11226 #define _PORTA_RA3 0x08
11227 #define _PORTA_AN3 0x08
11228 #define _PORTA_VREFP 0x08
11229 #define _PORTA_RA4 0x10
11230 #define _PORTA_T0CKI 0x10
11231 #define _PORTA_RA5 0x20
11232 #define _PORTA_AN4 0x20
11233 #define _PORTA_HLVDIN 0x20
11234 #define _PORTA_LVDIN 0x20
11235 #define _PORTA_SS 0x20
11236 #define _PORTA_NOT_SS 0x20
11237 #define _PORTA_RA6 0x40
11238 #define _PORTA_OSC2 0x40
11239 #define _PORTA_CLKO 0x40
11240 #define _PORTA_RA7 0x80
11241 #define _PORTA_OSC1 0x80
11242 #define _PORTA_CLKI 0x80
11244 //==============================================================================
11247 //==============================================================================
11250 extern __at(0x0F81) __sfr PORTB
;
11271 unsigned CANRX
: 1;
11282 unsigned CANTX
: 1;
11315 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
11317 #define _PORTB_RB0 0x01
11318 #define _PORTB_INT0 0x01
11319 #define _PORTB_AN10 0x01
11320 #define _PORTB_FLT0 0x01
11321 #define _PORTB_RB1 0x02
11322 #define _PORTB_INT1 0x02
11323 #define _PORTB_AN8 0x02
11324 #define _PORTB_RB2 0x04
11325 #define _PORTB_INT2 0x04
11326 #define _PORTB_CANTX 0x04
11327 #define _PORTB_RB3 0x08
11328 #define _PORTB_CANRX 0x08
11329 #define _PORTB_RB4 0x10
11330 #define _PORTB_KBI0 0x10
11331 #define _PORTB_AN9 0x10
11332 #define _PORTB_RB5 0x20
11333 #define _PORTB_KBI1 0x20
11334 #define _PORTB_PGM 0x20
11335 #define _PORTB_RB6 0x40
11336 #define _PORTB_KBI2 0x40
11337 #define _PORTB_PGC 0x40
11338 #define _PORTB_RB7 0x80
11339 #define _PORTB_KBI3 0x80
11340 #define _PORTB_PGD 0x80
11342 //==============================================================================
11345 //==============================================================================
11348 extern __at(0x0F82) __sfr PORTC
;
11366 unsigned T1OSO
: 1;
11367 unsigned T1OSI
: 1;
11378 unsigned T13CKI
: 1;
11389 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
11391 #define _PORTC_RC0 0x01
11392 #define _PORTC_T1OSO 0x01
11393 #define _PORTC_T13CKI 0x01
11394 #define _PORTC_RC1 0x02
11395 #define _PORTC_T1OSI 0x02
11396 #define _PORTC_RC2 0x04
11397 #define _PORTC_CCP1 0x04
11398 #define _PORTC_RC3 0x08
11399 #define _PORTC_SCK 0x08
11400 #define _PORTC_SCL 0x08
11401 #define _PORTC_RC4 0x10
11402 #define _PORTC_SDI 0x10
11403 #define _PORTC_SDA 0x10
11404 #define _PORTC_RC5 0x20
11405 #define _PORTC_SDO 0x20
11406 #define _PORTC_RC6 0x40
11407 #define _PORTC_TX 0x40
11408 #define _PORTC_CK 0x40
11409 #define _PORTC_RC7 0x80
11410 #define _PORTC_RX 0x80
11412 //==============================================================================
11415 //==============================================================================
11418 extern __at(0x0F83) __sfr PORTD
;
11448 unsigned C1INB
: 1;
11449 unsigned C1INA
: 1;
11450 unsigned C2INB
: 1;
11451 unsigned C2INA
: 1;
11464 unsigned ECCP1
: 1;
11471 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
11473 #define _PORTD_RD0 0x01
11474 #define _PORTD_PSP0 0x01
11475 #define _PORTD_C1INB 0x01
11476 #define _PORTD_RD1 0x02
11477 #define _PORTD_PSP1 0x02
11478 #define _PORTD_C1INA 0x02
11479 #define _PORTD_RD2 0x04
11480 #define _PORTD_PSP2 0x04
11481 #define _PORTD_C2INB 0x04
11482 #define _PORTD_RD3 0x08
11483 #define _PORTD_PSP3 0x08
11484 #define _PORTD_C2INA 0x08
11485 #define _PORTD_RD4 0x10
11486 #define _PORTD_PSP4 0x10
11487 #define _PORTD_P1A 0x10
11488 #define _PORTD_ECCP1 0x10
11489 #define _PORTD_RD5 0x20
11490 #define _PORTD_PSP5 0x20
11491 #define _PORTD_P1B 0x20
11492 #define _PORTD_RD6 0x40
11493 #define _PORTD_PSP6 0x40
11494 #define _PORTD_P1C 0x40
11495 #define _PORTD_RD7 0x80
11496 #define _PORTD_PSP7 0x80
11497 #define _PORTD_P1D 0x80
11499 //==============================================================================
11502 //==============================================================================
11505 extern __at(0x0F84) __sfr PORTE
;
11535 unsigned NOT_RD
: 1;
11536 unsigned NOT_WR
: 1;
11537 unsigned NOT_CS
: 1;
11564 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
11566 #define _PORTE_RE0 0x01
11567 #define _PORTE_AN5 0x01
11568 #define _PORTE_NOT_RD 0x01
11569 #define _PORTE_RD 0x01
11570 #define _PORTE_RE1 0x02
11571 #define _PORTE_AN6 0x02
11572 #define _PORTE_NOT_WR 0x02
11573 #define _PORTE_WR 0x02
11574 #define _PORTE_RE2 0x04
11575 #define _PORTE_AN7 0x04
11576 #define _PORTE_NOT_CS 0x04
11577 #define _PORTE_CS 0x04
11578 #define _PORTE_RE3 0x08
11580 //==============================================================================
11583 //==============================================================================
11586 extern __at(0x0F89) __sfr LATA
;
11590 unsigned LATA0
: 1;
11591 unsigned LATA1
: 1;
11592 unsigned LATA2
: 1;
11593 unsigned LATA3
: 1;
11594 unsigned LATA4
: 1;
11595 unsigned LATA5
: 1;
11596 unsigned LATA6
: 1;
11597 unsigned LATA7
: 1;
11600 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
11602 #define _LATA0 0x01
11603 #define _LATA1 0x02
11604 #define _LATA2 0x04
11605 #define _LATA3 0x08
11606 #define _LATA4 0x10
11607 #define _LATA5 0x20
11608 #define _LATA6 0x40
11609 #define _LATA7 0x80
11611 //==============================================================================
11614 //==============================================================================
11617 extern __at(0x0F8A) __sfr LATB
;
11621 unsigned LATB0
: 1;
11622 unsigned LATB1
: 1;
11623 unsigned LATB2
: 1;
11624 unsigned LATB3
: 1;
11625 unsigned LATB4
: 1;
11626 unsigned LATB5
: 1;
11627 unsigned LATB6
: 1;
11628 unsigned LATB7
: 1;
11631 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
11633 #define _LATB0 0x01
11634 #define _LATB1 0x02
11635 #define _LATB2 0x04
11636 #define _LATB3 0x08
11637 #define _LATB4 0x10
11638 #define _LATB5 0x20
11639 #define _LATB6 0x40
11640 #define _LATB7 0x80
11642 //==============================================================================
11645 //==============================================================================
11648 extern __at(0x0F8B) __sfr LATC
;
11652 unsigned LATC0
: 1;
11653 unsigned LATC1
: 1;
11654 unsigned LATC2
: 1;
11655 unsigned LATC3
: 1;
11656 unsigned LATC4
: 1;
11657 unsigned LATC5
: 1;
11658 unsigned LATC6
: 1;
11659 unsigned LATC7
: 1;
11662 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
11664 #define _LATC0 0x01
11665 #define _LATC1 0x02
11666 #define _LATC2 0x04
11667 #define _LATC3 0x08
11668 #define _LATC4 0x10
11669 #define _LATC5 0x20
11670 #define _LATC6 0x40
11671 #define _LATC7 0x80
11673 //==============================================================================
11676 //==============================================================================
11679 extern __at(0x0F8C) __sfr LATD
;
11683 unsigned LATD0
: 1;
11684 unsigned LATD1
: 1;
11685 unsigned LATD2
: 1;
11686 unsigned LATD3
: 1;
11687 unsigned LATD4
: 1;
11688 unsigned LATD5
: 1;
11689 unsigned LATD6
: 1;
11690 unsigned LATD7
: 1;
11693 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
11695 #define _LATD0 0x01
11696 #define _LATD1 0x02
11697 #define _LATD2 0x04
11698 #define _LATD3 0x08
11699 #define _LATD4 0x10
11700 #define _LATD5 0x20
11701 #define _LATD6 0x40
11702 #define _LATD7 0x80
11704 //==============================================================================
11707 //==============================================================================
11710 extern __at(0x0F8D) __sfr LATE
;
11716 unsigned LATE0
: 1;
11717 unsigned LATE1
: 1;
11718 unsigned LATE2
: 1;
11733 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
11735 #define _LATE0 0x01
11736 #define _LATE1 0x02
11737 #define _LATE2 0x04
11739 //==============================================================================
11742 //==============================================================================
11745 extern __at(0x0F92) __sfr DDRA
;
11751 unsigned TRISA0
: 1;
11752 unsigned TRISA1
: 1;
11753 unsigned TRISA2
: 1;
11754 unsigned TRISA3
: 1;
11755 unsigned TRISA4
: 1;
11756 unsigned TRISA5
: 1;
11757 unsigned TRISA6
: 1;
11758 unsigned TRISA7
: 1;
11774 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
11776 #define _TRISA0 0x01
11778 #define _TRISA1 0x02
11780 #define _TRISA2 0x04
11782 #define _TRISA3 0x08
11784 #define _TRISA4 0x10
11786 #define _TRISA5 0x20
11788 #define _TRISA6 0x40
11790 #define _TRISA7 0x80
11793 //==============================================================================
11796 //==============================================================================
11799 extern __at(0x0F92) __sfr TRISA
;
11805 unsigned TRISA0
: 1;
11806 unsigned TRISA1
: 1;
11807 unsigned TRISA2
: 1;
11808 unsigned TRISA3
: 1;
11809 unsigned TRISA4
: 1;
11810 unsigned TRISA5
: 1;
11811 unsigned TRISA6
: 1;
11812 unsigned TRISA7
: 1;
11828 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
11830 #define _TRISA_TRISA0 0x01
11831 #define _TRISA_RA0 0x01
11832 #define _TRISA_TRISA1 0x02
11833 #define _TRISA_RA1 0x02
11834 #define _TRISA_TRISA2 0x04
11835 #define _TRISA_RA2 0x04
11836 #define _TRISA_TRISA3 0x08
11837 #define _TRISA_RA3 0x08
11838 #define _TRISA_TRISA4 0x10
11839 #define _TRISA_RA4 0x10
11840 #define _TRISA_TRISA5 0x20
11841 #define _TRISA_RA5 0x20
11842 #define _TRISA_TRISA6 0x40
11843 #define _TRISA_RA6 0x40
11844 #define _TRISA_TRISA7 0x80
11845 #define _TRISA_RA7 0x80
11847 //==============================================================================
11850 //==============================================================================
11853 extern __at(0x0F93) __sfr DDRB
;
11859 unsigned TRISB0
: 1;
11860 unsigned TRISB1
: 1;
11861 unsigned TRISB2
: 1;
11862 unsigned TRISB3
: 1;
11863 unsigned TRISB4
: 1;
11864 unsigned TRISB5
: 1;
11865 unsigned TRISB6
: 1;
11866 unsigned TRISB7
: 1;
11882 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
11884 #define _DDRB_TRISB0 0x01
11885 #define _DDRB_RB0 0x01
11886 #define _DDRB_TRISB1 0x02
11887 #define _DDRB_RB1 0x02
11888 #define _DDRB_TRISB2 0x04
11889 #define _DDRB_RB2 0x04
11890 #define _DDRB_TRISB3 0x08
11891 #define _DDRB_RB3 0x08
11892 #define _DDRB_TRISB4 0x10
11893 #define _DDRB_RB4 0x10
11894 #define _DDRB_TRISB5 0x20
11895 #define _DDRB_RB5 0x20
11896 #define _DDRB_TRISB6 0x40
11897 #define _DDRB_RB6 0x40
11898 #define _DDRB_TRISB7 0x80
11899 #define _DDRB_RB7 0x80
11901 //==============================================================================
11904 //==============================================================================
11907 extern __at(0x0F93) __sfr TRISB
;
11913 unsigned TRISB0
: 1;
11914 unsigned TRISB1
: 1;
11915 unsigned TRISB2
: 1;
11916 unsigned TRISB3
: 1;
11917 unsigned TRISB4
: 1;
11918 unsigned TRISB5
: 1;
11919 unsigned TRISB6
: 1;
11920 unsigned TRISB7
: 1;
11936 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
11938 #define _TRISB_TRISB0 0x01
11939 #define _TRISB_RB0 0x01
11940 #define _TRISB_TRISB1 0x02
11941 #define _TRISB_RB1 0x02
11942 #define _TRISB_TRISB2 0x04
11943 #define _TRISB_RB2 0x04
11944 #define _TRISB_TRISB3 0x08
11945 #define _TRISB_RB3 0x08
11946 #define _TRISB_TRISB4 0x10
11947 #define _TRISB_RB4 0x10
11948 #define _TRISB_TRISB5 0x20
11949 #define _TRISB_RB5 0x20
11950 #define _TRISB_TRISB6 0x40
11951 #define _TRISB_RB6 0x40
11952 #define _TRISB_TRISB7 0x80
11953 #define _TRISB_RB7 0x80
11955 //==============================================================================
11958 //==============================================================================
11961 extern __at(0x0F94) __sfr DDRC
;
11967 unsigned TRISC0
: 1;
11968 unsigned TRISC1
: 1;
11969 unsigned TRISC2
: 1;
11970 unsigned TRISC3
: 1;
11971 unsigned TRISC4
: 1;
11972 unsigned TRISC5
: 1;
11973 unsigned TRISC6
: 1;
11974 unsigned TRISC7
: 1;
11990 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
11992 #define _TRISC0 0x01
11994 #define _TRISC1 0x02
11996 #define _TRISC2 0x04
11998 #define _TRISC3 0x08
12000 #define _TRISC4 0x10
12002 #define _TRISC5 0x20
12004 #define _TRISC6 0x40
12006 #define _TRISC7 0x80
12009 //==============================================================================
12012 //==============================================================================
12015 extern __at(0x0F94) __sfr TRISC
;
12021 unsigned TRISC0
: 1;
12022 unsigned TRISC1
: 1;
12023 unsigned TRISC2
: 1;
12024 unsigned TRISC3
: 1;
12025 unsigned TRISC4
: 1;
12026 unsigned TRISC5
: 1;
12027 unsigned TRISC6
: 1;
12028 unsigned TRISC7
: 1;
12044 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
12046 #define _TRISC_TRISC0 0x01
12047 #define _TRISC_RC0 0x01
12048 #define _TRISC_TRISC1 0x02
12049 #define _TRISC_RC1 0x02
12050 #define _TRISC_TRISC2 0x04
12051 #define _TRISC_RC2 0x04
12052 #define _TRISC_TRISC3 0x08
12053 #define _TRISC_RC3 0x08
12054 #define _TRISC_TRISC4 0x10
12055 #define _TRISC_RC4 0x10
12056 #define _TRISC_TRISC5 0x20
12057 #define _TRISC_RC5 0x20
12058 #define _TRISC_TRISC6 0x40
12059 #define _TRISC_RC6 0x40
12060 #define _TRISC_TRISC7 0x80
12061 #define _TRISC_RC7 0x80
12063 //==============================================================================
12066 //==============================================================================
12069 extern __at(0x0F95) __sfr DDRD
;
12075 unsigned TRISD0
: 1;
12076 unsigned TRISD1
: 1;
12077 unsigned TRISD2
: 1;
12078 unsigned TRISD3
: 1;
12079 unsigned TRISD4
: 1;
12080 unsigned TRISD5
: 1;
12081 unsigned TRISD6
: 1;
12082 unsigned TRISD7
: 1;
12098 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
12100 #define _TRISD0 0x01
12102 #define _TRISD1 0x02
12104 #define _TRISD2 0x04
12106 #define _TRISD3 0x08
12108 #define _TRISD4 0x10
12110 #define _TRISD5 0x20
12112 #define _TRISD6 0x40
12114 #define _TRISD7 0x80
12117 //==============================================================================
12120 //==============================================================================
12123 extern __at(0x0F95) __sfr TRISD
;
12129 unsigned TRISD0
: 1;
12130 unsigned TRISD1
: 1;
12131 unsigned TRISD2
: 1;
12132 unsigned TRISD3
: 1;
12133 unsigned TRISD4
: 1;
12134 unsigned TRISD5
: 1;
12135 unsigned TRISD6
: 1;
12136 unsigned TRISD7
: 1;
12152 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
12154 #define _TRISD_TRISD0 0x01
12155 #define _TRISD_RD0 0x01
12156 #define _TRISD_TRISD1 0x02
12157 #define _TRISD_RD1 0x02
12158 #define _TRISD_TRISD2 0x04
12159 #define _TRISD_RD2 0x04
12160 #define _TRISD_TRISD3 0x08
12161 #define _TRISD_RD3 0x08
12162 #define _TRISD_TRISD4 0x10
12163 #define _TRISD_RD4 0x10
12164 #define _TRISD_TRISD5 0x20
12165 #define _TRISD_RD5 0x20
12166 #define _TRISD_TRISD6 0x40
12167 #define _TRISD_RD6 0x40
12168 #define _TRISD_TRISD7 0x80
12169 #define _TRISD_RD7 0x80
12171 //==============================================================================
12174 //==============================================================================
12177 extern __at(0x0F96) __sfr DDRE
;
12183 unsigned TRISE0
: 1;
12184 unsigned TRISE1
: 1;
12185 unsigned TRISE2
: 1;
12187 unsigned PSPMODE
: 1;
12207 unsigned TRISE
: 3;
12218 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
12220 #define _TRISE0 0x01
12222 #define _TRISE1 0x02
12224 #define _TRISE2 0x04
12226 #define _PSPMODE 0x10
12231 //==============================================================================
12234 //==============================================================================
12237 extern __at(0x0F96) __sfr TRISE
;
12243 unsigned TRISE0
: 1;
12244 unsigned TRISE1
: 1;
12245 unsigned TRISE2
: 1;
12247 unsigned PSPMODE
: 1;
12267 unsigned TRISE
: 3;
12278 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
12280 #define _TRISE_TRISE0 0x01
12281 #define _TRISE_RE0 0x01
12282 #define _TRISE_TRISE1 0x02
12283 #define _TRISE_RE1 0x02
12284 #define _TRISE_TRISE2 0x04
12285 #define _TRISE_RE2 0x04
12286 #define _TRISE_PSPMODE 0x10
12287 #define _TRISE_IBOV 0x20
12288 #define _TRISE_OBF 0x40
12289 #define _TRISE_IBF 0x80
12291 //==============================================================================
12294 //==============================================================================
12297 extern __at(0x0F9B) __sfr OSCTUNE
;
12309 unsigned PLLEN
: 1;
12310 unsigned INTSRC
: 1;
12322 unsigned INTSCR
: 1;
12332 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
12339 #define _PLLEN 0x40
12340 #define _INTSRC 0x80
12341 #define _INTSCR 0x80
12343 //==============================================================================
12346 //==============================================================================
12349 extern __at(0x0F9D) __sfr PIE1
;
12353 unsigned TMR1IE
: 1;
12354 unsigned TMR2IE
: 1;
12355 unsigned CCP1IE
: 1;
12356 unsigned SSPIE
: 1;
12360 unsigned PSPIE
: 1;
12363 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
12365 #define _TMR1IE 0x01
12366 #define _TMR2IE 0x02
12367 #define _CCP1IE 0x04
12368 #define _SSPIE 0x08
12372 #define _PSPIE 0x80
12374 //==============================================================================
12377 //==============================================================================
12380 extern __at(0x0F9E) __sfr PIR1
;
12384 unsigned TMR1IF
: 1;
12385 unsigned TMR2IF
: 1;
12386 unsigned CCP1IF
: 1;
12387 unsigned SSPIF
: 1;
12391 unsigned PSPIF
: 1;
12394 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
12396 #define _TMR1IF 0x01
12397 #define _TMR2IF 0x02
12398 #define _CCP1IF 0x04
12399 #define _SSPIF 0x08
12403 #define _PSPIF 0x80
12405 //==============================================================================
12408 //==============================================================================
12411 extern __at(0x0F9F) __sfr IPR1
;
12417 unsigned TMR1IP
: 1;
12418 unsigned TMR2IP
: 1;
12419 unsigned CCP1IP
: 1;
12420 unsigned SSPIP
: 1;
12424 unsigned PSPIP
: 1;
12433 unsigned TXBIP
: 1;
12440 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
12442 #define _TMR1IP 0x01
12443 #define _TMR2IP 0x02
12444 #define _CCP1IP 0x04
12445 #define _SSPIP 0x08
12447 #define _TXBIP 0x10
12450 #define _PSPIP 0x80
12452 //==============================================================================
12455 //==============================================================================
12458 extern __at(0x0FA0) __sfr PIE2
;
12464 unsigned ECCP1IE
: 1;
12465 unsigned TMR3IE
: 1;
12466 unsigned HLVDIE
: 1;
12467 unsigned BCLIE
: 1;
12471 unsigned OSCFIE
: 1;
12478 unsigned LVDIE
: 1;
12487 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
12489 #define _ECCP1IE 0x01
12490 #define _TMR3IE 0x02
12491 #define _HLVDIE 0x04
12492 #define _LVDIE 0x04
12493 #define _BCLIE 0x08
12496 #define _OSCFIE 0x80
12498 //==============================================================================
12501 //==============================================================================
12504 extern __at(0x0FA1) __sfr PIR2
;
12510 unsigned ECCP1IF
: 1;
12511 unsigned TMR3IF
: 1;
12512 unsigned HLVDIF
: 1;
12513 unsigned BCLIF
: 1;
12517 unsigned OSCFIF
: 1;
12524 unsigned LVDIF
: 1;
12533 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
12535 #define _ECCP1IF 0x01
12536 #define _TMR3IF 0x02
12537 #define _HLVDIF 0x04
12538 #define _LVDIF 0x04
12539 #define _BCLIF 0x08
12542 #define _OSCFIF 0x80
12544 //==============================================================================
12547 //==============================================================================
12550 extern __at(0x0FA2) __sfr IPR2
;
12556 unsigned ECCP1IP
: 1;
12557 unsigned TMR3IP
: 1;
12558 unsigned HLVDIP
: 1;
12559 unsigned BCLIP
: 1;
12563 unsigned OSCFIP
: 1;
12570 unsigned LVDIP
: 1;
12579 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
12581 #define _ECCP1IP 0x01
12582 #define _TMR3IP 0x02
12583 #define _HLVDIP 0x04
12584 #define _LVDIP 0x04
12585 #define _BCLIP 0x08
12588 #define _OSCFIP 0x80
12590 //==============================================================================
12593 //==============================================================================
12596 extern __at(0x0FA3) __sfr PIE3
;
12602 unsigned RXB0IE
: 1;
12603 unsigned RXB1IE
: 1;
12604 unsigned TXB0IE
: 1;
12605 unsigned TXB1IE
: 1;
12606 unsigned TXB2IE
: 1;
12607 unsigned ERRIE
: 1;
12608 unsigned WAKIE
: 1;
12609 unsigned IRXIE
: 1;
12614 unsigned FIFOWMIE
: 1;
12615 unsigned RXBnIE
: 1;
12618 unsigned TXBnIE
: 1;
12626 unsigned FIFOMWIE
: 1;
12637 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
12639 #define _PIE3_RXB0IE 0x01
12640 #define _PIE3_FIFOWMIE 0x01
12641 #define _PIE3_FIFOMWIE 0x01
12642 #define _PIE3_RXB1IE 0x02
12643 #define _PIE3_RXBnIE 0x02
12644 #define _PIE3_TXB0IE 0x04
12645 #define _PIE3_TXB1IE 0x08
12646 #define _PIE3_TXB2IE 0x10
12647 #define _PIE3_TXBnIE 0x10
12648 #define _PIE3_ERRIE 0x20
12649 #define _PIE3_WAKIE 0x40
12650 #define _PIE3_IRXIE 0x80
12652 //==============================================================================
12655 //==============================================================================
12658 extern __at(0x0FA4) __sfr PIR3
;
12664 unsigned RXB0IF
: 1;
12665 unsigned RXB1IF
: 1;
12666 unsigned TXB0IF
: 1;
12667 unsigned TXB1IF
: 1;
12668 unsigned TXB2IF
: 1;
12669 unsigned ERRIF
: 1;
12670 unsigned WAKIF
: 1;
12671 unsigned IRXIF
: 1;
12676 unsigned FIFOWMIF
: 1;
12677 unsigned RXBnIF
: 1;
12680 unsigned TXBnIF
: 1;
12687 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
12689 #define _RXB0IF 0x01
12690 #define _FIFOWMIF 0x01
12691 #define _RXB1IF 0x02
12692 #define _RXBnIF 0x02
12693 #define _TXB0IF 0x04
12694 #define _TXB1IF 0x08
12695 #define _TXB2IF 0x10
12696 #define _TXBnIF 0x10
12697 #define _ERRIF 0x20
12698 #define _WAKIF 0x40
12699 #define _IRXIF 0x80
12701 //==============================================================================
12704 //==============================================================================
12707 extern __at(0x0FA5) __sfr IPR3
;
12713 unsigned RXB0IP
: 1;
12714 unsigned RXB1IP
: 1;
12715 unsigned TXB0IP
: 1;
12716 unsigned TXB1IP
: 1;
12717 unsigned TXB2IP
: 1;
12718 unsigned ERRIP
: 1;
12719 unsigned WAKIP
: 1;
12720 unsigned IRXIP
: 1;
12725 unsigned FIFOWMIP
: 1;
12726 unsigned RXBnIP
: 1;
12729 unsigned TXBnIP
: 1;
12736 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
12738 #define _RXB0IP 0x01
12739 #define _FIFOWMIP 0x01
12740 #define _RXB1IP 0x02
12741 #define _RXBnIP 0x02
12742 #define _TXB0IP 0x04
12743 #define _TXB1IP 0x08
12744 #define _TXB2IP 0x10
12745 #define _TXBnIP 0x10
12746 #define _ERRIP 0x20
12747 #define _WAKIP 0x40
12748 #define _IRXIP 0x80
12750 //==============================================================================
12753 //==============================================================================
12756 extern __at(0x0FA6) __sfr EECON1
;
12763 unsigned WRERR
: 1;
12767 unsigned EEPGD
: 1;
12770 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
12775 #define _WRERR 0x08
12778 #define _EEPGD 0x80
12780 //==============================================================================
12782 extern __at(0x0FA7) __sfr EECON2
;
12783 extern __at(0x0FA8) __sfr EEDATA
;
12784 extern __at(0x0FA9) __sfr EEADR
;
12785 extern __at(0x0FAA) __sfr EEADRH
;
12787 //==============================================================================
12790 extern __at(0x0FAB) __sfr RCSTA
;
12799 unsigned ADDEN
: 1;
12819 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
12824 #define _ADDEN 0x08
12831 //==============================================================================
12834 //==============================================================================
12837 extern __at(0x0FAC) __sfr TXSTA
;
12844 unsigned SENDB
: 1;
12851 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
12856 #define _SENDB 0x08
12862 //==============================================================================
12864 extern __at(0x0FAD) __sfr TXREG
;
12865 extern __at(0x0FAE) __sfr RCREG
;
12866 extern __at(0x0FAF) __sfr SPBRG
;
12867 extern __at(0x0FB0) __sfr SPBRGH
;
12869 //==============================================================================
12872 extern __at(0x0FB1) __sfr T3CON
;
12878 unsigned TMR3ON
: 1;
12879 unsigned TMR3CS
: 1;
12880 unsigned NOT_T3SYNC
: 1;
12881 unsigned T3CCP1
: 1;
12882 unsigned T3CKPS0
: 1;
12883 unsigned T3CKPS1
: 1;
12884 unsigned T3ECCP1
: 1;
12892 unsigned T3SYNC
: 1;
12896 unsigned T3CCP2
: 1;
12904 unsigned T3NSYNC
: 1;
12915 unsigned T3CKPS
: 2;
12920 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
12922 #define _T3CON_TMR3ON 0x01
12923 #define _T3CON_TMR3CS 0x02
12924 #define _T3CON_NOT_T3SYNC 0x04
12925 #define _T3CON_T3SYNC 0x04
12926 #define _T3CON_T3NSYNC 0x04
12927 #define _T3CON_T3CCP1 0x08
12928 #define _T3CON_T3CKPS0 0x10
12929 #define _T3CON_T3CKPS1 0x20
12930 #define _T3CON_T3ECCP1 0x40
12931 #define _T3CON_T3CCP2 0x40
12932 #define _T3CON_RD16 0x80
12934 //==============================================================================
12936 extern __at(0x0FB2) __sfr TMR3
;
12937 extern __at(0x0FB2) __sfr TMR3L
;
12938 extern __at(0x0FB3) __sfr TMR3H
;
12940 //==============================================================================
12943 extern __at(0x0FB4) __sfr CMCON
;
12953 unsigned C1INV
: 1;
12954 unsigned C2INV
: 1;
12955 unsigned C1OUT
: 1;
12956 unsigned C2OUT
: 1;
12966 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
12972 #define _C1INV 0x10
12973 #define _C2INV 0x20
12974 #define _C1OUT 0x40
12975 #define _C2OUT 0x80
12977 //==============================================================================
12980 //==============================================================================
12983 extern __at(0x0FB5) __sfr CVRCON
;
12993 unsigned CVRSS
: 1;
12995 unsigned CVROE
: 1;
12996 unsigned CVREN
: 1;
13005 unsigned CVREF
: 1;
13018 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
13024 #define _CVRSS 0x10
13025 #define _CVREF 0x10
13027 #define _CVROE 0x40
13028 #define _CVREN 0x80
13030 //==============================================================================
13033 //==============================================================================
13036 extern __at(0x0FB6) __sfr ECCP1AS
;
13042 unsigned PSSBD0
: 1;
13043 unsigned PSSBD1
: 1;
13044 unsigned PSSAC0
: 1;
13045 unsigned PSSAC1
: 1;
13046 unsigned ECCPAS0
: 1;
13047 unsigned ECCPAS1
: 1;
13048 unsigned ECCPAS2
: 1;
13049 unsigned ECCPASE
: 1;
13054 unsigned PSSBD
: 2;
13061 unsigned PSSAC
: 2;
13068 unsigned ECCPAS
: 3;
13073 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
13075 #define _PSSBD0 0x01
13076 #define _PSSBD1 0x02
13077 #define _PSSAC0 0x04
13078 #define _PSSAC1 0x08
13079 #define _ECCPAS0 0x10
13080 #define _ECCPAS1 0x20
13081 #define _ECCPAS2 0x40
13082 #define _ECCPASE 0x80
13084 //==============================================================================
13087 //==============================================================================
13090 extern __at(0x0FB7) __sfr ECCP1DEL
;
13103 unsigned PRSEN
: 1;
13111 } __ECCP1DELbits_t
;
13113 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
13122 #define _PRSEN 0x80
13124 //==============================================================================
13127 //==============================================================================
13130 extern __at(0x0FB8) __sfr BAUDCON
;
13136 unsigned ABDEN
: 1;
13139 unsigned BRG16
: 1;
13140 unsigned TXCKP
: 1;
13142 unsigned RCIDL
: 1;
13143 unsigned ABDOVF
: 1;
13159 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
13161 #define _ABDEN 0x01
13163 #define _BRG16 0x08
13164 #define _TXCKP 0x10
13166 #define _RCIDL 0x40
13167 #define _ABDOVF 0x80
13169 //==============================================================================
13172 //==============================================================================
13175 extern __at(0x0FB8) __sfr BAUDCTL
;
13181 unsigned ABDEN
: 1;
13184 unsigned BRG16
: 1;
13185 unsigned TXCKP
: 1;
13187 unsigned RCIDL
: 1;
13188 unsigned ABDOVF
: 1;
13204 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
13206 #define _BAUDCTL_ABDEN 0x01
13207 #define _BAUDCTL_WUE 0x02
13208 #define _BAUDCTL_BRG16 0x08
13209 #define _BAUDCTL_TXCKP 0x10
13210 #define _BAUDCTL_SCKP 0x10
13211 #define _BAUDCTL_RCIDL 0x40
13212 #define _BAUDCTL_ABDOVF 0x80
13214 //==============================================================================
13217 //==============================================================================
13220 extern __at(0x0FBA) __sfr ECCP1CON
;
13226 unsigned ECCP1M0
: 1;
13227 unsigned ECCP1M1
: 1;
13228 unsigned ECCP1M2
: 1;
13229 unsigned ECCP1M3
: 1;
13230 unsigned EDC1B0
: 1;
13231 unsigned EDC1B1
: 1;
13232 unsigned EPWM1M0
: 1;
13233 unsigned EPWM1M1
: 1;
13238 unsigned ECCP1M
: 4;
13245 unsigned EDC1B
: 2;
13252 unsigned EPWM1M
: 2;
13254 } __ECCP1CONbits_t
;
13256 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
13258 #define _ECCP1M0 0x01
13259 #define _ECCP1M1 0x02
13260 #define _ECCP1M2 0x04
13261 #define _ECCP1M3 0x08
13262 #define _EDC1B0 0x10
13263 #define _EDC1B1 0x20
13264 #define _EPWM1M0 0x40
13265 #define _EPWM1M1 0x80
13267 //==============================================================================
13269 extern __at(0x0FBB) __sfr ECCPR1
;
13270 extern __at(0x0FBB) __sfr ECCPR1L
;
13271 extern __at(0x0FBC) __sfr ECCPR1H
;
13273 //==============================================================================
13276 extern __at(0x0FBD) __sfr CCP1CON
;
13282 unsigned CCP1M0
: 1;
13283 unsigned CCP1M1
: 1;
13284 unsigned CCP1M2
: 1;
13285 unsigned CCP1M3
: 1;
13286 unsigned DC1B0
: 1;
13287 unsigned DC1B1
: 1;
13294 unsigned CCP1M
: 4;
13306 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
13308 #define _CCP1M0 0x01
13309 #define _CCP1M1 0x02
13310 #define _CCP1M2 0x04
13311 #define _CCP1M3 0x08
13312 #define _DC1B0 0x10
13313 #define _DC1B1 0x20
13315 //==============================================================================
13317 extern __at(0x0FBE) __sfr CCPR1
;
13318 extern __at(0x0FBE) __sfr CCPR1L
;
13319 extern __at(0x0FBF) __sfr CCPR1H
;
13321 //==============================================================================
13324 extern __at(0x0FC0) __sfr ADCON2
;
13330 unsigned ADCS0
: 1;
13331 unsigned ADCS1
: 1;
13332 unsigned ADCS2
: 1;
13333 unsigned ACQT0
: 1;
13334 unsigned ACQT1
: 1;
13335 unsigned ACQT2
: 1;
13354 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
13356 #define _ADCS0 0x01
13357 #define _ADCS1 0x02
13358 #define _ADCS2 0x04
13359 #define _ACQT0 0x08
13360 #define _ACQT1 0x10
13361 #define _ACQT2 0x20
13364 //==============================================================================
13367 //==============================================================================
13370 extern __at(0x0FC1) __sfr ADCON1
;
13376 unsigned PCFG0
: 1;
13377 unsigned PCFG1
: 1;
13378 unsigned PCFG2
: 1;
13379 unsigned PCFG3
: 1;
13380 unsigned VCFG0
: 1;
13381 unsigned VCFG1
: 1;
13400 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
13402 #define _PCFG0 0x01
13403 #define _PCFG1 0x02
13404 #define _PCFG2 0x04
13405 #define _PCFG3 0x08
13406 #define _VCFG0 0x10
13407 #define _VCFG1 0x20
13409 //==============================================================================
13412 //==============================================================================
13415 extern __at(0x0FC2) __sfr ADCON0
;
13422 unsigned GO_NOT_DONE
: 1;
13434 unsigned GO_DONE
: 1;
13470 unsigned NOT_DONE
: 1;
13487 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
13490 #define _GO_NOT_DONE 0x02
13491 #define _GO_DONE 0x02
13494 #define _NOT_DONE 0x02
13500 //==============================================================================
13502 extern __at(0x0FC3) __sfr ADRES
;
13503 extern __at(0x0FC3) __sfr ADRESL
;
13504 extern __at(0x0FC4) __sfr ADRESH
;
13506 //==============================================================================
13509 extern __at(0x0FC5) __sfr SSPCON2
;
13517 unsigned ACKEN
: 1;
13518 unsigned ACKDT
: 1;
13519 unsigned ACKSTAT
: 1;
13523 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
13529 #define _ACKEN 0x10
13530 #define _ACKDT 0x20
13531 #define _ACKSTAT 0x40
13534 //==============================================================================
13537 //==============================================================================
13540 extern __at(0x0FC6) __sfr SSPCON1
;
13546 unsigned SSPM0
: 1;
13547 unsigned SSPM1
: 1;
13548 unsigned SSPM2
: 1;
13549 unsigned SSPM3
: 1;
13551 unsigned SSPEN
: 1;
13552 unsigned SSPOV
: 1;
13563 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
13565 #define _SSPM0 0x01
13566 #define _SSPM1 0x02
13567 #define _SSPM2 0x04
13568 #define _SSPM3 0x08
13570 #define _SSPEN 0x20
13571 #define _SSPOV 0x40
13574 //==============================================================================
13577 //==============================================================================
13580 extern __at(0x0FC7) __sfr SSPSTAT
;
13588 unsigned R_NOT_W
: 1;
13591 unsigned D_NOT_A
: 1;
13601 unsigned I2C_START
: 1;
13602 unsigned I2C_STOP
: 1;
13612 unsigned I2C_READ
: 1;
13615 unsigned I2C_DAT
: 1;
13624 unsigned NOT_W
: 1;
13627 unsigned NOT_A
: 1;
13636 unsigned NOT_WRITE
: 1;
13639 unsigned NOT_ADDRESS
: 1;
13648 unsigned READ_WRITE
: 1;
13651 unsigned DATA_ADDRESS
: 1;
13669 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
13673 #define _R_NOT_W 0x04
13675 #define _I2C_READ 0x04
13676 #define _NOT_W 0x04
13677 #define _NOT_WRITE 0x04
13678 #define _READ_WRITE 0x04
13681 #define _I2C_START 0x08
13683 #define _I2C_STOP 0x10
13684 #define _D_NOT_A 0x20
13686 #define _I2C_DAT 0x20
13687 #define _NOT_A 0x20
13688 #define _NOT_ADDRESS 0x20
13689 #define _DATA_ADDRESS 0x20
13694 //==============================================================================
13696 extern __at(0x0FC8) __sfr SSPADD
;
13697 extern __at(0x0FC9) __sfr SSPBUF
;
13699 //==============================================================================
13702 extern __at(0x0FCA) __sfr T2CON
;
13708 unsigned T2CKPS0
: 1;
13709 unsigned T2CKPS1
: 1;
13710 unsigned TMR2ON
: 1;
13711 unsigned T2OUTPS0
: 1;
13712 unsigned T2OUTPS1
: 1;
13713 unsigned T2OUTPS2
: 1;
13714 unsigned T2OUTPS3
: 1;
13720 unsigned T2CKPS
: 2;
13727 unsigned T2OUTPS
: 4;
13732 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
13734 #define _T2CKPS0 0x01
13735 #define _T2CKPS1 0x02
13736 #define _TMR2ON 0x04
13737 #define _T2OUTPS0 0x08
13738 #define _T2OUTPS1 0x10
13739 #define _T2OUTPS2 0x20
13740 #define _T2OUTPS3 0x40
13742 //==============================================================================
13744 extern __at(0x0FCB) __sfr PR2
;
13745 extern __at(0x0FCC) __sfr TMR2
;
13747 //==============================================================================
13750 extern __at(0x0FCD) __sfr T1CON
;
13756 unsigned TMR1ON
: 1;
13757 unsigned TMR1CS
: 1;
13758 unsigned NOT_T1SYNC
: 1;
13759 unsigned T1OSCEN
: 1;
13760 unsigned T1CKPS0
: 1;
13761 unsigned T1CKPS1
: 1;
13762 unsigned T1RUN
: 1;
13770 unsigned T1SYNC
: 1;
13782 unsigned T1INSYNC
: 1;
13793 unsigned T1CKPS
: 2;
13798 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
13800 #define _TMR1ON 0x01
13801 #define _TMR1CS 0x02
13802 #define _NOT_T1SYNC 0x04
13803 #define _T1SYNC 0x04
13804 #define _T1INSYNC 0x04
13805 #define _T1OSCEN 0x08
13806 #define _T1CKPS0 0x10
13807 #define _T1CKPS1 0x20
13808 #define _T1RUN 0x40
13811 //==============================================================================
13813 extern __at(0x0FCE) __sfr TMR1
;
13814 extern __at(0x0FCE) __sfr TMR1L
;
13815 extern __at(0x0FCF) __sfr TMR1H
;
13817 //==============================================================================
13820 extern __at(0x0FD0) __sfr RCON
;
13826 unsigned NOT_BOR
: 1;
13827 unsigned NOT_POR
: 1;
13828 unsigned NOT_PD
: 1;
13829 unsigned NOT_TO
: 1;
13830 unsigned NOT_RI
: 1;
13832 unsigned SBOREN
: 1;
13849 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
13851 #define _NOT_BOR 0x01
13853 #define _NOT_POR 0x02
13855 #define _NOT_PD 0x04
13857 #define _NOT_TO 0x08
13859 #define _NOT_RI 0x10
13861 #define _SBOREN 0x40
13864 //==============================================================================
13867 //==============================================================================
13870 extern __at(0x0FD1) __sfr WDTCON
;
13876 unsigned SWDTEN
: 1;
13888 unsigned SWDTE
: 1;
13899 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
13901 #define _SWDTEN 0x01
13902 #define _SWDTE 0x01
13904 //==============================================================================
13907 //==============================================================================
13910 extern __at(0x0FD2) __sfr HLVDCON
;
13916 unsigned HLVDL0
: 1;
13917 unsigned HLVDL1
: 1;
13918 unsigned HLVDL2
: 1;
13919 unsigned HLVDL3
: 1;
13920 unsigned HLVDEN
: 1;
13921 unsigned IRVST
: 1;
13923 unsigned VDIRMAG
: 1;
13928 unsigned LVDL0
: 1;
13929 unsigned LVDL1
: 1;
13930 unsigned LVDL2
: 1;
13931 unsigned LVDL3
: 1;
13932 unsigned LVDEN
: 1;
13933 unsigned IVRST
: 1;
13964 unsigned HLVDL
: 4;
13969 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
13971 #define _HLVDL0 0x01
13972 #define _LVDL0 0x01
13974 #define _HLVDL1 0x02
13975 #define _LVDL1 0x02
13977 #define _HLVDL2 0x04
13978 #define _LVDL2 0x04
13980 #define _HLVDL3 0x08
13981 #define _LVDL3 0x08
13983 #define _HLVDEN 0x10
13984 #define _LVDEN 0x10
13985 #define _IRVST 0x20
13986 #define _IVRST 0x20
13988 #define _VDIRMAG 0x80
13990 //==============================================================================
13993 //==============================================================================
13996 extern __at(0x0FD2) __sfr LVDCON
;
14002 unsigned HLVDL0
: 1;
14003 unsigned HLVDL1
: 1;
14004 unsigned HLVDL2
: 1;
14005 unsigned HLVDL3
: 1;
14006 unsigned HLVDEN
: 1;
14007 unsigned IRVST
: 1;
14009 unsigned VDIRMAG
: 1;
14014 unsigned LVDL0
: 1;
14015 unsigned LVDL1
: 1;
14016 unsigned LVDL2
: 1;
14017 unsigned LVDL3
: 1;
14018 unsigned LVDEN
: 1;
14019 unsigned IVRST
: 1;
14050 unsigned HLVDL
: 4;
14055 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
14057 #define _LVDCON_HLVDL0 0x01
14058 #define _LVDCON_LVDL0 0x01
14059 #define _LVDCON_LVV0 0x01
14060 #define _LVDCON_HLVDL1 0x02
14061 #define _LVDCON_LVDL1 0x02
14062 #define _LVDCON_LVV1 0x02
14063 #define _LVDCON_HLVDL2 0x04
14064 #define _LVDCON_LVDL2 0x04
14065 #define _LVDCON_LVV2 0x04
14066 #define _LVDCON_HLVDL3 0x08
14067 #define _LVDCON_LVDL3 0x08
14068 #define _LVDCON_LVV3 0x08
14069 #define _LVDCON_HLVDEN 0x10
14070 #define _LVDCON_LVDEN 0x10
14071 #define _LVDCON_IRVST 0x20
14072 #define _LVDCON_IVRST 0x20
14073 #define _LVDCON_BGST 0x20
14074 #define _LVDCON_VDIRMAG 0x80
14076 //==============================================================================
14079 //==============================================================================
14082 extern __at(0x0FD3) __sfr OSCCON
;
14092 unsigned IRCF0
: 1;
14093 unsigned IRCF1
: 1;
14094 unsigned IRCF2
: 1;
14095 unsigned IDLEN
: 1;
14112 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
14118 #define _IRCF0 0x10
14119 #define _IRCF1 0x20
14120 #define _IRCF2 0x40
14121 #define _IDLEN 0x80
14123 //==============================================================================
14126 //==============================================================================
14129 extern __at(0x0FD5) __sfr T0CON
;
14135 unsigned T0PS0
: 1;
14136 unsigned T0PS1
: 1;
14137 unsigned T0PS2
: 1;
14141 unsigned T08BIT
: 1;
14142 unsigned TMR0ON
: 1;
14150 unsigned T0PS3
: 1;
14164 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
14166 #define _T0PS0 0x01
14167 #define _T0PS1 0x02
14168 #define _T0PS2 0x04
14170 #define _T0PS3 0x08
14173 #define _T08BIT 0x40
14174 #define _TMR0ON 0x80
14176 //==============================================================================
14178 extern __at(0x0FD6) __sfr TMR0
;
14179 extern __at(0x0FD6) __sfr TMR0L
;
14180 extern __at(0x0FD7) __sfr TMR0H
;
14182 //==============================================================================
14185 extern __at(0x0FD8) __sfr STATUS
;
14199 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
14207 //==============================================================================
14209 extern __at(0x0FD9) __sfr FSR2L
;
14210 extern __at(0x0FDA) __sfr FSR2H
;
14211 extern __at(0x0FDB) __sfr PLUSW2
;
14212 extern __at(0x0FDC) __sfr PREINC2
;
14213 extern __at(0x0FDD) __sfr POSTDEC2
;
14214 extern __at(0x0FDE) __sfr POSTINC2
;
14215 extern __at(0x0FDF) __sfr INDF2
;
14216 extern __at(0x0FE0) __sfr BSR
;
14217 extern __at(0x0FE1) __sfr FSR1L
;
14218 extern __at(0x0FE2) __sfr FSR1H
;
14219 extern __at(0x0FE3) __sfr PLUSW1
;
14220 extern __at(0x0FE4) __sfr PREINC1
;
14221 extern __at(0x0FE5) __sfr POSTDEC1
;
14222 extern __at(0x0FE6) __sfr POSTINC1
;
14223 extern __at(0x0FE7) __sfr INDF1
;
14224 extern __at(0x0FE8) __sfr WREG
;
14225 extern __at(0x0FE9) __sfr FSR0L
;
14226 extern __at(0x0FEA) __sfr FSR0H
;
14227 extern __at(0x0FEB) __sfr PLUSW0
;
14228 extern __at(0x0FEC) __sfr PREINC0
;
14229 extern __at(0x0FED) __sfr POSTDEC0
;
14230 extern __at(0x0FEE) __sfr POSTINC0
;
14231 extern __at(0x0FEF) __sfr INDF0
;
14233 //==============================================================================
14236 extern __at(0x0FF0) __sfr INTCON3
;
14242 unsigned INT1IF
: 1;
14243 unsigned INT2IF
: 1;
14245 unsigned INT1IE
: 1;
14246 unsigned INT2IE
: 1;
14248 unsigned INT1IP
: 1;
14249 unsigned INT2IP
: 1;
14254 unsigned INT1F
: 1;
14255 unsigned INT2F
: 1;
14257 unsigned INT1E
: 1;
14258 unsigned INT2E
: 1;
14260 unsigned INT1P
: 1;
14261 unsigned INT2P
: 1;
14265 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
14267 #define _INT1IF 0x01
14268 #define _INT1F 0x01
14269 #define _INT2IF 0x02
14270 #define _INT2F 0x02
14271 #define _INT1IE 0x08
14272 #define _INT1E 0x08
14273 #define _INT2IE 0x10
14274 #define _INT2E 0x10
14275 #define _INT1IP 0x40
14276 #define _INT1P 0x40
14277 #define _INT2IP 0x80
14278 #define _INT2P 0x80
14280 //==============================================================================
14283 //==============================================================================
14286 extern __at(0x0FF1) __sfr INTCON2
;
14294 unsigned TMR0IP
: 1;
14296 unsigned INTEDG2
: 1;
14297 unsigned INTEDG1
: 1;
14298 unsigned INTEDG0
: 1;
14299 unsigned NOT_RBPU
: 1;
14315 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
14318 #define _TMR0IP 0x04
14320 #define _INTEDG2 0x10
14321 #define _INTEDG1 0x20
14322 #define _INTEDG0 0x40
14323 #define _NOT_RBPU 0x80
14326 //==============================================================================
14329 //==============================================================================
14332 extern __at(0x0FF2) __sfr INTCON
;
14339 unsigned INT0IF
: 1;
14340 unsigned TMR0IF
: 1;
14342 unsigned INT0IE
: 1;
14343 unsigned TMR0IE
: 1;
14344 unsigned PEIE_GIEL
: 1;
14345 unsigned GIE_GIEH
: 1;
14351 unsigned INT0F
: 1;
14354 unsigned INT0E
: 1;
14373 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
14376 #define _INT0IF 0x02
14377 #define _INT0F 0x02
14378 #define _TMR0IF 0x04
14381 #define _INT0IE 0x10
14382 #define _INT0E 0x10
14383 #define _TMR0IE 0x20
14385 #define _PEIE_GIEL 0x40
14388 #define _GIE_GIEH 0x80
14392 //==============================================================================
14394 extern __at(0x0FF3) __sfr PROD
;
14395 extern __at(0x0FF3) __sfr PRODL
;
14396 extern __at(0x0FF4) __sfr PRODH
;
14397 extern __at(0x0FF5) __sfr TABLAT
;
14398 extern __at(0x0FF6) __sfr TBLPTR
;
14399 extern __at(0x0FF6) __sfr TBLPTRL
;
14400 extern __at(0x0FF7) __sfr TBLPTRH
;
14401 extern __at(0x0FF8) __sfr TBLPTRU
;
14402 extern __at(0x0FF9) __sfr PC
;
14403 extern __at(0x0FF9) __sfr PCL
;
14404 extern __at(0x0FFA) __sfr PCLATH
;
14405 extern __at(0x0FFB) __sfr PCLATU
;
14407 //==============================================================================
14410 extern __at(0x0FFC) __sfr STKPTR
;
14416 unsigned STKPTR0
: 1;
14417 unsigned STKPTR1
: 1;
14418 unsigned STKPTR2
: 1;
14419 unsigned STKPTR3
: 1;
14420 unsigned STKPTR4
: 1;
14422 unsigned STKUNF
: 1;
14423 unsigned STKFUL
: 1;
14435 unsigned STKOVF
: 1;
14446 unsigned STKPTR
: 5;
14451 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
14453 #define _STKPTR0 0x01
14455 #define _STKPTR1 0x02
14457 #define _STKPTR2 0x04
14459 #define _STKPTR3 0x08
14461 #define _STKPTR4 0x10
14463 #define _STKUNF 0x40
14464 #define _STKFUL 0x80
14465 #define _STKOVF 0x80
14467 //==============================================================================
14469 extern __at(0x0FFD) __sfr TOS
;
14470 extern __at(0x0FFD) __sfr TOSL
;
14471 extern __at(0x0FFE) __sfr TOSH
;
14472 extern __at(0x0FFF) __sfr TOSU
;
14474 //==============================================================================
14476 // Configuration Bits
14478 //==============================================================================
14480 #define __CONFIG1H 0x300001
14481 #define __CONFIG2L 0x300002
14482 #define __CONFIG2H 0x300003
14483 #define __CONFIG3H 0x300005
14484 #define __CONFIG4L 0x300006
14485 #define __CONFIG5L 0x300008
14486 #define __CONFIG5H 0x300009
14487 #define __CONFIG6L 0x30000A
14488 #define __CONFIG6H 0x30000B
14489 #define __CONFIG7L 0x30000C
14490 #define __CONFIG7H 0x30000D
14492 //----------------------------- CONFIG1H Options -------------------------------
14494 #define _OSC_LP_1H 0xF0 // LP oscillator.
14495 #define _OSC_XT_1H 0xF1 // XT oscillator.
14496 #define _OSC_HS_1H 0xF2 // HS oscillator.
14497 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
14498 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
14499 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
14500 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
14501 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
14502 #define _OSC_IRCIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
14503 #define _OSC_IRCIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
14504 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
14505 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
14506 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
14507 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
14509 //----------------------------- CONFIG2L Options -------------------------------
14511 #define _PWRT_ON_2L 0xFE // PWRT enabled.
14512 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
14513 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
14514 #define _BOREN_SBORENCTRL_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
14515 #define _BOREN_BOACTIVE_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
14516 #define _BOREN_BOHW_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
14517 #define _BORV_0_2L 0xE7 // VBOR set to 4.6V.
14518 #define _BORV_1_2L 0xEF // VBOR set to 4.3V.
14519 #define _BORV_2_2L 0xF7 // VBOR set to 2.8V.
14520 #define _BORV_3_2L 0xFF // VBOR set to 2.1V.
14522 //----------------------------- CONFIG2H Options -------------------------------
14524 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
14525 #define _WDT_ON_2H 0xFF // WDT enabled.
14526 #define _WDTPS_1_2H 0xE1 // 1:1.
14527 #define _WDTPS_2_2H 0xE3 // 1:2.
14528 #define _WDTPS_4_2H 0xE5 // 1:4.
14529 #define _WDTPS_8_2H 0xE7 // 1:8.
14530 #define _WDTPS_16_2H 0xE9 // 1:16.
14531 #define _WDTPS_32_2H 0xEB // 1:32.
14532 #define _WDTPS_64_2H 0xED // 1:64.
14533 #define _WDTPS_128_2H 0xEF // 1:128.
14534 #define _WDTPS_256_2H 0xF1 // 1:256.
14535 #define _WDTPS_512_2H 0xF3 // 1:512.
14536 #define _WDTPS_1024_2H 0xF5 // 1:1024.
14537 #define _WDTPS_2048_2H 0xF7 // 1:2048.
14538 #define _WDTPS_4096_2H 0xF9 // 1:4096.
14539 #define _WDTPS_8192_2H 0xFB // 1:8192.
14540 #define _WDTPS_16384_2H 0xFD // 1:16384.
14541 #define _WDTPS_32768_2H 0xFF // 1:32768.
14543 //----------------------------- CONFIG3H Options -------------------------------
14545 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
14546 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
14547 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
14548 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
14549 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
14550 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
14552 //----------------------------- CONFIG4L Options -------------------------------
14554 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
14555 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
14556 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
14557 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
14558 #define _BBSIZ_1024_4L 0xCF // 1K words (2K bytes) Boot Block.
14559 #define _BBSIZ_2048_4L 0xDF // 2K words (4K bytes) Boot Block.
14560 #define _BBSIZ_4096_4L 0xEF // 4K words (8K bytes) Boot Block.
14561 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
14562 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
14563 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
14564 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
14566 //----------------------------- CONFIG5L Options -------------------------------
14568 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
14569 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
14570 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
14571 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
14572 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
14573 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
14574 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
14575 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
14576 #define _CP4_ON_5L 0xEF // Block 4 (010000-013FFFh) code-protected.
14577 #define _CP4_OFF_5L 0xFF // Block 4 (010000-013FFFh) not code-protected.
14579 //----------------------------- CONFIG5H Options -------------------------------
14581 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
14582 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
14583 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
14584 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
14586 //----------------------------- CONFIG6L Options -------------------------------
14588 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
14589 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
14590 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
14591 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
14592 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
14593 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
14594 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
14595 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
14596 #define _WRT4_ON_6L 0xEF // Block 4 (010000-013FFFh) write-protected.
14597 #define _WRT4_OFF_6L 0xFF // Block 4 (010000-013FFFh) not write-protected.
14599 //----------------------------- CONFIG6H Options -------------------------------
14601 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
14602 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
14603 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) write-protected.
14604 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) not write-protected.
14605 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
14606 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
14608 //----------------------------- CONFIG7L Options -------------------------------
14610 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
14611 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
14612 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
14613 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
14614 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
14615 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
14616 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
14617 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
14618 #define _EBTR4_ON_7L 0xEF // Block 4 (010000-013FFFh) protected from table reads executed in other blocks.
14619 #define _EBTR4_OFF_7L 0xFF // Block 4 (010000-013FFFh) not protected from table reads executed in other blocks.
14621 //----------------------------- CONFIG7H Options -------------------------------
14623 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) protected from table reads executed in other blocks.
14624 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) not protected from table reads executed in other blocks.
14626 //==============================================================================
14628 #define __DEVID1 0x3FFFFE
14629 #define __DEVID2 0x3FFFFF
14631 #define __IDLOC0 0x200000
14632 #define __IDLOC1 0x200001
14633 #define __IDLOC2 0x200002
14634 #define __IDLOC3 0x200003
14635 #define __IDLOC4 0x200004
14636 #define __IDLOC5 0x200005
14637 #define __IDLOC6 0x200006
14638 #define __IDLOC7 0x200007
14640 #endif // #ifndef __PIC18F4682_H__