2 * This declarations of the PIC18F46K80 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:31 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F46K80_H__
26 #define __PIC18F46K80_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0E41) __sfr RXERRCNT
;
54 extern __at(0x0E41) volatile __RXERRCNTbits_t RXERRCNTbits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0E42) __sfr TXERRCNT
;
85 extern __at(0x0E42) volatile __TXERRCNTbits_t TXERRCNTbits
;
96 //==============================================================================
99 //==============================================================================
102 extern __at(0x0E43) __sfr BRGCON1
;
131 extern __at(0x0E43) volatile __BRGCON1bits_t BRGCON1bits
;
142 //==============================================================================
145 //==============================================================================
148 extern __at(0x0E44) __sfr BRGCON2
;
157 unsigned SEG1PH0
: 1;
158 unsigned SEG1PH1
: 1;
159 unsigned SEG1PH2
: 1;
161 unsigned SEG2PHTS
: 1;
178 extern __at(0x0E44) volatile __BRGCON2bits_t BRGCON2bits
;
183 #define _SEG1PH0 0x08
184 #define _SEG1PH1 0x10
185 #define _SEG1PH2 0x20
187 #define _SEG2PHTS 0x80
189 //==============================================================================
192 //==============================================================================
195 extern __at(0x0E45) __sfr BRGCON3
;
201 unsigned SEG2PH0
: 1;
202 unsigned SEG2PH1
: 1;
203 unsigned SEG2PH2
: 1;
218 extern __at(0x0E45) volatile __BRGCON3bits_t BRGCON3bits
;
220 #define _SEG2PH0 0x01
221 #define _SEG2PH1 0x02
222 #define _SEG2PH2 0x04
226 //==============================================================================
229 //==============================================================================
232 extern __at(0x0E46) __sfr RXFCON0
;
246 extern __at(0x0E46) volatile __RXFCON0bits_t RXFCON0bits
;
257 //==============================================================================
260 //==============================================================================
263 extern __at(0x0E47) __sfr RXFCON1
;
269 unsigned RXF10EN
: 1;
270 unsigned RXF11EN
: 1;
271 unsigned RXF12EN
: 1;
272 unsigned RXF13EN
: 1;
273 unsigned RXF14EN
: 1;
274 unsigned RXF15EN
: 1;
277 extern __at(0x0E47) volatile __RXFCON1bits_t RXFCON1bits
;
281 #define _RXF10EN 0x04
282 #define _RXF11EN 0x08
283 #define _RXF12EN 0x10
284 #define _RXF13EN 0x20
285 #define _RXF14EN 0x40
286 #define _RXF15EN 0x80
288 //==============================================================================
291 //==============================================================================
294 extern __at(0x0E48) __sfr RXF6SIDH
;
308 extern __at(0x0E48) volatile __RXF6SIDHbits_t RXF6SIDHbits
;
310 #define _RXF6SIDH_SID3 0x01
311 #define _RXF6SIDH_SID4 0x02
312 #define _RXF6SIDH_SID5 0x04
313 #define _RXF6SIDH_SID6 0x08
314 #define _RXF6SIDH_SID7 0x10
315 #define _RXF6SIDH_SID8 0x20
316 #define _RXF6SIDH_SID9 0x40
317 #define _RXF6SIDH_SID10 0x80
319 //==============================================================================
322 //==============================================================================
325 extern __at(0x0E49) __sfr RXF6SIDL
;
348 extern __at(0x0E49) volatile __RXF6SIDLbits_t RXF6SIDLbits
;
350 #define _RXF6SIDL_EID16 0x01
351 #define _RXF6SIDL_EID17 0x02
352 #define _RXF6SIDL_EXIDEN 0x08
353 #define _RXF6SIDL_SID0 0x20
354 #define _RXF6SIDL_SID1 0x40
355 #define _RXF6SIDL_SID2 0x80
357 //==============================================================================
360 //==============================================================================
363 extern __at(0x0E4A) __sfr RXF6EIDH
;
377 extern __at(0x0E4A) volatile __RXF6EIDHbits_t RXF6EIDHbits
;
379 #define _RXF6EIDH_EID8 0x01
380 #define _RXF6EIDH_EID9 0x02
381 #define _RXF6EIDH_EID10 0x04
382 #define _RXF6EIDH_EID11 0x08
383 #define _RXF6EIDH_EID12 0x10
384 #define _RXF6EIDH_EID13 0x20
385 #define _RXF6EIDH_EID14 0x40
386 #define _RXF6EIDH_EID15 0x80
388 //==============================================================================
391 //==============================================================================
394 extern __at(0x0E4B) __sfr RXF6EIDL
;
408 extern __at(0x0E4B) volatile __RXF6EIDLbits_t RXF6EIDLbits
;
410 #define _RXF6EIDL_EID0 0x01
411 #define _RXF6EIDL_EID1 0x02
412 #define _RXF6EIDL_EID2 0x04
413 #define _RXF6EIDL_EID3 0x08
414 #define _RXF6EIDL_EID4 0x10
415 #define _RXF6EIDL_EID5 0x20
416 #define _RXF6EIDL_EID6 0x40
417 #define _RXF6EIDL_EID7 0x80
419 //==============================================================================
422 //==============================================================================
425 extern __at(0x0E4C) __sfr RXF7SIDH
;
439 extern __at(0x0E4C) volatile __RXF7SIDHbits_t RXF7SIDHbits
;
441 #define _RXF7SIDH_SID3 0x01
442 #define _RXF7SIDH_SID4 0x02
443 #define _RXF7SIDH_SID5 0x04
444 #define _RXF7SIDH_SID6 0x08
445 #define _RXF7SIDH_SID7 0x10
446 #define _RXF7SIDH_SID8 0x20
447 #define _RXF7SIDH_SID9 0x40
448 #define _RXF7SIDH_SID10 0x80
450 //==============================================================================
453 //==============================================================================
456 extern __at(0x0E4D) __sfr RXF7SIDL
;
479 extern __at(0x0E4D) volatile __RXF7SIDLbits_t RXF7SIDLbits
;
481 #define _RXF7SIDL_EID16 0x01
482 #define _RXF7SIDL_EID17 0x02
483 #define _RXF7SIDL_EXIDEN 0x08
484 #define _RXF7SIDL_SID0 0x20
485 #define _RXF7SIDL_SID1 0x40
486 #define _RXF7SIDL_SID2 0x80
488 //==============================================================================
491 //==============================================================================
494 extern __at(0x0E4E) __sfr RXF7EIDH
;
508 extern __at(0x0E4E) volatile __RXF7EIDHbits_t RXF7EIDHbits
;
510 #define _RXF7EIDH_EID8 0x01
511 #define _RXF7EIDH_EID9 0x02
512 #define _RXF7EIDH_EID10 0x04
513 #define _RXF7EIDH_EID11 0x08
514 #define _RXF7EIDH_EID12 0x10
515 #define _RXF7EIDH_EID13 0x20
516 #define _RXF7EIDH_EID14 0x40
517 #define _RXF7EIDH_EID15 0x80
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0E4F) __sfr RXF7EIDL
;
539 extern __at(0x0E4F) volatile __RXF7EIDLbits_t RXF7EIDLbits
;
541 #define _RXF7EIDL_EID0 0x01
542 #define _RXF7EIDL_EID1 0x02
543 #define _RXF7EIDL_EID2 0x04
544 #define _RXF7EIDL_EID3 0x08
545 #define _RXF7EIDL_EID4 0x10
546 #define _RXF7EIDL_EID5 0x20
547 #define _RXF7EIDL_EID6 0x40
548 #define _RXF7EIDL_EID7 0x80
550 //==============================================================================
553 //==============================================================================
556 extern __at(0x0E50) __sfr RXF8SIDH
;
570 extern __at(0x0E50) volatile __RXF8SIDHbits_t RXF8SIDHbits
;
572 #define _RXF8SIDH_SID3 0x01
573 #define _RXF8SIDH_SID4 0x02
574 #define _RXF8SIDH_SID5 0x04
575 #define _RXF8SIDH_SID6 0x08
576 #define _RXF8SIDH_SID7 0x10
577 #define _RXF8SIDH_SID8 0x20
578 #define _RXF8SIDH_SID9 0x40
579 #define _RXF8SIDH_SID10 0x80
581 //==============================================================================
584 //==============================================================================
587 extern __at(0x0E51) __sfr RXF8SIDL
;
610 extern __at(0x0E51) volatile __RXF8SIDLbits_t RXF8SIDLbits
;
612 #define _RXF8SIDL_EID16 0x01
613 #define _RXF8SIDL_EID17 0x02
614 #define _RXF8SIDL_EXIDEN 0x08
615 #define _RXF8SIDL_SID0 0x20
616 #define _RXF8SIDL_SID1 0x40
617 #define _RXF8SIDL_SID2 0x80
619 //==============================================================================
622 //==============================================================================
625 extern __at(0x0E52) __sfr RXF8EIDH
;
639 extern __at(0x0E52) volatile __RXF8EIDHbits_t RXF8EIDHbits
;
641 #define _RXF8EIDH_EID8 0x01
642 #define _RXF8EIDH_EID9 0x02
643 #define _RXF8EIDH_EID10 0x04
644 #define _RXF8EIDH_EID11 0x08
645 #define _RXF8EIDH_EID12 0x10
646 #define _RXF8EIDH_EID13 0x20
647 #define _RXF8EIDH_EID14 0x40
648 #define _RXF8EIDH_EID15 0x80
650 //==============================================================================
653 //==============================================================================
656 extern __at(0x0E53) __sfr RXF8EIDL
;
670 extern __at(0x0E53) volatile __RXF8EIDLbits_t RXF8EIDLbits
;
672 #define _RXF8EIDL_EID0 0x01
673 #define _RXF8EIDL_EID1 0x02
674 #define _RXF8EIDL_EID2 0x04
675 #define _RXF8EIDL_EID3 0x08
676 #define _RXF8EIDL_EID4 0x10
677 #define _RXF8EIDL_EID5 0x20
678 #define _RXF8EIDL_EID6 0x40
679 #define _RXF8EIDL_EID7 0x80
681 //==============================================================================
684 //==============================================================================
687 extern __at(0x0E54) __sfr RXF9SIDH
;
701 extern __at(0x0E54) volatile __RXF9SIDHbits_t RXF9SIDHbits
;
703 #define _RXF9SIDH_SID3 0x01
704 #define _RXF9SIDH_SID4 0x02
705 #define _RXF9SIDH_SID5 0x04
706 #define _RXF9SIDH_SID6 0x08
707 #define _RXF9SIDH_SID7 0x10
708 #define _RXF9SIDH_SID8 0x20
709 #define _RXF9SIDH_SID9 0x40
710 #define _RXF9SIDH_SID10 0x80
712 //==============================================================================
715 //==============================================================================
718 extern __at(0x0E55) __sfr RXF9SIDL
;
741 extern __at(0x0E55) volatile __RXF9SIDLbits_t RXF9SIDLbits
;
743 #define _RXF9SIDL_EID16 0x01
744 #define _RXF9SIDL_EID17 0x02
745 #define _RXF9SIDL_EXIDEN 0x08
746 #define _RXF9SIDL_SID0 0x20
747 #define _RXF9SIDL_SID1 0x40
748 #define _RXF9SIDL_SID2 0x80
750 //==============================================================================
753 //==============================================================================
756 extern __at(0x0E56) __sfr RXF9EIDH
;
770 extern __at(0x0E56) volatile __RXF9EIDHbits_t RXF9EIDHbits
;
772 #define _RXF9EIDH_EID8 0x01
773 #define _RXF9EIDH_EID9 0x02
774 #define _RXF9EIDH_EID10 0x04
775 #define _RXF9EIDH_EID11 0x08
776 #define _RXF9EIDH_EID12 0x10
777 #define _RXF9EIDH_EID13 0x20
778 #define _RXF9EIDH_EID14 0x40
779 #define _RXF9EIDH_EID15 0x80
781 //==============================================================================
784 //==============================================================================
787 extern __at(0x0E57) __sfr RXF9EIDL
;
801 extern __at(0x0E57) volatile __RXF9EIDLbits_t RXF9EIDLbits
;
803 #define _RXF9EIDL_EID0 0x01
804 #define _RXF9EIDL_EID1 0x02
805 #define _RXF9EIDL_EID2 0x04
806 #define _RXF9EIDL_EID3 0x08
807 #define _RXF9EIDL_EID4 0x10
808 #define _RXF9EIDL_EID5 0x20
809 #define _RXF9EIDL_EID6 0x40
810 #define _RXF9EIDL_EID7 0x80
812 //==============================================================================
815 //==============================================================================
818 extern __at(0x0E58) __sfr RXF10SIDH
;
832 extern __at(0x0E58) volatile __RXF10SIDHbits_t RXF10SIDHbits
;
834 #define _RXF10SIDH_SID3 0x01
835 #define _RXF10SIDH_SID4 0x02
836 #define _RXF10SIDH_SID5 0x04
837 #define _RXF10SIDH_SID6 0x08
838 #define _RXF10SIDH_SID7 0x10
839 #define _RXF10SIDH_SID8 0x20
840 #define _RXF10SIDH_SID9 0x40
841 #define _RXF10SIDH_SID10 0x80
843 //==============================================================================
846 //==============================================================================
849 extern __at(0x0E59) __sfr RXF10SIDL
;
872 extern __at(0x0E59) volatile __RXF10SIDLbits_t RXF10SIDLbits
;
874 #define _RXF10SIDL_EID16 0x01
875 #define _RXF10SIDL_EID17 0x02
876 #define _RXF10SIDL_EXIDEN 0x08
877 #define _RXF10SIDL_SID0 0x20
878 #define _RXF10SIDL_SID1 0x40
879 #define _RXF10SIDL_SID2 0x80
881 //==============================================================================
884 //==============================================================================
887 extern __at(0x0E5A) __sfr RXF10EIDH
;
901 extern __at(0x0E5A) volatile __RXF10EIDHbits_t RXF10EIDHbits
;
903 #define _RXF10EIDH_EID8 0x01
904 #define _RXF10EIDH_EID9 0x02
905 #define _RXF10EIDH_EID10 0x04
906 #define _RXF10EIDH_EID11 0x08
907 #define _RXF10EIDH_EID12 0x10
908 #define _RXF10EIDH_EID13 0x20
909 #define _RXF10EIDH_EID14 0x40
910 #define _RXF10EIDH_EID15 0x80
912 //==============================================================================
915 //==============================================================================
918 extern __at(0x0E5B) __sfr RXF10EIDL
;
932 extern __at(0x0E5B) volatile __RXF10EIDLbits_t RXF10EIDLbits
;
934 #define _RXF10EIDL_EID0 0x01
935 #define _RXF10EIDL_EID1 0x02
936 #define _RXF10EIDL_EID2 0x04
937 #define _RXF10EIDL_EID3 0x08
938 #define _RXF10EIDL_EID4 0x10
939 #define _RXF10EIDL_EID5 0x20
940 #define _RXF10EIDL_EID6 0x40
941 #define _RXF10EIDL_EID7 0x80
943 //==============================================================================
946 //==============================================================================
949 extern __at(0x0E5C) __sfr RXF11SIDH
;
963 extern __at(0x0E5C) volatile __RXF11SIDHbits_t RXF11SIDHbits
;
965 #define _RXF11SIDH_SID3 0x01
966 #define _RXF11SIDH_SID4 0x02
967 #define _RXF11SIDH_SID5 0x04
968 #define _RXF11SIDH_SID6 0x08
969 #define _RXF11SIDH_SID7 0x10
970 #define _RXF11SIDH_SID8 0x20
971 #define _RXF11SIDH_SID9 0x40
972 #define _RXF11SIDH_SID10 0x80
974 //==============================================================================
977 //==============================================================================
980 extern __at(0x0E5D) __sfr RXF11SIDL
;
1001 } __RXF11SIDLbits_t
;
1003 extern __at(0x0E5D) volatile __RXF11SIDLbits_t RXF11SIDLbits
;
1005 #define _RXF11SIDL_EID16 0x01
1006 #define _RXF11SIDL_EID17 0x02
1007 #define _RXF11SIDL_EXIDEN 0x08
1008 #define _RXF11SIDL_SID0 0x20
1009 #define _RXF11SIDL_SID1 0x40
1010 #define _RXF11SIDL_SID2 0x80
1012 //==============================================================================
1015 //==============================================================================
1018 extern __at(0x0E5E) __sfr RXF11EIDH
;
1030 } __RXF11EIDHbits_t
;
1032 extern __at(0x0E5E) volatile __RXF11EIDHbits_t RXF11EIDHbits
;
1034 #define _RXF11EIDH_EID8 0x01
1035 #define _RXF11EIDH_EID9 0x02
1036 #define _RXF11EIDH_EID10 0x04
1037 #define _RXF11EIDH_EID11 0x08
1038 #define _RXF11EIDH_EID12 0x10
1039 #define _RXF11EIDH_EID13 0x20
1040 #define _RXF11EIDH_EID14 0x40
1041 #define _RXF11EIDH_EID15 0x80
1043 //==============================================================================
1046 //==============================================================================
1049 extern __at(0x0E5F) __sfr RXF11EIDL
;
1061 } __RXF11EIDLbits_t
;
1063 extern __at(0x0E5F) volatile __RXF11EIDLbits_t RXF11EIDLbits
;
1065 #define _RXF11EIDL_EID0 0x01
1066 #define _RXF11EIDL_EID1 0x02
1067 #define _RXF11EIDL_EID2 0x04
1068 #define _RXF11EIDL_EID3 0x08
1069 #define _RXF11EIDL_EID4 0x10
1070 #define _RXF11EIDL_EID5 0x20
1071 #define _RXF11EIDL_EID6 0x40
1072 #define _RXF11EIDL_EID7 0x80
1074 //==============================================================================
1077 //==============================================================================
1080 extern __at(0x0E60) __sfr RXF12SIDH
;
1092 } __RXF12SIDHbits_t
;
1094 extern __at(0x0E60) volatile __RXF12SIDHbits_t RXF12SIDHbits
;
1096 #define _RXF12SIDH_SID3 0x01
1097 #define _RXF12SIDH_SID4 0x02
1098 #define _RXF12SIDH_SID5 0x04
1099 #define _RXF12SIDH_SID6 0x08
1100 #define _RXF12SIDH_SID7 0x10
1101 #define _RXF12SIDH_SID8 0x20
1102 #define _RXF12SIDH_SID9 0x40
1103 #define _RXF12SIDH_SID10 0x80
1105 //==============================================================================
1108 //==============================================================================
1111 extern __at(0x0E61) __sfr RXF12SIDL
;
1120 unsigned EXIDEN
: 1;
1132 } __RXF12SIDLbits_t
;
1134 extern __at(0x0E61) volatile __RXF12SIDLbits_t RXF12SIDLbits
;
1136 #define _RXF12SIDL_EID16 0x01
1137 #define _RXF12SIDL_EID17 0x02
1138 #define _RXF12SIDL_EXIDEN 0x08
1139 #define _RXF12SIDL_SID0 0x20
1140 #define _RXF12SIDL_SID1 0x40
1141 #define _RXF12SIDL_SID2 0x80
1143 //==============================================================================
1146 //==============================================================================
1149 extern __at(0x0E62) __sfr RXF12EIDH
;
1161 } __RXF12EIDHbits_t
;
1163 extern __at(0x0E62) volatile __RXF12EIDHbits_t RXF12EIDHbits
;
1165 #define _RXF12EIDH_EID8 0x01
1166 #define _RXF12EIDH_EID9 0x02
1167 #define _RXF12EIDH_EID10 0x04
1168 #define _RXF12EIDH_EID11 0x08
1169 #define _RXF12EIDH_EID12 0x10
1170 #define _RXF12EIDH_EID13 0x20
1171 #define _RXF12EIDH_EID14 0x40
1172 #define _RXF12EIDH_EID15 0x80
1174 //==============================================================================
1177 //==============================================================================
1180 extern __at(0x0E63) __sfr RXF12EIDL
;
1192 } __RXF12EIDLbits_t
;
1194 extern __at(0x0E63) volatile __RXF12EIDLbits_t RXF12EIDLbits
;
1196 #define _RXF12EIDL_EID0 0x01
1197 #define _RXF12EIDL_EID1 0x02
1198 #define _RXF12EIDL_EID2 0x04
1199 #define _RXF12EIDL_EID3 0x08
1200 #define _RXF12EIDL_EID4 0x10
1201 #define _RXF12EIDL_EID5 0x20
1202 #define _RXF12EIDL_EID6 0x40
1203 #define _RXF12EIDL_EID7 0x80
1205 //==============================================================================
1208 //==============================================================================
1211 extern __at(0x0E64) __sfr RXF13SIDH
;
1223 } __RXF13SIDHbits_t
;
1225 extern __at(0x0E64) volatile __RXF13SIDHbits_t RXF13SIDHbits
;
1227 #define _RXF13SIDH_SID3 0x01
1228 #define _RXF13SIDH_SID4 0x02
1229 #define _RXF13SIDH_SID5 0x04
1230 #define _RXF13SIDH_SID6 0x08
1231 #define _RXF13SIDH_SID7 0x10
1232 #define _RXF13SIDH_SID8 0x20
1233 #define _RXF13SIDH_SID9 0x40
1234 #define _RXF13SIDH_SID10 0x80
1236 //==============================================================================
1239 //==============================================================================
1242 extern __at(0x0E65) __sfr RXF13SIDL
;
1251 unsigned EXIDEN
: 1;
1263 } __RXF13SIDLbits_t
;
1265 extern __at(0x0E65) volatile __RXF13SIDLbits_t RXF13SIDLbits
;
1267 #define _RXF13SIDL_EID16 0x01
1268 #define _RXF13SIDL_EID17 0x02
1269 #define _RXF13SIDL_EXIDEN 0x08
1270 #define _RXF13SIDL_SID0 0x20
1271 #define _RXF13SIDL_SID1 0x40
1272 #define _RXF13SIDL_SID2 0x80
1274 //==============================================================================
1277 //==============================================================================
1280 extern __at(0x0E66) __sfr RXF13EIDH
;
1292 } __RXF13EIDHbits_t
;
1294 extern __at(0x0E66) volatile __RXF13EIDHbits_t RXF13EIDHbits
;
1296 #define _RXF13EIDH_EID8 0x01
1297 #define _RXF13EIDH_EID9 0x02
1298 #define _RXF13EIDH_EID10 0x04
1299 #define _RXF13EIDH_EID11 0x08
1300 #define _RXF13EIDH_EID12 0x10
1301 #define _RXF13EIDH_EID13 0x20
1302 #define _RXF13EIDH_EID14 0x40
1303 #define _RXF13EIDH_EID15 0x80
1305 //==============================================================================
1308 //==============================================================================
1311 extern __at(0x0E67) __sfr RXF13EIDL
;
1323 } __RXF13EIDLbits_t
;
1325 extern __at(0x0E67) volatile __RXF13EIDLbits_t RXF13EIDLbits
;
1327 #define _RXF13EIDL_EID0 0x01
1328 #define _RXF13EIDL_EID1 0x02
1329 #define _RXF13EIDL_EID2 0x04
1330 #define _RXF13EIDL_EID3 0x08
1331 #define _RXF13EIDL_EID4 0x10
1332 #define _RXF13EIDL_EID5 0x20
1333 #define _RXF13EIDL_EID6 0x40
1334 #define _RXF13EIDL_EID7 0x80
1336 //==============================================================================
1339 //==============================================================================
1342 extern __at(0x0E68) __sfr RXF14SIDH
;
1354 } __RXF14SIDHbits_t
;
1356 extern __at(0x0E68) volatile __RXF14SIDHbits_t RXF14SIDHbits
;
1358 #define _RXF14SIDH_SID3 0x01
1359 #define _RXF14SIDH_SID4 0x02
1360 #define _RXF14SIDH_SID5 0x04
1361 #define _RXF14SIDH_SID6 0x08
1362 #define _RXF14SIDH_SID7 0x10
1363 #define _RXF14SIDH_SID8 0x20
1364 #define _RXF14SIDH_SID9 0x40
1365 #define _RXF14SIDH_SID10 0x80
1367 //==============================================================================
1370 //==============================================================================
1373 extern __at(0x0E69) __sfr RXF14SIDL
;
1382 unsigned EXIDEN
: 1;
1394 } __RXF14SIDLbits_t
;
1396 extern __at(0x0E69) volatile __RXF14SIDLbits_t RXF14SIDLbits
;
1398 #define _RXF14SIDL_EID16 0x01
1399 #define _RXF14SIDL_EID17 0x02
1400 #define _RXF14SIDL_EXIDEN 0x08
1401 #define _RXF14SIDL_SID0 0x20
1402 #define _RXF14SIDL_SID1 0x40
1403 #define _RXF14SIDL_SID2 0x80
1405 //==============================================================================
1408 //==============================================================================
1411 extern __at(0x0E6A) __sfr RXF14EIDH
;
1423 } __RXF14EIDHbits_t
;
1425 extern __at(0x0E6A) volatile __RXF14EIDHbits_t RXF14EIDHbits
;
1427 #define _RXF14EIDH_EID8 0x01
1428 #define _RXF14EIDH_EID9 0x02
1429 #define _RXF14EIDH_EID10 0x04
1430 #define _RXF14EIDH_EID11 0x08
1431 #define _RXF14EIDH_EID12 0x10
1432 #define _RXF14EIDH_EID13 0x20
1433 #define _RXF14EIDH_EID14 0x40
1434 #define _RXF14EIDH_EID15 0x80
1436 //==============================================================================
1439 //==============================================================================
1442 extern __at(0x0E6B) __sfr RXF14EIDL
;
1454 } __RXF14EIDLbits_t
;
1456 extern __at(0x0E6B) volatile __RXF14EIDLbits_t RXF14EIDLbits
;
1458 #define _RXF14EIDL_EID0 0x01
1459 #define _RXF14EIDL_EID1 0x02
1460 #define _RXF14EIDL_EID2 0x04
1461 #define _RXF14EIDL_EID3 0x08
1462 #define _RXF14EIDL_EID4 0x10
1463 #define _RXF14EIDL_EID5 0x20
1464 #define _RXF14EIDL_EID6 0x40
1465 #define _RXF14EIDL_EID7 0x80
1467 //==============================================================================
1470 //==============================================================================
1473 extern __at(0x0E6C) __sfr RXF15SIDH
;
1485 } __RXF15SIDHbits_t
;
1487 extern __at(0x0E6C) volatile __RXF15SIDHbits_t RXF15SIDHbits
;
1489 #define _RXF15SIDH_SID3 0x01
1490 #define _RXF15SIDH_SID4 0x02
1491 #define _RXF15SIDH_SID5 0x04
1492 #define _RXF15SIDH_SID6 0x08
1493 #define _RXF15SIDH_SID7 0x10
1494 #define _RXF15SIDH_SID8 0x20
1495 #define _RXF15SIDH_SID9 0x40
1496 #define _RXF15SIDH_SID10 0x80
1498 //==============================================================================
1501 //==============================================================================
1504 extern __at(0x0E6D) __sfr RXF15SIDL
;
1513 unsigned EXIDEN
: 1;
1525 } __RXF15SIDLbits_t
;
1527 extern __at(0x0E6D) volatile __RXF15SIDLbits_t RXF15SIDLbits
;
1529 #define _RXF15SIDL_EID16 0x01
1530 #define _RXF15SIDL_EID17 0x02
1531 #define _RXF15SIDL_EXIDEN 0x08
1532 #define _RXF15SIDL_SID0 0x20
1533 #define _RXF15SIDL_SID1 0x40
1534 #define _RXF15SIDL_SID2 0x80
1536 //==============================================================================
1539 //==============================================================================
1542 extern __at(0x0E6E) __sfr RXF15EIDH
;
1554 } __RXF15EIDHbits_t
;
1556 extern __at(0x0E6E) volatile __RXF15EIDHbits_t RXF15EIDHbits
;
1558 #define _RXF15EIDH_EID8 0x01
1559 #define _RXF15EIDH_EID9 0x02
1560 #define _RXF15EIDH_EID10 0x04
1561 #define _RXF15EIDH_EID11 0x08
1562 #define _RXF15EIDH_EID12 0x10
1563 #define _RXF15EIDH_EID13 0x20
1564 #define _RXF15EIDH_EID14 0x40
1565 #define _RXF15EIDH_EID15 0x80
1567 //==============================================================================
1570 //==============================================================================
1573 extern __at(0x0E6F) __sfr RXF15EIDL
;
1585 } __RXF15EIDLbits_t
;
1587 extern __at(0x0E6F) volatile __RXF15EIDLbits_t RXF15EIDLbits
;
1589 #define _RXF15EIDL_EID0 0x01
1590 #define _RXF15EIDL_EID1 0x02
1591 #define _RXF15EIDL_EID2 0x04
1592 #define _RXF15EIDL_EID3 0x08
1593 #define _RXF15EIDL_EID4 0x10
1594 #define _RXF15EIDL_EID5 0x20
1595 #define _RXF15EIDL_EID6 0x40
1596 #define _RXF15EIDL_EID7 0x80
1598 //==============================================================================
1601 //==============================================================================
1604 extern __at(0x0E70) __sfr SDFLC
;
1627 extern __at(0x0E70) volatile __SDFLCbits_t SDFLCbits
;
1635 //==============================================================================
1638 //==============================================================================
1641 extern __at(0x0E71) __sfr RXFBCON0
;
1647 unsigned F0BP_0
: 1;
1648 unsigned F0BP_1
: 1;
1649 unsigned F0BP_2
: 1;
1650 unsigned F0BP_3
: 1;
1651 unsigned F1BP_0
: 1;
1652 unsigned F1BP_1
: 1;
1653 unsigned F1BP_2
: 1;
1654 unsigned F1BP_3
: 1;
1670 extern __at(0x0E71) volatile __RXFBCON0bits_t RXFBCON0bits
;
1672 #define _F0BP_0 0x01
1673 #define _F0BP_1 0x02
1674 #define _F0BP_2 0x04
1675 #define _F0BP_3 0x08
1676 #define _F1BP_0 0x10
1677 #define _F1BP_1 0x20
1678 #define _F1BP_2 0x40
1679 #define _F1BP_3 0x80
1681 //==============================================================================
1684 //==============================================================================
1687 extern __at(0x0E72) __sfr RXFBCON1
;
1693 unsigned F2BP_0
: 1;
1694 unsigned F2BP_1
: 1;
1695 unsigned F2BP_2
: 1;
1696 unsigned F2BP_3
: 1;
1697 unsigned F3BP_0
: 1;
1698 unsigned F3BP_1
: 1;
1699 unsigned F3BP_2
: 1;
1700 unsigned F3BP_3
: 1;
1716 extern __at(0x0E72) volatile __RXFBCON1bits_t RXFBCON1bits
;
1718 #define _F2BP_0 0x01
1719 #define _F2BP_1 0x02
1720 #define _F2BP_2 0x04
1721 #define _F2BP_3 0x08
1722 #define _F3BP_0 0x10
1723 #define _F3BP_1 0x20
1724 #define _F3BP_2 0x40
1725 #define _F3BP_3 0x80
1727 //==============================================================================
1730 //==============================================================================
1733 extern __at(0x0E73) __sfr RXFBCON2
;
1739 unsigned F4BP_0
: 1;
1740 unsigned F4BP_1
: 1;
1741 unsigned F4BP_2
: 1;
1742 unsigned F4BP_3
: 1;
1743 unsigned F5BP_0
: 1;
1744 unsigned F5BP_1
: 1;
1745 unsigned F5BP_2
: 1;
1746 unsigned F5BP_3
: 1;
1762 extern __at(0x0E73) volatile __RXFBCON2bits_t RXFBCON2bits
;
1764 #define _F4BP_0 0x01
1765 #define _F4BP_1 0x02
1766 #define _F4BP_2 0x04
1767 #define _F4BP_3 0x08
1768 #define _F5BP_0 0x10
1769 #define _F5BP_1 0x20
1770 #define _F5BP_2 0x40
1771 #define _F5BP_3 0x80
1773 //==============================================================================
1776 //==============================================================================
1779 extern __at(0x0E74) __sfr RXFBCON3
;
1785 unsigned F6BP_0
: 1;
1786 unsigned F6BP_1
: 1;
1787 unsigned F6BP_2
: 1;
1788 unsigned F6BP_3
: 1;
1789 unsigned F7BP_0
: 1;
1790 unsigned F7BP_1
: 1;
1791 unsigned F7BP_2
: 1;
1792 unsigned F7BP_3
: 1;
1808 extern __at(0x0E74) volatile __RXFBCON3bits_t RXFBCON3bits
;
1810 #define _F6BP_0 0x01
1811 #define _F6BP_1 0x02
1812 #define _F6BP_2 0x04
1813 #define _F6BP_3 0x08
1814 #define _F7BP_0 0x10
1815 #define _F7BP_1 0x20
1816 #define _F7BP_2 0x40
1817 #define _F7BP_3 0x80
1819 //==============================================================================
1822 //==============================================================================
1825 extern __at(0x0E75) __sfr RXFBCON4
;
1831 unsigned F8BP_0
: 1;
1832 unsigned F8BP_1
: 1;
1833 unsigned F8BP_2
: 1;
1834 unsigned F8BP_3
: 1;
1835 unsigned F9BP_0
: 1;
1836 unsigned F9BP_1
: 1;
1837 unsigned F9BP_2
: 1;
1838 unsigned F9BP_3
: 1;
1854 extern __at(0x0E75) volatile __RXFBCON4bits_t RXFBCON4bits
;
1856 #define _F8BP_0 0x01
1857 #define _F8BP_1 0x02
1858 #define _F8BP_2 0x04
1859 #define _F8BP_3 0x08
1860 #define _F9BP_0 0x10
1861 #define _F9BP_1 0x20
1862 #define _F9BP_2 0x40
1863 #define _F9BP_3 0x80
1865 //==============================================================================
1868 //==============================================================================
1871 extern __at(0x0E76) __sfr RXFBCON5
;
1877 unsigned F10BP_0
: 1;
1878 unsigned F10BP_1
: 1;
1879 unsigned F10BP_2
: 1;
1880 unsigned F10BP_3
: 1;
1881 unsigned F11BP_0
: 1;
1882 unsigned F11BP_1
: 1;
1883 unsigned F11BP_2
: 1;
1884 unsigned F11BP_3
: 1;
1889 unsigned F10BP_
: 4;
1896 unsigned F11BP_
: 4;
1900 extern __at(0x0E76) volatile __RXFBCON5bits_t RXFBCON5bits
;
1902 #define _F10BP_0 0x01
1903 #define _F10BP_1 0x02
1904 #define _F10BP_2 0x04
1905 #define _F10BP_3 0x08
1906 #define _F11BP_0 0x10
1907 #define _F11BP_1 0x20
1908 #define _F11BP_2 0x40
1909 #define _F11BP_3 0x80
1911 //==============================================================================
1914 //==============================================================================
1917 extern __at(0x0E77) __sfr RXFBCON6
;
1923 unsigned F12BP_0
: 1;
1924 unsigned F12BP_1
: 1;
1925 unsigned F12BP_2
: 1;
1926 unsigned F12BP_3
: 1;
1927 unsigned F13BP_0
: 1;
1928 unsigned F13BP_1
: 1;
1929 unsigned F13BP_2
: 1;
1930 unsigned F13BP_3
: 1;
1935 unsigned F12BP_
: 4;
1942 unsigned F13BP_
: 4;
1946 extern __at(0x0E77) volatile __RXFBCON6bits_t RXFBCON6bits
;
1948 #define _F12BP_0 0x01
1949 #define _F12BP_1 0x02
1950 #define _F12BP_2 0x04
1951 #define _F12BP_3 0x08
1952 #define _F13BP_0 0x10
1953 #define _F13BP_1 0x20
1954 #define _F13BP_2 0x40
1955 #define _F13BP_3 0x80
1957 //==============================================================================
1960 //==============================================================================
1963 extern __at(0x0E78) __sfr RXFBCON7
;
1969 unsigned F14BP_0
: 1;
1970 unsigned F14BP_1
: 1;
1971 unsigned F14BP_2
: 1;
1972 unsigned F14BP_3
: 1;
1973 unsigned F15BP_0
: 1;
1974 unsigned F15BP_1
: 1;
1975 unsigned F15BP_2
: 1;
1976 unsigned F15BP_3
: 1;
1981 unsigned F14BP_
: 4;
1988 unsigned F15BP_
: 4;
1992 extern __at(0x0E78) volatile __RXFBCON7bits_t RXFBCON7bits
;
1994 #define _F14BP_0 0x01
1995 #define _F14BP_1 0x02
1996 #define _F14BP_2 0x04
1997 #define _F14BP_3 0x08
1998 #define _F15BP_0 0x10
1999 #define _F15BP_1 0x20
2000 #define _F15BP_2 0x40
2001 #define _F15BP_3 0x80
2003 //==============================================================================
2006 //==============================================================================
2009 extern __at(0x0E79) __sfr MSEL0
;
2015 unsigned FIL0_0
: 1;
2016 unsigned FIL0_1
: 1;
2017 unsigned FIL1_0
: 1;
2018 unsigned FIL1_1
: 1;
2019 unsigned FIL2_0
: 1;
2020 unsigned FIL2_1
: 1;
2021 unsigned FIL3_0
: 1;
2022 unsigned FIL3_1
: 1;
2052 extern __at(0x0E79) volatile __MSEL0bits_t MSEL0bits
;
2054 #define _FIL0_0 0x01
2055 #define _FIL0_1 0x02
2056 #define _FIL1_0 0x04
2057 #define _FIL1_1 0x08
2058 #define _FIL2_0 0x10
2059 #define _FIL2_1 0x20
2060 #define _FIL3_0 0x40
2061 #define _FIL3_1 0x80
2063 //==============================================================================
2066 //==============================================================================
2069 extern __at(0x0E7A) __sfr MSEL1
;
2075 unsigned FIL4_0
: 1;
2076 unsigned FIL4_1
: 1;
2077 unsigned FIL5_0
: 1;
2078 unsigned FIL5_1
: 1;
2079 unsigned FIL6_0
: 1;
2080 unsigned FIL6_1
: 1;
2081 unsigned FIL7_0
: 1;
2082 unsigned FIL7_1
: 1;
2112 extern __at(0x0E7A) volatile __MSEL1bits_t MSEL1bits
;
2114 #define _FIL4_0 0x01
2115 #define _FIL4_1 0x02
2116 #define _FIL5_0 0x04
2117 #define _FIL5_1 0x08
2118 #define _FIL6_0 0x10
2119 #define _FIL6_1 0x20
2120 #define _FIL7_0 0x40
2121 #define _FIL7_1 0x80
2123 //==============================================================================
2126 //==============================================================================
2129 extern __at(0x0E7B) __sfr MSEL2
;
2135 unsigned FIL8_0
: 1;
2136 unsigned FIL8_1
: 1;
2137 unsigned FIL9_0
: 1;
2138 unsigned FIL9_1
: 1;
2139 unsigned FIL10_0
: 1;
2140 unsigned FIL10_1
: 1;
2141 unsigned FIL11_0
: 1;
2142 unsigned FIL11_1
: 1;
2161 unsigned FIL10_
: 2;
2168 unsigned FIL11_
: 2;
2172 extern __at(0x0E7B) volatile __MSEL2bits_t MSEL2bits
;
2174 #define _FIL8_0 0x01
2175 #define _FIL8_1 0x02
2176 #define _FIL9_0 0x04
2177 #define _FIL9_1 0x08
2178 #define _FIL10_0 0x10
2179 #define _FIL10_1 0x20
2180 #define _FIL11_0 0x40
2181 #define _FIL11_1 0x80
2183 //==============================================================================
2186 //==============================================================================
2189 extern __at(0x0E7C) __sfr MSEL3
;
2195 unsigned FIL12_0
: 1;
2196 unsigned FIL12_1
: 1;
2197 unsigned FIL13_0
: 1;
2198 unsigned FIL13_1
: 1;
2199 unsigned FIL14_0
: 1;
2200 unsigned FIL14_1
: 1;
2201 unsigned FIL15_0
: 1;
2202 unsigned FIL15_1
: 1;
2207 unsigned FIL12_
: 2;
2214 unsigned FIL13_
: 2;
2221 unsigned FIL14_
: 2;
2228 unsigned FIL15_
: 2;
2232 extern __at(0x0E7C) volatile __MSEL3bits_t MSEL3bits
;
2234 #define _FIL12_0 0x01
2235 #define _FIL12_1 0x02
2236 #define _FIL13_0 0x04
2237 #define _FIL13_1 0x08
2238 #define _FIL14_0 0x10
2239 #define _FIL14_1 0x20
2240 #define _FIL15_0 0x40
2241 #define _FIL15_1 0x80
2243 //==============================================================================
2246 //==============================================================================
2249 extern __at(0x0E7D) __sfr BSEL0
;
2255 unsigned B0TXEN
: 1;
2256 unsigned B1TXEN
: 1;
2257 unsigned B2TXEN
: 1;
2258 unsigned B3TXEN
: 1;
2259 unsigned B4TXEN
: 1;
2260 unsigned B5TXEN
: 1;
2263 extern __at(0x0E7D) volatile __BSEL0bits_t BSEL0bits
;
2265 #define _B0TXEN 0x04
2266 #define _B1TXEN 0x08
2267 #define _B2TXEN 0x10
2268 #define _B3TXEN 0x20
2269 #define _B4TXEN 0x40
2270 #define _B5TXEN 0x80
2272 //==============================================================================
2275 //==============================================================================
2278 extern __at(0x0E7E) __sfr BIE0
;
2282 unsigned RXB0IE
: 1;
2283 unsigned RXB1IE
: 1;
2292 extern __at(0x0E7E) volatile __BIE0bits_t BIE0bits
;
2294 #define _RXB0IE 0x01
2295 #define _RXB1IE 0x02
2303 //==============================================================================
2306 //==============================================================================
2309 extern __at(0x0E7F) __sfr TXBIE
;
2315 unsigned TXB0IE
: 1;
2316 unsigned TXB1IE
: 1;
2317 unsigned TXB2IE
: 1;
2323 extern __at(0x0E7F) volatile __TXBIEbits_t TXBIEbits
;
2325 #define _TXBIE_TXB0IE 0x04
2326 #define _TXBIE_TXB1IE 0x08
2327 #define _TXBIE_TXB2IE 0x10
2329 //==============================================================================
2332 //==============================================================================
2335 extern __at(0x0E80) __sfr B0CON
;
2341 unsigned FILHIT0_TXPRI0
: 1;
2342 unsigned FILHIT1_TXPRI1
: 1;
2343 unsigned FILHIT2_RTREN
: 1;
2344 unsigned FILHIT3_TXREQ
: 1;
2345 unsigned FILHIT4_TXERR
: 1;
2346 unsigned RXRTRRO_TXLARB
: 1;
2347 unsigned RXM1_TXABT
: 1;
2348 unsigned RXFUL_TXBIF
: 1;
2353 unsigned FILHIT0
: 1;
2354 unsigned FILHIT1
: 1;
2355 unsigned FILHIT2
: 1;
2356 unsigned FILHIT3
: 1;
2357 unsigned FILHIT4
: 1;
2358 unsigned RXRTRRO
: 1;
2365 unsigned TXPRI0
: 1;
2366 unsigned TXPRI1
: 1;
2370 unsigned TXLARB
: 1;
2377 unsigned FILHIT
: 5;
2388 extern __at(0x0E80) volatile __B0CONbits_t B0CONbits
;
2390 #define _FILHIT0_TXPRI0 0x01
2391 #define _FILHIT0 0x01
2392 #define _TXPRI0 0x01
2393 #define _FILHIT1_TXPRI1 0x02
2394 #define _FILHIT1 0x02
2395 #define _TXPRI1 0x02
2396 #define _FILHIT2_RTREN 0x04
2397 #define _FILHIT2 0x04
2399 #define _FILHIT3_TXREQ 0x08
2400 #define _FILHIT3 0x08
2402 #define _FILHIT4_TXERR 0x10
2403 #define _FILHIT4 0x10
2405 #define _RXRTRRO_TXLARB 0x20
2406 #define _RXRTRRO 0x20
2407 #define _TXLARB 0x20
2408 #define _RXM1_TXABT 0x40
2411 #define _RXFUL_TXBIF 0x80
2415 //==============================================================================
2418 //==============================================================================
2421 extern __at(0x0E81) __sfr B0SIDH
;
2435 extern __at(0x0E81) volatile __B0SIDHbits_t B0SIDHbits
;
2446 //==============================================================================
2449 //==============================================================================
2452 extern __at(0x0E82) __sfr B0SIDL
;
2475 extern __at(0x0E82) volatile __B0SIDLbits_t B0SIDLbits
;
2485 //==============================================================================
2488 //==============================================================================
2491 extern __at(0x0E83) __sfr B0EIDH
;
2505 extern __at(0x0E83) volatile __B0EIDHbits_t B0EIDHbits
;
2516 //==============================================================================
2519 //==============================================================================
2522 extern __at(0x0E84) __sfr B0EIDL
;
2536 extern __at(0x0E84) volatile __B0EIDLbits_t B0EIDLbits
;
2547 //==============================================================================
2550 //==============================================================================
2553 extern __at(0x0E85) __sfr B0DLC
;
2565 unsigned RXRTR_TXRTR
: 1;
2607 extern __at(0x0E85) volatile __B0DLCbits_t B0DLCbits
;
2615 #define _RXRTR_TXRTR 0x40
2619 //==============================================================================
2622 //==============================================================================
2625 extern __at(0x0E86) __sfr B0D0
;
2639 extern __at(0x0E86) volatile __B0D0bits_t B0D0bits
;
2650 //==============================================================================
2653 //==============================================================================
2656 extern __at(0x0E87) __sfr B0D1
;
2670 extern __at(0x0E87) volatile __B0D1bits_t B0D1bits
;
2681 //==============================================================================
2684 //==============================================================================
2687 extern __at(0x0E88) __sfr B0D2
;
2701 extern __at(0x0E88) volatile __B0D2bits_t B0D2bits
;
2712 //==============================================================================
2715 //==============================================================================
2718 extern __at(0x0E89) __sfr B0D3
;
2732 extern __at(0x0E89) volatile __B0D3bits_t B0D3bits
;
2743 //==============================================================================
2746 //==============================================================================
2749 extern __at(0x0E8A) __sfr B0D4
;
2763 extern __at(0x0E8A) volatile __B0D4bits_t B0D4bits
;
2774 //==============================================================================
2777 //==============================================================================
2780 extern __at(0x0E8B) __sfr B0D5
;
2794 extern __at(0x0E8B) volatile __B0D5bits_t B0D5bits
;
2805 //==============================================================================
2808 //==============================================================================
2811 extern __at(0x0E8C) __sfr B0D6
;
2825 extern __at(0x0E8C) volatile __B0D6bits_t B0D6bits
;
2836 //==============================================================================
2839 //==============================================================================
2842 extern __at(0x0E8D) __sfr B0D7
;
2856 extern __at(0x0E8D) volatile __B0D7bits_t B0D7bits
;
2867 //==============================================================================
2870 //==============================================================================
2873 extern __at(0x0E8E) __sfr CANSTAT_RO9
;
2879 unsigned EICODE0
: 1;
2880 unsigned EICODE1_ICODE0
: 1;
2881 unsigned EICODE2_ICODE1
: 1;
2882 unsigned EICODE3_ICODE2
: 1;
2883 unsigned EICODE4
: 1;
2884 unsigned OPMODE0
: 1;
2885 unsigned OPMODE1
: 1;
2886 unsigned OPMODE2
: 1;
2892 unsigned EICODE1
: 1;
2893 unsigned EICODE2
: 1;
2894 unsigned EICODE3
: 1;
2904 unsigned ICODE0
: 1;
2905 unsigned ICODE1
: 1;
2906 unsigned ICODE2
: 1;
2915 unsigned EICODE
: 5;
2929 unsigned OPMODE
: 3;
2931 } __CANSTAT_RO9bits_t
;
2933 extern __at(0x0E8E) volatile __CANSTAT_RO9bits_t CANSTAT_RO9bits
;
2935 #define _CANSTAT_RO9_EICODE0 0x01
2936 #define _CANSTAT_RO9_EICODE1_ICODE0 0x02
2937 #define _CANSTAT_RO9_EICODE1 0x02
2938 #define _CANSTAT_RO9_ICODE0 0x02
2939 #define _CANSTAT_RO9_EICODE2_ICODE1 0x04
2940 #define _CANSTAT_RO9_EICODE2 0x04
2941 #define _CANSTAT_RO9_ICODE1 0x04
2942 #define _CANSTAT_RO9_EICODE3_ICODE2 0x08
2943 #define _CANSTAT_RO9_EICODE3 0x08
2944 #define _CANSTAT_RO9_ICODE2 0x08
2945 #define _CANSTAT_RO9_EICODE4 0x10
2946 #define _CANSTAT_RO9_OPMODE0 0x20
2947 #define _CANSTAT_RO9_OPMODE1 0x40
2948 #define _CANSTAT_RO9_OPMODE2 0x80
2950 //==============================================================================
2953 //==============================================================================
2956 extern __at(0x0E8F) __sfr CANCON_RO9
;
2963 unsigned WIN0_FP1
: 1;
2964 unsigned WIN1_FP2
: 1;
2965 unsigned WIN2_FP3
: 1;
3008 } __CANCON_RO9bits_t
;
3010 extern __at(0x0E8F) volatile __CANCON_RO9bits_t CANCON_RO9bits
;
3012 #define _CANCON_RO9_FP0 0x01
3013 #define _CANCON_RO9_WIN0_FP1 0x02
3014 #define _CANCON_RO9_WIN0 0x02
3015 #define _CANCON_RO9_FP1 0x02
3016 #define _CANCON_RO9_WIN1_FP2 0x04
3017 #define _CANCON_RO9_WIN1 0x04
3018 #define _CANCON_RO9_FP2 0x04
3019 #define _CANCON_RO9_WIN2_FP3 0x08
3020 #define _CANCON_RO9_WIN2 0x08
3021 #define _CANCON_RO9_FP3 0x08
3022 #define _CANCON_RO9_ABAT 0x10
3024 //==============================================================================
3027 //==============================================================================
3030 extern __at(0x0E90) __sfr B1CON
;
3036 unsigned FILHIT0_TXPRI0
: 1;
3037 unsigned FILHIT1_TXPRI1
: 1;
3038 unsigned FILHIT2_RTREN
: 1;
3039 unsigned FILHIT3_TXREQ
: 1;
3040 unsigned FILHIT4_TXERR
: 1;
3041 unsigned RXRTRRO_TXLARB
: 1;
3042 unsigned RXM1_TXABT
: 1;
3043 unsigned RXFUL_TXBIF
: 1;
3048 unsigned FILHIT0
: 1;
3049 unsigned FILHIT1
: 1;
3050 unsigned FILHIT2
: 1;
3051 unsigned FILHIT3
: 1;
3052 unsigned FILHIT4
: 1;
3053 unsigned RXRTRRO
: 1;
3060 unsigned TXPRI0
: 1;
3061 unsigned TXPRI1
: 1;
3065 unsigned TXLARB
: 1;
3078 unsigned FILHIT
: 5;
3083 extern __at(0x0E90) volatile __B1CONbits_t B1CONbits
;
3085 #define _B1CON_FILHIT0_TXPRI0 0x01
3086 #define _B1CON_FILHIT0 0x01
3087 #define _B1CON_TXPRI0 0x01
3088 #define _B1CON_FILHIT1_TXPRI1 0x02
3089 #define _B1CON_FILHIT1 0x02
3090 #define _B1CON_TXPRI1 0x02
3091 #define _B1CON_FILHIT2_RTREN 0x04
3092 #define _B1CON_FILHIT2 0x04
3093 #define _B1CON_RTREN 0x04
3094 #define _B1CON_FILHIT3_TXREQ 0x08
3095 #define _B1CON_FILHIT3 0x08
3096 #define _B1CON_TXREQ 0x08
3097 #define _B1CON_FILHIT4_TXERR 0x10
3098 #define _B1CON_FILHIT4 0x10
3099 #define _B1CON_TXERR 0x10
3100 #define _B1CON_RXRTRRO_TXLARB 0x20
3101 #define _B1CON_RXRTRRO 0x20
3102 #define _B1CON_TXLARB 0x20
3103 #define _B1CON_RXM1_TXABT 0x40
3104 #define _B1CON_RXM1 0x40
3105 #define _B1CON_TXABT 0x40
3106 #define _B1CON_RXFUL_TXBIF 0x80
3107 #define _B1CON_RXFUL 0x80
3108 #define _B1CON_TXBIF 0x80
3110 //==============================================================================
3113 //==============================================================================
3116 extern __at(0x0E91) __sfr B1SIDH
;
3130 extern __at(0x0E91) volatile __B1SIDHbits_t B1SIDHbits
;
3132 #define _B1SIDH_SID3 0x01
3133 #define _B1SIDH_SID4 0x02
3134 #define _B1SIDH_SID5 0x04
3135 #define _B1SIDH_SID6 0x08
3136 #define _B1SIDH_SID7 0x10
3137 #define _B1SIDH_SID8 0x20
3138 #define _B1SIDH_SID9 0x40
3139 #define _B1SIDH_SID10 0x80
3141 //==============================================================================
3144 //==============================================================================
3147 extern __at(0x0E92) __sfr B1SIDL
;
3170 extern __at(0x0E92) volatile __B1SIDLbits_t B1SIDLbits
;
3172 #define _B1SIDL_EID16 0x01
3173 #define _B1SIDL_EID17 0x02
3174 #define _B1SIDL_EXIDE 0x08
3175 #define _B1SIDL_SRR 0x10
3176 #define _B1SIDL_SID0 0x20
3177 #define _B1SIDL_SID1 0x40
3178 #define _B1SIDL_SID2 0x80
3180 //==============================================================================
3183 //==============================================================================
3186 extern __at(0x0E93) __sfr B1EIDH
;
3200 extern __at(0x0E93) volatile __B1EIDHbits_t B1EIDHbits
;
3202 #define _B1EIDH_EID8 0x01
3203 #define _B1EIDH_EID9 0x02
3204 #define _B1EIDH_EID10 0x04
3205 #define _B1EIDH_EID11 0x08
3206 #define _B1EIDH_EID12 0x10
3207 #define _B1EIDH_EID13 0x20
3208 #define _B1EIDH_EID14 0x40
3209 #define _B1EIDH_EID15 0x80
3211 //==============================================================================
3214 //==============================================================================
3217 extern __at(0x0E94) __sfr B1EIDL
;
3231 extern __at(0x0E94) volatile __B1EIDLbits_t B1EIDLbits
;
3233 #define _B1EIDL_EID0 0x01
3234 #define _B1EIDL_EID1 0x02
3235 #define _B1EIDL_EID2 0x04
3236 #define _B1EIDL_EID3 0x08
3237 #define _B1EIDL_EID4 0x10
3238 #define _B1EIDL_EID5 0x20
3239 #define _B1EIDL_EID6 0x40
3240 #define _B1EIDL_EID7 0x80
3242 //==============================================================================
3245 //==============================================================================
3248 extern __at(0x0E95) __sfr B1DLC
;
3260 unsigned RXRTR_TXRTR
: 1;
3302 extern __at(0x0E95) volatile __B1DLCbits_t B1DLCbits
;
3304 #define _B1DLC_DLC0 0x01
3305 #define _B1DLC_DLC1 0x02
3306 #define _B1DLC_DLC2 0x04
3307 #define _B1DLC_DLC3 0x08
3308 #define _B1DLC_RB0 0x10
3309 #define _B1DLC_RB1 0x20
3310 #define _B1DLC_RXRTR_TXRTR 0x40
3311 #define _B1DLC_RXRTR 0x40
3312 #define _B1DLC_TXRTR 0x40
3314 //==============================================================================
3317 //==============================================================================
3320 extern __at(0x0E96) __sfr B1D0
;
3334 extern __at(0x0E96) volatile __B1D0bits_t B1D0bits
;
3345 //==============================================================================
3348 //==============================================================================
3351 extern __at(0x0E97) __sfr B1D1
;
3365 extern __at(0x0E97) volatile __B1D1bits_t B1D1bits
;
3376 //==============================================================================
3379 //==============================================================================
3382 extern __at(0x0E98) __sfr B1D2
;
3396 extern __at(0x0E98) volatile __B1D2bits_t B1D2bits
;
3407 //==============================================================================
3410 //==============================================================================
3413 extern __at(0x0E99) __sfr B1D3
;
3427 extern __at(0x0E99) volatile __B1D3bits_t B1D3bits
;
3438 //==============================================================================
3441 //==============================================================================
3444 extern __at(0x0E9A) __sfr B1D4
;
3458 extern __at(0x0E9A) volatile __B1D4bits_t B1D4bits
;
3469 //==============================================================================
3472 //==============================================================================
3475 extern __at(0x0E9B) __sfr B1D5
;
3489 extern __at(0x0E9B) volatile __B1D5bits_t B1D5bits
;
3500 //==============================================================================
3503 //==============================================================================
3506 extern __at(0x0E9C) __sfr B1D6
;
3520 extern __at(0x0E9C) volatile __B1D6bits_t B1D6bits
;
3531 //==============================================================================
3534 //==============================================================================
3537 extern __at(0x0E9D) __sfr B1D7
;
3551 extern __at(0x0E9D) volatile __B1D7bits_t B1D7bits
;
3562 //==============================================================================
3565 //==============================================================================
3568 extern __at(0x0E9E) __sfr CANSTAT_RO8
;
3574 unsigned EICODE0
: 1;
3575 unsigned EICODE1_ICODE0
: 1;
3576 unsigned EICODE2_ICODE1
: 1;
3577 unsigned EICODE3_ICODE2
: 1;
3578 unsigned EICODE4
: 1;
3579 unsigned OPMODE0
: 1;
3580 unsigned OPMODE1
: 1;
3581 unsigned OPMODE2
: 1;
3587 unsigned EICODE1
: 1;
3588 unsigned EICODE2
: 1;
3589 unsigned EICODE3
: 1;
3599 unsigned ICODE0
: 1;
3600 unsigned ICODE1
: 1;
3601 unsigned ICODE2
: 1;
3610 unsigned EICODE
: 5;
3624 unsigned OPMODE
: 3;
3626 } __CANSTAT_RO8bits_t
;
3628 extern __at(0x0E9E) volatile __CANSTAT_RO8bits_t CANSTAT_RO8bits
;
3630 #define _CANSTAT_RO8_EICODE0 0x01
3631 #define _CANSTAT_RO8_EICODE1_ICODE0 0x02
3632 #define _CANSTAT_RO8_EICODE1 0x02
3633 #define _CANSTAT_RO8_ICODE0 0x02
3634 #define _CANSTAT_RO8_EICODE2_ICODE1 0x04
3635 #define _CANSTAT_RO8_EICODE2 0x04
3636 #define _CANSTAT_RO8_ICODE1 0x04
3637 #define _CANSTAT_RO8_EICODE3_ICODE2 0x08
3638 #define _CANSTAT_RO8_EICODE3 0x08
3639 #define _CANSTAT_RO8_ICODE2 0x08
3640 #define _CANSTAT_RO8_EICODE4 0x10
3641 #define _CANSTAT_RO8_OPMODE0 0x20
3642 #define _CANSTAT_RO8_OPMODE1 0x40
3643 #define _CANSTAT_RO8_OPMODE2 0x80
3645 //==============================================================================
3648 //==============================================================================
3651 extern __at(0x0E9F) __sfr CANCON_RO8
;
3658 unsigned WIN0_FP1
: 1;
3659 unsigned WIN1_FP2
: 1;
3660 unsigned WIN2_FP3
: 1;
3703 } __CANCON_RO8bits_t
;
3705 extern __at(0x0E9F) volatile __CANCON_RO8bits_t CANCON_RO8bits
;
3707 #define _CANCON_RO8_FP0 0x01
3708 #define _CANCON_RO8_WIN0_FP1 0x02
3709 #define _CANCON_RO8_WIN0 0x02
3710 #define _CANCON_RO8_FP1 0x02
3711 #define _CANCON_RO8_WIN1_FP2 0x04
3712 #define _CANCON_RO8_WIN1 0x04
3713 #define _CANCON_RO8_FP2 0x04
3714 #define _CANCON_RO8_WIN2_FP3 0x08
3715 #define _CANCON_RO8_WIN2 0x08
3716 #define _CANCON_RO8_FP3 0x08
3717 #define _CANCON_RO8_ABAT 0x10
3719 //==============================================================================
3722 //==============================================================================
3725 extern __at(0x0EA0) __sfr B2CON
;
3731 unsigned FILHIT0_TXPRI0
: 1;
3732 unsigned FILHIT1_TXPRI1
: 1;
3733 unsigned FILHIT2_RTREN
: 1;
3734 unsigned FILHIT3_TXREQ
: 1;
3735 unsigned FILHIT4_TXERR
: 1;
3736 unsigned RXRTRRO_TXLARB
: 1;
3737 unsigned RXM1_TXABT
: 1;
3738 unsigned RXFUL_TXBIF
: 1;
3743 unsigned FILHIT0
: 1;
3744 unsigned FILHIT1
: 1;
3745 unsigned FILHIT2
: 1;
3746 unsigned FILHIT3
: 1;
3747 unsigned FILHIT4
: 1;
3748 unsigned RXRTRRO
: 1;
3755 unsigned TXPRI0
: 1;
3756 unsigned TXPRI1
: 1;
3760 unsigned TXLARB
: 1;
3767 unsigned FILHIT
: 5;
3778 extern __at(0x0EA0) volatile __B2CONbits_t B2CONbits
;
3780 #define _B2CON_FILHIT0_TXPRI0 0x01
3781 #define _B2CON_FILHIT0 0x01
3782 #define _B2CON_TXPRI0 0x01
3783 #define _B2CON_FILHIT1_TXPRI1 0x02
3784 #define _B2CON_FILHIT1 0x02
3785 #define _B2CON_TXPRI1 0x02
3786 #define _B2CON_FILHIT2_RTREN 0x04
3787 #define _B2CON_FILHIT2 0x04
3788 #define _B2CON_RTREN 0x04
3789 #define _B2CON_FILHIT3_TXREQ 0x08
3790 #define _B2CON_FILHIT3 0x08
3791 #define _B2CON_TXREQ 0x08
3792 #define _B2CON_FILHIT4_TXERR 0x10
3793 #define _B2CON_FILHIT4 0x10
3794 #define _B2CON_TXERR 0x10
3795 #define _B2CON_RXRTRRO_TXLARB 0x20
3796 #define _B2CON_RXRTRRO 0x20
3797 #define _B2CON_TXLARB 0x20
3798 #define _B2CON_RXM1_TXABT 0x40
3799 #define _B2CON_RXM1 0x40
3800 #define _B2CON_TXABT 0x40
3801 #define _B2CON_RXFUL_TXBIF 0x80
3802 #define _B2CON_RXFUL 0x80
3803 #define _B2CON_TXBIF 0x80
3805 //==============================================================================
3808 //==============================================================================
3811 extern __at(0x0EA1) __sfr B2SIDH
;
3825 extern __at(0x0EA1) volatile __B2SIDHbits_t B2SIDHbits
;
3827 #define _B2SIDH_SID3 0x01
3828 #define _B2SIDH_SID4 0x02
3829 #define _B2SIDH_SID5 0x04
3830 #define _B2SIDH_SID6 0x08
3831 #define _B2SIDH_SID7 0x10
3832 #define _B2SIDH_SID8 0x20
3833 #define _B2SIDH_SID9 0x40
3834 #define _B2SIDH_SID10 0x80
3836 //==============================================================================
3839 //==============================================================================
3842 extern __at(0x0EA2) __sfr B2SIDL
;
3865 extern __at(0x0EA2) volatile __B2SIDLbits_t B2SIDLbits
;
3867 #define _B2SIDL_EID16 0x01
3868 #define _B2SIDL_EID17 0x02
3869 #define _B2SIDL_EXIDE 0x08
3870 #define _B2SIDL_SRR 0x10
3871 #define _B2SIDL_SID0 0x20
3872 #define _B2SIDL_SID1 0x40
3873 #define _B2SIDL_SID2 0x80
3875 //==============================================================================
3878 //==============================================================================
3881 extern __at(0x0EA3) __sfr B2EIDH
;
3895 extern __at(0x0EA3) volatile __B2EIDHbits_t B2EIDHbits
;
3897 #define _B2EIDH_EID8 0x01
3898 #define _B2EIDH_EID9 0x02
3899 #define _B2EIDH_EID10 0x04
3900 #define _B2EIDH_EID11 0x08
3901 #define _B2EIDH_EID12 0x10
3902 #define _B2EIDH_EID13 0x20
3903 #define _B2EIDH_EID14 0x40
3904 #define _B2EIDH_EID15 0x80
3906 //==============================================================================
3909 //==============================================================================
3912 extern __at(0x0EA4) __sfr B2EIDL
;
3926 extern __at(0x0EA4) volatile __B2EIDLbits_t B2EIDLbits
;
3928 #define _B2EIDL_EID0 0x01
3929 #define _B2EIDL_EID1 0x02
3930 #define _B2EIDL_EID2 0x04
3931 #define _B2EIDL_EID3 0x08
3932 #define _B2EIDL_EID4 0x10
3933 #define _B2EIDL_EID5 0x20
3934 #define _B2EIDL_EID6 0x40
3935 #define _B2EIDL_EID7 0x80
3937 //==============================================================================
3940 //==============================================================================
3943 extern __at(0x0EA5) __sfr B2DLC
;
3955 unsigned RXRTR_TXRTR
: 1;
3997 extern __at(0x0EA5) volatile __B2DLCbits_t B2DLCbits
;
3999 #define _B2DLC_DLC0 0x01
4000 #define _B2DLC_DLC1 0x02
4001 #define _B2DLC_DLC2 0x04
4002 #define _B2DLC_DLC3 0x08
4003 #define _B2DLC_RB0 0x10
4004 #define _B2DLC_RB1 0x20
4005 #define _B2DLC_RXRTR_TXRTR 0x40
4006 #define _B2DLC_RXRTR 0x40
4007 #define _B2DLC_TXRTR 0x40
4009 //==============================================================================
4012 //==============================================================================
4015 extern __at(0x0EA6) __sfr B2D0
;
4029 extern __at(0x0EA6) volatile __B2D0bits_t B2D0bits
;
4040 //==============================================================================
4043 //==============================================================================
4046 extern __at(0x0EA7) __sfr B2D1
;
4060 extern __at(0x0EA7) volatile __B2D1bits_t B2D1bits
;
4071 //==============================================================================
4074 //==============================================================================
4077 extern __at(0x0EA8) __sfr B2D2
;
4091 extern __at(0x0EA8) volatile __B2D2bits_t B2D2bits
;
4102 //==============================================================================
4105 //==============================================================================
4108 extern __at(0x0EA9) __sfr B2D3
;
4122 extern __at(0x0EA9) volatile __B2D3bits_t B2D3bits
;
4133 //==============================================================================
4136 //==============================================================================
4139 extern __at(0x0EAA) __sfr B2D4
;
4153 extern __at(0x0EAA) volatile __B2D4bits_t B2D4bits
;
4164 //==============================================================================
4167 //==============================================================================
4170 extern __at(0x0EAB) __sfr B2D5
;
4184 extern __at(0x0EAB) volatile __B2D5bits_t B2D5bits
;
4195 //==============================================================================
4198 //==============================================================================
4201 extern __at(0x0EAC) __sfr B2D6
;
4215 extern __at(0x0EAC) volatile __B2D6bits_t B2D6bits
;
4226 //==============================================================================
4229 //==============================================================================
4232 extern __at(0x0EAD) __sfr B2D7
;
4246 extern __at(0x0EAD) volatile __B2D7bits_t B2D7bits
;
4257 //==============================================================================
4260 //==============================================================================
4263 extern __at(0x0EAE) __sfr CANSTAT_RO7
;
4269 unsigned EICODE0
: 1;
4270 unsigned EICODE1_ICODE0
: 1;
4271 unsigned EICODE2_ICODE1
: 1;
4272 unsigned EICODE3_ICODE2
: 1;
4273 unsigned EICODE4
: 1;
4274 unsigned OPMODE0
: 1;
4275 unsigned OPMODE1
: 1;
4276 unsigned OPMODE2
: 1;
4282 unsigned EICODE1
: 1;
4283 unsigned EICODE2
: 1;
4284 unsigned EICODE3
: 1;
4294 unsigned ICODE0
: 1;
4295 unsigned ICODE1
: 1;
4296 unsigned ICODE2
: 1;
4305 unsigned EICODE
: 5;
4319 unsigned OPMODE
: 3;
4321 } __CANSTAT_RO7bits_t
;
4323 extern __at(0x0EAE) volatile __CANSTAT_RO7bits_t CANSTAT_RO7bits
;
4325 #define _CANSTAT_RO7_EICODE0 0x01
4326 #define _CANSTAT_RO7_EICODE1_ICODE0 0x02
4327 #define _CANSTAT_RO7_EICODE1 0x02
4328 #define _CANSTAT_RO7_ICODE0 0x02
4329 #define _CANSTAT_RO7_EICODE2_ICODE1 0x04
4330 #define _CANSTAT_RO7_EICODE2 0x04
4331 #define _CANSTAT_RO7_ICODE1 0x04
4332 #define _CANSTAT_RO7_EICODE3_ICODE2 0x08
4333 #define _CANSTAT_RO7_EICODE3 0x08
4334 #define _CANSTAT_RO7_ICODE2 0x08
4335 #define _CANSTAT_RO7_EICODE4 0x10
4336 #define _CANSTAT_RO7_OPMODE0 0x20
4337 #define _CANSTAT_RO7_OPMODE1 0x40
4338 #define _CANSTAT_RO7_OPMODE2 0x80
4340 //==============================================================================
4343 //==============================================================================
4346 extern __at(0x0EAF) __sfr CANCON_RO7
;
4353 unsigned WIN0_FP1
: 1;
4354 unsigned WIN1_FP2
: 1;
4355 unsigned WIN2_FP3
: 1;
4398 } __CANCON_RO7bits_t
;
4400 extern __at(0x0EAF) volatile __CANCON_RO7bits_t CANCON_RO7bits
;
4402 #define _CANCON_RO7_FP0 0x01
4403 #define _CANCON_RO7_WIN0_FP1 0x02
4404 #define _CANCON_RO7_WIN0 0x02
4405 #define _CANCON_RO7_FP1 0x02
4406 #define _CANCON_RO7_WIN1_FP2 0x04
4407 #define _CANCON_RO7_WIN1 0x04
4408 #define _CANCON_RO7_FP2 0x04
4409 #define _CANCON_RO7_WIN2_FP3 0x08
4410 #define _CANCON_RO7_WIN2 0x08
4411 #define _CANCON_RO7_FP3 0x08
4412 #define _CANCON_RO7_ABAT 0x10
4414 //==============================================================================
4417 //==============================================================================
4420 extern __at(0x0EB0) __sfr B3CON
;
4426 unsigned FILHIT0_TXPRI0
: 1;
4427 unsigned FILHIT1_TXPRI1
: 1;
4428 unsigned FILHIT2_RTREN
: 1;
4429 unsigned FILHIT3_TXREQ
: 1;
4430 unsigned FILHIT4_TXERR
: 1;
4431 unsigned RXRTRRO_TXLARB
: 1;
4432 unsigned RXM1_TXABT
: 1;
4433 unsigned RXFUL_TXBIF
: 1;
4438 unsigned FILHIT0
: 1;
4439 unsigned FILHIT1
: 1;
4440 unsigned FILHIT2
: 1;
4441 unsigned FILHIT3
: 1;
4442 unsigned FILHIT4
: 1;
4443 unsigned RXRTRRO
: 1;
4450 unsigned TXPRI0
: 1;
4451 unsigned TXPRI1
: 1;
4455 unsigned TXLARB
: 1;
4468 unsigned FILHIT
: 5;
4473 extern __at(0x0EB0) volatile __B3CONbits_t B3CONbits
;
4475 #define _B3CON_FILHIT0_TXPRI0 0x01
4476 #define _B3CON_FILHIT0 0x01
4477 #define _B3CON_TXPRI0 0x01
4478 #define _B3CON_FILHIT1_TXPRI1 0x02
4479 #define _B3CON_FILHIT1 0x02
4480 #define _B3CON_TXPRI1 0x02
4481 #define _B3CON_FILHIT2_RTREN 0x04
4482 #define _B3CON_FILHIT2 0x04
4483 #define _B3CON_RTREN 0x04
4484 #define _B3CON_FILHIT3_TXREQ 0x08
4485 #define _B3CON_FILHIT3 0x08
4486 #define _B3CON_TXREQ 0x08
4487 #define _B3CON_FILHIT4_TXERR 0x10
4488 #define _B3CON_FILHIT4 0x10
4489 #define _B3CON_TXERR 0x10
4490 #define _B3CON_RXRTRRO_TXLARB 0x20
4491 #define _B3CON_RXRTRRO 0x20
4492 #define _B3CON_TXLARB 0x20
4493 #define _B3CON_RXM1_TXABT 0x40
4494 #define _B3CON_RXM1 0x40
4495 #define _B3CON_TXABT 0x40
4496 #define _B3CON_RXFUL_TXBIF 0x80
4497 #define _B3CON_RXFUL 0x80
4498 #define _B3CON_TXBIF 0x80
4500 //==============================================================================
4503 //==============================================================================
4506 extern __at(0x0EB1) __sfr B3SIDH
;
4520 extern __at(0x0EB1) volatile __B3SIDHbits_t B3SIDHbits
;
4522 #define _B3SIDH_SID3 0x01
4523 #define _B3SIDH_SID4 0x02
4524 #define _B3SIDH_SID5 0x04
4525 #define _B3SIDH_SID6 0x08
4526 #define _B3SIDH_SID7 0x10
4527 #define _B3SIDH_SID8 0x20
4528 #define _B3SIDH_SID9 0x40
4529 #define _B3SIDH_SID10 0x80
4531 //==============================================================================
4534 //==============================================================================
4537 extern __at(0x0EB2) __sfr B3SIDL
;
4560 extern __at(0x0EB2) volatile __B3SIDLbits_t B3SIDLbits
;
4562 #define _B3SIDL_EID16 0x01
4563 #define _B3SIDL_EID17 0x02
4564 #define _B3SIDL_EXIDE 0x08
4565 #define _B3SIDL_SRR 0x10
4566 #define _B3SIDL_SID0 0x20
4567 #define _B3SIDL_SID1 0x40
4568 #define _B3SIDL_SID2 0x80
4570 //==============================================================================
4573 //==============================================================================
4576 extern __at(0x0EB3) __sfr B3EIDH
;
4590 extern __at(0x0EB3) volatile __B3EIDHbits_t B3EIDHbits
;
4592 #define _B3EIDH_EID8 0x01
4593 #define _B3EIDH_EID9 0x02
4594 #define _B3EIDH_EID10 0x04
4595 #define _B3EIDH_EID11 0x08
4596 #define _B3EIDH_EID12 0x10
4597 #define _B3EIDH_EID13 0x20
4598 #define _B3EIDH_EID14 0x40
4599 #define _B3EIDH_EID15 0x80
4601 //==============================================================================
4604 //==============================================================================
4607 extern __at(0x0EB4) __sfr B3EIDL
;
4621 extern __at(0x0EB4) volatile __B3EIDLbits_t B3EIDLbits
;
4623 #define _B3EIDL_EID0 0x01
4624 #define _B3EIDL_EID1 0x02
4625 #define _B3EIDL_EID2 0x04
4626 #define _B3EIDL_EID3 0x08
4627 #define _B3EIDL_EID4 0x10
4628 #define _B3EIDL_EID5 0x20
4629 #define _B3EIDL_EID6 0x40
4630 #define _B3EIDL_EID7 0x80
4632 //==============================================================================
4635 //==============================================================================
4638 extern __at(0x0EB5) __sfr B3DLC
;
4650 unsigned RXRTR_TXRTR
: 1;
4692 extern __at(0x0EB5) volatile __B3DLCbits_t B3DLCbits
;
4694 #define _B3DLC_DLC0 0x01
4695 #define _B3DLC_DLC1 0x02
4696 #define _B3DLC_DLC2 0x04
4697 #define _B3DLC_DLC3 0x08
4698 #define _B3DLC_RB0 0x10
4699 #define _B3DLC_RB1 0x20
4700 #define _B3DLC_RXRTR_TXRTR 0x40
4701 #define _B3DLC_RXRTR 0x40
4702 #define _B3DLC_TXRTR 0x40
4704 //==============================================================================
4707 //==============================================================================
4710 extern __at(0x0EB6) __sfr B3D0
;
4724 extern __at(0x0EB6) volatile __B3D0bits_t B3D0bits
;
4735 //==============================================================================
4738 //==============================================================================
4741 extern __at(0x0EB7) __sfr B3D1
;
4755 extern __at(0x0EB7) volatile __B3D1bits_t B3D1bits
;
4766 //==============================================================================
4769 //==============================================================================
4772 extern __at(0x0EB8) __sfr B3D2
;
4786 extern __at(0x0EB8) volatile __B3D2bits_t B3D2bits
;
4797 //==============================================================================
4800 //==============================================================================
4803 extern __at(0x0EB9) __sfr B3D3
;
4817 extern __at(0x0EB9) volatile __B3D3bits_t B3D3bits
;
4828 //==============================================================================
4831 //==============================================================================
4834 extern __at(0x0EBA) __sfr B3D4
;
4848 extern __at(0x0EBA) volatile __B3D4bits_t B3D4bits
;
4859 //==============================================================================
4862 //==============================================================================
4865 extern __at(0x0EBB) __sfr B3D5
;
4879 extern __at(0x0EBB) volatile __B3D5bits_t B3D5bits
;
4890 //==============================================================================
4893 //==============================================================================
4896 extern __at(0x0EBC) __sfr B3D6
;
4910 extern __at(0x0EBC) volatile __B3D6bits_t B3D6bits
;
4921 //==============================================================================
4924 //==============================================================================
4927 extern __at(0x0EBD) __sfr B3D7
;
4941 extern __at(0x0EBD) volatile __B3D7bits_t B3D7bits
;
4952 //==============================================================================
4955 //==============================================================================
4958 extern __at(0x0EBE) __sfr CANSTAT_RO6
;
4964 unsigned EICODE0
: 1;
4965 unsigned EICODE1_ICODE0
: 1;
4966 unsigned EICODE2_ICODE1
: 1;
4967 unsigned EICODE3_ICODE2
: 1;
4968 unsigned EICODE4
: 1;
4969 unsigned OPMODE0
: 1;
4970 unsigned OPMODE1
: 1;
4971 unsigned OPMODE2
: 1;
4977 unsigned EICODE1
: 1;
4978 unsigned EICODE2
: 1;
4979 unsigned EICODE3
: 1;
4989 unsigned ICODE0
: 1;
4990 unsigned ICODE1
: 1;
4991 unsigned ICODE2
: 1;
5000 unsigned EICODE
: 5;
5014 unsigned OPMODE
: 3;
5016 } __CANSTAT_RO6bits_t
;
5018 extern __at(0x0EBE) volatile __CANSTAT_RO6bits_t CANSTAT_RO6bits
;
5020 #define _CANSTAT_RO6_EICODE0 0x01
5021 #define _CANSTAT_RO6_EICODE1_ICODE0 0x02
5022 #define _CANSTAT_RO6_EICODE1 0x02
5023 #define _CANSTAT_RO6_ICODE0 0x02
5024 #define _CANSTAT_RO6_EICODE2_ICODE1 0x04
5025 #define _CANSTAT_RO6_EICODE2 0x04
5026 #define _CANSTAT_RO6_ICODE1 0x04
5027 #define _CANSTAT_RO6_EICODE3_ICODE2 0x08
5028 #define _CANSTAT_RO6_EICODE3 0x08
5029 #define _CANSTAT_RO6_ICODE2 0x08
5030 #define _CANSTAT_RO6_EICODE4 0x10
5031 #define _CANSTAT_RO6_OPMODE0 0x20
5032 #define _CANSTAT_RO6_OPMODE1 0x40
5033 #define _CANSTAT_RO6_OPMODE2 0x80
5035 //==============================================================================
5038 //==============================================================================
5041 extern __at(0x0EBF) __sfr CANCON_RO6
;
5048 unsigned WIN0_FP1
: 1;
5049 unsigned WIN1_FP2
: 1;
5050 unsigned WIN2_FP3
: 1;
5093 } __CANCON_RO6bits_t
;
5095 extern __at(0x0EBF) volatile __CANCON_RO6bits_t CANCON_RO6bits
;
5097 #define _CANCON_RO6_FP0 0x01
5098 #define _CANCON_RO6_WIN0_FP1 0x02
5099 #define _CANCON_RO6_WIN0 0x02
5100 #define _CANCON_RO6_FP1 0x02
5101 #define _CANCON_RO6_WIN1_FP2 0x04
5102 #define _CANCON_RO6_WIN1 0x04
5103 #define _CANCON_RO6_FP2 0x04
5104 #define _CANCON_RO6_WIN2_FP3 0x08
5105 #define _CANCON_RO6_WIN2 0x08
5106 #define _CANCON_RO6_FP3 0x08
5107 #define _CANCON_RO6_ABAT 0x10
5109 //==============================================================================
5112 //==============================================================================
5115 extern __at(0x0EC0) __sfr B4CON
;
5121 unsigned FILHIT0_TXPRI0
: 1;
5122 unsigned FILHIT1_TXPRI1
: 1;
5123 unsigned FILHIT2_RTREN
: 1;
5124 unsigned FILHIT3_TXREQ
: 1;
5125 unsigned FILHIT4_TXERR
: 1;
5126 unsigned RXRTRRO_TXLARB
: 1;
5127 unsigned RXM1_TXABT
: 1;
5128 unsigned RXFUL_TXBIF
: 1;
5133 unsigned FILHIT0
: 1;
5134 unsigned FILHIT1
: 1;
5135 unsigned FILHIT2
: 1;
5136 unsigned FILHIT3
: 1;
5137 unsigned FILHIT4
: 1;
5138 unsigned RXRTRRO
: 1;
5145 unsigned TXPRI0
: 1;
5146 unsigned TXPRI1
: 1;
5150 unsigned TXLARB
: 1;
5157 unsigned FILHIT
: 5;
5168 extern __at(0x0EC0) volatile __B4CONbits_t B4CONbits
;
5170 #define _B4CON_FILHIT0_TXPRI0 0x01
5171 #define _B4CON_FILHIT0 0x01
5172 #define _B4CON_TXPRI0 0x01
5173 #define _B4CON_FILHIT1_TXPRI1 0x02
5174 #define _B4CON_FILHIT1 0x02
5175 #define _B4CON_TXPRI1 0x02
5176 #define _B4CON_FILHIT2_RTREN 0x04
5177 #define _B4CON_FILHIT2 0x04
5178 #define _B4CON_RTREN 0x04
5179 #define _B4CON_FILHIT3_TXREQ 0x08
5180 #define _B4CON_FILHIT3 0x08
5181 #define _B4CON_TXREQ 0x08
5182 #define _B4CON_FILHIT4_TXERR 0x10
5183 #define _B4CON_FILHIT4 0x10
5184 #define _B4CON_TXERR 0x10
5185 #define _B4CON_RXRTRRO_TXLARB 0x20
5186 #define _B4CON_RXRTRRO 0x20
5187 #define _B4CON_TXLARB 0x20
5188 #define _B4CON_RXM1_TXABT 0x40
5189 #define _B4CON_RXM1 0x40
5190 #define _B4CON_TXABT 0x40
5191 #define _B4CON_RXFUL_TXBIF 0x80
5192 #define _B4CON_RXFUL 0x80
5193 #define _B4CON_TXBIF 0x80
5195 //==============================================================================
5198 //==============================================================================
5201 extern __at(0x0EC1) __sfr B4SIDH
;
5215 extern __at(0x0EC1) volatile __B4SIDHbits_t B4SIDHbits
;
5217 #define _B4SIDH_SID3 0x01
5218 #define _B4SIDH_SID4 0x02
5219 #define _B4SIDH_SID5 0x04
5220 #define _B4SIDH_SID6 0x08
5221 #define _B4SIDH_SID7 0x10
5222 #define _B4SIDH_SID8 0x20
5223 #define _B4SIDH_SID9 0x40
5224 #define _B4SIDH_SID10 0x80
5226 //==============================================================================
5229 //==============================================================================
5232 extern __at(0x0EC2) __sfr B4SIDL
;
5255 extern __at(0x0EC2) volatile __B4SIDLbits_t B4SIDLbits
;
5257 #define _B4SIDL_EID16 0x01
5258 #define _B4SIDL_EID17 0x02
5259 #define _B4SIDL_EXIDE 0x08
5260 #define _B4SIDL_SRR 0x10
5261 #define _B4SIDL_SID0 0x20
5262 #define _B4SIDL_SID1 0x40
5263 #define _B4SIDL_SID2 0x80
5265 //==============================================================================
5268 //==============================================================================
5271 extern __at(0x0EC3) __sfr B4EIDH
;
5285 extern __at(0x0EC3) volatile __B4EIDHbits_t B4EIDHbits
;
5287 #define _B4EIDH_EID8 0x01
5288 #define _B4EIDH_EID9 0x02
5289 #define _B4EIDH_EID10 0x04
5290 #define _B4EIDH_EID11 0x08
5291 #define _B4EIDH_EID12 0x10
5292 #define _B4EIDH_EID13 0x20
5293 #define _B4EIDH_EID14 0x40
5294 #define _B4EIDH_EID15 0x80
5296 //==============================================================================
5299 //==============================================================================
5302 extern __at(0x0EC4) __sfr B4EIDL
;
5316 extern __at(0x0EC4) volatile __B4EIDLbits_t B4EIDLbits
;
5318 #define _B4EIDL_EID0 0x01
5319 #define _B4EIDL_EID1 0x02
5320 #define _B4EIDL_EID2 0x04
5321 #define _B4EIDL_EID3 0x08
5322 #define _B4EIDL_EID4 0x10
5323 #define _B4EIDL_EID5 0x20
5324 #define _B4EIDL_EID6 0x40
5325 #define _B4EIDL_EID7 0x80
5327 //==============================================================================
5330 //==============================================================================
5333 extern __at(0x0EC5) __sfr B4DLC
;
5345 unsigned RXRTR_TXRTR
: 1;
5387 extern __at(0x0EC5) volatile __B4DLCbits_t B4DLCbits
;
5389 #define _B4DLC_DLC0 0x01
5390 #define _B4DLC_DLC1 0x02
5391 #define _B4DLC_DLC2 0x04
5392 #define _B4DLC_DLC3 0x08
5393 #define _B4DLC_RB0 0x10
5394 #define _B4DLC_RB1 0x20
5395 #define _B4DLC_RXRTR_TXRTR 0x40
5396 #define _B4DLC_RXRTR 0x40
5397 #define _B4DLC_TXRTR 0x40
5399 //==============================================================================
5402 //==============================================================================
5405 extern __at(0x0EC6) __sfr B4D0
;
5419 extern __at(0x0EC6) volatile __B4D0bits_t B4D0bits
;
5430 //==============================================================================
5433 //==============================================================================
5436 extern __at(0x0EC7) __sfr B4D1
;
5450 extern __at(0x0EC7) volatile __B4D1bits_t B4D1bits
;
5461 //==============================================================================
5464 //==============================================================================
5467 extern __at(0x0EC8) __sfr B4D2
;
5481 extern __at(0x0EC8) volatile __B4D2bits_t B4D2bits
;
5492 //==============================================================================
5495 //==============================================================================
5498 extern __at(0x0EC9) __sfr B4D3
;
5512 extern __at(0x0EC9) volatile __B4D3bits_t B4D3bits
;
5523 //==============================================================================
5526 //==============================================================================
5529 extern __at(0x0ECA) __sfr B4D4
;
5543 extern __at(0x0ECA) volatile __B4D4bits_t B4D4bits
;
5554 //==============================================================================
5557 //==============================================================================
5560 extern __at(0x0ECB) __sfr B4D5
;
5574 extern __at(0x0ECB) volatile __B4D5bits_t B4D5bits
;
5585 //==============================================================================
5588 //==============================================================================
5591 extern __at(0x0ECC) __sfr B4D6
;
5605 extern __at(0x0ECC) volatile __B4D6bits_t B4D6bits
;
5616 //==============================================================================
5619 //==============================================================================
5622 extern __at(0x0ECD) __sfr B4D7
;
5636 extern __at(0x0ECD) volatile __B4D7bits_t B4D7bits
;
5647 //==============================================================================
5650 //==============================================================================
5653 extern __at(0x0ECE) __sfr CANSTAT_RO5
;
5659 unsigned EICODE0
: 1;
5660 unsigned EICODE1_ICODE0
: 1;
5661 unsigned EICODE2_ICODE1
: 1;
5662 unsigned EICODE3_ICODE2
: 1;
5663 unsigned EICODE4
: 1;
5664 unsigned OPMODE0
: 1;
5665 unsigned OPMODE1
: 1;
5666 unsigned OPMODE2
: 1;
5672 unsigned EICODE1
: 1;
5673 unsigned EICODE2
: 1;
5674 unsigned EICODE3
: 1;
5684 unsigned ICODE0
: 1;
5685 unsigned ICODE1
: 1;
5686 unsigned ICODE2
: 1;
5695 unsigned EICODE
: 5;
5709 unsigned OPMODE
: 3;
5711 } __CANSTAT_RO5bits_t
;
5713 extern __at(0x0ECE) volatile __CANSTAT_RO5bits_t CANSTAT_RO5bits
;
5715 #define _CANSTAT_RO5_EICODE0 0x01
5716 #define _CANSTAT_RO5_EICODE1_ICODE0 0x02
5717 #define _CANSTAT_RO5_EICODE1 0x02
5718 #define _CANSTAT_RO5_ICODE0 0x02
5719 #define _CANSTAT_RO5_EICODE2_ICODE1 0x04
5720 #define _CANSTAT_RO5_EICODE2 0x04
5721 #define _CANSTAT_RO5_ICODE1 0x04
5722 #define _CANSTAT_RO5_EICODE3_ICODE2 0x08
5723 #define _CANSTAT_RO5_EICODE3 0x08
5724 #define _CANSTAT_RO5_ICODE2 0x08
5725 #define _CANSTAT_RO5_EICODE4 0x10
5726 #define _CANSTAT_RO5_OPMODE0 0x20
5727 #define _CANSTAT_RO5_OPMODE1 0x40
5728 #define _CANSTAT_RO5_OPMODE2 0x80
5730 //==============================================================================
5733 //==============================================================================
5736 extern __at(0x0ECF) __sfr CANCON_RO5
;
5743 unsigned WIN0_FP1
: 1;
5744 unsigned WIN1_FP2
: 1;
5745 unsigned WIN2_FP3
: 1;
5788 } __CANCON_RO5bits_t
;
5790 extern __at(0x0ECF) volatile __CANCON_RO5bits_t CANCON_RO5bits
;
5792 #define _CANCON_RO5_FP0 0x01
5793 #define _CANCON_RO5_WIN0_FP1 0x02
5794 #define _CANCON_RO5_WIN0 0x02
5795 #define _CANCON_RO5_FP1 0x02
5796 #define _CANCON_RO5_WIN1_FP2 0x04
5797 #define _CANCON_RO5_WIN1 0x04
5798 #define _CANCON_RO5_FP2 0x04
5799 #define _CANCON_RO5_WIN2_FP3 0x08
5800 #define _CANCON_RO5_WIN2 0x08
5801 #define _CANCON_RO5_FP3 0x08
5802 #define _CANCON_RO5_ABAT 0x10
5804 //==============================================================================
5807 //==============================================================================
5810 extern __at(0x0ED0) __sfr B5CON
;
5816 unsigned FILHIT0_TXPRI0
: 1;
5817 unsigned FILHIT1_TXPRI1
: 1;
5818 unsigned FILHIT2_RTREN
: 1;
5819 unsigned FILHIT3_TXREQ
: 1;
5820 unsigned FILHIT4_TXERR
: 1;
5821 unsigned RXRTRRO_TXLARB
: 1;
5822 unsigned RXM1_TXABT
: 1;
5823 unsigned RXFUL_TXBIF
: 1;
5828 unsigned FILHIT0
: 1;
5829 unsigned FILHIT1
: 1;
5830 unsigned FILHIT2
: 1;
5831 unsigned FILHIT3
: 1;
5832 unsigned FILHIT4
: 1;
5833 unsigned RXRTRRO
: 1;
5840 unsigned TXPRI0
: 1;
5841 unsigned TXPRI1
: 1;
5845 unsigned TXLARB
: 1;
5858 unsigned FILHIT
: 5;
5863 extern __at(0x0ED0) volatile __B5CONbits_t B5CONbits
;
5865 #define _B5CON_FILHIT0_TXPRI0 0x01
5866 #define _B5CON_FILHIT0 0x01
5867 #define _B5CON_TXPRI0 0x01
5868 #define _B5CON_FILHIT1_TXPRI1 0x02
5869 #define _B5CON_FILHIT1 0x02
5870 #define _B5CON_TXPRI1 0x02
5871 #define _B5CON_FILHIT2_RTREN 0x04
5872 #define _B5CON_FILHIT2 0x04
5873 #define _B5CON_RTREN 0x04
5874 #define _B5CON_FILHIT3_TXREQ 0x08
5875 #define _B5CON_FILHIT3 0x08
5876 #define _B5CON_TXREQ 0x08
5877 #define _B5CON_FILHIT4_TXERR 0x10
5878 #define _B5CON_FILHIT4 0x10
5879 #define _B5CON_TXERR 0x10
5880 #define _B5CON_RXRTRRO_TXLARB 0x20
5881 #define _B5CON_RXRTRRO 0x20
5882 #define _B5CON_TXLARB 0x20
5883 #define _B5CON_RXM1_TXABT 0x40
5884 #define _B5CON_RXM1 0x40
5885 #define _B5CON_TXABT 0x40
5886 #define _B5CON_RXFUL_TXBIF 0x80
5887 #define _B5CON_RXFUL 0x80
5888 #define _B5CON_TXBIF 0x80
5890 //==============================================================================
5893 //==============================================================================
5896 extern __at(0x0ED1) __sfr B5SIDH
;
5910 extern __at(0x0ED1) volatile __B5SIDHbits_t B5SIDHbits
;
5912 #define _B5SIDH_SID3 0x01
5913 #define _B5SIDH_SID4 0x02
5914 #define _B5SIDH_SID5 0x04
5915 #define _B5SIDH_SID6 0x08
5916 #define _B5SIDH_SID7 0x10
5917 #define _B5SIDH_SID8 0x20
5918 #define _B5SIDH_SID9 0x40
5919 #define _B5SIDH_SID10 0x80
5921 //==============================================================================
5924 //==============================================================================
5927 extern __at(0x0ED2) __sfr B5SIDL
;
5950 extern __at(0x0ED2) volatile __B5SIDLbits_t B5SIDLbits
;
5952 #define _B5SIDL_EID16 0x01
5953 #define _B5SIDL_EID17 0x02
5954 #define _B5SIDL_EXIDE 0x08
5955 #define _B5SIDL_SRR 0x10
5956 #define _B5SIDL_SID0 0x20
5957 #define _B5SIDL_SID1 0x40
5958 #define _B5SIDL_SID2 0x80
5960 //==============================================================================
5963 //==============================================================================
5966 extern __at(0x0ED3) __sfr B5EIDH
;
5980 extern __at(0x0ED3) volatile __B5EIDHbits_t B5EIDHbits
;
5982 #define _B5EIDH_EID8 0x01
5983 #define _B5EIDH_EID9 0x02
5984 #define _B5EIDH_EID10 0x04
5985 #define _B5EIDH_EID11 0x08
5986 #define _B5EIDH_EID12 0x10
5987 #define _B5EIDH_EID13 0x20
5988 #define _B5EIDH_EID14 0x40
5989 #define _B5EIDH_EID15 0x80
5991 //==============================================================================
5994 //==============================================================================
5997 extern __at(0x0ED4) __sfr B5EIDL
;
6011 extern __at(0x0ED4) volatile __B5EIDLbits_t B5EIDLbits
;
6013 #define _B5EIDL_EID0 0x01
6014 #define _B5EIDL_EID1 0x02
6015 #define _B5EIDL_EID2 0x04
6016 #define _B5EIDL_EID3 0x08
6017 #define _B5EIDL_EID4 0x10
6018 #define _B5EIDL_EID5 0x20
6019 #define _B5EIDL_EID6 0x40
6020 #define _B5EIDL_EID7 0x80
6022 //==============================================================================
6025 //==============================================================================
6028 extern __at(0x0ED5) __sfr B5DLC
;
6040 unsigned RXRTR_TXRTR
: 1;
6082 extern __at(0x0ED5) volatile __B5DLCbits_t B5DLCbits
;
6084 #define _B5DLC_DLC0 0x01
6085 #define _B5DLC_DLC1 0x02
6086 #define _B5DLC_DLC2 0x04
6087 #define _B5DLC_DLC3 0x08
6088 #define _B5DLC_RB0 0x10
6089 #define _B5DLC_RB1 0x20
6090 #define _B5DLC_RXRTR_TXRTR 0x40
6091 #define _B5DLC_RXRTR 0x40
6092 #define _B5DLC_TXRTR 0x40
6094 //==============================================================================
6097 //==============================================================================
6100 extern __at(0x0ED6) __sfr B5D0
;
6114 extern __at(0x0ED6) volatile __B5D0bits_t B5D0bits
;
6125 //==============================================================================
6128 //==============================================================================
6131 extern __at(0x0ED7) __sfr B5D1
;
6145 extern __at(0x0ED7) volatile __B5D1bits_t B5D1bits
;
6156 //==============================================================================
6159 //==============================================================================
6162 extern __at(0x0ED8) __sfr B5D2
;
6176 extern __at(0x0ED8) volatile __B5D2bits_t B5D2bits
;
6187 //==============================================================================
6190 //==============================================================================
6193 extern __at(0x0ED9) __sfr B5D3
;
6207 extern __at(0x0ED9) volatile __B5D3bits_t B5D3bits
;
6218 //==============================================================================
6221 //==============================================================================
6224 extern __at(0x0EDA) __sfr B5D4
;
6238 extern __at(0x0EDA) volatile __B5D4bits_t B5D4bits
;
6249 //==============================================================================
6252 //==============================================================================
6255 extern __at(0x0EDB) __sfr B5D5
;
6269 extern __at(0x0EDB) volatile __B5D5bits_t B5D5bits
;
6280 //==============================================================================
6283 //==============================================================================
6286 extern __at(0x0EDC) __sfr B5D6
;
6300 extern __at(0x0EDC) volatile __B5D6bits_t B5D6bits
;
6311 //==============================================================================
6314 //==============================================================================
6317 extern __at(0x0EDD) __sfr B5D7
;
6331 extern __at(0x0EDD) volatile __B5D7bits_t B5D7bits
;
6342 //==============================================================================
6345 //==============================================================================
6348 extern __at(0x0EDE) __sfr CANSTAT_RO4
;
6354 unsigned EICODE0
: 1;
6355 unsigned EICODE1_ICODE0
: 1;
6356 unsigned EICODE2_ICODE1
: 1;
6357 unsigned EICODE3_ICODE2
: 1;
6358 unsigned EICODE4
: 1;
6359 unsigned OPMODE0
: 1;
6360 unsigned OPMODE1
: 1;
6361 unsigned OPMODE2
: 1;
6367 unsigned EICODE1
: 1;
6368 unsigned EICODE2
: 1;
6369 unsigned EICODE3
: 1;
6379 unsigned ICODE0
: 1;
6380 unsigned ICODE1
: 1;
6381 unsigned ICODE2
: 1;
6390 unsigned EICODE
: 5;
6404 unsigned OPMODE
: 3;
6406 } __CANSTAT_RO4bits_t
;
6408 extern __at(0x0EDE) volatile __CANSTAT_RO4bits_t CANSTAT_RO4bits
;
6410 #define _CANSTAT_RO4_EICODE0 0x01
6411 #define _CANSTAT_RO4_EICODE1_ICODE0 0x02
6412 #define _CANSTAT_RO4_EICODE1 0x02
6413 #define _CANSTAT_RO4_ICODE0 0x02
6414 #define _CANSTAT_RO4_EICODE2_ICODE1 0x04
6415 #define _CANSTAT_RO4_EICODE2 0x04
6416 #define _CANSTAT_RO4_ICODE1 0x04
6417 #define _CANSTAT_RO4_EICODE3_ICODE2 0x08
6418 #define _CANSTAT_RO4_EICODE3 0x08
6419 #define _CANSTAT_RO4_ICODE2 0x08
6420 #define _CANSTAT_RO4_EICODE4 0x10
6421 #define _CANSTAT_RO4_OPMODE0 0x20
6422 #define _CANSTAT_RO4_OPMODE1 0x40
6423 #define _CANSTAT_RO4_OPMODE2 0x80
6425 //==============================================================================
6428 //==============================================================================
6431 extern __at(0x0EDF) __sfr CANCON_RO4
;
6438 unsigned WIN0_FP1
: 1;
6439 unsigned WIN1_FP2
: 1;
6440 unsigned WIN2_FP3
: 1;
6483 } __CANCON_RO4bits_t
;
6485 extern __at(0x0EDF) volatile __CANCON_RO4bits_t CANCON_RO4bits
;
6487 #define _CANCON_RO4_FP0 0x01
6488 #define _CANCON_RO4_WIN0_FP1 0x02
6489 #define _CANCON_RO4_WIN0 0x02
6490 #define _CANCON_RO4_FP1 0x02
6491 #define _CANCON_RO4_WIN1_FP2 0x04
6492 #define _CANCON_RO4_WIN1 0x04
6493 #define _CANCON_RO4_FP2 0x04
6494 #define _CANCON_RO4_WIN2_FP3 0x08
6495 #define _CANCON_RO4_WIN2 0x08
6496 #define _CANCON_RO4_FP3 0x08
6497 #define _CANCON_RO4_ABAT 0x10
6499 //==============================================================================
6502 //==============================================================================
6505 extern __at(0x0EE0) __sfr RXF0SIDH
;
6519 extern __at(0x0EE0) volatile __RXF0SIDHbits_t RXF0SIDHbits
;
6521 #define _RXF0SIDH_SID3 0x01
6522 #define _RXF0SIDH_SID4 0x02
6523 #define _RXF0SIDH_SID5 0x04
6524 #define _RXF0SIDH_SID6 0x08
6525 #define _RXF0SIDH_SID7 0x10
6526 #define _RXF0SIDH_SID8 0x20
6527 #define _RXF0SIDH_SID9 0x40
6528 #define _RXF0SIDH_SID10 0x80
6530 //==============================================================================
6533 //==============================================================================
6536 extern __at(0x0EE1) __sfr RXF0SIDL
;
6545 unsigned EXIDEN
: 1;
6559 extern __at(0x0EE1) volatile __RXF0SIDLbits_t RXF0SIDLbits
;
6561 #define _RXF0SIDL_EID16 0x01
6562 #define _RXF0SIDL_EID17 0x02
6563 #define _RXF0SIDL_EXIDEN 0x08
6564 #define _RXF0SIDL_SID0 0x20
6565 #define _RXF0SIDL_SID1 0x40
6566 #define _RXF0SIDL_SID2 0x80
6568 //==============================================================================
6571 //==============================================================================
6574 extern __at(0x0EE2) __sfr RXF0EIDH
;
6588 extern __at(0x0EE2) volatile __RXF0EIDHbits_t RXF0EIDHbits
;
6590 #define _RXF0EIDH_EID8 0x01
6591 #define _RXF0EIDH_EID9 0x02
6592 #define _RXF0EIDH_EID10 0x04
6593 #define _RXF0EIDH_EID11 0x08
6594 #define _RXF0EIDH_EID12 0x10
6595 #define _RXF0EIDH_EID13 0x20
6596 #define _RXF0EIDH_EID14 0x40
6597 #define _RXF0EIDH_EID15 0x80
6599 //==============================================================================
6602 //==============================================================================
6605 extern __at(0x0EE3) __sfr RXF0EIDL
;
6619 extern __at(0x0EE3) volatile __RXF0EIDLbits_t RXF0EIDLbits
;
6621 #define _RXF0EIDL_EID0 0x01
6622 #define _RXF0EIDL_EID1 0x02
6623 #define _RXF0EIDL_EID2 0x04
6624 #define _RXF0EIDL_EID3 0x08
6625 #define _RXF0EIDL_EID4 0x10
6626 #define _RXF0EIDL_EID5 0x20
6627 #define _RXF0EIDL_EID6 0x40
6628 #define _RXF0EIDL_EID7 0x80
6630 //==============================================================================
6633 //==============================================================================
6636 extern __at(0x0EE4) __sfr RXF1SIDH
;
6650 extern __at(0x0EE4) volatile __RXF1SIDHbits_t RXF1SIDHbits
;
6652 #define _RXF1SIDH_SID3 0x01
6653 #define _RXF1SIDH_SID4 0x02
6654 #define _RXF1SIDH_SID5 0x04
6655 #define _RXF1SIDH_SID6 0x08
6656 #define _RXF1SIDH_SID7 0x10
6657 #define _RXF1SIDH_SID8 0x20
6658 #define _RXF1SIDH_SID9 0x40
6659 #define _RXF1SIDH_SID10 0x80
6661 //==============================================================================
6664 //==============================================================================
6667 extern __at(0x0EE5) __sfr RXF1SIDL
;
6676 unsigned EXIDEN
: 1;
6690 extern __at(0x0EE5) volatile __RXF1SIDLbits_t RXF1SIDLbits
;
6692 #define _RXF1SIDL_EID16 0x01
6693 #define _RXF1SIDL_EID17 0x02
6694 #define _RXF1SIDL_EXIDEN 0x08
6695 #define _RXF1SIDL_SID0 0x20
6696 #define _RXF1SIDL_SID1 0x40
6697 #define _RXF1SIDL_SID2 0x80
6699 //==============================================================================
6702 //==============================================================================
6705 extern __at(0x0EE6) __sfr RXF1EIDH
;
6719 extern __at(0x0EE6) volatile __RXF1EIDHbits_t RXF1EIDHbits
;
6721 #define _RXF1EIDH_EID8 0x01
6722 #define _RXF1EIDH_EID9 0x02
6723 #define _RXF1EIDH_EID10 0x04
6724 #define _RXF1EIDH_EID11 0x08
6725 #define _RXF1EIDH_EID12 0x10
6726 #define _RXF1EIDH_EID13 0x20
6727 #define _RXF1EIDH_EID14 0x40
6728 #define _RXF1EIDH_EID15 0x80
6730 //==============================================================================
6733 //==============================================================================
6736 extern __at(0x0EE7) __sfr RXF1EIDL
;
6750 extern __at(0x0EE7) volatile __RXF1EIDLbits_t RXF1EIDLbits
;
6752 #define _RXF1EIDL_EID0 0x01
6753 #define _RXF1EIDL_EID1 0x02
6754 #define _RXF1EIDL_EID2 0x04
6755 #define _RXF1EIDL_EID3 0x08
6756 #define _RXF1EIDL_EID4 0x10
6757 #define _RXF1EIDL_EID5 0x20
6758 #define _RXF1EIDL_EID6 0x40
6759 #define _RXF1EIDL_EID7 0x80
6761 //==============================================================================
6764 //==============================================================================
6767 extern __at(0x0EE8) __sfr RXF2SIDH
;
6781 extern __at(0x0EE8) volatile __RXF2SIDHbits_t RXF2SIDHbits
;
6783 #define _RXF2SIDH_SID3 0x01
6784 #define _RXF2SIDH_SID4 0x02
6785 #define _RXF2SIDH_SID5 0x04
6786 #define _RXF2SIDH_SID6 0x08
6787 #define _RXF2SIDH_SID7 0x10
6788 #define _RXF2SIDH_SID8 0x20
6789 #define _RXF2SIDH_SID9 0x40
6790 #define _RXF2SIDH_SID10 0x80
6792 //==============================================================================
6795 //==============================================================================
6798 extern __at(0x0EE9) __sfr RXF2SIDL
;
6807 unsigned EXIDEN
: 1;
6821 extern __at(0x0EE9) volatile __RXF2SIDLbits_t RXF2SIDLbits
;
6823 #define _RXF2SIDL_EID16 0x01
6824 #define _RXF2SIDL_EID17 0x02
6825 #define _RXF2SIDL_EXIDEN 0x08
6826 #define _RXF2SIDL_SID0 0x20
6827 #define _RXF2SIDL_SID1 0x40
6828 #define _RXF2SIDL_SID2 0x80
6830 //==============================================================================
6833 //==============================================================================
6836 extern __at(0x0EEA) __sfr RXF2EIDH
;
6850 extern __at(0x0EEA) volatile __RXF2EIDHbits_t RXF2EIDHbits
;
6852 #define _RXF2EIDH_EID8 0x01
6853 #define _RXF2EIDH_EID9 0x02
6854 #define _RXF2EIDH_EID10 0x04
6855 #define _RXF2EIDH_EID11 0x08
6856 #define _RXF2EIDH_EID12 0x10
6857 #define _RXF2EIDH_EID13 0x20
6858 #define _RXF2EIDH_EID14 0x40
6859 #define _RXF2EIDH_EID15 0x80
6861 //==============================================================================
6864 //==============================================================================
6867 extern __at(0x0EEB) __sfr RXF2EIDL
;
6881 extern __at(0x0EEB) volatile __RXF2EIDLbits_t RXF2EIDLbits
;
6883 #define _RXF2EIDL_EID0 0x01
6884 #define _RXF2EIDL_EID1 0x02
6885 #define _RXF2EIDL_EID2 0x04
6886 #define _RXF2EIDL_EID3 0x08
6887 #define _RXF2EIDL_EID4 0x10
6888 #define _RXF2EIDL_EID5 0x20
6889 #define _RXF2EIDL_EID6 0x40
6890 #define _RXF2EIDL_EID7 0x80
6892 //==============================================================================
6895 //==============================================================================
6898 extern __at(0x0EEC) __sfr RXF3SIDH
;
6912 extern __at(0x0EEC) volatile __RXF3SIDHbits_t RXF3SIDHbits
;
6914 #define _RXF3SIDH_SID3 0x01
6915 #define _RXF3SIDH_SID4 0x02
6916 #define _RXF3SIDH_SID5 0x04
6917 #define _RXF3SIDH_SID6 0x08
6918 #define _RXF3SIDH_SID7 0x10
6919 #define _RXF3SIDH_SID8 0x20
6920 #define _RXF3SIDH_SID9 0x40
6921 #define _RXF3SIDH_SID10 0x80
6923 //==============================================================================
6926 //==============================================================================
6929 extern __at(0x0EED) __sfr RXF3SIDL
;
6938 unsigned EXIDEN
: 1;
6952 extern __at(0x0EED) volatile __RXF3SIDLbits_t RXF3SIDLbits
;
6954 #define _RXF3SIDL_EID16 0x01
6955 #define _RXF3SIDL_EID17 0x02
6956 #define _RXF3SIDL_EXIDEN 0x08
6957 #define _RXF3SIDL_SID0 0x20
6958 #define _RXF3SIDL_SID1 0x40
6959 #define _RXF3SIDL_SID2 0x80
6961 //==============================================================================
6964 //==============================================================================
6967 extern __at(0x0EEE) __sfr RXF3EIDH
;
6981 extern __at(0x0EEE) volatile __RXF3EIDHbits_t RXF3EIDHbits
;
6983 #define _RXF3EIDH_EID8 0x01
6984 #define _RXF3EIDH_EID9 0x02
6985 #define _RXF3EIDH_EID10 0x04
6986 #define _RXF3EIDH_EID11 0x08
6987 #define _RXF3EIDH_EID12 0x10
6988 #define _RXF3EIDH_EID13 0x20
6989 #define _RXF3EIDH_EID14 0x40
6990 #define _RXF3EIDH_EID15 0x80
6992 //==============================================================================
6995 //==============================================================================
6998 extern __at(0x0EEF) __sfr RXF3EIDL
;
7012 extern __at(0x0EEF) volatile __RXF3EIDLbits_t RXF3EIDLbits
;
7014 #define _RXF3EIDL_EID0 0x01
7015 #define _RXF3EIDL_EID1 0x02
7016 #define _RXF3EIDL_EID2 0x04
7017 #define _RXF3EIDL_EID3 0x08
7018 #define _RXF3EIDL_EID4 0x10
7019 #define _RXF3EIDL_EID5 0x20
7020 #define _RXF3EIDL_EID6 0x40
7021 #define _RXF3EIDL_EID7 0x80
7023 //==============================================================================
7026 //==============================================================================
7029 extern __at(0x0EF0) __sfr RXF4SIDH
;
7043 extern __at(0x0EF0) volatile __RXF4SIDHbits_t RXF4SIDHbits
;
7045 #define _RXF4SIDH_SID3 0x01
7046 #define _RXF4SIDH_SID4 0x02
7047 #define _RXF4SIDH_SID5 0x04
7048 #define _RXF4SIDH_SID6 0x08
7049 #define _RXF4SIDH_SID7 0x10
7050 #define _RXF4SIDH_SID8 0x20
7051 #define _RXF4SIDH_SID9 0x40
7052 #define _RXF4SIDH_SID10 0x80
7054 //==============================================================================
7057 //==============================================================================
7060 extern __at(0x0EF1) __sfr RXF4SIDL
;
7069 unsigned EXIDEN
: 1;
7083 extern __at(0x0EF1) volatile __RXF4SIDLbits_t RXF4SIDLbits
;
7085 #define _RXF4SIDL_EID16 0x01
7086 #define _RXF4SIDL_EID17 0x02
7087 #define _RXF4SIDL_EXIDEN 0x08
7088 #define _RXF4SIDL_SID0 0x20
7089 #define _RXF4SIDL_SID1 0x40
7090 #define _RXF4SIDL_SID2 0x80
7092 //==============================================================================
7095 //==============================================================================
7098 extern __at(0x0EF2) __sfr RXF4EIDH
;
7112 extern __at(0x0EF2) volatile __RXF4EIDHbits_t RXF4EIDHbits
;
7114 #define _RXF4EIDH_EID8 0x01
7115 #define _RXF4EIDH_EID9 0x02
7116 #define _RXF4EIDH_EID10 0x04
7117 #define _RXF4EIDH_EID11 0x08
7118 #define _RXF4EIDH_EID12 0x10
7119 #define _RXF4EIDH_EID13 0x20
7120 #define _RXF4EIDH_EID14 0x40
7121 #define _RXF4EIDH_EID15 0x80
7123 //==============================================================================
7126 //==============================================================================
7129 extern __at(0x0EF3) __sfr RXF4EIDL
;
7143 extern __at(0x0EF3) volatile __RXF4EIDLbits_t RXF4EIDLbits
;
7145 #define _RXF4EIDL_EID0 0x01
7146 #define _RXF4EIDL_EID1 0x02
7147 #define _RXF4EIDL_EID2 0x04
7148 #define _RXF4EIDL_EID3 0x08
7149 #define _RXF4EIDL_EID4 0x10
7150 #define _RXF4EIDL_EID5 0x20
7151 #define _RXF4EIDL_EID6 0x40
7152 #define _RXF4EIDL_EID7 0x80
7154 //==============================================================================
7157 //==============================================================================
7160 extern __at(0x0EF4) __sfr RXF5SIDH
;
7174 extern __at(0x0EF4) volatile __RXF5SIDHbits_t RXF5SIDHbits
;
7176 #define _RXF5SIDH_SID3 0x01
7177 #define _RXF5SIDH_SID4 0x02
7178 #define _RXF5SIDH_SID5 0x04
7179 #define _RXF5SIDH_SID6 0x08
7180 #define _RXF5SIDH_SID7 0x10
7181 #define _RXF5SIDH_SID8 0x20
7182 #define _RXF5SIDH_SID9 0x40
7183 #define _RXF5SIDH_SID10 0x80
7185 //==============================================================================
7188 //==============================================================================
7191 extern __at(0x0EF5) __sfr RXF5SIDL
;
7200 unsigned EXIDEN
: 1;
7214 extern __at(0x0EF5) volatile __RXF5SIDLbits_t RXF5SIDLbits
;
7216 #define _RXF5SIDL_EID16 0x01
7217 #define _RXF5SIDL_EID17 0x02
7218 #define _RXF5SIDL_EXIDEN 0x08
7219 #define _RXF5SIDL_SID0 0x20
7220 #define _RXF5SIDL_SID1 0x40
7221 #define _RXF5SIDL_SID2 0x80
7223 //==============================================================================
7226 //==============================================================================
7229 extern __at(0x0EF6) __sfr RXF5EIDH
;
7243 extern __at(0x0EF6) volatile __RXF5EIDHbits_t RXF5EIDHbits
;
7245 #define _RXF5EIDH_EID8 0x01
7246 #define _RXF5EIDH_EID9 0x02
7247 #define _RXF5EIDH_EID10 0x04
7248 #define _RXF5EIDH_EID11 0x08
7249 #define _RXF5EIDH_EID12 0x10
7250 #define _RXF5EIDH_EID13 0x20
7251 #define _RXF5EIDH_EID14 0x40
7252 #define _RXF5EIDH_EID15 0x80
7254 //==============================================================================
7257 //==============================================================================
7260 extern __at(0x0EF7) __sfr RXF5EIDL
;
7274 extern __at(0x0EF7) volatile __RXF5EIDLbits_t RXF5EIDLbits
;
7276 #define _RXF5EIDL_EID0 0x01
7277 #define _RXF5EIDL_EID1 0x02
7278 #define _RXF5EIDL_EID2 0x04
7279 #define _RXF5EIDL_EID3 0x08
7280 #define _RXF5EIDL_EID4 0x10
7281 #define _RXF5EIDL_EID5 0x20
7282 #define _RXF5EIDL_EID6 0x40
7283 #define _RXF5EIDL_EID7 0x80
7285 //==============================================================================
7288 //==============================================================================
7291 extern __at(0x0EF8) __sfr RXM0SIDH
;
7305 extern __at(0x0EF8) volatile __RXM0SIDHbits_t RXM0SIDHbits
;
7307 #define _RXM0SIDH_SID3 0x01
7308 #define _RXM0SIDH_SID4 0x02
7309 #define _RXM0SIDH_SID5 0x04
7310 #define _RXM0SIDH_SID6 0x08
7311 #define _RXM0SIDH_SID7 0x10
7312 #define _RXM0SIDH_SID8 0x20
7313 #define _RXM0SIDH_SID9 0x40
7314 #define _RXM0SIDH_SID10 0x80
7316 //==============================================================================
7319 //==============================================================================
7322 extern __at(0x0EF9) __sfr RXM0SIDL
;
7331 unsigned EXIDEN
: 1;
7345 extern __at(0x0EF9) volatile __RXM0SIDLbits_t RXM0SIDLbits
;
7347 #define _RXM0SIDL_EID16 0x01
7348 #define _RXM0SIDL_EID17 0x02
7349 #define _RXM0SIDL_EXIDEN 0x08
7350 #define _RXM0SIDL_SID0 0x20
7351 #define _RXM0SIDL_SID1 0x40
7352 #define _RXM0SIDL_SID2 0x80
7354 //==============================================================================
7357 //==============================================================================
7360 extern __at(0x0EFA) __sfr RXM0EIDH
;
7374 extern __at(0x0EFA) volatile __RXM0EIDHbits_t RXM0EIDHbits
;
7376 #define _RXM0EIDH_EID8 0x01
7377 #define _RXM0EIDH_EID9 0x02
7378 #define _RXM0EIDH_EID10 0x04
7379 #define _RXM0EIDH_EID11 0x08
7380 #define _RXM0EIDH_EID12 0x10
7381 #define _RXM0EIDH_EID13 0x20
7382 #define _RXM0EIDH_EID14 0x40
7383 #define _RXM0EIDH_EID15 0x80
7385 //==============================================================================
7388 //==============================================================================
7391 extern __at(0x0EFB) __sfr RXM0EIDL
;
7405 extern __at(0x0EFB) volatile __RXM0EIDLbits_t RXM0EIDLbits
;
7407 #define _RXM0EIDL_EID0 0x01
7408 #define _RXM0EIDL_EID1 0x02
7409 #define _RXM0EIDL_EID2 0x04
7410 #define _RXM0EIDL_EID3 0x08
7411 #define _RXM0EIDL_EID4 0x10
7412 #define _RXM0EIDL_EID5 0x20
7413 #define _RXM0EIDL_EID6 0x40
7414 #define _RXM0EIDL_EID7 0x80
7416 //==============================================================================
7419 //==============================================================================
7422 extern __at(0x0EFC) __sfr RXM1SIDH
;
7436 extern __at(0x0EFC) volatile __RXM1SIDHbits_t RXM1SIDHbits
;
7438 #define _RXM1SIDH_SID3 0x01
7439 #define _RXM1SIDH_SID4 0x02
7440 #define _RXM1SIDH_SID5 0x04
7441 #define _RXM1SIDH_SID6 0x08
7442 #define _RXM1SIDH_SID7 0x10
7443 #define _RXM1SIDH_SID8 0x20
7444 #define _RXM1SIDH_SID9 0x40
7445 #define _RXM1SIDH_SID10 0x80
7447 //==============================================================================
7450 //==============================================================================
7453 extern __at(0x0EFD) __sfr RXM1SIDL
;
7462 unsigned EXIDEN
: 1;
7476 extern __at(0x0EFD) volatile __RXM1SIDLbits_t RXM1SIDLbits
;
7478 #define _RXM1SIDL_EID16 0x01
7479 #define _RXM1SIDL_EID17 0x02
7480 #define _RXM1SIDL_EXIDEN 0x08
7481 #define _RXM1SIDL_SID0 0x20
7482 #define _RXM1SIDL_SID1 0x40
7483 #define _RXM1SIDL_SID2 0x80
7485 //==============================================================================
7488 //==============================================================================
7491 extern __at(0x0EFE) __sfr RXM1EIDH
;
7505 extern __at(0x0EFE) volatile __RXM1EIDHbits_t RXM1EIDHbits
;
7507 #define _RXM1EIDH_EID8 0x01
7508 #define _RXM1EIDH_EID9 0x02
7509 #define _RXM1EIDH_EID10 0x04
7510 #define _RXM1EIDH_EID11 0x08
7511 #define _RXM1EIDH_EID12 0x10
7512 #define _RXM1EIDH_EID13 0x20
7513 #define _RXM1EIDH_EID14 0x40
7514 #define _RXM1EIDH_EID15 0x80
7516 //==============================================================================
7519 //==============================================================================
7522 extern __at(0x0EFF) __sfr RXM1EIDL
;
7536 extern __at(0x0EFF) volatile __RXM1EIDLbits_t RXM1EIDLbits
;
7538 #define _RXM1EIDL_EID0 0x01
7539 #define _RXM1EIDL_EID1 0x02
7540 #define _RXM1EIDL_EID2 0x04
7541 #define _RXM1EIDL_EID3 0x08
7542 #define _RXM1EIDL_EID4 0x10
7543 #define _RXM1EIDL_EID5 0x20
7544 #define _RXM1EIDL_EID6 0x40
7545 #define _RXM1EIDL_EID7 0x80
7547 //==============================================================================
7550 //==============================================================================
7553 extern __at(0x0F00) __sfr TXB2CON
;
7559 unsigned TXPRI0
: 1;
7560 unsigned TXPRI1
: 1;
7564 unsigned TXLARB
: 1;
7576 extern __at(0x0F00) volatile __TXB2CONbits_t TXB2CONbits
;
7578 #define _TXB2CON_TXPRI0 0x01
7579 #define _TXB2CON_TXPRI1 0x02
7580 #define _TXB2CON_TXREQ 0x08
7581 #define _TXB2CON_TXERR 0x10
7582 #define _TXB2CON_TXLARB 0x20
7583 #define _TXB2CON_TXABT 0x40
7584 #define _TXB2CON_TXBIF 0x80
7586 //==============================================================================
7589 //==============================================================================
7592 extern __at(0x0F01) __sfr TXB2SIDH
;
7606 extern __at(0x0F01) volatile __TXB2SIDHbits_t TXB2SIDHbits
;
7608 #define _TXB2SIDH_SID3 0x01
7609 #define _TXB2SIDH_SID4 0x02
7610 #define _TXB2SIDH_SID5 0x04
7611 #define _TXB2SIDH_SID6 0x08
7612 #define _TXB2SIDH_SID7 0x10
7613 #define _TXB2SIDH_SID8 0x20
7614 #define _TXB2SIDH_SID9 0x40
7615 #define _TXB2SIDH_SID10 0x80
7617 //==============================================================================
7620 //==============================================================================
7623 extern __at(0x0F02) __sfr TXB2SIDL
;
7646 extern __at(0x0F02) volatile __TXB2SIDLbits_t TXB2SIDLbits
;
7648 #define _TXB2SIDL_EID16 0x01
7649 #define _TXB2SIDL_EID17 0x02
7650 #define _TXB2SIDL_EXIDE 0x08
7651 #define _TXB2SIDL_SRR 0x10
7652 #define _TXB2SIDL_SID0 0x20
7653 #define _TXB2SIDL_SID1 0x40
7654 #define _TXB2SIDL_SID2 0x80
7656 //==============================================================================
7659 //==============================================================================
7662 extern __at(0x0F03) __sfr TXB2EIDH
;
7676 extern __at(0x0F03) volatile __TXB2EIDHbits_t TXB2EIDHbits
;
7678 #define _TXB2EIDH_EID8 0x01
7679 #define _TXB2EIDH_EID9 0x02
7680 #define _TXB2EIDH_EID10 0x04
7681 #define _TXB2EIDH_EID11 0x08
7682 #define _TXB2EIDH_EID12 0x10
7683 #define _TXB2EIDH_EID13 0x20
7684 #define _TXB2EIDH_EID14 0x40
7685 #define _TXB2EIDH_EID15 0x80
7687 //==============================================================================
7690 //==============================================================================
7693 extern __at(0x0F04) __sfr TXB2EIDL
;
7707 extern __at(0x0F04) volatile __TXB2EIDLbits_t TXB2EIDLbits
;
7709 #define _TXB2EIDL_EID0 0x01
7710 #define _TXB2EIDL_EID1 0x02
7711 #define _TXB2EIDL_EID2 0x04
7712 #define _TXB2EIDL_EID3 0x08
7713 #define _TXB2EIDL_EID4 0x10
7714 #define _TXB2EIDL_EID5 0x20
7715 #define _TXB2EIDL_EID6 0x40
7716 #define _TXB2EIDL_EID7 0x80
7718 //==============================================================================
7721 //==============================================================================
7724 extern __at(0x0F05) __sfr TXB2DLC
;
7747 extern __at(0x0F05) volatile __TXB2DLCbits_t TXB2DLCbits
;
7749 #define _TXB2DLC_DLC0 0x01
7750 #define _TXB2DLC_DLC1 0x02
7751 #define _TXB2DLC_DLC2 0x04
7752 #define _TXB2DLC_DLC3 0x08
7753 #define _TXB2DLC_TXRTR 0x40
7755 //==============================================================================
7758 //==============================================================================
7761 extern __at(0x0F06) __sfr TXB2D0
;
7765 unsigned TXB2D00
: 1;
7766 unsigned TXB2D01
: 1;
7767 unsigned TXB2D02
: 1;
7768 unsigned TXB2D03
: 1;
7769 unsigned TXB2D04
: 1;
7770 unsigned TXB2D05
: 1;
7771 unsigned TXB2D06
: 1;
7772 unsigned TXB2D07
: 1;
7775 extern __at(0x0F06) volatile __TXB2D0bits_t TXB2D0bits
;
7777 #define _TXB2D00 0x01
7778 #define _TXB2D01 0x02
7779 #define _TXB2D02 0x04
7780 #define _TXB2D03 0x08
7781 #define _TXB2D04 0x10
7782 #define _TXB2D05 0x20
7783 #define _TXB2D06 0x40
7784 #define _TXB2D07 0x80
7786 //==============================================================================
7789 //==============================================================================
7792 extern __at(0x0F07) __sfr TXB2D1
;
7796 unsigned TXB2D10
: 1;
7797 unsigned TXB2D11
: 1;
7798 unsigned TXB2D12
: 1;
7799 unsigned TXB2D13
: 1;
7800 unsigned TXB2D14
: 1;
7801 unsigned TXB2D15
: 1;
7802 unsigned TXB2D16
: 1;
7803 unsigned TXB2D17
: 1;
7806 extern __at(0x0F07) volatile __TXB2D1bits_t TXB2D1bits
;
7808 #define _TXB2D10 0x01
7809 #define _TXB2D11 0x02
7810 #define _TXB2D12 0x04
7811 #define _TXB2D13 0x08
7812 #define _TXB2D14 0x10
7813 #define _TXB2D15 0x20
7814 #define _TXB2D16 0x40
7815 #define _TXB2D17 0x80
7817 //==============================================================================
7820 //==============================================================================
7823 extern __at(0x0F08) __sfr TXB2D2
;
7827 unsigned TXB2D20
: 1;
7828 unsigned TXB2D21
: 1;
7829 unsigned TXB2D22
: 1;
7830 unsigned TXB2D23
: 1;
7831 unsigned TXB2D24
: 1;
7832 unsigned TXB2D25
: 1;
7833 unsigned TXB2D26
: 1;
7834 unsigned TXB2D27
: 1;
7837 extern __at(0x0F08) volatile __TXB2D2bits_t TXB2D2bits
;
7839 #define _TXB2D20 0x01
7840 #define _TXB2D21 0x02
7841 #define _TXB2D22 0x04
7842 #define _TXB2D23 0x08
7843 #define _TXB2D24 0x10
7844 #define _TXB2D25 0x20
7845 #define _TXB2D26 0x40
7846 #define _TXB2D27 0x80
7848 //==============================================================================
7851 //==============================================================================
7854 extern __at(0x0F09) __sfr TXB2D3
;
7858 unsigned TXB2D30
: 1;
7859 unsigned TXB2D31
: 1;
7860 unsigned TXB2D32
: 1;
7861 unsigned TXB2D33
: 1;
7862 unsigned TXB2D34
: 1;
7863 unsigned TXB2D35
: 1;
7864 unsigned TXB2D36
: 1;
7865 unsigned TXB2D37
: 1;
7868 extern __at(0x0F09) volatile __TXB2D3bits_t TXB2D3bits
;
7870 #define _TXB2D30 0x01
7871 #define _TXB2D31 0x02
7872 #define _TXB2D32 0x04
7873 #define _TXB2D33 0x08
7874 #define _TXB2D34 0x10
7875 #define _TXB2D35 0x20
7876 #define _TXB2D36 0x40
7877 #define _TXB2D37 0x80
7879 //==============================================================================
7882 //==============================================================================
7885 extern __at(0x0F0A) __sfr TXB2D4
;
7889 unsigned TXB2D40
: 1;
7890 unsigned TXB2D41
: 1;
7891 unsigned TXB2D42
: 1;
7892 unsigned TXB2D43
: 1;
7893 unsigned TXB2D44
: 1;
7894 unsigned TXB2D45
: 1;
7895 unsigned TXB2D46
: 1;
7896 unsigned TXB2D47
: 1;
7899 extern __at(0x0F0A) volatile __TXB2D4bits_t TXB2D4bits
;
7901 #define _TXB2D40 0x01
7902 #define _TXB2D41 0x02
7903 #define _TXB2D42 0x04
7904 #define _TXB2D43 0x08
7905 #define _TXB2D44 0x10
7906 #define _TXB2D45 0x20
7907 #define _TXB2D46 0x40
7908 #define _TXB2D47 0x80
7910 //==============================================================================
7913 //==============================================================================
7916 extern __at(0x0F0B) __sfr TXB2D5
;
7920 unsigned TXB2D50
: 1;
7921 unsigned TXB2D51
: 1;
7922 unsigned TXB2D52
: 1;
7923 unsigned TXB2D53
: 1;
7924 unsigned TXB2D54
: 1;
7925 unsigned TXB2D55
: 1;
7926 unsigned TXB2D56
: 1;
7927 unsigned TXB2D57
: 1;
7930 extern __at(0x0F0B) volatile __TXB2D5bits_t TXB2D5bits
;
7932 #define _TXB2D50 0x01
7933 #define _TXB2D51 0x02
7934 #define _TXB2D52 0x04
7935 #define _TXB2D53 0x08
7936 #define _TXB2D54 0x10
7937 #define _TXB2D55 0x20
7938 #define _TXB2D56 0x40
7939 #define _TXB2D57 0x80
7941 //==============================================================================
7944 //==============================================================================
7947 extern __at(0x0F0C) __sfr TXB2D6
;
7951 unsigned TXB2D60
: 1;
7952 unsigned TXB2D61
: 1;
7953 unsigned TXB2D62
: 1;
7954 unsigned TXB2D63
: 1;
7955 unsigned TXB2D64
: 1;
7956 unsigned TXB2D65
: 1;
7957 unsigned TXB2D66
: 1;
7958 unsigned TXB2D67
: 1;
7961 extern __at(0x0F0C) volatile __TXB2D6bits_t TXB2D6bits
;
7963 #define _TXB2D60 0x01
7964 #define _TXB2D61 0x02
7965 #define _TXB2D62 0x04
7966 #define _TXB2D63 0x08
7967 #define _TXB2D64 0x10
7968 #define _TXB2D65 0x20
7969 #define _TXB2D66 0x40
7970 #define _TXB2D67 0x80
7972 //==============================================================================
7975 //==============================================================================
7978 extern __at(0x0F0D) __sfr TXB2D7
;
7982 unsigned TXB2D70
: 1;
7983 unsigned TXB2D71
: 1;
7984 unsigned TXB2D72
: 1;
7985 unsigned TXB2D73
: 1;
7986 unsigned TXB2D74
: 1;
7987 unsigned TXB2D75
: 1;
7988 unsigned TXB2D76
: 1;
7989 unsigned TXB2D77
: 1;
7992 extern __at(0x0F0D) volatile __TXB2D7bits_t TXB2D7bits
;
7994 #define _TXB2D70 0x01
7995 #define _TXB2D71 0x02
7996 #define _TXB2D72 0x04
7997 #define _TXB2D73 0x08
7998 #define _TXB2D74 0x10
7999 #define _TXB2D75 0x20
8000 #define _TXB2D76 0x40
8001 #define _TXB2D77 0x80
8003 //==============================================================================
8006 //==============================================================================
8009 extern __at(0x0F0E) __sfr CANSTAT_RO3
;
8015 unsigned EICODE0
: 1;
8016 unsigned EICODE1_ICODE0
: 1;
8017 unsigned EICODE2_ICODE1
: 1;
8018 unsigned EICODE3_ICODE2
: 1;
8019 unsigned EICODE4
: 1;
8020 unsigned OPMODE0
: 1;
8021 unsigned OPMODE1
: 1;
8022 unsigned OPMODE2
: 1;
8028 unsigned EICODE1
: 1;
8029 unsigned EICODE2
: 1;
8030 unsigned EICODE3
: 1;
8040 unsigned ICODE0
: 1;
8041 unsigned ICODE1
: 1;
8042 unsigned ICODE2
: 1;
8051 unsigned EICODE
: 5;
8065 unsigned OPMODE
: 3;
8067 } __CANSTAT_RO3bits_t
;
8069 extern __at(0x0F0E) volatile __CANSTAT_RO3bits_t CANSTAT_RO3bits
;
8071 #define _CANSTAT_RO3_EICODE0 0x01
8072 #define _CANSTAT_RO3_EICODE1_ICODE0 0x02
8073 #define _CANSTAT_RO3_EICODE1 0x02
8074 #define _CANSTAT_RO3_ICODE0 0x02
8075 #define _CANSTAT_RO3_EICODE2_ICODE1 0x04
8076 #define _CANSTAT_RO3_EICODE2 0x04
8077 #define _CANSTAT_RO3_ICODE1 0x04
8078 #define _CANSTAT_RO3_EICODE3_ICODE2 0x08
8079 #define _CANSTAT_RO3_EICODE3 0x08
8080 #define _CANSTAT_RO3_ICODE2 0x08
8081 #define _CANSTAT_RO3_EICODE4 0x10
8082 #define _CANSTAT_RO3_OPMODE0 0x20
8083 #define _CANSTAT_RO3_OPMODE1 0x40
8084 #define _CANSTAT_RO3_OPMODE2 0x80
8086 //==============================================================================
8089 //==============================================================================
8092 extern __at(0x0F0F) __sfr CANCON_RO3
;
8099 unsigned WIN0_FP1
: 1;
8100 unsigned WIN1_FP2
: 1;
8101 unsigned WIN2_FP3
: 1;
8144 } __CANCON_RO3bits_t
;
8146 extern __at(0x0F0F) volatile __CANCON_RO3bits_t CANCON_RO3bits
;
8148 #define _CANCON_RO3_FP0 0x01
8149 #define _CANCON_RO3_WIN0_FP1 0x02
8150 #define _CANCON_RO3_WIN0 0x02
8151 #define _CANCON_RO3_FP1 0x02
8152 #define _CANCON_RO3_WIN1_FP2 0x04
8153 #define _CANCON_RO3_WIN1 0x04
8154 #define _CANCON_RO3_FP2 0x04
8155 #define _CANCON_RO3_WIN2_FP3 0x08
8156 #define _CANCON_RO3_WIN2 0x08
8157 #define _CANCON_RO3_FP3 0x08
8158 #define _CANCON_RO3_ABAT 0x10
8160 //==============================================================================
8163 //==============================================================================
8166 extern __at(0x0F10) __sfr TXB1CON
;
8172 unsigned TXPRI0
: 1;
8173 unsigned TXPRI1
: 1;
8177 unsigned TXLARB
: 1;
8189 extern __at(0x0F10) volatile __TXB1CONbits_t TXB1CONbits
;
8191 #define _TXB1CON_TXPRI0 0x01
8192 #define _TXB1CON_TXPRI1 0x02
8193 #define _TXB1CON_TXREQ 0x08
8194 #define _TXB1CON_TXERR 0x10
8195 #define _TXB1CON_TXLARB 0x20
8196 #define _TXB1CON_TXABT 0x40
8197 #define _TXB1CON_TXBIF 0x80
8199 //==============================================================================
8202 //==============================================================================
8205 extern __at(0x0F11) __sfr TXB1SIDH
;
8219 extern __at(0x0F11) volatile __TXB1SIDHbits_t TXB1SIDHbits
;
8221 #define _TXB1SIDH_SID3 0x01
8222 #define _TXB1SIDH_SID4 0x02
8223 #define _TXB1SIDH_SID5 0x04
8224 #define _TXB1SIDH_SID6 0x08
8225 #define _TXB1SIDH_SID7 0x10
8226 #define _TXB1SIDH_SID8 0x20
8227 #define _TXB1SIDH_SID9 0x40
8228 #define _TXB1SIDH_SID10 0x80
8230 //==============================================================================
8233 //==============================================================================
8236 extern __at(0x0F12) __sfr TXB1SIDL
;
8259 extern __at(0x0F12) volatile __TXB1SIDLbits_t TXB1SIDLbits
;
8261 #define _TXB1SIDL_EID16 0x01
8262 #define _TXB1SIDL_EID17 0x02
8263 #define _TXB1SIDL_EXIDE 0x08
8264 #define _TXB1SIDL_SRR 0x10
8265 #define _TXB1SIDL_SID0 0x20
8266 #define _TXB1SIDL_SID1 0x40
8267 #define _TXB1SIDL_SID2 0x80
8269 //==============================================================================
8272 //==============================================================================
8275 extern __at(0x0F13) __sfr TXB1EIDH
;
8289 extern __at(0x0F13) volatile __TXB1EIDHbits_t TXB1EIDHbits
;
8291 #define _TXB1EIDH_EID8 0x01
8292 #define _TXB1EIDH_EID9 0x02
8293 #define _TXB1EIDH_EID10 0x04
8294 #define _TXB1EIDH_EID11 0x08
8295 #define _TXB1EIDH_EID12 0x10
8296 #define _TXB1EIDH_EID13 0x20
8297 #define _TXB1EIDH_EID14 0x40
8298 #define _TXB1EIDH_EID15 0x80
8300 //==============================================================================
8303 //==============================================================================
8306 extern __at(0x0F14) __sfr TXB1EIDL
;
8320 extern __at(0x0F14) volatile __TXB1EIDLbits_t TXB1EIDLbits
;
8322 #define _TXB1EIDL_EID0 0x01
8323 #define _TXB1EIDL_EID1 0x02
8324 #define _TXB1EIDL_EID2 0x04
8325 #define _TXB1EIDL_EID3 0x08
8326 #define _TXB1EIDL_EID4 0x10
8327 #define _TXB1EIDL_EID5 0x20
8328 #define _TXB1EIDL_EID6 0x40
8329 #define _TXB1EIDL_EID7 0x80
8331 //==============================================================================
8334 //==============================================================================
8337 extern __at(0x0F15) __sfr TXB1DLC
;
8360 extern __at(0x0F15) volatile __TXB1DLCbits_t TXB1DLCbits
;
8362 #define _TXB1DLC_DLC0 0x01
8363 #define _TXB1DLC_DLC1 0x02
8364 #define _TXB1DLC_DLC2 0x04
8365 #define _TXB1DLC_DLC3 0x08
8366 #define _TXB1DLC_TXRTR 0x40
8368 //==============================================================================
8371 //==============================================================================
8374 extern __at(0x0F16) __sfr TXB1D0
;
8378 unsigned TXB1D00
: 1;
8379 unsigned TXB1D01
: 1;
8380 unsigned TXB1D02
: 1;
8381 unsigned TXB1D03
: 1;
8382 unsigned TXB1D04
: 1;
8383 unsigned TXB1D05
: 1;
8384 unsigned TXB1D06
: 1;
8385 unsigned TXB1D07
: 1;
8388 extern __at(0x0F16) volatile __TXB1D0bits_t TXB1D0bits
;
8390 #define _TXB1D00 0x01
8391 #define _TXB1D01 0x02
8392 #define _TXB1D02 0x04
8393 #define _TXB1D03 0x08
8394 #define _TXB1D04 0x10
8395 #define _TXB1D05 0x20
8396 #define _TXB1D06 0x40
8397 #define _TXB1D07 0x80
8399 //==============================================================================
8402 //==============================================================================
8405 extern __at(0x0F17) __sfr TXB1D1
;
8409 unsigned TXB1D10
: 1;
8410 unsigned TXB1D11
: 1;
8411 unsigned TXB1D12
: 1;
8412 unsigned TXB1D13
: 1;
8413 unsigned TXB1D14
: 1;
8414 unsigned TXB1D15
: 1;
8415 unsigned TXB1D16
: 1;
8416 unsigned TXB1D17
: 1;
8419 extern __at(0x0F17) volatile __TXB1D1bits_t TXB1D1bits
;
8421 #define _TXB1D10 0x01
8422 #define _TXB1D11 0x02
8423 #define _TXB1D12 0x04
8424 #define _TXB1D13 0x08
8425 #define _TXB1D14 0x10
8426 #define _TXB1D15 0x20
8427 #define _TXB1D16 0x40
8428 #define _TXB1D17 0x80
8430 //==============================================================================
8433 //==============================================================================
8436 extern __at(0x0F18) __sfr TXB1D2
;
8440 unsigned TXB1D20
: 1;
8441 unsigned TXB1D21
: 1;
8442 unsigned TXB1D22
: 1;
8443 unsigned TXB1D23
: 1;
8444 unsigned TXB1D24
: 1;
8445 unsigned TXB1D25
: 1;
8446 unsigned TXB1D26
: 1;
8447 unsigned TXB1D27
: 1;
8450 extern __at(0x0F18) volatile __TXB1D2bits_t TXB1D2bits
;
8452 #define _TXB1D20 0x01
8453 #define _TXB1D21 0x02
8454 #define _TXB1D22 0x04
8455 #define _TXB1D23 0x08
8456 #define _TXB1D24 0x10
8457 #define _TXB1D25 0x20
8458 #define _TXB1D26 0x40
8459 #define _TXB1D27 0x80
8461 //==============================================================================
8464 //==============================================================================
8467 extern __at(0x0F19) __sfr TXB1D3
;
8471 unsigned TXB1D30
: 1;
8472 unsigned TXB1D31
: 1;
8473 unsigned TXB1D32
: 1;
8474 unsigned TXB1D33
: 1;
8475 unsigned TXB1D34
: 1;
8476 unsigned TXB1D35
: 1;
8477 unsigned TXB1D36
: 1;
8478 unsigned TXB1D37
: 1;
8481 extern __at(0x0F19) volatile __TXB1D3bits_t TXB1D3bits
;
8483 #define _TXB1D30 0x01
8484 #define _TXB1D31 0x02
8485 #define _TXB1D32 0x04
8486 #define _TXB1D33 0x08
8487 #define _TXB1D34 0x10
8488 #define _TXB1D35 0x20
8489 #define _TXB1D36 0x40
8490 #define _TXB1D37 0x80
8492 //==============================================================================
8495 //==============================================================================
8498 extern __at(0x0F1A) __sfr TXB1D4
;
8502 unsigned TXB1D40
: 1;
8503 unsigned TXB1D41
: 1;
8504 unsigned TXB1D42
: 1;
8505 unsigned TXB1D43
: 1;
8506 unsigned TXB1D44
: 1;
8507 unsigned TXB1D45
: 1;
8508 unsigned TXB1D46
: 1;
8509 unsigned TXB1D47
: 1;
8512 extern __at(0x0F1A) volatile __TXB1D4bits_t TXB1D4bits
;
8514 #define _TXB1D40 0x01
8515 #define _TXB1D41 0x02
8516 #define _TXB1D42 0x04
8517 #define _TXB1D43 0x08
8518 #define _TXB1D44 0x10
8519 #define _TXB1D45 0x20
8520 #define _TXB1D46 0x40
8521 #define _TXB1D47 0x80
8523 //==============================================================================
8526 //==============================================================================
8529 extern __at(0x0F1B) __sfr TXB1D5
;
8533 unsigned TXB1D50
: 1;
8534 unsigned TXB1D51
: 1;
8535 unsigned TXB1D52
: 1;
8536 unsigned TXB1D53
: 1;
8537 unsigned TXB1D54
: 1;
8538 unsigned TXB1D55
: 1;
8539 unsigned TXB1D56
: 1;
8540 unsigned TXB1D57
: 1;
8543 extern __at(0x0F1B) volatile __TXB1D5bits_t TXB1D5bits
;
8545 #define _TXB1D50 0x01
8546 #define _TXB1D51 0x02
8547 #define _TXB1D52 0x04
8548 #define _TXB1D53 0x08
8549 #define _TXB1D54 0x10
8550 #define _TXB1D55 0x20
8551 #define _TXB1D56 0x40
8552 #define _TXB1D57 0x80
8554 //==============================================================================
8557 //==============================================================================
8560 extern __at(0x0F1C) __sfr TXB1D6
;
8564 unsigned TXB1D60
: 1;
8565 unsigned TXB1D61
: 1;
8566 unsigned TXB1D62
: 1;
8567 unsigned TXB1D63
: 1;
8568 unsigned TXB1D64
: 1;
8569 unsigned TXB1D65
: 1;
8570 unsigned TXB1D66
: 1;
8571 unsigned TXB1D67
: 1;
8574 extern __at(0x0F1C) volatile __TXB1D6bits_t TXB1D6bits
;
8576 #define _TXB1D60 0x01
8577 #define _TXB1D61 0x02
8578 #define _TXB1D62 0x04
8579 #define _TXB1D63 0x08
8580 #define _TXB1D64 0x10
8581 #define _TXB1D65 0x20
8582 #define _TXB1D66 0x40
8583 #define _TXB1D67 0x80
8585 //==============================================================================
8588 //==============================================================================
8591 extern __at(0x0F1D) __sfr TXB1D7
;
8595 unsigned TXB1D70
: 1;
8596 unsigned TXB1D71
: 1;
8597 unsigned TXB1D72
: 1;
8598 unsigned TXB1D73
: 1;
8599 unsigned TXB1D74
: 1;
8600 unsigned TXB1D75
: 1;
8601 unsigned TXB1D76
: 1;
8602 unsigned TXB1D77
: 1;
8605 extern __at(0x0F1D) volatile __TXB1D7bits_t TXB1D7bits
;
8607 #define _TXB1D70 0x01
8608 #define _TXB1D71 0x02
8609 #define _TXB1D72 0x04
8610 #define _TXB1D73 0x08
8611 #define _TXB1D74 0x10
8612 #define _TXB1D75 0x20
8613 #define _TXB1D76 0x40
8614 #define _TXB1D77 0x80
8616 //==============================================================================
8619 //==============================================================================
8622 extern __at(0x0F1E) __sfr CANSTAT_RO2
;
8628 unsigned EICODE0
: 1;
8629 unsigned EICODE1_ICODE0
: 1;
8630 unsigned EICODE2_ICODE1
: 1;
8631 unsigned EICODE3_ICODE2
: 1;
8632 unsigned EICODE4
: 1;
8633 unsigned OPMODE0
: 1;
8634 unsigned OPMODE1
: 1;
8635 unsigned OPMODE2
: 1;
8641 unsigned EICODE1
: 1;
8642 unsigned EICODE2
: 1;
8643 unsigned EICODE3
: 1;
8653 unsigned ICODE20
: 1;
8654 unsigned ICODE21
: 1;
8655 unsigned ICODE2
: 1;
8664 unsigned EICODE
: 5;
8671 unsigned OPMODE
: 3;
8673 } __CANSTAT_RO2bits_t
;
8675 extern __at(0x0F1E) volatile __CANSTAT_RO2bits_t CANSTAT_RO2bits
;
8677 #define _CANSTAT_RO2_EICODE0 0x01
8678 #define _CANSTAT_RO2_EICODE1_ICODE0 0x02
8679 #define _CANSTAT_RO2_EICODE1 0x02
8680 #define _CANSTAT_RO2_ICODE20 0x02
8681 #define _CANSTAT_RO2_EICODE2_ICODE1 0x04
8682 #define _CANSTAT_RO2_EICODE2 0x04
8683 #define _CANSTAT_RO2_ICODE21 0x04
8684 #define _CANSTAT_RO2_EICODE3_ICODE2 0x08
8685 #define _CANSTAT_RO2_EICODE3 0x08
8686 #define _CANSTAT_RO2_ICODE2 0x08
8687 #define _CANSTAT_RO2_EICODE4 0x10
8688 #define _CANSTAT_RO2_OPMODE0 0x20
8689 #define _CANSTAT_RO2_OPMODE1 0x40
8690 #define _CANSTAT_RO2_OPMODE2 0x80
8692 //==============================================================================
8695 //==============================================================================
8698 extern __at(0x0F1F) __sfr CANCON_RO2
;
8705 unsigned WIN0_FP1
: 1;
8706 unsigned WIN1_FP2
: 1;
8707 unsigned WIN2_FP3
: 1;
8750 } __CANCON_RO2bits_t
;
8752 extern __at(0x0F1F) volatile __CANCON_RO2bits_t CANCON_RO2bits
;
8754 #define _CANCON_RO2_FP0 0x01
8755 #define _CANCON_RO2_WIN0_FP1 0x02
8756 #define _CANCON_RO2_WIN0 0x02
8757 #define _CANCON_RO2_FP1 0x02
8758 #define _CANCON_RO2_WIN1_FP2 0x04
8759 #define _CANCON_RO2_WIN1 0x04
8760 #define _CANCON_RO2_FP2 0x04
8761 #define _CANCON_RO2_WIN2_FP3 0x08
8762 #define _CANCON_RO2_WIN2 0x08
8763 #define _CANCON_RO2_FP3 0x08
8764 #define _CANCON_RO2_ABAT 0x10
8766 //==============================================================================
8769 //==============================================================================
8772 extern __at(0x0F20) __sfr TXB0CON
;
8778 unsigned TXPRI0
: 1;
8779 unsigned TXPRI1
: 1;
8783 unsigned TXLARB
: 1;
8795 extern __at(0x0F20) volatile __TXB0CONbits_t TXB0CONbits
;
8797 #define _TXB0CON_TXPRI0 0x01
8798 #define _TXB0CON_TXPRI1 0x02
8799 #define _TXB0CON_TXREQ 0x08
8800 #define _TXB0CON_TXERR 0x10
8801 #define _TXB0CON_TXLARB 0x20
8802 #define _TXB0CON_TXABT 0x40
8803 #define _TXB0CON_TXBIF 0x80
8805 //==============================================================================
8808 //==============================================================================
8811 extern __at(0x0F21) __sfr TXB0SIDH
;
8825 extern __at(0x0F21) volatile __TXB0SIDHbits_t TXB0SIDHbits
;
8827 #define _TXB0SIDH_SID3 0x01
8828 #define _TXB0SIDH_SID4 0x02
8829 #define _TXB0SIDH_SID5 0x04
8830 #define _TXB0SIDH_SID6 0x08
8831 #define _TXB0SIDH_SID7 0x10
8832 #define _TXB0SIDH_SID8 0x20
8833 #define _TXB0SIDH_SID9 0x40
8834 #define _TXB0SIDH_SID10 0x80
8836 //==============================================================================
8839 //==============================================================================
8842 extern __at(0x0F22) __sfr TXB0SIDL
;
8865 extern __at(0x0F22) volatile __TXB0SIDLbits_t TXB0SIDLbits
;
8867 #define _TXB0SIDL_EID16 0x01
8868 #define _TXB0SIDL_EID17 0x02
8869 #define _TXB0SIDL_EXIDE 0x08
8870 #define _TXB0SIDL_SRR 0x10
8871 #define _TXB0SIDL_SID0 0x20
8872 #define _TXB0SIDL_SID1 0x40
8873 #define _TXB0SIDL_SID2 0x80
8875 //==============================================================================
8878 //==============================================================================
8881 extern __at(0x0F23) __sfr TXB0EIDH
;
8895 extern __at(0x0F23) volatile __TXB0EIDHbits_t TXB0EIDHbits
;
8897 #define _TXB0EIDH_EID8 0x01
8898 #define _TXB0EIDH_EID9 0x02
8899 #define _TXB0EIDH_EID10 0x04
8900 #define _TXB0EIDH_EID11 0x08
8901 #define _TXB0EIDH_EID12 0x10
8902 #define _TXB0EIDH_EID13 0x20
8903 #define _TXB0EIDH_EID14 0x40
8904 #define _TXB0EIDH_EID15 0x80
8906 //==============================================================================
8909 //==============================================================================
8912 extern __at(0x0F24) __sfr TXB0EIDL
;
8926 extern __at(0x0F24) volatile __TXB0EIDLbits_t TXB0EIDLbits
;
8928 #define _TXB0EIDL_EID0 0x01
8929 #define _TXB0EIDL_EID1 0x02
8930 #define _TXB0EIDL_EID2 0x04
8931 #define _TXB0EIDL_EID3 0x08
8932 #define _TXB0EIDL_EID4 0x10
8933 #define _TXB0EIDL_EID5 0x20
8934 #define _TXB0EIDL_EID6 0x40
8935 #define _TXB0EIDL_EID7 0x80
8937 //==============================================================================
8940 //==============================================================================
8943 extern __at(0x0F25) __sfr TXB0DLC
;
8966 extern __at(0x0F25) volatile __TXB0DLCbits_t TXB0DLCbits
;
8968 #define _TXB0DLC_DLC0 0x01
8969 #define _TXB0DLC_DLC1 0x02
8970 #define _TXB0DLC_DLC2 0x04
8971 #define _TXB0DLC_DLC3 0x08
8972 #define _TXB0DLC_TXRTR 0x40
8974 //==============================================================================
8977 //==============================================================================
8980 extern __at(0x0F26) __sfr TXB0D0
;
8984 unsigned TXB0D00
: 1;
8985 unsigned TXB0D01
: 1;
8986 unsigned TXB0D02
: 1;
8987 unsigned TXB0D03
: 1;
8988 unsigned TXB0D04
: 1;
8989 unsigned TXB0D05
: 1;
8990 unsigned TXB0D06
: 1;
8991 unsigned TXB0D07
: 1;
8994 extern __at(0x0F26) volatile __TXB0D0bits_t TXB0D0bits
;
8996 #define _TXB0D00 0x01
8997 #define _TXB0D01 0x02
8998 #define _TXB0D02 0x04
8999 #define _TXB0D03 0x08
9000 #define _TXB0D04 0x10
9001 #define _TXB0D05 0x20
9002 #define _TXB0D06 0x40
9003 #define _TXB0D07 0x80
9005 //==============================================================================
9008 //==============================================================================
9011 extern __at(0x0F27) __sfr TXB0D1
;
9015 unsigned TXB0D10
: 1;
9016 unsigned TXB0D11
: 1;
9017 unsigned TXB0D12
: 1;
9018 unsigned TXB0D13
: 1;
9019 unsigned TXB0D14
: 1;
9020 unsigned TXB0D15
: 1;
9021 unsigned TXB0D16
: 1;
9022 unsigned TXB0D17
: 1;
9025 extern __at(0x0F27) volatile __TXB0D1bits_t TXB0D1bits
;
9027 #define _TXB0D10 0x01
9028 #define _TXB0D11 0x02
9029 #define _TXB0D12 0x04
9030 #define _TXB0D13 0x08
9031 #define _TXB0D14 0x10
9032 #define _TXB0D15 0x20
9033 #define _TXB0D16 0x40
9034 #define _TXB0D17 0x80
9036 //==============================================================================
9039 //==============================================================================
9042 extern __at(0x0F28) __sfr TXB0D2
;
9046 unsigned TXB0D20
: 1;
9047 unsigned TXB0D21
: 1;
9048 unsigned TXB0D22
: 1;
9049 unsigned TXB0D23
: 1;
9050 unsigned TXB0D24
: 1;
9051 unsigned TXB0D25
: 1;
9052 unsigned TXB0D26
: 1;
9053 unsigned TXB0D27
: 1;
9056 extern __at(0x0F28) volatile __TXB0D2bits_t TXB0D2bits
;
9058 #define _TXB0D20 0x01
9059 #define _TXB0D21 0x02
9060 #define _TXB0D22 0x04
9061 #define _TXB0D23 0x08
9062 #define _TXB0D24 0x10
9063 #define _TXB0D25 0x20
9064 #define _TXB0D26 0x40
9065 #define _TXB0D27 0x80
9067 //==============================================================================
9070 //==============================================================================
9073 extern __at(0x0F29) __sfr TXB0D3
;
9077 unsigned TXB0D30
: 1;
9078 unsigned TXB0D31
: 1;
9079 unsigned TXB0D32
: 1;
9080 unsigned TXB0D33
: 1;
9081 unsigned TXB0D34
: 1;
9082 unsigned TXB0D35
: 1;
9083 unsigned TXB0D36
: 1;
9084 unsigned TXB0D37
: 1;
9087 extern __at(0x0F29) volatile __TXB0D3bits_t TXB0D3bits
;
9089 #define _TXB0D30 0x01
9090 #define _TXB0D31 0x02
9091 #define _TXB0D32 0x04
9092 #define _TXB0D33 0x08
9093 #define _TXB0D34 0x10
9094 #define _TXB0D35 0x20
9095 #define _TXB0D36 0x40
9096 #define _TXB0D37 0x80
9098 //==============================================================================
9101 //==============================================================================
9104 extern __at(0x0F2A) __sfr TXB0D4
;
9108 unsigned TXB0D40
: 1;
9109 unsigned TXB0D41
: 1;
9110 unsigned TXB0D42
: 1;
9111 unsigned TXB0D43
: 1;
9112 unsigned TXB0D44
: 1;
9113 unsigned TXB0D45
: 1;
9114 unsigned TXB0D46
: 1;
9115 unsigned TXB0D47
: 1;
9118 extern __at(0x0F2A) volatile __TXB0D4bits_t TXB0D4bits
;
9120 #define _TXB0D40 0x01
9121 #define _TXB0D41 0x02
9122 #define _TXB0D42 0x04
9123 #define _TXB0D43 0x08
9124 #define _TXB0D44 0x10
9125 #define _TXB0D45 0x20
9126 #define _TXB0D46 0x40
9127 #define _TXB0D47 0x80
9129 //==============================================================================
9132 //==============================================================================
9135 extern __at(0x0F2B) __sfr TXB0D5
;
9139 unsigned TXB0D50
: 1;
9140 unsigned TXB0D51
: 1;
9141 unsigned TXB0D52
: 1;
9142 unsigned TXB0D53
: 1;
9143 unsigned TXB0D54
: 1;
9144 unsigned TXB0D55
: 1;
9145 unsigned TXB0D56
: 1;
9146 unsigned TXB0D57
: 1;
9149 extern __at(0x0F2B) volatile __TXB0D5bits_t TXB0D5bits
;
9151 #define _TXB0D50 0x01
9152 #define _TXB0D51 0x02
9153 #define _TXB0D52 0x04
9154 #define _TXB0D53 0x08
9155 #define _TXB0D54 0x10
9156 #define _TXB0D55 0x20
9157 #define _TXB0D56 0x40
9158 #define _TXB0D57 0x80
9160 //==============================================================================
9163 //==============================================================================
9166 extern __at(0x0F2C) __sfr TXB0D6
;
9170 unsigned TXB0D60
: 1;
9171 unsigned TXB0D61
: 1;
9172 unsigned TXB0D62
: 1;
9173 unsigned TXB0D63
: 1;
9174 unsigned TXB0D64
: 1;
9175 unsigned TXB0D65
: 1;
9176 unsigned TXB0D66
: 1;
9177 unsigned TXB0D67
: 1;
9180 extern __at(0x0F2C) volatile __TXB0D6bits_t TXB0D6bits
;
9182 #define _TXB0D60 0x01
9183 #define _TXB0D61 0x02
9184 #define _TXB0D62 0x04
9185 #define _TXB0D63 0x08
9186 #define _TXB0D64 0x10
9187 #define _TXB0D65 0x20
9188 #define _TXB0D66 0x40
9189 #define _TXB0D67 0x80
9191 //==============================================================================
9194 //==============================================================================
9197 extern __at(0x0F2D) __sfr TXB0D7
;
9201 unsigned TXB0D70
: 1;
9202 unsigned TXB0D71
: 1;
9203 unsigned TXB0D72
: 1;
9204 unsigned TXB0D73
: 1;
9205 unsigned TXB0D74
: 1;
9206 unsigned TXB0D75
: 1;
9207 unsigned TXB0D76
: 1;
9208 unsigned TXB0D77
: 1;
9211 extern __at(0x0F2D) volatile __TXB0D7bits_t TXB0D7bits
;
9213 #define _TXB0D70 0x01
9214 #define _TXB0D71 0x02
9215 #define _TXB0D72 0x04
9216 #define _TXB0D73 0x08
9217 #define _TXB0D74 0x10
9218 #define _TXB0D75 0x20
9219 #define _TXB0D76 0x40
9220 #define _TXB0D77 0x80
9222 //==============================================================================
9225 //==============================================================================
9228 extern __at(0x0F2E) __sfr CANSTAT_RO1
;
9234 unsigned EICODE0
: 1;
9235 unsigned EICODE1_ICODE0
: 1;
9236 unsigned EICODE2_ICODE1
: 1;
9237 unsigned EICODE3_ICODE2
: 1;
9238 unsigned EICODE4
: 1;
9239 unsigned OPMODE0
: 1;
9240 unsigned OPMODE1
: 1;
9241 unsigned OPMODE2
: 1;
9247 unsigned EICODE1
: 1;
9248 unsigned EICODE2
: 1;
9249 unsigned EICODE3
: 1;
9259 unsigned ICODE0
: 1;
9260 unsigned ICODE1
: 1;
9261 unsigned ICODE2
: 1;
9270 unsigned EICODE
: 5;
9284 unsigned OPMODE
: 3;
9286 } __CANSTAT_RO1bits_t
;
9288 extern __at(0x0F2E) volatile __CANSTAT_RO1bits_t CANSTAT_RO1bits
;
9290 #define _CANSTAT_RO1_EICODE0 0x01
9291 #define _CANSTAT_RO1_EICODE1_ICODE0 0x02
9292 #define _CANSTAT_RO1_EICODE1 0x02
9293 #define _CANSTAT_RO1_ICODE0 0x02
9294 #define _CANSTAT_RO1_EICODE2_ICODE1 0x04
9295 #define _CANSTAT_RO1_EICODE2 0x04
9296 #define _CANSTAT_RO1_ICODE1 0x04
9297 #define _CANSTAT_RO1_EICODE3_ICODE2 0x08
9298 #define _CANSTAT_RO1_EICODE3 0x08
9299 #define _CANSTAT_RO1_ICODE2 0x08
9300 #define _CANSTAT_RO1_EICODE4 0x10
9301 #define _CANSTAT_RO1_OPMODE0 0x20
9302 #define _CANSTAT_RO1_OPMODE1 0x40
9303 #define _CANSTAT_RO1_OPMODE2 0x80
9305 //==============================================================================
9308 //==============================================================================
9311 extern __at(0x0F2F) __sfr CANCON_RO1
;
9318 unsigned WIN0_FP1
: 1;
9319 unsigned WIN1_FP2
: 1;
9320 unsigned WIN2_FP3
: 1;
9363 } __CANCON_RO1bits_t
;
9365 extern __at(0x0F2F) volatile __CANCON_RO1bits_t CANCON_RO1bits
;
9367 #define _CANCON_RO1_FP0 0x01
9368 #define _CANCON_RO1_WIN0_FP1 0x02
9369 #define _CANCON_RO1_WIN0 0x02
9370 #define _CANCON_RO1_FP1 0x02
9371 #define _CANCON_RO1_WIN1_FP2 0x04
9372 #define _CANCON_RO1_WIN1 0x04
9373 #define _CANCON_RO1_FP2 0x04
9374 #define _CANCON_RO1_WIN2_FP3 0x08
9375 #define _CANCON_RO1_WIN2 0x08
9376 #define _CANCON_RO1_FP3 0x08
9377 #define _CANCON_RO1_ABAT 0x10
9379 //==============================================================================
9382 //==============================================================================
9385 extern __at(0x0F30) __sfr RXB1CON
;
9391 unsigned FILHIT0
: 1;
9392 unsigned FILHIT1
: 1;
9393 unsigned FILHIT2
: 1;
9394 unsigned RXRTRRO_FILHIT3
: 1;
9395 unsigned FILHIT4
: 1;
9396 unsigned RXM0_RTRRO
: 1;
9406 unsigned RXRTRRO
: 1;
9418 unsigned FILHIT3
: 1;
9427 unsigned FILHIT
: 5;
9439 extern __at(0x0F30) volatile __RXB1CONbits_t RXB1CONbits
;
9441 #define _RXB1CON_FILHIT0 0x01
9442 #define _RXB1CON_FILHIT1 0x02
9443 #define _RXB1CON_FILHIT2 0x04
9444 #define _RXB1CON_RXRTRRO_FILHIT3 0x08
9445 #define _RXB1CON_RXRTRRO 0x08
9446 #define _RXB1CON_FILHIT3 0x08
9447 #define _RXB1CON_FILHIT4 0x10
9448 #define _RXB1CON_RXM0_RTRRO 0x20
9449 #define _RXB1CON_RXM0 0x20
9450 #define _RXB1CON_RTRRO 0x20
9451 #define _RXB1CON_RXM1 0x40
9452 #define _RXB1CON_RXFUL 0x80
9454 //==============================================================================
9457 //==============================================================================
9460 extern __at(0x0F31) __sfr RXB1SIDH
;
9474 extern __at(0x0F31) volatile __RXB1SIDHbits_t RXB1SIDHbits
;
9476 #define _RXB1SIDH_SID3 0x01
9477 #define _RXB1SIDH_SID4 0x02
9478 #define _RXB1SIDH_SID5 0x04
9479 #define _RXB1SIDH_SID6 0x08
9480 #define _RXB1SIDH_SID7 0x10
9481 #define _RXB1SIDH_SID8 0x20
9482 #define _RXB1SIDH_SID9 0x40
9483 #define _RXB1SIDH_SID10 0x80
9485 //==============================================================================
9488 //==============================================================================
9491 extern __at(0x0F32) __sfr RXB1SIDL
;
9514 extern __at(0x0F32) volatile __RXB1SIDLbits_t RXB1SIDLbits
;
9516 #define _RXB1SIDL_EDI16 0x01
9517 #define _RXB1SIDL_EDI17 0x02
9518 #define _RXB1SIDL_EXID 0x08
9519 #define _RXB1SIDL_SRR 0x10
9520 #define _RXB1SIDL_SID0 0x20
9521 #define _RXB1SIDL_SID1 0x40
9522 #define _RXB1SIDL_SID2 0x80
9524 //==============================================================================
9527 //==============================================================================
9530 extern __at(0x0F33) __sfr RXB1EIDH
;
9544 extern __at(0x0F33) volatile __RXB1EIDHbits_t RXB1EIDHbits
;
9546 #define _RXB1EIDH_EID8 0x01
9547 #define _RXB1EIDH_EID9 0x02
9548 #define _RXB1EIDH_EID10 0x04
9549 #define _RXB1EIDH_EID11 0x08
9550 #define _RXB1EIDH_EID12 0x10
9551 #define _RXB1EIDH_EID13 0x20
9552 #define _RXB1EIDH_EID14 0x40
9553 #define _RXB1EIDH_EID15 0x80
9555 //==============================================================================
9558 //==============================================================================
9561 extern __at(0x0F34) __sfr RXB1EIDL
;
9575 extern __at(0x0F34) volatile __RXB1EIDLbits_t RXB1EIDLbits
;
9577 #define _RXB1EIDL_EID0 0x01
9578 #define _RXB1EIDL_EID1 0x02
9579 #define _RXB1EIDL_EID2 0x04
9580 #define _RXB1EIDL_EID3 0x08
9581 #define _RXB1EIDL_EID4 0x10
9582 #define _RXB1EIDL_EID5 0x20
9583 #define _RXB1EIDL_EID6 0x40
9584 #define _RXB1EIDL_EID7 0x80
9586 //==============================================================================
9589 //==============================================================================
9592 extern __at(0x0F35) __sfr RXB1DLC
;
9622 extern __at(0x0F35) volatile __RXB1DLCbits_t RXB1DLCbits
;
9624 #define _RXB1DLC_DLC0 0x01
9625 #define _RXB1DLC_DLC1 0x02
9626 #define _RXB1DLC_DLC2 0x04
9627 #define _RXB1DLC_DLC3 0x08
9628 #define _RXB1DLC_RB0 0x10
9629 #define _RXB1DLC_RB1 0x20
9630 #define _RXB1DLC_RXRTR 0x40
9632 //==============================================================================
9635 //==============================================================================
9638 extern __at(0x0F36) __sfr RXB1D0
;
9642 unsigned RXB1D00
: 1;
9643 unsigned RXB1D01
: 1;
9644 unsigned RXB1D02
: 1;
9645 unsigned RXB1D03
: 1;
9646 unsigned RXB1D04
: 1;
9647 unsigned RXB1D05
: 1;
9648 unsigned RXB1D06
: 1;
9649 unsigned RXB1D07
: 1;
9652 extern __at(0x0F36) volatile __RXB1D0bits_t RXB1D0bits
;
9654 #define _RXB1D00 0x01
9655 #define _RXB1D01 0x02
9656 #define _RXB1D02 0x04
9657 #define _RXB1D03 0x08
9658 #define _RXB1D04 0x10
9659 #define _RXB1D05 0x20
9660 #define _RXB1D06 0x40
9661 #define _RXB1D07 0x80
9663 //==============================================================================
9666 //==============================================================================
9669 extern __at(0x0F37) __sfr RXB1D1
;
9673 unsigned RXB1D10
: 1;
9674 unsigned RXB1D11
: 1;
9675 unsigned RXB1D12
: 1;
9676 unsigned RXB1D13
: 1;
9677 unsigned RXB1D14
: 1;
9678 unsigned RXB1D15
: 1;
9679 unsigned RXB1D16
: 1;
9680 unsigned RXB1D17
: 1;
9683 extern __at(0x0F37) volatile __RXB1D1bits_t RXB1D1bits
;
9685 #define _RXB1D10 0x01
9686 #define _RXB1D11 0x02
9687 #define _RXB1D12 0x04
9688 #define _RXB1D13 0x08
9689 #define _RXB1D14 0x10
9690 #define _RXB1D15 0x20
9691 #define _RXB1D16 0x40
9692 #define _RXB1D17 0x80
9694 //==============================================================================
9697 //==============================================================================
9700 extern __at(0x0F38) __sfr RXB1D2
;
9704 unsigned RXB1D20
: 1;
9705 unsigned RXB1D21
: 1;
9706 unsigned RXB1D22
: 1;
9707 unsigned RXB1D23
: 1;
9708 unsigned RXB1D24
: 1;
9709 unsigned RXB1D25
: 1;
9710 unsigned RXB1D26
: 1;
9711 unsigned RXB1D27
: 1;
9714 extern __at(0x0F38) volatile __RXB1D2bits_t RXB1D2bits
;
9716 #define _RXB1D20 0x01
9717 #define _RXB1D21 0x02
9718 #define _RXB1D22 0x04
9719 #define _RXB1D23 0x08
9720 #define _RXB1D24 0x10
9721 #define _RXB1D25 0x20
9722 #define _RXB1D26 0x40
9723 #define _RXB1D27 0x80
9725 //==============================================================================
9728 //==============================================================================
9731 extern __at(0x0F39) __sfr RXB1D3
;
9735 unsigned RXB1D30
: 1;
9736 unsigned RXB1D31
: 1;
9737 unsigned RXB1D32
: 1;
9738 unsigned RXB1D33
: 1;
9739 unsigned RXB1D34
: 1;
9740 unsigned RXB1D35
: 1;
9741 unsigned RXB1D36
: 1;
9742 unsigned RXB1D37
: 1;
9745 extern __at(0x0F39) volatile __RXB1D3bits_t RXB1D3bits
;
9747 #define _RXB1D30 0x01
9748 #define _RXB1D31 0x02
9749 #define _RXB1D32 0x04
9750 #define _RXB1D33 0x08
9751 #define _RXB1D34 0x10
9752 #define _RXB1D35 0x20
9753 #define _RXB1D36 0x40
9754 #define _RXB1D37 0x80
9756 //==============================================================================
9759 //==============================================================================
9762 extern __at(0x0F3A) __sfr RXB1D4
;
9766 unsigned RXB1D40
: 1;
9767 unsigned RXB1D41
: 1;
9768 unsigned RXB1D42
: 1;
9769 unsigned RXB1D43
: 1;
9770 unsigned RXB1D44
: 1;
9771 unsigned RXB1D45
: 1;
9772 unsigned RXB1D46
: 1;
9773 unsigned RXB1D47
: 1;
9776 extern __at(0x0F3A) volatile __RXB1D4bits_t RXB1D4bits
;
9778 #define _RXB1D40 0x01
9779 #define _RXB1D41 0x02
9780 #define _RXB1D42 0x04
9781 #define _RXB1D43 0x08
9782 #define _RXB1D44 0x10
9783 #define _RXB1D45 0x20
9784 #define _RXB1D46 0x40
9785 #define _RXB1D47 0x80
9787 //==============================================================================
9790 //==============================================================================
9793 extern __at(0x0F3B) __sfr RXB1D5
;
9797 unsigned RXB1D50
: 1;
9798 unsigned RXB1D51
: 1;
9799 unsigned RXB1D52
: 1;
9800 unsigned RXB1D53
: 1;
9801 unsigned RXB1D54
: 1;
9802 unsigned RXB1D55
: 1;
9803 unsigned RXB1D56
: 1;
9804 unsigned RXB1D57
: 1;
9807 extern __at(0x0F3B) volatile __RXB1D5bits_t RXB1D5bits
;
9809 #define _RXB1D50 0x01
9810 #define _RXB1D51 0x02
9811 #define _RXB1D52 0x04
9812 #define _RXB1D53 0x08
9813 #define _RXB1D54 0x10
9814 #define _RXB1D55 0x20
9815 #define _RXB1D56 0x40
9816 #define _RXB1D57 0x80
9818 //==============================================================================
9821 //==============================================================================
9824 extern __at(0x0F3C) __sfr RXB1D6
;
9828 unsigned RXB1D60
: 1;
9829 unsigned RXB1D61
: 1;
9830 unsigned RXB1D62
: 1;
9831 unsigned RXB1D63
: 1;
9832 unsigned RXB1D64
: 1;
9833 unsigned RXB1D65
: 1;
9834 unsigned RXB1D66
: 1;
9835 unsigned RXB1D67
: 1;
9838 extern __at(0x0F3C) volatile __RXB1D6bits_t RXB1D6bits
;
9840 #define _RXB1D60 0x01
9841 #define _RXB1D61 0x02
9842 #define _RXB1D62 0x04
9843 #define _RXB1D63 0x08
9844 #define _RXB1D64 0x10
9845 #define _RXB1D65 0x20
9846 #define _RXB1D66 0x40
9847 #define _RXB1D67 0x80
9849 //==============================================================================
9852 //==============================================================================
9855 extern __at(0x0F3D) __sfr RXB1D7
;
9859 unsigned RXB1D70
: 1;
9860 unsigned RXB1D71
: 1;
9861 unsigned RXB1D72
: 1;
9862 unsigned RXB1D73
: 1;
9863 unsigned RXB1D74
: 1;
9864 unsigned RXB1D75
: 1;
9865 unsigned RXB1D76
: 1;
9866 unsigned RXB1D77
: 1;
9869 extern __at(0x0F3D) volatile __RXB1D7bits_t RXB1D7bits
;
9871 #define _RXB1D70 0x01
9872 #define _RXB1D71 0x02
9873 #define _RXB1D72 0x04
9874 #define _RXB1D73 0x08
9875 #define _RXB1D74 0x10
9876 #define _RXB1D75 0x20
9877 #define _RXB1D76 0x40
9878 #define _RXB1D77 0x80
9880 //==============================================================================
9883 //==============================================================================
9886 extern __at(0x0F3E) __sfr CANSTAT_RO0
;
9892 unsigned EICODE0
: 1;
9893 unsigned EICODE1_ICODE0
: 1;
9894 unsigned EICODE2_ICODE1
: 1;
9895 unsigned EICODE3_ICODE2
: 1;
9896 unsigned EICODE4
: 1;
9897 unsigned OPMODE0
: 1;
9898 unsigned OPMODE1
: 1;
9899 unsigned OPMODE2
: 1;
9905 unsigned EICODE1
: 1;
9906 unsigned EICODE2
: 1;
9907 unsigned EICODE3
: 1;
9917 unsigned ICODE0
: 1;
9918 unsigned ICODE1
: 1;
9919 unsigned ICODE2
: 1;
9928 unsigned EICODE
: 5;
9942 unsigned OPMODE
: 3;
9944 } __CANSTAT_RO0bits_t
;
9946 extern __at(0x0F3E) volatile __CANSTAT_RO0bits_t CANSTAT_RO0bits
;
9948 #define _CANSTAT_RO0_EICODE0 0x01
9949 #define _CANSTAT_RO0_EICODE1_ICODE0 0x02
9950 #define _CANSTAT_RO0_EICODE1 0x02
9951 #define _CANSTAT_RO0_ICODE0 0x02
9952 #define _CANSTAT_RO0_EICODE2_ICODE1 0x04
9953 #define _CANSTAT_RO0_EICODE2 0x04
9954 #define _CANSTAT_RO0_ICODE1 0x04
9955 #define _CANSTAT_RO0_EICODE3_ICODE2 0x08
9956 #define _CANSTAT_RO0_EICODE3 0x08
9957 #define _CANSTAT_RO0_ICODE2 0x08
9958 #define _CANSTAT_RO0_EICODE4 0x10
9959 #define _CANSTAT_RO0_OPMODE0 0x20
9960 #define _CANSTAT_RO0_OPMODE1 0x40
9961 #define _CANSTAT_RO0_OPMODE2 0x80
9963 //==============================================================================
9966 //==============================================================================
9969 extern __at(0x0F3F) __sfr CANCON_RO0
;
9976 unsigned WIN0_FP1
: 1;
9977 unsigned WIN1_FP2
: 1;
9978 unsigned WIN2_FP3
: 1;
10021 } __CANCON_RO0bits_t
;
10023 extern __at(0x0F3F) volatile __CANCON_RO0bits_t CANCON_RO0bits
;
10025 #define _CANCON_RO0_FP0 0x01
10026 #define _CANCON_RO0_WIN0_FP1 0x02
10027 #define _CANCON_RO0_WIN0 0x02
10028 #define _CANCON_RO0_FP1 0x02
10029 #define _CANCON_RO0_WIN1_FP2 0x04
10030 #define _CANCON_RO0_WIN1 0x04
10031 #define _CANCON_RO0_FP2 0x04
10032 #define _CANCON_RO0_WIN2_FP3 0x08
10033 #define _CANCON_RO0_WIN2 0x08
10034 #define _CANCON_RO0_FP3 0x08
10035 #define _CANCON_RO0_ABAT 0x10
10037 //==============================================================================
10040 //==============================================================================
10043 extern __at(0x0F46) __sfr PSPCON
;
10051 unsigned PSPMODE
: 1;
10057 extern __at(0x0F46) volatile __PSPCONbits_t PSPCONbits
;
10059 #define _PSPMODE 0x10
10064 //==============================================================================
10067 //==============================================================================
10070 extern __at(0x0F47) __sfr CCP5CON
;
10076 unsigned CCP5M0
: 1;
10077 unsigned CCP5M1
: 1;
10078 unsigned CCP5M2
: 1;
10079 unsigned CCP5M3
: 1;
10080 unsigned DC5B0
: 1;
10081 unsigned DC5B1
: 1;
10092 unsigned CCP5Y
: 1;
10093 unsigned CCP5X
: 1;
10100 unsigned CCP5M
: 4;
10112 extern __at(0x0F47) volatile __CCP5CONbits_t CCP5CONbits
;
10114 #define _CCP5M0 0x01
10115 #define _CCP5M1 0x02
10116 #define _CCP5M2 0x04
10117 #define _CCP5M3 0x08
10118 #define _DC5B0 0x10
10119 #define _CCP5Y 0x10
10120 #define _DC5B1 0x20
10121 #define _CCP5X 0x20
10123 //==============================================================================
10125 extern __at(0x0F48) __sfr CCPR5
;
10126 extern __at(0x0F48) __sfr CCPR5L
;
10127 extern __at(0x0F49) __sfr CCPR5H
;
10129 //==============================================================================
10132 extern __at(0x0F4A) __sfr CCP4CON
;
10138 unsigned CCP4M0
: 1;
10139 unsigned CCP4M1
: 1;
10140 unsigned CCP4M2
: 1;
10141 unsigned CCP4M3
: 1;
10142 unsigned DC4B0
: 1;
10143 unsigned DC4B1
: 1;
10154 unsigned CCP4Y
: 1;
10155 unsigned CCP4X
: 1;
10162 unsigned CCP4M
: 4;
10174 extern __at(0x0F4A) volatile __CCP4CONbits_t CCP4CONbits
;
10176 #define _CCP4M0 0x01
10177 #define _CCP4M1 0x02
10178 #define _CCP4M2 0x04
10179 #define _CCP4M3 0x08
10180 #define _DC4B0 0x10
10181 #define _CCP4Y 0x10
10182 #define _DC4B1 0x20
10183 #define _CCP4X 0x20
10185 //==============================================================================
10187 extern __at(0x0F4B) __sfr CCPR4
;
10188 extern __at(0x0F4B) __sfr CCPR4L
;
10189 extern __at(0x0F4C) __sfr CCPR4H
;
10191 //==============================================================================
10194 extern __at(0x0F4D) __sfr CCP3CON
;
10200 unsigned CCP3M0
: 1;
10201 unsigned CCP3M1
: 1;
10202 unsigned CCP3M2
: 1;
10203 unsigned CCP3M3
: 1;
10204 unsigned DC3B0
: 1;
10205 unsigned DC3B1
: 1;
10216 unsigned CCP3Y
: 1;
10217 unsigned CCP3X
: 1;
10224 unsigned CCP3M
: 4;
10236 extern __at(0x0F4D) volatile __CCP3CONbits_t CCP3CONbits
;
10238 #define _CCP3M0 0x01
10239 #define _CCP3M1 0x02
10240 #define _CCP3M2 0x04
10241 #define _CCP3M3 0x08
10242 #define _DC3B0 0x10
10243 #define _CCP3Y 0x10
10244 #define _DC3B1 0x20
10245 #define _CCP3X 0x20
10247 //==============================================================================
10249 extern __at(0x0F4E) __sfr CCPR3
;
10250 extern __at(0x0F4E) __sfr CCPR3L
;
10251 extern __at(0x0F4F) __sfr CCPR3H
;
10253 //==============================================================================
10256 extern __at(0x0F50) __sfr CCP2CON
;
10262 unsigned CCP2M0
: 1;
10263 unsigned CCP2M1
: 1;
10264 unsigned CCP2M2
: 1;
10265 unsigned CCP2M3
: 1;
10266 unsigned DC2B0
: 1;
10267 unsigned DC2B1
: 1;
10278 unsigned CCP2Y
: 1;
10279 unsigned CCP2X
: 1;
10286 unsigned CCP2M
: 4;
10298 extern __at(0x0F50) volatile __CCP2CONbits_t CCP2CONbits
;
10300 #define _CCP2M0 0x01
10301 #define _CCP2M1 0x02
10302 #define _CCP2M2 0x04
10303 #define _CCP2M3 0x08
10304 #define _DC2B0 0x10
10305 #define _CCP2Y 0x10
10306 #define _DC2B1 0x20
10307 #define _CCP2X 0x20
10309 //==============================================================================
10312 //==============================================================================
10315 extern __at(0x0F50) __sfr ECCP2CON
;
10321 unsigned CCP2M0
: 1;
10322 unsigned CCP2M1
: 1;
10323 unsigned CCP2M2
: 1;
10324 unsigned CCP2M3
: 1;
10325 unsigned DC2B0
: 1;
10326 unsigned DC2B1
: 1;
10337 unsigned CCP2Y
: 1;
10338 unsigned CCP2X
: 1;
10345 unsigned CCP2M
: 4;
10355 } __ECCP2CONbits_t
;
10357 extern __at(0x0F50) volatile __ECCP2CONbits_t ECCP2CONbits
;
10359 #define _ECCP2CON_CCP2M0 0x01
10360 #define _ECCP2CON_CCP2M1 0x02
10361 #define _ECCP2CON_CCP2M2 0x04
10362 #define _ECCP2CON_CCP2M3 0x08
10363 #define _ECCP2CON_DC2B0 0x10
10364 #define _ECCP2CON_CCP2Y 0x10
10365 #define _ECCP2CON_DC2B1 0x20
10366 #define _ECCP2CON_CCP2X 0x20
10368 //==============================================================================
10370 extern __at(0x0F51) __sfr CCPR2
;
10371 extern __at(0x0F51) __sfr CCPR2L
;
10372 extern __at(0x0F52) __sfr CCPR2H
;
10374 //==============================================================================
10377 extern __at(0x0F53) __sfr CTMUICON
;
10383 unsigned IRNG0
: 1;
10384 unsigned IRNG1
: 1;
10385 unsigned ITRIM0
: 1;
10386 unsigned ITRIM1
: 1;
10387 unsigned ITRIM2
: 1;
10388 unsigned ITRIM3
: 1;
10389 unsigned ITRIM4
: 1;
10390 unsigned ITRIM5
: 1;
10402 unsigned ITRIM
: 6;
10404 } __CTMUICONbits_t
;
10406 extern __at(0x0F53) volatile __CTMUICONbits_t CTMUICONbits
;
10408 #define _IRNG0 0x01
10409 #define _IRNG1 0x02
10410 #define _ITRIM0 0x04
10411 #define _ITRIM1 0x08
10412 #define _ITRIM2 0x10
10413 #define _ITRIM3 0x20
10414 #define _ITRIM4 0x40
10415 #define _ITRIM5 0x80
10417 //==============================================================================
10420 //==============================================================================
10423 extern __at(0x0F54) __sfr CTMUCONL
;
10429 unsigned EDG1STAT
: 1;
10430 unsigned EDG2STAT
: 1;
10431 unsigned EDG1SEL0
: 1;
10432 unsigned EDG1SEL1
: 1;
10433 unsigned EDG1POL
: 1;
10434 unsigned EDG2SEL0
: 1;
10435 unsigned EDG2SEL1
: 1;
10436 unsigned EDG2POL
: 1;
10442 unsigned EDG1SEL
: 2;
10449 unsigned EDG2SEL
: 2;
10452 } __CTMUCONLbits_t
;
10454 extern __at(0x0F54) volatile __CTMUCONLbits_t CTMUCONLbits
;
10456 #define _EDG1STAT 0x01
10457 #define _EDG2STAT 0x02
10458 #define _EDG1SEL0 0x04
10459 #define _EDG1SEL1 0x08
10460 #define _EDG1POL 0x10
10461 #define _EDG2SEL0 0x20
10462 #define _EDG2SEL1 0x40
10463 #define _EDG2POL 0x80
10465 //==============================================================================
10468 //==============================================================================
10471 extern __at(0x0F55) __sfr CTMUCONH
;
10475 unsigned CTTRIG
: 1;
10476 unsigned IDISSEN
: 1;
10477 unsigned EDGSEQEN
: 1;
10478 unsigned EDGEN
: 1;
10480 unsigned CTMUSIDL
: 1;
10482 unsigned CTMUEN
: 1;
10483 } __CTMUCONHbits_t
;
10485 extern __at(0x0F55) volatile __CTMUCONHbits_t CTMUCONHbits
;
10487 #define _CTTRIG 0x01
10488 #define _IDISSEN 0x02
10489 #define _EDGSEQEN 0x04
10490 #define _EDGEN 0x08
10492 #define _CTMUSIDL 0x20
10493 #define _CTMUEN 0x80
10495 //==============================================================================
10498 //==============================================================================
10501 extern __at(0x0F56) __sfr PADCFG1
;
10505 unsigned CTMUDS
: 1;
10515 extern __at(0x0F56) volatile __PADCFG1bits_t PADCFG1bits
;
10517 #define _CTMUDS 0x01
10521 //==============================================================================
10524 //==============================================================================
10527 extern __at(0x0F57) __sfr PMD2
;
10531 unsigned CMP1MD
: 1;
10532 unsigned CMP2MD
: 1;
10533 unsigned ECANMD
: 1;
10541 extern __at(0x0F57) volatile __PMD2bits_t PMD2bits
;
10543 #define _CMP1MD 0x01
10544 #define _CMP2MD 0x02
10545 #define _ECANMD 0x04
10547 //==============================================================================
10550 //==============================================================================
10553 extern __at(0x0F58) __sfr PMD1
;
10557 unsigned TMR0MD
: 1;
10558 unsigned TMR1MD
: 1;
10559 unsigned TMR2MD
: 1;
10560 unsigned TMR3MD
: 1;
10561 unsigned TMR4MD
: 1;
10562 unsigned ADCMD
: 1;
10563 unsigned CTMUMD
: 1;
10564 unsigned PSPMD
: 1;
10567 extern __at(0x0F58) volatile __PMD1bits_t PMD1bits
;
10569 #define _TMR0MD 0x01
10570 #define _TMR1MD 0x02
10571 #define _TMR2MD 0x04
10572 #define _TMR3MD 0x08
10573 #define _TMR4MD 0x10
10574 #define _ADCMD 0x20
10575 #define _CTMUMD 0x40
10576 #define _PSPMD 0x80
10578 //==============================================================================
10581 //==============================================================================
10584 extern __at(0x0F59) __sfr PMD0
;
10588 unsigned SSPMD
: 1;
10589 unsigned UART1MD
: 1;
10590 unsigned UART2MD
: 1;
10591 unsigned CCP1MD
: 1;
10592 unsigned CCP2MD
: 1;
10593 unsigned CCP3MD
: 1;
10594 unsigned CCP4MD
: 1;
10595 unsigned CCP5MD
: 1;
10598 extern __at(0x0F59) volatile __PMD0bits_t PMD0bits
;
10600 #define _SSPMD 0x01
10601 #define _UART1MD 0x02
10602 #define _UART2MD 0x04
10603 #define _CCP1MD 0x08
10604 #define _CCP2MD 0x10
10605 #define _CCP3MD 0x20
10606 #define _CCP4MD 0x40
10607 #define _CCP5MD 0x80
10609 //==============================================================================
10612 //==============================================================================
10615 extern __at(0x0F5A) __sfr IOCB
;
10623 unsigned IOCB4
: 1;
10624 unsigned IOCB5
: 1;
10625 unsigned IOCB6
: 1;
10626 unsigned IOCB7
: 1;
10629 extern __at(0x0F5A) volatile __IOCBbits_t IOCBbits
;
10631 #define _IOCB4 0x10
10632 #define _IOCB5 0x20
10633 #define _IOCB6 0x40
10634 #define _IOCB7 0x80
10636 //==============================================================================
10639 //==============================================================================
10642 extern __at(0x0F5B) __sfr WPUB
;
10646 unsigned WPUB0
: 1;
10647 unsigned WPUB1
: 1;
10648 unsigned WPUB2
: 1;
10649 unsigned WPUB3
: 1;
10650 unsigned WPUB4
: 1;
10651 unsigned WPUB5
: 1;
10652 unsigned WPUB6
: 1;
10653 unsigned WPUB7
: 1;
10656 extern __at(0x0F5B) volatile __WPUBbits_t WPUBbits
;
10658 #define _WPUB0 0x01
10659 #define _WPUB1 0x02
10660 #define _WPUB2 0x04
10661 #define _WPUB3 0x08
10662 #define _WPUB4 0x10
10663 #define _WPUB5 0x20
10664 #define _WPUB6 0x40
10665 #define _WPUB7 0x80
10667 //==============================================================================
10670 //==============================================================================
10673 extern __at(0x0F5C) __sfr ANCON1
;
10677 unsigned ANSEL8
: 1;
10678 unsigned ANSEL9
: 1;
10679 unsigned ANSEL10
: 1;
10680 unsigned ANSEL11
: 1;
10681 unsigned ANSEL12
: 1;
10682 unsigned ANSEL13
: 1;
10683 unsigned ANSEL14
: 1;
10687 extern __at(0x0F5C) volatile __ANCON1bits_t ANCON1bits
;
10689 #define _ANSEL8 0x01
10690 #define _ANSEL9 0x02
10691 #define _ANSEL10 0x04
10692 #define _ANSEL11 0x08
10693 #define _ANSEL12 0x10
10694 #define _ANSEL13 0x20
10695 #define _ANSEL14 0x40
10697 //==============================================================================
10700 //==============================================================================
10703 extern __at(0x0F5D) __sfr ANCON0
;
10707 unsigned ANSEL0
: 1;
10708 unsigned ANSEL1
: 1;
10709 unsigned ANSEL2
: 1;
10710 unsigned ANSEL3
: 1;
10711 unsigned ANSEL4
: 1;
10712 unsigned ANSEL5
: 1;
10713 unsigned ANSEL6
: 1;
10714 unsigned ANSEL7
: 1;
10717 extern __at(0x0F5D) volatile __ANCON0bits_t ANCON0bits
;
10719 #define _ANSEL0 0x01
10720 #define _ANSEL1 0x02
10721 #define _ANSEL2 0x04
10722 #define _ANSEL3 0x08
10723 #define _ANSEL4 0x10
10724 #define _ANSEL5 0x20
10725 #define _ANSEL6 0x40
10726 #define _ANSEL7 0x80
10728 //==============================================================================
10731 //==============================================================================
10734 extern __at(0x0F5E) __sfr CM2CON
;
10743 unsigned EVPOL0
: 1;
10744 unsigned EVPOL1
: 1;
10759 unsigned EVPOL
: 2;
10764 extern __at(0x0F5E) volatile __CM2CONbits_t CM2CONbits
;
10766 #define _CM2CON_CCH0 0x01
10767 #define _CM2CON_CCH1 0x02
10768 #define _CM2CON_CREF 0x04
10769 #define _CM2CON_EVPOL0 0x08
10770 #define _CM2CON_EVPOL1 0x10
10771 #define _CM2CON_CPOL 0x20
10772 #define _CM2CON_COE 0x40
10773 #define _CM2CON_CON 0x80
10775 //==============================================================================
10778 //==============================================================================
10781 extern __at(0x0F5E) __sfr CM2CON1
;
10790 unsigned EVPOL0
: 1;
10791 unsigned EVPOL1
: 1;
10806 unsigned EVPOL
: 2;
10811 extern __at(0x0F5E) volatile __CM2CON1bits_t CM2CON1bits
;
10813 #define _CM2CON1_CCH0 0x01
10814 #define _CM2CON1_CCH1 0x02
10815 #define _CM2CON1_CREF 0x04
10816 #define _CM2CON1_EVPOL0 0x08
10817 #define _CM2CON1_EVPOL1 0x10
10818 #define _CM2CON1_CPOL 0x20
10819 #define _CM2CON1_COE 0x40
10820 #define _CM2CON1_CON 0x80
10822 //==============================================================================
10825 //==============================================================================
10828 extern __at(0x0F5F) __sfr CM1CON
;
10837 unsigned EVPOL0
: 1;
10838 unsigned EVPOL1
: 1;
10853 unsigned EVPOL
: 2;
10858 extern __at(0x0F5F) volatile __CM1CONbits_t CM1CONbits
;
10863 #define _EVPOL0 0x08
10864 #define _EVPOL1 0x10
10869 //==============================================================================
10872 //==============================================================================
10875 extern __at(0x0F5F) __sfr CM1CON1
;
10884 unsigned EVPOL0
: 1;
10885 unsigned EVPOL1
: 1;
10900 unsigned EVPOL
: 2;
10905 extern __at(0x0F5F) volatile __CM1CON1bits_t CM1CON1bits
;
10907 #define _CM1CON1_CCH0 0x01
10908 #define _CM1CON1_CCH1 0x02
10909 #define _CM1CON1_CREF 0x04
10910 #define _CM1CON1_EVPOL0 0x08
10911 #define _CM1CON1_EVPOL1 0x10
10912 #define _CM1CON1_CPOL 0x20
10913 #define _CM1CON1_COE 0x40
10914 #define _CM1CON1_CON 0x80
10916 //==============================================================================
10919 //==============================================================================
10922 extern __at(0x0F60) __sfr RXB0CON
;
10928 unsigned FILHIT0
: 1;
10929 unsigned JTOFF_FILHIT1
: 1;
10930 unsigned RB0DBEN_FILHIT2
: 1;
10931 unsigned RXRTRRO_FILHIT3
: 1;
10932 unsigned FILHIT4
: 1;
10933 unsigned RXM0_RTRRO
: 1;
10935 unsigned RXFUL
: 1;
10941 unsigned JTOFF
: 1;
10942 unsigned RB0DBEN
: 1;
10943 unsigned RXRTRRO
: 1;
10945 unsigned RTRRO
: 1;
10953 unsigned FILHIT1
: 1;
10954 unsigned FILHIT2
: 1;
10955 unsigned FILHIT3
: 1;
10964 unsigned FILHIT
: 5;
10976 extern __at(0x0F60) volatile __RXB0CONbits_t RXB0CONbits
;
10978 #define _RXB0CON_FILHIT0 0x01
10979 #define _RXB0CON_JTOFF_FILHIT1 0x02
10980 #define _RXB0CON_JTOFF 0x02
10981 #define _RXB0CON_FILHIT1 0x02
10982 #define _RXB0CON_RB0DBEN_FILHIT2 0x04
10983 #define _RXB0CON_RB0DBEN 0x04
10984 #define _RXB0CON_FILHIT2 0x04
10985 #define _RXB0CON_RXRTRRO_FILHIT3 0x08
10986 #define _RXB0CON_RXRTRRO 0x08
10987 #define _RXB0CON_FILHIT3 0x08
10988 #define _RXB0CON_FILHIT4 0x10
10989 #define _RXB0CON_RXM0_RTRRO 0x20
10990 #define _RXB0CON_RTRRO 0x20
10991 #define _RXB0CON_RXM0 0x20
10992 #define _RXB0CON_RXM1 0x40
10993 #define _RXB0CON_RXFUL 0x80
10995 //==============================================================================
10998 //==============================================================================
11001 extern __at(0x0F61) __sfr RXB0SIDH
;
11012 unsigned SID10
: 1;
11013 } __RXB0SIDHbits_t
;
11015 extern __at(0x0F61) volatile __RXB0SIDHbits_t RXB0SIDHbits
;
11017 #define _RXB0SIDH_SID3 0x01
11018 #define _RXB0SIDH_SID4 0x02
11019 #define _RXB0SIDH_SID5 0x04
11020 #define _RXB0SIDH_SID6 0x08
11021 #define _RXB0SIDH_SID7 0x10
11022 #define _RXB0SIDH_SID8 0x20
11023 #define _RXB0SIDH_SID9 0x40
11024 #define _RXB0SIDH_SID10 0x80
11026 //==============================================================================
11029 //==============================================================================
11032 extern __at(0x0F62) __sfr RXB0SIDL
;
11038 unsigned EID16
: 1;
11039 unsigned EID17
: 1;
11053 } __RXB0SIDLbits_t
;
11055 extern __at(0x0F62) volatile __RXB0SIDLbits_t RXB0SIDLbits
;
11057 #define _RXB0SIDL_EID16 0x01
11058 #define _RXB0SIDL_EID17 0x02
11059 #define _RXB0SIDL_EXID 0x08
11060 #define _RXB0SIDL_SRR 0x10
11061 #define _RXB0SIDL_SID0 0x20
11062 #define _RXB0SIDL_SID1 0x40
11063 #define _RXB0SIDL_SID2 0x80
11065 //==============================================================================
11068 //==============================================================================
11071 extern __at(0x0F63) __sfr RXB0EIDH
;
11077 unsigned EID10
: 1;
11078 unsigned EID11
: 1;
11079 unsigned EID12
: 1;
11080 unsigned EID13
: 1;
11081 unsigned EID14
: 1;
11082 unsigned EID15
: 1;
11083 } __RXB0EIDHbits_t
;
11085 extern __at(0x0F63) volatile __RXB0EIDHbits_t RXB0EIDHbits
;
11087 #define _RXB0EIDH_EID8 0x01
11088 #define _RXB0EIDH_EID9 0x02
11089 #define _RXB0EIDH_EID10 0x04
11090 #define _RXB0EIDH_EID11 0x08
11091 #define _RXB0EIDH_EID12 0x10
11092 #define _RXB0EIDH_EID13 0x20
11093 #define _RXB0EIDH_EID14 0x40
11094 #define _RXB0EIDH_EID15 0x80
11096 //==============================================================================
11099 //==============================================================================
11102 extern __at(0x0F64) __sfr RXB0EIDL
;
11114 } __RXB0EIDLbits_t
;
11116 extern __at(0x0F64) volatile __RXB0EIDLbits_t RXB0EIDLbits
;
11118 #define _RXB0EIDL_EID0 0x01
11119 #define _RXB0EIDL_EID1 0x02
11120 #define _RXB0EIDL_EID2 0x04
11121 #define _RXB0EIDL_EID3 0x08
11122 #define _RXB0EIDL_EID4 0x10
11123 #define _RXB0EIDL_EID5 0x20
11124 #define _RXB0EIDL_EID6 0x40
11125 #define _RXB0EIDL_EID7 0x80
11127 //==============================================================================
11130 //==============================================================================
11133 extern __at(0x0F65) __sfr RXB0DLC
;
11145 unsigned RXRTR
: 1;
11163 extern __at(0x0F65) volatile __RXB0DLCbits_t RXB0DLCbits
;
11165 #define _RXB0DLC_DLC0 0x01
11166 #define _RXB0DLC_DLC1 0x02
11167 #define _RXB0DLC_DLC2 0x04
11168 #define _RXB0DLC_DLC3 0x08
11169 #define _RXB0DLC_RB0 0x10
11170 #define _RXB0DLC_RB1 0x20
11171 #define _RXB0DLC_RXRTR 0x40
11173 //==============================================================================
11176 //==============================================================================
11179 extern __at(0x0F66) __sfr RXB0D0
;
11183 unsigned RXB0D00
: 1;
11184 unsigned RXB0D01
: 1;
11185 unsigned RXB0D02
: 1;
11186 unsigned RXB0D03
: 1;
11187 unsigned RXB0D04
: 1;
11188 unsigned RXB0D05
: 1;
11189 unsigned RXB0D06
: 1;
11190 unsigned RXB0D07
: 1;
11193 extern __at(0x0F66) volatile __RXB0D0bits_t RXB0D0bits
;
11195 #define _RXB0D00 0x01
11196 #define _RXB0D01 0x02
11197 #define _RXB0D02 0x04
11198 #define _RXB0D03 0x08
11199 #define _RXB0D04 0x10
11200 #define _RXB0D05 0x20
11201 #define _RXB0D06 0x40
11202 #define _RXB0D07 0x80
11204 //==============================================================================
11207 //==============================================================================
11210 extern __at(0x0F67) __sfr RXB0D1
;
11214 unsigned RXB0D10
: 1;
11215 unsigned RXB0D11
: 1;
11216 unsigned RXB0D12
: 1;
11217 unsigned RXB0D13
: 1;
11218 unsigned RXB0D14
: 1;
11219 unsigned RXB0D15
: 1;
11220 unsigned RXB0D16
: 1;
11221 unsigned RXB0D17
: 1;
11224 extern __at(0x0F67) volatile __RXB0D1bits_t RXB0D1bits
;
11226 #define _RXB0D10 0x01
11227 #define _RXB0D11 0x02
11228 #define _RXB0D12 0x04
11229 #define _RXB0D13 0x08
11230 #define _RXB0D14 0x10
11231 #define _RXB0D15 0x20
11232 #define _RXB0D16 0x40
11233 #define _RXB0D17 0x80
11235 //==============================================================================
11238 //==============================================================================
11241 extern __at(0x0F68) __sfr RXB0D2
;
11245 unsigned RXB0D20
: 1;
11246 unsigned RXB0D21
: 1;
11247 unsigned RXB0D22
: 1;
11248 unsigned RXB0D23
: 1;
11249 unsigned RXB0D24
: 1;
11250 unsigned RXB0D25
: 1;
11251 unsigned RXB0D26
: 1;
11252 unsigned RXB0D27
: 1;
11255 extern __at(0x0F68) volatile __RXB0D2bits_t RXB0D2bits
;
11257 #define _RXB0D20 0x01
11258 #define _RXB0D21 0x02
11259 #define _RXB0D22 0x04
11260 #define _RXB0D23 0x08
11261 #define _RXB0D24 0x10
11262 #define _RXB0D25 0x20
11263 #define _RXB0D26 0x40
11264 #define _RXB0D27 0x80
11266 //==============================================================================
11269 //==============================================================================
11272 extern __at(0x0F69) __sfr RXB0D3
;
11276 unsigned RXB0D30
: 1;
11277 unsigned RXB0D31
: 1;
11278 unsigned RXB0D32
: 1;
11279 unsigned RXB0D33
: 1;
11280 unsigned RXB0D34
: 1;
11281 unsigned RXB0D35
: 1;
11282 unsigned RXB0D36
: 1;
11283 unsigned RXB0D37
: 1;
11286 extern __at(0x0F69) volatile __RXB0D3bits_t RXB0D3bits
;
11288 #define _RXB0D30 0x01
11289 #define _RXB0D31 0x02
11290 #define _RXB0D32 0x04
11291 #define _RXB0D33 0x08
11292 #define _RXB0D34 0x10
11293 #define _RXB0D35 0x20
11294 #define _RXB0D36 0x40
11295 #define _RXB0D37 0x80
11297 //==============================================================================
11300 //==============================================================================
11303 extern __at(0x0F6A) __sfr RXB0D4
;
11307 unsigned RXB0D40
: 1;
11308 unsigned RXB0D41
: 1;
11309 unsigned RXB0D42
: 1;
11310 unsigned RXB0D43
: 1;
11311 unsigned RXB0D44
: 1;
11312 unsigned RXB0D45
: 1;
11313 unsigned RXB0D46
: 1;
11314 unsigned RXB0D47
: 1;
11317 extern __at(0x0F6A) volatile __RXB0D4bits_t RXB0D4bits
;
11319 #define _RXB0D40 0x01
11320 #define _RXB0D41 0x02
11321 #define _RXB0D42 0x04
11322 #define _RXB0D43 0x08
11323 #define _RXB0D44 0x10
11324 #define _RXB0D45 0x20
11325 #define _RXB0D46 0x40
11326 #define _RXB0D47 0x80
11328 //==============================================================================
11331 //==============================================================================
11334 extern __at(0x0F6B) __sfr RXB0D5
;
11338 unsigned RXB0D50
: 1;
11339 unsigned RXB0D51
: 1;
11340 unsigned RXB0D52
: 1;
11341 unsigned RXB0D53
: 1;
11342 unsigned RXB0D54
: 1;
11343 unsigned RXB0D55
: 1;
11344 unsigned RXB0D56
: 1;
11345 unsigned RXB0D57
: 1;
11348 extern __at(0x0F6B) volatile __RXB0D5bits_t RXB0D5bits
;
11350 #define _RXB0D50 0x01
11351 #define _RXB0D51 0x02
11352 #define _RXB0D52 0x04
11353 #define _RXB0D53 0x08
11354 #define _RXB0D54 0x10
11355 #define _RXB0D55 0x20
11356 #define _RXB0D56 0x40
11357 #define _RXB0D57 0x80
11359 //==============================================================================
11362 //==============================================================================
11365 extern __at(0x0F6C) __sfr RXB0D6
;
11369 unsigned RXB0D60
: 1;
11370 unsigned RXB0D61
: 1;
11371 unsigned RXB0D62
: 1;
11372 unsigned RXB0D63
: 1;
11373 unsigned RXB0D64
: 1;
11374 unsigned RXB0D65
: 1;
11375 unsigned RXB0D66
: 1;
11376 unsigned RXB0D67
: 1;
11379 extern __at(0x0F6C) volatile __RXB0D6bits_t RXB0D6bits
;
11381 #define _RXB0D60 0x01
11382 #define _RXB0D61 0x02
11383 #define _RXB0D62 0x04
11384 #define _RXB0D63 0x08
11385 #define _RXB0D64 0x10
11386 #define _RXB0D65 0x20
11387 #define _RXB0D66 0x40
11388 #define _RXB0D67 0x80
11390 //==============================================================================
11393 //==============================================================================
11396 extern __at(0x0F6D) __sfr RXB0D7
;
11400 unsigned RXB0D70
: 1;
11401 unsigned RXB0D71
: 1;
11402 unsigned RXB0D72
: 1;
11403 unsigned RXB0D73
: 1;
11404 unsigned RXB0D74
: 1;
11405 unsigned RXB0D75
: 1;
11406 unsigned RXB0D76
: 1;
11407 unsigned RXB0D77
: 1;
11410 extern __at(0x0F6D) volatile __RXB0D7bits_t RXB0D7bits
;
11412 #define _RXB0D70 0x01
11413 #define _RXB0D71 0x02
11414 #define _RXB0D72 0x04
11415 #define _RXB0D73 0x08
11416 #define _RXB0D74 0x10
11417 #define _RXB0D75 0x20
11418 #define _RXB0D76 0x40
11419 #define _RXB0D77 0x80
11421 //==============================================================================
11424 //==============================================================================
11427 extern __at(0x0F6E) __sfr CANSTAT
;
11433 unsigned EICODE0
: 1;
11434 unsigned EICODE1_ICODE0
: 1;
11435 unsigned EICODE2_ICODE1
: 1;
11436 unsigned EICODE3_ICODE2
: 1;
11437 unsigned EICODE4
: 1;
11438 unsigned OPMODE0
: 1;
11439 unsigned OPMODE1
: 1;
11440 unsigned OPMODE2
: 1;
11446 unsigned EICODE1
: 1;
11447 unsigned EICODE2
: 1;
11448 unsigned EICODE3
: 1;
11458 unsigned ICODE0
: 1;
11459 unsigned ICODE1
: 1;
11460 unsigned ICODE2
: 1;
11469 unsigned EICODE
: 5;
11476 unsigned ICODE
: 3;
11483 unsigned OPMODE
: 3;
11487 extern __at(0x0F6E) volatile __CANSTATbits_t CANSTATbits
;
11489 #define _EICODE0 0x01
11490 #define _EICODE1_ICODE0 0x02
11491 #define _EICODE1 0x02
11492 #define _ICODE0 0x02
11493 #define _EICODE2_ICODE1 0x04
11494 #define _EICODE2 0x04
11495 #define _ICODE1 0x04
11496 #define _EICODE3_ICODE2 0x08
11497 #define _EICODE3 0x08
11498 #define _ICODE2 0x08
11499 #define _EICODE4 0x10
11500 #define _OPMODE0 0x20
11501 #define _OPMODE1 0x40
11502 #define _OPMODE2 0x80
11504 //==============================================================================
11507 //==============================================================================
11510 extern __at(0x0F6F) __sfr CANCON
;
11517 unsigned WIN0_FP1
: 1;
11518 unsigned WIN1_FP2
: 1;
11519 unsigned WIN2_FP3
: 1;
11564 extern __at(0x0F6F) volatile __CANCONbits_t CANCONbits
;
11567 #define _WIN0_FP1 0x02
11570 #define _WIN1_FP2 0x04
11573 #define _WIN2_FP3 0x08
11578 //==============================================================================
11581 //==============================================================================
11584 extern __at(0x0F70) __sfr CIOCON
;
11588 unsigned CLKSEL
: 1;
11592 unsigned CANCAP
: 1;
11593 unsigned ENDRHI
: 1;
11594 unsigned TX2EN
: 1;
11595 unsigned TX2SRC
: 1;
11598 extern __at(0x0F70) volatile __CIOCONbits_t CIOCONbits
;
11600 #define _CLKSEL 0x01
11601 #define _CANCAP 0x10
11602 #define _ENDRHI 0x20
11603 #define _TX2EN 0x40
11604 #define _TX2SRC 0x80
11606 //==============================================================================
11609 //==============================================================================
11612 extern __at(0x0F71) __sfr COMSTAT
;
11618 unsigned EWARN
: 1;
11619 unsigned RXWARN
: 1;
11620 unsigned TXWARN
: 1;
11624 unsigned RXB1OVFL
: 1;
11625 unsigned RXB0OVFL
: 1;
11637 unsigned NOT_FIFOEMPTY
: 1;
11641 extern __at(0x0F71) volatile __COMSTATbits_t COMSTATbits
;
11643 #define _EWARN 0x01
11644 #define _RXWARN 0x02
11645 #define _TXWARN 0x04
11649 #define _RXB1OVFL 0x40
11650 #define _RXB0OVFL 0x80
11651 #define _NOT_FIFOEMPTY 0x80
11653 //==============================================================================
11656 //==============================================================================
11659 extern __at(0x0F72) __sfr ECANCON
;
11665 unsigned EWIN0
: 1;
11666 unsigned EWIN1
: 1;
11667 unsigned EWIN2
: 1;
11668 unsigned EWIN3
: 1;
11669 unsigned EWIN4
: 1;
11670 unsigned FIFOWM
: 1;
11671 unsigned MDSEL0
: 1;
11672 unsigned MDSEL1
: 1;
11684 unsigned MDSEL
: 2;
11688 extern __at(0x0F72) volatile __ECANCONbits_t ECANCONbits
;
11690 #define _EWIN0 0x01
11691 #define _EWIN1 0x02
11692 #define _EWIN2 0x04
11693 #define _EWIN3 0x08
11694 #define _EWIN4 0x10
11695 #define _FIFOWM 0x20
11696 #define _MDSEL0 0x40
11697 #define _MDSEL1 0x80
11699 //==============================================================================
11701 extern __at(0x0F73) __sfr EEDATA
;
11702 extern __at(0x0F74) __sfr EEADR
;
11703 extern __at(0x0F75) __sfr EEADRH
;
11705 //==============================================================================
11708 extern __at(0x0F76) __sfr PIE5
;
11714 unsigned RXB0IE
: 1;
11715 unsigned RXB1IE
: 1;
11716 unsigned TXB0IE
: 1;
11717 unsigned TXB1IE
: 1;
11718 unsigned TXB2IE
: 1;
11719 unsigned ERRIE
: 1;
11720 unsigned WAKIE
: 1;
11721 unsigned IRXIE
: 1;
11726 unsigned FIFOWMIE
: 1;
11727 unsigned RXBnIE
: 1;
11730 unsigned TXBnIE
: 1;
11737 extern __at(0x0F76) volatile __PIE5bits_t PIE5bits
;
11739 #define _PIE5_RXB0IE 0x01
11740 #define _PIE5_FIFOWMIE 0x01
11741 #define _PIE5_RXB1IE 0x02
11742 #define _PIE5_RXBnIE 0x02
11743 #define _PIE5_TXB0IE 0x04
11744 #define _PIE5_TXB1IE 0x08
11745 #define _PIE5_TXB2IE 0x10
11746 #define _PIE5_TXBnIE 0x10
11747 #define _PIE5_ERRIE 0x20
11748 #define _PIE5_WAKIE 0x40
11749 #define _PIE5_IRXIE 0x80
11751 //==============================================================================
11754 //==============================================================================
11757 extern __at(0x0F77) __sfr PIR5
;
11763 unsigned RXB0IF
: 1;
11764 unsigned RXB1IF
: 1;
11765 unsigned TXB0IF
: 1;
11766 unsigned TXB1IF
: 1;
11767 unsigned TXB2IF
: 1;
11768 unsigned ERRIF
: 1;
11769 unsigned WAKIF
: 1;
11770 unsigned IRXIF
: 1;
11775 unsigned FIFOWMIF
: 1;
11776 unsigned RXBnIF
: 1;
11779 unsigned TXBnIF
: 1;
11786 extern __at(0x0F77) volatile __PIR5bits_t PIR5bits
;
11788 #define _RXB0IF 0x01
11789 #define _FIFOWMIF 0x01
11790 #define _RXB1IF 0x02
11791 #define _RXBnIF 0x02
11792 #define _TXB0IF 0x04
11793 #define _TXB1IF 0x08
11794 #define _TXB2IF 0x10
11795 #define _TXBnIF 0x10
11796 #define _ERRIF 0x20
11797 #define _WAKIF 0x40
11798 #define _IRXIF 0x80
11800 //==============================================================================
11803 //==============================================================================
11806 extern __at(0x0F78) __sfr IPR5
;
11812 unsigned RXB0IP
: 1;
11813 unsigned RXB1IP
: 1;
11814 unsigned TXB0IP
: 1;
11815 unsigned TXB1IP
: 1;
11816 unsigned TXB2IP
: 1;
11817 unsigned ERRIP
: 1;
11818 unsigned WAKIP
: 1;
11819 unsigned IRXIP
: 1;
11824 unsigned FIFOWMIP
: 1;
11825 unsigned RXBnIP
: 1;
11828 unsigned TXBnIP
: 1;
11835 extern __at(0x0F78) volatile __IPR5bits_t IPR5bits
;
11837 #define _RXB0IP 0x01
11838 #define _FIFOWMIP 0x01
11839 #define _RXB1IP 0x02
11840 #define _RXBnIP 0x02
11841 #define _TXB0IP 0x04
11842 #define _TXB1IP 0x08
11843 #define _TXB2IP 0x10
11844 #define _TXBnIP 0x10
11845 #define _ERRIP 0x20
11846 #define _WAKIP 0x40
11847 #define _IRXIP 0x80
11849 //==============================================================================
11851 extern __at(0x0F79) __sfr TXREG2
;
11852 extern __at(0x0F7A) __sfr RCREG2
;
11853 extern __at(0x0F7B) __sfr SPBRG2
;
11854 extern __at(0x0F7C) __sfr SPBRGH2
;
11855 extern __at(0x0F7D) __sfr SPBRGH1
;
11856 extern __at(0x0F7E) __sfr EECON2
;
11858 //==============================================================================
11861 extern __at(0x0F7F) __sfr EECON1
;
11868 unsigned WRERR
: 1;
11872 unsigned EEPGD
: 1;
11875 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
11880 #define _WRERR 0x08
11883 #define _EEPGD 0x80
11885 //==============================================================================
11888 //==============================================================================
11891 extern __at(0x0F80) __sfr PORTA
;
11905 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
11915 //==============================================================================
11918 //==============================================================================
11921 extern __at(0x0F81) __sfr PORTB
;
11935 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
11937 #define _PORTB_RB0 0x01
11938 #define _PORTB_RB1 0x02
11939 #define _PORTB_RB2 0x04
11940 #define _PORTB_RB3 0x08
11941 #define _PORTB_RB4 0x10
11942 #define _PORTB_RB5 0x20
11943 #define _PORTB_RB6 0x40
11944 #define _PORTB_RB7 0x80
11946 //==============================================================================
11949 //==============================================================================
11952 extern __at(0x0F82) __sfr PORTC
;
11966 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
11977 //==============================================================================
11980 //==============================================================================
11983 extern __at(0x0F83) __sfr PORTD
;
11997 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
12008 //==============================================================================
12011 //==============================================================================
12014 extern __at(0x0F84) __sfr PORTE
;
12037 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
12044 //==============================================================================
12046 extern __at(0x0F87) __sfr TMR4
;
12048 //==============================================================================
12051 extern __at(0x0F88) __sfr T4CON
;
12057 unsigned T4CKPS0
: 1;
12058 unsigned T4CKPS1
: 1;
12059 unsigned TMR4ON
: 1;
12060 unsigned T4OUTPS0
: 1;
12061 unsigned T4OUTPS1
: 1;
12062 unsigned T4OUTPS2
: 1;
12063 unsigned T4OUTPS3
: 1;
12069 unsigned T4CKPS
: 2;
12076 unsigned T4OUTPS
: 4;
12081 extern __at(0x0F88) volatile __T4CONbits_t T4CONbits
;
12083 #define _T4CKPS0 0x01
12084 #define _T4CKPS1 0x02
12085 #define _TMR4ON 0x04
12086 #define _T4OUTPS0 0x08
12087 #define _T4OUTPS1 0x10
12088 #define _T4OUTPS2 0x20
12089 #define _T4OUTPS3 0x40
12091 //==============================================================================
12094 //==============================================================================
12097 extern __at(0x0F89) __sfr LATA
;
12101 unsigned LATA0
: 1;
12102 unsigned LATA1
: 1;
12103 unsigned LATA2
: 1;
12104 unsigned LATA3
: 1;
12106 unsigned LATA5
: 1;
12107 unsigned LATA6
: 1;
12108 unsigned LATA7
: 1;
12111 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
12113 #define _LATA0 0x01
12114 #define _LATA1 0x02
12115 #define _LATA2 0x04
12116 #define _LATA3 0x08
12117 #define _LATA5 0x20
12118 #define _LATA6 0x40
12119 #define _LATA7 0x80
12121 //==============================================================================
12124 //==============================================================================
12127 extern __at(0x0F8A) __sfr LATB
;
12131 unsigned LATB0
: 1;
12132 unsigned LATB1
: 1;
12133 unsigned LATB2
: 1;
12134 unsigned LATB3
: 1;
12135 unsigned LATB4
: 1;
12136 unsigned LATB5
: 1;
12137 unsigned LATB6
: 1;
12138 unsigned LATB7
: 1;
12141 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
12143 #define _LATB0 0x01
12144 #define _LATB1 0x02
12145 #define _LATB2 0x04
12146 #define _LATB3 0x08
12147 #define _LATB4 0x10
12148 #define _LATB5 0x20
12149 #define _LATB6 0x40
12150 #define _LATB7 0x80
12152 //==============================================================================
12155 //==============================================================================
12158 extern __at(0x0F8B) __sfr LATC
;
12162 unsigned LATC0
: 1;
12163 unsigned LATC1
: 1;
12164 unsigned LATC2
: 1;
12165 unsigned LATC3
: 1;
12166 unsigned LATC4
: 1;
12167 unsigned LATC5
: 1;
12168 unsigned LATC6
: 1;
12169 unsigned LATC7
: 1;
12172 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
12174 #define _LATC0 0x01
12175 #define _LATC1 0x02
12176 #define _LATC2 0x04
12177 #define _LATC3 0x08
12178 #define _LATC4 0x10
12179 #define _LATC5 0x20
12180 #define _LATC6 0x40
12181 #define _LATC7 0x80
12183 //==============================================================================
12186 //==============================================================================
12189 extern __at(0x0F8C) __sfr LATD
;
12193 unsigned LATD0
: 1;
12194 unsigned LATD1
: 1;
12195 unsigned LATD2
: 1;
12196 unsigned LATD3
: 1;
12197 unsigned LATD4
: 1;
12198 unsigned LATD5
: 1;
12199 unsigned LATD6
: 1;
12200 unsigned LATD7
: 1;
12203 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
12205 #define _LATD0 0x01
12206 #define _LATD1 0x02
12207 #define _LATD2 0x04
12208 #define _LATD3 0x08
12209 #define _LATD4 0x10
12210 #define _LATD5 0x20
12211 #define _LATD6 0x40
12212 #define _LATD7 0x80
12214 //==============================================================================
12217 //==============================================================================
12220 extern __at(0x0F8D) __sfr LATE
;
12226 unsigned LATE0
: 1;
12227 unsigned LATE1
: 1;
12228 unsigned LATE2
: 1;
12243 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
12245 #define _LATE0 0x01
12246 #define _LATE1 0x02
12247 #define _LATE2 0x04
12249 //==============================================================================
12252 //==============================================================================
12255 extern __at(0x0F90) __sfr SLRCON
;
12269 extern __at(0x0F90) volatile __SLRCONbits_t SLRCONbits
;
12277 //==============================================================================
12280 //==============================================================================
12283 extern __at(0x0F91) __sfr ODCON
;
12289 unsigned CCP1OD
: 1;
12290 unsigned CCP2OD
: 1;
12291 unsigned CCP3OD
: 1;
12292 unsigned CCP4OD
: 1;
12293 unsigned CCP5OD
: 1;
12294 unsigned SSPOD
: 1;
12297 extern __at(0x0F91) volatile __ODCONbits_t ODCONbits
;
12301 #define _CCP1OD 0x04
12302 #define _CCP2OD 0x08
12303 #define _CCP3OD 0x10
12304 #define _CCP4OD 0x20
12305 #define _CCP5OD 0x40
12306 #define _SSPOD 0x80
12308 //==============================================================================
12311 //==============================================================================
12314 extern __at(0x0F92) __sfr TRISA
;
12318 unsigned TRISA0
: 1;
12319 unsigned TRISA1
: 1;
12320 unsigned TRISA2
: 1;
12321 unsigned TRISA3
: 1;
12323 unsigned TRISA5
: 1;
12324 unsigned TRISA6
: 1;
12325 unsigned TRISA7
: 1;
12328 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
12330 #define _TRISA0 0x01
12331 #define _TRISA1 0x02
12332 #define _TRISA2 0x04
12333 #define _TRISA3 0x08
12334 #define _TRISA5 0x20
12335 #define _TRISA6 0x40
12336 #define _TRISA7 0x80
12338 //==============================================================================
12341 //==============================================================================
12344 extern __at(0x0F93) __sfr TRISB
;
12348 unsigned TRISB0
: 1;
12349 unsigned TRISB1
: 1;
12350 unsigned TRISB2
: 1;
12351 unsigned TRISB3
: 1;
12352 unsigned TRISB4
: 1;
12353 unsigned TRISB5
: 1;
12354 unsigned TRISB6
: 1;
12355 unsigned TRISB7
: 1;
12358 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
12360 #define _TRISB0 0x01
12361 #define _TRISB1 0x02
12362 #define _TRISB2 0x04
12363 #define _TRISB3 0x08
12364 #define _TRISB4 0x10
12365 #define _TRISB5 0x20
12366 #define _TRISB6 0x40
12367 #define _TRISB7 0x80
12369 //==============================================================================
12372 //==============================================================================
12375 extern __at(0x0F94) __sfr TRISC
;
12379 unsigned TRISC0
: 1;
12380 unsigned TRISC1
: 1;
12381 unsigned TRISC2
: 1;
12382 unsigned TRISC3
: 1;
12383 unsigned TRISC4
: 1;
12384 unsigned TRISC5
: 1;
12385 unsigned TRISC6
: 1;
12386 unsigned TRISC7
: 1;
12389 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
12391 #define _TRISC0 0x01
12392 #define _TRISC1 0x02
12393 #define _TRISC2 0x04
12394 #define _TRISC3 0x08
12395 #define _TRISC4 0x10
12396 #define _TRISC5 0x20
12397 #define _TRISC6 0x40
12398 #define _TRISC7 0x80
12400 //==============================================================================
12403 //==============================================================================
12406 extern __at(0x0F95) __sfr TRISD
;
12410 unsigned TRISD0
: 1;
12411 unsigned TRISD1
: 1;
12412 unsigned TRISD2
: 1;
12413 unsigned TRISD3
: 1;
12414 unsigned TRISD4
: 1;
12415 unsigned TRISD5
: 1;
12416 unsigned TRISD6
: 1;
12417 unsigned TRISD7
: 1;
12420 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
12422 #define _TRISD0 0x01
12423 #define _TRISD1 0x02
12424 #define _TRISD2 0x04
12425 #define _TRISD3 0x08
12426 #define _TRISD4 0x10
12427 #define _TRISD5 0x20
12428 #define _TRISD6 0x40
12429 #define _TRISD7 0x80
12431 //==============================================================================
12434 //==============================================================================
12437 extern __at(0x0F96) __sfr TRISE
;
12443 unsigned TRISE0
: 1;
12444 unsigned TRISE1
: 1;
12445 unsigned TRISE2
: 1;
12455 unsigned TRISE
: 3;
12460 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
12462 #define _TRISE0 0x01
12463 #define _TRISE1 0x02
12464 #define _TRISE2 0x04
12466 //==============================================================================
12469 //==============================================================================
12472 extern __at(0x0F99) __sfr CCPTMRS
;
12476 unsigned C1TSEL
: 1;
12477 unsigned C2TSEL
: 1;
12478 unsigned C3TSEL
: 1;
12479 unsigned C4TSEL
: 1;
12480 unsigned C5TSEL
: 1;
12486 extern __at(0x0F99) volatile __CCPTMRSbits_t CCPTMRSbits
;
12488 #define _C1TSEL 0x01
12489 #define _C2TSEL 0x02
12490 #define _C3TSEL 0x04
12491 #define _C4TSEL 0x08
12492 #define _C5TSEL 0x10
12494 //==============================================================================
12497 //==============================================================================
12500 extern __at(0x0F9A) __sfr REFOCON
;
12506 unsigned RODIV0
: 1;
12507 unsigned RODIV1
: 1;
12508 unsigned RODIV2
: 1;
12509 unsigned RODIV3
: 1;
12510 unsigned ROSEL
: 1;
12511 unsigned ROSSLP
: 1;
12518 unsigned RODIV
: 4;
12523 extern __at(0x0F9A) volatile __REFOCONbits_t REFOCONbits
;
12525 #define _RODIV0 0x01
12526 #define _RODIV1 0x02
12527 #define _RODIV2 0x04
12528 #define _RODIV3 0x08
12529 #define _ROSEL 0x10
12530 #define _ROSSLP 0x20
12533 //==============================================================================
12536 //==============================================================================
12539 extern __at(0x0F9B) __sfr OSCTUNE
;
12551 unsigned PLLEN
: 1;
12552 unsigned INTSRC
: 1;
12562 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
12570 #define _PLLEN 0x40
12571 #define _INTSRC 0x80
12573 //==============================================================================
12576 //==============================================================================
12579 extern __at(0x0F9C) __sfr PSTR1CON
;
12589 unsigned STRSYNC
: 1;
12591 unsigned CMPL0
: 1;
12592 unsigned CMPL1
: 1;
12600 } __PSTR1CONbits_t
;
12602 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
12608 #define _STRSYNC 0x10
12609 #define _CMPL0 0x40
12610 #define _CMPL1 0x80
12612 //==============================================================================
12615 //==============================================================================
12618 extern __at(0x0F9D) __sfr PIE1
;
12624 unsigned TMR1IE
: 1;
12625 unsigned TMR2IE
: 1;
12626 unsigned TMR1GIE
: 1;
12627 unsigned SSPIE
: 1;
12628 unsigned TX1IE
: 1;
12629 unsigned RC1IE
: 1;
12631 unsigned PSPIE
: 1;
12647 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
12649 #define _TMR1IE 0x01
12650 #define _TMR2IE 0x02
12651 #define _TMR1GIE 0x04
12652 #define _SSPIE 0x08
12653 #define _TX1IE 0x10
12655 #define _RC1IE 0x20
12658 #define _PSPIE 0x80
12660 //==============================================================================
12663 //==============================================================================
12666 extern __at(0x0F9E) __sfr PIR1
;
12672 unsigned TMR1IF
: 1;
12673 unsigned TMR2IF
: 1;
12674 unsigned TMR1GIF
: 1;
12675 unsigned SSPIF
: 1;
12676 unsigned TX1IF
: 1;
12677 unsigned RC1IF
: 1;
12679 unsigned PSPIF
: 1;
12695 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
12697 #define _TMR1IF 0x01
12698 #define _TMR2IF 0x02
12699 #define _TMR1GIF 0x04
12700 #define _SSPIF 0x08
12701 #define _TX1IF 0x10
12703 #define _RC1IF 0x20
12706 #define _PSPIF 0x80
12708 //==============================================================================
12711 //==============================================================================
12714 extern __at(0x0F9F) __sfr IPR1
;
12720 unsigned TMR1IP
: 1;
12721 unsigned TMR2IP
: 1;
12722 unsigned TMR1GIP
: 1;
12723 unsigned SSPIP
: 1;
12724 unsigned TX1IP
: 1;
12725 unsigned RC1IP
: 1;
12727 unsigned PSPIP
: 1;
12743 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
12745 #define _TMR1IP 0x01
12746 #define _TMR2IP 0x02
12747 #define _TMR1GIP 0x04
12748 #define _SSPIP 0x08
12749 #define _TX1IP 0x10
12751 #define _RC1IP 0x20
12754 #define _PSPIP 0x80
12756 //==============================================================================
12759 //==============================================================================
12762 extern __at(0x0FA0) __sfr PIE2
;
12768 unsigned TMR3GIE
: 1;
12769 unsigned TMR3IE
: 1;
12770 unsigned HLVDIE
: 1;
12771 unsigned BCLIE
: 1;
12775 unsigned OSCFIE
: 1;
12782 unsigned LVDIE
: 1;
12791 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
12793 #define _TMR3GIE 0x01
12794 #define _TMR3IE 0x02
12795 #define _HLVDIE 0x04
12796 #define _LVDIE 0x04
12797 #define _BCLIE 0x08
12798 #define _OSCFIE 0x80
12800 //==============================================================================
12803 //==============================================================================
12806 extern __at(0x0FA1) __sfr PIR2
;
12812 unsigned TMR3GIF
: 1;
12813 unsigned TMR3IF
: 1;
12814 unsigned HLVDIF
: 1;
12815 unsigned BCLIF
: 1;
12819 unsigned OSCFIF
: 1;
12826 unsigned LVDIF
: 1;
12835 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
12837 #define _TMR3GIF 0x01
12838 #define _TMR3IF 0x02
12839 #define _HLVDIF 0x04
12840 #define _LVDIF 0x04
12841 #define _BCLIF 0x08
12842 #define _OSCFIF 0x80
12844 //==============================================================================
12847 //==============================================================================
12850 extern __at(0x0FA2) __sfr IPR2
;
12856 unsigned TMR3GIP
: 1;
12857 unsigned TMR3IP
: 1;
12858 unsigned HLVDIP
: 1;
12859 unsigned BCLIP
: 1;
12863 unsigned OSCFIP
: 1;
12870 unsigned LVDIP
: 1;
12879 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
12881 #define _TMR3GIP 0x01
12882 #define _TMR3IP 0x02
12883 #define _HLVDIP 0x04
12884 #define _LVDIP 0x04
12885 #define _BCLIP 0x08
12886 #define _OSCFIP 0x80
12888 //==============================================================================
12891 //==============================================================================
12894 extern __at(0x0FA3) __sfr PIE3
;
12899 unsigned CCP1IE
: 1;
12900 unsigned CCP2IE
: 1;
12901 unsigned CTMUIE
: 1;
12902 unsigned TX2IE
: 1;
12903 unsigned RC2IE
: 1;
12908 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
12910 #define _CCP1IE 0x02
12911 #define _CCP2IE 0x04
12912 #define _CTMUIE 0x08
12913 #define _TX2IE 0x10
12914 #define _RC2IE 0x20
12916 //==============================================================================
12919 //==============================================================================
12922 extern __at(0x0FA4) __sfr PIR3
;
12927 unsigned CCP1IF
: 1;
12928 unsigned CCP2IF
: 1;
12929 unsigned CTMUIF
: 1;
12930 unsigned TX2IF
: 1;
12931 unsigned RC2IF
: 1;
12936 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
12938 #define _CCP1IF 0x02
12939 #define _CCP2IF 0x04
12940 #define _CTMUIF 0x08
12941 #define _TX2IF 0x10
12942 #define _RC2IF 0x20
12944 //==============================================================================
12947 //==============================================================================
12950 extern __at(0x0FA5) __sfr IPR3
;
12955 unsigned CCP1IP
: 1;
12956 unsigned CCP2IP
: 1;
12957 unsigned CTMUIP
: 1;
12958 unsigned TX2IP
: 1;
12959 unsigned RC2IP
: 1;
12964 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
12966 #define _CCP1IP 0x02
12967 #define _CCP2IP 0x04
12968 #define _CTMUIP 0x08
12969 #define _TX2IP 0x10
12970 #define _RC2IP 0x20
12972 //==============================================================================
12975 //==============================================================================
12978 extern __at(0x0FA6) __sfr RCSTA2
;
12987 unsigned ADDEN
: 1;
12996 unsigned RX9D2
: 1;
12997 unsigned OERR2
: 1;
12998 unsigned FERR2
: 1;
12999 unsigned ADDEN2
: 1;
13000 unsigned CREN2
: 1;
13001 unsigned SREN2
: 1;
13003 unsigned SPEN2
: 1;
13007 extern __at(0x0FA6) volatile __RCSTA2bits_t RCSTA2bits
;
13009 #define _RCSTA2_RX9D 0x01
13010 #define _RCSTA2_RX9D2 0x01
13011 #define _RCSTA2_OERR 0x02
13012 #define _RCSTA2_OERR2 0x02
13013 #define _RCSTA2_FERR 0x04
13014 #define _RCSTA2_FERR2 0x04
13015 #define _RCSTA2_ADDEN 0x08
13016 #define _RCSTA2_ADDEN2 0x08
13017 #define _RCSTA2_CREN 0x10
13018 #define _RCSTA2_CREN2 0x10
13019 #define _RCSTA2_SREN 0x20
13020 #define _RCSTA2_SREN2 0x20
13021 #define _RCSTA2_RX9 0x40
13022 #define _RCSTA2_RX92 0x40
13023 #define _RCSTA2_SPEN 0x80
13024 #define _RCSTA2_SPEN2 0x80
13026 //==============================================================================
13029 //==============================================================================
13032 extern __at(0x0FA7) __sfr BAUDCON1
;
13038 unsigned ABDEN
: 1;
13041 unsigned BRG16
: 1;
13042 unsigned TXCKP
: 1;
13043 unsigned RXDTP
: 1;
13044 unsigned RCIDL
: 1;
13045 unsigned ABDOVF
: 1;
13059 } __BAUDCON1bits_t
;
13061 extern __at(0x0FA7) volatile __BAUDCON1bits_t BAUDCON1bits
;
13063 #define _ABDEN 0x01
13065 #define _BRG16 0x08
13066 #define _TXCKP 0x10
13067 #define _RXDTP 0x20
13068 #define _RCIDL 0x40
13070 #define _ABDOVF 0x80
13072 //==============================================================================
13075 //==============================================================================
13078 extern __at(0x0FA8) __sfr HLVDCON
;
13084 unsigned HLVDL0
: 1;
13085 unsigned HLVDL1
: 1;
13086 unsigned HLVDL2
: 1;
13087 unsigned HLVDL3
: 1;
13088 unsigned HLVDEN
: 1;
13089 unsigned IRVST
: 1;
13090 unsigned BGVST
: 1;
13091 unsigned VDIRMAG
: 1;
13096 unsigned HLVDL
: 4;
13101 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
13103 #define _HLVDL0 0x01
13104 #define _HLVDL1 0x02
13105 #define _HLVDL2 0x04
13106 #define _HLVDL3 0x08
13107 #define _HLVDEN 0x10
13108 #define _IRVST 0x20
13109 #define _BGVST 0x40
13110 #define _VDIRMAG 0x80
13112 //==============================================================================
13114 extern __at(0x0FA9) __sfr PR4
;
13116 //==============================================================================
13119 extern __at(0x0FAA) __sfr T1GCON
;
13125 unsigned T1GSS0
: 1;
13126 unsigned T1GSS1
: 1;
13127 unsigned T1GVAL
: 1;
13128 unsigned T1GGO_NOT_T1DONE
: 1;
13129 unsigned T1GSPM
: 1;
13130 unsigned T1GTM
: 1;
13131 unsigned T1GPOL
: 1;
13132 unsigned TMR1GE
: 1;
13140 unsigned T1GGO
: 1;
13152 unsigned NOT_T1DONE
: 1;
13161 unsigned T1GSS
: 2;
13166 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
13168 #define _T1GSS0 0x01
13169 #define _T1GSS1 0x02
13170 #define _T1GVAL 0x04
13171 #define _T1GGO_NOT_T1DONE 0x08
13172 #define _T1GGO 0x08
13173 #define _NOT_T1DONE 0x08
13174 #define _T1GSPM 0x10
13175 #define _T1GTM 0x20
13176 #define _T1GPOL 0x40
13177 #define _TMR1GE 0x80
13179 //==============================================================================
13182 //==============================================================================
13185 extern __at(0x0FAB) __sfr RCSTA
;
13194 unsigned ADDEN
: 1;
13204 unsigned OERR1
: 1;
13205 unsigned FERR1
: 1;
13207 unsigned CREN1
: 1;
13208 unsigned SREN1
: 1;
13210 unsigned SPEN1
: 1;
13215 unsigned RX9D1
: 1;
13218 unsigned ADDEN1
: 1;
13221 unsigned NOT_RC8
: 1;
13233 unsigned RC8_9
: 1;
13250 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
13254 #define _RX9D1 0x01
13256 #define _OERR1 0x02
13258 #define _FERR1 0x04
13259 #define _ADDEN 0x08
13261 #define _ADDEN1 0x08
13263 #define _CREN1 0x10
13265 #define _SREN1 0x20
13268 #define _NOT_RC8 0x40
13269 #define _RC8_9 0x40
13272 #define _SPEN1 0x80
13274 //==============================================================================
13277 //==============================================================================
13280 extern __at(0x0FAB) __sfr RCSTA1
;
13289 unsigned ADDEN
: 1;
13299 unsigned OERR1
: 1;
13300 unsigned FERR1
: 1;
13302 unsigned CREN1
: 1;
13303 unsigned SREN1
: 1;
13305 unsigned SPEN1
: 1;
13310 unsigned RX9D1
: 1;
13313 unsigned ADDEN1
: 1;
13316 unsigned NOT_RC8
: 1;
13328 unsigned RC8_9
: 1;
13345 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
13347 #define _RCSTA1_RX9D 0x01
13348 #define _RCSTA1_RCD8 0x01
13349 #define _RCSTA1_RX9D1 0x01
13350 #define _RCSTA1_OERR 0x02
13351 #define _RCSTA1_OERR1 0x02
13352 #define _RCSTA1_FERR 0x04
13353 #define _RCSTA1_FERR1 0x04
13354 #define _RCSTA1_ADDEN 0x08
13355 #define _RCSTA1_ADEN 0x08
13356 #define _RCSTA1_ADDEN1 0x08
13357 #define _RCSTA1_CREN 0x10
13358 #define _RCSTA1_CREN1 0x10
13359 #define _RCSTA1_SREN 0x20
13360 #define _RCSTA1_SREN1 0x20
13361 #define _RCSTA1_RX9 0x40
13362 #define _RCSTA1_RC9 0x40
13363 #define _RCSTA1_NOT_RC8 0x40
13364 #define _RCSTA1_RC8_9 0x40
13365 #define _RCSTA1_RX91 0x40
13366 #define _RCSTA1_SPEN 0x80
13367 #define _RCSTA1_SPEN1 0x80
13369 //==============================================================================
13372 //==============================================================================
13375 extern __at(0x0FAC) __sfr TXSTA
;
13384 unsigned SENDB
: 1;
13394 unsigned TRMT1
: 1;
13395 unsigned BRGH1
: 1;
13396 unsigned SENDB1
: 1;
13397 unsigned SYNC1
: 1;
13398 unsigned TXEN1
: 1;
13399 unsigned TX8_9
: 1;
13400 unsigned CSRC1
: 1;
13405 unsigned TX9D1
: 1;
13411 unsigned NOT_TX8
: 1;
13428 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
13432 #define _TX9D1 0x01
13434 #define _TRMT1 0x02
13436 #define _BRGH1 0x04
13437 #define _SENDB 0x08
13438 #define _SENDB1 0x08
13440 #define _SYNC1 0x10
13442 #define _TXEN1 0x20
13444 #define _TX8_9 0x40
13445 #define _NOT_TX8 0x40
13448 #define _CSRC1 0x80
13450 //==============================================================================
13453 //==============================================================================
13456 extern __at(0x0FAC) __sfr TXSTA1
;
13465 unsigned SENDB
: 1;
13475 unsigned TRMT1
: 1;
13476 unsigned BRGH1
: 1;
13477 unsigned SENDB1
: 1;
13478 unsigned SYNC1
: 1;
13479 unsigned TXEN1
: 1;
13480 unsigned TX8_9
: 1;
13481 unsigned CSRC1
: 1;
13486 unsigned TX9D1
: 1;
13492 unsigned NOT_TX8
: 1;
13509 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
13511 #define _TXSTA1_TX9D 0x01
13512 #define _TXSTA1_TXD8 0x01
13513 #define _TXSTA1_TX9D1 0x01
13514 #define _TXSTA1_TRMT 0x02
13515 #define _TXSTA1_TRMT1 0x02
13516 #define _TXSTA1_BRGH 0x04
13517 #define _TXSTA1_BRGH1 0x04
13518 #define _TXSTA1_SENDB 0x08
13519 #define _TXSTA1_SENDB1 0x08
13520 #define _TXSTA1_SYNC 0x10
13521 #define _TXSTA1_SYNC1 0x10
13522 #define _TXSTA1_TXEN 0x20
13523 #define _TXSTA1_TXEN1 0x20
13524 #define _TXSTA1_TX9 0x40
13525 #define _TXSTA1_TX8_9 0x40
13526 #define _TXSTA1_NOT_TX8 0x40
13527 #define _TXSTA1_TX91 0x40
13528 #define _TXSTA1_CSRC 0x80
13529 #define _TXSTA1_CSRC1 0x80
13531 //==============================================================================
13533 extern __at(0x0FAD) __sfr TXREG
;
13534 extern __at(0x0FAD) __sfr TXREG1
;
13535 extern __at(0x0FAE) __sfr RCREG
;
13536 extern __at(0x0FAE) __sfr RCREG1
;
13537 extern __at(0x0FAF) __sfr SPBRG
;
13538 extern __at(0x0FAF) __sfr SPBRG1
;
13540 //==============================================================================
13543 extern __at(0x0FB0) __sfr T3GCON
;
13549 unsigned T3GSS0
: 1;
13550 unsigned T3GSS1
: 1;
13551 unsigned T3GVAL
: 1;
13552 unsigned T3GGO_NOT_T3DONE
: 1;
13553 unsigned T3GSPM
: 1;
13554 unsigned T3GTM
: 1;
13555 unsigned T3GPOL
: 1;
13556 unsigned TMR3GE
: 1;
13564 unsigned T3GGO
: 1;
13576 unsigned NOT_T3DONE
: 1;
13585 unsigned T3GSS
: 2;
13590 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
13592 #define _T3GSS0 0x01
13593 #define _T3GSS1 0x02
13594 #define _T3GVAL 0x04
13595 #define _T3GGO_NOT_T3DONE 0x08
13596 #define _T3GGO 0x08
13597 #define _NOT_T3DONE 0x08
13598 #define _T3GSPM 0x10
13599 #define _T3GTM 0x20
13600 #define _T3GPOL 0x40
13601 #define _TMR3GE 0x80
13603 //==============================================================================
13606 //==============================================================================
13609 extern __at(0x0FB1) __sfr T3CON
;
13615 unsigned TMR3ON
: 1;
13617 unsigned NOT_T3SYNC
: 1;
13618 unsigned SOSCEN
: 1;
13619 unsigned T3CKPS0
: 1;
13620 unsigned T3CKPS1
: 1;
13621 unsigned TMR3CS0
: 1;
13622 unsigned TMR3CS1
: 1;
13628 unsigned T3CKPS
: 2;
13635 unsigned TMR3CS
: 2;
13639 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
13641 #define _T3CON_TMR3ON 0x01
13642 #define _T3CON_RD16 0x02
13643 #define _T3CON_NOT_T3SYNC 0x04
13644 #define _T3CON_SOSCEN 0x08
13645 #define _T3CON_T3CKPS0 0x10
13646 #define _T3CON_T3CKPS1 0x20
13647 #define _T3CON_TMR3CS0 0x40
13648 #define _T3CON_TMR3CS1 0x80
13650 //==============================================================================
13652 extern __at(0x0FB2) __sfr TMR3
;
13653 extern __at(0x0FB2) __sfr TMR3L
;
13654 extern __at(0x0FB3) __sfr TMR3H
;
13656 //==============================================================================
13659 extern __at(0x0FB4) __sfr CMSTAT
;
13669 unsigned CMP1OUT
: 1;
13670 unsigned CMP2OUT
: 1;
13673 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
13675 #define _CMP1OUT 0x40
13676 #define _CMP2OUT 0x80
13678 //==============================================================================
13681 //==============================================================================
13684 extern __at(0x0FB4) __sfr CMSTATUS
;
13694 unsigned CMP1OUT
: 1;
13695 unsigned CMP2OUT
: 1;
13696 } __CMSTATUSbits_t
;
13698 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
13700 #define _CMSTATUS_CMP1OUT 0x40
13701 #define _CMSTATUS_CMP2OUT 0x80
13703 //==============================================================================
13706 //==============================================================================
13709 extern __at(0x0FB5) __sfr CVRCON
;
13720 unsigned CVRSS
: 1;
13721 unsigned CVROE
: 1;
13722 unsigned CVREN
: 1;
13732 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
13739 #define _CVRSS 0x20
13740 #define _CVROE 0x40
13741 #define _CVREN 0x80
13743 //==============================================================================
13746 //==============================================================================
13749 extern __at(0x0FB6) __sfr PIE4
;
13753 unsigned CCP3IE
: 1;
13754 unsigned CCP4IE
: 1;
13755 unsigned CCP5IE
: 1;
13757 unsigned CMP1IE
: 1;
13758 unsigned CMP2IE
: 1;
13760 unsigned TMR4IE
: 1;
13763 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
13765 #define _CCP3IE 0x01
13766 #define _CCP4IE 0x02
13767 #define _CCP5IE 0x04
13768 #define _CMP1IE 0x10
13769 #define _CMP2IE 0x20
13771 #define _TMR4IE 0x80
13773 //==============================================================================
13776 //==============================================================================
13779 extern __at(0x0FB7) __sfr PIR4
;
13783 unsigned CCP3IF
: 1;
13784 unsigned CCP4IF
: 1;
13785 unsigned CCP5IF
: 1;
13787 unsigned CMP1IF
: 1;
13788 unsigned CMP2IF
: 1;
13790 unsigned TMR4IF
: 1;
13793 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
13795 #define _CCP3IF 0x01
13796 #define _CCP4IF 0x02
13797 #define _CCP5IF 0x04
13798 #define _CMP1IF 0x10
13799 #define _CMP2IF 0x20
13801 #define _TMR4IF 0x80
13803 //==============================================================================
13806 //==============================================================================
13809 extern __at(0x0FB8) __sfr IPR4
;
13813 unsigned CCP3IP
: 1;
13814 unsigned CCP4IP
: 1;
13815 unsigned CCP5IP
: 1;
13817 unsigned CMP1IP
: 1;
13818 unsigned CMP2IP
: 1;
13820 unsigned TMR4IP
: 1;
13823 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
13825 #define _CCP3IP 0x01
13826 #define _CCP4IP 0x02
13827 #define _CCP5IP 0x04
13828 #define _CMP1IP 0x10
13829 #define _CMP2IP 0x20
13831 #define _TMR4IP 0x80
13833 //==============================================================================
13836 //==============================================================================
13839 extern __at(0x0FB9) __sfr BAUDCON2
;
13845 unsigned ABDEN
: 1;
13848 unsigned BRG16
: 1;
13849 unsigned TXCKP
: 1;
13850 unsigned RXDTP
: 1;
13851 unsigned RCIDL
: 1;
13852 unsigned ABDOVF
: 1;
13866 } __BAUDCON2bits_t
;
13868 extern __at(0x0FB9) volatile __BAUDCON2bits_t BAUDCON2bits
;
13870 #define _BAUDCON2_ABDEN 0x01
13871 #define _BAUDCON2_WUE 0x02
13872 #define _BAUDCON2_BRG16 0x08
13873 #define _BAUDCON2_TXCKP 0x10
13874 #define _BAUDCON2_RXDTP 0x20
13875 #define _BAUDCON2_RCIDL 0x40
13876 #define _BAUDCON2_RCMT 0x40
13877 #define _BAUDCON2_ABDOVF 0x80
13879 //==============================================================================
13882 //==============================================================================
13885 extern __at(0x0FBA) __sfr TXSTA2
;
13894 unsigned SENDB
: 1;
13903 unsigned TX9D2
: 1;
13904 unsigned TRMT2
: 1;
13905 unsigned BRGH2
: 1;
13906 unsigned SENDB2
: 1;
13907 unsigned SYNC2
: 1;
13908 unsigned TXEN2
: 1;
13910 unsigned CSRC2
: 1;
13914 extern __at(0x0FBA) volatile __TXSTA2bits_t TXSTA2bits
;
13916 #define _TXSTA2_TX9D 0x01
13917 #define _TXSTA2_TX9D2 0x01
13918 #define _TXSTA2_TRMT 0x02
13919 #define _TXSTA2_TRMT2 0x02
13920 #define _TXSTA2_BRGH 0x04
13921 #define _TXSTA2_BRGH2 0x04
13922 #define _TXSTA2_SENDB 0x08
13923 #define _TXSTA2_SENDB2 0x08
13924 #define _TXSTA2_SYNC 0x10
13925 #define _TXSTA2_SYNC2 0x10
13926 #define _TXSTA2_TXEN 0x20
13927 #define _TXSTA2_TXEN2 0x20
13928 #define _TXSTA2_TX9 0x40
13929 #define _TXSTA2_TX92 0x40
13930 #define _TXSTA2_CSRC 0x80
13931 #define _TXSTA2_CSRC2 0x80
13933 //==============================================================================
13936 //==============================================================================
13939 extern __at(0x0FBB) __sfr CCP1CON
;
13945 unsigned CCP1M0
: 1;
13946 unsigned CCP1M1
: 1;
13947 unsigned CCP1M2
: 1;
13948 unsigned CCP1M3
: 1;
13949 unsigned DC1B0
: 1;
13950 unsigned DC1B1
: 1;
13961 unsigned CCP1Y
: 1;
13962 unsigned CCP1X
: 1;
13969 unsigned CCP1M
: 4;
13987 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
13989 #define _CCP1M0 0x01
13990 #define _CCP1M1 0x02
13991 #define _CCP1M2 0x04
13992 #define _CCP1M3 0x08
13993 #define _DC1B0 0x10
13994 #define _CCP1Y 0x10
13995 #define _DC1B1 0x20
13996 #define _CCP1X 0x20
14000 //==============================================================================
14003 //==============================================================================
14006 extern __at(0x0FBB) __sfr ECCP1CON
;
14012 unsigned CCP1M0
: 1;
14013 unsigned CCP1M1
: 1;
14014 unsigned CCP1M2
: 1;
14015 unsigned CCP1M3
: 1;
14016 unsigned DC1B0
: 1;
14017 unsigned DC1B1
: 1;
14028 unsigned CCP1Y
: 1;
14029 unsigned CCP1X
: 1;
14036 unsigned CCP1M
: 4;
14052 } __ECCP1CONbits_t
;
14054 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
14056 #define _ECCP1CON_CCP1M0 0x01
14057 #define _ECCP1CON_CCP1M1 0x02
14058 #define _ECCP1CON_CCP1M2 0x04
14059 #define _ECCP1CON_CCP1M3 0x08
14060 #define _ECCP1CON_DC1B0 0x10
14061 #define _ECCP1CON_CCP1Y 0x10
14062 #define _ECCP1CON_DC1B1 0x20
14063 #define _ECCP1CON_CCP1X 0x20
14064 #define _ECCP1CON_P1M0 0x40
14065 #define _ECCP1CON_P1M1 0x80
14067 //==============================================================================
14069 extern __at(0x0FBC) __sfr CCPR1
;
14070 extern __at(0x0FBC) __sfr CCPR1L
;
14071 extern __at(0x0FBD) __sfr CCPR1H
;
14073 //==============================================================================
14076 extern __at(0x0FBE) __sfr ECCP1DEL
;
14082 unsigned P1DC0
: 1;
14083 unsigned P1DC1
: 1;
14084 unsigned P1DC2
: 1;
14085 unsigned P1DC3
: 1;
14086 unsigned P1DC4
: 1;
14087 unsigned P1DC5
: 1;
14088 unsigned P1DC6
: 1;
14089 unsigned P1RSEN
: 1;
14097 } __ECCP1DELbits_t
;
14099 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
14101 #define _P1DC0 0x01
14102 #define _P1DC1 0x02
14103 #define _P1DC2 0x04
14104 #define _P1DC3 0x08
14105 #define _P1DC4 0x10
14106 #define _P1DC5 0x20
14107 #define _P1DC6 0x40
14108 #define _P1RSEN 0x80
14110 //==============================================================================
14113 //==============================================================================
14116 extern __at(0x0FBE) __sfr PWM1CON
;
14122 unsigned P1DC0
: 1;
14123 unsigned P1DC1
: 1;
14124 unsigned P1DC2
: 1;
14125 unsigned P1DC3
: 1;
14126 unsigned P1DC4
: 1;
14127 unsigned P1DC5
: 1;
14128 unsigned P1DC6
: 1;
14129 unsigned P1RSEN
: 1;
14139 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
14141 #define _PWM1CON_P1DC0 0x01
14142 #define _PWM1CON_P1DC1 0x02
14143 #define _PWM1CON_P1DC2 0x04
14144 #define _PWM1CON_P1DC3 0x08
14145 #define _PWM1CON_P1DC4 0x10
14146 #define _PWM1CON_P1DC5 0x20
14147 #define _PWM1CON_P1DC6 0x40
14148 #define _PWM1CON_P1RSEN 0x80
14150 //==============================================================================
14153 //==============================================================================
14156 extern __at(0x0FBF) __sfr ECCP1AS
;
14162 unsigned PSS1BD0
: 1;
14163 unsigned PSS1BD1
: 1;
14164 unsigned PSS1AC0
: 1;
14165 unsigned PSS1AC1
: 1;
14166 unsigned ECCP1AS0
: 1;
14167 unsigned ECCP1AS1
: 1;
14168 unsigned ECCP1AS2
: 1;
14169 unsigned ECCP1ASE
: 1;
14174 unsigned PSS1BD
: 2;
14181 unsigned PSS1AC
: 2;
14188 unsigned ECCP1AS
: 3;
14193 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
14195 #define _PSS1BD0 0x01
14196 #define _PSS1BD1 0x02
14197 #define _PSS1AC0 0x04
14198 #define _PSS1AC1 0x08
14199 #define _ECCP1AS0 0x10
14200 #define _ECCP1AS1 0x20
14201 #define _ECCP1AS2 0x40
14202 #define _ECCP1ASE 0x80
14204 //==============================================================================
14207 //==============================================================================
14210 extern __at(0x0FC0) __sfr ADCON2
;
14216 unsigned ADCS0
: 1;
14217 unsigned ADCS1
: 1;
14218 unsigned ADCS2
: 1;
14219 unsigned ACQT0
: 1;
14220 unsigned ACQT1
: 1;
14221 unsigned ACQT2
: 1;
14240 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
14242 #define _ADCS0 0x01
14243 #define _ADCS1 0x02
14244 #define _ADCS2 0x04
14245 #define _ACQT0 0x08
14246 #define _ACQT1 0x10
14247 #define _ACQT2 0x20
14250 //==============================================================================
14253 //==============================================================================
14256 extern __at(0x0FC1) __sfr ADCON1
;
14262 unsigned CHSN0
: 1;
14263 unsigned CHSN1
: 1;
14264 unsigned CHSN2
: 1;
14265 unsigned VNCFG
: 1;
14266 unsigned VCFG0
: 1;
14267 unsigned VCFG1
: 1;
14268 unsigned TRIGSEL0
: 1;
14269 unsigned TRIGSEL1
: 1;
14288 unsigned TRIGSEL
: 2;
14292 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
14294 #define _CHSN0 0x01
14295 #define _CHSN1 0x02
14296 #define _CHSN2 0x04
14297 #define _VNCFG 0x08
14298 #define _VCFG0 0x10
14299 #define _VCFG1 0x20
14300 #define _TRIGSEL0 0x40
14301 #define _TRIGSEL1 0x80
14303 //==============================================================================
14306 //==============================================================================
14309 extern __at(0x0FC2) __sfr ADCON0
;
14316 unsigned GO_NOT_DONE
: 1;
14352 unsigned NOT_DONE
: 1;
14369 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
14372 #define _GO_NOT_DONE 0x02
14375 #define _NOT_DONE 0x02
14382 //==============================================================================
14384 extern __at(0x0FC3) __sfr ADRES
;
14385 extern __at(0x0FC3) __sfr ADRESL
;
14386 extern __at(0x0FC4) __sfr ADRESH
;
14388 //==============================================================================
14391 extern __at(0x0FC5) __sfr SSPCON2
;
14401 unsigned ACKEN
: 1;
14402 unsigned ACKDT
: 1;
14403 unsigned ACKSTAT
: 1;
14410 unsigned ADMSK1
: 1;
14411 unsigned ADMSK2
: 1;
14412 unsigned ADMSK3
: 1;
14413 unsigned ADMSK4
: 1;
14414 unsigned ADMSK5
: 1;
14420 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
14424 #define _ADMSK1 0x02
14426 #define _ADMSK2 0x04
14428 #define _ADMSK3 0x08
14429 #define _ACKEN 0x10
14430 #define _ADMSK4 0x10
14431 #define _ACKDT 0x20
14432 #define _ADMSK5 0x20
14433 #define _ACKSTAT 0x40
14436 //==============================================================================
14439 //==============================================================================
14442 extern __at(0x0FC6) __sfr SSPCON1
;
14448 unsigned SSPM0
: 1;
14449 unsigned SSPM1
: 1;
14450 unsigned SSPM2
: 1;
14451 unsigned SSPM3
: 1;
14453 unsigned SSPEN
: 1;
14454 unsigned SSPOV
: 1;
14465 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
14467 #define _SSPM0 0x01
14468 #define _SSPM1 0x02
14469 #define _SSPM2 0x04
14470 #define _SSPM3 0x08
14472 #define _SSPEN 0x20
14473 #define _SSPOV 0x40
14476 //==============================================================================
14479 //==============================================================================
14482 extern __at(0x0FC7) __sfr SSPSTAT
;
14490 unsigned R_NOT_W
: 1;
14493 unsigned D_NOT_A
: 1;
14503 unsigned I2C_START
: 1;
14504 unsigned I2C_STOP
: 1;
14514 unsigned NOT_W
: 1;
14517 unsigned NOT_A
: 1;
14526 unsigned NOT_WRITE
: 1;
14529 unsigned NOT_ADDRESS
: 1;
14538 unsigned READ_WRITE
: 1;
14541 unsigned DATA_ADDRESS
: 1;
14550 unsigned I2C_READ
: 1;
14553 unsigned I2C_DAT
: 1;
14559 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
14563 #define _R_NOT_W 0x04
14565 #define _NOT_W 0x04
14566 #define _NOT_WRITE 0x04
14567 #define _READ_WRITE 0x04
14568 #define _I2C_READ 0x04
14570 #define _I2C_START 0x08
14572 #define _I2C_STOP 0x10
14573 #define _D_NOT_A 0x20
14575 #define _NOT_A 0x20
14576 #define _NOT_ADDRESS 0x20
14577 #define _DATA_ADDRESS 0x20
14578 #define _I2C_DAT 0x20
14582 //==============================================================================
14585 //==============================================================================
14588 extern __at(0x0FC8) __sfr SSPADD
;
14602 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
14613 //==============================================================================
14615 extern __at(0x0FC9) __sfr SSPBUF
;
14617 //==============================================================================
14620 extern __at(0x0FCA) __sfr T2CON
;
14626 unsigned T2CKPS0
: 1;
14627 unsigned T2CKPS1
: 1;
14628 unsigned TMR2ON
: 1;
14629 unsigned T2OUTPS0
: 1;
14630 unsigned T2OUTPS1
: 1;
14631 unsigned T2OUTPS2
: 1;
14632 unsigned T2OUTPS3
: 1;
14638 unsigned T2CKPS
: 2;
14645 unsigned T2OUTPS
: 4;
14650 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
14652 #define _T2CKPS0 0x01
14653 #define _T2CKPS1 0x02
14654 #define _TMR2ON 0x04
14655 #define _T2OUTPS0 0x08
14656 #define _T2OUTPS1 0x10
14657 #define _T2OUTPS2 0x20
14658 #define _T2OUTPS3 0x40
14660 //==============================================================================
14662 extern __at(0x0FCB) __sfr PR2
;
14663 extern __at(0x0FCC) __sfr TMR2
;
14665 //==============================================================================
14668 extern __at(0x0FCD) __sfr T1CON
;
14674 unsigned TMR1ON
: 1;
14676 unsigned NOT_T1SYNC
: 1;
14677 unsigned SOSCEN
: 1;
14678 unsigned T1CKPS0
: 1;
14679 unsigned T1CKPS1
: 1;
14680 unsigned TMR1CS0
: 1;
14681 unsigned TMR1CS1
: 1;
14687 unsigned T1CKPS
: 2;
14694 unsigned TMR1CS
: 2;
14698 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
14700 #define _TMR1ON 0x01
14702 #define _NOT_T1SYNC 0x04
14703 #define _SOSCEN 0x08
14704 #define _T1CKPS0 0x10
14705 #define _T1CKPS1 0x20
14706 #define _TMR1CS0 0x40
14707 #define _TMR1CS1 0x80
14709 //==============================================================================
14711 extern __at(0x0FCE) __sfr TMR1
;
14712 extern __at(0x0FCE) __sfr TMR1L
;
14713 extern __at(0x0FCF) __sfr TMR1H
;
14715 //==============================================================================
14718 extern __at(0x0FD0) __sfr RCON
;
14724 unsigned NOT_BOR
: 1;
14725 unsigned NOT_POR
: 1;
14726 unsigned NOT_PD
: 1;
14727 unsigned NOT_TO
: 1;
14728 unsigned NOT_RI
: 1;
14729 unsigned NOT_CM
: 1;
14730 unsigned SBOREN
: 1;
14747 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
14749 #define _NOT_BOR 0x01
14751 #define _NOT_POR 0x02
14753 #define _NOT_PD 0x04
14755 #define _NOT_TO 0x08
14757 #define _NOT_RI 0x10
14759 #define _NOT_CM 0x20
14761 #define _SBOREN 0x40
14764 //==============================================================================
14767 //==============================================================================
14770 extern __at(0x0FD1) __sfr WDTCON
;
14776 unsigned SWDTEN
: 1;
14777 unsigned ULPSINK
: 1;
14778 unsigned ULPEN
: 1;
14780 unsigned SRETEN
: 1;
14781 unsigned ULPLVL
: 1;
14783 unsigned REGSLP
: 1;
14788 unsigned SWDTE
: 1;
14799 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
14801 #define _SWDTEN 0x01
14802 #define _SWDTE 0x01
14803 #define _ULPSINK 0x02
14804 #define _ULPEN 0x04
14805 #define _SRETEN 0x10
14806 #define _ULPLVL 0x20
14807 #define _REGSLP 0x80
14809 //==============================================================================
14812 //==============================================================================
14815 extern __at(0x0FD2) __sfr OSCCON2
;
14821 unsigned MFIOSEL
: 1;
14822 unsigned MFIOFS
: 1;
14823 unsigned LVDL2
: 1;
14824 unsigned SOSCGO
: 1;
14825 unsigned SOSCDRV
: 1;
14827 unsigned SOSCRUN
: 1;
14833 unsigned LVDL0
: 1;
14834 unsigned LVDL1
: 1;
14836 unsigned LVDL3
: 1;
14850 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
14852 #define _MFIOSEL 0x01
14853 #define _LVDL0 0x01
14854 #define _MFIOFS 0x02
14855 #define _LVDL1 0x02
14856 #define _LVDL2 0x04
14857 #define _SOSCGO 0x08
14858 #define _LVDL3 0x08
14859 #define _SOSCDRV 0x10
14860 #define _SOSCRUN 0x40
14862 //==============================================================================
14865 //==============================================================================
14868 extern __at(0x0FD3) __sfr OSCCON
;
14876 unsigned HFIOFS
: 1;
14878 unsigned IRCF0
: 1;
14879 unsigned IRCF1
: 1;
14880 unsigned IRCF2
: 1;
14881 unsigned IDLEN
: 1;
14898 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
14902 #define _HFIOFS 0x04
14904 #define _IRCF0 0x10
14905 #define _IRCF1 0x20
14906 #define _IRCF2 0x40
14907 #define _IDLEN 0x80
14909 //==============================================================================
14912 //==============================================================================
14915 extern __at(0x0FD5) __sfr T0CON
;
14921 unsigned T0PS0
: 1;
14922 unsigned T0PS1
: 1;
14923 unsigned T0PS2
: 1;
14927 unsigned T08BIT
: 1;
14928 unsigned TMR0ON
: 1;
14938 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
14940 #define _T0PS0 0x01
14941 #define _T0PS1 0x02
14942 #define _T0PS2 0x04
14946 #define _T08BIT 0x40
14947 #define _TMR0ON 0x80
14949 //==============================================================================
14951 extern __at(0x0FD6) __sfr TMR0
;
14952 extern __at(0x0FD6) __sfr TMR0L
;
14953 extern __at(0x0FD7) __sfr TMR0H
;
14955 //==============================================================================
14958 extern __at(0x0FD8) __sfr STATUS
;
14972 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
14980 //==============================================================================
14982 extern __at(0x0FD9) __sfr FSR2L
;
14983 extern __at(0x0FDA) __sfr FSR2H
;
14984 extern __at(0x0FDB) __sfr PLUSW2
;
14985 extern __at(0x0FDC) __sfr PREINC2
;
14986 extern __at(0x0FDD) __sfr POSTDEC2
;
14987 extern __at(0x0FDE) __sfr POSTINC2
;
14988 extern __at(0x0FDF) __sfr INDF2
;
14989 extern __at(0x0FE0) __sfr BSR
;
14990 extern __at(0x0FE1) __sfr FSR1L
;
14991 extern __at(0x0FE2) __sfr FSR1H
;
14992 extern __at(0x0FE3) __sfr PLUSW1
;
14993 extern __at(0x0FE4) __sfr PREINC1
;
14994 extern __at(0x0FE5) __sfr POSTDEC1
;
14995 extern __at(0x0FE6) __sfr POSTINC1
;
14996 extern __at(0x0FE7) __sfr INDF1
;
14997 extern __at(0x0FE8) __sfr WREG
;
14998 extern __at(0x0FE9) __sfr FSR0L
;
14999 extern __at(0x0FEA) __sfr FSR0H
;
15000 extern __at(0x0FEB) __sfr PLUSW0
;
15001 extern __at(0x0FEC) __sfr PREINC0
;
15002 extern __at(0x0FED) __sfr POSTDEC0
;
15003 extern __at(0x0FEE) __sfr POSTINC0
;
15004 extern __at(0x0FEF) __sfr INDF0
;
15006 //==============================================================================
15009 extern __at(0x0FF0) __sfr INTCON3
;
15015 unsigned INT1IF
: 1;
15016 unsigned INT2IF
: 1;
15017 unsigned INT3IF
: 1;
15018 unsigned INT1IE
: 1;
15019 unsigned INT2IE
: 1;
15020 unsigned INT3IE
: 1;
15021 unsigned INT1IP
: 1;
15022 unsigned INT2IP
: 1;
15027 unsigned INT1F
: 1;
15028 unsigned INT2F
: 1;
15029 unsigned INT3F
: 1;
15030 unsigned INT1E
: 1;
15031 unsigned INT2E
: 1;
15032 unsigned INT3E
: 1;
15033 unsigned INT1P
: 1;
15034 unsigned INT2P
: 1;
15038 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
15040 #define _INT1IF 0x01
15041 #define _INT1F 0x01
15042 #define _INT2IF 0x02
15043 #define _INT2F 0x02
15044 #define _INT3IF 0x04
15045 #define _INT3F 0x04
15046 #define _INT1IE 0x08
15047 #define _INT1E 0x08
15048 #define _INT2IE 0x10
15049 #define _INT2E 0x10
15050 #define _INT3IE 0x20
15051 #define _INT3E 0x20
15052 #define _INT1IP 0x40
15053 #define _INT1P 0x40
15054 #define _INT2IP 0x80
15055 #define _INT2P 0x80
15057 //==============================================================================
15060 //==============================================================================
15063 extern __at(0x0FF1) __sfr INTCON2
;
15070 unsigned INT3IP
: 1;
15071 unsigned TMR0IP
: 1;
15072 unsigned INTEDG3
: 1;
15073 unsigned INTEDG2
: 1;
15074 unsigned INTEDG1
: 1;
15075 unsigned INTEDG0
: 1;
15076 unsigned NOT_RBPU
: 1;
15082 unsigned INT3P
: 1;
15092 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
15095 #define _INT3IP 0x02
15096 #define _INT3P 0x02
15097 #define _TMR0IP 0x04
15099 #define _INTEDG3 0x08
15100 #define _INTEDG2 0x10
15101 #define _INTEDG1 0x20
15102 #define _INTEDG0 0x40
15103 #define _NOT_RBPU 0x80
15106 //==============================================================================
15109 //==============================================================================
15112 extern __at(0x0FF2) __sfr INTCON
;
15119 unsigned INT0IF
: 1;
15120 unsigned TMR0IF
: 1;
15122 unsigned INT0IE
: 1;
15123 unsigned TMR0IE
: 1;
15124 unsigned PEIE_GIEL
: 1;
15125 unsigned GIE_GIEH
: 1;
15131 unsigned INT0F
: 1;
15134 unsigned INT0E
: 1;
15153 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
15156 #define _INT0IF 0x02
15157 #define _INT0F 0x02
15158 #define _TMR0IF 0x04
15161 #define _INT0IE 0x10
15162 #define _INT0E 0x10
15163 #define _TMR0IE 0x20
15165 #define _PEIE_GIEL 0x40
15168 #define _GIE_GIEH 0x80
15172 //==============================================================================
15175 //==============================================================================
15178 extern __at(0x0FF2) __sfr INTCON1
;
15185 unsigned INT0IF
: 1;
15186 unsigned TMR0IF
: 1;
15188 unsigned INT0IE
: 1;
15189 unsigned TMR0IE
: 1;
15190 unsigned PEIE_GIEL
: 1;
15191 unsigned GIE_GIEH
: 1;
15197 unsigned INT0F
: 1;
15200 unsigned INT0E
: 1;
15219 extern __at(0x0FF2) volatile __INTCON1bits_t INTCON1bits
;
15221 #define _INTCON1_RBIF 0x01
15222 #define _INTCON1_INT0IF 0x02
15223 #define _INTCON1_INT0F 0x02
15224 #define _INTCON1_TMR0IF 0x04
15225 #define _INTCON1_T0IF 0x04
15226 #define _INTCON1_RBIE 0x08
15227 #define _INTCON1_INT0IE 0x10
15228 #define _INTCON1_INT0E 0x10
15229 #define _INTCON1_TMR0IE 0x20
15230 #define _INTCON1_T0IE 0x20
15231 #define _INTCON1_PEIE_GIEL 0x40
15232 #define _INTCON1_PEIE 0x40
15233 #define _INTCON1_GIEL 0x40
15234 #define _INTCON1_GIE_GIEH 0x80
15235 #define _INTCON1_GIE 0x80
15236 #define _INTCON1_GIEH 0x80
15238 //==============================================================================
15240 extern __at(0x0FF3) __sfr PROD
;
15241 extern __at(0x0FF3) __sfr PRODL
;
15242 extern __at(0x0FF4) __sfr PRODH
;
15243 extern __at(0x0FF5) __sfr TABLAT
;
15244 extern __at(0x0FF6) __sfr TBLPTR
;
15245 extern __at(0x0FF6) __sfr TBLPTRL
;
15246 extern __at(0x0FF7) __sfr TBLPTRH
;
15247 extern __at(0x0FF8) __sfr TBLPTRU
;
15248 extern __at(0x0FF9) __sfr PC
;
15249 extern __at(0x0FF9) __sfr PCL
;
15250 extern __at(0x0FFA) __sfr PCLATH
;
15251 extern __at(0x0FFB) __sfr PCLATU
;
15253 //==============================================================================
15256 extern __at(0x0FFC) __sfr STKPTR
;
15268 unsigned STKUNF
: 1;
15269 unsigned STKFUL
: 1;
15281 unsigned STKOVF
: 1;
15291 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
15298 #define _STKUNF 0x40
15299 #define _STKFUL 0x80
15300 #define _STKOVF 0x80
15302 //==============================================================================
15304 extern __at(0x0FFD) __sfr TOS
;
15305 extern __at(0x0FFD) __sfr TOSL
;
15306 extern __at(0x0FFE) __sfr TOSH
;
15307 extern __at(0x0FFF) __sfr TOSU
;
15309 //==============================================================================
15311 // Configuration Bits
15313 //==============================================================================
15315 #define __CONFIG1L 0x300000
15316 #define __CONFIG1H 0x300001
15317 #define __CONFIG2L 0x300002
15318 #define __CONFIG2H 0x300003
15319 #define __CONFIG3H 0x300005
15320 #define __CONFIG4L 0x300006
15321 #define __CONFIG5L 0x300008
15322 #define __CONFIG5H 0x300009
15323 #define __CONFIG6L 0x30000A
15324 #define __CONFIG6H 0x30000B
15325 #define __CONFIG7L 0x30000C
15326 #define __CONFIG7H 0x30000D
15328 //----------------------------- CONFIG1L Options -------------------------------
15330 #define _RETEN_ON_1L 0xFE // Ultra low-power regulator is Enabled (Controlled by SRETEN bit).
15331 #define _RETEN_OFF_1L 0xFF // Ultra low-power regulator is Disabled (Controlled by REGSLP bit).
15332 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
15333 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
15334 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
15335 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
15336 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
15337 #define _XINST_OFF_1L 0xBF // Disabled.
15338 #define _XINST_ON_1L 0xFF // Enabled.
15340 //----------------------------- CONFIG1H Options -------------------------------
15342 #define _FOSC_LP_1H 0xF0 // LP oscillator.
15343 #define _FOSC_XT_1H 0xF1 // XT oscillator.
15344 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
15345 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
15346 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
15347 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
15348 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
15349 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
15350 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
15351 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
15352 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
15353 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
15354 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
15355 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
15356 #define _PLLCFG_OFF_1H 0xEF // Disabled.
15357 #define _PLLCFG_ON_1H 0xFF // Enabled.
15358 #define _FCMEN_OFF_1H 0xBF // Disabled.
15359 #define _FCMEN_ON_1H 0xFF // Enabled.
15360 #define _IESO_OFF_1H 0x7F // Disabled.
15361 #define _IESO_ON_1H 0xFF // Enabled.
15363 //----------------------------- CONFIG2L Options -------------------------------
15365 #define _PWRTEN_ON_2L 0xFE // Enabled.
15366 #define _PWRTEN_OFF_2L 0xFF // Disabled.
15367 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
15368 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
15369 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
15370 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
15371 #define _BORV_0_2L 0xE7 // 3.0V.
15372 #define _BORV_1_2L 0xEF // 2.7V.
15373 #define _BORV_2_2L 0xF7 // 2.0V.
15374 #define _BORV_3_2L 0xFF // 1.8V.
15375 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
15376 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
15377 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
15378 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
15380 //----------------------------- CONFIG2H Options -------------------------------
15382 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
15383 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
15384 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
15385 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
15386 #define _WDTPS_1_2H 0x83 // 1:1.
15387 #define _WDTPS_2_2H 0x87 // 1:2.
15388 #define _WDTPS_4_2H 0x8B // 1:4.
15389 #define _WDTPS_8_2H 0x8F // 1:8.
15390 #define _WDTPS_16_2H 0x93 // 1:16.
15391 #define _WDTPS_32_2H 0x97 // 1:32.
15392 #define _WDTPS_64_2H 0x9B // 1:64.
15393 #define _WDTPS_128_2H 0x9F // 1:128.
15394 #define _WDTPS_256_2H 0xA3 // 1:256.
15395 #define _WDTPS_512_2H 0xA7 // 1:512.
15396 #define _WDTPS_1024_2H 0xAB // 1:1024.
15397 #define _WDTPS_2048_2H 0xAF // 1:2048.
15398 #define _WDTPS_4096_2H 0xB3 // 1:4096.
15399 #define _WDTPS_8192_2H 0xB7 // 1:8192.
15400 #define _WDTPS_16384_2H 0xBB // 1:16384.
15401 #define _WDTPS_32768_2H 0xBF // 1:32768.
15402 #define _WDTPS_65536_2H 0xC3 // 1:65536.
15403 #define _WDTPS_131072_2H 0xC7 // 1:131072.
15404 #define _WDTPS_262144_2H 0xCB // 1:262144.
15405 #define _WDTPS_524288_2H 0xCF // 1:524288.
15406 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
15408 //----------------------------- CONFIG3H Options -------------------------------
15410 #define _CANMX_PORTC_3H 0xFE // ECAN TX and RX pins are located on RC6 and RC7, respectively.
15411 #define _CANMX_PORTB_3H 0xFF // ECAN TX and RX pins are located on RB2 and RB3, respectively.
15412 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
15413 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
15414 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
15415 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RE3 Disabled.
15417 //----------------------------- CONFIG4L Options -------------------------------
15419 #define _STVREN_OFF_4L 0xFE // Disabled.
15420 #define _STVREN_ON_4L 0xFF // Enabled.
15421 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
15422 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
15424 //----------------------------- CONFIG5L Options -------------------------------
15426 #define _CP0_ON_5L 0xFE // Enabled.
15427 #define _CP0_OFF_5L 0xFF // Disabled.
15428 #define _CP1_ON_5L 0xFD // Enabled.
15429 #define _CP1_OFF_5L 0xFF // Disabled.
15430 #define _CP2_ON_5L 0xFB // Enabled.
15431 #define _CP2_OFF_5L 0xFF // Disabled.
15432 #define _CP3_ON_5L 0xF7 // Enabled.
15433 #define _CP3_OFF_5L 0xFF // Disabled.
15435 //----------------------------- CONFIG5H Options -------------------------------
15437 #define _CPB_ON_5H 0xBF // Enabled.
15438 #define _CPB_OFF_5H 0xFF // Disabled.
15439 #define _CPD_ON_5H 0x7F // Enabled.
15440 #define _CPD_OFF_5H 0xFF // Disabled.
15442 //----------------------------- CONFIG6L Options -------------------------------
15444 #define _WRT0_ON_6L 0xFE // Enabled.
15445 #define _WRT0_OFF_6L 0xFF // Disabled.
15446 #define _WRT1_ON_6L 0xFD // Enabled.
15447 #define _WRT1_OFF_6L 0xFF // Disabled.
15448 #define _WRT2_ON_6L 0xFB // Enabled.
15449 #define _WRT2_OFF_6L 0xFF // Disabled.
15450 #define _WRT3_ON_6L 0xF7 // Enabled.
15451 #define _WRT3_OFF_6L 0xFF // Disabled.
15453 //----------------------------- CONFIG6H Options -------------------------------
15455 #define _WRTC_ON_6H 0xDF // Enabled.
15456 #define _WRTC_OFF_6H 0xFF // Disabled.
15457 #define _WRTB_ON_6H 0xBF // Enabled.
15458 #define _WRTB_OFF_6H 0xFF // Disabled.
15459 #define _WRTD_ON_6H 0x7F // Enabled.
15460 #define _WRTD_OFF_6H 0xFF // Disabled.
15462 //----------------------------- CONFIG7L Options -------------------------------
15464 #define _EBTR0_ON_7L 0xFE // Enabled.
15465 #define _EBTR0_OFF_7L 0xFF // Disabled.
15466 #define _EBTR1_ON_7L 0xFD // Enabled.
15467 #define _EBTR1_OFF_7L 0xFF // Disabled.
15468 #define _EBTR2_ON_7L 0xFB // Enabled.
15469 #define _EBTR2_OFF_7L 0xFF // Disabled.
15470 #define _EBTR3_ON_7L 0xF7 // Enabled.
15471 #define _EBTR3_OFF_7L 0xFF // Disabled.
15473 //----------------------------- CONFIG7H Options -------------------------------
15475 #define _EBTRB_ON_7H 0xBF // Enabled.
15476 #define _EBTRB_OFF_7H 0xFF // Disabled.
15478 //==============================================================================
15480 #define __DEVID1 0x3FFFFE
15481 #define __DEVID2 0x3FFFFF
15483 #define __IDLOC0 0x200000
15484 #define __IDLOC1 0x200001
15485 #define __IDLOC2 0x200002
15486 #define __IDLOC3 0x200003
15487 #define __IDLOC4 0x200004
15488 #define __IDLOC5 0x200005
15489 #define __IDLOC6 0x200006
15490 #define __IDLOC7 0x200007
15492 #endif // #ifndef __PIC18F46K80_H__