2 * This declarations of the PIC18F6310 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:48 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F6310_H__
26 #define __PIC18F6310_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F6B) __sfr RCSTA2
;
105 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
107 #define _RCSTA2_RX9D 0x01
108 #define _RCSTA2_RCD8 0x01
109 #define _RCSTA2_RX9D2 0x01
110 #define _RCSTA2_OERR 0x02
111 #define _RCSTA2_OERR2 0x02
112 #define _RCSTA2_FERR 0x04
113 #define _RCSTA2_FERR2 0x04
114 #define _RCSTA2_ADDEN 0x08
115 #define _RCSTA2_ADEN 0x08
116 #define _RCSTA2_ADDEN2 0x08
117 #define _RCSTA2_CREN 0x10
118 #define _RCSTA2_CREN2 0x10
119 #define _RCSTA2_SREN 0x20
120 #define _RCSTA2_SREN2 0x20
121 #define _RCSTA2_RX9 0x40
122 #define _RCSTA2_RC9 0x40
123 #define _RCSTA2_NOT_RC8 0x40
124 #define _RCSTA2_RC8_9 0x40
125 #define _RCSTA2_RX92 0x40
126 #define _RCSTA2_SPEN 0x80
127 #define _RCSTA2_SPEN2 0x80
129 //==============================================================================
132 //==============================================================================
135 extern __at(0x0F6C) __sfr TXSTA2
;
171 unsigned NOT_TX8
: 1;
188 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
190 #define _TXSTA2_TX9D 0x01
191 #define _TXSTA2_TXD8 0x01
192 #define _TXSTA2_TX9D2 0x01
193 #define _TXSTA2_TRMT 0x02
194 #define _TXSTA2_TRMT2 0x02
195 #define _TXSTA2_BRGH 0x04
196 #define _TXSTA2_BRGH2 0x04
197 #define _TXSTA2_SENDB2 0x08
198 #define _TXSTA2_SYNC 0x10
199 #define _TXSTA2_SYNC2 0x10
200 #define _TXSTA2_TXEN 0x20
201 #define _TXSTA2_TXEN2 0x20
202 #define _TXSTA2_TX9 0x40
203 #define _TXSTA2_TX8_9 0x40
204 #define _TXSTA2_NOT_TX8 0x40
205 #define _TXSTA2_TX92 0x40
206 #define _TXSTA2_CSRC 0x80
207 #define _TXSTA2_CSRC2 0x80
209 //==============================================================================
211 extern __at(0x0F6D) __sfr TXREG2
;
212 extern __at(0x0F6E) __sfr RCREG2
;
213 extern __at(0x0F6F) __sfr SPBRG2
;
215 //==============================================================================
218 extern __at(0x0F7E) __sfr BAUDCON1
;
247 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
257 //==============================================================================
260 //==============================================================================
263 extern __at(0x0F7E) __sfr BAUDCTL1
;
292 extern __at(0x0F7E) volatile __BAUDCTL1bits_t BAUDCTL1bits
;
294 #define _BAUDCTL1_ABDEN 0x01
295 #define _BAUDCTL1_WUE 0x02
296 #define _BAUDCTL1_BRG16 0x08
297 #define _BAUDCTL1_SCKP 0x10
298 #define _BAUDCTL1_RCIDL 0x40
299 #define _BAUDCTL1_RCMT 0x40
300 #define _BAUDCTL1_ABDOVF 0x80
302 //==============================================================================
304 extern __at(0x0F7F) __sfr SPBRGH1
;
306 //==============================================================================
309 extern __at(0x0F80) __sfr PORTA
;
350 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
352 #define _PORTA_RA0 0x01
353 #define _PORTA_AN0 0x01
354 #define _PORTA_RA1 0x02
355 #define _PORTA_AN1 0x02
356 #define _PORTA_RA2 0x04
357 #define _PORTA_AN2 0x04
358 #define _PORTA_VREFM 0x04
359 #define _PORTA_RA3 0x08
360 #define _PORTA_AN3 0x08
361 #define _PORTA_VREFP 0x08
362 #define _PORTA_RA4 0x10
363 #define _PORTA_T0CKI 0x10
364 #define _PORTA_RA5 0x20
365 #define _PORTA_AN4 0x20
366 #define _PORTA_LVDIN 0x20
367 #define _PORTA_RA6 0x40
368 #define _PORTA_OSC2 0x40
369 #define _PORTA_CLKO 0x40
370 #define _PORTA_RA7 0x80
371 #define _PORTA_OSC1 0x80
372 #define _PORTA_CLKI 0x80
374 //==============================================================================
377 //==============================================================================
380 extern __at(0x0F81) __sfr PORTB
;
433 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
435 #define _PORTB_RB0 0x01
436 #define _PORTB_INT0 0x01
437 #define _PORTB_RB1 0x02
438 #define _PORTB_INT1 0x02
439 #define _PORTB_RB2 0x04
440 #define _PORTB_INT2 0x04
441 #define _PORTB_RB3 0x08
442 #define _PORTB_INT3 0x08
443 #define _PORTB_CCP2B 0x08
444 #define _PORTB_RB4 0x10
445 #define _PORTB_KBI0 0x10
446 #define _PORTB_RB5 0x20
447 #define _PORTB_KBI1 0x20
448 #define _PORTB_PGM 0x20
449 #define _PORTB_RB6 0x40
450 #define _PORTB_KBI2 0x40
451 #define _PORTB_PGC 0x40
452 #define _PORTB_RB7 0x80
453 #define _PORTB_KBI3 0x80
454 #define _PORTB_PGD 0x80
456 //==============================================================================
459 //==============================================================================
462 extern __at(0x0F82) __sfr PORTC
;
503 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
505 #define _PORTC_RC0 0x01
506 #define _PORTC_T1OSO 0x01
507 #define _PORTC_T13CKI 0x01
508 #define _PORTC_RC1 0x02
509 #define _PORTC_T1OSI 0x02
510 #define _PORTC_CCP2C 0x02
511 #define _PORTC_RC2 0x04
512 #define _PORTC_CCP1 0x04
513 #define _PORTC_RC3 0x08
514 #define _PORTC_SCK 0x08
515 #define _PORTC_SCL 0x08
516 #define _PORTC_RC4 0x10
517 #define _PORTC_SDI 0x10
518 #define _PORTC_SDA 0x10
519 #define _PORTC_RC5 0x20
520 #define _PORTC_SDO 0x20
521 #define _PORTC_RC6 0x40
522 #define _PORTC_TX 0x40
523 #define _PORTC_CK 0x40
524 #define _PORTC_RC7 0x80
525 #define _PORTC_RX 0x80
527 //==============================================================================
530 //==============================================================================
533 extern __at(0x0F83) __sfr PORTD
;
562 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
564 #define _PORTD_RD0 0x01
565 #define _PORTD_PSP0 0x01
566 #define _PORTD_RD1 0x02
567 #define _PORTD_PSP1 0x02
568 #define _PORTD_RD2 0x04
569 #define _PORTD_PSP2 0x04
570 #define _PORTD_RD3 0x08
571 #define _PORTD_PSP3 0x08
572 #define _PORTD_RD4 0x10
573 #define _PORTD_PSP4 0x10
574 #define _PORTD_RD5 0x20
575 #define _PORTD_PSP5 0x20
576 #define _PORTD_RD6 0x40
577 #define _PORTD_PSP6 0x40
578 #define _PORTD_RD7 0x80
579 #define _PORTD_PSP7 0x80
581 //==============================================================================
584 //==============================================================================
587 extern __at(0x0F84) __sfr PORTE
;
616 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
618 #define _PORTE_RE0 0x01
619 #define _PORTE_RD 0x01
620 #define _PORTE_RE1 0x02
621 #define _PORTE_WR 0x02
622 #define _PORTE_RE2 0x04
623 #define _PORTE_CS 0x04
624 #define _PORTE_RE3 0x08
625 #define _PORTE_RE4 0x10
626 #define _PORTE_RE5 0x20
627 #define _PORTE_RE6 0x40
628 #define _PORTE_RE7 0x80
629 #define _PORTE_CCP2E 0x80
631 //==============================================================================
634 //==============================================================================
637 extern __at(0x0F85) __sfr PORTF
;
678 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
680 #define _PORTF_RF0 0x01
681 #define _PORTF_AN5 0x01
682 #define _PORTF_RF1 0x02
683 #define _PORTF_AN6 0x02
684 #define _PORTF_C2OUTF 0x02
685 #define _PORTF_RF2 0x04
686 #define _PORTF_AN7 0x04
687 #define _PORTF_C1OUTF 0x04
688 #define _PORTF_RF3 0x08
689 #define _PORTF_AN8 0x08
690 #define _PORTF_RF4 0x10
691 #define _PORTF_AN9 0x10
692 #define _PORTF_RF5 0x20
693 #define _PORTF_AN10 0x20
694 #define _PORTF_CVREFF 0x20
695 #define _PORTF_RF6 0x40
696 #define _PORTF_AN11 0x40
697 #define _PORTF_RF7 0x80
698 #define _PORTF_SS 0x80
700 //==============================================================================
703 //==============================================================================
706 extern __at(0x0F86) __sfr PORTG
;
753 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
755 #define _PORTG_RG0 0x01
756 #define _PORTG_CCP3 0x01
757 #define _PORTG_RG1 0x02
758 #define _PORTG_TX2 0x02
759 #define _PORTG_CK2 0x02
760 #define _PORTG_RG2 0x04
761 #define _PORTG_RX2 0x04
762 #define _PORTG_DT2 0x04
763 #define _PORTG_RG3 0x08
764 #define _PORTG_RG4 0x10
765 #define _PORTG_RG5 0x20
766 #define _PORTG_MCLR 0x20
767 #define _PORTG_VPP 0x20
769 //==============================================================================
772 //==============================================================================
775 extern __at(0x0F89) __sfr LATA
;
789 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
800 //==============================================================================
803 //==============================================================================
806 extern __at(0x0F8A) __sfr LATB
;
820 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
831 //==============================================================================
834 //==============================================================================
837 extern __at(0x0F8B) __sfr LATC
;
851 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
862 //==============================================================================
865 //==============================================================================
868 extern __at(0x0F8C) __sfr LATD
;
882 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
893 //==============================================================================
896 //==============================================================================
899 extern __at(0x0F8D) __sfr LATE
;
913 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
924 //==============================================================================
927 //==============================================================================
930 extern __at(0x0F8E) __sfr LATF
;
944 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
955 //==============================================================================
958 //==============================================================================
961 extern __at(0x0F8F) __sfr LATG
;
984 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
992 //==============================================================================
995 //==============================================================================
998 extern __at(0x0F92) __sfr DDRA
;
1004 unsigned TRISA0
: 1;
1005 unsigned TRISA1
: 1;
1006 unsigned TRISA2
: 1;
1007 unsigned TRISA3
: 1;
1008 unsigned TRISA4
: 1;
1009 unsigned TRISA5
: 1;
1010 unsigned TRISA6
: 1;
1011 unsigned TRISA7
: 1;
1027 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1029 #define _TRISA0 0x01
1031 #define _TRISA1 0x02
1033 #define _TRISA2 0x04
1035 #define _TRISA3 0x08
1037 #define _TRISA4 0x10
1039 #define _TRISA5 0x20
1041 #define _TRISA6 0x40
1043 #define _TRISA7 0x80
1046 //==============================================================================
1049 //==============================================================================
1052 extern __at(0x0F92) __sfr TRISA
;
1058 unsigned TRISA0
: 1;
1059 unsigned TRISA1
: 1;
1060 unsigned TRISA2
: 1;
1061 unsigned TRISA3
: 1;
1062 unsigned TRISA4
: 1;
1063 unsigned TRISA5
: 1;
1064 unsigned TRISA6
: 1;
1065 unsigned TRISA7
: 1;
1081 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1083 #define _TRISA_TRISA0 0x01
1084 #define _TRISA_RA0 0x01
1085 #define _TRISA_TRISA1 0x02
1086 #define _TRISA_RA1 0x02
1087 #define _TRISA_TRISA2 0x04
1088 #define _TRISA_RA2 0x04
1089 #define _TRISA_TRISA3 0x08
1090 #define _TRISA_RA3 0x08
1091 #define _TRISA_TRISA4 0x10
1092 #define _TRISA_RA4 0x10
1093 #define _TRISA_TRISA5 0x20
1094 #define _TRISA_RA5 0x20
1095 #define _TRISA_TRISA6 0x40
1096 #define _TRISA_RA6 0x40
1097 #define _TRISA_TRISA7 0x80
1098 #define _TRISA_RA7 0x80
1100 //==============================================================================
1103 //==============================================================================
1106 extern __at(0x0F93) __sfr DDRB
;
1112 unsigned TRISB0
: 1;
1113 unsigned TRISB1
: 1;
1114 unsigned TRISB2
: 1;
1115 unsigned TRISB3
: 1;
1116 unsigned TRISB4
: 1;
1117 unsigned TRISB5
: 1;
1118 unsigned TRISB6
: 1;
1119 unsigned TRISB7
: 1;
1135 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1137 #define _TRISB0 0x01
1139 #define _TRISB1 0x02
1141 #define _TRISB2 0x04
1143 #define _TRISB3 0x08
1145 #define _TRISB4 0x10
1147 #define _TRISB5 0x20
1149 #define _TRISB6 0x40
1151 #define _TRISB7 0x80
1154 //==============================================================================
1157 //==============================================================================
1160 extern __at(0x0F93) __sfr TRISB
;
1166 unsigned TRISB0
: 1;
1167 unsigned TRISB1
: 1;
1168 unsigned TRISB2
: 1;
1169 unsigned TRISB3
: 1;
1170 unsigned TRISB4
: 1;
1171 unsigned TRISB5
: 1;
1172 unsigned TRISB6
: 1;
1173 unsigned TRISB7
: 1;
1189 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1191 #define _TRISB_TRISB0 0x01
1192 #define _TRISB_RB0 0x01
1193 #define _TRISB_TRISB1 0x02
1194 #define _TRISB_RB1 0x02
1195 #define _TRISB_TRISB2 0x04
1196 #define _TRISB_RB2 0x04
1197 #define _TRISB_TRISB3 0x08
1198 #define _TRISB_RB3 0x08
1199 #define _TRISB_TRISB4 0x10
1200 #define _TRISB_RB4 0x10
1201 #define _TRISB_TRISB5 0x20
1202 #define _TRISB_RB5 0x20
1203 #define _TRISB_TRISB6 0x40
1204 #define _TRISB_RB6 0x40
1205 #define _TRISB_TRISB7 0x80
1206 #define _TRISB_RB7 0x80
1208 //==============================================================================
1211 //==============================================================================
1214 extern __at(0x0F94) __sfr DDRC
;
1220 unsigned TRISC0
: 1;
1221 unsigned TRISC1
: 1;
1222 unsigned TRISC2
: 1;
1223 unsigned TRISC3
: 1;
1224 unsigned TRISC4
: 1;
1225 unsigned TRISC5
: 1;
1226 unsigned TRISC6
: 1;
1227 unsigned TRISC7
: 1;
1243 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1245 #define _TRISC0 0x01
1247 #define _TRISC1 0x02
1249 #define _TRISC2 0x04
1251 #define _TRISC3 0x08
1253 #define _TRISC4 0x10
1255 #define _TRISC5 0x20
1257 #define _TRISC6 0x40
1259 #define _TRISC7 0x80
1262 //==============================================================================
1265 //==============================================================================
1268 extern __at(0x0F94) __sfr TRISC
;
1274 unsigned TRISC0
: 1;
1275 unsigned TRISC1
: 1;
1276 unsigned TRISC2
: 1;
1277 unsigned TRISC3
: 1;
1278 unsigned TRISC4
: 1;
1279 unsigned TRISC5
: 1;
1280 unsigned TRISC6
: 1;
1281 unsigned TRISC7
: 1;
1297 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1299 #define _TRISC_TRISC0 0x01
1300 #define _TRISC_RC0 0x01
1301 #define _TRISC_TRISC1 0x02
1302 #define _TRISC_RC1 0x02
1303 #define _TRISC_TRISC2 0x04
1304 #define _TRISC_RC2 0x04
1305 #define _TRISC_TRISC3 0x08
1306 #define _TRISC_RC3 0x08
1307 #define _TRISC_TRISC4 0x10
1308 #define _TRISC_RC4 0x10
1309 #define _TRISC_TRISC5 0x20
1310 #define _TRISC_RC5 0x20
1311 #define _TRISC_TRISC6 0x40
1312 #define _TRISC_RC6 0x40
1313 #define _TRISC_TRISC7 0x80
1314 #define _TRISC_RC7 0x80
1316 //==============================================================================
1319 //==============================================================================
1322 extern __at(0x0F95) __sfr DDRD
;
1328 unsigned TRISD0
: 1;
1329 unsigned TRISD1
: 1;
1330 unsigned TRISD2
: 1;
1331 unsigned TRISD3
: 1;
1332 unsigned TRISD4
: 1;
1333 unsigned TRISD5
: 1;
1334 unsigned TRISD6
: 1;
1335 unsigned TRISD7
: 1;
1351 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1353 #define _TRISD0 0x01
1355 #define _TRISD1 0x02
1357 #define _TRISD2 0x04
1359 #define _TRISD3 0x08
1361 #define _TRISD4 0x10
1363 #define _TRISD5 0x20
1365 #define _TRISD6 0x40
1367 #define _TRISD7 0x80
1370 //==============================================================================
1373 //==============================================================================
1376 extern __at(0x0F95) __sfr TRISD
;
1382 unsigned TRISD0
: 1;
1383 unsigned TRISD1
: 1;
1384 unsigned TRISD2
: 1;
1385 unsigned TRISD3
: 1;
1386 unsigned TRISD4
: 1;
1387 unsigned TRISD5
: 1;
1388 unsigned TRISD6
: 1;
1389 unsigned TRISD7
: 1;
1405 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1407 #define _TRISD_TRISD0 0x01
1408 #define _TRISD_RD0 0x01
1409 #define _TRISD_TRISD1 0x02
1410 #define _TRISD_RD1 0x02
1411 #define _TRISD_TRISD2 0x04
1412 #define _TRISD_RD2 0x04
1413 #define _TRISD_TRISD3 0x08
1414 #define _TRISD_RD3 0x08
1415 #define _TRISD_TRISD4 0x10
1416 #define _TRISD_RD4 0x10
1417 #define _TRISD_TRISD5 0x20
1418 #define _TRISD_RD5 0x20
1419 #define _TRISD_TRISD6 0x40
1420 #define _TRISD_RD6 0x40
1421 #define _TRISD_TRISD7 0x80
1422 #define _TRISD_RD7 0x80
1424 //==============================================================================
1427 //==============================================================================
1430 extern __at(0x0F96) __sfr DDRE
;
1436 unsigned TRISE0
: 1;
1437 unsigned TRISE1
: 1;
1438 unsigned TRISE2
: 1;
1439 unsigned TRISE3
: 1;
1440 unsigned TRISE4
: 1;
1441 unsigned TRISE5
: 1;
1442 unsigned TRISE6
: 1;
1443 unsigned TRISE7
: 1;
1459 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1461 #define _TRISE0 0x01
1463 #define _TRISE1 0x02
1465 #define _TRISE2 0x04
1467 #define _TRISE3 0x08
1469 #define _TRISE4 0x10
1471 #define _TRISE5 0x20
1473 #define _TRISE6 0x40
1475 #define _TRISE7 0x80
1478 //==============================================================================
1481 //==============================================================================
1484 extern __at(0x0F96) __sfr TRISE
;
1490 unsigned TRISE0
: 1;
1491 unsigned TRISE1
: 1;
1492 unsigned TRISE2
: 1;
1493 unsigned TRISE3
: 1;
1494 unsigned TRISE4
: 1;
1495 unsigned TRISE5
: 1;
1496 unsigned TRISE6
: 1;
1497 unsigned TRISE7
: 1;
1513 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1515 #define _TRISE_TRISE0 0x01
1516 #define _TRISE_RE0 0x01
1517 #define _TRISE_TRISE1 0x02
1518 #define _TRISE_RE1 0x02
1519 #define _TRISE_TRISE2 0x04
1520 #define _TRISE_RE2 0x04
1521 #define _TRISE_TRISE3 0x08
1522 #define _TRISE_RE3 0x08
1523 #define _TRISE_TRISE4 0x10
1524 #define _TRISE_RE4 0x10
1525 #define _TRISE_TRISE5 0x20
1526 #define _TRISE_RE5 0x20
1527 #define _TRISE_TRISE6 0x40
1528 #define _TRISE_RE6 0x40
1529 #define _TRISE_TRISE7 0x80
1530 #define _TRISE_RE7 0x80
1532 //==============================================================================
1535 //==============================================================================
1538 extern __at(0x0F97) __sfr DDRF
;
1544 unsigned TRISF0
: 1;
1545 unsigned TRISF1
: 1;
1546 unsigned TRISF2
: 1;
1547 unsigned TRISF3
: 1;
1548 unsigned TRISF4
: 1;
1549 unsigned TRISF5
: 1;
1550 unsigned TRISF6
: 1;
1551 unsigned TRISF7
: 1;
1567 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
1569 #define _TRISF0 0x01
1571 #define _TRISF1 0x02
1573 #define _TRISF2 0x04
1575 #define _TRISF3 0x08
1577 #define _TRISF4 0x10
1579 #define _TRISF5 0x20
1581 #define _TRISF6 0x40
1583 #define _TRISF7 0x80
1586 //==============================================================================
1589 //==============================================================================
1592 extern __at(0x0F97) __sfr TRISF
;
1598 unsigned TRISF0
: 1;
1599 unsigned TRISF1
: 1;
1600 unsigned TRISF2
: 1;
1601 unsigned TRISF3
: 1;
1602 unsigned TRISF4
: 1;
1603 unsigned TRISF5
: 1;
1604 unsigned TRISF6
: 1;
1605 unsigned TRISF7
: 1;
1621 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
1623 #define _TRISF_TRISF0 0x01
1624 #define _TRISF_RF0 0x01
1625 #define _TRISF_TRISF1 0x02
1626 #define _TRISF_RF1 0x02
1627 #define _TRISF_TRISF2 0x04
1628 #define _TRISF_RF2 0x04
1629 #define _TRISF_TRISF3 0x08
1630 #define _TRISF_RF3 0x08
1631 #define _TRISF_TRISF4 0x10
1632 #define _TRISF_RF4 0x10
1633 #define _TRISF_TRISF5 0x20
1634 #define _TRISF_RF5 0x20
1635 #define _TRISF_TRISF6 0x40
1636 #define _TRISF_RF6 0x40
1637 #define _TRISF_TRISF7 0x80
1638 #define _TRISF_RF7 0x80
1640 //==============================================================================
1643 //==============================================================================
1646 extern __at(0x0F98) __sfr DDRG
;
1652 unsigned TRISG0
: 1;
1653 unsigned TRISG1
: 1;
1654 unsigned TRISG2
: 1;
1655 unsigned TRISG3
: 1;
1656 unsigned TRISG4
: 1;
1687 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
1689 #define _TRISG0 0x01
1691 #define _TRISG1 0x02
1693 #define _TRISG2 0x04
1695 #define _TRISG3 0x08
1697 #define _TRISG4 0x10
1700 //==============================================================================
1703 //==============================================================================
1706 extern __at(0x0F98) __sfr TRISG
;
1712 unsigned TRISG0
: 1;
1713 unsigned TRISG1
: 1;
1714 unsigned TRISG2
: 1;
1715 unsigned TRISG3
: 1;
1716 unsigned TRISG4
: 1;
1747 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
1749 #define _TRISG_TRISG0 0x01
1750 #define _TRISG_RG0 0x01
1751 #define _TRISG_TRISG1 0x02
1752 #define _TRISG_RG1 0x02
1753 #define _TRISG_TRISG2 0x04
1754 #define _TRISG_RG2 0x04
1755 #define _TRISG_TRISG3 0x08
1756 #define _TRISG_RG3 0x08
1757 #define _TRISG_TRISG4 0x10
1758 #define _TRISG_RG4 0x10
1760 //==============================================================================
1763 //==============================================================================
1766 extern __at(0x0F9B) __sfr OSCTUNE
;
1779 unsigned INTSRC
: 1;
1789 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1797 #define _INTSRC 0x80
1799 //==============================================================================
1802 //==============================================================================
1805 extern __at(0x0F9D) __sfr PIE1
;
1811 unsigned TMR1IE
: 1;
1812 unsigned TMR2IE
: 1;
1813 unsigned CCP1IE
: 1;
1834 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1836 #define _TMR1IE 0x01
1837 #define _TMR2IE 0x02
1838 #define _CCP1IE 0x04
1847 //==============================================================================
1850 //==============================================================================
1853 extern __at(0x0F9E) __sfr PIR1
;
1859 unsigned TMR1IF
: 1;
1860 unsigned TMR2IF
: 1;
1861 unsigned CCP1IF
: 1;
1882 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1884 #define _TMR1IF 0x01
1885 #define _TMR2IF 0x02
1886 #define _CCP1IF 0x04
1895 //==============================================================================
1898 //==============================================================================
1901 extern __at(0x0F9F) __sfr IPR1
;
1907 unsigned TMR1IP
: 1;
1908 unsigned TMR2IP
: 1;
1909 unsigned CCP1IP
: 1;
1930 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1932 #define _TMR1IP 0x01
1933 #define _TMR2IP 0x02
1934 #define _CCP1IP 0x04
1943 //==============================================================================
1946 //==============================================================================
1949 extern __at(0x0FA0) __sfr PIE2
;
1955 unsigned CCP2IE
: 1;
1956 unsigned TMR3IE
: 1;
1957 unsigned HLVDIE
: 1;
1962 unsigned OSCFIE
: 1;
1978 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1980 #define _CCP2IE 0x01
1981 #define _TMR3IE 0x02
1982 #define _HLVDIE 0x04
1986 #define _OSCFIE 0x80
1988 //==============================================================================
1991 //==============================================================================
1994 extern __at(0x0FA1) __sfr PIR2
;
2000 unsigned CCP2IF
: 1;
2001 unsigned TMR3IF
: 1;
2002 unsigned HLVDIF
: 1;
2007 unsigned OSCFIF
: 1;
2023 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2025 #define _CCP2IF 0x01
2026 #define _TMR3IF 0x02
2027 #define _HLVDIF 0x04
2031 #define _OSCFIF 0x80
2033 //==============================================================================
2036 //==============================================================================
2039 extern __at(0x0FA2) __sfr IPR2
;
2045 unsigned CCP2IP
: 1;
2046 unsigned TMR3IP
: 1;
2047 unsigned HLVDIP
: 1;
2052 unsigned OSCFIP
: 1;
2068 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2070 #define _CCP2IP 0x01
2071 #define _TMR3IP 0x02
2072 #define _HLVDIP 0x04
2076 #define _OSCFIP 0x80
2078 //==============================================================================
2081 //==============================================================================
2084 extern __at(0x0FA3) __sfr PIE3
;
2088 unsigned CCP3IE
: 1;
2098 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2100 #define _CCP3IE 0x01
2104 //==============================================================================
2107 //==============================================================================
2110 extern __at(0x0FA4) __sfr PIR3
;
2114 unsigned CCP3IF
: 1;
2124 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2126 #define _CCP3IF 0x01
2130 //==============================================================================
2133 //==============================================================================
2136 extern __at(0x0FA5) __sfr IPR3
;
2140 unsigned CCP3IP
: 1;
2150 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2152 #define _CCP3IP 0x01
2156 //==============================================================================
2159 //==============================================================================
2162 extern __at(0x0FAB) __sfr RCSTA
;
2195 unsigned ADDEN1
: 1;
2203 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2213 #define _ADDEN1 0x08
2223 //==============================================================================
2226 //==============================================================================
2229 extern __at(0x0FAB) __sfr RCSTA1
;
2262 unsigned ADDEN1
: 1;
2270 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
2272 #define _RCSTA1_RX9D 0x01
2273 #define _RCSTA1_RX9D1 0x01
2274 #define _RCSTA1_OERR 0x02
2275 #define _RCSTA1_OERR1 0x02
2276 #define _RCSTA1_FERR 0x04
2277 #define _RCSTA1_FERR1 0x04
2278 #define _RCSTA1_ADDEN 0x08
2279 #define _RCSTA1_ADEN 0x08
2280 #define _RCSTA1_ADDEN1 0x08
2281 #define _RCSTA1_CREN 0x10
2282 #define _RCSTA1_CREN1 0x10
2283 #define _RCSTA1_SREN 0x20
2284 #define _RCSTA1_SREN1 0x20
2285 #define _RCSTA1_RX9 0x40
2286 #define _RCSTA1_RX91 0x40
2287 #define _RCSTA1_SPEN 0x80
2288 #define _RCSTA1_SPEN1 0x80
2290 //==============================================================================
2293 //==============================================================================
2296 extern __at(0x0FAC) __sfr TXSTA
;
2317 unsigned SENDB1
: 1;
2325 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2334 #define _SENDB1 0x08
2344 //==============================================================================
2347 //==============================================================================
2350 extern __at(0x0FAC) __sfr TXSTA1
;
2371 unsigned SENDB1
: 1;
2379 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
2381 #define _TXSTA1_TX9D 0x01
2382 #define _TXSTA1_TX9D1 0x01
2383 #define _TXSTA1_TRMT 0x02
2384 #define _TXSTA1_TRMT1 0x02
2385 #define _TXSTA1_BRGH 0x04
2386 #define _TXSTA1_BRGH1 0x04
2387 #define _TXSTA1_SENDB 0x08
2388 #define _TXSTA1_SENDB1 0x08
2389 #define _TXSTA1_SYNC 0x10
2390 #define _TXSTA1_SYNC1 0x10
2391 #define _TXSTA1_TXEN 0x20
2392 #define _TXSTA1_TXEN1 0x20
2393 #define _TXSTA1_TX9 0x40
2394 #define _TXSTA1_TX91 0x40
2395 #define _TXSTA1_CSRC 0x80
2396 #define _TXSTA1_CSRC1 0x80
2398 //==============================================================================
2400 extern __at(0x0FAD) __sfr TXREG
;
2401 extern __at(0x0FAD) __sfr TXREG1
;
2402 extern __at(0x0FAE) __sfr RCREG
;
2403 extern __at(0x0FAE) __sfr RCREG1
;
2404 extern __at(0x0FAF) __sfr SPBRG
;
2405 extern __at(0x0FAF) __sfr SPBRG1
;
2407 //==============================================================================
2410 extern __at(0x0FB0) __sfr PSPCON
;
2418 unsigned PSPMODE
: 1;
2424 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
2426 #define _PSPMODE 0x10
2431 //==============================================================================
2434 //==============================================================================
2437 extern __at(0x0FB1) __sfr T3CON
;
2443 unsigned TMR3ON
: 1;
2444 unsigned TMR3CS
: 1;
2445 unsigned NOT_T3SYNC
: 1;
2446 unsigned T3CCP1
: 1;
2447 unsigned T3CKPS0
: 1;
2448 unsigned T3CKPS1
: 1;
2449 unsigned T3CCP2
: 1;
2457 unsigned T3SYNC
: 1;
2469 unsigned T3INSYNC
: 1;
2480 unsigned T3CKPS
: 2;
2485 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2487 #define _T3CON_TMR3ON 0x01
2488 #define _T3CON_TMR3CS 0x02
2489 #define _T3CON_NOT_T3SYNC 0x04
2490 #define _T3CON_T3SYNC 0x04
2491 #define _T3CON_T3INSYNC 0x04
2492 #define _T3CON_T3CCP1 0x08
2493 #define _T3CON_T3CKPS0 0x10
2494 #define _T3CON_T3CKPS1 0x20
2495 #define _T3CON_T3CCP2 0x40
2496 #define _T3CON_RD16 0x80
2498 //==============================================================================
2500 extern __at(0x0FB2) __sfr TMR3
;
2501 extern __at(0x0FB2) __sfr TMR3L
;
2502 extern __at(0x0FB3) __sfr TMR3H
;
2504 //==============================================================================
2507 extern __at(0x0FB4) __sfr CMCON
;
2530 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
2541 //==============================================================================
2544 //==============================================================================
2547 extern __at(0x0FB5) __sfr CVRCON
;
2582 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2594 //==============================================================================
2597 //==============================================================================
2600 extern __at(0x0FB7) __sfr CCP3CON
;
2606 unsigned CCP3M0
: 1;
2607 unsigned CCP3M1
: 1;
2608 unsigned CCP3M2
: 1;
2609 unsigned CCP3M3
: 1;
2610 unsigned DCCP3Y
: 1;
2611 unsigned DCCP3X
: 1;
2642 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
2644 #define _CCP3M0 0x01
2645 #define _CCP3M1 0x02
2646 #define _CCP3M2 0x04
2647 #define _CCP3M3 0x08
2648 #define _DCCP3Y 0x10
2650 #define _DCCP3X 0x20
2653 //==============================================================================
2655 extern __at(0x0FB8) __sfr CCPR3
;
2656 extern __at(0x0FB8) __sfr CCPR3L
;
2657 extern __at(0x0FB9) __sfr CCPR3H
;
2659 //==============================================================================
2662 extern __at(0x0FBA) __sfr CCP2CON
;
2668 unsigned CCP2M0
: 1;
2669 unsigned CCP2M1
: 1;
2670 unsigned CCP2M2
: 1;
2671 unsigned CCP2M3
: 1;
2672 unsigned DCCP2Y
: 1;
2673 unsigned DCCP2X
: 1;
2716 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2718 #define _CCP2M0 0x01
2719 #define _CCP2M1 0x02
2720 #define _CCP2M2 0x04
2721 #define _CCP2M3 0x08
2722 #define _DCCP2Y 0x10
2725 #define _DCCP2X 0x20
2729 //==============================================================================
2731 extern __at(0x0FBB) __sfr CCPR2
;
2732 extern __at(0x0FBB) __sfr CCPR2L
;
2733 extern __at(0x0FBC) __sfr CCPR2H
;
2735 //==============================================================================
2738 extern __at(0x0FBD) __sfr CCP1CON
;
2744 unsigned CCP1M0
: 1;
2745 unsigned CCP1M1
: 1;
2746 unsigned CCP1M2
: 1;
2747 unsigned CCP1M3
: 1;
2748 unsigned DCCP1Y
: 1;
2749 unsigned DCCP1X
: 1;
2792 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2794 #define _CCP1M0 0x01
2795 #define _CCP1M1 0x02
2796 #define _CCP1M2 0x04
2797 #define _CCP1M3 0x08
2798 #define _DCCP1Y 0x10
2801 #define _DCCP1X 0x20
2805 //==============================================================================
2807 extern __at(0x0FBE) __sfr CCPR1
;
2808 extern __at(0x0FBE) __sfr CCPR1L
;
2809 extern __at(0x0FBF) __sfr CCPR1H
;
2811 //==============================================================================
2814 extern __at(0x0FC0) __sfr ADCON2
;
2844 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2854 //==============================================================================
2857 //==============================================================================
2860 extern __at(0x0FC1) __sfr ADCON1
;
2890 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2899 //==============================================================================
2902 //==============================================================================
2905 extern __at(0x0FC2) __sfr ADCON0
;
2912 unsigned GO_NOT_DONE
: 1;
2924 unsigned GO_DONE
: 1;
2960 unsigned NOT_DONE
: 1;
2977 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2980 #define _GO_NOT_DONE 0x02
2981 #define _GO_DONE 0x02
2984 #define _NOT_DONE 0x02
2990 //==============================================================================
2992 extern __at(0x0FC3) __sfr ADRES
;
2993 extern __at(0x0FC3) __sfr ADRESL
;
2994 extern __at(0x0FC4) __sfr ADRESH
;
2996 //==============================================================================
2999 extern __at(0x0FC5) __sfr SSPCON2
;
3009 unsigned ACKSTAT
: 1;
3013 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3021 #define _ACKSTAT 0x40
3024 //==============================================================================
3027 //==============================================================================
3030 extern __at(0x0FC6) __sfr SSPCON1
;
3053 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3064 //==============================================================================
3067 //==============================================================================
3070 extern __at(0x0FC7) __sfr SSPSTAT
;
3078 unsigned R_NOT_W
: 1;
3081 unsigned D_NOT_A
: 1;
3091 unsigned I2C_START
: 1;
3092 unsigned I2C_STOP
: 1;
3102 unsigned I2C_READ
: 1;
3105 unsigned I2C_DAT
: 1;
3126 unsigned NOT_WRITE
: 1;
3129 unsigned NOT_ADDRESS
: 1;
3138 unsigned READ_WRITE
: 1;
3141 unsigned DATA_ADDRESS
: 1;
3159 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3163 #define _R_NOT_W 0x04
3165 #define _I2C_READ 0x04
3167 #define _NOT_WRITE 0x04
3168 #define _READ_WRITE 0x04
3171 #define _I2C_START 0x08
3173 #define _I2C_STOP 0x10
3174 #define _D_NOT_A 0x20
3176 #define _I2C_DAT 0x20
3178 #define _NOT_ADDRESS 0x20
3179 #define _DATA_ADDRESS 0x20
3184 //==============================================================================
3186 extern __at(0x0FC8) __sfr SSPADD
;
3187 extern __at(0x0FC9) __sfr SSPBUF
;
3189 //==============================================================================
3192 extern __at(0x0FCA) __sfr T2CON
;
3198 unsigned T2CKPS0
: 1;
3199 unsigned T2CKPS1
: 1;
3200 unsigned TMR2ON
: 1;
3201 unsigned T2OUTPS0
: 1;
3202 unsigned T2OUTPS1
: 1;
3203 unsigned T2OUTPS2
: 1;
3204 unsigned T2OUTPS3
: 1;
3210 unsigned T2CKPS
: 2;
3217 unsigned T2OUTPS
: 4;
3222 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3224 #define _T2CKPS0 0x01
3225 #define _T2CKPS1 0x02
3226 #define _TMR2ON 0x04
3227 #define _T2OUTPS0 0x08
3228 #define _T2OUTPS1 0x10
3229 #define _T2OUTPS2 0x20
3230 #define _T2OUTPS3 0x40
3232 //==============================================================================
3234 extern __at(0x0FCB) __sfr PR2
;
3235 extern __at(0x0FCC) __sfr TMR2
;
3237 //==============================================================================
3240 extern __at(0x0FCD) __sfr T1CON
;
3246 unsigned TMR1ON
: 1;
3247 unsigned TMR1CS
: 1;
3248 unsigned NOT_T1SYNC
: 1;
3249 unsigned T1OSCEN
: 1;
3250 unsigned T1CKPS0
: 1;
3251 unsigned T1CKPS1
: 1;
3260 unsigned T1INSYNC
: 1;
3272 unsigned T1SYNC
: 1;
3283 unsigned T1CKPS
: 2;
3288 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3290 #define _TMR1ON 0x01
3291 #define _TMR1CS 0x02
3292 #define _NOT_T1SYNC 0x04
3293 #define _T1INSYNC 0x04
3294 #define _T1SYNC 0x04
3295 #define _T1OSCEN 0x08
3296 #define _T1CKPS0 0x10
3297 #define _T1CKPS1 0x20
3301 //==============================================================================
3303 extern __at(0x0FCE) __sfr TMR1
;
3304 extern __at(0x0FCE) __sfr TMR1L
;
3305 extern __at(0x0FCF) __sfr TMR1H
;
3307 //==============================================================================
3310 extern __at(0x0FD0) __sfr RCON
;
3316 unsigned NOT_BOR
: 1;
3317 unsigned NOT_POR
: 1;
3318 unsigned NOT_PD
: 1;
3319 unsigned NOT_TO
: 1;
3320 unsigned NOT_RI
: 1;
3322 unsigned SBOREN
: 1;
3339 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3341 #define _NOT_BOR 0x01
3343 #define _NOT_POR 0x02
3345 #define _NOT_PD 0x04
3347 #define _NOT_TO 0x08
3349 #define _NOT_RI 0x10
3351 #define _SBOREN 0x40
3354 //==============================================================================
3357 //==============================================================================
3360 extern __at(0x0FD1) __sfr WDTCON
;
3366 unsigned SWDTEN
: 1;
3389 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3391 #define _SWDTEN 0x01
3394 //==============================================================================
3397 //==============================================================================
3400 extern __at(0x0FD2) __sfr HLVDCON
;
3406 unsigned HLVDL0
: 1;
3407 unsigned HLVDL1
: 1;
3408 unsigned HLVDL2
: 1;
3409 unsigned HLVDL3
: 1;
3410 unsigned HLVDEN
: 1;
3413 unsigned VDIRMAG
: 1;
3459 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
3461 #define _HLVDL0 0x01
3464 #define _HLVDL1 0x02
3467 #define _HLVDL2 0x04
3470 #define _HLVDL3 0x08
3473 #define _HLVDEN 0x10
3477 #define _VDIRMAG 0x80
3479 //==============================================================================
3482 //==============================================================================
3485 extern __at(0x0FD2) __sfr LVDCON
;
3491 unsigned HLVDL0
: 1;
3492 unsigned HLVDL1
: 1;
3493 unsigned HLVDL2
: 1;
3494 unsigned HLVDL3
: 1;
3495 unsigned HLVDEN
: 1;
3498 unsigned VDIRMAG
: 1;
3544 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3546 #define _LVDCON_HLVDL0 0x01
3547 #define _LVDCON_LVDL0 0x01
3548 #define _LVDCON_LVV0 0x01
3549 #define _LVDCON_HLVDL1 0x02
3550 #define _LVDCON_LVDL1 0x02
3551 #define _LVDCON_LVV1 0x02
3552 #define _LVDCON_HLVDL2 0x04
3553 #define _LVDCON_LVDL2 0x04
3554 #define _LVDCON_LVV2 0x04
3555 #define _LVDCON_HLVDL3 0x08
3556 #define _LVDCON_LVDL3 0x08
3557 #define _LVDCON_LVV3 0x08
3558 #define _LVDCON_HLVDEN 0x10
3559 #define _LVDCON_LVDEN 0x10
3560 #define _LVDCON_IRVST 0x20
3561 #define _LVDCON_BGST 0x20
3562 #define _LVDCON_VDIRMAG 0x80
3564 //==============================================================================
3567 //==============================================================================
3570 extern __at(0x0FD3) __sfr OSCCON
;
3612 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3624 //==============================================================================
3627 //==============================================================================
3630 extern __at(0x0FD5) __sfr T0CON
;
3642 unsigned T08BIT
: 1;
3643 unsigned TMR0ON
: 1;
3653 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3661 #define _T08BIT 0x40
3662 #define _TMR0ON 0x80
3664 //==============================================================================
3666 extern __at(0x0FD6) __sfr TMR0
;
3667 extern __at(0x0FD6) __sfr TMR0L
;
3668 extern __at(0x0FD7) __sfr TMR0H
;
3670 //==============================================================================
3673 extern __at(0x0FD8) __sfr STATUS
;
3687 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3695 //==============================================================================
3697 extern __at(0x0FD9) __sfr FSR2L
;
3698 extern __at(0x0FDA) __sfr FSR2H
;
3699 extern __at(0x0FDB) __sfr PLUSW2
;
3700 extern __at(0x0FDC) __sfr PREINC2
;
3701 extern __at(0x0FDD) __sfr POSTDEC2
;
3702 extern __at(0x0FDE) __sfr POSTINC2
;
3703 extern __at(0x0FDF) __sfr INDF2
;
3704 extern __at(0x0FE0) __sfr BSR
;
3705 extern __at(0x0FE1) __sfr FSR1L
;
3706 extern __at(0x0FE2) __sfr FSR1H
;
3707 extern __at(0x0FE3) __sfr PLUSW1
;
3708 extern __at(0x0FE4) __sfr PREINC1
;
3709 extern __at(0x0FE5) __sfr POSTDEC1
;
3710 extern __at(0x0FE6) __sfr POSTINC1
;
3711 extern __at(0x0FE7) __sfr INDF1
;
3712 extern __at(0x0FE8) __sfr WREG
;
3713 extern __at(0x0FE9) __sfr FSR0L
;
3714 extern __at(0x0FEA) __sfr FSR0H
;
3715 extern __at(0x0FEB) __sfr PLUSW0
;
3716 extern __at(0x0FEC) __sfr PREINC0
;
3717 extern __at(0x0FED) __sfr POSTDEC0
;
3718 extern __at(0x0FEE) __sfr POSTINC0
;
3719 extern __at(0x0FEF) __sfr INDF0
;
3721 //==============================================================================
3724 extern __at(0x0FF0) __sfr INTCON3
;
3730 unsigned INT1IF
: 1;
3731 unsigned INT2IF
: 1;
3732 unsigned INT3IF
: 1;
3733 unsigned INT1IE
: 1;
3734 unsigned INT2IE
: 1;
3735 unsigned INT3IE
: 1;
3736 unsigned INT1IP
: 1;
3737 unsigned INT2IP
: 1;
3753 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3755 #define _INT1IF 0x01
3757 #define _INT2IF 0x02
3759 #define _INT3IF 0x04
3761 #define _INT1IE 0x08
3763 #define _INT2IE 0x10
3765 #define _INT3IE 0x20
3767 #define _INT1IP 0x40
3769 #define _INT2IP 0x80
3772 //==============================================================================
3775 //==============================================================================
3778 extern __at(0x0FF1) __sfr INTCON2
;
3785 unsigned INT3IP
: 1;
3786 unsigned TMR0IP
: 1;
3787 unsigned INTEDG3
: 1;
3788 unsigned INTEDG2
: 1;
3789 unsigned INTEDG1
: 1;
3790 unsigned INTEDG0
: 1;
3791 unsigned NOT_RBPU
: 1;
3807 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3810 #define _INT3IP 0x02
3812 #define _TMR0IP 0x04
3814 #define _INTEDG3 0x08
3815 #define _INTEDG2 0x10
3816 #define _INTEDG1 0x20
3817 #define _INTEDG0 0x40
3818 #define _NOT_RBPU 0x80
3821 //==============================================================================
3824 //==============================================================================
3827 extern __at(0x0FF2) __sfr INTCON
;
3834 unsigned INT0IF
: 1;
3835 unsigned TMR0IF
: 1;
3837 unsigned INT0IE
: 1;
3838 unsigned TMR0IE
: 1;
3839 unsigned PEIE_GIEL
: 1;
3840 unsigned GIE_GIEH
: 1;
3868 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3871 #define _INT0IF 0x02
3873 #define _TMR0IF 0x04
3876 #define _INT0IE 0x10
3878 #define _TMR0IE 0x20
3880 #define _PEIE_GIEL 0x40
3883 #define _GIE_GIEH 0x80
3887 //==============================================================================
3889 extern __at(0x0FF3) __sfr PROD
;
3890 extern __at(0x0FF3) __sfr PRODL
;
3891 extern __at(0x0FF4) __sfr PRODH
;
3892 extern __at(0x0FF5) __sfr TABLAT
;
3893 extern __at(0x0FF6) __sfr TBLPTR
;
3894 extern __at(0x0FF6) __sfr TBLPTRL
;
3895 extern __at(0x0FF7) __sfr TBLPTRH
;
3896 extern __at(0x0FF8) __sfr TBLPTRU
;
3897 extern __at(0x0FF9) __sfr PC
;
3898 extern __at(0x0FF9) __sfr PCL
;
3899 extern __at(0x0FFA) __sfr PCLATH
;
3900 extern __at(0x0FFB) __sfr PCLATU
;
3902 //==============================================================================
3905 extern __at(0x0FFC) __sfr STKPTR
;
3911 unsigned STKPTR0
: 1;
3912 unsigned STKPTR1
: 1;
3913 unsigned STKPTR2
: 1;
3914 unsigned STKPTR3
: 1;
3915 unsigned STKPTR4
: 1;
3917 unsigned STKUNF
: 1;
3918 unsigned STKFUL
: 1;
3930 unsigned STKOVF
: 1;
3935 unsigned STKPTR
: 5;
3940 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3942 #define _STKPTR0 0x01
3943 #define _STKPTR1 0x02
3944 #define _STKPTR2 0x04
3945 #define _STKPTR3 0x08
3946 #define _STKPTR4 0x10
3947 #define _STKUNF 0x40
3948 #define _STKFUL 0x80
3949 #define _STKOVF 0x80
3951 //==============================================================================
3953 extern __at(0x0FFD) __sfr TOS
;
3954 extern __at(0x0FFD) __sfr TOSL
;
3955 extern __at(0x0FFE) __sfr TOSH
;
3956 extern __at(0x0FFF) __sfr TOSU
;
3958 //==============================================================================
3960 // Configuration Bits
3962 //==============================================================================
3964 #define __CONFIG1H 0x300001
3965 #define __CONFIG2L 0x300002
3966 #define __CONFIG2H 0x300003
3967 #define __CONFIG3L 0x300004
3968 #define __CONFIG3H 0x300005
3969 #define __CONFIG4L 0x300006
3970 #define __CONFIG5L 0x300008
3971 #define __CONFIG7L 0x30000C
3973 //----------------------------- CONFIG1H Options -------------------------------
3975 #define _OSC_LP_1H 0xF0 // LP oscillator.
3976 #define _OSC_XT_1H 0xF1 // XT oscillator.
3977 #define _OSC_HS_1H 0xF2 // HS oscillator.
3978 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3979 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3980 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
3981 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
3982 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
3983 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3984 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
3985 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3986 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3987 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3988 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3990 //----------------------------- CONFIG2L Options -------------------------------
3992 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3993 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3994 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3995 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3996 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3997 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3998 #define _BORV_0_2L 0xE7 // VBOR set to 4.6V.
3999 #define _BORV_1_2L 0xEF // VBOR set to 4.3V.
4000 #define _BORV_2_2L 0xF7 // VBOR set to 2.8V.
4001 #define _BORV_3_2L 0xFF // VBOR set to 2.1V.
4003 //----------------------------- CONFIG2H Options -------------------------------
4005 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
4006 #define _WDT_ON_2H 0xFF // WDT enabled.
4007 #define _WDTPS_1_2H 0xE1 // 1:1.
4008 #define _WDTPS_2_2H 0xE3 // 1:2.
4009 #define _WDTPS_4_2H 0xE5 // 1:4.
4010 #define _WDTPS_8_2H 0xE7 // 1:8.
4011 #define _WDTPS_16_2H 0xE9 // 1:16.
4012 #define _WDTPS_32_2H 0xEB // 1:32.
4013 #define _WDTPS_64_2H 0xED // 1:64.
4014 #define _WDTPS_128_2H 0xEF // 1:128.
4015 #define _WDTPS_256_2H 0xF1 // 1:256.
4016 #define _WDTPS_512_2H 0xF3 // 1:512.
4017 #define _WDTPS_1024_2H 0xF5 // 1:1024.
4018 #define _WDTPS_2048_2H 0xF7 // 1:2048.
4019 #define _WDTPS_4096_2H 0xF9 // 1:4096.
4020 #define _WDTPS_8192_2H 0xFB // 1:8192.
4021 #define _WDTPS_16384_2H 0xFD // 1:16384.
4022 #define _WDTPS_32768_2H 0xFF // 1:32768.
4024 //----------------------------- CONFIG3L Options -------------------------------
4026 #define _CCP2MX_PORTE_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4027 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4028 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
4029 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
4030 #define _MCLRE_OFF_3H 0x7F // RG5 input pin enabled; MCLR disabled.
4031 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RG5 input pin disabled.
4033 //----------------------------- CONFIG3H Options -------------------------------
4035 #define _CCP2MX_PORTE_3H 0xFE // CCP2 input/output is multiplexed with RE7.
4036 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
4037 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
4038 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
4039 #define _MCLRE_OFF_3H 0x7F // RG5 input pin enabled; MCLR disabled.
4040 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RG5 input pin disabled.
4042 //----------------------------- CONFIG4L Options -------------------------------
4044 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
4045 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
4046 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
4047 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
4048 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
4049 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
4051 //----------------------------- CONFIG5L Options -------------------------------
4053 #define _CP_ON_5L 0xFE // Program memory block code-protected.
4054 #define _CP_OFF_5L 0xFF // Program memory block not code-protected.
4056 //==============================================================================
4058 #define __DEVID1 0x3FFFFE
4059 #define __DEVID2 0x3FFFFF
4061 #define __IDLOC0 0x200000
4062 #define __IDLOC1 0x200001
4063 #define __IDLOC2 0x200002
4064 #define __IDLOC3 0x200003
4065 #define __IDLOC4 0x200004
4066 #define __IDLOC5 0x200005
4067 #define __IDLOC6 0x200006
4068 #define __IDLOC7 0x200007
4070 #endif // #ifndef __PIC18F6310_H__