2 * This declarations of the PIC18F63J11 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:31 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F63J11_H__
26 #define __PIC18F63J11_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F60) __sfr RCSTA2
;
105 extern __at(0x0F60) volatile __RCSTA2bits_t RCSTA2bits
;
107 #define _RCSTA2_RX9D 0x01
108 #define _RCSTA2_RCD8 0x01
109 #define _RCSTA2_RX9D2 0x01
110 #define _RCSTA2_OERR 0x02
111 #define _RCSTA2_OERR2 0x02
112 #define _RCSTA2_FERR 0x04
113 #define _RCSTA2_FERR2 0x04
114 #define _RCSTA2_ADDEN 0x08
115 #define _RCSTA2_ADDEN2 0x08
116 #define _RCSTA2_CREN 0x10
117 #define _RCSTA2_CREN2 0x10
118 #define _RCSTA2_SREN 0x20
119 #define _RCSTA2_SREN2 0x20
120 #define _RCSTA2_RX9 0x40
121 #define _RCSTA2_RC9 0x40
122 #define _RCSTA2_NOT_RC8 0x40
123 #define _RCSTA2_RC8_9 0x40
124 #define _RCSTA2_RX92 0x40
125 #define _RCSTA2_SPEN 0x80
126 #define _RCSTA2_SPEN2 0x80
128 //==============================================================================
131 //==============================================================================
134 extern __at(0x0F61) __sfr TXSTA2
;
170 unsigned NOT_TX8
: 1;
187 extern __at(0x0F61) volatile __TXSTA2bits_t TXSTA2bits
;
189 #define _TXSTA2_TX9D 0x01
190 #define _TXSTA2_TXD8 0x01
191 #define _TXSTA2_TX9D2 0x01
192 #define _TXSTA2_TRMT 0x02
193 #define _TXSTA2_TRMT2 0x02
194 #define _TXSTA2_BRGH 0x04
195 #define _TXSTA2_BRGH2 0x04
196 #define _TXSTA2_SENDB2 0x08
197 #define _TXSTA2_SYNC 0x10
198 #define _TXSTA2_SYNC2 0x10
199 #define _TXSTA2_TXEN 0x20
200 #define _TXSTA2_TXEN2 0x20
201 #define _TXSTA2_TX9 0x40
202 #define _TXSTA2_TX8_9 0x40
203 #define _TXSTA2_NOT_TX8 0x40
204 #define _TXSTA2_TX92 0x40
205 #define _TXSTA2_CSRC 0x80
206 #define _TXSTA2_CSRC2 0x80
208 //==============================================================================
210 extern __at(0x0F62) __sfr TXREG2
;
211 extern __at(0x0F63) __sfr RCREG2
;
212 extern __at(0x0F64) __sfr SPBRG2
;
214 //==============================================================================
217 extern __at(0x0F65) __sfr CCP2CON
;
259 extern __at(0x0F65) volatile __CCP2CONbits_t CCP2CONbits
;
270 //==============================================================================
272 extern __at(0x0F66) __sfr CCPR2
;
273 extern __at(0x0F66) __sfr CCPR2L
;
274 extern __at(0x0F67) __sfr CCPR2H
;
276 //==============================================================================
279 extern __at(0x0F68) __sfr CCP1CON
;
321 extern __at(0x0F68) volatile __CCP1CONbits_t CCP1CONbits
;
332 //==============================================================================
334 extern __at(0x0F69) __sfr CCPR1
;
335 extern __at(0x0F69) __sfr CCPR1L
;
336 extern __at(0x0F6A) __sfr CCPR1H
;
338 //==============================================================================
341 extern __at(0x0F7E) __sfr BAUDCON1
;
370 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
382 //==============================================================================
384 extern __at(0x0F7F) __sfr SPBRGH1
;
386 //==============================================================================
389 extern __at(0x0F80) __sfr PORTA
;
430 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
432 #define _PORTA_RA0 0x01
433 #define _PORTA_AN0 0x01
434 #define _PORTA_RA1 0x02
435 #define _PORTA_AN1 0x02
436 #define _PORTA_RA2 0x04
437 #define _PORTA_AN2 0x04
438 #define _PORTA_VREFM 0x04
439 #define _PORTA_RA3 0x08
440 #define _PORTA_AN3 0x08
441 #define _PORTA_VREFP 0x08
442 #define _PORTA_RA4 0x10
443 #define _PORTA_T0CKI 0x10
444 #define _PORTA_RA5 0x20
445 #define _PORTA_AN4 0x20
446 #define _PORTA_RA6 0x40
447 #define _PORTA_OSC2 0x40
448 #define _PORTA_CLKO 0x40
449 #define _PORTA_RA7 0x80
450 #define _PORTA_OSC1 0x80
451 #define _PORTA_CLKI 0x80
453 //==============================================================================
456 //==============================================================================
459 extern __at(0x0F81) __sfr PORTB
;
512 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
514 #define _PORTB_RB0 0x01
515 #define _PORTB_INT0 0x01
516 #define _PORTB_RB1 0x02
517 #define _PORTB_INT1 0x02
518 #define _PORTB_RB2 0x04
519 #define _PORTB_INT2 0x04
520 #define _PORTB_RB3 0x08
521 #define _PORTB_INT3 0x08
522 #define _PORTB_CCP2 0x08
523 #define _PORTB_RB4 0x10
524 #define _PORTB_KBI0 0x10
525 #define _PORTB_RB5 0x20
526 #define _PORTB_KBI1 0x20
527 #define _PORTB_RB6 0x40
528 #define _PORTB_KBI2 0x40
529 #define _PORTB_PGC 0x40
530 #define _PORTB_RB7 0x80
531 #define _PORTB_KBI3 0x80
532 #define _PORTB_PGD 0x80
534 //==============================================================================
537 //==============================================================================
540 extern __at(0x0F82) __sfr PORTC
;
581 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
583 #define _PORTC_RC0 0x01
584 #define _PORTC_T1OSO 0x01
585 #define _PORTC_T13CKI 0x01
586 #define _PORTC_RC1 0x02
587 #define _PORTC_T1OSI 0x02
588 #define _PORTC_CCP2 0x02
589 #define _PORTC_RC2 0x04
590 #define _PORTC_CCP1 0x04
591 #define _PORTC_RC3 0x08
592 #define _PORTC_SCL 0x08
593 #define _PORTC_SCK 0x08
594 #define _PORTC_RC4 0x10
595 #define _PORTC_SDA 0x10
596 #define _PORTC_SDI 0x10
597 #define _PORTC_RC5 0x20
598 #define _PORTC_SDO 0x20
599 #define _PORTC_RC6 0x40
600 #define _PORTC_CK1 0x40
601 #define _PORTC_TX1 0x40
602 #define _PORTC_RC7 0x80
603 #define _PORTC_DT1 0x80
604 #define _PORTC_RX1 0x80
606 //==============================================================================
609 //==============================================================================
612 extern __at(0x0F83) __sfr PORTD
;
641 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
643 #define _PORTD_RD0 0x01
644 #define _PORTD_PSP0 0x01
645 #define _PORTD_RD1 0x02
646 #define _PORTD_PSP1 0x02
647 #define _PORTD_RD2 0x04
648 #define _PORTD_PSP2 0x04
649 #define _PORTD_RD3 0x08
650 #define _PORTD_PSP3 0x08
651 #define _PORTD_RD4 0x10
652 #define _PORTD_PSP4 0x10
653 #define _PORTD_RD5 0x20
654 #define _PORTD_PSP5 0x20
655 #define _PORTD_RD6 0x40
656 #define _PORTD_PSP6 0x40
657 #define _PORTD_RD7 0x80
658 #define _PORTD_PSP7 0x80
660 //==============================================================================
663 //==============================================================================
666 extern __at(0x0F84) __sfr PORTE
;
695 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
697 #define _PORTE_RE0 0x01
698 #define _PORTE_RD 0x01
699 #define _PORTE_RE1 0x02
700 #define _PORTE_WR 0x02
701 #define _PORTE_RE2 0x04
702 #define _PORTE_CS 0x04
703 #define _PORTE_RE3 0x08
704 #define _PORTE_RE4 0x10
705 #define _PORTE_RE5 0x20
706 #define _PORTE_RE6 0x40
707 #define _PORTE_RE7 0x80
708 #define _PORTE_CCP2 0x80
710 //==============================================================================
713 //==============================================================================
716 extern __at(0x0F85) __sfr PORTF
;
769 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
771 #define _PORTF_RF1 0x02
772 #define _PORTF_AN6 0x02
773 #define _PORTF_C2OUT 0x02
774 #define _PORTF_RF2 0x04
775 #define _PORTF_AN7 0x04
776 #define _PORTF_C1OUT 0x04
777 #define _PORTF_RF3 0x08
778 #define _PORTF_AN8 0x08
779 #define _PORTF_C2INB 0x08
780 #define _PORTF_RF4 0x10
781 #define _PORTF_AN9 0x10
782 #define _PORTF_C2INA 0x10
783 #define _PORTF_RF5 0x20
784 #define _PORTF_AN10 0x20
785 #define _PORTF_C1INB 0x20
786 #define _PORTF_CVREF 0x20
787 #define _PORTF_RF6 0x40
788 #define _PORTF_AN11 0x40
789 #define _PORTF_C1INA 0x40
790 #define _PORTF_RF7 0x80
791 #define _PORTF_AN5 0x80
792 #define _PORTF_SS1 0x80
794 //==============================================================================
797 //==============================================================================
800 extern __at(0x0F86) __sfr PORTG
;
847 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
849 #define _PORTG_RG0 0x01
850 #define _PORTG_RG1 0x02
851 #define _PORTG_CK2 0x02
852 #define _PORTG_TX2 0x02
853 #define _PORTG_RG2 0x04
854 #define _PORTG_DT2 0x04
855 #define _PORTG_RX2 0x04
856 #define _PORTG_RG3 0x08
857 #define _PORTG_RG4 0x10
858 #define _PORTG_REPU 0x40
859 #define _PORTG_RDPU 0x80
861 //==============================================================================
864 //==============================================================================
867 extern __at(0x0F89) __sfr LATA
;
881 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
892 //==============================================================================
895 //==============================================================================
898 extern __at(0x0F8A) __sfr LATB
;
912 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
923 //==============================================================================
926 //==============================================================================
929 extern __at(0x0F8B) __sfr LATC
;
943 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
954 //==============================================================================
957 //==============================================================================
960 extern __at(0x0F8C) __sfr LATD
;
974 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
985 //==============================================================================
988 //==============================================================================
991 extern __at(0x0F8D) __sfr LATE
;
1005 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1016 //==============================================================================
1019 //==============================================================================
1022 extern __at(0x0F8E) __sfr LATF
;
1036 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1046 //==============================================================================
1049 //==============================================================================
1052 extern __at(0x0F8F) __sfr LATG
;
1075 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1085 //==============================================================================
1088 //==============================================================================
1091 extern __at(0x0F92) __sfr DDRA
;
1097 unsigned TRISA0
: 1;
1098 unsigned TRISA1
: 1;
1099 unsigned TRISA2
: 1;
1100 unsigned TRISA3
: 1;
1101 unsigned TRISA4
: 1;
1102 unsigned TRISA5
: 1;
1103 unsigned TRISA6
: 1;
1104 unsigned TRISA7
: 1;
1120 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1122 #define _TRISA0 0x01
1124 #define _TRISA1 0x02
1126 #define _TRISA2 0x04
1128 #define _TRISA3 0x08
1130 #define _TRISA4 0x10
1132 #define _TRISA5 0x20
1134 #define _TRISA6 0x40
1136 #define _TRISA7 0x80
1139 //==============================================================================
1142 //==============================================================================
1145 extern __at(0x0F92) __sfr TRISA
;
1151 unsigned TRISA0
: 1;
1152 unsigned TRISA1
: 1;
1153 unsigned TRISA2
: 1;
1154 unsigned TRISA3
: 1;
1155 unsigned TRISA4
: 1;
1156 unsigned TRISA5
: 1;
1157 unsigned TRISA6
: 1;
1158 unsigned TRISA7
: 1;
1174 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1176 #define _TRISA_TRISA0 0x01
1177 #define _TRISA_RA0 0x01
1178 #define _TRISA_TRISA1 0x02
1179 #define _TRISA_RA1 0x02
1180 #define _TRISA_TRISA2 0x04
1181 #define _TRISA_RA2 0x04
1182 #define _TRISA_TRISA3 0x08
1183 #define _TRISA_RA3 0x08
1184 #define _TRISA_TRISA4 0x10
1185 #define _TRISA_RA4 0x10
1186 #define _TRISA_TRISA5 0x20
1187 #define _TRISA_RA5 0x20
1188 #define _TRISA_TRISA6 0x40
1189 #define _TRISA_RA6 0x40
1190 #define _TRISA_TRISA7 0x80
1191 #define _TRISA_RA7 0x80
1193 //==============================================================================
1196 //==============================================================================
1199 extern __at(0x0F93) __sfr DDRB
;
1205 unsigned TRISB0
: 1;
1206 unsigned TRISB1
: 1;
1207 unsigned TRISB2
: 1;
1208 unsigned TRISB3
: 1;
1209 unsigned TRISB4
: 1;
1210 unsigned TRISB5
: 1;
1211 unsigned TRISB6
: 1;
1212 unsigned TRISB7
: 1;
1228 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1230 #define _TRISB0 0x01
1232 #define _TRISB1 0x02
1234 #define _TRISB2 0x04
1236 #define _TRISB3 0x08
1238 #define _TRISB4 0x10
1240 #define _TRISB5 0x20
1242 #define _TRISB6 0x40
1244 #define _TRISB7 0x80
1247 //==============================================================================
1250 //==============================================================================
1253 extern __at(0x0F93) __sfr TRISB
;
1259 unsigned TRISB0
: 1;
1260 unsigned TRISB1
: 1;
1261 unsigned TRISB2
: 1;
1262 unsigned TRISB3
: 1;
1263 unsigned TRISB4
: 1;
1264 unsigned TRISB5
: 1;
1265 unsigned TRISB6
: 1;
1266 unsigned TRISB7
: 1;
1282 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1284 #define _TRISB_TRISB0 0x01
1285 #define _TRISB_RB0 0x01
1286 #define _TRISB_TRISB1 0x02
1287 #define _TRISB_RB1 0x02
1288 #define _TRISB_TRISB2 0x04
1289 #define _TRISB_RB2 0x04
1290 #define _TRISB_TRISB3 0x08
1291 #define _TRISB_RB3 0x08
1292 #define _TRISB_TRISB4 0x10
1293 #define _TRISB_RB4 0x10
1294 #define _TRISB_TRISB5 0x20
1295 #define _TRISB_RB5 0x20
1296 #define _TRISB_TRISB6 0x40
1297 #define _TRISB_RB6 0x40
1298 #define _TRISB_TRISB7 0x80
1299 #define _TRISB_RB7 0x80
1301 //==============================================================================
1304 //==============================================================================
1307 extern __at(0x0F94) __sfr DDRC
;
1313 unsigned TRISC0
: 1;
1314 unsigned TRISC1
: 1;
1315 unsigned TRISC2
: 1;
1316 unsigned TRISC3
: 1;
1317 unsigned TRISC4
: 1;
1318 unsigned TRISC5
: 1;
1319 unsigned TRISC6
: 1;
1320 unsigned TRISC7
: 1;
1336 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1338 #define _TRISC0 0x01
1340 #define _TRISC1 0x02
1342 #define _TRISC2 0x04
1344 #define _TRISC3 0x08
1346 #define _TRISC4 0x10
1348 #define _TRISC5 0x20
1350 #define _TRISC6 0x40
1352 #define _TRISC7 0x80
1355 //==============================================================================
1358 //==============================================================================
1361 extern __at(0x0F94) __sfr TRISC
;
1367 unsigned TRISC0
: 1;
1368 unsigned TRISC1
: 1;
1369 unsigned TRISC2
: 1;
1370 unsigned TRISC3
: 1;
1371 unsigned TRISC4
: 1;
1372 unsigned TRISC5
: 1;
1373 unsigned TRISC6
: 1;
1374 unsigned TRISC7
: 1;
1390 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1392 #define _TRISC_TRISC0 0x01
1393 #define _TRISC_RC0 0x01
1394 #define _TRISC_TRISC1 0x02
1395 #define _TRISC_RC1 0x02
1396 #define _TRISC_TRISC2 0x04
1397 #define _TRISC_RC2 0x04
1398 #define _TRISC_TRISC3 0x08
1399 #define _TRISC_RC3 0x08
1400 #define _TRISC_TRISC4 0x10
1401 #define _TRISC_RC4 0x10
1402 #define _TRISC_TRISC5 0x20
1403 #define _TRISC_RC5 0x20
1404 #define _TRISC_TRISC6 0x40
1405 #define _TRISC_RC6 0x40
1406 #define _TRISC_TRISC7 0x80
1407 #define _TRISC_RC7 0x80
1409 //==============================================================================
1412 //==============================================================================
1415 extern __at(0x0F95) __sfr DDRD
;
1421 unsigned TRISD0
: 1;
1422 unsigned TRISD1
: 1;
1423 unsigned TRISD2
: 1;
1424 unsigned TRISD3
: 1;
1425 unsigned TRISD4
: 1;
1426 unsigned TRISD5
: 1;
1427 unsigned TRISD6
: 1;
1428 unsigned TRISD7
: 1;
1444 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1446 #define _TRISD0 0x01
1448 #define _TRISD1 0x02
1450 #define _TRISD2 0x04
1452 #define _TRISD3 0x08
1454 #define _TRISD4 0x10
1456 #define _TRISD5 0x20
1458 #define _TRISD6 0x40
1460 #define _TRISD7 0x80
1463 //==============================================================================
1466 //==============================================================================
1469 extern __at(0x0F95) __sfr TRISD
;
1475 unsigned TRISD0
: 1;
1476 unsigned TRISD1
: 1;
1477 unsigned TRISD2
: 1;
1478 unsigned TRISD3
: 1;
1479 unsigned TRISD4
: 1;
1480 unsigned TRISD5
: 1;
1481 unsigned TRISD6
: 1;
1482 unsigned TRISD7
: 1;
1498 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1500 #define _TRISD_TRISD0 0x01
1501 #define _TRISD_RD0 0x01
1502 #define _TRISD_TRISD1 0x02
1503 #define _TRISD_RD1 0x02
1504 #define _TRISD_TRISD2 0x04
1505 #define _TRISD_RD2 0x04
1506 #define _TRISD_TRISD3 0x08
1507 #define _TRISD_RD3 0x08
1508 #define _TRISD_TRISD4 0x10
1509 #define _TRISD_RD4 0x10
1510 #define _TRISD_TRISD5 0x20
1511 #define _TRISD_RD5 0x20
1512 #define _TRISD_TRISD6 0x40
1513 #define _TRISD_RD6 0x40
1514 #define _TRISD_TRISD7 0x80
1515 #define _TRISD_RD7 0x80
1517 //==============================================================================
1520 //==============================================================================
1523 extern __at(0x0F96) __sfr DDRE
;
1529 unsigned TRISE0
: 1;
1530 unsigned TRISE1
: 1;
1531 unsigned TRISE2
: 1;
1532 unsigned TRISE3
: 1;
1533 unsigned TRISE4
: 1;
1534 unsigned TRISE5
: 1;
1535 unsigned TRISE6
: 1;
1536 unsigned TRISE7
: 1;
1552 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1554 #define _TRISE0 0x01
1556 #define _TRISE1 0x02
1558 #define _TRISE2 0x04
1560 #define _TRISE3 0x08
1562 #define _TRISE4 0x10
1564 #define _TRISE5 0x20
1566 #define _TRISE6 0x40
1568 #define _TRISE7 0x80
1571 //==============================================================================
1574 //==============================================================================
1577 extern __at(0x0F96) __sfr TRISE
;
1583 unsigned TRISE0
: 1;
1584 unsigned TRISE1
: 1;
1585 unsigned TRISE2
: 1;
1586 unsigned TRISE3
: 1;
1587 unsigned TRISE4
: 1;
1588 unsigned TRISE5
: 1;
1589 unsigned TRISE6
: 1;
1590 unsigned TRISE7
: 1;
1606 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1608 #define _TRISE_TRISE0 0x01
1609 #define _TRISE_RE0 0x01
1610 #define _TRISE_TRISE1 0x02
1611 #define _TRISE_RE1 0x02
1612 #define _TRISE_TRISE2 0x04
1613 #define _TRISE_RE2 0x04
1614 #define _TRISE_TRISE3 0x08
1615 #define _TRISE_RE3 0x08
1616 #define _TRISE_TRISE4 0x10
1617 #define _TRISE_RE4 0x10
1618 #define _TRISE_TRISE5 0x20
1619 #define _TRISE_RE5 0x20
1620 #define _TRISE_TRISE6 0x40
1621 #define _TRISE_RE6 0x40
1622 #define _TRISE_TRISE7 0x80
1623 #define _TRISE_RE7 0x80
1625 //==============================================================================
1628 //==============================================================================
1631 extern __at(0x0F97) __sfr DDRF
;
1638 unsigned TRISF1
: 1;
1639 unsigned TRISF2
: 1;
1640 unsigned TRISF3
: 1;
1641 unsigned TRISF4
: 1;
1642 unsigned TRISF5
: 1;
1643 unsigned TRISF6
: 1;
1644 unsigned TRISF7
: 1;
1660 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
1662 #define _TRISF1 0x02
1664 #define _TRISF2 0x04
1666 #define _TRISF3 0x08
1668 #define _TRISF4 0x10
1670 #define _TRISF5 0x20
1672 #define _TRISF6 0x40
1674 #define _TRISF7 0x80
1677 //==============================================================================
1680 //==============================================================================
1683 extern __at(0x0F97) __sfr TRISF
;
1690 unsigned TRISF1
: 1;
1691 unsigned TRISF2
: 1;
1692 unsigned TRISF3
: 1;
1693 unsigned TRISF4
: 1;
1694 unsigned TRISF5
: 1;
1695 unsigned TRISF6
: 1;
1696 unsigned TRISF7
: 1;
1712 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
1714 #define _TRISF_TRISF1 0x02
1715 #define _TRISF_RF1 0x02
1716 #define _TRISF_TRISF2 0x04
1717 #define _TRISF_RF2 0x04
1718 #define _TRISF_TRISF3 0x08
1719 #define _TRISF_RF3 0x08
1720 #define _TRISF_TRISF4 0x10
1721 #define _TRISF_RF4 0x10
1722 #define _TRISF_TRISF5 0x20
1723 #define _TRISF_RF5 0x20
1724 #define _TRISF_TRISF6 0x40
1725 #define _TRISF_RF6 0x40
1726 #define _TRISF_TRISF7 0x80
1727 #define _TRISF_RF7 0x80
1729 //==============================================================================
1732 //==============================================================================
1735 extern __at(0x0F98) __sfr DDRG
;
1741 unsigned TRISG0
: 1;
1742 unsigned TRISG1
: 1;
1743 unsigned TRISG2
: 1;
1744 unsigned TRISG3
: 1;
1745 unsigned TRISG4
: 1;
1746 unsigned CCP1OD
: 1;
1747 unsigned CCP2OD
: 1;
1776 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
1778 #define _TRISG0 0x01
1780 #define _TRISG1 0x02
1782 #define _TRISG2 0x04
1784 #define _TRISG3 0x08
1786 #define _TRISG4 0x10
1788 #define _CCP1OD 0x20
1789 #define _CCP2OD 0x40
1792 //==============================================================================
1795 //==============================================================================
1798 extern __at(0x0F98) __sfr TRISG
;
1804 unsigned TRISG0
: 1;
1805 unsigned TRISG1
: 1;
1806 unsigned TRISG2
: 1;
1807 unsigned TRISG3
: 1;
1808 unsigned TRISG4
: 1;
1809 unsigned CCP1OD
: 1;
1810 unsigned CCP2OD
: 1;
1839 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
1841 #define _TRISG_TRISG0 0x01
1842 #define _TRISG_RG0 0x01
1843 #define _TRISG_TRISG1 0x02
1844 #define _TRISG_RG1 0x02
1845 #define _TRISG_TRISG2 0x04
1846 #define _TRISG_RG2 0x04
1847 #define _TRISG_TRISG3 0x08
1848 #define _TRISG_RG3 0x08
1849 #define _TRISG_TRISG4 0x10
1850 #define _TRISG_RG4 0x10
1851 #define _TRISG_CCP1OD 0x20
1852 #define _TRISG_CCP2OD 0x40
1853 #define _TRISG_SPIOD 0x80
1855 //==============================================================================
1858 //==============================================================================
1861 extern __at(0x0F9B) __sfr OSCTUNE
;
1874 unsigned INTSRC
: 1;
1884 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1893 #define _INTSRC 0x80
1895 //==============================================================================
1898 //==============================================================================
1901 extern __at(0x0F9D) __sfr PIE1
;
1907 unsigned TMR1IE
: 1;
1908 unsigned TMR2IE
: 1;
1922 unsigned SSP1IE
: 1;
1930 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1932 #define _TMR1IE 0x01
1933 #define _TMR2IE 0x02
1935 #define _SSP1IE 0x08
1943 //==============================================================================
1946 //==============================================================================
1949 extern __at(0x0F9E) __sfr PIR1
;
1955 unsigned TMR1IF
: 1;
1956 unsigned TMR2IF
: 1;
1970 unsigned SSP1IF
: 1;
1978 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1980 #define _TMR1IF 0x01
1981 #define _TMR2IF 0x02
1983 #define _SSP1IF 0x08
1991 //==============================================================================
1994 //==============================================================================
1997 extern __at(0x0F9F) __sfr IPR1
;
2003 unsigned TMR1IP
: 1;
2004 unsigned TMR2IP
: 1;
2018 unsigned SSP1IP
: 1;
2026 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2028 #define _TMR1IP 0x01
2029 #define _TMR2IP 0x02
2031 #define _SSP1IP 0x08
2039 //==============================================================================
2042 //==============================================================================
2045 extern __at(0x0FA0) __sfr PIE2
;
2052 unsigned TMR3IE
: 1;
2058 unsigned OSCFIE
: 1;
2066 unsigned BCL1IE
: 1;
2074 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2076 #define _TMR3IE 0x02
2079 #define _BCL1IE 0x08
2081 #define _OSCFIE 0x80
2083 //==============================================================================
2086 //==============================================================================
2089 extern __at(0x0FA1) __sfr PIR2
;
2096 unsigned TMR3IF
: 1;
2102 unsigned OSCFIF
: 1;
2110 unsigned BCL1IF
: 1;
2118 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2120 #define _TMR3IF 0x02
2123 #define _BCL1IF 0x08
2125 #define _OSCFIF 0x80
2127 //==============================================================================
2130 //==============================================================================
2133 extern __at(0x0FA2) __sfr IPR2
;
2140 unsigned TMR3IP
: 1;
2146 unsigned OSCFIP
: 1;
2154 unsigned BCL1IP
: 1;
2162 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2164 #define _TMR3IP 0x02
2167 #define _BCL1IP 0x08
2169 #define _OSCFIP 0x80
2171 //==============================================================================
2174 //==============================================================================
2177 extern __at(0x0FA3) __sfr PIE3
;
2182 unsigned CCP1IE
: 1;
2183 unsigned CCP2IE
: 1;
2191 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2193 #define _CCP1IE 0x02
2194 #define _CCP2IE 0x04
2198 //==============================================================================
2201 //==============================================================================
2204 extern __at(0x0FA4) __sfr PIR3
;
2209 unsigned CCP1IF
: 1;
2210 unsigned CCP2IF
: 1;
2218 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2220 #define _CCP1IF 0x02
2221 #define _CCP2IF 0x04
2225 //==============================================================================
2228 //==============================================================================
2231 extern __at(0x0FA5) __sfr IPR3
;
2236 unsigned CCP1IP
: 1;
2237 unsigned CCP2IP
: 1;
2245 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2247 #define _CCP1IP 0x02
2248 #define _CCP2IP 0x04
2252 //==============================================================================
2255 //==============================================================================
2258 extern __at(0x0FA6) __sfr EECON1
;
2272 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2279 //==============================================================================
2281 extern __at(0x0FA7) __sfr EECON2
;
2283 //==============================================================================
2286 extern __at(0x0FAB) __sfr RCSTA
;
2307 unsigned ADDEN1
: 1;
2322 unsigned NOT_RC8
: 1;
2351 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2361 #define _ADDEN1 0x08
2368 #define _NOT_RC8 0x40
2374 //==============================================================================
2377 //==============================================================================
2380 extern __at(0x0FAB) __sfr RCSTA1
;
2401 unsigned ADDEN1
: 1;
2416 unsigned NOT_RC8
: 1;
2445 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
2447 #define _RCSTA1_RX9D 0x01
2448 #define _RCSTA1_RCD8 0x01
2449 #define _RCSTA1_RX9D1 0x01
2450 #define _RCSTA1_OERR 0x02
2451 #define _RCSTA1_OERR1 0x02
2452 #define _RCSTA1_FERR 0x04
2453 #define _RCSTA1_FERR1 0x04
2454 #define _RCSTA1_ADDEN 0x08
2455 #define _RCSTA1_ADDEN1 0x08
2456 #define _RCSTA1_CREN 0x10
2457 #define _RCSTA1_CREN1 0x10
2458 #define _RCSTA1_SREN 0x20
2459 #define _RCSTA1_SREN1 0x20
2460 #define _RCSTA1_RX9 0x40
2461 #define _RCSTA1_RC9 0x40
2462 #define _RCSTA1_NOT_RC8 0x40
2463 #define _RCSTA1_RC8_9 0x40
2464 #define _RCSTA1_RX91 0x40
2465 #define _RCSTA1_SPEN 0x80
2466 #define _RCSTA1_SPEN1 0x80
2468 //==============================================================================
2471 //==============================================================================
2474 extern __at(0x0FAC) __sfr TXSTA
;
2495 unsigned SENDB1
: 1;
2510 unsigned NOT_TX8
: 1;
2527 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2537 #define _SENDB1 0x08
2544 #define _NOT_TX8 0x40
2549 //==============================================================================
2552 //==============================================================================
2555 extern __at(0x0FAC) __sfr TXSTA1
;
2576 unsigned SENDB1
: 1;
2591 unsigned NOT_TX8
: 1;
2608 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
2610 #define _TXSTA1_TX9D 0x01
2611 #define _TXSTA1_TXD8 0x01
2612 #define _TXSTA1_TX9D1 0x01
2613 #define _TXSTA1_TRMT 0x02
2614 #define _TXSTA1_TRMT1 0x02
2615 #define _TXSTA1_BRGH 0x04
2616 #define _TXSTA1_BRGH1 0x04
2617 #define _TXSTA1_SENDB 0x08
2618 #define _TXSTA1_SENDB1 0x08
2619 #define _TXSTA1_SYNC 0x10
2620 #define _TXSTA1_SYNC1 0x10
2621 #define _TXSTA1_TXEN 0x20
2622 #define _TXSTA1_TXEN1 0x20
2623 #define _TXSTA1_TX9 0x40
2624 #define _TXSTA1_TX8_9 0x40
2625 #define _TXSTA1_NOT_TX8 0x40
2626 #define _TXSTA1_TX91 0x40
2627 #define _TXSTA1_CSRC 0x80
2628 #define _TXSTA1_CSRC1 0x80
2630 //==============================================================================
2632 extern __at(0x0FAD) __sfr TXREG
;
2633 extern __at(0x0FAD) __sfr TXREG1
;
2635 //==============================================================================
2638 extern __at(0x0FAE) __sfr RCREG
;
2644 unsigned NOT_BOR
: 1;
2645 unsigned NOT_POR
: 1;
2646 unsigned NOT_PD
: 1;
2647 unsigned NOT_TO
: 1;
2648 unsigned NOT_RI
: 1;
2649 unsigned NOT_CM
: 1;
2667 extern __at(0x0FAE) volatile __RCREGbits_t RCREGbits
;
2669 #define _RCREG_NOT_BOR 0x01
2670 #define _RCREG_BOR 0x01
2671 #define _RCREG_NOT_POR 0x02
2672 #define _RCREG_POR 0x02
2673 #define _RCREG_NOT_PD 0x04
2674 #define _RCREG_PD 0x04
2675 #define _RCREG_NOT_TO 0x08
2676 #define _RCREG_TO 0x08
2677 #define _RCREG_NOT_RI 0x10
2678 #define _RCREG_RI 0x10
2679 #define _RCREG_NOT_CM 0x20
2680 #define _RCREG_CM 0x20
2681 #define _RCREG_IPEN 0x80
2683 //==============================================================================
2685 extern __at(0x0FAE) __sfr RCREG1
;
2686 extern __at(0x0FAF) __sfr SPBRG
;
2687 extern __at(0x0FAF) __sfr SPBRG1
;
2689 //==============================================================================
2692 extern __at(0x0FB0) __sfr PSPCON
;
2700 unsigned PSPMODE
: 1;
2706 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
2708 #define _PSPMODE 0x10
2713 //==============================================================================
2716 //==============================================================================
2719 extern __at(0x0FB1) __sfr T3CON
;
2725 unsigned TMR3ON
: 1;
2726 unsigned TMR3CS
: 1;
2727 unsigned NOT_T3SYNC
: 1;
2728 unsigned T3CCP1
: 1;
2729 unsigned T3CKPS0
: 1;
2730 unsigned T3CKPS1
: 1;
2731 unsigned T3CCP2
: 1;
2739 unsigned T3SYNC
: 1;
2751 unsigned T3INSYNC
: 1;
2762 unsigned T3CKPS
: 2;
2767 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
2769 #define _T3CON_TMR3ON 0x01
2770 #define _T3CON_TMR3CS 0x02
2771 #define _T3CON_NOT_T3SYNC 0x04
2772 #define _T3CON_T3SYNC 0x04
2773 #define _T3CON_T3INSYNC 0x04
2774 #define _T3CON_T3CCP1 0x08
2775 #define _T3CON_T3CKPS0 0x10
2776 #define _T3CON_T3CKPS1 0x20
2777 #define _T3CON_T3CCP2 0x40
2778 #define _T3CON_RD16 0x80
2780 //==============================================================================
2782 extern __at(0x0FB2) __sfr TMR3
;
2783 extern __at(0x0FB2) __sfr TMR3L
;
2784 extern __at(0x0FB3) __sfr TMR3H
;
2786 //==============================================================================
2789 extern __at(0x0FB4) __sfr CMCON
;
2812 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
2823 //==============================================================================
2826 //==============================================================================
2829 extern __at(0x0FB5) __sfr CVRCON
;
2852 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2863 //==============================================================================
2866 //==============================================================================
2869 extern __at(0x0FC0) __sfr ADCON2
;
2899 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2909 //==============================================================================
2912 //==============================================================================
2915 extern __at(0x0FC1) __sfr ADCON1
;
2945 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2954 //==============================================================================
2957 //==============================================================================
2960 extern __at(0x0FC2) __sfr ADCON0
;
2967 unsigned GO_NOT_DONE
: 1;
2979 unsigned GO_DONE
: 1;
3015 unsigned NOT_DONE
: 1;
3032 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3035 #define _GO_NOT_DONE 0x02
3036 #define _GO_DONE 0x02
3039 #define _NOT_DONE 0x02
3046 //==============================================================================
3048 extern __at(0x0FC3) __sfr ADRES
;
3049 extern __at(0x0FC3) __sfr ADRESL
;
3050 extern __at(0x0FC4) __sfr ADRESH
;
3052 //==============================================================================
3055 extern __at(0x0FC5) __sfr SSP1CON2
;
3067 unsigned ACKSTAT
: 1;
3074 unsigned ADMSK1
: 1;
3075 unsigned ADMSK2
: 1;
3076 unsigned ADMSK3
: 1;
3077 unsigned ADMSK4
: 1;
3078 unsigned ADMSK5
: 1;
3084 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
3088 #define _ADMSK1 0x02
3090 #define _ADMSK2 0x04
3092 #define _ADMSK3 0x08
3094 #define _ADMSK4 0x10
3096 #define _ADMSK5 0x20
3097 #define _ACKSTAT 0x40
3100 //==============================================================================
3103 //==============================================================================
3106 extern __at(0x0FC5) __sfr SSPCON2
;
3118 unsigned ACKSTAT
: 1;
3125 unsigned ADMSK1
: 1;
3126 unsigned ADMSK2
: 1;
3127 unsigned ADMSK3
: 1;
3128 unsigned ADMSK4
: 1;
3129 unsigned ADMSK5
: 1;
3135 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3137 #define _SSPCON2_SEN 0x01
3138 #define _SSPCON2_RSEN 0x02
3139 #define _SSPCON2_ADMSK1 0x02
3140 #define _SSPCON2_PEN 0x04
3141 #define _SSPCON2_ADMSK2 0x04
3142 #define _SSPCON2_RCEN 0x08
3143 #define _SSPCON2_ADMSK3 0x08
3144 #define _SSPCON2_ACKEN 0x10
3145 #define _SSPCON2_ADMSK4 0x10
3146 #define _SSPCON2_ACKDT 0x20
3147 #define _SSPCON2_ADMSK5 0x20
3148 #define _SSPCON2_ACKSTAT 0x40
3149 #define _SSPCON2_GCEN 0x80
3151 //==============================================================================
3154 //==============================================================================
3157 extern __at(0x0FC6) __sfr SSP1CON1
;
3180 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
3191 //==============================================================================
3194 //==============================================================================
3197 extern __at(0x0FC6) __sfr SSPCON1
;
3220 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3222 #define _SSPCON1_SSPM0 0x01
3223 #define _SSPCON1_SSPM1 0x02
3224 #define _SSPCON1_SSPM2 0x04
3225 #define _SSPCON1_SSPM3 0x08
3226 #define _SSPCON1_CKP 0x10
3227 #define _SSPCON1_SSPEN 0x20
3228 #define _SSPCON1_SSPOV 0x40
3229 #define _SSPCON1_WCOL 0x80
3231 //==============================================================================
3234 //==============================================================================
3237 extern __at(0x0FC7) __sfr SSP1STAT
;
3245 unsigned R_NOT_W
: 1;
3248 unsigned D_NOT_A
: 1;
3258 unsigned I2C_START
: 1;
3259 unsigned I2C_STOP
: 1;
3293 unsigned NOT_WRITE
: 1;
3296 unsigned NOT_ADDRESS
: 1;
3305 unsigned READ_WRITE
: 1;
3308 unsigned DATA_ADDRESS
: 1;
3317 unsigned I2C_READ
: 1;
3320 unsigned I2C_DAT
: 1;
3326 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
3330 #define _R_NOT_W 0x04
3334 #define _NOT_WRITE 0x04
3335 #define _READ_WRITE 0x04
3336 #define _I2C_READ 0x04
3338 #define _I2C_START 0x08
3340 #define _I2C_STOP 0x10
3341 #define _D_NOT_A 0x20
3345 #define _NOT_ADDRESS 0x20
3346 #define _DATA_ADDRESS 0x20
3347 #define _I2C_DAT 0x20
3351 //==============================================================================
3354 //==============================================================================
3357 extern __at(0x0FC7) __sfr SSPSTAT
;
3365 unsigned R_NOT_W
: 1;
3368 unsigned D_NOT_A
: 1;
3378 unsigned I2C_START
: 1;
3379 unsigned I2C_STOP
: 1;
3413 unsigned NOT_WRITE
: 1;
3416 unsigned NOT_ADDRESS
: 1;
3425 unsigned READ_WRITE
: 1;
3428 unsigned DATA_ADDRESS
: 1;
3437 unsigned I2C_READ
: 1;
3440 unsigned I2C_DAT
: 1;
3446 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3448 #define _SSPSTAT_BF 0x01
3449 #define _SSPSTAT_UA 0x02
3450 #define _SSPSTAT_R_NOT_W 0x04
3451 #define _SSPSTAT_R 0x04
3452 #define _SSPSTAT_R_W 0x04
3453 #define _SSPSTAT_NOT_W 0x04
3454 #define _SSPSTAT_NOT_WRITE 0x04
3455 #define _SSPSTAT_READ_WRITE 0x04
3456 #define _SSPSTAT_I2C_READ 0x04
3457 #define _SSPSTAT_S 0x08
3458 #define _SSPSTAT_I2C_START 0x08
3459 #define _SSPSTAT_P 0x10
3460 #define _SSPSTAT_I2C_STOP 0x10
3461 #define _SSPSTAT_D_NOT_A 0x20
3462 #define _SSPSTAT_D 0x20
3463 #define _SSPSTAT_D_A 0x20
3464 #define _SSPSTAT_NOT_A 0x20
3465 #define _SSPSTAT_NOT_ADDRESS 0x20
3466 #define _SSPSTAT_DATA_ADDRESS 0x20
3467 #define _SSPSTAT_I2C_DAT 0x20
3468 #define _SSPSTAT_CKE 0x40
3469 #define _SSPSTAT_SMP 0x80
3471 //==============================================================================
3473 extern __at(0x0FC8) __sfr SSP1ADD
;
3474 extern __at(0x0FC8) __sfr SSPADD
;
3475 extern __at(0x0FC9) __sfr SSP1BUF
;
3476 extern __at(0x0FC9) __sfr SSPBUF
;
3478 //==============================================================================
3481 extern __at(0x0FCA) __sfr T2CON
;
3487 unsigned T2CKPS0
: 1;
3488 unsigned T2CKPS1
: 1;
3489 unsigned TMR2ON
: 1;
3490 unsigned T2OUTPS0
: 1;
3491 unsigned T2OUTPS1
: 1;
3492 unsigned T2OUTPS2
: 1;
3493 unsigned T2OUTPS3
: 1;
3499 unsigned T2CKPS
: 2;
3506 unsigned T2OUTPS
: 4;
3511 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3513 #define _T2CKPS0 0x01
3514 #define _T2CKPS1 0x02
3515 #define _TMR2ON 0x04
3516 #define _T2OUTPS0 0x08
3517 #define _T2OUTPS1 0x10
3518 #define _T2OUTPS2 0x20
3519 #define _T2OUTPS3 0x40
3521 //==============================================================================
3523 extern __at(0x0FCB) __sfr PR2
;
3524 extern __at(0x0FCC) __sfr TMR2
;
3526 //==============================================================================
3529 extern __at(0x0FCD) __sfr T1CON
;
3535 unsigned TMR1ON
: 1;
3536 unsigned TMR1CS
: 1;
3537 unsigned NOT_T1SYNC
: 1;
3538 unsigned T1OSCEN
: 1;
3539 unsigned T1CKPS0
: 1;
3540 unsigned T1CKPS1
: 1;
3549 unsigned T1INSYNC
: 1;
3561 unsigned T1SYNC
: 1;
3572 unsigned T1CKPS
: 2;
3577 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3579 #define _TMR1ON 0x01
3580 #define _TMR1CS 0x02
3581 #define _NOT_T1SYNC 0x04
3582 #define _T1INSYNC 0x04
3583 #define _T1SYNC 0x04
3584 #define _T1OSCEN 0x08
3585 #define _T1CKPS0 0x10
3586 #define _T1CKPS1 0x20
3590 //==============================================================================
3592 extern __at(0x0FCE) __sfr TMR1
;
3593 extern __at(0x0FCE) __sfr TMR1L
;
3594 extern __at(0x0FCF) __sfr TMR1H
;
3596 //==============================================================================
3599 extern __at(0x0FD0) __sfr RCON
;
3605 unsigned NOT_BOR
: 1;
3606 unsigned NOT_POR
: 1;
3607 unsigned NOT_PD
: 1;
3608 unsigned NOT_TO
: 1;
3609 unsigned NOT_RI
: 1;
3610 unsigned NOT_CM
: 1;
3628 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3630 #define _NOT_BOR 0x01
3632 #define _NOT_POR 0x02
3634 #define _NOT_PD 0x04
3636 #define _NOT_TO 0x08
3638 #define _NOT_RI 0x10
3640 #define _NOT_CM 0x20
3644 //==============================================================================
3647 //==============================================================================
3650 extern __at(0x0FD1) __sfr WDTCON
;
3656 unsigned SWDTEN
: 1;
3663 unsigned REGSLP
: 1;
3679 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3681 #define _SWDTEN 0x01
3683 #define _REGSLP 0x80
3685 //==============================================================================
3688 //==============================================================================
3691 extern __at(0x0FD3) __sfr OSCCON
;
3721 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3732 //==============================================================================
3735 //==============================================================================
3738 extern __at(0x0FD5) __sfr T0CON
;
3750 unsigned T08BIT
: 1;
3751 unsigned TMR0ON
: 1;
3773 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3782 #define _T08BIT 0x40
3783 #define _TMR0ON 0x80
3785 //==============================================================================
3787 extern __at(0x0FD6) __sfr TMR0
;
3788 extern __at(0x0FD6) __sfr TMR0L
;
3789 extern __at(0x0FD7) __sfr TMR0H
;
3791 //==============================================================================
3794 extern __at(0x0FD8) __sfr STATUS
;
3808 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3816 //==============================================================================
3818 extern __at(0x0FD9) __sfr FSR2L
;
3819 extern __at(0x0FDA) __sfr FSR2H
;
3820 extern __at(0x0FDB) __sfr PLUSW2
;
3821 extern __at(0x0FDC) __sfr PREINC2
;
3822 extern __at(0x0FDD) __sfr POSTDEC2
;
3823 extern __at(0x0FDE) __sfr POSTINC2
;
3824 extern __at(0x0FDF) __sfr INDF2
;
3825 extern __at(0x0FE0) __sfr BSR
;
3826 extern __at(0x0FE1) __sfr FSR1L
;
3827 extern __at(0x0FE2) __sfr FSR1H
;
3828 extern __at(0x0FE3) __sfr PLUSW1
;
3829 extern __at(0x0FE4) __sfr PREINC1
;
3830 extern __at(0x0FE5) __sfr POSTDEC1
;
3831 extern __at(0x0FE6) __sfr POSTINC1
;
3832 extern __at(0x0FE7) __sfr INDF1
;
3833 extern __at(0x0FE8) __sfr WREG
;
3834 extern __at(0x0FE9) __sfr FSR0L
;
3835 extern __at(0x0FEA) __sfr FSR0H
;
3836 extern __at(0x0FEB) __sfr PLUSW0
;
3837 extern __at(0x0FEC) __sfr PREINC0
;
3838 extern __at(0x0FED) __sfr POSTDEC0
;
3839 extern __at(0x0FEE) __sfr POSTINC0
;
3840 extern __at(0x0FEF) __sfr INDF0
;
3842 //==============================================================================
3845 extern __at(0x0FF0) __sfr INTCON3
;
3851 unsigned INT1IF
: 1;
3852 unsigned INT2IF
: 1;
3853 unsigned INT3IF
: 1;
3854 unsigned INT1IE
: 1;
3855 unsigned INT2IE
: 1;
3856 unsigned INT3IE
: 1;
3857 unsigned INT1IP
: 1;
3858 unsigned INT2IP
: 1;
3874 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3876 #define _INT1IF 0x01
3878 #define _INT2IF 0x02
3880 #define _INT3IF 0x04
3882 #define _INT1IE 0x08
3884 #define _INT2IE 0x10
3886 #define _INT3IE 0x20
3888 #define _INT1IP 0x40
3890 #define _INT2IP 0x80
3893 //==============================================================================
3896 //==============================================================================
3899 extern __at(0x0FF1) __sfr INTCON2
;
3906 unsigned INT3IP
: 1;
3907 unsigned TMR0IP
: 1;
3908 unsigned INTEDG3
: 1;
3909 unsigned INTEDG2
: 1;
3910 unsigned INTEDG1
: 1;
3911 unsigned INTEDG0
: 1;
3912 unsigned NOT_RBPU
: 1;
3928 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3931 #define _INT3IP 0x02
3933 #define _TMR0IP 0x04
3935 #define _INTEDG3 0x08
3936 #define _INTEDG2 0x10
3937 #define _INTEDG1 0x20
3938 #define _INTEDG0 0x40
3939 #define _NOT_RBPU 0x80
3942 //==============================================================================
3945 //==============================================================================
3948 extern __at(0x0FF2) __sfr INTCON
;
3955 unsigned INT0IF
: 1;
3956 unsigned TMR0IF
: 1;
3958 unsigned INT0IE
: 1;
3959 unsigned TMR0IE
: 1;
3960 unsigned PEIE_GIEL
: 1;
3961 unsigned GIE_GIEH
: 1;
3989 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3992 #define _INT0IF 0x02
3994 #define _TMR0IF 0x04
3997 #define _INT0IE 0x10
3999 #define _TMR0IE 0x20
4001 #define _PEIE_GIEL 0x40
4004 #define _GIE_GIEH 0x80
4008 //==============================================================================
4010 extern __at(0x0FF3) __sfr PROD
;
4011 extern __at(0x0FF3) __sfr PRODL
;
4012 extern __at(0x0FF4) __sfr PRODH
;
4013 extern __at(0x0FF5) __sfr TABLAT
;
4014 extern __at(0x0FF6) __sfr TBLPTR
;
4015 extern __at(0x0FF6) __sfr TBLPTRL
;
4016 extern __at(0x0FF7) __sfr TBLPTRH
;
4017 extern __at(0x0FF8) __sfr TBLPTRU
;
4018 extern __at(0x0FF9) __sfr PC
;
4019 extern __at(0x0FF9) __sfr PCL
;
4020 extern __at(0x0FFA) __sfr PCLATH
;
4021 extern __at(0x0FFB) __sfr PCLATU
;
4023 //==============================================================================
4026 extern __at(0x0FFC) __sfr STKPTR
;
4038 unsigned STKUNF
: 1;
4039 unsigned STKFUL
: 1;
4044 unsigned STKPTR0
: 1;
4045 unsigned STKPTR1
: 1;
4046 unsigned STKPTR2
: 1;
4047 unsigned STKPTR3
: 1;
4048 unsigned STKPTR4
: 1;
4051 unsigned STKOVF
: 1;
4056 unsigned STKPTR
: 5;
4067 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4070 #define _STKPTR0 0x01
4072 #define _STKPTR1 0x02
4074 #define _STKPTR2 0x04
4076 #define _STKPTR3 0x08
4078 #define _STKPTR4 0x10
4079 #define _STKUNF 0x40
4080 #define _STKFUL 0x80
4081 #define _STKOVF 0x80
4083 //==============================================================================
4085 extern __at(0x0FFD) __sfr TOS
;
4086 extern __at(0x0FFD) __sfr TOSL
;
4087 extern __at(0x0FFE) __sfr TOSH
;
4088 extern __at(0x0FFF) __sfr TOSU
;
4090 //==============================================================================
4092 // Configuration Addresses
4094 //==============================================================================
4096 #define __CONFIG1L 0x001FF8
4097 #define __CONFIG1H 0x001FF9
4098 #define __CONFIG2L 0x001FFA
4099 #define __CONFIG2H 0x001FFB
4100 #define __CONFIG3L 0x001FFC
4101 #define __CONFIG3H 0x001FFD
4103 //==============================================================================
4105 #endif // #ifndef __PIC18F63J11_H__