2 * This declarations of the PIC18F65K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:32 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F65K22_H__
26 #define __PIC18F65K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F16) __sfr PMD3
;
54 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
62 //==============================================================================
65 //==============================================================================
68 extern __at(0x0F17) __sfr PMD2
;
82 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
91 //==============================================================================
94 //==============================================================================
97 extern __at(0x0F18) __sfr PMD1
;
111 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
121 //==============================================================================
124 //==============================================================================
127 extern __at(0x0F19) __sfr PMD0
;
134 unsigned UART1MD
: 1;
135 unsigned UART2MD
: 1;
141 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
146 #define _UART1MD 0x08
147 #define _UART2MD 0x10
152 //==============================================================================
155 //==============================================================================
158 extern __at(0x0F1A) __sfr PSTR3CON
;
168 unsigned STRSYNC
: 1;
181 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
183 #define _PSTR3CON_STRA 0x01
184 #define _PSTR3CON_STRB 0x02
185 #define _PSTR3CON_STRC 0x04
186 #define _PSTR3CON_STRD 0x08
187 #define _PSTR3CON_STRSYNC 0x10
188 #define _PSTR3CON_CMPL0 0x40
189 #define _PSTR3CON_CMPL1 0x80
191 //==============================================================================
194 //==============================================================================
197 extern __at(0x0F1B) __sfr PSTR2CON
;
207 unsigned STRSYNC
: 1;
220 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
222 #define _PSTR2CON_STRA 0x01
223 #define _PSTR2CON_STRB 0x02
224 #define _PSTR2CON_STRC 0x04
225 #define _PSTR2CON_STRD 0x08
226 #define _PSTR2CON_STRSYNC 0x10
227 #define _PSTR2CON_CMPL0 0x40
228 #define _PSTR2CON_CMPL1 0x80
230 //==============================================================================
232 extern __at(0x0F1C) __sfr TXREG2
;
233 extern __at(0x0F1D) __sfr RCREG2
;
234 extern __at(0x0F1E) __sfr SPBRG2
;
235 extern __at(0x0F1F) __sfr SPBRGH2
;
237 //==============================================================================
240 extern __at(0x0F20) __sfr BAUDCON2
;
254 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
256 #define _BAUDCON2_ABDEN 0x01
257 #define _BAUDCON2_WUE 0x02
258 #define _BAUDCON2_BRG16 0x08
259 #define _BAUDCON2_TXCKP 0x10
260 #define _BAUDCON2_RXDTP 0x20
261 #define _BAUDCON2_RCIDL 0x40
262 #define _BAUDCON2_ABDOVF 0x80
264 //==============================================================================
267 //==============================================================================
270 extern __at(0x0F21) __sfr TXSTA2
;
299 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
301 #define _TXSTA2_TX9D 0x01
302 #define _TXSTA2_TX9D2 0x01
303 #define _TXSTA2_TRMT 0x02
304 #define _TXSTA2_TRMT2 0x02
305 #define _TXSTA2_BRGH 0x04
306 #define _TXSTA2_BRGH2 0x04
307 #define _TXSTA2_SENDB 0x08
308 #define _TXSTA2_SENDB2 0x08
309 #define _TXSTA2_SYNC 0x10
310 #define _TXSTA2_SYNC2 0x10
311 #define _TXSTA2_TXEN 0x20
312 #define _TXSTA2_TXEN2 0x20
313 #define _TXSTA2_TX9 0x40
314 #define _TXSTA2_TX92 0x40
315 #define _TXSTA2_CSRC 0x80
316 #define _TXSTA2_CSRC2 0x80
318 //==============================================================================
321 //==============================================================================
324 extern __at(0x0F22) __sfr RCSTA2
;
353 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
355 #define _RCSTA2_RX9D 0x01
356 #define _RCSTA2_RX9D2 0x01
357 #define _RCSTA2_OERR 0x02
358 #define _RCSTA2_OERR2 0x02
359 #define _RCSTA2_FERR 0x04
360 #define _RCSTA2_FERR2 0x04
361 #define _RCSTA2_ADDEN 0x08
362 #define _RCSTA2_ADDEN2 0x08
363 #define _RCSTA2_CREN 0x10
364 #define _RCSTA2_CREN2 0x10
365 #define _RCSTA2_SREN 0x20
366 #define _RCSTA2_SREN2 0x20
367 #define _RCSTA2_RX9 0x40
368 #define _RCSTA2_RX92 0x40
369 #define _RCSTA2_SPEN 0x80
370 #define _RCSTA2_SPEN2 0x80
372 //==============================================================================
375 //==============================================================================
378 extern __at(0x0F23) __sfr ANCON2
;
382 unsigned ANSEL16
: 1;
383 unsigned ANSEL17
: 1;
384 unsigned ANSEL18
: 1;
385 unsigned ANSEL19
: 1;
392 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
394 #define _ANSEL16 0x01
395 #define _ANSEL17 0x02
396 #define _ANSEL18 0x04
397 #define _ANSEL19 0x08
399 //==============================================================================
402 //==============================================================================
405 extern __at(0x0F24) __sfr ANCON1
;
411 unsigned ANSEL10
: 1;
412 unsigned ANSEL11
: 1;
419 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
423 #define _ANSEL10 0x04
424 #define _ANSEL11 0x08
426 //==============================================================================
429 //==============================================================================
432 extern __at(0x0F25) __sfr ANCON0
;
446 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
457 //==============================================================================
460 //==============================================================================
463 extern __at(0x0F27) __sfr ODCON3
;
477 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
483 //==============================================================================
486 //==============================================================================
489 extern __at(0x0F28) __sfr ODCON2
;
503 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
512 //==============================================================================
515 //==============================================================================
518 extern __at(0x0F29) __sfr ODCON1
;
532 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
539 //==============================================================================
542 //==============================================================================
545 extern __at(0x0F2A) __sfr REFOCON
;
568 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
578 //==============================================================================
581 //==============================================================================
584 extern __at(0x0F2B) __sfr CCPTMRS2
;
590 unsigned C8TSEL0
: 1;
591 unsigned C8TSEL1
: 1;
607 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
609 #define _C8TSEL0 0x01
610 #define _C8TSEL1 0x02
612 //==============================================================================
615 //==============================================================================
618 extern __at(0x0F2C) __sfr CCPTMRS1
;
624 unsigned C4TSEL0
: 1;
625 unsigned C4TSEL1
: 1;
626 unsigned C5TSEL0
: 1;
628 unsigned C6TSEL0
: 1;
630 unsigned C7TSEL0
: 1;
631 unsigned C7TSEL1
: 1;
647 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
649 #define _C4TSEL0 0x01
650 #define _C4TSEL1 0x02
651 #define _C5TSEL0 0x04
652 #define _C6TSEL0 0x10
653 #define _C7TSEL0 0x40
654 #define _C7TSEL1 0x80
656 //==============================================================================
659 //==============================================================================
662 extern __at(0x0F2D) __sfr CCPTMRS0
;
668 unsigned C1TSEL0
: 1;
669 unsigned C1TSEL1
: 1;
670 unsigned C1TSEL2
: 1;
671 unsigned C2TSEL0
: 1;
672 unsigned C2TSEL1
: 1;
673 unsigned C2TSEL2
: 1;
674 unsigned C3TSEL0
: 1;
675 unsigned C3TSEL1
: 1;
698 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
700 #define _C1TSEL0 0x01
701 #define _C1TSEL1 0x02
702 #define _C1TSEL2 0x04
703 #define _C2TSEL0 0x08
704 #define _C2TSEL1 0x10
705 #define _C2TSEL2 0x20
706 #define _C3TSEL0 0x40
707 #define _C3TSEL1 0x80
709 //==============================================================================
712 //==============================================================================
715 extern __at(0x0F2E) __sfr CM3CON
;
745 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
747 #define _CM3CON_CCH0 0x01
748 #define _CM3CON_CCH1 0x02
749 #define _CM3CON_CREF 0x04
750 #define _CM3CON_EVPOL0 0x08
751 #define _CM3CON_EVPOL1 0x10
752 #define _CM3CON_CPOL 0x20
753 #define _CM3CON_COE 0x40
754 #define _CM3CON_CON 0x80
756 //==============================================================================
759 //==============================================================================
762 extern __at(0x0F2E) __sfr CM3CON1
;
792 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
794 #define _CM3CON1_CCH0 0x01
795 #define _CM3CON1_CCH1 0x02
796 #define _CM3CON1_CREF 0x04
797 #define _CM3CON1_EVPOL0 0x08
798 #define _CM3CON1_EVPOL1 0x10
799 #define _CM3CON1_CPOL 0x20
800 #define _CM3CON1_COE 0x40
801 #define _CM3CON1_CON 0x80
803 //==============================================================================
806 //==============================================================================
809 extern __at(0x0F2F) __sfr CM2CON
;
839 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
841 #define _CM2CON_CCH0 0x01
842 #define _CM2CON_CCH1 0x02
843 #define _CM2CON_CREF 0x04
844 #define _CM2CON_EVPOL0 0x08
845 #define _CM2CON_EVPOL1 0x10
846 #define _CM2CON_CPOL 0x20
847 #define _CM2CON_COE 0x40
848 #define _CM2CON_CON 0x80
850 //==============================================================================
853 //==============================================================================
856 extern __at(0x0F2F) __sfr CM2CON1
;
886 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
888 #define _CM2CON1_CCH0 0x01
889 #define _CM2CON1_CCH1 0x02
890 #define _CM2CON1_CREF 0x04
891 #define _CM2CON1_EVPOL0 0x08
892 #define _CM2CON1_EVPOL1 0x10
893 #define _CM2CON1_CPOL 0x20
894 #define _CM2CON1_COE 0x40
895 #define _CM2CON1_CON 0x80
897 //==============================================================================
900 //==============================================================================
903 extern __at(0x0F36) __sfr T8CON
;
909 unsigned T8CKPS0
: 1;
910 unsigned T8CKPS1
: 1;
912 unsigned T8OUTPS0
: 1;
913 unsigned T8OUTPS1
: 1;
914 unsigned T8OUTPS2
: 1;
915 unsigned T8OUTPS3
: 1;
928 unsigned T8OUTPS
: 4;
933 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
935 #define _T8CKPS0 0x01
936 #define _T8CKPS1 0x02
938 #define _T8OUTPS0 0x08
939 #define _T8OUTPS1 0x10
940 #define _T8OUTPS2 0x20
941 #define _T8OUTPS3 0x40
943 //==============================================================================
945 extern __at(0x0F37) __sfr PR8
;
946 extern __at(0x0F38) __sfr TMR8
;
948 //==============================================================================
951 extern __at(0x0F39) __sfr T6CON
;
957 unsigned T6CKPS0
: 1;
958 unsigned T6CKPS1
: 1;
960 unsigned T6OUTPS0
: 1;
961 unsigned T6OUTPS1
: 1;
962 unsigned T6OUTPS2
: 1;
963 unsigned T6OUTPS3
: 1;
976 unsigned T6OUTPS
: 4;
981 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
983 #define _T6CKPS0 0x01
984 #define _T6CKPS1 0x02
986 #define _T6OUTPS0 0x08
987 #define _T6OUTPS1 0x10
988 #define _T6OUTPS2 0x20
989 #define _T6OUTPS3 0x40
991 //==============================================================================
993 extern __at(0x0F3A) __sfr PR6
;
994 extern __at(0x0F3B) __sfr TMR6
;
996 //==============================================================================
999 extern __at(0x0F46) __sfr CCP8CON
;
1005 unsigned CCP8M0
: 1;
1006 unsigned CCP8M1
: 1;
1007 unsigned CCP8M2
: 1;
1008 unsigned CCP8M3
: 1;
1041 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
1043 #define _CCP8M0 0x01
1044 #define _CCP8M1 0x02
1045 #define _CCP8M2 0x04
1046 #define _CCP8M3 0x08
1052 //==============================================================================
1054 extern __at(0x0F47) __sfr CCPR8
;
1055 extern __at(0x0F47) __sfr CCPR8L
;
1056 extern __at(0x0F48) __sfr CCPR8H
;
1058 //==============================================================================
1061 extern __at(0x0F49) __sfr CCP3CON
;
1067 unsigned CCP3M0
: 1;
1068 unsigned CCP3M1
: 1;
1069 unsigned CCP3M2
: 1;
1070 unsigned CCP3M3
: 1;
1097 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
1099 #define _CCP3M0 0x01
1100 #define _CCP3M1 0x02
1101 #define _CCP3M2 0x04
1102 #define _CCP3M3 0x08
1108 //==============================================================================
1110 extern __at(0x0F4A) __sfr CCPR3
;
1111 extern __at(0x0F4A) __sfr CCPR3L
;
1112 extern __at(0x0F4B) __sfr CCPR3H
;
1114 //==============================================================================
1117 extern __at(0x0F4C) __sfr ECCP3DEL
;
1130 unsigned P3RSEN
: 1;
1140 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
1149 #define _P3RSEN 0x80
1151 //==============================================================================
1154 //==============================================================================
1157 extern __at(0x0F4D) __sfr ECCP3AS
;
1163 unsigned PSS3BD0
: 1;
1164 unsigned PSS3BD1
: 1;
1165 unsigned PSS3AC0
: 1;
1166 unsigned PSS3AC1
: 1;
1167 unsigned ECCP3AS0
: 1;
1168 unsigned ECCP3AS1
: 1;
1169 unsigned ECCP3AS2
: 1;
1170 unsigned ECCP3ASE
: 1;
1175 unsigned PSS3BD
: 2;
1182 unsigned PSS3AC
: 2;
1189 unsigned ECCP3AS
: 3;
1194 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
1196 #define _PSS3BD0 0x01
1197 #define _PSS3BD1 0x02
1198 #define _PSS3AC0 0x04
1199 #define _PSS3AC1 0x08
1200 #define _ECCP3AS0 0x10
1201 #define _ECCP3AS1 0x20
1202 #define _ECCP3AS2 0x40
1203 #define _ECCP3ASE 0x80
1205 //==============================================================================
1208 //==============================================================================
1211 extern __at(0x0F4E) __sfr CCP2CON
;
1217 unsigned CCP2M0
: 1;
1218 unsigned CCP2M1
: 1;
1219 unsigned CCP2M2
: 1;
1220 unsigned CCP2M3
: 1;
1259 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
1261 #define _CCP2M0 0x01
1262 #define _CCP2M1 0x02
1263 #define _CCP2M2 0x04
1264 #define _CCP2M3 0x08
1272 //==============================================================================
1275 //==============================================================================
1278 extern __at(0x0F4E) __sfr ECCP2CON
;
1284 unsigned CCP2M0
: 1;
1285 unsigned CCP2M1
: 1;
1286 unsigned CCP2M2
: 1;
1287 unsigned CCP2M3
: 1;
1326 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
1328 #define _ECCP2CON_CCP2M0 0x01
1329 #define _ECCP2CON_CCP2M1 0x02
1330 #define _ECCP2CON_CCP2M2 0x04
1331 #define _ECCP2CON_CCP2M3 0x08
1332 #define _ECCP2CON_DC2B0 0x10
1333 #define _ECCP2CON_CCP2Y 0x10
1334 #define _ECCP2CON_DC2B1 0x20
1335 #define _ECCP2CON_CCP2X 0x20
1336 #define _ECCP2CON_P2M0 0x40
1337 #define _ECCP2CON_P2M1 0x80
1339 //==============================================================================
1341 extern __at(0x0F4F) __sfr CCPR2
;
1342 extern __at(0x0F4F) __sfr CCPR2L
;
1343 extern __at(0x0F50) __sfr CCPR2H
;
1345 //==============================================================================
1348 extern __at(0x0F51) __sfr ECCP2DEL
;
1361 unsigned P2RSEN
: 1;
1371 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
1380 #define _P2RSEN 0x80
1382 //==============================================================================
1385 //==============================================================================
1388 extern __at(0x0F51) __sfr PWM2CON
;
1401 unsigned P2RSEN
: 1;
1411 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
1413 #define _PWM2CON_P2DC0 0x01
1414 #define _PWM2CON_P2DC1 0x02
1415 #define _PWM2CON_P2DC2 0x04
1416 #define _PWM2CON_P2DC3 0x08
1417 #define _PWM2CON_P2DC4 0x10
1418 #define _PWM2CON_P2DC5 0x20
1419 #define _PWM2CON_P2DC6 0x40
1420 #define _PWM2CON_P2RSEN 0x80
1422 //==============================================================================
1425 //==============================================================================
1428 extern __at(0x0F52) __sfr ECCP2AS
;
1434 unsigned PSS2BD0
: 1;
1435 unsigned PSS2BD1
: 1;
1436 unsigned PSS2AC0
: 1;
1437 unsigned PSS2AC1
: 1;
1438 unsigned ECCP2AS0
: 1;
1439 unsigned ECCP2AS1
: 1;
1440 unsigned ECCP2AS2
: 1;
1441 unsigned ECCP2ASE
: 1;
1446 unsigned PSS2BD
: 2;
1453 unsigned PSS2AC
: 2;
1460 unsigned ECCP2AS
: 3;
1465 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
1467 #define _PSS2BD0 0x01
1468 #define _PSS2BD1 0x02
1469 #define _PSS2AC0 0x04
1470 #define _PSS2AC1 0x08
1471 #define _ECCP2AS0 0x10
1472 #define _ECCP2AS1 0x20
1473 #define _ECCP2AS2 0x40
1474 #define _ECCP2ASE 0x80
1476 //==============================================================================
1479 //==============================================================================
1482 extern __at(0x0F53) __sfr PADCFG1
;
1489 unsigned RTSECSEL0
: 1;
1490 unsigned RTSECSEL1
: 1;
1501 unsigned RTSECSEL
: 2;
1506 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
1508 #define _RTSECSEL0 0x02
1509 #define _RTSECSEL1 0x04
1513 //==============================================================================
1516 //==============================================================================
1519 extern __at(0x0F54) __sfr CM1CON
;
1528 unsigned EVPOL0
: 1;
1529 unsigned EVPOL1
: 1;
1549 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
1554 #define _EVPOL0 0x08
1555 #define _EVPOL1 0x10
1560 //==============================================================================
1563 //==============================================================================
1566 extern __at(0x0F54) __sfr CM1CON1
;
1575 unsigned EVPOL0
: 1;
1576 unsigned EVPOL1
: 1;
1596 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
1598 #define _CM1CON1_CCH0 0x01
1599 #define _CM1CON1_CCH1 0x02
1600 #define _CM1CON1_CREF 0x04
1601 #define _CM1CON1_EVPOL0 0x08
1602 #define _CM1CON1_EVPOL1 0x10
1603 #define _CM1CON1_CPOL 0x20
1604 #define _CM1CON1_COE 0x40
1605 #define _CM1CON1_CON 0x80
1607 //==============================================================================
1610 //==============================================================================
1613 extern __at(0x0F55) __sfr CTMUICON
;
1621 unsigned ITRIM0
: 1;
1622 unsigned ITRIM1
: 1;
1623 unsigned ITRIM2
: 1;
1624 unsigned ITRIM3
: 1;
1625 unsigned ITRIM4
: 1;
1626 unsigned ITRIM5
: 1;
1642 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
1646 #define _ITRIM0 0x04
1647 #define _ITRIM1 0x08
1648 #define _ITRIM2 0x10
1649 #define _ITRIM3 0x20
1650 #define _ITRIM4 0x40
1651 #define _ITRIM5 0x80
1653 //==============================================================================
1656 //==============================================================================
1659 extern __at(0x0F56) __sfr CTMUCONL
;
1665 unsigned EDG1STAT
: 1;
1666 unsigned EDG2STAT
: 1;
1667 unsigned EDG1SEL0
: 1;
1668 unsigned EDG1SEL1
: 1;
1669 unsigned EDG1POL
: 1;
1670 unsigned EDG2SEL0
: 1;
1671 unsigned EDG2SEL1
: 1;
1672 unsigned EDG2POL
: 1;
1678 unsigned EDG1SEL
: 2;
1685 unsigned EDG2SEL
: 2;
1690 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
1692 #define _EDG1STAT 0x01
1693 #define _EDG2STAT 0x02
1694 #define _EDG1SEL0 0x04
1695 #define _EDG1SEL1 0x08
1696 #define _EDG1POL 0x10
1697 #define _EDG2SEL0 0x20
1698 #define _EDG2SEL1 0x40
1699 #define _EDG2POL 0x80
1701 //==============================================================================
1704 //==============================================================================
1707 extern __at(0x0F57) __sfr CTMUCONH
;
1711 unsigned CTTRIG
: 1;
1712 unsigned IDISSEN
: 1;
1713 unsigned EDGSEQEN
: 1;
1716 unsigned CTMUSIDL
: 1;
1718 unsigned CTMUEN
: 1;
1721 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
1723 #define _CTTRIG 0x01
1724 #define _IDISSEN 0x02
1725 #define _EDGSEQEN 0x04
1728 #define _CTMUSIDL 0x20
1729 #define _CTMUEN 0x80
1731 //==============================================================================
1733 extern __at(0x0F58) __sfr ALRMVAL
;
1734 extern __at(0x0F58) __sfr ALRMVALL
;
1735 extern __at(0x0F59) __sfr ALRMVALH
;
1737 //==============================================================================
1740 extern __at(0x0F5A) __sfr ALRMRPT
;
1754 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
1765 //==============================================================================
1768 //==============================================================================
1771 extern __at(0x0F5B) __sfr ALRMCFG
;
1777 unsigned ALRMPTR0
: 1;
1778 unsigned ALRMPTR1
: 1;
1779 unsigned AMASK0
: 1;
1780 unsigned AMASK1
: 1;
1781 unsigned AMASK2
: 1;
1782 unsigned AMASK3
: 1;
1784 unsigned ALRMEN
: 1;
1789 unsigned ALRMPTR
: 2;
1801 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
1803 #define _ALRMPTR0 0x01
1804 #define _ALRMPTR1 0x02
1805 #define _AMASK0 0x04
1806 #define _AMASK1 0x08
1807 #define _AMASK2 0x10
1808 #define _AMASK3 0x20
1810 #define _ALRMEN 0x80
1812 //==============================================================================
1814 extern __at(0x0F5C) __sfr RTCVAL
;
1815 extern __at(0x0F5C) __sfr RTCVALL
;
1816 extern __at(0x0F5D) __sfr RTCVALH
;
1818 //==============================================================================
1821 extern __at(0x0F5E) __sfr RTCCAL
;
1835 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
1846 //==============================================================================
1849 //==============================================================================
1852 extern __at(0x0F5F) __sfr RTCCFG
;
1858 unsigned RTCPTR0
: 1;
1859 unsigned RTCPTR1
: 1;
1861 unsigned HALFSEC
: 1;
1862 unsigned RTCSYNC
: 1;
1863 unsigned RTCWREN
: 1;
1870 unsigned RTCPTR
: 2;
1875 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
1877 #define _RTCPTR0 0x01
1878 #define _RTCPTR1 0x02
1880 #define _HALFSEC 0x08
1881 #define _RTCSYNC 0x10
1882 #define _RTCWREN 0x20
1885 //==============================================================================
1888 //==============================================================================
1891 extern __at(0x0F60) __sfr PIE6
;
1895 unsigned CMP1IE
: 1;
1896 unsigned CMP2IE
: 1;
1897 unsigned CMP3IE
: 1;
1905 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
1907 #define _CMP1IE 0x01
1908 #define _CMP2IE 0x02
1909 #define _CMP3IE 0x04
1912 //==============================================================================
1914 extern __at(0x0F61) __sfr EEDATA
;
1915 extern __at(0x0F62) __sfr EEADR
;
1916 extern __at(0x0F63) __sfr EEADRH
;
1918 //==============================================================================
1921 extern __at(0x0F64) __sfr OSCCON2
;
1925 unsigned MFIOSEL
: 1;
1926 unsigned MFIOFS
: 1;
1928 unsigned SOSCGO
: 1;
1931 unsigned SOSCRUN
: 1;
1935 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
1937 #define _MFIOSEL 0x01
1938 #define _MFIOFS 0x02
1939 #define _SOSCGO 0x08
1940 #define _SOSCRUN 0x40
1942 //==============================================================================
1945 //==============================================================================
1948 extern __at(0x0F65) __sfr BAUDCON
;
1959 unsigned ABDOVF
: 1;
1962 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
1970 #define _ABDOVF 0x80
1972 //==============================================================================
1975 //==============================================================================
1978 extern __at(0x0F65) __sfr BAUDCON1
;
1989 unsigned ABDOVF
: 1;
1992 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
1994 #define _BAUDCON1_ABDEN 0x01
1995 #define _BAUDCON1_WUE 0x02
1996 #define _BAUDCON1_BRG16 0x08
1997 #define _BAUDCON1_TXCKP 0x10
1998 #define _BAUDCON1_RXDTP 0x20
1999 #define _BAUDCON1_RCIDL 0x40
2000 #define _BAUDCON1_ABDOVF 0x80
2002 //==============================================================================
2005 //==============================================================================
2008 extern __at(0x0F65) __sfr BAUDCTL
;
2019 unsigned ABDOVF
: 1;
2022 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
2024 #define _BAUDCTL_ABDEN 0x01
2025 #define _BAUDCTL_WUE 0x02
2026 #define _BAUDCTL_BRG16 0x08
2027 #define _BAUDCTL_TXCKP 0x10
2028 #define _BAUDCTL_RXDTP 0x20
2029 #define _BAUDCTL_RCIDL 0x40
2030 #define _BAUDCTL_ABDOVF 0x80
2032 //==============================================================================
2035 //==============================================================================
2038 extern __at(0x0F66) __sfr SSP2CON2
;
2050 unsigned ACKSTAT
: 1;
2057 unsigned ADMSK1
: 1;
2058 unsigned ADMSK2
: 1;
2059 unsigned ADMSK3
: 1;
2060 unsigned ADMSK4
: 1;
2061 unsigned ADMSK5
: 1;
2067 extern __at(0x0F66) volatile __SSP2CON2bits_t SSP2CON2bits
;
2069 #define _SSP2CON2_SEN 0x01
2070 #define _SSP2CON2_RSEN 0x02
2071 #define _SSP2CON2_ADMSK1 0x02
2072 #define _SSP2CON2_PEN 0x04
2073 #define _SSP2CON2_ADMSK2 0x04
2074 #define _SSP2CON2_RCEN 0x08
2075 #define _SSP2CON2_ADMSK3 0x08
2076 #define _SSP2CON2_ACKEN 0x10
2077 #define _SSP2CON2_ADMSK4 0x10
2078 #define _SSP2CON2_ACKDT 0x20
2079 #define _SSP2CON2_ADMSK5 0x20
2080 #define _SSP2CON2_ACKSTAT 0x40
2081 #define _SSP2CON2_GCEN 0x80
2083 //==============================================================================
2086 //==============================================================================
2089 extern __at(0x0F67) __sfr SSP2CON1
;
2112 extern __at(0x0F67) volatile __SSP2CON1bits_t SSP2CON1bits
;
2114 #define _SSP2CON1_SSPM0 0x01
2115 #define _SSP2CON1_SSPM1 0x02
2116 #define _SSP2CON1_SSPM2 0x04
2117 #define _SSP2CON1_SSPM3 0x08
2118 #define _SSP2CON1_CKP 0x10
2119 #define _SSP2CON1_SSPEN 0x20
2120 #define _SSP2CON1_SSPOV 0x40
2121 #define _SSP2CON1_WCOL 0x80
2123 //==============================================================================
2126 //==============================================================================
2129 extern __at(0x0F68) __sfr SSP2STAT
;
2137 unsigned R_NOT_W
: 1;
2140 unsigned D_NOT_A
: 1;
2150 unsigned I2C_START
: 1;
2151 unsigned I2C_STOP
: 1;
2185 unsigned NOT_WRITE
: 1;
2188 unsigned NOT_ADDRESS
: 1;
2197 unsigned READ_WRITE
: 1;
2200 unsigned DATA_ADDRESS
: 1;
2209 unsigned I2C_READ
: 1;
2212 unsigned I2C_DAT
: 1;
2218 extern __at(0x0F68) volatile __SSP2STATbits_t SSP2STATbits
;
2220 #define _SSP2STAT_BF 0x01
2221 #define _SSP2STAT_UA 0x02
2222 #define _SSP2STAT_R_NOT_W 0x04
2223 #define _SSP2STAT_R 0x04
2224 #define _SSP2STAT_R_W 0x04
2225 #define _SSP2STAT_NOT_W 0x04
2226 #define _SSP2STAT_NOT_WRITE 0x04
2227 #define _SSP2STAT_READ_WRITE 0x04
2228 #define _SSP2STAT_I2C_READ 0x04
2229 #define _SSP2STAT_S 0x08
2230 #define _SSP2STAT_I2C_START 0x08
2231 #define _SSP2STAT_P 0x10
2232 #define _SSP2STAT_I2C_STOP 0x10
2233 #define _SSP2STAT_D_NOT_A 0x20
2234 #define _SSP2STAT_D 0x20
2235 #define _SSP2STAT_D_A 0x20
2236 #define _SSP2STAT_NOT_A 0x20
2237 #define _SSP2STAT_NOT_ADDRESS 0x20
2238 #define _SSP2STAT_DATA_ADDRESS 0x20
2239 #define _SSP2STAT_I2C_DAT 0x20
2240 #define _SSP2STAT_CKE 0x40
2241 #define _SSP2STAT_SMP 0x80
2243 //==============================================================================
2245 extern __at(0x0F69) __sfr SSP2ADD
;
2247 //==============================================================================
2250 extern __at(0x0F69) __sfr SSP2MSK
;
2264 extern __at(0x0F69) volatile __SSP2MSKbits_t SSP2MSKbits
;
2266 #define _SSP2MSK_MSK0 0x01
2267 #define _SSP2MSK_MSK1 0x02
2268 #define _SSP2MSK_MSK2 0x04
2269 #define _SSP2MSK_MSK3 0x08
2270 #define _SSP2MSK_MSK4 0x10
2271 #define _SSP2MSK_MSK5 0x20
2272 #define _SSP2MSK_MSK6 0x40
2273 #define _SSP2MSK_MSK7 0x80
2275 //==============================================================================
2277 extern __at(0x0F6A) __sfr SSP2BUF
;
2279 //==============================================================================
2282 extern __at(0x0F6B) __sfr T4CON
;
2288 unsigned T4CKPS0
: 1;
2289 unsigned T4CKPS1
: 1;
2290 unsigned TMR4ON
: 1;
2291 unsigned T4OUTPS0
: 1;
2292 unsigned T4OUTPS1
: 1;
2293 unsigned T4OUTPS2
: 1;
2294 unsigned T4OUTPS3
: 1;
2300 unsigned T4CKPS
: 2;
2307 unsigned T4OUTPS
: 4;
2312 extern __at(0x0F6B) volatile __T4CONbits_t T4CONbits
;
2314 #define _T4CKPS0 0x01
2315 #define _T4CKPS1 0x02
2316 #define _TMR4ON 0x04
2317 #define _T4OUTPS0 0x08
2318 #define _T4OUTPS1 0x10
2319 #define _T4OUTPS2 0x20
2320 #define _T4OUTPS3 0x40
2322 //==============================================================================
2324 extern __at(0x0F6C) __sfr PR4
;
2325 extern __at(0x0F6D) __sfr TMR4
;
2327 //==============================================================================
2330 extern __at(0x0F6E) __sfr CCP7CON
;
2336 unsigned CCP7M0
: 1;
2337 unsigned CCP7M1
: 1;
2338 unsigned CCP7M2
: 1;
2339 unsigned CCP7M3
: 1;
2372 extern __at(0x0F6E) volatile __CCP7CONbits_t CCP7CONbits
;
2374 #define _CCP7M0 0x01
2375 #define _CCP7M1 0x02
2376 #define _CCP7M2 0x04
2377 #define _CCP7M3 0x08
2383 //==============================================================================
2385 extern __at(0x0F6F) __sfr CCPR7
;
2386 extern __at(0x0F6F) __sfr CCPR7L
;
2387 extern __at(0x0F70) __sfr CCPR7H
;
2389 //==============================================================================
2392 extern __at(0x0F71) __sfr CCP6CON
;
2398 unsigned CCP6M0
: 1;
2399 unsigned CCP6M1
: 1;
2400 unsigned CCP6M2
: 1;
2401 unsigned CCP6M3
: 1;
2434 extern __at(0x0F71) volatile __CCP6CONbits_t CCP6CONbits
;
2436 #define _CCP6M0 0x01
2437 #define _CCP6M1 0x02
2438 #define _CCP6M2 0x04
2439 #define _CCP6M3 0x08
2445 //==============================================================================
2447 extern __at(0x0F72) __sfr CCPR6
;
2448 extern __at(0x0F72) __sfr CCPR6L
;
2449 extern __at(0x0F73) __sfr CCPR6H
;
2451 //==============================================================================
2454 extern __at(0x0F74) __sfr CCP5CON
;
2460 unsigned CCP5M0
: 1;
2461 unsigned CCP5M1
: 1;
2462 unsigned CCP5M2
: 1;
2463 unsigned CCP5M3
: 1;
2496 extern __at(0x0F74) volatile __CCP5CONbits_t CCP5CONbits
;
2498 #define _CCP5M0 0x01
2499 #define _CCP5M1 0x02
2500 #define _CCP5M2 0x04
2501 #define _CCP5M3 0x08
2507 //==============================================================================
2509 extern __at(0x0F75) __sfr CCPR5
;
2510 extern __at(0x0F75) __sfr CCPR5L
;
2511 extern __at(0x0F76) __sfr CCPR5H
;
2513 //==============================================================================
2516 extern __at(0x0F77) __sfr CCP4CON
;
2522 unsigned CCP4M0
: 1;
2523 unsigned CCP4M1
: 1;
2524 unsigned CCP4M2
: 1;
2525 unsigned CCP4M3
: 1;
2558 extern __at(0x0F77) volatile __CCP4CONbits_t CCP4CONbits
;
2560 #define _CCP4M0 0x01
2561 #define _CCP4M1 0x02
2562 #define _CCP4M2 0x04
2563 #define _CCP4M3 0x08
2569 //==============================================================================
2571 extern __at(0x0F78) __sfr CCPR4
;
2572 extern __at(0x0F78) __sfr CCPR4L
;
2573 extern __at(0x0F79) __sfr CCPR4H
;
2575 //==============================================================================
2578 extern __at(0x0F7A) __sfr T5GCON
;
2584 unsigned T5GSS0
: 1;
2585 unsigned T5GSS1
: 1;
2586 unsigned T5GVAL
: 1;
2587 unsigned T5GGO_NOT_T5DONE
: 1;
2588 unsigned T5GSPM
: 1;
2590 unsigned T5GPOL
: 1;
2591 unsigned TMR5GE
: 1;
2611 unsigned NOT_T5DONE
: 1;
2625 extern __at(0x0F7A) volatile __T5GCONbits_t T5GCONbits
;
2627 #define _T5GSS0 0x01
2628 #define _T5GSS1 0x02
2629 #define _T5GVAL 0x04
2630 #define _T5GGO_NOT_T5DONE 0x08
2632 #define _NOT_T5DONE 0x08
2633 #define _T5GSPM 0x10
2635 #define _T5GPOL 0x40
2636 #define _TMR5GE 0x80
2638 //==============================================================================
2641 //==============================================================================
2644 extern __at(0x0F7B) __sfr T5CON
;
2650 unsigned TMR5ON
: 1;
2652 unsigned NOT_T5SYNC
: 1;
2653 unsigned SOSCEN
: 1;
2654 unsigned T5CKPS0
: 1;
2655 unsigned T5CKPS1
: 1;
2656 unsigned TMR5CS0
: 1;
2657 unsigned TMR5CS1
: 1;
2663 unsigned T5CKPS
: 2;
2670 unsigned TMR5CS
: 2;
2674 extern __at(0x0F7B) volatile __T5CONbits_t T5CONbits
;
2676 #define _T5CON_TMR5ON 0x01
2677 #define _T5CON_RD16 0x02
2678 #define _T5CON_NOT_T5SYNC 0x04
2679 #define _T5CON_SOSCEN 0x08
2680 #define _T5CON_T5CKPS0 0x10
2681 #define _T5CON_T5CKPS1 0x20
2682 #define _T5CON_TMR5CS0 0x40
2683 #define _T5CON_TMR5CS1 0x80
2685 //==============================================================================
2687 extern __at(0x0F7C) __sfr TMR5
;
2688 extern __at(0x0F7C) __sfr TMR5L
;
2689 extern __at(0x0F7D) __sfr TMR5H
;
2690 extern __at(0x0F7E) __sfr EECON2
;
2692 //==============================================================================
2695 extern __at(0x0F7F) __sfr EECON1
;
2709 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
2719 //==============================================================================
2722 //==============================================================================
2725 extern __at(0x0F80) __sfr PORTA
;
2757 unsigned VREF_MINUS
: 1;
2758 unsigned VREF_PLUS
: 1;
2784 unsigned HLVDIN
: 1;
2790 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2799 #define _VREF_MINUS 0x04
2802 #define _VREF_PLUS 0x08
2809 #define _HLVDIN 0x20
2817 //==============================================================================
2820 //==============================================================================
2823 extern __at(0x0F81) __sfr PORTB
;
2868 unsigned CCP2_P2A
: 1;
2900 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
2913 #define _CCP2_P2A 0x08
2928 //==============================================================================
2931 //==============================================================================
2934 extern __at(0x0F82) __sfr PORTC
;
2987 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3014 //==============================================================================
3017 //==============================================================================
3020 extern __at(0x0F83) __sfr PORTD
;
3069 unsigned NOT_SS2
: 1;
3085 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
3119 #define _NOT_SS2 0x80
3121 //==============================================================================
3124 //==============================================================================
3127 extern __at(0x0F84) __sfr PORTE
;
3169 unsigned NOT_RD
: 1;
3170 unsigned NOT_WR
: 1;
3183 unsigned NOT_CS
: 1;
3192 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3194 #define _PORTE_RE0 0x01
3195 #define _PORTE_AD8 0x01
3196 #define _PORTE_P2D 0x01
3197 #define _PORTE_NOT_RD 0x01
3198 #define _PORTE_RE1 0x02
3199 #define _PORTE_AD9 0x02
3200 #define _PORTE_P2C 0x02
3201 #define _PORTE_NOT_WR 0x02
3202 #define _PORTE_RE2 0x04
3203 #define _PORTE_AD10 0x04
3204 #define _PORTE_P2B 0x04
3205 #define _PORTE_CCP10 0x04
3206 #define _PORTE_NOT_CS 0x04
3207 #define _PORTE_RE3 0x08
3208 #define _PORTE_AD11 0x08
3209 #define _PORTE_P3C 0x08
3210 #define _PORTE_CCP9 0x08
3211 #define _PORTE_REFO 0x08
3212 #define _PORTE_RE4 0x10
3213 #define _PORTE_AD12 0x10
3214 #define _PORTE_P3B 0x10
3215 #define _PORTE_CCP8 0x10
3216 #define _PORTE_RE5 0x20
3217 #define _PORTE_AD13 0x20
3218 #define _PORTE_P1C 0x20
3219 #define _PORTE_CCP7 0x20
3220 #define _PORTE_RE6 0x40
3221 #define _PORTE_AD14 0x40
3222 #define _PORTE_P1B 0x40
3223 #define _PORTE_CCP6 0x40
3224 #define _PORTE_RE7 0x80
3225 #define _PORTE_AD15 0x80
3226 #define _PORTE_P2A 0x80
3227 #define _PORTE_CCP2 0x80
3229 //==============================================================================
3232 //==============================================================================
3235 extern __at(0x0F85) __sfr PORTF
;
3288 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
3315 //==============================================================================
3318 //==============================================================================
3321 extern __at(0x0F86) __sfr PORTG
;
3428 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
3458 //==============================================================================
3461 //==============================================================================
3464 extern __at(0x0F89) __sfr LATA
;
3478 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3489 //==============================================================================
3492 //==============================================================================
3495 extern __at(0x0F8A) __sfr LATB
;
3509 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3520 //==============================================================================
3523 //==============================================================================
3526 extern __at(0x0F8B) __sfr LATC
;
3540 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3551 //==============================================================================
3554 //==============================================================================
3557 extern __at(0x0F8C) __sfr LATD
;
3571 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
3582 //==============================================================================
3585 //==============================================================================
3588 extern __at(0x0F8D) __sfr LATE
;
3602 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
3613 //==============================================================================
3616 //==============================================================================
3619 extern __at(0x0F8E) __sfr LATF
;
3633 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
3643 //==============================================================================
3646 //==============================================================================
3649 extern __at(0x0F8F) __sfr LATG
;
3672 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
3680 //==============================================================================
3683 //==============================================================================
3686 extern __at(0x0F92) __sfr TRISA
;
3690 unsigned TRISA0
: 1;
3691 unsigned TRISA1
: 1;
3692 unsigned TRISA2
: 1;
3693 unsigned TRISA3
: 1;
3694 unsigned TRISA4
: 1;
3695 unsigned TRISA5
: 1;
3696 unsigned TRISA6
: 1;
3697 unsigned TRISA7
: 1;
3700 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3702 #define _TRISA0 0x01
3703 #define _TRISA1 0x02
3704 #define _TRISA2 0x04
3705 #define _TRISA3 0x08
3706 #define _TRISA4 0x10
3707 #define _TRISA5 0x20
3708 #define _TRISA6 0x40
3709 #define _TRISA7 0x80
3711 //==============================================================================
3714 //==============================================================================
3717 extern __at(0x0F93) __sfr TRISB
;
3721 unsigned TRISB0
: 1;
3722 unsigned TRISB1
: 1;
3723 unsigned TRISB2
: 1;
3724 unsigned TRISB3
: 1;
3725 unsigned TRISB4
: 1;
3726 unsigned TRISB5
: 1;
3727 unsigned TRISB6
: 1;
3728 unsigned TRISB7
: 1;
3731 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3733 #define _TRISB0 0x01
3734 #define _TRISB1 0x02
3735 #define _TRISB2 0x04
3736 #define _TRISB3 0x08
3737 #define _TRISB4 0x10
3738 #define _TRISB5 0x20
3739 #define _TRISB6 0x40
3740 #define _TRISB7 0x80
3742 //==============================================================================
3745 //==============================================================================
3748 extern __at(0x0F94) __sfr TRISC
;
3752 unsigned TRISC0
: 1;
3753 unsigned TRISC1
: 1;
3754 unsigned TRISC2
: 1;
3755 unsigned TRISC3
: 1;
3756 unsigned TRISC4
: 1;
3757 unsigned TRISC5
: 1;
3758 unsigned TRISC6
: 1;
3759 unsigned TRISC7
: 1;
3762 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3764 #define _TRISC0 0x01
3765 #define _TRISC1 0x02
3766 #define _TRISC2 0x04
3767 #define _TRISC3 0x08
3768 #define _TRISC4 0x10
3769 #define _TRISC5 0x20
3770 #define _TRISC6 0x40
3771 #define _TRISC7 0x80
3773 //==============================================================================
3776 //==============================================================================
3779 extern __at(0x0F95) __sfr TRISD
;
3783 unsigned TRISD0
: 1;
3784 unsigned TRISD1
: 1;
3785 unsigned TRISD2
: 1;
3786 unsigned TRISD3
: 1;
3787 unsigned TRISD4
: 1;
3788 unsigned TRISD5
: 1;
3789 unsigned TRISD6
: 1;
3790 unsigned TRISD7
: 1;
3793 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
3795 #define _TRISD0 0x01
3796 #define _TRISD1 0x02
3797 #define _TRISD2 0x04
3798 #define _TRISD3 0x08
3799 #define _TRISD4 0x10
3800 #define _TRISD5 0x20
3801 #define _TRISD6 0x40
3802 #define _TRISD7 0x80
3804 //==============================================================================
3807 //==============================================================================
3810 extern __at(0x0F96) __sfr TRISE
;
3814 unsigned TRISE0
: 1;
3815 unsigned TRISE1
: 1;
3816 unsigned TRISE2
: 1;
3817 unsigned TRISE3
: 1;
3818 unsigned TRISE4
: 1;
3819 unsigned TRISE5
: 1;
3820 unsigned TRISE6
: 1;
3821 unsigned TRISE7
: 1;
3824 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
3826 #define _TRISE0 0x01
3827 #define _TRISE1 0x02
3828 #define _TRISE2 0x04
3829 #define _TRISE3 0x08
3830 #define _TRISE4 0x10
3831 #define _TRISE5 0x20
3832 #define _TRISE6 0x40
3833 #define _TRISE7 0x80
3835 //==============================================================================
3838 //==============================================================================
3841 extern __at(0x0F97) __sfr TRISF
;
3846 unsigned TRISF1
: 1;
3847 unsigned TRISF2
: 1;
3848 unsigned TRISF3
: 1;
3849 unsigned TRISF4
: 1;
3850 unsigned TRISF5
: 1;
3851 unsigned TRISF6
: 1;
3852 unsigned TRISF7
: 1;
3855 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
3857 #define _TRISF1 0x02
3858 #define _TRISF2 0x04
3859 #define _TRISF3 0x08
3860 #define _TRISF4 0x10
3861 #define _TRISF5 0x20
3862 #define _TRISF6 0x40
3863 #define _TRISF7 0x80
3865 //==============================================================================
3868 //==============================================================================
3871 extern __at(0x0F98) __sfr TRISG
;
3877 unsigned TRISG0
: 1;
3878 unsigned TRISG1
: 1;
3879 unsigned TRISG2
: 1;
3880 unsigned TRISG3
: 1;
3881 unsigned TRISG4
: 1;
3894 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
3896 #define _TRISG0 0x01
3897 #define _TRISG1 0x02
3898 #define _TRISG2 0x04
3899 #define _TRISG3 0x08
3900 #define _TRISG4 0x10
3902 //==============================================================================
3905 //==============================================================================
3908 extern __at(0x0F9B) __sfr OSCTUNE
;
3921 unsigned INTSRC
: 1;
3931 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3940 #define _INTSRC 0x80
3942 //==============================================================================
3945 //==============================================================================
3948 extern __at(0x0F9C) __sfr PSTR1CON
;
3958 unsigned STRSYNC
: 1;
3971 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
3977 #define _STRSYNC 0x10
3981 //==============================================================================
3984 //==============================================================================
3987 extern __at(0x0F9D) __sfr PIE1
;
3993 unsigned TMR1IE
: 1;
3994 unsigned TMR2IE
: 1;
3995 unsigned TMR1GIE
: 1;
3996 unsigned SSP1IE
: 1;
4016 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4018 #define _TMR1IE 0x01
4019 #define _TMR2IE 0x02
4020 #define _TMR1GIE 0x04
4021 #define _SSP1IE 0x08
4030 //==============================================================================
4033 //==============================================================================
4036 extern __at(0x0F9E) __sfr PIR1
;
4042 unsigned TMR1IF
: 1;
4043 unsigned TMR2IF
: 1;
4044 unsigned TMR1GIF
: 1;
4045 unsigned SSP1IF
: 1;
4065 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4067 #define _TMR1IF 0x01
4068 #define _TMR2IF 0x02
4069 #define _TMR1GIF 0x04
4070 #define _SSP1IF 0x08
4079 //==============================================================================
4082 //==============================================================================
4085 extern __at(0x0F9F) __sfr IPR1
;
4091 unsigned TMR1IP
: 1;
4092 unsigned TMR2IP
: 1;
4093 unsigned TMR1GIP
: 1;
4094 unsigned SSP1IP
: 1;
4114 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4116 #define _TMR1IP 0x01
4117 #define _TMR2IP 0x02
4118 #define _TMR1GIP 0x04
4119 #define _SSP1IP 0x08
4128 //==============================================================================
4131 //==============================================================================
4134 extern __at(0x0FA0) __sfr PIE2
;
4140 unsigned TMR3GIE
: 1;
4141 unsigned TMR3IE
: 1;
4142 unsigned HLVDIE
: 1;
4143 unsigned BCL1IE
: 1;
4144 unsigned BCL2IE
: 1;
4145 unsigned SSP2IE
: 1;
4147 unsigned OSCFIE
: 1;
4163 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4165 #define _TMR3GIE 0x01
4166 #define _TMR3IE 0x02
4167 #define _HLVDIE 0x04
4169 #define _BCL1IE 0x08
4171 #define _BCL2IE 0x10
4172 #define _SSP2IE 0x20
4173 #define _OSCFIE 0x80
4175 //==============================================================================
4178 //==============================================================================
4181 extern __at(0x0FA1) __sfr PIR2
;
4187 unsigned TMR3GIF
: 1;
4188 unsigned TMR3IF
: 1;
4189 unsigned HLVDIF
: 1;
4190 unsigned BCL1IF
: 1;
4191 unsigned BCL2IF
: 1;
4192 unsigned SSP2IF
: 1;
4194 unsigned OSCFIF
: 1;
4210 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4212 #define _TMR3GIF 0x01
4213 #define _TMR3IF 0x02
4214 #define _HLVDIF 0x04
4216 #define _BCL1IF 0x08
4218 #define _BCL2IF 0x10
4219 #define _SSP2IF 0x20
4220 #define _OSCFIF 0x80
4222 //==============================================================================
4225 //==============================================================================
4228 extern __at(0x0FA2) __sfr IPR2
;
4234 unsigned TMR3GIP
: 1;
4235 unsigned TMR3IP
: 1;
4236 unsigned HLVDIP
: 1;
4237 unsigned BCL1IP
: 1;
4238 unsigned BCL2IP
: 1;
4239 unsigned SSP2IP
: 1;
4241 unsigned OSCFIP
: 1;
4257 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4259 #define _TMR3GIP 0x01
4260 #define _TMR3IP 0x02
4261 #define _HLVDIP 0x04
4263 #define _BCL1IP 0x08
4265 #define _BCL2IP 0x10
4266 #define _SSP2IP 0x20
4267 #define _OSCFIP 0x80
4269 //==============================================================================
4272 //==============================================================================
4275 extern __at(0x0FA3) __sfr PIE3
;
4279 unsigned RTCCIE
: 1;
4280 unsigned CCP1IE
: 1;
4281 unsigned CCP2IE
: 1;
4282 unsigned CTMUIE
: 1;
4286 unsigned TMR5GIE
: 1;
4289 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4291 #define _RTCCIE 0x01
4292 #define _CCP1IE 0x02
4293 #define _CCP2IE 0x04
4294 #define _CTMUIE 0x08
4297 #define _TMR5GIE 0x80
4299 //==============================================================================
4302 //==============================================================================
4305 extern __at(0x0FA4) __sfr PIR3
;
4309 unsigned RTCCIF
: 1;
4310 unsigned CCP1IF
: 1;
4311 unsigned CCP2IF
: 1;
4312 unsigned CTMUIF
: 1;
4316 unsigned TMR5GIF
: 1;
4319 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4321 #define _RTCCIF 0x01
4322 #define _CCP1IF 0x02
4323 #define _CCP2IF 0x04
4324 #define _CTMUIF 0x08
4327 #define _TMR5GIF 0x80
4329 //==============================================================================
4332 //==============================================================================
4335 extern __at(0x0FA5) __sfr IPR3
;
4339 unsigned RTCCIP
: 1;
4340 unsigned CCP1IP
: 1;
4341 unsigned CCP2IP
: 1;
4342 unsigned CTMUIP
: 1;
4346 unsigned TMR5GIP
: 1;
4349 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4351 #define _RTCCIP 0x01
4352 #define _CCP1IP 0x02
4353 #define _CCP2IP 0x04
4354 #define _CTMUIP 0x08
4357 #define _TMR5GIP 0x80
4359 //==============================================================================
4362 //==============================================================================
4365 extern __at(0x0FA6) __sfr PIR6
;
4369 unsigned CMP1IF
: 1;
4370 unsigned CMP2IF
: 1;
4371 unsigned CMP3IF
: 1;
4379 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
4381 #define _CMP1IF 0x01
4382 #define _CMP2IF 0x02
4383 #define _CMP3IF 0x04
4386 //==============================================================================
4389 //==============================================================================
4392 extern __at(0x0FA7) __sfr PSPCON
;
4400 unsigned PSPMODE
: 1;
4406 extern __at(0x0FA7) volatile __PSPCONbits_t PSPCONbits
;
4408 #define _PSPMODE 0x10
4413 //==============================================================================
4416 //==============================================================================
4419 extern __at(0x0FA8) __sfr HLVDCON
;
4425 unsigned HLVDL0
: 1;
4426 unsigned HLVDL1
: 1;
4427 unsigned HLVDL2
: 1;
4428 unsigned HLVDL3
: 1;
4429 unsigned HLVDEN
: 1;
4432 unsigned VDIRMAG
: 1;
4442 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
4444 #define _HLVDL0 0x01
4445 #define _HLVDL1 0x02
4446 #define _HLVDL2 0x04
4447 #define _HLVDL3 0x08
4448 #define _HLVDEN 0x10
4451 #define _VDIRMAG 0x80
4453 //==============================================================================
4456 //==============================================================================
4459 extern __at(0x0FA9) __sfr IPR6
;
4463 unsigned CMP1IP
: 1;
4464 unsigned CMP2IP
: 1;
4465 unsigned CMP3IP
: 1;
4473 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
4475 #define _CMP1IP 0x01
4476 #define _CMP2IP 0x02
4477 #define _CMP3IP 0x04
4480 //==============================================================================
4483 //==============================================================================
4486 extern __at(0x0FAA) __sfr T1GCON
;
4492 unsigned T1GSS0
: 1;
4493 unsigned T1GSS1
: 1;
4494 unsigned T1GVAL
: 1;
4495 unsigned T1GGO_NOT_T1DONE
: 1;
4496 unsigned T1GSPM
: 1;
4498 unsigned T1GPOL
: 1;
4499 unsigned TMR1GE
: 1;
4519 unsigned NOT_T1DONE
: 1;
4533 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
4535 #define _T1GSS0 0x01
4536 #define _T1GSS1 0x02
4537 #define _T1GVAL 0x04
4538 #define _T1GGO_NOT_T1DONE 0x08
4540 #define _NOT_T1DONE 0x08
4541 #define _T1GSPM 0x10
4543 #define _T1GPOL 0x40
4544 #define _TMR1GE 0x80
4546 //==============================================================================
4549 //==============================================================================
4552 extern __at(0x0FAB) __sfr RCSTA
;
4585 unsigned ADDEN1
: 1;
4588 unsigned NOT_RC8
: 1;
4617 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
4628 #define _ADDEN1 0x08
4635 #define _NOT_RC8 0x40
4641 //==============================================================================
4644 //==============================================================================
4647 extern __at(0x0FAB) __sfr RCSTA1
;
4680 unsigned ADDEN1
: 1;
4683 unsigned NOT_RC8
: 1;
4712 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
4714 #define _RCSTA1_RX9D 0x01
4715 #define _RCSTA1_RCD8 0x01
4716 #define _RCSTA1_RX9D1 0x01
4717 #define _RCSTA1_OERR 0x02
4718 #define _RCSTA1_OERR1 0x02
4719 #define _RCSTA1_FERR 0x04
4720 #define _RCSTA1_FERR1 0x04
4721 #define _RCSTA1_ADDEN 0x08
4722 #define _RCSTA1_ADEN 0x08
4723 #define _RCSTA1_ADDEN1 0x08
4724 #define _RCSTA1_CREN 0x10
4725 #define _RCSTA1_CREN1 0x10
4726 #define _RCSTA1_SREN 0x20
4727 #define _RCSTA1_SREN1 0x20
4728 #define _RCSTA1_RX9 0x40
4729 #define _RCSTA1_RC9 0x40
4730 #define _RCSTA1_NOT_RC8 0x40
4731 #define _RCSTA1_RC8_9 0x40
4732 #define _RCSTA1_RX91 0x40
4733 #define _RCSTA1_SPEN 0x80
4734 #define _RCSTA1_SPEN1 0x80
4736 //==============================================================================
4739 //==============================================================================
4742 extern __at(0x0FAC) __sfr TXSTA
;
4763 unsigned SENDB1
: 1;
4778 unsigned NOT_TX8
: 1;
4795 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
4805 #define _SENDB1 0x08
4812 #define _NOT_TX8 0x40
4817 //==============================================================================
4820 //==============================================================================
4823 extern __at(0x0FAC) __sfr TXSTA1
;
4844 unsigned SENDB1
: 1;
4859 unsigned NOT_TX8
: 1;
4876 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
4878 #define _TXSTA1_TX9D 0x01
4879 #define _TXSTA1_TXD8 0x01
4880 #define _TXSTA1_TX9D1 0x01
4881 #define _TXSTA1_TRMT 0x02
4882 #define _TXSTA1_TRMT1 0x02
4883 #define _TXSTA1_BRGH 0x04
4884 #define _TXSTA1_BRGH1 0x04
4885 #define _TXSTA1_SENDB 0x08
4886 #define _TXSTA1_SENDB1 0x08
4887 #define _TXSTA1_SYNC 0x10
4888 #define _TXSTA1_SYNC1 0x10
4889 #define _TXSTA1_TXEN 0x20
4890 #define _TXSTA1_TXEN1 0x20
4891 #define _TXSTA1_TX9 0x40
4892 #define _TXSTA1_TX8_9 0x40
4893 #define _TXSTA1_NOT_TX8 0x40
4894 #define _TXSTA1_TX91 0x40
4895 #define _TXSTA1_CSRC 0x80
4896 #define _TXSTA1_CSRC1 0x80
4898 //==============================================================================
4900 extern __at(0x0FAD) __sfr TXREG
;
4901 extern __at(0x0FAD) __sfr TXREG1
;
4902 extern __at(0x0FAE) __sfr RCREG
;
4903 extern __at(0x0FAE) __sfr RCREG1
;
4904 extern __at(0x0FAF) __sfr SPBRG
;
4905 extern __at(0x0FAF) __sfr SPBRG1
;
4907 //==============================================================================
4910 extern __at(0x0FB0) __sfr T3GCON
;
4916 unsigned T3GSS0
: 1;
4917 unsigned T3GSS1
: 1;
4918 unsigned T3GVAL
: 1;
4919 unsigned T3GGO_NOT_T3DONE
: 1;
4920 unsigned T3GSPM
: 1;
4922 unsigned T3GPOL
: 1;
4923 unsigned TMR3GE
: 1;
4943 unsigned NOT_T3DONE
: 1;
4957 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
4959 #define _T3GSS0 0x01
4960 #define _T3GSS1 0x02
4961 #define _T3GVAL 0x04
4962 #define _T3GGO_NOT_T3DONE 0x08
4964 #define _NOT_T3DONE 0x08
4965 #define _T3GSPM 0x10
4967 #define _T3GPOL 0x40
4968 #define _TMR3GE 0x80
4970 //==============================================================================
4973 //==============================================================================
4976 extern __at(0x0FB1) __sfr T3CON
;
4982 unsigned TMR3ON
: 1;
4984 unsigned NOT_T3SYNC
: 1;
4985 unsigned SOSCEN
: 1;
4986 unsigned T3CKPS0
: 1;
4987 unsigned T3CKPS1
: 1;
4988 unsigned TMR3CS0
: 1;
4989 unsigned TMR3CS1
: 1;
4995 unsigned T3CKPS
: 2;
5002 unsigned TMR3CS
: 2;
5006 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
5008 #define _T3CON_TMR3ON 0x01
5009 #define _T3CON_RD16 0x02
5010 #define _T3CON_NOT_T3SYNC 0x04
5011 #define _T3CON_SOSCEN 0x08
5012 #define _T3CON_T3CKPS0 0x10
5013 #define _T3CON_T3CKPS1 0x20
5014 #define _T3CON_TMR3CS0 0x40
5015 #define _T3CON_TMR3CS1 0x80
5017 //==============================================================================
5019 extern __at(0x0FB2) __sfr TMR3
;
5020 extern __at(0x0FB2) __sfr TMR3L
;
5021 extern __at(0x0FB3) __sfr TMR3H
;
5023 //==============================================================================
5026 extern __at(0x0FB4) __sfr CMSTAT
;
5035 unsigned CMP1OUT
: 1;
5036 unsigned CMP2OUT
: 1;
5037 unsigned CMP3OUT
: 1;
5040 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
5042 #define _CMP1OUT 0x20
5043 #define _CMP2OUT 0x40
5044 #define _CMP3OUT 0x80
5046 //==============================================================================
5049 //==============================================================================
5052 extern __at(0x0FB4) __sfr CMSTATUS
;
5061 unsigned CMP1OUT
: 1;
5062 unsigned CMP2OUT
: 1;
5063 unsigned CMP3OUT
: 1;
5066 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
5068 #define _CMSTATUS_CMP1OUT 0x20
5069 #define _CMSTATUS_CMP2OUT 0x40
5070 #define _CMSTATUS_CMP3OUT 0x80
5072 //==============================================================================
5075 //==============================================================================
5078 extern __at(0x0FB5) __sfr CVRCON
;
5101 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
5112 //==============================================================================
5115 //==============================================================================
5118 extern __at(0x0FB6) __sfr PIE4
;
5122 unsigned CCP3IE
: 1;
5123 unsigned CCP4IE
: 1;
5124 unsigned CCP5IE
: 1;
5125 unsigned CCP6IE
: 1;
5126 unsigned CCP7IE
: 1;
5127 unsigned CCP8IE
: 1;
5132 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
5134 #define _CCP3IE 0x01
5135 #define _CCP4IE 0x02
5136 #define _CCP5IE 0x04
5137 #define _CCP6IE 0x08
5138 #define _CCP7IE 0x10
5139 #define _CCP8IE 0x20
5141 //==============================================================================
5144 //==============================================================================
5147 extern __at(0x0FB7) __sfr PIR4
;
5151 unsigned CCP3IF
: 1;
5152 unsigned CCP4IF
: 1;
5153 unsigned CCP5IF
: 1;
5154 unsigned CCP6IF
: 1;
5155 unsigned CCP7IF
: 1;
5156 unsigned CCP8IF
: 1;
5161 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
5163 #define _CCP3IF 0x01
5164 #define _CCP4IF 0x02
5165 #define _CCP5IF 0x04
5166 #define _CCP6IF 0x08
5167 #define _CCP7IF 0x10
5168 #define _CCP8IF 0x20
5170 //==============================================================================
5173 //==============================================================================
5176 extern __at(0x0FB8) __sfr IPR4
;
5180 unsigned CCP3IP
: 1;
5181 unsigned CCP4IP
: 1;
5182 unsigned CCP5IP
: 1;
5183 unsigned CCP6IP
: 1;
5184 unsigned CCP7IP
: 1;
5185 unsigned CCP8IP
: 1;
5190 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
5192 #define _CCP3IP 0x01
5193 #define _CCP4IP 0x02
5194 #define _CCP5IP 0x04
5195 #define _CCP6IP 0x08
5196 #define _CCP7IP 0x10
5197 #define _CCP8IP 0x20
5199 //==============================================================================
5202 //==============================================================================
5205 extern __at(0x0FB9) __sfr PIE5
;
5209 unsigned TMR4IE
: 1;
5210 unsigned TMR5IE
: 1;
5211 unsigned TMR6IE
: 1;
5213 unsigned TMR8IE
: 1;
5219 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
5221 #define _TMR4IE 0x01
5222 #define _TMR5IE 0x02
5223 #define _TMR6IE 0x04
5224 #define _TMR8IE 0x10
5226 //==============================================================================
5229 //==============================================================================
5232 extern __at(0x0FBA) __sfr PIR5
;
5236 unsigned TMR4IF
: 1;
5237 unsigned TMR5IF
: 1;
5238 unsigned TMR6IF
: 1;
5240 unsigned TMR8IF
: 1;
5246 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
5248 #define _TMR4IF 0x01
5249 #define _TMR5IF 0x02
5250 #define _TMR6IF 0x04
5251 #define _TMR8IF 0x10
5253 //==============================================================================
5256 //==============================================================================
5259 extern __at(0x0FBB) __sfr CCP1CON
;
5265 unsigned CCP1M0
: 1;
5266 unsigned CCP1M1
: 1;
5267 unsigned CCP1M2
: 1;
5268 unsigned CCP1M3
: 1;
5307 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
5309 #define _CCP1M0 0x01
5310 #define _CCP1M1 0x02
5311 #define _CCP1M2 0x04
5312 #define _CCP1M3 0x08
5320 //==============================================================================
5323 //==============================================================================
5326 extern __at(0x0FBB) __sfr ECCP1CON
;
5332 unsigned CCP1M0
: 1;
5333 unsigned CCP1M1
: 1;
5334 unsigned CCP1M2
: 1;
5335 unsigned CCP1M3
: 1;
5374 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
5376 #define _ECCP1CON_CCP1M0 0x01
5377 #define _ECCP1CON_CCP1M1 0x02
5378 #define _ECCP1CON_CCP1M2 0x04
5379 #define _ECCP1CON_CCP1M3 0x08
5380 #define _ECCP1CON_DC1B0 0x10
5381 #define _ECCP1CON_CCP1Y 0x10
5382 #define _ECCP1CON_DC1B1 0x20
5383 #define _ECCP1CON_CCP1X 0x20
5384 #define _ECCP1CON_P1M0 0x40
5385 #define _ECCP1CON_P1M1 0x80
5387 //==============================================================================
5389 extern __at(0x0FBC) __sfr CCPR1
;
5390 extern __at(0x0FBC) __sfr CCPR1L
;
5391 extern __at(0x0FBD) __sfr CCPR1H
;
5393 //==============================================================================
5396 extern __at(0x0FBE) __sfr ECCP1DEL
;
5409 unsigned P1RSEN
: 1;
5419 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
5428 #define _P1RSEN 0x80
5430 //==============================================================================
5433 //==============================================================================
5436 extern __at(0x0FBE) __sfr PWM1CON
;
5449 unsigned P1RSEN
: 1;
5459 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
5461 #define _PWM1CON_P1DC0 0x01
5462 #define _PWM1CON_P1DC1 0x02
5463 #define _PWM1CON_P1DC2 0x04
5464 #define _PWM1CON_P1DC3 0x08
5465 #define _PWM1CON_P1DC4 0x10
5466 #define _PWM1CON_P1DC5 0x20
5467 #define _PWM1CON_P1DC6 0x40
5468 #define _PWM1CON_P1RSEN 0x80
5470 //==============================================================================
5473 //==============================================================================
5476 extern __at(0x0FBF) __sfr ECCP1AS
;
5482 unsigned PSS1BD0
: 1;
5483 unsigned PSS1BD1
: 1;
5484 unsigned PSS1AC0
: 1;
5485 unsigned PSS1AC1
: 1;
5486 unsigned ECCP1AS0
: 1;
5487 unsigned ECCP1AS1
: 1;
5488 unsigned ECCP1AS2
: 1;
5489 unsigned ECCP1ASE
: 1;
5494 unsigned PSS1BD
: 2;
5501 unsigned PSS1AC
: 2;
5508 unsigned ECCP1AS
: 3;
5513 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
5515 #define _PSS1BD0 0x01
5516 #define _PSS1BD1 0x02
5517 #define _PSS1AC0 0x04
5518 #define _PSS1AC1 0x08
5519 #define _ECCP1AS0 0x10
5520 #define _ECCP1AS1 0x20
5521 #define _ECCP1AS2 0x40
5522 #define _ECCP1ASE 0x80
5524 //==============================================================================
5527 //==============================================================================
5530 extern __at(0x0FC0) __sfr ADCON2
;
5560 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
5570 //==============================================================================
5573 //==============================================================================
5576 extern __at(0x0FC1) __sfr ADCON1
;
5588 unsigned TRIGSEL0
: 1;
5589 unsigned TRIGSEL1
: 1;
5608 unsigned TRIGSEL
: 2;
5612 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5620 #define _TRIGSEL0 0x40
5621 #define _TRIGSEL1 0x80
5623 //==============================================================================
5626 //==============================================================================
5629 extern __at(0x0FC2) __sfr ADCON0
;
5636 unsigned GO_NOT_DONE
: 1;
5672 unsigned NOT_DONE
: 1;
5689 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
5692 #define _GO_NOT_DONE 0x02
5695 #define _NOT_DONE 0x02
5702 //==============================================================================
5704 extern __at(0x0FC3) __sfr ADRES
;
5705 extern __at(0x0FC3) __sfr ADRESL
;
5706 extern __at(0x0FC4) __sfr ADRESH
;
5708 //==============================================================================
5711 extern __at(0x0FC5) __sfr SSP1CON2
;
5723 unsigned ACKSTAT
: 1;
5730 unsigned ADMSK1
: 1;
5731 unsigned ADMSK2
: 1;
5732 unsigned ADMSK3
: 1;
5733 unsigned ADMSK4
: 1;
5734 unsigned ADMSK5
: 1;
5740 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
5744 #define _ADMSK1 0x02
5746 #define _ADMSK2 0x04
5748 #define _ADMSK3 0x08
5750 #define _ADMSK4 0x10
5752 #define _ADMSK5 0x20
5753 #define _ACKSTAT 0x40
5756 //==============================================================================
5759 //==============================================================================
5762 extern __at(0x0FC5) __sfr SSPCON2
;
5774 unsigned ACKSTAT
: 1;
5781 unsigned ADMSK1
: 1;
5782 unsigned ADMSK2
: 1;
5783 unsigned ADMSK3
: 1;
5784 unsigned ADMSK4
: 1;
5785 unsigned ADMSK5
: 1;
5791 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5793 #define _SSPCON2_SEN 0x01
5794 #define _SSPCON2_RSEN 0x02
5795 #define _SSPCON2_ADMSK1 0x02
5796 #define _SSPCON2_PEN 0x04
5797 #define _SSPCON2_ADMSK2 0x04
5798 #define _SSPCON2_RCEN 0x08
5799 #define _SSPCON2_ADMSK3 0x08
5800 #define _SSPCON2_ACKEN 0x10
5801 #define _SSPCON2_ADMSK4 0x10
5802 #define _SSPCON2_ACKDT 0x20
5803 #define _SSPCON2_ADMSK5 0x20
5804 #define _SSPCON2_ACKSTAT 0x40
5805 #define _SSPCON2_GCEN 0x80
5807 //==============================================================================
5810 //==============================================================================
5813 extern __at(0x0FC6) __sfr SSP1CON1
;
5836 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
5847 //==============================================================================
5850 //==============================================================================
5853 extern __at(0x0FC6) __sfr SSPCON1
;
5876 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
5878 #define _SSPCON1_SSPM0 0x01
5879 #define _SSPCON1_SSPM1 0x02
5880 #define _SSPCON1_SSPM2 0x04
5881 #define _SSPCON1_SSPM3 0x08
5882 #define _SSPCON1_CKP 0x10
5883 #define _SSPCON1_SSPEN 0x20
5884 #define _SSPCON1_SSPOV 0x40
5885 #define _SSPCON1_WCOL 0x80
5887 //==============================================================================
5890 //==============================================================================
5893 extern __at(0x0FC7) __sfr SSP1STAT
;
5901 unsigned R_NOT_W
: 1;
5904 unsigned D_NOT_A
: 1;
5914 unsigned I2C_START
: 1;
5915 unsigned I2C_STOP
: 1;
5949 unsigned NOT_WRITE
: 1;
5952 unsigned NOT_ADDRESS
: 1;
5961 unsigned READ_WRITE
: 1;
5964 unsigned DATA_ADDRESS
: 1;
5973 unsigned I2C_READ
: 1;
5976 unsigned I2C_DAT
: 1;
5982 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5986 #define _R_NOT_W 0x04
5990 #define _NOT_WRITE 0x04
5991 #define _READ_WRITE 0x04
5992 #define _I2C_READ 0x04
5994 #define _I2C_START 0x08
5996 #define _I2C_STOP 0x10
5997 #define _D_NOT_A 0x20
6001 #define _NOT_ADDRESS 0x20
6002 #define _DATA_ADDRESS 0x20
6003 #define _I2C_DAT 0x20
6007 //==============================================================================
6010 //==============================================================================
6013 extern __at(0x0FC7) __sfr SSPSTAT
;
6021 unsigned R_NOT_W
: 1;
6024 unsigned D_NOT_A
: 1;
6034 unsigned I2C_START
: 1;
6035 unsigned I2C_STOP
: 1;
6069 unsigned NOT_WRITE
: 1;
6072 unsigned NOT_ADDRESS
: 1;
6081 unsigned READ_WRITE
: 1;
6084 unsigned DATA_ADDRESS
: 1;
6093 unsigned I2C_READ
: 1;
6096 unsigned I2C_DAT
: 1;
6102 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6104 #define _SSPSTAT_BF 0x01
6105 #define _SSPSTAT_UA 0x02
6106 #define _SSPSTAT_R_NOT_W 0x04
6107 #define _SSPSTAT_R 0x04
6108 #define _SSPSTAT_R_W 0x04
6109 #define _SSPSTAT_NOT_W 0x04
6110 #define _SSPSTAT_NOT_WRITE 0x04
6111 #define _SSPSTAT_READ_WRITE 0x04
6112 #define _SSPSTAT_I2C_READ 0x04
6113 #define _SSPSTAT_S 0x08
6114 #define _SSPSTAT_I2C_START 0x08
6115 #define _SSPSTAT_P 0x10
6116 #define _SSPSTAT_I2C_STOP 0x10
6117 #define _SSPSTAT_D_NOT_A 0x20
6118 #define _SSPSTAT_D 0x20
6119 #define _SSPSTAT_D_A 0x20
6120 #define _SSPSTAT_NOT_A 0x20
6121 #define _SSPSTAT_NOT_ADDRESS 0x20
6122 #define _SSPSTAT_DATA_ADDRESS 0x20
6123 #define _SSPSTAT_I2C_DAT 0x20
6124 #define _SSPSTAT_CKE 0x40
6125 #define _SSPSTAT_SMP 0x80
6127 //==============================================================================
6129 extern __at(0x0FC8) __sfr SSP1ADD
;
6131 //==============================================================================
6134 extern __at(0x0FC8) __sfr SSP1MSK
;
6148 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6159 //==============================================================================
6161 extern __at(0x0FC8) __sfr SSPADD
;
6162 extern __at(0x0FC9) __sfr SSP1BUF
;
6163 extern __at(0x0FC9) __sfr SSPBUF
;
6165 //==============================================================================
6168 extern __at(0x0FCA) __sfr T2CON
;
6174 unsigned T2CKPS0
: 1;
6175 unsigned T2CKPS1
: 1;
6176 unsigned TMR2ON
: 1;
6177 unsigned T2OUTPS0
: 1;
6178 unsigned T2OUTPS1
: 1;
6179 unsigned T2OUTPS2
: 1;
6180 unsigned T2OUTPS3
: 1;
6186 unsigned T2CKPS
: 2;
6193 unsigned T2OUTPS
: 4;
6198 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6200 #define _T2CKPS0 0x01
6201 #define _T2CKPS1 0x02
6202 #define _TMR2ON 0x04
6203 #define _T2OUTPS0 0x08
6204 #define _T2OUTPS1 0x10
6205 #define _T2OUTPS2 0x20
6206 #define _T2OUTPS3 0x40
6208 //==============================================================================
6210 extern __at(0x0FCB) __sfr PR2
;
6211 extern __at(0x0FCC) __sfr TMR2
;
6213 //==============================================================================
6216 extern __at(0x0FCD) __sfr T1CON
;
6222 unsigned TMR1ON
: 1;
6224 unsigned NOT_T1SYNC
: 1;
6225 unsigned SOSCEN
: 1;
6226 unsigned T1CKPS0
: 1;
6227 unsigned T1CKPS1
: 1;
6228 unsigned TMR1CS0
: 1;
6229 unsigned TMR1CS1
: 1;
6235 unsigned T1CKPS
: 2;
6242 unsigned TMR1CS
: 2;
6246 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6248 #define _TMR1ON 0x01
6250 #define _NOT_T1SYNC 0x04
6251 #define _SOSCEN 0x08
6252 #define _T1CKPS0 0x10
6253 #define _T1CKPS1 0x20
6254 #define _TMR1CS0 0x40
6255 #define _TMR1CS1 0x80
6257 //==============================================================================
6259 extern __at(0x0FCE) __sfr TMR1
;
6260 extern __at(0x0FCE) __sfr TMR1L
;
6261 extern __at(0x0FCF) __sfr TMR1H
;
6263 //==============================================================================
6266 extern __at(0x0FD0) __sfr RCON
;
6272 unsigned NOT_BOR
: 1;
6273 unsigned NOT_POR
: 1;
6274 unsigned NOT_PD
: 1;
6275 unsigned NOT_TO
: 1;
6276 unsigned NOT_RI
: 1;
6277 unsigned NOT_CM
: 1;
6278 unsigned SBOREN
: 1;
6295 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6297 #define _NOT_BOR 0x01
6299 #define _NOT_POR 0x02
6301 #define _NOT_PD 0x04
6303 #define _NOT_TO 0x08
6305 #define _NOT_RI 0x10
6307 #define _NOT_CM 0x20
6309 #define _SBOREN 0x40
6312 //==============================================================================
6315 //==============================================================================
6318 extern __at(0x0FD1) __sfr WDTCON
;
6324 unsigned SWDTEN
: 1;
6325 unsigned ULPSINK
: 1;
6328 unsigned SRETEN
: 1;
6329 unsigned ULPLVL
: 1;
6331 unsigned REGSLP
: 1;
6347 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
6349 #define _SWDTEN 0x01
6351 #define _ULPSINK 0x02
6353 #define _SRETEN 0x10
6354 #define _ULPLVL 0x20
6355 #define _REGSLP 0x80
6357 //==============================================================================
6360 //==============================================================================
6363 extern __at(0x0FD2) __sfr IPR5
;
6369 unsigned TMR4IP
: 1;
6370 unsigned TMR5IP
: 1;
6371 unsigned TMR6IP
: 1;
6372 unsigned EVPOL0
: 1;
6373 unsigned TMR8IP
: 1;
6385 unsigned EVPOL1
: 1;
6405 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
6407 #define _IPR5_TMR4IP 0x01
6408 #define _IPR5_CCH0 0x01
6409 #define _IPR5_TMR5IP 0x02
6410 #define _IPR5_CCH1 0x02
6411 #define _IPR5_TMR6IP 0x04
6412 #define _IPR5_EVPOL0 0x08
6413 #define _IPR5_TMR8IP 0x10
6414 #define _IPR5_EVPOL1 0x10
6416 //==============================================================================
6419 //==============================================================================
6422 extern __at(0x0FD3) __sfr OSCCON
;
6430 unsigned HFIOFS
: 1;
6452 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6456 #define _HFIOFS 0x04
6463 //==============================================================================
6465 extern __at(0x0FD4) __sfr SPBRGH1
;
6467 //==============================================================================
6470 extern __at(0x0FD5) __sfr T0CON
;
6482 unsigned T08BIT
: 1;
6483 unsigned TMR0ON
: 1;
6493 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6501 #define _T08BIT 0x40
6502 #define _TMR0ON 0x80
6504 //==============================================================================
6506 extern __at(0x0FD6) __sfr TMR0
;
6507 extern __at(0x0FD6) __sfr TMR0L
;
6508 extern __at(0x0FD7) __sfr TMR0H
;
6510 //==============================================================================
6513 extern __at(0x0FD8) __sfr STATUS
;
6527 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6535 //==============================================================================
6537 extern __at(0x0FD9) __sfr FSR2L
;
6538 extern __at(0x0FDA) __sfr FSR2H
;
6539 extern __at(0x0FDB) __sfr PLUSW2
;
6540 extern __at(0x0FDC) __sfr PREINC2
;
6541 extern __at(0x0FDD) __sfr POSTDEC2
;
6542 extern __at(0x0FDE) __sfr POSTINC2
;
6543 extern __at(0x0FDF) __sfr INDF2
;
6544 extern __at(0x0FE0) __sfr BSR
;
6545 extern __at(0x0FE1) __sfr FSR1L
;
6546 extern __at(0x0FE2) __sfr FSR1H
;
6547 extern __at(0x0FE3) __sfr PLUSW1
;
6548 extern __at(0x0FE4) __sfr PREINC1
;
6549 extern __at(0x0FE5) __sfr POSTDEC1
;
6550 extern __at(0x0FE6) __sfr POSTINC1
;
6551 extern __at(0x0FE7) __sfr INDF1
;
6552 extern __at(0x0FE8) __sfr WREG
;
6553 extern __at(0x0FE9) __sfr FSR0L
;
6554 extern __at(0x0FEA) __sfr FSR0H
;
6555 extern __at(0x0FEB) __sfr PLUSW0
;
6556 extern __at(0x0FEC) __sfr PREINC0
;
6557 extern __at(0x0FED) __sfr POSTDEC0
;
6558 extern __at(0x0FEE) __sfr POSTINC0
;
6559 extern __at(0x0FEF) __sfr INDF0
;
6561 //==============================================================================
6564 extern __at(0x0FF0) __sfr INTCON3
;
6570 unsigned INT1IF
: 1;
6571 unsigned INT2IF
: 1;
6572 unsigned INT3IF
: 1;
6573 unsigned INT1IE
: 1;
6574 unsigned INT2IE
: 1;
6575 unsigned INT3IE
: 1;
6576 unsigned INT1IP
: 1;
6577 unsigned INT2IP
: 1;
6593 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6595 #define _INT1IF 0x01
6597 #define _INT2IF 0x02
6599 #define _INT3IF 0x04
6601 #define _INT1IE 0x08
6603 #define _INT2IE 0x10
6605 #define _INT3IE 0x20
6607 #define _INT1IP 0x40
6609 #define _INT2IP 0x80
6612 //==============================================================================
6615 //==============================================================================
6618 extern __at(0x0FF1) __sfr INTCON2
;
6625 unsigned INT3IP
: 1;
6626 unsigned TMR0IP
: 1;
6627 unsigned INTEDG3
: 1;
6628 unsigned INTEDG2
: 1;
6629 unsigned INTEDG1
: 1;
6630 unsigned INTEDG0
: 1;
6631 unsigned NOT_RBPU
: 1;
6647 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6650 #define _INT3IP 0x02
6652 #define _TMR0IP 0x04
6654 #define _INTEDG3 0x08
6655 #define _INTEDG2 0x10
6656 #define _INTEDG1 0x20
6657 #define _INTEDG0 0x40
6658 #define _NOT_RBPU 0x80
6661 //==============================================================================
6664 //==============================================================================
6667 extern __at(0x0FF2) __sfr INTCON
;
6674 unsigned INT0IF
: 1;
6675 unsigned TMR0IF
: 1;
6677 unsigned INT0IE
: 1;
6678 unsigned TMR0IE
: 1;
6679 unsigned PEIE_GIEL
: 1;
6680 unsigned GIE_GIEH
: 1;
6708 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6711 #define _INT0IF 0x02
6713 #define _TMR0IF 0x04
6716 #define _INT0IE 0x10
6718 #define _TMR0IE 0x20
6720 #define _PEIE_GIEL 0x40
6723 #define _GIE_GIEH 0x80
6727 //==============================================================================
6729 extern __at(0x0FF3) __sfr PROD
;
6730 extern __at(0x0FF3) __sfr PRODL
;
6731 extern __at(0x0FF4) __sfr PRODH
;
6732 extern __at(0x0FF5) __sfr TABLAT
;
6733 extern __at(0x0FF6) __sfr TBLPTR
;
6734 extern __at(0x0FF6) __sfr TBLPTRL
;
6735 extern __at(0x0FF7) __sfr TBLPTRH
;
6736 extern __at(0x0FF8) __sfr TBLPTRU
;
6737 extern __at(0x0FF9) __sfr PC
;
6738 extern __at(0x0FF9) __sfr PCL
;
6739 extern __at(0x0FFA) __sfr PCLATH
;
6740 extern __at(0x0FFB) __sfr PCLATU
;
6742 //==============================================================================
6745 extern __at(0x0FFC) __sfr STKPTR
;
6757 unsigned STKUNF
: 1;
6758 unsigned STKFUL
: 1;
6770 unsigned STKOVF
: 1;
6780 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6787 #define _STKUNF 0x40
6788 #define _STKFUL 0x80
6789 #define _STKOVF 0x80
6791 //==============================================================================
6793 extern __at(0x0FFD) __sfr TOS
;
6794 extern __at(0x0FFD) __sfr TOSL
;
6795 extern __at(0x0FFE) __sfr TOSH
;
6796 extern __at(0x0FFF) __sfr TOSU
;
6798 //==============================================================================
6800 // Configuration Bits
6802 //==============================================================================
6804 #define __CONFIG1L 0x300000
6805 #define __CONFIG1H 0x300001
6806 #define __CONFIG2L 0x300002
6807 #define __CONFIG2H 0x300003
6808 #define __CONFIG3L 0x300004
6809 #define __CONFIG3H 0x300005
6810 #define __CONFIG4L 0x300006
6811 #define __CONFIG5L 0x300008
6812 #define __CONFIG5H 0x300009
6813 #define __CONFIG6L 0x30000A
6814 #define __CONFIG6H 0x30000B
6815 #define __CONFIG7L 0x30000C
6816 #define __CONFIG7H 0x30000D
6818 //----------------------------- CONFIG1L Options -------------------------------
6820 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
6821 #define _RETEN_ON_1L 0xFF // Enabled.
6822 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
6823 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
6824 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
6825 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
6826 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
6827 #define _XINST_OFF_1L 0xBF // Disabled.
6828 #define _XINST_ON_1L 0xFF // Enabled.
6830 //----------------------------- CONFIG1H Options -------------------------------
6832 #define _FOSC_LP_1H 0xF0 // LP oscillator.
6833 #define _FOSC_XT_1H 0xF1 // XT oscillator.
6834 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
6835 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
6836 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
6837 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
6838 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
6839 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
6840 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
6841 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
6842 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
6843 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
6844 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
6845 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
6846 #define _PLLCFG_OFF_1H 0xEF // Disabled.
6847 #define _PLLCFG_ON_1H 0xFF // Enabled.
6848 #define _FCMEN_OFF_1H 0xBF // Disabled.
6849 #define _FCMEN_ON_1H 0xFF // Enabled.
6850 #define _IESO_OFF_1H 0x7F // Disabled.
6851 #define _IESO_ON_1H 0xFF // Enabled.
6853 //----------------------------- CONFIG2L Options -------------------------------
6855 #define _PWRTEN_ON_2L 0xFE // Enabled.
6856 #define _PWRTEN_OFF_2L 0xFF // Disabled.
6857 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
6858 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
6859 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
6860 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
6861 #define _BORV_0_2L 0xE7 // 3.0V.
6862 #define _BORV_1_2L 0xEF // 2.7V.
6863 #define _BORV_2_2L 0xF7 // 2.0V.
6864 #define _BORV_3_2L 0xFF // 1.8V.
6865 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
6866 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
6867 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
6868 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
6870 //----------------------------- CONFIG2H Options -------------------------------
6872 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
6873 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
6874 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
6875 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
6876 #define _WDTPS_1_2H 0x83 // 1:1.
6877 #define _WDTPS_2_2H 0x87 // 1:2.
6878 #define _WDTPS_4_2H 0x8B // 1:4.
6879 #define _WDTPS_8_2H 0x8F // 1:8.
6880 #define _WDTPS_16_2H 0x93 // 1:16.
6881 #define _WDTPS_32_2H 0x97 // 1:32.
6882 #define _WDTPS_64_2H 0x9B // 1:64.
6883 #define _WDTPS_128_2H 0x9F // 1:128.
6884 #define _WDTPS_256_2H 0xA3 // 1:256.
6885 #define _WDTPS_512_2H 0xA7 // 1:512.
6886 #define _WDTPS_1024_2H 0xAB // 1:1024.
6887 #define _WDTPS_2048_2H 0xAF // 1:2048.
6888 #define _WDTPS_4096_2H 0xB3 // 1:4096.
6889 #define _WDTPS_8192_2H 0xB7 // 1:8192.
6890 #define _WDTPS_16384_2H 0xBB // 1:16384.
6891 #define _WDTPS_32768_2H 0xBF // 1:32768.
6892 #define _WDTPS_65536_2H 0xC3 // 1:65536.
6893 #define _WDTPS_131072_2H 0xC7 // 1:131072.
6894 #define _WDTPS_262144_2H 0xCB // 1:262144.
6895 #define _WDTPS_524288_2H 0xCF // 1:524288.
6896 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
6898 //----------------------------- CONFIG3L Options -------------------------------
6900 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
6901 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
6903 //----------------------------- CONFIG3H Options -------------------------------
6905 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
6906 #define _CCP2MX_PORTC_3H 0xFF // RC1.
6907 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
6908 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
6909 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
6910 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
6912 //----------------------------- CONFIG4L Options -------------------------------
6914 #define _STVREN_OFF_4L 0xFE // Disabled.
6915 #define _STVREN_ON_4L 0xFF // Enabled.
6916 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
6917 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
6918 #define _DEBUG_ON_4L 0x7F // Enabled.
6919 #define _DEBUG_OFF_4L 0xFF // Disabled.
6921 //----------------------------- CONFIG5L Options -------------------------------
6923 #define _CP0_ON_5L 0xFE // Enabled.
6924 #define _CP0_OFF_5L 0xFF // Disabled.
6925 #define _CP1_ON_5L 0xFD // Enabled.
6926 #define _CP1_OFF_5L 0xFF // Disabled.
6927 #define _CP2_ON_5L 0xFB // Enabled.
6928 #define _CP2_OFF_5L 0xFF // Disabled.
6929 #define _CP3_ON_5L 0xF7 // Enabled.
6930 #define _CP3_OFF_5L 0xFF // Disabled.
6932 //----------------------------- CONFIG5H Options -------------------------------
6934 #define _CPB_ON_5H 0xBF // Enabled.
6935 #define _CPB_OFF_5H 0xFF // Disabled.
6936 #define _CPD_ON_5H 0x7F // Enabled.
6937 #define _CPD_OFF_5H 0xFF // Disabled.
6939 //----------------------------- CONFIG6L Options -------------------------------
6941 #define _WRT0_ON_6L 0xFE // Enabled.
6942 #define _WRT0_OFF_6L 0xFF // Disabled.
6943 #define _WRT1_ON_6L 0xFD // Enabled.
6944 #define _WRT1_OFF_6L 0xFF // Disabled.
6945 #define _WRT2_ON_6L 0xFB // Enabled.
6946 #define _WRT2_OFF_6L 0xFF // Disabled.
6947 #define _WRT3_ON_6L 0xF7 // Enabled.
6948 #define _WRT3_OFF_6L 0xFF // Disabled.
6950 //----------------------------- CONFIG6H Options -------------------------------
6952 #define _WRTC_ON_6H 0xDF // Enabled.
6953 #define _WRTC_OFF_6H 0xFF // Disabled.
6954 #define _WRTB_ON_6H 0xBF // Enabled.
6955 #define _WRTB_OFF_6H 0xFF // Disabled.
6956 #define _WRTD_ON_6H 0x7F // Enabled.
6957 #define _WRTD_OFF_6H 0xFF // Disabled.
6959 //----------------------------- CONFIG7L Options -------------------------------
6961 #define _EBRT0_ON_7L 0xFE // Enabled.
6962 #define _EBRT0_OFF_7L 0xFF // Disabled.
6963 #define _EBRT1_ON_7L 0xFD // Enabled.
6964 #define _EBRT1_OFF_7L 0xFF // Disabled.
6965 #define _EBRT2_ON_7L 0xFB // Enabled.
6966 #define _EBRT2_OFF_7L 0xFF // Disabled.
6967 #define _EBRT3_ON_7L 0xF7 // Enabled.
6968 #define _EBRT3_OFF_7L 0xFF // Disabled.
6970 //----------------------------- CONFIG7H Options -------------------------------
6972 #define _EBRTB_ON_7H 0xBF // Enabled.
6973 #define _EBRTB_OFF_7H 0xFF // Disabled.
6975 //==============================================================================
6977 #define __DEVID1 0x3FFFFE
6978 #define __DEVID2 0x3FFFFF
6980 #define __IDLOC0 0x200000
6981 #define __IDLOC1 0x200001
6982 #define __IDLOC2 0x200002
6983 #define __IDLOC3 0x200003
6984 #define __IDLOC4 0x200004
6985 #define __IDLOC5 0x200005
6986 #define __IDLOC6 0x200006
6987 #define __IDLOC7 0x200007
6989 #endif // #ifndef __PIC18F65K22_H__