2 * This declarations of the PIC18F65K90 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:33 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F65K90_H__
26 #define __PIC18F65K90_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EF4) __sfr LCDCON
;
70 extern __at(0x0EF4) volatile __LCDCONbits_t LCDCONbits
;
80 //==============================================================================
83 //==============================================================================
86 extern __at(0x0EF5) __sfr LCDPS
;
109 extern __at(0x0EF5) volatile __LCDPSbits_t LCDPSbits
;
120 //==============================================================================
123 //==============================================================================
126 extern __at(0x0EF6) __sfr LCDSE0
;
140 extern __at(0x0EF6) volatile __LCDSE0bits_t LCDSE0bits
;
151 //==============================================================================
154 //==============================================================================
157 extern __at(0x0EF7) __sfr LCDSE1
;
171 extern __at(0x0EF7) volatile __LCDSE1bits_t LCDSE1bits
;
182 //==============================================================================
185 //==============================================================================
188 extern __at(0x0EF8) __sfr LCDSE2
;
202 extern __at(0x0EF8) volatile __LCDSE2bits_t LCDSE2bits
;
213 //==============================================================================
216 //==============================================================================
219 extern __at(0x0EF9) __sfr LCDSE3
;
233 extern __at(0x0EF9) volatile __LCDSE3bits_t LCDSE3bits
;
244 //==============================================================================
247 //==============================================================================
250 extern __at(0x0EFA) __sfr LCDSE4
;
264 extern __at(0x0EFA) volatile __LCDSE4bits_t LCDSE4bits
;
268 //==============================================================================
271 //==============================================================================
274 extern __at(0x0EFC) __sfr LCDRL
;
310 extern __at(0x0EFC) volatile __LCDRLbits_t LCDRLbits
;
321 //==============================================================================
324 //==============================================================================
327 extern __at(0x0EFD) __sfr LCDREF
;
333 unsigned VLCD1PE
: 1;
334 unsigned VLCD2PE
: 1;
335 unsigned VLCD3PE
: 1;
336 unsigned LCDCST0
: 1;
337 unsigned LCDCST1
: 1;
338 unsigned LCDCST2
: 1;
351 extern __at(0x0EFD) volatile __LCDREFbits_t LCDREFbits
;
353 #define _VLCD1PE 0x01
354 #define _VLCD2PE 0x02
355 #define _VLCD3PE 0x04
356 #define _LCDCST0 0x08
357 #define _LCDCST1 0x10
358 #define _LCDCST2 0x20
362 //==============================================================================
365 //==============================================================================
368 extern __at(0x0EFE) __sfr SSP2CON2
;
380 unsigned ACKSTAT
: 1;
397 extern __at(0x0EFE) volatile __SSP2CON2bits_t SSP2CON2bits
;
399 #define _SSP2CON2_SEN 0x01
400 #define _SSP2CON2_RSEN 0x02
401 #define _SSP2CON2_ADMSK1 0x02
402 #define _SSP2CON2_PEN 0x04
403 #define _SSP2CON2_ADMSK2 0x04
404 #define _SSP2CON2_RCEN 0x08
405 #define _SSP2CON2_ADMSK3 0x08
406 #define _SSP2CON2_ACKEN 0x10
407 #define _SSP2CON2_ADMSK4 0x10
408 #define _SSP2CON2_ACKDT 0x20
409 #define _SSP2CON2_ADMSK5 0x20
410 #define _SSP2CON2_ACKSTAT 0x40
411 #define _SSP2CON2_GCEN 0x80
413 //==============================================================================
416 //==============================================================================
419 extern __at(0x0EFF) __sfr SSP2CON1
;
442 extern __at(0x0EFF) volatile __SSP2CON1bits_t SSP2CON1bits
;
444 #define _SSP2CON1_SSPM0 0x01
445 #define _SSP2CON1_SSPM1 0x02
446 #define _SSP2CON1_SSPM2 0x04
447 #define _SSP2CON1_SSPM3 0x08
448 #define _SSP2CON1_CKP 0x10
449 #define _SSP2CON1_SSPEN 0x20
450 #define _SSP2CON1_SSPOV 0x40
451 #define _SSP2CON1_WCOL 0x80
453 //==============================================================================
456 //==============================================================================
459 extern __at(0x0F00) __sfr SSP2STAT
;
467 unsigned R_NOT_W
: 1;
470 unsigned D_NOT_A
: 1;
480 unsigned I2C_START
: 1;
481 unsigned I2C_STOP
: 1;
515 unsigned NOT_WRITE
: 1;
518 unsigned NOT_ADDRESS
: 1;
527 unsigned READ_WRITE
: 1;
530 unsigned DATA_ADDRESS
: 1;
539 unsigned I2C_READ
: 1;
542 unsigned I2C_DAT
: 1;
548 extern __at(0x0F00) volatile __SSP2STATbits_t SSP2STATbits
;
550 #define _SSP2STAT_BF 0x01
551 #define _SSP2STAT_UA 0x02
552 #define _SSP2STAT_R_NOT_W 0x04
553 #define _SSP2STAT_R 0x04
554 #define _SSP2STAT_R_W 0x04
555 #define _SSP2STAT_NOT_W 0x04
556 #define _SSP2STAT_NOT_WRITE 0x04
557 #define _SSP2STAT_READ_WRITE 0x04
558 #define _SSP2STAT_I2C_READ 0x04
559 #define _SSP2STAT_S 0x08
560 #define _SSP2STAT_I2C_START 0x08
561 #define _SSP2STAT_P 0x10
562 #define _SSP2STAT_I2C_STOP 0x10
563 #define _SSP2STAT_D_NOT_A 0x20
564 #define _SSP2STAT_D 0x20
565 #define _SSP2STAT_D_A 0x20
566 #define _SSP2STAT_NOT_A 0x20
567 #define _SSP2STAT_NOT_ADDRESS 0x20
568 #define _SSP2STAT_DATA_ADDRESS 0x20
569 #define _SSP2STAT_I2C_DAT 0x20
570 #define _SSP2STAT_CKE 0x40
571 #define _SSP2STAT_SMP 0x80
573 //==============================================================================
576 //==============================================================================
579 extern __at(0x0F01) __sfr SSP2ADD
;
593 extern __at(0x0F01) volatile __SSP2ADDbits_t SSP2ADDbits
;
595 #define _SSP2ADD_MSK0 0x01
596 #define _SSP2ADD_MSK1 0x02
597 #define _SSP2ADD_MSK2 0x04
598 #define _SSP2ADD_MSK3 0x08
599 #define _SSP2ADD_MSK4 0x10
600 #define _SSP2ADD_MSK5 0x20
601 #define _SSP2ADD_MSK6 0x40
602 #define _SSP2ADD_MSK7 0x80
604 //==============================================================================
606 extern __at(0x0F02) __sfr SSP2BUF
;
608 //==============================================================================
611 extern __at(0x0F03) __sfr T4CON
;
617 unsigned T4CKPS0
: 1;
618 unsigned T4CKPS1
: 1;
620 unsigned T4OUTPS0
: 1;
621 unsigned T4OUTPS1
: 1;
622 unsigned T4OUTPS2
: 1;
623 unsigned T4OUTPS3
: 1;
636 unsigned T4OUTPS
: 4;
641 extern __at(0x0F03) volatile __T4CONbits_t T4CONbits
;
643 #define _T4CKPS0 0x01
644 #define _T4CKPS1 0x02
646 #define _T4OUTPS0 0x08
647 #define _T4OUTPS1 0x10
648 #define _T4OUTPS2 0x20
649 #define _T4OUTPS3 0x40
651 //==============================================================================
653 extern __at(0x0F04) __sfr PR4
;
654 extern __at(0x0F05) __sfr TMR4
;
656 //==============================================================================
659 extern __at(0x0F06) __sfr CCP7CON
;
701 extern __at(0x0F06) volatile __CCP7CONbits_t CCP7CONbits
;
712 //==============================================================================
714 extern __at(0x0F07) __sfr CCPR7
;
715 extern __at(0x0F07) __sfr CCPR7L
;
716 extern __at(0x0F08) __sfr CCPR7H
;
718 //==============================================================================
721 extern __at(0x0F09) __sfr CCP6CON
;
763 extern __at(0x0F09) volatile __CCP6CONbits_t CCP6CONbits
;
774 //==============================================================================
776 extern __at(0x0F0A) __sfr CCPR6
;
777 extern __at(0x0F0A) __sfr CCPR6L
;
778 extern __at(0x0F0B) __sfr CCPR6H
;
780 //==============================================================================
783 extern __at(0x0F0C) __sfr CCP5CON
;
825 extern __at(0x0F0C) volatile __CCP5CONbits_t CCP5CONbits
;
836 //==============================================================================
838 extern __at(0x0F0D) __sfr CCPR5
;
839 extern __at(0x0F0D) __sfr CCPR5L
;
840 extern __at(0x0F0E) __sfr CCPR5H
;
842 //==============================================================================
845 extern __at(0x0F0F) __sfr CCP4CON
;
887 extern __at(0x0F0F) volatile __CCP4CONbits_t CCP4CONbits
;
898 //==============================================================================
900 extern __at(0x0F10) __sfr CCPR4
;
901 extern __at(0x0F10) __sfr CCPR4L
;
902 extern __at(0x0F11) __sfr CCPR4H
;
904 //==============================================================================
907 extern __at(0x0F12) __sfr T5GCON
;
916 unsigned T5GGO_NOT_T5DONE
: 1;
940 unsigned NOT_T5DONE
: 1;
954 extern __at(0x0F12) volatile __T5GCONbits_t T5GCONbits
;
959 #define _T5GGO_NOT_T5DONE 0x08
961 #define _NOT_T5DONE 0x08
967 //==============================================================================
970 //==============================================================================
973 extern __at(0x0F13) __sfr T5CON
;
981 unsigned NOT_T5SYNC
: 1;
983 unsigned T5CKPS0
: 1;
984 unsigned T5CKPS1
: 1;
985 unsigned TMR5CS0
: 1;
986 unsigned TMR5CS1
: 1;
1003 extern __at(0x0F13) volatile __T5CONbits_t T5CONbits
;
1005 #define _T5CON_TMR5ON 0x01
1006 #define _T5CON_RD16 0x02
1007 #define _T5CON_NOT_T5SYNC 0x04
1008 #define _T5CON_SOSCEN 0x08
1009 #define _T5CON_T5CKPS0 0x10
1010 #define _T5CON_T5CKPS1 0x20
1011 #define _T5CON_TMR5CS0 0x40
1012 #define _T5CON_TMR5CS1 0x80
1014 //==============================================================================
1016 extern __at(0x0F14) __sfr TMR5
;
1017 extern __at(0x0F14) __sfr TMR5L
;
1018 extern __at(0x0F15) __sfr TMR5H
;
1020 //==============================================================================
1023 extern __at(0x0F16) __sfr PMD3
;
1028 unsigned CCP4MD
: 1;
1029 unsigned CCP5MD
: 1;
1030 unsigned CCP6MD
: 1;
1031 unsigned CCP7MD
: 1;
1032 unsigned CCP8MD
: 1;
1037 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
1039 #define _CCP4MD 0x02
1040 #define _CCP5MD 0x04
1041 #define _CCP6MD 0x08
1042 #define _CCP7MD 0x10
1043 #define _CCP8MD 0x20
1045 //==============================================================================
1048 //==============================================================================
1051 extern __at(0x0F17) __sfr PMD2
;
1055 unsigned CMP1MD
: 1;
1056 unsigned CMP2MD
: 1;
1057 unsigned CMP3MD
: 1;
1058 unsigned TMR5MD
: 1;
1059 unsigned TMR6MD
: 1;
1061 unsigned TMR8MD
: 1;
1065 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
1067 #define _CMP1MD 0x01
1068 #define _CMP2MD 0x02
1069 #define _CMP3MD 0x04
1070 #define _TMR5MD 0x08
1071 #define _TMR6MD 0x10
1072 #define _TMR8MD 0x40
1074 //==============================================================================
1077 //==============================================================================
1080 extern __at(0x0F18) __sfr PMD1
;
1085 unsigned TMR1MD
: 1;
1086 unsigned TMR2MD
: 1;
1087 unsigned TMR3MD
: 1;
1088 unsigned TMR4MD
: 1;
1089 unsigned RTCCMD
: 1;
1090 unsigned CTMUMD
: 1;
1094 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
1096 #define _TMR1MD 0x02
1097 #define _TMR2MD 0x04
1098 #define _TMR3MD 0x08
1099 #define _TMR4MD 0x10
1100 #define _RTCCMD 0x20
1101 #define _CTMUMD 0x40
1103 //==============================================================================
1106 //==============================================================================
1109 extern __at(0x0F19) __sfr PMD0
;
1114 unsigned SSP1MD
: 1;
1115 unsigned SSP2MD
: 1;
1116 unsigned UART1MD
: 1;
1117 unsigned UART2MD
: 1;
1118 unsigned CCP1MD
: 1;
1119 unsigned CCP2MD
: 1;
1120 unsigned CCP3MD
: 1;
1123 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
1126 #define _SSP1MD 0x02
1127 #define _SSP2MD 0x04
1128 #define _UART1MD 0x08
1129 #define _UART2MD 0x10
1130 #define _CCP1MD 0x20
1131 #define _CCP2MD 0x40
1132 #define _CCP3MD 0x80
1134 //==============================================================================
1137 //==============================================================================
1140 extern __at(0x0F1A) __sfr PSTR3CON
;
1150 unsigned STRSYNC
: 1;
1163 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1165 #define _PSTR3CON_STRA 0x01
1166 #define _PSTR3CON_STRB 0x02
1167 #define _PSTR3CON_STRC 0x04
1168 #define _PSTR3CON_STRD 0x08
1169 #define _PSTR3CON_STRSYNC 0x10
1170 #define _PSTR3CON_CMPL0 0x40
1171 #define _PSTR3CON_CMPL1 0x80
1173 //==============================================================================
1176 //==============================================================================
1179 extern __at(0x0F1B) __sfr PSTR2CON
;
1189 unsigned STRSYNC
: 1;
1202 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
1204 #define _PSTR2CON_STRA 0x01
1205 #define _PSTR2CON_STRB 0x02
1206 #define _PSTR2CON_STRC 0x04
1207 #define _PSTR2CON_STRD 0x08
1208 #define _PSTR2CON_STRSYNC 0x10
1209 #define _PSTR2CON_CMPL0 0x40
1210 #define _PSTR2CON_CMPL1 0x80
1212 //==============================================================================
1214 extern __at(0x0F1C) __sfr TXREG2
;
1215 extern __at(0x0F1D) __sfr RCREG2
;
1216 extern __at(0x0F1E) __sfr SPBRG2
;
1217 extern __at(0x0F1F) __sfr SPBRGH2
;
1219 //==============================================================================
1222 extern __at(0x0F20) __sfr BAUDCON2
;
1233 unsigned ABDOVF
: 1;
1236 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
1238 #define _BAUDCON2_ABDEN 0x01
1239 #define _BAUDCON2_WUE 0x02
1240 #define _BAUDCON2_BRG16 0x08
1241 #define _BAUDCON2_TXCKP 0x10
1242 #define _BAUDCON2_RXDTP 0x20
1243 #define _BAUDCON2_RCIDL 0x40
1244 #define _BAUDCON2_ABDOVF 0x80
1246 //==============================================================================
1249 //==============================================================================
1252 extern __at(0x0F21) __sfr TXSTA2
;
1273 unsigned SENDB2
: 1;
1281 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
1283 #define _TXSTA2_TX9D 0x01
1284 #define _TXSTA2_TX9D2 0x01
1285 #define _TXSTA2_TRMT 0x02
1286 #define _TXSTA2_TRMT2 0x02
1287 #define _TXSTA2_BRGH 0x04
1288 #define _TXSTA2_BRGH2 0x04
1289 #define _TXSTA2_SENDB 0x08
1290 #define _TXSTA2_SENDB2 0x08
1291 #define _TXSTA2_SYNC 0x10
1292 #define _TXSTA2_SYNC2 0x10
1293 #define _TXSTA2_TXEN 0x20
1294 #define _TXSTA2_TXEN2 0x20
1295 #define _TXSTA2_TX9 0x40
1296 #define _TXSTA2_TX92 0x40
1297 #define _TXSTA2_CSRC 0x80
1298 #define _TXSTA2_CSRC2 0x80
1300 //==============================================================================
1303 //==============================================================================
1306 extern __at(0x0F22) __sfr RCSTA2
;
1327 unsigned ADDEN2
: 1;
1335 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
1337 #define _RCSTA2_RX9D 0x01
1338 #define _RCSTA2_RX9D2 0x01
1339 #define _RCSTA2_OERR 0x02
1340 #define _RCSTA2_OERR2 0x02
1341 #define _RCSTA2_FERR 0x04
1342 #define _RCSTA2_FERR2 0x04
1343 #define _RCSTA2_ADDEN 0x08
1344 #define _RCSTA2_ADDEN2 0x08
1345 #define _RCSTA2_CREN 0x10
1346 #define _RCSTA2_CREN2 0x10
1347 #define _RCSTA2_SREN 0x20
1348 #define _RCSTA2_SREN2 0x20
1349 #define _RCSTA2_RX9 0x40
1350 #define _RCSTA2_RX92 0x40
1351 #define _RCSTA2_SPEN 0x80
1352 #define _RCSTA2_SPEN2 0x80
1354 //==============================================================================
1357 //==============================================================================
1360 extern __at(0x0F23) __sfr ANCON2
;
1364 unsigned ANSEL16
: 1;
1365 unsigned ANSEL17
: 1;
1366 unsigned ANSEL18
: 1;
1367 unsigned ANSEL19
: 1;
1374 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
1376 #define _ANSEL16 0x01
1377 #define _ANSEL17 0x02
1378 #define _ANSEL18 0x04
1379 #define _ANSEL19 0x08
1381 //==============================================================================
1384 //==============================================================================
1387 extern __at(0x0F24) __sfr ANCON1
;
1391 unsigned ANSEL8
: 1;
1392 unsigned ANSEL9
: 1;
1393 unsigned ANSEL10
: 1;
1394 unsigned ANSEL11
: 1;
1401 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
1403 #define _ANSEL8 0x01
1404 #define _ANSEL9 0x02
1405 #define _ANSEL10 0x04
1406 #define _ANSEL11 0x08
1408 //==============================================================================
1411 //==============================================================================
1414 extern __at(0x0F25) __sfr ANCON0
;
1418 unsigned ANSEL0
: 1;
1419 unsigned ANSEL1
: 1;
1420 unsigned ANSEL2
: 1;
1421 unsigned ANSEL3
: 1;
1422 unsigned ANSEL4
: 1;
1423 unsigned ANSEL5
: 1;
1424 unsigned ANSEL6
: 1;
1425 unsigned ANSEL7
: 1;
1428 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
1430 #define _ANSEL0 0x01
1431 #define _ANSEL1 0x02
1432 #define _ANSEL2 0x04
1433 #define _ANSEL3 0x08
1434 #define _ANSEL4 0x10
1435 #define _ANSEL5 0x20
1436 #define _ANSEL6 0x40
1437 #define _ANSEL7 0x80
1439 //==============================================================================
1442 //==============================================================================
1445 extern __at(0x0F27) __sfr ODCON3
;
1449 unsigned CTMUDS
: 1;
1459 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
1461 #define _CTMUDS 0x01
1465 //==============================================================================
1468 //==============================================================================
1471 extern __at(0x0F28) __sfr ODCON2
;
1475 unsigned CCP3OD
: 1;
1476 unsigned CCP4OD
: 1;
1477 unsigned CCP5OD
: 1;
1478 unsigned CCP6OD
: 1;
1479 unsigned CCP7OD
: 1;
1480 unsigned CCP8OD
: 1;
1485 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
1487 #define _CCP3OD 0x01
1488 #define _CCP4OD 0x02
1489 #define _CCP5OD 0x04
1490 #define _CCP6OD 0x08
1491 #define _CCP7OD 0x10
1492 #define _CCP8OD 0x20
1494 //==============================================================================
1497 //==============================================================================
1500 extern __at(0x0F29) __sfr ODCON1
;
1504 unsigned SPI2OD
: 1;
1509 unsigned CCP1OD
: 1;
1510 unsigned CCP2OD
: 1;
1511 unsigned SPI1OD
: 1;
1514 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
1516 #define _SPI2OD 0x01
1517 #define _CCP1OD 0x20
1518 #define _CCP2OD 0x40
1519 #define _SPI1OD 0x80
1521 //==============================================================================
1524 //==============================================================================
1527 extern __at(0x0F2A) __sfr REFOCON
;
1533 unsigned RODIV0
: 1;
1534 unsigned RODIV1
: 1;
1535 unsigned RODIV2
: 1;
1536 unsigned RODIV3
: 1;
1538 unsigned ROSSLP
: 1;
1550 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
1552 #define _RODIV0 0x01
1553 #define _RODIV1 0x02
1554 #define _RODIV2 0x04
1555 #define _RODIV3 0x08
1557 #define _ROSSLP 0x20
1560 //==============================================================================
1563 //==============================================================================
1566 extern __at(0x0F2B) __sfr CCPTMRS2
;
1572 unsigned C8TSEL0
: 1;
1573 unsigned C8TSEL1
: 1;
1584 unsigned C8TSEL
: 2;
1589 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
1591 #define _C8TSEL0 0x01
1592 #define _C8TSEL1 0x02
1594 //==============================================================================
1597 //==============================================================================
1600 extern __at(0x0F2C) __sfr CCPTMRS1
;
1606 unsigned C4TSEL0
: 1;
1607 unsigned C4TSEL1
: 1;
1608 unsigned C5TSEL0
: 1;
1610 unsigned C6TSEL0
: 1;
1612 unsigned C7TSEL0
: 1;
1613 unsigned C7TSEL1
: 1;
1618 unsigned C4TSEL
: 2;
1625 unsigned C7TSEL
: 2;
1629 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
1631 #define _C4TSEL0 0x01
1632 #define _C4TSEL1 0x02
1633 #define _C5TSEL0 0x04
1634 #define _C6TSEL0 0x10
1635 #define _C7TSEL0 0x40
1636 #define _C7TSEL1 0x80
1638 //==============================================================================
1641 //==============================================================================
1644 extern __at(0x0F2D) __sfr CCPTMRS0
;
1650 unsigned C1TSEL0
: 1;
1651 unsigned C1TSEL1
: 1;
1652 unsigned C1TSEL2
: 1;
1653 unsigned C2TSEL0
: 1;
1654 unsigned C2TSEL1
: 1;
1655 unsigned C2TSEL2
: 1;
1656 unsigned C3TSEL0
: 1;
1657 unsigned C3TSEL1
: 1;
1662 unsigned C1TSEL
: 3;
1669 unsigned C2TSEL
: 3;
1676 unsigned C3TSEL
: 2;
1680 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
1682 #define _C1TSEL0 0x01
1683 #define _C1TSEL1 0x02
1684 #define _C1TSEL2 0x04
1685 #define _C2TSEL0 0x08
1686 #define _C2TSEL1 0x10
1687 #define _C2TSEL2 0x20
1688 #define _C3TSEL0 0x40
1689 #define _C3TSEL1 0x80
1691 //==============================================================================
1694 //==============================================================================
1697 extern __at(0x0F2E) __sfr CM3CON
;
1706 unsigned EVPOL0
: 1;
1707 unsigned EVPOL1
: 1;
1727 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
1729 #define _CM3CON_CCH0 0x01
1730 #define _CM3CON_CCH1 0x02
1731 #define _CM3CON_CREF 0x04
1732 #define _CM3CON_EVPOL0 0x08
1733 #define _CM3CON_EVPOL1 0x10
1734 #define _CM3CON_CPOL 0x20
1735 #define _CM3CON_COE 0x40
1736 #define _CM3CON_CON 0x80
1738 //==============================================================================
1741 //==============================================================================
1744 extern __at(0x0F2E) __sfr CM3CON1
;
1753 unsigned EVPOL0
: 1;
1754 unsigned EVPOL1
: 1;
1774 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
1776 #define _CM3CON1_CCH0 0x01
1777 #define _CM3CON1_CCH1 0x02
1778 #define _CM3CON1_CREF 0x04
1779 #define _CM3CON1_EVPOL0 0x08
1780 #define _CM3CON1_EVPOL1 0x10
1781 #define _CM3CON1_CPOL 0x20
1782 #define _CM3CON1_COE 0x40
1783 #define _CM3CON1_CON 0x80
1785 //==============================================================================
1788 //==============================================================================
1791 extern __at(0x0F2F) __sfr CM2CON
;
1800 unsigned EVPOL0
: 1;
1801 unsigned EVPOL1
: 1;
1821 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
1823 #define _CM2CON_CCH0 0x01
1824 #define _CM2CON_CCH1 0x02
1825 #define _CM2CON_CREF 0x04
1826 #define _CM2CON_EVPOL0 0x08
1827 #define _CM2CON_EVPOL1 0x10
1828 #define _CM2CON_CPOL 0x20
1829 #define _CM2CON_COE 0x40
1830 #define _CM2CON_CON 0x80
1832 //==============================================================================
1835 //==============================================================================
1838 extern __at(0x0F2F) __sfr CM2CON1
;
1847 unsigned EVPOL0
: 1;
1848 unsigned EVPOL1
: 1;
1868 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
1870 #define _CM2CON1_CCH0 0x01
1871 #define _CM2CON1_CCH1 0x02
1872 #define _CM2CON1_CREF 0x04
1873 #define _CM2CON1_EVPOL0 0x08
1874 #define _CM2CON1_EVPOL1 0x10
1875 #define _CM2CON1_CPOL 0x20
1876 #define _CM2CON1_COE 0x40
1877 #define _CM2CON1_CON 0x80
1879 //==============================================================================
1882 //==============================================================================
1885 extern __at(0x0F36) __sfr T8CON
;
1891 unsigned T8CKPS0
: 1;
1892 unsigned T8CKPS1
: 1;
1893 unsigned TMR8ON
: 1;
1894 unsigned T8OUTPS0
: 1;
1895 unsigned T8OUTPS1
: 1;
1896 unsigned T8OUTPS2
: 1;
1897 unsigned T8OUTPS3
: 1;
1903 unsigned T8CKPS
: 2;
1910 unsigned T8OUTPS
: 4;
1915 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
1917 #define _T8CKPS0 0x01
1918 #define _T8CKPS1 0x02
1919 #define _TMR8ON 0x04
1920 #define _T8OUTPS0 0x08
1921 #define _T8OUTPS1 0x10
1922 #define _T8OUTPS2 0x20
1923 #define _T8OUTPS3 0x40
1925 //==============================================================================
1927 extern __at(0x0F37) __sfr PR8
;
1928 extern __at(0x0F38) __sfr TMR8
;
1930 //==============================================================================
1933 extern __at(0x0F39) __sfr T6CON
;
1939 unsigned T6CKPS0
: 1;
1940 unsigned T6CKPS1
: 1;
1941 unsigned TMR6ON
: 1;
1942 unsigned T6OUTPS0
: 1;
1943 unsigned T6OUTPS1
: 1;
1944 unsigned T6OUTPS2
: 1;
1945 unsigned T6OUTPS3
: 1;
1951 unsigned T6CKPS
: 2;
1958 unsigned T6OUTPS
: 4;
1963 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
1965 #define _T6CKPS0 0x01
1966 #define _T6CKPS1 0x02
1967 #define _TMR6ON 0x04
1968 #define _T6OUTPS0 0x08
1969 #define _T6OUTPS1 0x10
1970 #define _T6OUTPS2 0x20
1971 #define _T6OUTPS3 0x40
1973 //==============================================================================
1975 extern __at(0x0F3A) __sfr PR6
;
1976 extern __at(0x0F3B) __sfr TMR6
;
1978 //==============================================================================
1981 extern __at(0x0F46) __sfr CCP8CON
;
1987 unsigned CCP8M0
: 1;
1988 unsigned CCP8M1
: 1;
1989 unsigned CCP8M2
: 1;
1990 unsigned CCP8M3
: 1;
2023 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
2025 #define _CCP8M0 0x01
2026 #define _CCP8M1 0x02
2027 #define _CCP8M2 0x04
2028 #define _CCP8M3 0x08
2034 //==============================================================================
2036 extern __at(0x0F47) __sfr CCPR8
;
2037 extern __at(0x0F47) __sfr CCPR8L
;
2038 extern __at(0x0F48) __sfr CCPR8H
;
2040 //==============================================================================
2043 extern __at(0x0F49) __sfr CCP3CON
;
2049 unsigned CCP3M0
: 1;
2050 unsigned CCP3M1
: 1;
2051 unsigned CCP3M2
: 1;
2052 unsigned CCP3M3
: 1;
2091 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
2093 #define _CCP3M0 0x01
2094 #define _CCP3M1 0x02
2095 #define _CCP3M2 0x04
2096 #define _CCP3M3 0x08
2104 //==============================================================================
2106 extern __at(0x0F4A) __sfr CCPR3
;
2107 extern __at(0x0F4A) __sfr CCPR3L
;
2108 extern __at(0x0F4B) __sfr CCPR3H
;
2110 //==============================================================================
2113 extern __at(0x0F4C) __sfr ECCP3DEL
;
2126 unsigned P3RSEN
: 1;
2136 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
2145 #define _P3RSEN 0x80
2147 //==============================================================================
2150 //==============================================================================
2153 extern __at(0x0F4C) __sfr PWM3CON
;
2166 unsigned P3RSEN
: 1;
2176 extern __at(0x0F4C) volatile __PWM3CONbits_t PWM3CONbits
;
2178 #define _PWM3CON_P3DC0 0x01
2179 #define _PWM3CON_P3DC1 0x02
2180 #define _PWM3CON_P3DC2 0x04
2181 #define _PWM3CON_P3DC3 0x08
2182 #define _PWM3CON_P3DC4 0x10
2183 #define _PWM3CON_P3DC5 0x20
2184 #define _PWM3CON_P3DC6 0x40
2185 #define _PWM3CON_P3RSEN 0x80
2187 //==============================================================================
2190 //==============================================================================
2193 extern __at(0x0F4D) __sfr ECCP3AS
;
2199 unsigned PSS3BD0
: 1;
2200 unsigned PSS3BD1
: 1;
2201 unsigned PSS3AC0
: 1;
2202 unsigned PSS3AC1
: 1;
2203 unsigned ECCP3AS0
: 1;
2204 unsigned ECCP3AS1
: 1;
2205 unsigned ECCP3AS2
: 1;
2206 unsigned ECCP3ASE
: 1;
2211 unsigned PSS3BD
: 2;
2218 unsigned PSS3AC
: 2;
2225 unsigned ECCP3AS
: 3;
2230 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
2232 #define _PSS3BD0 0x01
2233 #define _PSS3BD1 0x02
2234 #define _PSS3AC0 0x04
2235 #define _PSS3AC1 0x08
2236 #define _ECCP3AS0 0x10
2237 #define _ECCP3AS1 0x20
2238 #define _ECCP3AS2 0x40
2239 #define _ECCP3ASE 0x80
2241 //==============================================================================
2244 //==============================================================================
2247 extern __at(0x0F4E) __sfr CCP2CON
;
2253 unsigned CCP2M0
: 1;
2254 unsigned CCP2M1
: 1;
2255 unsigned CCP2M2
: 1;
2256 unsigned CCP2M3
: 1;
2295 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
2297 #define _CCP2M0 0x01
2298 #define _CCP2M1 0x02
2299 #define _CCP2M2 0x04
2300 #define _CCP2M3 0x08
2308 //==============================================================================
2311 //==============================================================================
2314 extern __at(0x0F4E) __sfr ECCP2CON
;
2320 unsigned CCP2M0
: 1;
2321 unsigned CCP2M1
: 1;
2322 unsigned CCP2M2
: 1;
2323 unsigned CCP2M3
: 1;
2362 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
2364 #define _ECCP2CON_CCP2M0 0x01
2365 #define _ECCP2CON_CCP2M1 0x02
2366 #define _ECCP2CON_CCP2M2 0x04
2367 #define _ECCP2CON_CCP2M3 0x08
2368 #define _ECCP2CON_DC2B0 0x10
2369 #define _ECCP2CON_CCP2Y 0x10
2370 #define _ECCP2CON_DC2B1 0x20
2371 #define _ECCP2CON_CCP2X 0x20
2372 #define _ECCP2CON_P2M0 0x40
2373 #define _ECCP2CON_P2M1 0x80
2375 //==============================================================================
2377 extern __at(0x0F4F) __sfr CCPR2
;
2378 extern __at(0x0F4F) __sfr CCPR2L
;
2379 extern __at(0x0F50) __sfr CCPR2H
;
2381 //==============================================================================
2384 extern __at(0x0F51) __sfr ECCP2DEL
;
2397 unsigned P2RSEN
: 1;
2407 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
2416 #define _P2RSEN 0x80
2418 //==============================================================================
2421 //==============================================================================
2424 extern __at(0x0F51) __sfr PWM2CON
;
2437 unsigned P2RSEN
: 1;
2447 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
2449 #define _PWM2CON_P2DC0 0x01
2450 #define _PWM2CON_P2DC1 0x02
2451 #define _PWM2CON_P2DC2 0x04
2452 #define _PWM2CON_P2DC3 0x08
2453 #define _PWM2CON_P2DC4 0x10
2454 #define _PWM2CON_P2DC5 0x20
2455 #define _PWM2CON_P2DC6 0x40
2456 #define _PWM2CON_P2RSEN 0x80
2458 //==============================================================================
2461 //==============================================================================
2464 extern __at(0x0F52) __sfr ECCP2AS
;
2470 unsigned PSS2BD0
: 1;
2471 unsigned PSS2BD1
: 1;
2472 unsigned PSS2AC0
: 1;
2473 unsigned PSS2AC1
: 1;
2474 unsigned ECCP2AS0
: 1;
2475 unsigned ECCP2AS1
: 1;
2476 unsigned ECCP2AS2
: 1;
2477 unsigned ECCP2ASE
: 1;
2482 unsigned PSS2BD
: 2;
2489 unsigned PSS2AC
: 2;
2496 unsigned ECCP2AS
: 3;
2501 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
2503 #define _PSS2BD0 0x01
2504 #define _PSS2BD1 0x02
2505 #define _PSS2AC0 0x04
2506 #define _PSS2AC1 0x08
2507 #define _ECCP2AS0 0x10
2508 #define _ECCP2AS1 0x20
2509 #define _ECCP2AS2 0x40
2510 #define _ECCP2ASE 0x80
2512 //==============================================================================
2515 //==============================================================================
2518 extern __at(0x0F53) __sfr PADCFG1
;
2525 unsigned RTSECSEL0
: 1;
2526 unsigned RTSECSEL1
: 1;
2537 unsigned RTSECSEL
: 2;
2542 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
2544 #define _RTSECSEL0 0x02
2545 #define _RTSECSEL1 0x04
2549 //==============================================================================
2552 //==============================================================================
2555 extern __at(0x0F54) __sfr CM1CON
;
2564 unsigned EVPOL0
: 1;
2565 unsigned EVPOL1
: 1;
2585 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
2590 #define _EVPOL0 0x08
2591 #define _EVPOL1 0x10
2596 //==============================================================================
2599 //==============================================================================
2602 extern __at(0x0F54) __sfr CM1CON1
;
2611 unsigned EVPOL0
: 1;
2612 unsigned EVPOL1
: 1;
2632 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
2634 #define _CM1CON1_CCH0 0x01
2635 #define _CM1CON1_CCH1 0x02
2636 #define _CM1CON1_CREF 0x04
2637 #define _CM1CON1_EVPOL0 0x08
2638 #define _CM1CON1_EVPOL1 0x10
2639 #define _CM1CON1_CPOL 0x20
2640 #define _CM1CON1_COE 0x40
2641 #define _CM1CON1_CON 0x80
2643 //==============================================================================
2646 //==============================================================================
2649 extern __at(0x0F55) __sfr CTMUICON
;
2657 unsigned ITRIM0
: 1;
2658 unsigned ITRIM1
: 1;
2659 unsigned ITRIM2
: 1;
2660 unsigned ITRIM3
: 1;
2661 unsigned ITRIM4
: 1;
2662 unsigned ITRIM5
: 1;
2678 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
2682 #define _ITRIM0 0x04
2683 #define _ITRIM1 0x08
2684 #define _ITRIM2 0x10
2685 #define _ITRIM3 0x20
2686 #define _ITRIM4 0x40
2687 #define _ITRIM5 0x80
2689 //==============================================================================
2692 //==============================================================================
2695 extern __at(0x0F56) __sfr CTMUCONL
;
2701 unsigned EDG1STAT
: 1;
2702 unsigned EDG2STAT
: 1;
2703 unsigned EDG1SEL0
: 1;
2704 unsigned EDG1SEL1
: 1;
2705 unsigned EDG1POL
: 1;
2706 unsigned EDG2SEL0
: 1;
2707 unsigned EDG2SEL1
: 1;
2708 unsigned EDG2POL
: 1;
2714 unsigned EDG1SEL
: 2;
2721 unsigned EDG2SEL
: 2;
2726 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
2728 #define _EDG1STAT 0x01
2729 #define _EDG2STAT 0x02
2730 #define _EDG1SEL0 0x04
2731 #define _EDG1SEL1 0x08
2732 #define _EDG1POL 0x10
2733 #define _EDG2SEL0 0x20
2734 #define _EDG2SEL1 0x40
2735 #define _EDG2POL 0x80
2737 //==============================================================================
2740 //==============================================================================
2743 extern __at(0x0F57) __sfr CTMUCONH
;
2747 unsigned CTTRIG
: 1;
2748 unsigned IDISSEN
: 1;
2749 unsigned EDGSEQEN
: 1;
2752 unsigned CTMUSIDL
: 1;
2754 unsigned CTMUEN
: 1;
2757 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
2759 #define _CTTRIG 0x01
2760 #define _IDISSEN 0x02
2761 #define _EDGSEQEN 0x04
2764 #define _CTMUSIDL 0x20
2765 #define _CTMUEN 0x80
2767 //==============================================================================
2769 extern __at(0x0F58) __sfr ALRMVAL
;
2770 extern __at(0x0F58) __sfr ALRMVALL
;
2771 extern __at(0x0F59) __sfr ALRMVALH
;
2773 //==============================================================================
2776 extern __at(0x0F5A) __sfr ALRMRPT
;
2790 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
2801 //==============================================================================
2804 //==============================================================================
2807 extern __at(0x0F5B) __sfr ALRMCFG
;
2813 unsigned ALRMPTR0
: 1;
2814 unsigned ALRMPTR1
: 1;
2815 unsigned AMASK0
: 1;
2816 unsigned AMASK1
: 1;
2817 unsigned AMASK2
: 1;
2818 unsigned AMASK3
: 1;
2820 unsigned ALRMEN
: 1;
2825 unsigned ALRMPTR
: 2;
2837 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
2839 #define _ALRMPTR0 0x01
2840 #define _ALRMPTR1 0x02
2841 #define _AMASK0 0x04
2842 #define _AMASK1 0x08
2843 #define _AMASK2 0x10
2844 #define _AMASK3 0x20
2846 #define _ALRMEN 0x80
2848 //==============================================================================
2850 extern __at(0x0F5C) __sfr RTCVAL
;
2851 extern __at(0x0F5C) __sfr RTCVALL
;
2853 //==============================================================================
2856 extern __at(0x0F5D) __sfr RTCVALH
;
2862 unsigned WAITE0
: 1;
2863 unsigned WAITE1
: 1;
2864 unsigned WAITM0
: 1;
2865 unsigned WAITM1
: 1;
2866 unsigned WAITM2
: 1;
2867 unsigned WAITM3
: 1;
2868 unsigned WAITB0
: 1;
2869 unsigned WAITB1
: 1;
2892 extern __at(0x0F5D) volatile __RTCVALHbits_t RTCVALHbits
;
2894 #define _WAITE0 0x01
2895 #define _WAITE1 0x02
2896 #define _WAITM0 0x04
2897 #define _WAITM1 0x08
2898 #define _WAITM2 0x10
2899 #define _WAITM3 0x20
2900 #define _WAITB0 0x40
2901 #define _WAITB1 0x80
2903 //==============================================================================
2906 //==============================================================================
2909 extern __at(0x0F5E) __sfr RTCCAL
;
2923 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
2934 //==============================================================================
2937 //==============================================================================
2940 extern __at(0x0F5F) __sfr RTCCFG
;
2946 unsigned RTCPTR0
: 1;
2947 unsigned RTCPTR1
: 1;
2949 unsigned HALFSEC
: 1;
2950 unsigned RTCSYNC
: 1;
2951 unsigned RTCWREN
: 1;
2958 unsigned RTCPTR
: 2;
2963 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
2965 #define _RTCPTR0 0x01
2966 #define _RTCPTR1 0x02
2968 #define _HALFSEC 0x08
2969 #define _RTCSYNC 0x10
2970 #define _RTCWREN 0x20
2973 //==============================================================================
2976 //==============================================================================
2979 extern __at(0x0F60) __sfr PIE6
;
2983 unsigned CMP1IE
: 1;
2984 unsigned CMP2IE
: 1;
2985 unsigned CMP3IE
: 1;
2993 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
2995 #define _CMP1IE 0x01
2996 #define _CMP2IE 0x02
2997 #define _CMP3IE 0x04
3000 //==============================================================================
3002 extern __at(0x0F61) __sfr EEDATA
;
3003 extern __at(0x0F62) __sfr EEADR
;
3004 extern __at(0x0F63) __sfr EEADRH
;
3006 //==============================================================================
3009 extern __at(0x0F64) __sfr OSCCON2
;
3013 unsigned MFIOSEL
: 1;
3014 unsigned MFIOFS
: 1;
3016 unsigned SOSCGO
: 1;
3019 unsigned SOSCRUN
: 1;
3023 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
3025 #define _MFIOSEL 0x01
3026 #define _MFIOFS 0x02
3027 #define _SOSCGO 0x08
3028 #define _SOSCRUN 0x40
3030 //==============================================================================
3033 //==============================================================================
3036 extern __at(0x0F65) __sfr BAUDCON
;
3047 unsigned ABDOVF
: 1;
3050 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
3058 #define _ABDOVF 0x80
3060 //==============================================================================
3063 //==============================================================================
3066 extern __at(0x0F65) __sfr BAUDCON1
;
3077 unsigned ABDOVF
: 1;
3080 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
3082 #define _BAUDCON1_ABDEN 0x01
3083 #define _BAUDCON1_WUE 0x02
3084 #define _BAUDCON1_BRG16 0x08
3085 #define _BAUDCON1_TXCKP 0x10
3086 #define _BAUDCON1_RXDTP 0x20
3087 #define _BAUDCON1_RCIDL 0x40
3088 #define _BAUDCON1_ABDOVF 0x80
3090 //==============================================================================
3093 //==============================================================================
3096 extern __at(0x0F65) __sfr BAUDCTL
;
3107 unsigned ABDOVF
: 1;
3110 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
3112 #define _BAUDCTL_ABDEN 0x01
3113 #define _BAUDCTL_WUE 0x02
3114 #define _BAUDCTL_BRG16 0x08
3115 #define _BAUDCTL_TXCKP 0x10
3116 #define _BAUDCTL_RXDTP 0x20
3117 #define _BAUDCTL_RCIDL 0x40
3118 #define _BAUDCTL_ABDOVF 0x80
3120 //==============================================================================
3123 //==============================================================================
3126 extern __at(0x0F66) __sfr LCDDATA0
;
3140 extern __at(0x0F66) volatile __LCDDATA0bits_t LCDDATA0bits
;
3151 //==============================================================================
3154 //==============================================================================
3157 extern __at(0x0F67) __sfr LCDDATA1
;
3171 extern __at(0x0F67) volatile __LCDDATA1bits_t LCDDATA1bits
;
3182 //==============================================================================
3185 //==============================================================================
3188 extern __at(0x0F68) __sfr LCDDATA2
;
3202 extern __at(0x0F68) volatile __LCDDATA2bits_t LCDDATA2bits
;
3213 //==============================================================================
3216 //==============================================================================
3219 extern __at(0x0F69) __sfr LCDDATA3
;
3233 extern __at(0x0F69) volatile __LCDDATA3bits_t LCDDATA3bits
;
3244 //==============================================================================
3247 //==============================================================================
3250 extern __at(0x0F6A) __sfr LCDDATA4
;
3264 extern __at(0x0F6A) volatile __LCDDATA4bits_t LCDDATA4bits
;
3268 //==============================================================================
3271 //==============================================================================
3274 extern __at(0x0F6C) __sfr LCDDATA6
;
3288 extern __at(0x0F6C) volatile __LCDDATA6bits_t LCDDATA6bits
;
3299 //==============================================================================
3302 //==============================================================================
3305 extern __at(0x0F6D) __sfr LCDDATA7
;
3319 extern __at(0x0F6D) volatile __LCDDATA7bits_t LCDDATA7bits
;
3330 //==============================================================================
3333 //==============================================================================
3336 extern __at(0x0F6E) __sfr LCDDATA8
;
3350 extern __at(0x0F6E) volatile __LCDDATA8bits_t LCDDATA8bits
;
3361 //==============================================================================
3364 //==============================================================================
3367 extern __at(0x0F6F) __sfr LCDDATA9
;
3381 extern __at(0x0F6F) volatile __LCDDATA9bits_t LCDDATA9bits
;
3392 //==============================================================================
3395 //==============================================================================
3398 extern __at(0x0F70) __sfr LCDDATA10
;
3410 } __LCDDATA10bits_t
;
3412 extern __at(0x0F70) volatile __LCDDATA10bits_t LCDDATA10bits
;
3416 //==============================================================================
3419 //==============================================================================
3422 extern __at(0x0F72) __sfr LCDDATA12
;
3434 } __LCDDATA12bits_t
;
3436 extern __at(0x0F72) volatile __LCDDATA12bits_t LCDDATA12bits
;
3447 //==============================================================================
3450 //==============================================================================
3453 extern __at(0x0F73) __sfr LCDDATA13
;
3465 } __LCDDATA13bits_t
;
3467 extern __at(0x0F73) volatile __LCDDATA13bits_t LCDDATA13bits
;
3478 //==============================================================================
3481 //==============================================================================
3484 extern __at(0x0F74) __sfr LCDDATA14
;
3496 } __LCDDATA14bits_t
;
3498 extern __at(0x0F74) volatile __LCDDATA14bits_t LCDDATA14bits
;
3509 //==============================================================================
3512 //==============================================================================
3515 extern __at(0x0F75) __sfr LCDDATA15
;
3527 } __LCDDATA15bits_t
;
3529 extern __at(0x0F75) volatile __LCDDATA15bits_t LCDDATA15bits
;
3540 //==============================================================================
3543 //==============================================================================
3546 extern __at(0x0F76) __sfr LCDDATA16
;
3558 } __LCDDATA16bits_t
;
3560 extern __at(0x0F76) volatile __LCDDATA16bits_t LCDDATA16bits
;
3564 //==============================================================================
3567 //==============================================================================
3570 extern __at(0x0F78) __sfr LCDDATA18
;
3582 } __LCDDATA18bits_t
;
3584 extern __at(0x0F78) volatile __LCDDATA18bits_t LCDDATA18bits
;
3595 //==============================================================================
3598 //==============================================================================
3601 extern __at(0x0F79) __sfr LCDDATA19
;
3613 } __LCDDATA19bits_t
;
3615 extern __at(0x0F79) volatile __LCDDATA19bits_t LCDDATA19bits
;
3626 //==============================================================================
3629 //==============================================================================
3632 extern __at(0x0F7A) __sfr LCDDATA20
;
3644 } __LCDDATA20bits_t
;
3646 extern __at(0x0F7A) volatile __LCDDATA20bits_t LCDDATA20bits
;
3657 //==============================================================================
3660 //==============================================================================
3663 extern __at(0x0F7B) __sfr LCDDATA21
;
3675 } __LCDDATA21bits_t
;
3677 extern __at(0x0F7B) volatile __LCDDATA21bits_t LCDDATA21bits
;
3688 //==============================================================================
3691 //==============================================================================
3694 extern __at(0x0F7C) __sfr LCDDATA22
;
3706 } __LCDDATA22bits_t
;
3708 extern __at(0x0F7C) volatile __LCDDATA22bits_t LCDDATA22bits
;
3712 //==============================================================================
3714 extern __at(0x0F7E) __sfr EECON2
;
3716 //==============================================================================
3719 extern __at(0x0F7F) __sfr EECON1
;
3733 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
3743 //==============================================================================
3746 //==============================================================================
3749 extern __at(0x0F80) __sfr PORTA
;
3779 unsigned ULPWUIN
: 1;
3781 unsigned VREF_MINUS
: 1;
3782 unsigned VREF_PLUS
: 1;
3826 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
3830 #define _ULPWUIN 0x01
3836 #define _VREF_MINUS 0x04
3839 #define _VREF_PLUS 0x08
3856 //==============================================================================
3859 //==============================================================================
3862 extern __at(0x0F81) __sfr PORTB
;
3919 unsigned CCP2_PA2
: 1;
3951 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3968 #define _CCP2_PA2 0x08
3985 //==============================================================================
3988 //==============================================================================
3991 extern __at(0x0F82) __sfr PORTC
;
4056 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
4090 //==============================================================================
4093 //==============================================================================
4096 extern __at(0x0F83) __sfr PORTD
;
4173 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
4217 //==============================================================================
4220 //==============================================================================
4223 extern __at(0x0F84) __sfr PORTE
;
4277 unsigned LCDBIAS1
: 1;
4278 unsigned LCDBIAS2
: 1;
4291 unsigned LCDBIAS3
: 1;
4307 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
4309 #define _PORTE_RE0 0x01
4310 #define _PORTE_AD8 0x01
4311 #define _PORTE_PD2 0x01
4312 #define _PORTE_RD 0x01
4313 #define _PORTE_LCDBIAS1 0x01
4314 #define _PORTE_RE1 0x02
4315 #define _PORTE_AD9 0x02
4316 #define _PORTE_PC2 0x02
4317 #define _PORTE_WR 0x02
4318 #define _PORTE_LCDBIAS2 0x02
4319 #define _PORTE_RE2 0x04
4320 #define _PORTE_AD10 0x04
4321 #define _PORTE_PB2 0x04
4322 #define _PORTE_CCP10 0x04
4323 #define _PORTE_CS 0x04
4324 #define _PORTE_LCDBIAS3 0x04
4325 #define _PORTE_RE3 0x08
4326 #define _PORTE_AD11 0x08
4327 #define _PORTE_PC3 0x08
4328 #define _PORTE_CCP9 0x08
4329 #define _PORTE_COM0 0x08
4330 #define _PORTE_RE4 0x10
4331 #define _PORTE_AD12 0x10
4332 #define _PORTE_PB3 0x10
4333 #define _PORTE_CCP8 0x10
4334 #define _PORTE_COM1 0x10
4335 #define _PORTE_REFO 0x10
4336 #define _PORTE_RE5 0x20
4337 #define _PORTE_AD13 0x20
4338 #define _PORTE_PC1 0x20
4339 #define _PORTE_CCP7 0x20
4340 #define _PORTE_COM2 0x20
4341 #define _PORTE_RE6 0x40
4342 #define _PORTE_AD14 0x40
4343 #define _PORTE_PB1 0x40
4344 #define _PORTE_CCP6 0x40
4345 #define _PORTE_COM3 0x40
4346 #define _PORTE_RE7 0x80
4347 #define _PORTE_AD15 0x80
4348 #define _PORTE_PA2 0x80
4349 #define _PORTE_CCP2 0x80
4350 #define _PORTE_SEG31 0x80
4352 //==============================================================================
4355 //==============================================================================
4358 extern __at(0x0F85) __sfr PORTF
;
4423 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
4425 #define _PORTF_RF1 0x02
4426 #define _PORTF_AN6 0x02
4427 #define _PORTF_SEG19 0x02
4428 #define _PORTF_C2OUT 0x02
4429 #define _PORTF_CTDIN 0x02
4430 #define _PORTF_RF2 0x04
4431 #define _PORTF_AN7 0x04
4432 #define _PORTF_SEG20 0x04
4433 #define _PORTF_C1OUT 0x04
4434 #define _PORTF_RF3 0x08
4435 #define _PORTF_AN8 0x08
4436 #define _PORTF_SEG21 0x08
4437 #define _PORTF_C2INB 0x08
4438 #define _PORTF_CTMUI 0x08
4439 #define _PORTF_RF4 0x10
4440 #define _PORTF_AN9 0x10
4441 #define _PORTF_SEG22 0x10
4442 #define _PORTF_C2INA 0x10
4443 #define _PORTF_RF5 0x20
4444 #define _PORTF_AN10 0x20
4445 #define _PORTF_SEG23 0x20
4446 #define _PORTF_C1INB 0x20
4447 #define _PORTF_CVREF 0x20
4448 #define _PORTF_RF6 0x40
4449 #define _PORTF_AN11 0x40
4450 #define _PORTF_SEG24 0x40
4451 #define _PORTF_C1INA 0x40
4452 #define _PORTF_RF7 0x80
4453 #define _PORTF_AN5 0x80
4454 #define _PORTF_SEG25 0x80
4455 #define _PORTF_SS1 0x80
4457 //==============================================================================
4460 //==============================================================================
4463 extern __at(0x0F86) __sfr PORTG
;
4582 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
4584 #define _PORTG_RG0 0x01
4585 #define _PORTG_CCP3 0x01
4586 #define _PORTG_PA3 0x01
4587 #define _PORTG_RG1 0x02
4588 #define _PORTG_C3OUT 0x02
4589 #define _PORTG_TX2 0x02
4590 #define _PORTG_AN19 0x02
4591 #define _PORTG_CK2 0x02
4592 #define _PORTG_RG2 0x04
4593 #define _PORTG_C3INA 0x04
4594 #define _PORTG_RX2 0x04
4595 #define _PORTG_AN18 0x04
4596 #define _PORTG_DT2 0x04
4597 #define _PORTG_RG3 0x08
4598 #define _PORTG_C3INB 0x08
4599 #define _PORTG_PD3 0x08
4600 #define _PORTG_AN17 0x08
4601 #define _PORTG_CCP4 0x08
4602 #define _PORTG_RG4 0x10
4603 #define _PORTG_C3INC 0x10
4604 #define _PORTG_PD1 0x10
4605 #define _PORTG_AN16 0x10
4606 #define _PORTG_CCP5 0x10
4607 #define _PORTG_SEG26 0x10
4608 #define _PORTG_T7CKI 0x10
4609 #define _PORTG_T5G 0x10
4610 #define _PORTG_RTCC 0x10
4611 #define _PORTG_RG5 0x20
4613 //==============================================================================
4616 //==============================================================================
4619 extern __at(0x0F89) __sfr LATA
;
4633 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
4644 //==============================================================================
4647 //==============================================================================
4650 extern __at(0x0F8A) __sfr LATB
;
4664 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
4675 //==============================================================================
4678 //==============================================================================
4681 extern __at(0x0F8B) __sfr LATC
;
4695 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
4706 //==============================================================================
4709 //==============================================================================
4712 extern __at(0x0F8C) __sfr LATD
;
4726 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
4737 //==============================================================================
4740 //==============================================================================
4743 extern __at(0x0F8D) __sfr LATE
;
4757 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
4768 //==============================================================================
4771 //==============================================================================
4774 extern __at(0x0F8E) __sfr LATF
;
4788 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
4798 //==============================================================================
4801 //==============================================================================
4804 extern __at(0x0F8F) __sfr LATG
;
4827 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
4835 //==============================================================================
4838 //==============================================================================
4841 extern __at(0x0F92) __sfr TRISA
;
4845 unsigned TRISA0
: 1;
4846 unsigned TRISA1
: 1;
4847 unsigned TRISA2
: 1;
4848 unsigned TRISA3
: 1;
4849 unsigned TRISA4
: 1;
4850 unsigned TRISA5
: 1;
4851 unsigned TRISA6
: 1;
4852 unsigned TRISA7
: 1;
4855 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
4857 #define _TRISA0 0x01
4858 #define _TRISA1 0x02
4859 #define _TRISA2 0x04
4860 #define _TRISA3 0x08
4861 #define _TRISA4 0x10
4862 #define _TRISA5 0x20
4863 #define _TRISA6 0x40
4864 #define _TRISA7 0x80
4866 //==============================================================================
4869 //==============================================================================
4872 extern __at(0x0F93) __sfr TRISB
;
4876 unsigned TRISB0
: 1;
4877 unsigned TRISB1
: 1;
4878 unsigned TRISB2
: 1;
4879 unsigned TRISB3
: 1;
4880 unsigned TRISB4
: 1;
4881 unsigned TRISB5
: 1;
4882 unsigned TRISB6
: 1;
4883 unsigned TRISB7
: 1;
4886 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4888 #define _TRISB0 0x01
4889 #define _TRISB1 0x02
4890 #define _TRISB2 0x04
4891 #define _TRISB3 0x08
4892 #define _TRISB4 0x10
4893 #define _TRISB5 0x20
4894 #define _TRISB6 0x40
4895 #define _TRISB7 0x80
4897 //==============================================================================
4900 //==============================================================================
4903 extern __at(0x0F94) __sfr TRISC
;
4907 unsigned TRISC0
: 1;
4908 unsigned TRISC1
: 1;
4909 unsigned TRISC2
: 1;
4910 unsigned TRISC3
: 1;
4911 unsigned TRISC4
: 1;
4912 unsigned TRISC5
: 1;
4913 unsigned TRISC6
: 1;
4914 unsigned TRISC7
: 1;
4917 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4919 #define _TRISC0 0x01
4920 #define _TRISC1 0x02
4921 #define _TRISC2 0x04
4922 #define _TRISC3 0x08
4923 #define _TRISC4 0x10
4924 #define _TRISC5 0x20
4925 #define _TRISC6 0x40
4926 #define _TRISC7 0x80
4928 //==============================================================================
4931 //==============================================================================
4934 extern __at(0x0F95) __sfr TRISD
;
4938 unsigned TRISD0
: 1;
4939 unsigned TRISD1
: 1;
4940 unsigned TRISD2
: 1;
4941 unsigned TRISD3
: 1;
4942 unsigned TRISD4
: 1;
4943 unsigned TRISD5
: 1;
4944 unsigned TRISD6
: 1;
4945 unsigned TRISD7
: 1;
4948 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
4950 #define _TRISD0 0x01
4951 #define _TRISD1 0x02
4952 #define _TRISD2 0x04
4953 #define _TRISD3 0x08
4954 #define _TRISD4 0x10
4955 #define _TRISD5 0x20
4956 #define _TRISD6 0x40
4957 #define _TRISD7 0x80
4959 //==============================================================================
4962 //==============================================================================
4965 extern __at(0x0F96) __sfr TRISE
;
4969 unsigned TRISE0
: 1;
4970 unsigned TRISE1
: 1;
4971 unsigned TRISE2
: 1;
4972 unsigned TRISE3
: 1;
4973 unsigned TRISE4
: 1;
4974 unsigned TRISE5
: 1;
4975 unsigned TRISE6
: 1;
4976 unsigned TRISE7
: 1;
4979 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
4981 #define _TRISE0 0x01
4982 #define _TRISE1 0x02
4983 #define _TRISE2 0x04
4984 #define _TRISE3 0x08
4985 #define _TRISE4 0x10
4986 #define _TRISE5 0x20
4987 #define _TRISE6 0x40
4988 #define _TRISE7 0x80
4990 //==============================================================================
4993 //==============================================================================
4996 extern __at(0x0F97) __sfr TRISF
;
5001 unsigned TRISF1
: 1;
5002 unsigned TRISF2
: 1;
5003 unsigned TRISF3
: 1;
5004 unsigned TRISF4
: 1;
5005 unsigned TRISF5
: 1;
5006 unsigned TRISF6
: 1;
5007 unsigned TRISF7
: 1;
5010 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
5012 #define _TRISF1 0x02
5013 #define _TRISF2 0x04
5014 #define _TRISF3 0x08
5015 #define _TRISF4 0x10
5016 #define _TRISF5 0x20
5017 #define _TRISF6 0x40
5018 #define _TRISF7 0x80
5020 //==============================================================================
5023 //==============================================================================
5026 extern __at(0x0F98) __sfr TRISG
;
5032 unsigned TRISG0
: 1;
5033 unsigned TRISG1
: 1;
5034 unsigned TRISG2
: 1;
5035 unsigned TRISG3
: 1;
5036 unsigned TRISG4
: 1;
5049 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
5051 #define _TRISG0 0x01
5052 #define _TRISG1 0x02
5053 #define _TRISG2 0x04
5054 #define _TRISG3 0x08
5055 #define _TRISG4 0x10
5057 //==============================================================================
5060 //==============================================================================
5063 extern __at(0x0F9B) __sfr OSCTUNE
;
5076 unsigned INTSRC
: 1;
5086 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
5095 #define _INTSRC 0x80
5097 //==============================================================================
5100 //==============================================================================
5103 extern __at(0x0F9C) __sfr PSTR1CON
;
5113 unsigned STRSYNC
: 1;
5126 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
5132 #define _STRSYNC 0x10
5136 //==============================================================================
5139 //==============================================================================
5142 extern __at(0x0F9D) __sfr PIE1
;
5148 unsigned TMR1IE
: 1;
5149 unsigned TMR2IE
: 1;
5150 unsigned TMR1GIE
: 1;
5151 unsigned SSP1IE
: 1;
5171 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
5173 #define _TMR1IE 0x01
5174 #define _TMR2IE 0x02
5175 #define _TMR1GIE 0x04
5176 #define _SSP1IE 0x08
5184 //==============================================================================
5187 //==============================================================================
5190 extern __at(0x0F9E) __sfr PIR1
;
5196 unsigned TMR1IF
: 1;
5197 unsigned TMR2IF
: 1;
5198 unsigned TMR1GIF
: 1;
5199 unsigned SSP1IF
: 1;
5219 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
5221 #define _TMR1IF 0x01
5222 #define _TMR2IF 0x02
5223 #define _TMR1GIF 0x04
5224 #define _SSP1IF 0x08
5232 //==============================================================================
5235 //==============================================================================
5238 extern __at(0x0F9F) __sfr IPR1
;
5244 unsigned TMR1IP
: 1;
5245 unsigned TMR2IP
: 1;
5246 unsigned TMR1GIP
: 1;
5247 unsigned SSP1IP
: 1;
5267 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
5269 #define _TMR1IP 0x01
5270 #define _TMR2IP 0x02
5271 #define _TMR1GIP 0x04
5272 #define _SSP1IP 0x08
5280 //==============================================================================
5283 //==============================================================================
5286 extern __at(0x0FA0) __sfr PIE2
;
5292 unsigned TMR3GIE
: 1;
5293 unsigned TMR3IE
: 1;
5294 unsigned HLVDIE
: 1;
5295 unsigned BCL1IE
: 1;
5296 unsigned BCL2IE
: 1;
5297 unsigned SSP2IE
: 1;
5299 unsigned OSCFIE
: 1;
5315 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
5317 #define _TMR3GIE 0x01
5318 #define _TMR3IE 0x02
5319 #define _HLVDIE 0x04
5321 #define _BCL1IE 0x08
5323 #define _BCL2IE 0x10
5324 #define _SSP2IE 0x20
5325 #define _OSCFIE 0x80
5327 //==============================================================================
5330 //==============================================================================
5333 extern __at(0x0FA1) __sfr PIR2
;
5339 unsigned TMR3GIF
: 1;
5340 unsigned TMR3IF
: 1;
5341 unsigned HLVDIF
: 1;
5342 unsigned BCL1IF
: 1;
5343 unsigned BCL2IF
: 1;
5344 unsigned SSP2IF
: 1;
5346 unsigned OSCFIF
: 1;
5362 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
5364 #define _TMR3GIF 0x01
5365 #define _TMR3IF 0x02
5366 #define _HLVDIF 0x04
5368 #define _BCL1IF 0x08
5370 #define _BCL2IF 0x10
5371 #define _SSP2IF 0x20
5372 #define _OSCFIF 0x80
5374 //==============================================================================
5377 //==============================================================================
5380 extern __at(0x0FA2) __sfr IPR2
;
5386 unsigned TMR3GIP
: 1;
5387 unsigned TMR3IP
: 1;
5388 unsigned HLVDIP
: 1;
5389 unsigned BCL1IP
: 1;
5390 unsigned BCL2IP
: 1;
5391 unsigned SSP2IP
: 1;
5393 unsigned OSCFIP
: 1;
5409 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
5411 #define _TMR3GIP 0x01
5412 #define _TMR3IP 0x02
5413 #define _HLVDIP 0x04
5415 #define _BCL1IP 0x08
5417 #define _BCL2IP 0x10
5418 #define _SSP2IP 0x20
5419 #define _OSCFIP 0x80
5421 //==============================================================================
5424 //==============================================================================
5427 extern __at(0x0FA3) __sfr PIE3
;
5431 unsigned RTCCIE
: 1;
5432 unsigned CCP1IE
: 1;
5433 unsigned CCP2IE
: 1;
5434 unsigned CTMUIE
: 1;
5438 unsigned TMR5GIE
: 1;
5441 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
5443 #define _RTCCIE 0x01
5444 #define _CCP1IE 0x02
5445 #define _CCP2IE 0x04
5446 #define _CTMUIE 0x08
5450 #define _TMR5GIE 0x80
5452 //==============================================================================
5455 //==============================================================================
5458 extern __at(0x0FA4) __sfr PIR3
;
5462 unsigned RTCCIF
: 1;
5463 unsigned CCP1IF
: 1;
5464 unsigned CCP2IF
: 1;
5465 unsigned CTMUIF
: 1;
5469 unsigned TMR5GIF
: 1;
5472 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
5474 #define _RTCCIF 0x01
5475 #define _CCP1IF 0x02
5476 #define _CCP2IF 0x04
5477 #define _CTMUIF 0x08
5481 #define _TMR5GIF 0x80
5483 //==============================================================================
5486 //==============================================================================
5489 extern __at(0x0FA5) __sfr IPR3
;
5493 unsigned RTCCIP
: 1;
5494 unsigned CCP1IP
: 1;
5495 unsigned CCP2IP
: 1;
5496 unsigned CTMUIP
: 1;
5500 unsigned TMR5GIP
: 1;
5503 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
5505 #define _RTCCIP 0x01
5506 #define _CCP1IP 0x02
5507 #define _CCP2IP 0x04
5508 #define _CTMUIP 0x08
5512 #define _TMR5GIP 0x80
5514 //==============================================================================
5517 //==============================================================================
5520 extern __at(0x0FA6) __sfr PIR6
;
5524 unsigned CMP1IF
: 1;
5525 unsigned CMP2IF
: 1;
5526 unsigned CMP3IF
: 1;
5534 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
5536 #define _CMP1IF 0x01
5537 #define _CMP2IF 0x02
5538 #define _CMP3IF 0x04
5541 //==============================================================================
5544 //==============================================================================
5547 extern __at(0x0FA8) __sfr HLVDCON
;
5553 unsigned HLVDL0
: 1;
5554 unsigned HLVDL1
: 1;
5555 unsigned HLVDL2
: 1;
5556 unsigned HLVDL3
: 1;
5557 unsigned HLVDEN
: 1;
5560 unsigned VDIRMAG
: 1;
5570 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
5572 #define _HLVDL0 0x01
5573 #define _HLVDL1 0x02
5574 #define _HLVDL2 0x04
5575 #define _HLVDL3 0x08
5576 #define _HLVDEN 0x10
5579 #define _VDIRMAG 0x80
5581 //==============================================================================
5584 //==============================================================================
5587 extern __at(0x0FA9) __sfr IPR6
;
5591 unsigned CMP1IP
: 1;
5592 unsigned CMP2IP
: 1;
5593 unsigned CMP3IP
: 1;
5601 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
5603 #define _CMP1IP 0x01
5604 #define _CMP2IP 0x02
5605 #define _CMP3IP 0x04
5608 //==============================================================================
5611 //==============================================================================
5614 extern __at(0x0FAA) __sfr T1GCON
;
5620 unsigned T1GSS0
: 1;
5621 unsigned T1GSS1
: 1;
5622 unsigned T1GVAL
: 1;
5623 unsigned T1GGO_NOT_T1DONE
: 1;
5624 unsigned T1GSPM
: 1;
5626 unsigned T1GPOL
: 1;
5627 unsigned TMR1GE
: 1;
5647 unsigned NOT_T1DONE
: 1;
5661 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
5663 #define _T1GSS0 0x01
5664 #define _T1GSS1 0x02
5665 #define _T1GVAL 0x04
5666 #define _T1GGO_NOT_T1DONE 0x08
5668 #define _NOT_T1DONE 0x08
5669 #define _T1GSPM 0x10
5671 #define _T1GPOL 0x40
5672 #define _TMR1GE 0x80
5674 //==============================================================================
5677 //==============================================================================
5680 extern __at(0x0FAB) __sfr RCSTA
;
5713 unsigned ADDEN1
: 1;
5716 unsigned NOT_RC8
: 1;
5745 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
5756 #define _ADDEN1 0x08
5763 #define _NOT_RC8 0x40
5769 //==============================================================================
5772 //==============================================================================
5775 extern __at(0x0FAB) __sfr RCSTA1
;
5808 unsigned ADDEN1
: 1;
5811 unsigned NOT_RC8
: 1;
5840 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
5842 #define _RCSTA1_RX9D 0x01
5843 #define _RCSTA1_RCD8 0x01
5844 #define _RCSTA1_RX9D1 0x01
5845 #define _RCSTA1_OERR 0x02
5846 #define _RCSTA1_OERR1 0x02
5847 #define _RCSTA1_FERR 0x04
5848 #define _RCSTA1_FERR1 0x04
5849 #define _RCSTA1_ADDEN 0x08
5850 #define _RCSTA1_ADEN 0x08
5851 #define _RCSTA1_ADDEN1 0x08
5852 #define _RCSTA1_CREN 0x10
5853 #define _RCSTA1_CREN1 0x10
5854 #define _RCSTA1_SREN 0x20
5855 #define _RCSTA1_SREN1 0x20
5856 #define _RCSTA1_RX9 0x40
5857 #define _RCSTA1_RC9 0x40
5858 #define _RCSTA1_NOT_RC8 0x40
5859 #define _RCSTA1_RC8_9 0x40
5860 #define _RCSTA1_RX91 0x40
5861 #define _RCSTA1_SPEN 0x80
5862 #define _RCSTA1_SPEN1 0x80
5864 //==============================================================================
5867 //==============================================================================
5870 extern __at(0x0FAC) __sfr TXSTA
;
5891 unsigned SENDB1
: 1;
5906 unsigned NOT_TX8
: 1;
5923 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
5933 #define _SENDB1 0x08
5940 #define _NOT_TX8 0x40
5945 //==============================================================================
5948 //==============================================================================
5951 extern __at(0x0FAC) __sfr TXSTA1
;
5972 unsigned SENDB1
: 1;
5987 unsigned NOT_TX8
: 1;
6004 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
6006 #define _TXSTA1_TX9D 0x01
6007 #define _TXSTA1_TXD8 0x01
6008 #define _TXSTA1_TX9D1 0x01
6009 #define _TXSTA1_TRMT 0x02
6010 #define _TXSTA1_TRMT1 0x02
6011 #define _TXSTA1_BRGH 0x04
6012 #define _TXSTA1_BRGH1 0x04
6013 #define _TXSTA1_SENDB 0x08
6014 #define _TXSTA1_SENDB1 0x08
6015 #define _TXSTA1_SYNC 0x10
6016 #define _TXSTA1_SYNC1 0x10
6017 #define _TXSTA1_TXEN 0x20
6018 #define _TXSTA1_TXEN1 0x20
6019 #define _TXSTA1_TX9 0x40
6020 #define _TXSTA1_TX8_9 0x40
6021 #define _TXSTA1_NOT_TX8 0x40
6022 #define _TXSTA1_TX91 0x40
6023 #define _TXSTA1_CSRC 0x80
6024 #define _TXSTA1_CSRC1 0x80
6026 //==============================================================================
6028 extern __at(0x0FAD) __sfr TXREG
;
6029 extern __at(0x0FAD) __sfr TXREG1
;
6030 extern __at(0x0FAE) __sfr RCREG
;
6031 extern __at(0x0FAE) __sfr RCREG1
;
6032 extern __at(0x0FAF) __sfr SPBRG
;
6033 extern __at(0x0FAF) __sfr SPBRG1
;
6035 //==============================================================================
6038 extern __at(0x0FB0) __sfr T3GCON
;
6044 unsigned T3GSS0
: 1;
6045 unsigned T3GSS1
: 1;
6046 unsigned T3GVAL
: 1;
6047 unsigned T3GGO_NOT_T3DONE
: 1;
6048 unsigned T3GSPM
: 1;
6050 unsigned T3GPOL
: 1;
6051 unsigned TMR3GE
: 1;
6071 unsigned NOT_T3DONE
: 1;
6085 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
6087 #define _T3GSS0 0x01
6088 #define _T3GSS1 0x02
6089 #define _T3GVAL 0x04
6090 #define _T3GGO_NOT_T3DONE 0x08
6092 #define _NOT_T3DONE 0x08
6093 #define _T3GSPM 0x10
6095 #define _T3GPOL 0x40
6096 #define _TMR3GE 0x80
6098 //==============================================================================
6101 //==============================================================================
6104 extern __at(0x0FB1) __sfr T3CON
;
6110 unsigned TMR3ON
: 1;
6112 unsigned NOT_T3SYNC
: 1;
6113 unsigned SOSCEN
: 1;
6114 unsigned T3CKPS0
: 1;
6115 unsigned T3CKPS1
: 1;
6116 unsigned TMR3CS0
: 1;
6117 unsigned TMR3CS1
: 1;
6123 unsigned T3CKPS
: 2;
6130 unsigned TMR3CS
: 2;
6134 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
6136 #define _T3CON_TMR3ON 0x01
6137 #define _T3CON_RD16 0x02
6138 #define _T3CON_NOT_T3SYNC 0x04
6139 #define _T3CON_SOSCEN 0x08
6140 #define _T3CON_T3CKPS0 0x10
6141 #define _T3CON_T3CKPS1 0x20
6142 #define _T3CON_TMR3CS0 0x40
6143 #define _T3CON_TMR3CS1 0x80
6145 //==============================================================================
6147 extern __at(0x0FB2) __sfr TMR3
;
6148 extern __at(0x0FB2) __sfr TMR3L
;
6149 extern __at(0x0FB3) __sfr TMR3H
;
6151 //==============================================================================
6154 extern __at(0x0FB4) __sfr CMSTAT
;
6165 unsigned CMP1OUT
: 1;
6166 unsigned CMP2OUT
: 1;
6167 unsigned CMP3OUT
: 1;
6183 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
6185 #define _CMP1OUT 0x20
6187 #define _CMP2OUT 0x40
6189 #define _CMP3OUT 0x80
6192 //==============================================================================
6195 //==============================================================================
6198 extern __at(0x0FB4) __sfr CMSTATUS
;
6209 unsigned CMP1OUT
: 1;
6210 unsigned CMP2OUT
: 1;
6211 unsigned CMP3OUT
: 1;
6227 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
6229 #define _CMSTATUS_CMP1OUT 0x20
6230 #define _CMSTATUS_C1OUT 0x20
6231 #define _CMSTATUS_CMP2OUT 0x40
6232 #define _CMSTATUS_C2OUT 0x40
6233 #define _CMSTATUS_CMP3OUT 0x80
6234 #define _CMSTATUS_C3OUT 0x80
6236 //==============================================================================
6239 //==============================================================================
6242 extern __at(0x0FB5) __sfr CVRCON
;
6265 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
6276 //==============================================================================
6279 //==============================================================================
6282 extern __at(0x0FB6) __sfr PIE4
;
6286 unsigned CCP3IE
: 1;
6287 unsigned CCP4IE
: 1;
6288 unsigned CCP5IE
: 1;
6289 unsigned CCP6IE
: 1;
6290 unsigned CCP7IE
: 1;
6291 unsigned CCP8IE
: 1;
6296 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
6298 #define _CCP3IE 0x01
6299 #define _CCP4IE 0x02
6300 #define _CCP5IE 0x04
6301 #define _CCP6IE 0x08
6302 #define _CCP7IE 0x10
6303 #define _CCP8IE 0x20
6305 //==============================================================================
6308 //==============================================================================
6311 extern __at(0x0FB7) __sfr PIR4
;
6315 unsigned CCP3IF
: 1;
6316 unsigned CCP4IF
: 1;
6317 unsigned CCP5IF
: 1;
6318 unsigned CCP6IF
: 1;
6319 unsigned CCP7IF
: 1;
6320 unsigned CCP8IF
: 1;
6325 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
6327 #define _CCP3IF 0x01
6328 #define _CCP4IF 0x02
6329 #define _CCP5IF 0x04
6330 #define _CCP6IF 0x08
6331 #define _CCP7IF 0x10
6332 #define _CCP8IF 0x20
6334 //==============================================================================
6337 //==============================================================================
6340 extern __at(0x0FB8) __sfr IPR4
;
6344 unsigned CCP3IP
: 1;
6345 unsigned CCP4IP
: 1;
6346 unsigned CCP5IP
: 1;
6347 unsigned CCP6IP
: 1;
6348 unsigned CCP7IP
: 1;
6349 unsigned CCP8IP
: 1;
6354 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
6356 #define _CCP3IP 0x01
6357 #define _CCP4IP 0x02
6358 #define _CCP5IP 0x04
6359 #define _CCP6IP 0x08
6360 #define _CCP7IP 0x10
6361 #define _CCP8IP 0x20
6363 //==============================================================================
6366 //==============================================================================
6369 extern __at(0x0FB9) __sfr PIE5
;
6373 unsigned TMR4IE
: 1;
6374 unsigned TMR5IE
: 1;
6375 unsigned TMR6IE
: 1;
6377 unsigned TMR8IE
: 1;
6383 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
6385 #define _TMR4IE 0x01
6386 #define _TMR5IE 0x02
6387 #define _TMR6IE 0x04
6388 #define _TMR8IE 0x10
6390 //==============================================================================
6393 //==============================================================================
6396 extern __at(0x0FBA) __sfr PIR5
;
6400 unsigned TMR4IF
: 1;
6401 unsigned TMR5IF
: 1;
6402 unsigned TMR6IF
: 1;
6404 unsigned TMR8IF
: 1;
6410 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
6412 #define _TMR4IF 0x01
6413 #define _TMR5IF 0x02
6414 #define _TMR6IF 0x04
6415 #define _TMR8IF 0x10
6417 //==============================================================================
6420 //==============================================================================
6423 extern __at(0x0FBB) __sfr CCP1CON
;
6429 unsigned CCP1M0
: 1;
6430 unsigned CCP1M1
: 1;
6431 unsigned CCP1M2
: 1;
6432 unsigned CCP1M3
: 1;
6471 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
6473 #define _CCP1M0 0x01
6474 #define _CCP1M1 0x02
6475 #define _CCP1M2 0x04
6476 #define _CCP1M3 0x08
6484 //==============================================================================
6487 //==============================================================================
6490 extern __at(0x0FBB) __sfr ECCP1CON
;
6496 unsigned CCP1M0
: 1;
6497 unsigned CCP1M1
: 1;
6498 unsigned CCP1M2
: 1;
6499 unsigned CCP1M3
: 1;
6538 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
6540 #define _ECCP1CON_CCP1M0 0x01
6541 #define _ECCP1CON_CCP1M1 0x02
6542 #define _ECCP1CON_CCP1M2 0x04
6543 #define _ECCP1CON_CCP1M3 0x08
6544 #define _ECCP1CON_DC1B0 0x10
6545 #define _ECCP1CON_CCP1Y 0x10
6546 #define _ECCP1CON_DC1B1 0x20
6547 #define _ECCP1CON_CCP1X 0x20
6548 #define _ECCP1CON_P1M0 0x40
6549 #define _ECCP1CON_P1M1 0x80
6551 //==============================================================================
6553 extern __at(0x0FBC) __sfr CCPR1
;
6554 extern __at(0x0FBC) __sfr CCPR1L
;
6555 extern __at(0x0FBD) __sfr CCPR1H
;
6557 //==============================================================================
6560 extern __at(0x0FBE) __sfr ECCP1DEL
;
6573 unsigned P1RSEN
: 1;
6583 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
6592 #define _P1RSEN 0x80
6594 //==============================================================================
6597 //==============================================================================
6600 extern __at(0x0FBE) __sfr PWM1CON
;
6613 unsigned P1RSEN
: 1;
6623 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
6625 #define _PWM1CON_P1DC0 0x01
6626 #define _PWM1CON_P1DC1 0x02
6627 #define _PWM1CON_P1DC2 0x04
6628 #define _PWM1CON_P1DC3 0x08
6629 #define _PWM1CON_P1DC4 0x10
6630 #define _PWM1CON_P1DC5 0x20
6631 #define _PWM1CON_P1DC6 0x40
6632 #define _PWM1CON_P1RSEN 0x80
6634 //==============================================================================
6637 //==============================================================================
6640 extern __at(0x0FBF) __sfr ECCP1AS
;
6646 unsigned PSS1BD0
: 1;
6647 unsigned PSS1BD1
: 1;
6648 unsigned PSS1AC0
: 1;
6649 unsigned PSS1AC1
: 1;
6650 unsigned ECCP1AS0
: 1;
6651 unsigned ECCP1AS1
: 1;
6652 unsigned ECCP1AS2
: 1;
6653 unsigned ECCP1ASE
: 1;
6658 unsigned PSS1BD
: 2;
6665 unsigned PSS1AC
: 2;
6672 unsigned ECCP1AS
: 3;
6677 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
6679 #define _PSS1BD0 0x01
6680 #define _PSS1BD1 0x02
6681 #define _PSS1AC0 0x04
6682 #define _PSS1AC1 0x08
6683 #define _ECCP1AS0 0x10
6684 #define _ECCP1AS1 0x20
6685 #define _ECCP1AS2 0x40
6686 #define _ECCP1ASE 0x80
6688 //==============================================================================
6691 //==============================================================================
6694 extern __at(0x0FC0) __sfr ADCON2
;
6724 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
6734 //==============================================================================
6737 //==============================================================================
6740 extern __at(0x0FC1) __sfr ADCON1
;
6752 unsigned TRIGSEL0
: 1;
6753 unsigned TRIGSEL1
: 1;
6772 unsigned TRIGSEL
: 2;
6776 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
6784 #define _TRIGSEL0 0x40
6785 #define _TRIGSEL1 0x80
6787 //==============================================================================
6790 //==============================================================================
6793 extern __at(0x0FC2) __sfr ADCON0
;
6800 unsigned GO_NOT_DONE
: 1;
6836 unsigned NOT_DONE
: 1;
6853 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6856 #define _GO_NOT_DONE 0x02
6859 #define _NOT_DONE 0x02
6866 //==============================================================================
6868 extern __at(0x0FC3) __sfr ADRES
;
6869 extern __at(0x0FC3) __sfr ADRESL
;
6870 extern __at(0x0FC4) __sfr ADRESH
;
6872 //==============================================================================
6875 extern __at(0x0FC5) __sfr SSP1CON2
;
6887 unsigned ACKSTAT
: 1;
6894 unsigned ADMSK1
: 1;
6895 unsigned ADMSK2
: 1;
6896 unsigned ADMSK3
: 1;
6897 unsigned ADMSK4
: 1;
6898 unsigned ADMSK5
: 1;
6904 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6908 #define _ADMSK1 0x02
6910 #define _ADMSK2 0x04
6912 #define _ADMSK3 0x08
6914 #define _ADMSK4 0x10
6916 #define _ADMSK5 0x20
6917 #define _ACKSTAT 0x40
6920 //==============================================================================
6923 //==============================================================================
6926 extern __at(0x0FC5) __sfr SSPCON2
;
6938 unsigned ACKSTAT
: 1;
6945 unsigned ADMSK1
: 1;
6946 unsigned ADMSK2
: 1;
6947 unsigned ADMSK3
: 1;
6948 unsigned ADMSK4
: 1;
6949 unsigned ADMSK5
: 1;
6955 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6957 #define _SSPCON2_SEN 0x01
6958 #define _SSPCON2_RSEN 0x02
6959 #define _SSPCON2_ADMSK1 0x02
6960 #define _SSPCON2_PEN 0x04
6961 #define _SSPCON2_ADMSK2 0x04
6962 #define _SSPCON2_RCEN 0x08
6963 #define _SSPCON2_ADMSK3 0x08
6964 #define _SSPCON2_ACKEN 0x10
6965 #define _SSPCON2_ADMSK4 0x10
6966 #define _SSPCON2_ACKDT 0x20
6967 #define _SSPCON2_ADMSK5 0x20
6968 #define _SSPCON2_ACKSTAT 0x40
6969 #define _SSPCON2_GCEN 0x80
6971 //==============================================================================
6974 //==============================================================================
6977 extern __at(0x0FC6) __sfr SSP1CON1
;
7000 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
7011 //==============================================================================
7014 //==============================================================================
7017 extern __at(0x0FC6) __sfr SSPCON1
;
7040 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
7042 #define _SSPCON1_SSPM0 0x01
7043 #define _SSPCON1_SSPM1 0x02
7044 #define _SSPCON1_SSPM2 0x04
7045 #define _SSPCON1_SSPM3 0x08
7046 #define _SSPCON1_CKP 0x10
7047 #define _SSPCON1_SSPEN 0x20
7048 #define _SSPCON1_SSPOV 0x40
7049 #define _SSPCON1_WCOL 0x80
7051 //==============================================================================
7054 //==============================================================================
7057 extern __at(0x0FC7) __sfr SSP1STAT
;
7065 unsigned R_NOT_W
: 1;
7068 unsigned D_NOT_A
: 1;
7078 unsigned I2C_START
: 1;
7079 unsigned I2C_STOP
: 1;
7113 unsigned NOT_WRITE
: 1;
7116 unsigned NOT_ADDRESS
: 1;
7125 unsigned READ_WRITE
: 1;
7128 unsigned DATA_ADDRESS
: 1;
7137 unsigned I2C_READ
: 1;
7140 unsigned I2C_DAT
: 1;
7146 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
7150 #define _R_NOT_W 0x04
7154 #define _NOT_WRITE 0x04
7155 #define _READ_WRITE 0x04
7156 #define _I2C_READ 0x04
7158 #define _I2C_START 0x08
7160 #define _I2C_STOP 0x10
7161 #define _D_NOT_A 0x20
7165 #define _NOT_ADDRESS 0x20
7166 #define _DATA_ADDRESS 0x20
7167 #define _I2C_DAT 0x20
7171 //==============================================================================
7174 //==============================================================================
7177 extern __at(0x0FC7) __sfr SSPSTAT
;
7185 unsigned R_NOT_W
: 1;
7188 unsigned D_NOT_A
: 1;
7198 unsigned I2C_START
: 1;
7199 unsigned I2C_STOP
: 1;
7233 unsigned NOT_WRITE
: 1;
7236 unsigned NOT_ADDRESS
: 1;
7245 unsigned READ_WRITE
: 1;
7248 unsigned DATA_ADDRESS
: 1;
7257 unsigned I2C_READ
: 1;
7260 unsigned I2C_DAT
: 1;
7266 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
7268 #define _SSPSTAT_BF 0x01
7269 #define _SSPSTAT_UA 0x02
7270 #define _SSPSTAT_R_NOT_W 0x04
7271 #define _SSPSTAT_R 0x04
7272 #define _SSPSTAT_R_W 0x04
7273 #define _SSPSTAT_NOT_W 0x04
7274 #define _SSPSTAT_NOT_WRITE 0x04
7275 #define _SSPSTAT_READ_WRITE 0x04
7276 #define _SSPSTAT_I2C_READ 0x04
7277 #define _SSPSTAT_S 0x08
7278 #define _SSPSTAT_I2C_START 0x08
7279 #define _SSPSTAT_P 0x10
7280 #define _SSPSTAT_I2C_STOP 0x10
7281 #define _SSPSTAT_D_NOT_A 0x20
7282 #define _SSPSTAT_D 0x20
7283 #define _SSPSTAT_D_A 0x20
7284 #define _SSPSTAT_NOT_A 0x20
7285 #define _SSPSTAT_NOT_ADDRESS 0x20
7286 #define _SSPSTAT_DATA_ADDRESS 0x20
7287 #define _SSPSTAT_I2C_DAT 0x20
7288 #define _SSPSTAT_CKE 0x40
7289 #define _SSPSTAT_SMP 0x80
7291 //==============================================================================
7294 //==============================================================================
7297 extern __at(0x0FC8) __sfr SSP1ADD
;
7311 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
7322 //==============================================================================
7325 //==============================================================================
7328 extern __at(0x0FC8) __sfr SSPADD
;
7342 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
7344 #define _SSPADD_MSK0 0x01
7345 #define _SSPADD_MSK1 0x02
7346 #define _SSPADD_MSK2 0x04
7347 #define _SSPADD_MSK3 0x08
7348 #define _SSPADD_MSK4 0x10
7349 #define _SSPADD_MSK5 0x20
7350 #define _SSPADD_MSK6 0x40
7351 #define _SSPADD_MSK7 0x80
7353 //==============================================================================
7355 extern __at(0x0FC9) __sfr SSP1BUF
;
7356 extern __at(0x0FC9) __sfr SSPBUF
;
7358 //==============================================================================
7361 extern __at(0x0FCA) __sfr T2CON
;
7367 unsigned T2CKPS0
: 1;
7368 unsigned T2CKPS1
: 1;
7369 unsigned TMR2ON
: 1;
7370 unsigned T2OUTPS0
: 1;
7371 unsigned T2OUTPS1
: 1;
7372 unsigned T2OUTPS2
: 1;
7373 unsigned T2OUTPS3
: 1;
7379 unsigned T2CKPS
: 2;
7386 unsigned T2OUTPS
: 4;
7391 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
7393 #define _T2CKPS0 0x01
7394 #define _T2CKPS1 0x02
7395 #define _TMR2ON 0x04
7396 #define _T2OUTPS0 0x08
7397 #define _T2OUTPS1 0x10
7398 #define _T2OUTPS2 0x20
7399 #define _T2OUTPS3 0x40
7401 //==============================================================================
7403 extern __at(0x0FCB) __sfr PR2
;
7404 extern __at(0x0FCC) __sfr TMR2
;
7406 //==============================================================================
7409 extern __at(0x0FCD) __sfr T1CON
;
7415 unsigned TMR1ON
: 1;
7417 unsigned NOT_T1SYNC
: 1;
7418 unsigned SOSCEN
: 1;
7419 unsigned T1CKPS0
: 1;
7420 unsigned T1CKPS1
: 1;
7421 unsigned TMR1CS0
: 1;
7422 unsigned TMR1CS1
: 1;
7428 unsigned T1CKPS
: 2;
7435 unsigned TMR1CS
: 2;
7439 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
7441 #define _TMR1ON 0x01
7443 #define _NOT_T1SYNC 0x04
7444 #define _SOSCEN 0x08
7445 #define _T1CKPS0 0x10
7446 #define _T1CKPS1 0x20
7447 #define _TMR1CS0 0x40
7448 #define _TMR1CS1 0x80
7450 //==============================================================================
7452 extern __at(0x0FCE) __sfr TMR1
;
7453 extern __at(0x0FCE) __sfr TMR1L
;
7454 extern __at(0x0FCF) __sfr TMR1H
;
7456 //==============================================================================
7459 extern __at(0x0FD0) __sfr RCON
;
7465 unsigned NOT_BOR
: 1;
7466 unsigned NOT_POR
: 1;
7467 unsigned NOT_PD
: 1;
7468 unsigned NOT_TO
: 1;
7469 unsigned NOT_RI
: 1;
7470 unsigned NOT_CM
: 1;
7471 unsigned SBOREN
: 1;
7488 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
7490 #define _NOT_BOR 0x01
7492 #define _NOT_POR 0x02
7494 #define _NOT_PD 0x04
7496 #define _NOT_TO 0x08
7498 #define _NOT_RI 0x10
7500 #define _NOT_CM 0x20
7502 #define _SBOREN 0x40
7505 //==============================================================================
7508 //==============================================================================
7511 extern __at(0x0FD1) __sfr WDTCON
;
7517 unsigned SWDTEN
: 1;
7518 unsigned ULPSINK
: 1;
7521 unsigned SRETEN
: 1;
7522 unsigned ULPLVL
: 1;
7524 unsigned REGSLP
: 1;
7540 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
7542 #define _SWDTEN 0x01
7544 #define _ULPSINK 0x02
7546 #define _SRETEN 0x10
7547 #define _ULPLVL 0x20
7548 #define _REGSLP 0x80
7550 //==============================================================================
7553 //==============================================================================
7556 extern __at(0x0FD2) __sfr IPR5
;
7560 unsigned TMR4IP
: 1;
7561 unsigned TMR5IP
: 1;
7562 unsigned TMR6IP
: 1;
7564 unsigned TMR8IP
: 1;
7570 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
7572 #define _TMR4IP 0x01
7573 #define _TMR5IP 0x02
7574 #define _TMR6IP 0x04
7575 #define _TMR8IP 0x10
7577 //==============================================================================
7580 //==============================================================================
7583 extern __at(0x0FD3) __sfr OSCCON
;
7591 unsigned HFIOFS
: 1;
7613 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
7617 #define _HFIOFS 0x04
7624 //==============================================================================
7626 extern __at(0x0FD4) __sfr SPBRGH1
;
7628 //==============================================================================
7631 extern __at(0x0FD5) __sfr T0CON
;
7643 unsigned T08BIT
: 1;
7644 unsigned TMR0ON
: 1;
7654 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
7662 #define _T08BIT 0x40
7663 #define _TMR0ON 0x80
7665 //==============================================================================
7667 extern __at(0x0FD6) __sfr TMR0
;
7668 extern __at(0x0FD6) __sfr TMR0L
;
7669 extern __at(0x0FD7) __sfr TMR0H
;
7671 //==============================================================================
7674 extern __at(0x0FD8) __sfr STATUS
;
7688 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
7696 //==============================================================================
7698 extern __at(0x0FD9) __sfr FSR2L
;
7699 extern __at(0x0FDA) __sfr FSR2H
;
7700 extern __at(0x0FDB) __sfr PLUSW2
;
7701 extern __at(0x0FDC) __sfr PREINC2
;
7702 extern __at(0x0FDD) __sfr POSTDEC2
;
7703 extern __at(0x0FDE) __sfr POSTINC2
;
7704 extern __at(0x0FDF) __sfr INDF2
;
7705 extern __at(0x0FE0) __sfr BSR
;
7706 extern __at(0x0FE1) __sfr FSR1L
;
7707 extern __at(0x0FE2) __sfr FSR1H
;
7708 extern __at(0x0FE3) __sfr PLUSW1
;
7709 extern __at(0x0FE4) __sfr PREINC1
;
7710 extern __at(0x0FE5) __sfr POSTDEC1
;
7711 extern __at(0x0FE6) __sfr POSTINC1
;
7712 extern __at(0x0FE7) __sfr INDF1
;
7713 extern __at(0x0FE8) __sfr WREG
;
7714 extern __at(0x0FE9) __sfr FSR0L
;
7715 extern __at(0x0FEA) __sfr FSR0H
;
7716 extern __at(0x0FEB) __sfr PLUSW0
;
7717 extern __at(0x0FEC) __sfr PREINC0
;
7718 extern __at(0x0FED) __sfr POSTDEC0
;
7719 extern __at(0x0FEE) __sfr POSTINC0
;
7720 extern __at(0x0FEF) __sfr INDF0
;
7722 //==============================================================================
7725 extern __at(0x0FF0) __sfr INTCON3
;
7731 unsigned INT1IF
: 1;
7732 unsigned INT2IF
: 1;
7733 unsigned INT3IF
: 1;
7734 unsigned INT1IE
: 1;
7735 unsigned INT2IE
: 1;
7736 unsigned INT3IE
: 1;
7737 unsigned INT1IP
: 1;
7738 unsigned INT2IP
: 1;
7754 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
7756 #define _INT1IF 0x01
7758 #define _INT2IF 0x02
7760 #define _INT3IF 0x04
7762 #define _INT1IE 0x08
7764 #define _INT2IE 0x10
7766 #define _INT3IE 0x20
7768 #define _INT1IP 0x40
7770 #define _INT2IP 0x80
7773 //==============================================================================
7776 //==============================================================================
7779 extern __at(0x0FF1) __sfr INTCON2
;
7786 unsigned INT3IP
: 1;
7787 unsigned TMR0IP
: 1;
7788 unsigned INTEDG3
: 1;
7789 unsigned INTEDG2
: 1;
7790 unsigned INTEDG1
: 1;
7791 unsigned INTEDG0
: 1;
7792 unsigned NOT_RBPU
: 1;
7808 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
7811 #define _INT3IP 0x02
7813 #define _TMR0IP 0x04
7815 #define _INTEDG3 0x08
7816 #define _INTEDG2 0x10
7817 #define _INTEDG1 0x20
7818 #define _INTEDG0 0x40
7819 #define _NOT_RBPU 0x80
7822 //==============================================================================
7825 //==============================================================================
7828 extern __at(0x0FF2) __sfr INTCON
;
7835 unsigned INT0IF
: 1;
7836 unsigned TMR0IF
: 1;
7838 unsigned INT0IE
: 1;
7839 unsigned TMR0IE
: 1;
7840 unsigned PEIE_GIEL
: 1;
7841 unsigned GIE_GIEH
: 1;
7869 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7872 #define _INT0IF 0x02
7874 #define _TMR0IF 0x04
7877 #define _INT0IE 0x10
7879 #define _TMR0IE 0x20
7881 #define _PEIE_GIEL 0x40
7884 #define _GIE_GIEH 0x80
7888 //==============================================================================
7890 extern __at(0x0FF3) __sfr PROD
;
7891 extern __at(0x0FF3) __sfr PRODL
;
7892 extern __at(0x0FF4) __sfr PRODH
;
7893 extern __at(0x0FF5) __sfr TABLAT
;
7894 extern __at(0x0FF6) __sfr TBLPTR
;
7895 extern __at(0x0FF6) __sfr TBLPTRL
;
7896 extern __at(0x0FF7) __sfr TBLPTRH
;
7897 extern __at(0x0FF8) __sfr TBLPTRU
;
7898 extern __at(0x0FF9) __sfr PC
;
7899 extern __at(0x0FF9) __sfr PCL
;
7900 extern __at(0x0FFA) __sfr PCLATH
;
7901 extern __at(0x0FFB) __sfr PCLATU
;
7903 //==============================================================================
7906 extern __at(0x0FFC) __sfr STKPTR
;
7918 unsigned STKUNF
: 1;
7919 unsigned STKFUL
: 1;
7931 unsigned STKOVF
: 1;
7941 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7948 #define _STKUNF 0x40
7949 #define _STKFUL 0x80
7950 #define _STKOVF 0x80
7952 //==============================================================================
7954 extern __at(0x0FFD) __sfr TOS
;
7955 extern __at(0x0FFD) __sfr TOSL
;
7956 extern __at(0x0FFE) __sfr TOSH
;
7957 extern __at(0x0FFF) __sfr TOSU
;
7959 //==============================================================================
7961 // Configuration Bits
7963 //==============================================================================
7965 #define __CONFIG1L 0x300000
7966 #define __CONFIG1H 0x300001
7967 #define __CONFIG2L 0x300002
7968 #define __CONFIG2H 0x300003
7969 #define __CONFIG3L 0x300004
7970 #define __CONFIG3H 0x300005
7971 #define __CONFIG4L 0x300006
7972 #define __CONFIG5L 0x300008
7973 #define __CONFIG5H 0x300009
7974 #define __CONFIG6L 0x30000A
7975 #define __CONFIG6H 0x30000B
7976 #define __CONFIG7L 0x30000C
7977 #define __CONFIG7H 0x30000D
7979 //----------------------------- CONFIG1L Options -------------------------------
7981 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
7982 #define _RETEN_ON_1L 0xFF // Enabled.
7983 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
7984 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
7985 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
7986 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
7987 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
7988 #define _XINST_OFF_1L 0xBF // Disabled.
7989 #define _XINST_ON_1L 0xFF // Enabled.
7991 //----------------------------- CONFIG1H Options -------------------------------
7993 #define _FOSC_LP_1H 0xF0 // LP oscillator.
7994 #define _FOSC_XT_1H 0xF1 // XT oscillator.
7995 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
7996 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
7997 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
7998 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
7999 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
8000 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
8001 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
8002 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
8003 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
8004 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
8005 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
8006 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
8007 #define _PLLCFG_OFF_1H 0xEF // Disabled.
8008 #define _PLLCFG_ON_1H 0xFF // Enabled.
8009 #define _FCMEN_OFF_1H 0xBF // Disabled.
8010 #define _FCMEN_ON_1H 0xFF // Enabled.
8011 #define _IESO_OFF_1H 0x7F // Disabled.
8012 #define _IESO_ON_1H 0xFF // Enabled.
8014 //----------------------------- CONFIG2L Options -------------------------------
8016 #define _PWRTEN_ON_2L 0xFE // Enabled.
8017 #define _PWRTEN_OFF_2L 0xFF // Disabled.
8018 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
8019 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
8020 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
8021 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
8022 #define _BORV_0_2L 0xE7 // 3.0V.
8023 #define _BORV_1_2L 0xEF // 2.7V.
8024 #define _BORV_2_2L 0xF7 // 2.0V.
8025 #define _BORV_3_2L 0xFF // 1.8V.
8026 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
8027 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
8028 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
8029 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
8031 //----------------------------- CONFIG2H Options -------------------------------
8033 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
8034 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
8035 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
8036 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
8037 #define _WDTPS_1_2H 0x83 // 1:1.
8038 #define _WDTPS_2_2H 0x87 // 1:2.
8039 #define _WDTPS_4_2H 0x8B // 1:4.
8040 #define _WDTPS_8_2H 0x8F // 1:8.
8041 #define _WDTPS_16_2H 0x93 // 1:16.
8042 #define _WDTPS_32_2H 0x97 // 1:32.
8043 #define _WDTPS_64_2H 0x9B // 1:64.
8044 #define _WDTPS_128_2H 0x9F // 1:128.
8045 #define _WDTPS_256_2H 0xA3 // 1:256.
8046 #define _WDTPS_512_2H 0xA7 // 1:512.
8047 #define _WDTPS_1024_2H 0xAB // 1:1024.
8048 #define _WDTPS_2048_2H 0xAF // 1:2048.
8049 #define _WDTPS_4096_2H 0xB3 // 1:4096.
8050 #define _WDTPS_8192_2H 0xB7 // 1:8192.
8051 #define _WDTPS_16384_2H 0xBB // 1:16384.
8052 #define _WDTPS_32768_2H 0xBF // 1:32768.
8053 #define _WDTPS_65536_2H 0xC3 // 1:65536.
8054 #define _WDTPS_131072_2H 0xC7 // 1:131072.
8055 #define _WDTPS_262144_2H 0xCB // 1:262144.
8056 #define _WDTPS_524288_2H 0xCF // 1:524288.
8057 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
8059 //----------------------------- CONFIG3L Options -------------------------------
8061 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
8062 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
8064 //----------------------------- CONFIG3H Options -------------------------------
8066 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
8067 #define _CCP2MX_PORTC_3H 0xFF // RC1.
8068 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
8069 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
8070 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
8071 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
8073 //----------------------------- CONFIG4L Options -------------------------------
8075 #define _STVREN_OFF_4L 0xFE // Disabled.
8076 #define _STVREN_ON_4L 0xFF // Enabled.
8077 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
8078 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
8079 #define _DEBUG_ON_4L 0x7F // Enabled.
8080 #define _DEBUG_OFF_4L 0xFF // Disabled.
8082 //----------------------------- CONFIG5L Options -------------------------------
8084 #define _CP0_ON_5L 0xFE // Enabled.
8085 #define _CP0_OFF_5L 0xFF // Disabled.
8086 #define _CP1_ON_5L 0xFD // Enabled.
8087 #define _CP1_OFF_5L 0xFF // Disabled.
8088 #define _CP2_ON_5L 0xFB // Enabled.
8089 #define _CP2_OFF_5L 0xFF // Disabled.
8090 #define _CP3_ON_5L 0xF7 // Enabled.
8091 #define _CP3_OFF_5L 0xFF // Disabled.
8093 //----------------------------- CONFIG5H Options -------------------------------
8095 #define _CPB_ON_5H 0xBF // Enabled.
8096 #define _CPB_OFF_5H 0xFF // Disabled.
8097 #define _CPD_ON_5H 0x7F // Enabled.
8098 #define _CPD_OFF_5H 0xFF // Disabled.
8100 //----------------------------- CONFIG6L Options -------------------------------
8102 #define _WRT0_ON_6L 0xFE // Enabled.
8103 #define _WRT0_OFF_6L 0xFF // Disabled.
8104 #define _WRT1_ON_6L 0xFD // Enabled.
8105 #define _WRT1_OFF_6L 0xFF // Disabled.
8106 #define _WRT2_ON_6L 0xFB // Enabled.
8107 #define _WRT2_OFF_6L 0xFF // Disabled.
8108 #define _WRT3_ON_6L 0xF7 // Enabled.
8109 #define _WRT3_OFF_6L 0xFF // Disabled.
8111 //----------------------------- CONFIG6H Options -------------------------------
8113 #define _WRTC_ON_6H 0xDF // Enabled.
8114 #define _WRTC_OFF_6H 0xFF // Disabled.
8115 #define _WRTB_ON_6H 0xBF // Enabled.
8116 #define _WRTB_OFF_6H 0xFF // Disabled.
8117 #define _WRTD_ON_6H 0x7F // Enabled.
8118 #define _WRTD_OFF_6H 0xFF // Disabled.
8120 //----------------------------- CONFIG7L Options -------------------------------
8122 #define _EBRT0_ON_7L 0xFE // Enabled.
8123 #define _EBRT0_OFF_7L 0xFF // Disabled.
8124 #define _EBRT1_ON_7L 0xFD // Enabled.
8125 #define _EBRT1_OFF_7L 0xFF // Disabled.
8126 #define _EBRT2_ON_7L 0xFB // Enabled.
8127 #define _EBRT2_OFF_7L 0xFF // Disabled.
8128 #define _EBRT3_ON_7L 0xF7 // Enabled.
8129 #define _EBRT3_OFF_7L 0xFF // Disabled.
8131 //----------------------------- CONFIG7H Options -------------------------------
8133 #define _EBRTB_ON_7H 0xBF // Enabled.
8134 #define _EBRTB_OFF_7H 0xFF // Disabled.
8136 //==============================================================================
8138 #define __DEVID1 0x3FFFFE
8139 #define __DEVID2 0x3FFFFF
8141 #define __IDLOC0 0x200000
8142 #define __IDLOC1 0x200001
8143 #define __IDLOC2 0x200002
8144 #define __IDLOC3 0x200003
8145 #define __IDLOC4 0x200004
8146 #define __IDLOC5 0x200005
8147 #define __IDLOC6 0x200006
8148 #define __IDLOC7 0x200007
8150 #endif // #ifndef __PIC18F65K90_H__