2 * This declarations of the PIC18F6622 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:50 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F6622_H__
26 #define __PIC18F6622_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F62) __sfr SSP2CON2
;
64 unsigned ACKSTAT2
: 1;
69 extern __at(0x0F62) volatile __SSP2CON2bits_t SSP2CON2bits
;
71 #define _SSP2CON2_SEN 0x01
72 #define _SSP2CON2_SEN2 0x01
73 #define _SSP2CON2_RSEN 0x02
74 #define _SSP2CON2_RSEN2 0x02
75 #define _SSP2CON2_PEN 0x04
76 #define _SSP2CON2_PEN2 0x04
77 #define _SSP2CON2_RCEN 0x08
78 #define _SSP2CON2_RCEN2 0x08
79 #define _SSP2CON2_ACKEN 0x10
80 #define _SSP2CON2_ACKEN2 0x10
81 #define _SSP2CON2_ACKDT 0x20
82 #define _SSP2CON2_ACKDT2 0x20
83 #define _SSP2CON2_ACKSTAT 0x40
84 #define _SSP2CON2_ACKSTAT2 0x40
85 #define _SSP2CON2_GCEN 0x80
86 #define _SSP2CON2_GCEN2 0x80
88 //==============================================================================
91 //==============================================================================
94 extern __at(0x0F63) __sfr SSP2CON1
;
123 extern __at(0x0F63) volatile __SSP2CON1bits_t SSP2CON1bits
;
125 #define _SSP2CON1_SSPM0 0x01
126 #define _SSP2CON1_SSPM02 0x01
127 #define _SSP2CON1_SSPM1 0x02
128 #define _SSP2CON1_SSPM12 0x02
129 #define _SSP2CON1_SSPM2 0x04
130 #define _SSP2CON1_SSPM22 0x04
131 #define _SSP2CON1_SSPM3 0x08
132 #define _SSP2CON1_SSPM32 0x08
133 #define _SSP2CON1_CKP 0x10
134 #define _SSP2CON1_CKP2 0x10
135 #define _SSP2CON1_SSPEN 0x20
136 #define _SSP2CON1_SSPEN2 0x20
137 #define _SSP2CON1_SSPOV 0x40
138 #define _SSP2CON1_SSPOV2 0x40
139 #define _SSP2CON1_WCOL 0x80
140 #define _SSP2CON1_WCOL2 0x80
142 //==============================================================================
145 //==============================================================================
148 extern __at(0x0F64) __sfr SSP2STAT
;
156 unsigned R_NOT_W
: 1;
159 unsigned D_NOT_A
: 1;
169 unsigned I2C_START
: 1;
170 unsigned I2C_STOP
: 1;
180 unsigned I2C_READ
: 1;
183 unsigned I2C_DAT
: 1;
204 unsigned NOT_WRITE
: 1;
207 unsigned NOT_ADDRESS
: 1;
216 unsigned READ_WRITE
: 1;
219 unsigned DATA_ADDRESS
: 1;
249 extern __at(0x0F64) volatile __SSP2STATbits_t SSP2STATbits
;
251 #define _SSP2STAT_BF 0x01
252 #define _SSP2STAT_BF2 0x01
253 #define _SSP2STAT_UA 0x02
254 #define _SSP2STAT_UA2 0x02
255 #define _SSP2STAT_R_NOT_W 0x04
256 #define _SSP2STAT_R_W 0x04
257 #define _SSP2STAT_I2C_READ 0x04
258 #define _SSP2STAT_NOT_W 0x04
259 #define _SSP2STAT_NOT_WRITE 0x04
260 #define _SSP2STAT_READ_WRITE 0x04
261 #define _SSP2STAT_R 0x04
262 #define _SSP2STAT_RW2 0x04
263 #define _SSP2STAT_S 0x08
264 #define _SSP2STAT_I2C_START 0x08
265 #define _SSP2STAT_START2 0x08
266 #define _SSP2STAT_P 0x10
267 #define _SSP2STAT_I2C_STOP 0x10
268 #define _SSP2STAT_STOP2 0x10
269 #define _SSP2STAT_D_NOT_A 0x20
270 #define _SSP2STAT_D_A 0x20
271 #define _SSP2STAT_I2C_DAT 0x20
272 #define _SSP2STAT_NOT_A 0x20
273 #define _SSP2STAT_NOT_ADDRESS 0x20
274 #define _SSP2STAT_DATA_ADDRESS 0x20
275 #define _SSP2STAT_D 0x20
276 #define _SSP2STAT_DA2 0x20
277 #define _SSP2STAT_CKE 0x40
278 #define _SSP2STAT_CKE2 0x40
279 #define _SSP2STAT_SMP 0x80
280 #define _SSP2STAT_SMP2 0x80
282 //==============================================================================
284 extern __at(0x0F65) __sfr SSP2ADD
;
285 extern __at(0x0F66) __sfr SSP2BUF
;
287 //==============================================================================
290 extern __at(0x0F67) __sfr ECCP2DEL
;
331 extern __at(0x0F67) volatile __ECCP2DELbits_t ECCP2DELbits
;
333 #define _ECCP2DEL_P2DC0 0x01
334 #define _ECCP2DEL_PDC0 0x01
335 #define _ECCP2DEL_P2DC1 0x02
336 #define _ECCP2DEL_PDC1 0x02
337 #define _ECCP2DEL_P2DC2 0x04
338 #define _ECCP2DEL_PDC2 0x04
339 #define _ECCP2DEL_P2DC3 0x08
340 #define _ECCP2DEL_PDC3 0x08
341 #define _ECCP2DEL_P2DC4 0x10
342 #define _ECCP2DEL_PDC4 0x10
343 #define _ECCP2DEL_P2DC5 0x20
344 #define _ECCP2DEL_PDC5 0x20
345 #define _ECCP2DEL_P2DC6 0x40
346 #define _ECCP2DEL_PDC6 0x40
347 #define _ECCP2DEL_P2RSEN 0x80
348 #define _ECCP2DEL_PRSEN 0x80
350 //==============================================================================
353 //==============================================================================
356 extern __at(0x0F68) __sfr ECCP2AS
;
362 unsigned PSS2BD0
: 1;
363 unsigned PSS2BD1
: 1;
364 unsigned PSS2AC0
: 1;
365 unsigned PSS2AC1
: 1;
366 unsigned ECCP2AS0
: 1;
367 unsigned ECCP2AS1
: 1;
368 unsigned ECCP2AS2
: 1;
369 unsigned ECCP2ASE
: 1;
378 unsigned ECCPAS0
: 1;
379 unsigned ECCPAS1
: 1;
380 unsigned ECCPAS2
: 1;
381 unsigned ECCPASE
: 1;
420 unsigned ECCP2AS
: 3;
425 extern __at(0x0F68) volatile __ECCP2ASbits_t ECCP2ASbits
;
427 #define _ECCP2AS_PSS2BD0 0x01
428 #define _ECCP2AS_PSSBD0 0x01
429 #define _ECCP2AS_PSS2BD1 0x02
430 #define _ECCP2AS_PSSBD1 0x02
431 #define _ECCP2AS_PSS2AC0 0x04
432 #define _ECCP2AS_PSSAC0 0x04
433 #define _ECCP2AS_PSS2AC1 0x08
434 #define _ECCP2AS_PSSAC1 0x08
435 #define _ECCP2AS_ECCP2AS0 0x10
436 #define _ECCP2AS_ECCPAS0 0x10
437 #define _ECCP2AS_ECCP2AS1 0x20
438 #define _ECCP2AS_ECCPAS1 0x20
439 #define _ECCP2AS_ECCP2AS2 0x40
440 #define _ECCP2AS_ECCPAS2 0x40
441 #define _ECCP2AS_ECCP2ASE 0x80
442 #define _ECCP2AS_ECCPASE 0x80
444 //==============================================================================
447 //==============================================================================
450 extern __at(0x0F69) __sfr ECCP3DEL
;
491 extern __at(0x0F69) volatile __ECCP3DELbits_t ECCP3DELbits
;
493 #define _ECCP3DEL_P3DC0 0x01
494 #define _ECCP3DEL_PDC0 0x01
495 #define _ECCP3DEL_P3DC1 0x02
496 #define _ECCP3DEL_PDC1 0x02
497 #define _ECCP3DEL_P3DC2 0x04
498 #define _ECCP3DEL_PDC2 0x04
499 #define _ECCP3DEL_P3DC3 0x08
500 #define _ECCP3DEL_PDC3 0x08
501 #define _ECCP3DEL_P3DC4 0x10
502 #define _ECCP3DEL_PDC4 0x10
503 #define _ECCP3DEL_P3DC5 0x20
504 #define _ECCP3DEL_PDC5 0x20
505 #define _ECCP3DEL_P3DC6 0x40
506 #define _ECCP3DEL_PDC6 0x40
507 #define _ECCP3DEL_P3RSEN 0x80
508 #define _ECCP3DEL_PRSEN 0x80
510 //==============================================================================
513 //==============================================================================
516 extern __at(0x0F6A) __sfr ECCP3AS
;
522 unsigned PSS3BD0
: 1;
523 unsigned PSS3BD1
: 1;
524 unsigned PSS3AC0
: 1;
525 unsigned PSS3AC1
: 1;
526 unsigned ECCP3AS0
: 1;
527 unsigned ECCP3AS1
: 1;
528 unsigned ECCP3AS2
: 1;
529 unsigned ECCP3ASE
: 1;
538 unsigned ECCPAS0
: 1;
539 unsigned ECCPAS1
: 1;
540 unsigned ECCPAS2
: 1;
541 unsigned ECCPASE
: 1;
573 unsigned ECCP3AS
: 3;
585 extern __at(0x0F6A) volatile __ECCP3ASbits_t ECCP3ASbits
;
587 #define _ECCP3AS_PSS3BD0 0x01
588 #define _ECCP3AS_PSSBD0 0x01
589 #define _ECCP3AS_PSS3BD1 0x02
590 #define _ECCP3AS_PSSBD1 0x02
591 #define _ECCP3AS_PSS3AC0 0x04
592 #define _ECCP3AS_PSSAC0 0x04
593 #define _ECCP3AS_PSS3AC1 0x08
594 #define _ECCP3AS_PSSAC1 0x08
595 #define _ECCP3AS_ECCP3AS0 0x10
596 #define _ECCP3AS_ECCPAS0 0x10
597 #define _ECCP3AS_ECCP3AS1 0x20
598 #define _ECCP3AS_ECCPAS1 0x20
599 #define _ECCP3AS_ECCP3AS2 0x40
600 #define _ECCP3AS_ECCPAS2 0x40
601 #define _ECCP3AS_ECCP3ASE 0x80
602 #define _ECCP3AS_ECCPASE 0x80
604 //==============================================================================
607 //==============================================================================
610 extern __at(0x0F6B) __sfr RCSTA2
;
646 unsigned NOT_RC8
: 1;
675 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
677 #define _RCSTA2_RX9D 0x01
678 #define _RCSTA2_RCD8 0x01
679 #define _RCSTA2_RX9D2 0x01
680 #define _RCSTA2_OERR 0x02
681 #define _RCSTA2_OERR2 0x02
682 #define _RCSTA2_FERR 0x04
683 #define _RCSTA2_FERR2 0x04
684 #define _RCSTA2_ADDEN 0x08
685 #define _RCSTA2_ADDEN2 0x08
686 #define _RCSTA2_CREN 0x10
687 #define _RCSTA2_CREN2 0x10
688 #define _RCSTA2_SREN 0x20
689 #define _RCSTA2_SREN2 0x20
690 #define _RCSTA2_RX9 0x40
691 #define _RCSTA2_RC9 0x40
692 #define _RCSTA2_NOT_RC8 0x40
693 #define _RCSTA2_RC8_9 0x40
694 #define _RCSTA2_RX92 0x40
695 #define _RCSTA2_SPEN 0x80
696 #define _RCSTA2_SPEN2 0x80
698 //==============================================================================
701 //==============================================================================
704 extern __at(0x0F6C) __sfr TXSTA2
;
740 unsigned NOT_TX8
: 1;
757 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
759 #define _TXSTA2_TX9D 0x01
760 #define _TXSTA2_TXD8 0x01
761 #define _TXSTA2_TX9D2 0x01
762 #define _TXSTA2_TRMT 0x02
763 #define _TXSTA2_TRMT2 0x02
764 #define _TXSTA2_BRGH 0x04
765 #define _TXSTA2_BRGH2 0x04
766 #define _TXSTA2_SENDB 0x08
767 #define _TXSTA2_SENDB2 0x08
768 #define _TXSTA2_SYNC 0x10
769 #define _TXSTA2_SYNC2 0x10
770 #define _TXSTA2_TXEN 0x20
771 #define _TXSTA2_TXEN2 0x20
772 #define _TXSTA2_TX9 0x40
773 #define _TXSTA2_TX8_9 0x40
774 #define _TXSTA2_NOT_TX8 0x40
775 #define _TXSTA2_TX92 0x40
776 #define _TXSTA2_CSRC 0x80
777 #define _TXSTA2_CSRC2 0x80
779 //==============================================================================
781 extern __at(0x0F6D) __sfr TXREG2
;
782 extern __at(0x0F6E) __sfr RCREG2
;
783 extern __at(0x0F6F) __sfr SPBRG2
;
785 //==============================================================================
788 extern __at(0x0F70) __sfr CCP5CON
;
830 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
841 //==============================================================================
843 extern __at(0x0F71) __sfr CCPR5
;
844 extern __at(0x0F71) __sfr CCPR5L
;
845 extern __at(0x0F72) __sfr CCPR5H
;
847 //==============================================================================
850 extern __at(0x0F73) __sfr CCP4CON
;
892 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
903 //==============================================================================
905 extern __at(0x0F74) __sfr CCPR4
;
906 extern __at(0x0F74) __sfr CCPR4L
;
907 extern __at(0x0F75) __sfr CCPR4H
;
909 //==============================================================================
912 extern __at(0x0F76) __sfr T4CON
;
918 unsigned T4CKPS0
: 1;
919 unsigned T4CKPS1
: 1;
921 unsigned T4OUTPS0
: 1;
922 unsigned T4OUTPS1
: 1;
923 unsigned T4OUTPS2
: 1;
924 unsigned T4OUTPS3
: 1;
937 unsigned T4OUTPS
: 4;
942 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
944 #define _T4CKPS0 0x01
945 #define _T4CKPS1 0x02
947 #define _T4OUTPS0 0x08
948 #define _T4OUTPS1 0x10
949 #define _T4OUTPS2 0x20
950 #define _T4OUTPS3 0x40
952 //==============================================================================
954 extern __at(0x0F77) __sfr PR4
;
955 extern __at(0x0F78) __sfr TMR4
;
957 //==============================================================================
960 extern __at(0x0F79) __sfr ECCP1DEL
;
1001 extern __at(0x0F79) volatile __ECCP1DELbits_t ECCP1DELbits
;
1017 #define _P1RSEN 0x80
1020 //==============================================================================
1023 //==============================================================================
1026 extern __at(0x0F7C) __sfr BAUDCON2
;
1039 unsigned ABDOVF
: 1;
1044 unsigned ABDEN2
: 1;
1047 unsigned BRG162
: 1;
1051 unsigned ABDOVF2
: 1;
1062 unsigned RCIDL2
: 1;
1067 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
1069 #define _BAUDCON2_ABDEN 0x01
1070 #define _BAUDCON2_ABDEN2 0x01
1071 #define _BAUDCON2_WUE 0x02
1072 #define _BAUDCON2_WUE2 0x02
1073 #define _BAUDCON2_BRG16 0x08
1074 #define _BAUDCON2_BRG162 0x08
1075 #define _BAUDCON2_SCKP 0x10
1076 #define _BAUDCON2_SCKP2 0x10
1077 #define _BAUDCON2_RCIDL 0x40
1078 #define _BAUDCON2_RCMT 0x40
1079 #define _BAUDCON2_RCIDL2 0x40
1080 #define _BAUDCON2_ABDOVF 0x80
1081 #define _BAUDCON2_ABDOVF2 0x80
1083 //==============================================================================
1085 extern __at(0x0F7D) __sfr SPBRGH2
;
1087 //==============================================================================
1090 extern __at(0x0F7E) __sfr BAUDCON
;
1103 unsigned ABDOVF
: 1;
1108 unsigned ABDEN1
: 1;
1111 unsigned BRG161
: 1;
1115 unsigned ABDOVF1
: 1;
1126 unsigned RCIDL1
: 1;
1131 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1134 #define _ABDEN1 0x01
1138 #define _BRG161 0x08
1143 #define _RCIDL1 0x40
1144 #define _ABDOVF 0x80
1145 #define _ABDOVF1 0x80
1147 //==============================================================================
1150 //==============================================================================
1153 extern __at(0x0F7E) __sfr BAUDCON1
;
1166 unsigned ABDOVF
: 1;
1171 unsigned ABDEN1
: 1;
1174 unsigned BRG161
: 1;
1178 unsigned ABDOVF1
: 1;
1189 unsigned RCIDL1
: 1;
1194 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1196 #define _BAUDCON1_ABDEN 0x01
1197 #define _BAUDCON1_ABDEN1 0x01
1198 #define _BAUDCON1_WUE 0x02
1199 #define _BAUDCON1_WUE1 0x02
1200 #define _BAUDCON1_BRG16 0x08
1201 #define _BAUDCON1_BRG161 0x08
1202 #define _BAUDCON1_SCKP 0x10
1203 #define _BAUDCON1_SCKP1 0x10
1204 #define _BAUDCON1_RCIDL 0x40
1205 #define _BAUDCON1_RCMT 0x40
1206 #define _BAUDCON1_RCIDL1 0x40
1207 #define _BAUDCON1_ABDOVF 0x80
1208 #define _BAUDCON1_ABDOVF1 0x80
1210 //==============================================================================
1212 extern __at(0x0F7F) __sfr SPBRGH
;
1213 extern __at(0x0F7F) __sfr SPBRGH1
;
1215 //==============================================================================
1218 extern __at(0x0F80) __sfr PORTA
;
1265 unsigned HLVDIN
: 1;
1271 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1273 #define _PORTA_RA0 0x01
1274 #define _PORTA_AN0 0x01
1275 #define _PORTA_RA1 0x02
1276 #define _PORTA_AN1 0x02
1277 #define _PORTA_RA2 0x04
1278 #define _PORTA_VREFM 0x04
1279 #define _PORTA_AN2 0x04
1280 #define _PORTA_RA3 0x08
1281 #define _PORTA_VREFP 0x08
1282 #define _PORTA_AN3 0x08
1283 #define _PORTA_RA4 0x10
1284 #define _PORTA_T0CKI 0x10
1285 #define _PORTA_RA5 0x20
1286 #define _PORTA_LVDIN 0x20
1287 #define _PORTA_AN4 0x20
1288 #define _PORTA_HLVDIN 0x20
1289 #define _PORTA_RA6 0x40
1290 #define _PORTA_RA7 0x80
1292 //==============================================================================
1295 //==============================================================================
1298 extern __at(0x0F81) __sfr PORTB
;
1351 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1353 #define _PORTB_RB0 0x01
1354 #define _PORTB_INT0 0x01
1355 #define _PORTB_FLT0 0x01
1356 #define _PORTB_RB1 0x02
1357 #define _PORTB_INT1 0x02
1358 #define _PORTB_RB2 0x04
1359 #define _PORTB_INT2 0x04
1360 #define _PORTB_RB3 0x08
1361 #define _PORTB_INT3 0x08
1362 #define _PORTB_RB4 0x10
1363 #define _PORTB_KBI0 0x10
1364 #define _PORTB_RB5 0x20
1365 #define _PORTB_KBI1 0x20
1366 #define _PORTB_RB6 0x40
1367 #define _PORTB_KBI2 0x40
1368 #define _PORTB_RB7 0x80
1369 #define _PORTB_KBI3 0x80
1371 //==============================================================================
1374 //==============================================================================
1377 extern __at(0x0F82) __sfr PORTC
;
1407 unsigned T13CKI
: 1;
1442 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1444 #define _PORTC_RC0 0x01
1445 #define _PORTC_T1OSO 0x01
1446 #define _PORTC_T13CKI 0x01
1447 #define _PORTC_RC1 0x02
1448 #define _PORTC_T1OSI 0x02
1449 #define _PORTC_ECCP2 0x02
1450 #define _PORTC_CCP2 0x02
1451 #define _PORTC_P2A 0x02
1452 #define _PORTC_RC2 0x04
1453 #define _PORTC_ECCP1 0x04
1454 #define _PORTC_CCP1 0x04
1455 #define _PORTC_P1A 0x04
1456 #define _PORTC_RC3 0x08
1457 #define _PORTC_SCK 0x08
1458 #define _PORTC_SCL 0x08
1459 #define _PORTC_SCL1 0x08
1460 #define _PORTC_SCK1 0x08
1461 #define _PORTC_RC4 0x10
1462 #define _PORTC_SDI 0x10
1463 #define _PORTC_SDA 0x10
1464 #define _PORTC_SDA1 0x10
1465 #define _PORTC_SDI1 0x10
1466 #define _PORTC_RC5 0x20
1467 #define _PORTC_SDO 0x20
1468 #define _PORTC_SDO1 0x20
1469 #define _PORTC_RC6 0x40
1470 #define _PORTC_TX 0x40
1471 #define _PORTC_CK 0x40
1472 #define _PORTC_CK1 0x40
1473 #define _PORTC_TX1 0x40
1474 #define _PORTC_RC7 0x80
1475 #define _PORTC_RX 0x80
1476 #define _PORTC_DT1 0x80
1477 #define _PORTC_RX1 0x80
1479 //==============================================================================
1482 //==============================================================================
1485 extern __at(0x0F83) __sfr PORTD
;
1534 unsigned NOT_SS2
: 1;
1538 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1540 #define _PORTD_RD0 0x01
1541 #define _PORTD_PSP0 0x01
1542 #define _PORTD_RD1 0x02
1543 #define _PORTD_PSP1 0x02
1544 #define _PORTD_RD2 0x04
1545 #define _PORTD_PSP2 0x04
1546 #define _PORTD_RD3 0x08
1547 #define _PORTD_PSP3 0x08
1548 #define _PORTD_RD4 0x10
1549 #define _PORTD_PSP4 0x10
1550 #define _PORTD_SDO2 0x10
1551 #define _PORTD_RD5 0x20
1552 #define _PORTD_PSP5 0x20
1553 #define _PORTD_SDA2 0x20
1554 #define _PORTD_SDI2 0x20
1555 #define _PORTD_RD6 0x40
1556 #define _PORTD_PSP6 0x40
1557 #define _PORTD_SCL2 0x40
1558 #define _PORTD_SCK2 0x40
1559 #define _PORTD_RD7 0x80
1560 #define _PORTD_PSP7 0x80
1561 #define _PORTD_SS2 0x80
1562 #define _PORTD_NOT_SS2 0x80
1564 //==============================================================================
1567 //==============================================================================
1570 extern __at(0x0F84) __sfr PORTE
;
1600 unsigned NOT_RD
: 1;
1601 unsigned NOT_WR
: 1;
1602 unsigned NOT_CS
: 1;
1623 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1625 #define _PORTE_RE0 0x01
1626 #define _PORTE_RD 0x01
1627 #define _PORTE_NOT_RD 0x01
1628 #define _PORTE_P2D 0x01
1629 #define _PORTE_RE1 0x02
1630 #define _PORTE_WR 0x02
1631 #define _PORTE_NOT_WR 0x02
1632 #define _PORTE_P2C 0x02
1633 #define _PORTE_RE2 0x04
1634 #define _PORTE_CS 0x04
1635 #define _PORTE_NOT_CS 0x04
1636 #define _PORTE_P2B 0x04
1637 #define _PORTE_RE3 0x08
1638 #define _PORTE_P3C 0x08
1639 #define _PORTE_RE4 0x10
1640 #define _PORTE_P3B 0x10
1641 #define _PORTE_RE5 0x20
1642 #define _PORTE_P1C 0x20
1643 #define _PORTE_RE6 0x40
1644 #define _PORTE_P1B 0x40
1645 #define _PORTE_RE7 0x80
1646 #define _PORTE_ECCP2 0x80
1647 #define _PORTE_CCP2 0x80
1648 #define _PORTE_P2A 0x80
1650 //==============================================================================
1653 //==============================================================================
1656 extern __at(0x0F85) __sfr PORTF
;
1693 unsigned NOT_SS1
: 1;
1697 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1699 #define _PORTF_RF0 0x01
1700 #define _PORTF_AN5 0x01
1701 #define _PORTF_RF1 0x02
1702 #define _PORTF_AN6 0x02
1703 #define _PORTF_C2OUT 0x02
1704 #define _PORTF_RF2 0x04
1705 #define _PORTF_AN7 0x04
1706 #define _PORTF_C1OUT 0x04
1707 #define _PORTF_RF3 0x08
1708 #define _PORTF_AN8 0x08
1709 #define _PORTF_RF4 0x10
1710 #define _PORTF_AN9 0x10
1711 #define _PORTF_RF5 0x20
1712 #define _PORTF_AN10 0x20
1713 #define _PORTF_CVREF 0x20
1714 #define _PORTF_RF6 0x40
1715 #define _PORTF_AN11 0x40
1716 #define _PORTF_RF7 0x80
1717 #define _PORTF_SS1 0x80
1718 #define _PORTF_NOT_SS1 0x80
1720 //==============================================================================
1723 //==============================================================================
1726 extern __at(0x0F86) __sfr PORTG
;
1761 unsigned NOT_MCLR
: 1;
1785 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1787 #define _PORTG_RG0 0x01
1788 #define _PORTG_ECCP3 0x01
1789 #define _PORTG_P3A 0x01
1790 #define _PORTG_CCP3 0x01
1791 #define _PORTG_RG1 0x02
1792 #define _PORTG_TX2 0x02
1793 #define _PORTG_CK2 0x02
1794 #define _PORTG_RG2 0x04
1795 #define _PORTG_RX2 0x04
1796 #define _PORTG_DT2 0x04
1797 #define _PORTG_RG3 0x08
1798 #define _PORTG_CCP4 0x08
1799 #define _PORTG_P3D 0x08
1800 #define _PORTG_RG4 0x10
1801 #define _PORTG_CCP5 0x10
1802 #define _PORTG_P1D 0x10
1803 #define _PORTG_RG5 0x20
1804 #define _PORTG_MCLR 0x20
1805 #define _PORTG_NOT_MCLR 0x20
1807 //==============================================================================
1810 //==============================================================================
1813 extern __at(0x0F89) __sfr LATA
;
1827 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1838 //==============================================================================
1841 //==============================================================================
1844 extern __at(0x0F8A) __sfr LATB
;
1858 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1869 //==============================================================================
1872 //==============================================================================
1875 extern __at(0x0F8B) __sfr LATC
;
1889 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1900 //==============================================================================
1903 //==============================================================================
1906 extern __at(0x0F8C) __sfr LATD
;
1920 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1931 //==============================================================================
1934 //==============================================================================
1937 extern __at(0x0F8D) __sfr LATE
;
1951 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1962 //==============================================================================
1965 //==============================================================================
1968 extern __at(0x0F8E) __sfr LATF
;
1982 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1993 //==============================================================================
1996 //==============================================================================
1999 extern __at(0x0F8F) __sfr LATG
;
2022 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
2031 //==============================================================================
2034 //==============================================================================
2037 extern __at(0x0F92) __sfr DDRA
;
2043 unsigned TRISA0
: 1;
2044 unsigned TRISA1
: 1;
2045 unsigned TRISA2
: 1;
2046 unsigned TRISA3
: 1;
2047 unsigned TRISA4
: 1;
2048 unsigned TRISA5
: 1;
2049 unsigned TRISA6
: 1;
2050 unsigned TRISA7
: 1;
2066 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2068 #define _TRISA0 0x01
2070 #define _TRISA1 0x02
2072 #define _TRISA2 0x04
2074 #define _TRISA3 0x08
2076 #define _TRISA4 0x10
2078 #define _TRISA5 0x20
2080 #define _TRISA6 0x40
2082 #define _TRISA7 0x80
2085 //==============================================================================
2088 //==============================================================================
2091 extern __at(0x0F92) __sfr TRISA
;
2097 unsigned TRISA0
: 1;
2098 unsigned TRISA1
: 1;
2099 unsigned TRISA2
: 1;
2100 unsigned TRISA3
: 1;
2101 unsigned TRISA4
: 1;
2102 unsigned TRISA5
: 1;
2103 unsigned TRISA6
: 1;
2104 unsigned TRISA7
: 1;
2120 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2122 #define _TRISA_TRISA0 0x01
2123 #define _TRISA_RA0 0x01
2124 #define _TRISA_TRISA1 0x02
2125 #define _TRISA_RA1 0x02
2126 #define _TRISA_TRISA2 0x04
2127 #define _TRISA_RA2 0x04
2128 #define _TRISA_TRISA3 0x08
2129 #define _TRISA_RA3 0x08
2130 #define _TRISA_TRISA4 0x10
2131 #define _TRISA_RA4 0x10
2132 #define _TRISA_TRISA5 0x20
2133 #define _TRISA_RA5 0x20
2134 #define _TRISA_TRISA6 0x40
2135 #define _TRISA_RA6 0x40
2136 #define _TRISA_TRISA7 0x80
2137 #define _TRISA_RA7 0x80
2139 //==============================================================================
2142 //==============================================================================
2145 extern __at(0x0F93) __sfr DDRB
;
2151 unsigned TRISB0
: 1;
2152 unsigned TRISB1
: 1;
2153 unsigned TRISB2
: 1;
2154 unsigned TRISB3
: 1;
2155 unsigned TRISB4
: 1;
2156 unsigned TRISB5
: 1;
2157 unsigned TRISB6
: 1;
2158 unsigned TRISB7
: 1;
2174 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2176 #define _TRISB0 0x01
2178 #define _TRISB1 0x02
2180 #define _TRISB2 0x04
2182 #define _TRISB3 0x08
2184 #define _TRISB4 0x10
2186 #define _TRISB5 0x20
2188 #define _TRISB6 0x40
2190 #define _TRISB7 0x80
2193 //==============================================================================
2196 //==============================================================================
2199 extern __at(0x0F93) __sfr TRISB
;
2205 unsigned TRISB0
: 1;
2206 unsigned TRISB1
: 1;
2207 unsigned TRISB2
: 1;
2208 unsigned TRISB3
: 1;
2209 unsigned TRISB4
: 1;
2210 unsigned TRISB5
: 1;
2211 unsigned TRISB6
: 1;
2212 unsigned TRISB7
: 1;
2228 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2230 #define _TRISB_TRISB0 0x01
2231 #define _TRISB_RB0 0x01
2232 #define _TRISB_TRISB1 0x02
2233 #define _TRISB_RB1 0x02
2234 #define _TRISB_TRISB2 0x04
2235 #define _TRISB_RB2 0x04
2236 #define _TRISB_TRISB3 0x08
2237 #define _TRISB_RB3 0x08
2238 #define _TRISB_TRISB4 0x10
2239 #define _TRISB_RB4 0x10
2240 #define _TRISB_TRISB5 0x20
2241 #define _TRISB_RB5 0x20
2242 #define _TRISB_TRISB6 0x40
2243 #define _TRISB_RB6 0x40
2244 #define _TRISB_TRISB7 0x80
2245 #define _TRISB_RB7 0x80
2247 //==============================================================================
2250 //==============================================================================
2253 extern __at(0x0F94) __sfr DDRC
;
2259 unsigned TRISC0
: 1;
2260 unsigned TRISC1
: 1;
2261 unsigned TRISC2
: 1;
2262 unsigned TRISC3
: 1;
2263 unsigned TRISC4
: 1;
2264 unsigned TRISC5
: 1;
2265 unsigned TRISC6
: 1;
2266 unsigned TRISC7
: 1;
2282 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2284 #define _TRISC0 0x01
2286 #define _TRISC1 0x02
2288 #define _TRISC2 0x04
2290 #define _TRISC3 0x08
2292 #define _TRISC4 0x10
2294 #define _TRISC5 0x20
2296 #define _TRISC6 0x40
2298 #define _TRISC7 0x80
2301 //==============================================================================
2304 //==============================================================================
2307 extern __at(0x0F94) __sfr TRISC
;
2313 unsigned TRISC0
: 1;
2314 unsigned TRISC1
: 1;
2315 unsigned TRISC2
: 1;
2316 unsigned TRISC3
: 1;
2317 unsigned TRISC4
: 1;
2318 unsigned TRISC5
: 1;
2319 unsigned TRISC6
: 1;
2320 unsigned TRISC7
: 1;
2336 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2338 #define _TRISC_TRISC0 0x01
2339 #define _TRISC_RC0 0x01
2340 #define _TRISC_TRISC1 0x02
2341 #define _TRISC_RC1 0x02
2342 #define _TRISC_TRISC2 0x04
2343 #define _TRISC_RC2 0x04
2344 #define _TRISC_TRISC3 0x08
2345 #define _TRISC_RC3 0x08
2346 #define _TRISC_TRISC4 0x10
2347 #define _TRISC_RC4 0x10
2348 #define _TRISC_TRISC5 0x20
2349 #define _TRISC_RC5 0x20
2350 #define _TRISC_TRISC6 0x40
2351 #define _TRISC_RC6 0x40
2352 #define _TRISC_TRISC7 0x80
2353 #define _TRISC_RC7 0x80
2355 //==============================================================================
2358 //==============================================================================
2361 extern __at(0x0F95) __sfr DDRD
;
2367 unsigned TRISD0
: 1;
2368 unsigned TRISD1
: 1;
2369 unsigned TRISD2
: 1;
2370 unsigned TRISD3
: 1;
2371 unsigned TRISD4
: 1;
2372 unsigned TRISD5
: 1;
2373 unsigned TRISD6
: 1;
2374 unsigned TRISD7
: 1;
2390 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2392 #define _TRISD0 0x01
2394 #define _TRISD1 0x02
2396 #define _TRISD2 0x04
2398 #define _TRISD3 0x08
2400 #define _TRISD4 0x10
2402 #define _TRISD5 0x20
2404 #define _TRISD6 0x40
2406 #define _TRISD7 0x80
2409 //==============================================================================
2412 //==============================================================================
2415 extern __at(0x0F95) __sfr TRISD
;
2421 unsigned TRISD0
: 1;
2422 unsigned TRISD1
: 1;
2423 unsigned TRISD2
: 1;
2424 unsigned TRISD3
: 1;
2425 unsigned TRISD4
: 1;
2426 unsigned TRISD5
: 1;
2427 unsigned TRISD6
: 1;
2428 unsigned TRISD7
: 1;
2444 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2446 #define _TRISD_TRISD0 0x01
2447 #define _TRISD_RD0 0x01
2448 #define _TRISD_TRISD1 0x02
2449 #define _TRISD_RD1 0x02
2450 #define _TRISD_TRISD2 0x04
2451 #define _TRISD_RD2 0x04
2452 #define _TRISD_TRISD3 0x08
2453 #define _TRISD_RD3 0x08
2454 #define _TRISD_TRISD4 0x10
2455 #define _TRISD_RD4 0x10
2456 #define _TRISD_TRISD5 0x20
2457 #define _TRISD_RD5 0x20
2458 #define _TRISD_TRISD6 0x40
2459 #define _TRISD_RD6 0x40
2460 #define _TRISD_TRISD7 0x80
2461 #define _TRISD_RD7 0x80
2463 //==============================================================================
2466 //==============================================================================
2469 extern __at(0x0F96) __sfr DDRE
;
2475 unsigned TRISE0
: 1;
2476 unsigned TRISE1
: 1;
2477 unsigned TRISE2
: 1;
2478 unsigned TRISE3
: 1;
2479 unsigned TRISE4
: 1;
2480 unsigned TRISE5
: 1;
2481 unsigned TRISE6
: 1;
2482 unsigned TRISE7
: 1;
2498 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2500 #define _TRISE0 0x01
2502 #define _TRISE1 0x02
2504 #define _TRISE2 0x04
2506 #define _TRISE3 0x08
2508 #define _TRISE4 0x10
2510 #define _TRISE5 0x20
2512 #define _TRISE6 0x40
2514 #define _TRISE7 0x80
2517 //==============================================================================
2520 //==============================================================================
2523 extern __at(0x0F96) __sfr TRISE
;
2529 unsigned TRISE0
: 1;
2530 unsigned TRISE1
: 1;
2531 unsigned TRISE2
: 1;
2532 unsigned TRISE3
: 1;
2533 unsigned TRISE4
: 1;
2534 unsigned TRISE5
: 1;
2535 unsigned TRISE6
: 1;
2536 unsigned TRISE7
: 1;
2552 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2554 #define _TRISE_TRISE0 0x01
2555 #define _TRISE_RE0 0x01
2556 #define _TRISE_TRISE1 0x02
2557 #define _TRISE_RE1 0x02
2558 #define _TRISE_TRISE2 0x04
2559 #define _TRISE_RE2 0x04
2560 #define _TRISE_TRISE3 0x08
2561 #define _TRISE_RE3 0x08
2562 #define _TRISE_TRISE4 0x10
2563 #define _TRISE_RE4 0x10
2564 #define _TRISE_TRISE5 0x20
2565 #define _TRISE_RE5 0x20
2566 #define _TRISE_TRISE6 0x40
2567 #define _TRISE_RE6 0x40
2568 #define _TRISE_TRISE7 0x80
2569 #define _TRISE_RE7 0x80
2571 //==============================================================================
2574 //==============================================================================
2577 extern __at(0x0F97) __sfr DDRF
;
2583 unsigned TRISF0
: 1;
2584 unsigned TRISF1
: 1;
2585 unsigned TRISF2
: 1;
2586 unsigned TRISF3
: 1;
2587 unsigned TRISF4
: 1;
2588 unsigned TRISF5
: 1;
2589 unsigned TRISF6
: 1;
2590 unsigned TRISF7
: 1;
2606 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2608 #define _TRISF0 0x01
2610 #define _TRISF1 0x02
2612 #define _TRISF2 0x04
2614 #define _TRISF3 0x08
2616 #define _TRISF4 0x10
2618 #define _TRISF5 0x20
2620 #define _TRISF6 0x40
2622 #define _TRISF7 0x80
2625 //==============================================================================
2628 //==============================================================================
2631 extern __at(0x0F97) __sfr TRISF
;
2637 unsigned TRISF0
: 1;
2638 unsigned TRISF1
: 1;
2639 unsigned TRISF2
: 1;
2640 unsigned TRISF3
: 1;
2641 unsigned TRISF4
: 1;
2642 unsigned TRISF5
: 1;
2643 unsigned TRISF6
: 1;
2644 unsigned TRISF7
: 1;
2660 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2662 #define _TRISF_TRISF0 0x01
2663 #define _TRISF_RF0 0x01
2664 #define _TRISF_TRISF1 0x02
2665 #define _TRISF_RF1 0x02
2666 #define _TRISF_TRISF2 0x04
2667 #define _TRISF_RF2 0x04
2668 #define _TRISF_TRISF3 0x08
2669 #define _TRISF_RF3 0x08
2670 #define _TRISF_TRISF4 0x10
2671 #define _TRISF_RF4 0x10
2672 #define _TRISF_TRISF5 0x20
2673 #define _TRISF_RF5 0x20
2674 #define _TRISF_TRISF6 0x40
2675 #define _TRISF_RF6 0x40
2676 #define _TRISF_TRISF7 0x80
2677 #define _TRISF_RF7 0x80
2679 //==============================================================================
2682 //==============================================================================
2685 extern __at(0x0F98) __sfr DDRG
;
2691 unsigned TRISG0
: 1;
2692 unsigned TRISG1
: 1;
2693 unsigned TRISG2
: 1;
2694 unsigned TRISG3
: 1;
2695 unsigned TRISG4
: 1;
2726 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2728 #define _TRISG0 0x01
2730 #define _TRISG1 0x02
2732 #define _TRISG2 0x04
2734 #define _TRISG3 0x08
2736 #define _TRISG4 0x10
2739 //==============================================================================
2742 //==============================================================================
2745 extern __at(0x0F98) __sfr TRISG
;
2751 unsigned TRISG0
: 1;
2752 unsigned TRISG1
: 1;
2753 unsigned TRISG2
: 1;
2754 unsigned TRISG3
: 1;
2755 unsigned TRISG4
: 1;
2786 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2788 #define _TRISG_TRISG0 0x01
2789 #define _TRISG_RG0 0x01
2790 #define _TRISG_TRISG1 0x02
2791 #define _TRISG_RG1 0x02
2792 #define _TRISG_TRISG2 0x04
2793 #define _TRISG_RG2 0x04
2794 #define _TRISG_TRISG3 0x08
2795 #define _TRISG_RG3 0x08
2796 #define _TRISG_TRISG4 0x10
2797 #define _TRISG_RG4 0x10
2799 //==============================================================================
2802 //==============================================================================
2805 extern __at(0x0F9B) __sfr OSCTUNE
;
2818 unsigned INTSRC
: 1;
2828 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2836 #define _INTSRC 0x80
2838 //==============================================================================
2841 //==============================================================================
2844 extern __at(0x0F9D) __sfr PIE1
;
2850 unsigned TMR1IE
: 1;
2851 unsigned TMR2IE
: 1;
2852 unsigned CCP1IE
: 1;
2853 unsigned SSP1IE
: 1;
2873 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2875 #define _TMR1IE 0x01
2876 #define _TMR2IE 0x02
2877 #define _CCP1IE 0x04
2878 #define _SSP1IE 0x08
2887 //==============================================================================
2890 //==============================================================================
2893 extern __at(0x0F9E) __sfr PIR1
;
2899 unsigned TMR1IF
: 1;
2900 unsigned TMR2IF
: 1;
2901 unsigned CCP1IF
: 1;
2902 unsigned SSP1IF
: 1;
2922 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2924 #define _TMR1IF 0x01
2925 #define _TMR2IF 0x02
2926 #define _CCP1IF 0x04
2927 #define _SSP1IF 0x08
2936 //==============================================================================
2939 //==============================================================================
2942 extern __at(0x0F9F) __sfr IPR1
;
2948 unsigned TMR1IP
: 1;
2949 unsigned TMR2IP
: 1;
2950 unsigned CCP1IP
: 1;
2951 unsigned SSP1IP
: 1;
2971 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2973 #define _TMR1IP 0x01
2974 #define _TMR2IP 0x02
2975 #define _CCP1IP 0x04
2976 #define _SSP1IP 0x08
2985 //==============================================================================
2988 //==============================================================================
2991 extern __at(0x0FA0) __sfr PIE2
;
2997 unsigned CCP2IE
: 1;
2998 unsigned TMR3IE
: 1;
2999 unsigned HLVDIE
: 1;
3000 unsigned BCL1IE
: 1;
3004 unsigned OSCFIE
: 1;
3020 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3022 #define _CCP2IE 0x01
3023 #define _TMR3IE 0x02
3024 #define _HLVDIE 0x04
3026 #define _BCL1IE 0x08
3030 #define _OSCFIE 0x80
3032 //==============================================================================
3035 //==============================================================================
3038 extern __at(0x0FA1) __sfr PIR2
;
3044 unsigned CCP2IF
: 1;
3045 unsigned TMR3IF
: 1;
3046 unsigned HLVDIF
: 1;
3047 unsigned BCL1IF
: 1;
3051 unsigned OSCFIF
: 1;
3067 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3069 #define _CCP2IF 0x01
3070 #define _TMR3IF 0x02
3071 #define _HLVDIF 0x04
3073 #define _BCL1IF 0x08
3077 #define _OSCFIF 0x80
3079 //==============================================================================
3082 //==============================================================================
3085 extern __at(0x0FA2) __sfr IPR2
;
3091 unsigned CCP2IP
: 1;
3092 unsigned TMR3IP
: 1;
3093 unsigned HLVDIP
: 1;
3094 unsigned BCL1IP
: 1;
3098 unsigned OSCFIP
: 1;
3114 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3116 #define _CCP2IP 0x01
3117 #define _TMR3IP 0x02
3118 #define _HLVDIP 0x04
3120 #define _BCL1IP 0x08
3124 #define _OSCFIP 0x80
3126 //==============================================================================
3129 //==============================================================================
3132 extern __at(0x0FA3) __sfr PIE3
;
3136 unsigned CCP3IE
: 1;
3137 unsigned CCP4IE
: 1;
3138 unsigned CCP5IE
: 1;
3139 unsigned TMR4IE
: 1;
3142 unsigned BCL2IE
: 1;
3143 unsigned SSP2IE
: 1;
3146 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3148 #define _CCP3IE 0x01
3149 #define _CCP4IE 0x02
3150 #define _CCP5IE 0x04
3151 #define _TMR4IE 0x08
3154 #define _BCL2IE 0x40
3155 #define _SSP2IE 0x80
3157 //==============================================================================
3160 //==============================================================================
3163 extern __at(0x0FA4) __sfr PIR3
;
3167 unsigned CCP3IF
: 1;
3168 unsigned CCP4IF
: 1;
3169 unsigned CCP5IF
: 1;
3170 unsigned TMR4IF
: 1;
3173 unsigned BCL2IF
: 1;
3174 unsigned SSP2IF
: 1;
3177 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3179 #define _CCP3IF 0x01
3180 #define _CCP4IF 0x02
3181 #define _CCP5IF 0x04
3182 #define _TMR4IF 0x08
3185 #define _BCL2IF 0x40
3186 #define _SSP2IF 0x80
3188 //==============================================================================
3191 //==============================================================================
3194 extern __at(0x0FA5) __sfr IPR3
;
3198 unsigned CCP3IP
: 1;
3199 unsigned CCP4IP
: 1;
3200 unsigned CCP5IP
: 1;
3201 unsigned TMR4IP
: 1;
3204 unsigned BCL2IP
: 1;
3205 unsigned SSP2IP
: 1;
3208 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3210 #define _CCP3IP 0x01
3211 #define _CCP4IP 0x02
3212 #define _CCP5IP 0x04
3213 #define _TMR4IP 0x08
3216 #define _BCL2IP 0x40
3217 #define _SSP2IP 0x80
3219 //==============================================================================
3222 //==============================================================================
3225 extern __at(0x0FA6) __sfr EECON1
;
3239 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3249 //==============================================================================
3251 extern __at(0x0FA7) __sfr EECON2
;
3252 extern __at(0x0FA8) __sfr EEDATA
;
3253 extern __at(0x0FA9) __sfr EEADR
;
3254 extern __at(0x0FAA) __sfr EEADRH
;
3256 //==============================================================================
3259 extern __at(0x0FAB) __sfr RCSTA
;
3280 unsigned ADDEN1
: 1;
3295 unsigned NOT_RC8
: 1;
3324 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3334 #define _ADDEN1 0x08
3341 #define _NOT_RC8 0x40
3347 //==============================================================================
3350 //==============================================================================
3353 extern __at(0x0FAB) __sfr RCSTA1
;
3374 unsigned ADDEN1
: 1;
3389 unsigned NOT_RC8
: 1;
3418 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3420 #define _RCSTA1_RX9D 0x01
3421 #define _RCSTA1_RCD8 0x01
3422 #define _RCSTA1_RX9D1 0x01
3423 #define _RCSTA1_OERR 0x02
3424 #define _RCSTA1_OERR1 0x02
3425 #define _RCSTA1_FERR 0x04
3426 #define _RCSTA1_FERR1 0x04
3427 #define _RCSTA1_ADDEN 0x08
3428 #define _RCSTA1_ADDEN1 0x08
3429 #define _RCSTA1_CREN 0x10
3430 #define _RCSTA1_CREN1 0x10
3431 #define _RCSTA1_SREN 0x20
3432 #define _RCSTA1_SREN1 0x20
3433 #define _RCSTA1_RX9 0x40
3434 #define _RCSTA1_RC9 0x40
3435 #define _RCSTA1_NOT_RC8 0x40
3436 #define _RCSTA1_RC8_9 0x40
3437 #define _RCSTA1_RX91 0x40
3438 #define _RCSTA1_SPEN 0x80
3439 #define _RCSTA1_SPEN1 0x80
3441 //==============================================================================
3444 //==============================================================================
3447 extern __at(0x0FAC) __sfr TXSTA
;
3468 unsigned SENDB1
: 1;
3483 unsigned NOT_TX8
: 1;
3500 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3510 #define _SENDB1 0x08
3517 #define _NOT_TX8 0x40
3522 //==============================================================================
3525 //==============================================================================
3528 extern __at(0x0FAC) __sfr TXSTA1
;
3549 unsigned SENDB1
: 1;
3564 unsigned NOT_TX8
: 1;
3581 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3583 #define _TXSTA1_TX9D 0x01
3584 #define _TXSTA1_TXD8 0x01
3585 #define _TXSTA1_TX9D1 0x01
3586 #define _TXSTA1_TRMT 0x02
3587 #define _TXSTA1_TRMT1 0x02
3588 #define _TXSTA1_BRGH 0x04
3589 #define _TXSTA1_BRGH1 0x04
3590 #define _TXSTA1_SENDB 0x08
3591 #define _TXSTA1_SENDB1 0x08
3592 #define _TXSTA1_SYNC 0x10
3593 #define _TXSTA1_SYNC1 0x10
3594 #define _TXSTA1_TXEN 0x20
3595 #define _TXSTA1_TXEN1 0x20
3596 #define _TXSTA1_TX9 0x40
3597 #define _TXSTA1_TX8_9 0x40
3598 #define _TXSTA1_NOT_TX8 0x40
3599 #define _TXSTA1_TX91 0x40
3600 #define _TXSTA1_CSRC 0x80
3601 #define _TXSTA1_CSRC1 0x80
3603 //==============================================================================
3605 extern __at(0x0FAD) __sfr TXREG
;
3606 extern __at(0x0FAD) __sfr TXREG1
;
3607 extern __at(0x0FAE) __sfr RCREG
;
3608 extern __at(0x0FAE) __sfr RCREG1
;
3609 extern __at(0x0FAF) __sfr SPBRG
;
3610 extern __at(0x0FAF) __sfr SPBRG1
;
3612 //==============================================================================
3615 extern __at(0x0FB0) __sfr PSPCON
;
3623 unsigned PSPMODE
: 1;
3629 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
3631 #define _PSPMODE 0x10
3636 //==============================================================================
3639 //==============================================================================
3642 extern __at(0x0FB1) __sfr T3CON
;
3648 unsigned TMR3ON
: 1;
3649 unsigned TMR3CS
: 1;
3650 unsigned NOT_T3SYNC
: 1;
3651 unsigned T3CCP1
: 1;
3652 unsigned T3CKPS0
: 1;
3653 unsigned T3CKPS1
: 1;
3654 unsigned T3CCP2
: 1;
3662 unsigned T3SYNC
: 1;
3674 unsigned T3INSYNC
: 1;
3685 unsigned T3CKPS
: 2;
3690 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3692 #define _T3CON_TMR3ON 0x01
3693 #define _T3CON_TMR3CS 0x02
3694 #define _T3CON_NOT_T3SYNC 0x04
3695 #define _T3CON_T3SYNC 0x04
3696 #define _T3CON_T3INSYNC 0x04
3697 #define _T3CON_T3CCP1 0x08
3698 #define _T3CON_T3CKPS0 0x10
3699 #define _T3CON_T3CKPS1 0x20
3700 #define _T3CON_T3CCP2 0x40
3701 #define _T3CON_RD16 0x80
3703 //==============================================================================
3705 extern __at(0x0FB2) __sfr TMR3
;
3706 extern __at(0x0FB2) __sfr TMR3L
;
3707 extern __at(0x0FB3) __sfr TMR3H
;
3709 //==============================================================================
3712 extern __at(0x0FB4) __sfr CMCON
;
3735 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
3746 //==============================================================================
3749 //==============================================================================
3752 extern __at(0x0FB5) __sfr CVRCON
;
3775 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
3786 //==============================================================================
3789 //==============================================================================
3792 extern __at(0x0FB6) __sfr ECCP1AS
;
3798 unsigned PSS1BD0
: 1;
3799 unsigned PSS1BD1
: 1;
3800 unsigned PSS1AC0
: 1;
3801 unsigned PSS1AC1
: 1;
3802 unsigned ECCP1AS0
: 1;
3803 unsigned ECCP1AS1
: 1;
3804 unsigned ECCP1AS2
: 1;
3805 unsigned ECCP1ASE
: 1;
3810 unsigned PSSBD0
: 1;
3811 unsigned PSSBD1
: 1;
3812 unsigned PSSAC0
: 1;
3813 unsigned PSSAC1
: 1;
3814 unsigned ECCPAS0
: 1;
3815 unsigned ECCPAS1
: 1;
3816 unsigned ECCPAS2
: 1;
3817 unsigned ECCPASE
: 1;
3822 unsigned PSS1BD
: 2;
3835 unsigned PSS1AC
: 2;
3849 unsigned ECCP1AS
: 3;
3856 unsigned ECCPAS
: 3;
3861 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
3863 #define _PSS1BD0 0x01
3864 #define _PSSBD0 0x01
3865 #define _PSS1BD1 0x02
3866 #define _PSSBD1 0x02
3867 #define _PSS1AC0 0x04
3868 #define _PSSAC0 0x04
3869 #define _PSS1AC1 0x08
3870 #define _PSSAC1 0x08
3871 #define _ECCP1AS0 0x10
3872 #define _ECCPAS0 0x10
3873 #define _ECCP1AS1 0x20
3874 #define _ECCPAS1 0x20
3875 #define _ECCP1AS2 0x40
3876 #define _ECCPAS2 0x40
3877 #define _ECCP1ASE 0x80
3878 #define _ECCPASE 0x80
3880 //==============================================================================
3883 //==============================================================================
3886 extern __at(0x0FB7) __sfr CCP3CON
;
3892 unsigned CCP3M0
: 1;
3893 unsigned CCP3M1
: 1;
3894 unsigned CCP3M2
: 1;
3895 unsigned CCP3M3
: 1;
3934 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
3936 #define _CCP3M0 0x01
3937 #define _CCP3M1 0x02
3938 #define _CCP3M2 0x04
3939 #define _CCP3M3 0x08
3947 //==============================================================================
3950 //==============================================================================
3953 extern __at(0x0FB7) __sfr ECCP3CON
;
3959 unsigned CCP3M0
: 1;
3960 unsigned CCP3M1
: 1;
3961 unsigned CCP3M2
: 1;
3962 unsigned CCP3M3
: 1;
4001 extern __at(0x0FB7) volatile __ECCP3CONbits_t ECCP3CONbits
;
4003 #define _ECCP3CON_CCP3M0 0x01
4004 #define _ECCP3CON_CCP3M1 0x02
4005 #define _ECCP3CON_CCP3M2 0x04
4006 #define _ECCP3CON_CCP3M3 0x08
4007 #define _ECCP3CON_DC3B0 0x10
4008 #define _ECCP3CON_CCP3Y 0x10
4009 #define _ECCP3CON_DC3B1 0x20
4010 #define _ECCP3CON_CCP3X 0x20
4011 #define _ECCP3CON_P3M0 0x40
4012 #define _ECCP3CON_P3M1 0x80
4014 //==============================================================================
4016 extern __at(0x0FB8) __sfr CCPR3
;
4017 extern __at(0x0FB8) __sfr CCPR3L
;
4018 extern __at(0x0FB9) __sfr CCPR3H
;
4020 //==============================================================================
4023 extern __at(0x0FBA) __sfr CCP2CON
;
4029 unsigned CCP2M0
: 1;
4030 unsigned CCP2M1
: 1;
4031 unsigned CCP2M2
: 1;
4032 unsigned CCP2M3
: 1;
4071 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
4073 #define _CCP2M0 0x01
4074 #define _CCP2M1 0x02
4075 #define _CCP2M2 0x04
4076 #define _CCP2M3 0x08
4084 //==============================================================================
4087 //==============================================================================
4090 extern __at(0x0FBA) __sfr ECCP2CON
;
4096 unsigned CCP2M0
: 1;
4097 unsigned CCP2M1
: 1;
4098 unsigned CCP2M2
: 1;
4099 unsigned CCP2M3
: 1;
4138 extern __at(0x0FBA) volatile __ECCP2CONbits_t ECCP2CONbits
;
4140 #define _ECCP2CON_CCP2M0 0x01
4141 #define _ECCP2CON_CCP2M1 0x02
4142 #define _ECCP2CON_CCP2M2 0x04
4143 #define _ECCP2CON_CCP2M3 0x08
4144 #define _ECCP2CON_DC2B0 0x10
4145 #define _ECCP2CON_CCP2Y 0x10
4146 #define _ECCP2CON_DC2B1 0x20
4147 #define _ECCP2CON_CCP2X 0x20
4148 #define _ECCP2CON_P2M0 0x40
4149 #define _ECCP2CON_P2M1 0x80
4151 //==============================================================================
4153 extern __at(0x0FBB) __sfr CCPR2
;
4154 extern __at(0x0FBB) __sfr CCPR2L
;
4155 extern __at(0x0FBC) __sfr CCPR2H
;
4157 //==============================================================================
4160 extern __at(0x0FBD) __sfr CCP1CON
;
4166 unsigned CCP1M0
: 1;
4167 unsigned CCP1M1
: 1;
4168 unsigned CCP1M2
: 1;
4169 unsigned CCP1M3
: 1;
4208 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4210 #define _CCP1M0 0x01
4211 #define _CCP1M1 0x02
4212 #define _CCP1M2 0x04
4213 #define _CCP1M3 0x08
4221 //==============================================================================
4224 //==============================================================================
4227 extern __at(0x0FBD) __sfr ECCP1CON
;
4233 unsigned CCP1M0
: 1;
4234 unsigned CCP1M1
: 1;
4235 unsigned CCP1M2
: 1;
4236 unsigned CCP1M3
: 1;
4275 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4277 #define _ECCP1CON_CCP1M0 0x01
4278 #define _ECCP1CON_CCP1M1 0x02
4279 #define _ECCP1CON_CCP1M2 0x04
4280 #define _ECCP1CON_CCP1M3 0x08
4281 #define _ECCP1CON_DC1B0 0x10
4282 #define _ECCP1CON_CCP1Y 0x10
4283 #define _ECCP1CON_DC1B1 0x20
4284 #define _ECCP1CON_CCP1X 0x20
4285 #define _ECCP1CON_P1M0 0x40
4286 #define _ECCP1CON_P1M1 0x80
4288 //==============================================================================
4290 extern __at(0x0FBE) __sfr CCPR1
;
4291 extern __at(0x0FBE) __sfr CCPR1L
;
4292 extern __at(0x0FBF) __sfr CCPR1H
;
4294 //==============================================================================
4297 extern __at(0x0FC0) __sfr ADCON2
;
4327 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4337 //==============================================================================
4340 //==============================================================================
4343 extern __at(0x0FC1) __sfr ADCON1
;
4373 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4382 //==============================================================================
4385 //==============================================================================
4388 extern __at(0x0FC2) __sfr ADCON0
;
4395 unsigned GO_NOT_DONE
: 1;
4419 unsigned GO_DONE
: 1;
4443 unsigned NOT_DONE
: 1;
4460 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4463 #define _GO_NOT_DONE 0x02
4465 #define _GO_DONE 0x02
4467 #define _NOT_DONE 0x02
4473 //==============================================================================
4475 extern __at(0x0FC3) __sfr ADRES
;
4476 extern __at(0x0FC3) __sfr ADRESL
;
4477 extern __at(0x0FC4) __sfr ADRESH
;
4479 //==============================================================================
4482 extern __at(0x0FC5) __sfr SSP1CON2
;
4492 unsigned ACKSTAT
: 1;
4496 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4504 #define _ACKSTAT 0x40
4507 //==============================================================================
4510 //==============================================================================
4513 extern __at(0x0FC5) __sfr SSPCON2
;
4523 unsigned ACKSTAT
: 1;
4527 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4529 #define _SSPCON2_SEN 0x01
4530 #define _SSPCON2_RSEN 0x02
4531 #define _SSPCON2_PEN 0x04
4532 #define _SSPCON2_RCEN 0x08
4533 #define _SSPCON2_ACKEN 0x10
4534 #define _SSPCON2_ACKDT 0x20
4535 #define _SSPCON2_ACKSTAT 0x40
4536 #define _SSPCON2_GCEN 0x80
4538 //==============================================================================
4541 //==============================================================================
4544 extern __at(0x0FC6) __sfr SSP1CON1
;
4567 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4578 //==============================================================================
4581 //==============================================================================
4584 extern __at(0x0FC6) __sfr SSPCON1
;
4607 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4609 #define _SSPCON1_SSPM0 0x01
4610 #define _SSPCON1_SSPM1 0x02
4611 #define _SSPCON1_SSPM2 0x04
4612 #define _SSPCON1_SSPM3 0x08
4613 #define _SSPCON1_CKP 0x10
4614 #define _SSPCON1_SSPEN 0x20
4615 #define _SSPCON1_SSPOV 0x40
4616 #define _SSPCON1_WCOL 0x80
4618 //==============================================================================
4621 //==============================================================================
4624 extern __at(0x0FC7) __sfr SSP1STAT
;
4632 unsigned R_NOT_W
: 1;
4635 unsigned D_NOT_A
: 1;
4645 unsigned I2C_START
: 1;
4646 unsigned I2C_STOP
: 1;
4656 unsigned I2C_READ
: 1;
4659 unsigned I2C_DAT
: 1;
4680 unsigned NOT_WRITE
: 1;
4683 unsigned NOT_ADDRESS
: 1;
4692 unsigned READ_WRITE
: 1;
4695 unsigned DATA_ADDRESS
: 1;
4713 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4717 #define _R_NOT_W 0x04
4719 #define _I2C_READ 0x04
4721 #define _NOT_WRITE 0x04
4722 #define _READ_WRITE 0x04
4725 #define _I2C_START 0x08
4727 #define _I2C_STOP 0x10
4728 #define _D_NOT_A 0x20
4730 #define _I2C_DAT 0x20
4732 #define _NOT_ADDRESS 0x20
4733 #define _DATA_ADDRESS 0x20
4738 //==============================================================================
4741 //==============================================================================
4744 extern __at(0x0FC7) __sfr SSPSTAT
;
4752 unsigned R_NOT_W
: 1;
4755 unsigned D_NOT_A
: 1;
4765 unsigned I2C_START
: 1;
4766 unsigned I2C_STOP
: 1;
4776 unsigned I2C_READ
: 1;
4779 unsigned I2C_DAT
: 1;
4800 unsigned NOT_WRITE
: 1;
4803 unsigned NOT_ADDRESS
: 1;
4812 unsigned READ_WRITE
: 1;
4815 unsigned DATA_ADDRESS
: 1;
4833 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4835 #define _SSPSTAT_BF 0x01
4836 #define _SSPSTAT_UA 0x02
4837 #define _SSPSTAT_R_NOT_W 0x04
4838 #define _SSPSTAT_R_W 0x04
4839 #define _SSPSTAT_I2C_READ 0x04
4840 #define _SSPSTAT_NOT_W 0x04
4841 #define _SSPSTAT_NOT_WRITE 0x04
4842 #define _SSPSTAT_READ_WRITE 0x04
4843 #define _SSPSTAT_R 0x04
4844 #define _SSPSTAT_S 0x08
4845 #define _SSPSTAT_I2C_START 0x08
4846 #define _SSPSTAT_P 0x10
4847 #define _SSPSTAT_I2C_STOP 0x10
4848 #define _SSPSTAT_D_NOT_A 0x20
4849 #define _SSPSTAT_D_A 0x20
4850 #define _SSPSTAT_I2C_DAT 0x20
4851 #define _SSPSTAT_NOT_A 0x20
4852 #define _SSPSTAT_NOT_ADDRESS 0x20
4853 #define _SSPSTAT_DATA_ADDRESS 0x20
4854 #define _SSPSTAT_D 0x20
4855 #define _SSPSTAT_CKE 0x40
4856 #define _SSPSTAT_SMP 0x80
4858 //==============================================================================
4860 extern __at(0x0FC8) __sfr SSP1ADD
;
4861 extern __at(0x0FC8) __sfr SSPADD
;
4862 extern __at(0x0FC9) __sfr SSP1BUF
;
4863 extern __at(0x0FC9) __sfr SSPBUF
;
4865 //==============================================================================
4868 extern __at(0x0FCA) __sfr T2CON
;
4874 unsigned T2CKPS0
: 1;
4875 unsigned T2CKPS1
: 1;
4876 unsigned TMR2ON
: 1;
4877 unsigned T2OUTPS0
: 1;
4878 unsigned T2OUTPS1
: 1;
4879 unsigned T2OUTPS2
: 1;
4880 unsigned T2OUTPS3
: 1;
4886 unsigned T2CKPS
: 2;
4893 unsigned T2OUTPS
: 4;
4898 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
4900 #define _T2CKPS0 0x01
4901 #define _T2CKPS1 0x02
4902 #define _TMR2ON 0x04
4903 #define _T2OUTPS0 0x08
4904 #define _T2OUTPS1 0x10
4905 #define _T2OUTPS2 0x20
4906 #define _T2OUTPS3 0x40
4908 //==============================================================================
4910 extern __at(0x0FCB) __sfr PR2
;
4911 extern __at(0x0FCC) __sfr TMR2
;
4913 //==============================================================================
4916 extern __at(0x0FCD) __sfr T1CON
;
4922 unsigned TMR1ON
: 1;
4923 unsigned TMR1CS
: 1;
4924 unsigned NOT_T1SYNC
: 1;
4925 unsigned T1OSCEN
: 1;
4926 unsigned T1CKPS0
: 1;
4927 unsigned T1CKPS1
: 1;
4936 unsigned T1SYNC
: 1;
4948 unsigned T1INSYNC
: 1;
4959 unsigned T1CKPS
: 2;
4964 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
4966 #define _TMR1ON 0x01
4967 #define _TMR1CS 0x02
4968 #define _NOT_T1SYNC 0x04
4969 #define _T1SYNC 0x04
4970 #define _T1INSYNC 0x04
4971 #define _T1OSCEN 0x08
4972 #define _T1CKPS0 0x10
4973 #define _T1CKPS1 0x20
4977 //==============================================================================
4979 extern __at(0x0FCE) __sfr TMR1
;
4980 extern __at(0x0FCE) __sfr TMR1L
;
4981 extern __at(0x0FCF) __sfr TMR1H
;
4983 //==============================================================================
4986 extern __at(0x0FD0) __sfr RCON
;
4992 unsigned NOT_BOR
: 1;
4993 unsigned NOT_POR
: 1;
4994 unsigned NOT_PD
: 1;
4995 unsigned NOT_TO
: 1;
4996 unsigned NOT_RI
: 1;
4998 unsigned SBOREN
: 1;
5015 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5017 #define _NOT_BOR 0x01
5019 #define _NOT_POR 0x02
5021 #define _NOT_PD 0x04
5023 #define _NOT_TO 0x08
5025 #define _NOT_RI 0x10
5027 #define _SBOREN 0x40
5030 //==============================================================================
5033 //==============================================================================
5036 extern __at(0x0FD1) __sfr WDTCON
;
5042 unsigned SWDTEN
: 1;
5065 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
5067 #define _SWDTEN 0x01
5070 //==============================================================================
5073 //==============================================================================
5076 extern __at(0x0FD2) __sfr HLVDCON
;
5082 unsigned HLVDL0
: 1;
5083 unsigned HLVDL1
: 1;
5084 unsigned HLVDL2
: 1;
5085 unsigned HLVDL3
: 1;
5086 unsigned HLVDEN
: 1;
5089 unsigned VDIRMAG
: 1;
5135 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
5137 #define _HLVDL0 0x01
5140 #define _HLVDL1 0x02
5143 #define _HLVDL2 0x04
5146 #define _HLVDL3 0x08
5149 #define _HLVDEN 0x10
5154 #define _VDIRMAG 0x80
5156 //==============================================================================
5159 //==============================================================================
5162 extern __at(0x0FD2) __sfr LVDCON
;
5168 unsigned HLVDL0
: 1;
5169 unsigned HLVDL1
: 1;
5170 unsigned HLVDL2
: 1;
5171 unsigned HLVDL3
: 1;
5172 unsigned HLVDEN
: 1;
5175 unsigned VDIRMAG
: 1;
5221 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
5223 #define _LVDCON_HLVDL0 0x01
5224 #define _LVDCON_LVV0 0x01
5225 #define _LVDCON_LVDL0 0x01
5226 #define _LVDCON_HLVDL1 0x02
5227 #define _LVDCON_LVV1 0x02
5228 #define _LVDCON_LVDL1 0x02
5229 #define _LVDCON_HLVDL2 0x04
5230 #define _LVDCON_LVV2 0x04
5231 #define _LVDCON_LVDL2 0x04
5232 #define _LVDCON_HLVDL3 0x08
5233 #define _LVDCON_LVV3 0x08
5234 #define _LVDCON_LVDL3 0x08
5235 #define _LVDCON_HLVDEN 0x10
5236 #define _LVDCON_LVDEN 0x10
5237 #define _LVDCON_IRVST 0x20
5238 #define _LVDCON_IVRST 0x20
5239 #define _LVDCON_BGST 0x20
5240 #define _LVDCON_VDIRMAG 0x80
5242 //==============================================================================
5245 //==============================================================================
5248 extern __at(0x0FD3) __sfr OSCCON
;
5290 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5302 //==============================================================================
5305 //==============================================================================
5308 extern __at(0x0FD5) __sfr T0CON
;
5320 unsigned T08BIT
: 1;
5321 unsigned TMR0ON
: 1;
5343 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5352 #define _T08BIT 0x40
5353 #define _TMR0ON 0x80
5355 //==============================================================================
5357 extern __at(0x0FD6) __sfr TMR0
;
5358 extern __at(0x0FD6) __sfr TMR0L
;
5359 extern __at(0x0FD7) __sfr TMR0H
;
5361 //==============================================================================
5364 extern __at(0x0FD8) __sfr STATUS
;
5378 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5386 //==============================================================================
5388 extern __at(0x0FD9) __sfr FSR2L
;
5389 extern __at(0x0FDA) __sfr FSR2H
;
5390 extern __at(0x0FDB) __sfr PLUSW2
;
5391 extern __at(0x0FDC) __sfr PREINC2
;
5392 extern __at(0x0FDD) __sfr POSTDEC2
;
5393 extern __at(0x0FDE) __sfr POSTINC2
;
5394 extern __at(0x0FDF) __sfr INDF2
;
5395 extern __at(0x0FE0) __sfr BSR
;
5396 extern __at(0x0FE1) __sfr FSR1L
;
5397 extern __at(0x0FE2) __sfr FSR1H
;
5398 extern __at(0x0FE3) __sfr PLUSW1
;
5399 extern __at(0x0FE4) __sfr PREINC1
;
5400 extern __at(0x0FE5) __sfr POSTDEC1
;
5401 extern __at(0x0FE6) __sfr POSTINC1
;
5402 extern __at(0x0FE7) __sfr INDF1
;
5403 extern __at(0x0FE8) __sfr WREG
;
5404 extern __at(0x0FE9) __sfr FSR0L
;
5405 extern __at(0x0FEA) __sfr FSR0H
;
5406 extern __at(0x0FEB) __sfr PLUSW0
;
5407 extern __at(0x0FEC) __sfr PREINC0
;
5408 extern __at(0x0FED) __sfr POSTDEC0
;
5409 extern __at(0x0FEE) __sfr POSTINC0
;
5410 extern __at(0x0FEF) __sfr INDF0
;
5412 //==============================================================================
5415 extern __at(0x0FF0) __sfr INTCON3
;
5421 unsigned INT1IF
: 1;
5422 unsigned INT2IF
: 1;
5423 unsigned INT3IF
: 1;
5424 unsigned INT1IE
: 1;
5425 unsigned INT2IE
: 1;
5426 unsigned INT3IE
: 1;
5427 unsigned INT1IP
: 1;
5428 unsigned INT2IP
: 1;
5444 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5446 #define _INT1IF 0x01
5448 #define _INT2IF 0x02
5450 #define _INT3IF 0x04
5452 #define _INT1IE 0x08
5454 #define _INT2IE 0x10
5456 #define _INT3IE 0x20
5458 #define _INT1IP 0x40
5460 #define _INT2IP 0x80
5463 //==============================================================================
5466 //==============================================================================
5469 extern __at(0x0FF1) __sfr INTCON2
;
5476 unsigned INT3IP
: 1;
5477 unsigned TMR0IP
: 1;
5478 unsigned INTEDG3
: 1;
5479 unsigned INTEDG2
: 1;
5480 unsigned INTEDG1
: 1;
5481 unsigned INTEDG0
: 1;
5482 unsigned NOT_RBPU
: 1;
5498 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5501 #define _INT3IP 0x02
5503 #define _TMR0IP 0x04
5505 #define _INTEDG3 0x08
5506 #define _INTEDG2 0x10
5507 #define _INTEDG1 0x20
5508 #define _INTEDG0 0x40
5509 #define _NOT_RBPU 0x80
5512 //==============================================================================
5515 //==============================================================================
5518 extern __at(0x0FF2) __sfr INTCON
;
5525 unsigned INT0IF
: 1;
5526 unsigned TMR0IF
: 1;
5528 unsigned INT0IE
: 1;
5529 unsigned TMR0IE
: 1;
5530 unsigned PEIE_GIEL
: 1;
5531 unsigned GIE_GIEH
: 1;
5559 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5562 #define _INT0IF 0x02
5564 #define _TMR0IF 0x04
5567 #define _INT0IE 0x10
5569 #define _TMR0IE 0x20
5571 #define _PEIE_GIEL 0x40
5574 #define _GIE_GIEH 0x80
5578 //==============================================================================
5580 extern __at(0x0FF3) __sfr PROD
;
5581 extern __at(0x0FF3) __sfr PRODL
;
5582 extern __at(0x0FF4) __sfr PRODH
;
5583 extern __at(0x0FF5) __sfr TABLAT
;
5584 extern __at(0x0FF6) __sfr TBLPTR
;
5585 extern __at(0x0FF6) __sfr TBLPTRL
;
5586 extern __at(0x0FF7) __sfr TBLPTRH
;
5587 extern __at(0x0FF8) __sfr TBLPTRU
;
5588 extern __at(0x0FF9) __sfr PC
;
5589 extern __at(0x0FF9) __sfr PCL
;
5590 extern __at(0x0FFA) __sfr PCLATH
;
5591 extern __at(0x0FFB) __sfr PCLATU
;
5593 //==============================================================================
5596 extern __at(0x0FFC) __sfr STKPTR
;
5602 unsigned STKPTR0
: 1;
5603 unsigned STKPTR1
: 1;
5604 unsigned STKPTR2
: 1;
5605 unsigned STKPTR3
: 1;
5606 unsigned STKPTR4
: 1;
5608 unsigned STKUNF
: 1;
5609 unsigned STKFUL
: 1;
5621 unsigned STKOVF
: 1;
5626 unsigned STKPTR
: 5;
5637 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5639 #define _STKPTR0 0x01
5641 #define _STKPTR1 0x02
5643 #define _STKPTR2 0x04
5645 #define _STKPTR3 0x08
5647 #define _STKPTR4 0x10
5649 #define _STKUNF 0x40
5650 #define _STKFUL 0x80
5651 #define _STKOVF 0x80
5653 //==============================================================================
5655 extern __at(0x0FFD) __sfr TOS
;
5656 extern __at(0x0FFD) __sfr TOSL
;
5657 extern __at(0x0FFE) __sfr TOSH
;
5658 extern __at(0x0FFF) __sfr TOSU
;
5660 //==============================================================================
5662 // Configuration Bits
5664 //==============================================================================
5666 #define __CONFIG1H 0x300001
5667 #define __CONFIG2L 0x300002
5668 #define __CONFIG2H 0x300003
5669 #define __CONFIG3H 0x300005
5670 #define __CONFIG4L 0x300006
5671 #define __CONFIG5L 0x300008
5672 #define __CONFIG5H 0x300009
5673 #define __CONFIG6L 0x30000A
5674 #define __CONFIG6H 0x30000B
5675 #define __CONFIG7L 0x30000C
5676 #define __CONFIG7H 0x30000D
5678 //----------------------------- CONFIG1H Options -------------------------------
5680 #define _OSC_LP_1H 0xF0 // LP oscillator.
5681 #define _OSC_XT_1H 0xF1 // XT oscillator.
5682 #define _OSC_HS_1H 0xF2 // HS oscillator.
5683 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
5684 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
5685 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
5686 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
5687 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
5688 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
5689 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
5690 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
5691 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
5692 #define _IESO_OFF_1H 0x7F // Two-Speed Start-up disabled.
5693 #define _IESO_ON_1H 0xFF // Two-Speed Start-up enabled.
5695 //----------------------------- CONFIG2L Options -------------------------------
5697 #define _PWRT_ON_2L 0xFE // PWRT enabled.
5698 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
5699 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
5700 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
5701 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
5702 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
5703 #define _BORV_0_2L 0xE7 // Maximum setting.
5704 #define _BORV_1_2L 0xEF
5705 #define _BORV_2_2L 0xF7
5706 #define _BORV_3_2L 0xFF // Minimum setting.
5708 //----------------------------- CONFIG2H Options -------------------------------
5710 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
5711 #define _WDT_ON_2H 0xFF // WDT enabled.
5712 #define _WDTPS_1_2H 0xE1 // 1:1.
5713 #define _WDTPS_2_2H 0xE3 // 1:2.
5714 #define _WDTPS_4_2H 0xE5 // 1:4.
5715 #define _WDTPS_8_2H 0xE7 // 1:8.
5716 #define _WDTPS_16_2H 0xE9 // 1:16.
5717 #define _WDTPS_32_2H 0xEB // 1:32.
5718 #define _WDTPS_64_2H 0xED // 1:64.
5719 #define _WDTPS_128_2H 0xEF // 1:128.
5720 #define _WDTPS_256_2H 0xF1 // 1:256.
5721 #define _WDTPS_512_2H 0xF3 // 1:512.
5722 #define _WDTPS_1024_2H 0xF5 // 1:1024.
5723 #define _WDTPS_2048_2H 0xF7 // 1:2048.
5724 #define _WDTPS_4096_2H 0xF9 // 1:4096.
5725 #define _WDTPS_8192_2H 0xFB // 1:8192.
5726 #define _WDTPS_16384_2H 0xFD // 1:16384.
5727 #define _WDTPS_32768_2H 0xFF // 1:32768.
5729 //----------------------------- CONFIG3H Options -------------------------------
5731 #define _CCP2MX_PORTE_3H 0xFE // ECCP2 input/output is multiplexed with RE7.
5732 #define _CCP2MX_PORTC_3H 0xFF // ECCP2 input/output is multiplexed with RC1.
5733 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
5734 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
5735 #define _MCLRE_OFF_3H 0x7F // RG5 input pin enabled; MCLR disabled.
5736 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RG5 input pin disabled.
5738 //----------------------------- CONFIG4L Options -------------------------------
5740 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
5741 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
5742 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
5743 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
5744 #define _BBSIZ_BB2K_4L 0xCF // 1K word (2 Kbytes) Boot Block size.
5745 #define _BBSIZ_BB4K_4L 0xDF // 2K words (4 Kbytes) Boot Block size.
5746 #define _BBSIZ_BB8K_4L 0xEF // 4K words (8 Kbytes) Boot Block size.
5747 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
5748 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
5749 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
5750 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
5752 //----------------------------- CONFIG5L Options -------------------------------
5754 #define _CP0_ON_5L 0xFE // Block 0 (000800, 001000 or 002000-003FFFh) code-protected.
5755 #define _CP0_OFF_5L 0xFF // Block 0 (000800, 001000 or 002000-003FFFh) not code-protected.
5756 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
5757 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
5758 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
5759 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
5760 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
5761 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
5763 //----------------------------- CONFIG5H Options -------------------------------
5765 #define _CPB_ON_5H 0xBF // Boot Block (000000-0007FFh) code-protected.
5766 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0007FFh) not code-protected.
5767 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
5768 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
5770 //----------------------------- CONFIG6L Options -------------------------------
5772 #define _WRT0_ON_6L 0xFE // Block 0 (000800, 001000 or 002000-003FFFh) write-protected.
5773 #define _WRT0_OFF_6L 0xFF // Block 0 (000800, 001000 or 002000-003FFFh) not write-protected.
5774 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
5775 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
5776 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
5777 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
5778 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
5779 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
5781 //----------------------------- CONFIG6H Options -------------------------------
5783 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
5784 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
5785 #define _WRTB_ON_6H 0xBF // Boot Block (000000-007FFF, 000FFF or 001FFFh) write-protected.
5786 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-007FFF, 000FFF or 001FFFh) not write-protected.
5787 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
5788 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
5790 //----------------------------- CONFIG7L Options -------------------------------
5792 #define _EBTR0_ON_7L 0xFE // Block 0 (000800, 001000 or 002000-003FFFh) protected from table reads executed in other blocks.
5793 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800, 001000 or 002000-003FFFh) not protected from table reads executed in other blocks.
5794 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
5795 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
5796 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
5797 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
5798 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
5799 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
5801 //----------------------------- CONFIG7H Options -------------------------------
5803 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-007FFF, 000FFF or 001FFFh) protected from table reads executed in other blocks.
5804 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-007FFF, 000FFF or 001FFFh) not protected from table reads executed in other blocks.
5806 //==============================================================================
5808 #define __DEVID1 0x3FFFFE
5809 #define __DEVID2 0x3FFFFF
5811 #define __IDLOC0 0x200000
5812 #define __IDLOC1 0x200001
5813 #define __IDLOC2 0x200002
5814 #define __IDLOC3 0x200003
5815 #define __IDLOC4 0x200004
5816 #define __IDLOC5 0x200005
5817 #define __IDLOC6 0x200006
5818 #define __IDLOC7 0x200007
5820 #endif // #ifndef __PIC18F6622_H__