2 * This declarations of the PIC18F66J10 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:33 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F66J10_H__
26 #define __PIC18F66J10_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F62) __sfr SSP2CON2
;
69 extern __at(0x0F62) volatile __SSP2CON2bits_t SSP2CON2bits
;
71 #define _SSP2CON2_SEN 0x01
72 #define _SSP2CON2_RSEN 0x02
73 #define _SSP2CON2_ADMSK1 0x02
74 #define _SSP2CON2_PEN 0x04
75 #define _SSP2CON2_ADMSK2 0x04
76 #define _SSP2CON2_RCEN 0x08
77 #define _SSP2CON2_ADMSK3 0x08
78 #define _SSP2CON2_ACKEN 0x10
79 #define _SSP2CON2_ADMSK4 0x10
80 #define _SSP2CON2_ACKDT 0x20
81 #define _SSP2CON2_ADMSK5 0x20
82 #define _SSP2CON2_ACKSTAT 0x40
83 #define _SSP2CON2_GCEN 0x80
85 //==============================================================================
88 //==============================================================================
91 extern __at(0x0F63) __sfr SSP2CON1
;
114 extern __at(0x0F63) volatile __SSP2CON1bits_t SSP2CON1bits
;
116 #define _SSP2CON1_SSPM0 0x01
117 #define _SSP2CON1_SSPM1 0x02
118 #define _SSP2CON1_SSPM2 0x04
119 #define _SSP2CON1_SSPM3 0x08
120 #define _SSP2CON1_CKP 0x10
121 #define _SSP2CON1_SSPEN 0x20
122 #define _SSP2CON1_SSPOV 0x40
123 #define _SSP2CON1_WCOL 0x80
125 //==============================================================================
128 //==============================================================================
131 extern __at(0x0F64) __sfr SSP2STAT
;
139 unsigned R_NOT_W
: 1;
142 unsigned D_NOT_A
: 1;
152 unsigned I2C_START
: 1;
153 unsigned I2C_STOP
: 1;
163 unsigned I2C_READ
: 1;
166 unsigned I2C_DAT
: 1;
187 unsigned NOT_WRITE
: 1;
190 unsigned NOT_ADDRESS
: 1;
199 unsigned READ_WRITE
: 1;
202 unsigned DATA_ADDRESS
: 1;
220 extern __at(0x0F64) volatile __SSP2STATbits_t SSP2STATbits
;
222 #define _SSP2STAT_BF 0x01
223 #define _SSP2STAT_UA 0x02
224 #define _SSP2STAT_R_NOT_W 0x04
225 #define _SSP2STAT_R_W 0x04
226 #define _SSP2STAT_I2C_READ 0x04
227 #define _SSP2STAT_NOT_W 0x04
228 #define _SSP2STAT_NOT_WRITE 0x04
229 #define _SSP2STAT_READ_WRITE 0x04
230 #define _SSP2STAT_R 0x04
231 #define _SSP2STAT_S 0x08
232 #define _SSP2STAT_I2C_START 0x08
233 #define _SSP2STAT_P 0x10
234 #define _SSP2STAT_I2C_STOP 0x10
235 #define _SSP2STAT_D_NOT_A 0x20
236 #define _SSP2STAT_D_A 0x20
237 #define _SSP2STAT_I2C_DAT 0x20
238 #define _SSP2STAT_NOT_A 0x20
239 #define _SSP2STAT_NOT_ADDRESS 0x20
240 #define _SSP2STAT_DATA_ADDRESS 0x20
241 #define _SSP2STAT_D 0x20
242 #define _SSP2STAT_CKE 0x40
243 #define _SSP2STAT_SMP 0x80
245 //==============================================================================
247 extern __at(0x0F65) __sfr SSP2ADD
;
248 extern __at(0x0F66) __sfr SSP2BUF
;
250 //==============================================================================
253 extern __at(0x0F67) __sfr ECCP2DEL
;
294 extern __at(0x0F67) volatile __ECCP2DELbits_t ECCP2DELbits
;
296 #define _ECCP2DEL_PDC0 0x01
297 #define _ECCP2DEL_P2DC0 0x01
298 #define _ECCP2DEL_PDC1 0x02
299 #define _ECCP2DEL_P2DC1 0x02
300 #define _ECCP2DEL_PDC2 0x04
301 #define _ECCP2DEL_P2DC2 0x04
302 #define _ECCP2DEL_PDC3 0x08
303 #define _ECCP2DEL_P2DC3 0x08
304 #define _ECCP2DEL_PDC4 0x10
305 #define _ECCP2DEL_P2DC4 0x10
306 #define _ECCP2DEL_PDC5 0x20
307 #define _ECCP2DEL_P2DC5 0x20
308 #define _ECCP2DEL_PDC6 0x40
309 #define _ECCP2DEL_P2DC6 0x40
310 #define _ECCP2DEL_PRSEN 0x80
311 #define _ECCP2DEL_P2RSEN 0x80
313 //==============================================================================
316 //==============================================================================
319 extern __at(0x0F68) __sfr ECCP2AS
;
329 unsigned ECCPAS0
: 1;
330 unsigned ECCPAS1
: 1;
331 unsigned ECCPAS2
: 1;
332 unsigned ECCPASE
: 1;
337 unsigned PSS2BD0
: 1;
338 unsigned PSS2BD1
: 1;
339 unsigned PSS2AC0
: 1;
340 unsigned PSS2AC1
: 1;
341 unsigned ECCP2AS0
: 1;
342 unsigned ECCP2AS1
: 1;
343 unsigned ECCP2AS2
: 1;
344 unsigned ECCP2ASE
: 1;
383 unsigned ECCP2AS
: 3;
388 extern __at(0x0F68) volatile __ECCP2ASbits_t ECCP2ASbits
;
390 #define _ECCP2AS_PSSBD0 0x01
391 #define _ECCP2AS_PSS2BD0 0x01
392 #define _ECCP2AS_PSSBD1 0x02
393 #define _ECCP2AS_PSS2BD1 0x02
394 #define _ECCP2AS_PSSAC0 0x04
395 #define _ECCP2AS_PSS2AC0 0x04
396 #define _ECCP2AS_PSSAC1 0x08
397 #define _ECCP2AS_PSS2AC1 0x08
398 #define _ECCP2AS_ECCPAS0 0x10
399 #define _ECCP2AS_ECCP2AS0 0x10
400 #define _ECCP2AS_ECCPAS1 0x20
401 #define _ECCP2AS_ECCP2AS1 0x20
402 #define _ECCP2AS_ECCPAS2 0x40
403 #define _ECCP2AS_ECCP2AS2 0x40
404 #define _ECCP2AS_ECCPASE 0x80
405 #define _ECCP2AS_ECCP2ASE 0x80
407 //==============================================================================
410 //==============================================================================
413 extern __at(0x0F69) __sfr ECCP3DEL
;
454 extern __at(0x0F69) volatile __ECCP3DELbits_t ECCP3DELbits
;
456 #define _ECCP3DEL_PDC0 0x01
457 #define _ECCP3DEL_P3DC0 0x01
458 #define _ECCP3DEL_PDC1 0x02
459 #define _ECCP3DEL_P3DC1 0x02
460 #define _ECCP3DEL_PDC2 0x04
461 #define _ECCP3DEL_P3DC2 0x04
462 #define _ECCP3DEL_PDC3 0x08
463 #define _ECCP3DEL_P3DC3 0x08
464 #define _ECCP3DEL_PDC4 0x10
465 #define _ECCP3DEL_P3DC4 0x10
466 #define _ECCP3DEL_PDC5 0x20
467 #define _ECCP3DEL_P3DC5 0x20
468 #define _ECCP3DEL_PDC6 0x40
469 #define _ECCP3DEL_P3DC6 0x40
470 #define _ECCP3DEL_PRSEN 0x80
471 #define _ECCP3DEL_P3RSEN 0x80
473 //==============================================================================
476 //==============================================================================
479 extern __at(0x0F6A) __sfr ECCP3AS
;
489 unsigned ECCPAS0
: 1;
490 unsigned ECCPAS1
: 1;
491 unsigned ECCPAS2
: 1;
492 unsigned ECCPASE
: 1;
497 unsigned PSS3BD0
: 1;
498 unsigned PSS3BD1
: 1;
499 unsigned PSS3AC0
: 1;
500 unsigned PSS3AC1
: 1;
501 unsigned ECCP3AS0
: 1;
502 unsigned ECCP3AS1
: 1;
503 unsigned ECCP3AS2
: 1;
504 unsigned ECCP3ASE
: 1;
536 unsigned ECCP3AS
: 3;
548 extern __at(0x0F6A) volatile __ECCP3ASbits_t ECCP3ASbits
;
550 #define _ECCP3AS_PSSBD0 0x01
551 #define _ECCP3AS_PSS3BD0 0x01
552 #define _ECCP3AS_PSSBD1 0x02
553 #define _ECCP3AS_PSS3BD1 0x02
554 #define _ECCP3AS_PSSAC0 0x04
555 #define _ECCP3AS_PSS3AC0 0x04
556 #define _ECCP3AS_PSSAC1 0x08
557 #define _ECCP3AS_PSS3AC1 0x08
558 #define _ECCP3AS_ECCPAS0 0x10
559 #define _ECCP3AS_ECCP3AS0 0x10
560 #define _ECCP3AS_ECCPAS1 0x20
561 #define _ECCP3AS_ECCP3AS1 0x20
562 #define _ECCP3AS_ECCPAS2 0x40
563 #define _ECCP3AS_ECCP3AS2 0x40
564 #define _ECCP3AS_ECCPASE 0x80
565 #define _ECCP3AS_ECCP3ASE 0x80
567 //==============================================================================
570 //==============================================================================
573 extern __at(0x0F6B) __sfr RCSTA2
;
609 unsigned NOT_RC8
: 1;
638 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
640 #define _RCSTA2_RX9D 0x01
641 #define _RCSTA2_RCD8 0x01
642 #define _RCSTA2_RX9D2 0x01
643 #define _RCSTA2_OERR 0x02
644 #define _RCSTA2_OERR2 0x02
645 #define _RCSTA2_FERR 0x04
646 #define _RCSTA2_FERR2 0x04
647 #define _RCSTA2_ADDEN 0x08
648 #define _RCSTA2_ADDEN2 0x08
649 #define _RCSTA2_CREN 0x10
650 #define _RCSTA2_CREN2 0x10
651 #define _RCSTA2_SREN 0x20
652 #define _RCSTA2_SREN2 0x20
653 #define _RCSTA2_RX9 0x40
654 #define _RCSTA2_RC9 0x40
655 #define _RCSTA2_NOT_RC8 0x40
656 #define _RCSTA2_RC8_9 0x40
657 #define _RCSTA2_RX92 0x40
658 #define _RCSTA2_SPEN 0x80
659 #define _RCSTA2_SPEN2 0x80
661 //==============================================================================
664 //==============================================================================
667 extern __at(0x0F6C) __sfr TXSTA2
;
703 unsigned NOT_TX8
: 1;
720 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
722 #define _TXSTA2_TX9D 0x01
723 #define _TXSTA2_TXD8 0x01
724 #define _TXSTA2_TX9D2 0x01
725 #define _TXSTA2_TRMT 0x02
726 #define _TXSTA2_TRMT2 0x02
727 #define _TXSTA2_BRGH 0x04
728 #define _TXSTA2_BRGH2 0x04
729 #define _TXSTA2_SENDB 0x08
730 #define _TXSTA2_SENDB2 0x08
731 #define _TXSTA2_SYNC 0x10
732 #define _TXSTA2_SYNC2 0x10
733 #define _TXSTA2_TXEN 0x20
734 #define _TXSTA2_TXEN2 0x20
735 #define _TXSTA2_TX9 0x40
736 #define _TXSTA2_TX8_9 0x40
737 #define _TXSTA2_NOT_TX8 0x40
738 #define _TXSTA2_TX92 0x40
739 #define _TXSTA2_CSRC 0x80
740 #define _TXSTA2_CSRC2 0x80
742 //==============================================================================
744 extern __at(0x0F6D) __sfr TXREG2
;
745 extern __at(0x0F6E) __sfr RCREG2
;
746 extern __at(0x0F6F) __sfr SPBRG2
;
748 //==============================================================================
751 extern __at(0x0F70) __sfr CCP5CON
;
793 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
804 //==============================================================================
806 extern __at(0x0F71) __sfr CCPR5
;
807 extern __at(0x0F71) __sfr CCPR5L
;
808 extern __at(0x0F72) __sfr CCPR5H
;
810 //==============================================================================
813 extern __at(0x0F73) __sfr CCP4CON
;
855 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
866 //==============================================================================
868 extern __at(0x0F74) __sfr CCPR4
;
869 extern __at(0x0F74) __sfr CCPR4L
;
870 extern __at(0x0F75) __sfr CCPR4H
;
872 //==============================================================================
875 extern __at(0x0F76) __sfr T4CON
;
881 unsigned T4CKPS0
: 1;
882 unsigned T4CKPS1
: 1;
884 unsigned T4OUTPS0
: 1;
885 unsigned T4OUTPS1
: 1;
886 unsigned T4OUTPS2
: 1;
887 unsigned T4OUTPS3
: 1;
900 unsigned T4OUTPS
: 4;
905 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
907 #define _T4CKPS0 0x01
908 #define _T4CKPS1 0x02
910 #define _T4OUTPS0 0x08
911 #define _T4OUTPS1 0x10
912 #define _T4OUTPS2 0x20
913 #define _T4OUTPS3 0x40
915 //==============================================================================
917 extern __at(0x0F77) __sfr PR4
;
918 extern __at(0x0F78) __sfr TMR4
;
920 //==============================================================================
923 extern __at(0x0F79) __sfr ECCP1DEL
;
964 extern __at(0x0F79) volatile __ECCP1DELbits_t ECCP1DELbits
;
983 //==============================================================================
986 //==============================================================================
989 extern __at(0x0F7C) __sfr BAUDCON2
;
1002 unsigned ABDOVF
: 1;
1018 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
1020 #define _BAUDCON2_ABDEN 0x01
1021 #define _BAUDCON2_WUE 0x02
1022 #define _BAUDCON2_BRG16 0x08
1023 #define _BAUDCON2_SCKP 0x10
1024 #define _BAUDCON2_RCMT 0x40
1025 #define _BAUDCON2_RCIDL 0x40
1026 #define _BAUDCON2_ABDOVF 0x80
1028 //==============================================================================
1030 extern __at(0x0F7D) __sfr SPBRGH2
;
1032 //==============================================================================
1035 extern __at(0x0F7E) __sfr BAUDCON
;
1048 unsigned ABDOVF
: 1;
1064 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1072 #define _ABDOVF 0x80
1074 //==============================================================================
1077 //==============================================================================
1080 extern __at(0x0F7E) __sfr BAUDCON1
;
1093 unsigned ABDOVF
: 1;
1109 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1111 #define _BAUDCON1_ABDEN 0x01
1112 #define _BAUDCON1_WUE 0x02
1113 #define _BAUDCON1_BRG16 0x08
1114 #define _BAUDCON1_SCKP 0x10
1115 #define _BAUDCON1_RCMT 0x40
1116 #define _BAUDCON1_RCIDL 0x40
1117 #define _BAUDCON1_ABDOVF 0x80
1119 //==============================================================================
1121 extern __at(0x0F7F) __sfr SPBRGH1
;
1123 //==============================================================================
1126 extern __at(0x0F80) __sfr PORTA
;
1173 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1175 #define _PORTA_RA0 0x01
1176 #define _PORTA_AN0 0x01
1177 #define _PORTA_RA1 0x02
1178 #define _PORTA_AN1 0x02
1179 #define _PORTA_RA2 0x04
1180 #define _PORTA_AN2 0x04
1181 #define _PORTA_VREFM 0x04
1182 #define _PORTA_RA3 0x08
1183 #define _PORTA_AN3 0x08
1184 #define _PORTA_VREFP 0x08
1185 #define _PORTA_RA4 0x10
1186 #define _PORTA_T0CKI 0x10
1187 #define _PORTA_RA5 0x20
1188 #define _PORTA_AN4 0x20
1189 #define _PORTA_OSC2 0x40
1190 #define _PORTA_CLKO 0x40
1192 //==============================================================================
1195 //==============================================================================
1198 extern __at(0x0F81) __sfr PORTB
;
1251 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1253 #define _PORTB_RB0 0x01
1254 #define _PORTB_INT0 0x01
1255 #define _PORTB_RB1 0x02
1256 #define _PORTB_INT1 0x02
1257 #define _PORTB_RB2 0x04
1258 #define _PORTB_INT2 0x04
1259 #define _PORTB_RB3 0x08
1260 #define _PORTB_INT3 0x08
1261 #define _PORTB_RB4 0x10
1262 #define _PORTB_KBI0 0x10
1263 #define _PORTB_RB5 0x20
1264 #define _PORTB_KBI1 0x20
1265 #define _PORTB_RB6 0x40
1266 #define _PORTB_KBI2 0x40
1267 #define _PORTB_PGC 0x40
1268 #define _PORTB_RB7 0x80
1269 #define _PORTB_KBI3 0x80
1270 #define _PORTB_PGD 0x80
1272 //==============================================================================
1275 //==============================================================================
1278 extern __at(0x0F82) __sfr PORTC
;
1308 unsigned T13CKI
: 1;
1319 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1321 #define _PORTC_RC0 0x01
1322 #define _PORTC_T1OSO 0x01
1323 #define _PORTC_T13CKI 0x01
1324 #define _PORTC_RC1 0x02
1325 #define _PORTC_T1OSI 0x02
1326 #define _PORTC_CCP2 0x02
1327 #define _PORTC_RC2 0x04
1328 #define _PORTC_CCP1 0x04
1329 #define _PORTC_RC3 0x08
1330 #define _PORTC_SCK 0x08
1331 #define _PORTC_SCL 0x08
1332 #define _PORTC_RC4 0x10
1333 #define _PORTC_SDI 0x10
1334 #define _PORTC_SDA 0x10
1335 #define _PORTC_RC5 0x20
1336 #define _PORTC_SDO 0x20
1337 #define _PORTC_RC6 0x40
1338 #define _PORTC_TX 0x40
1339 #define _PORTC_CK 0x40
1340 #define _PORTC_RC7 0x80
1341 #define _PORTC_RX 0x80
1343 //==============================================================================
1346 //==============================================================================
1349 extern __at(0x0F83) __sfr PORTD
;
1402 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1404 #define _PORTD_RD0 0x01
1405 #define _PORTD_PSP0 0x01
1406 #define _PORTD_RD1 0x02
1407 #define _PORTD_PSP1 0x02
1408 #define _PORTD_RD2 0x04
1409 #define _PORTD_PSP2 0x04
1410 #define _PORTD_RD3 0x08
1411 #define _PORTD_PSP3 0x08
1412 #define _PORTD_RD4 0x10
1413 #define _PORTD_PSP4 0x10
1414 #define _PORTD_SDO2 0x10
1415 #define _PORTD_RD5 0x20
1416 #define _PORTD_PSP5 0x20
1417 #define _PORTD_SDA2 0x20
1418 #define _PORTD_SDI2 0x20
1419 #define _PORTD_RD6 0x40
1420 #define _PORTD_PSP6 0x40
1421 #define _PORTD_SCL2 0x40
1422 #define _PORTD_SCK2 0x40
1423 #define _PORTD_RD7 0x80
1424 #define _PORTD_PSP7 0x80
1425 #define _PORTD_SS2 0x80
1427 //==============================================================================
1430 //==============================================================================
1433 extern __at(0x0F84) __sfr PORTE
;
1462 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1464 #define _PORTE_RE0 0x01
1465 #define _PORTE_RD 0x01
1466 #define _PORTE_RE1 0x02
1467 #define _PORTE_WR 0x02
1468 #define _PORTE_RE2 0x04
1469 #define _PORTE_CS 0x04
1470 #define _PORTE_RE3 0x08
1471 #define _PORTE_RE4 0x10
1472 #define _PORTE_RE5 0x20
1473 #define _PORTE_RE6 0x40
1474 #define _PORTE_RE7 0x80
1476 //==============================================================================
1479 //==============================================================================
1482 extern __at(0x0F85) __sfr PORTF
;
1523 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1525 #define _PORTF_RF1 0x02
1526 #define _PORTF_AN6 0x02
1527 #define _PORTF_RF2 0x04
1528 #define _PORTF_AN7 0x04
1529 #define _PORTF_RF3 0x08
1530 #define _PORTF_AN8 0x08
1531 #define _PORTF_CVREF 0x08
1532 #define _PORTF_RF4 0x10
1533 #define _PORTF_AN9 0x10
1534 #define _PORTF_RF5 0x20
1535 #define _PORTF_AN10 0x20
1536 #define _PORTF_RF6 0x40
1537 #define _PORTF_AN11 0x40
1538 #define _PORTF_RF7 0x80
1539 #define _PORTF_SS 0x80
1541 //==============================================================================
1544 //==============================================================================
1547 extern __at(0x0F86) __sfr PORTG
;
1594 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1596 #define _PORTG_RG0 0x01
1597 #define _PORTG_CCP3 0x01
1598 #define _PORTG_RG1 0x02
1599 #define _PORTG_TX2 0x02
1600 #define _PORTG_CK2 0x02
1601 #define _PORTG_RG2 0x04
1602 #define _PORTG_RX2 0x04
1603 #define _PORTG_DT2 0x04
1604 #define _PORTG_RG3 0x08
1605 #define _PORTG_CCP4 0x08
1606 #define _PORTG_RG4 0x10
1607 #define _PORTG_CCP5 0x10
1608 #define _PORTG_REPU 0x40
1609 #define _PORTG_RDPU 0x80
1611 //==============================================================================
1614 //==============================================================================
1617 extern __at(0x0F89) __sfr LATA
;
1640 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1649 //==============================================================================
1652 //==============================================================================
1655 extern __at(0x0F8A) __sfr LATB
;
1669 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1680 //==============================================================================
1683 //==============================================================================
1686 extern __at(0x0F8B) __sfr LATC
;
1700 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1711 //==============================================================================
1714 //==============================================================================
1717 extern __at(0x0F8C) __sfr LATD
;
1731 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1742 //==============================================================================
1745 //==============================================================================
1748 extern __at(0x0F8D) __sfr LATE
;
1762 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1773 //==============================================================================
1776 //==============================================================================
1779 extern __at(0x0F8E) __sfr LATF
;
1793 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1803 //==============================================================================
1806 //==============================================================================
1809 extern __at(0x0F8F) __sfr LATG
;
1832 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1840 //==============================================================================
1843 //==============================================================================
1846 extern __at(0x0F92) __sfr DDRA
;
1852 unsigned TRISA0
: 1;
1853 unsigned TRISA1
: 1;
1854 unsigned TRISA2
: 1;
1855 unsigned TRISA3
: 1;
1856 unsigned TRISA4
: 1;
1857 unsigned TRISA5
: 1;
1887 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1889 #define _TRISA0 0x01
1891 #define _TRISA1 0x02
1893 #define _TRISA2 0x04
1895 #define _TRISA3 0x08
1897 #define _TRISA4 0x10
1899 #define _TRISA5 0x20
1902 //==============================================================================
1905 //==============================================================================
1908 extern __at(0x0F92) __sfr TRISA
;
1914 unsigned TRISA0
: 1;
1915 unsigned TRISA1
: 1;
1916 unsigned TRISA2
: 1;
1917 unsigned TRISA3
: 1;
1918 unsigned TRISA4
: 1;
1919 unsigned TRISA5
: 1;
1949 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1951 #define _TRISA_TRISA0 0x01
1952 #define _TRISA_RA0 0x01
1953 #define _TRISA_TRISA1 0x02
1954 #define _TRISA_RA1 0x02
1955 #define _TRISA_TRISA2 0x04
1956 #define _TRISA_RA2 0x04
1957 #define _TRISA_TRISA3 0x08
1958 #define _TRISA_RA3 0x08
1959 #define _TRISA_TRISA4 0x10
1960 #define _TRISA_RA4 0x10
1961 #define _TRISA_TRISA5 0x20
1962 #define _TRISA_RA5 0x20
1964 //==============================================================================
1967 //==============================================================================
1970 extern __at(0x0F93) __sfr DDRB
;
1976 unsigned TRISB0
: 1;
1977 unsigned TRISB1
: 1;
1978 unsigned TRISB2
: 1;
1979 unsigned TRISB3
: 1;
1980 unsigned TRISB4
: 1;
1981 unsigned TRISB5
: 1;
1982 unsigned TRISB6
: 1;
1983 unsigned TRISB7
: 1;
1999 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2001 #define _TRISB0 0x01
2003 #define _TRISB1 0x02
2005 #define _TRISB2 0x04
2007 #define _TRISB3 0x08
2009 #define _TRISB4 0x10
2011 #define _TRISB5 0x20
2013 #define _TRISB6 0x40
2015 #define _TRISB7 0x80
2018 //==============================================================================
2021 //==============================================================================
2024 extern __at(0x0F93) __sfr TRISB
;
2030 unsigned TRISB0
: 1;
2031 unsigned TRISB1
: 1;
2032 unsigned TRISB2
: 1;
2033 unsigned TRISB3
: 1;
2034 unsigned TRISB4
: 1;
2035 unsigned TRISB5
: 1;
2036 unsigned TRISB6
: 1;
2037 unsigned TRISB7
: 1;
2053 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2055 #define _TRISB_TRISB0 0x01
2056 #define _TRISB_RB0 0x01
2057 #define _TRISB_TRISB1 0x02
2058 #define _TRISB_RB1 0x02
2059 #define _TRISB_TRISB2 0x04
2060 #define _TRISB_RB2 0x04
2061 #define _TRISB_TRISB3 0x08
2062 #define _TRISB_RB3 0x08
2063 #define _TRISB_TRISB4 0x10
2064 #define _TRISB_RB4 0x10
2065 #define _TRISB_TRISB5 0x20
2066 #define _TRISB_RB5 0x20
2067 #define _TRISB_TRISB6 0x40
2068 #define _TRISB_RB6 0x40
2069 #define _TRISB_TRISB7 0x80
2070 #define _TRISB_RB7 0x80
2072 //==============================================================================
2075 //==============================================================================
2078 extern __at(0x0F94) __sfr DDRC
;
2084 unsigned TRISC0
: 1;
2085 unsigned TRISC1
: 1;
2086 unsigned TRISC2
: 1;
2087 unsigned TRISC3
: 1;
2088 unsigned TRISC4
: 1;
2089 unsigned TRISC5
: 1;
2090 unsigned TRISC6
: 1;
2091 unsigned TRISC7
: 1;
2107 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2109 #define _TRISC0 0x01
2111 #define _TRISC1 0x02
2113 #define _TRISC2 0x04
2115 #define _TRISC3 0x08
2117 #define _TRISC4 0x10
2119 #define _TRISC5 0x20
2121 #define _TRISC6 0x40
2123 #define _TRISC7 0x80
2126 //==============================================================================
2129 //==============================================================================
2132 extern __at(0x0F94) __sfr TRISC
;
2138 unsigned TRISC0
: 1;
2139 unsigned TRISC1
: 1;
2140 unsigned TRISC2
: 1;
2141 unsigned TRISC3
: 1;
2142 unsigned TRISC4
: 1;
2143 unsigned TRISC5
: 1;
2144 unsigned TRISC6
: 1;
2145 unsigned TRISC7
: 1;
2161 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2163 #define _TRISC_TRISC0 0x01
2164 #define _TRISC_RC0 0x01
2165 #define _TRISC_TRISC1 0x02
2166 #define _TRISC_RC1 0x02
2167 #define _TRISC_TRISC2 0x04
2168 #define _TRISC_RC2 0x04
2169 #define _TRISC_TRISC3 0x08
2170 #define _TRISC_RC3 0x08
2171 #define _TRISC_TRISC4 0x10
2172 #define _TRISC_RC4 0x10
2173 #define _TRISC_TRISC5 0x20
2174 #define _TRISC_RC5 0x20
2175 #define _TRISC_TRISC6 0x40
2176 #define _TRISC_RC6 0x40
2177 #define _TRISC_TRISC7 0x80
2178 #define _TRISC_RC7 0x80
2180 //==============================================================================
2183 //==============================================================================
2186 extern __at(0x0F95) __sfr DDRD
;
2192 unsigned TRISD0
: 1;
2193 unsigned TRISD1
: 1;
2194 unsigned TRISD2
: 1;
2195 unsigned TRISD3
: 1;
2196 unsigned TRISD4
: 1;
2197 unsigned TRISD5
: 1;
2198 unsigned TRISD6
: 1;
2199 unsigned TRISD7
: 1;
2215 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2217 #define _TRISD0 0x01
2219 #define _TRISD1 0x02
2221 #define _TRISD2 0x04
2223 #define _TRISD3 0x08
2225 #define _TRISD4 0x10
2227 #define _TRISD5 0x20
2229 #define _TRISD6 0x40
2231 #define _TRISD7 0x80
2234 //==============================================================================
2237 //==============================================================================
2240 extern __at(0x0F95) __sfr TRISD
;
2246 unsigned TRISD0
: 1;
2247 unsigned TRISD1
: 1;
2248 unsigned TRISD2
: 1;
2249 unsigned TRISD3
: 1;
2250 unsigned TRISD4
: 1;
2251 unsigned TRISD5
: 1;
2252 unsigned TRISD6
: 1;
2253 unsigned TRISD7
: 1;
2269 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2271 #define _TRISD_TRISD0 0x01
2272 #define _TRISD_RD0 0x01
2273 #define _TRISD_TRISD1 0x02
2274 #define _TRISD_RD1 0x02
2275 #define _TRISD_TRISD2 0x04
2276 #define _TRISD_RD2 0x04
2277 #define _TRISD_TRISD3 0x08
2278 #define _TRISD_RD3 0x08
2279 #define _TRISD_TRISD4 0x10
2280 #define _TRISD_RD4 0x10
2281 #define _TRISD_TRISD5 0x20
2282 #define _TRISD_RD5 0x20
2283 #define _TRISD_TRISD6 0x40
2284 #define _TRISD_RD6 0x40
2285 #define _TRISD_TRISD7 0x80
2286 #define _TRISD_RD7 0x80
2288 //==============================================================================
2291 //==============================================================================
2294 extern __at(0x0F96) __sfr DDRE
;
2300 unsigned TRISE0
: 1;
2301 unsigned TRISE1
: 1;
2302 unsigned TRISE2
: 1;
2303 unsigned TRISE3
: 1;
2304 unsigned TRISE4
: 1;
2305 unsigned TRISE5
: 1;
2306 unsigned TRISE6
: 1;
2307 unsigned TRISE7
: 1;
2323 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2325 #define _TRISE0 0x01
2327 #define _TRISE1 0x02
2329 #define _TRISE2 0x04
2331 #define _TRISE3 0x08
2333 #define _TRISE4 0x10
2335 #define _TRISE5 0x20
2337 #define _TRISE6 0x40
2339 #define _TRISE7 0x80
2342 //==============================================================================
2345 //==============================================================================
2348 extern __at(0x0F96) __sfr TRISE
;
2354 unsigned TRISE0
: 1;
2355 unsigned TRISE1
: 1;
2356 unsigned TRISE2
: 1;
2357 unsigned TRISE3
: 1;
2358 unsigned TRISE4
: 1;
2359 unsigned TRISE5
: 1;
2360 unsigned TRISE6
: 1;
2361 unsigned TRISE7
: 1;
2377 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2379 #define _TRISE_TRISE0 0x01
2380 #define _TRISE_RE0 0x01
2381 #define _TRISE_TRISE1 0x02
2382 #define _TRISE_RE1 0x02
2383 #define _TRISE_TRISE2 0x04
2384 #define _TRISE_RE2 0x04
2385 #define _TRISE_TRISE3 0x08
2386 #define _TRISE_RE3 0x08
2387 #define _TRISE_TRISE4 0x10
2388 #define _TRISE_RE4 0x10
2389 #define _TRISE_TRISE5 0x20
2390 #define _TRISE_RE5 0x20
2391 #define _TRISE_TRISE6 0x40
2392 #define _TRISE_RE6 0x40
2393 #define _TRISE_TRISE7 0x80
2394 #define _TRISE_RE7 0x80
2396 //==============================================================================
2399 //==============================================================================
2402 extern __at(0x0F97) __sfr DDRF
;
2409 unsigned TRISF1
: 1;
2410 unsigned TRISF2
: 1;
2411 unsigned TRISF3
: 1;
2412 unsigned TRISF4
: 1;
2413 unsigned TRISF5
: 1;
2414 unsigned TRISF6
: 1;
2415 unsigned TRISF7
: 1;
2431 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2433 #define _TRISF1 0x02
2435 #define _TRISF2 0x04
2437 #define _TRISF3 0x08
2439 #define _TRISF4 0x10
2441 #define _TRISF5 0x20
2443 #define _TRISF6 0x40
2445 #define _TRISF7 0x80
2448 //==============================================================================
2451 //==============================================================================
2454 extern __at(0x0F97) __sfr TRISF
;
2461 unsigned TRISF1
: 1;
2462 unsigned TRISF2
: 1;
2463 unsigned TRISF3
: 1;
2464 unsigned TRISF4
: 1;
2465 unsigned TRISF5
: 1;
2466 unsigned TRISF6
: 1;
2467 unsigned TRISF7
: 1;
2483 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2485 #define _TRISF_TRISF1 0x02
2486 #define _TRISF_RF1 0x02
2487 #define _TRISF_TRISF2 0x04
2488 #define _TRISF_RF2 0x04
2489 #define _TRISF_TRISF3 0x08
2490 #define _TRISF_RF3 0x08
2491 #define _TRISF_TRISF4 0x10
2492 #define _TRISF_RF4 0x10
2493 #define _TRISF_TRISF5 0x20
2494 #define _TRISF_RF5 0x20
2495 #define _TRISF_TRISF6 0x40
2496 #define _TRISF_RF6 0x40
2497 #define _TRISF_TRISF7 0x80
2498 #define _TRISF_RF7 0x80
2500 //==============================================================================
2503 //==============================================================================
2506 extern __at(0x0F98) __sfr DDRG
;
2512 unsigned TRISG0
: 1;
2513 unsigned TRISG1
: 1;
2514 unsigned TRISG2
: 1;
2515 unsigned TRISG3
: 1;
2516 unsigned TRISG4
: 1;
2547 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2549 #define _TRISG0 0x01
2551 #define _TRISG1 0x02
2553 #define _TRISG2 0x04
2555 #define _TRISG3 0x08
2557 #define _TRISG4 0x10
2560 //==============================================================================
2563 //==============================================================================
2566 extern __at(0x0F98) __sfr TRISG
;
2572 unsigned TRISG0
: 1;
2573 unsigned TRISG1
: 1;
2574 unsigned TRISG2
: 1;
2575 unsigned TRISG3
: 1;
2576 unsigned TRISG4
: 1;
2607 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2609 #define _TRISG_TRISG0 0x01
2610 #define _TRISG_RG0 0x01
2611 #define _TRISG_TRISG1 0x02
2612 #define _TRISG_RG1 0x02
2613 #define _TRISG_TRISG2 0x04
2614 #define _TRISG_RG2 0x04
2615 #define _TRISG_TRISG3 0x08
2616 #define _TRISG_RG3 0x08
2617 #define _TRISG_TRISG4 0x10
2618 #define _TRISG_RG4 0x10
2620 //==============================================================================
2623 //==============================================================================
2626 extern __at(0x0F9B) __sfr OSCTUNE
;
2640 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2644 //==============================================================================
2647 //==============================================================================
2650 extern __at(0x0F9D) __sfr PIE1
;
2656 unsigned TMR1IE
: 1;
2657 unsigned TMR2IE
: 1;
2658 unsigned CCP1IE
: 1;
2659 unsigned SSP1IE
: 1;
2679 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2681 #define _TMR1IE 0x01
2682 #define _TMR2IE 0x02
2683 #define _CCP1IE 0x04
2685 #define _SSP1IE 0x08
2694 //==============================================================================
2697 //==============================================================================
2700 extern __at(0x0F9E) __sfr PIR1
;
2706 unsigned TMR1IF
: 1;
2707 unsigned TMR2IF
: 1;
2708 unsigned CCP1IF
: 1;
2709 unsigned SSP1IF
: 1;
2729 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2731 #define _TMR1IF 0x01
2732 #define _TMR2IF 0x02
2733 #define _CCP1IF 0x04
2735 #define _SSP1IF 0x08
2744 //==============================================================================
2747 //==============================================================================
2750 extern __at(0x0F9F) __sfr IPR1
;
2756 unsigned TMR1IP
: 1;
2757 unsigned TMR2IP
: 1;
2758 unsigned CCP1IP
: 1;
2759 unsigned SSP1IP
: 1;
2779 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2781 #define _TMR1IP 0x01
2782 #define _TMR2IP 0x02
2783 #define _CCP1IP 0x04
2785 #define _SSP1IP 0x08
2794 //==============================================================================
2797 //==============================================================================
2800 extern __at(0x0FA0) __sfr PIE2
;
2806 unsigned CCP2IE
: 1;
2807 unsigned TMR3IE
: 1;
2809 unsigned BCL1IE
: 1;
2813 unsigned OSCFIE
: 1;
2829 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2831 #define _CCP2IE 0x01
2832 #define _TMR3IE 0x02
2833 #define _BCL1IE 0x08
2836 #define _OSCFIE 0x80
2838 //==============================================================================
2841 //==============================================================================
2844 extern __at(0x0FA1) __sfr PIR2
;
2850 unsigned CCP2IF
: 1;
2851 unsigned TMR3IF
: 1;
2853 unsigned BCL1IF
: 1;
2857 unsigned OSCFIF
: 1;
2873 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2875 #define _CCP2IF 0x01
2876 #define _TMR3IF 0x02
2877 #define _BCL1IF 0x08
2880 #define _OSCFIF 0x80
2882 //==============================================================================
2885 //==============================================================================
2888 extern __at(0x0FA2) __sfr IPR2
;
2894 unsigned CCP2IP
: 1;
2895 unsigned TMR3IP
: 1;
2897 unsigned BCL1IP
: 1;
2901 unsigned OSCFIP
: 1;
2917 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2919 #define _CCP2IP 0x01
2920 #define _TMR3IP 0x02
2921 #define _BCL1IP 0x08
2924 #define _OSCFIP 0x80
2926 //==============================================================================
2929 //==============================================================================
2932 extern __at(0x0FA3) __sfr PIE3
;
2936 unsigned CCP3IE
: 1;
2937 unsigned CCP4IE
: 1;
2938 unsigned CCP5IE
: 1;
2939 unsigned TMR4IE
: 1;
2942 unsigned BCL2IE
: 1;
2943 unsigned SSP2IE
: 1;
2946 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2948 #define _CCP3IE 0x01
2949 #define _CCP4IE 0x02
2950 #define _CCP5IE 0x04
2951 #define _TMR4IE 0x08
2954 #define _BCL2IE 0x40
2955 #define _SSP2IE 0x80
2957 //==============================================================================
2960 //==============================================================================
2963 extern __at(0x0FA4) __sfr PIR3
;
2967 unsigned CCP3IF
: 1;
2968 unsigned CCP4IF
: 1;
2969 unsigned CCP5IF
: 1;
2970 unsigned TMR4IF
: 1;
2973 unsigned BCL2IF
: 1;
2974 unsigned SSP2IF
: 1;
2977 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2979 #define _CCP3IF 0x01
2980 #define _CCP4IF 0x02
2981 #define _CCP5IF 0x04
2982 #define _TMR4IF 0x08
2985 #define _BCL2IF 0x40
2986 #define _SSP2IF 0x80
2988 //==============================================================================
2991 //==============================================================================
2994 extern __at(0x0FA5) __sfr IPR3
;
2998 unsigned CCP3IP
: 1;
2999 unsigned CCP4IP
: 1;
3000 unsigned CCP5IP
: 1;
3001 unsigned TMR4IP
: 1;
3004 unsigned BCL2IP
: 1;
3005 unsigned SSP2IP
: 1;
3008 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3010 #define _CCP3IP 0x01
3011 #define _CCP4IP 0x02
3012 #define _CCP5IP 0x04
3013 #define _TMR4IP 0x08
3016 #define _BCL2IP 0x40
3017 #define _SSP2IP 0x80
3019 //==============================================================================
3022 //==============================================================================
3025 extern __at(0x0FA6) __sfr EECON1
;
3039 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3046 //==============================================================================
3048 extern __at(0x0FA7) __sfr EECON2
;
3050 //==============================================================================
3053 extern __at(0x0FAB) __sfr RCSTA
;
3074 unsigned ADDEN1
: 1;
3089 unsigned NOT_RC8
: 1;
3118 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3128 #define _ADDEN1 0x08
3135 #define _NOT_RC8 0x40
3141 //==============================================================================
3144 //==============================================================================
3147 extern __at(0x0FAB) __sfr RCSTA1
;
3168 unsigned ADDEN1
: 1;
3183 unsigned NOT_RC8
: 1;
3212 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3214 #define _RCSTA1_RX9D 0x01
3215 #define _RCSTA1_RCD8 0x01
3216 #define _RCSTA1_RX9D1 0x01
3217 #define _RCSTA1_OERR 0x02
3218 #define _RCSTA1_OERR1 0x02
3219 #define _RCSTA1_FERR 0x04
3220 #define _RCSTA1_FERR1 0x04
3221 #define _RCSTA1_ADDEN 0x08
3222 #define _RCSTA1_ADDEN1 0x08
3223 #define _RCSTA1_CREN 0x10
3224 #define _RCSTA1_CREN1 0x10
3225 #define _RCSTA1_SREN 0x20
3226 #define _RCSTA1_SREN1 0x20
3227 #define _RCSTA1_RX9 0x40
3228 #define _RCSTA1_RC9 0x40
3229 #define _RCSTA1_NOT_RC8 0x40
3230 #define _RCSTA1_RC8_9 0x40
3231 #define _RCSTA1_RX91 0x40
3232 #define _RCSTA1_SPEN 0x80
3233 #define _RCSTA1_SPEN1 0x80
3235 //==============================================================================
3238 //==============================================================================
3241 extern __at(0x0FAC) __sfr TXSTA
;
3262 unsigned SENDB1
: 1;
3277 unsigned NOT_TX8
: 1;
3294 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3304 #define _SENDB1 0x08
3311 #define _NOT_TX8 0x40
3316 //==============================================================================
3319 //==============================================================================
3322 extern __at(0x0FAC) __sfr TXSTA1
;
3343 unsigned SENDB1
: 1;
3358 unsigned NOT_TX8
: 1;
3375 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3377 #define _TXSTA1_TX9D 0x01
3378 #define _TXSTA1_TXD8 0x01
3379 #define _TXSTA1_TX9D1 0x01
3380 #define _TXSTA1_TRMT 0x02
3381 #define _TXSTA1_TRMT1 0x02
3382 #define _TXSTA1_BRGH 0x04
3383 #define _TXSTA1_BRGH1 0x04
3384 #define _TXSTA1_SENDB 0x08
3385 #define _TXSTA1_SENDB1 0x08
3386 #define _TXSTA1_SYNC 0x10
3387 #define _TXSTA1_SYNC1 0x10
3388 #define _TXSTA1_TXEN 0x20
3389 #define _TXSTA1_TXEN1 0x20
3390 #define _TXSTA1_TX9 0x40
3391 #define _TXSTA1_TX8_9 0x40
3392 #define _TXSTA1_NOT_TX8 0x40
3393 #define _TXSTA1_TX91 0x40
3394 #define _TXSTA1_CSRC 0x80
3395 #define _TXSTA1_CSRC1 0x80
3397 //==============================================================================
3399 extern __at(0x0FAD) __sfr TXREG
;
3400 extern __at(0x0FAD) __sfr TXREG1
;
3401 extern __at(0x0FAE) __sfr RCREG
;
3402 extern __at(0x0FAE) __sfr RCREG1
;
3403 extern __at(0x0FAF) __sfr SPBRG
;
3404 extern __at(0x0FAF) __sfr SPBRG1
;
3406 //==============================================================================
3409 extern __at(0x0FB0) __sfr PSPCON
;
3417 unsigned PSPMODE
: 1;
3423 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
3425 #define _PSPMODE 0x10
3430 //==============================================================================
3433 //==============================================================================
3436 extern __at(0x0FB1) __sfr T3CON
;
3442 unsigned TMR3ON
: 1;
3443 unsigned TMR3CS
: 1;
3444 unsigned NOT_T3SYNC
: 1;
3445 unsigned T3CCP1
: 1;
3446 unsigned T3CKPS0
: 1;
3447 unsigned T3CKPS1
: 1;
3448 unsigned T3CCP2
: 1;
3456 unsigned T3SYNC
: 1;
3468 unsigned T3INSYNC
: 1;
3479 unsigned T3CKPS
: 2;
3484 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3486 #define _T3CON_TMR3ON 0x01
3487 #define _T3CON_TMR3CS 0x02
3488 #define _T3CON_NOT_T3SYNC 0x04
3489 #define _T3CON_T3SYNC 0x04
3490 #define _T3CON_T3INSYNC 0x04
3491 #define _T3CON_T3CCP1 0x08
3492 #define _T3CON_T3CKPS0 0x10
3493 #define _T3CON_T3CKPS1 0x20
3494 #define _T3CON_T3CCP2 0x40
3495 #define _T3CON_RD16 0x80
3497 //==============================================================================
3499 extern __at(0x0FB2) __sfr TMR3
;
3500 extern __at(0x0FB2) __sfr TMR3L
;
3501 extern __at(0x0FB3) __sfr TMR3H
;
3503 //==============================================================================
3506 extern __at(0x0FB4) __sfr CMCON
;
3529 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
3540 //==============================================================================
3543 //==============================================================================
3546 extern __at(0x0FB5) __sfr CVRCON
;
3569 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
3580 //==============================================================================
3583 //==============================================================================
3586 extern __at(0x0FB6) __sfr ECCP1AS
;
3594 unsigned PSSAC0
: 1;
3595 unsigned PSSAC1
: 1;
3596 unsigned ECCPAS0
: 1;
3597 unsigned ECCPAS1
: 1;
3598 unsigned ECCPAS2
: 1;
3599 unsigned ECCPASE
: 1;
3606 unsigned PSS1AC0
: 1;
3607 unsigned PSS1AC1
: 1;
3608 unsigned ECCP1AS0
: 1;
3609 unsigned ECCP1AS1
: 1;
3610 unsigned ECCP1AS2
: 1;
3611 unsigned ECCP1ASE
: 1;
3624 unsigned PSS1AC
: 2;
3631 unsigned ECCP1AS
: 3;
3638 unsigned ECCPAS
: 3;
3643 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
3645 #define _PSSAC0 0x04
3646 #define _PSS1AC0 0x04
3647 #define _PSSAC1 0x08
3648 #define _PSS1AC1 0x08
3649 #define _ECCPAS0 0x10
3650 #define _ECCP1AS0 0x10
3651 #define _ECCPAS1 0x20
3652 #define _ECCP1AS1 0x20
3653 #define _ECCPAS2 0x40
3654 #define _ECCP1AS2 0x40
3655 #define _ECCPASE 0x80
3656 #define _ECCP1ASE 0x80
3658 //==============================================================================
3661 //==============================================================================
3664 extern __at(0x0FB7) __sfr CCP3CON
;
3670 unsigned CCP3M0
: 1;
3671 unsigned CCP3M1
: 1;
3672 unsigned CCP3M2
: 1;
3673 unsigned CCP3M3
: 1;
3712 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
3714 #define _CCP3M0 0x01
3715 #define _CCP3M1 0x02
3716 #define _CCP3M2 0x04
3717 #define _CCP3M3 0x08
3725 //==============================================================================
3728 //==============================================================================
3731 extern __at(0x0FB7) __sfr ECCP3CON
;
3737 unsigned CCP3M0
: 1;
3738 unsigned CCP3M1
: 1;
3739 unsigned CCP3M2
: 1;
3740 unsigned CCP3M3
: 1;
3779 extern __at(0x0FB7) volatile __ECCP3CONbits_t ECCP3CONbits
;
3781 #define _ECCP3CON_CCP3M0 0x01
3782 #define _ECCP3CON_CCP3M1 0x02
3783 #define _ECCP3CON_CCP3M2 0x04
3784 #define _ECCP3CON_CCP3M3 0x08
3785 #define _ECCP3CON_DC3B0 0x10
3786 #define _ECCP3CON_CCP3Y 0x10
3787 #define _ECCP3CON_DC3B1 0x20
3788 #define _ECCP3CON_CCP3X 0x20
3789 #define _ECCP3CON_P3M0 0x40
3790 #define _ECCP3CON_P3M1 0x80
3792 //==============================================================================
3794 extern __at(0x0FB8) __sfr CCPR3
;
3795 extern __at(0x0FB8) __sfr CCPR3L
;
3796 extern __at(0x0FB9) __sfr CCPR3H
;
3798 //==============================================================================
3801 extern __at(0x0FBA) __sfr CCP2CON
;
3807 unsigned CCP2M0
: 1;
3808 unsigned CCP2M1
: 1;
3809 unsigned CCP2M2
: 1;
3810 unsigned CCP2M3
: 1;
3849 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
3851 #define _CCP2M0 0x01
3852 #define _CCP2M1 0x02
3853 #define _CCP2M2 0x04
3854 #define _CCP2M3 0x08
3862 //==============================================================================
3865 //==============================================================================
3868 extern __at(0x0FBA) __sfr ECCP2CON
;
3874 unsigned CCP2M0
: 1;
3875 unsigned CCP2M1
: 1;
3876 unsigned CCP2M2
: 1;
3877 unsigned CCP2M3
: 1;
3916 extern __at(0x0FBA) volatile __ECCP2CONbits_t ECCP2CONbits
;
3918 #define _ECCP2CON_CCP2M0 0x01
3919 #define _ECCP2CON_CCP2M1 0x02
3920 #define _ECCP2CON_CCP2M2 0x04
3921 #define _ECCP2CON_CCP2M3 0x08
3922 #define _ECCP2CON_DC2B0 0x10
3923 #define _ECCP2CON_CCP2Y 0x10
3924 #define _ECCP2CON_DC2B1 0x20
3925 #define _ECCP2CON_CCP2X 0x20
3926 #define _ECCP2CON_P2M0 0x40
3927 #define _ECCP2CON_P2M1 0x80
3929 //==============================================================================
3931 extern __at(0x0FBB) __sfr CCPR2
;
3932 extern __at(0x0FBB) __sfr CCPR2L
;
3933 extern __at(0x0FBC) __sfr CCPR2H
;
3935 //==============================================================================
3938 extern __at(0x0FBD) __sfr CCP1CON
;
3944 unsigned CCP1M0
: 1;
3945 unsigned CCP1M1
: 1;
3946 unsigned CCP1M2
: 1;
3947 unsigned CCP1M3
: 1;
3986 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
3988 #define _CCP1M0 0x01
3989 #define _CCP1M1 0x02
3990 #define _CCP1M2 0x04
3991 #define _CCP1M3 0x08
3999 //==============================================================================
4002 //==============================================================================
4005 extern __at(0x0FBD) __sfr ECCP1CON
;
4011 unsigned CCP1M0
: 1;
4012 unsigned CCP1M1
: 1;
4013 unsigned CCP1M2
: 1;
4014 unsigned CCP1M3
: 1;
4053 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4055 #define _ECCP1CON_CCP1M0 0x01
4056 #define _ECCP1CON_CCP1M1 0x02
4057 #define _ECCP1CON_CCP1M2 0x04
4058 #define _ECCP1CON_CCP1M3 0x08
4059 #define _ECCP1CON_DC1B0 0x10
4060 #define _ECCP1CON_CCP1Y 0x10
4061 #define _ECCP1CON_DC1B1 0x20
4062 #define _ECCP1CON_CCP1X 0x20
4063 #define _ECCP1CON_P1M0 0x40
4064 #define _ECCP1CON_P1M1 0x80
4066 //==============================================================================
4068 extern __at(0x0FBE) __sfr CCPR1
;
4069 extern __at(0x0FBE) __sfr CCPR1L
;
4070 extern __at(0x0FBF) __sfr CCPR1H
;
4072 //==============================================================================
4075 extern __at(0x0FC0) __sfr ADCON2
;
4105 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4115 //==============================================================================
4118 //==============================================================================
4121 extern __at(0x0FC1) __sfr ADCON1
;
4151 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4160 //==============================================================================
4163 //==============================================================================
4166 extern __at(0x0FC2) __sfr ADCON0
;
4173 unsigned GO_NOT_DONE
: 1;
4197 unsigned GO_DONE
: 1;
4221 unsigned NOT_DONE
: 1;
4238 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4241 #define _GO_NOT_DONE 0x02
4243 #define _GO_DONE 0x02
4245 #define _NOT_DONE 0x02
4252 //==============================================================================
4254 extern __at(0x0FC3) __sfr ADRES
;
4255 extern __at(0x0FC3) __sfr ADRESL
;
4256 extern __at(0x0FC4) __sfr ADRESH
;
4258 //==============================================================================
4261 extern __at(0x0FC5) __sfr SSP1CON2
;
4273 unsigned ACKSTAT
: 1;
4280 unsigned ADMSK1
: 1;
4281 unsigned ADMSK2
: 1;
4282 unsigned ADMSK3
: 1;
4283 unsigned ADMSK4
: 1;
4284 unsigned ADMSK5
: 1;
4290 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4294 #define _ADMSK1 0x02
4296 #define _ADMSK2 0x04
4298 #define _ADMSK3 0x08
4300 #define _ADMSK4 0x10
4302 #define _ADMSK5 0x20
4303 #define _ACKSTAT 0x40
4306 //==============================================================================
4309 //==============================================================================
4312 extern __at(0x0FC5) __sfr SSPCON2
;
4324 unsigned ACKSTAT
: 1;
4331 unsigned ADMSK1
: 1;
4332 unsigned ADMSK2
: 1;
4333 unsigned ADMSK3
: 1;
4334 unsigned ADMSK4
: 1;
4335 unsigned ADMSK5
: 1;
4341 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4343 #define _SSPCON2_SEN 0x01
4344 #define _SSPCON2_RSEN 0x02
4345 #define _SSPCON2_ADMSK1 0x02
4346 #define _SSPCON2_PEN 0x04
4347 #define _SSPCON2_ADMSK2 0x04
4348 #define _SSPCON2_RCEN 0x08
4349 #define _SSPCON2_ADMSK3 0x08
4350 #define _SSPCON2_ACKEN 0x10
4351 #define _SSPCON2_ADMSK4 0x10
4352 #define _SSPCON2_ACKDT 0x20
4353 #define _SSPCON2_ADMSK5 0x20
4354 #define _SSPCON2_ACKSTAT 0x40
4355 #define _SSPCON2_GCEN 0x80
4357 //==============================================================================
4360 //==============================================================================
4363 extern __at(0x0FC6) __sfr SSP1CON1
;
4386 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4397 //==============================================================================
4400 //==============================================================================
4403 extern __at(0x0FC6) __sfr SSPCON1
;
4426 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4428 #define _SSPCON1_SSPM0 0x01
4429 #define _SSPCON1_SSPM1 0x02
4430 #define _SSPCON1_SSPM2 0x04
4431 #define _SSPCON1_SSPM3 0x08
4432 #define _SSPCON1_CKP 0x10
4433 #define _SSPCON1_SSPEN 0x20
4434 #define _SSPCON1_SSPOV 0x40
4435 #define _SSPCON1_WCOL 0x80
4437 //==============================================================================
4440 //==============================================================================
4443 extern __at(0x0FC7) __sfr SSP1STAT
;
4451 unsigned R_NOT_W
: 1;
4454 unsigned D_NOT_A
: 1;
4464 unsigned I2C_START
: 1;
4465 unsigned I2C_STOP
: 1;
4475 unsigned I2C_READ
: 1;
4478 unsigned I2C_DAT
: 1;
4499 unsigned NOT_WRITE
: 1;
4502 unsigned NOT_ADDRESS
: 1;
4511 unsigned READ_WRITE
: 1;
4514 unsigned DATA_ADDRESS
: 1;
4532 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4536 #define _R_NOT_W 0x04
4538 #define _I2C_READ 0x04
4540 #define _NOT_WRITE 0x04
4541 #define _READ_WRITE 0x04
4544 #define _I2C_START 0x08
4546 #define _I2C_STOP 0x10
4547 #define _D_NOT_A 0x20
4549 #define _I2C_DAT 0x20
4551 #define _NOT_ADDRESS 0x20
4552 #define _DATA_ADDRESS 0x20
4557 //==============================================================================
4560 //==============================================================================
4563 extern __at(0x0FC7) __sfr SSPSTAT
;
4571 unsigned R_NOT_W
: 1;
4574 unsigned D_NOT_A
: 1;
4584 unsigned I2C_START
: 1;
4585 unsigned I2C_STOP
: 1;
4595 unsigned I2C_READ
: 1;
4598 unsigned I2C_DAT
: 1;
4619 unsigned NOT_WRITE
: 1;
4622 unsigned NOT_ADDRESS
: 1;
4631 unsigned READ_WRITE
: 1;
4634 unsigned DATA_ADDRESS
: 1;
4652 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4654 #define _SSPSTAT_BF 0x01
4655 #define _SSPSTAT_UA 0x02
4656 #define _SSPSTAT_R_NOT_W 0x04
4657 #define _SSPSTAT_R_W 0x04
4658 #define _SSPSTAT_I2C_READ 0x04
4659 #define _SSPSTAT_NOT_W 0x04
4660 #define _SSPSTAT_NOT_WRITE 0x04
4661 #define _SSPSTAT_READ_WRITE 0x04
4662 #define _SSPSTAT_R 0x04
4663 #define _SSPSTAT_S 0x08
4664 #define _SSPSTAT_I2C_START 0x08
4665 #define _SSPSTAT_P 0x10
4666 #define _SSPSTAT_I2C_STOP 0x10
4667 #define _SSPSTAT_D_NOT_A 0x20
4668 #define _SSPSTAT_D_A 0x20
4669 #define _SSPSTAT_I2C_DAT 0x20
4670 #define _SSPSTAT_NOT_A 0x20
4671 #define _SSPSTAT_NOT_ADDRESS 0x20
4672 #define _SSPSTAT_DATA_ADDRESS 0x20
4673 #define _SSPSTAT_D 0x20
4674 #define _SSPSTAT_CKE 0x40
4675 #define _SSPSTAT_SMP 0x80
4677 //==============================================================================
4679 extern __at(0x0FC8) __sfr SSP1ADD
;
4680 extern __at(0x0FC8) __sfr SSPADD
;
4681 extern __at(0x0FC9) __sfr SSP1BUF
;
4682 extern __at(0x0FC9) __sfr SSPBUF
;
4684 //==============================================================================
4687 extern __at(0x0FCA) __sfr T2CON
;
4693 unsigned T2CKPS0
: 1;
4694 unsigned T2CKPS1
: 1;
4695 unsigned TMR2ON
: 1;
4696 unsigned T2OUTPS0
: 1;
4697 unsigned T2OUTPS1
: 1;
4698 unsigned T2OUTPS2
: 1;
4699 unsigned T2OUTPS3
: 1;
4705 unsigned T2CKPS
: 2;
4712 unsigned T2OUTPS
: 4;
4717 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
4719 #define _T2CKPS0 0x01
4720 #define _T2CKPS1 0x02
4721 #define _TMR2ON 0x04
4722 #define _T2OUTPS0 0x08
4723 #define _T2OUTPS1 0x10
4724 #define _T2OUTPS2 0x20
4725 #define _T2OUTPS3 0x40
4727 //==============================================================================
4729 extern __at(0x0FCB) __sfr PR2
;
4730 extern __at(0x0FCC) __sfr TMR2
;
4732 //==============================================================================
4735 extern __at(0x0FCD) __sfr T1CON
;
4741 unsigned TMR1ON
: 1;
4742 unsigned TMR1CS
: 1;
4743 unsigned NOT_T1SYNC
: 1;
4744 unsigned T1OSCEN
: 1;
4745 unsigned T1CKPS0
: 1;
4746 unsigned T1CKPS1
: 1;
4755 unsigned T1SYNC
: 1;
4767 unsigned T1INSYNC
: 1;
4778 unsigned T1CKPS
: 2;
4783 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
4785 #define _TMR1ON 0x01
4786 #define _TMR1CS 0x02
4787 #define _NOT_T1SYNC 0x04
4788 #define _T1SYNC 0x04
4789 #define _T1INSYNC 0x04
4790 #define _T1OSCEN 0x08
4791 #define _T1CKPS0 0x10
4792 #define _T1CKPS1 0x20
4796 //==============================================================================
4798 extern __at(0x0FCE) __sfr TMR1
;
4799 extern __at(0x0FCE) __sfr TMR1L
;
4800 extern __at(0x0FCF) __sfr TMR1H
;
4802 //==============================================================================
4805 extern __at(0x0FD0) __sfr RCON
;
4811 unsigned NOT_BOR
: 1;
4812 unsigned NOT_POR
: 1;
4813 unsigned NOT_PD
: 1;
4814 unsigned NOT_TO
: 1;
4815 unsigned NOT_RI
: 1;
4834 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
4836 #define _NOT_BOR 0x01
4838 #define _NOT_POR 0x02
4840 #define _NOT_PD 0x04
4842 #define _NOT_TO 0x08
4844 #define _NOT_RI 0x10
4848 //==============================================================================
4851 //==============================================================================
4854 extern __at(0x0FD1) __sfr WDTCON
;
4860 unsigned SWDTEN
: 1;
4883 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
4885 #define _SWDTEN 0x01
4888 //==============================================================================
4891 //==============================================================================
4894 extern __at(0x0FD3) __sfr OSCCON
;
4917 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
4924 //==============================================================================
4927 //==============================================================================
4930 extern __at(0x0FD5) __sfr T0CON
;
4942 unsigned T08BIT
: 1;
4943 unsigned TMR0ON
: 1;
4965 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
4974 #define _T08BIT 0x40
4975 #define _TMR0ON 0x80
4977 //==============================================================================
4979 extern __at(0x0FD6) __sfr TMR0
;
4980 extern __at(0x0FD6) __sfr TMR0L
;
4981 extern __at(0x0FD7) __sfr TMR0H
;
4983 //==============================================================================
4986 extern __at(0x0FD8) __sfr STATUS
;
5000 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5008 //==============================================================================
5010 extern __at(0x0FD9) __sfr FSR2L
;
5011 extern __at(0x0FDA) __sfr FSR2H
;
5012 extern __at(0x0FDB) __sfr PLUSW2
;
5013 extern __at(0x0FDC) __sfr PREINC2
;
5014 extern __at(0x0FDD) __sfr POSTDEC2
;
5015 extern __at(0x0FDE) __sfr POSTINC2
;
5016 extern __at(0x0FDF) __sfr INDF2
;
5017 extern __at(0x0FE0) __sfr BSR
;
5018 extern __at(0x0FE1) __sfr FSR1L
;
5019 extern __at(0x0FE2) __sfr FSR1H
;
5020 extern __at(0x0FE3) __sfr PLUSW1
;
5021 extern __at(0x0FE4) __sfr PREINC1
;
5022 extern __at(0x0FE5) __sfr POSTDEC1
;
5023 extern __at(0x0FE6) __sfr POSTINC1
;
5024 extern __at(0x0FE7) __sfr INDF1
;
5025 extern __at(0x0FE8) __sfr WREG
;
5026 extern __at(0x0FE9) __sfr FSR0L
;
5027 extern __at(0x0FEA) __sfr FSR0H
;
5028 extern __at(0x0FEB) __sfr PLUSW0
;
5029 extern __at(0x0FEC) __sfr PREINC0
;
5030 extern __at(0x0FED) __sfr POSTDEC0
;
5031 extern __at(0x0FEE) __sfr POSTINC0
;
5032 extern __at(0x0FEF) __sfr INDF0
;
5034 //==============================================================================
5037 extern __at(0x0FF0) __sfr INTCON3
;
5043 unsigned INT1IF
: 1;
5044 unsigned INT2IF
: 1;
5045 unsigned INT3IF
: 1;
5046 unsigned INT1IE
: 1;
5047 unsigned INT2IE
: 1;
5048 unsigned INT3IE
: 1;
5049 unsigned INT1IP
: 1;
5050 unsigned INT2IP
: 1;
5066 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5068 #define _INT1IF 0x01
5070 #define _INT2IF 0x02
5072 #define _INT3IF 0x04
5074 #define _INT1IE 0x08
5076 #define _INT2IE 0x10
5078 #define _INT3IE 0x20
5080 #define _INT1IP 0x40
5082 #define _INT2IP 0x80
5085 //==============================================================================
5088 //==============================================================================
5091 extern __at(0x0FF1) __sfr INTCON2
;
5098 unsigned INT3IP
: 1;
5099 unsigned TMR0IP
: 1;
5100 unsigned INTEDG3
: 1;
5101 unsigned INTEDG2
: 1;
5102 unsigned INTEDG1
: 1;
5103 unsigned INTEDG0
: 1;
5104 unsigned NOT_RBPU
: 1;
5120 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5123 #define _INT3IP 0x02
5125 #define _TMR0IP 0x04
5127 #define _INTEDG3 0x08
5128 #define _INTEDG2 0x10
5129 #define _INTEDG1 0x20
5130 #define _INTEDG0 0x40
5131 #define _NOT_RBPU 0x80
5134 //==============================================================================
5137 //==============================================================================
5140 extern __at(0x0FF2) __sfr INTCON
;
5147 unsigned INT0IF
: 1;
5148 unsigned TMR0IF
: 1;
5150 unsigned INT0IE
: 1;
5151 unsigned TMR0IE
: 1;
5152 unsigned PEIE_GIEL
: 1;
5153 unsigned GIE_GIEH
: 1;
5181 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5184 #define _INT0IF 0x02
5186 #define _TMR0IF 0x04
5189 #define _INT0IE 0x10
5191 #define _TMR0IE 0x20
5193 #define _PEIE_GIEL 0x40
5196 #define _GIE_GIEH 0x80
5200 //==============================================================================
5202 extern __at(0x0FF3) __sfr PROD
;
5203 extern __at(0x0FF3) __sfr PRODL
;
5204 extern __at(0x0FF4) __sfr PRODH
;
5205 extern __at(0x0FF5) __sfr TABLAT
;
5206 extern __at(0x0FF6) __sfr TBLPTR
;
5207 extern __at(0x0FF6) __sfr TBLPTRL
;
5208 extern __at(0x0FF7) __sfr TBLPTRH
;
5209 extern __at(0x0FF8) __sfr TBLPTRU
;
5210 extern __at(0x0FF9) __sfr PC
;
5211 extern __at(0x0FF9) __sfr PCL
;
5212 extern __at(0x0FFA) __sfr PCLATH
;
5213 extern __at(0x0FFB) __sfr PCLATU
;
5215 //==============================================================================
5218 extern __at(0x0FFC) __sfr STKPTR
;
5224 unsigned STKPTR0
: 1;
5225 unsigned STKPTR1
: 1;
5226 unsigned STKPTR2
: 1;
5227 unsigned STKPTR3
: 1;
5228 unsigned STKPTR4
: 1;
5230 unsigned STKUNF
: 1;
5231 unsigned STKFUL
: 1;
5243 unsigned STKOVF
: 1;
5254 unsigned STKPTR
: 5;
5259 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5261 #define _STKPTR0 0x01
5263 #define _STKPTR1 0x02
5265 #define _STKPTR2 0x04
5267 #define _STKPTR3 0x08
5269 #define _STKPTR4 0x10
5271 #define _STKUNF 0x40
5272 #define _STKFUL 0x80
5273 #define _STKOVF 0x80
5275 //==============================================================================
5277 extern __at(0x0FFD) __sfr TOS
;
5278 extern __at(0x0FFD) __sfr TOSL
;
5279 extern __at(0x0FFE) __sfr TOSH
;
5280 extern __at(0x0FFF) __sfr TOSU
;
5282 //==============================================================================
5284 // Configuration Addresses
5286 //==============================================================================
5288 #define __CONFIG1L 0x00FFF8
5289 #define __CONFIG1H 0x00FFF9
5290 #define __CONFIG2L 0x00FFFA
5291 #define __CONFIG2H 0x00FFFB
5292 #define __CONFIG3L 0x00FFFC
5293 #define __CONFIG3H 0x00FFFD
5295 //==============================================================================
5297 #endif // #ifndef __PIC18F66J10_H__