2 * This declarations of the PIC18F66J16 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:33 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F66J16_H__
26 #define __PIC18F66J16_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F5A) __sfr PMSTAT
;
38 //==============================================================================
41 extern __at(0x0F5A) __sfr PMSTATL
;
55 extern __at(0x0F5A) volatile __PMSTATLbits_t PMSTATLbits
;
64 //==============================================================================
67 //==============================================================================
70 extern __at(0x0F5B) __sfr PMSTATH
;
84 extern __at(0x0F5B) volatile __PMSTATHbits_t PMSTATHbits
;
93 //==============================================================================
96 //==============================================================================
99 extern __at(0x0F5C) __sfr PMEL
;
113 extern __at(0x0F5C) volatile __PMELbits_t PMELbits
;
124 //==============================================================================
126 extern __at(0x0F5C) __sfr PMEN
;
128 //==============================================================================
131 extern __at(0x0F5D) __sfr PMEH
;
145 extern __at(0x0F5D) volatile __PMEHbits_t PMEHbits
;
156 //==============================================================================
158 extern __at(0x0F5E) __sfr PMDIN2
;
159 extern __at(0x0F5E) __sfr PMDIN2L
;
160 extern __at(0x0F5F) __sfr PMDIN2H
;
161 extern __at(0x0F60) __sfr PMDOUT2
;
162 extern __at(0x0F60) __sfr PMDOUT2L
;
163 extern __at(0x0F61) __sfr PMDOUT2H
;
164 extern __at(0x0F62) __sfr PMMODE
;
166 //==============================================================================
169 extern __at(0x0F62) __sfr PMMODEL
;
205 extern __at(0x0F62) volatile __PMMODELbits_t PMMODELbits
;
216 //==============================================================================
219 //==============================================================================
222 extern __at(0x0F63) __sfr PMMODEH
;
253 extern __at(0x0F63) volatile __PMMODEHbits_t PMMODEHbits
;
264 //==============================================================================
266 extern __at(0x0F64) __sfr PMCON
;
268 //==============================================================================
271 extern __at(0x0F64) __sfr PMCONL
;
294 extern __at(0x0F64) volatile __PMCONLbits_t PMCONLbits
;
305 //==============================================================================
308 //==============================================================================
311 extern __at(0x0F65) __sfr PMCONH
;
320 unsigned ADRMUX0
: 1;
321 unsigned ADRMUX1
: 1;
335 extern __at(0x0F65) volatile __PMCONHbits_t PMCONHbits
;
340 #define _ADRMUX0 0x08
341 #define _ADRMUX1 0x10
345 //==============================================================================
347 extern __at(0x0F66) __sfr PMDIN1
;
348 extern __at(0x0F66) __sfr PMDIN1L
;
349 extern __at(0x0F67) __sfr PMDIN1H
;
350 extern __at(0x0F68) __sfr PMADDR
;
351 extern __at(0x0F68) __sfr PMADDRL
;
352 extern __at(0x0F68) __sfr PMDOUT1
;
353 extern __at(0x0F68) __sfr PMDOUT1L
;
355 //==============================================================================
358 extern __at(0x0F69) __sfr PMADDRH
;
372 extern __at(0x0F69) volatile __PMADDRHbits_t PMADDRHbits
;
377 //==============================================================================
379 extern __at(0x0F69) __sfr PMDOUT1H
;
381 //==============================================================================
384 extern __at(0x0F6A) __sfr CMSTAT
;
398 extern __at(0x0F6A) volatile __CMSTATbits_t CMSTATbits
;
403 //==============================================================================
406 //==============================================================================
409 extern __at(0x0F6A) __sfr CMSTATUS
;
423 extern __at(0x0F6A) volatile __CMSTATUSbits_t CMSTATUSbits
;
425 #define _CMSTATUS_COUT1 0x01
426 #define _CMSTATUS_COUT2 0x02
428 //==============================================================================
431 //==============================================================================
434 extern __at(0x0F6B) __sfr SSP2CON2
;
446 unsigned ACKSTAT
: 1;
463 extern __at(0x0F6B) volatile __SSP2CON2bits_t SSP2CON2bits
;
465 #define _SSP2CON2_SEN 0x01
466 #define _SSP2CON2_RSEN 0x02
467 #define _SSP2CON2_ADMSK1 0x02
468 #define _SSP2CON2_PEN 0x04
469 #define _SSP2CON2_ADMSK2 0x04
470 #define _SSP2CON2_RCEN 0x08
471 #define _SSP2CON2_ADMSK3 0x08
472 #define _SSP2CON2_ACKEN 0x10
473 #define _SSP2CON2_ADMSK4 0x10
474 #define _SSP2CON2_ACKDT 0x20
475 #define _SSP2CON2_ADMSK5 0x20
476 #define _SSP2CON2_ACKSTAT 0x40
477 #define _SSP2CON2_GCEN 0x80
479 //==============================================================================
482 //==============================================================================
485 extern __at(0x0F6C) __sfr SSP2CON1
;
508 extern __at(0x0F6C) volatile __SSP2CON1bits_t SSP2CON1bits
;
510 #define _SSP2CON1_SSPM0 0x01
511 #define _SSP2CON1_SSPM1 0x02
512 #define _SSP2CON1_SSPM2 0x04
513 #define _SSP2CON1_SSPM3 0x08
514 #define _SSP2CON1_CKP 0x10
515 #define _SSP2CON1_SSPEN 0x20
516 #define _SSP2CON1_SSPOV 0x40
517 #define _SSP2CON1_WCOL 0x80
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F6D) __sfr SSP2STAT
;
533 unsigned R_NOT_W
: 1;
536 unsigned D_NOT_A
: 1;
546 unsigned I2C_START
: 1;
547 unsigned I2C_STOP
: 1;
557 unsigned I2C_READ
: 1;
560 unsigned I2C_DAT
: 1;
581 unsigned NOT_WRITE
: 1;
584 unsigned NOT_ADDRESS
: 1;
593 unsigned READ_WRITE
: 1;
596 unsigned DATA_ADDRESS
: 1;
614 extern __at(0x0F6D) volatile __SSP2STATbits_t SSP2STATbits
;
616 #define _SSP2STAT_BF 0x01
617 #define _SSP2STAT_UA 0x02
618 #define _SSP2STAT_R_NOT_W 0x04
619 #define _SSP2STAT_R_W 0x04
620 #define _SSP2STAT_I2C_READ 0x04
621 #define _SSP2STAT_NOT_W 0x04
622 #define _SSP2STAT_NOT_WRITE 0x04
623 #define _SSP2STAT_READ_WRITE 0x04
624 #define _SSP2STAT_R 0x04
625 #define _SSP2STAT_S 0x08
626 #define _SSP2STAT_I2C_START 0x08
627 #define _SSP2STAT_P 0x10
628 #define _SSP2STAT_I2C_STOP 0x10
629 #define _SSP2STAT_D_NOT_A 0x20
630 #define _SSP2STAT_D_A 0x20
631 #define _SSP2STAT_I2C_DAT 0x20
632 #define _SSP2STAT_NOT_A 0x20
633 #define _SSP2STAT_NOT_ADDRESS 0x20
634 #define _SSP2STAT_DATA_ADDRESS 0x20
635 #define _SSP2STAT_D 0x20
636 #define _SSP2STAT_CKE 0x40
637 #define _SSP2STAT_SMP 0x80
639 //==============================================================================
641 extern __at(0x0F6E) __sfr SSP2ADD
;
643 //==============================================================================
646 extern __at(0x0F6E) __sfr SSP2MSK
;
660 extern __at(0x0F6E) volatile __SSP2MSKbits_t SSP2MSKbits
;
662 #define _SSP2MSK_MSK0 0x01
663 #define _SSP2MSK_MSK1 0x02
664 #define _SSP2MSK_MSK2 0x04
665 #define _SSP2MSK_MSK3 0x08
666 #define _SSP2MSK_MSK4 0x10
667 #define _SSP2MSK_MSK5 0x20
668 #define _SSP2MSK_MSK6 0x40
669 #define _SSP2MSK_MSK7 0x80
671 //==============================================================================
673 extern __at(0x0F6F) __sfr SSP2BUF
;
675 //==============================================================================
678 extern __at(0x0F70) __sfr CCP5CON
;
720 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
731 //==============================================================================
733 extern __at(0x0F71) __sfr CCPR5
;
734 extern __at(0x0F71) __sfr CCPR5L
;
735 extern __at(0x0F72) __sfr CCPR5H
;
737 //==============================================================================
740 extern __at(0x0F73) __sfr CCP4CON
;
782 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
793 //==============================================================================
795 extern __at(0x0F74) __sfr CCPR4
;
796 extern __at(0x0F74) __sfr CCPR4L
;
797 extern __at(0x0F75) __sfr CCPR4H
;
799 //==============================================================================
802 extern __at(0x0F76) __sfr T4CON
;
808 unsigned T4CKPS0
: 1;
809 unsigned T4CKPS1
: 1;
811 unsigned T4OUTPS0
: 1;
812 unsigned T4OUTPS1
: 1;
813 unsigned T4OUTPS2
: 1;
814 unsigned T4OUTPS3
: 1;
827 unsigned T4OUTPS
: 4;
832 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
834 #define _T4CKPS0 0x01
835 #define _T4CKPS1 0x02
837 #define _T4OUTPS0 0x08
838 #define _T4OUTPS1 0x10
839 #define _T4OUTPS2 0x20
840 #define _T4OUTPS3 0x40
842 //==============================================================================
845 //==============================================================================
848 extern __at(0x0F77) __sfr CVRCON
;
871 extern __at(0x0F77) volatile __CVRCONbits_t CVRCONbits
;
882 //==============================================================================
884 extern __at(0x0F77) __sfr PR4
;
885 extern __at(0x0F78) __sfr TMR4
;
887 //==============================================================================
890 extern __at(0x0F79) __sfr T3CON
;
898 unsigned NOT_T3SYNC
: 1;
900 unsigned T3CKPS0
: 1;
901 unsigned T3CKPS1
: 1;
922 unsigned T3INSYNC
: 1;
938 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
940 #define _T3CON_TMR3ON 0x01
941 #define _T3CON_TMR3CS 0x02
942 #define _T3CON_NOT_T3SYNC 0x04
943 #define _T3CON_T3SYNC 0x04
944 #define _T3CON_T3INSYNC 0x04
945 #define _T3CON_T3CCP1 0x08
946 #define _T3CON_T3CKPS0 0x10
947 #define _T3CON_T3CKPS1 0x20
948 #define _T3CON_T3CCP2 0x40
949 #define _T3CON_RD16 0x80
951 //==============================================================================
953 extern __at(0x0F7A) __sfr TMR3
;
954 extern __at(0x0F7A) __sfr TMR3L
;
955 extern __at(0x0F7B) __sfr TMR3H
;
957 //==============================================================================
960 extern __at(0x0F7C) __sfr BAUDCON2
;
989 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
991 #define _BAUDCON2_ABDEN 0x01
992 #define _BAUDCON2_WUE 0x02
993 #define _BAUDCON2_BRG16 0x08
994 #define _BAUDCON2_TXCKP 0x10
995 #define _BAUDCON2_SCKP 0x10
996 #define _BAUDCON2_RXDTP 0x20
997 #define _BAUDCON2_DTRXP 0x20
998 #define _BAUDCON2_RCIDL 0x40
999 #define _BAUDCON2_RCMT 0x40
1000 #define _BAUDCON2_ABDOVF 0x80
1002 //==============================================================================
1004 extern __at(0x0F7D) __sfr SPBRGH2
;
1006 //==============================================================================
1009 extern __at(0x0F7E) __sfr BAUDCON
;
1022 unsigned ABDOVF
: 1;
1038 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1049 #define _ABDOVF 0x80
1051 //==============================================================================
1054 //==============================================================================
1057 extern __at(0x0F7E) __sfr BAUDCON1
;
1070 unsigned ABDOVF
: 1;
1086 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1088 #define _BAUDCON1_ABDEN 0x01
1089 #define _BAUDCON1_WUE 0x02
1090 #define _BAUDCON1_BRG16 0x08
1091 #define _BAUDCON1_TXCKP 0x10
1092 #define _BAUDCON1_SCKP 0x10
1093 #define _BAUDCON1_RXDTP 0x20
1094 #define _BAUDCON1_DTRXP 0x20
1095 #define _BAUDCON1_RCIDL 0x40
1096 #define _BAUDCON1_RCMT 0x40
1097 #define _BAUDCON1_ABDOVF 0x80
1099 //==============================================================================
1101 extern __at(0x0F7F) __sfr SPBRGH1
;
1103 //==============================================================================
1106 extern __at(0x0F80) __sfr PORTA
;
1147 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1149 #define _PORTA_RA0 0x01
1150 #define _PORTA_AN0 0x01
1151 #define _PORTA_RA1 0x02
1152 #define _PORTA_AN1 0x02
1153 #define _PORTA_RA2 0x04
1154 #define _PORTA_AN2 0x04
1155 #define _PORTA_VREFM 0x04
1156 #define _PORTA_RA3 0x08
1157 #define _PORTA_AN3 0x08
1158 #define _PORTA_VREFP 0x08
1159 #define _PORTA_RA4 0x10
1160 #define _PORTA_T0CKI 0x10
1161 #define _PORTA_RA5 0x20
1162 #define _PORTA_AN4 0x20
1163 #define _PORTA_RA6 0x40
1164 #define _PORTA_OSC2 0x40
1165 #define _PORTA_CLKO 0x40
1166 #define _PORTA_RA7 0x80
1168 //==============================================================================
1171 //==============================================================================
1174 extern __at(0x0F81) __sfr PORTB
;
1227 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1229 #define _PORTB_RB0 0x01
1230 #define _PORTB_INT0 0x01
1231 #define _PORTB_FLT0 0x01
1232 #define _PORTB_RB1 0x02
1233 #define _PORTB_INT1 0x02
1234 #define _PORTB_PMA4 0x02
1235 #define _PORTB_RB2 0x04
1236 #define _PORTB_INT2 0x04
1237 #define _PORTB_PMA3 0x04
1238 #define _PORTB_RB3 0x08
1239 #define _PORTB_INT3 0x08
1240 #define _PORTB_PMA2 0x08
1241 #define _PORTB_RB4 0x10
1242 #define _PORTB_KBI0 0x10
1243 #define _PORTB_PMA1 0x10
1244 #define _PORTB_RB5 0x20
1245 #define _PORTB_KBI1 0x20
1246 #define _PORTB_PMA0 0x20
1247 #define _PORTB_RB6 0x40
1248 #define _PORTB_KBI2 0x40
1249 #define _PORTB_PGC 0x40
1250 #define _PORTB_RB7 0x80
1251 #define _PORTB_KBI3 0x80
1252 #define _PORTB_PGD 0x80
1254 //==============================================================================
1257 //==============================================================================
1260 extern __at(0x0F82) __sfr PORTC
;
1290 unsigned T13CKI
: 1;
1301 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1303 #define _PORTC_RC0 0x01
1304 #define _PORTC_T1OSO 0x01
1305 #define _PORTC_T13CKI 0x01
1306 #define _PORTC_RC1 0x02
1307 #define _PORTC_T1OSI 0x02
1308 #define _PORTC_CCP2 0x02
1309 #define _PORTC_RC2 0x04
1310 #define _PORTC_CCP1 0x04
1311 #define _PORTC_RC3 0x08
1312 #define _PORTC_SCK 0x08
1313 #define _PORTC_SCL 0x08
1314 #define _PORTC_RC4 0x10
1315 #define _PORTC_SDI 0x10
1316 #define _PORTC_SDA 0x10
1317 #define _PORTC_RC5 0x20
1318 #define _PORTC_SDO 0x20
1319 #define _PORTC_RC6 0x40
1320 #define _PORTC_TX 0x40
1321 #define _PORTC_CK 0x40
1322 #define _PORTC_RC7 0x80
1323 #define _PORTC_RX 0x80
1325 //==============================================================================
1328 //==============================================================================
1331 extern __at(0x0F83) __sfr PORTD
;
1384 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1386 #define _PORTD_RD0 0x01
1387 #define _PORTD_PMD0 0x01
1388 #define _PORTD_RD1 0x02
1389 #define _PORTD_PMD1 0x02
1390 #define _PORTD_RD2 0x04
1391 #define _PORTD_PMD2 0x04
1392 #define _PORTD_RD3 0x08
1393 #define _PORTD_PMD3 0x08
1394 #define _PORTD_RD4 0x10
1395 #define _PORTD_PMD4 0x10
1396 #define _PORTD_SDO2 0x10
1397 #define _PORTD_RD5 0x20
1398 #define _PORTD_PMD5 0x20
1399 #define _PORTD_SDA2 0x20
1400 #define _PORTD_SDI2 0x20
1401 #define _PORTD_RD6 0x40
1402 #define _PORTD_PMD6 0x40
1403 #define _PORTD_SCL2 0x40
1404 #define _PORTD_SCK2 0x40
1405 #define _PORTD_RD7 0x80
1406 #define _PORTD_PMD7 0x80
1407 #define _PORTD_SS2 0x80
1409 //==============================================================================
1412 //==============================================================================
1415 extern __at(0x0F84) __sfr PORTE
;
1456 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1458 #define _PORTE_RE0 0x01
1459 #define _PORTE_PMRD 0x01
1460 #define _PORTE_RE1 0x02
1461 #define _PORTE_PMWR 0x02
1462 #define _PORTE_RE2 0x04
1463 #define _PORTE_PMBE 0x04
1464 #define _PORTE_RE3 0x08
1465 #define _PORTE_PMA13 0x08
1466 #define _PORTE_REFO 0x08
1467 #define _PORTE_RE4 0x10
1468 #define _PORTE_PMA12 0x10
1469 #define _PORTE_RE5 0x20
1470 #define _PORTE_PMA11 0x20
1471 #define _PORTE_RE6 0x40
1472 #define _PORTE_PMA10 0x40
1473 #define _PORTE_RE7 0x80
1474 #define _PORTE_PMA9 0x80
1475 #define _PORTE_CCP2 0x80
1477 //==============================================================================
1480 //==============================================================================
1483 extern __at(0x0F85) __sfr PORTF
;
1536 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1538 #define _PORTF_RF1 0x02
1539 #define _PORTF_AN6 0x02
1540 #define _PORTF_C2OUT 0x02
1541 #define _PORTF_RF2 0x04
1542 #define _PORTF_AN7 0x04
1543 #define _PORTF_C1OUT 0x04
1544 #define _PORTF_PMA5 0x04
1545 #define _PORTF_RF3 0x08
1546 #define _PORTF_AN8 0x08
1547 #define _PORTF_C2INB 0x08
1548 #define _PORTF_RF4 0x10
1549 #define _PORTF_AN9 0x10
1550 #define _PORTF_C2INA 0x10
1551 #define _PORTF_RF5 0x20
1552 #define _PORTF_AN10 0x20
1553 #define _PORTF_CVREF 0x20
1554 #define _PORTF_C1INB 0x20
1555 #define _PORTF_RF6 0x40
1556 #define _PORTF_AN11 0x40
1557 #define _PORTF_C1INA 0x40
1558 #define _PORTF_RF7 0x80
1559 #define _PORTF_SS 0x80
1561 //==============================================================================
1564 //==============================================================================
1567 extern __at(0x0F86) __sfr PORTG
;
1626 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1628 #define _PORTG_RG0 0x01
1629 #define _PORTG_CCP3 0x01
1630 #define _PORTG_PMA8 0x01
1631 #define _PORTG_RG1 0x02
1632 #define _PORTG_TX2 0x02
1633 #define _PORTG_CK2 0x02
1634 #define _PORTG_PMA7 0x02
1635 #define _PORTG_RG2 0x04
1636 #define _PORTG_RX2 0x04
1637 #define _PORTG_DT2 0x04
1638 #define _PORTG_PMA6 0x04
1639 #define _PORTG_RG3 0x08
1640 #define _PORTG_CCP4 0x08
1641 #define _PORTG_PMCS1 0x08
1642 #define _PORTG_RG4 0x10
1643 #define _PORTG_CCP5 0x10
1644 #define _PORTG_PMCS2 0x10
1645 #define _PORTG_REPU 0x40
1646 #define _PORTG_RDPU 0x80
1648 //==============================================================================
1651 //==============================================================================
1654 extern __at(0x0F89) __sfr LATA
;
1668 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1679 //==============================================================================
1682 //==============================================================================
1685 extern __at(0x0F8A) __sfr LATB
;
1699 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1710 //==============================================================================
1713 //==============================================================================
1716 extern __at(0x0F8B) __sfr LATC
;
1730 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1741 //==============================================================================
1744 //==============================================================================
1747 extern __at(0x0F8C) __sfr LATD
;
1761 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1772 //==============================================================================
1775 //==============================================================================
1778 extern __at(0x0F8D) __sfr LATE
;
1792 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1803 //==============================================================================
1806 //==============================================================================
1809 extern __at(0x0F8E) __sfr LATF
;
1823 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1833 //==============================================================================
1836 //==============================================================================
1839 extern __at(0x0F8F) __sfr LATG
;
1862 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1870 //==============================================================================
1873 //==============================================================================
1876 extern __at(0x0F92) __sfr DDRA
;
1882 unsigned TRISA0
: 1;
1883 unsigned TRISA1
: 1;
1884 unsigned TRISA2
: 1;
1885 unsigned TRISA3
: 1;
1886 unsigned TRISA4
: 1;
1887 unsigned TRISA5
: 1;
1888 unsigned TRISA6
: 1;
1889 unsigned TRISA7
: 1;
1905 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1907 #define _TRISA0 0x01
1909 #define _TRISA1 0x02
1911 #define _TRISA2 0x04
1913 #define _TRISA3 0x08
1915 #define _TRISA4 0x10
1917 #define _TRISA5 0x20
1919 #define _TRISA6 0x40
1921 #define _TRISA7 0x80
1924 //==============================================================================
1927 //==============================================================================
1930 extern __at(0x0F92) __sfr TRISA
;
1936 unsigned TRISA0
: 1;
1937 unsigned TRISA1
: 1;
1938 unsigned TRISA2
: 1;
1939 unsigned TRISA3
: 1;
1940 unsigned TRISA4
: 1;
1941 unsigned TRISA5
: 1;
1942 unsigned TRISA6
: 1;
1943 unsigned TRISA7
: 1;
1959 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1961 #define _TRISA_TRISA0 0x01
1962 #define _TRISA_RA0 0x01
1963 #define _TRISA_TRISA1 0x02
1964 #define _TRISA_RA1 0x02
1965 #define _TRISA_TRISA2 0x04
1966 #define _TRISA_RA2 0x04
1967 #define _TRISA_TRISA3 0x08
1968 #define _TRISA_RA3 0x08
1969 #define _TRISA_TRISA4 0x10
1970 #define _TRISA_RA4 0x10
1971 #define _TRISA_TRISA5 0x20
1972 #define _TRISA_RA5 0x20
1973 #define _TRISA_TRISA6 0x40
1974 #define _TRISA_RA6 0x40
1975 #define _TRISA_TRISA7 0x80
1976 #define _TRISA_RA7 0x80
1978 //==============================================================================
1981 //==============================================================================
1984 extern __at(0x0F93) __sfr DDRB
;
1990 unsigned TRISB0
: 1;
1991 unsigned TRISB1
: 1;
1992 unsigned TRISB2
: 1;
1993 unsigned TRISB3
: 1;
1994 unsigned TRISB4
: 1;
1995 unsigned TRISB5
: 1;
1996 unsigned TRISB6
: 1;
1997 unsigned TRISB7
: 1;
2013 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2015 #define _TRISB0 0x01
2017 #define _TRISB1 0x02
2019 #define _TRISB2 0x04
2021 #define _TRISB3 0x08
2023 #define _TRISB4 0x10
2025 #define _TRISB5 0x20
2027 #define _TRISB6 0x40
2029 #define _TRISB7 0x80
2032 //==============================================================================
2035 //==============================================================================
2038 extern __at(0x0F93) __sfr TRISB
;
2044 unsigned TRISB0
: 1;
2045 unsigned TRISB1
: 1;
2046 unsigned TRISB2
: 1;
2047 unsigned TRISB3
: 1;
2048 unsigned TRISB4
: 1;
2049 unsigned TRISB5
: 1;
2050 unsigned TRISB6
: 1;
2051 unsigned TRISB7
: 1;
2067 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2069 #define _TRISB_TRISB0 0x01
2070 #define _TRISB_RB0 0x01
2071 #define _TRISB_TRISB1 0x02
2072 #define _TRISB_RB1 0x02
2073 #define _TRISB_TRISB2 0x04
2074 #define _TRISB_RB2 0x04
2075 #define _TRISB_TRISB3 0x08
2076 #define _TRISB_RB3 0x08
2077 #define _TRISB_TRISB4 0x10
2078 #define _TRISB_RB4 0x10
2079 #define _TRISB_TRISB5 0x20
2080 #define _TRISB_RB5 0x20
2081 #define _TRISB_TRISB6 0x40
2082 #define _TRISB_RB6 0x40
2083 #define _TRISB_TRISB7 0x80
2084 #define _TRISB_RB7 0x80
2086 //==============================================================================
2089 //==============================================================================
2092 extern __at(0x0F94) __sfr DDRC
;
2098 unsigned TRISC0
: 1;
2099 unsigned TRISC1
: 1;
2100 unsigned TRISC2
: 1;
2101 unsigned TRISC3
: 1;
2102 unsigned TRISC4
: 1;
2103 unsigned TRISC5
: 1;
2104 unsigned TRISC6
: 1;
2105 unsigned TRISC7
: 1;
2121 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2123 #define _TRISC0 0x01
2125 #define _TRISC1 0x02
2127 #define _TRISC2 0x04
2129 #define _TRISC3 0x08
2131 #define _TRISC4 0x10
2133 #define _TRISC5 0x20
2135 #define _TRISC6 0x40
2137 #define _TRISC7 0x80
2140 //==============================================================================
2143 //==============================================================================
2146 extern __at(0x0F94) __sfr TRISC
;
2152 unsigned TRISC0
: 1;
2153 unsigned TRISC1
: 1;
2154 unsigned TRISC2
: 1;
2155 unsigned TRISC3
: 1;
2156 unsigned TRISC4
: 1;
2157 unsigned TRISC5
: 1;
2158 unsigned TRISC6
: 1;
2159 unsigned TRISC7
: 1;
2175 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2177 #define _TRISC_TRISC0 0x01
2178 #define _TRISC_RC0 0x01
2179 #define _TRISC_TRISC1 0x02
2180 #define _TRISC_RC1 0x02
2181 #define _TRISC_TRISC2 0x04
2182 #define _TRISC_RC2 0x04
2183 #define _TRISC_TRISC3 0x08
2184 #define _TRISC_RC3 0x08
2185 #define _TRISC_TRISC4 0x10
2186 #define _TRISC_RC4 0x10
2187 #define _TRISC_TRISC5 0x20
2188 #define _TRISC_RC5 0x20
2189 #define _TRISC_TRISC6 0x40
2190 #define _TRISC_RC6 0x40
2191 #define _TRISC_TRISC7 0x80
2192 #define _TRISC_RC7 0x80
2194 //==============================================================================
2197 //==============================================================================
2200 extern __at(0x0F95) __sfr DDRD
;
2206 unsigned TRISD0
: 1;
2207 unsigned TRISD1
: 1;
2208 unsigned TRISD2
: 1;
2209 unsigned TRISD3
: 1;
2210 unsigned TRISD4
: 1;
2211 unsigned TRISD5
: 1;
2212 unsigned TRISD6
: 1;
2213 unsigned TRISD7
: 1;
2229 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2231 #define _TRISD0 0x01
2233 #define _TRISD1 0x02
2235 #define _TRISD2 0x04
2237 #define _TRISD3 0x08
2239 #define _TRISD4 0x10
2241 #define _TRISD5 0x20
2243 #define _TRISD6 0x40
2245 #define _TRISD7 0x80
2248 //==============================================================================
2251 //==============================================================================
2254 extern __at(0x0F95) __sfr TRISD
;
2260 unsigned TRISD0
: 1;
2261 unsigned TRISD1
: 1;
2262 unsigned TRISD2
: 1;
2263 unsigned TRISD3
: 1;
2264 unsigned TRISD4
: 1;
2265 unsigned TRISD5
: 1;
2266 unsigned TRISD6
: 1;
2267 unsigned TRISD7
: 1;
2283 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2285 #define _TRISD_TRISD0 0x01
2286 #define _TRISD_RD0 0x01
2287 #define _TRISD_TRISD1 0x02
2288 #define _TRISD_RD1 0x02
2289 #define _TRISD_TRISD2 0x04
2290 #define _TRISD_RD2 0x04
2291 #define _TRISD_TRISD3 0x08
2292 #define _TRISD_RD3 0x08
2293 #define _TRISD_TRISD4 0x10
2294 #define _TRISD_RD4 0x10
2295 #define _TRISD_TRISD5 0x20
2296 #define _TRISD_RD5 0x20
2297 #define _TRISD_TRISD6 0x40
2298 #define _TRISD_RD6 0x40
2299 #define _TRISD_TRISD7 0x80
2300 #define _TRISD_RD7 0x80
2302 //==============================================================================
2305 //==============================================================================
2308 extern __at(0x0F96) __sfr DDRE
;
2314 unsigned TRISE0
: 1;
2315 unsigned TRISE1
: 1;
2316 unsigned TRISE2
: 1;
2317 unsigned TRISE3
: 1;
2318 unsigned TRISE4
: 1;
2319 unsigned TRISE5
: 1;
2320 unsigned TRISE6
: 1;
2321 unsigned TRISE7
: 1;
2337 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2339 #define _TRISE0 0x01
2341 #define _TRISE1 0x02
2343 #define _TRISE2 0x04
2345 #define _TRISE3 0x08
2347 #define _TRISE4 0x10
2349 #define _TRISE5 0x20
2351 #define _TRISE6 0x40
2353 #define _TRISE7 0x80
2356 //==============================================================================
2359 //==============================================================================
2362 extern __at(0x0F96) __sfr TRISE
;
2368 unsigned TRISE0
: 1;
2369 unsigned TRISE1
: 1;
2370 unsigned TRISE2
: 1;
2371 unsigned TRISE3
: 1;
2372 unsigned TRISE4
: 1;
2373 unsigned TRISE5
: 1;
2374 unsigned TRISE6
: 1;
2375 unsigned TRISE7
: 1;
2391 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2393 #define _TRISE_TRISE0 0x01
2394 #define _TRISE_RE0 0x01
2395 #define _TRISE_TRISE1 0x02
2396 #define _TRISE_RE1 0x02
2397 #define _TRISE_TRISE2 0x04
2398 #define _TRISE_RE2 0x04
2399 #define _TRISE_TRISE3 0x08
2400 #define _TRISE_RE3 0x08
2401 #define _TRISE_TRISE4 0x10
2402 #define _TRISE_RE4 0x10
2403 #define _TRISE_TRISE5 0x20
2404 #define _TRISE_RE5 0x20
2405 #define _TRISE_TRISE6 0x40
2406 #define _TRISE_RE6 0x40
2407 #define _TRISE_TRISE7 0x80
2408 #define _TRISE_RE7 0x80
2410 //==============================================================================
2413 //==============================================================================
2416 extern __at(0x0F97) __sfr DDRF
;
2423 unsigned TRISF1
: 1;
2424 unsigned TRISF2
: 1;
2425 unsigned TRISF3
: 1;
2426 unsigned TRISF4
: 1;
2427 unsigned TRISF5
: 1;
2428 unsigned TRISF6
: 1;
2429 unsigned TRISF7
: 1;
2445 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2447 #define _TRISF1 0x02
2449 #define _TRISF2 0x04
2451 #define _TRISF3 0x08
2453 #define _TRISF4 0x10
2455 #define _TRISF5 0x20
2457 #define _TRISF6 0x40
2459 #define _TRISF7 0x80
2462 //==============================================================================
2465 //==============================================================================
2468 extern __at(0x0F97) __sfr TRISF
;
2475 unsigned TRISF1
: 1;
2476 unsigned TRISF2
: 1;
2477 unsigned TRISF3
: 1;
2478 unsigned TRISF4
: 1;
2479 unsigned TRISF5
: 1;
2480 unsigned TRISF6
: 1;
2481 unsigned TRISF7
: 1;
2497 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2499 #define _TRISF_TRISF1 0x02
2500 #define _TRISF_RF1 0x02
2501 #define _TRISF_TRISF2 0x04
2502 #define _TRISF_RF2 0x04
2503 #define _TRISF_TRISF3 0x08
2504 #define _TRISF_RF3 0x08
2505 #define _TRISF_TRISF4 0x10
2506 #define _TRISF_RF4 0x10
2507 #define _TRISF_TRISF5 0x20
2508 #define _TRISF_RF5 0x20
2509 #define _TRISF_TRISF6 0x40
2510 #define _TRISF_RF6 0x40
2511 #define _TRISF_TRISF7 0x80
2512 #define _TRISF_RF7 0x80
2514 //==============================================================================
2517 //==============================================================================
2520 extern __at(0x0F98) __sfr DDRG
;
2526 unsigned TRISG0
: 1;
2527 unsigned TRISG1
: 1;
2528 unsigned TRISG2
: 1;
2529 unsigned TRISG3
: 1;
2530 unsigned TRISG4
: 1;
2561 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2563 #define _TRISG0 0x01
2565 #define _TRISG1 0x02
2567 #define _TRISG2 0x04
2569 #define _TRISG3 0x08
2571 #define _TRISG4 0x10
2574 //==============================================================================
2577 //==============================================================================
2580 extern __at(0x0F98) __sfr TRISG
;
2586 unsigned TRISG0
: 1;
2587 unsigned TRISG1
: 1;
2588 unsigned TRISG2
: 1;
2589 unsigned TRISG3
: 1;
2590 unsigned TRISG4
: 1;
2621 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2623 #define _TRISG_TRISG0 0x01
2624 #define _TRISG_RG0 0x01
2625 #define _TRISG_TRISG1 0x02
2626 #define _TRISG_RG1 0x02
2627 #define _TRISG_TRISG2 0x04
2628 #define _TRISG_RG2 0x04
2629 #define _TRISG_TRISG3 0x08
2630 #define _TRISG_RG3 0x08
2631 #define _TRISG_TRISG4 0x10
2632 #define _TRISG_RG4 0x10
2634 //==============================================================================
2637 //==============================================================================
2640 extern __at(0x0F9B) __sfr OSCTUNE
;
2653 unsigned INTSRC
: 1;
2663 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2672 #define _INTSRC 0x80
2674 //==============================================================================
2677 //==============================================================================
2680 extern __at(0x0F9C) __sfr RCSTA2
;
2701 unsigned ADDEN2
: 1;
2716 unsigned NOT_RC8
: 1;
2745 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
2747 #define _RCSTA2_RX9D 0x01
2748 #define _RCSTA2_RCD8 0x01
2749 #define _RCSTA2_RX9D2 0x01
2750 #define _RCSTA2_OERR 0x02
2751 #define _RCSTA2_OERR2 0x02
2752 #define _RCSTA2_FERR 0x04
2753 #define _RCSTA2_FERR2 0x04
2754 #define _RCSTA2_ADDEN 0x08
2755 #define _RCSTA2_ADDEN2 0x08
2756 #define _RCSTA2_CREN 0x10
2757 #define _RCSTA2_CREN2 0x10
2758 #define _RCSTA2_SREN 0x20
2759 #define _RCSTA2_SREN2 0x20
2760 #define _RCSTA2_RX9 0x40
2761 #define _RCSTA2_RC9 0x40
2762 #define _RCSTA2_NOT_RC8 0x40
2763 #define _RCSTA2_RC8_9 0x40
2764 #define _RCSTA2_RX92 0x40
2765 #define _RCSTA2_SPEN 0x80
2766 #define _RCSTA2_SPEN2 0x80
2768 //==============================================================================
2771 //==============================================================================
2774 extern __at(0x0F9D) __sfr PIE1
;
2780 unsigned TMR1IE
: 1;
2781 unsigned TMR2IE
: 1;
2782 unsigned CCP1IE
: 1;
2783 unsigned SSP1IE
: 1;
2803 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2805 #define _TMR1IE 0x01
2806 #define _TMR2IE 0x02
2807 #define _CCP1IE 0x04
2808 #define _SSP1IE 0x08
2817 //==============================================================================
2820 //==============================================================================
2823 extern __at(0x0F9E) __sfr PIR1
;
2829 unsigned TMR1IF
: 1;
2830 unsigned TMR2IF
: 1;
2831 unsigned CCP1IF
: 1;
2832 unsigned SSP1IF
: 1;
2852 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2854 #define _TMR1IF 0x01
2855 #define _TMR2IF 0x02
2856 #define _CCP1IF 0x04
2857 #define _SSP1IF 0x08
2866 //==============================================================================
2869 //==============================================================================
2872 extern __at(0x0F9F) __sfr IPR1
;
2878 unsigned TMR1IP
: 1;
2879 unsigned TMR2IP
: 1;
2880 unsigned CCP1IP
: 1;
2881 unsigned SSP1IP
: 1;
2901 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2903 #define _TMR1IP 0x01
2904 #define _TMR2IP 0x02
2905 #define _CCP1IP 0x04
2906 #define _SSP1IP 0x08
2915 //==============================================================================
2918 //==============================================================================
2921 extern __at(0x0FA0) __sfr PIE2
;
2927 unsigned CCP2IE
: 1;
2928 unsigned TMR3IE
: 1;
2930 unsigned BCL1IE
: 1;
2934 unsigned OSCFIE
: 1;
2950 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2952 #define _CCP2IE 0x01
2953 #define _TMR3IE 0x02
2955 #define _BCL1IE 0x08
2959 #define _OSCFIE 0x80
2961 //==============================================================================
2964 //==============================================================================
2967 extern __at(0x0FA1) __sfr PIR2
;
2973 unsigned CCP2IF
: 1;
2974 unsigned TMR3IF
: 1;
2976 unsigned BCL1IF
: 1;
2980 unsigned OSCFIF
: 1;
2996 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2998 #define _CCP2IF 0x01
2999 #define _TMR3IF 0x02
3001 #define _BCL1IF 0x08
3005 #define _OSCFIF 0x80
3007 //==============================================================================
3010 //==============================================================================
3013 extern __at(0x0FA2) __sfr IPR2
;
3019 unsigned CCP2IP
: 1;
3020 unsigned TMR3IP
: 1;
3022 unsigned BCL1IP
: 1;
3026 unsigned OSCFIP
: 1;
3042 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3044 #define _CCP2IP 0x01
3045 #define _TMR3IP 0x02
3047 #define _BCL1IP 0x08
3051 #define _OSCFIP 0x80
3053 //==============================================================================
3056 //==============================================================================
3059 extern __at(0x0FA3) __sfr PIE3
;
3063 unsigned CCP3IE
: 1;
3064 unsigned CCP4IE
: 1;
3065 unsigned CCP5IE
: 1;
3066 unsigned TMR4IE
: 1;
3069 unsigned BCL2IE
: 1;
3070 unsigned SSP2IE
: 1;
3073 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3075 #define _CCP3IE 0x01
3076 #define _CCP4IE 0x02
3077 #define _CCP5IE 0x04
3078 #define _TMR4IE 0x08
3081 #define _BCL2IE 0x40
3082 #define _SSP2IE 0x80
3084 //==============================================================================
3087 //==============================================================================
3090 extern __at(0x0FA4) __sfr PIR3
;
3094 unsigned CCP3IF
: 1;
3095 unsigned CCP4IF
: 1;
3096 unsigned CCP5IF
: 1;
3097 unsigned TMR4IF
: 1;
3100 unsigned BCL2IF
: 1;
3101 unsigned SSP2IF
: 1;
3104 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3106 #define _CCP3IF 0x01
3107 #define _CCP4IF 0x02
3108 #define _CCP5IF 0x04
3109 #define _TMR4IF 0x08
3112 #define _BCL2IF 0x40
3113 #define _SSP2IF 0x80
3115 //==============================================================================
3118 //==============================================================================
3121 extern __at(0x0FA5) __sfr IPR3
;
3125 unsigned CCP3IP
: 1;
3126 unsigned CCP4IP
: 1;
3127 unsigned CCP5IP
: 1;
3128 unsigned TMR4IP
: 1;
3131 unsigned BCL2IP
: 1;
3132 unsigned SSP2IP
: 1;
3135 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3137 #define _CCP3IP 0x01
3138 #define _CCP4IP 0x02
3139 #define _CCP5IP 0x04
3140 #define _TMR4IP 0x08
3143 #define _BCL2IP 0x40
3144 #define _SSP2IP 0x80
3146 //==============================================================================
3149 //==============================================================================
3152 extern __at(0x0FA6) __sfr EECON1
;
3166 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3174 //==============================================================================
3176 extern __at(0x0FA7) __sfr EECON2
;
3178 //==============================================================================
3181 extern __at(0x0FA8) __sfr TXSTA2
;
3202 unsigned SENDB2
: 1;
3217 unsigned NOT_TX8
: 1;
3234 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
3236 #define _TXSTA2_TX9D 0x01
3237 #define _TXSTA2_TXD8 0x01
3238 #define _TXSTA2_TX9D2 0x01
3239 #define _TXSTA2_TRMT 0x02
3240 #define _TXSTA2_TRMT2 0x02
3241 #define _TXSTA2_BRGH 0x04
3242 #define _TXSTA2_BRGH2 0x04
3243 #define _TXSTA2_SENDB 0x08
3244 #define _TXSTA2_SENDB2 0x08
3245 #define _TXSTA2_SYNC 0x10
3246 #define _TXSTA2_SYNC2 0x10
3247 #define _TXSTA2_TXEN 0x20
3248 #define _TXSTA2_TXEN2 0x20
3249 #define _TXSTA2_TX9 0x40
3250 #define _TXSTA2_TX8_9 0x40
3251 #define _TXSTA2_NOT_TX8 0x40
3252 #define _TXSTA2_TX92 0x40
3253 #define _TXSTA2_CSRC 0x80
3254 #define _TXSTA2_CSRC2 0x80
3256 //==============================================================================
3258 extern __at(0x0FA9) __sfr TXREG2
;
3259 extern __at(0x0FAA) __sfr RCREG2
;
3260 extern __at(0x0FAB) __sfr SPBRG2
;
3262 //==============================================================================
3265 extern __at(0x0FAC) __sfr RCSTA
;
3286 unsigned ADDEN1
: 1;
3301 unsigned NOT_RC8
: 1;
3330 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
3340 #define _ADDEN1 0x08
3347 #define _NOT_RC8 0x40
3353 //==============================================================================
3356 //==============================================================================
3359 extern __at(0x0FAC) __sfr RCSTA1
;
3380 unsigned ADDEN1
: 1;
3395 unsigned NOT_RC8
: 1;
3424 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
3426 #define _RCSTA1_RX9D 0x01
3427 #define _RCSTA1_RCD8 0x01
3428 #define _RCSTA1_RX9D1 0x01
3429 #define _RCSTA1_OERR 0x02
3430 #define _RCSTA1_OERR1 0x02
3431 #define _RCSTA1_FERR 0x04
3432 #define _RCSTA1_FERR1 0x04
3433 #define _RCSTA1_ADDEN 0x08
3434 #define _RCSTA1_ADDEN1 0x08
3435 #define _RCSTA1_CREN 0x10
3436 #define _RCSTA1_CREN1 0x10
3437 #define _RCSTA1_SREN 0x20
3438 #define _RCSTA1_SREN1 0x20
3439 #define _RCSTA1_RX9 0x40
3440 #define _RCSTA1_RC9 0x40
3441 #define _RCSTA1_NOT_RC8 0x40
3442 #define _RCSTA1_RC8_9 0x40
3443 #define _RCSTA1_RX91 0x40
3444 #define _RCSTA1_SPEN 0x80
3445 #define _RCSTA1_SPEN1 0x80
3447 //==============================================================================
3450 //==============================================================================
3453 extern __at(0x0FAD) __sfr TXSTA
;
3474 unsigned SENDB1
: 1;
3489 unsigned NOT_TX8
: 1;
3506 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
3516 #define _SENDB1 0x08
3523 #define _NOT_TX8 0x40
3528 //==============================================================================
3531 //==============================================================================
3534 extern __at(0x0FAD) __sfr TXSTA1
;
3555 unsigned SENDB1
: 1;
3570 unsigned NOT_TX8
: 1;
3587 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
3589 #define _TXSTA1_TX9D 0x01
3590 #define _TXSTA1_TXD8 0x01
3591 #define _TXSTA1_TX9D1 0x01
3592 #define _TXSTA1_TRMT 0x02
3593 #define _TXSTA1_TRMT1 0x02
3594 #define _TXSTA1_BRGH 0x04
3595 #define _TXSTA1_BRGH1 0x04
3596 #define _TXSTA1_SENDB 0x08
3597 #define _TXSTA1_SENDB1 0x08
3598 #define _TXSTA1_SYNC 0x10
3599 #define _TXSTA1_SYNC1 0x10
3600 #define _TXSTA1_TXEN 0x20
3601 #define _TXSTA1_TXEN1 0x20
3602 #define _TXSTA1_TX9 0x40
3603 #define _TXSTA1_TX8_9 0x40
3604 #define _TXSTA1_NOT_TX8 0x40
3605 #define _TXSTA1_TX91 0x40
3606 #define _TXSTA1_CSRC 0x80
3607 #define _TXSTA1_CSRC1 0x80
3609 //==============================================================================
3611 extern __at(0x0FAE) __sfr TXREG
;
3612 extern __at(0x0FAE) __sfr TXREG1
;
3613 extern __at(0x0FAF) __sfr RCREG
;
3614 extern __at(0x0FAF) __sfr RCREG1
;
3615 extern __at(0x0FB0) __sfr SPBRG
;
3616 extern __at(0x0FB0) __sfr SPBRG1
;
3618 //==============================================================================
3621 extern __at(0x0FB1) __sfr CCP3CON
;
3627 unsigned CCP3M0
: 1;
3628 unsigned CCP3M1
: 1;
3629 unsigned CCP3M2
: 1;
3630 unsigned CCP3M3
: 1;
3669 extern __at(0x0FB1) volatile __CCP3CONbits_t CCP3CONbits
;
3671 #define _CCP3M0 0x01
3672 #define _CCP3M1 0x02
3673 #define _CCP3M2 0x04
3674 #define _CCP3M3 0x08
3682 //==============================================================================
3685 //==============================================================================
3688 extern __at(0x0FB1) __sfr ECCP3CON
;
3694 unsigned CCP3M0
: 1;
3695 unsigned CCP3M1
: 1;
3696 unsigned CCP3M2
: 1;
3697 unsigned CCP3M3
: 1;
3736 extern __at(0x0FB1) volatile __ECCP3CONbits_t ECCP3CONbits
;
3738 #define _ECCP3CON_CCP3M0 0x01
3739 #define _ECCP3CON_CCP3M1 0x02
3740 #define _ECCP3CON_CCP3M2 0x04
3741 #define _ECCP3CON_CCP3M3 0x08
3742 #define _ECCP3CON_DC3B0 0x10
3743 #define _ECCP3CON_CCP3Y 0x10
3744 #define _ECCP3CON_DC3B1 0x20
3745 #define _ECCP3CON_CCP3X 0x20
3746 #define _ECCP3CON_P3M0 0x40
3747 #define _ECCP3CON_P3M1 0x80
3749 //==============================================================================
3751 extern __at(0x0FB2) __sfr CCPR3
;
3752 extern __at(0x0FB2) __sfr CCPR3L
;
3753 extern __at(0x0FB3) __sfr CCPR3H
;
3755 //==============================================================================
3758 extern __at(0x0FB4) __sfr ECCP3DEL
;
3783 unsigned P3RSEN
: 1;
3799 extern __at(0x0FB4) volatile __ECCP3DELbits_t ECCP3DELbits
;
3801 #define _ECCP3DEL_PDC0 0x01
3802 #define _ECCP3DEL_P3DC0 0x01
3803 #define _ECCP3DEL_PDC1 0x02
3804 #define _ECCP3DEL_P3DC1 0x02
3805 #define _ECCP3DEL_PDC2 0x04
3806 #define _ECCP3DEL_P3DC2 0x04
3807 #define _ECCP3DEL_PDC3 0x08
3808 #define _ECCP3DEL_P3DC3 0x08
3809 #define _ECCP3DEL_PDC4 0x10
3810 #define _ECCP3DEL_P3DC4 0x10
3811 #define _ECCP3DEL_PDC5 0x20
3812 #define _ECCP3DEL_P3DC5 0x20
3813 #define _ECCP3DEL_PDC6 0x40
3814 #define _ECCP3DEL_P3DC6 0x40
3815 #define _ECCP3DEL_PRSEN 0x80
3816 #define _ECCP3DEL_P3RSEN 0x80
3818 //==============================================================================
3821 //==============================================================================
3824 extern __at(0x0FB5) __sfr ECCP3AS
;
3830 unsigned PSSBD0
: 1;
3831 unsigned PSSBD1
: 1;
3832 unsigned PSSAC0
: 1;
3833 unsigned PSSAC1
: 1;
3834 unsigned ECCPAS0
: 1;
3835 unsigned ECCPAS1
: 1;
3836 unsigned ECCPAS2
: 1;
3837 unsigned ECCPASE
: 1;
3842 unsigned PSS3BD0
: 1;
3843 unsigned PSS3BD1
: 1;
3844 unsigned PSS3AC0
: 1;
3845 unsigned PSS3AC1
: 1;
3846 unsigned ECCP3AS0
: 1;
3847 unsigned ECCP3AS1
: 1;
3848 unsigned ECCP3AS2
: 1;
3849 unsigned ECCP3ASE
: 1;
3860 unsigned PSS3BD
: 2;
3874 unsigned PSS3AC
: 2;
3881 unsigned ECCPAS
: 3;
3888 unsigned ECCP3AS
: 3;
3893 extern __at(0x0FB5) volatile __ECCP3ASbits_t ECCP3ASbits
;
3895 #define _ECCP3AS_PSSBD0 0x01
3896 #define _ECCP3AS_PSS3BD0 0x01
3897 #define _ECCP3AS_PSSBD1 0x02
3898 #define _ECCP3AS_PSS3BD1 0x02
3899 #define _ECCP3AS_PSSAC0 0x04
3900 #define _ECCP3AS_PSS3AC0 0x04
3901 #define _ECCP3AS_PSSAC1 0x08
3902 #define _ECCP3AS_PSS3AC1 0x08
3903 #define _ECCP3AS_ECCPAS0 0x10
3904 #define _ECCP3AS_ECCP3AS0 0x10
3905 #define _ECCP3AS_ECCPAS1 0x20
3906 #define _ECCP3AS_ECCP3AS1 0x20
3907 #define _ECCP3AS_ECCPAS2 0x40
3908 #define _ECCP3AS_ECCP3AS2 0x40
3909 #define _ECCP3AS_ECCPASE 0x80
3910 #define _ECCP3AS_ECCP3ASE 0x80
3912 //==============================================================================
3915 //==============================================================================
3918 extern __at(0x0FB6) __sfr CCP2CON
;
3924 unsigned CCP2M0
: 1;
3925 unsigned CCP2M1
: 1;
3926 unsigned CCP2M2
: 1;
3927 unsigned CCP2M3
: 1;
3966 extern __at(0x0FB6) volatile __CCP2CONbits_t CCP2CONbits
;
3968 #define _CCP2M0 0x01
3969 #define _CCP2M1 0x02
3970 #define _CCP2M2 0x04
3971 #define _CCP2M3 0x08
3979 //==============================================================================
3982 //==============================================================================
3985 extern __at(0x0FB6) __sfr ECCP2CON
;
3991 unsigned CCP2M0
: 1;
3992 unsigned CCP2M1
: 1;
3993 unsigned CCP2M2
: 1;
3994 unsigned CCP2M3
: 1;
4033 extern __at(0x0FB6) volatile __ECCP2CONbits_t ECCP2CONbits
;
4035 #define _ECCP2CON_CCP2M0 0x01
4036 #define _ECCP2CON_CCP2M1 0x02
4037 #define _ECCP2CON_CCP2M2 0x04
4038 #define _ECCP2CON_CCP2M3 0x08
4039 #define _ECCP2CON_DC2B0 0x10
4040 #define _ECCP2CON_CCP2Y 0x10
4041 #define _ECCP2CON_DC2B1 0x20
4042 #define _ECCP2CON_CCP2X 0x20
4043 #define _ECCP2CON_P2M0 0x40
4044 #define _ECCP2CON_P2M1 0x80
4046 //==============================================================================
4048 extern __at(0x0FB7) __sfr CCPR2
;
4049 extern __at(0x0FB7) __sfr CCPR2L
;
4050 extern __at(0x0FB8) __sfr CCPR2H
;
4052 //==============================================================================
4055 extern __at(0x0FB9) __sfr ECCP2DEL
;
4080 unsigned P2RSEN
: 1;
4096 extern __at(0x0FB9) volatile __ECCP2DELbits_t ECCP2DELbits
;
4098 #define _ECCP2DEL_PDC0 0x01
4099 #define _ECCP2DEL_P2DC0 0x01
4100 #define _ECCP2DEL_PDC1 0x02
4101 #define _ECCP2DEL_P2DC1 0x02
4102 #define _ECCP2DEL_PDC2 0x04
4103 #define _ECCP2DEL_P2DC2 0x04
4104 #define _ECCP2DEL_PDC3 0x08
4105 #define _ECCP2DEL_P2DC3 0x08
4106 #define _ECCP2DEL_PDC4 0x10
4107 #define _ECCP2DEL_P2DC4 0x10
4108 #define _ECCP2DEL_PDC5 0x20
4109 #define _ECCP2DEL_P2DC5 0x20
4110 #define _ECCP2DEL_PDC6 0x40
4111 #define _ECCP2DEL_P2DC6 0x40
4112 #define _ECCP2DEL_PRSEN 0x80
4113 #define _ECCP2DEL_P2RSEN 0x80
4115 //==============================================================================
4118 //==============================================================================
4121 extern __at(0x0FBA) __sfr ECCP2AS
;
4127 unsigned PSSBD0
: 1;
4128 unsigned PSSBD1
: 1;
4129 unsigned PSSAC0
: 1;
4130 unsigned PSSAC1
: 1;
4131 unsigned ECCPAS0
: 1;
4132 unsigned ECCPAS1
: 1;
4133 unsigned ECCPAS2
: 1;
4134 unsigned ECCPASE
: 1;
4139 unsigned PSS2BD0
: 1;
4140 unsigned PSS2BD1
: 1;
4141 unsigned PSS2AC0
: 1;
4142 unsigned PSS2AC1
: 1;
4143 unsigned ECCP2AS0
: 1;
4144 unsigned ECCP2AS1
: 1;
4145 unsigned ECCP2AS2
: 1;
4146 unsigned ECCP2ASE
: 1;
4151 unsigned PSS2BD
: 2;
4171 unsigned PSS2AC
: 2;
4178 unsigned ECCPAS
: 3;
4185 unsigned ECCP2AS
: 3;
4190 extern __at(0x0FBA) volatile __ECCP2ASbits_t ECCP2ASbits
;
4192 #define _ECCP2AS_PSSBD0 0x01
4193 #define _ECCP2AS_PSS2BD0 0x01
4194 #define _ECCP2AS_PSSBD1 0x02
4195 #define _ECCP2AS_PSS2BD1 0x02
4196 #define _ECCP2AS_PSSAC0 0x04
4197 #define _ECCP2AS_PSS2AC0 0x04
4198 #define _ECCP2AS_PSSAC1 0x08
4199 #define _ECCP2AS_PSS2AC1 0x08
4200 #define _ECCP2AS_ECCPAS0 0x10
4201 #define _ECCP2AS_ECCP2AS0 0x10
4202 #define _ECCP2AS_ECCPAS1 0x20
4203 #define _ECCP2AS_ECCP2AS1 0x20
4204 #define _ECCP2AS_ECCPAS2 0x40
4205 #define _ECCP2AS_ECCP2AS2 0x40
4206 #define _ECCP2AS_ECCPASE 0x80
4207 #define _ECCP2AS_ECCP2ASE 0x80
4209 //==============================================================================
4212 //==============================================================================
4215 extern __at(0x0FBB) __sfr CCP1CON
;
4221 unsigned CCP1M0
: 1;
4222 unsigned CCP1M1
: 1;
4223 unsigned CCP1M2
: 1;
4224 unsigned CCP1M3
: 1;
4263 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
4265 #define _CCP1M0 0x01
4266 #define _CCP1M1 0x02
4267 #define _CCP1M2 0x04
4268 #define _CCP1M3 0x08
4276 //==============================================================================
4279 //==============================================================================
4282 extern __at(0x0FBB) __sfr ECCP1CON
;
4288 unsigned CCP1M0
: 1;
4289 unsigned CCP1M1
: 1;
4290 unsigned CCP1M2
: 1;
4291 unsigned CCP1M3
: 1;
4330 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
4332 #define _ECCP1CON_CCP1M0 0x01
4333 #define _ECCP1CON_CCP1M1 0x02
4334 #define _ECCP1CON_CCP1M2 0x04
4335 #define _ECCP1CON_CCP1M3 0x08
4336 #define _ECCP1CON_DC1B0 0x10
4337 #define _ECCP1CON_CCP1Y 0x10
4338 #define _ECCP1CON_DC1B1 0x20
4339 #define _ECCP1CON_CCP1X 0x20
4340 #define _ECCP1CON_P1M0 0x40
4341 #define _ECCP1CON_P1M1 0x80
4343 //==============================================================================
4345 extern __at(0x0FBC) __sfr CCPR1
;
4346 extern __at(0x0FBC) __sfr CCPR1L
;
4347 extern __at(0x0FBD) __sfr CCPR1H
;
4349 //==============================================================================
4352 extern __at(0x0FBE) __sfr ECCP1DEL
;
4377 unsigned P1RSEN
: 1;
4393 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
4410 #define _P1RSEN 0x80
4412 //==============================================================================
4415 //==============================================================================
4418 extern __at(0x0FBF) __sfr ECCP1AS
;
4424 unsigned PSSBD0
: 1;
4425 unsigned PSSBD1
: 1;
4426 unsigned PSSAC0
: 1;
4427 unsigned PSSAC1
: 1;
4428 unsigned ECCPAS0
: 1;
4429 unsigned ECCPAS1
: 1;
4430 unsigned ECCPAS2
: 1;
4431 unsigned ECCPASE
: 1;
4436 unsigned PSS1BD0
: 1;
4437 unsigned PSS1BD1
: 1;
4438 unsigned PSS1AC0
: 1;
4439 unsigned PSS1AC1
: 1;
4440 unsigned ECCP1AS0
: 1;
4441 unsigned ECCP1AS1
: 1;
4442 unsigned ECCP1AS2
: 1;
4443 unsigned ECCP1ASE
: 1;
4448 unsigned PSS1BD
: 2;
4461 unsigned PSS1AC
: 2;
4475 unsigned ECCP1AS
: 3;
4482 unsigned ECCPAS
: 3;
4487 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
4489 #define _PSSBD0 0x01
4490 #define _PSS1BD0 0x01
4491 #define _PSSBD1 0x02
4492 #define _PSS1BD1 0x02
4493 #define _PSSAC0 0x04
4494 #define _PSS1AC0 0x04
4495 #define _PSSAC1 0x08
4496 #define _PSS1AC1 0x08
4497 #define _ECCPAS0 0x10
4498 #define _ECCP1AS0 0x10
4499 #define _ECCPAS1 0x20
4500 #define _ECCP1AS1 0x20
4501 #define _ECCPAS2 0x40
4502 #define _ECCP1AS2 0x40
4503 #define _ECCPASE 0x80
4504 #define _ECCP1ASE 0x80
4506 //==============================================================================
4509 //==============================================================================
4512 extern __at(0x0FC0) __sfr WDTCON
;
4518 unsigned SWDTEN
: 1;
4524 unsigned LVDSTAT
: 1;
4525 unsigned REGSLP
: 1;
4534 unsigned DEVCFG
: 1;
4541 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
4543 #define _SWDTEN 0x01
4546 #define _DEVCFG 0x10
4547 #define _LVDSTAT 0x40
4548 #define _REGSLP 0x80
4550 //==============================================================================
4553 //==============================================================================
4556 extern __at(0x0FC1) __sfr ADCON1
;
4586 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4597 //==============================================================================
4600 //==============================================================================
4603 extern __at(0x0FC1) __sfr ANCON0
;
4617 extern __at(0x0FC1) volatile __ANCON0bits_t ANCON0bits
;
4627 //==============================================================================
4630 //==============================================================================
4633 extern __at(0x0FC2) __sfr ADCON0
;
4640 unsigned GO_NOT_DONE
: 1;
4664 unsigned GO_DONE
: 1;
4688 unsigned NOT_DONE
: 1;
4711 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4714 #define _GO_NOT_DONE 0x02
4716 #define _GO_DONE 0x02
4718 #define _NOT_DONE 0x02
4726 //==============================================================================
4729 //==============================================================================
4732 extern __at(0x0FC2) __sfr ANCON1
;
4738 unsigned PCFG10
: 1;
4739 unsigned PCFG11
: 1;
4740 unsigned PCFG12
: 1;
4741 unsigned PCFG13
: 1;
4742 unsigned PCFG14
: 1;
4743 unsigned PCFG15
: 1;
4746 extern __at(0x0FC2) volatile __ANCON1bits_t ANCON1bits
;
4750 #define _PCFG10 0x04
4751 #define _PCFG11 0x08
4752 #define _PCFG12 0x10
4753 #define _PCFG13 0x20
4754 #define _PCFG14 0x40
4755 #define _PCFG15 0x80
4757 //==============================================================================
4759 extern __at(0x0FC3) __sfr ADRES
;
4760 extern __at(0x0FC3) __sfr ADRESL
;
4761 extern __at(0x0FC4) __sfr ADRESH
;
4763 //==============================================================================
4766 extern __at(0x0FC5) __sfr SSP1CON2
;
4778 unsigned ACKSTAT
: 1;
4785 unsigned ADMSK1
: 1;
4786 unsigned ADMSK2
: 1;
4787 unsigned ADMSK3
: 1;
4788 unsigned ADMSK4
: 1;
4789 unsigned ADMSK5
: 1;
4795 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4799 #define _ADMSK1 0x02
4801 #define _ADMSK2 0x04
4803 #define _ADMSK3 0x08
4805 #define _ADMSK4 0x10
4807 #define _ADMSK5 0x20
4808 #define _ACKSTAT 0x40
4811 //==============================================================================
4814 //==============================================================================
4817 extern __at(0x0FC5) __sfr SSPCON2
;
4829 unsigned ACKSTAT
: 1;
4836 unsigned ADMSK1
: 1;
4837 unsigned ADMSK2
: 1;
4838 unsigned ADMSK3
: 1;
4839 unsigned ADMSK4
: 1;
4840 unsigned ADMSK5
: 1;
4846 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4848 #define _SSPCON2_SEN 0x01
4849 #define _SSPCON2_RSEN 0x02
4850 #define _SSPCON2_ADMSK1 0x02
4851 #define _SSPCON2_PEN 0x04
4852 #define _SSPCON2_ADMSK2 0x04
4853 #define _SSPCON2_RCEN 0x08
4854 #define _SSPCON2_ADMSK3 0x08
4855 #define _SSPCON2_ACKEN 0x10
4856 #define _SSPCON2_ADMSK4 0x10
4857 #define _SSPCON2_ACKDT 0x20
4858 #define _SSPCON2_ADMSK5 0x20
4859 #define _SSPCON2_ACKSTAT 0x40
4860 #define _SSPCON2_GCEN 0x80
4862 //==============================================================================
4865 //==============================================================================
4868 extern __at(0x0FC6) __sfr SSP1CON1
;
4891 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4902 //==============================================================================
4905 //==============================================================================
4908 extern __at(0x0FC6) __sfr SSPCON1
;
4931 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4933 #define _SSPCON1_SSPM0 0x01
4934 #define _SSPCON1_SSPM1 0x02
4935 #define _SSPCON1_SSPM2 0x04
4936 #define _SSPCON1_SSPM3 0x08
4937 #define _SSPCON1_CKP 0x10
4938 #define _SSPCON1_SSPEN 0x20
4939 #define _SSPCON1_SSPOV 0x40
4940 #define _SSPCON1_WCOL 0x80
4942 //==============================================================================
4945 //==============================================================================
4948 extern __at(0x0FC7) __sfr SSP1STAT
;
4956 unsigned R_NOT_W
: 1;
4959 unsigned D_NOT_A
: 1;
4969 unsigned I2C_START
: 1;
4970 unsigned I2C_STOP
: 1;
4980 unsigned I2C_READ
: 1;
4983 unsigned I2C_DAT
: 1;
5004 unsigned NOT_WRITE
: 1;
5007 unsigned NOT_ADDRESS
: 1;
5016 unsigned READ_WRITE
: 1;
5019 unsigned DATA_ADDRESS
: 1;
5037 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5041 #define _R_NOT_W 0x04
5043 #define _I2C_READ 0x04
5045 #define _NOT_WRITE 0x04
5046 #define _READ_WRITE 0x04
5049 #define _I2C_START 0x08
5051 #define _I2C_STOP 0x10
5052 #define _D_NOT_A 0x20
5054 #define _I2C_DAT 0x20
5056 #define _NOT_ADDRESS 0x20
5057 #define _DATA_ADDRESS 0x20
5062 //==============================================================================
5065 //==============================================================================
5068 extern __at(0x0FC7) __sfr SSPSTAT
;
5076 unsigned R_NOT_W
: 1;
5079 unsigned D_NOT_A
: 1;
5089 unsigned I2C_START
: 1;
5090 unsigned I2C_STOP
: 1;
5100 unsigned I2C_READ
: 1;
5103 unsigned I2C_DAT
: 1;
5124 unsigned NOT_WRITE
: 1;
5127 unsigned NOT_ADDRESS
: 1;
5136 unsigned READ_WRITE
: 1;
5139 unsigned DATA_ADDRESS
: 1;
5157 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5159 #define _SSPSTAT_BF 0x01
5160 #define _SSPSTAT_UA 0x02
5161 #define _SSPSTAT_R_NOT_W 0x04
5162 #define _SSPSTAT_R_W 0x04
5163 #define _SSPSTAT_I2C_READ 0x04
5164 #define _SSPSTAT_NOT_W 0x04
5165 #define _SSPSTAT_NOT_WRITE 0x04
5166 #define _SSPSTAT_READ_WRITE 0x04
5167 #define _SSPSTAT_R 0x04
5168 #define _SSPSTAT_S 0x08
5169 #define _SSPSTAT_I2C_START 0x08
5170 #define _SSPSTAT_P 0x10
5171 #define _SSPSTAT_I2C_STOP 0x10
5172 #define _SSPSTAT_D_NOT_A 0x20
5173 #define _SSPSTAT_D_A 0x20
5174 #define _SSPSTAT_I2C_DAT 0x20
5175 #define _SSPSTAT_NOT_A 0x20
5176 #define _SSPSTAT_NOT_ADDRESS 0x20
5177 #define _SSPSTAT_DATA_ADDRESS 0x20
5178 #define _SSPSTAT_D 0x20
5179 #define _SSPSTAT_CKE 0x40
5180 #define _SSPSTAT_SMP 0x80
5182 //==============================================================================
5184 extern __at(0x0FC8) __sfr SSP1ADD
;
5186 //==============================================================================
5189 extern __at(0x0FC8) __sfr SSP1MSK
;
5203 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
5214 //==============================================================================
5216 extern __at(0x0FC8) __sfr SSPADD
;
5217 extern __at(0x0FC9) __sfr SSP1BUF
;
5218 extern __at(0x0FC9) __sfr SSPBUF
;
5220 //==============================================================================
5223 extern __at(0x0FCA) __sfr T2CON
;
5229 unsigned T2CKPS0
: 1;
5230 unsigned T2CKPS1
: 1;
5231 unsigned TMR2ON
: 1;
5232 unsigned T2OUTPS0
: 1;
5233 unsigned T2OUTPS1
: 1;
5234 unsigned T2OUTPS2
: 1;
5235 unsigned T2OUTPS3
: 1;
5241 unsigned T2CKPS
: 2;
5248 unsigned T2OUTPS
: 4;
5253 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5255 #define _T2CKPS0 0x01
5256 #define _T2CKPS1 0x02
5257 #define _TMR2ON 0x04
5258 #define _T2OUTPS0 0x08
5259 #define _T2OUTPS1 0x10
5260 #define _T2OUTPS2 0x20
5261 #define _T2OUTPS3 0x40
5263 //==============================================================================
5265 extern __at(0x0FCB) __sfr PR2
;
5267 //==============================================================================
5270 extern __at(0x0FCC) __sfr PADCFG1
;
5288 unsigned PMPTTL
: 1;
5299 extern __at(0x0FCC) volatile __PADCFG1bits_t PADCFG1bits
;
5302 #define _PMPTTL 0x01
5304 //==============================================================================
5306 extern __at(0x0FCC) __sfr TMR2
;
5308 //==============================================================================
5311 extern __at(0x0FCD) __sfr ODCON3
;
5315 unsigned SPI1OD
: 1;
5316 unsigned SPI2OD
: 1;
5325 extern __at(0x0FCD) volatile __ODCON3bits_t ODCON3bits
;
5327 #define _SPI1OD 0x01
5328 #define _SPI2OD 0x02
5330 //==============================================================================
5333 //==============================================================================
5336 extern __at(0x0FCD) __sfr T1CON
;
5342 unsigned TMR1ON
: 1;
5343 unsigned TMR1CS
: 1;
5344 unsigned NOT_T1SYNC
: 1;
5345 unsigned T1OSCEN
: 1;
5346 unsigned T1CKPS0
: 1;
5347 unsigned T1CKPS1
: 1;
5356 unsigned T1SYNC
: 1;
5368 unsigned T1INSYNC
: 1;
5379 unsigned T1CKPS
: 2;
5384 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5386 #define _TMR1ON 0x01
5387 #define _TMR1CS 0x02
5388 #define _NOT_T1SYNC 0x04
5389 #define _T1SYNC 0x04
5390 #define _T1INSYNC 0x04
5391 #define _T1OSCEN 0x08
5392 #define _T1CKPS0 0x10
5393 #define _T1CKPS1 0x20
5397 //==============================================================================
5400 //==============================================================================
5403 extern __at(0x0FCE) __sfr ODCON2
;
5409 unsigned USART1OD
: 1;
5410 unsigned USART2OD
: 1;
5432 extern __at(0x0FCE) volatile __ODCON2bits_t ODCON2bits
;
5434 #define _USART1OD 0x01
5436 #define _USART2OD 0x02
5439 //==============================================================================
5441 extern __at(0x0FCE) __sfr TMR1
;
5442 extern __at(0x0FCE) __sfr TMR1L
;
5444 //==============================================================================
5447 extern __at(0x0FCF) __sfr ODCON1
;
5451 unsigned ECCP1OD
: 1;
5452 unsigned ECCP2OD
: 1;
5453 unsigned ECCP3OD
: 1;
5454 unsigned CCP4OD
: 1;
5455 unsigned CCP5OD
: 1;
5461 extern __at(0x0FCF) volatile __ODCON1bits_t ODCON1bits
;
5463 #define _ECCP1OD 0x01
5464 #define _ECCP2OD 0x02
5465 #define _ECCP3OD 0x04
5466 #define _CCP4OD 0x08
5467 #define _CCP5OD 0x10
5469 //==============================================================================
5471 extern __at(0x0FCF) __sfr TMR1H
;
5473 //==============================================================================
5476 extern __at(0x0FD0) __sfr RCON
;
5482 unsigned NOT_BOR
: 1;
5483 unsigned NOT_POR
: 1;
5484 unsigned NOT_PD
: 1;
5485 unsigned NOT_TO
: 1;
5486 unsigned NOT_RI
: 1;
5487 unsigned NOT_CM
: 1;
5505 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5507 #define _NOT_BOR 0x01
5509 #define _NOT_POR 0x02
5511 #define _NOT_PD 0x04
5513 #define _NOT_TO 0x08
5515 #define _NOT_RI 0x10
5517 #define _NOT_CM 0x20
5521 //==============================================================================
5524 //==============================================================================
5527 extern __at(0x0FD1) __sfr CM2CON
;
5536 unsigned EVPOL0
: 1;
5537 unsigned EVPOL1
: 1;
5575 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
5577 #define _CM2CON_C1CH0 0x01
5578 #define _CM2CON_CCH0 0x01
5579 #define _CM2CON_C1CH1 0x02
5580 #define _CM2CON_CCH1 0x02
5581 #define _CM2CON_CREF 0x04
5582 #define _CM2CON_EVPOL0 0x08
5583 #define _CM2CON_EVPOL1 0x10
5584 #define _CM2CON_CPOL 0x20
5585 #define _CM2CON_COE 0x40
5586 #define _CM2CON_CON 0x80
5588 //==============================================================================
5591 //==============================================================================
5594 extern __at(0x0FD1) __sfr CM2CON1
;
5603 unsigned EVPOL0
: 1;
5604 unsigned EVPOL1
: 1;
5642 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
5644 #define _CM2CON1_C1CH0 0x01
5645 #define _CM2CON1_CCH0 0x01
5646 #define _CM2CON1_C1CH1 0x02
5647 #define _CM2CON1_CCH1 0x02
5648 #define _CM2CON1_CREF 0x04
5649 #define _CM2CON1_EVPOL0 0x08
5650 #define _CM2CON1_EVPOL1 0x10
5651 #define _CM2CON1_CPOL 0x20
5652 #define _CM2CON1_COE 0x40
5653 #define _CM2CON1_CON 0x80
5655 //==============================================================================
5658 //==============================================================================
5661 extern __at(0x0FD2) __sfr CM1CON
;
5670 unsigned EVPOL0
: 1;
5671 unsigned EVPOL1
: 1;
5709 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
5716 #define _EVPOL0 0x08
5717 #define _EVPOL1 0x10
5722 //==============================================================================
5725 //==============================================================================
5728 extern __at(0x0FD2) __sfr CM1CON1
;
5737 unsigned EVPOL0
: 1;
5738 unsigned EVPOL1
: 1;
5776 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
5778 #define _CM1CON1_C1CH0 0x01
5779 #define _CM1CON1_CCH0 0x01
5780 #define _CM1CON1_C1CH1 0x02
5781 #define _CM1CON1_CCH1 0x02
5782 #define _CM1CON1_CREF 0x04
5783 #define _CM1CON1_EVPOL0 0x08
5784 #define _CM1CON1_EVPOL1 0x10
5785 #define _CM1CON1_CPOL 0x20
5786 #define _CM1CON1_COE 0x40
5787 #define _CM1CON1_CON 0x80
5789 //==============================================================================
5792 //==============================================================================
5795 extern __at(0x0FD3) __sfr OSCCON
;
5825 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5835 //==============================================================================
5838 //==============================================================================
5841 extern __at(0x0FD3) __sfr REFOCON
;
5847 unsigned RODIV0
: 1;
5848 unsigned RODIV1
: 1;
5849 unsigned RODIV2
: 1;
5850 unsigned RODIV3
: 1;
5852 unsigned ROSSLP
: 1;
5864 extern __at(0x0FD3) volatile __REFOCONbits_t REFOCONbits
;
5866 #define _RODIV0 0x01
5867 #define _RODIV1 0x02
5868 #define _RODIV2 0x04
5869 #define _RODIV3 0x08
5871 #define _ROSSLP 0x20
5874 //==============================================================================
5877 //==============================================================================
5880 extern __at(0x0FD5) __sfr T0CON
;
5892 unsigned T08BIT
: 1;
5893 unsigned TMR0ON
: 1;
5915 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5924 #define _T08BIT 0x40
5925 #define _TMR0ON 0x80
5927 //==============================================================================
5929 extern __at(0x0FD6) __sfr TMR0
;
5930 extern __at(0x0FD6) __sfr TMR0L
;
5931 extern __at(0x0FD7) __sfr TMR0H
;
5933 //==============================================================================
5936 extern __at(0x0FD8) __sfr STATUS
;
5950 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5958 //==============================================================================
5960 extern __at(0x0FD9) __sfr FSR2L
;
5961 extern __at(0x0FDA) __sfr FSR2H
;
5962 extern __at(0x0FDB) __sfr PLUSW2
;
5963 extern __at(0x0FDC) __sfr PREINC2
;
5964 extern __at(0x0FDD) __sfr POSTDEC2
;
5965 extern __at(0x0FDE) __sfr POSTINC2
;
5966 extern __at(0x0FDF) __sfr INDF2
;
5967 extern __at(0x0FE0) __sfr BSR
;
5968 extern __at(0x0FE1) __sfr FSR1L
;
5969 extern __at(0x0FE2) __sfr FSR1H
;
5970 extern __at(0x0FE3) __sfr PLUSW1
;
5971 extern __at(0x0FE4) __sfr PREINC1
;
5972 extern __at(0x0FE5) __sfr POSTDEC1
;
5973 extern __at(0x0FE6) __sfr POSTINC1
;
5974 extern __at(0x0FE7) __sfr INDF1
;
5975 extern __at(0x0FE8) __sfr WREG
;
5976 extern __at(0x0FE9) __sfr FSR0L
;
5977 extern __at(0x0FEA) __sfr FSR0H
;
5978 extern __at(0x0FEB) __sfr PLUSW0
;
5979 extern __at(0x0FEC) __sfr PREINC0
;
5980 extern __at(0x0FED) __sfr POSTDEC0
;
5981 extern __at(0x0FEE) __sfr POSTINC0
;
5982 extern __at(0x0FEF) __sfr INDF0
;
5984 //==============================================================================
5987 extern __at(0x0FF0) __sfr INTCON3
;
5993 unsigned INT1IF
: 1;
5994 unsigned INT2IF
: 1;
5995 unsigned INT3IF
: 1;
5996 unsigned INT1IE
: 1;
5997 unsigned INT2IE
: 1;
5998 unsigned INT3IE
: 1;
5999 unsigned INT1IP
: 1;
6000 unsigned INT2IP
: 1;
6016 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6018 #define _INT1IF 0x01
6020 #define _INT2IF 0x02
6022 #define _INT3IF 0x04
6024 #define _INT1IE 0x08
6026 #define _INT2IE 0x10
6028 #define _INT3IE 0x20
6030 #define _INT1IP 0x40
6032 #define _INT2IP 0x80
6035 //==============================================================================
6038 //==============================================================================
6041 extern __at(0x0FF1) __sfr INTCON2
;
6048 unsigned INT3IP
: 1;
6049 unsigned TMR0IP
: 1;
6050 unsigned INTEDG3
: 1;
6051 unsigned INTEDG2
: 1;
6052 unsigned INTEDG1
: 1;
6053 unsigned INTEDG0
: 1;
6054 unsigned NOT_RBPU
: 1;
6070 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6073 #define _INT3IP 0x02
6075 #define _TMR0IP 0x04
6077 #define _INTEDG3 0x08
6078 #define _INTEDG2 0x10
6079 #define _INTEDG1 0x20
6080 #define _INTEDG0 0x40
6081 #define _NOT_RBPU 0x80
6084 //==============================================================================
6087 //==============================================================================
6090 extern __at(0x0FF2) __sfr INTCON
;
6097 unsigned INT0IF
: 1;
6098 unsigned TMR0IF
: 1;
6100 unsigned INT0IE
: 1;
6101 unsigned TMR0IE
: 1;
6102 unsigned PEIE_GIEL
: 1;
6103 unsigned GIE_GIEH
: 1;
6131 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6134 #define _INT0IF 0x02
6136 #define _TMR0IF 0x04
6139 #define _INT0IE 0x10
6141 #define _TMR0IE 0x20
6143 #define _PEIE_GIEL 0x40
6146 #define _GIE_GIEH 0x80
6150 //==============================================================================
6152 extern __at(0x0FF3) __sfr PROD
;
6153 extern __at(0x0FF3) __sfr PRODL
;
6154 extern __at(0x0FF4) __sfr PRODH
;
6155 extern __at(0x0FF5) __sfr TABLAT
;
6156 extern __at(0x0FF6) __sfr TBLPTR
;
6157 extern __at(0x0FF6) __sfr TBLPTRL
;
6158 extern __at(0x0FF7) __sfr TBLPTRH
;
6159 extern __at(0x0FF8) __sfr TBLPTRU
;
6160 extern __at(0x0FF9) __sfr PC
;
6161 extern __at(0x0FF9) __sfr PCL
;
6162 extern __at(0x0FFA) __sfr PCLATH
;
6163 extern __at(0x0FFB) __sfr PCLATU
;
6165 //==============================================================================
6168 extern __at(0x0FFC) __sfr STKPTR
;
6174 unsigned STKPTR0
: 1;
6175 unsigned STKPTR1
: 1;
6176 unsigned STKPTR2
: 1;
6177 unsigned STKPTR3
: 1;
6178 unsigned STKPTR4
: 1;
6180 unsigned STKUNF
: 1;
6181 unsigned STKFUL
: 1;
6193 unsigned STKOVF
: 1;
6204 unsigned STKPTR
: 5;
6209 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6211 #define _STKPTR0 0x01
6213 #define _STKPTR1 0x02
6215 #define _STKPTR2 0x04
6217 #define _STKPTR3 0x08
6219 #define _STKPTR4 0x10
6221 #define _STKUNF 0x40
6222 #define _STKFUL 0x80
6223 #define _STKOVF 0x80
6225 //==============================================================================
6227 extern __at(0x0FFD) __sfr TOS
;
6228 extern __at(0x0FFD) __sfr TOSL
;
6229 extern __at(0x0FFE) __sfr TOSH
;
6230 extern __at(0x0FFF) __sfr TOSU
;
6232 //==============================================================================
6234 // Configuration Addresses
6236 //==============================================================================
6238 #define __CONFIG1L 0x017FF8
6239 #define __CONFIG1H 0x017FF9
6240 #define __CONFIG2L 0x017FFA
6241 #define __CONFIG2H 0x017FFB
6242 #define __CONFIG3L 0x017FFC
6243 #define __CONFIG3H 0x017FFD
6245 //==============================================================================
6247 #endif // #ifndef __PIC18F66J16_H__