2 * This declarations of the PIC18F66J65 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:33 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F66J65_H__
26 #define __PIC18F66J65_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0E80) __sfr MAADR5
;
37 extern __at(0x0E81) __sfr MAADR6
;
38 extern __at(0x0E82) __sfr MAADR3
;
39 extern __at(0x0E83) __sfr MAADR4
;
40 extern __at(0x0E84) __sfr MAADR1
;
41 extern __at(0x0E85) __sfr MAADR2
;
43 //==============================================================================
46 extern __at(0x0E8A) __sfr MISTAT
;
60 extern __at(0x0E8A) volatile __MISTATbits_t MISTATbits
;
66 //==============================================================================
69 //==============================================================================
72 extern __at(0x0E97) __sfr EFLOCON
;
95 extern __at(0x0E97) volatile __EFLOCONbits_t EFLOCONbits
;
101 //==============================================================================
103 extern __at(0x0E98) __sfr EPAUS
;
104 extern __at(0x0E98) __sfr EPAUSL
;
105 extern __at(0x0E99) __sfr EPAUSH
;
107 //==============================================================================
110 extern __at(0x0EA0) __sfr MACON1
;
115 unsigned PASSALL
: 1;
124 extern __at(0x0EA0) volatile __MACON1bits_t MACON1bits
;
127 #define _PASSALL 0x02
131 //==============================================================================
134 //==============================================================================
137 extern __at(0x0EA2) __sfr MACON3
;
144 unsigned FRMLNEN
: 1;
147 unsigned TXCRCEN
: 1;
148 unsigned PADCFG0
: 1;
149 unsigned PADCFG1
: 1;
150 unsigned PADCFG2
: 1;
160 extern __at(0x0EA2) volatile __MACON3bits_t MACON3bits
;
163 #define _FRMLNEN 0x02
166 #define _TXCRCEN 0x10
167 #define _PADCFG0 0x20
168 #define _PADCFG1 0x40
169 #define _PADCFG2 0x80
171 //==============================================================================
174 //==============================================================================
177 extern __at(0x0EA3) __sfr MACON4
;
191 extern __at(0x0EA3) volatile __MACON4bits_t MACON4bits
;
195 //==============================================================================
198 //==============================================================================
201 extern __at(0x0EA4) __sfr MABBIPG
;
224 extern __at(0x0EA4) volatile __MABBIPGbits_t MABBIPGbits
;
234 //==============================================================================
236 extern __at(0x0EA6) __sfr MAIPG
;
237 extern __at(0x0EA6) __sfr MAIPGL
;
238 extern __at(0x0EA7) __sfr MAIPGH
;
239 extern __at(0x0EAA) __sfr MAMXFL
;
240 extern __at(0x0EAA) __sfr MAMXFLL
;
241 extern __at(0x0EAB) __sfr MAMXFLH
;
243 //==============================================================================
246 extern __at(0x0EB2) __sfr MICMD
;
251 unsigned MIISCAN
: 1;
260 extern __at(0x0EB2) volatile __MICMDbits_t MICMDbits
;
263 #define _MIISCAN 0x02
265 //==============================================================================
267 extern __at(0x0EB4) __sfr MIREGADR
;
268 extern __at(0x0EB6) __sfr MIWR
;
269 extern __at(0x0EB6) __sfr MIWRL
;
270 extern __at(0x0EB7) __sfr MIWRH
;
271 extern __at(0x0EB8) __sfr MIRD
;
272 extern __at(0x0EB8) __sfr MIRDL
;
273 extern __at(0x0EB9) __sfr MIRDH
;
274 extern __at(0x0EC0) __sfr EHT0
;
275 extern __at(0x0EC1) __sfr EHT1
;
276 extern __at(0x0EC2) __sfr EHT2
;
277 extern __at(0x0EC3) __sfr EHT3
;
278 extern __at(0x0EC4) __sfr EHT4
;
279 extern __at(0x0EC5) __sfr EHT5
;
280 extern __at(0x0EC6) __sfr EHT6
;
281 extern __at(0x0EC7) __sfr EHT7
;
282 extern __at(0x0EC8) __sfr EPMM0
;
283 extern __at(0x0EC9) __sfr EPMM1
;
284 extern __at(0x0ECA) __sfr EPMM2
;
285 extern __at(0x0ECB) __sfr EPMM3
;
286 extern __at(0x0ECC) __sfr EPMM4
;
287 extern __at(0x0ECD) __sfr EPMM5
;
288 extern __at(0x0ECE) __sfr EPMM6
;
289 extern __at(0x0ECF) __sfr EPMM7
;
290 extern __at(0x0ED0) __sfr EPMCS
;
291 extern __at(0x0ED0) __sfr EPMCSL
;
292 extern __at(0x0ED1) __sfr EPMCSH
;
293 extern __at(0x0ED4) __sfr EPMO
;
294 extern __at(0x0ED4) __sfr EPMOL
;
295 extern __at(0x0ED5) __sfr EPMOH
;
297 //==============================================================================
300 extern __at(0x0ED8) __sfr ERXFCON
;
314 extern __at(0x0ED8) volatile __ERXFCONbits_t ERXFCONbits
;
325 //==============================================================================
327 extern __at(0x0ED9) __sfr EPKTCNT
;
328 extern __at(0x0EE2) __sfr EWRPT
;
329 extern __at(0x0EE2) __sfr EWRPTL
;
330 extern __at(0x0EE3) __sfr EWRPTH
;
331 extern __at(0x0EE4) __sfr ETXST
;
332 extern __at(0x0EE4) __sfr ETXSTL
;
333 extern __at(0x0EE5) __sfr ETXSTH
;
334 extern __at(0x0EE6) __sfr ETXND
;
335 extern __at(0x0EE6) __sfr ETXNDL
;
336 extern __at(0x0EE7) __sfr ETXNDH
;
337 extern __at(0x0EE8) __sfr ERXST
;
338 extern __at(0x0EE8) __sfr ERXSTL
;
339 extern __at(0x0EE9) __sfr ERXSTH
;
340 extern __at(0x0EEA) __sfr ERXND
;
341 extern __at(0x0EEA) __sfr ERXNDL
;
342 extern __at(0x0EEB) __sfr ERXNDH
;
343 extern __at(0x0EEC) __sfr ERXRDPT
;
344 extern __at(0x0EEC) __sfr ERXRDPTL
;
345 extern __at(0x0EED) __sfr ERXRDPTH
;
346 extern __at(0x0EEE) __sfr ERXWRPT
;
347 extern __at(0x0EEE) __sfr ERXWRPTL
;
348 extern __at(0x0EEF) __sfr ERXWRPTH
;
349 extern __at(0x0EF0) __sfr EDMAST
;
350 extern __at(0x0EF0) __sfr EDMASTL
;
351 extern __at(0x0EF1) __sfr EDMASTH
;
352 extern __at(0x0EF2) __sfr EDMAND
;
353 extern __at(0x0EF2) __sfr EDMANDL
;
354 extern __at(0x0EF3) __sfr EDMANDH
;
355 extern __at(0x0EF4) __sfr EDMADST
;
356 extern __at(0x0EF4) __sfr EDMADSTL
;
357 extern __at(0x0EF5) __sfr EDMADSTH
;
358 extern __at(0x0EF6) __sfr EDMACS
;
359 extern __at(0x0EF6) __sfr EDMACSL
;
360 extern __at(0x0EF7) __sfr EDMACSH
;
362 //==============================================================================
365 extern __at(0x0EFB) __sfr EIE
;
394 extern __at(0x0EFB) volatile __EIEbits_t EIEbits
;
404 //==============================================================================
407 //==============================================================================
410 extern __at(0x0EFD) __sfr ESTAT
;
424 extern __at(0x0EFD) volatile __ESTATbits_t ESTATbits
;
431 //==============================================================================
434 //==============================================================================
437 extern __at(0x0EFE) __sfr ECON2
;
448 unsigned AUTOINC
: 1;
451 extern __at(0x0EFE) volatile __ECON2bits_t ECON2bits
;
455 #define _AUTOINC 0x80
457 //==============================================================================
460 //==============================================================================
463 extern __at(0x0F60) __sfr EIR
;
477 extern __at(0x0F60) volatile __EIRbits_t EIRbits
;
486 //==============================================================================
489 //==============================================================================
492 extern __at(0x0F61) __sfr EDATA
;
506 extern __at(0x0F61) volatile __EDATAbits_t EDATAbits
;
517 //==============================================================================
520 //==============================================================================
523 extern __at(0x0F67) __sfr ECCP2DEL
;
564 extern __at(0x0F67) volatile __ECCP2DELbits_t ECCP2DELbits
;
566 #define _ECCP2DEL_PDC0 0x01
567 #define _ECCP2DEL_P2DC0 0x01
568 #define _ECCP2DEL_PDC1 0x02
569 #define _ECCP2DEL_P2DC1 0x02
570 #define _ECCP2DEL_PDC2 0x04
571 #define _ECCP2DEL_P2DC2 0x04
572 #define _ECCP2DEL_PDC3 0x08
573 #define _ECCP2DEL_P2DC3 0x08
574 #define _ECCP2DEL_PDC4 0x10
575 #define _ECCP2DEL_P2DC4 0x10
576 #define _ECCP2DEL_PDC5 0x20
577 #define _ECCP2DEL_P2DC5 0x20
578 #define _ECCP2DEL_PDC6 0x40
579 #define _ECCP2DEL_P2DC6 0x40
580 #define _ECCP2DEL_PRSEN 0x80
581 #define _ECCP2DEL_P2RSEN 0x80
583 //==============================================================================
586 //==============================================================================
589 extern __at(0x0F68) __sfr ECCP2AS
;
599 unsigned ECCPAS0
: 1;
600 unsigned ECCPAS1
: 1;
601 unsigned ECCPAS2
: 1;
602 unsigned ECCPASE
: 1;
607 unsigned PSS2BD0
: 1;
608 unsigned PSS2BD1
: 1;
609 unsigned PSS2AC0
: 1;
610 unsigned PSS2AC1
: 1;
611 unsigned ECCP2AS0
: 1;
612 unsigned ECCP2AS1
: 1;
613 unsigned ECCP2AS2
: 1;
614 unsigned ECCP2ASE
: 1;
653 unsigned ECCP2AS
: 3;
658 extern __at(0x0F68) volatile __ECCP2ASbits_t ECCP2ASbits
;
660 #define _ECCP2AS_PSSBD0 0x01
661 #define _ECCP2AS_PSS2BD0 0x01
662 #define _ECCP2AS_PSSBD1 0x02
663 #define _ECCP2AS_PSS2BD1 0x02
664 #define _ECCP2AS_PSSAC0 0x04
665 #define _ECCP2AS_PSS2AC0 0x04
666 #define _ECCP2AS_PSSAC1 0x08
667 #define _ECCP2AS_PSS2AC1 0x08
668 #define _ECCP2AS_ECCPAS0 0x10
669 #define _ECCP2AS_ECCP2AS0 0x10
670 #define _ECCP2AS_ECCPAS1 0x20
671 #define _ECCP2AS_ECCP2AS1 0x20
672 #define _ECCP2AS_ECCPAS2 0x40
673 #define _ECCP2AS_ECCP2AS2 0x40
674 #define _ECCP2AS_ECCPASE 0x80
675 #define _ECCP2AS_ECCP2ASE 0x80
677 //==============================================================================
680 //==============================================================================
683 extern __at(0x0F69) __sfr ECCP3DEL
;
724 extern __at(0x0F69) volatile __ECCP3DELbits_t ECCP3DELbits
;
726 #define _ECCP3DEL_PDC0 0x01
727 #define _ECCP3DEL_P3DC0 0x01
728 #define _ECCP3DEL_PDC1 0x02
729 #define _ECCP3DEL_P3DC1 0x02
730 #define _ECCP3DEL_PDC2 0x04
731 #define _ECCP3DEL_P3DC2 0x04
732 #define _ECCP3DEL_PDC3 0x08
733 #define _ECCP3DEL_P3DC3 0x08
734 #define _ECCP3DEL_PDC4 0x10
735 #define _ECCP3DEL_P3DC4 0x10
736 #define _ECCP3DEL_PDC5 0x20
737 #define _ECCP3DEL_P3DC5 0x20
738 #define _ECCP3DEL_PDC6 0x40
739 #define _ECCP3DEL_P3DC6 0x40
740 #define _ECCP3DEL_PRSEN 0x80
741 #define _ECCP3DEL_P3RSEN 0x80
743 //==============================================================================
746 //==============================================================================
749 extern __at(0x0F6A) __sfr ECCP3AS
;
759 unsigned ECCPAS0
: 1;
760 unsigned ECCPAS1
: 1;
761 unsigned ECCPAS2
: 1;
762 unsigned ECCPASE
: 1;
767 unsigned PSS3BD0
: 1;
768 unsigned PSS3BD1
: 1;
769 unsigned PSS3AC0
: 1;
770 unsigned PSS3AC1
: 1;
771 unsigned ECCP3AS0
: 1;
772 unsigned ECCP3AS1
: 1;
773 unsigned ECCP3AS2
: 1;
774 unsigned ECCP3ASE
: 1;
813 unsigned ECCP3AS
: 3;
818 extern __at(0x0F6A) volatile __ECCP3ASbits_t ECCP3ASbits
;
820 #define _ECCP3AS_PSSBD0 0x01
821 #define _ECCP3AS_PSS3BD0 0x01
822 #define _ECCP3AS_PSSBD1 0x02
823 #define _ECCP3AS_PSS3BD1 0x02
824 #define _ECCP3AS_PSSAC0 0x04
825 #define _ECCP3AS_PSS3AC0 0x04
826 #define _ECCP3AS_PSSAC1 0x08
827 #define _ECCP3AS_PSS3AC1 0x08
828 #define _ECCP3AS_ECCPAS0 0x10
829 #define _ECCP3AS_ECCP3AS0 0x10
830 #define _ECCP3AS_ECCPAS1 0x20
831 #define _ECCP3AS_ECCP3AS1 0x20
832 #define _ECCP3AS_ECCPAS2 0x40
833 #define _ECCP3AS_ECCP3AS2 0x40
834 #define _ECCP3AS_ECCPASE 0x80
835 #define _ECCP3AS_ECCP3ASE 0x80
837 //==============================================================================
840 //==============================================================================
843 extern __at(0x0F70) __sfr CCP5CON
;
885 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
896 //==============================================================================
898 extern __at(0x0F71) __sfr CCPR5
;
899 extern __at(0x0F71) __sfr CCPR5L
;
900 extern __at(0x0F72) __sfr CCPR5H
;
902 //==============================================================================
905 extern __at(0x0F73) __sfr CCP4CON
;
947 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
958 //==============================================================================
960 extern __at(0x0F74) __sfr CCPR4
;
961 extern __at(0x0F74) __sfr CCPR4L
;
962 extern __at(0x0F75) __sfr CCPR4H
;
964 //==============================================================================
967 extern __at(0x0F76) __sfr T4CON
;
973 unsigned T4CKPS0
: 1;
974 unsigned T4CKPS1
: 1;
976 unsigned T4OUTPS0
: 1;
977 unsigned T4OUTPS1
: 1;
978 unsigned T4OUTPS2
: 1;
979 unsigned T4OUTPS3
: 1;
992 unsigned T4OUTPS
: 4;
997 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
999 #define _T4CKPS0 0x01
1000 #define _T4CKPS1 0x02
1001 #define _TMR4ON 0x04
1002 #define _T4OUTPS0 0x08
1003 #define _T4OUTPS1 0x10
1004 #define _T4OUTPS2 0x20
1005 #define _T4OUTPS3 0x40
1007 //==============================================================================
1009 extern __at(0x0F77) __sfr PR4
;
1010 extern __at(0x0F78) __sfr TMR4
;
1012 //==============================================================================
1015 extern __at(0x0F79) __sfr ECCP1DEL
;
1040 unsigned P1RSEN
: 1;
1056 extern __at(0x0F79) volatile __ECCP1DELbits_t ECCP1DELbits
;
1073 #define _P1RSEN 0x80
1075 //==============================================================================
1077 extern __at(0x0F7A) __sfr ERDPT
;
1078 extern __at(0x0F7A) __sfr ERDPTL
;
1079 extern __at(0x0F7B) __sfr ERDPTH
;
1081 //==============================================================================
1084 extern __at(0x0F7E) __sfr BAUDCON
;
1097 unsigned ABDOVF
: 1;
1113 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1123 #define _ABDOVF 0x80
1125 //==============================================================================
1128 //==============================================================================
1131 extern __at(0x0F7E) __sfr BAUDCON1
;
1144 unsigned ABDOVF
: 1;
1160 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1162 #define _BAUDCON1_ABDEN 0x01
1163 #define _BAUDCON1_WUE 0x02
1164 #define _BAUDCON1_BRG16 0x08
1165 #define _BAUDCON1_TXCKP 0x10
1166 #define _BAUDCON1_SCKP 0x10
1167 #define _BAUDCON1_RXDTP 0x20
1168 #define _BAUDCON1_RCIDL 0x40
1169 #define _BAUDCON1_RCMT 0x40
1170 #define _BAUDCON1_ABDOVF 0x80
1172 //==============================================================================
1175 //==============================================================================
1178 extern __at(0x0F7E) __sfr BAUDCTL
;
1191 unsigned ABDOVF
: 1;
1207 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
1209 #define _BAUDCTL_ABDEN 0x01
1210 #define _BAUDCTL_WUE 0x02
1211 #define _BAUDCTL_BRG16 0x08
1212 #define _BAUDCTL_TXCKP 0x10
1213 #define _BAUDCTL_SCKP 0x10
1214 #define _BAUDCTL_RXDTP 0x20
1215 #define _BAUDCTL_RCIDL 0x40
1216 #define _BAUDCTL_RCMT 0x40
1217 #define _BAUDCTL_ABDOVF 0x80
1219 //==============================================================================
1222 //==============================================================================
1225 extern __at(0x0F7E) __sfr BAUDCTL1
;
1238 unsigned ABDOVF
: 1;
1254 extern __at(0x0F7E) volatile __BAUDCTL1bits_t BAUDCTL1bits
;
1256 #define _BAUDCTL1_ABDEN 0x01
1257 #define _BAUDCTL1_WUE 0x02
1258 #define _BAUDCTL1_BRG16 0x08
1259 #define _BAUDCTL1_TXCKP 0x10
1260 #define _BAUDCTL1_SCKP 0x10
1261 #define _BAUDCTL1_RXDTP 0x20
1262 #define _BAUDCTL1_RCIDL 0x40
1263 #define _BAUDCTL1_RCMT 0x40
1264 #define _BAUDCTL1_ABDOVF 0x80
1266 //==============================================================================
1268 extern __at(0x0F7F) __sfr SPBRGH
;
1269 extern __at(0x0F7F) __sfr SPBRGH1
;
1271 //==============================================================================
1274 extern __at(0x0F80) __sfr PORTA
;
1321 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1323 #define _PORTA_RA0 0x01
1324 #define _PORTA_AN0 0x01
1325 #define _PORTA_LEDA 0x01
1326 #define _PORTA_RA1 0x02
1327 #define _PORTA_AN1 0x02
1328 #define _PORTA_LEDB 0x02
1329 #define _PORTA_RA2 0x04
1330 #define _PORTA_AN2 0x04
1331 #define _PORTA_VREFM 0x04
1332 #define _PORTA_RA3 0x08
1333 #define _PORTA_AN3 0x08
1334 #define _PORTA_VREFP 0x08
1335 #define _PORTA_RA4 0x10
1336 #define _PORTA_T0CKI 0x10
1337 #define _PORTA_RA5 0x20
1338 #define _PORTA_AN4 0x20
1340 //==============================================================================
1343 //==============================================================================
1346 extern __at(0x0F81) __sfr PORTB
;
1399 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1401 #define _PORTB_RB0 0x01
1402 #define _PORTB_INT0 0x01
1403 #define _PORTB_FLT0 0x01
1404 #define _PORTB_RB1 0x02
1405 #define _PORTB_INT1 0x02
1406 #define _PORTB_RB2 0x04
1407 #define _PORTB_INT2 0x04
1408 #define _PORTB_RB3 0x08
1409 #define _PORTB_INT3 0x08
1410 #define _PORTB_RB4 0x10
1411 #define _PORTB_KBI0 0x10
1412 #define _PORTB_RB5 0x20
1413 #define _PORTB_KBI1 0x20
1414 #define _PORTB_RB6 0x40
1415 #define _PORTB_KBI2 0x40
1416 #define _PORTB_PGC 0x40
1417 #define _PORTB_RB7 0x80
1418 #define _PORTB_KBI3 0x80
1419 #define _PORTB_PGD 0x80
1421 //==============================================================================
1424 //==============================================================================
1427 extern __at(0x0F82) __sfr PORTC
;
1457 unsigned T13CKI
: 1;
1492 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1494 #define _PORTC_RC0 0x01
1495 #define _PORTC_T1OSO 0x01
1496 #define _PORTC_T13CKI 0x01
1497 #define _PORTC_RC1 0x02
1498 #define _PORTC_T1OSI 0x02
1499 #define _PORTC_CCP2 0x02
1500 #define _PORTC_ECCP2 0x02
1501 #define _PORTC_RC2 0x04
1502 #define _PORTC_CCP1 0x04
1503 #define _PORTC_ECCP1 0x04
1504 #define _PORTC_RC3 0x08
1505 #define _PORTC_SCK 0x08
1506 #define _PORTC_SCL 0x08
1507 #define _PORTC_SCK1 0x08
1508 #define _PORTC_SCL1 0x08
1509 #define _PORTC_RC4 0x10
1510 #define _PORTC_SDI 0x10
1511 #define _PORTC_SDA 0x10
1512 #define _PORTC_SDI1 0x10
1513 #define _PORTC_SDA1 0x10
1514 #define _PORTC_RC5 0x20
1515 #define _PORTC_SDO 0x20
1516 #define _PORTC_SDO1 0x20
1517 #define _PORTC_RC6 0x40
1518 #define _PORTC_TX 0x40
1519 #define _PORTC_CK 0x40
1520 #define _PORTC_TX1 0x40
1521 #define _PORTC_CK1 0x40
1522 #define _PORTC_RC7 0x80
1523 #define _PORTC_RX 0x80
1524 #define _PORTC_RX1 0x80
1525 #define _PORTC_DT1 0x80
1527 //==============================================================================
1530 //==============================================================================
1533 extern __at(0x0F83) __sfr PORTD
;
1580 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1582 #define _PORTD_RD0 0x01
1583 #define _PORTD_RD1 0x02
1584 #define _PORTD_CCP3 0x02
1585 #define _PORTD_ECCP3 0x02
1586 #define _PORTD_RD2 0x04
1587 #define _PORTD_CCP4 0x04
1589 //==============================================================================
1592 //==============================================================================
1595 extern __at(0x0F84) __sfr PORTE
;
1618 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1620 #define _PORTE_RE0 0x01
1621 #define _PORTE_RE1 0x02
1622 #define _PORTE_RE2 0x04
1623 #define _PORTE_RE3 0x08
1624 #define _PORTE_RE4 0x10
1625 #define _PORTE_RE5 0x20
1627 //==============================================================================
1630 //==============================================================================
1633 extern __at(0x0F85) __sfr PORTF
;
1670 unsigned NOT_SS
: 1;
1694 unsigned NOT_SS1
: 1;
1698 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1700 #define _PORTF_RF1 0x02
1701 #define _PORTF_AN6 0x02
1702 #define _PORTF_RF2 0x04
1703 #define _PORTF_AN7 0x04
1704 #define _PORTF_RF3 0x08
1705 #define _PORTF_AN8 0x08
1706 #define _PORTF_RF4 0x10
1707 #define _PORTF_AN9 0x10
1708 #define _PORTF_RF5 0x20
1709 #define _PORTF_AN10 0x20
1710 #define _PORTF_CVREF 0x20
1711 #define _PORTF_RF6 0x40
1712 #define _PORTF_AN11 0x40
1713 #define _PORTF_RF7 0x80
1714 #define _PORTF_SS 0x80
1715 #define _PORTF_NOT_SS 0x80
1716 #define _PORTF_SS1 0x80
1717 #define _PORTF_NOT_SS1 0x80
1719 //==============================================================================
1722 //==============================================================================
1725 extern __at(0x0F86) __sfr PORTG
;
1754 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1756 #define _PORTG_RG4 0x10
1757 #define _PORTG_CCP5 0x10
1759 //==============================================================================
1762 //==============================================================================
1765 extern __at(0x0F89) __sfr LATA
;
1788 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1799 //==============================================================================
1802 //==============================================================================
1805 extern __at(0x0F8A) __sfr LATB
;
1819 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1830 //==============================================================================
1833 //==============================================================================
1836 extern __at(0x0F8B) __sfr LATC
;
1850 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1861 //==============================================================================
1864 //==============================================================================
1867 extern __at(0x0F8C) __sfr LATD
;
1890 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1896 //==============================================================================
1899 //==============================================================================
1902 extern __at(0x0F8D) __sfr LATE
;
1925 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1934 //==============================================================================
1937 //==============================================================================
1940 extern __at(0x0F8E) __sfr LATF
;
1954 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1964 //==============================================================================
1967 //==============================================================================
1970 extern __at(0x0F8F) __sfr LATG
;
1984 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1988 //==============================================================================
1991 //==============================================================================
1994 extern __at(0x0F92) __sfr DDRA
;
2000 unsigned TRISA0
: 1;
2001 unsigned TRISA1
: 1;
2002 unsigned TRISA2
: 1;
2003 unsigned TRISA3
: 1;
2004 unsigned TRISA4
: 1;
2005 unsigned TRISA5
: 1;
2035 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2037 #define _TRISA0 0x01
2039 #define _TRISA1 0x02
2041 #define _TRISA2 0x04
2043 #define _TRISA3 0x08
2045 #define _TRISA4 0x10
2047 #define _TRISA5 0x20
2050 //==============================================================================
2053 //==============================================================================
2056 extern __at(0x0F92) __sfr TRISA
;
2062 unsigned TRISA0
: 1;
2063 unsigned TRISA1
: 1;
2064 unsigned TRISA2
: 1;
2065 unsigned TRISA3
: 1;
2066 unsigned TRISA4
: 1;
2067 unsigned TRISA5
: 1;
2097 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2099 #define _TRISA_TRISA0 0x01
2100 #define _TRISA_RA0 0x01
2101 #define _TRISA_TRISA1 0x02
2102 #define _TRISA_RA1 0x02
2103 #define _TRISA_TRISA2 0x04
2104 #define _TRISA_RA2 0x04
2105 #define _TRISA_TRISA3 0x08
2106 #define _TRISA_RA3 0x08
2107 #define _TRISA_TRISA4 0x10
2108 #define _TRISA_RA4 0x10
2109 #define _TRISA_TRISA5 0x20
2110 #define _TRISA_RA5 0x20
2112 //==============================================================================
2115 //==============================================================================
2118 extern __at(0x0F93) __sfr DDRB
;
2124 unsigned TRISB0
: 1;
2125 unsigned TRISB1
: 1;
2126 unsigned TRISB2
: 1;
2127 unsigned TRISB3
: 1;
2128 unsigned TRISB4
: 1;
2129 unsigned TRISB5
: 1;
2130 unsigned TRISB6
: 1;
2131 unsigned TRISB7
: 1;
2147 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2149 #define _TRISB0 0x01
2151 #define _TRISB1 0x02
2153 #define _TRISB2 0x04
2155 #define _TRISB3 0x08
2157 #define _TRISB4 0x10
2159 #define _TRISB5 0x20
2161 #define _TRISB6 0x40
2163 #define _TRISB7 0x80
2166 //==============================================================================
2169 //==============================================================================
2172 extern __at(0x0F93) __sfr TRISB
;
2178 unsigned TRISB0
: 1;
2179 unsigned TRISB1
: 1;
2180 unsigned TRISB2
: 1;
2181 unsigned TRISB3
: 1;
2182 unsigned TRISB4
: 1;
2183 unsigned TRISB5
: 1;
2184 unsigned TRISB6
: 1;
2185 unsigned TRISB7
: 1;
2201 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2203 #define _TRISB_TRISB0 0x01
2204 #define _TRISB_RB0 0x01
2205 #define _TRISB_TRISB1 0x02
2206 #define _TRISB_RB1 0x02
2207 #define _TRISB_TRISB2 0x04
2208 #define _TRISB_RB2 0x04
2209 #define _TRISB_TRISB3 0x08
2210 #define _TRISB_RB3 0x08
2211 #define _TRISB_TRISB4 0x10
2212 #define _TRISB_RB4 0x10
2213 #define _TRISB_TRISB5 0x20
2214 #define _TRISB_RB5 0x20
2215 #define _TRISB_TRISB6 0x40
2216 #define _TRISB_RB6 0x40
2217 #define _TRISB_TRISB7 0x80
2218 #define _TRISB_RB7 0x80
2220 //==============================================================================
2223 //==============================================================================
2226 extern __at(0x0F94) __sfr DDRC
;
2232 unsigned TRISC0
: 1;
2233 unsigned TRISC1
: 1;
2234 unsigned TRISC2
: 1;
2235 unsigned TRISC3
: 1;
2236 unsigned TRISC4
: 1;
2237 unsigned TRISC5
: 1;
2238 unsigned TRISC6
: 1;
2239 unsigned TRISC7
: 1;
2255 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2257 #define _TRISC0 0x01
2259 #define _TRISC1 0x02
2261 #define _TRISC2 0x04
2263 #define _TRISC3 0x08
2265 #define _TRISC4 0x10
2267 #define _TRISC5 0x20
2269 #define _TRISC6 0x40
2271 #define _TRISC7 0x80
2274 //==============================================================================
2277 //==============================================================================
2280 extern __at(0x0F94) __sfr TRISC
;
2286 unsigned TRISC0
: 1;
2287 unsigned TRISC1
: 1;
2288 unsigned TRISC2
: 1;
2289 unsigned TRISC3
: 1;
2290 unsigned TRISC4
: 1;
2291 unsigned TRISC5
: 1;
2292 unsigned TRISC6
: 1;
2293 unsigned TRISC7
: 1;
2309 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2311 #define _TRISC_TRISC0 0x01
2312 #define _TRISC_RC0 0x01
2313 #define _TRISC_TRISC1 0x02
2314 #define _TRISC_RC1 0x02
2315 #define _TRISC_TRISC2 0x04
2316 #define _TRISC_RC2 0x04
2317 #define _TRISC_TRISC3 0x08
2318 #define _TRISC_RC3 0x08
2319 #define _TRISC_TRISC4 0x10
2320 #define _TRISC_RC4 0x10
2321 #define _TRISC_TRISC5 0x20
2322 #define _TRISC_RC5 0x20
2323 #define _TRISC_TRISC6 0x40
2324 #define _TRISC_RC6 0x40
2325 #define _TRISC_TRISC7 0x80
2326 #define _TRISC_RC7 0x80
2328 //==============================================================================
2331 //==============================================================================
2334 extern __at(0x0F95) __sfr DDRD
;
2340 unsigned TRISD0
: 1;
2341 unsigned TRISD1
: 1;
2342 unsigned TRISD2
: 1;
2375 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2377 #define _TRISD0 0x01
2379 #define _TRISD1 0x02
2381 #define _TRISD2 0x04
2384 //==============================================================================
2387 //==============================================================================
2390 extern __at(0x0F95) __sfr TRISD
;
2396 unsigned TRISD0
: 1;
2397 unsigned TRISD1
: 1;
2398 unsigned TRISD2
: 1;
2431 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2433 #define _TRISD_TRISD0 0x01
2434 #define _TRISD_RD0 0x01
2435 #define _TRISD_TRISD1 0x02
2436 #define _TRISD_RD1 0x02
2437 #define _TRISD_TRISD2 0x04
2438 #define _TRISD_RD2 0x04
2440 //==============================================================================
2443 //==============================================================================
2446 extern __at(0x0F96) __sfr DDRE
;
2452 unsigned TRISE0
: 1;
2453 unsigned TRISE1
: 1;
2454 unsigned TRISE2
: 1;
2455 unsigned TRISE3
: 1;
2456 unsigned TRISE4
: 1;
2457 unsigned TRISE5
: 1;
2487 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2489 #define _TRISE0 0x01
2491 #define _TRISE1 0x02
2493 #define _TRISE2 0x04
2495 #define _TRISE3 0x08
2497 #define _TRISE4 0x10
2499 #define _TRISE5 0x20
2502 //==============================================================================
2505 //==============================================================================
2508 extern __at(0x0F96) __sfr TRISE
;
2514 unsigned TRISE0
: 1;
2515 unsigned TRISE1
: 1;
2516 unsigned TRISE2
: 1;
2517 unsigned TRISE3
: 1;
2518 unsigned TRISE4
: 1;
2519 unsigned TRISE5
: 1;
2549 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2551 #define _TRISE_TRISE0 0x01
2552 #define _TRISE_RE0 0x01
2553 #define _TRISE_TRISE1 0x02
2554 #define _TRISE_RE1 0x02
2555 #define _TRISE_TRISE2 0x04
2556 #define _TRISE_RE2 0x04
2557 #define _TRISE_TRISE3 0x08
2558 #define _TRISE_RE3 0x08
2559 #define _TRISE_TRISE4 0x10
2560 #define _TRISE_RE4 0x10
2561 #define _TRISE_TRISE5 0x20
2562 #define _TRISE_RE5 0x20
2564 //==============================================================================
2567 //==============================================================================
2570 extern __at(0x0F97) __sfr DDRF
;
2577 unsigned TRISF1
: 1;
2578 unsigned TRISF2
: 1;
2579 unsigned TRISF3
: 1;
2580 unsigned TRISF4
: 1;
2581 unsigned TRISF5
: 1;
2582 unsigned TRISF6
: 1;
2583 unsigned TRISF7
: 1;
2599 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2601 #define _TRISF1 0x02
2603 #define _TRISF2 0x04
2605 #define _TRISF3 0x08
2607 #define _TRISF4 0x10
2609 #define _TRISF5 0x20
2611 #define _TRISF6 0x40
2613 #define _TRISF7 0x80
2616 //==============================================================================
2619 //==============================================================================
2622 extern __at(0x0F97) __sfr TRISF
;
2629 unsigned TRISF1
: 1;
2630 unsigned TRISF2
: 1;
2631 unsigned TRISF3
: 1;
2632 unsigned TRISF4
: 1;
2633 unsigned TRISF5
: 1;
2634 unsigned TRISF6
: 1;
2635 unsigned TRISF7
: 1;
2651 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2653 #define _TRISF_TRISF1 0x02
2654 #define _TRISF_RF1 0x02
2655 #define _TRISF_TRISF2 0x04
2656 #define _TRISF_RF2 0x04
2657 #define _TRISF_TRISF3 0x08
2658 #define _TRISF_RF3 0x08
2659 #define _TRISF_TRISF4 0x10
2660 #define _TRISF_RF4 0x10
2661 #define _TRISF_TRISF5 0x20
2662 #define _TRISF_RF5 0x20
2663 #define _TRISF_TRISF6 0x40
2664 #define _TRISF_RF6 0x40
2665 #define _TRISF_TRISF7 0x80
2666 #define _TRISF_RF7 0x80
2668 //==============================================================================
2671 //==============================================================================
2674 extern __at(0x0F98) __sfr DDRG
;
2684 unsigned TRISG4
: 1;
2703 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2705 #define _TRISG4 0x10
2708 //==============================================================================
2711 //==============================================================================
2714 extern __at(0x0F98) __sfr TRISG
;
2724 unsigned TRISG4
: 1;
2743 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2745 #define _TRISG_TRISG4 0x10
2746 #define _TRISG_RG4 0x10
2748 //==============================================================================
2751 //==============================================================================
2754 extern __at(0x0F9B) __sfr OSCTUNE
;
2768 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2775 //==============================================================================
2778 //==============================================================================
2781 extern __at(0x0F9D) __sfr PIE1
;
2787 unsigned TMR1IE
: 1;
2788 unsigned TMR2IE
: 1;
2789 unsigned CCP1IE
: 1;
2790 unsigned SSP1IE
: 1;
2810 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2812 #define _PIE1_TMR1IE 0x01
2813 #define _PIE1_TMR2IE 0x02
2814 #define _PIE1_CCP1IE 0x04
2815 #define _PIE1_SSP1IE 0x08
2816 #define _PIE1_SSPIE 0x08
2817 #define _PIE1_TX1IE 0x10
2818 #define _PIE1_TXIE 0x10
2819 #define _PIE1_RC1IE 0x20
2820 #define _PIE1_RCIE 0x20
2821 #define _PIE1_ADIE 0x40
2823 //==============================================================================
2826 //==============================================================================
2829 extern __at(0x0F9E) __sfr PIR1
;
2835 unsigned TMR1IF
: 1;
2836 unsigned TMR2IF
: 1;
2837 unsigned CCP1IF
: 1;
2838 unsigned SSP1IF
: 1;
2858 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2860 #define _PIR1_TMR1IF 0x01
2861 #define _PIR1_TMR2IF 0x02
2862 #define _PIR1_CCP1IF 0x04
2863 #define _PIR1_SSP1IF 0x08
2864 #define _PIR1_SSPIF 0x08
2865 #define _PIR1_TX1IF 0x10
2866 #define _PIR1_TXIF 0x10
2867 #define _PIR1_RC1IF 0x20
2868 #define _PIR1_RCIF 0x20
2869 #define _PIR1_ADIF 0x40
2871 //==============================================================================
2874 //==============================================================================
2877 extern __at(0x0F9F) __sfr IPR1
;
2883 unsigned TMR1IP
: 1;
2884 unsigned TMR2IP
: 1;
2885 unsigned CCP1IP
: 1;
2886 unsigned SSP1IP
: 1;
2906 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2908 #define _TMR1IP 0x01
2909 #define _TMR2IP 0x02
2910 #define _CCP1IP 0x04
2911 #define _SSP1IP 0x08
2919 //==============================================================================
2922 //==============================================================================
2925 extern __at(0x0FA0) __sfr PIE2
;
2931 unsigned CCP2IE
: 1;
2932 unsigned TMR3IE
: 1;
2934 unsigned BCL1IE
: 1;
2938 unsigned OSCFIE
: 1;
2954 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2956 #define _CCP2IE 0x01
2957 #define _TMR3IE 0x02
2958 #define _BCL1IE 0x08
2962 #define _OSCFIE 0x80
2964 //==============================================================================
2967 //==============================================================================
2970 extern __at(0x0FA1) __sfr PIR2
;
2976 unsigned CCP2IF
: 1;
2977 unsigned TMR3IF
: 1;
2979 unsigned BCL1IF
: 1;
2983 unsigned OSCFIF
: 1;
2999 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3001 #define _CCP2IF 0x01
3002 #define _TMR3IF 0x02
3003 #define _BCL1IF 0x08
3007 #define _OSCFIF 0x80
3009 //==============================================================================
3012 //==============================================================================
3015 extern __at(0x0FA2) __sfr IPR2
;
3021 unsigned CCP2IP
: 1;
3022 unsigned TMR3IP
: 1;
3024 unsigned BCL1IP
: 1;
3028 unsigned OSCFIP
: 1;
3044 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3046 #define _CCP2IP 0x01
3047 #define _TMR3IP 0x02
3048 #define _BCL1IP 0x08
3052 #define _OSCFIP 0x80
3054 //==============================================================================
3057 //==============================================================================
3060 extern __at(0x0FA3) __sfr PIE3
;
3064 unsigned CCP3IE
: 1;
3065 unsigned CCP4IE
: 1;
3066 unsigned CCP5IE
: 1;
3067 unsigned TMR4IE
: 1;
3074 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3076 #define _CCP3IE 0x01
3077 #define _CCP4IE 0x02
3078 #define _CCP5IE 0x04
3079 #define _TMR4IE 0x08
3081 //==============================================================================
3084 //==============================================================================
3087 extern __at(0x0FA4) __sfr PIR3
;
3091 unsigned CCP3IF
: 1;
3092 unsigned CCP4IF
: 1;
3093 unsigned CCP5IF
: 1;
3094 unsigned TMR4IF
: 1;
3101 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3103 #define _CCP3IF 0x01
3104 #define _CCP4IF 0x02
3105 #define _CCP5IF 0x04
3106 #define _TMR4IF 0x08
3108 //==============================================================================
3111 //==============================================================================
3114 extern __at(0x0FA5) __sfr IPR3
;
3118 unsigned CCP3IP
: 1;
3119 unsigned CCP4IP
: 1;
3120 unsigned CCP5IP
: 1;
3121 unsigned TMR4IP
: 1;
3128 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3130 #define _CCP3IP 0x01
3131 #define _CCP4IP 0x02
3132 #define _CCP5IP 0x04
3133 #define _TMR4IP 0x08
3135 //==============================================================================
3138 //==============================================================================
3141 extern __at(0x0FA6) __sfr EECON1
;
3155 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3162 //==============================================================================
3164 extern __at(0x0FA7) __sfr EECON2
;
3166 //==============================================================================
3169 extern __at(0x0FAB) __sfr RCSTA
;
3190 unsigned ADDEN1
: 1;
3205 unsigned NOT_RC8
: 1;
3234 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3244 #define _ADDEN1 0x08
3251 #define _NOT_RC8 0x40
3257 //==============================================================================
3260 //==============================================================================
3263 extern __at(0x0FAB) __sfr RCSTA1
;
3284 unsigned ADDEN1
: 1;
3299 unsigned NOT_RC8
: 1;
3328 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3330 #define _RCSTA1_RX9D 0x01
3331 #define _RCSTA1_RCD8 0x01
3332 #define _RCSTA1_RX9D1 0x01
3333 #define _RCSTA1_OERR 0x02
3334 #define _RCSTA1_OERR1 0x02
3335 #define _RCSTA1_FERR 0x04
3336 #define _RCSTA1_FERR1 0x04
3337 #define _RCSTA1_ADDEN 0x08
3338 #define _RCSTA1_ADDEN1 0x08
3339 #define _RCSTA1_CREN 0x10
3340 #define _RCSTA1_CREN1 0x10
3341 #define _RCSTA1_SREN 0x20
3342 #define _RCSTA1_SREN1 0x20
3343 #define _RCSTA1_RX9 0x40
3344 #define _RCSTA1_RC9 0x40
3345 #define _RCSTA1_NOT_RC8 0x40
3346 #define _RCSTA1_RC8_9 0x40
3347 #define _RCSTA1_RX91 0x40
3348 #define _RCSTA1_SPEN 0x80
3349 #define _RCSTA1_SPEN1 0x80
3351 //==============================================================================
3354 //==============================================================================
3357 extern __at(0x0FAC) __sfr TXSTA
;
3378 unsigned SENDB1
: 1;
3393 unsigned NOT_TX8
: 1;
3410 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3420 #define _SENDB1 0x08
3427 #define _NOT_TX8 0x40
3432 //==============================================================================
3435 //==============================================================================
3438 extern __at(0x0FAC) __sfr TXSTA1
;
3459 unsigned SENDB1
: 1;
3474 unsigned NOT_TX8
: 1;
3491 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3493 #define _TXSTA1_TX9D 0x01
3494 #define _TXSTA1_TXD8 0x01
3495 #define _TXSTA1_TX9D1 0x01
3496 #define _TXSTA1_TRMT 0x02
3497 #define _TXSTA1_TRMT1 0x02
3498 #define _TXSTA1_BRGH 0x04
3499 #define _TXSTA1_BRGH1 0x04
3500 #define _TXSTA1_SENDB 0x08
3501 #define _TXSTA1_SENDB1 0x08
3502 #define _TXSTA1_SYNC 0x10
3503 #define _TXSTA1_SYNC1 0x10
3504 #define _TXSTA1_TXEN 0x20
3505 #define _TXSTA1_TXEN1 0x20
3506 #define _TXSTA1_TX9 0x40
3507 #define _TXSTA1_TX8_9 0x40
3508 #define _TXSTA1_NOT_TX8 0x40
3509 #define _TXSTA1_TX91 0x40
3510 #define _TXSTA1_CSRC 0x80
3511 #define _TXSTA1_CSRC1 0x80
3513 //==============================================================================
3515 extern __at(0x0FAD) __sfr TXREG
;
3516 extern __at(0x0FAD) __sfr TXREG1
;
3517 extern __at(0x0FAE) __sfr RCREG
;
3518 extern __at(0x0FAE) __sfr RCREG1
;
3519 extern __at(0x0FAF) __sfr SPBRG
;
3520 extern __at(0x0FAF) __sfr SPBRG1
;
3522 //==============================================================================
3525 extern __at(0x0FB1) __sfr T3CON
;
3531 unsigned TMR3ON
: 1;
3532 unsigned TMR3CS
: 1;
3533 unsigned NOT_T3SYNC
: 1;
3534 unsigned T3CCP1
: 1;
3535 unsigned T3CKPS0
: 1;
3536 unsigned T3CKPS1
: 1;
3537 unsigned T3CCP2
: 1;
3545 unsigned T3SYNC
: 1;
3557 unsigned T3INSYNC
: 1;
3568 unsigned T3CKPS
: 2;
3573 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3575 #define _T3CON_TMR3ON 0x01
3576 #define _T3CON_TMR3CS 0x02
3577 #define _T3CON_NOT_T3SYNC 0x04
3578 #define _T3CON_T3SYNC 0x04
3579 #define _T3CON_T3INSYNC 0x04
3580 #define _T3CON_T3CCP1 0x08
3581 #define _T3CON_T3CKPS0 0x10
3582 #define _T3CON_T3CKPS1 0x20
3583 #define _T3CON_T3CCP2 0x40
3584 #define _T3CON_RD16 0x80
3586 //==============================================================================
3588 extern __at(0x0FB2) __sfr TMR3
;
3589 extern __at(0x0FB2) __sfr TMR3L
;
3590 extern __at(0x0FB3) __sfr TMR3H
;
3592 //==============================================================================
3595 extern __at(0x0FB4) __sfr CMCON
;
3618 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
3629 //==============================================================================
3632 //==============================================================================
3635 extern __at(0x0FB5) __sfr CVRCON
;
3658 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
3669 //==============================================================================
3672 //==============================================================================
3675 extern __at(0x0FB6) __sfr ECCP1AS
;
3681 unsigned PSSBD0
: 1;
3682 unsigned PSSBD1
: 1;
3683 unsigned PSSAC0
: 1;
3684 unsigned PSSAC1
: 1;
3685 unsigned ECCPAS0
: 1;
3686 unsigned ECCPAS1
: 1;
3687 unsigned ECCPAS2
: 1;
3688 unsigned ECCPASE
: 1;
3693 unsigned PSS1BD0
: 1;
3694 unsigned PSS1BD1
: 1;
3695 unsigned PSS1AC0
: 1;
3696 unsigned PSS1AC1
: 1;
3697 unsigned ECCP1AS0
: 1;
3698 unsigned ECCP1AS1
: 1;
3699 unsigned ECCP1AS2
: 1;
3700 unsigned ECCP1ASE
: 1;
3705 unsigned PSS1BD
: 2;
3725 unsigned PSS1AC
: 2;
3732 unsigned ECCPAS
: 3;
3739 unsigned ECCP1AS
: 3;
3744 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
3746 #define _PSSBD0 0x01
3747 #define _PSS1BD0 0x01
3748 #define _PSSBD1 0x02
3749 #define _PSS1BD1 0x02
3750 #define _PSSAC0 0x04
3751 #define _PSS1AC0 0x04
3752 #define _PSSAC1 0x08
3753 #define _PSS1AC1 0x08
3754 #define _ECCPAS0 0x10
3755 #define _ECCP1AS0 0x10
3756 #define _ECCPAS1 0x20
3757 #define _ECCP1AS1 0x20
3758 #define _ECCPAS2 0x40
3759 #define _ECCP1AS2 0x40
3760 #define _ECCPASE 0x80
3761 #define _ECCP1ASE 0x80
3763 //==============================================================================
3766 //==============================================================================
3769 extern __at(0x0FB7) __sfr CCP3CON
;
3775 unsigned CCP3M0
: 1;
3776 unsigned CCP3M1
: 1;
3777 unsigned CCP3M2
: 1;
3778 unsigned CCP3M3
: 1;
3817 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
3819 #define _CCP3M0 0x01
3820 #define _CCP3M1 0x02
3821 #define _CCP3M2 0x04
3822 #define _CCP3M3 0x08
3830 //==============================================================================
3833 //==============================================================================
3836 extern __at(0x0FB7) __sfr ECCP3CON
;
3842 unsigned CCP3M0
: 1;
3843 unsigned CCP3M1
: 1;
3844 unsigned CCP3M2
: 1;
3845 unsigned CCP3M3
: 1;
3884 extern __at(0x0FB7) volatile __ECCP3CONbits_t ECCP3CONbits
;
3886 #define _ECCP3CON_CCP3M0 0x01
3887 #define _ECCP3CON_CCP3M1 0x02
3888 #define _ECCP3CON_CCP3M2 0x04
3889 #define _ECCP3CON_CCP3M3 0x08
3890 #define _ECCP3CON_DC3B0 0x10
3891 #define _ECCP3CON_CCP3Y 0x10
3892 #define _ECCP3CON_DC3B1 0x20
3893 #define _ECCP3CON_CCP3X 0x20
3894 #define _ECCP3CON_P3M0 0x40
3895 #define _ECCP3CON_P3M1 0x80
3897 //==============================================================================
3899 extern __at(0x0FB8) __sfr CCPR3
;
3900 extern __at(0x0FB8) __sfr CCPR3L
;
3901 extern __at(0x0FB9) __sfr CCPR3H
;
3903 //==============================================================================
3906 extern __at(0x0FBA) __sfr CCP2CON
;
3912 unsigned CCP2M0
: 1;
3913 unsigned CCP2M1
: 1;
3914 unsigned CCP2M2
: 1;
3915 unsigned CCP2M3
: 1;
3954 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
3956 #define _CCP2M0 0x01
3957 #define _CCP2M1 0x02
3958 #define _CCP2M2 0x04
3959 #define _CCP2M3 0x08
3967 //==============================================================================
3970 //==============================================================================
3973 extern __at(0x0FBA) __sfr ECCP2CON
;
3979 unsigned CCP2M0
: 1;
3980 unsigned CCP2M1
: 1;
3981 unsigned CCP2M2
: 1;
3982 unsigned CCP2M3
: 1;
4021 extern __at(0x0FBA) volatile __ECCP2CONbits_t ECCP2CONbits
;
4023 #define _ECCP2CON_CCP2M0 0x01
4024 #define _ECCP2CON_CCP2M1 0x02
4025 #define _ECCP2CON_CCP2M2 0x04
4026 #define _ECCP2CON_CCP2M3 0x08
4027 #define _ECCP2CON_DC2B0 0x10
4028 #define _ECCP2CON_CCP2Y 0x10
4029 #define _ECCP2CON_DC2B1 0x20
4030 #define _ECCP2CON_CCP2X 0x20
4031 #define _ECCP2CON_P2M0 0x40
4032 #define _ECCP2CON_P2M1 0x80
4034 //==============================================================================
4036 extern __at(0x0FBB) __sfr CCPR2
;
4037 extern __at(0x0FBB) __sfr CCPR2L
;
4038 extern __at(0x0FBC) __sfr CCPR2H
;
4040 //==============================================================================
4043 extern __at(0x0FBD) __sfr CCP1CON
;
4049 unsigned CCP1M0
: 1;
4050 unsigned CCP1M1
: 1;
4051 unsigned CCP1M2
: 1;
4052 unsigned CCP1M3
: 1;
4091 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4093 #define _CCP1M0 0x01
4094 #define _CCP1M1 0x02
4095 #define _CCP1M2 0x04
4096 #define _CCP1M3 0x08
4104 //==============================================================================
4107 //==============================================================================
4110 extern __at(0x0FBD) __sfr ECCP1CON
;
4116 unsigned CCP1M0
: 1;
4117 unsigned CCP1M1
: 1;
4118 unsigned CCP1M2
: 1;
4119 unsigned CCP1M3
: 1;
4158 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4160 #define _ECCP1CON_CCP1M0 0x01
4161 #define _ECCP1CON_CCP1M1 0x02
4162 #define _ECCP1CON_CCP1M2 0x04
4163 #define _ECCP1CON_CCP1M3 0x08
4164 #define _ECCP1CON_DC1B0 0x10
4165 #define _ECCP1CON_CCP1Y 0x10
4166 #define _ECCP1CON_DC1B1 0x20
4167 #define _ECCP1CON_CCP1X 0x20
4168 #define _ECCP1CON_P1M0 0x40
4169 #define _ECCP1CON_P1M1 0x80
4171 //==============================================================================
4173 extern __at(0x0FBE) __sfr CCPR1
;
4174 extern __at(0x0FBE) __sfr CCPR1L
;
4175 extern __at(0x0FBF) __sfr CCPR1H
;
4177 //==============================================================================
4180 extern __at(0x0FC0) __sfr ADCON2
;
4210 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4220 //==============================================================================
4223 //==============================================================================
4226 extern __at(0x0FC1) __sfr ADCON1
;
4256 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4265 //==============================================================================
4268 //==============================================================================
4271 extern __at(0x0FC2) __sfr ADCON0
;
4278 unsigned GO_NOT_DONE
: 1;
4302 unsigned GO_DONE
: 1;
4326 unsigned NOT_DONE
: 1;
4343 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4346 #define _GO_NOT_DONE 0x02
4348 #define _GO_DONE 0x02
4350 #define _NOT_DONE 0x02
4357 //==============================================================================
4359 extern __at(0x0FC3) __sfr ADRES
;
4360 extern __at(0x0FC3) __sfr ADRESL
;
4361 extern __at(0x0FC4) __sfr ADRESH
;
4363 //==============================================================================
4366 extern __at(0x0FC5) __sfr SSP1CON2
;
4378 unsigned ACKSTAT
: 1;
4385 unsigned ADMSK1
: 1;
4386 unsigned ADMSK2
: 1;
4387 unsigned ADMSK3
: 1;
4388 unsigned ADMSK4
: 1;
4389 unsigned ADMSK5
: 1;
4395 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4399 #define _ADMSK1 0x02
4401 #define _ADMSK2 0x04
4403 #define _ADMSK3 0x08
4405 #define _ADMSK4 0x10
4407 #define _ADMSK5 0x20
4408 #define _ACKSTAT 0x40
4411 //==============================================================================
4414 //==============================================================================
4417 extern __at(0x0FC5) __sfr SSPCON2
;
4429 unsigned ACKSTAT
: 1;
4436 unsigned ADMSK1
: 1;
4437 unsigned ADMSK2
: 1;
4438 unsigned ADMSK3
: 1;
4439 unsigned ADMSK4
: 1;
4440 unsigned ADMSK5
: 1;
4446 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4448 #define _SSPCON2_SEN 0x01
4449 #define _SSPCON2_RSEN 0x02
4450 #define _SSPCON2_ADMSK1 0x02
4451 #define _SSPCON2_PEN 0x04
4452 #define _SSPCON2_ADMSK2 0x04
4453 #define _SSPCON2_RCEN 0x08
4454 #define _SSPCON2_ADMSK3 0x08
4455 #define _SSPCON2_ACKEN 0x10
4456 #define _SSPCON2_ADMSK4 0x10
4457 #define _SSPCON2_ACKDT 0x20
4458 #define _SSPCON2_ADMSK5 0x20
4459 #define _SSPCON2_ACKSTAT 0x40
4460 #define _SSPCON2_GCEN 0x80
4462 //==============================================================================
4465 //==============================================================================
4468 extern __at(0x0FC6) __sfr SSP1CON1
;
4491 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4502 //==============================================================================
4505 //==============================================================================
4508 extern __at(0x0FC6) __sfr SSPCON1
;
4531 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4533 #define _SSPCON1_SSPM0 0x01
4534 #define _SSPCON1_SSPM1 0x02
4535 #define _SSPCON1_SSPM2 0x04
4536 #define _SSPCON1_SSPM3 0x08
4537 #define _SSPCON1_CKP 0x10
4538 #define _SSPCON1_SSPEN 0x20
4539 #define _SSPCON1_SSPOV 0x40
4540 #define _SSPCON1_WCOL 0x80
4542 //==============================================================================
4545 //==============================================================================
4548 extern __at(0x0FC7) __sfr SSP1STAT
;
4556 unsigned R_NOT_W
: 1;
4559 unsigned D_NOT_A
: 1;
4569 unsigned I2C_START
: 1;
4570 unsigned I2C_STOP
: 1;
4580 unsigned I2C_READ
: 1;
4583 unsigned I2C_DAT
: 1;
4604 unsigned NOT_WRITE
: 1;
4607 unsigned NOT_ADDRESS
: 1;
4616 unsigned READ_WRITE
: 1;
4619 unsigned DATA_ADDRESS
: 1;
4637 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4641 #define _R_NOT_W 0x04
4643 #define _I2C_READ 0x04
4645 #define _NOT_WRITE 0x04
4646 #define _READ_WRITE 0x04
4649 #define _I2C_START 0x08
4651 #define _I2C_STOP 0x10
4652 #define _D_NOT_A 0x20
4654 #define _I2C_DAT 0x20
4656 #define _NOT_ADDRESS 0x20
4657 #define _DATA_ADDRESS 0x20
4662 //==============================================================================
4665 //==============================================================================
4668 extern __at(0x0FC7) __sfr SSPSTAT
;
4676 unsigned R_NOT_W
: 1;
4679 unsigned D_NOT_A
: 1;
4689 unsigned I2C_START
: 1;
4690 unsigned I2C_STOP
: 1;
4700 unsigned I2C_READ
: 1;
4703 unsigned I2C_DAT
: 1;
4724 unsigned NOT_WRITE
: 1;
4727 unsigned NOT_ADDRESS
: 1;
4736 unsigned READ_WRITE
: 1;
4739 unsigned DATA_ADDRESS
: 1;
4757 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4759 #define _SSPSTAT_BF 0x01
4760 #define _SSPSTAT_UA 0x02
4761 #define _SSPSTAT_R_NOT_W 0x04
4762 #define _SSPSTAT_R_W 0x04
4763 #define _SSPSTAT_I2C_READ 0x04
4764 #define _SSPSTAT_NOT_W 0x04
4765 #define _SSPSTAT_NOT_WRITE 0x04
4766 #define _SSPSTAT_READ_WRITE 0x04
4767 #define _SSPSTAT_R 0x04
4768 #define _SSPSTAT_S 0x08
4769 #define _SSPSTAT_I2C_START 0x08
4770 #define _SSPSTAT_P 0x10
4771 #define _SSPSTAT_I2C_STOP 0x10
4772 #define _SSPSTAT_D_NOT_A 0x20
4773 #define _SSPSTAT_D_A 0x20
4774 #define _SSPSTAT_I2C_DAT 0x20
4775 #define _SSPSTAT_NOT_A 0x20
4776 #define _SSPSTAT_NOT_ADDRESS 0x20
4777 #define _SSPSTAT_DATA_ADDRESS 0x20
4778 #define _SSPSTAT_D 0x20
4779 #define _SSPSTAT_CKE 0x40
4780 #define _SSPSTAT_SMP 0x80
4782 //==============================================================================
4784 extern __at(0x0FC8) __sfr SSP1ADD
;
4785 extern __at(0x0FC8) __sfr SSPADD
;
4786 extern __at(0x0FC9) __sfr SSP1BUF
;
4787 extern __at(0x0FC9) __sfr SSPBUF
;
4789 //==============================================================================
4792 extern __at(0x0FCA) __sfr T2CON
;
4798 unsigned T2CKPS0
: 1;
4799 unsigned T2CKPS1
: 1;
4800 unsigned TMR2ON
: 1;
4801 unsigned T2OUTPS0
: 1;
4802 unsigned T2OUTPS1
: 1;
4803 unsigned T2OUTPS2
: 1;
4804 unsigned T2OUTPS3
: 1;
4810 unsigned T2CKPS
: 2;
4817 unsigned T2OUTPS
: 4;
4822 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
4824 #define _T2CKPS0 0x01
4825 #define _T2CKPS1 0x02
4826 #define _TMR2ON 0x04
4827 #define _T2OUTPS0 0x08
4828 #define _T2OUTPS1 0x10
4829 #define _T2OUTPS2 0x20
4830 #define _T2OUTPS3 0x40
4832 //==============================================================================
4834 extern __at(0x0FCB) __sfr PR2
;
4835 extern __at(0x0FCC) __sfr TMR2
;
4837 //==============================================================================
4840 extern __at(0x0FCD) __sfr T1CON
;
4846 unsigned TMR1ON
: 1;
4847 unsigned TMR1CS
: 1;
4848 unsigned NOT_T1SYNC
: 1;
4849 unsigned T1OSCEN
: 1;
4850 unsigned T1CKPS0
: 1;
4851 unsigned T1CKPS1
: 1;
4860 unsigned T1SYNC
: 1;
4872 unsigned T1INSYNC
: 1;
4883 unsigned T1CKPS
: 2;
4888 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
4890 #define _TMR1ON 0x01
4891 #define _TMR1CS 0x02
4892 #define _NOT_T1SYNC 0x04
4893 #define _T1SYNC 0x04
4894 #define _T1INSYNC 0x04
4895 #define _T1OSCEN 0x08
4896 #define _T1CKPS0 0x10
4897 #define _T1CKPS1 0x20
4901 //==============================================================================
4903 extern __at(0x0FCE) __sfr TMR1
;
4904 extern __at(0x0FCE) __sfr TMR1L
;
4905 extern __at(0x0FCF) __sfr TMR1H
;
4907 //==============================================================================
4910 extern __at(0x0FD0) __sfr RCON
;
4916 unsigned NOT_BOR
: 1;
4917 unsigned NOT_POR
: 1;
4918 unsigned NOT_PD
: 1;
4919 unsigned NOT_TO
: 1;
4920 unsigned NOT_RI
: 1;
4921 unsigned NOT_CM
: 1;
4939 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
4941 #define _NOT_BOR 0x01
4943 #define _NOT_POR 0x02
4945 #define _NOT_PD 0x04
4947 #define _NOT_TO 0x08
4949 #define _NOT_RI 0x10
4951 #define _NOT_CM 0x20
4955 //==============================================================================
4958 //==============================================================================
4961 extern __at(0x0FD1) __sfr WDTCON
;
4967 unsigned SWDTEN
: 1;
4990 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
4992 #define _SWDTEN 0x01
4995 //==============================================================================
4998 //==============================================================================
5001 extern __at(0x0FD2) __sfr ECON1
;
5009 unsigned CSUMEN
: 1;
5015 extern __at(0x0FD2) volatile __ECON1bits_t ECON1bits
;
5019 #define _CSUMEN 0x10
5024 //==============================================================================
5027 //==============================================================================
5030 extern __at(0x0FD3) __sfr OSCCON
;
5053 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5060 //==============================================================================
5063 //==============================================================================
5066 extern __at(0x0FD5) __sfr T0CON
;
5078 unsigned T08BIT
: 1;
5079 unsigned TMR0ON
: 1;
5089 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5097 #define _T08BIT 0x40
5098 #define _TMR0ON 0x80
5100 //==============================================================================
5102 extern __at(0x0FD6) __sfr TMR0
;
5103 extern __at(0x0FD6) __sfr TMR0L
;
5104 extern __at(0x0FD7) __sfr TMR0H
;
5106 //==============================================================================
5109 extern __at(0x0FD8) __sfr STATUS
;
5123 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5131 //==============================================================================
5133 extern __at(0x0FD9) __sfr FSR2L
;
5134 extern __at(0x0FDA) __sfr FSR2H
;
5135 extern __at(0x0FDB) __sfr PLUSW2
;
5136 extern __at(0x0FDC) __sfr PREINC2
;
5137 extern __at(0x0FDD) __sfr POSTDEC2
;
5138 extern __at(0x0FDE) __sfr POSTINC2
;
5139 extern __at(0x0FDF) __sfr INDF2
;
5140 extern __at(0x0FE0) __sfr BSR
;
5141 extern __at(0x0FE1) __sfr FSR1L
;
5142 extern __at(0x0FE2) __sfr FSR1H
;
5143 extern __at(0x0FE3) __sfr PLUSW1
;
5144 extern __at(0x0FE4) __sfr PREINC1
;
5145 extern __at(0x0FE5) __sfr POSTDEC1
;
5146 extern __at(0x0FE6) __sfr POSTINC1
;
5147 extern __at(0x0FE7) __sfr INDF1
;
5148 extern __at(0x0FE8) __sfr WREG
;
5149 extern __at(0x0FE9) __sfr FSR0L
;
5150 extern __at(0x0FEA) __sfr FSR0H
;
5151 extern __at(0x0FEB) __sfr PLUSW0
;
5152 extern __at(0x0FEC) __sfr PREINC0
;
5153 extern __at(0x0FED) __sfr POSTDEC0
;
5154 extern __at(0x0FEE) __sfr POSTINC0
;
5155 extern __at(0x0FEF) __sfr INDF0
;
5157 //==============================================================================
5160 extern __at(0x0FF0) __sfr INTCON3
;
5166 unsigned INT1IF
: 1;
5167 unsigned INT2IF
: 1;
5168 unsigned INT3IF
: 1;
5169 unsigned INT1IE
: 1;
5170 unsigned INT2IE
: 1;
5171 unsigned INT3IE
: 1;
5172 unsigned INT1IP
: 1;
5173 unsigned INT2IP
: 1;
5189 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5191 #define _INT1IF 0x01
5193 #define _INT2IF 0x02
5195 #define _INT3IF 0x04
5197 #define _INT1IE 0x08
5199 #define _INT2IE 0x10
5201 #define _INT3IE 0x20
5203 #define _INT1IP 0x40
5205 #define _INT2IP 0x80
5208 //==============================================================================
5211 //==============================================================================
5214 extern __at(0x0FF1) __sfr INTCON2
;
5221 unsigned INT3IP
: 1;
5222 unsigned TMR0IP
: 1;
5223 unsigned INTEDG3
: 1;
5224 unsigned INTEDG2
: 1;
5225 unsigned INTEDG1
: 1;
5226 unsigned INTEDG0
: 1;
5227 unsigned NOT_RBPU
: 1;
5243 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5246 #define _INT3IP 0x02
5247 #define _TMR0IP 0x04
5249 #define _INTEDG3 0x08
5250 #define _INTEDG2 0x10
5251 #define _INTEDG1 0x20
5252 #define _INTEDG0 0x40
5253 #define _NOT_RBPU 0x80
5256 //==============================================================================
5259 //==============================================================================
5262 extern __at(0x0FF2) __sfr INTCON
;
5269 unsigned INT0IF
: 1;
5270 unsigned TMR0IF
: 1;
5272 unsigned INT0IE
: 1;
5273 unsigned TMR0IE
: 1;
5274 unsigned PEIE_GIEL
: 1;
5275 unsigned GIE_GIEH
: 1;
5303 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5306 #define _INT0IF 0x02
5308 #define _TMR0IF 0x04
5311 #define _INT0IE 0x10
5313 #define _TMR0IE 0x20
5315 #define _PEIE_GIEL 0x40
5318 #define _GIE_GIEH 0x80
5322 //==============================================================================
5324 extern __at(0x0FF3) __sfr PROD
;
5325 extern __at(0x0FF3) __sfr PRODL
;
5326 extern __at(0x0FF4) __sfr PRODH
;
5327 extern __at(0x0FF5) __sfr TABLAT
;
5328 extern __at(0x0FF6) __sfr TBLPTR
;
5329 extern __at(0x0FF6) __sfr TBLPTRL
;
5330 extern __at(0x0FF7) __sfr TBLPTRH
;
5331 extern __at(0x0FF8) __sfr TBLPTRU
;
5332 extern __at(0x0FF9) __sfr PC
;
5333 extern __at(0x0FF9) __sfr PCL
;
5334 extern __at(0x0FFA) __sfr PCLATH
;
5335 extern __at(0x0FFB) __sfr PCLATU
;
5337 //==============================================================================
5340 extern __at(0x0FFC) __sfr STKPTR
;
5346 unsigned STKPTR0
: 1;
5347 unsigned STKPTR1
: 1;
5348 unsigned STKPTR2
: 1;
5349 unsigned STKPTR3
: 1;
5350 unsigned STKPTR4
: 1;
5352 unsigned STKUNF
: 1;
5353 unsigned STKFUL
: 1;
5365 unsigned STKOVF
: 1;
5376 unsigned STKPTR
: 5;
5381 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5383 #define _STKPTR0 0x01
5385 #define _STKPTR1 0x02
5387 #define _STKPTR2 0x04
5389 #define _STKPTR3 0x08
5391 #define _STKPTR4 0x10
5393 #define _STKUNF 0x40
5394 #define _STKFUL 0x80
5395 #define _STKOVF 0x80
5397 //==============================================================================
5399 extern __at(0x0FFD) __sfr TOS
;
5400 extern __at(0x0FFD) __sfr TOSL
;
5401 extern __at(0x0FFE) __sfr TOSH
;
5402 extern __at(0x0FFF) __sfr TOSU
;
5404 //==============================================================================
5406 // Configuration Addresses
5408 //==============================================================================
5410 #define __CONFIG1L 0x017FF8
5411 #define __CONFIG1H 0x017FF9
5412 #define __CONFIG2L 0x017FFA
5413 #define __CONFIG2H 0x017FFB
5414 #define __CONFIG3L 0x017FFC
5415 #define __CONFIG3H 0x017FFD
5417 //==============================================================================
5419 #endif // #ifndef __PIC18F66J65_H__