2 * This declarations of the PIC18F66K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:34 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F66K22_H__
26 #define __PIC18F66K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F16) __sfr PMD3
;
54 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F17) __sfr PMD2
;
85 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
96 //==============================================================================
99 //==============================================================================
102 extern __at(0x0F18) __sfr PMD1
;
116 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
126 //==============================================================================
129 //==============================================================================
132 extern __at(0x0F19) __sfr PMD0
;
139 unsigned UART1MD
: 1;
140 unsigned UART2MD
: 1;
146 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
151 #define _UART1MD 0x08
152 #define _UART2MD 0x10
157 //==============================================================================
160 //==============================================================================
163 extern __at(0x0F1A) __sfr PSTR3CON
;
173 unsigned STRSYNC
: 1;
186 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
188 #define _PSTR3CON_STRA 0x01
189 #define _PSTR3CON_STRB 0x02
190 #define _PSTR3CON_STRC 0x04
191 #define _PSTR3CON_STRD 0x08
192 #define _PSTR3CON_STRSYNC 0x10
193 #define _PSTR3CON_CMPL0 0x40
194 #define _PSTR3CON_CMPL1 0x80
196 //==============================================================================
199 //==============================================================================
202 extern __at(0x0F1B) __sfr PSTR2CON
;
212 unsigned STRSYNC
: 1;
225 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
227 #define _PSTR2CON_STRA 0x01
228 #define _PSTR2CON_STRB 0x02
229 #define _PSTR2CON_STRC 0x04
230 #define _PSTR2CON_STRD 0x08
231 #define _PSTR2CON_STRSYNC 0x10
232 #define _PSTR2CON_CMPL0 0x40
233 #define _PSTR2CON_CMPL1 0x80
235 //==============================================================================
237 extern __at(0x0F1C) __sfr TXREG2
;
238 extern __at(0x0F1D) __sfr RCREG2
;
239 extern __at(0x0F1E) __sfr SPBRG2
;
240 extern __at(0x0F1F) __sfr SPBRGH2
;
242 //==============================================================================
245 extern __at(0x0F20) __sfr BAUDCON2
;
259 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
261 #define _BAUDCON2_ABDEN 0x01
262 #define _BAUDCON2_WUE 0x02
263 #define _BAUDCON2_BRG16 0x08
264 #define _BAUDCON2_TXCKP 0x10
265 #define _BAUDCON2_RXDTP 0x20
266 #define _BAUDCON2_RCIDL 0x40
267 #define _BAUDCON2_ABDOVF 0x80
269 //==============================================================================
272 //==============================================================================
275 extern __at(0x0F21) __sfr TXSTA2
;
304 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
306 #define _TXSTA2_TX9D 0x01
307 #define _TXSTA2_TX9D2 0x01
308 #define _TXSTA2_TRMT 0x02
309 #define _TXSTA2_TRMT2 0x02
310 #define _TXSTA2_BRGH 0x04
311 #define _TXSTA2_BRGH2 0x04
312 #define _TXSTA2_SENDB 0x08
313 #define _TXSTA2_SENDB2 0x08
314 #define _TXSTA2_SYNC 0x10
315 #define _TXSTA2_SYNC2 0x10
316 #define _TXSTA2_TXEN 0x20
317 #define _TXSTA2_TXEN2 0x20
318 #define _TXSTA2_TX9 0x40
319 #define _TXSTA2_TX92 0x40
320 #define _TXSTA2_CSRC 0x80
321 #define _TXSTA2_CSRC2 0x80
323 //==============================================================================
326 //==============================================================================
329 extern __at(0x0F22) __sfr RCSTA2
;
358 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
360 #define _RCSTA2_RX9D 0x01
361 #define _RCSTA2_RX9D2 0x01
362 #define _RCSTA2_OERR 0x02
363 #define _RCSTA2_OERR2 0x02
364 #define _RCSTA2_FERR 0x04
365 #define _RCSTA2_FERR2 0x04
366 #define _RCSTA2_ADDEN 0x08
367 #define _RCSTA2_ADDEN2 0x08
368 #define _RCSTA2_CREN 0x10
369 #define _RCSTA2_CREN2 0x10
370 #define _RCSTA2_SREN 0x20
371 #define _RCSTA2_SREN2 0x20
372 #define _RCSTA2_RX9 0x40
373 #define _RCSTA2_RX92 0x40
374 #define _RCSTA2_SPEN 0x80
375 #define _RCSTA2_SPEN2 0x80
377 //==============================================================================
380 //==============================================================================
383 extern __at(0x0F23) __sfr ANCON2
;
387 unsigned ANSEL16
: 1;
388 unsigned ANSEL17
: 1;
389 unsigned ANSEL18
: 1;
390 unsigned ANSEL19
: 1;
397 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
399 #define _ANSEL16 0x01
400 #define _ANSEL17 0x02
401 #define _ANSEL18 0x04
402 #define _ANSEL19 0x08
404 //==============================================================================
407 //==============================================================================
410 extern __at(0x0F24) __sfr ANCON1
;
416 unsigned ANSEL10
: 1;
417 unsigned ANSEL11
: 1;
424 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
428 #define _ANSEL10 0x04
429 #define _ANSEL11 0x08
431 //==============================================================================
434 //==============================================================================
437 extern __at(0x0F25) __sfr ANCON0
;
451 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
462 //==============================================================================
465 //==============================================================================
468 extern __at(0x0F27) __sfr ODCON3
;
482 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
488 //==============================================================================
491 //==============================================================================
494 extern __at(0x0F28) __sfr ODCON2
;
505 unsigned CCP10OD
: 1;
508 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
517 #define _CCP10OD 0x80
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F29) __sfr ODCON1
;
539 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
546 //==============================================================================
549 //==============================================================================
552 extern __at(0x0F2A) __sfr REFOCON
;
575 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
585 //==============================================================================
588 //==============================================================================
591 extern __at(0x0F2B) __sfr CCPTMRS2
;
597 unsigned C8TSEL0
: 1;
598 unsigned C8TSEL1
: 1;
599 unsigned C9TSEL0
: 1;
601 unsigned C10TSEL0
: 1;
614 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
616 #define _C8TSEL0 0x01
617 #define _C8TSEL1 0x02
618 #define _C9TSEL0 0x04
619 #define _C10TSEL0 0x10
621 //==============================================================================
624 //==============================================================================
627 extern __at(0x0F2C) __sfr CCPTMRS1
;
633 unsigned C4TSEL0
: 1;
634 unsigned C4TSEL1
: 1;
635 unsigned C5TSEL0
: 1;
637 unsigned C6TSEL0
: 1;
639 unsigned C7TSEL0
: 1;
640 unsigned C7TSEL1
: 1;
656 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
658 #define _C4TSEL0 0x01
659 #define _C4TSEL1 0x02
660 #define _C5TSEL0 0x04
661 #define _C6TSEL0 0x10
662 #define _C7TSEL0 0x40
663 #define _C7TSEL1 0x80
665 //==============================================================================
668 //==============================================================================
671 extern __at(0x0F2D) __sfr CCPTMRS0
;
677 unsigned C1TSEL0
: 1;
678 unsigned C1TSEL1
: 1;
679 unsigned C1TSEL2
: 1;
680 unsigned C2TSEL0
: 1;
681 unsigned C2TSEL1
: 1;
682 unsigned C2TSEL2
: 1;
683 unsigned C3TSEL0
: 1;
684 unsigned C3TSEL1
: 1;
707 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
709 #define _C1TSEL0 0x01
710 #define _C1TSEL1 0x02
711 #define _C1TSEL2 0x04
712 #define _C2TSEL0 0x08
713 #define _C2TSEL1 0x10
714 #define _C2TSEL2 0x20
715 #define _C3TSEL0 0x40
716 #define _C3TSEL1 0x80
718 //==============================================================================
721 //==============================================================================
724 extern __at(0x0F2E) __sfr CM3CON
;
754 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
756 #define _CM3CON_CCH0 0x01
757 #define _CM3CON_CCH1 0x02
758 #define _CM3CON_CREF 0x04
759 #define _CM3CON_EVPOL0 0x08
760 #define _CM3CON_EVPOL1 0x10
761 #define _CM3CON_CPOL 0x20
762 #define _CM3CON_COE 0x40
763 #define _CM3CON_CON 0x80
765 //==============================================================================
768 //==============================================================================
771 extern __at(0x0F2E) __sfr CM3CON1
;
801 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
803 #define _CM3CON1_CCH0 0x01
804 #define _CM3CON1_CCH1 0x02
805 #define _CM3CON1_CREF 0x04
806 #define _CM3CON1_EVPOL0 0x08
807 #define _CM3CON1_EVPOL1 0x10
808 #define _CM3CON1_CPOL 0x20
809 #define _CM3CON1_COE 0x40
810 #define _CM3CON1_CON 0x80
812 //==============================================================================
815 //==============================================================================
818 extern __at(0x0F2F) __sfr CM2CON
;
848 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
850 #define _CM2CON_CCH0 0x01
851 #define _CM2CON_CCH1 0x02
852 #define _CM2CON_CREF 0x04
853 #define _CM2CON_EVPOL0 0x08
854 #define _CM2CON_EVPOL1 0x10
855 #define _CM2CON_CPOL 0x20
856 #define _CM2CON_COE 0x40
857 #define _CM2CON_CON 0x80
859 //==============================================================================
862 //==============================================================================
865 extern __at(0x0F2F) __sfr CM2CON1
;
895 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
897 #define _CM2CON1_CCH0 0x01
898 #define _CM2CON1_CCH1 0x02
899 #define _CM2CON1_CREF 0x04
900 #define _CM2CON1_EVPOL0 0x08
901 #define _CM2CON1_EVPOL1 0x10
902 #define _CM2CON1_CPOL 0x20
903 #define _CM2CON1_COE 0x40
904 #define _CM2CON1_CON 0x80
906 //==============================================================================
909 //==============================================================================
912 extern __at(0x0F30) __sfr T12CON
;
918 unsigned T12CKPS0
: 1;
919 unsigned T12CKPS1
: 1;
920 unsigned TMR12ON
: 1;
921 unsigned T12OUTPS0
: 1;
922 unsigned T12OUTPS1
: 1;
923 unsigned T12OUTPS2
: 1;
924 unsigned T12OUTPS3
: 1;
930 unsigned T12CKPS
: 2;
937 unsigned T12OUTPS
: 4;
942 extern __at(0x0F30) volatile __T12CONbits_t T12CONbits
;
944 #define _T12CKPS0 0x01
945 #define _T12CKPS1 0x02
946 #define _TMR12ON 0x04
947 #define _T12OUTPS0 0x08
948 #define _T12OUTPS1 0x10
949 #define _T12OUTPS2 0x20
950 #define _T12OUTPS3 0x40
952 //==============================================================================
954 extern __at(0x0F31) __sfr PR12
;
955 extern __at(0x0F32) __sfr TMR12
;
957 //==============================================================================
960 extern __at(0x0F33) __sfr T10CON
;
966 unsigned T10CKPS0
: 1;
967 unsigned T10CKPS1
: 1;
968 unsigned TMR10ON
: 1;
969 unsigned T10OUTPS0
: 1;
970 unsigned T10OUTPS1
: 1;
971 unsigned T10OUTPS2
: 1;
972 unsigned T10OUTPS3
: 1;
978 unsigned T10CKPS
: 2;
985 unsigned T10OUTPS
: 4;
990 extern __at(0x0F33) volatile __T10CONbits_t T10CONbits
;
992 #define _T10CKPS0 0x01
993 #define _T10CKPS1 0x02
994 #define _TMR10ON 0x04
995 #define _T10OUTPS0 0x08
996 #define _T10OUTPS1 0x10
997 #define _T10OUTPS2 0x20
998 #define _T10OUTPS3 0x40
1000 //==============================================================================
1002 extern __at(0x0F34) __sfr PR10
;
1003 extern __at(0x0F35) __sfr TMR10
;
1005 //==============================================================================
1008 extern __at(0x0F36) __sfr T8CON
;
1014 unsigned T8CKPS0
: 1;
1015 unsigned T8CKPS1
: 1;
1016 unsigned TMR8ON
: 1;
1017 unsigned T8OUTPS0
: 1;
1018 unsigned T8OUTPS1
: 1;
1019 unsigned T8OUTPS2
: 1;
1020 unsigned T8OUTPS3
: 1;
1026 unsigned T8CKPS
: 2;
1033 unsigned T8OUTPS
: 4;
1038 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
1040 #define _T8CKPS0 0x01
1041 #define _T8CKPS1 0x02
1042 #define _TMR8ON 0x04
1043 #define _T8OUTPS0 0x08
1044 #define _T8OUTPS1 0x10
1045 #define _T8OUTPS2 0x20
1046 #define _T8OUTPS3 0x40
1048 //==============================================================================
1050 extern __at(0x0F37) __sfr PR8
;
1051 extern __at(0x0F38) __sfr TMR8
;
1053 //==============================================================================
1056 extern __at(0x0F39) __sfr T6CON
;
1062 unsigned T6CKPS0
: 1;
1063 unsigned T6CKPS1
: 1;
1064 unsigned TMR6ON
: 1;
1065 unsigned T6OUTPS0
: 1;
1066 unsigned T6OUTPS1
: 1;
1067 unsigned T6OUTPS2
: 1;
1068 unsigned T6OUTPS3
: 1;
1074 unsigned T6CKPS
: 2;
1081 unsigned T6OUTPS
: 4;
1086 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
1088 #define _T6CKPS0 0x01
1089 #define _T6CKPS1 0x02
1090 #define _TMR6ON 0x04
1091 #define _T6OUTPS0 0x08
1092 #define _T6OUTPS1 0x10
1093 #define _T6OUTPS2 0x20
1094 #define _T6OUTPS3 0x40
1096 //==============================================================================
1098 extern __at(0x0F3A) __sfr PR6
;
1099 extern __at(0x0F3B) __sfr TMR6
;
1101 //==============================================================================
1104 extern __at(0x0F3C) __sfr T7GCON
;
1110 unsigned T7GSS0
: 1;
1111 unsigned T7GSS1
: 1;
1112 unsigned T7GVAL
: 1;
1113 unsigned T7GGO_NOT_T7DONE
: 1;
1114 unsigned T7GSPM
: 1;
1116 unsigned T7GPOL
: 1;
1117 unsigned TMR7GE
: 1;
1137 unsigned NOT_T7DONE
: 1;
1151 extern __at(0x0F3C) volatile __T7GCONbits_t T7GCONbits
;
1153 #define _T7GSS0 0x01
1154 #define _T7GSS1 0x02
1155 #define _T7GVAL 0x04
1156 #define _T7GGO_NOT_T7DONE 0x08
1158 #define _NOT_T7DONE 0x08
1159 #define _T7GSPM 0x10
1161 #define _T7GPOL 0x40
1162 #define _TMR7GE 0x80
1164 //==============================================================================
1167 //==============================================================================
1170 extern __at(0x0F3D) __sfr T7CON
;
1176 unsigned TMR7ON
: 1;
1178 unsigned NOT_T7SYNC
: 1;
1179 unsigned SOSCEN
: 1;
1180 unsigned T7CKPS0
: 1;
1181 unsigned T7CKPS1
: 1;
1182 unsigned TMR7CS0
: 1;
1183 unsigned TMR7CS1
: 1;
1189 unsigned T7CKPS
: 2;
1196 unsigned TMR7CS
: 2;
1200 extern __at(0x0F3D) volatile __T7CONbits_t T7CONbits
;
1202 #define _T7CON_TMR7ON 0x01
1203 #define _T7CON_RD16 0x02
1204 #define _T7CON_NOT_T7SYNC 0x04
1205 #define _T7CON_SOSCEN 0x08
1206 #define _T7CON_T7CKPS0 0x10
1207 #define _T7CON_T7CKPS1 0x20
1208 #define _T7CON_TMR7CS0 0x40
1209 #define _T7CON_TMR7CS1 0x80
1211 //==============================================================================
1213 extern __at(0x0F3E) __sfr TMR7
;
1214 extern __at(0x0F3E) __sfr TMR7L
;
1215 extern __at(0x0F3F) __sfr TMR7H
;
1217 //==============================================================================
1220 extern __at(0x0F40) __sfr CCP10CON
;
1226 unsigned CCP10M0
: 1;
1227 unsigned CCP10M1
: 1;
1228 unsigned CCP10M2
: 1;
1229 unsigned CCP10M3
: 1;
1230 unsigned DC10B0
: 1;
1231 unsigned DC10B1
: 1;
1242 unsigned CCP10Y
: 1;
1243 unsigned CCP10X
: 1;
1250 unsigned CCP10M
: 4;
1262 extern __at(0x0F40) volatile __CCP10CONbits_t CCP10CONbits
;
1264 #define _CCP10M0 0x01
1265 #define _CCP10M1 0x02
1266 #define _CCP10M2 0x04
1267 #define _CCP10M3 0x08
1268 #define _DC10B0 0x10
1269 #define _CCP10Y 0x10
1270 #define _DC10B1 0x20
1271 #define _CCP10X 0x20
1273 //==============================================================================
1275 extern __at(0x0F41) __sfr CCPR10
;
1276 extern __at(0x0F41) __sfr CCPR10L
;
1277 extern __at(0x0F42) __sfr CCPR10H
;
1279 //==============================================================================
1282 extern __at(0x0F43) __sfr CCP9CON
;
1288 unsigned CCP9M0
: 1;
1289 unsigned CCP9M1
: 1;
1290 unsigned CCP9M2
: 1;
1291 unsigned CCP9M3
: 1;
1324 extern __at(0x0F43) volatile __CCP9CONbits_t CCP9CONbits
;
1326 #define _CCP9M0 0x01
1327 #define _CCP9M1 0x02
1328 #define _CCP9M2 0x04
1329 #define _CCP9M3 0x08
1335 //==============================================================================
1337 extern __at(0x0F44) __sfr CCPR9
;
1338 extern __at(0x0F44) __sfr CCPR9L
;
1339 extern __at(0x0F45) __sfr CCPR9H
;
1341 //==============================================================================
1344 extern __at(0x0F46) __sfr CCP8CON
;
1350 unsigned CCP8M0
: 1;
1351 unsigned CCP8M1
: 1;
1352 unsigned CCP8M2
: 1;
1353 unsigned CCP8M3
: 1;
1386 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
1388 #define _CCP8M0 0x01
1389 #define _CCP8M1 0x02
1390 #define _CCP8M2 0x04
1391 #define _CCP8M3 0x08
1397 //==============================================================================
1399 extern __at(0x0F47) __sfr CCPR8
;
1400 extern __at(0x0F47) __sfr CCPR8L
;
1401 extern __at(0x0F48) __sfr CCPR8H
;
1403 //==============================================================================
1406 extern __at(0x0F49) __sfr CCP3CON
;
1412 unsigned CCP3M0
: 1;
1413 unsigned CCP3M1
: 1;
1414 unsigned CCP3M2
: 1;
1415 unsigned CCP3M3
: 1;
1442 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
1444 #define _CCP3M0 0x01
1445 #define _CCP3M1 0x02
1446 #define _CCP3M2 0x04
1447 #define _CCP3M3 0x08
1453 //==============================================================================
1455 extern __at(0x0F4A) __sfr CCPR3
;
1456 extern __at(0x0F4A) __sfr CCPR3L
;
1457 extern __at(0x0F4B) __sfr CCPR3H
;
1459 //==============================================================================
1462 extern __at(0x0F4C) __sfr ECCP3DEL
;
1475 unsigned P3RSEN
: 1;
1485 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
1494 #define _P3RSEN 0x80
1496 //==============================================================================
1499 //==============================================================================
1502 extern __at(0x0F4D) __sfr ECCP3AS
;
1508 unsigned PSS3BD0
: 1;
1509 unsigned PSS3BD1
: 1;
1510 unsigned PSS3AC0
: 1;
1511 unsigned PSS3AC1
: 1;
1512 unsigned ECCP3AS0
: 1;
1513 unsigned ECCP3AS1
: 1;
1514 unsigned ECCP3AS2
: 1;
1515 unsigned ECCP3ASE
: 1;
1520 unsigned PSS3BD
: 2;
1527 unsigned PSS3AC
: 2;
1534 unsigned ECCP3AS
: 3;
1539 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
1541 #define _PSS3BD0 0x01
1542 #define _PSS3BD1 0x02
1543 #define _PSS3AC0 0x04
1544 #define _PSS3AC1 0x08
1545 #define _ECCP3AS0 0x10
1546 #define _ECCP3AS1 0x20
1547 #define _ECCP3AS2 0x40
1548 #define _ECCP3ASE 0x80
1550 //==============================================================================
1553 //==============================================================================
1556 extern __at(0x0F4E) __sfr CCP2CON
;
1562 unsigned CCP2M0
: 1;
1563 unsigned CCP2M1
: 1;
1564 unsigned CCP2M2
: 1;
1565 unsigned CCP2M3
: 1;
1604 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
1606 #define _CCP2M0 0x01
1607 #define _CCP2M1 0x02
1608 #define _CCP2M2 0x04
1609 #define _CCP2M3 0x08
1617 //==============================================================================
1620 //==============================================================================
1623 extern __at(0x0F4E) __sfr ECCP2CON
;
1629 unsigned CCP2M0
: 1;
1630 unsigned CCP2M1
: 1;
1631 unsigned CCP2M2
: 1;
1632 unsigned CCP2M3
: 1;
1671 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
1673 #define _ECCP2CON_CCP2M0 0x01
1674 #define _ECCP2CON_CCP2M1 0x02
1675 #define _ECCP2CON_CCP2M2 0x04
1676 #define _ECCP2CON_CCP2M3 0x08
1677 #define _ECCP2CON_DC2B0 0x10
1678 #define _ECCP2CON_CCP2Y 0x10
1679 #define _ECCP2CON_DC2B1 0x20
1680 #define _ECCP2CON_CCP2X 0x20
1681 #define _ECCP2CON_P2M0 0x40
1682 #define _ECCP2CON_P2M1 0x80
1684 //==============================================================================
1686 extern __at(0x0F4F) __sfr CCPR2
;
1687 extern __at(0x0F4F) __sfr CCPR2L
;
1688 extern __at(0x0F50) __sfr CCPR2H
;
1690 //==============================================================================
1693 extern __at(0x0F51) __sfr ECCP2DEL
;
1706 unsigned P2RSEN
: 1;
1716 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
1725 #define _P2RSEN 0x80
1727 //==============================================================================
1730 //==============================================================================
1733 extern __at(0x0F51) __sfr PWM2CON
;
1746 unsigned P2RSEN
: 1;
1756 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
1758 #define _PWM2CON_P2DC0 0x01
1759 #define _PWM2CON_P2DC1 0x02
1760 #define _PWM2CON_P2DC2 0x04
1761 #define _PWM2CON_P2DC3 0x08
1762 #define _PWM2CON_P2DC4 0x10
1763 #define _PWM2CON_P2DC5 0x20
1764 #define _PWM2CON_P2DC6 0x40
1765 #define _PWM2CON_P2RSEN 0x80
1767 //==============================================================================
1770 //==============================================================================
1773 extern __at(0x0F52) __sfr ECCP2AS
;
1779 unsigned PSS2BD0
: 1;
1780 unsigned PSS2BD1
: 1;
1781 unsigned PSS2AC0
: 1;
1782 unsigned PSS2AC1
: 1;
1783 unsigned ECCP2AS0
: 1;
1784 unsigned ECCP2AS1
: 1;
1785 unsigned ECCP2AS2
: 1;
1786 unsigned ECCP2ASE
: 1;
1791 unsigned PSS2BD
: 2;
1798 unsigned PSS2AC
: 2;
1805 unsigned ECCP2AS
: 3;
1810 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
1812 #define _PSS2BD0 0x01
1813 #define _PSS2BD1 0x02
1814 #define _PSS2AC0 0x04
1815 #define _PSS2AC1 0x08
1816 #define _ECCP2AS0 0x10
1817 #define _ECCP2AS1 0x20
1818 #define _ECCP2AS2 0x40
1819 #define _ECCP2ASE 0x80
1821 //==============================================================================
1824 //==============================================================================
1827 extern __at(0x0F53) __sfr PADCFG1
;
1834 unsigned RTSECSEL0
: 1;
1835 unsigned RTSECSEL1
: 1;
1846 unsigned RTSECSEL
: 2;
1851 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
1853 #define _RTSECSEL0 0x02
1854 #define _RTSECSEL1 0x04
1858 //==============================================================================
1861 //==============================================================================
1864 extern __at(0x0F54) __sfr CM1CON
;
1873 unsigned EVPOL0
: 1;
1874 unsigned EVPOL1
: 1;
1894 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
1899 #define _EVPOL0 0x08
1900 #define _EVPOL1 0x10
1905 //==============================================================================
1908 //==============================================================================
1911 extern __at(0x0F54) __sfr CM1CON1
;
1920 unsigned EVPOL0
: 1;
1921 unsigned EVPOL1
: 1;
1941 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
1943 #define _CM1CON1_CCH0 0x01
1944 #define _CM1CON1_CCH1 0x02
1945 #define _CM1CON1_CREF 0x04
1946 #define _CM1CON1_EVPOL0 0x08
1947 #define _CM1CON1_EVPOL1 0x10
1948 #define _CM1CON1_CPOL 0x20
1949 #define _CM1CON1_COE 0x40
1950 #define _CM1CON1_CON 0x80
1952 //==============================================================================
1955 //==============================================================================
1958 extern __at(0x0F55) __sfr CTMUICON
;
1966 unsigned ITRIM0
: 1;
1967 unsigned ITRIM1
: 1;
1968 unsigned ITRIM2
: 1;
1969 unsigned ITRIM3
: 1;
1970 unsigned ITRIM4
: 1;
1971 unsigned ITRIM5
: 1;
1987 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
1991 #define _ITRIM0 0x04
1992 #define _ITRIM1 0x08
1993 #define _ITRIM2 0x10
1994 #define _ITRIM3 0x20
1995 #define _ITRIM4 0x40
1996 #define _ITRIM5 0x80
1998 //==============================================================================
2001 //==============================================================================
2004 extern __at(0x0F56) __sfr CTMUCONL
;
2010 unsigned EDG1STAT
: 1;
2011 unsigned EDG2STAT
: 1;
2012 unsigned EDG1SEL0
: 1;
2013 unsigned EDG1SEL1
: 1;
2014 unsigned EDG1POL
: 1;
2015 unsigned EDG2SEL0
: 1;
2016 unsigned EDG2SEL1
: 1;
2017 unsigned EDG2POL
: 1;
2023 unsigned EDG1SEL
: 2;
2030 unsigned EDG2SEL
: 2;
2035 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
2037 #define _EDG1STAT 0x01
2038 #define _EDG2STAT 0x02
2039 #define _EDG1SEL0 0x04
2040 #define _EDG1SEL1 0x08
2041 #define _EDG1POL 0x10
2042 #define _EDG2SEL0 0x20
2043 #define _EDG2SEL1 0x40
2044 #define _EDG2POL 0x80
2046 //==============================================================================
2049 //==============================================================================
2052 extern __at(0x0F57) __sfr CTMUCONH
;
2056 unsigned CTTRIG
: 1;
2057 unsigned IDISSEN
: 1;
2058 unsigned EDGSEQEN
: 1;
2061 unsigned CTMUSIDL
: 1;
2063 unsigned CTMUEN
: 1;
2066 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
2068 #define _CTTRIG 0x01
2069 #define _IDISSEN 0x02
2070 #define _EDGSEQEN 0x04
2073 #define _CTMUSIDL 0x20
2074 #define _CTMUEN 0x80
2076 //==============================================================================
2078 extern __at(0x0F58) __sfr ALRMVAL
;
2079 extern __at(0x0F58) __sfr ALRMVALL
;
2080 extern __at(0x0F59) __sfr ALRMVALH
;
2082 //==============================================================================
2085 extern __at(0x0F5A) __sfr ALRMRPT
;
2099 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
2110 //==============================================================================
2113 //==============================================================================
2116 extern __at(0x0F5B) __sfr ALRMCFG
;
2122 unsigned ALRMPTR0
: 1;
2123 unsigned ALRMPTR1
: 1;
2124 unsigned AMASK0
: 1;
2125 unsigned AMASK1
: 1;
2126 unsigned AMASK2
: 1;
2127 unsigned AMASK3
: 1;
2129 unsigned ALRMEN
: 1;
2134 unsigned ALRMPTR
: 2;
2146 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
2148 #define _ALRMPTR0 0x01
2149 #define _ALRMPTR1 0x02
2150 #define _AMASK0 0x04
2151 #define _AMASK1 0x08
2152 #define _AMASK2 0x10
2153 #define _AMASK3 0x20
2155 #define _ALRMEN 0x80
2157 //==============================================================================
2159 extern __at(0x0F5C) __sfr RTCVAL
;
2160 extern __at(0x0F5C) __sfr RTCVALL
;
2161 extern __at(0x0F5D) __sfr RTCVALH
;
2163 //==============================================================================
2166 extern __at(0x0F5E) __sfr RTCCAL
;
2180 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
2191 //==============================================================================
2194 //==============================================================================
2197 extern __at(0x0F5F) __sfr RTCCFG
;
2203 unsigned RTCPTR0
: 1;
2204 unsigned RTCPTR1
: 1;
2206 unsigned HALFSEC
: 1;
2207 unsigned RTCSYNC
: 1;
2208 unsigned RTCWREN
: 1;
2215 unsigned RTCPTR
: 2;
2220 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
2222 #define _RTCPTR0 0x01
2223 #define _RTCPTR1 0x02
2225 #define _HALFSEC 0x08
2226 #define _RTCSYNC 0x10
2227 #define _RTCWREN 0x20
2230 //==============================================================================
2233 //==============================================================================
2236 extern __at(0x0F60) __sfr PIE6
;
2240 unsigned CMP1IE
: 1;
2241 unsigned CMP2IE
: 1;
2242 unsigned CMP3IE
: 1;
2250 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
2252 #define _CMP1IE 0x01
2253 #define _CMP2IE 0x02
2254 #define _CMP3IE 0x04
2257 //==============================================================================
2259 extern __at(0x0F61) __sfr EEDATA
;
2260 extern __at(0x0F62) __sfr EEADR
;
2261 extern __at(0x0F63) __sfr EEADRH
;
2263 //==============================================================================
2266 extern __at(0x0F64) __sfr OSCCON2
;
2270 unsigned MFIOSEL
: 1;
2271 unsigned MFIOFS
: 1;
2273 unsigned SOSCGO
: 1;
2276 unsigned SOSCRUN
: 1;
2280 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
2282 #define _MFIOSEL 0x01
2283 #define _MFIOFS 0x02
2284 #define _SOSCGO 0x08
2285 #define _SOSCRUN 0x40
2287 //==============================================================================
2290 //==============================================================================
2293 extern __at(0x0F65) __sfr BAUDCON
;
2304 unsigned ABDOVF
: 1;
2307 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
2315 #define _ABDOVF 0x80
2317 //==============================================================================
2320 //==============================================================================
2323 extern __at(0x0F65) __sfr BAUDCON1
;
2334 unsigned ABDOVF
: 1;
2337 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
2339 #define _BAUDCON1_ABDEN 0x01
2340 #define _BAUDCON1_WUE 0x02
2341 #define _BAUDCON1_BRG16 0x08
2342 #define _BAUDCON1_TXCKP 0x10
2343 #define _BAUDCON1_RXDTP 0x20
2344 #define _BAUDCON1_RCIDL 0x40
2345 #define _BAUDCON1_ABDOVF 0x80
2347 //==============================================================================
2350 //==============================================================================
2353 extern __at(0x0F65) __sfr BAUDCTL
;
2364 unsigned ABDOVF
: 1;
2367 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
2369 #define _BAUDCTL_ABDEN 0x01
2370 #define _BAUDCTL_WUE 0x02
2371 #define _BAUDCTL_BRG16 0x08
2372 #define _BAUDCTL_TXCKP 0x10
2373 #define _BAUDCTL_RXDTP 0x20
2374 #define _BAUDCTL_RCIDL 0x40
2375 #define _BAUDCTL_ABDOVF 0x80
2377 //==============================================================================
2380 //==============================================================================
2383 extern __at(0x0F66) __sfr SSP2CON2
;
2395 unsigned ACKSTAT
: 1;
2402 unsigned ADMSK1
: 1;
2403 unsigned ADMSK2
: 1;
2404 unsigned ADMSK3
: 1;
2405 unsigned ADMSK4
: 1;
2406 unsigned ADMSK5
: 1;
2412 extern __at(0x0F66) volatile __SSP2CON2bits_t SSP2CON2bits
;
2414 #define _SSP2CON2_SEN 0x01
2415 #define _SSP2CON2_RSEN 0x02
2416 #define _SSP2CON2_ADMSK1 0x02
2417 #define _SSP2CON2_PEN 0x04
2418 #define _SSP2CON2_ADMSK2 0x04
2419 #define _SSP2CON2_RCEN 0x08
2420 #define _SSP2CON2_ADMSK3 0x08
2421 #define _SSP2CON2_ACKEN 0x10
2422 #define _SSP2CON2_ADMSK4 0x10
2423 #define _SSP2CON2_ACKDT 0x20
2424 #define _SSP2CON2_ADMSK5 0x20
2425 #define _SSP2CON2_ACKSTAT 0x40
2426 #define _SSP2CON2_GCEN 0x80
2428 //==============================================================================
2431 //==============================================================================
2434 extern __at(0x0F67) __sfr SSP2CON1
;
2457 extern __at(0x0F67) volatile __SSP2CON1bits_t SSP2CON1bits
;
2459 #define _SSP2CON1_SSPM0 0x01
2460 #define _SSP2CON1_SSPM1 0x02
2461 #define _SSP2CON1_SSPM2 0x04
2462 #define _SSP2CON1_SSPM3 0x08
2463 #define _SSP2CON1_CKP 0x10
2464 #define _SSP2CON1_SSPEN 0x20
2465 #define _SSP2CON1_SSPOV 0x40
2466 #define _SSP2CON1_WCOL 0x80
2468 //==============================================================================
2471 //==============================================================================
2474 extern __at(0x0F68) __sfr SSP2STAT
;
2482 unsigned R_NOT_W
: 1;
2485 unsigned D_NOT_A
: 1;
2495 unsigned I2C_START
: 1;
2496 unsigned I2C_STOP
: 1;
2530 unsigned NOT_WRITE
: 1;
2533 unsigned NOT_ADDRESS
: 1;
2542 unsigned READ_WRITE
: 1;
2545 unsigned DATA_ADDRESS
: 1;
2554 unsigned I2C_READ
: 1;
2557 unsigned I2C_DAT
: 1;
2563 extern __at(0x0F68) volatile __SSP2STATbits_t SSP2STATbits
;
2565 #define _SSP2STAT_BF 0x01
2566 #define _SSP2STAT_UA 0x02
2567 #define _SSP2STAT_R_NOT_W 0x04
2568 #define _SSP2STAT_R 0x04
2569 #define _SSP2STAT_R_W 0x04
2570 #define _SSP2STAT_NOT_W 0x04
2571 #define _SSP2STAT_NOT_WRITE 0x04
2572 #define _SSP2STAT_READ_WRITE 0x04
2573 #define _SSP2STAT_I2C_READ 0x04
2574 #define _SSP2STAT_S 0x08
2575 #define _SSP2STAT_I2C_START 0x08
2576 #define _SSP2STAT_P 0x10
2577 #define _SSP2STAT_I2C_STOP 0x10
2578 #define _SSP2STAT_D_NOT_A 0x20
2579 #define _SSP2STAT_D 0x20
2580 #define _SSP2STAT_D_A 0x20
2581 #define _SSP2STAT_NOT_A 0x20
2582 #define _SSP2STAT_NOT_ADDRESS 0x20
2583 #define _SSP2STAT_DATA_ADDRESS 0x20
2584 #define _SSP2STAT_I2C_DAT 0x20
2585 #define _SSP2STAT_CKE 0x40
2586 #define _SSP2STAT_SMP 0x80
2588 //==============================================================================
2590 extern __at(0x0F69) __sfr SSP2ADD
;
2592 //==============================================================================
2595 extern __at(0x0F69) __sfr SSP2MSK
;
2609 extern __at(0x0F69) volatile __SSP2MSKbits_t SSP2MSKbits
;
2611 #define _SSP2MSK_MSK0 0x01
2612 #define _SSP2MSK_MSK1 0x02
2613 #define _SSP2MSK_MSK2 0x04
2614 #define _SSP2MSK_MSK3 0x08
2615 #define _SSP2MSK_MSK4 0x10
2616 #define _SSP2MSK_MSK5 0x20
2617 #define _SSP2MSK_MSK6 0x40
2618 #define _SSP2MSK_MSK7 0x80
2620 //==============================================================================
2622 extern __at(0x0F6A) __sfr SSP2BUF
;
2624 //==============================================================================
2627 extern __at(0x0F6B) __sfr T4CON
;
2633 unsigned T4CKPS0
: 1;
2634 unsigned T4CKPS1
: 1;
2635 unsigned TMR4ON
: 1;
2636 unsigned T4OUTPS0
: 1;
2637 unsigned T4OUTPS1
: 1;
2638 unsigned T4OUTPS2
: 1;
2639 unsigned T4OUTPS3
: 1;
2645 unsigned T4CKPS
: 2;
2652 unsigned T4OUTPS
: 4;
2657 extern __at(0x0F6B) volatile __T4CONbits_t T4CONbits
;
2659 #define _T4CKPS0 0x01
2660 #define _T4CKPS1 0x02
2661 #define _TMR4ON 0x04
2662 #define _T4OUTPS0 0x08
2663 #define _T4OUTPS1 0x10
2664 #define _T4OUTPS2 0x20
2665 #define _T4OUTPS3 0x40
2667 //==============================================================================
2669 extern __at(0x0F6C) __sfr PR4
;
2670 extern __at(0x0F6D) __sfr TMR4
;
2672 //==============================================================================
2675 extern __at(0x0F6E) __sfr CCP7CON
;
2681 unsigned CCP7M0
: 1;
2682 unsigned CCP7M1
: 1;
2683 unsigned CCP7M2
: 1;
2684 unsigned CCP7M3
: 1;
2717 extern __at(0x0F6E) volatile __CCP7CONbits_t CCP7CONbits
;
2719 #define _CCP7M0 0x01
2720 #define _CCP7M1 0x02
2721 #define _CCP7M2 0x04
2722 #define _CCP7M3 0x08
2728 //==============================================================================
2730 extern __at(0x0F6F) __sfr CCPR7
;
2731 extern __at(0x0F6F) __sfr CCPR7L
;
2732 extern __at(0x0F70) __sfr CCPR7H
;
2734 //==============================================================================
2737 extern __at(0x0F71) __sfr CCP6CON
;
2743 unsigned CCP6M0
: 1;
2744 unsigned CCP6M1
: 1;
2745 unsigned CCP6M2
: 1;
2746 unsigned CCP6M3
: 1;
2779 extern __at(0x0F71) volatile __CCP6CONbits_t CCP6CONbits
;
2781 #define _CCP6M0 0x01
2782 #define _CCP6M1 0x02
2783 #define _CCP6M2 0x04
2784 #define _CCP6M3 0x08
2790 //==============================================================================
2792 extern __at(0x0F72) __sfr CCPR6
;
2793 extern __at(0x0F72) __sfr CCPR6L
;
2794 extern __at(0x0F73) __sfr CCPR6H
;
2796 //==============================================================================
2799 extern __at(0x0F74) __sfr CCP5CON
;
2805 unsigned CCP5M0
: 1;
2806 unsigned CCP5M1
: 1;
2807 unsigned CCP5M2
: 1;
2808 unsigned CCP5M3
: 1;
2841 extern __at(0x0F74) volatile __CCP5CONbits_t CCP5CONbits
;
2843 #define _CCP5M0 0x01
2844 #define _CCP5M1 0x02
2845 #define _CCP5M2 0x04
2846 #define _CCP5M3 0x08
2852 //==============================================================================
2854 extern __at(0x0F75) __sfr CCPR5
;
2855 extern __at(0x0F75) __sfr CCPR5L
;
2856 extern __at(0x0F76) __sfr CCPR5H
;
2858 //==============================================================================
2861 extern __at(0x0F77) __sfr CCP4CON
;
2867 unsigned CCP4M0
: 1;
2868 unsigned CCP4M1
: 1;
2869 unsigned CCP4M2
: 1;
2870 unsigned CCP4M3
: 1;
2903 extern __at(0x0F77) volatile __CCP4CONbits_t CCP4CONbits
;
2905 #define _CCP4M0 0x01
2906 #define _CCP4M1 0x02
2907 #define _CCP4M2 0x04
2908 #define _CCP4M3 0x08
2914 //==============================================================================
2916 extern __at(0x0F78) __sfr CCPR4
;
2917 extern __at(0x0F78) __sfr CCPR4L
;
2918 extern __at(0x0F79) __sfr CCPR4H
;
2920 //==============================================================================
2923 extern __at(0x0F7A) __sfr T5GCON
;
2929 unsigned T5GSS0
: 1;
2930 unsigned T5GSS1
: 1;
2931 unsigned T5GVAL
: 1;
2932 unsigned T5GGO_NOT_T5DONE
: 1;
2933 unsigned T5GSPM
: 1;
2935 unsigned T5GPOL
: 1;
2936 unsigned TMR5GE
: 1;
2956 unsigned NOT_T5DONE
: 1;
2970 extern __at(0x0F7A) volatile __T5GCONbits_t T5GCONbits
;
2972 #define _T5GSS0 0x01
2973 #define _T5GSS1 0x02
2974 #define _T5GVAL 0x04
2975 #define _T5GGO_NOT_T5DONE 0x08
2977 #define _NOT_T5DONE 0x08
2978 #define _T5GSPM 0x10
2980 #define _T5GPOL 0x40
2981 #define _TMR5GE 0x80
2983 //==============================================================================
2986 //==============================================================================
2989 extern __at(0x0F7B) __sfr T5CON
;
2995 unsigned TMR5ON
: 1;
2997 unsigned NOT_T5SYNC
: 1;
2998 unsigned SOSCEN
: 1;
2999 unsigned T5CKPS0
: 1;
3000 unsigned T5CKPS1
: 1;
3001 unsigned TMR5CS0
: 1;
3002 unsigned TMR5CS1
: 1;
3008 unsigned T5CKPS
: 2;
3015 unsigned TMR5CS
: 2;
3019 extern __at(0x0F7B) volatile __T5CONbits_t T5CONbits
;
3021 #define _T5CON_TMR5ON 0x01
3022 #define _T5CON_RD16 0x02
3023 #define _T5CON_NOT_T5SYNC 0x04
3024 #define _T5CON_SOSCEN 0x08
3025 #define _T5CON_T5CKPS0 0x10
3026 #define _T5CON_T5CKPS1 0x20
3027 #define _T5CON_TMR5CS0 0x40
3028 #define _T5CON_TMR5CS1 0x80
3030 //==============================================================================
3032 extern __at(0x0F7C) __sfr TMR5
;
3033 extern __at(0x0F7C) __sfr TMR5L
;
3034 extern __at(0x0F7D) __sfr TMR5H
;
3035 extern __at(0x0F7E) __sfr EECON2
;
3037 //==============================================================================
3040 extern __at(0x0F7F) __sfr EECON1
;
3054 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
3064 //==============================================================================
3067 //==============================================================================
3070 extern __at(0x0F80) __sfr PORTA
;
3102 unsigned VREF_MINUS
: 1;
3103 unsigned VREF_PLUS
: 1;
3129 unsigned HLVDIN
: 1;
3135 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
3144 #define _VREF_MINUS 0x04
3147 #define _VREF_PLUS 0x08
3154 #define _HLVDIN 0x20
3162 //==============================================================================
3165 //==============================================================================
3168 extern __at(0x0F81) __sfr PORTB
;
3213 unsigned CCP2_P2A
: 1;
3245 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3258 #define _CCP2_P2A 0x08
3273 //==============================================================================
3276 //==============================================================================
3279 extern __at(0x0F82) __sfr PORTC
;
3332 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3359 //==============================================================================
3362 //==============================================================================
3365 extern __at(0x0F83) __sfr PORTD
;
3414 unsigned NOT_SS2
: 1;
3430 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
3464 #define _NOT_SS2 0x80
3466 //==============================================================================
3469 //==============================================================================
3472 extern __at(0x0F84) __sfr PORTE
;
3514 unsigned NOT_RD
: 1;
3515 unsigned NOT_WR
: 1;
3528 unsigned NOT_CS
: 1;
3537 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3539 #define _PORTE_RE0 0x01
3540 #define _PORTE_AD8 0x01
3541 #define _PORTE_P2D 0x01
3542 #define _PORTE_NOT_RD 0x01
3543 #define _PORTE_RE1 0x02
3544 #define _PORTE_AD9 0x02
3545 #define _PORTE_P2C 0x02
3546 #define _PORTE_NOT_WR 0x02
3547 #define _PORTE_RE2 0x04
3548 #define _PORTE_AD10 0x04
3549 #define _PORTE_P2B 0x04
3550 #define _PORTE_CCP10 0x04
3551 #define _PORTE_NOT_CS 0x04
3552 #define _PORTE_RE3 0x08
3553 #define _PORTE_AD11 0x08
3554 #define _PORTE_P3C 0x08
3555 #define _PORTE_CCP9 0x08
3556 #define _PORTE_REFO 0x08
3557 #define _PORTE_RE4 0x10
3558 #define _PORTE_AD12 0x10
3559 #define _PORTE_P3B 0x10
3560 #define _PORTE_CCP8 0x10
3561 #define _PORTE_RE5 0x20
3562 #define _PORTE_AD13 0x20
3563 #define _PORTE_P1C 0x20
3564 #define _PORTE_CCP7 0x20
3565 #define _PORTE_RE6 0x40
3566 #define _PORTE_AD14 0x40
3567 #define _PORTE_P1B 0x40
3568 #define _PORTE_CCP6 0x40
3569 #define _PORTE_RE7 0x80
3570 #define _PORTE_AD15 0x80
3571 #define _PORTE_P2A 0x80
3572 #define _PORTE_CCP2 0x80
3574 //==============================================================================
3577 //==============================================================================
3580 extern __at(0x0F85) __sfr PORTF
;
3633 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
3660 //==============================================================================
3663 //==============================================================================
3666 extern __at(0x0F86) __sfr PORTG
;
3773 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
3803 //==============================================================================
3806 //==============================================================================
3809 extern __at(0x0F89) __sfr LATA
;
3823 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3834 //==============================================================================
3837 //==============================================================================
3840 extern __at(0x0F8A) __sfr LATB
;
3854 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3865 //==============================================================================
3868 //==============================================================================
3871 extern __at(0x0F8B) __sfr LATC
;
3885 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3896 //==============================================================================
3899 //==============================================================================
3902 extern __at(0x0F8C) __sfr LATD
;
3916 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
3927 //==============================================================================
3930 //==============================================================================
3933 extern __at(0x0F8D) __sfr LATE
;
3947 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
3958 //==============================================================================
3961 //==============================================================================
3964 extern __at(0x0F8E) __sfr LATF
;
3978 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
3988 //==============================================================================
3991 //==============================================================================
3994 extern __at(0x0F8F) __sfr LATG
;
4017 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
4025 //==============================================================================
4028 //==============================================================================
4031 extern __at(0x0F92) __sfr TRISA
;
4035 unsigned TRISA0
: 1;
4036 unsigned TRISA1
: 1;
4037 unsigned TRISA2
: 1;
4038 unsigned TRISA3
: 1;
4039 unsigned TRISA4
: 1;
4040 unsigned TRISA5
: 1;
4041 unsigned TRISA6
: 1;
4042 unsigned TRISA7
: 1;
4045 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
4047 #define _TRISA0 0x01
4048 #define _TRISA1 0x02
4049 #define _TRISA2 0x04
4050 #define _TRISA3 0x08
4051 #define _TRISA4 0x10
4052 #define _TRISA5 0x20
4053 #define _TRISA6 0x40
4054 #define _TRISA7 0x80
4056 //==============================================================================
4059 //==============================================================================
4062 extern __at(0x0F93) __sfr TRISB
;
4066 unsigned TRISB0
: 1;
4067 unsigned TRISB1
: 1;
4068 unsigned TRISB2
: 1;
4069 unsigned TRISB3
: 1;
4070 unsigned TRISB4
: 1;
4071 unsigned TRISB5
: 1;
4072 unsigned TRISB6
: 1;
4073 unsigned TRISB7
: 1;
4076 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4078 #define _TRISB0 0x01
4079 #define _TRISB1 0x02
4080 #define _TRISB2 0x04
4081 #define _TRISB3 0x08
4082 #define _TRISB4 0x10
4083 #define _TRISB5 0x20
4084 #define _TRISB6 0x40
4085 #define _TRISB7 0x80
4087 //==============================================================================
4090 //==============================================================================
4093 extern __at(0x0F94) __sfr TRISC
;
4097 unsigned TRISC0
: 1;
4098 unsigned TRISC1
: 1;
4099 unsigned TRISC2
: 1;
4100 unsigned TRISC3
: 1;
4101 unsigned TRISC4
: 1;
4102 unsigned TRISC5
: 1;
4103 unsigned TRISC6
: 1;
4104 unsigned TRISC7
: 1;
4107 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4109 #define _TRISC0 0x01
4110 #define _TRISC1 0x02
4111 #define _TRISC2 0x04
4112 #define _TRISC3 0x08
4113 #define _TRISC4 0x10
4114 #define _TRISC5 0x20
4115 #define _TRISC6 0x40
4116 #define _TRISC7 0x80
4118 //==============================================================================
4121 //==============================================================================
4124 extern __at(0x0F95) __sfr TRISD
;
4128 unsigned TRISD0
: 1;
4129 unsigned TRISD1
: 1;
4130 unsigned TRISD2
: 1;
4131 unsigned TRISD3
: 1;
4132 unsigned TRISD4
: 1;
4133 unsigned TRISD5
: 1;
4134 unsigned TRISD6
: 1;
4135 unsigned TRISD7
: 1;
4138 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
4140 #define _TRISD0 0x01
4141 #define _TRISD1 0x02
4142 #define _TRISD2 0x04
4143 #define _TRISD3 0x08
4144 #define _TRISD4 0x10
4145 #define _TRISD5 0x20
4146 #define _TRISD6 0x40
4147 #define _TRISD7 0x80
4149 //==============================================================================
4152 //==============================================================================
4155 extern __at(0x0F96) __sfr TRISE
;
4159 unsigned TRISE0
: 1;
4160 unsigned TRISE1
: 1;
4161 unsigned TRISE2
: 1;
4162 unsigned TRISE3
: 1;
4163 unsigned TRISE4
: 1;
4164 unsigned TRISE5
: 1;
4165 unsigned TRISE6
: 1;
4166 unsigned TRISE7
: 1;
4169 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
4171 #define _TRISE0 0x01
4172 #define _TRISE1 0x02
4173 #define _TRISE2 0x04
4174 #define _TRISE3 0x08
4175 #define _TRISE4 0x10
4176 #define _TRISE5 0x20
4177 #define _TRISE6 0x40
4178 #define _TRISE7 0x80
4180 //==============================================================================
4183 //==============================================================================
4186 extern __at(0x0F97) __sfr TRISF
;
4191 unsigned TRISF1
: 1;
4192 unsigned TRISF2
: 1;
4193 unsigned TRISF3
: 1;
4194 unsigned TRISF4
: 1;
4195 unsigned TRISF5
: 1;
4196 unsigned TRISF6
: 1;
4197 unsigned TRISF7
: 1;
4200 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
4202 #define _TRISF1 0x02
4203 #define _TRISF2 0x04
4204 #define _TRISF3 0x08
4205 #define _TRISF4 0x10
4206 #define _TRISF5 0x20
4207 #define _TRISF6 0x40
4208 #define _TRISF7 0x80
4210 //==============================================================================
4213 //==============================================================================
4216 extern __at(0x0F98) __sfr TRISG
;
4222 unsigned TRISG0
: 1;
4223 unsigned TRISG1
: 1;
4224 unsigned TRISG2
: 1;
4225 unsigned TRISG3
: 1;
4226 unsigned TRISG4
: 1;
4239 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
4241 #define _TRISG0 0x01
4242 #define _TRISG1 0x02
4243 #define _TRISG2 0x04
4244 #define _TRISG3 0x08
4245 #define _TRISG4 0x10
4247 //==============================================================================
4250 //==============================================================================
4253 extern __at(0x0F9B) __sfr OSCTUNE
;
4266 unsigned INTSRC
: 1;
4276 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
4285 #define _INTSRC 0x80
4287 //==============================================================================
4290 //==============================================================================
4293 extern __at(0x0F9C) __sfr PSTR1CON
;
4303 unsigned STRSYNC
: 1;
4316 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
4322 #define _STRSYNC 0x10
4326 //==============================================================================
4329 //==============================================================================
4332 extern __at(0x0F9D) __sfr PIE1
;
4338 unsigned TMR1IE
: 1;
4339 unsigned TMR2IE
: 1;
4340 unsigned TMR1GIE
: 1;
4341 unsigned SSP1IE
: 1;
4361 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4363 #define _TMR1IE 0x01
4364 #define _TMR2IE 0x02
4365 #define _TMR1GIE 0x04
4366 #define _SSP1IE 0x08
4375 //==============================================================================
4378 //==============================================================================
4381 extern __at(0x0F9E) __sfr PIR1
;
4387 unsigned TMR1IF
: 1;
4388 unsigned TMR2IF
: 1;
4389 unsigned TMR1GIF
: 1;
4390 unsigned SSP1IF
: 1;
4410 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4412 #define _TMR1IF 0x01
4413 #define _TMR2IF 0x02
4414 #define _TMR1GIF 0x04
4415 #define _SSP1IF 0x08
4424 //==============================================================================
4427 //==============================================================================
4430 extern __at(0x0F9F) __sfr IPR1
;
4436 unsigned TMR1IP
: 1;
4437 unsigned TMR2IP
: 1;
4438 unsigned TMR1GIP
: 1;
4439 unsigned SSP1IP
: 1;
4459 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4461 #define _TMR1IP 0x01
4462 #define _TMR2IP 0x02
4463 #define _TMR1GIP 0x04
4464 #define _SSP1IP 0x08
4473 //==============================================================================
4476 //==============================================================================
4479 extern __at(0x0FA0) __sfr PIE2
;
4485 unsigned TMR3GIE
: 1;
4486 unsigned TMR3IE
: 1;
4487 unsigned HLVDIE
: 1;
4488 unsigned BCL1IE
: 1;
4489 unsigned BCL2IE
: 1;
4490 unsigned SSP2IE
: 1;
4492 unsigned OSCFIE
: 1;
4508 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4510 #define _TMR3GIE 0x01
4511 #define _TMR3IE 0x02
4512 #define _HLVDIE 0x04
4514 #define _BCL1IE 0x08
4516 #define _BCL2IE 0x10
4517 #define _SSP2IE 0x20
4518 #define _OSCFIE 0x80
4520 //==============================================================================
4523 //==============================================================================
4526 extern __at(0x0FA1) __sfr PIR2
;
4532 unsigned TMR3GIF
: 1;
4533 unsigned TMR3IF
: 1;
4534 unsigned HLVDIF
: 1;
4535 unsigned BCL1IF
: 1;
4536 unsigned BCL2IF
: 1;
4537 unsigned SSP2IF
: 1;
4539 unsigned OSCFIF
: 1;
4555 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4557 #define _TMR3GIF 0x01
4558 #define _TMR3IF 0x02
4559 #define _HLVDIF 0x04
4561 #define _BCL1IF 0x08
4563 #define _BCL2IF 0x10
4564 #define _SSP2IF 0x20
4565 #define _OSCFIF 0x80
4567 //==============================================================================
4570 //==============================================================================
4573 extern __at(0x0FA2) __sfr IPR2
;
4579 unsigned TMR3GIP
: 1;
4580 unsigned TMR3IP
: 1;
4581 unsigned HLVDIP
: 1;
4582 unsigned BCL1IP
: 1;
4583 unsigned BCL2IP
: 1;
4584 unsigned SSP2IP
: 1;
4586 unsigned OSCFIP
: 1;
4602 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4604 #define _TMR3GIP 0x01
4605 #define _TMR3IP 0x02
4606 #define _HLVDIP 0x04
4608 #define _BCL1IP 0x08
4610 #define _BCL2IP 0x10
4611 #define _SSP2IP 0x20
4612 #define _OSCFIP 0x80
4614 //==============================================================================
4617 //==============================================================================
4620 extern __at(0x0FA3) __sfr PIE3
;
4624 unsigned RTCCIE
: 1;
4625 unsigned CCP1IE
: 1;
4626 unsigned CCP2IE
: 1;
4627 unsigned CTMUIE
: 1;
4631 unsigned TMR5GIE
: 1;
4634 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4636 #define _RTCCIE 0x01
4637 #define _CCP1IE 0x02
4638 #define _CCP2IE 0x04
4639 #define _CTMUIE 0x08
4642 #define _TMR5GIE 0x80
4644 //==============================================================================
4647 //==============================================================================
4650 extern __at(0x0FA4) __sfr PIR3
;
4654 unsigned RTCCIF
: 1;
4655 unsigned CCP1IF
: 1;
4656 unsigned CCP2IF
: 1;
4657 unsigned CTMUIF
: 1;
4661 unsigned TMR5GIF
: 1;
4664 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4666 #define _RTCCIF 0x01
4667 #define _CCP1IF 0x02
4668 #define _CCP2IF 0x04
4669 #define _CTMUIF 0x08
4672 #define _TMR5GIF 0x80
4674 //==============================================================================
4677 //==============================================================================
4680 extern __at(0x0FA5) __sfr IPR3
;
4684 unsigned RTCCIP
: 1;
4685 unsigned CCP1IP
: 1;
4686 unsigned CCP2IP
: 1;
4687 unsigned CTMUIP
: 1;
4691 unsigned TMR5GIP
: 1;
4694 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4696 #define _RTCCIP 0x01
4697 #define _CCP1IP 0x02
4698 #define _CCP2IP 0x04
4699 #define _CTMUIP 0x08
4702 #define _TMR5GIP 0x80
4704 //==============================================================================
4707 //==============================================================================
4710 extern __at(0x0FA6) __sfr PIR6
;
4714 unsigned CMP1IF
: 1;
4715 unsigned CMP2IF
: 1;
4716 unsigned CMP3IF
: 1;
4724 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
4726 #define _CMP1IF 0x01
4727 #define _CMP2IF 0x02
4728 #define _CMP3IF 0x04
4731 //==============================================================================
4734 //==============================================================================
4737 extern __at(0x0FA7) __sfr PSPCON
;
4745 unsigned PSPMODE
: 1;
4751 extern __at(0x0FA7) volatile __PSPCONbits_t PSPCONbits
;
4753 #define _PSPMODE 0x10
4758 //==============================================================================
4761 //==============================================================================
4764 extern __at(0x0FA8) __sfr HLVDCON
;
4770 unsigned HLVDL0
: 1;
4771 unsigned HLVDL1
: 1;
4772 unsigned HLVDL2
: 1;
4773 unsigned HLVDL3
: 1;
4774 unsigned HLVDEN
: 1;
4777 unsigned VDIRMAG
: 1;
4787 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
4789 #define _HLVDL0 0x01
4790 #define _HLVDL1 0x02
4791 #define _HLVDL2 0x04
4792 #define _HLVDL3 0x08
4793 #define _HLVDEN 0x10
4796 #define _VDIRMAG 0x80
4798 //==============================================================================
4801 //==============================================================================
4804 extern __at(0x0FA9) __sfr IPR6
;
4808 unsigned CMP1IP
: 1;
4809 unsigned CMP2IP
: 1;
4810 unsigned CMP3IP
: 1;
4818 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
4820 #define _CMP1IP 0x01
4821 #define _CMP2IP 0x02
4822 #define _CMP3IP 0x04
4825 //==============================================================================
4828 //==============================================================================
4831 extern __at(0x0FAA) __sfr T1GCON
;
4837 unsigned T1GSS0
: 1;
4838 unsigned T1GSS1
: 1;
4839 unsigned T1GVAL
: 1;
4840 unsigned T1GGO_NOT_T1DONE
: 1;
4841 unsigned T1GSPM
: 1;
4843 unsigned T1GPOL
: 1;
4844 unsigned TMR1GE
: 1;
4864 unsigned NOT_T1DONE
: 1;
4878 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
4880 #define _T1GSS0 0x01
4881 #define _T1GSS1 0x02
4882 #define _T1GVAL 0x04
4883 #define _T1GGO_NOT_T1DONE 0x08
4885 #define _NOT_T1DONE 0x08
4886 #define _T1GSPM 0x10
4888 #define _T1GPOL 0x40
4889 #define _TMR1GE 0x80
4891 //==============================================================================
4894 //==============================================================================
4897 extern __at(0x0FAB) __sfr RCSTA
;
4930 unsigned ADDEN1
: 1;
4933 unsigned NOT_RC8
: 1;
4962 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
4973 #define _ADDEN1 0x08
4980 #define _NOT_RC8 0x40
4986 //==============================================================================
4989 //==============================================================================
4992 extern __at(0x0FAB) __sfr RCSTA1
;
5025 unsigned ADDEN1
: 1;
5028 unsigned NOT_RC8
: 1;
5057 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
5059 #define _RCSTA1_RX9D 0x01
5060 #define _RCSTA1_RCD8 0x01
5061 #define _RCSTA1_RX9D1 0x01
5062 #define _RCSTA1_OERR 0x02
5063 #define _RCSTA1_OERR1 0x02
5064 #define _RCSTA1_FERR 0x04
5065 #define _RCSTA1_FERR1 0x04
5066 #define _RCSTA1_ADDEN 0x08
5067 #define _RCSTA1_ADEN 0x08
5068 #define _RCSTA1_ADDEN1 0x08
5069 #define _RCSTA1_CREN 0x10
5070 #define _RCSTA1_CREN1 0x10
5071 #define _RCSTA1_SREN 0x20
5072 #define _RCSTA1_SREN1 0x20
5073 #define _RCSTA1_RX9 0x40
5074 #define _RCSTA1_RC9 0x40
5075 #define _RCSTA1_NOT_RC8 0x40
5076 #define _RCSTA1_RC8_9 0x40
5077 #define _RCSTA1_RX91 0x40
5078 #define _RCSTA1_SPEN 0x80
5079 #define _RCSTA1_SPEN1 0x80
5081 //==============================================================================
5084 //==============================================================================
5087 extern __at(0x0FAC) __sfr TXSTA
;
5108 unsigned SENDB1
: 1;
5123 unsigned NOT_TX8
: 1;
5140 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
5150 #define _SENDB1 0x08
5157 #define _NOT_TX8 0x40
5162 //==============================================================================
5165 //==============================================================================
5168 extern __at(0x0FAC) __sfr TXSTA1
;
5189 unsigned SENDB1
: 1;
5204 unsigned NOT_TX8
: 1;
5221 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
5223 #define _TXSTA1_TX9D 0x01
5224 #define _TXSTA1_TXD8 0x01
5225 #define _TXSTA1_TX9D1 0x01
5226 #define _TXSTA1_TRMT 0x02
5227 #define _TXSTA1_TRMT1 0x02
5228 #define _TXSTA1_BRGH 0x04
5229 #define _TXSTA1_BRGH1 0x04
5230 #define _TXSTA1_SENDB 0x08
5231 #define _TXSTA1_SENDB1 0x08
5232 #define _TXSTA1_SYNC 0x10
5233 #define _TXSTA1_SYNC1 0x10
5234 #define _TXSTA1_TXEN 0x20
5235 #define _TXSTA1_TXEN1 0x20
5236 #define _TXSTA1_TX9 0x40
5237 #define _TXSTA1_TX8_9 0x40
5238 #define _TXSTA1_NOT_TX8 0x40
5239 #define _TXSTA1_TX91 0x40
5240 #define _TXSTA1_CSRC 0x80
5241 #define _TXSTA1_CSRC1 0x80
5243 //==============================================================================
5245 extern __at(0x0FAD) __sfr TXREG
;
5246 extern __at(0x0FAD) __sfr TXREG1
;
5247 extern __at(0x0FAE) __sfr RCREG
;
5248 extern __at(0x0FAE) __sfr RCREG1
;
5249 extern __at(0x0FAF) __sfr SPBRG
;
5250 extern __at(0x0FAF) __sfr SPBRG1
;
5252 //==============================================================================
5255 extern __at(0x0FB0) __sfr T3GCON
;
5261 unsigned T3GSS0
: 1;
5262 unsigned T3GSS1
: 1;
5263 unsigned T3GVAL
: 1;
5264 unsigned T3GGO_NOT_T3DONE
: 1;
5265 unsigned T3GSPM
: 1;
5267 unsigned T3GPOL
: 1;
5268 unsigned TMR3GE
: 1;
5288 unsigned NOT_T3DONE
: 1;
5302 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
5304 #define _T3GSS0 0x01
5305 #define _T3GSS1 0x02
5306 #define _T3GVAL 0x04
5307 #define _T3GGO_NOT_T3DONE 0x08
5309 #define _NOT_T3DONE 0x08
5310 #define _T3GSPM 0x10
5312 #define _T3GPOL 0x40
5313 #define _TMR3GE 0x80
5315 //==============================================================================
5318 //==============================================================================
5321 extern __at(0x0FB1) __sfr T3CON
;
5327 unsigned TMR3ON
: 1;
5329 unsigned NOT_T3SYNC
: 1;
5330 unsigned SOSCEN
: 1;
5331 unsigned T3CKPS0
: 1;
5332 unsigned T3CKPS1
: 1;
5333 unsigned TMR3CS0
: 1;
5334 unsigned TMR3CS1
: 1;
5340 unsigned T3CKPS
: 2;
5347 unsigned TMR3CS
: 2;
5351 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
5353 #define _T3CON_TMR3ON 0x01
5354 #define _T3CON_RD16 0x02
5355 #define _T3CON_NOT_T3SYNC 0x04
5356 #define _T3CON_SOSCEN 0x08
5357 #define _T3CON_T3CKPS0 0x10
5358 #define _T3CON_T3CKPS1 0x20
5359 #define _T3CON_TMR3CS0 0x40
5360 #define _T3CON_TMR3CS1 0x80
5362 //==============================================================================
5364 extern __at(0x0FB2) __sfr TMR3
;
5365 extern __at(0x0FB2) __sfr TMR3L
;
5366 extern __at(0x0FB3) __sfr TMR3H
;
5368 //==============================================================================
5371 extern __at(0x0FB4) __sfr CMSTAT
;
5380 unsigned CMP1OUT
: 1;
5381 unsigned CMP2OUT
: 1;
5382 unsigned CMP3OUT
: 1;
5385 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
5387 #define _CMP1OUT 0x20
5388 #define _CMP2OUT 0x40
5389 #define _CMP3OUT 0x80
5391 //==============================================================================
5394 //==============================================================================
5397 extern __at(0x0FB4) __sfr CMSTATUS
;
5406 unsigned CMP1OUT
: 1;
5407 unsigned CMP2OUT
: 1;
5408 unsigned CMP3OUT
: 1;
5411 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
5413 #define _CMSTATUS_CMP1OUT 0x20
5414 #define _CMSTATUS_CMP2OUT 0x40
5415 #define _CMSTATUS_CMP3OUT 0x80
5417 //==============================================================================
5420 //==============================================================================
5423 extern __at(0x0FB5) __sfr CVRCON
;
5446 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
5457 //==============================================================================
5460 //==============================================================================
5463 extern __at(0x0FB6) __sfr PIE4
;
5467 unsigned CCP3IE
: 1;
5468 unsigned CCP4IE
: 1;
5469 unsigned CCP5IE
: 1;
5470 unsigned CCP6IE
: 1;
5471 unsigned CCP7IE
: 1;
5472 unsigned CCP8IE
: 1;
5473 unsigned CCP9IE
: 1;
5474 unsigned CCP10IE
: 1;
5477 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
5479 #define _CCP3IE 0x01
5480 #define _CCP4IE 0x02
5481 #define _CCP5IE 0x04
5482 #define _CCP6IE 0x08
5483 #define _CCP7IE 0x10
5484 #define _CCP8IE 0x20
5485 #define _CCP9IE 0x40
5486 #define _CCP10IE 0x80
5488 //==============================================================================
5491 //==============================================================================
5494 extern __at(0x0FB7) __sfr PIR4
;
5498 unsigned CCP3IF
: 1;
5499 unsigned CCP4IF
: 1;
5500 unsigned CCP5IF
: 1;
5501 unsigned CCP6IF
: 1;
5502 unsigned CCP7IF
: 1;
5503 unsigned CCP8IF
: 1;
5504 unsigned CCP9IF
: 1;
5505 unsigned CCP10IF
: 1;
5508 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
5510 #define _CCP3IF 0x01
5511 #define _CCP4IF 0x02
5512 #define _CCP5IF 0x04
5513 #define _CCP6IF 0x08
5514 #define _CCP7IF 0x10
5515 #define _CCP8IF 0x20
5516 #define _CCP9IF 0x40
5517 #define _CCP10IF 0x80
5519 //==============================================================================
5522 //==============================================================================
5525 extern __at(0x0FB8) __sfr IPR4
;
5529 unsigned CCP3IP
: 1;
5530 unsigned CCP4IP
: 1;
5531 unsigned CCP5IP
: 1;
5532 unsigned CCP6IP
: 1;
5533 unsigned CCP7IP
: 1;
5534 unsigned CCP8IP
: 1;
5535 unsigned CCP9IP
: 1;
5536 unsigned CCP10IP
: 1;
5539 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
5541 #define _CCP3IP 0x01
5542 #define _CCP4IP 0x02
5543 #define _CCP5IP 0x04
5544 #define _CCP6IP 0x08
5545 #define _CCP7IP 0x10
5546 #define _CCP8IP 0x20
5547 #define _CCP9IP 0x40
5548 #define _CCP10IP 0x80
5550 //==============================================================================
5553 //==============================================================================
5556 extern __at(0x0FB9) __sfr PIE5
;
5560 unsigned TMR4IE
: 1;
5561 unsigned TMR5IE
: 1;
5562 unsigned TMR6IE
: 1;
5563 unsigned TMR7IE
: 1;
5564 unsigned TMR8IE
: 1;
5565 unsigned TMR10IE
: 1;
5566 unsigned TMR12IE
: 1;
5567 unsigned TMR7GIE
: 1;
5570 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
5572 #define _TMR4IE 0x01
5573 #define _TMR5IE 0x02
5574 #define _TMR6IE 0x04
5575 #define _TMR7IE 0x08
5576 #define _TMR8IE 0x10
5577 #define _TMR10IE 0x20
5578 #define _TMR12IE 0x40
5579 #define _TMR7GIE 0x80
5581 //==============================================================================
5584 //==============================================================================
5587 extern __at(0x0FBA) __sfr PIR5
;
5591 unsigned TMR4IF
: 1;
5592 unsigned TMR5IF
: 1;
5593 unsigned TMR6IF
: 1;
5594 unsigned TMR7IF
: 1;
5595 unsigned TMR8IF
: 1;
5596 unsigned TMR10IF
: 1;
5597 unsigned TMR12IF
: 1;
5598 unsigned TMR7GIF
: 1;
5601 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
5603 #define _TMR4IF 0x01
5604 #define _TMR5IF 0x02
5605 #define _TMR6IF 0x04
5606 #define _TMR7IF 0x08
5607 #define _TMR8IF 0x10
5608 #define _TMR10IF 0x20
5609 #define _TMR12IF 0x40
5610 #define _TMR7GIF 0x80
5612 //==============================================================================
5615 //==============================================================================
5618 extern __at(0x0FBB) __sfr CCP1CON
;
5624 unsigned CCP1M0
: 1;
5625 unsigned CCP1M1
: 1;
5626 unsigned CCP1M2
: 1;
5627 unsigned CCP1M3
: 1;
5666 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
5668 #define _CCP1M0 0x01
5669 #define _CCP1M1 0x02
5670 #define _CCP1M2 0x04
5671 #define _CCP1M3 0x08
5679 //==============================================================================
5682 //==============================================================================
5685 extern __at(0x0FBB) __sfr ECCP1CON
;
5691 unsigned CCP1M0
: 1;
5692 unsigned CCP1M1
: 1;
5693 unsigned CCP1M2
: 1;
5694 unsigned CCP1M3
: 1;
5733 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
5735 #define _ECCP1CON_CCP1M0 0x01
5736 #define _ECCP1CON_CCP1M1 0x02
5737 #define _ECCP1CON_CCP1M2 0x04
5738 #define _ECCP1CON_CCP1M3 0x08
5739 #define _ECCP1CON_DC1B0 0x10
5740 #define _ECCP1CON_CCP1Y 0x10
5741 #define _ECCP1CON_DC1B1 0x20
5742 #define _ECCP1CON_CCP1X 0x20
5743 #define _ECCP1CON_P1M0 0x40
5744 #define _ECCP1CON_P1M1 0x80
5746 //==============================================================================
5748 extern __at(0x0FBC) __sfr CCPR1
;
5749 extern __at(0x0FBC) __sfr CCPR1L
;
5750 extern __at(0x0FBD) __sfr CCPR1H
;
5752 //==============================================================================
5755 extern __at(0x0FBE) __sfr ECCP1DEL
;
5768 unsigned P1RSEN
: 1;
5778 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
5787 #define _P1RSEN 0x80
5789 //==============================================================================
5792 //==============================================================================
5795 extern __at(0x0FBE) __sfr PWM1CON
;
5808 unsigned P1RSEN
: 1;
5818 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
5820 #define _PWM1CON_P1DC0 0x01
5821 #define _PWM1CON_P1DC1 0x02
5822 #define _PWM1CON_P1DC2 0x04
5823 #define _PWM1CON_P1DC3 0x08
5824 #define _PWM1CON_P1DC4 0x10
5825 #define _PWM1CON_P1DC5 0x20
5826 #define _PWM1CON_P1DC6 0x40
5827 #define _PWM1CON_P1RSEN 0x80
5829 //==============================================================================
5832 //==============================================================================
5835 extern __at(0x0FBF) __sfr ECCP1AS
;
5841 unsigned PSS1BD0
: 1;
5842 unsigned PSS1BD1
: 1;
5843 unsigned PSS1AC0
: 1;
5844 unsigned PSS1AC1
: 1;
5845 unsigned ECCP1AS0
: 1;
5846 unsigned ECCP1AS1
: 1;
5847 unsigned ECCP1AS2
: 1;
5848 unsigned ECCP1ASE
: 1;
5853 unsigned PSS1BD
: 2;
5860 unsigned PSS1AC
: 2;
5867 unsigned ECCP1AS
: 3;
5872 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
5874 #define _PSS1BD0 0x01
5875 #define _PSS1BD1 0x02
5876 #define _PSS1AC0 0x04
5877 #define _PSS1AC1 0x08
5878 #define _ECCP1AS0 0x10
5879 #define _ECCP1AS1 0x20
5880 #define _ECCP1AS2 0x40
5881 #define _ECCP1ASE 0x80
5883 //==============================================================================
5886 //==============================================================================
5889 extern __at(0x0FC0) __sfr ADCON2
;
5919 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
5929 //==============================================================================
5932 //==============================================================================
5935 extern __at(0x0FC1) __sfr ADCON1
;
5947 unsigned TRIGSEL0
: 1;
5948 unsigned TRIGSEL1
: 1;
5967 unsigned TRIGSEL
: 2;
5971 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5979 #define _TRIGSEL0 0x40
5980 #define _TRIGSEL1 0x80
5982 //==============================================================================
5985 //==============================================================================
5988 extern __at(0x0FC2) __sfr ADCON0
;
5995 unsigned GO_NOT_DONE
: 1;
6031 unsigned NOT_DONE
: 1;
6048 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6051 #define _GO_NOT_DONE 0x02
6054 #define _NOT_DONE 0x02
6061 //==============================================================================
6063 extern __at(0x0FC3) __sfr ADRES
;
6064 extern __at(0x0FC3) __sfr ADRESL
;
6065 extern __at(0x0FC4) __sfr ADRESH
;
6067 //==============================================================================
6070 extern __at(0x0FC5) __sfr SSP1CON2
;
6082 unsigned ACKSTAT
: 1;
6089 unsigned ADMSK1
: 1;
6090 unsigned ADMSK2
: 1;
6091 unsigned ADMSK3
: 1;
6092 unsigned ADMSK4
: 1;
6093 unsigned ADMSK5
: 1;
6099 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6103 #define _ADMSK1 0x02
6105 #define _ADMSK2 0x04
6107 #define _ADMSK3 0x08
6109 #define _ADMSK4 0x10
6111 #define _ADMSK5 0x20
6112 #define _ACKSTAT 0x40
6115 //==============================================================================
6118 //==============================================================================
6121 extern __at(0x0FC5) __sfr SSPCON2
;
6133 unsigned ACKSTAT
: 1;
6140 unsigned ADMSK1
: 1;
6141 unsigned ADMSK2
: 1;
6142 unsigned ADMSK3
: 1;
6143 unsigned ADMSK4
: 1;
6144 unsigned ADMSK5
: 1;
6150 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6152 #define _SSPCON2_SEN 0x01
6153 #define _SSPCON2_RSEN 0x02
6154 #define _SSPCON2_ADMSK1 0x02
6155 #define _SSPCON2_PEN 0x04
6156 #define _SSPCON2_ADMSK2 0x04
6157 #define _SSPCON2_RCEN 0x08
6158 #define _SSPCON2_ADMSK3 0x08
6159 #define _SSPCON2_ACKEN 0x10
6160 #define _SSPCON2_ADMSK4 0x10
6161 #define _SSPCON2_ACKDT 0x20
6162 #define _SSPCON2_ADMSK5 0x20
6163 #define _SSPCON2_ACKSTAT 0x40
6164 #define _SSPCON2_GCEN 0x80
6166 //==============================================================================
6169 //==============================================================================
6172 extern __at(0x0FC6) __sfr SSP1CON1
;
6195 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6206 //==============================================================================
6209 //==============================================================================
6212 extern __at(0x0FC6) __sfr SSPCON1
;
6235 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6237 #define _SSPCON1_SSPM0 0x01
6238 #define _SSPCON1_SSPM1 0x02
6239 #define _SSPCON1_SSPM2 0x04
6240 #define _SSPCON1_SSPM3 0x08
6241 #define _SSPCON1_CKP 0x10
6242 #define _SSPCON1_SSPEN 0x20
6243 #define _SSPCON1_SSPOV 0x40
6244 #define _SSPCON1_WCOL 0x80
6246 //==============================================================================
6249 //==============================================================================
6252 extern __at(0x0FC7) __sfr SSP1STAT
;
6260 unsigned R_NOT_W
: 1;
6263 unsigned D_NOT_A
: 1;
6273 unsigned I2C_START
: 1;
6274 unsigned I2C_STOP
: 1;
6308 unsigned NOT_WRITE
: 1;
6311 unsigned NOT_ADDRESS
: 1;
6320 unsigned READ_WRITE
: 1;
6323 unsigned DATA_ADDRESS
: 1;
6332 unsigned I2C_READ
: 1;
6335 unsigned I2C_DAT
: 1;
6341 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6345 #define _R_NOT_W 0x04
6349 #define _NOT_WRITE 0x04
6350 #define _READ_WRITE 0x04
6351 #define _I2C_READ 0x04
6353 #define _I2C_START 0x08
6355 #define _I2C_STOP 0x10
6356 #define _D_NOT_A 0x20
6360 #define _NOT_ADDRESS 0x20
6361 #define _DATA_ADDRESS 0x20
6362 #define _I2C_DAT 0x20
6366 //==============================================================================
6369 //==============================================================================
6372 extern __at(0x0FC7) __sfr SSPSTAT
;
6380 unsigned R_NOT_W
: 1;
6383 unsigned D_NOT_A
: 1;
6393 unsigned I2C_START
: 1;
6394 unsigned I2C_STOP
: 1;
6428 unsigned NOT_WRITE
: 1;
6431 unsigned NOT_ADDRESS
: 1;
6440 unsigned READ_WRITE
: 1;
6443 unsigned DATA_ADDRESS
: 1;
6452 unsigned I2C_READ
: 1;
6455 unsigned I2C_DAT
: 1;
6461 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6463 #define _SSPSTAT_BF 0x01
6464 #define _SSPSTAT_UA 0x02
6465 #define _SSPSTAT_R_NOT_W 0x04
6466 #define _SSPSTAT_R 0x04
6467 #define _SSPSTAT_R_W 0x04
6468 #define _SSPSTAT_NOT_W 0x04
6469 #define _SSPSTAT_NOT_WRITE 0x04
6470 #define _SSPSTAT_READ_WRITE 0x04
6471 #define _SSPSTAT_I2C_READ 0x04
6472 #define _SSPSTAT_S 0x08
6473 #define _SSPSTAT_I2C_START 0x08
6474 #define _SSPSTAT_P 0x10
6475 #define _SSPSTAT_I2C_STOP 0x10
6476 #define _SSPSTAT_D_NOT_A 0x20
6477 #define _SSPSTAT_D 0x20
6478 #define _SSPSTAT_D_A 0x20
6479 #define _SSPSTAT_NOT_A 0x20
6480 #define _SSPSTAT_NOT_ADDRESS 0x20
6481 #define _SSPSTAT_DATA_ADDRESS 0x20
6482 #define _SSPSTAT_I2C_DAT 0x20
6483 #define _SSPSTAT_CKE 0x40
6484 #define _SSPSTAT_SMP 0x80
6486 //==============================================================================
6488 extern __at(0x0FC8) __sfr SSP1ADD
;
6490 //==============================================================================
6493 extern __at(0x0FC8) __sfr SSP1MSK
;
6507 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6518 //==============================================================================
6520 extern __at(0x0FC8) __sfr SSPADD
;
6521 extern __at(0x0FC9) __sfr SSP1BUF
;
6522 extern __at(0x0FC9) __sfr SSPBUF
;
6524 //==============================================================================
6527 extern __at(0x0FCA) __sfr T2CON
;
6533 unsigned T2CKPS0
: 1;
6534 unsigned T2CKPS1
: 1;
6535 unsigned TMR2ON
: 1;
6536 unsigned T2OUTPS0
: 1;
6537 unsigned T2OUTPS1
: 1;
6538 unsigned T2OUTPS2
: 1;
6539 unsigned T2OUTPS3
: 1;
6545 unsigned T2CKPS
: 2;
6552 unsigned T2OUTPS
: 4;
6557 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6559 #define _T2CKPS0 0x01
6560 #define _T2CKPS1 0x02
6561 #define _TMR2ON 0x04
6562 #define _T2OUTPS0 0x08
6563 #define _T2OUTPS1 0x10
6564 #define _T2OUTPS2 0x20
6565 #define _T2OUTPS3 0x40
6567 //==============================================================================
6569 extern __at(0x0FCB) __sfr PR2
;
6570 extern __at(0x0FCC) __sfr TMR2
;
6572 //==============================================================================
6575 extern __at(0x0FCD) __sfr T1CON
;
6581 unsigned TMR1ON
: 1;
6583 unsigned NOT_T1SYNC
: 1;
6584 unsigned SOSCEN
: 1;
6585 unsigned T1CKPS0
: 1;
6586 unsigned T1CKPS1
: 1;
6587 unsigned TMR1CS0
: 1;
6588 unsigned TMR1CS1
: 1;
6594 unsigned T1CKPS
: 2;
6601 unsigned TMR1CS
: 2;
6605 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6607 #define _TMR1ON 0x01
6609 #define _NOT_T1SYNC 0x04
6610 #define _SOSCEN 0x08
6611 #define _T1CKPS0 0x10
6612 #define _T1CKPS1 0x20
6613 #define _TMR1CS0 0x40
6614 #define _TMR1CS1 0x80
6616 //==============================================================================
6618 extern __at(0x0FCE) __sfr TMR1
;
6619 extern __at(0x0FCE) __sfr TMR1L
;
6620 extern __at(0x0FCF) __sfr TMR1H
;
6622 //==============================================================================
6625 extern __at(0x0FD0) __sfr RCON
;
6631 unsigned NOT_BOR
: 1;
6632 unsigned NOT_POR
: 1;
6633 unsigned NOT_PD
: 1;
6634 unsigned NOT_TO
: 1;
6635 unsigned NOT_RI
: 1;
6636 unsigned NOT_CM
: 1;
6637 unsigned SBOREN
: 1;
6654 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6656 #define _NOT_BOR 0x01
6658 #define _NOT_POR 0x02
6660 #define _NOT_PD 0x04
6662 #define _NOT_TO 0x08
6664 #define _NOT_RI 0x10
6666 #define _NOT_CM 0x20
6668 #define _SBOREN 0x40
6671 //==============================================================================
6674 //==============================================================================
6677 extern __at(0x0FD1) __sfr WDTCON
;
6683 unsigned SWDTEN
: 1;
6684 unsigned ULPSINK
: 1;
6687 unsigned SRETEN
: 1;
6688 unsigned ULPLVL
: 1;
6690 unsigned REGSLP
: 1;
6706 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
6708 #define _SWDTEN 0x01
6710 #define _ULPSINK 0x02
6712 #define _SRETEN 0x10
6713 #define _ULPLVL 0x20
6714 #define _REGSLP 0x80
6716 //==============================================================================
6719 //==============================================================================
6722 extern __at(0x0FD2) __sfr IPR5
;
6726 unsigned TMR4IP
: 1;
6727 unsigned TMR5IP
: 1;
6728 unsigned TMR6IP
: 1;
6729 unsigned TMR7IP
: 1;
6730 unsigned TMR8IP
: 1;
6731 unsigned TMR10IP
: 1;
6732 unsigned TMR12IP
: 1;
6733 unsigned TMR7GIP
: 1;
6736 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
6738 #define _TMR4IP 0x01
6739 #define _TMR5IP 0x02
6740 #define _TMR6IP 0x04
6741 #define _TMR7IP 0x08
6742 #define _TMR8IP 0x10
6743 #define _TMR10IP 0x20
6744 #define _TMR12IP 0x40
6745 #define _TMR7GIP 0x80
6747 //==============================================================================
6750 //==============================================================================
6753 extern __at(0x0FD3) __sfr OSCCON
;
6761 unsigned HFIOFS
: 1;
6783 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6787 #define _HFIOFS 0x04
6794 //==============================================================================
6796 extern __at(0x0FD4) __sfr SPBRGH1
;
6798 //==============================================================================
6801 extern __at(0x0FD5) __sfr T0CON
;
6813 unsigned T08BIT
: 1;
6814 unsigned TMR0ON
: 1;
6824 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6832 #define _T08BIT 0x40
6833 #define _TMR0ON 0x80
6835 //==============================================================================
6837 extern __at(0x0FD6) __sfr TMR0
;
6838 extern __at(0x0FD6) __sfr TMR0L
;
6839 extern __at(0x0FD7) __sfr TMR0H
;
6841 //==============================================================================
6844 extern __at(0x0FD8) __sfr STATUS
;
6858 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6866 //==============================================================================
6868 extern __at(0x0FD9) __sfr FSR2L
;
6869 extern __at(0x0FDA) __sfr FSR2H
;
6870 extern __at(0x0FDB) __sfr PLUSW2
;
6871 extern __at(0x0FDC) __sfr PREINC2
;
6872 extern __at(0x0FDD) __sfr POSTDEC2
;
6873 extern __at(0x0FDE) __sfr POSTINC2
;
6874 extern __at(0x0FDF) __sfr INDF2
;
6875 extern __at(0x0FE0) __sfr BSR
;
6876 extern __at(0x0FE1) __sfr FSR1L
;
6877 extern __at(0x0FE2) __sfr FSR1H
;
6878 extern __at(0x0FE3) __sfr PLUSW1
;
6879 extern __at(0x0FE4) __sfr PREINC1
;
6880 extern __at(0x0FE5) __sfr POSTDEC1
;
6881 extern __at(0x0FE6) __sfr POSTINC1
;
6882 extern __at(0x0FE7) __sfr INDF1
;
6883 extern __at(0x0FE8) __sfr WREG
;
6884 extern __at(0x0FE9) __sfr FSR0L
;
6885 extern __at(0x0FEA) __sfr FSR0H
;
6886 extern __at(0x0FEB) __sfr PLUSW0
;
6887 extern __at(0x0FEC) __sfr PREINC0
;
6888 extern __at(0x0FED) __sfr POSTDEC0
;
6889 extern __at(0x0FEE) __sfr POSTINC0
;
6890 extern __at(0x0FEF) __sfr INDF0
;
6892 //==============================================================================
6895 extern __at(0x0FF0) __sfr INTCON3
;
6901 unsigned INT1IF
: 1;
6902 unsigned INT2IF
: 1;
6903 unsigned INT3IF
: 1;
6904 unsigned INT1IE
: 1;
6905 unsigned INT2IE
: 1;
6906 unsigned INT3IE
: 1;
6907 unsigned INT1IP
: 1;
6908 unsigned INT2IP
: 1;
6924 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6926 #define _INT1IF 0x01
6928 #define _INT2IF 0x02
6930 #define _INT3IF 0x04
6932 #define _INT1IE 0x08
6934 #define _INT2IE 0x10
6936 #define _INT3IE 0x20
6938 #define _INT1IP 0x40
6940 #define _INT2IP 0x80
6943 //==============================================================================
6946 //==============================================================================
6949 extern __at(0x0FF1) __sfr INTCON2
;
6956 unsigned INT3IP
: 1;
6957 unsigned TMR0IP
: 1;
6958 unsigned INTEDG3
: 1;
6959 unsigned INTEDG2
: 1;
6960 unsigned INTEDG1
: 1;
6961 unsigned INTEDG0
: 1;
6962 unsigned NOT_RBPU
: 1;
6978 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6981 #define _INT3IP 0x02
6983 #define _TMR0IP 0x04
6985 #define _INTEDG3 0x08
6986 #define _INTEDG2 0x10
6987 #define _INTEDG1 0x20
6988 #define _INTEDG0 0x40
6989 #define _NOT_RBPU 0x80
6992 //==============================================================================
6995 //==============================================================================
6998 extern __at(0x0FF2) __sfr INTCON
;
7005 unsigned INT0IF
: 1;
7006 unsigned TMR0IF
: 1;
7008 unsigned INT0IE
: 1;
7009 unsigned TMR0IE
: 1;
7010 unsigned PEIE_GIEL
: 1;
7011 unsigned GIE_GIEH
: 1;
7039 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7042 #define _INT0IF 0x02
7044 #define _TMR0IF 0x04
7047 #define _INT0IE 0x10
7049 #define _TMR0IE 0x20
7051 #define _PEIE_GIEL 0x40
7054 #define _GIE_GIEH 0x80
7058 //==============================================================================
7060 extern __at(0x0FF3) __sfr PROD
;
7061 extern __at(0x0FF3) __sfr PRODL
;
7062 extern __at(0x0FF4) __sfr PRODH
;
7063 extern __at(0x0FF5) __sfr TABLAT
;
7064 extern __at(0x0FF6) __sfr TBLPTR
;
7065 extern __at(0x0FF6) __sfr TBLPTRL
;
7066 extern __at(0x0FF7) __sfr TBLPTRH
;
7067 extern __at(0x0FF8) __sfr TBLPTRU
;
7068 extern __at(0x0FF9) __sfr PC
;
7069 extern __at(0x0FF9) __sfr PCL
;
7070 extern __at(0x0FFA) __sfr PCLATH
;
7071 extern __at(0x0FFB) __sfr PCLATU
;
7073 //==============================================================================
7076 extern __at(0x0FFC) __sfr STKPTR
;
7088 unsigned STKUNF
: 1;
7089 unsigned STKFUL
: 1;
7101 unsigned STKOVF
: 1;
7111 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7118 #define _STKUNF 0x40
7119 #define _STKFUL 0x80
7120 #define _STKOVF 0x80
7122 //==============================================================================
7124 extern __at(0x0FFD) __sfr TOS
;
7125 extern __at(0x0FFD) __sfr TOSL
;
7126 extern __at(0x0FFE) __sfr TOSH
;
7127 extern __at(0x0FFF) __sfr TOSU
;
7129 //==============================================================================
7131 // Configuration Bits
7133 //==============================================================================
7135 #define __CONFIG1L 0x300000
7136 #define __CONFIG1H 0x300001
7137 #define __CONFIG2L 0x300002
7138 #define __CONFIG2H 0x300003
7139 #define __CONFIG3L 0x300004
7140 #define __CONFIG3H 0x300005
7141 #define __CONFIG4L 0x300006
7142 #define __CONFIG5L 0x300008
7143 #define __CONFIG5H 0x300009
7144 #define __CONFIG6L 0x30000A
7145 #define __CONFIG6H 0x30000B
7146 #define __CONFIG7L 0x30000C
7147 #define __CONFIG7H 0x30000D
7149 //----------------------------- CONFIG1L Options -------------------------------
7151 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
7152 #define _RETEN_ON_1L 0xFF // Enabled.
7153 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
7154 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
7155 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
7156 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
7157 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
7158 #define _XINST_OFF_1L 0xBF // Disabled.
7159 #define _XINST_ON_1L 0xFF // Enabled.
7161 //----------------------------- CONFIG1H Options -------------------------------
7163 #define _FOSC_LP_1H 0xF0 // LP oscillator.
7164 #define _FOSC_XT_1H 0xF1 // XT oscillator.
7165 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
7166 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
7167 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
7168 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
7169 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
7170 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
7171 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
7172 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
7173 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
7174 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
7175 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
7176 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
7177 #define _PLLCFG_OFF_1H 0xEF // Disabled.
7178 #define _PLLCFG_ON_1H 0xFF // Enabled.
7179 #define _FCMEN_OFF_1H 0xBF // Disabled.
7180 #define _FCMEN_ON_1H 0xFF // Enabled.
7181 #define _IESO_OFF_1H 0x7F // Disabled.
7182 #define _IESO_ON_1H 0xFF // Enabled.
7184 //----------------------------- CONFIG2L Options -------------------------------
7186 #define _PWRTEN_ON_2L 0xFE // Enabled.
7187 #define _PWRTEN_OFF_2L 0xFF // Disabled.
7188 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
7189 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
7190 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
7191 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
7192 #define _BORV_0_2L 0xE7 // 3.0V.
7193 #define _BORV_1_2L 0xEF // 2.7V.
7194 #define _BORV_2_2L 0xF7 // 2.0V.
7195 #define _BORV_3_2L 0xFF // 1.8V.
7196 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
7197 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
7198 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
7199 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
7201 //----------------------------- CONFIG2H Options -------------------------------
7203 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
7204 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
7205 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
7206 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
7207 #define _WDTPS_1_2H 0x83 // 1:1.
7208 #define _WDTPS_2_2H 0x87 // 1:2.
7209 #define _WDTPS_4_2H 0x8B // 1:4.
7210 #define _WDTPS_8_2H 0x8F // 1:8.
7211 #define _WDTPS_16_2H 0x93 // 1:16.
7212 #define _WDTPS_32_2H 0x97 // 1:32.
7213 #define _WDTPS_64_2H 0x9B // 1:64.
7214 #define _WDTPS_128_2H 0x9F // 1:128.
7215 #define _WDTPS_256_2H 0xA3 // 1:256.
7216 #define _WDTPS_512_2H 0xA7 // 1:512.
7217 #define _WDTPS_1024_2H 0xAB // 1:1024.
7218 #define _WDTPS_2048_2H 0xAF // 1:2048.
7219 #define _WDTPS_4096_2H 0xB3 // 1:4096.
7220 #define _WDTPS_8192_2H 0xB7 // 1:8192.
7221 #define _WDTPS_16384_2H 0xBB // 1:16384.
7222 #define _WDTPS_32768_2H 0xBF // 1:32768.
7223 #define _WDTPS_65536_2H 0xC3 // 1:65536.
7224 #define _WDTPS_131072_2H 0xC7 // 1:131072.
7225 #define _WDTPS_262144_2H 0xCB // 1:262144.
7226 #define _WDTPS_524288_2H 0xCF // 1:524288.
7227 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
7229 //----------------------------- CONFIG3L Options -------------------------------
7231 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
7232 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
7234 //----------------------------- CONFIG3H Options -------------------------------
7236 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
7237 #define _CCP2MX_PORTC_3H 0xFF // RC1.
7238 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
7239 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
7240 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
7241 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
7243 //----------------------------- CONFIG4L Options -------------------------------
7245 #define _STVREN_OFF_4L 0xFE // Disabled.
7246 #define _STVREN_ON_4L 0xFF // Enabled.
7247 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
7248 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
7249 #define _DEBUG_ON_4L 0x7F // Enabled.
7250 #define _DEBUG_OFF_4L 0xFF // Disabled.
7252 //----------------------------- CONFIG5L Options -------------------------------
7254 #define _CP0_ON_5L 0xFE // Enabled.
7255 #define _CP0_OFF_5L 0xFF // Disabled.
7256 #define _CP1_ON_5L 0xFD // Enabled.
7257 #define _CP1_OFF_5L 0xFF // Disabled.
7258 #define _CP2_ON_5L 0xFB // Enabled.
7259 #define _CP2_OFF_5L 0xFF // Disabled.
7260 #define _CP3_ON_5L 0xF7 // Enabled.
7261 #define _CP3_OFF_5L 0xFF // Disabled.
7263 //----------------------------- CONFIG5H Options -------------------------------
7265 #define _CPB_ON_5H 0xBF // Enabled.
7266 #define _CPB_OFF_5H 0xFF // Disabled.
7267 #define _CPD_ON_5H 0x7F // Enabled.
7268 #define _CPD_OFF_5H 0xFF // Disabled.
7270 //----------------------------- CONFIG6L Options -------------------------------
7272 #define _WRT0_ON_6L 0xFE // Enabled.
7273 #define _WRT0_OFF_6L 0xFF // Disabled.
7274 #define _WRT1_ON_6L 0xFD // Enabled.
7275 #define _WRT1_OFF_6L 0xFF // Disabled.
7276 #define _WRT2_ON_6L 0xFB // Enabled.
7277 #define _WRT2_OFF_6L 0xFF // Disabled.
7278 #define _WRT3_ON_6L 0xF7 // Enabled.
7279 #define _WRT3_OFF_6L 0xFF // Disabled.
7281 //----------------------------- CONFIG6H Options -------------------------------
7283 #define _WRTC_ON_6H 0xDF // Enabled.
7284 #define _WRTC_OFF_6H 0xFF // Disabled.
7285 #define _WRTB_ON_6H 0xBF // Enabled.
7286 #define _WRTB_OFF_6H 0xFF // Disabled.
7287 #define _WRTD_ON_6H 0x7F // Enabled.
7288 #define _WRTD_OFF_6H 0xFF // Disabled.
7290 //----------------------------- CONFIG7L Options -------------------------------
7292 #define _EBRT0_ON_7L 0xFE // Enabled.
7293 #define _EBRT0_OFF_7L 0xFF // Disabled.
7294 #define _EBRT1_ON_7L 0xFD // Enabled.
7295 #define _EBRT1_OFF_7L 0xFF // Disabled.
7296 #define _EBRT2_ON_7L 0xFB // Enabled.
7297 #define _EBRT2_OFF_7L 0xFF // Disabled.
7298 #define _EBRT3_ON_7L 0xF7 // Enabled.
7299 #define _EBRT3_OFF_7L 0xFF // Disabled.
7301 //----------------------------- CONFIG7H Options -------------------------------
7303 #define _EBRTB_ON_7H 0xBF // Enabled.
7304 #define _EBRTB_OFF_7H 0xFF // Disabled.
7306 //==============================================================================
7308 #define __DEVID1 0x3FFFFE
7309 #define __DEVID2 0x3FFFFF
7311 #define __IDLOC0 0x200000
7312 #define __IDLOC1 0x200001
7313 #define __IDLOC2 0x200002
7314 #define __IDLOC3 0x200003
7315 #define __IDLOC4 0x200004
7316 #define __IDLOC5 0x200005
7317 #define __IDLOC6 0x200006
7318 #define __IDLOC7 0x200007
7320 #endif // #ifndef __PIC18F66K22_H__