2 * This declarations of the PIC18F67K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:35 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F67K22_H__
26 #define __PIC18F67K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F16) __sfr PMD3
;
54 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F17) __sfr PMD2
;
85 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
96 //==============================================================================
99 //==============================================================================
102 extern __at(0x0F18) __sfr PMD1
;
116 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
126 //==============================================================================
129 //==============================================================================
132 extern __at(0x0F19) __sfr PMD0
;
139 unsigned UART1MD
: 1;
140 unsigned UART2MD
: 1;
146 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
151 #define _UART1MD 0x08
152 #define _UART2MD 0x10
157 //==============================================================================
160 //==============================================================================
163 extern __at(0x0F1A) __sfr PSTR3CON
;
173 unsigned STRSYNC
: 1;
186 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
188 #define _PSTR3CON_STRA 0x01
189 #define _PSTR3CON_STRB 0x02
190 #define _PSTR3CON_STRC 0x04
191 #define _PSTR3CON_STRD 0x08
192 #define _PSTR3CON_STRSYNC 0x10
193 #define _PSTR3CON_CMPL0 0x40
194 #define _PSTR3CON_CMPL1 0x80
196 //==============================================================================
199 //==============================================================================
202 extern __at(0x0F1B) __sfr PSTR2CON
;
212 unsigned STRSYNC
: 1;
225 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
227 #define _PSTR2CON_STRA 0x01
228 #define _PSTR2CON_STRB 0x02
229 #define _PSTR2CON_STRC 0x04
230 #define _PSTR2CON_STRD 0x08
231 #define _PSTR2CON_STRSYNC 0x10
232 #define _PSTR2CON_CMPL0 0x40
233 #define _PSTR2CON_CMPL1 0x80
235 //==============================================================================
237 extern __at(0x0F1C) __sfr TXREG2
;
238 extern __at(0x0F1D) __sfr RCREG2
;
239 extern __at(0x0F1E) __sfr SPBRG2
;
240 extern __at(0x0F1F) __sfr SPBRGH2
;
242 //==============================================================================
245 extern __at(0x0F20) __sfr BAUDCON2
;
259 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
261 #define _BAUDCON2_ABDEN 0x01
262 #define _BAUDCON2_WUE 0x02
263 #define _BAUDCON2_BRG16 0x08
264 #define _BAUDCON2_TXCKP 0x10
265 #define _BAUDCON2_RXDTP 0x20
266 #define _BAUDCON2_RCIDL 0x40
267 #define _BAUDCON2_ABDOVF 0x80
269 //==============================================================================
272 //==============================================================================
275 extern __at(0x0F21) __sfr TXSTA2
;
304 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
306 #define _TXSTA2_TX9D 0x01
307 #define _TXSTA2_TX9D2 0x01
308 #define _TXSTA2_TRMT 0x02
309 #define _TXSTA2_TRMT2 0x02
310 #define _TXSTA2_BRGH 0x04
311 #define _TXSTA2_BRGH2 0x04
312 #define _TXSTA2_SENDB 0x08
313 #define _TXSTA2_SENDB2 0x08
314 #define _TXSTA2_SYNC 0x10
315 #define _TXSTA2_SYNC2 0x10
316 #define _TXSTA2_TXEN 0x20
317 #define _TXSTA2_TXEN2 0x20
318 #define _TXSTA2_TX9 0x40
319 #define _TXSTA2_TX92 0x40
320 #define _TXSTA2_CSRC 0x80
321 #define _TXSTA2_CSRC2 0x80
323 //==============================================================================
326 //==============================================================================
329 extern __at(0x0F22) __sfr RCSTA2
;
358 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
360 #define _RCSTA2_RX9D 0x01
361 #define _RCSTA2_RX9D2 0x01
362 #define _RCSTA2_OERR 0x02
363 #define _RCSTA2_OERR2 0x02
364 #define _RCSTA2_FERR 0x04
365 #define _RCSTA2_FERR2 0x04
366 #define _RCSTA2_ADDEN 0x08
367 #define _RCSTA2_ADDEN2 0x08
368 #define _RCSTA2_CREN 0x10
369 #define _RCSTA2_CREN2 0x10
370 #define _RCSTA2_SREN 0x20
371 #define _RCSTA2_SREN2 0x20
372 #define _RCSTA2_RX9 0x40
373 #define _RCSTA2_RX92 0x40
374 #define _RCSTA2_SPEN 0x80
375 #define _RCSTA2_SPEN2 0x80
377 //==============================================================================
380 //==============================================================================
383 extern __at(0x0F23) __sfr ANCON2
;
387 unsigned ANSEL16
: 1;
388 unsigned ANSEL17
: 1;
389 unsigned ANSEL18
: 1;
390 unsigned ANSEL19
: 1;
397 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
399 #define _ANSEL16 0x01
400 #define _ANSEL17 0x02
401 #define _ANSEL18 0x04
402 #define _ANSEL19 0x08
404 //==============================================================================
407 //==============================================================================
410 extern __at(0x0F24) __sfr ANCON1
;
416 unsigned ANSEL10
: 1;
417 unsigned ANSEL11
: 1;
424 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
428 #define _ANSEL10 0x04
429 #define _ANSEL11 0x08
431 //==============================================================================
434 //==============================================================================
437 extern __at(0x0F25) __sfr ANCON0
;
451 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
462 //==============================================================================
465 //==============================================================================
468 extern __at(0x0F27) __sfr ODCON3
;
482 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
488 //==============================================================================
491 //==============================================================================
494 extern __at(0x0F28) __sfr ODCON2
;
505 unsigned CCP10OD
: 1;
508 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
517 #define _CCP10OD 0x80
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F29) __sfr ODCON1
;
539 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
546 //==============================================================================
549 //==============================================================================
552 extern __at(0x0F2A) __sfr REFOCON
;
575 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
585 //==============================================================================
588 //==============================================================================
591 extern __at(0x0F2B) __sfr CCPTMRS2
;
597 unsigned C8TSEL0
: 1;
598 unsigned C8TSEL1
: 1;
599 unsigned C9TSEL0
: 1;
601 unsigned C10TSEL0
: 1;
614 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
616 #define _C8TSEL0 0x01
617 #define _C8TSEL1 0x02
618 #define _C9TSEL0 0x04
619 #define _C10TSEL0 0x10
621 //==============================================================================
624 //==============================================================================
627 extern __at(0x0F2C) __sfr CCPTMRS1
;
633 unsigned C4TSEL0
: 1;
634 unsigned C4TSEL1
: 1;
635 unsigned C5TSEL0
: 1;
637 unsigned C6TSEL0
: 1;
639 unsigned C7TSEL0
: 1;
640 unsigned C7TSEL1
: 1;
656 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
658 #define _C4TSEL0 0x01
659 #define _C4TSEL1 0x02
660 #define _C5TSEL0 0x04
661 #define _C6TSEL0 0x10
662 #define _C7TSEL0 0x40
663 #define _C7TSEL1 0x80
665 //==============================================================================
668 //==============================================================================
671 extern __at(0x0F2D) __sfr CCPTMRS0
;
677 unsigned C1TSEL0
: 1;
678 unsigned C1TSEL1
: 1;
679 unsigned C1TSEL2
: 1;
680 unsigned C2TSEL0
: 1;
681 unsigned C2TSEL1
: 1;
682 unsigned C2TSEL2
: 1;
683 unsigned C3TSEL0
: 1;
684 unsigned C3TSEL1
: 1;
707 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
709 #define _C1TSEL0 0x01
710 #define _C1TSEL1 0x02
711 #define _C1TSEL2 0x04
712 #define _C2TSEL0 0x08
713 #define _C2TSEL1 0x10
714 #define _C2TSEL2 0x20
715 #define _C3TSEL0 0x40
716 #define _C3TSEL1 0x80
718 //==============================================================================
721 //==============================================================================
724 extern __at(0x0F2E) __sfr CM3CON
;
754 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
756 #define _CM3CON_CCH0 0x01
757 #define _CM3CON_CCH1 0x02
758 #define _CM3CON_CREF 0x04
759 #define _CM3CON_EVPOL0 0x08
760 #define _CM3CON_EVPOL1 0x10
761 #define _CM3CON_CPOL 0x20
762 #define _CM3CON_COE 0x40
763 #define _CM3CON_CON 0x80
765 //==============================================================================
768 //==============================================================================
771 extern __at(0x0F2E) __sfr CM3CON1
;
801 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
803 #define _CM3CON1_CCH0 0x01
804 #define _CM3CON1_CCH1 0x02
805 #define _CM3CON1_CREF 0x04
806 #define _CM3CON1_EVPOL0 0x08
807 #define _CM3CON1_EVPOL1 0x10
808 #define _CM3CON1_CPOL 0x20
809 #define _CM3CON1_COE 0x40
810 #define _CM3CON1_CON 0x80
812 //==============================================================================
815 //==============================================================================
818 extern __at(0x0F2F) __sfr CM2CON
;
848 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
850 #define _CM2CON_CCH0 0x01
851 #define _CM2CON_CCH1 0x02
852 #define _CM2CON_CREF 0x04
853 #define _CM2CON_EVPOL0 0x08
854 #define _CM2CON_EVPOL1 0x10
855 #define _CM2CON_CPOL 0x20
856 #define _CM2CON_COE 0x40
857 #define _CM2CON_CON 0x80
859 //==============================================================================
862 //==============================================================================
865 extern __at(0x0F2F) __sfr CM2CON1
;
895 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
897 #define _CM2CON1_CCH0 0x01
898 #define _CM2CON1_CCH1 0x02
899 #define _CM2CON1_CREF 0x04
900 #define _CM2CON1_EVPOL0 0x08
901 #define _CM2CON1_EVPOL1 0x10
902 #define _CM2CON1_CPOL 0x20
903 #define _CM2CON1_COE 0x40
904 #define _CM2CON1_CON 0x80
906 //==============================================================================
909 //==============================================================================
912 extern __at(0x0F30) __sfr T12CON
;
918 unsigned T12CKPS0
: 1;
919 unsigned T12CKPS1
: 1;
920 unsigned TMR12ON
: 1;
921 unsigned T12OUTPS0
: 1;
922 unsigned T12OUTPS1
: 1;
923 unsigned T12OUTPS2
: 1;
924 unsigned T12OUTPS3
: 1;
930 unsigned T12CKPS
: 2;
937 unsigned T12OUTPS
: 4;
942 extern __at(0x0F30) volatile __T12CONbits_t T12CONbits
;
944 #define _T12CKPS0 0x01
945 #define _T12CKPS1 0x02
946 #define _TMR12ON 0x04
947 #define _T12OUTPS0 0x08
948 #define _T12OUTPS1 0x10
949 #define _T12OUTPS2 0x20
950 #define _T12OUTPS3 0x40
952 //==============================================================================
954 extern __at(0x0F31) __sfr PR12
;
955 extern __at(0x0F32) __sfr TMR12
;
957 //==============================================================================
960 extern __at(0x0F33) __sfr T10CON
;
966 unsigned T10CKPS0
: 1;
967 unsigned T10CKPS1
: 1;
968 unsigned TMR10ON
: 1;
969 unsigned T10OUTPS0
: 1;
970 unsigned T10OUTPS1
: 1;
971 unsigned T10OUTPS2
: 1;
972 unsigned T10OUTPS3
: 1;
978 unsigned T10CKPS
: 2;
985 unsigned T10OUTPS
: 4;
990 extern __at(0x0F33) volatile __T10CONbits_t T10CONbits
;
992 #define _T10CKPS0 0x01
993 #define _T10CKPS1 0x02
994 #define _TMR10ON 0x04
995 #define _T10OUTPS0 0x08
996 #define _T10OUTPS1 0x10
997 #define _T10OUTPS2 0x20
998 #define _T10OUTPS3 0x40
1000 //==============================================================================
1002 extern __at(0x0F34) __sfr PR10
;
1003 extern __at(0x0F35) __sfr TMR10
;
1005 //==============================================================================
1008 extern __at(0x0F36) __sfr T8CON
;
1014 unsigned T8CKPS0
: 1;
1015 unsigned T8CKPS1
: 1;
1016 unsigned TMR8ON
: 1;
1017 unsigned T8OUTPS0
: 1;
1018 unsigned T8OUTPS1
: 1;
1019 unsigned T8OUTPS2
: 1;
1020 unsigned T8OUTPS3
: 1;
1026 unsigned T8CKPS
: 2;
1033 unsigned T8OUTPS
: 4;
1038 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
1040 #define _T8CKPS0 0x01
1041 #define _T8CKPS1 0x02
1042 #define _TMR8ON 0x04
1043 #define _T8OUTPS0 0x08
1044 #define _T8OUTPS1 0x10
1045 #define _T8OUTPS2 0x20
1046 #define _T8OUTPS3 0x40
1048 //==============================================================================
1050 extern __at(0x0F37) __sfr PR8
;
1051 extern __at(0x0F38) __sfr TMR8
;
1053 //==============================================================================
1056 extern __at(0x0F39) __sfr T6CON
;
1062 unsigned T6CKPS0
: 1;
1063 unsigned T6CKPS1
: 1;
1064 unsigned TMR6ON
: 1;
1065 unsigned T6OUTPS0
: 1;
1066 unsigned T6OUTPS1
: 1;
1067 unsigned T6OUTPS2
: 1;
1068 unsigned T6OUTPS3
: 1;
1074 unsigned T6CKPS
: 2;
1081 unsigned T6OUTPS
: 4;
1086 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
1088 #define _T6CKPS0 0x01
1089 #define _T6CKPS1 0x02
1090 #define _TMR6ON 0x04
1091 #define _T6OUTPS0 0x08
1092 #define _T6OUTPS1 0x10
1093 #define _T6OUTPS2 0x20
1094 #define _T6OUTPS3 0x40
1096 //==============================================================================
1098 extern __at(0x0F3A) __sfr PR6
;
1099 extern __at(0x0F3B) __sfr TMR6
;
1101 //==============================================================================
1104 extern __at(0x0F3C) __sfr T7GCON
;
1110 unsigned T7GSS0
: 1;
1111 unsigned T7GSS1
: 1;
1112 unsigned T7GVAL
: 1;
1113 unsigned T7GGO_NOT_T7DONE
: 1;
1114 unsigned T7GSPM
: 1;
1116 unsigned T7GPOL
: 1;
1117 unsigned TMR7GE
: 1;
1137 unsigned NOT_T7DONE
: 1;
1151 extern __at(0x0F3C) volatile __T7GCONbits_t T7GCONbits
;
1153 #define _T7GSS0 0x01
1154 #define _T7GSS1 0x02
1155 #define _T7GVAL 0x04
1156 #define _T7GGO_NOT_T7DONE 0x08
1158 #define _NOT_T7DONE 0x08
1159 #define _T7GSPM 0x10
1161 #define _T7GPOL 0x40
1162 #define _TMR7GE 0x80
1164 //==============================================================================
1167 //==============================================================================
1170 extern __at(0x0F3D) __sfr T7CON
;
1176 unsigned TMR7ON
: 1;
1178 unsigned NOT_T7SYNC
: 1;
1179 unsigned SOSCEN
: 1;
1180 unsigned T7CKPS0
: 1;
1181 unsigned T7CKPS1
: 1;
1182 unsigned TMR7CS0
: 1;
1183 unsigned TMR7CS1
: 1;
1189 unsigned T7CKPS
: 2;
1196 unsigned TMR7CS
: 2;
1200 extern __at(0x0F3D) volatile __T7CONbits_t T7CONbits
;
1202 #define _T7CON_TMR7ON 0x01
1203 #define _T7CON_RD16 0x02
1204 #define _T7CON_NOT_T7SYNC 0x04
1205 #define _T7CON_SOSCEN 0x08
1206 #define _T7CON_T7CKPS0 0x10
1207 #define _T7CON_T7CKPS1 0x20
1208 #define _T7CON_TMR7CS0 0x40
1209 #define _T7CON_TMR7CS1 0x80
1211 //==============================================================================
1213 extern __at(0x0F3E) __sfr TMR7
;
1214 extern __at(0x0F3E) __sfr TMR7L
;
1215 extern __at(0x0F3F) __sfr TMR7H
;
1217 //==============================================================================
1220 extern __at(0x0F40) __sfr CCP10CON
;
1226 unsigned CCP10M0
: 1;
1227 unsigned CCP10M1
: 1;
1228 unsigned CCP10M2
: 1;
1229 unsigned CCP10M3
: 1;
1230 unsigned DC10B0
: 1;
1231 unsigned DC10B1
: 1;
1242 unsigned CCP10Y
: 1;
1243 unsigned CCP10X
: 1;
1250 unsigned CCP10M
: 4;
1262 extern __at(0x0F40) volatile __CCP10CONbits_t CCP10CONbits
;
1264 #define _CCP10M0 0x01
1265 #define _CCP10M1 0x02
1266 #define _CCP10M2 0x04
1267 #define _CCP10M3 0x08
1268 #define _DC10B0 0x10
1269 #define _CCP10Y 0x10
1270 #define _DC10B1 0x20
1271 #define _CCP10X 0x20
1273 //==============================================================================
1275 extern __at(0x0F41) __sfr CCPR10
;
1276 extern __at(0x0F41) __sfr CCPR10L
;
1277 extern __at(0x0F42) __sfr CCPR10H
;
1279 //==============================================================================
1282 extern __at(0x0F43) __sfr CCP9CON
;
1288 unsigned CCP9M0
: 1;
1289 unsigned CCP9M1
: 1;
1290 unsigned CCP9M2
: 1;
1291 unsigned CCP9M3
: 1;
1324 extern __at(0x0F43) volatile __CCP9CONbits_t CCP9CONbits
;
1326 #define _CCP9M0 0x01
1327 #define _CCP9M1 0x02
1328 #define _CCP9M2 0x04
1329 #define _CCP9M3 0x08
1335 //==============================================================================
1337 extern __at(0x0F44) __sfr CCPR9
;
1338 extern __at(0x0F44) __sfr CCPR9L
;
1339 extern __at(0x0F45) __sfr CCPR9H
;
1341 //==============================================================================
1344 extern __at(0x0F46) __sfr CCP8CON
;
1350 unsigned CCP8M0
: 1;
1351 unsigned CCP8M1
: 1;
1352 unsigned CCP8M2
: 1;
1353 unsigned CCP8M3
: 1;
1386 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
1388 #define _CCP8M0 0x01
1389 #define _CCP8M1 0x02
1390 #define _CCP8M2 0x04
1391 #define _CCP8M3 0x08
1397 //==============================================================================
1399 extern __at(0x0F47) __sfr CCPR8
;
1400 extern __at(0x0F47) __sfr CCPR8L
;
1401 extern __at(0x0F48) __sfr CCPR8H
;
1403 //==============================================================================
1406 extern __at(0x0F49) __sfr CCP3CON
;
1412 unsigned CCP3M0
: 1;
1413 unsigned CCP3M1
: 1;
1414 unsigned CCP3M2
: 1;
1415 unsigned CCP3M3
: 1;
1442 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
1444 #define _CCP3M0 0x01
1445 #define _CCP3M1 0x02
1446 #define _CCP3M2 0x04
1447 #define _CCP3M3 0x08
1453 //==============================================================================
1455 extern __at(0x0F4A) __sfr CCPR3
;
1456 extern __at(0x0F4A) __sfr CCPR3L
;
1457 extern __at(0x0F4B) __sfr CCPR3H
;
1459 //==============================================================================
1462 extern __at(0x0F4C) __sfr ECCP3DEL
;
1475 unsigned P3RSEN
: 1;
1485 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
1494 #define _P3RSEN 0x80
1496 //==============================================================================
1499 //==============================================================================
1502 extern __at(0x0F4D) __sfr ECCP3AS
;
1508 unsigned PSS3BD0
: 1;
1509 unsigned PSS3BD1
: 1;
1510 unsigned PSS3AC0
: 1;
1511 unsigned PSS3AC1
: 1;
1512 unsigned ECCP3AS0
: 1;
1513 unsigned ECCP3AS1
: 1;
1514 unsigned ECCP3AS2
: 1;
1515 unsigned ECCP3ASE
: 1;
1520 unsigned PSS3BD
: 2;
1527 unsigned PSS3AC
: 2;
1534 unsigned ECCP3AS
: 3;
1539 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
1541 #define _PSS3BD0 0x01
1542 #define _PSS3BD1 0x02
1543 #define _PSS3AC0 0x04
1544 #define _PSS3AC1 0x08
1545 #define _ECCP3AS0 0x10
1546 #define _ECCP3AS1 0x20
1547 #define _ECCP3AS2 0x40
1548 #define _ECCP3ASE 0x80
1550 //==============================================================================
1553 //==============================================================================
1556 extern __at(0x0F4E) __sfr CCP2CON
;
1562 unsigned CCP2M0
: 1;
1563 unsigned CCP2M1
: 1;
1564 unsigned CCP2M2
: 1;
1565 unsigned CCP2M3
: 1;
1604 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
1606 #define _CCP2M0 0x01
1607 #define _CCP2M1 0x02
1608 #define _CCP2M2 0x04
1609 #define _CCP2M3 0x08
1617 //==============================================================================
1620 //==============================================================================
1623 extern __at(0x0F4E) __sfr ECCP2CON
;
1629 unsigned CCP2M0
: 1;
1630 unsigned CCP2M1
: 1;
1631 unsigned CCP2M2
: 1;
1632 unsigned CCP2M3
: 1;
1671 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
1673 #define _ECCP2CON_CCP2M0 0x01
1674 #define _ECCP2CON_CCP2M1 0x02
1675 #define _ECCP2CON_CCP2M2 0x04
1676 #define _ECCP2CON_CCP2M3 0x08
1677 #define _ECCP2CON_DC2B0 0x10
1678 #define _ECCP2CON_CCP2Y 0x10
1679 #define _ECCP2CON_DC2B1 0x20
1680 #define _ECCP2CON_CCP2X 0x20
1681 #define _ECCP2CON_P2M0 0x40
1682 #define _ECCP2CON_P2M1 0x80
1684 //==============================================================================
1686 extern __at(0x0F4F) __sfr CCPR2
;
1687 extern __at(0x0F4F) __sfr CCPR2L
;
1688 extern __at(0x0F50) __sfr CCPR2H
;
1690 //==============================================================================
1693 extern __at(0x0F51) __sfr ECCP2DEL
;
1706 unsigned P2RSEN
: 1;
1716 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
1725 #define _P2RSEN 0x80
1727 //==============================================================================
1730 //==============================================================================
1733 extern __at(0x0F51) __sfr PWM2CON
;
1746 unsigned P2RSEN
: 1;
1756 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
1758 #define _PWM2CON_P2DC0 0x01
1759 #define _PWM2CON_P2DC1 0x02
1760 #define _PWM2CON_P2DC2 0x04
1761 #define _PWM2CON_P2DC3 0x08
1762 #define _PWM2CON_P2DC4 0x10
1763 #define _PWM2CON_P2DC5 0x20
1764 #define _PWM2CON_P2DC6 0x40
1765 #define _PWM2CON_P2RSEN 0x80
1767 //==============================================================================
1770 //==============================================================================
1773 extern __at(0x0F52) __sfr ECCP2AS
;
1779 unsigned PSS2BD0
: 1;
1780 unsigned PSS2BD1
: 1;
1781 unsigned PSS2AC0
: 1;
1782 unsigned PSS2AC1
: 1;
1783 unsigned ECCP2AS0
: 1;
1784 unsigned ECCP2AS1
: 1;
1785 unsigned ECCP2AS2
: 1;
1786 unsigned ECCP2ASE
: 1;
1791 unsigned PSS2BD
: 2;
1798 unsigned PSS2AC
: 2;
1805 unsigned ECCP2AS
: 3;
1810 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
1812 #define _PSS2BD0 0x01
1813 #define _PSS2BD1 0x02
1814 #define _PSS2AC0 0x04
1815 #define _PSS2AC1 0x08
1816 #define _ECCP2AS0 0x10
1817 #define _ECCP2AS1 0x20
1818 #define _ECCP2AS2 0x40
1819 #define _ECCP2ASE 0x80
1821 //==============================================================================
1824 //==============================================================================
1827 extern __at(0x0F53) __sfr PADCFG1
;
1834 unsigned RTSECSEL0
: 1;
1835 unsigned RTSECSEL1
: 1;
1846 unsigned RTSECSEL
: 2;
1851 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
1853 #define _RTSECSEL0 0x02
1854 #define _RTSECSEL1 0x04
1858 //==============================================================================
1861 //==============================================================================
1864 extern __at(0x0F54) __sfr CM1CON
;
1873 unsigned EVPOL0
: 1;
1874 unsigned EVPOL1
: 1;
1894 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
1899 #define _EVPOL0 0x08
1900 #define _EVPOL1 0x10
1905 //==============================================================================
1908 //==============================================================================
1911 extern __at(0x0F54) __sfr CM1CON1
;
1920 unsigned EVPOL0
: 1;
1921 unsigned EVPOL1
: 1;
1941 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
1943 #define _CM1CON1_CCH0 0x01
1944 #define _CM1CON1_CCH1 0x02
1945 #define _CM1CON1_CREF 0x04
1946 #define _CM1CON1_EVPOL0 0x08
1947 #define _CM1CON1_EVPOL1 0x10
1948 #define _CM1CON1_CPOL 0x20
1949 #define _CM1CON1_COE 0x40
1950 #define _CM1CON1_CON 0x80
1952 //==============================================================================
1955 //==============================================================================
1958 extern __at(0x0F55) __sfr CTMUICON
;
1966 unsigned ITRIM0
: 1;
1967 unsigned ITRIM1
: 1;
1968 unsigned ITRIM2
: 1;
1969 unsigned ITRIM3
: 1;
1970 unsigned ITRIM4
: 1;
1971 unsigned ITRIM5
: 1;
1987 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
1991 #define _ITRIM0 0x04
1992 #define _ITRIM1 0x08
1993 #define _ITRIM2 0x10
1994 #define _ITRIM3 0x20
1995 #define _ITRIM4 0x40
1996 #define _ITRIM5 0x80
1998 //==============================================================================
2001 //==============================================================================
2004 extern __at(0x0F56) __sfr CTMUCONL
;
2010 unsigned EDG1STAT
: 1;
2011 unsigned EDG2STAT
: 1;
2012 unsigned EDG1SEL0
: 1;
2013 unsigned EDG1SEL1
: 1;
2014 unsigned EDG1POL
: 1;
2015 unsigned EDG2SEL0
: 1;
2016 unsigned EDG2SEL1
: 1;
2017 unsigned EDG2POL
: 1;
2023 unsigned EDG1SEL
: 2;
2030 unsigned EDG2SEL
: 2;
2035 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
2037 #define _EDG1STAT 0x01
2038 #define _EDG2STAT 0x02
2039 #define _EDG1SEL0 0x04
2040 #define _EDG1SEL1 0x08
2041 #define _EDG1POL 0x10
2042 #define _EDG2SEL0 0x20
2043 #define _EDG2SEL1 0x40
2044 #define _EDG2POL 0x80
2046 //==============================================================================
2049 //==============================================================================
2052 extern __at(0x0F57) __sfr CTMUCONH
;
2056 unsigned CTTRIG
: 1;
2057 unsigned IDISSEN
: 1;
2058 unsigned EDGSEQEN
: 1;
2061 unsigned CTMUSIDL
: 1;
2063 unsigned CTMUEN
: 1;
2066 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
2068 #define _CTTRIG 0x01
2069 #define _IDISSEN 0x02
2070 #define _EDGSEQEN 0x04
2073 #define _CTMUSIDL 0x20
2074 #define _CTMUEN 0x80
2076 //==============================================================================
2078 extern __at(0x0F58) __sfr ALRMVAL
;
2079 extern __at(0x0F58) __sfr ALRMVALL
;
2080 extern __at(0x0F59) __sfr ALRMVALH
;
2082 //==============================================================================
2085 extern __at(0x0F5A) __sfr ALRMRPT
;
2099 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
2110 //==============================================================================
2113 //==============================================================================
2116 extern __at(0x0F5B) __sfr ALRMCFG
;
2122 unsigned ALRMPTR0
: 1;
2123 unsigned ALRMPTR1
: 1;
2124 unsigned AMASK0
: 1;
2125 unsigned AMASK1
: 1;
2126 unsigned AMASK2
: 1;
2127 unsigned AMASK3
: 1;
2129 unsigned ALRMEN
: 1;
2134 unsigned ALRMPTR
: 2;
2146 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
2148 #define _ALRMPTR0 0x01
2149 #define _ALRMPTR1 0x02
2150 #define _AMASK0 0x04
2151 #define _AMASK1 0x08
2152 #define _AMASK2 0x10
2153 #define _AMASK3 0x20
2155 #define _ALRMEN 0x80
2157 //==============================================================================
2159 extern __at(0x0F5C) __sfr RTCVAL
;
2160 extern __at(0x0F5C) __sfr RTCVALL
;
2161 extern __at(0x0F5D) __sfr RTCVALH
;
2163 //==============================================================================
2166 extern __at(0x0F5E) __sfr RTCCAL
;
2180 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
2191 //==============================================================================
2194 //==============================================================================
2197 extern __at(0x0F5F) __sfr RTCCFG
;
2203 unsigned RTCPTR0
: 1;
2204 unsigned RTCPTR1
: 1;
2206 unsigned HALFSEC
: 1;
2207 unsigned RTCSYNC
: 1;
2208 unsigned RTCWREN
: 1;
2215 unsigned RTCPTR
: 2;
2220 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
2222 #define _RTCPTR0 0x01
2223 #define _RTCPTR1 0x02
2225 #define _HALFSEC 0x08
2226 #define _RTCSYNC 0x10
2227 #define _RTCWREN 0x20
2230 //==============================================================================
2233 //==============================================================================
2236 extern __at(0x0F60) __sfr PIE6
;
2240 unsigned CMP1IE
: 1;
2241 unsigned CMP2IE
: 1;
2242 unsigned CMP3IE
: 1;
2250 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
2252 #define _CMP1IE 0x01
2253 #define _CMP2IE 0x02
2254 #define _CMP3IE 0x04
2257 //==============================================================================
2259 extern __at(0x0F61) __sfr EEDATA
;
2260 extern __at(0x0F62) __sfr EEADR
;
2261 extern __at(0x0F63) __sfr EEADRH
;
2263 //==============================================================================
2266 extern __at(0x0F64) __sfr OSCCON2
;
2270 unsigned MFIOSEL
: 1;
2271 unsigned MFIOFS
: 1;
2273 unsigned SOSCGO
: 1;
2276 unsigned SOSCRUN
: 1;
2280 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
2282 #define _MFIOSEL 0x01
2283 #define _MFIOFS 0x02
2284 #define _SOSCGO 0x08
2285 #define _SOSCRUN 0x40
2287 //==============================================================================
2290 //==============================================================================
2293 extern __at(0x0F65) __sfr BAUDCON
;
2306 unsigned ABDOVF
: 1;
2322 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
2331 #define _ABDOVF 0x80
2333 //==============================================================================
2336 //==============================================================================
2339 extern __at(0x0F65) __sfr BAUDCON1
;
2352 unsigned ABDOVF
: 1;
2368 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
2370 #define _BAUDCON1_ABDEN 0x01
2371 #define _BAUDCON1_WUE 0x02
2372 #define _BAUDCON1_BRG16 0x08
2373 #define _BAUDCON1_TXCKP 0x10
2374 #define _BAUDCON1_RXDTP 0x20
2375 #define _BAUDCON1_RCIDL 0x40
2376 #define _BAUDCON1_RCMT 0x40
2377 #define _BAUDCON1_ABDOVF 0x80
2379 //==============================================================================
2382 //==============================================================================
2385 extern __at(0x0F65) __sfr BAUDCTL
;
2398 unsigned ABDOVF
: 1;
2414 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
2416 #define _BAUDCTL_ABDEN 0x01
2417 #define _BAUDCTL_WUE 0x02
2418 #define _BAUDCTL_BRG16 0x08
2419 #define _BAUDCTL_TXCKP 0x10
2420 #define _BAUDCTL_RXDTP 0x20
2421 #define _BAUDCTL_RCIDL 0x40
2422 #define _BAUDCTL_RCMT 0x40
2423 #define _BAUDCTL_ABDOVF 0x80
2425 //==============================================================================
2428 //==============================================================================
2431 extern __at(0x0F66) __sfr SSP2CON2
;
2443 unsigned ACKSTAT
: 1;
2450 unsigned ADMSK1
: 1;
2451 unsigned ADMSK2
: 1;
2452 unsigned ADMSK3
: 1;
2453 unsigned ADMSK4
: 1;
2454 unsigned ADMSK5
: 1;
2460 extern __at(0x0F66) volatile __SSP2CON2bits_t SSP2CON2bits
;
2462 #define _SSP2CON2_SEN 0x01
2463 #define _SSP2CON2_RSEN 0x02
2464 #define _SSP2CON2_ADMSK1 0x02
2465 #define _SSP2CON2_PEN 0x04
2466 #define _SSP2CON2_ADMSK2 0x04
2467 #define _SSP2CON2_RCEN 0x08
2468 #define _SSP2CON2_ADMSK3 0x08
2469 #define _SSP2CON2_ACKEN 0x10
2470 #define _SSP2CON2_ADMSK4 0x10
2471 #define _SSP2CON2_ACKDT 0x20
2472 #define _SSP2CON2_ADMSK5 0x20
2473 #define _SSP2CON2_ACKSTAT 0x40
2474 #define _SSP2CON2_GCEN 0x80
2476 //==============================================================================
2479 //==============================================================================
2482 extern __at(0x0F67) __sfr SSP2CON1
;
2505 extern __at(0x0F67) volatile __SSP2CON1bits_t SSP2CON1bits
;
2507 #define _SSP2CON1_SSPM0 0x01
2508 #define _SSP2CON1_SSPM1 0x02
2509 #define _SSP2CON1_SSPM2 0x04
2510 #define _SSP2CON1_SSPM3 0x08
2511 #define _SSP2CON1_CKP 0x10
2512 #define _SSP2CON1_SSPEN 0x20
2513 #define _SSP2CON1_SSPOV 0x40
2514 #define _SSP2CON1_WCOL 0x80
2516 //==============================================================================
2519 //==============================================================================
2522 extern __at(0x0F68) __sfr SSP2STAT
;
2530 unsigned R_NOT_W
: 1;
2533 unsigned D_NOT_A
: 1;
2543 unsigned I2C_START
: 1;
2544 unsigned I2C_STOP
: 1;
2578 unsigned NOT_WRITE
: 1;
2581 unsigned NOT_ADDRESS
: 1;
2590 unsigned READ_WRITE
: 1;
2593 unsigned DATA_ADDRESS
: 1;
2602 unsigned I2C_READ
: 1;
2605 unsigned I2C_DAT
: 1;
2611 extern __at(0x0F68) volatile __SSP2STATbits_t SSP2STATbits
;
2613 #define _SSP2STAT_BF 0x01
2614 #define _SSP2STAT_UA 0x02
2615 #define _SSP2STAT_R_NOT_W 0x04
2616 #define _SSP2STAT_R 0x04
2617 #define _SSP2STAT_R_W 0x04
2618 #define _SSP2STAT_NOT_W 0x04
2619 #define _SSP2STAT_NOT_WRITE 0x04
2620 #define _SSP2STAT_READ_WRITE 0x04
2621 #define _SSP2STAT_I2C_READ 0x04
2622 #define _SSP2STAT_S 0x08
2623 #define _SSP2STAT_I2C_START 0x08
2624 #define _SSP2STAT_P 0x10
2625 #define _SSP2STAT_I2C_STOP 0x10
2626 #define _SSP2STAT_D_NOT_A 0x20
2627 #define _SSP2STAT_D 0x20
2628 #define _SSP2STAT_D_A 0x20
2629 #define _SSP2STAT_NOT_A 0x20
2630 #define _SSP2STAT_NOT_ADDRESS 0x20
2631 #define _SSP2STAT_DATA_ADDRESS 0x20
2632 #define _SSP2STAT_I2C_DAT 0x20
2633 #define _SSP2STAT_CKE 0x40
2634 #define _SSP2STAT_SMP 0x80
2636 //==============================================================================
2638 extern __at(0x0F69) __sfr SSP2ADD
;
2640 //==============================================================================
2643 extern __at(0x0F69) __sfr SSP2MSK
;
2657 extern __at(0x0F69) volatile __SSP2MSKbits_t SSP2MSKbits
;
2659 #define _SSP2MSK_MSK0 0x01
2660 #define _SSP2MSK_MSK1 0x02
2661 #define _SSP2MSK_MSK2 0x04
2662 #define _SSP2MSK_MSK3 0x08
2663 #define _SSP2MSK_MSK4 0x10
2664 #define _SSP2MSK_MSK5 0x20
2665 #define _SSP2MSK_MSK6 0x40
2666 #define _SSP2MSK_MSK7 0x80
2668 //==============================================================================
2670 extern __at(0x0F6A) __sfr SSP2BUF
;
2672 //==============================================================================
2675 extern __at(0x0F6B) __sfr T4CON
;
2681 unsigned T4CKPS0
: 1;
2682 unsigned T4CKPS1
: 1;
2683 unsigned TMR4ON
: 1;
2684 unsigned T4OUTPS0
: 1;
2685 unsigned T4OUTPS1
: 1;
2686 unsigned T4OUTPS2
: 1;
2687 unsigned T4OUTPS3
: 1;
2693 unsigned T4CKPS
: 2;
2700 unsigned T4OUTPS
: 4;
2705 extern __at(0x0F6B) volatile __T4CONbits_t T4CONbits
;
2707 #define _T4CKPS0 0x01
2708 #define _T4CKPS1 0x02
2709 #define _TMR4ON 0x04
2710 #define _T4OUTPS0 0x08
2711 #define _T4OUTPS1 0x10
2712 #define _T4OUTPS2 0x20
2713 #define _T4OUTPS3 0x40
2715 //==============================================================================
2717 extern __at(0x0F6C) __sfr PR4
;
2718 extern __at(0x0F6D) __sfr TMR4
;
2720 //==============================================================================
2723 extern __at(0x0F6E) __sfr CCP7CON
;
2729 unsigned CCP7M0
: 1;
2730 unsigned CCP7M1
: 1;
2731 unsigned CCP7M2
: 1;
2732 unsigned CCP7M3
: 1;
2765 extern __at(0x0F6E) volatile __CCP7CONbits_t CCP7CONbits
;
2767 #define _CCP7M0 0x01
2768 #define _CCP7M1 0x02
2769 #define _CCP7M2 0x04
2770 #define _CCP7M3 0x08
2776 //==============================================================================
2778 extern __at(0x0F6F) __sfr CCPR7
;
2779 extern __at(0x0F6F) __sfr CCPR7L
;
2780 extern __at(0x0F70) __sfr CCPR7H
;
2782 //==============================================================================
2785 extern __at(0x0F71) __sfr CCP6CON
;
2791 unsigned CCP6M0
: 1;
2792 unsigned CCP6M1
: 1;
2793 unsigned CCP6M2
: 1;
2794 unsigned CCP6M3
: 1;
2827 extern __at(0x0F71) volatile __CCP6CONbits_t CCP6CONbits
;
2829 #define _CCP6M0 0x01
2830 #define _CCP6M1 0x02
2831 #define _CCP6M2 0x04
2832 #define _CCP6M3 0x08
2838 //==============================================================================
2840 extern __at(0x0F72) __sfr CCPR6
;
2841 extern __at(0x0F72) __sfr CCPR6L
;
2842 extern __at(0x0F73) __sfr CCPR6H
;
2844 //==============================================================================
2847 extern __at(0x0F74) __sfr CCP5CON
;
2853 unsigned CCP5M0
: 1;
2854 unsigned CCP5M1
: 1;
2855 unsigned CCP5M2
: 1;
2856 unsigned CCP5M3
: 1;
2889 extern __at(0x0F74) volatile __CCP5CONbits_t CCP5CONbits
;
2891 #define _CCP5M0 0x01
2892 #define _CCP5M1 0x02
2893 #define _CCP5M2 0x04
2894 #define _CCP5M3 0x08
2900 //==============================================================================
2902 extern __at(0x0F75) __sfr CCPR5
;
2903 extern __at(0x0F75) __sfr CCPR5L
;
2904 extern __at(0x0F76) __sfr CCPR5H
;
2906 //==============================================================================
2909 extern __at(0x0F77) __sfr CCP4CON
;
2915 unsigned CCP4M0
: 1;
2916 unsigned CCP4M1
: 1;
2917 unsigned CCP4M2
: 1;
2918 unsigned CCP4M3
: 1;
2951 extern __at(0x0F77) volatile __CCP4CONbits_t CCP4CONbits
;
2953 #define _CCP4M0 0x01
2954 #define _CCP4M1 0x02
2955 #define _CCP4M2 0x04
2956 #define _CCP4M3 0x08
2962 //==============================================================================
2964 extern __at(0x0F78) __sfr CCPR4
;
2965 extern __at(0x0F78) __sfr CCPR4L
;
2966 extern __at(0x0F79) __sfr CCPR4H
;
2968 //==============================================================================
2971 extern __at(0x0F7A) __sfr T5GCON
;
2977 unsigned T5GSS0
: 1;
2978 unsigned T5GSS1
: 1;
2979 unsigned T5GVAL
: 1;
2980 unsigned T5GGO_NOT_T5DONE
: 1;
2981 unsigned T5GSPM
: 1;
2983 unsigned T5GPOL
: 1;
2984 unsigned TMR5GE
: 1;
3004 unsigned NOT_T5DONE
: 1;
3018 extern __at(0x0F7A) volatile __T5GCONbits_t T5GCONbits
;
3020 #define _T5GSS0 0x01
3021 #define _T5GSS1 0x02
3022 #define _T5GVAL 0x04
3023 #define _T5GGO_NOT_T5DONE 0x08
3025 #define _NOT_T5DONE 0x08
3026 #define _T5GSPM 0x10
3028 #define _T5GPOL 0x40
3029 #define _TMR5GE 0x80
3031 //==============================================================================
3034 //==============================================================================
3037 extern __at(0x0F7B) __sfr T5CON
;
3043 unsigned TMR5ON
: 1;
3045 unsigned NOT_T5SYNC
: 1;
3046 unsigned SOSCEN
: 1;
3047 unsigned T5CKPS0
: 1;
3048 unsigned T5CKPS1
: 1;
3049 unsigned TMR5CS0
: 1;
3050 unsigned TMR5CS1
: 1;
3056 unsigned T5CKPS
: 2;
3063 unsigned TMR5CS
: 2;
3067 extern __at(0x0F7B) volatile __T5CONbits_t T5CONbits
;
3069 #define _T5CON_TMR5ON 0x01
3070 #define _T5CON_RD16 0x02
3071 #define _T5CON_NOT_T5SYNC 0x04
3072 #define _T5CON_SOSCEN 0x08
3073 #define _T5CON_T5CKPS0 0x10
3074 #define _T5CON_T5CKPS1 0x20
3075 #define _T5CON_TMR5CS0 0x40
3076 #define _T5CON_TMR5CS1 0x80
3078 //==============================================================================
3080 extern __at(0x0F7C) __sfr TMR5
;
3081 extern __at(0x0F7C) __sfr TMR5L
;
3082 extern __at(0x0F7D) __sfr TMR5H
;
3083 extern __at(0x0F7E) __sfr EECON2
;
3085 //==============================================================================
3088 extern __at(0x0F7F) __sfr EECON1
;
3102 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
3112 //==============================================================================
3115 //==============================================================================
3118 extern __at(0x0F80) __sfr PORTA
;
3150 unsigned VREF_MINUS
: 1;
3151 unsigned VREF_PLUS
: 1;
3177 unsigned HLVDIN
: 1;
3183 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
3192 #define _VREF_MINUS 0x04
3195 #define _VREF_PLUS 0x08
3202 #define _HLVDIN 0x20
3210 //==============================================================================
3213 //==============================================================================
3216 extern __at(0x0F81) __sfr PORTB
;
3261 unsigned CCP2_P2A
: 1;
3293 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3306 #define _CCP2_P2A 0x08
3321 //==============================================================================
3324 //==============================================================================
3327 extern __at(0x0F82) __sfr PORTC
;
3380 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3407 //==============================================================================
3410 //==============================================================================
3413 extern __at(0x0F83) __sfr PORTD
;
3462 unsigned NOT_SS2
: 1;
3478 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
3512 #define _NOT_SS2 0x80
3514 //==============================================================================
3517 //==============================================================================
3520 extern __at(0x0F84) __sfr PORTE
;
3562 unsigned NOT_RD
: 1;
3563 unsigned NOT_WR
: 1;
3576 unsigned NOT_CS
: 1;
3585 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3587 #define _PORTE_RE0 0x01
3588 #define _PORTE_AD8 0x01
3589 #define _PORTE_P2D 0x01
3590 #define _PORTE_NOT_RD 0x01
3591 #define _PORTE_RE1 0x02
3592 #define _PORTE_AD9 0x02
3593 #define _PORTE_P2C 0x02
3594 #define _PORTE_NOT_WR 0x02
3595 #define _PORTE_RE2 0x04
3596 #define _PORTE_AD10 0x04
3597 #define _PORTE_P2B 0x04
3598 #define _PORTE_CCP10 0x04
3599 #define _PORTE_NOT_CS 0x04
3600 #define _PORTE_RE3 0x08
3601 #define _PORTE_AD11 0x08
3602 #define _PORTE_P3C 0x08
3603 #define _PORTE_CCP9 0x08
3604 #define _PORTE_REFO 0x08
3605 #define _PORTE_RE4 0x10
3606 #define _PORTE_AD12 0x10
3607 #define _PORTE_P3B 0x10
3608 #define _PORTE_CCP8 0x10
3609 #define _PORTE_RE5 0x20
3610 #define _PORTE_AD13 0x20
3611 #define _PORTE_P1C 0x20
3612 #define _PORTE_CCP7 0x20
3613 #define _PORTE_RE6 0x40
3614 #define _PORTE_AD14 0x40
3615 #define _PORTE_P1B 0x40
3616 #define _PORTE_CCP6 0x40
3617 #define _PORTE_RE7 0x80
3618 #define _PORTE_AD15 0x80
3619 #define _PORTE_P2A 0x80
3620 #define _PORTE_CCP2 0x80
3622 //==============================================================================
3625 //==============================================================================
3628 extern __at(0x0F85) __sfr PORTF
;
3681 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
3708 //==============================================================================
3711 //==============================================================================
3714 extern __at(0x0F86) __sfr PORTG
;
3821 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
3851 //==============================================================================
3854 //==============================================================================
3857 extern __at(0x0F89) __sfr LATA
;
3871 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3882 //==============================================================================
3885 //==============================================================================
3888 extern __at(0x0F8A) __sfr LATB
;
3902 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3913 //==============================================================================
3916 //==============================================================================
3919 extern __at(0x0F8B) __sfr LATC
;
3933 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3944 //==============================================================================
3947 //==============================================================================
3950 extern __at(0x0F8C) __sfr LATD
;
3964 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
3975 //==============================================================================
3978 //==============================================================================
3981 extern __at(0x0F8D) __sfr LATE
;
3995 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
4006 //==============================================================================
4009 //==============================================================================
4012 extern __at(0x0F8E) __sfr LATF
;
4026 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
4036 //==============================================================================
4039 //==============================================================================
4042 extern __at(0x0F8F) __sfr LATG
;
4065 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
4073 //==============================================================================
4076 //==============================================================================
4079 extern __at(0x0F92) __sfr TRISA
;
4083 unsigned TRISA0
: 1;
4084 unsigned TRISA1
: 1;
4085 unsigned TRISA2
: 1;
4086 unsigned TRISA3
: 1;
4087 unsigned TRISA4
: 1;
4088 unsigned TRISA5
: 1;
4089 unsigned TRISA6
: 1;
4090 unsigned TRISA7
: 1;
4093 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
4095 #define _TRISA0 0x01
4096 #define _TRISA1 0x02
4097 #define _TRISA2 0x04
4098 #define _TRISA3 0x08
4099 #define _TRISA4 0x10
4100 #define _TRISA5 0x20
4101 #define _TRISA6 0x40
4102 #define _TRISA7 0x80
4104 //==============================================================================
4107 //==============================================================================
4110 extern __at(0x0F93) __sfr TRISB
;
4114 unsigned TRISB0
: 1;
4115 unsigned TRISB1
: 1;
4116 unsigned TRISB2
: 1;
4117 unsigned TRISB3
: 1;
4118 unsigned TRISB4
: 1;
4119 unsigned TRISB5
: 1;
4120 unsigned TRISB6
: 1;
4121 unsigned TRISB7
: 1;
4124 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4126 #define _TRISB0 0x01
4127 #define _TRISB1 0x02
4128 #define _TRISB2 0x04
4129 #define _TRISB3 0x08
4130 #define _TRISB4 0x10
4131 #define _TRISB5 0x20
4132 #define _TRISB6 0x40
4133 #define _TRISB7 0x80
4135 //==============================================================================
4138 //==============================================================================
4141 extern __at(0x0F94) __sfr TRISC
;
4145 unsigned TRISC0
: 1;
4146 unsigned TRISC1
: 1;
4147 unsigned TRISC2
: 1;
4148 unsigned TRISC3
: 1;
4149 unsigned TRISC4
: 1;
4150 unsigned TRISC5
: 1;
4151 unsigned TRISC6
: 1;
4152 unsigned TRISC7
: 1;
4155 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4157 #define _TRISC0 0x01
4158 #define _TRISC1 0x02
4159 #define _TRISC2 0x04
4160 #define _TRISC3 0x08
4161 #define _TRISC4 0x10
4162 #define _TRISC5 0x20
4163 #define _TRISC6 0x40
4164 #define _TRISC7 0x80
4166 //==============================================================================
4169 //==============================================================================
4172 extern __at(0x0F95) __sfr TRISD
;
4176 unsigned TRISD0
: 1;
4177 unsigned TRISD1
: 1;
4178 unsigned TRISD2
: 1;
4179 unsigned TRISD3
: 1;
4180 unsigned TRISD4
: 1;
4181 unsigned TRISD5
: 1;
4182 unsigned TRISD6
: 1;
4183 unsigned TRISD7
: 1;
4186 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
4188 #define _TRISD0 0x01
4189 #define _TRISD1 0x02
4190 #define _TRISD2 0x04
4191 #define _TRISD3 0x08
4192 #define _TRISD4 0x10
4193 #define _TRISD5 0x20
4194 #define _TRISD6 0x40
4195 #define _TRISD7 0x80
4197 //==============================================================================
4200 //==============================================================================
4203 extern __at(0x0F96) __sfr TRISE
;
4207 unsigned TRISE0
: 1;
4208 unsigned TRISE1
: 1;
4209 unsigned TRISE2
: 1;
4210 unsigned TRISE3
: 1;
4211 unsigned TRISE4
: 1;
4212 unsigned TRISE5
: 1;
4213 unsigned TRISE6
: 1;
4214 unsigned TRISE7
: 1;
4217 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
4219 #define _TRISE0 0x01
4220 #define _TRISE1 0x02
4221 #define _TRISE2 0x04
4222 #define _TRISE3 0x08
4223 #define _TRISE4 0x10
4224 #define _TRISE5 0x20
4225 #define _TRISE6 0x40
4226 #define _TRISE7 0x80
4228 //==============================================================================
4231 //==============================================================================
4234 extern __at(0x0F97) __sfr TRISF
;
4239 unsigned TRISF1
: 1;
4240 unsigned TRISF2
: 1;
4241 unsigned TRISF3
: 1;
4242 unsigned TRISF4
: 1;
4243 unsigned TRISF5
: 1;
4244 unsigned TRISF6
: 1;
4245 unsigned TRISF7
: 1;
4248 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
4250 #define _TRISF1 0x02
4251 #define _TRISF2 0x04
4252 #define _TRISF3 0x08
4253 #define _TRISF4 0x10
4254 #define _TRISF5 0x20
4255 #define _TRISF6 0x40
4256 #define _TRISF7 0x80
4258 //==============================================================================
4261 //==============================================================================
4264 extern __at(0x0F98) __sfr TRISG
;
4270 unsigned TRISG0
: 1;
4271 unsigned TRISG1
: 1;
4272 unsigned TRISG2
: 1;
4273 unsigned TRISG3
: 1;
4274 unsigned TRISG4
: 1;
4287 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
4289 #define _TRISG0 0x01
4290 #define _TRISG1 0x02
4291 #define _TRISG2 0x04
4292 #define _TRISG3 0x08
4293 #define _TRISG4 0x10
4295 //==============================================================================
4298 //==============================================================================
4301 extern __at(0x0F9B) __sfr OSCTUNE
;
4314 unsigned INTSRC
: 1;
4324 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
4333 #define _INTSRC 0x80
4335 //==============================================================================
4338 //==============================================================================
4341 extern __at(0x0F9C) __sfr PSTR1CON
;
4351 unsigned STRSYNC
: 1;
4364 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
4370 #define _STRSYNC 0x10
4374 //==============================================================================
4377 //==============================================================================
4380 extern __at(0x0F9D) __sfr PIE1
;
4386 unsigned TMR1IE
: 1;
4387 unsigned TMR2IE
: 1;
4388 unsigned TMR1GIE
: 1;
4389 unsigned SSP1IE
: 1;
4409 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4411 #define _TMR1IE 0x01
4412 #define _TMR2IE 0x02
4413 #define _TMR1GIE 0x04
4414 #define _SSP1IE 0x08
4423 //==============================================================================
4426 //==============================================================================
4429 extern __at(0x0F9E) __sfr PIR1
;
4435 unsigned TMR1IF
: 1;
4436 unsigned TMR2IF
: 1;
4437 unsigned TMR1GIF
: 1;
4438 unsigned SSP1IF
: 1;
4458 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4460 #define _TMR1IF 0x01
4461 #define _TMR2IF 0x02
4462 #define _TMR1GIF 0x04
4463 #define _SSP1IF 0x08
4472 //==============================================================================
4475 //==============================================================================
4478 extern __at(0x0F9F) __sfr IPR1
;
4484 unsigned TMR1IP
: 1;
4485 unsigned TMR2IP
: 1;
4486 unsigned TMR1GIP
: 1;
4487 unsigned SSP1IP
: 1;
4507 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4509 #define _TMR1IP 0x01
4510 #define _TMR2IP 0x02
4511 #define _TMR1GIP 0x04
4512 #define _SSP1IP 0x08
4521 //==============================================================================
4524 //==============================================================================
4527 extern __at(0x0FA0) __sfr PIE2
;
4533 unsigned TMR3GIE
: 1;
4534 unsigned TMR3IE
: 1;
4535 unsigned HLVDIE
: 1;
4536 unsigned BCL1IE
: 1;
4537 unsigned BCL2IE
: 1;
4538 unsigned SSP2IE
: 1;
4540 unsigned OSCFIE
: 1;
4556 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4558 #define _TMR3GIE 0x01
4559 #define _TMR3IE 0x02
4560 #define _HLVDIE 0x04
4562 #define _BCL1IE 0x08
4564 #define _BCL2IE 0x10
4565 #define _SSP2IE 0x20
4566 #define _OSCFIE 0x80
4568 //==============================================================================
4571 //==============================================================================
4574 extern __at(0x0FA1) __sfr PIR2
;
4580 unsigned TMR3GIF
: 1;
4581 unsigned TMR3IF
: 1;
4582 unsigned HLVDIF
: 1;
4583 unsigned BCL1IF
: 1;
4584 unsigned BCL2IF
: 1;
4585 unsigned SSP2IF
: 1;
4587 unsigned OSCFIF
: 1;
4603 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4605 #define _TMR3GIF 0x01
4606 #define _TMR3IF 0x02
4607 #define _HLVDIF 0x04
4609 #define _BCL1IF 0x08
4611 #define _BCL2IF 0x10
4612 #define _SSP2IF 0x20
4613 #define _OSCFIF 0x80
4615 //==============================================================================
4618 //==============================================================================
4621 extern __at(0x0FA2) __sfr IPR2
;
4627 unsigned TMR3GIP
: 1;
4628 unsigned TMR3IP
: 1;
4629 unsigned HLVDIP
: 1;
4630 unsigned BCL1IP
: 1;
4631 unsigned BCL2IP
: 1;
4632 unsigned SSP2IP
: 1;
4634 unsigned OSCFIP
: 1;
4650 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4652 #define _TMR3GIP 0x01
4653 #define _TMR3IP 0x02
4654 #define _HLVDIP 0x04
4656 #define _BCL1IP 0x08
4658 #define _BCL2IP 0x10
4659 #define _SSP2IP 0x20
4660 #define _OSCFIP 0x80
4662 //==============================================================================
4665 //==============================================================================
4668 extern __at(0x0FA3) __sfr PIE3
;
4672 unsigned RTCCIE
: 1;
4673 unsigned CCP1IE
: 1;
4674 unsigned CCP2IE
: 1;
4675 unsigned CTMUIE
: 1;
4679 unsigned TMR5GIE
: 1;
4682 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4684 #define _RTCCIE 0x01
4685 #define _CCP1IE 0x02
4686 #define _CCP2IE 0x04
4687 #define _CTMUIE 0x08
4690 #define _TMR5GIE 0x80
4692 //==============================================================================
4695 //==============================================================================
4698 extern __at(0x0FA4) __sfr PIR3
;
4702 unsigned RTCCIF
: 1;
4703 unsigned CCP1IF
: 1;
4704 unsigned CCP2IF
: 1;
4705 unsigned CTMUIF
: 1;
4709 unsigned TMR5GIF
: 1;
4712 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4714 #define _RTCCIF 0x01
4715 #define _CCP1IF 0x02
4716 #define _CCP2IF 0x04
4717 #define _CTMUIF 0x08
4720 #define _TMR5GIF 0x80
4722 //==============================================================================
4725 //==============================================================================
4728 extern __at(0x0FA5) __sfr IPR3
;
4732 unsigned RTCCIP
: 1;
4733 unsigned CCP1IP
: 1;
4734 unsigned CCP2IP
: 1;
4735 unsigned CTMUIP
: 1;
4739 unsigned TMR5GIP
: 1;
4742 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4744 #define _RTCCIP 0x01
4745 #define _CCP1IP 0x02
4746 #define _CCP2IP 0x04
4747 #define _CTMUIP 0x08
4750 #define _TMR5GIP 0x80
4752 //==============================================================================
4755 //==============================================================================
4758 extern __at(0x0FA6) __sfr PIR6
;
4762 unsigned CMP1IF
: 1;
4763 unsigned CMP2IF
: 1;
4764 unsigned CMP3IF
: 1;
4772 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
4774 #define _CMP1IF 0x01
4775 #define _CMP2IF 0x02
4776 #define _CMP3IF 0x04
4779 //==============================================================================
4782 //==============================================================================
4785 extern __at(0x0FA7) __sfr PSPCON
;
4793 unsigned PSPMODE
: 1;
4799 extern __at(0x0FA7) volatile __PSPCONbits_t PSPCONbits
;
4801 #define _PSPMODE 0x10
4806 //==============================================================================
4809 //==============================================================================
4812 extern __at(0x0FA8) __sfr HLVDCON
;
4818 unsigned HLVDL0
: 1;
4819 unsigned HLVDL1
: 1;
4820 unsigned HLVDL2
: 1;
4821 unsigned HLVDL3
: 1;
4822 unsigned HLVDEN
: 1;
4825 unsigned VDIRMAG
: 1;
4835 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
4837 #define _HLVDL0 0x01
4838 #define _HLVDL1 0x02
4839 #define _HLVDL2 0x04
4840 #define _HLVDL3 0x08
4841 #define _HLVDEN 0x10
4844 #define _VDIRMAG 0x80
4846 //==============================================================================
4849 //==============================================================================
4852 extern __at(0x0FA9) __sfr IPR6
;
4856 unsigned CMP1IP
: 1;
4857 unsigned CMP2IP
: 1;
4858 unsigned CMP3IP
: 1;
4866 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
4868 #define _CMP1IP 0x01
4869 #define _CMP2IP 0x02
4870 #define _CMP3IP 0x04
4873 //==============================================================================
4876 //==============================================================================
4879 extern __at(0x0FAA) __sfr T1GCON
;
4885 unsigned T1GSS0
: 1;
4886 unsigned T1GSS1
: 1;
4887 unsigned T1GVAL
: 1;
4888 unsigned T1GGO_NOT_T1DONE
: 1;
4889 unsigned T1GSPM
: 1;
4891 unsigned T1GPOL
: 1;
4892 unsigned TMR1GE
: 1;
4912 unsigned NOT_T1DONE
: 1;
4926 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
4928 #define _T1GSS0 0x01
4929 #define _T1GSS1 0x02
4930 #define _T1GVAL 0x04
4931 #define _T1GGO_NOT_T1DONE 0x08
4933 #define _NOT_T1DONE 0x08
4934 #define _T1GSPM 0x10
4936 #define _T1GPOL 0x40
4937 #define _TMR1GE 0x80
4939 //==============================================================================
4942 //==============================================================================
4945 extern __at(0x0FAB) __sfr RCSTA
;
4978 unsigned ADDEN1
: 1;
4981 unsigned NOT_RC8
: 1;
5010 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
5021 #define _ADDEN1 0x08
5028 #define _NOT_RC8 0x40
5034 //==============================================================================
5037 //==============================================================================
5040 extern __at(0x0FAB) __sfr RCSTA1
;
5073 unsigned ADDEN1
: 1;
5076 unsigned NOT_RC8
: 1;
5105 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
5107 #define _RCSTA1_RX9D 0x01
5108 #define _RCSTA1_RCD8 0x01
5109 #define _RCSTA1_RX9D1 0x01
5110 #define _RCSTA1_OERR 0x02
5111 #define _RCSTA1_OERR1 0x02
5112 #define _RCSTA1_FERR 0x04
5113 #define _RCSTA1_FERR1 0x04
5114 #define _RCSTA1_ADDEN 0x08
5115 #define _RCSTA1_ADEN 0x08
5116 #define _RCSTA1_ADDEN1 0x08
5117 #define _RCSTA1_CREN 0x10
5118 #define _RCSTA1_CREN1 0x10
5119 #define _RCSTA1_SREN 0x20
5120 #define _RCSTA1_SREN1 0x20
5121 #define _RCSTA1_RX9 0x40
5122 #define _RCSTA1_RC9 0x40
5123 #define _RCSTA1_NOT_RC8 0x40
5124 #define _RCSTA1_RC8_9 0x40
5125 #define _RCSTA1_RX91 0x40
5126 #define _RCSTA1_SPEN 0x80
5127 #define _RCSTA1_SPEN1 0x80
5129 //==============================================================================
5132 //==============================================================================
5135 extern __at(0x0FAC) __sfr TXSTA
;
5156 unsigned SENDB1
: 1;
5171 unsigned NOT_TX8
: 1;
5188 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
5198 #define _SENDB1 0x08
5205 #define _NOT_TX8 0x40
5210 //==============================================================================
5213 //==============================================================================
5216 extern __at(0x0FAC) __sfr TXSTA1
;
5237 unsigned SENDB1
: 1;
5252 unsigned NOT_TX8
: 1;
5269 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
5271 #define _TXSTA1_TX9D 0x01
5272 #define _TXSTA1_TXD8 0x01
5273 #define _TXSTA1_TX9D1 0x01
5274 #define _TXSTA1_TRMT 0x02
5275 #define _TXSTA1_TRMT1 0x02
5276 #define _TXSTA1_BRGH 0x04
5277 #define _TXSTA1_BRGH1 0x04
5278 #define _TXSTA1_SENDB 0x08
5279 #define _TXSTA1_SENDB1 0x08
5280 #define _TXSTA1_SYNC 0x10
5281 #define _TXSTA1_SYNC1 0x10
5282 #define _TXSTA1_TXEN 0x20
5283 #define _TXSTA1_TXEN1 0x20
5284 #define _TXSTA1_TX9 0x40
5285 #define _TXSTA1_TX8_9 0x40
5286 #define _TXSTA1_NOT_TX8 0x40
5287 #define _TXSTA1_TX91 0x40
5288 #define _TXSTA1_CSRC 0x80
5289 #define _TXSTA1_CSRC1 0x80
5291 //==============================================================================
5293 extern __at(0x0FAD) __sfr TXREG
;
5294 extern __at(0x0FAD) __sfr TXREG1
;
5295 extern __at(0x0FAE) __sfr RCREG
;
5296 extern __at(0x0FAE) __sfr RCREG1
;
5297 extern __at(0x0FAF) __sfr SPBRG
;
5298 extern __at(0x0FAF) __sfr SPBRG1
;
5300 //==============================================================================
5303 extern __at(0x0FB0) __sfr T3GCON
;
5309 unsigned T3GSS0
: 1;
5310 unsigned T3GSS1
: 1;
5311 unsigned T3GVAL
: 1;
5312 unsigned T3GGO_NOT_T3DONE
: 1;
5313 unsigned T3GSPM
: 1;
5315 unsigned T3GPOL
: 1;
5316 unsigned TMR3GE
: 1;
5336 unsigned NOT_T3DONE
: 1;
5350 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
5352 #define _T3GSS0 0x01
5353 #define _T3GSS1 0x02
5354 #define _T3GVAL 0x04
5355 #define _T3GGO_NOT_T3DONE 0x08
5357 #define _NOT_T3DONE 0x08
5358 #define _T3GSPM 0x10
5360 #define _T3GPOL 0x40
5361 #define _TMR3GE 0x80
5363 //==============================================================================
5366 //==============================================================================
5369 extern __at(0x0FB1) __sfr T3CON
;
5375 unsigned TMR3ON
: 1;
5377 unsigned NOT_T3SYNC
: 1;
5378 unsigned SOSCEN
: 1;
5379 unsigned T3CKPS0
: 1;
5380 unsigned T3CKPS1
: 1;
5381 unsigned TMR3CS0
: 1;
5382 unsigned TMR3CS1
: 1;
5388 unsigned T3CKPS
: 2;
5395 unsigned TMR3CS
: 2;
5399 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
5401 #define _T3CON_TMR3ON 0x01
5402 #define _T3CON_RD16 0x02
5403 #define _T3CON_NOT_T3SYNC 0x04
5404 #define _T3CON_SOSCEN 0x08
5405 #define _T3CON_T3CKPS0 0x10
5406 #define _T3CON_T3CKPS1 0x20
5407 #define _T3CON_TMR3CS0 0x40
5408 #define _T3CON_TMR3CS1 0x80
5410 //==============================================================================
5412 extern __at(0x0FB2) __sfr TMR3
;
5413 extern __at(0x0FB2) __sfr TMR3L
;
5414 extern __at(0x0FB3) __sfr TMR3H
;
5416 //==============================================================================
5419 extern __at(0x0FB4) __sfr CMSTAT
;
5428 unsigned CMP1OUT
: 1;
5429 unsigned CMP2OUT
: 1;
5430 unsigned CMP3OUT
: 1;
5433 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
5435 #define _CMP1OUT 0x20
5436 #define _CMP2OUT 0x40
5437 #define _CMP3OUT 0x80
5439 //==============================================================================
5442 //==============================================================================
5445 extern __at(0x0FB4) __sfr CMSTATUS
;
5454 unsigned CMP1OUT
: 1;
5455 unsigned CMP2OUT
: 1;
5456 unsigned CMP3OUT
: 1;
5459 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
5461 #define _CMSTATUS_CMP1OUT 0x20
5462 #define _CMSTATUS_CMP2OUT 0x40
5463 #define _CMSTATUS_CMP3OUT 0x80
5465 //==============================================================================
5468 //==============================================================================
5471 extern __at(0x0FB5) __sfr CVRCON
;
5494 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
5505 //==============================================================================
5508 //==============================================================================
5511 extern __at(0x0FB6) __sfr PIE4
;
5515 unsigned CCP3IE
: 1;
5516 unsigned CCP4IE
: 1;
5517 unsigned CCP5IE
: 1;
5518 unsigned CCP6IE
: 1;
5519 unsigned CCP7IE
: 1;
5520 unsigned CCP8IE
: 1;
5521 unsigned CCP9IE
: 1;
5522 unsigned CCP10IE
: 1;
5525 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
5527 #define _CCP3IE 0x01
5528 #define _CCP4IE 0x02
5529 #define _CCP5IE 0x04
5530 #define _CCP6IE 0x08
5531 #define _CCP7IE 0x10
5532 #define _CCP8IE 0x20
5533 #define _CCP9IE 0x40
5534 #define _CCP10IE 0x80
5536 //==============================================================================
5539 //==============================================================================
5542 extern __at(0x0FB7) __sfr PIR4
;
5546 unsigned CCP3IF
: 1;
5547 unsigned CCP4IF
: 1;
5548 unsigned CCP5IF
: 1;
5549 unsigned CCP6IF
: 1;
5550 unsigned CCP7IF
: 1;
5551 unsigned CCP8IF
: 1;
5552 unsigned CCP9IF
: 1;
5553 unsigned CCP10IF
: 1;
5556 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
5558 #define _CCP3IF 0x01
5559 #define _CCP4IF 0x02
5560 #define _CCP5IF 0x04
5561 #define _CCP6IF 0x08
5562 #define _CCP7IF 0x10
5563 #define _CCP8IF 0x20
5564 #define _CCP9IF 0x40
5565 #define _CCP10IF 0x80
5567 //==============================================================================
5570 //==============================================================================
5573 extern __at(0x0FB8) __sfr IPR4
;
5577 unsigned CCP3IP
: 1;
5578 unsigned CCP4IP
: 1;
5579 unsigned CCP5IP
: 1;
5580 unsigned CCP6IP
: 1;
5581 unsigned CCP7IP
: 1;
5582 unsigned CCP8IP
: 1;
5583 unsigned CCP9IP
: 1;
5584 unsigned CCP10IP
: 1;
5587 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
5589 #define _CCP3IP 0x01
5590 #define _CCP4IP 0x02
5591 #define _CCP5IP 0x04
5592 #define _CCP6IP 0x08
5593 #define _CCP7IP 0x10
5594 #define _CCP8IP 0x20
5595 #define _CCP9IP 0x40
5596 #define _CCP10IP 0x80
5598 //==============================================================================
5601 //==============================================================================
5604 extern __at(0x0FB9) __sfr PIE5
;
5608 unsigned TMR4IE
: 1;
5609 unsigned TMR5IE
: 1;
5610 unsigned TMR6IE
: 1;
5611 unsigned TMR7IE
: 1;
5612 unsigned TMR8IE
: 1;
5613 unsigned TMR10IE
: 1;
5614 unsigned TMR12IE
: 1;
5615 unsigned TMR7GIE
: 1;
5618 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
5620 #define _TMR4IE 0x01
5621 #define _TMR5IE 0x02
5622 #define _TMR6IE 0x04
5623 #define _TMR7IE 0x08
5624 #define _TMR8IE 0x10
5625 #define _TMR10IE 0x20
5626 #define _TMR12IE 0x40
5627 #define _TMR7GIE 0x80
5629 //==============================================================================
5632 //==============================================================================
5635 extern __at(0x0FBA) __sfr PIR5
;
5639 unsigned TMR4IF
: 1;
5640 unsigned TMR5IF
: 1;
5641 unsigned TMR6IF
: 1;
5642 unsigned TMR7IF
: 1;
5643 unsigned TMR8IF
: 1;
5644 unsigned TMR10IF
: 1;
5645 unsigned TMR12IF
: 1;
5646 unsigned TMR7GIF
: 1;
5649 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
5651 #define _TMR4IF 0x01
5652 #define _TMR5IF 0x02
5653 #define _TMR6IF 0x04
5654 #define _TMR7IF 0x08
5655 #define _TMR8IF 0x10
5656 #define _TMR10IF 0x20
5657 #define _TMR12IF 0x40
5658 #define _TMR7GIF 0x80
5660 //==============================================================================
5663 //==============================================================================
5666 extern __at(0x0FBB) __sfr CCP1CON
;
5672 unsigned CCP1M0
: 1;
5673 unsigned CCP1M1
: 1;
5674 unsigned CCP1M2
: 1;
5675 unsigned CCP1M3
: 1;
5714 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
5716 #define _CCP1M0 0x01
5717 #define _CCP1M1 0x02
5718 #define _CCP1M2 0x04
5719 #define _CCP1M3 0x08
5727 //==============================================================================
5730 //==============================================================================
5733 extern __at(0x0FBB) __sfr ECCP1CON
;
5739 unsigned CCP1M0
: 1;
5740 unsigned CCP1M1
: 1;
5741 unsigned CCP1M2
: 1;
5742 unsigned CCP1M3
: 1;
5781 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
5783 #define _ECCP1CON_CCP1M0 0x01
5784 #define _ECCP1CON_CCP1M1 0x02
5785 #define _ECCP1CON_CCP1M2 0x04
5786 #define _ECCP1CON_CCP1M3 0x08
5787 #define _ECCP1CON_DC1B0 0x10
5788 #define _ECCP1CON_CCP1Y 0x10
5789 #define _ECCP1CON_DC1B1 0x20
5790 #define _ECCP1CON_CCP1X 0x20
5791 #define _ECCP1CON_P1M0 0x40
5792 #define _ECCP1CON_P1M1 0x80
5794 //==============================================================================
5796 extern __at(0x0FBC) __sfr CCPR1
;
5797 extern __at(0x0FBC) __sfr CCPR1L
;
5798 extern __at(0x0FBD) __sfr CCPR1H
;
5800 //==============================================================================
5803 extern __at(0x0FBE) __sfr ECCP1DEL
;
5816 unsigned P1RSEN
: 1;
5826 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
5835 #define _P1RSEN 0x80
5837 //==============================================================================
5840 //==============================================================================
5843 extern __at(0x0FBE) __sfr PWM1CON
;
5856 unsigned P1RSEN
: 1;
5866 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
5868 #define _PWM1CON_P1DC0 0x01
5869 #define _PWM1CON_P1DC1 0x02
5870 #define _PWM1CON_P1DC2 0x04
5871 #define _PWM1CON_P1DC3 0x08
5872 #define _PWM1CON_P1DC4 0x10
5873 #define _PWM1CON_P1DC5 0x20
5874 #define _PWM1CON_P1DC6 0x40
5875 #define _PWM1CON_P1RSEN 0x80
5877 //==============================================================================
5880 //==============================================================================
5883 extern __at(0x0FBF) __sfr ECCP1AS
;
5889 unsigned PSS1BD0
: 1;
5890 unsigned PSS1BD1
: 1;
5891 unsigned PSS1AC0
: 1;
5892 unsigned PSS1AC1
: 1;
5893 unsigned ECCP1AS0
: 1;
5894 unsigned ECCP1AS1
: 1;
5895 unsigned ECCP1AS2
: 1;
5896 unsigned ECCP1ASE
: 1;
5901 unsigned PSS1BD
: 2;
5908 unsigned PSS1AC
: 2;
5915 unsigned ECCP1AS
: 3;
5920 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
5922 #define _PSS1BD0 0x01
5923 #define _PSS1BD1 0x02
5924 #define _PSS1AC0 0x04
5925 #define _PSS1AC1 0x08
5926 #define _ECCP1AS0 0x10
5927 #define _ECCP1AS1 0x20
5928 #define _ECCP1AS2 0x40
5929 #define _ECCP1ASE 0x80
5931 //==============================================================================
5934 //==============================================================================
5937 extern __at(0x0FC0) __sfr ADCON2
;
5967 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
5977 //==============================================================================
5980 //==============================================================================
5983 extern __at(0x0FC1) __sfr ADCON1
;
5995 unsigned TRIGSEL0
: 1;
5996 unsigned TRIGSEL1
: 1;
6015 unsigned TRIGSEL
: 2;
6019 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
6027 #define _TRIGSEL0 0x40
6028 #define _TRIGSEL1 0x80
6030 //==============================================================================
6033 //==============================================================================
6036 extern __at(0x0FC2) __sfr ADCON0
;
6043 unsigned GO_NOT_DONE
: 1;
6079 unsigned NOT_DONE
: 1;
6096 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6099 #define _GO_NOT_DONE 0x02
6102 #define _NOT_DONE 0x02
6109 //==============================================================================
6111 extern __at(0x0FC3) __sfr ADRES
;
6112 extern __at(0x0FC3) __sfr ADRESL
;
6113 extern __at(0x0FC4) __sfr ADRESH
;
6115 //==============================================================================
6118 extern __at(0x0FC5) __sfr SSP1CON2
;
6130 unsigned ACKSTAT
: 1;
6137 unsigned ADMSK1
: 1;
6138 unsigned ADMSK2
: 1;
6139 unsigned ADMSK3
: 1;
6140 unsigned ADMSK4
: 1;
6141 unsigned ADMSK5
: 1;
6147 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6151 #define _ADMSK1 0x02
6153 #define _ADMSK2 0x04
6155 #define _ADMSK3 0x08
6157 #define _ADMSK4 0x10
6159 #define _ADMSK5 0x20
6160 #define _ACKSTAT 0x40
6163 //==============================================================================
6166 //==============================================================================
6169 extern __at(0x0FC5) __sfr SSPCON2
;
6181 unsigned ACKSTAT
: 1;
6188 unsigned ADMSK1
: 1;
6189 unsigned ADMSK2
: 1;
6190 unsigned ADMSK3
: 1;
6191 unsigned ADMSK4
: 1;
6192 unsigned ADMSK5
: 1;
6198 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6200 #define _SSPCON2_SEN 0x01
6201 #define _SSPCON2_RSEN 0x02
6202 #define _SSPCON2_ADMSK1 0x02
6203 #define _SSPCON2_PEN 0x04
6204 #define _SSPCON2_ADMSK2 0x04
6205 #define _SSPCON2_RCEN 0x08
6206 #define _SSPCON2_ADMSK3 0x08
6207 #define _SSPCON2_ACKEN 0x10
6208 #define _SSPCON2_ADMSK4 0x10
6209 #define _SSPCON2_ACKDT 0x20
6210 #define _SSPCON2_ADMSK5 0x20
6211 #define _SSPCON2_ACKSTAT 0x40
6212 #define _SSPCON2_GCEN 0x80
6214 //==============================================================================
6217 //==============================================================================
6220 extern __at(0x0FC6) __sfr SSP1CON1
;
6243 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6254 //==============================================================================
6257 //==============================================================================
6260 extern __at(0x0FC6) __sfr SSPCON1
;
6283 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6285 #define _SSPCON1_SSPM0 0x01
6286 #define _SSPCON1_SSPM1 0x02
6287 #define _SSPCON1_SSPM2 0x04
6288 #define _SSPCON1_SSPM3 0x08
6289 #define _SSPCON1_CKP 0x10
6290 #define _SSPCON1_SSPEN 0x20
6291 #define _SSPCON1_SSPOV 0x40
6292 #define _SSPCON1_WCOL 0x80
6294 //==============================================================================
6297 //==============================================================================
6300 extern __at(0x0FC7) __sfr SSP1STAT
;
6308 unsigned R_NOT_W
: 1;
6311 unsigned D_NOT_A
: 1;
6321 unsigned I2C_START
: 1;
6322 unsigned I2C_STOP
: 1;
6356 unsigned NOT_WRITE
: 1;
6359 unsigned NOT_ADDRESS
: 1;
6368 unsigned READ_WRITE
: 1;
6371 unsigned DATA_ADDRESS
: 1;
6380 unsigned I2C_READ
: 1;
6383 unsigned I2C_DAT
: 1;
6389 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6393 #define _R_NOT_W 0x04
6397 #define _NOT_WRITE 0x04
6398 #define _READ_WRITE 0x04
6399 #define _I2C_READ 0x04
6401 #define _I2C_START 0x08
6403 #define _I2C_STOP 0x10
6404 #define _D_NOT_A 0x20
6408 #define _NOT_ADDRESS 0x20
6409 #define _DATA_ADDRESS 0x20
6410 #define _I2C_DAT 0x20
6414 //==============================================================================
6417 //==============================================================================
6420 extern __at(0x0FC7) __sfr SSPSTAT
;
6428 unsigned R_NOT_W
: 1;
6431 unsigned D_NOT_A
: 1;
6441 unsigned I2C_START
: 1;
6442 unsigned I2C_STOP
: 1;
6476 unsigned NOT_WRITE
: 1;
6479 unsigned NOT_ADDRESS
: 1;
6488 unsigned READ_WRITE
: 1;
6491 unsigned DATA_ADDRESS
: 1;
6500 unsigned I2C_READ
: 1;
6503 unsigned I2C_DAT
: 1;
6509 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6511 #define _SSPSTAT_BF 0x01
6512 #define _SSPSTAT_UA 0x02
6513 #define _SSPSTAT_R_NOT_W 0x04
6514 #define _SSPSTAT_R 0x04
6515 #define _SSPSTAT_R_W 0x04
6516 #define _SSPSTAT_NOT_W 0x04
6517 #define _SSPSTAT_NOT_WRITE 0x04
6518 #define _SSPSTAT_READ_WRITE 0x04
6519 #define _SSPSTAT_I2C_READ 0x04
6520 #define _SSPSTAT_S 0x08
6521 #define _SSPSTAT_I2C_START 0x08
6522 #define _SSPSTAT_P 0x10
6523 #define _SSPSTAT_I2C_STOP 0x10
6524 #define _SSPSTAT_D_NOT_A 0x20
6525 #define _SSPSTAT_D 0x20
6526 #define _SSPSTAT_D_A 0x20
6527 #define _SSPSTAT_NOT_A 0x20
6528 #define _SSPSTAT_NOT_ADDRESS 0x20
6529 #define _SSPSTAT_DATA_ADDRESS 0x20
6530 #define _SSPSTAT_I2C_DAT 0x20
6531 #define _SSPSTAT_CKE 0x40
6532 #define _SSPSTAT_SMP 0x80
6534 //==============================================================================
6536 extern __at(0x0FC8) __sfr SSP1ADD
;
6538 //==============================================================================
6541 extern __at(0x0FC8) __sfr SSP1MSK
;
6555 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6566 //==============================================================================
6568 extern __at(0x0FC8) __sfr SSPADD
;
6569 extern __at(0x0FC9) __sfr SSP1BUF
;
6570 extern __at(0x0FC9) __sfr SSPBUF
;
6572 //==============================================================================
6575 extern __at(0x0FCA) __sfr T2CON
;
6581 unsigned T2CKPS0
: 1;
6582 unsigned T2CKPS1
: 1;
6583 unsigned TMR2ON
: 1;
6584 unsigned T2OUTPS0
: 1;
6585 unsigned T2OUTPS1
: 1;
6586 unsigned T2OUTPS2
: 1;
6587 unsigned T2OUTPS3
: 1;
6593 unsigned T2CKPS
: 2;
6600 unsigned T2OUTPS
: 4;
6605 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6607 #define _T2CKPS0 0x01
6608 #define _T2CKPS1 0x02
6609 #define _TMR2ON 0x04
6610 #define _T2OUTPS0 0x08
6611 #define _T2OUTPS1 0x10
6612 #define _T2OUTPS2 0x20
6613 #define _T2OUTPS3 0x40
6615 //==============================================================================
6617 extern __at(0x0FCB) __sfr PR2
;
6618 extern __at(0x0FCC) __sfr TMR2
;
6620 //==============================================================================
6623 extern __at(0x0FCD) __sfr T1CON
;
6629 unsigned TMR1ON
: 1;
6631 unsigned NOT_T1SYNC
: 1;
6632 unsigned SOSCEN
: 1;
6633 unsigned T1CKPS0
: 1;
6634 unsigned T1CKPS1
: 1;
6635 unsigned TMR1CS0
: 1;
6636 unsigned TMR1CS1
: 1;
6642 unsigned T1CKPS
: 2;
6649 unsigned TMR1CS
: 2;
6653 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6655 #define _TMR1ON 0x01
6657 #define _NOT_T1SYNC 0x04
6658 #define _SOSCEN 0x08
6659 #define _T1CKPS0 0x10
6660 #define _T1CKPS1 0x20
6661 #define _TMR1CS0 0x40
6662 #define _TMR1CS1 0x80
6664 //==============================================================================
6666 extern __at(0x0FCE) __sfr TMR1
;
6667 extern __at(0x0FCE) __sfr TMR1L
;
6668 extern __at(0x0FCF) __sfr TMR1H
;
6670 //==============================================================================
6673 extern __at(0x0FD0) __sfr RCON
;
6679 unsigned NOT_BOR
: 1;
6680 unsigned NOT_POR
: 1;
6681 unsigned NOT_PD
: 1;
6682 unsigned NOT_TO
: 1;
6683 unsigned NOT_RI
: 1;
6684 unsigned NOT_CM
: 1;
6685 unsigned SBOREN
: 1;
6702 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6704 #define _NOT_BOR 0x01
6706 #define _NOT_POR 0x02
6708 #define _NOT_PD 0x04
6710 #define _NOT_TO 0x08
6712 #define _NOT_RI 0x10
6714 #define _NOT_CM 0x20
6716 #define _SBOREN 0x40
6719 //==============================================================================
6722 //==============================================================================
6725 extern __at(0x0FD1) __sfr WDTCON
;
6731 unsigned SWDTEN
: 1;
6732 unsigned ULPSINK
: 1;
6735 unsigned SRETEN
: 1;
6736 unsigned ULPLVL
: 1;
6738 unsigned REGSLP
: 1;
6754 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
6756 #define _SWDTEN 0x01
6758 #define _ULPSINK 0x02
6760 #define _SRETEN 0x10
6761 #define _ULPLVL 0x20
6762 #define _REGSLP 0x80
6764 //==============================================================================
6767 //==============================================================================
6770 extern __at(0x0FD2) __sfr IPR5
;
6774 unsigned TMR4IP
: 1;
6775 unsigned TMR5IP
: 1;
6776 unsigned TMR6IP
: 1;
6777 unsigned TMR7IP
: 1;
6778 unsigned TMR8IP
: 1;
6779 unsigned TMR10IP
: 1;
6780 unsigned TMR12IP
: 1;
6781 unsigned TMR7GIP
: 1;
6784 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
6786 #define _TMR4IP 0x01
6787 #define _TMR5IP 0x02
6788 #define _TMR6IP 0x04
6789 #define _TMR7IP 0x08
6790 #define _TMR8IP 0x10
6791 #define _TMR10IP 0x20
6792 #define _TMR12IP 0x40
6793 #define _TMR7GIP 0x80
6795 //==============================================================================
6798 //==============================================================================
6801 extern __at(0x0FD3) __sfr OSCCON
;
6809 unsigned HFIOFS
: 1;
6831 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6835 #define _HFIOFS 0x04
6842 //==============================================================================
6844 extern __at(0x0FD4) __sfr SPBRGH1
;
6846 //==============================================================================
6849 extern __at(0x0FD5) __sfr T0CON
;
6861 unsigned T08BIT
: 1;
6862 unsigned TMR0ON
: 1;
6872 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6880 #define _T08BIT 0x40
6881 #define _TMR0ON 0x80
6883 //==============================================================================
6885 extern __at(0x0FD6) __sfr TMR0
;
6886 extern __at(0x0FD6) __sfr TMR0L
;
6887 extern __at(0x0FD7) __sfr TMR0H
;
6889 //==============================================================================
6892 extern __at(0x0FD8) __sfr STATUS
;
6906 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6914 //==============================================================================
6916 extern __at(0x0FD9) __sfr FSR2L
;
6917 extern __at(0x0FDA) __sfr FSR2H
;
6918 extern __at(0x0FDB) __sfr PLUSW2
;
6919 extern __at(0x0FDC) __sfr PREINC2
;
6920 extern __at(0x0FDD) __sfr POSTDEC2
;
6921 extern __at(0x0FDE) __sfr POSTINC2
;
6922 extern __at(0x0FDF) __sfr INDF2
;
6923 extern __at(0x0FE0) __sfr BSR
;
6924 extern __at(0x0FE1) __sfr FSR1L
;
6925 extern __at(0x0FE2) __sfr FSR1H
;
6926 extern __at(0x0FE3) __sfr PLUSW1
;
6927 extern __at(0x0FE4) __sfr PREINC1
;
6928 extern __at(0x0FE5) __sfr POSTDEC1
;
6929 extern __at(0x0FE6) __sfr POSTINC1
;
6930 extern __at(0x0FE7) __sfr INDF1
;
6931 extern __at(0x0FE8) __sfr WREG
;
6932 extern __at(0x0FE9) __sfr FSR0L
;
6933 extern __at(0x0FEA) __sfr FSR0H
;
6934 extern __at(0x0FEB) __sfr PLUSW0
;
6935 extern __at(0x0FEC) __sfr PREINC0
;
6936 extern __at(0x0FED) __sfr POSTDEC0
;
6937 extern __at(0x0FEE) __sfr POSTINC0
;
6938 extern __at(0x0FEF) __sfr INDF0
;
6940 //==============================================================================
6943 extern __at(0x0FF0) __sfr INTCON3
;
6949 unsigned INT1IF
: 1;
6950 unsigned INT2IF
: 1;
6951 unsigned INT3IF
: 1;
6952 unsigned INT1IE
: 1;
6953 unsigned INT2IE
: 1;
6954 unsigned INT3IE
: 1;
6955 unsigned INT1IP
: 1;
6956 unsigned INT2IP
: 1;
6972 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6974 #define _INT1IF 0x01
6976 #define _INT2IF 0x02
6978 #define _INT3IF 0x04
6980 #define _INT1IE 0x08
6982 #define _INT2IE 0x10
6984 #define _INT3IE 0x20
6986 #define _INT1IP 0x40
6988 #define _INT2IP 0x80
6991 //==============================================================================
6994 //==============================================================================
6997 extern __at(0x0FF1) __sfr INTCON2
;
7004 unsigned INT3IP
: 1;
7005 unsigned TMR0IP
: 1;
7006 unsigned INTEDG3
: 1;
7007 unsigned INTEDG2
: 1;
7008 unsigned INTEDG1
: 1;
7009 unsigned INTEDG0
: 1;
7010 unsigned NOT_RBPU
: 1;
7026 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
7029 #define _INT3IP 0x02
7031 #define _TMR0IP 0x04
7033 #define _INTEDG3 0x08
7034 #define _INTEDG2 0x10
7035 #define _INTEDG1 0x20
7036 #define _INTEDG0 0x40
7037 #define _NOT_RBPU 0x80
7040 //==============================================================================
7043 //==============================================================================
7046 extern __at(0x0FF2) __sfr INTCON
;
7053 unsigned INT0IF
: 1;
7054 unsigned TMR0IF
: 1;
7056 unsigned INT0IE
: 1;
7057 unsigned TMR0IE
: 1;
7058 unsigned PEIE_GIEL
: 1;
7059 unsigned GIE_GIEH
: 1;
7087 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7090 #define _INT0IF 0x02
7092 #define _TMR0IF 0x04
7095 #define _INT0IE 0x10
7097 #define _TMR0IE 0x20
7099 #define _PEIE_GIEL 0x40
7102 #define _GIE_GIEH 0x80
7106 //==============================================================================
7108 extern __at(0x0FF3) __sfr PROD
;
7109 extern __at(0x0FF3) __sfr PRODL
;
7110 extern __at(0x0FF4) __sfr PRODH
;
7111 extern __at(0x0FF5) __sfr TABLAT
;
7112 extern __at(0x0FF6) __sfr TBLPTR
;
7113 extern __at(0x0FF6) __sfr TBLPTRL
;
7114 extern __at(0x0FF7) __sfr TBLPTRH
;
7115 extern __at(0x0FF8) __sfr TBLPTRU
;
7116 extern __at(0x0FF9) __sfr PC
;
7117 extern __at(0x0FF9) __sfr PCL
;
7118 extern __at(0x0FFA) __sfr PCLATH
;
7119 extern __at(0x0FFB) __sfr PCLATU
;
7121 //==============================================================================
7124 extern __at(0x0FFC) __sfr STKPTR
;
7136 unsigned STKUNF
: 1;
7137 unsigned STKFUL
: 1;
7149 unsigned STKOVF
: 1;
7159 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7166 #define _STKUNF 0x40
7167 #define _STKFUL 0x80
7168 #define _STKOVF 0x80
7170 //==============================================================================
7172 extern __at(0x0FFD) __sfr TOS
;
7173 extern __at(0x0FFD) __sfr TOSL
;
7174 extern __at(0x0FFE) __sfr TOSH
;
7175 extern __at(0x0FFF) __sfr TOSU
;
7177 //==============================================================================
7179 // Configuration Bits
7181 //==============================================================================
7183 #define __CONFIG1L 0x300000
7184 #define __CONFIG1H 0x300001
7185 #define __CONFIG2L 0x300002
7186 #define __CONFIG2H 0x300003
7187 #define __CONFIG3L 0x300004
7188 #define __CONFIG3H 0x300005
7189 #define __CONFIG4L 0x300006
7190 #define __CONFIG5L 0x300008
7191 #define __CONFIG5H 0x300009
7192 #define __CONFIG6L 0x30000A
7193 #define __CONFIG6H 0x30000B
7194 #define __CONFIG7L 0x30000C
7195 #define __CONFIG7H 0x30000D
7197 //----------------------------- CONFIG1L Options -------------------------------
7199 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
7200 #define _RETEN_ON_1L 0xFF // Enabled.
7201 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
7202 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
7203 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
7204 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
7205 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
7206 #define _XINST_OFF_1L 0xBF // Disabled.
7207 #define _XINST_ON_1L 0xFF // Enabled.
7209 //----------------------------- CONFIG1H Options -------------------------------
7211 #define _FOSC_LP_1H 0xF0 // LP oscillator.
7212 #define _FOSC_XT_1H 0xF1 // XT oscillator.
7213 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
7214 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
7215 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
7216 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
7217 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
7218 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
7219 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
7220 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
7221 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
7222 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
7223 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
7224 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
7225 #define _PLLCFG_OFF_1H 0xEF // Disabled.
7226 #define _PLLCFG_ON_1H 0xFF // Enabled.
7227 #define _FCMEN_OFF_1H 0xBF // Disabled.
7228 #define _FCMEN_ON_1H 0xFF // Enabled.
7229 #define _IESO_OFF_1H 0x7F // Disabled.
7230 #define _IESO_ON_1H 0xFF // Enabled.
7232 //----------------------------- CONFIG2L Options -------------------------------
7234 #define _PWRTEN_ON_2L 0xFE // Enabled.
7235 #define _PWRTEN_OFF_2L 0xFF // Disabled.
7236 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
7237 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
7238 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
7239 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
7240 #define _BORV_0_2L 0xE7 // 3.0V.
7241 #define _BORV_1_2L 0xEF // 2.7V.
7242 #define _BORV_2_2L 0xF7 // 2.0V.
7243 #define _BORV_3_2L 0xFF // 1.8V.
7244 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
7245 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
7246 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
7247 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
7249 //----------------------------- CONFIG2H Options -------------------------------
7251 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
7252 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
7253 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
7254 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
7255 #define _WDTPS_1_2H 0x83 // 1:1.
7256 #define _WDTPS_2_2H 0x87 // 1:2.
7257 #define _WDTPS_4_2H 0x8B // 1:4.
7258 #define _WDTPS_8_2H 0x8F // 1:8.
7259 #define _WDTPS_16_2H 0x93 // 1:16.
7260 #define _WDTPS_32_2H 0x97 // 1:32.
7261 #define _WDTPS_64_2H 0x9B // 1:64.
7262 #define _WDTPS_128_2H 0x9F // 1:128.
7263 #define _WDTPS_256_2H 0xA3 // 1:256.
7264 #define _WDTPS_512_2H 0xA7 // 1:512.
7265 #define _WDTPS_1024_2H 0xAB // 1:1024.
7266 #define _WDTPS_2048_2H 0xAF // 1:2048.
7267 #define _WDTPS_4096_2H 0xB3 // 1:4096.
7268 #define _WDTPS_8192_2H 0xB7 // 1:8192.
7269 #define _WDTPS_16384_2H 0xBB // 1:16384.
7270 #define _WDTPS_32768_2H 0xBF // 1:32768.
7271 #define _WDTPS_65536_2H 0xC3 // 1:65536.
7272 #define _WDTPS_131072_2H 0xC7 // 1:131072.
7273 #define _WDTPS_262144_2H 0xCB // 1:262144.
7274 #define _WDTPS_524288_2H 0xCF // 1:524288.
7275 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
7277 //----------------------------- CONFIG3L Options -------------------------------
7279 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
7280 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
7282 //----------------------------- CONFIG3H Options -------------------------------
7284 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
7285 #define _CCP2MX_PORTC_3H 0xFF // RC1.
7286 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
7287 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
7288 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
7289 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
7291 //----------------------------- CONFIG4L Options -------------------------------
7293 #define _STVREN_OFF_4L 0xFE // Disabled.
7294 #define _STVREN_ON_4L 0xFF // Enabled.
7295 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
7296 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
7297 #define _DEBUG_ON_4L 0x7F // Enabled.
7298 #define _DEBUG_OFF_4L 0xFF // Disabled.
7300 //----------------------------- CONFIG5L Options -------------------------------
7302 #define _CP0_ON_5L 0xFE // Enabled.
7303 #define _CP0_OFF_5L 0xFF // Disabled.
7304 #define _CP1_ON_5L 0xFD // Enabled.
7305 #define _CP1_OFF_5L 0xFF // Disabled.
7306 #define _CP2_ON_5L 0xFB // Enabled.
7307 #define _CP2_OFF_5L 0xFF // Disabled.
7308 #define _CP3_ON_5L 0xF7 // Enabled.
7309 #define _CP3_OFF_5L 0xFF // Disabled.
7310 #define _CP4_ON_5L 0xEF // Enabled.
7311 #define _CP4_OFF_5L 0xFF // Disabled.
7312 #define _CP5_ON_5L 0xDF // Enabled.
7313 #define _CP5_OFF_5L 0xFF // Disabled.
7314 #define _CP6_ON_5L 0xBF // Enabled.
7315 #define _CP6_OFF_5L 0xFF // Disabled.
7316 #define _CP7_ON_5L 0x7F // Enabled.
7317 #define _CP7_OFF_5L 0xFF // Disabled.
7319 //----------------------------- CONFIG5H Options -------------------------------
7321 #define _CPB_ON_5H 0xBF // Enabled.
7322 #define _CPB_OFF_5H 0xFF // Disabled.
7323 #define _CPD_ON_5H 0x7F // Enabled.
7324 #define _CPD_OFF_5H 0xFF // Disabled.
7326 //----------------------------- CONFIG6L Options -------------------------------
7328 #define _WRT0_ON_6L 0xFE // Enabled.
7329 #define _WRT0_OFF_6L 0xFF // Disabled.
7330 #define _WRT1_ON_6L 0xFD // Enabled.
7331 #define _WRT1_OFF_6L 0xFF // Disabled.
7332 #define _WRT2_ON_6L 0xFB // Enabled.
7333 #define _WRT2_OFF_6L 0xFF // Disabled.
7334 #define _WRT3_ON_6L 0xF7 // Enabled.
7335 #define _WRT3_OFF_6L 0xFF // Disabled.
7336 #define _WRT4_ON_6L 0xEF // Enabled.
7337 #define _WRT4_OFF_6L 0xFF // Disabled.
7338 #define _WRT5_ON_6L 0xDF // Enabled.
7339 #define _WRT5_OFF_6L 0xFF // Disabled.
7340 #define _WRT6_ON_6L 0xBF // Enabled.
7341 #define _WRT6_OFF_6L 0xFF // Disabled.
7342 #define _WRT7_ON_6L 0x7F // Enabled.
7343 #define _WRT7_OFF_6L 0xFF // Disabled.
7345 //----------------------------- CONFIG6H Options -------------------------------
7347 #define _WRTC_ON_6H 0xDF // Enabled.
7348 #define _WRTC_OFF_6H 0xFF // Disabled.
7349 #define _WRTB_ON_6H 0xBF // Enabled.
7350 #define _WRTB_OFF_6H 0xFF // Disabled.
7351 #define _WRTD_ON_6H 0x7F // Enabled.
7352 #define _WRTD_OFF_6H 0xFF // Disabled.
7354 //----------------------------- CONFIG7L Options -------------------------------
7356 #define _EBRT0_ON_7L 0xFE // Enabled.
7357 #define _EBRT0_OFF_7L 0xFF // Disabled.
7358 #define _EBRT1_ON_7L 0xFD // Enabled.
7359 #define _EBRT1_OFF_7L 0xFF // Disabled.
7360 #define _EBRT2_ON_7L 0xFB // Enabled.
7361 #define _EBRT2_OFF_7L 0xFF // Disabled.
7362 #define _EBRT3_ON_7L 0xF7 // Enabled.
7363 #define _EBRT3_OFF_7L 0xFF // Disabled.
7364 #define _EBRT4_ON_7L 0xEF // Enabled.
7365 #define _EBRT4_OFF_7L 0xFF // Disabled.
7366 #define _EBRT5_ON_7L 0xDF // Enabled.
7367 #define _EBRT5_OFF_7L 0xFF // Disabled.
7368 #define _EBRT6_ON_7L 0xBF // Enabled.
7369 #define _EBRT6_OFF_7L 0xFF // Disabled.
7370 #define _EBRT7_ON_7L 0x7F // Enabled.
7371 #define _EBRT7_OFF_7L 0xFF // Disabled.
7373 //----------------------------- CONFIG7H Options -------------------------------
7375 #define _EBRTB_ON_7H 0xBF // Enabled.
7376 #define _EBRTB_OFF_7H 0xFF // Disabled.
7378 //==============================================================================
7380 #define __DEVID1 0x3FFFFE
7381 #define __DEVID2 0x3FFFFF
7383 #define __IDLOC0 0x200000
7384 #define __IDLOC1 0x200001
7385 #define __IDLOC2 0x200002
7386 #define __IDLOC3 0x200003
7387 #define __IDLOC4 0x200004
7388 #define __IDLOC5 0x200005
7389 #define __IDLOC6 0x200006
7390 #define __IDLOC7 0x200007
7392 #endif // #ifndef __PIC18F67K22_H__