2 * This declarations of the PIC18F67K90 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:35 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F67K90_H__
26 #define __PIC18F67K90_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EF4) __sfr LCDCON
;
70 extern __at(0x0EF4) volatile __LCDCONbits_t LCDCONbits
;
80 //==============================================================================
83 //==============================================================================
86 extern __at(0x0EF5) __sfr LCDPS
;
109 extern __at(0x0EF5) volatile __LCDPSbits_t LCDPSbits
;
120 //==============================================================================
123 //==============================================================================
126 extern __at(0x0EF6) __sfr LCDSE0
;
140 extern __at(0x0EF6) volatile __LCDSE0bits_t LCDSE0bits
;
151 //==============================================================================
154 //==============================================================================
157 extern __at(0x0EF7) __sfr LCDSE1
;
171 extern __at(0x0EF7) volatile __LCDSE1bits_t LCDSE1bits
;
182 //==============================================================================
185 //==============================================================================
188 extern __at(0x0EF8) __sfr LCDSE2
;
202 extern __at(0x0EF8) volatile __LCDSE2bits_t LCDSE2bits
;
213 //==============================================================================
216 //==============================================================================
219 extern __at(0x0EF9) __sfr LCDSE3
;
233 extern __at(0x0EF9) volatile __LCDSE3bits_t LCDSE3bits
;
244 //==============================================================================
247 //==============================================================================
250 extern __at(0x0EFA) __sfr LCDSE4
;
264 extern __at(0x0EFA) volatile __LCDSE4bits_t LCDSE4bits
;
268 //==============================================================================
271 //==============================================================================
274 extern __at(0x0EFC) __sfr LCDRL
;
310 extern __at(0x0EFC) volatile __LCDRLbits_t LCDRLbits
;
321 //==============================================================================
324 //==============================================================================
327 extern __at(0x0EFD) __sfr LCDREF
;
333 unsigned VLCD1PE
: 1;
334 unsigned VLCD2PE
: 1;
335 unsigned VLCD3PE
: 1;
336 unsigned LCDCST0
: 1;
337 unsigned LCDCST1
: 1;
338 unsigned LCDCST2
: 1;
351 extern __at(0x0EFD) volatile __LCDREFbits_t LCDREFbits
;
353 #define _VLCD1PE 0x01
354 #define _VLCD2PE 0x02
355 #define _VLCD3PE 0x04
356 #define _LCDCST0 0x08
357 #define _LCDCST1 0x10
358 #define _LCDCST2 0x20
362 //==============================================================================
365 //==============================================================================
368 extern __at(0x0EFE) __sfr SSP2CON2
;
380 unsigned ACKSTAT
: 1;
397 extern __at(0x0EFE) volatile __SSP2CON2bits_t SSP2CON2bits
;
399 #define _SSP2CON2_SEN 0x01
400 #define _SSP2CON2_RSEN 0x02
401 #define _SSP2CON2_ADMSK1 0x02
402 #define _SSP2CON2_PEN 0x04
403 #define _SSP2CON2_ADMSK2 0x04
404 #define _SSP2CON2_RCEN 0x08
405 #define _SSP2CON2_ADMSK3 0x08
406 #define _SSP2CON2_ACKEN 0x10
407 #define _SSP2CON2_ADMSK4 0x10
408 #define _SSP2CON2_ACKDT 0x20
409 #define _SSP2CON2_ADMSK5 0x20
410 #define _SSP2CON2_ACKSTAT 0x40
411 #define _SSP2CON2_GCEN 0x80
413 //==============================================================================
416 //==============================================================================
419 extern __at(0x0EFF) __sfr SSP2CON1
;
442 extern __at(0x0EFF) volatile __SSP2CON1bits_t SSP2CON1bits
;
444 #define _SSP2CON1_SSPM0 0x01
445 #define _SSP2CON1_SSPM1 0x02
446 #define _SSP2CON1_SSPM2 0x04
447 #define _SSP2CON1_SSPM3 0x08
448 #define _SSP2CON1_CKP 0x10
449 #define _SSP2CON1_SSPEN 0x20
450 #define _SSP2CON1_SSPOV 0x40
451 #define _SSP2CON1_WCOL 0x80
453 //==============================================================================
456 //==============================================================================
459 extern __at(0x0F00) __sfr SSP2STAT
;
467 unsigned R_NOT_W
: 1;
470 unsigned D_NOT_A
: 1;
480 unsigned I2C_START
: 1;
481 unsigned I2C_STOP
: 1;
515 unsigned NOT_WRITE
: 1;
518 unsigned NOT_ADDRESS
: 1;
527 unsigned READ_WRITE
: 1;
530 unsigned DATA_ADDRESS
: 1;
539 unsigned I2C_READ
: 1;
542 unsigned I2C_DAT
: 1;
548 extern __at(0x0F00) volatile __SSP2STATbits_t SSP2STATbits
;
550 #define _SSP2STAT_BF 0x01
551 #define _SSP2STAT_UA 0x02
552 #define _SSP2STAT_R_NOT_W 0x04
553 #define _SSP2STAT_R 0x04
554 #define _SSP2STAT_R_W 0x04
555 #define _SSP2STAT_NOT_W 0x04
556 #define _SSP2STAT_NOT_WRITE 0x04
557 #define _SSP2STAT_READ_WRITE 0x04
558 #define _SSP2STAT_I2C_READ 0x04
559 #define _SSP2STAT_S 0x08
560 #define _SSP2STAT_I2C_START 0x08
561 #define _SSP2STAT_P 0x10
562 #define _SSP2STAT_I2C_STOP 0x10
563 #define _SSP2STAT_D_NOT_A 0x20
564 #define _SSP2STAT_D 0x20
565 #define _SSP2STAT_D_A 0x20
566 #define _SSP2STAT_NOT_A 0x20
567 #define _SSP2STAT_NOT_ADDRESS 0x20
568 #define _SSP2STAT_DATA_ADDRESS 0x20
569 #define _SSP2STAT_I2C_DAT 0x20
570 #define _SSP2STAT_CKE 0x40
571 #define _SSP2STAT_SMP 0x80
573 //==============================================================================
576 //==============================================================================
579 extern __at(0x0F01) __sfr SSP2ADD
;
593 extern __at(0x0F01) volatile __SSP2ADDbits_t SSP2ADDbits
;
595 #define _SSP2ADD_MSK0 0x01
596 #define _SSP2ADD_MSK1 0x02
597 #define _SSP2ADD_MSK2 0x04
598 #define _SSP2ADD_MSK3 0x08
599 #define _SSP2ADD_MSK4 0x10
600 #define _SSP2ADD_MSK5 0x20
601 #define _SSP2ADD_MSK6 0x40
602 #define _SSP2ADD_MSK7 0x80
604 //==============================================================================
606 extern __at(0x0F02) __sfr SSP2BUF
;
608 //==============================================================================
611 extern __at(0x0F03) __sfr T4CON
;
617 unsigned T4CKPS0
: 1;
618 unsigned T4CKPS1
: 1;
620 unsigned T4OUTPS0
: 1;
621 unsigned T4OUTPS1
: 1;
622 unsigned T4OUTPS2
: 1;
623 unsigned T4OUTPS3
: 1;
636 unsigned T4OUTPS
: 4;
641 extern __at(0x0F03) volatile __T4CONbits_t T4CONbits
;
643 #define _T4CKPS0 0x01
644 #define _T4CKPS1 0x02
646 #define _T4OUTPS0 0x08
647 #define _T4OUTPS1 0x10
648 #define _T4OUTPS2 0x20
649 #define _T4OUTPS3 0x40
651 //==============================================================================
653 extern __at(0x0F04) __sfr PR4
;
654 extern __at(0x0F05) __sfr TMR4
;
656 //==============================================================================
659 extern __at(0x0F06) __sfr CCP7CON
;
701 extern __at(0x0F06) volatile __CCP7CONbits_t CCP7CONbits
;
712 //==============================================================================
714 extern __at(0x0F07) __sfr CCPR7
;
715 extern __at(0x0F07) __sfr CCPR7L
;
716 extern __at(0x0F08) __sfr CCPR7H
;
718 //==============================================================================
721 extern __at(0x0F09) __sfr CCP6CON
;
763 extern __at(0x0F09) volatile __CCP6CONbits_t CCP6CONbits
;
774 //==============================================================================
776 extern __at(0x0F0A) __sfr CCPR6
;
777 extern __at(0x0F0A) __sfr CCPR6L
;
778 extern __at(0x0F0B) __sfr CCPR6H
;
780 //==============================================================================
783 extern __at(0x0F0C) __sfr CCP5CON
;
825 extern __at(0x0F0C) volatile __CCP5CONbits_t CCP5CONbits
;
836 //==============================================================================
838 extern __at(0x0F0D) __sfr CCPR5
;
839 extern __at(0x0F0D) __sfr CCPR5L
;
840 extern __at(0x0F0E) __sfr CCPR5H
;
842 //==============================================================================
845 extern __at(0x0F0F) __sfr CCP4CON
;
887 extern __at(0x0F0F) volatile __CCP4CONbits_t CCP4CONbits
;
898 //==============================================================================
900 extern __at(0x0F10) __sfr CCPR4
;
901 extern __at(0x0F10) __sfr CCPR4L
;
902 extern __at(0x0F11) __sfr CCPR4H
;
904 //==============================================================================
907 extern __at(0x0F12) __sfr T5GCON
;
916 unsigned T5GGO_NOT_T5DONE
: 1;
940 unsigned NOT_T5DONE
: 1;
954 extern __at(0x0F12) volatile __T5GCONbits_t T5GCONbits
;
959 #define _T5GGO_NOT_T5DONE 0x08
961 #define _NOT_T5DONE 0x08
967 //==============================================================================
970 //==============================================================================
973 extern __at(0x0F13) __sfr T5CON
;
981 unsigned NOT_T5SYNC
: 1;
983 unsigned T5CKPS0
: 1;
984 unsigned T5CKPS1
: 1;
985 unsigned TMR5CS0
: 1;
986 unsigned TMR5CS1
: 1;
1003 extern __at(0x0F13) volatile __T5CONbits_t T5CONbits
;
1005 #define _T5CON_TMR5ON 0x01
1006 #define _T5CON_RD16 0x02
1007 #define _T5CON_NOT_T5SYNC 0x04
1008 #define _T5CON_SOSCEN 0x08
1009 #define _T5CON_T5CKPS0 0x10
1010 #define _T5CON_T5CKPS1 0x20
1011 #define _T5CON_TMR5CS0 0x40
1012 #define _T5CON_TMR5CS1 0x80
1014 //==============================================================================
1016 extern __at(0x0F14) __sfr TMR5
;
1017 extern __at(0x0F14) __sfr TMR5L
;
1018 extern __at(0x0F15) __sfr TMR5H
;
1020 //==============================================================================
1023 extern __at(0x0F16) __sfr PMD3
;
1027 unsigned TMR12MD
: 1;
1028 unsigned CCP4MD
: 1;
1029 unsigned CCP5MD
: 1;
1030 unsigned CCP6MD
: 1;
1031 unsigned CCP7MD
: 1;
1032 unsigned CCP8MD
: 1;
1033 unsigned CCP9MD
: 1;
1034 unsigned CCP10MD
: 1;
1037 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
1039 #define _TMR12MD 0x01
1040 #define _CCP4MD 0x02
1041 #define _CCP5MD 0x04
1042 #define _CCP6MD 0x08
1043 #define _CCP7MD 0x10
1044 #define _CCP8MD 0x20
1045 #define _CCP9MD 0x40
1046 #define _CCP10MD 0x80
1048 //==============================================================================
1051 //==============================================================================
1054 extern __at(0x0F17) __sfr PMD2
;
1058 unsigned CMP1MD
: 1;
1059 unsigned CMP2MD
: 1;
1060 unsigned CMP3MD
: 1;
1061 unsigned TMR5MD
: 1;
1062 unsigned TMR6MD
: 1;
1063 unsigned TMR7MD
: 1;
1064 unsigned TMR8MD
: 1;
1065 unsigned TMR10MD
: 1;
1068 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
1070 #define _CMP1MD 0x01
1071 #define _CMP2MD 0x02
1072 #define _CMP3MD 0x04
1073 #define _TMR5MD 0x08
1074 #define _TMR6MD 0x10
1075 #define _TMR7MD 0x20
1076 #define _TMR8MD 0x40
1077 #define _TMR10MD 0x80
1079 //==============================================================================
1082 //==============================================================================
1085 extern __at(0x0F18) __sfr PMD1
;
1090 unsigned TMR1MD
: 1;
1091 unsigned TMR2MD
: 1;
1092 unsigned TMR3MD
: 1;
1093 unsigned TMR4MD
: 1;
1094 unsigned RTCCMD
: 1;
1095 unsigned CTMUMD
: 1;
1099 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
1101 #define _TMR1MD 0x02
1102 #define _TMR2MD 0x04
1103 #define _TMR3MD 0x08
1104 #define _TMR4MD 0x10
1105 #define _RTCCMD 0x20
1106 #define _CTMUMD 0x40
1108 //==============================================================================
1111 //==============================================================================
1114 extern __at(0x0F19) __sfr PMD0
;
1119 unsigned SSP1MD
: 1;
1120 unsigned SSP2MD
: 1;
1121 unsigned UART1MD
: 1;
1122 unsigned UART2MD
: 1;
1123 unsigned CCP1MD
: 1;
1124 unsigned CCP2MD
: 1;
1125 unsigned CCP3MD
: 1;
1128 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
1131 #define _SSP1MD 0x02
1132 #define _SSP2MD 0x04
1133 #define _UART1MD 0x08
1134 #define _UART2MD 0x10
1135 #define _CCP1MD 0x20
1136 #define _CCP2MD 0x40
1137 #define _CCP3MD 0x80
1139 //==============================================================================
1142 //==============================================================================
1145 extern __at(0x0F1A) __sfr PSTR3CON
;
1155 unsigned STRSYNC
: 1;
1168 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1170 #define _PSTR3CON_STRA 0x01
1171 #define _PSTR3CON_STRB 0x02
1172 #define _PSTR3CON_STRC 0x04
1173 #define _PSTR3CON_STRD 0x08
1174 #define _PSTR3CON_STRSYNC 0x10
1175 #define _PSTR3CON_CMPL0 0x40
1176 #define _PSTR3CON_CMPL1 0x80
1178 //==============================================================================
1181 //==============================================================================
1184 extern __at(0x0F1B) __sfr PSTR2CON
;
1194 unsigned STRSYNC
: 1;
1207 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
1209 #define _PSTR2CON_STRA 0x01
1210 #define _PSTR2CON_STRB 0x02
1211 #define _PSTR2CON_STRC 0x04
1212 #define _PSTR2CON_STRD 0x08
1213 #define _PSTR2CON_STRSYNC 0x10
1214 #define _PSTR2CON_CMPL0 0x40
1215 #define _PSTR2CON_CMPL1 0x80
1217 //==============================================================================
1219 extern __at(0x0F1C) __sfr TXREG2
;
1220 extern __at(0x0F1D) __sfr RCREG2
;
1221 extern __at(0x0F1E) __sfr SPBRG2
;
1222 extern __at(0x0F1F) __sfr SPBRGH2
;
1224 //==============================================================================
1227 extern __at(0x0F20) __sfr BAUDCON2
;
1238 unsigned ABDOVF
: 1;
1241 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
1243 #define _BAUDCON2_ABDEN 0x01
1244 #define _BAUDCON2_WUE 0x02
1245 #define _BAUDCON2_BRG16 0x08
1246 #define _BAUDCON2_TXCKP 0x10
1247 #define _BAUDCON2_RXDTP 0x20
1248 #define _BAUDCON2_RCIDL 0x40
1249 #define _BAUDCON2_ABDOVF 0x80
1251 //==============================================================================
1254 //==============================================================================
1257 extern __at(0x0F21) __sfr TXSTA2
;
1278 unsigned SENDB2
: 1;
1286 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
1288 #define _TXSTA2_TX9D 0x01
1289 #define _TXSTA2_TX9D2 0x01
1290 #define _TXSTA2_TRMT 0x02
1291 #define _TXSTA2_TRMT2 0x02
1292 #define _TXSTA2_BRGH 0x04
1293 #define _TXSTA2_BRGH2 0x04
1294 #define _TXSTA2_SENDB 0x08
1295 #define _TXSTA2_SENDB2 0x08
1296 #define _TXSTA2_SYNC 0x10
1297 #define _TXSTA2_SYNC2 0x10
1298 #define _TXSTA2_TXEN 0x20
1299 #define _TXSTA2_TXEN2 0x20
1300 #define _TXSTA2_TX9 0x40
1301 #define _TXSTA2_TX92 0x40
1302 #define _TXSTA2_CSRC 0x80
1303 #define _TXSTA2_CSRC2 0x80
1305 //==============================================================================
1308 //==============================================================================
1311 extern __at(0x0F22) __sfr RCSTA2
;
1332 unsigned ADDEN2
: 1;
1340 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
1342 #define _RCSTA2_RX9D 0x01
1343 #define _RCSTA2_RX9D2 0x01
1344 #define _RCSTA2_OERR 0x02
1345 #define _RCSTA2_OERR2 0x02
1346 #define _RCSTA2_FERR 0x04
1347 #define _RCSTA2_FERR2 0x04
1348 #define _RCSTA2_ADDEN 0x08
1349 #define _RCSTA2_ADDEN2 0x08
1350 #define _RCSTA2_CREN 0x10
1351 #define _RCSTA2_CREN2 0x10
1352 #define _RCSTA2_SREN 0x20
1353 #define _RCSTA2_SREN2 0x20
1354 #define _RCSTA2_RX9 0x40
1355 #define _RCSTA2_RX92 0x40
1356 #define _RCSTA2_SPEN 0x80
1357 #define _RCSTA2_SPEN2 0x80
1359 //==============================================================================
1362 //==============================================================================
1365 extern __at(0x0F23) __sfr ANCON2
;
1369 unsigned ANSEL16
: 1;
1370 unsigned ANSEL17
: 1;
1371 unsigned ANSEL18
: 1;
1372 unsigned ANSEL19
: 1;
1379 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
1381 #define _ANSEL16 0x01
1382 #define _ANSEL17 0x02
1383 #define _ANSEL18 0x04
1384 #define _ANSEL19 0x08
1386 //==============================================================================
1389 //==============================================================================
1392 extern __at(0x0F24) __sfr ANCON1
;
1396 unsigned ANSEL8
: 1;
1397 unsigned ANSEL9
: 1;
1398 unsigned ANSEL10
: 1;
1399 unsigned ANSEL11
: 1;
1406 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
1408 #define _ANSEL8 0x01
1409 #define _ANSEL9 0x02
1410 #define _ANSEL10 0x04
1411 #define _ANSEL11 0x08
1413 //==============================================================================
1416 //==============================================================================
1419 extern __at(0x0F25) __sfr ANCON0
;
1423 unsigned ANSEL0
: 1;
1424 unsigned ANSEL1
: 1;
1425 unsigned ANSEL2
: 1;
1426 unsigned ANSEL3
: 1;
1427 unsigned ANSEL4
: 1;
1428 unsigned ANSEL5
: 1;
1429 unsigned ANSEL6
: 1;
1430 unsigned ANSEL7
: 1;
1433 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
1435 #define _ANSEL0 0x01
1436 #define _ANSEL1 0x02
1437 #define _ANSEL2 0x04
1438 #define _ANSEL3 0x08
1439 #define _ANSEL4 0x10
1440 #define _ANSEL5 0x20
1441 #define _ANSEL6 0x40
1442 #define _ANSEL7 0x80
1444 //==============================================================================
1447 //==============================================================================
1450 extern __at(0x0F27) __sfr ODCON3
;
1454 unsigned CTMUDS
: 1;
1464 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
1466 #define _CTMUDS 0x01
1470 //==============================================================================
1473 //==============================================================================
1476 extern __at(0x0F28) __sfr ODCON2
;
1480 unsigned CCP3OD
: 1;
1481 unsigned CCP4OD
: 1;
1482 unsigned CCP5OD
: 1;
1483 unsigned CCP6OD
: 1;
1484 unsigned CCP7OD
: 1;
1485 unsigned CCP8OD
: 1;
1486 unsigned CCP9OD
: 1;
1487 unsigned CCP10OD
: 1;
1490 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
1492 #define _CCP3OD 0x01
1493 #define _CCP4OD 0x02
1494 #define _CCP5OD 0x04
1495 #define _CCP6OD 0x08
1496 #define _CCP7OD 0x10
1497 #define _CCP8OD 0x20
1498 #define _CCP9OD 0x40
1499 #define _CCP10OD 0x80
1501 //==============================================================================
1504 //==============================================================================
1507 extern __at(0x0F29) __sfr ODCON1
;
1511 unsigned SPI2OD
: 1;
1516 unsigned CCP1OD
: 1;
1517 unsigned CCP2OD
: 1;
1518 unsigned SPI1OD
: 1;
1521 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
1523 #define _SPI2OD 0x01
1524 #define _CCP1OD 0x20
1525 #define _CCP2OD 0x40
1526 #define _SPI1OD 0x80
1528 //==============================================================================
1531 //==============================================================================
1534 extern __at(0x0F2A) __sfr REFOCON
;
1540 unsigned RODIV0
: 1;
1541 unsigned RODIV1
: 1;
1542 unsigned RODIV2
: 1;
1543 unsigned RODIV3
: 1;
1545 unsigned ROSSLP
: 1;
1557 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
1559 #define _RODIV0 0x01
1560 #define _RODIV1 0x02
1561 #define _RODIV2 0x04
1562 #define _RODIV3 0x08
1564 #define _ROSSLP 0x20
1567 //==============================================================================
1570 //==============================================================================
1573 extern __at(0x0F2B) __sfr CCPTMRS2
;
1579 unsigned C8TSEL0
: 1;
1580 unsigned C8TSEL1
: 1;
1581 unsigned C9TSEL0
: 1;
1583 unsigned C10TSEL0
: 1;
1591 unsigned C8TSEL
: 2;
1596 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
1598 #define _C8TSEL0 0x01
1599 #define _C8TSEL1 0x02
1600 #define _C9TSEL0 0x04
1601 #define _C10TSEL0 0x10
1603 //==============================================================================
1606 //==============================================================================
1609 extern __at(0x0F2C) __sfr CCPTMRS1
;
1615 unsigned C4TSEL0
: 1;
1616 unsigned C4TSEL1
: 1;
1617 unsigned C5TSEL0
: 1;
1619 unsigned C6TSEL0
: 1;
1621 unsigned C7TSEL0
: 1;
1622 unsigned C7TSEL1
: 1;
1627 unsigned C4TSEL
: 2;
1634 unsigned C7TSEL
: 2;
1638 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
1640 #define _C4TSEL0 0x01
1641 #define _C4TSEL1 0x02
1642 #define _C5TSEL0 0x04
1643 #define _C6TSEL0 0x10
1644 #define _C7TSEL0 0x40
1645 #define _C7TSEL1 0x80
1647 //==============================================================================
1650 //==============================================================================
1653 extern __at(0x0F2D) __sfr CCPTMRS0
;
1659 unsigned C1TSEL0
: 1;
1660 unsigned C1TSEL1
: 1;
1661 unsigned C1TSEL2
: 1;
1662 unsigned C2TSEL0
: 1;
1663 unsigned C2TSEL1
: 1;
1664 unsigned C2TSEL2
: 1;
1665 unsigned C3TSEL0
: 1;
1666 unsigned C3TSEL1
: 1;
1671 unsigned C1TSEL
: 3;
1678 unsigned C2TSEL
: 3;
1685 unsigned C3TSEL
: 2;
1689 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
1691 #define _C1TSEL0 0x01
1692 #define _C1TSEL1 0x02
1693 #define _C1TSEL2 0x04
1694 #define _C2TSEL0 0x08
1695 #define _C2TSEL1 0x10
1696 #define _C2TSEL2 0x20
1697 #define _C3TSEL0 0x40
1698 #define _C3TSEL1 0x80
1700 //==============================================================================
1703 //==============================================================================
1706 extern __at(0x0F2E) __sfr CM3CON
;
1715 unsigned EVPOL0
: 1;
1716 unsigned EVPOL1
: 1;
1736 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
1738 #define _CM3CON_CCH0 0x01
1739 #define _CM3CON_CCH1 0x02
1740 #define _CM3CON_CREF 0x04
1741 #define _CM3CON_EVPOL0 0x08
1742 #define _CM3CON_EVPOL1 0x10
1743 #define _CM3CON_CPOL 0x20
1744 #define _CM3CON_COE 0x40
1745 #define _CM3CON_CON 0x80
1747 //==============================================================================
1750 //==============================================================================
1753 extern __at(0x0F2E) __sfr CM3CON1
;
1762 unsigned EVPOL0
: 1;
1763 unsigned EVPOL1
: 1;
1783 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
1785 #define _CM3CON1_CCH0 0x01
1786 #define _CM3CON1_CCH1 0x02
1787 #define _CM3CON1_CREF 0x04
1788 #define _CM3CON1_EVPOL0 0x08
1789 #define _CM3CON1_EVPOL1 0x10
1790 #define _CM3CON1_CPOL 0x20
1791 #define _CM3CON1_COE 0x40
1792 #define _CM3CON1_CON 0x80
1794 //==============================================================================
1797 //==============================================================================
1800 extern __at(0x0F2F) __sfr CM2CON
;
1809 unsigned EVPOL0
: 1;
1810 unsigned EVPOL1
: 1;
1830 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
1832 #define _CM2CON_CCH0 0x01
1833 #define _CM2CON_CCH1 0x02
1834 #define _CM2CON_CREF 0x04
1835 #define _CM2CON_EVPOL0 0x08
1836 #define _CM2CON_EVPOL1 0x10
1837 #define _CM2CON_CPOL 0x20
1838 #define _CM2CON_COE 0x40
1839 #define _CM2CON_CON 0x80
1841 //==============================================================================
1844 //==============================================================================
1847 extern __at(0x0F2F) __sfr CM2CON1
;
1856 unsigned EVPOL0
: 1;
1857 unsigned EVPOL1
: 1;
1877 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
1879 #define _CM2CON1_CCH0 0x01
1880 #define _CM2CON1_CCH1 0x02
1881 #define _CM2CON1_CREF 0x04
1882 #define _CM2CON1_EVPOL0 0x08
1883 #define _CM2CON1_EVPOL1 0x10
1884 #define _CM2CON1_CPOL 0x20
1885 #define _CM2CON1_COE 0x40
1886 #define _CM2CON1_CON 0x80
1888 //==============================================================================
1891 //==============================================================================
1894 extern __at(0x0F30) __sfr T12CON
;
1900 unsigned T12CKPS0
: 1;
1901 unsigned T12CKPS1
: 1;
1902 unsigned TMR12ON
: 1;
1903 unsigned T12OUTPS0
: 1;
1904 unsigned T12OUTPS1
: 1;
1905 unsigned T12OUTPS2
: 1;
1906 unsigned T12OUTPS3
: 1;
1912 unsigned T12CKPS
: 2;
1919 unsigned T12OUTPS
: 4;
1924 extern __at(0x0F30) volatile __T12CONbits_t T12CONbits
;
1926 #define _T12CKPS0 0x01
1927 #define _T12CKPS1 0x02
1928 #define _TMR12ON 0x04
1929 #define _T12OUTPS0 0x08
1930 #define _T12OUTPS1 0x10
1931 #define _T12OUTPS2 0x20
1932 #define _T12OUTPS3 0x40
1934 //==============================================================================
1936 extern __at(0x0F31) __sfr PR12
;
1937 extern __at(0x0F32) __sfr TMR12
;
1939 //==============================================================================
1942 extern __at(0x0F33) __sfr T10CON
;
1948 unsigned T10CKPS0
: 1;
1949 unsigned T10CKPS1
: 1;
1950 unsigned TMR10ON
: 1;
1951 unsigned T10OUTPS0
: 1;
1952 unsigned T10OUTPS1
: 1;
1953 unsigned T10OUTPS2
: 1;
1954 unsigned T10OUTPS3
: 1;
1960 unsigned T10CKPS
: 2;
1967 unsigned T10OUTPS
: 4;
1972 extern __at(0x0F33) volatile __T10CONbits_t T10CONbits
;
1974 #define _T10CKPS0 0x01
1975 #define _T10CKPS1 0x02
1976 #define _TMR10ON 0x04
1977 #define _T10OUTPS0 0x08
1978 #define _T10OUTPS1 0x10
1979 #define _T10OUTPS2 0x20
1980 #define _T10OUTPS3 0x40
1982 //==============================================================================
1984 extern __at(0x0F34) __sfr PR10
;
1985 extern __at(0x0F35) __sfr TMR10
;
1987 //==============================================================================
1990 extern __at(0x0F36) __sfr T8CON
;
1996 unsigned T8CKPS0
: 1;
1997 unsigned T8CKPS1
: 1;
1998 unsigned TMR8ON
: 1;
1999 unsigned T8OUTPS0
: 1;
2000 unsigned T8OUTPS1
: 1;
2001 unsigned T8OUTPS2
: 1;
2002 unsigned T8OUTPS3
: 1;
2008 unsigned T8CKPS
: 2;
2015 unsigned T8OUTPS
: 4;
2020 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
2022 #define _T8CKPS0 0x01
2023 #define _T8CKPS1 0x02
2024 #define _TMR8ON 0x04
2025 #define _T8OUTPS0 0x08
2026 #define _T8OUTPS1 0x10
2027 #define _T8OUTPS2 0x20
2028 #define _T8OUTPS3 0x40
2030 //==============================================================================
2032 extern __at(0x0F37) __sfr PR8
;
2033 extern __at(0x0F38) __sfr TMR8
;
2035 //==============================================================================
2038 extern __at(0x0F39) __sfr T6CON
;
2044 unsigned T6CKPS0
: 1;
2045 unsigned T6CKPS1
: 1;
2046 unsigned TMR6ON
: 1;
2047 unsigned T6OUTPS0
: 1;
2048 unsigned T6OUTPS1
: 1;
2049 unsigned T6OUTPS2
: 1;
2050 unsigned T6OUTPS3
: 1;
2056 unsigned T6CKPS
: 2;
2063 unsigned T6OUTPS
: 4;
2068 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
2070 #define _T6CKPS0 0x01
2071 #define _T6CKPS1 0x02
2072 #define _TMR6ON 0x04
2073 #define _T6OUTPS0 0x08
2074 #define _T6OUTPS1 0x10
2075 #define _T6OUTPS2 0x20
2076 #define _T6OUTPS3 0x40
2078 //==============================================================================
2080 extern __at(0x0F3A) __sfr PR6
;
2081 extern __at(0x0F3B) __sfr TMR6
;
2083 //==============================================================================
2086 extern __at(0x0F3C) __sfr T7GCON
;
2092 unsigned T7GSS0
: 1;
2093 unsigned T7GSS1
: 1;
2094 unsigned T7GVAL
: 1;
2095 unsigned T7GGO_NOT_T7DONE
: 1;
2096 unsigned T7GSPM
: 1;
2098 unsigned T7GPOL
: 1;
2099 unsigned TMR7GE
: 1;
2119 unsigned NOT_T7DONE
: 1;
2133 extern __at(0x0F3C) volatile __T7GCONbits_t T7GCONbits
;
2135 #define _T7GSS0 0x01
2136 #define _T7GSS1 0x02
2137 #define _T7GVAL 0x04
2138 #define _T7GGO_NOT_T7DONE 0x08
2140 #define _NOT_T7DONE 0x08
2141 #define _T7GSPM 0x10
2143 #define _T7GPOL 0x40
2144 #define _TMR7GE 0x80
2146 //==============================================================================
2149 //==============================================================================
2152 extern __at(0x0F3D) __sfr T7CON
;
2158 unsigned TMR7ON
: 1;
2160 unsigned NOT_T7SYNC
: 1;
2161 unsigned SOSCEN
: 1;
2162 unsigned T7CKPS0
: 1;
2163 unsigned T7CKPS1
: 1;
2164 unsigned TMR7CS0
: 1;
2165 unsigned TMR7CS1
: 1;
2171 unsigned T7CKPS
: 2;
2178 unsigned TMR7CS
: 2;
2182 extern __at(0x0F3D) volatile __T7CONbits_t T7CONbits
;
2184 #define _T7CON_TMR7ON 0x01
2185 #define _T7CON_RD16 0x02
2186 #define _T7CON_NOT_T7SYNC 0x04
2187 #define _T7CON_SOSCEN 0x08
2188 #define _T7CON_T7CKPS0 0x10
2189 #define _T7CON_T7CKPS1 0x20
2190 #define _T7CON_TMR7CS0 0x40
2191 #define _T7CON_TMR7CS1 0x80
2193 //==============================================================================
2195 extern __at(0x0F3E) __sfr TMR7
;
2196 extern __at(0x0F3E) __sfr TMR7L
;
2197 extern __at(0x0F3F) __sfr TMR7H
;
2199 //==============================================================================
2202 extern __at(0x0F40) __sfr CCP10CON
;
2208 unsigned CCP10M0
: 1;
2209 unsigned CCP10M1
: 1;
2210 unsigned CCP10M2
: 1;
2211 unsigned CCP10M3
: 1;
2212 unsigned DC10B0
: 1;
2213 unsigned DC10B1
: 1;
2224 unsigned CCP10Y
: 1;
2225 unsigned CCP10X
: 1;
2232 unsigned CCP10M
: 4;
2244 extern __at(0x0F40) volatile __CCP10CONbits_t CCP10CONbits
;
2246 #define _CCP10M0 0x01
2247 #define _CCP10M1 0x02
2248 #define _CCP10M2 0x04
2249 #define _CCP10M3 0x08
2250 #define _DC10B0 0x10
2251 #define _CCP10Y 0x10
2252 #define _DC10B1 0x20
2253 #define _CCP10X 0x20
2255 //==============================================================================
2257 extern __at(0x0F41) __sfr CCPR10
;
2258 extern __at(0x0F41) __sfr CCPR10L
;
2259 extern __at(0x0F42) __sfr CCPR10H
;
2261 //==============================================================================
2264 extern __at(0x0F43) __sfr CCP9CON
;
2270 unsigned CCP9M0
: 1;
2271 unsigned CCP9M1
: 1;
2272 unsigned CCP9M2
: 1;
2273 unsigned CCP9M3
: 1;
2306 extern __at(0x0F43) volatile __CCP9CONbits_t CCP9CONbits
;
2308 #define _CCP9M0 0x01
2309 #define _CCP9M1 0x02
2310 #define _CCP9M2 0x04
2311 #define _CCP9M3 0x08
2317 //==============================================================================
2319 extern __at(0x0F44) __sfr CCPR9
;
2320 extern __at(0x0F44) __sfr CCPR9L
;
2321 extern __at(0x0F45) __sfr CCPR9H
;
2323 //==============================================================================
2326 extern __at(0x0F46) __sfr CCP8CON
;
2332 unsigned CCP8M0
: 1;
2333 unsigned CCP8M1
: 1;
2334 unsigned CCP8M2
: 1;
2335 unsigned CCP8M3
: 1;
2368 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
2370 #define _CCP8M0 0x01
2371 #define _CCP8M1 0x02
2372 #define _CCP8M2 0x04
2373 #define _CCP8M3 0x08
2379 //==============================================================================
2381 extern __at(0x0F47) __sfr CCPR8
;
2382 extern __at(0x0F47) __sfr CCPR8L
;
2383 extern __at(0x0F48) __sfr CCPR8H
;
2385 //==============================================================================
2388 extern __at(0x0F49) __sfr CCP3CON
;
2394 unsigned CCP3M0
: 1;
2395 unsigned CCP3M1
: 1;
2396 unsigned CCP3M2
: 1;
2397 unsigned CCP3M3
: 1;
2436 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
2438 #define _CCP3M0 0x01
2439 #define _CCP3M1 0x02
2440 #define _CCP3M2 0x04
2441 #define _CCP3M3 0x08
2449 //==============================================================================
2451 extern __at(0x0F4A) __sfr CCPR3
;
2452 extern __at(0x0F4A) __sfr CCPR3L
;
2453 extern __at(0x0F4B) __sfr CCPR3H
;
2455 //==============================================================================
2458 extern __at(0x0F4C) __sfr ECCP3DEL
;
2471 unsigned P3RSEN
: 1;
2481 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
2490 #define _P3RSEN 0x80
2492 //==============================================================================
2495 //==============================================================================
2498 extern __at(0x0F4C) __sfr PWM3CON
;
2511 unsigned P3RSEN
: 1;
2521 extern __at(0x0F4C) volatile __PWM3CONbits_t PWM3CONbits
;
2523 #define _PWM3CON_P3DC0 0x01
2524 #define _PWM3CON_P3DC1 0x02
2525 #define _PWM3CON_P3DC2 0x04
2526 #define _PWM3CON_P3DC3 0x08
2527 #define _PWM3CON_P3DC4 0x10
2528 #define _PWM3CON_P3DC5 0x20
2529 #define _PWM3CON_P3DC6 0x40
2530 #define _PWM3CON_P3RSEN 0x80
2532 //==============================================================================
2535 //==============================================================================
2538 extern __at(0x0F4D) __sfr ECCP3AS
;
2544 unsigned PSS3BD0
: 1;
2545 unsigned PSS3BD1
: 1;
2546 unsigned PSS3AC0
: 1;
2547 unsigned PSS3AC1
: 1;
2548 unsigned ECCP3AS0
: 1;
2549 unsigned ECCP3AS1
: 1;
2550 unsigned ECCP3AS2
: 1;
2551 unsigned ECCP3ASE
: 1;
2556 unsigned PSS3BD
: 2;
2563 unsigned PSS3AC
: 2;
2570 unsigned ECCP3AS
: 3;
2575 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
2577 #define _PSS3BD0 0x01
2578 #define _PSS3BD1 0x02
2579 #define _PSS3AC0 0x04
2580 #define _PSS3AC1 0x08
2581 #define _ECCP3AS0 0x10
2582 #define _ECCP3AS1 0x20
2583 #define _ECCP3AS2 0x40
2584 #define _ECCP3ASE 0x80
2586 //==============================================================================
2589 //==============================================================================
2592 extern __at(0x0F4E) __sfr CCP2CON
;
2598 unsigned CCP2M0
: 1;
2599 unsigned CCP2M1
: 1;
2600 unsigned CCP2M2
: 1;
2601 unsigned CCP2M3
: 1;
2640 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
2642 #define _CCP2M0 0x01
2643 #define _CCP2M1 0x02
2644 #define _CCP2M2 0x04
2645 #define _CCP2M3 0x08
2653 //==============================================================================
2656 //==============================================================================
2659 extern __at(0x0F4E) __sfr ECCP2CON
;
2665 unsigned CCP2M0
: 1;
2666 unsigned CCP2M1
: 1;
2667 unsigned CCP2M2
: 1;
2668 unsigned CCP2M3
: 1;
2707 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
2709 #define _ECCP2CON_CCP2M0 0x01
2710 #define _ECCP2CON_CCP2M1 0x02
2711 #define _ECCP2CON_CCP2M2 0x04
2712 #define _ECCP2CON_CCP2M3 0x08
2713 #define _ECCP2CON_DC2B0 0x10
2714 #define _ECCP2CON_CCP2Y 0x10
2715 #define _ECCP2CON_DC2B1 0x20
2716 #define _ECCP2CON_CCP2X 0x20
2717 #define _ECCP2CON_P2M0 0x40
2718 #define _ECCP2CON_P2M1 0x80
2720 //==============================================================================
2722 extern __at(0x0F4F) __sfr CCPR2
;
2723 extern __at(0x0F4F) __sfr CCPR2L
;
2724 extern __at(0x0F50) __sfr CCPR2H
;
2726 //==============================================================================
2729 extern __at(0x0F51) __sfr ECCP2DEL
;
2742 unsigned P2RSEN
: 1;
2752 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
2761 #define _P2RSEN 0x80
2763 //==============================================================================
2766 //==============================================================================
2769 extern __at(0x0F51) __sfr PWM2CON
;
2782 unsigned P2RSEN
: 1;
2792 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
2794 #define _PWM2CON_P2DC0 0x01
2795 #define _PWM2CON_P2DC1 0x02
2796 #define _PWM2CON_P2DC2 0x04
2797 #define _PWM2CON_P2DC3 0x08
2798 #define _PWM2CON_P2DC4 0x10
2799 #define _PWM2CON_P2DC5 0x20
2800 #define _PWM2CON_P2DC6 0x40
2801 #define _PWM2CON_P2RSEN 0x80
2803 //==============================================================================
2806 //==============================================================================
2809 extern __at(0x0F52) __sfr ECCP2AS
;
2815 unsigned PSS2BD0
: 1;
2816 unsigned PSS2BD1
: 1;
2817 unsigned PSS2AC0
: 1;
2818 unsigned PSS2AC1
: 1;
2819 unsigned ECCP2AS0
: 1;
2820 unsigned ECCP2AS1
: 1;
2821 unsigned ECCP2AS2
: 1;
2822 unsigned ECCP2ASE
: 1;
2827 unsigned PSS2BD
: 2;
2834 unsigned PSS2AC
: 2;
2841 unsigned ECCP2AS
: 3;
2846 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
2848 #define _PSS2BD0 0x01
2849 #define _PSS2BD1 0x02
2850 #define _PSS2AC0 0x04
2851 #define _PSS2AC1 0x08
2852 #define _ECCP2AS0 0x10
2853 #define _ECCP2AS1 0x20
2854 #define _ECCP2AS2 0x40
2855 #define _ECCP2ASE 0x80
2857 //==============================================================================
2860 //==============================================================================
2863 extern __at(0x0F53) __sfr PADCFG1
;
2870 unsigned RTSECSEL0
: 1;
2871 unsigned RTSECSEL1
: 1;
2882 unsigned RTSECSEL
: 2;
2887 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
2889 #define _RTSECSEL0 0x02
2890 #define _RTSECSEL1 0x04
2894 //==============================================================================
2897 //==============================================================================
2900 extern __at(0x0F54) __sfr CM1CON
;
2909 unsigned EVPOL0
: 1;
2910 unsigned EVPOL1
: 1;
2930 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
2935 #define _EVPOL0 0x08
2936 #define _EVPOL1 0x10
2941 //==============================================================================
2944 //==============================================================================
2947 extern __at(0x0F54) __sfr CM1CON1
;
2956 unsigned EVPOL0
: 1;
2957 unsigned EVPOL1
: 1;
2977 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
2979 #define _CM1CON1_CCH0 0x01
2980 #define _CM1CON1_CCH1 0x02
2981 #define _CM1CON1_CREF 0x04
2982 #define _CM1CON1_EVPOL0 0x08
2983 #define _CM1CON1_EVPOL1 0x10
2984 #define _CM1CON1_CPOL 0x20
2985 #define _CM1CON1_COE 0x40
2986 #define _CM1CON1_CON 0x80
2988 //==============================================================================
2991 //==============================================================================
2994 extern __at(0x0F55) __sfr CTMUICON
;
3002 unsigned ITRIM0
: 1;
3003 unsigned ITRIM1
: 1;
3004 unsigned ITRIM2
: 1;
3005 unsigned ITRIM3
: 1;
3006 unsigned ITRIM4
: 1;
3007 unsigned ITRIM5
: 1;
3023 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
3027 #define _ITRIM0 0x04
3028 #define _ITRIM1 0x08
3029 #define _ITRIM2 0x10
3030 #define _ITRIM3 0x20
3031 #define _ITRIM4 0x40
3032 #define _ITRIM5 0x80
3034 //==============================================================================
3037 //==============================================================================
3040 extern __at(0x0F56) __sfr CTMUCONL
;
3046 unsigned EDG1STAT
: 1;
3047 unsigned EDG2STAT
: 1;
3048 unsigned EDG1SEL0
: 1;
3049 unsigned EDG1SEL1
: 1;
3050 unsigned EDG1POL
: 1;
3051 unsigned EDG2SEL0
: 1;
3052 unsigned EDG2SEL1
: 1;
3053 unsigned EDG2POL
: 1;
3059 unsigned EDG1SEL
: 2;
3066 unsigned EDG2SEL
: 2;
3071 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
3073 #define _EDG1STAT 0x01
3074 #define _EDG2STAT 0x02
3075 #define _EDG1SEL0 0x04
3076 #define _EDG1SEL1 0x08
3077 #define _EDG1POL 0x10
3078 #define _EDG2SEL0 0x20
3079 #define _EDG2SEL1 0x40
3080 #define _EDG2POL 0x80
3082 //==============================================================================
3085 //==============================================================================
3088 extern __at(0x0F57) __sfr CTMUCONH
;
3092 unsigned CTTRIG
: 1;
3093 unsigned IDISSEN
: 1;
3094 unsigned EDGSEQEN
: 1;
3097 unsigned CTMUSIDL
: 1;
3099 unsigned CTMUEN
: 1;
3102 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
3104 #define _CTTRIG 0x01
3105 #define _IDISSEN 0x02
3106 #define _EDGSEQEN 0x04
3109 #define _CTMUSIDL 0x20
3110 #define _CTMUEN 0x80
3112 //==============================================================================
3114 extern __at(0x0F58) __sfr ALRMVAL
;
3115 extern __at(0x0F58) __sfr ALRMVALL
;
3116 extern __at(0x0F59) __sfr ALRMVALH
;
3118 //==============================================================================
3121 extern __at(0x0F5A) __sfr ALRMRPT
;
3135 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
3146 //==============================================================================
3149 //==============================================================================
3152 extern __at(0x0F5B) __sfr ALRMCFG
;
3158 unsigned ALRMPTR0
: 1;
3159 unsigned ALRMPTR1
: 1;
3160 unsigned AMASK0
: 1;
3161 unsigned AMASK1
: 1;
3162 unsigned AMASK2
: 1;
3163 unsigned AMASK3
: 1;
3165 unsigned ALRMEN
: 1;
3170 unsigned ALRMPTR
: 2;
3182 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
3184 #define _ALRMPTR0 0x01
3185 #define _ALRMPTR1 0x02
3186 #define _AMASK0 0x04
3187 #define _AMASK1 0x08
3188 #define _AMASK2 0x10
3189 #define _AMASK3 0x20
3191 #define _ALRMEN 0x80
3193 //==============================================================================
3195 extern __at(0x0F5C) __sfr RTCVAL
;
3196 extern __at(0x0F5C) __sfr RTCVALL
;
3198 //==============================================================================
3201 extern __at(0x0F5D) __sfr RTCVALH
;
3207 unsigned WAITE0
: 1;
3208 unsigned WAITE1
: 1;
3209 unsigned WAITM0
: 1;
3210 unsigned WAITM1
: 1;
3211 unsigned WAITM2
: 1;
3212 unsigned WAITM3
: 1;
3213 unsigned WAITB0
: 1;
3214 unsigned WAITB1
: 1;
3237 extern __at(0x0F5D) volatile __RTCVALHbits_t RTCVALHbits
;
3239 #define _WAITE0 0x01
3240 #define _WAITE1 0x02
3241 #define _WAITM0 0x04
3242 #define _WAITM1 0x08
3243 #define _WAITM2 0x10
3244 #define _WAITM3 0x20
3245 #define _WAITB0 0x40
3246 #define _WAITB1 0x80
3248 //==============================================================================
3251 //==============================================================================
3254 extern __at(0x0F5E) __sfr RTCCAL
;
3268 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
3279 //==============================================================================
3282 //==============================================================================
3285 extern __at(0x0F5F) __sfr RTCCFG
;
3291 unsigned RTCPTR0
: 1;
3292 unsigned RTCPTR1
: 1;
3294 unsigned HALFSEC
: 1;
3295 unsigned RTCSYNC
: 1;
3296 unsigned RTCWREN
: 1;
3303 unsigned RTCPTR
: 2;
3308 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
3310 #define _RTCPTR0 0x01
3311 #define _RTCPTR1 0x02
3313 #define _HALFSEC 0x08
3314 #define _RTCSYNC 0x10
3315 #define _RTCWREN 0x20
3318 //==============================================================================
3321 //==============================================================================
3324 extern __at(0x0F60) __sfr PIE6
;
3328 unsigned CMP1IE
: 1;
3329 unsigned CMP2IE
: 1;
3330 unsigned CMP3IE
: 1;
3338 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
3340 #define _CMP1IE 0x01
3341 #define _CMP2IE 0x02
3342 #define _CMP3IE 0x04
3345 //==============================================================================
3347 extern __at(0x0F61) __sfr EEDATA
;
3348 extern __at(0x0F62) __sfr EEADR
;
3349 extern __at(0x0F63) __sfr EEADRH
;
3351 //==============================================================================
3354 extern __at(0x0F64) __sfr OSCCON2
;
3358 unsigned MFIOSEL
: 1;
3359 unsigned MFIOFS
: 1;
3361 unsigned SOSCGO
: 1;
3364 unsigned SOSCRUN
: 1;
3368 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
3370 #define _MFIOSEL 0x01
3371 #define _MFIOFS 0x02
3372 #define _SOSCGO 0x08
3373 #define _SOSCRUN 0x40
3375 //==============================================================================
3378 //==============================================================================
3381 extern __at(0x0F65) __sfr BAUDCON
;
3392 unsigned ABDOVF
: 1;
3395 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
3403 #define _ABDOVF 0x80
3405 //==============================================================================
3408 //==============================================================================
3411 extern __at(0x0F65) __sfr BAUDCON1
;
3422 unsigned ABDOVF
: 1;
3425 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
3427 #define _BAUDCON1_ABDEN 0x01
3428 #define _BAUDCON1_WUE 0x02
3429 #define _BAUDCON1_BRG16 0x08
3430 #define _BAUDCON1_TXCKP 0x10
3431 #define _BAUDCON1_RXDTP 0x20
3432 #define _BAUDCON1_RCIDL 0x40
3433 #define _BAUDCON1_ABDOVF 0x80
3435 //==============================================================================
3438 //==============================================================================
3441 extern __at(0x0F65) __sfr BAUDCTL
;
3452 unsigned ABDOVF
: 1;
3455 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
3457 #define _BAUDCTL_ABDEN 0x01
3458 #define _BAUDCTL_WUE 0x02
3459 #define _BAUDCTL_BRG16 0x08
3460 #define _BAUDCTL_TXCKP 0x10
3461 #define _BAUDCTL_RXDTP 0x20
3462 #define _BAUDCTL_RCIDL 0x40
3463 #define _BAUDCTL_ABDOVF 0x80
3465 //==============================================================================
3468 //==============================================================================
3471 extern __at(0x0F66) __sfr LCDDATA0
;
3485 extern __at(0x0F66) volatile __LCDDATA0bits_t LCDDATA0bits
;
3496 //==============================================================================
3499 //==============================================================================
3502 extern __at(0x0F67) __sfr LCDDATA1
;
3516 extern __at(0x0F67) volatile __LCDDATA1bits_t LCDDATA1bits
;
3527 //==============================================================================
3530 //==============================================================================
3533 extern __at(0x0F68) __sfr LCDDATA2
;
3547 extern __at(0x0F68) volatile __LCDDATA2bits_t LCDDATA2bits
;
3558 //==============================================================================
3561 //==============================================================================
3564 extern __at(0x0F69) __sfr LCDDATA3
;
3578 extern __at(0x0F69) volatile __LCDDATA3bits_t LCDDATA3bits
;
3589 //==============================================================================
3592 //==============================================================================
3595 extern __at(0x0F6A) __sfr LCDDATA4
;
3609 extern __at(0x0F6A) volatile __LCDDATA4bits_t LCDDATA4bits
;
3613 //==============================================================================
3616 //==============================================================================
3619 extern __at(0x0F6C) __sfr LCDDATA6
;
3633 extern __at(0x0F6C) volatile __LCDDATA6bits_t LCDDATA6bits
;
3644 //==============================================================================
3647 //==============================================================================
3650 extern __at(0x0F6D) __sfr LCDDATA7
;
3664 extern __at(0x0F6D) volatile __LCDDATA7bits_t LCDDATA7bits
;
3675 //==============================================================================
3678 //==============================================================================
3681 extern __at(0x0F6E) __sfr LCDDATA8
;
3695 extern __at(0x0F6E) volatile __LCDDATA8bits_t LCDDATA8bits
;
3706 //==============================================================================
3709 //==============================================================================
3712 extern __at(0x0F6F) __sfr LCDDATA9
;
3726 extern __at(0x0F6F) volatile __LCDDATA9bits_t LCDDATA9bits
;
3737 //==============================================================================
3740 //==============================================================================
3743 extern __at(0x0F70) __sfr LCDDATA10
;
3755 } __LCDDATA10bits_t
;
3757 extern __at(0x0F70) volatile __LCDDATA10bits_t LCDDATA10bits
;
3761 //==============================================================================
3764 //==============================================================================
3767 extern __at(0x0F72) __sfr LCDDATA12
;
3779 } __LCDDATA12bits_t
;
3781 extern __at(0x0F72) volatile __LCDDATA12bits_t LCDDATA12bits
;
3792 //==============================================================================
3795 //==============================================================================
3798 extern __at(0x0F73) __sfr LCDDATA13
;
3810 } __LCDDATA13bits_t
;
3812 extern __at(0x0F73) volatile __LCDDATA13bits_t LCDDATA13bits
;
3823 //==============================================================================
3826 //==============================================================================
3829 extern __at(0x0F74) __sfr LCDDATA14
;
3841 } __LCDDATA14bits_t
;
3843 extern __at(0x0F74) volatile __LCDDATA14bits_t LCDDATA14bits
;
3854 //==============================================================================
3857 //==============================================================================
3860 extern __at(0x0F75) __sfr LCDDATA15
;
3872 } __LCDDATA15bits_t
;
3874 extern __at(0x0F75) volatile __LCDDATA15bits_t LCDDATA15bits
;
3885 //==============================================================================
3888 //==============================================================================
3891 extern __at(0x0F76) __sfr LCDDATA16
;
3903 } __LCDDATA16bits_t
;
3905 extern __at(0x0F76) volatile __LCDDATA16bits_t LCDDATA16bits
;
3909 //==============================================================================
3912 //==============================================================================
3915 extern __at(0x0F78) __sfr LCDDATA18
;
3927 } __LCDDATA18bits_t
;
3929 extern __at(0x0F78) volatile __LCDDATA18bits_t LCDDATA18bits
;
3940 //==============================================================================
3943 //==============================================================================
3946 extern __at(0x0F79) __sfr LCDDATA19
;
3958 } __LCDDATA19bits_t
;
3960 extern __at(0x0F79) volatile __LCDDATA19bits_t LCDDATA19bits
;
3971 //==============================================================================
3974 //==============================================================================
3977 extern __at(0x0F7A) __sfr LCDDATA20
;
3989 } __LCDDATA20bits_t
;
3991 extern __at(0x0F7A) volatile __LCDDATA20bits_t LCDDATA20bits
;
4002 //==============================================================================
4005 //==============================================================================
4008 extern __at(0x0F7B) __sfr LCDDATA21
;
4020 } __LCDDATA21bits_t
;
4022 extern __at(0x0F7B) volatile __LCDDATA21bits_t LCDDATA21bits
;
4033 //==============================================================================
4036 //==============================================================================
4039 extern __at(0x0F7C) __sfr LCDDATA22
;
4051 } __LCDDATA22bits_t
;
4053 extern __at(0x0F7C) volatile __LCDDATA22bits_t LCDDATA22bits
;
4057 //==============================================================================
4059 extern __at(0x0F7E) __sfr EECON2
;
4061 //==============================================================================
4064 extern __at(0x0F7F) __sfr EECON1
;
4078 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
4088 //==============================================================================
4091 //==============================================================================
4094 extern __at(0x0F80) __sfr PORTA
;
4124 unsigned ULPWUIN
: 1;
4126 unsigned VREF_MINUS
: 1;
4127 unsigned VREF_PLUS
: 1;
4171 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
4175 #define _ULPWUIN 0x01
4181 #define _VREF_MINUS 0x04
4184 #define _VREF_PLUS 0x08
4201 //==============================================================================
4204 //==============================================================================
4207 extern __at(0x0F81) __sfr PORTB
;
4264 unsigned CCP2_PA2
: 1;
4296 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
4313 #define _CCP2_PA2 0x08
4330 //==============================================================================
4333 //==============================================================================
4336 extern __at(0x0F82) __sfr PORTC
;
4401 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
4435 //==============================================================================
4438 //==============================================================================
4441 extern __at(0x0F83) __sfr PORTD
;
4518 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
4562 //==============================================================================
4565 //==============================================================================
4568 extern __at(0x0F84) __sfr PORTE
;
4622 unsigned LCDBIAS1
: 1;
4623 unsigned LCDBIAS2
: 1;
4636 unsigned LCDBIAS3
: 1;
4652 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
4654 #define _PORTE_RE0 0x01
4655 #define _PORTE_AD8 0x01
4656 #define _PORTE_PD2 0x01
4657 #define _PORTE_RD 0x01
4658 #define _PORTE_LCDBIAS1 0x01
4659 #define _PORTE_RE1 0x02
4660 #define _PORTE_AD9 0x02
4661 #define _PORTE_PC2 0x02
4662 #define _PORTE_WR 0x02
4663 #define _PORTE_LCDBIAS2 0x02
4664 #define _PORTE_RE2 0x04
4665 #define _PORTE_AD10 0x04
4666 #define _PORTE_PB2 0x04
4667 #define _PORTE_CCP10 0x04
4668 #define _PORTE_CS 0x04
4669 #define _PORTE_LCDBIAS3 0x04
4670 #define _PORTE_RE3 0x08
4671 #define _PORTE_AD11 0x08
4672 #define _PORTE_PC3 0x08
4673 #define _PORTE_CCP9 0x08
4674 #define _PORTE_COM0 0x08
4675 #define _PORTE_RE4 0x10
4676 #define _PORTE_AD12 0x10
4677 #define _PORTE_PB3 0x10
4678 #define _PORTE_CCP8 0x10
4679 #define _PORTE_COM1 0x10
4680 #define _PORTE_REFO 0x10
4681 #define _PORTE_RE5 0x20
4682 #define _PORTE_AD13 0x20
4683 #define _PORTE_PC1 0x20
4684 #define _PORTE_CCP7 0x20
4685 #define _PORTE_COM2 0x20
4686 #define _PORTE_RE6 0x40
4687 #define _PORTE_AD14 0x40
4688 #define _PORTE_PB1 0x40
4689 #define _PORTE_CCP6 0x40
4690 #define _PORTE_COM3 0x40
4691 #define _PORTE_RE7 0x80
4692 #define _PORTE_AD15 0x80
4693 #define _PORTE_PA2 0x80
4694 #define _PORTE_CCP2 0x80
4695 #define _PORTE_SEG31 0x80
4697 //==============================================================================
4700 //==============================================================================
4703 extern __at(0x0F85) __sfr PORTF
;
4768 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
4770 #define _PORTF_RF1 0x02
4771 #define _PORTF_AN6 0x02
4772 #define _PORTF_SEG19 0x02
4773 #define _PORTF_C2OUT 0x02
4774 #define _PORTF_CTDIN 0x02
4775 #define _PORTF_RF2 0x04
4776 #define _PORTF_AN7 0x04
4777 #define _PORTF_SEG20 0x04
4778 #define _PORTF_C1OUT 0x04
4779 #define _PORTF_RF3 0x08
4780 #define _PORTF_AN8 0x08
4781 #define _PORTF_SEG21 0x08
4782 #define _PORTF_C2INB 0x08
4783 #define _PORTF_CTMUI 0x08
4784 #define _PORTF_RF4 0x10
4785 #define _PORTF_AN9 0x10
4786 #define _PORTF_SEG22 0x10
4787 #define _PORTF_C2INA 0x10
4788 #define _PORTF_RF5 0x20
4789 #define _PORTF_AN10 0x20
4790 #define _PORTF_SEG23 0x20
4791 #define _PORTF_C1INB 0x20
4792 #define _PORTF_CVREF 0x20
4793 #define _PORTF_RF6 0x40
4794 #define _PORTF_AN11 0x40
4795 #define _PORTF_SEG24 0x40
4796 #define _PORTF_C1INA 0x40
4797 #define _PORTF_RF7 0x80
4798 #define _PORTF_AN5 0x80
4799 #define _PORTF_SEG25 0x80
4800 #define _PORTF_SS1 0x80
4802 //==============================================================================
4805 //==============================================================================
4808 extern __at(0x0F86) __sfr PORTG
;
4927 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
4929 #define _PORTG_RG0 0x01
4930 #define _PORTG_CCP3 0x01
4931 #define _PORTG_PA3 0x01
4932 #define _PORTG_RG1 0x02
4933 #define _PORTG_C3OUT 0x02
4934 #define _PORTG_TX2 0x02
4935 #define _PORTG_AN19 0x02
4936 #define _PORTG_CK2 0x02
4937 #define _PORTG_RG2 0x04
4938 #define _PORTG_C3INA 0x04
4939 #define _PORTG_RX2 0x04
4940 #define _PORTG_AN18 0x04
4941 #define _PORTG_DT2 0x04
4942 #define _PORTG_RG3 0x08
4943 #define _PORTG_C3INB 0x08
4944 #define _PORTG_PD3 0x08
4945 #define _PORTG_AN17 0x08
4946 #define _PORTG_CCP4 0x08
4947 #define _PORTG_RG4 0x10
4948 #define _PORTG_C3INC 0x10
4949 #define _PORTG_PD1 0x10
4950 #define _PORTG_AN16 0x10
4951 #define _PORTG_CCP5 0x10
4952 #define _PORTG_SEG26 0x10
4953 #define _PORTG_T7CKI 0x10
4954 #define _PORTG_T5G 0x10
4955 #define _PORTG_RTCC 0x10
4956 #define _PORTG_RG5 0x20
4958 //==============================================================================
4961 //==============================================================================
4964 extern __at(0x0F89) __sfr LATA
;
4978 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
4989 //==============================================================================
4992 //==============================================================================
4995 extern __at(0x0F8A) __sfr LATB
;
5009 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
5020 //==============================================================================
5023 //==============================================================================
5026 extern __at(0x0F8B) __sfr LATC
;
5040 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
5051 //==============================================================================
5054 //==============================================================================
5057 extern __at(0x0F8C) __sfr LATD
;
5071 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
5082 //==============================================================================
5085 //==============================================================================
5088 extern __at(0x0F8D) __sfr LATE
;
5102 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
5113 //==============================================================================
5116 //==============================================================================
5119 extern __at(0x0F8E) __sfr LATF
;
5133 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
5143 //==============================================================================
5146 //==============================================================================
5149 extern __at(0x0F8F) __sfr LATG
;
5172 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
5180 //==============================================================================
5183 //==============================================================================
5186 extern __at(0x0F92) __sfr TRISA
;
5190 unsigned TRISA0
: 1;
5191 unsigned TRISA1
: 1;
5192 unsigned TRISA2
: 1;
5193 unsigned TRISA3
: 1;
5194 unsigned TRISA4
: 1;
5195 unsigned TRISA5
: 1;
5196 unsigned TRISA6
: 1;
5197 unsigned TRISA7
: 1;
5200 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
5202 #define _TRISA0 0x01
5203 #define _TRISA1 0x02
5204 #define _TRISA2 0x04
5205 #define _TRISA3 0x08
5206 #define _TRISA4 0x10
5207 #define _TRISA5 0x20
5208 #define _TRISA6 0x40
5209 #define _TRISA7 0x80
5211 //==============================================================================
5214 //==============================================================================
5217 extern __at(0x0F93) __sfr TRISB
;
5221 unsigned TRISB0
: 1;
5222 unsigned TRISB1
: 1;
5223 unsigned TRISB2
: 1;
5224 unsigned TRISB3
: 1;
5225 unsigned TRISB4
: 1;
5226 unsigned TRISB5
: 1;
5227 unsigned TRISB6
: 1;
5228 unsigned TRISB7
: 1;
5231 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
5233 #define _TRISB0 0x01
5234 #define _TRISB1 0x02
5235 #define _TRISB2 0x04
5236 #define _TRISB3 0x08
5237 #define _TRISB4 0x10
5238 #define _TRISB5 0x20
5239 #define _TRISB6 0x40
5240 #define _TRISB7 0x80
5242 //==============================================================================
5245 //==============================================================================
5248 extern __at(0x0F94) __sfr TRISC
;
5252 unsigned TRISC0
: 1;
5253 unsigned TRISC1
: 1;
5254 unsigned TRISC2
: 1;
5255 unsigned TRISC3
: 1;
5256 unsigned TRISC4
: 1;
5257 unsigned TRISC5
: 1;
5258 unsigned TRISC6
: 1;
5259 unsigned TRISC7
: 1;
5262 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
5264 #define _TRISC0 0x01
5265 #define _TRISC1 0x02
5266 #define _TRISC2 0x04
5267 #define _TRISC3 0x08
5268 #define _TRISC4 0x10
5269 #define _TRISC5 0x20
5270 #define _TRISC6 0x40
5271 #define _TRISC7 0x80
5273 //==============================================================================
5276 //==============================================================================
5279 extern __at(0x0F95) __sfr TRISD
;
5283 unsigned TRISD0
: 1;
5284 unsigned TRISD1
: 1;
5285 unsigned TRISD2
: 1;
5286 unsigned TRISD3
: 1;
5287 unsigned TRISD4
: 1;
5288 unsigned TRISD5
: 1;
5289 unsigned TRISD6
: 1;
5290 unsigned TRISD7
: 1;
5293 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
5295 #define _TRISD0 0x01
5296 #define _TRISD1 0x02
5297 #define _TRISD2 0x04
5298 #define _TRISD3 0x08
5299 #define _TRISD4 0x10
5300 #define _TRISD5 0x20
5301 #define _TRISD6 0x40
5302 #define _TRISD7 0x80
5304 //==============================================================================
5307 //==============================================================================
5310 extern __at(0x0F96) __sfr TRISE
;
5314 unsigned TRISE0
: 1;
5315 unsigned TRISE1
: 1;
5316 unsigned TRISE2
: 1;
5317 unsigned TRISE3
: 1;
5318 unsigned TRISE4
: 1;
5319 unsigned TRISE5
: 1;
5320 unsigned TRISE6
: 1;
5321 unsigned TRISE7
: 1;
5324 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
5326 #define _TRISE0 0x01
5327 #define _TRISE1 0x02
5328 #define _TRISE2 0x04
5329 #define _TRISE3 0x08
5330 #define _TRISE4 0x10
5331 #define _TRISE5 0x20
5332 #define _TRISE6 0x40
5333 #define _TRISE7 0x80
5335 //==============================================================================
5338 //==============================================================================
5341 extern __at(0x0F97) __sfr TRISF
;
5346 unsigned TRISF1
: 1;
5347 unsigned TRISF2
: 1;
5348 unsigned TRISF3
: 1;
5349 unsigned TRISF4
: 1;
5350 unsigned TRISF5
: 1;
5351 unsigned TRISF6
: 1;
5352 unsigned TRISF7
: 1;
5355 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
5357 #define _TRISF1 0x02
5358 #define _TRISF2 0x04
5359 #define _TRISF3 0x08
5360 #define _TRISF4 0x10
5361 #define _TRISF5 0x20
5362 #define _TRISF6 0x40
5363 #define _TRISF7 0x80
5365 //==============================================================================
5368 //==============================================================================
5371 extern __at(0x0F98) __sfr TRISG
;
5377 unsigned TRISG0
: 1;
5378 unsigned TRISG1
: 1;
5379 unsigned TRISG2
: 1;
5380 unsigned TRISG3
: 1;
5381 unsigned TRISG4
: 1;
5394 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
5396 #define _TRISG0 0x01
5397 #define _TRISG1 0x02
5398 #define _TRISG2 0x04
5399 #define _TRISG3 0x08
5400 #define _TRISG4 0x10
5402 //==============================================================================
5405 //==============================================================================
5408 extern __at(0x0F9B) __sfr OSCTUNE
;
5421 unsigned INTSRC
: 1;
5431 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
5440 #define _INTSRC 0x80
5442 //==============================================================================
5445 //==============================================================================
5448 extern __at(0x0F9C) __sfr PSTR1CON
;
5458 unsigned STRSYNC
: 1;
5471 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
5477 #define _STRSYNC 0x10
5481 //==============================================================================
5484 //==============================================================================
5487 extern __at(0x0F9D) __sfr PIE1
;
5493 unsigned TMR1IE
: 1;
5494 unsigned TMR2IE
: 1;
5495 unsigned TMR1GIE
: 1;
5496 unsigned SSP1IE
: 1;
5516 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
5518 #define _TMR1IE 0x01
5519 #define _TMR2IE 0x02
5520 #define _TMR1GIE 0x04
5521 #define _SSP1IE 0x08
5529 //==============================================================================
5532 //==============================================================================
5535 extern __at(0x0F9E) __sfr PIR1
;
5541 unsigned TMR1IF
: 1;
5542 unsigned TMR2IF
: 1;
5543 unsigned TMR1GIF
: 1;
5544 unsigned SSP1IF
: 1;
5564 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
5566 #define _TMR1IF 0x01
5567 #define _TMR2IF 0x02
5568 #define _TMR1GIF 0x04
5569 #define _SSP1IF 0x08
5577 //==============================================================================
5580 //==============================================================================
5583 extern __at(0x0F9F) __sfr IPR1
;
5589 unsigned TMR1IP
: 1;
5590 unsigned TMR2IP
: 1;
5591 unsigned TMR1GIP
: 1;
5592 unsigned SSP1IP
: 1;
5612 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
5614 #define _TMR1IP 0x01
5615 #define _TMR2IP 0x02
5616 #define _TMR1GIP 0x04
5617 #define _SSP1IP 0x08
5625 //==============================================================================
5628 //==============================================================================
5631 extern __at(0x0FA0) __sfr PIE2
;
5637 unsigned TMR3GIE
: 1;
5638 unsigned TMR3IE
: 1;
5639 unsigned HLVDIE
: 1;
5640 unsigned BCL1IE
: 1;
5641 unsigned BCL2IE
: 1;
5642 unsigned SSP2IE
: 1;
5644 unsigned OSCFIE
: 1;
5660 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
5662 #define _TMR3GIE 0x01
5663 #define _TMR3IE 0x02
5664 #define _HLVDIE 0x04
5666 #define _BCL1IE 0x08
5668 #define _BCL2IE 0x10
5669 #define _SSP2IE 0x20
5670 #define _OSCFIE 0x80
5672 //==============================================================================
5675 //==============================================================================
5678 extern __at(0x0FA1) __sfr PIR2
;
5684 unsigned TMR3GIF
: 1;
5685 unsigned TMR3IF
: 1;
5686 unsigned HLVDIF
: 1;
5687 unsigned BCL1IF
: 1;
5688 unsigned BCL2IF
: 1;
5689 unsigned SSP2IF
: 1;
5691 unsigned OSCFIF
: 1;
5707 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
5709 #define _TMR3GIF 0x01
5710 #define _TMR3IF 0x02
5711 #define _HLVDIF 0x04
5713 #define _BCL1IF 0x08
5715 #define _BCL2IF 0x10
5716 #define _SSP2IF 0x20
5717 #define _OSCFIF 0x80
5719 //==============================================================================
5722 //==============================================================================
5725 extern __at(0x0FA2) __sfr IPR2
;
5731 unsigned TMR3GIP
: 1;
5732 unsigned TMR3IP
: 1;
5733 unsigned HLVDIP
: 1;
5734 unsigned BCL1IP
: 1;
5735 unsigned BCL2IP
: 1;
5736 unsigned SSP2IP
: 1;
5738 unsigned OSCFIP
: 1;
5754 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
5756 #define _TMR3GIP 0x01
5757 #define _TMR3IP 0x02
5758 #define _HLVDIP 0x04
5760 #define _BCL1IP 0x08
5762 #define _BCL2IP 0x10
5763 #define _SSP2IP 0x20
5764 #define _OSCFIP 0x80
5766 //==============================================================================
5769 //==============================================================================
5772 extern __at(0x0FA3) __sfr PIE3
;
5776 unsigned RTCCIE
: 1;
5777 unsigned CCP1IE
: 1;
5778 unsigned CCP2IE
: 1;
5779 unsigned CTMUIE
: 1;
5783 unsigned TMR5GIE
: 1;
5786 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
5788 #define _RTCCIE 0x01
5789 #define _CCP1IE 0x02
5790 #define _CCP2IE 0x04
5791 #define _CTMUIE 0x08
5795 #define _TMR5GIE 0x80
5797 //==============================================================================
5800 //==============================================================================
5803 extern __at(0x0FA4) __sfr PIR3
;
5807 unsigned RTCCIF
: 1;
5808 unsigned CCP1IF
: 1;
5809 unsigned CCP2IF
: 1;
5810 unsigned CTMUIF
: 1;
5814 unsigned TMR5GIF
: 1;
5817 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
5819 #define _RTCCIF 0x01
5820 #define _CCP1IF 0x02
5821 #define _CCP2IF 0x04
5822 #define _CTMUIF 0x08
5826 #define _TMR5GIF 0x80
5828 //==============================================================================
5831 //==============================================================================
5834 extern __at(0x0FA5) __sfr IPR3
;
5838 unsigned RTCCIP
: 1;
5839 unsigned CCP1IP
: 1;
5840 unsigned CCP2IP
: 1;
5841 unsigned CTMUIP
: 1;
5845 unsigned TMR5GIP
: 1;
5848 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
5850 #define _RTCCIP 0x01
5851 #define _CCP1IP 0x02
5852 #define _CCP2IP 0x04
5853 #define _CTMUIP 0x08
5857 #define _TMR5GIP 0x80
5859 //==============================================================================
5862 //==============================================================================
5865 extern __at(0x0FA6) __sfr PIR6
;
5869 unsigned CMP1IF
: 1;
5870 unsigned CMP2IF
: 1;
5871 unsigned CMP3IF
: 1;
5879 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
5881 #define _CMP1IF 0x01
5882 #define _CMP2IF 0x02
5883 #define _CMP3IF 0x04
5886 //==============================================================================
5889 //==============================================================================
5892 extern __at(0x0FA8) __sfr HLVDCON
;
5898 unsigned HLVDL0
: 1;
5899 unsigned HLVDL1
: 1;
5900 unsigned HLVDL2
: 1;
5901 unsigned HLVDL3
: 1;
5902 unsigned HLVDEN
: 1;
5905 unsigned VDIRMAG
: 1;
5915 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
5917 #define _HLVDL0 0x01
5918 #define _HLVDL1 0x02
5919 #define _HLVDL2 0x04
5920 #define _HLVDL3 0x08
5921 #define _HLVDEN 0x10
5924 #define _VDIRMAG 0x80
5926 //==============================================================================
5929 //==============================================================================
5932 extern __at(0x0FA9) __sfr IPR6
;
5936 unsigned CMP1IP
: 1;
5937 unsigned CMP2IP
: 1;
5938 unsigned CMP3IP
: 1;
5946 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
5948 #define _CMP1IP 0x01
5949 #define _CMP2IP 0x02
5950 #define _CMP3IP 0x04
5953 //==============================================================================
5956 //==============================================================================
5959 extern __at(0x0FAA) __sfr T1GCON
;
5965 unsigned T1GSS0
: 1;
5966 unsigned T1GSS1
: 1;
5967 unsigned T1GVAL
: 1;
5968 unsigned T1GGO_NOT_T1DONE
: 1;
5969 unsigned T1GSPM
: 1;
5971 unsigned T1GPOL
: 1;
5972 unsigned TMR1GE
: 1;
5992 unsigned NOT_T1DONE
: 1;
6006 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
6008 #define _T1GSS0 0x01
6009 #define _T1GSS1 0x02
6010 #define _T1GVAL 0x04
6011 #define _T1GGO_NOT_T1DONE 0x08
6013 #define _NOT_T1DONE 0x08
6014 #define _T1GSPM 0x10
6016 #define _T1GPOL 0x40
6017 #define _TMR1GE 0x80
6019 //==============================================================================
6022 //==============================================================================
6025 extern __at(0x0FAB) __sfr RCSTA
;
6058 unsigned ADDEN1
: 1;
6061 unsigned NOT_RC8
: 1;
6090 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
6101 #define _ADDEN1 0x08
6108 #define _NOT_RC8 0x40
6114 //==============================================================================
6117 //==============================================================================
6120 extern __at(0x0FAB) __sfr RCSTA1
;
6153 unsigned ADDEN1
: 1;
6156 unsigned NOT_RC8
: 1;
6185 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
6187 #define _RCSTA1_RX9D 0x01
6188 #define _RCSTA1_RCD8 0x01
6189 #define _RCSTA1_RX9D1 0x01
6190 #define _RCSTA1_OERR 0x02
6191 #define _RCSTA1_OERR1 0x02
6192 #define _RCSTA1_FERR 0x04
6193 #define _RCSTA1_FERR1 0x04
6194 #define _RCSTA1_ADDEN 0x08
6195 #define _RCSTA1_ADEN 0x08
6196 #define _RCSTA1_ADDEN1 0x08
6197 #define _RCSTA1_CREN 0x10
6198 #define _RCSTA1_CREN1 0x10
6199 #define _RCSTA1_SREN 0x20
6200 #define _RCSTA1_SREN1 0x20
6201 #define _RCSTA1_RX9 0x40
6202 #define _RCSTA1_RC9 0x40
6203 #define _RCSTA1_NOT_RC8 0x40
6204 #define _RCSTA1_RC8_9 0x40
6205 #define _RCSTA1_RX91 0x40
6206 #define _RCSTA1_SPEN 0x80
6207 #define _RCSTA1_SPEN1 0x80
6209 //==============================================================================
6212 //==============================================================================
6215 extern __at(0x0FAC) __sfr TXSTA
;
6236 unsigned SENDB1
: 1;
6251 unsigned NOT_TX8
: 1;
6268 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
6278 #define _SENDB1 0x08
6285 #define _NOT_TX8 0x40
6290 //==============================================================================
6293 //==============================================================================
6296 extern __at(0x0FAC) __sfr TXSTA1
;
6317 unsigned SENDB1
: 1;
6332 unsigned NOT_TX8
: 1;
6349 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
6351 #define _TXSTA1_TX9D 0x01
6352 #define _TXSTA1_TXD8 0x01
6353 #define _TXSTA1_TX9D1 0x01
6354 #define _TXSTA1_TRMT 0x02
6355 #define _TXSTA1_TRMT1 0x02
6356 #define _TXSTA1_BRGH 0x04
6357 #define _TXSTA1_BRGH1 0x04
6358 #define _TXSTA1_SENDB 0x08
6359 #define _TXSTA1_SENDB1 0x08
6360 #define _TXSTA1_SYNC 0x10
6361 #define _TXSTA1_SYNC1 0x10
6362 #define _TXSTA1_TXEN 0x20
6363 #define _TXSTA1_TXEN1 0x20
6364 #define _TXSTA1_TX9 0x40
6365 #define _TXSTA1_TX8_9 0x40
6366 #define _TXSTA1_NOT_TX8 0x40
6367 #define _TXSTA1_TX91 0x40
6368 #define _TXSTA1_CSRC 0x80
6369 #define _TXSTA1_CSRC1 0x80
6371 //==============================================================================
6373 extern __at(0x0FAD) __sfr TXREG
;
6374 extern __at(0x0FAD) __sfr TXREG1
;
6375 extern __at(0x0FAE) __sfr RCREG
;
6376 extern __at(0x0FAE) __sfr RCREG1
;
6377 extern __at(0x0FAF) __sfr SPBRG
;
6378 extern __at(0x0FAF) __sfr SPBRG1
;
6380 //==============================================================================
6383 extern __at(0x0FB0) __sfr T3GCON
;
6389 unsigned T3GSS0
: 1;
6390 unsigned T3GSS1
: 1;
6391 unsigned T3GVAL
: 1;
6392 unsigned T3GGO_NOT_T3DONE
: 1;
6393 unsigned T3GSPM
: 1;
6395 unsigned T3GPOL
: 1;
6396 unsigned TMR3GE
: 1;
6416 unsigned NOT_T3DONE
: 1;
6430 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
6432 #define _T3GSS0 0x01
6433 #define _T3GSS1 0x02
6434 #define _T3GVAL 0x04
6435 #define _T3GGO_NOT_T3DONE 0x08
6437 #define _NOT_T3DONE 0x08
6438 #define _T3GSPM 0x10
6440 #define _T3GPOL 0x40
6441 #define _TMR3GE 0x80
6443 //==============================================================================
6446 //==============================================================================
6449 extern __at(0x0FB1) __sfr T3CON
;
6455 unsigned TMR3ON
: 1;
6457 unsigned NOT_T3SYNC
: 1;
6458 unsigned SOSCEN
: 1;
6459 unsigned T3CKPS0
: 1;
6460 unsigned T3CKPS1
: 1;
6461 unsigned TMR3CS0
: 1;
6462 unsigned TMR3CS1
: 1;
6468 unsigned T3CKPS
: 2;
6475 unsigned TMR3CS
: 2;
6479 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
6481 #define _T3CON_TMR3ON 0x01
6482 #define _T3CON_RD16 0x02
6483 #define _T3CON_NOT_T3SYNC 0x04
6484 #define _T3CON_SOSCEN 0x08
6485 #define _T3CON_T3CKPS0 0x10
6486 #define _T3CON_T3CKPS1 0x20
6487 #define _T3CON_TMR3CS0 0x40
6488 #define _T3CON_TMR3CS1 0x80
6490 //==============================================================================
6492 extern __at(0x0FB2) __sfr TMR3
;
6493 extern __at(0x0FB2) __sfr TMR3L
;
6494 extern __at(0x0FB3) __sfr TMR3H
;
6496 //==============================================================================
6499 extern __at(0x0FB4) __sfr CMSTAT
;
6510 unsigned CMP1OUT
: 1;
6511 unsigned CMP2OUT
: 1;
6512 unsigned CMP3OUT
: 1;
6528 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
6530 #define _CMP1OUT 0x20
6532 #define _CMP2OUT 0x40
6534 #define _CMP3OUT 0x80
6537 //==============================================================================
6540 //==============================================================================
6543 extern __at(0x0FB4) __sfr CMSTATUS
;
6554 unsigned CMP1OUT
: 1;
6555 unsigned CMP2OUT
: 1;
6556 unsigned CMP3OUT
: 1;
6572 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
6574 #define _CMSTATUS_CMP1OUT 0x20
6575 #define _CMSTATUS_C1OUT 0x20
6576 #define _CMSTATUS_CMP2OUT 0x40
6577 #define _CMSTATUS_C2OUT 0x40
6578 #define _CMSTATUS_CMP3OUT 0x80
6579 #define _CMSTATUS_C3OUT 0x80
6581 //==============================================================================
6584 //==============================================================================
6587 extern __at(0x0FB5) __sfr CVRCON
;
6610 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
6621 //==============================================================================
6624 //==============================================================================
6627 extern __at(0x0FB6) __sfr PIE4
;
6631 unsigned CCP3IE
: 1;
6632 unsigned CCP4IE
: 1;
6633 unsigned CCP5IE
: 1;
6634 unsigned CCP6IE
: 1;
6635 unsigned CCP7IE
: 1;
6636 unsigned CCP8IE
: 1;
6637 unsigned CCP9IE
: 1;
6638 unsigned CCP10IE
: 1;
6641 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
6643 #define _CCP3IE 0x01
6644 #define _CCP4IE 0x02
6645 #define _CCP5IE 0x04
6646 #define _CCP6IE 0x08
6647 #define _CCP7IE 0x10
6648 #define _CCP8IE 0x20
6649 #define _CCP9IE 0x40
6650 #define _CCP10IE 0x80
6652 //==============================================================================
6655 //==============================================================================
6658 extern __at(0x0FB7) __sfr PIR4
;
6662 unsigned CCP3IF
: 1;
6663 unsigned CCP4IF
: 1;
6664 unsigned CCP5IF
: 1;
6665 unsigned CCP6IF
: 1;
6666 unsigned CCP7IF
: 1;
6667 unsigned CCP8IF
: 1;
6668 unsigned CCP9IF
: 1;
6669 unsigned CCP10IF
: 1;
6672 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
6674 #define _CCP3IF 0x01
6675 #define _CCP4IF 0x02
6676 #define _CCP5IF 0x04
6677 #define _CCP6IF 0x08
6678 #define _CCP7IF 0x10
6679 #define _CCP8IF 0x20
6680 #define _CCP9IF 0x40
6681 #define _CCP10IF 0x80
6683 //==============================================================================
6686 //==============================================================================
6689 extern __at(0x0FB8) __sfr IPR4
;
6693 unsigned CCP3IP
: 1;
6694 unsigned CCP4IP
: 1;
6695 unsigned CCP5IP
: 1;
6696 unsigned CCP6IP
: 1;
6697 unsigned CCP7IP
: 1;
6698 unsigned CCP8IP
: 1;
6699 unsigned CCP9IP
: 1;
6700 unsigned CCP10IP
: 1;
6703 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
6705 #define _CCP3IP 0x01
6706 #define _CCP4IP 0x02
6707 #define _CCP5IP 0x04
6708 #define _CCP6IP 0x08
6709 #define _CCP7IP 0x10
6710 #define _CCP8IP 0x20
6711 #define _CCP9IP 0x40
6712 #define _CCP10IP 0x80
6714 //==============================================================================
6717 //==============================================================================
6720 extern __at(0x0FB9) __sfr PIE5
;
6724 unsigned TMR4IE
: 1;
6725 unsigned TMR5IE
: 1;
6726 unsigned TMR6IE
: 1;
6727 unsigned TMR7IE
: 1;
6728 unsigned TMR8IE
: 1;
6729 unsigned TMR10IE
: 1;
6730 unsigned TMR12IE
: 1;
6731 unsigned TMR7GIE
: 1;
6734 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
6736 #define _TMR4IE 0x01
6737 #define _TMR5IE 0x02
6738 #define _TMR6IE 0x04
6739 #define _TMR7IE 0x08
6740 #define _TMR8IE 0x10
6741 #define _TMR10IE 0x20
6742 #define _TMR12IE 0x40
6743 #define _TMR7GIE 0x80
6745 //==============================================================================
6748 //==============================================================================
6751 extern __at(0x0FBA) __sfr PIR5
;
6755 unsigned TMR4IF
: 1;
6756 unsigned TMR5IF
: 1;
6757 unsigned TMR6IF
: 1;
6758 unsigned TMR7IF
: 1;
6759 unsigned TMR8IF
: 1;
6760 unsigned TMR10IF
: 1;
6761 unsigned TMR12IF
: 1;
6762 unsigned TMR7GIF
: 1;
6765 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
6767 #define _TMR4IF 0x01
6768 #define _TMR5IF 0x02
6769 #define _TMR6IF 0x04
6770 #define _TMR7IF 0x08
6771 #define _TMR8IF 0x10
6772 #define _TMR10IF 0x20
6773 #define _TMR12IF 0x40
6774 #define _TMR7GIF 0x80
6776 //==============================================================================
6779 //==============================================================================
6782 extern __at(0x0FBB) __sfr CCP1CON
;
6788 unsigned CCP1M0
: 1;
6789 unsigned CCP1M1
: 1;
6790 unsigned CCP1M2
: 1;
6791 unsigned CCP1M3
: 1;
6830 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
6832 #define _CCP1M0 0x01
6833 #define _CCP1M1 0x02
6834 #define _CCP1M2 0x04
6835 #define _CCP1M3 0x08
6843 //==============================================================================
6846 //==============================================================================
6849 extern __at(0x0FBB) __sfr ECCP1CON
;
6855 unsigned CCP1M0
: 1;
6856 unsigned CCP1M1
: 1;
6857 unsigned CCP1M2
: 1;
6858 unsigned CCP1M3
: 1;
6897 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
6899 #define _ECCP1CON_CCP1M0 0x01
6900 #define _ECCP1CON_CCP1M1 0x02
6901 #define _ECCP1CON_CCP1M2 0x04
6902 #define _ECCP1CON_CCP1M3 0x08
6903 #define _ECCP1CON_DC1B0 0x10
6904 #define _ECCP1CON_CCP1Y 0x10
6905 #define _ECCP1CON_DC1B1 0x20
6906 #define _ECCP1CON_CCP1X 0x20
6907 #define _ECCP1CON_P1M0 0x40
6908 #define _ECCP1CON_P1M1 0x80
6910 //==============================================================================
6912 extern __at(0x0FBC) __sfr CCPR1
;
6913 extern __at(0x0FBC) __sfr CCPR1L
;
6914 extern __at(0x0FBD) __sfr CCPR1H
;
6916 //==============================================================================
6919 extern __at(0x0FBE) __sfr ECCP1DEL
;
6932 unsigned P1RSEN
: 1;
6942 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
6951 #define _P1RSEN 0x80
6953 //==============================================================================
6956 //==============================================================================
6959 extern __at(0x0FBE) __sfr PWM1CON
;
6972 unsigned P1RSEN
: 1;
6982 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
6984 #define _PWM1CON_P1DC0 0x01
6985 #define _PWM1CON_P1DC1 0x02
6986 #define _PWM1CON_P1DC2 0x04
6987 #define _PWM1CON_P1DC3 0x08
6988 #define _PWM1CON_P1DC4 0x10
6989 #define _PWM1CON_P1DC5 0x20
6990 #define _PWM1CON_P1DC6 0x40
6991 #define _PWM1CON_P1RSEN 0x80
6993 //==============================================================================
6996 //==============================================================================
6999 extern __at(0x0FBF) __sfr ECCP1AS
;
7005 unsigned PSS1BD0
: 1;
7006 unsigned PSS1BD1
: 1;
7007 unsigned PSS1AC0
: 1;
7008 unsigned PSS1AC1
: 1;
7009 unsigned ECCP1AS0
: 1;
7010 unsigned ECCP1AS1
: 1;
7011 unsigned ECCP1AS2
: 1;
7012 unsigned ECCP1ASE
: 1;
7017 unsigned PSS1BD
: 2;
7024 unsigned PSS1AC
: 2;
7031 unsigned ECCP1AS
: 3;
7036 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
7038 #define _PSS1BD0 0x01
7039 #define _PSS1BD1 0x02
7040 #define _PSS1AC0 0x04
7041 #define _PSS1AC1 0x08
7042 #define _ECCP1AS0 0x10
7043 #define _ECCP1AS1 0x20
7044 #define _ECCP1AS2 0x40
7045 #define _ECCP1ASE 0x80
7047 //==============================================================================
7050 //==============================================================================
7053 extern __at(0x0FC0) __sfr ADCON2
;
7083 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
7093 //==============================================================================
7096 //==============================================================================
7099 extern __at(0x0FC1) __sfr ADCON1
;
7111 unsigned TRIGSEL0
: 1;
7112 unsigned TRIGSEL1
: 1;
7131 unsigned TRIGSEL
: 2;
7135 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
7143 #define _TRIGSEL0 0x40
7144 #define _TRIGSEL1 0x80
7146 //==============================================================================
7149 //==============================================================================
7152 extern __at(0x0FC2) __sfr ADCON0
;
7159 unsigned GO_NOT_DONE
: 1;
7195 unsigned NOT_DONE
: 1;
7212 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
7215 #define _GO_NOT_DONE 0x02
7218 #define _NOT_DONE 0x02
7225 //==============================================================================
7227 extern __at(0x0FC3) __sfr ADRES
;
7228 extern __at(0x0FC3) __sfr ADRESL
;
7229 extern __at(0x0FC4) __sfr ADRESH
;
7231 //==============================================================================
7234 extern __at(0x0FC5) __sfr SSP1CON2
;
7246 unsigned ACKSTAT
: 1;
7253 unsigned ADMSK1
: 1;
7254 unsigned ADMSK2
: 1;
7255 unsigned ADMSK3
: 1;
7256 unsigned ADMSK4
: 1;
7257 unsigned ADMSK5
: 1;
7263 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
7267 #define _ADMSK1 0x02
7269 #define _ADMSK2 0x04
7271 #define _ADMSK3 0x08
7273 #define _ADMSK4 0x10
7275 #define _ADMSK5 0x20
7276 #define _ACKSTAT 0x40
7279 //==============================================================================
7282 //==============================================================================
7285 extern __at(0x0FC5) __sfr SSPCON2
;
7297 unsigned ACKSTAT
: 1;
7304 unsigned ADMSK1
: 1;
7305 unsigned ADMSK2
: 1;
7306 unsigned ADMSK3
: 1;
7307 unsigned ADMSK4
: 1;
7308 unsigned ADMSK5
: 1;
7314 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
7316 #define _SSPCON2_SEN 0x01
7317 #define _SSPCON2_RSEN 0x02
7318 #define _SSPCON2_ADMSK1 0x02
7319 #define _SSPCON2_PEN 0x04
7320 #define _SSPCON2_ADMSK2 0x04
7321 #define _SSPCON2_RCEN 0x08
7322 #define _SSPCON2_ADMSK3 0x08
7323 #define _SSPCON2_ACKEN 0x10
7324 #define _SSPCON2_ADMSK4 0x10
7325 #define _SSPCON2_ACKDT 0x20
7326 #define _SSPCON2_ADMSK5 0x20
7327 #define _SSPCON2_ACKSTAT 0x40
7328 #define _SSPCON2_GCEN 0x80
7330 //==============================================================================
7333 //==============================================================================
7336 extern __at(0x0FC6) __sfr SSP1CON1
;
7359 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
7370 //==============================================================================
7373 //==============================================================================
7376 extern __at(0x0FC6) __sfr SSPCON1
;
7399 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
7401 #define _SSPCON1_SSPM0 0x01
7402 #define _SSPCON1_SSPM1 0x02
7403 #define _SSPCON1_SSPM2 0x04
7404 #define _SSPCON1_SSPM3 0x08
7405 #define _SSPCON1_CKP 0x10
7406 #define _SSPCON1_SSPEN 0x20
7407 #define _SSPCON1_SSPOV 0x40
7408 #define _SSPCON1_WCOL 0x80
7410 //==============================================================================
7413 //==============================================================================
7416 extern __at(0x0FC7) __sfr SSP1STAT
;
7424 unsigned R_NOT_W
: 1;
7427 unsigned D_NOT_A
: 1;
7437 unsigned I2C_START
: 1;
7438 unsigned I2C_STOP
: 1;
7472 unsigned NOT_WRITE
: 1;
7475 unsigned NOT_ADDRESS
: 1;
7484 unsigned READ_WRITE
: 1;
7487 unsigned DATA_ADDRESS
: 1;
7496 unsigned I2C_READ
: 1;
7499 unsigned I2C_DAT
: 1;
7505 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
7509 #define _R_NOT_W 0x04
7513 #define _NOT_WRITE 0x04
7514 #define _READ_WRITE 0x04
7515 #define _I2C_READ 0x04
7517 #define _I2C_START 0x08
7519 #define _I2C_STOP 0x10
7520 #define _D_NOT_A 0x20
7524 #define _NOT_ADDRESS 0x20
7525 #define _DATA_ADDRESS 0x20
7526 #define _I2C_DAT 0x20
7530 //==============================================================================
7533 //==============================================================================
7536 extern __at(0x0FC7) __sfr SSPSTAT
;
7544 unsigned R_NOT_W
: 1;
7547 unsigned D_NOT_A
: 1;
7557 unsigned I2C_START
: 1;
7558 unsigned I2C_STOP
: 1;
7592 unsigned NOT_WRITE
: 1;
7595 unsigned NOT_ADDRESS
: 1;
7604 unsigned READ_WRITE
: 1;
7607 unsigned DATA_ADDRESS
: 1;
7616 unsigned I2C_READ
: 1;
7619 unsigned I2C_DAT
: 1;
7625 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
7627 #define _SSPSTAT_BF 0x01
7628 #define _SSPSTAT_UA 0x02
7629 #define _SSPSTAT_R_NOT_W 0x04
7630 #define _SSPSTAT_R 0x04
7631 #define _SSPSTAT_R_W 0x04
7632 #define _SSPSTAT_NOT_W 0x04
7633 #define _SSPSTAT_NOT_WRITE 0x04
7634 #define _SSPSTAT_READ_WRITE 0x04
7635 #define _SSPSTAT_I2C_READ 0x04
7636 #define _SSPSTAT_S 0x08
7637 #define _SSPSTAT_I2C_START 0x08
7638 #define _SSPSTAT_P 0x10
7639 #define _SSPSTAT_I2C_STOP 0x10
7640 #define _SSPSTAT_D_NOT_A 0x20
7641 #define _SSPSTAT_D 0x20
7642 #define _SSPSTAT_D_A 0x20
7643 #define _SSPSTAT_NOT_A 0x20
7644 #define _SSPSTAT_NOT_ADDRESS 0x20
7645 #define _SSPSTAT_DATA_ADDRESS 0x20
7646 #define _SSPSTAT_I2C_DAT 0x20
7647 #define _SSPSTAT_CKE 0x40
7648 #define _SSPSTAT_SMP 0x80
7650 //==============================================================================
7653 //==============================================================================
7656 extern __at(0x0FC8) __sfr SSP1ADD
;
7670 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
7681 //==============================================================================
7684 //==============================================================================
7687 extern __at(0x0FC8) __sfr SSPADD
;
7701 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
7703 #define _SSPADD_MSK0 0x01
7704 #define _SSPADD_MSK1 0x02
7705 #define _SSPADD_MSK2 0x04
7706 #define _SSPADD_MSK3 0x08
7707 #define _SSPADD_MSK4 0x10
7708 #define _SSPADD_MSK5 0x20
7709 #define _SSPADD_MSK6 0x40
7710 #define _SSPADD_MSK7 0x80
7712 //==============================================================================
7714 extern __at(0x0FC9) __sfr SSP1BUF
;
7715 extern __at(0x0FC9) __sfr SSPBUF
;
7717 //==============================================================================
7720 extern __at(0x0FCA) __sfr T2CON
;
7726 unsigned T2CKPS0
: 1;
7727 unsigned T2CKPS1
: 1;
7728 unsigned TMR2ON
: 1;
7729 unsigned T2OUTPS0
: 1;
7730 unsigned T2OUTPS1
: 1;
7731 unsigned T2OUTPS2
: 1;
7732 unsigned T2OUTPS3
: 1;
7738 unsigned T2CKPS
: 2;
7745 unsigned T2OUTPS
: 4;
7750 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
7752 #define _T2CKPS0 0x01
7753 #define _T2CKPS1 0x02
7754 #define _TMR2ON 0x04
7755 #define _T2OUTPS0 0x08
7756 #define _T2OUTPS1 0x10
7757 #define _T2OUTPS2 0x20
7758 #define _T2OUTPS3 0x40
7760 //==============================================================================
7762 extern __at(0x0FCB) __sfr PR2
;
7763 extern __at(0x0FCC) __sfr TMR2
;
7765 //==============================================================================
7768 extern __at(0x0FCD) __sfr T1CON
;
7774 unsigned TMR1ON
: 1;
7776 unsigned NOT_T1SYNC
: 1;
7777 unsigned SOSCEN
: 1;
7778 unsigned T1CKPS0
: 1;
7779 unsigned T1CKPS1
: 1;
7780 unsigned TMR1CS0
: 1;
7781 unsigned TMR1CS1
: 1;
7787 unsigned T1CKPS
: 2;
7794 unsigned TMR1CS
: 2;
7798 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
7800 #define _TMR1ON 0x01
7802 #define _NOT_T1SYNC 0x04
7803 #define _SOSCEN 0x08
7804 #define _T1CKPS0 0x10
7805 #define _T1CKPS1 0x20
7806 #define _TMR1CS0 0x40
7807 #define _TMR1CS1 0x80
7809 //==============================================================================
7811 extern __at(0x0FCE) __sfr TMR1
;
7812 extern __at(0x0FCE) __sfr TMR1L
;
7813 extern __at(0x0FCF) __sfr TMR1H
;
7815 //==============================================================================
7818 extern __at(0x0FD0) __sfr RCON
;
7824 unsigned NOT_BOR
: 1;
7825 unsigned NOT_POR
: 1;
7826 unsigned NOT_PD
: 1;
7827 unsigned NOT_TO
: 1;
7828 unsigned NOT_RI
: 1;
7829 unsigned NOT_CM
: 1;
7830 unsigned SBOREN
: 1;
7847 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
7849 #define _NOT_BOR 0x01
7851 #define _NOT_POR 0x02
7853 #define _NOT_PD 0x04
7855 #define _NOT_TO 0x08
7857 #define _NOT_RI 0x10
7859 #define _NOT_CM 0x20
7861 #define _SBOREN 0x40
7864 //==============================================================================
7867 //==============================================================================
7870 extern __at(0x0FD1) __sfr WDTCON
;
7876 unsigned SWDTEN
: 1;
7877 unsigned ULPSINK
: 1;
7880 unsigned SRETEN
: 1;
7881 unsigned ULPLVL
: 1;
7883 unsigned REGSLP
: 1;
7899 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
7901 #define _SWDTEN 0x01
7903 #define _ULPSINK 0x02
7905 #define _SRETEN 0x10
7906 #define _ULPLVL 0x20
7907 #define _REGSLP 0x80
7909 //==============================================================================
7912 //==============================================================================
7915 extern __at(0x0FD2) __sfr IPR5
;
7919 unsigned TMR4IP
: 1;
7920 unsigned TMR5IP
: 1;
7921 unsigned TMR6IP
: 1;
7922 unsigned TMR7IP
: 1;
7923 unsigned TMR8IP
: 1;
7924 unsigned TMR10IP
: 1;
7925 unsigned TMR12IP
: 1;
7926 unsigned TMR7GIP
: 1;
7929 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
7931 #define _TMR4IP 0x01
7932 #define _TMR5IP 0x02
7933 #define _TMR6IP 0x04
7934 #define _TMR7IP 0x08
7935 #define _TMR8IP 0x10
7936 #define _TMR10IP 0x20
7937 #define _TMR12IP 0x40
7938 #define _TMR7GIP 0x80
7940 //==============================================================================
7943 //==============================================================================
7946 extern __at(0x0FD3) __sfr OSCCON
;
7954 unsigned HFIOFS
: 1;
7976 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
7980 #define _HFIOFS 0x04
7987 //==============================================================================
7989 extern __at(0x0FD4) __sfr SPBRGH1
;
7991 //==============================================================================
7994 extern __at(0x0FD5) __sfr T0CON
;
8006 unsigned T08BIT
: 1;
8007 unsigned TMR0ON
: 1;
8017 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
8025 #define _T08BIT 0x40
8026 #define _TMR0ON 0x80
8028 //==============================================================================
8030 extern __at(0x0FD6) __sfr TMR0
;
8031 extern __at(0x0FD6) __sfr TMR0L
;
8032 extern __at(0x0FD7) __sfr TMR0H
;
8034 //==============================================================================
8037 extern __at(0x0FD8) __sfr STATUS
;
8051 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
8059 //==============================================================================
8061 extern __at(0x0FD9) __sfr FSR2L
;
8062 extern __at(0x0FDA) __sfr FSR2H
;
8063 extern __at(0x0FDB) __sfr PLUSW2
;
8064 extern __at(0x0FDC) __sfr PREINC2
;
8065 extern __at(0x0FDD) __sfr POSTDEC2
;
8066 extern __at(0x0FDE) __sfr POSTINC2
;
8067 extern __at(0x0FDF) __sfr INDF2
;
8068 extern __at(0x0FE0) __sfr BSR
;
8069 extern __at(0x0FE1) __sfr FSR1L
;
8070 extern __at(0x0FE2) __sfr FSR1H
;
8071 extern __at(0x0FE3) __sfr PLUSW1
;
8072 extern __at(0x0FE4) __sfr PREINC1
;
8073 extern __at(0x0FE5) __sfr POSTDEC1
;
8074 extern __at(0x0FE6) __sfr POSTINC1
;
8075 extern __at(0x0FE7) __sfr INDF1
;
8076 extern __at(0x0FE8) __sfr WREG
;
8077 extern __at(0x0FE9) __sfr FSR0L
;
8078 extern __at(0x0FEA) __sfr FSR0H
;
8079 extern __at(0x0FEB) __sfr PLUSW0
;
8080 extern __at(0x0FEC) __sfr PREINC0
;
8081 extern __at(0x0FED) __sfr POSTDEC0
;
8082 extern __at(0x0FEE) __sfr POSTINC0
;
8083 extern __at(0x0FEF) __sfr INDF0
;
8085 //==============================================================================
8088 extern __at(0x0FF0) __sfr INTCON3
;
8094 unsigned INT1IF
: 1;
8095 unsigned INT2IF
: 1;
8096 unsigned INT3IF
: 1;
8097 unsigned INT1IE
: 1;
8098 unsigned INT2IE
: 1;
8099 unsigned INT3IE
: 1;
8100 unsigned INT1IP
: 1;
8101 unsigned INT2IP
: 1;
8117 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
8119 #define _INT1IF 0x01
8121 #define _INT2IF 0x02
8123 #define _INT3IF 0x04
8125 #define _INT1IE 0x08
8127 #define _INT2IE 0x10
8129 #define _INT3IE 0x20
8131 #define _INT1IP 0x40
8133 #define _INT2IP 0x80
8136 //==============================================================================
8139 //==============================================================================
8142 extern __at(0x0FF1) __sfr INTCON2
;
8149 unsigned INT3IP
: 1;
8150 unsigned TMR0IP
: 1;
8151 unsigned INTEDG3
: 1;
8152 unsigned INTEDG2
: 1;
8153 unsigned INTEDG1
: 1;
8154 unsigned INTEDG0
: 1;
8155 unsigned NOT_RBPU
: 1;
8171 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
8174 #define _INT3IP 0x02
8176 #define _TMR0IP 0x04
8178 #define _INTEDG3 0x08
8179 #define _INTEDG2 0x10
8180 #define _INTEDG1 0x20
8181 #define _INTEDG0 0x40
8182 #define _NOT_RBPU 0x80
8185 //==============================================================================
8188 //==============================================================================
8191 extern __at(0x0FF2) __sfr INTCON
;
8198 unsigned INT0IF
: 1;
8199 unsigned TMR0IF
: 1;
8201 unsigned INT0IE
: 1;
8202 unsigned TMR0IE
: 1;
8203 unsigned PEIE_GIEL
: 1;
8204 unsigned GIE_GIEH
: 1;
8232 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
8235 #define _INT0IF 0x02
8237 #define _TMR0IF 0x04
8240 #define _INT0IE 0x10
8242 #define _TMR0IE 0x20
8244 #define _PEIE_GIEL 0x40
8247 #define _GIE_GIEH 0x80
8251 //==============================================================================
8253 extern __at(0x0FF3) __sfr PROD
;
8254 extern __at(0x0FF3) __sfr PRODL
;
8255 extern __at(0x0FF4) __sfr PRODH
;
8256 extern __at(0x0FF5) __sfr TABLAT
;
8257 extern __at(0x0FF6) __sfr TBLPTR
;
8258 extern __at(0x0FF6) __sfr TBLPTRL
;
8259 extern __at(0x0FF7) __sfr TBLPTRH
;
8260 extern __at(0x0FF8) __sfr TBLPTRU
;
8261 extern __at(0x0FF9) __sfr PC
;
8262 extern __at(0x0FF9) __sfr PCL
;
8263 extern __at(0x0FFA) __sfr PCLATH
;
8264 extern __at(0x0FFB) __sfr PCLATU
;
8266 //==============================================================================
8269 extern __at(0x0FFC) __sfr STKPTR
;
8281 unsigned STKUNF
: 1;
8282 unsigned STKFUL
: 1;
8294 unsigned STKOVF
: 1;
8304 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
8311 #define _STKUNF 0x40
8312 #define _STKFUL 0x80
8313 #define _STKOVF 0x80
8315 //==============================================================================
8317 extern __at(0x0FFD) __sfr TOS
;
8318 extern __at(0x0FFD) __sfr TOSL
;
8319 extern __at(0x0FFE) __sfr TOSH
;
8320 extern __at(0x0FFF) __sfr TOSU
;
8322 //==============================================================================
8324 // Configuration Bits
8326 //==============================================================================
8328 #define __CONFIG1L 0x300000
8329 #define __CONFIG1H 0x300001
8330 #define __CONFIG2L 0x300002
8331 #define __CONFIG2H 0x300003
8332 #define __CONFIG3L 0x300004
8333 #define __CONFIG3H 0x300005
8334 #define __CONFIG4L 0x300006
8335 #define __CONFIG5L 0x300008
8336 #define __CONFIG5H 0x300009
8337 #define __CONFIG6L 0x30000A
8338 #define __CONFIG6H 0x30000B
8339 #define __CONFIG7L 0x30000C
8340 #define __CONFIG7H 0x30000D
8342 //----------------------------- CONFIG1L Options -------------------------------
8344 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
8345 #define _RETEN_ON_1L 0xFF // Enabled.
8346 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
8347 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
8348 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
8349 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
8350 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
8351 #define _XINST_OFF_1L 0xBF // Disabled.
8352 #define _XINST_ON_1L 0xFF // Enabled.
8354 //----------------------------- CONFIG1H Options -------------------------------
8356 #define _FOSC_LP_1H 0xF0 // LP oscillator.
8357 #define _FOSC_XT_1H 0xF1 // XT oscillator.
8358 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
8359 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
8360 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
8361 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
8362 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
8363 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
8364 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
8365 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
8366 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
8367 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
8368 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
8369 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
8370 #define _PLLCFG_OFF_1H 0xEF // Disabled.
8371 #define _PLLCFG_ON_1H 0xFF // Enabled.
8372 #define _FCMEN_OFF_1H 0xBF // Disabled.
8373 #define _FCMEN_ON_1H 0xFF // Enabled.
8374 #define _IESO_OFF_1H 0x7F // Disabled.
8375 #define _IESO_ON_1H 0xFF // Enabled.
8377 //----------------------------- CONFIG2L Options -------------------------------
8379 #define _PWRTEN_ON_2L 0xFE // Enabled.
8380 #define _PWRTEN_OFF_2L 0xFF // Disabled.
8381 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
8382 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
8383 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
8384 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
8385 #define _BORV_0_2L 0xE7 // 3.0V.
8386 #define _BORV_1_2L 0xEF // 2.7V.
8387 #define _BORV_2_2L 0xF7 // 2.0V.
8388 #define _BORV_3_2L 0xFF // 1.8V.
8389 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
8390 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
8391 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
8392 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
8394 //----------------------------- CONFIG2H Options -------------------------------
8396 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
8397 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
8398 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
8399 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
8400 #define _WDTPS_1_2H 0x83 // 1:1.
8401 #define _WDTPS_2_2H 0x87 // 1:2.
8402 #define _WDTPS_4_2H 0x8B // 1:4.
8403 #define _WDTPS_8_2H 0x8F // 1:8.
8404 #define _WDTPS_16_2H 0x93 // 1:16.
8405 #define _WDTPS_32_2H 0x97 // 1:32.
8406 #define _WDTPS_64_2H 0x9B // 1:64.
8407 #define _WDTPS_128_2H 0x9F // 1:128.
8408 #define _WDTPS_256_2H 0xA3 // 1:256.
8409 #define _WDTPS_512_2H 0xA7 // 1:512.
8410 #define _WDTPS_1024_2H 0xAB // 1:1024.
8411 #define _WDTPS_2048_2H 0xAF // 1:2048.
8412 #define _WDTPS_4096_2H 0xB3 // 1:4096.
8413 #define _WDTPS_8192_2H 0xB7 // 1:8192.
8414 #define _WDTPS_16384_2H 0xBB // 1:16384.
8415 #define _WDTPS_32768_2H 0xBF // 1:32768.
8416 #define _WDTPS_65536_2H 0xC3 // 1:65536.
8417 #define _WDTPS_131072_2H 0xC7 // 1:131072.
8418 #define _WDTPS_262144_2H 0xCB // 1:262144.
8419 #define _WDTPS_524288_2H 0xCF // 1:524288.
8420 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
8422 //----------------------------- CONFIG3L Options -------------------------------
8424 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
8425 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
8427 //----------------------------- CONFIG3H Options -------------------------------
8429 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
8430 #define _CCP2MX_PORTC_3H 0xFF // RC1.
8431 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
8432 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
8433 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
8434 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
8436 //----------------------------- CONFIG4L Options -------------------------------
8438 #define _STVREN_OFF_4L 0xFE // Disabled.
8439 #define _STVREN_ON_4L 0xFF // Enabled.
8440 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
8441 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
8442 #define _DEBUG_ON_4L 0x7F // Enabled.
8443 #define _DEBUG_OFF_4L 0xFF // Disabled.
8445 //----------------------------- CONFIG5L Options -------------------------------
8447 #define _CP0_ON_5L 0xFE // Enabled.
8448 #define _CP0_OFF_5L 0xFF // Disabled.
8449 #define _CP1_ON_5L 0xFD // Enabled.
8450 #define _CP1_OFF_5L 0xFF // Disabled.
8451 #define _CP2_ON_5L 0xFB // Enabled.
8452 #define _CP2_OFF_5L 0xFF // Disabled.
8453 #define _CP3_ON_5L 0xF7 // Enabled.
8454 #define _CP3_OFF_5L 0xFF // Disabled.
8455 #define _CP4_ON_5L 0xEF // Enabled.
8456 #define _CP4_OFF_5L 0xFF // Disabled.
8457 #define _CP5_ON_5L 0xDF // Enabled.
8458 #define _CP5_OFF_5L 0xFF // Disabled.
8459 #define _CP6_ON_5L 0xBF // Enabled.
8460 #define _CP6_OFF_5L 0xFF // Disabled.
8461 #define _CP7_ON_5L 0x7F // Enabled.
8462 #define _CP7_OFF_5L 0xFF // Disabled.
8464 //----------------------------- CONFIG5H Options -------------------------------
8466 #define _CPB_ON_5H 0xBF // Enabled.
8467 #define _CPB_OFF_5H 0xFF // Disabled.
8468 #define _CPD_ON_5H 0x7F // Enabled.
8469 #define _CPD_OFF_5H 0xFF // Disabled.
8471 //----------------------------- CONFIG6L Options -------------------------------
8473 #define _WRT0_ON_6L 0xFE // Enabled.
8474 #define _WRT0_OFF_6L 0xFF // Disabled.
8475 #define _WRT1_ON_6L 0xFD // Enabled.
8476 #define _WRT1_OFF_6L 0xFF // Disabled.
8477 #define _WRT2_ON_6L 0xFB // Enabled.
8478 #define _WRT2_OFF_6L 0xFF // Disabled.
8479 #define _WRT3_ON_6L 0xF7 // Enabled.
8480 #define _WRT3_OFF_6L 0xFF // Disabled.
8481 #define _WRT4_ON_6L 0xEF // Enabled.
8482 #define _WRT4_OFF_6L 0xFF // Disabled.
8483 #define _WRT5_ON_6L 0xDF // Enabled.
8484 #define _WRT5_OFF_6L 0xFF // Disabled.
8485 #define _WRT6_ON_6L 0xBF // Enabled.
8486 #define _WRT6_OFF_6L 0xFF // Disabled.
8487 #define _WRT7_ON_6L 0x7F // Enabled.
8488 #define _WRT7_OFF_6L 0xFF // Disabled.
8490 //----------------------------- CONFIG6H Options -------------------------------
8492 #define _WRTC_ON_6H 0xDF // Enabled.
8493 #define _WRTC_OFF_6H 0xFF // Disabled.
8494 #define _WRTB_ON_6H 0xBF // Enabled.
8495 #define _WRTB_OFF_6H 0xFF // Disabled.
8496 #define _WRTD_ON_6H 0x7F // Enabled.
8497 #define _WRTD_OFF_6H 0xFF // Disabled.
8499 //----------------------------- CONFIG7L Options -------------------------------
8501 #define _EBRT0_ON_7L 0xFE // Enabled.
8502 #define _EBRT0_OFF_7L 0xFF // Disabled.
8503 #define _EBRT1_ON_7L 0xFD // Enabled.
8504 #define _EBRT1_OFF_7L 0xFF // Disabled.
8505 #define _EBRT2_ON_7L 0xFB // Enabled.
8506 #define _EBRT2_OFF_7L 0xFF // Disabled.
8507 #define _EBRT3_ON_7L 0xF7 // Enabled.
8508 #define _EBRT3_OFF_7L 0xFF // Disabled.
8509 #define _EBRT4_ON_7L 0xEF // Enabled.
8510 #define _EBRT4_OFF_7L 0xFF // Disabled.
8511 #define _EBRT5_ON_7L 0xDF // Enabled.
8512 #define _EBRT5_OFF_7L 0xFF // Disabled.
8513 #define _EBRT6_ON_7L 0xBF // Enabled.
8514 #define _EBRT6_OFF_7L 0xFF // Disabled.
8515 #define _EBRT7_ON_7L 0x7F // Enabled.
8516 #define _EBRT7_OFF_7L 0xFF // Disabled.
8518 //----------------------------- CONFIG7H Options -------------------------------
8520 #define _EBRTB_ON_7H 0xBF // Enabled.
8521 #define _EBRTB_OFF_7H 0xFF // Disabled.
8523 //==============================================================================
8525 #define __DEVID1 0x3FFFFE
8526 #define __DEVID2 0x3FFFFF
8528 #define __IDLOC0 0x200000
8529 #define __IDLOC1 0x200001
8530 #define __IDLOC2 0x200002
8531 #define __IDLOC3 0x200003
8532 #define __IDLOC4 0x200004
8533 #define __IDLOC5 0x200005
8534 #define __IDLOC6 0x200006
8535 #define __IDLOC7 0x200007
8537 #endif // #ifndef __PIC18F67K90_H__