2 * This declarations of the PIC18F83J11 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:36 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F83J11_H__
26 #define __PIC18F83J11_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F60) __sfr RCSTA2
;
105 extern __at(0x0F60) volatile __RCSTA2bits_t RCSTA2bits
;
107 #define _RCSTA2_RX9D 0x01
108 #define _RCSTA2_RCD8 0x01
109 #define _RCSTA2_RX9D2 0x01
110 #define _RCSTA2_OERR 0x02
111 #define _RCSTA2_OERR2 0x02
112 #define _RCSTA2_FERR 0x04
113 #define _RCSTA2_FERR2 0x04
114 #define _RCSTA2_ADDEN 0x08
115 #define _RCSTA2_ADDEN2 0x08
116 #define _RCSTA2_CREN 0x10
117 #define _RCSTA2_CREN2 0x10
118 #define _RCSTA2_SREN 0x20
119 #define _RCSTA2_SREN2 0x20
120 #define _RCSTA2_RX9 0x40
121 #define _RCSTA2_RC9 0x40
122 #define _RCSTA2_NOT_RC8 0x40
123 #define _RCSTA2_RC8_9 0x40
124 #define _RCSTA2_RX92 0x40
125 #define _RCSTA2_SPEN 0x80
126 #define _RCSTA2_SPEN2 0x80
128 //==============================================================================
131 //==============================================================================
134 extern __at(0x0F61) __sfr TXSTA2
;
170 unsigned NOT_TX8
: 1;
187 extern __at(0x0F61) volatile __TXSTA2bits_t TXSTA2bits
;
189 #define _TXSTA2_TX9D 0x01
190 #define _TXSTA2_TXD8 0x01
191 #define _TXSTA2_TX9D2 0x01
192 #define _TXSTA2_TRMT 0x02
193 #define _TXSTA2_TRMT2 0x02
194 #define _TXSTA2_BRGH 0x04
195 #define _TXSTA2_BRGH2 0x04
196 #define _TXSTA2_SENDB2 0x08
197 #define _TXSTA2_SYNC 0x10
198 #define _TXSTA2_SYNC2 0x10
199 #define _TXSTA2_TXEN 0x20
200 #define _TXSTA2_TXEN2 0x20
201 #define _TXSTA2_TX9 0x40
202 #define _TXSTA2_TX8_9 0x40
203 #define _TXSTA2_NOT_TX8 0x40
204 #define _TXSTA2_TX92 0x40
205 #define _TXSTA2_CSRC 0x80
206 #define _TXSTA2_CSRC2 0x80
208 //==============================================================================
210 extern __at(0x0F62) __sfr TXREG2
;
211 extern __at(0x0F63) __sfr RCREG2
;
212 extern __at(0x0F64) __sfr SPBRG2
;
214 //==============================================================================
217 extern __at(0x0F65) __sfr CCP2CON
;
259 extern __at(0x0F65) volatile __CCP2CONbits_t CCP2CONbits
;
270 //==============================================================================
272 extern __at(0x0F66) __sfr CCPR2
;
273 extern __at(0x0F66) __sfr CCPR2L
;
274 extern __at(0x0F67) __sfr CCPR2H
;
276 //==============================================================================
279 extern __at(0x0F68) __sfr CCP1CON
;
321 extern __at(0x0F68) volatile __CCP1CONbits_t CCP1CONbits
;
332 //==============================================================================
334 extern __at(0x0F69) __sfr CCPR1
;
335 extern __at(0x0F69) __sfr CCPR1L
;
336 extern __at(0x0F6A) __sfr CCPR1H
;
338 //==============================================================================
341 extern __at(0x0F7E) __sfr BAUDCON1
;
370 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
382 //==============================================================================
384 extern __at(0x0F7F) __sfr SPBRGH1
;
386 //==============================================================================
389 extern __at(0x0F80) __sfr PORTA
;
430 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
432 #define _PORTA_RA0 0x01
433 #define _PORTA_AN0 0x01
434 #define _PORTA_RA1 0x02
435 #define _PORTA_AN1 0x02
436 #define _PORTA_RA2 0x04
437 #define _PORTA_AN2 0x04
438 #define _PORTA_VREFM 0x04
439 #define _PORTA_RA3 0x08
440 #define _PORTA_AN3 0x08
441 #define _PORTA_VREFP 0x08
442 #define _PORTA_RA4 0x10
443 #define _PORTA_T0CKI 0x10
444 #define _PORTA_RA5 0x20
445 #define _PORTA_AN4 0x20
446 #define _PORTA_RA6 0x40
447 #define _PORTA_OSC2 0x40
448 #define _PORTA_CLKO 0x40
449 #define _PORTA_RA7 0x80
450 #define _PORTA_OSC1 0x80
451 #define _PORTA_CLKI 0x80
453 //==============================================================================
456 //==============================================================================
459 extern __at(0x0F81) __sfr PORTB
;
512 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
514 #define _PORTB_RB0 0x01
515 #define _PORTB_INT0 0x01
516 #define _PORTB_RB1 0x02
517 #define _PORTB_INT1 0x02
518 #define _PORTB_RB2 0x04
519 #define _PORTB_INT2 0x04
520 #define _PORTB_RB3 0x08
521 #define _PORTB_INT3 0x08
522 #define _PORTB_CCP2 0x08
523 #define _PORTB_RB4 0x10
524 #define _PORTB_KBI0 0x10
525 #define _PORTB_RB5 0x20
526 #define _PORTB_KBI1 0x20
527 #define _PORTB_RB6 0x40
528 #define _PORTB_KBI2 0x40
529 #define _PORTB_PGC 0x40
530 #define _PORTB_RB7 0x80
531 #define _PORTB_KBI3 0x80
532 #define _PORTB_PGD 0x80
534 //==============================================================================
537 //==============================================================================
540 extern __at(0x0F82) __sfr PORTC
;
581 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
583 #define _PORTC_RC0 0x01
584 #define _PORTC_T1OSO 0x01
585 #define _PORTC_T13CKI 0x01
586 #define _PORTC_RC1 0x02
587 #define _PORTC_T1OSI 0x02
588 #define _PORTC_CCP2 0x02
589 #define _PORTC_RC2 0x04
590 #define _PORTC_CCP1 0x04
591 #define _PORTC_RC3 0x08
592 #define _PORTC_SCL 0x08
593 #define _PORTC_SCK 0x08
594 #define _PORTC_RC4 0x10
595 #define _PORTC_SDA 0x10
596 #define _PORTC_SDI 0x10
597 #define _PORTC_RC5 0x20
598 #define _PORTC_SDO 0x20
599 #define _PORTC_RC6 0x40
600 #define _PORTC_CK1 0x40
601 #define _PORTC_TX1 0x40
602 #define _PORTC_RC7 0x80
603 #define _PORTC_DT1 0x80
604 #define _PORTC_RX1 0x80
606 //==============================================================================
609 //==============================================================================
612 extern __at(0x0F83) __sfr PORTD
;
653 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
655 #define _PORTD_RD0 0x01
656 #define _PORTD_PSP0 0x01
657 #define _PORTD_AD0 0x01
658 #define _PORTD_RD1 0x02
659 #define _PORTD_PSP1 0x02
660 #define _PORTD_AD1 0x02
661 #define _PORTD_RD2 0x04
662 #define _PORTD_PSP2 0x04
663 #define _PORTD_AD2 0x04
664 #define _PORTD_RD3 0x08
665 #define _PORTD_PSP3 0x08
666 #define _PORTD_AD3 0x08
667 #define _PORTD_RD4 0x10
668 #define _PORTD_PSP4 0x10
669 #define _PORTD_AD4 0x10
670 #define _PORTD_RD5 0x20
671 #define _PORTD_PSP5 0x20
672 #define _PORTD_AD5 0x20
673 #define _PORTD_RD6 0x40
674 #define _PORTD_PSP6 0x40
675 #define _PORTD_AD6 0x40
676 #define _PORTD_RD7 0x80
677 #define _PORTD_PSP7 0x80
678 #define _PORTD_AD7 0x80
680 //==============================================================================
683 //==============================================================================
686 extern __at(0x0F84) __sfr PORTE
;
727 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
729 #define _PORTE_RE0 0x01
730 #define _PORTE_RD 0x01
731 #define _PORTE_AD8 0x01
732 #define _PORTE_RE1 0x02
733 #define _PORTE_WR 0x02
734 #define _PORTE_AD9 0x02
735 #define _PORTE_RE2 0x04
736 #define _PORTE_CS 0x04
737 #define _PORTE_AD10 0x04
738 #define _PORTE_RE3 0x08
739 #define _PORTE_AD11 0x08
740 #define _PORTE_RE4 0x10
741 #define _PORTE_AD12 0x10
742 #define _PORTE_RE5 0x20
743 #define _PORTE_AD13 0x20
744 #define _PORTE_RE6 0x40
745 #define _PORTE_AD14 0x40
746 #define _PORTE_RE7 0x80
747 #define _PORTE_CCP2 0x80
748 #define _PORTE_AD15 0x80
750 //==============================================================================
753 //==============================================================================
756 extern __at(0x0F85) __sfr PORTF
;
809 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
811 #define _PORTF_RF1 0x02
812 #define _PORTF_AN6 0x02
813 #define _PORTF_C2OUT 0x02
814 #define _PORTF_RF2 0x04
815 #define _PORTF_AN7 0x04
816 #define _PORTF_C1OUT 0x04
817 #define _PORTF_RF3 0x08
818 #define _PORTF_AN8 0x08
819 #define _PORTF_C2INB 0x08
820 #define _PORTF_RF4 0x10
821 #define _PORTF_AN9 0x10
822 #define _PORTF_C2INA 0x10
823 #define _PORTF_RF5 0x20
824 #define _PORTF_AN10 0x20
825 #define _PORTF_C1INB 0x20
826 #define _PORTF_CVREF 0x20
827 #define _PORTF_RF6 0x40
828 #define _PORTF_AN11 0x40
829 #define _PORTF_C1INA 0x40
830 #define _PORTF_RF7 0x80
831 #define _PORTF_AN5 0x80
832 #define _PORTF_SS1 0x80
834 //==============================================================================
837 //==============================================================================
840 extern __at(0x0F86) __sfr PORTG
;
887 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
889 #define _PORTG_RG0 0x01
890 #define _PORTG_RG1 0x02
891 #define _PORTG_CK2 0x02
892 #define _PORTG_TX2 0x02
893 #define _PORTG_RG2 0x04
894 #define _PORTG_DT2 0x04
895 #define _PORTG_RX2 0x04
896 #define _PORTG_RG3 0x08
897 #define _PORTG_RG4 0x10
898 #define _PORTG_RJPU 0x20
899 #define _PORTG_REPU 0x40
900 #define _PORTG_RDPU 0x80
902 //==============================================================================
905 //==============================================================================
908 extern __at(0x0F87) __sfr PORTH
;
937 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
939 #define _PORTH_RH0 0x01
940 #define _PORTH_A16 0x01
941 #define _PORTH_RH1 0x02
942 #define _PORTH_A17 0x02
943 #define _PORTH_RH2 0x04
944 #define _PORTH_A18 0x04
945 #define _PORTH_RH3 0x08
946 #define _PORTH_A19 0x08
947 #define _PORTH_RH4 0x10
948 #define _PORTH_RH5 0x20
949 #define _PORTH_RH6 0x40
950 #define _PORTH_RH7 0x80
952 //==============================================================================
955 //==============================================================================
958 extern __at(0x0F88) __sfr PORTJ
;
987 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
989 #define _PORTJ_RJ0 0x01
990 #define _PORTJ_ALE 0x01
991 #define _PORTJ_RJ1 0x02
992 #define _PORTJ_OE 0x02
993 #define _PORTJ_RJ2 0x04
994 #define _PORTJ_WRL 0x04
995 #define _PORTJ_RJ3 0x08
996 #define _PORTJ_WRH 0x08
997 #define _PORTJ_RJ4 0x10
998 #define _PORTJ_BA0 0x10
999 #define _PORTJ_RJ5 0x20
1000 #define _PORTJ_CE 0x20
1001 #define _PORTJ_RJ6 0x40
1002 #define _PORTJ_LB 0x40
1003 #define _PORTJ_RJ7 0x80
1004 #define _PORTJ_UB 0x80
1006 //==============================================================================
1009 //==============================================================================
1012 extern __at(0x0F89) __sfr LATA
;
1026 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1037 //==============================================================================
1040 //==============================================================================
1043 extern __at(0x0F8A) __sfr LATB
;
1057 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1068 //==============================================================================
1071 //==============================================================================
1074 extern __at(0x0F8B) __sfr LATC
;
1088 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1099 //==============================================================================
1102 //==============================================================================
1105 extern __at(0x0F8C) __sfr LATD
;
1119 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1130 //==============================================================================
1133 //==============================================================================
1136 extern __at(0x0F8D) __sfr LATE
;
1150 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1161 //==============================================================================
1164 //==============================================================================
1167 extern __at(0x0F8E) __sfr LATF
;
1181 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1191 //==============================================================================
1194 //==============================================================================
1197 extern __at(0x0F8F) __sfr LATG
;
1220 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1230 //==============================================================================
1233 //==============================================================================
1236 extern __at(0x0F90) __sfr LATH
;
1250 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
1261 //==============================================================================
1264 //==============================================================================
1267 extern __at(0x0F91) __sfr LATJ
;
1281 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
1292 //==============================================================================
1295 //==============================================================================
1298 extern __at(0x0F92) __sfr DDRA
;
1304 unsigned TRISA0
: 1;
1305 unsigned TRISA1
: 1;
1306 unsigned TRISA2
: 1;
1307 unsigned TRISA3
: 1;
1308 unsigned TRISA4
: 1;
1309 unsigned TRISA5
: 1;
1310 unsigned TRISA6
: 1;
1311 unsigned TRISA7
: 1;
1327 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1329 #define _TRISA0 0x01
1331 #define _TRISA1 0x02
1333 #define _TRISA2 0x04
1335 #define _TRISA3 0x08
1337 #define _TRISA4 0x10
1339 #define _TRISA5 0x20
1341 #define _TRISA6 0x40
1343 #define _TRISA7 0x80
1346 //==============================================================================
1349 //==============================================================================
1352 extern __at(0x0F92) __sfr TRISA
;
1358 unsigned TRISA0
: 1;
1359 unsigned TRISA1
: 1;
1360 unsigned TRISA2
: 1;
1361 unsigned TRISA3
: 1;
1362 unsigned TRISA4
: 1;
1363 unsigned TRISA5
: 1;
1364 unsigned TRISA6
: 1;
1365 unsigned TRISA7
: 1;
1381 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1383 #define _TRISA_TRISA0 0x01
1384 #define _TRISA_RA0 0x01
1385 #define _TRISA_TRISA1 0x02
1386 #define _TRISA_RA1 0x02
1387 #define _TRISA_TRISA2 0x04
1388 #define _TRISA_RA2 0x04
1389 #define _TRISA_TRISA3 0x08
1390 #define _TRISA_RA3 0x08
1391 #define _TRISA_TRISA4 0x10
1392 #define _TRISA_RA4 0x10
1393 #define _TRISA_TRISA5 0x20
1394 #define _TRISA_RA5 0x20
1395 #define _TRISA_TRISA6 0x40
1396 #define _TRISA_RA6 0x40
1397 #define _TRISA_TRISA7 0x80
1398 #define _TRISA_RA7 0x80
1400 //==============================================================================
1403 //==============================================================================
1406 extern __at(0x0F93) __sfr DDRB
;
1412 unsigned TRISB0
: 1;
1413 unsigned TRISB1
: 1;
1414 unsigned TRISB2
: 1;
1415 unsigned TRISB3
: 1;
1416 unsigned TRISB4
: 1;
1417 unsigned TRISB5
: 1;
1418 unsigned TRISB6
: 1;
1419 unsigned TRISB7
: 1;
1435 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1437 #define _TRISB0 0x01
1439 #define _TRISB1 0x02
1441 #define _TRISB2 0x04
1443 #define _TRISB3 0x08
1445 #define _TRISB4 0x10
1447 #define _TRISB5 0x20
1449 #define _TRISB6 0x40
1451 #define _TRISB7 0x80
1454 //==============================================================================
1457 //==============================================================================
1460 extern __at(0x0F93) __sfr TRISB
;
1466 unsigned TRISB0
: 1;
1467 unsigned TRISB1
: 1;
1468 unsigned TRISB2
: 1;
1469 unsigned TRISB3
: 1;
1470 unsigned TRISB4
: 1;
1471 unsigned TRISB5
: 1;
1472 unsigned TRISB6
: 1;
1473 unsigned TRISB7
: 1;
1489 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1491 #define _TRISB_TRISB0 0x01
1492 #define _TRISB_RB0 0x01
1493 #define _TRISB_TRISB1 0x02
1494 #define _TRISB_RB1 0x02
1495 #define _TRISB_TRISB2 0x04
1496 #define _TRISB_RB2 0x04
1497 #define _TRISB_TRISB3 0x08
1498 #define _TRISB_RB3 0x08
1499 #define _TRISB_TRISB4 0x10
1500 #define _TRISB_RB4 0x10
1501 #define _TRISB_TRISB5 0x20
1502 #define _TRISB_RB5 0x20
1503 #define _TRISB_TRISB6 0x40
1504 #define _TRISB_RB6 0x40
1505 #define _TRISB_TRISB7 0x80
1506 #define _TRISB_RB7 0x80
1508 //==============================================================================
1511 //==============================================================================
1514 extern __at(0x0F94) __sfr DDRC
;
1520 unsigned TRISC0
: 1;
1521 unsigned TRISC1
: 1;
1522 unsigned TRISC2
: 1;
1523 unsigned TRISC3
: 1;
1524 unsigned TRISC4
: 1;
1525 unsigned TRISC5
: 1;
1526 unsigned TRISC6
: 1;
1527 unsigned TRISC7
: 1;
1543 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1545 #define _TRISC0 0x01
1547 #define _TRISC1 0x02
1549 #define _TRISC2 0x04
1551 #define _TRISC3 0x08
1553 #define _TRISC4 0x10
1555 #define _TRISC5 0x20
1557 #define _TRISC6 0x40
1559 #define _TRISC7 0x80
1562 //==============================================================================
1565 //==============================================================================
1568 extern __at(0x0F94) __sfr TRISC
;
1574 unsigned TRISC0
: 1;
1575 unsigned TRISC1
: 1;
1576 unsigned TRISC2
: 1;
1577 unsigned TRISC3
: 1;
1578 unsigned TRISC4
: 1;
1579 unsigned TRISC5
: 1;
1580 unsigned TRISC6
: 1;
1581 unsigned TRISC7
: 1;
1597 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1599 #define _TRISC_TRISC0 0x01
1600 #define _TRISC_RC0 0x01
1601 #define _TRISC_TRISC1 0x02
1602 #define _TRISC_RC1 0x02
1603 #define _TRISC_TRISC2 0x04
1604 #define _TRISC_RC2 0x04
1605 #define _TRISC_TRISC3 0x08
1606 #define _TRISC_RC3 0x08
1607 #define _TRISC_TRISC4 0x10
1608 #define _TRISC_RC4 0x10
1609 #define _TRISC_TRISC5 0x20
1610 #define _TRISC_RC5 0x20
1611 #define _TRISC_TRISC6 0x40
1612 #define _TRISC_RC6 0x40
1613 #define _TRISC_TRISC7 0x80
1614 #define _TRISC_RC7 0x80
1616 //==============================================================================
1619 //==============================================================================
1622 extern __at(0x0F95) __sfr DDRD
;
1628 unsigned TRISD0
: 1;
1629 unsigned TRISD1
: 1;
1630 unsigned TRISD2
: 1;
1631 unsigned TRISD3
: 1;
1632 unsigned TRISD4
: 1;
1633 unsigned TRISD5
: 1;
1634 unsigned TRISD6
: 1;
1635 unsigned TRISD7
: 1;
1651 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1653 #define _TRISD0 0x01
1655 #define _TRISD1 0x02
1657 #define _TRISD2 0x04
1659 #define _TRISD3 0x08
1661 #define _TRISD4 0x10
1663 #define _TRISD5 0x20
1665 #define _TRISD6 0x40
1667 #define _TRISD7 0x80
1670 //==============================================================================
1673 //==============================================================================
1676 extern __at(0x0F95) __sfr TRISD
;
1682 unsigned TRISD0
: 1;
1683 unsigned TRISD1
: 1;
1684 unsigned TRISD2
: 1;
1685 unsigned TRISD3
: 1;
1686 unsigned TRISD4
: 1;
1687 unsigned TRISD5
: 1;
1688 unsigned TRISD6
: 1;
1689 unsigned TRISD7
: 1;
1705 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1707 #define _TRISD_TRISD0 0x01
1708 #define _TRISD_RD0 0x01
1709 #define _TRISD_TRISD1 0x02
1710 #define _TRISD_RD1 0x02
1711 #define _TRISD_TRISD2 0x04
1712 #define _TRISD_RD2 0x04
1713 #define _TRISD_TRISD3 0x08
1714 #define _TRISD_RD3 0x08
1715 #define _TRISD_TRISD4 0x10
1716 #define _TRISD_RD4 0x10
1717 #define _TRISD_TRISD5 0x20
1718 #define _TRISD_RD5 0x20
1719 #define _TRISD_TRISD6 0x40
1720 #define _TRISD_RD6 0x40
1721 #define _TRISD_TRISD7 0x80
1722 #define _TRISD_RD7 0x80
1724 //==============================================================================
1727 //==============================================================================
1730 extern __at(0x0F96) __sfr DDRE
;
1736 unsigned TRISE0
: 1;
1737 unsigned TRISE1
: 1;
1738 unsigned TRISE2
: 1;
1739 unsigned TRISE3
: 1;
1740 unsigned TRISE4
: 1;
1741 unsigned TRISE5
: 1;
1742 unsigned TRISE6
: 1;
1743 unsigned TRISE7
: 1;
1759 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1761 #define _TRISE0 0x01
1763 #define _TRISE1 0x02
1765 #define _TRISE2 0x04
1767 #define _TRISE3 0x08
1769 #define _TRISE4 0x10
1771 #define _TRISE5 0x20
1773 #define _TRISE6 0x40
1775 #define _TRISE7 0x80
1778 //==============================================================================
1781 //==============================================================================
1784 extern __at(0x0F96) __sfr TRISE
;
1790 unsigned TRISE0
: 1;
1791 unsigned TRISE1
: 1;
1792 unsigned TRISE2
: 1;
1793 unsigned TRISE3
: 1;
1794 unsigned TRISE4
: 1;
1795 unsigned TRISE5
: 1;
1796 unsigned TRISE6
: 1;
1797 unsigned TRISE7
: 1;
1813 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1815 #define _TRISE_TRISE0 0x01
1816 #define _TRISE_RE0 0x01
1817 #define _TRISE_TRISE1 0x02
1818 #define _TRISE_RE1 0x02
1819 #define _TRISE_TRISE2 0x04
1820 #define _TRISE_RE2 0x04
1821 #define _TRISE_TRISE3 0x08
1822 #define _TRISE_RE3 0x08
1823 #define _TRISE_TRISE4 0x10
1824 #define _TRISE_RE4 0x10
1825 #define _TRISE_TRISE5 0x20
1826 #define _TRISE_RE5 0x20
1827 #define _TRISE_TRISE6 0x40
1828 #define _TRISE_RE6 0x40
1829 #define _TRISE_TRISE7 0x80
1830 #define _TRISE_RE7 0x80
1832 //==============================================================================
1835 //==============================================================================
1838 extern __at(0x0F97) __sfr DDRF
;
1845 unsigned TRISF1
: 1;
1846 unsigned TRISF2
: 1;
1847 unsigned TRISF3
: 1;
1848 unsigned TRISF4
: 1;
1849 unsigned TRISF5
: 1;
1850 unsigned TRISF6
: 1;
1851 unsigned TRISF7
: 1;
1867 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
1869 #define _TRISF1 0x02
1871 #define _TRISF2 0x04
1873 #define _TRISF3 0x08
1875 #define _TRISF4 0x10
1877 #define _TRISF5 0x20
1879 #define _TRISF6 0x40
1881 #define _TRISF7 0x80
1884 //==============================================================================
1887 //==============================================================================
1890 extern __at(0x0F97) __sfr TRISF
;
1897 unsigned TRISF1
: 1;
1898 unsigned TRISF2
: 1;
1899 unsigned TRISF3
: 1;
1900 unsigned TRISF4
: 1;
1901 unsigned TRISF5
: 1;
1902 unsigned TRISF6
: 1;
1903 unsigned TRISF7
: 1;
1919 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
1921 #define _TRISF_TRISF1 0x02
1922 #define _TRISF_RF1 0x02
1923 #define _TRISF_TRISF2 0x04
1924 #define _TRISF_RF2 0x04
1925 #define _TRISF_TRISF3 0x08
1926 #define _TRISF_RF3 0x08
1927 #define _TRISF_TRISF4 0x10
1928 #define _TRISF_RF4 0x10
1929 #define _TRISF_TRISF5 0x20
1930 #define _TRISF_RF5 0x20
1931 #define _TRISF_TRISF6 0x40
1932 #define _TRISF_RF6 0x40
1933 #define _TRISF_TRISF7 0x80
1934 #define _TRISF_RF7 0x80
1936 //==============================================================================
1939 //==============================================================================
1942 extern __at(0x0F98) __sfr DDRG
;
1948 unsigned TRISG0
: 1;
1949 unsigned TRISG1
: 1;
1950 unsigned TRISG2
: 1;
1951 unsigned TRISG3
: 1;
1952 unsigned TRISG4
: 1;
1953 unsigned CCP1OD
: 1;
1954 unsigned CCP2OD
: 1;
1983 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
1985 #define _TRISG0 0x01
1987 #define _TRISG1 0x02
1989 #define _TRISG2 0x04
1991 #define _TRISG3 0x08
1993 #define _TRISG4 0x10
1995 #define _CCP1OD 0x20
1996 #define _CCP2OD 0x40
1999 //==============================================================================
2002 //==============================================================================
2005 extern __at(0x0F98) __sfr TRISG
;
2011 unsigned TRISG0
: 1;
2012 unsigned TRISG1
: 1;
2013 unsigned TRISG2
: 1;
2014 unsigned TRISG3
: 1;
2015 unsigned TRISG4
: 1;
2016 unsigned CCP1OD
: 1;
2017 unsigned CCP2OD
: 1;
2046 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2048 #define _TRISG_TRISG0 0x01
2049 #define _TRISG_RG0 0x01
2050 #define _TRISG_TRISG1 0x02
2051 #define _TRISG_RG1 0x02
2052 #define _TRISG_TRISG2 0x04
2053 #define _TRISG_RG2 0x04
2054 #define _TRISG_TRISG3 0x08
2055 #define _TRISG_RG3 0x08
2056 #define _TRISG_TRISG4 0x10
2057 #define _TRISG_RG4 0x10
2058 #define _TRISG_CCP1OD 0x20
2059 #define _TRISG_CCP2OD 0x40
2060 #define _TRISG_SPIOD 0x80
2062 //==============================================================================
2065 //==============================================================================
2068 extern __at(0x0F99) __sfr DDRH
;
2074 unsigned TRISH0
: 1;
2075 unsigned TRISH1
: 1;
2076 unsigned TRISH2
: 1;
2077 unsigned TRISH3
: 1;
2078 unsigned TRISH4
: 1;
2079 unsigned TRISH5
: 1;
2080 unsigned TRISH6
: 1;
2081 unsigned TRISH7
: 1;
2097 extern __at(0x0F99) volatile __DDRHbits_t DDRHbits
;
2099 #define _TRISH0 0x01
2101 #define _TRISH1 0x02
2103 #define _TRISH2 0x04
2105 #define _TRISH3 0x08
2107 #define _TRISH4 0x10
2109 #define _TRISH5 0x20
2111 #define _TRISH6 0x40
2113 #define _TRISH7 0x80
2116 //==============================================================================
2119 //==============================================================================
2122 extern __at(0x0F99) __sfr TRISH
;
2128 unsigned TRISH0
: 1;
2129 unsigned TRISH1
: 1;
2130 unsigned TRISH2
: 1;
2131 unsigned TRISH3
: 1;
2132 unsigned TRISH4
: 1;
2133 unsigned TRISH5
: 1;
2134 unsigned TRISH6
: 1;
2135 unsigned TRISH7
: 1;
2151 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
2153 #define _TRISH_TRISH0 0x01
2154 #define _TRISH_RH0 0x01
2155 #define _TRISH_TRISH1 0x02
2156 #define _TRISH_RH1 0x02
2157 #define _TRISH_TRISH2 0x04
2158 #define _TRISH_RH2 0x04
2159 #define _TRISH_TRISH3 0x08
2160 #define _TRISH_RH3 0x08
2161 #define _TRISH_TRISH4 0x10
2162 #define _TRISH_RH4 0x10
2163 #define _TRISH_TRISH5 0x20
2164 #define _TRISH_RH5 0x20
2165 #define _TRISH_TRISH6 0x40
2166 #define _TRISH_RH6 0x40
2167 #define _TRISH_TRISH7 0x80
2168 #define _TRISH_RH7 0x80
2170 //==============================================================================
2173 //==============================================================================
2176 extern __at(0x0F9A) __sfr DDRJ
;
2182 unsigned TRISJ0
: 1;
2183 unsigned TRISJ1
: 1;
2184 unsigned TRISJ2
: 1;
2185 unsigned TRISJ3
: 1;
2186 unsigned TRISJ4
: 1;
2187 unsigned TRISJ5
: 1;
2188 unsigned TRISJ6
: 1;
2189 unsigned TRISJ7
: 1;
2205 extern __at(0x0F9A) volatile __DDRJbits_t DDRJbits
;
2207 #define _TRISJ0 0x01
2209 #define _TRISJ1 0x02
2211 #define _TRISJ2 0x04
2213 #define _TRISJ3 0x08
2215 #define _TRISJ4 0x10
2217 #define _TRISJ5 0x20
2219 #define _TRISJ6 0x40
2221 #define _TRISJ7 0x80
2224 //==============================================================================
2227 //==============================================================================
2230 extern __at(0x0F9A) __sfr TRISJ
;
2236 unsigned TRISJ0
: 1;
2237 unsigned TRISJ1
: 1;
2238 unsigned TRISJ2
: 1;
2239 unsigned TRISJ3
: 1;
2240 unsigned TRISJ4
: 1;
2241 unsigned TRISJ5
: 1;
2242 unsigned TRISJ6
: 1;
2243 unsigned TRISJ7
: 1;
2259 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
2261 #define _TRISJ_TRISJ0 0x01
2262 #define _TRISJ_RJ0 0x01
2263 #define _TRISJ_TRISJ1 0x02
2264 #define _TRISJ_RJ1 0x02
2265 #define _TRISJ_TRISJ2 0x04
2266 #define _TRISJ_RJ2 0x04
2267 #define _TRISJ_TRISJ3 0x08
2268 #define _TRISJ_RJ3 0x08
2269 #define _TRISJ_TRISJ4 0x10
2270 #define _TRISJ_RJ4 0x10
2271 #define _TRISJ_TRISJ5 0x20
2272 #define _TRISJ_RJ5 0x20
2273 #define _TRISJ_TRISJ6 0x40
2274 #define _TRISJ_RJ6 0x40
2275 #define _TRISJ_TRISJ7 0x80
2276 #define _TRISJ_RJ7 0x80
2278 //==============================================================================
2281 //==============================================================================
2284 extern __at(0x0F9B) __sfr OSCTUNE
;
2297 unsigned INTSRC
: 1;
2307 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2316 #define _INTSRC 0x80
2318 //==============================================================================
2321 //==============================================================================
2324 extern __at(0x0F9C) __sfr MEMCON
;
2354 extern __at(0x0F9C) volatile __MEMCONbits_t MEMCONbits
;
2362 //==============================================================================
2365 //==============================================================================
2368 extern __at(0x0F9D) __sfr PIE1
;
2374 unsigned TMR1IE
: 1;
2375 unsigned TMR2IE
: 1;
2389 unsigned SSP1IE
: 1;
2397 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2399 #define _TMR1IE 0x01
2400 #define _TMR2IE 0x02
2402 #define _SSP1IE 0x08
2410 //==============================================================================
2413 //==============================================================================
2416 extern __at(0x0F9E) __sfr PIR1
;
2422 unsigned TMR1IF
: 1;
2423 unsigned TMR2IF
: 1;
2437 unsigned SSP1IF
: 1;
2445 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2447 #define _TMR1IF 0x01
2448 #define _TMR2IF 0x02
2450 #define _SSP1IF 0x08
2458 //==============================================================================
2461 //==============================================================================
2464 extern __at(0x0F9F) __sfr IPR1
;
2470 unsigned TMR1IP
: 1;
2471 unsigned TMR2IP
: 1;
2485 unsigned SSP1IP
: 1;
2493 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2495 #define _TMR1IP 0x01
2496 #define _TMR2IP 0x02
2498 #define _SSP1IP 0x08
2506 //==============================================================================
2509 //==============================================================================
2512 extern __at(0x0FA0) __sfr PIE2
;
2519 unsigned TMR3IE
: 1;
2525 unsigned OSCFIE
: 1;
2533 unsigned BCL1IE
: 1;
2541 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2543 #define _TMR3IE 0x02
2546 #define _BCL1IE 0x08
2548 #define _OSCFIE 0x80
2550 //==============================================================================
2553 //==============================================================================
2556 extern __at(0x0FA1) __sfr PIR2
;
2563 unsigned TMR3IF
: 1;
2569 unsigned OSCFIF
: 1;
2577 unsigned BCL1IF
: 1;
2585 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2587 #define _TMR3IF 0x02
2590 #define _BCL1IF 0x08
2592 #define _OSCFIF 0x80
2594 //==============================================================================
2597 //==============================================================================
2600 extern __at(0x0FA2) __sfr IPR2
;
2607 unsigned TMR3IP
: 1;
2613 unsigned OSCFIP
: 1;
2621 unsigned BCL1IP
: 1;
2629 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2631 #define _TMR3IP 0x02
2634 #define _BCL1IP 0x08
2636 #define _OSCFIP 0x80
2638 //==============================================================================
2641 //==============================================================================
2644 extern __at(0x0FA3) __sfr PIE3
;
2649 unsigned CCP1IE
: 1;
2650 unsigned CCP2IE
: 1;
2658 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2660 #define _CCP1IE 0x02
2661 #define _CCP2IE 0x04
2665 //==============================================================================
2668 //==============================================================================
2671 extern __at(0x0FA4) __sfr PIR3
;
2676 unsigned CCP1IF
: 1;
2677 unsigned CCP2IF
: 1;
2685 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2687 #define _CCP1IF 0x02
2688 #define _CCP2IF 0x04
2692 //==============================================================================
2695 //==============================================================================
2698 extern __at(0x0FA5) __sfr IPR3
;
2703 unsigned CCP1IP
: 1;
2704 unsigned CCP2IP
: 1;
2712 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2714 #define _CCP1IP 0x02
2715 #define _CCP2IP 0x04
2719 //==============================================================================
2722 //==============================================================================
2725 extern __at(0x0FA6) __sfr EECON1
;
2739 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2746 //==============================================================================
2748 extern __at(0x0FA7) __sfr EECON2
;
2750 //==============================================================================
2753 extern __at(0x0FAB) __sfr RCSTA
;
2774 unsigned ADDEN1
: 1;
2789 unsigned NOT_RC8
: 1;
2818 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2828 #define _ADDEN1 0x08
2835 #define _NOT_RC8 0x40
2841 //==============================================================================
2844 //==============================================================================
2847 extern __at(0x0FAB) __sfr RCSTA1
;
2868 unsigned ADDEN1
: 1;
2883 unsigned NOT_RC8
: 1;
2912 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
2914 #define _RCSTA1_RX9D 0x01
2915 #define _RCSTA1_RCD8 0x01
2916 #define _RCSTA1_RX9D1 0x01
2917 #define _RCSTA1_OERR 0x02
2918 #define _RCSTA1_OERR1 0x02
2919 #define _RCSTA1_FERR 0x04
2920 #define _RCSTA1_FERR1 0x04
2921 #define _RCSTA1_ADDEN 0x08
2922 #define _RCSTA1_ADDEN1 0x08
2923 #define _RCSTA1_CREN 0x10
2924 #define _RCSTA1_CREN1 0x10
2925 #define _RCSTA1_SREN 0x20
2926 #define _RCSTA1_SREN1 0x20
2927 #define _RCSTA1_RX9 0x40
2928 #define _RCSTA1_RC9 0x40
2929 #define _RCSTA1_NOT_RC8 0x40
2930 #define _RCSTA1_RC8_9 0x40
2931 #define _RCSTA1_RX91 0x40
2932 #define _RCSTA1_SPEN 0x80
2933 #define _RCSTA1_SPEN1 0x80
2935 //==============================================================================
2938 //==============================================================================
2941 extern __at(0x0FAC) __sfr TXSTA
;
2962 unsigned SENDB1
: 1;
2977 unsigned NOT_TX8
: 1;
2994 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3004 #define _SENDB1 0x08
3011 #define _NOT_TX8 0x40
3016 //==============================================================================
3019 //==============================================================================
3022 extern __at(0x0FAC) __sfr TXSTA1
;
3043 unsigned SENDB1
: 1;
3058 unsigned NOT_TX8
: 1;
3075 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3077 #define _TXSTA1_TX9D 0x01
3078 #define _TXSTA1_TXD8 0x01
3079 #define _TXSTA1_TX9D1 0x01
3080 #define _TXSTA1_TRMT 0x02
3081 #define _TXSTA1_TRMT1 0x02
3082 #define _TXSTA1_BRGH 0x04
3083 #define _TXSTA1_BRGH1 0x04
3084 #define _TXSTA1_SENDB 0x08
3085 #define _TXSTA1_SENDB1 0x08
3086 #define _TXSTA1_SYNC 0x10
3087 #define _TXSTA1_SYNC1 0x10
3088 #define _TXSTA1_TXEN 0x20
3089 #define _TXSTA1_TXEN1 0x20
3090 #define _TXSTA1_TX9 0x40
3091 #define _TXSTA1_TX8_9 0x40
3092 #define _TXSTA1_NOT_TX8 0x40
3093 #define _TXSTA1_TX91 0x40
3094 #define _TXSTA1_CSRC 0x80
3095 #define _TXSTA1_CSRC1 0x80
3097 //==============================================================================
3099 extern __at(0x0FAD) __sfr TXREG
;
3100 extern __at(0x0FAD) __sfr TXREG1
;
3101 extern __at(0x0FAE) __sfr RCREG
;
3102 extern __at(0x0FAE) __sfr RCREG1
;
3103 extern __at(0x0FAF) __sfr SPBRG
;
3104 extern __at(0x0FAF) __sfr SPBRG1
;
3106 //==============================================================================
3109 extern __at(0x0FB0) __sfr PSPCON
;
3117 unsigned PSPMODE
: 1;
3123 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
3125 #define _PSPMODE 0x10
3130 //==============================================================================
3133 //==============================================================================
3136 extern __at(0x0FB1) __sfr T3CON
;
3142 unsigned TMR3ON
: 1;
3143 unsigned TMR3CS
: 1;
3144 unsigned NOT_T3SYNC
: 1;
3145 unsigned T3CCP1
: 1;
3146 unsigned T3CKPS0
: 1;
3147 unsigned T3CKPS1
: 1;
3148 unsigned T3CCP2
: 1;
3156 unsigned T3SYNC
: 1;
3168 unsigned T3INSYNC
: 1;
3179 unsigned T3CKPS
: 2;
3184 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3186 #define _T3CON_TMR3ON 0x01
3187 #define _T3CON_TMR3CS 0x02
3188 #define _T3CON_NOT_T3SYNC 0x04
3189 #define _T3CON_T3SYNC 0x04
3190 #define _T3CON_T3INSYNC 0x04
3191 #define _T3CON_T3CCP1 0x08
3192 #define _T3CON_T3CKPS0 0x10
3193 #define _T3CON_T3CKPS1 0x20
3194 #define _T3CON_T3CCP2 0x40
3195 #define _T3CON_RD16 0x80
3197 //==============================================================================
3199 extern __at(0x0FB2) __sfr TMR3
;
3200 extern __at(0x0FB2) __sfr TMR3L
;
3201 extern __at(0x0FB3) __sfr TMR3H
;
3203 //==============================================================================
3206 extern __at(0x0FB4) __sfr CMCON
;
3229 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
3240 //==============================================================================
3243 //==============================================================================
3246 extern __at(0x0FB5) __sfr CVRCON
;
3269 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
3280 //==============================================================================
3283 //==============================================================================
3286 extern __at(0x0FC0) __sfr ADCON2
;
3316 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
3326 //==============================================================================
3329 //==============================================================================
3332 extern __at(0x0FC1) __sfr ADCON1
;
3362 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
3371 //==============================================================================
3374 //==============================================================================
3377 extern __at(0x0FC2) __sfr ADCON0
;
3384 unsigned GO_NOT_DONE
: 1;
3396 unsigned GO_DONE
: 1;
3432 unsigned NOT_DONE
: 1;
3449 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
3452 #define _GO_NOT_DONE 0x02
3453 #define _GO_DONE 0x02
3456 #define _NOT_DONE 0x02
3463 //==============================================================================
3465 extern __at(0x0FC3) __sfr ADRES
;
3466 extern __at(0x0FC3) __sfr ADRESL
;
3467 extern __at(0x0FC4) __sfr ADRESH
;
3469 //==============================================================================
3472 extern __at(0x0FC5) __sfr SSP1CON2
;
3484 unsigned ACKSTAT
: 1;
3491 unsigned ADMSK1
: 1;
3492 unsigned ADMSK2
: 1;
3493 unsigned ADMSK3
: 1;
3494 unsigned ADMSK4
: 1;
3495 unsigned ADMSK5
: 1;
3501 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
3505 #define _ADMSK1 0x02
3507 #define _ADMSK2 0x04
3509 #define _ADMSK3 0x08
3511 #define _ADMSK4 0x10
3513 #define _ADMSK5 0x20
3514 #define _ACKSTAT 0x40
3517 //==============================================================================
3520 //==============================================================================
3523 extern __at(0x0FC5) __sfr SSPCON2
;
3535 unsigned ACKSTAT
: 1;
3542 unsigned ADMSK1
: 1;
3543 unsigned ADMSK2
: 1;
3544 unsigned ADMSK3
: 1;
3545 unsigned ADMSK4
: 1;
3546 unsigned ADMSK5
: 1;
3552 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
3554 #define _SSPCON2_SEN 0x01
3555 #define _SSPCON2_RSEN 0x02
3556 #define _SSPCON2_ADMSK1 0x02
3557 #define _SSPCON2_PEN 0x04
3558 #define _SSPCON2_ADMSK2 0x04
3559 #define _SSPCON2_RCEN 0x08
3560 #define _SSPCON2_ADMSK3 0x08
3561 #define _SSPCON2_ACKEN 0x10
3562 #define _SSPCON2_ADMSK4 0x10
3563 #define _SSPCON2_ACKDT 0x20
3564 #define _SSPCON2_ADMSK5 0x20
3565 #define _SSPCON2_ACKSTAT 0x40
3566 #define _SSPCON2_GCEN 0x80
3568 //==============================================================================
3571 //==============================================================================
3574 extern __at(0x0FC6) __sfr SSP1CON1
;
3597 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
3608 //==============================================================================
3611 //==============================================================================
3614 extern __at(0x0FC6) __sfr SSPCON1
;
3637 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
3639 #define _SSPCON1_SSPM0 0x01
3640 #define _SSPCON1_SSPM1 0x02
3641 #define _SSPCON1_SSPM2 0x04
3642 #define _SSPCON1_SSPM3 0x08
3643 #define _SSPCON1_CKP 0x10
3644 #define _SSPCON1_SSPEN 0x20
3645 #define _SSPCON1_SSPOV 0x40
3646 #define _SSPCON1_WCOL 0x80
3648 //==============================================================================
3651 //==============================================================================
3654 extern __at(0x0FC7) __sfr SSP1STAT
;
3662 unsigned R_NOT_W
: 1;
3665 unsigned D_NOT_A
: 1;
3675 unsigned I2C_START
: 1;
3676 unsigned I2C_STOP
: 1;
3710 unsigned NOT_WRITE
: 1;
3713 unsigned NOT_ADDRESS
: 1;
3722 unsigned READ_WRITE
: 1;
3725 unsigned DATA_ADDRESS
: 1;
3734 unsigned I2C_READ
: 1;
3737 unsigned I2C_DAT
: 1;
3743 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
3747 #define _R_NOT_W 0x04
3751 #define _NOT_WRITE 0x04
3752 #define _READ_WRITE 0x04
3753 #define _I2C_READ 0x04
3755 #define _I2C_START 0x08
3757 #define _I2C_STOP 0x10
3758 #define _D_NOT_A 0x20
3762 #define _NOT_ADDRESS 0x20
3763 #define _DATA_ADDRESS 0x20
3764 #define _I2C_DAT 0x20
3768 //==============================================================================
3771 //==============================================================================
3774 extern __at(0x0FC7) __sfr SSPSTAT
;
3782 unsigned R_NOT_W
: 1;
3785 unsigned D_NOT_A
: 1;
3795 unsigned I2C_START
: 1;
3796 unsigned I2C_STOP
: 1;
3830 unsigned NOT_WRITE
: 1;
3833 unsigned NOT_ADDRESS
: 1;
3842 unsigned READ_WRITE
: 1;
3845 unsigned DATA_ADDRESS
: 1;
3854 unsigned I2C_READ
: 1;
3857 unsigned I2C_DAT
: 1;
3863 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3865 #define _SSPSTAT_BF 0x01
3866 #define _SSPSTAT_UA 0x02
3867 #define _SSPSTAT_R_NOT_W 0x04
3868 #define _SSPSTAT_R 0x04
3869 #define _SSPSTAT_R_W 0x04
3870 #define _SSPSTAT_NOT_W 0x04
3871 #define _SSPSTAT_NOT_WRITE 0x04
3872 #define _SSPSTAT_READ_WRITE 0x04
3873 #define _SSPSTAT_I2C_READ 0x04
3874 #define _SSPSTAT_S 0x08
3875 #define _SSPSTAT_I2C_START 0x08
3876 #define _SSPSTAT_P 0x10
3877 #define _SSPSTAT_I2C_STOP 0x10
3878 #define _SSPSTAT_D_NOT_A 0x20
3879 #define _SSPSTAT_D 0x20
3880 #define _SSPSTAT_D_A 0x20
3881 #define _SSPSTAT_NOT_A 0x20
3882 #define _SSPSTAT_NOT_ADDRESS 0x20
3883 #define _SSPSTAT_DATA_ADDRESS 0x20
3884 #define _SSPSTAT_I2C_DAT 0x20
3885 #define _SSPSTAT_CKE 0x40
3886 #define _SSPSTAT_SMP 0x80
3888 //==============================================================================
3890 extern __at(0x0FC8) __sfr SSP1ADD
;
3891 extern __at(0x0FC8) __sfr SSPADD
;
3892 extern __at(0x0FC9) __sfr SSP1BUF
;
3893 extern __at(0x0FC9) __sfr SSPBUF
;
3895 //==============================================================================
3898 extern __at(0x0FCA) __sfr T2CON
;
3904 unsigned T2CKPS0
: 1;
3905 unsigned T2CKPS1
: 1;
3906 unsigned TMR2ON
: 1;
3907 unsigned T2OUTPS0
: 1;
3908 unsigned T2OUTPS1
: 1;
3909 unsigned T2OUTPS2
: 1;
3910 unsigned T2OUTPS3
: 1;
3916 unsigned T2CKPS
: 2;
3923 unsigned T2OUTPS
: 4;
3928 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3930 #define _T2CKPS0 0x01
3931 #define _T2CKPS1 0x02
3932 #define _TMR2ON 0x04
3933 #define _T2OUTPS0 0x08
3934 #define _T2OUTPS1 0x10
3935 #define _T2OUTPS2 0x20
3936 #define _T2OUTPS3 0x40
3938 //==============================================================================
3940 extern __at(0x0FCB) __sfr PR2
;
3941 extern __at(0x0FCC) __sfr TMR2
;
3943 //==============================================================================
3946 extern __at(0x0FCD) __sfr T1CON
;
3952 unsigned TMR1ON
: 1;
3953 unsigned TMR1CS
: 1;
3954 unsigned NOT_T1SYNC
: 1;
3955 unsigned T1OSCEN
: 1;
3956 unsigned T1CKPS0
: 1;
3957 unsigned T1CKPS1
: 1;
3966 unsigned T1INSYNC
: 1;
3978 unsigned T1SYNC
: 1;
3989 unsigned T1CKPS
: 2;
3994 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3996 #define _TMR1ON 0x01
3997 #define _TMR1CS 0x02
3998 #define _NOT_T1SYNC 0x04
3999 #define _T1INSYNC 0x04
4000 #define _T1SYNC 0x04
4001 #define _T1OSCEN 0x08
4002 #define _T1CKPS0 0x10
4003 #define _T1CKPS1 0x20
4007 //==============================================================================
4009 extern __at(0x0FCE) __sfr TMR1
;
4010 extern __at(0x0FCE) __sfr TMR1L
;
4011 extern __at(0x0FCF) __sfr TMR1H
;
4013 //==============================================================================
4016 extern __at(0x0FD0) __sfr RCON
;
4022 unsigned NOT_BOR
: 1;
4023 unsigned NOT_POR
: 1;
4024 unsigned NOT_PD
: 1;
4025 unsigned NOT_TO
: 1;
4026 unsigned NOT_RI
: 1;
4027 unsigned NOT_CM
: 1;
4045 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
4047 #define _NOT_BOR 0x01
4049 #define _NOT_POR 0x02
4051 #define _NOT_PD 0x04
4053 #define _NOT_TO 0x08
4055 #define _NOT_RI 0x10
4057 #define _NOT_CM 0x20
4061 //==============================================================================
4064 //==============================================================================
4067 extern __at(0x0FD1) __sfr WDTCON
;
4073 unsigned SWDTEN
: 1;
4080 unsigned REGSLP
: 1;
4096 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
4098 #define _SWDTEN 0x01
4100 #define _REGSLP 0x80
4102 //==============================================================================
4105 //==============================================================================
4108 extern __at(0x0FD3) __sfr OSCCON
;
4138 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
4149 //==============================================================================
4152 //==============================================================================
4155 extern __at(0x0FD5) __sfr T0CON
;
4167 unsigned T08BIT
: 1;
4168 unsigned TMR0ON
: 1;
4190 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
4199 #define _T08BIT 0x40
4200 #define _TMR0ON 0x80
4202 //==============================================================================
4204 extern __at(0x0FD6) __sfr TMR0
;
4205 extern __at(0x0FD6) __sfr TMR0L
;
4206 extern __at(0x0FD7) __sfr TMR0H
;
4208 //==============================================================================
4211 extern __at(0x0FD8) __sfr STATUS
;
4225 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
4233 //==============================================================================
4235 extern __at(0x0FD9) __sfr FSR2L
;
4236 extern __at(0x0FDA) __sfr FSR2H
;
4237 extern __at(0x0FDB) __sfr PLUSW2
;
4238 extern __at(0x0FDC) __sfr PREINC2
;
4239 extern __at(0x0FDD) __sfr POSTDEC2
;
4240 extern __at(0x0FDE) __sfr POSTINC2
;
4241 extern __at(0x0FDF) __sfr INDF2
;
4242 extern __at(0x0FE0) __sfr BSR
;
4243 extern __at(0x0FE1) __sfr FSR1L
;
4244 extern __at(0x0FE2) __sfr FSR1H
;
4245 extern __at(0x0FE3) __sfr PLUSW1
;
4246 extern __at(0x0FE4) __sfr PREINC1
;
4247 extern __at(0x0FE5) __sfr POSTDEC1
;
4248 extern __at(0x0FE6) __sfr POSTINC1
;
4249 extern __at(0x0FE7) __sfr INDF1
;
4250 extern __at(0x0FE8) __sfr WREG
;
4251 extern __at(0x0FE9) __sfr FSR0L
;
4252 extern __at(0x0FEA) __sfr FSR0H
;
4253 extern __at(0x0FEB) __sfr PLUSW0
;
4254 extern __at(0x0FEC) __sfr PREINC0
;
4255 extern __at(0x0FED) __sfr POSTDEC0
;
4256 extern __at(0x0FEE) __sfr POSTINC0
;
4257 extern __at(0x0FEF) __sfr INDF0
;
4259 //==============================================================================
4262 extern __at(0x0FF0) __sfr INTCON3
;
4268 unsigned INT1IF
: 1;
4269 unsigned INT2IF
: 1;
4270 unsigned INT3IF
: 1;
4271 unsigned INT1IE
: 1;
4272 unsigned INT2IE
: 1;
4273 unsigned INT3IE
: 1;
4274 unsigned INT1IP
: 1;
4275 unsigned INT2IP
: 1;
4291 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
4293 #define _INT1IF 0x01
4295 #define _INT2IF 0x02
4297 #define _INT3IF 0x04
4299 #define _INT1IE 0x08
4301 #define _INT2IE 0x10
4303 #define _INT3IE 0x20
4305 #define _INT1IP 0x40
4307 #define _INT2IP 0x80
4310 //==============================================================================
4313 //==============================================================================
4316 extern __at(0x0FF1) __sfr INTCON2
;
4323 unsigned INT3IP
: 1;
4324 unsigned TMR0IP
: 1;
4325 unsigned INTEDG3
: 1;
4326 unsigned INTEDG2
: 1;
4327 unsigned INTEDG1
: 1;
4328 unsigned INTEDG0
: 1;
4329 unsigned NOT_RBPU
: 1;
4345 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
4348 #define _INT3IP 0x02
4350 #define _TMR0IP 0x04
4352 #define _INTEDG3 0x08
4353 #define _INTEDG2 0x10
4354 #define _INTEDG1 0x20
4355 #define _INTEDG0 0x40
4356 #define _NOT_RBPU 0x80
4359 //==============================================================================
4362 //==============================================================================
4365 extern __at(0x0FF2) __sfr INTCON
;
4372 unsigned INT0IF
: 1;
4373 unsigned TMR0IF
: 1;
4375 unsigned INT0IE
: 1;
4376 unsigned TMR0IE
: 1;
4377 unsigned PEIE_GIEL
: 1;
4378 unsigned GIE_GIEH
: 1;
4406 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
4409 #define _INT0IF 0x02
4411 #define _TMR0IF 0x04
4414 #define _INT0IE 0x10
4416 #define _TMR0IE 0x20
4418 #define _PEIE_GIEL 0x40
4421 #define _GIE_GIEH 0x80
4425 //==============================================================================
4427 extern __at(0x0FF3) __sfr PROD
;
4428 extern __at(0x0FF3) __sfr PRODL
;
4429 extern __at(0x0FF4) __sfr PRODH
;
4430 extern __at(0x0FF5) __sfr TABLAT
;
4431 extern __at(0x0FF6) __sfr TBLPTR
;
4432 extern __at(0x0FF6) __sfr TBLPTRL
;
4433 extern __at(0x0FF7) __sfr TBLPTRH
;
4434 extern __at(0x0FF8) __sfr TBLPTRU
;
4435 extern __at(0x0FF9) __sfr PC
;
4436 extern __at(0x0FF9) __sfr PCL
;
4437 extern __at(0x0FFA) __sfr PCLATH
;
4438 extern __at(0x0FFB) __sfr PCLATU
;
4440 //==============================================================================
4443 extern __at(0x0FFC) __sfr STKPTR
;
4455 unsigned STKUNF
: 1;
4456 unsigned STKFUL
: 1;
4461 unsigned STKPTR0
: 1;
4462 unsigned STKPTR1
: 1;
4463 unsigned STKPTR2
: 1;
4464 unsigned STKPTR3
: 1;
4465 unsigned STKPTR4
: 1;
4468 unsigned STKOVF
: 1;
4473 unsigned STKPTR
: 5;
4484 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
4487 #define _STKPTR0 0x01
4489 #define _STKPTR1 0x02
4491 #define _STKPTR2 0x04
4493 #define _STKPTR3 0x08
4495 #define _STKPTR4 0x10
4496 #define _STKUNF 0x40
4497 #define _STKFUL 0x80
4498 #define _STKOVF 0x80
4500 //==============================================================================
4502 extern __at(0x0FFD) __sfr TOS
;
4503 extern __at(0x0FFD) __sfr TOSL
;
4504 extern __at(0x0FFE) __sfr TOSH
;
4505 extern __at(0x0FFF) __sfr TOSU
;
4507 //==============================================================================
4509 // Configuration Addresses
4511 //==============================================================================
4513 #define __CONFIG1L 0x001FF8
4514 #define __CONFIG1H 0x001FF9
4515 #define __CONFIG2L 0x001FFA
4516 #define __CONFIG2H 0x001FFB
4517 #define __CONFIG3L 0x001FFC
4518 #define __CONFIG3H 0x001FFD
4520 //==============================================================================
4522 #endif // #ifndef __PIC18F83J11_H__