2 * This declarations of the PIC18F85K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:37 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F85K22_H__
26 #define __PIC18F85K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F16) __sfr PMD3
;
54 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
62 //==============================================================================
65 //==============================================================================
68 extern __at(0x0F17) __sfr PMD2
;
82 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
91 //==============================================================================
94 //==============================================================================
97 extern __at(0x0F18) __sfr PMD1
;
111 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
122 //==============================================================================
125 //==============================================================================
128 extern __at(0x0F19) __sfr PMD0
;
135 unsigned UART1MD
: 1;
136 unsigned UART2MD
: 1;
142 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
147 #define _UART1MD 0x08
148 #define _UART2MD 0x10
153 //==============================================================================
156 //==============================================================================
159 extern __at(0x0F1A) __sfr PSTR3CON
;
169 unsigned STRSYNC
: 1;
182 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
184 #define _PSTR3CON_STRA 0x01
185 #define _PSTR3CON_STRB 0x02
186 #define _PSTR3CON_STRC 0x04
187 #define _PSTR3CON_STRD 0x08
188 #define _PSTR3CON_STRSYNC 0x10
189 #define _PSTR3CON_CMPL0 0x40
190 #define _PSTR3CON_CMPL1 0x80
192 //==============================================================================
195 //==============================================================================
198 extern __at(0x0F1B) __sfr PSTR2CON
;
208 unsigned STRSYNC
: 1;
221 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
223 #define _PSTR2CON_STRA 0x01
224 #define _PSTR2CON_STRB 0x02
225 #define _PSTR2CON_STRC 0x04
226 #define _PSTR2CON_STRD 0x08
227 #define _PSTR2CON_STRSYNC 0x10
228 #define _PSTR2CON_CMPL0 0x40
229 #define _PSTR2CON_CMPL1 0x80
231 //==============================================================================
233 extern __at(0x0F1C) __sfr TXREG2
;
234 extern __at(0x0F1D) __sfr RCREG2
;
235 extern __at(0x0F1E) __sfr SPBRG2
;
236 extern __at(0x0F1F) __sfr SPBRGH2
;
238 //==============================================================================
241 extern __at(0x0F20) __sfr BAUDCON2
;
255 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
257 #define _BAUDCON2_ABDEN 0x01
258 #define _BAUDCON2_WUE 0x02
259 #define _BAUDCON2_BRG16 0x08
260 #define _BAUDCON2_TXCKP 0x10
261 #define _BAUDCON2_RXDTP 0x20
262 #define _BAUDCON2_RCIDL 0x40
263 #define _BAUDCON2_ABDOVF 0x80
265 //==============================================================================
268 //==============================================================================
271 extern __at(0x0F21) __sfr TXSTA2
;
300 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
302 #define _TXSTA2_TX9D 0x01
303 #define _TXSTA2_TX9D2 0x01
304 #define _TXSTA2_TRMT 0x02
305 #define _TXSTA2_TRMT2 0x02
306 #define _TXSTA2_BRGH 0x04
307 #define _TXSTA2_BRGH2 0x04
308 #define _TXSTA2_SENDB 0x08
309 #define _TXSTA2_SENDB2 0x08
310 #define _TXSTA2_SYNC 0x10
311 #define _TXSTA2_SYNC2 0x10
312 #define _TXSTA2_TXEN 0x20
313 #define _TXSTA2_TXEN2 0x20
314 #define _TXSTA2_TX9 0x40
315 #define _TXSTA2_TX92 0x40
316 #define _TXSTA2_CSRC 0x80
317 #define _TXSTA2_CSRC2 0x80
319 //==============================================================================
322 //==============================================================================
325 extern __at(0x0F22) __sfr RCSTA2
;
354 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
356 #define _RCSTA2_RX9D 0x01
357 #define _RCSTA2_RX9D2 0x01
358 #define _RCSTA2_OERR 0x02
359 #define _RCSTA2_OERR2 0x02
360 #define _RCSTA2_FERR 0x04
361 #define _RCSTA2_FERR2 0x04
362 #define _RCSTA2_ADDEN 0x08
363 #define _RCSTA2_ADDEN2 0x08
364 #define _RCSTA2_CREN 0x10
365 #define _RCSTA2_CREN2 0x10
366 #define _RCSTA2_SREN 0x20
367 #define _RCSTA2_SREN2 0x20
368 #define _RCSTA2_RX9 0x40
369 #define _RCSTA2_RX92 0x40
370 #define _RCSTA2_SPEN 0x80
371 #define _RCSTA2_SPEN2 0x80
373 //==============================================================================
376 //==============================================================================
379 extern __at(0x0F23) __sfr ANCON2
;
383 unsigned ANSEL16
: 1;
384 unsigned ANSEL17
: 1;
385 unsigned ANSEL18
: 1;
386 unsigned ANSEL19
: 1;
387 unsigned ANSEL20
: 1;
388 unsigned ANSEL21
: 1;
389 unsigned ANSEL22
: 1;
390 unsigned ANSEL23
: 1;
393 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
395 #define _ANSEL16 0x01
396 #define _ANSEL17 0x02
397 #define _ANSEL18 0x04
398 #define _ANSEL19 0x08
399 #define _ANSEL20 0x10
400 #define _ANSEL21 0x20
401 #define _ANSEL22 0x40
402 #define _ANSEL23 0x80
404 //==============================================================================
407 //==============================================================================
410 extern __at(0x0F24) __sfr ANCON1
;
416 unsigned ANSEL10
: 1;
417 unsigned ANSEL11
: 1;
418 unsigned ANSEL12
: 1;
419 unsigned ANSEL13
: 1;
420 unsigned ANSEL14
: 1;
421 unsigned ANSEL15
: 1;
424 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
428 #define _ANSEL10 0x04
429 #define _ANSEL11 0x08
430 #define _ANSEL12 0x10
431 #define _ANSEL13 0x20
432 #define _ANSEL14 0x40
433 #define _ANSEL15 0x80
435 //==============================================================================
438 //==============================================================================
441 extern __at(0x0F25) __sfr ANCON0
;
455 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
466 //==============================================================================
469 //==============================================================================
472 extern __at(0x0F26) __sfr MEMCON
;
502 extern __at(0x0F26) volatile __MEMCONbits_t MEMCONbits
;
510 //==============================================================================
513 //==============================================================================
516 extern __at(0x0F27) __sfr ODCON3
;
530 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
536 //==============================================================================
539 //==============================================================================
542 extern __at(0x0F28) __sfr ODCON2
;
556 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
565 //==============================================================================
568 //==============================================================================
571 extern __at(0x0F29) __sfr ODCON1
;
585 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
592 //==============================================================================
595 //==============================================================================
598 extern __at(0x0F2A) __sfr REFOCON
;
621 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
631 //==============================================================================
634 //==============================================================================
637 extern __at(0x0F2B) __sfr CCPTMRS2
;
643 unsigned C8TSEL0
: 1;
644 unsigned C8TSEL1
: 1;
660 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
662 #define _C8TSEL0 0x01
663 #define _C8TSEL1 0x02
665 //==============================================================================
668 //==============================================================================
671 extern __at(0x0F2C) __sfr CCPTMRS1
;
677 unsigned C4TSEL0
: 1;
678 unsigned C4TSEL1
: 1;
679 unsigned C5TSEL0
: 1;
681 unsigned C6TSEL0
: 1;
683 unsigned C7TSEL0
: 1;
684 unsigned C7TSEL1
: 1;
700 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
702 #define _C4TSEL0 0x01
703 #define _C4TSEL1 0x02
704 #define _C5TSEL0 0x04
705 #define _C6TSEL0 0x10
706 #define _C7TSEL0 0x40
707 #define _C7TSEL1 0x80
709 //==============================================================================
712 //==============================================================================
715 extern __at(0x0F2D) __sfr CCPTMRS0
;
721 unsigned C1TSEL0
: 1;
722 unsigned C1TSEL1
: 1;
723 unsigned C1TSEL2
: 1;
724 unsigned C2TSEL0
: 1;
725 unsigned C2TSEL1
: 1;
726 unsigned C2TSEL2
: 1;
727 unsigned C3TSEL0
: 1;
728 unsigned C3TSEL1
: 1;
751 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
753 #define _C1TSEL0 0x01
754 #define _C1TSEL1 0x02
755 #define _C1TSEL2 0x04
756 #define _C2TSEL0 0x08
757 #define _C2TSEL1 0x10
758 #define _C2TSEL2 0x20
759 #define _C3TSEL0 0x40
760 #define _C3TSEL1 0x80
762 //==============================================================================
765 //==============================================================================
768 extern __at(0x0F2E) __sfr CM3CON
;
798 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
800 #define _CM3CON_CCH0 0x01
801 #define _CM3CON_CCH1 0x02
802 #define _CM3CON_CREF 0x04
803 #define _CM3CON_EVPOL0 0x08
804 #define _CM3CON_EVPOL1 0x10
805 #define _CM3CON_CPOL 0x20
806 #define _CM3CON_COE 0x40
807 #define _CM3CON_CON 0x80
809 //==============================================================================
812 //==============================================================================
815 extern __at(0x0F2E) __sfr CM3CON1
;
845 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
847 #define _CM3CON1_CCH0 0x01
848 #define _CM3CON1_CCH1 0x02
849 #define _CM3CON1_CREF 0x04
850 #define _CM3CON1_EVPOL0 0x08
851 #define _CM3CON1_EVPOL1 0x10
852 #define _CM3CON1_CPOL 0x20
853 #define _CM3CON1_COE 0x40
854 #define _CM3CON1_CON 0x80
856 //==============================================================================
859 //==============================================================================
862 extern __at(0x0F2F) __sfr CM2CON
;
892 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
894 #define _CM2CON_CCH0 0x01
895 #define _CM2CON_CCH1 0x02
896 #define _CM2CON_CREF 0x04
897 #define _CM2CON_EVPOL0 0x08
898 #define _CM2CON_EVPOL1 0x10
899 #define _CM2CON_CPOL 0x20
900 #define _CM2CON_COE 0x40
901 #define _CM2CON_CON 0x80
903 //==============================================================================
906 //==============================================================================
909 extern __at(0x0F2F) __sfr CM2CON1
;
939 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
941 #define _CM2CON1_CCH0 0x01
942 #define _CM2CON1_CCH1 0x02
943 #define _CM2CON1_CREF 0x04
944 #define _CM2CON1_EVPOL0 0x08
945 #define _CM2CON1_EVPOL1 0x10
946 #define _CM2CON1_CPOL 0x20
947 #define _CM2CON1_COE 0x40
948 #define _CM2CON1_CON 0x80
950 //==============================================================================
953 //==============================================================================
956 extern __at(0x0F36) __sfr T8CON
;
962 unsigned T8CKPS0
: 1;
963 unsigned T8CKPS1
: 1;
965 unsigned T8OUTPS0
: 1;
966 unsigned T8OUTPS1
: 1;
967 unsigned T8OUTPS2
: 1;
968 unsigned T8OUTPS3
: 1;
981 unsigned T8OUTPS
: 4;
986 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
988 #define _T8CKPS0 0x01
989 #define _T8CKPS1 0x02
991 #define _T8OUTPS0 0x08
992 #define _T8OUTPS1 0x10
993 #define _T8OUTPS2 0x20
994 #define _T8OUTPS3 0x40
996 //==============================================================================
998 extern __at(0x0F37) __sfr PR8
;
999 extern __at(0x0F38) __sfr TMR8
;
1001 //==============================================================================
1004 extern __at(0x0F39) __sfr T6CON
;
1010 unsigned T6CKPS0
: 1;
1011 unsigned T6CKPS1
: 1;
1012 unsigned TMR6ON
: 1;
1013 unsigned T6OUTPS0
: 1;
1014 unsigned T6OUTPS1
: 1;
1015 unsigned T6OUTPS2
: 1;
1016 unsigned T6OUTPS3
: 1;
1022 unsigned T6CKPS
: 2;
1029 unsigned T6OUTPS
: 4;
1034 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
1036 #define _T6CKPS0 0x01
1037 #define _T6CKPS1 0x02
1038 #define _TMR6ON 0x04
1039 #define _T6OUTPS0 0x08
1040 #define _T6OUTPS1 0x10
1041 #define _T6OUTPS2 0x20
1042 #define _T6OUTPS3 0x40
1044 //==============================================================================
1046 extern __at(0x0F3A) __sfr PR6
;
1047 extern __at(0x0F3B) __sfr TMR6
;
1049 //==============================================================================
1052 extern __at(0x0F46) __sfr CCP8CON
;
1058 unsigned CCP8M0
: 1;
1059 unsigned CCP8M1
: 1;
1060 unsigned CCP8M2
: 1;
1061 unsigned CCP8M3
: 1;
1094 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
1096 #define _CCP8M0 0x01
1097 #define _CCP8M1 0x02
1098 #define _CCP8M2 0x04
1099 #define _CCP8M3 0x08
1105 //==============================================================================
1107 extern __at(0x0F47) __sfr CCPR8
;
1108 extern __at(0x0F47) __sfr CCPR8L
;
1109 extern __at(0x0F48) __sfr CCPR8H
;
1111 //==============================================================================
1114 extern __at(0x0F49) __sfr CCP3CON
;
1120 unsigned CCP3M0
: 1;
1121 unsigned CCP3M1
: 1;
1122 unsigned CCP3M2
: 1;
1123 unsigned CCP3M3
: 1;
1150 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
1152 #define _CCP3M0 0x01
1153 #define _CCP3M1 0x02
1154 #define _CCP3M2 0x04
1155 #define _CCP3M3 0x08
1161 //==============================================================================
1163 extern __at(0x0F4A) __sfr CCPR3
;
1164 extern __at(0x0F4A) __sfr CCPR3L
;
1165 extern __at(0x0F4B) __sfr CCPR3H
;
1167 //==============================================================================
1170 extern __at(0x0F4C) __sfr ECCP3DEL
;
1183 unsigned P3RSEN
: 1;
1193 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
1202 #define _P3RSEN 0x80
1204 //==============================================================================
1207 //==============================================================================
1210 extern __at(0x0F4D) __sfr ECCP3AS
;
1216 unsigned PSS3BD0
: 1;
1217 unsigned PSS3BD1
: 1;
1218 unsigned PSS3AC0
: 1;
1219 unsigned PSS3AC1
: 1;
1220 unsigned ECCP3AS0
: 1;
1221 unsigned ECCP3AS1
: 1;
1222 unsigned ECCP3AS2
: 1;
1223 unsigned ECCP3ASE
: 1;
1228 unsigned PSS3BD
: 2;
1235 unsigned PSS3AC
: 2;
1242 unsigned ECCP3AS
: 3;
1247 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
1249 #define _PSS3BD0 0x01
1250 #define _PSS3BD1 0x02
1251 #define _PSS3AC0 0x04
1252 #define _PSS3AC1 0x08
1253 #define _ECCP3AS0 0x10
1254 #define _ECCP3AS1 0x20
1255 #define _ECCP3AS2 0x40
1256 #define _ECCP3ASE 0x80
1258 //==============================================================================
1261 //==============================================================================
1264 extern __at(0x0F4E) __sfr CCP2CON
;
1270 unsigned CCP2M0
: 1;
1271 unsigned CCP2M1
: 1;
1272 unsigned CCP2M2
: 1;
1273 unsigned CCP2M3
: 1;
1312 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
1314 #define _CCP2M0 0x01
1315 #define _CCP2M1 0x02
1316 #define _CCP2M2 0x04
1317 #define _CCP2M3 0x08
1325 //==============================================================================
1328 //==============================================================================
1331 extern __at(0x0F4E) __sfr ECCP2CON
;
1337 unsigned CCP2M0
: 1;
1338 unsigned CCP2M1
: 1;
1339 unsigned CCP2M2
: 1;
1340 unsigned CCP2M3
: 1;
1379 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
1381 #define _ECCP2CON_CCP2M0 0x01
1382 #define _ECCP2CON_CCP2M1 0x02
1383 #define _ECCP2CON_CCP2M2 0x04
1384 #define _ECCP2CON_CCP2M3 0x08
1385 #define _ECCP2CON_DC2B0 0x10
1386 #define _ECCP2CON_CCP2Y 0x10
1387 #define _ECCP2CON_DC2B1 0x20
1388 #define _ECCP2CON_CCP2X 0x20
1389 #define _ECCP2CON_P2M0 0x40
1390 #define _ECCP2CON_P2M1 0x80
1392 //==============================================================================
1394 extern __at(0x0F4F) __sfr CCPR2
;
1395 extern __at(0x0F4F) __sfr CCPR2L
;
1396 extern __at(0x0F50) __sfr CCPR2H
;
1398 //==============================================================================
1401 extern __at(0x0F51) __sfr ECCP2DEL
;
1414 unsigned P2RSEN
: 1;
1424 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
1433 #define _P2RSEN 0x80
1435 //==============================================================================
1438 //==============================================================================
1441 extern __at(0x0F51) __sfr PWM2CON
;
1454 unsigned P2RSEN
: 1;
1464 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
1466 #define _PWM2CON_P2DC0 0x01
1467 #define _PWM2CON_P2DC1 0x02
1468 #define _PWM2CON_P2DC2 0x04
1469 #define _PWM2CON_P2DC3 0x08
1470 #define _PWM2CON_P2DC4 0x10
1471 #define _PWM2CON_P2DC5 0x20
1472 #define _PWM2CON_P2DC6 0x40
1473 #define _PWM2CON_P2RSEN 0x80
1475 //==============================================================================
1478 //==============================================================================
1481 extern __at(0x0F52) __sfr ECCP2AS
;
1487 unsigned PSS2BD0
: 1;
1488 unsigned PSS2BD1
: 1;
1489 unsigned PSS2AC0
: 1;
1490 unsigned PSS2AC1
: 1;
1491 unsigned ECCP2AS0
: 1;
1492 unsigned ECCP2AS1
: 1;
1493 unsigned ECCP2AS2
: 1;
1494 unsigned ECCP2ASE
: 1;
1499 unsigned PSS2BD
: 2;
1506 unsigned PSS2AC
: 2;
1513 unsigned ECCP2AS
: 3;
1518 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
1520 #define _PSS2BD0 0x01
1521 #define _PSS2BD1 0x02
1522 #define _PSS2AC0 0x04
1523 #define _PSS2AC1 0x08
1524 #define _ECCP2AS0 0x10
1525 #define _ECCP2AS1 0x20
1526 #define _ECCP2AS2 0x40
1527 #define _ECCP2ASE 0x80
1529 //==============================================================================
1532 //==============================================================================
1535 extern __at(0x0F53) __sfr PADCFG1
;
1542 unsigned RTSECSEL0
: 1;
1543 unsigned RTSECSEL1
: 1;
1554 unsigned RTSECSEL
: 2;
1559 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
1561 #define _RTSECSEL0 0x02
1562 #define _RTSECSEL1 0x04
1567 //==============================================================================
1570 //==============================================================================
1573 extern __at(0x0F54) __sfr CM1CON
;
1582 unsigned EVPOL0
: 1;
1583 unsigned EVPOL1
: 1;
1603 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
1608 #define _EVPOL0 0x08
1609 #define _EVPOL1 0x10
1614 //==============================================================================
1617 //==============================================================================
1620 extern __at(0x0F54) __sfr CM1CON1
;
1629 unsigned EVPOL0
: 1;
1630 unsigned EVPOL1
: 1;
1650 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
1652 #define _CM1CON1_CCH0 0x01
1653 #define _CM1CON1_CCH1 0x02
1654 #define _CM1CON1_CREF 0x04
1655 #define _CM1CON1_EVPOL0 0x08
1656 #define _CM1CON1_EVPOL1 0x10
1657 #define _CM1CON1_CPOL 0x20
1658 #define _CM1CON1_COE 0x40
1659 #define _CM1CON1_CON 0x80
1661 //==============================================================================
1664 //==============================================================================
1667 extern __at(0x0F55) __sfr CTMUICON
;
1675 unsigned ITRIM0
: 1;
1676 unsigned ITRIM1
: 1;
1677 unsigned ITRIM2
: 1;
1678 unsigned ITRIM3
: 1;
1679 unsigned ITRIM4
: 1;
1680 unsigned ITRIM5
: 1;
1696 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
1700 #define _ITRIM0 0x04
1701 #define _ITRIM1 0x08
1702 #define _ITRIM2 0x10
1703 #define _ITRIM3 0x20
1704 #define _ITRIM4 0x40
1705 #define _ITRIM5 0x80
1707 //==============================================================================
1710 //==============================================================================
1713 extern __at(0x0F56) __sfr CTMUCONL
;
1719 unsigned EDG1STAT
: 1;
1720 unsigned EDG2STAT
: 1;
1721 unsigned EDG1SEL0
: 1;
1722 unsigned EDG1SEL1
: 1;
1723 unsigned EDG1POL
: 1;
1724 unsigned EDG2SEL0
: 1;
1725 unsigned EDG2SEL1
: 1;
1726 unsigned EDG2POL
: 1;
1732 unsigned EDG1SEL
: 2;
1739 unsigned EDG2SEL
: 2;
1744 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
1746 #define _EDG1STAT 0x01
1747 #define _EDG2STAT 0x02
1748 #define _EDG1SEL0 0x04
1749 #define _EDG1SEL1 0x08
1750 #define _EDG1POL 0x10
1751 #define _EDG2SEL0 0x20
1752 #define _EDG2SEL1 0x40
1753 #define _EDG2POL 0x80
1755 //==============================================================================
1758 //==============================================================================
1761 extern __at(0x0F57) __sfr CTMUCONH
;
1765 unsigned CTTRIG
: 1;
1766 unsigned IDISSEN
: 1;
1767 unsigned EDGSEQEN
: 1;
1770 unsigned CTMUSIDL
: 1;
1772 unsigned CTMUEN
: 1;
1775 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
1777 #define _CTTRIG 0x01
1778 #define _IDISSEN 0x02
1779 #define _EDGSEQEN 0x04
1782 #define _CTMUSIDL 0x20
1783 #define _CTMUEN 0x80
1785 //==============================================================================
1787 extern __at(0x0F58) __sfr ALRMVAL
;
1788 extern __at(0x0F58) __sfr ALRMVALL
;
1789 extern __at(0x0F59) __sfr ALRMVALH
;
1791 //==============================================================================
1794 extern __at(0x0F5A) __sfr ALRMRPT
;
1808 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
1819 //==============================================================================
1822 //==============================================================================
1825 extern __at(0x0F5B) __sfr ALRMCFG
;
1831 unsigned ALRMPTR0
: 1;
1832 unsigned ALRMPTR1
: 1;
1833 unsigned AMASK0
: 1;
1834 unsigned AMASK1
: 1;
1835 unsigned AMASK2
: 1;
1836 unsigned AMASK3
: 1;
1838 unsigned ALRMEN
: 1;
1843 unsigned ALRMPTR
: 2;
1855 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
1857 #define _ALRMPTR0 0x01
1858 #define _ALRMPTR1 0x02
1859 #define _AMASK0 0x04
1860 #define _AMASK1 0x08
1861 #define _AMASK2 0x10
1862 #define _AMASK3 0x20
1864 #define _ALRMEN 0x80
1866 //==============================================================================
1868 extern __at(0x0F5C) __sfr RTCVAL
;
1869 extern __at(0x0F5C) __sfr RTCVALL
;
1870 extern __at(0x0F5D) __sfr RTCVALH
;
1872 //==============================================================================
1875 extern __at(0x0F5E) __sfr RTCCAL
;
1889 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
1900 //==============================================================================
1903 //==============================================================================
1906 extern __at(0x0F5F) __sfr RTCCFG
;
1912 unsigned RTCPTR0
: 1;
1913 unsigned RTCPTR1
: 1;
1915 unsigned HALFSEC
: 1;
1916 unsigned RTCSYNC
: 1;
1917 unsigned RTCWREN
: 1;
1924 unsigned RTCPTR
: 2;
1929 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
1931 #define _RTCPTR0 0x01
1932 #define _RTCPTR1 0x02
1934 #define _HALFSEC 0x08
1935 #define _RTCSYNC 0x10
1936 #define _RTCWREN 0x20
1939 //==============================================================================
1942 //==============================================================================
1945 extern __at(0x0F60) __sfr PIE6
;
1949 unsigned CMP1IE
: 1;
1950 unsigned CMP2IE
: 1;
1951 unsigned CMP3IE
: 1;
1959 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
1961 #define _CMP1IE 0x01
1962 #define _CMP2IE 0x02
1963 #define _CMP3IE 0x04
1966 //==============================================================================
1968 extern __at(0x0F61) __sfr EEDATA
;
1969 extern __at(0x0F62) __sfr EEADR
;
1970 extern __at(0x0F63) __sfr EEADRH
;
1972 //==============================================================================
1975 extern __at(0x0F64) __sfr OSCCON2
;
1979 unsigned MFIOSEL
: 1;
1980 unsigned MFIOFS
: 1;
1982 unsigned SOSCGO
: 1;
1985 unsigned SOSCRUN
: 1;
1989 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
1991 #define _MFIOSEL 0x01
1992 #define _MFIOFS 0x02
1993 #define _SOSCGO 0x08
1994 #define _SOSCRUN 0x40
1996 //==============================================================================
1999 //==============================================================================
2002 extern __at(0x0F65) __sfr BAUDCON
;
2013 unsigned ABDOVF
: 1;
2016 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
2024 #define _ABDOVF 0x80
2026 //==============================================================================
2029 //==============================================================================
2032 extern __at(0x0F65) __sfr BAUDCON1
;
2043 unsigned ABDOVF
: 1;
2046 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
2048 #define _BAUDCON1_ABDEN 0x01
2049 #define _BAUDCON1_WUE 0x02
2050 #define _BAUDCON1_BRG16 0x08
2051 #define _BAUDCON1_TXCKP 0x10
2052 #define _BAUDCON1_RXDTP 0x20
2053 #define _BAUDCON1_RCIDL 0x40
2054 #define _BAUDCON1_ABDOVF 0x80
2056 //==============================================================================
2059 //==============================================================================
2062 extern __at(0x0F65) __sfr BAUDCTL
;
2073 unsigned ABDOVF
: 1;
2076 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
2078 #define _BAUDCTL_ABDEN 0x01
2079 #define _BAUDCTL_WUE 0x02
2080 #define _BAUDCTL_BRG16 0x08
2081 #define _BAUDCTL_TXCKP 0x10
2082 #define _BAUDCTL_RXDTP 0x20
2083 #define _BAUDCTL_RCIDL 0x40
2084 #define _BAUDCTL_ABDOVF 0x80
2086 //==============================================================================
2089 //==============================================================================
2092 extern __at(0x0F66) __sfr SSP2CON2
;
2104 unsigned ACKSTAT
: 1;
2111 unsigned ADMSK1
: 1;
2112 unsigned ADMSK2
: 1;
2113 unsigned ADMSK3
: 1;
2114 unsigned ADMSK4
: 1;
2115 unsigned ADMSK5
: 1;
2121 extern __at(0x0F66) volatile __SSP2CON2bits_t SSP2CON2bits
;
2123 #define _SSP2CON2_SEN 0x01
2124 #define _SSP2CON2_RSEN 0x02
2125 #define _SSP2CON2_ADMSK1 0x02
2126 #define _SSP2CON2_PEN 0x04
2127 #define _SSP2CON2_ADMSK2 0x04
2128 #define _SSP2CON2_RCEN 0x08
2129 #define _SSP2CON2_ADMSK3 0x08
2130 #define _SSP2CON2_ACKEN 0x10
2131 #define _SSP2CON2_ADMSK4 0x10
2132 #define _SSP2CON2_ACKDT 0x20
2133 #define _SSP2CON2_ADMSK5 0x20
2134 #define _SSP2CON2_ACKSTAT 0x40
2135 #define _SSP2CON2_GCEN 0x80
2137 //==============================================================================
2140 //==============================================================================
2143 extern __at(0x0F67) __sfr SSP2CON1
;
2166 extern __at(0x0F67) volatile __SSP2CON1bits_t SSP2CON1bits
;
2168 #define _SSP2CON1_SSPM0 0x01
2169 #define _SSP2CON1_SSPM1 0x02
2170 #define _SSP2CON1_SSPM2 0x04
2171 #define _SSP2CON1_SSPM3 0x08
2172 #define _SSP2CON1_CKP 0x10
2173 #define _SSP2CON1_SSPEN 0x20
2174 #define _SSP2CON1_SSPOV 0x40
2175 #define _SSP2CON1_WCOL 0x80
2177 //==============================================================================
2180 //==============================================================================
2183 extern __at(0x0F68) __sfr SSP2STAT
;
2191 unsigned R_NOT_W
: 1;
2194 unsigned D_NOT_A
: 1;
2204 unsigned I2C_START
: 1;
2205 unsigned I2C_STOP
: 1;
2239 unsigned NOT_WRITE
: 1;
2242 unsigned NOT_ADDRESS
: 1;
2251 unsigned READ_WRITE
: 1;
2254 unsigned DATA_ADDRESS
: 1;
2263 unsigned I2C_READ
: 1;
2266 unsigned I2C_DAT
: 1;
2272 extern __at(0x0F68) volatile __SSP2STATbits_t SSP2STATbits
;
2274 #define _SSP2STAT_BF 0x01
2275 #define _SSP2STAT_UA 0x02
2276 #define _SSP2STAT_R_NOT_W 0x04
2277 #define _SSP2STAT_R 0x04
2278 #define _SSP2STAT_R_W 0x04
2279 #define _SSP2STAT_NOT_W 0x04
2280 #define _SSP2STAT_NOT_WRITE 0x04
2281 #define _SSP2STAT_READ_WRITE 0x04
2282 #define _SSP2STAT_I2C_READ 0x04
2283 #define _SSP2STAT_S 0x08
2284 #define _SSP2STAT_I2C_START 0x08
2285 #define _SSP2STAT_P 0x10
2286 #define _SSP2STAT_I2C_STOP 0x10
2287 #define _SSP2STAT_D_NOT_A 0x20
2288 #define _SSP2STAT_D 0x20
2289 #define _SSP2STAT_D_A 0x20
2290 #define _SSP2STAT_NOT_A 0x20
2291 #define _SSP2STAT_NOT_ADDRESS 0x20
2292 #define _SSP2STAT_DATA_ADDRESS 0x20
2293 #define _SSP2STAT_I2C_DAT 0x20
2294 #define _SSP2STAT_CKE 0x40
2295 #define _SSP2STAT_SMP 0x80
2297 //==============================================================================
2299 extern __at(0x0F69) __sfr SSP2ADD
;
2301 //==============================================================================
2304 extern __at(0x0F69) __sfr SSP2MSK
;
2318 extern __at(0x0F69) volatile __SSP2MSKbits_t SSP2MSKbits
;
2320 #define _SSP2MSK_MSK0 0x01
2321 #define _SSP2MSK_MSK1 0x02
2322 #define _SSP2MSK_MSK2 0x04
2323 #define _SSP2MSK_MSK3 0x08
2324 #define _SSP2MSK_MSK4 0x10
2325 #define _SSP2MSK_MSK5 0x20
2326 #define _SSP2MSK_MSK6 0x40
2327 #define _SSP2MSK_MSK7 0x80
2329 //==============================================================================
2331 extern __at(0x0F6A) __sfr SSP2BUF
;
2333 //==============================================================================
2336 extern __at(0x0F6B) __sfr T4CON
;
2342 unsigned T4CKPS0
: 1;
2343 unsigned T4CKPS1
: 1;
2344 unsigned TMR4ON
: 1;
2345 unsigned T4OUTPS0
: 1;
2346 unsigned T4OUTPS1
: 1;
2347 unsigned T4OUTPS2
: 1;
2348 unsigned T4OUTPS3
: 1;
2354 unsigned T4CKPS
: 2;
2361 unsigned T4OUTPS
: 4;
2366 extern __at(0x0F6B) volatile __T4CONbits_t T4CONbits
;
2368 #define _T4CKPS0 0x01
2369 #define _T4CKPS1 0x02
2370 #define _TMR4ON 0x04
2371 #define _T4OUTPS0 0x08
2372 #define _T4OUTPS1 0x10
2373 #define _T4OUTPS2 0x20
2374 #define _T4OUTPS3 0x40
2376 //==============================================================================
2378 extern __at(0x0F6C) __sfr PR4
;
2379 extern __at(0x0F6D) __sfr TMR4
;
2381 //==============================================================================
2384 extern __at(0x0F6E) __sfr CCP7CON
;
2390 unsigned CCP7M0
: 1;
2391 unsigned CCP7M1
: 1;
2392 unsigned CCP7M2
: 1;
2393 unsigned CCP7M3
: 1;
2426 extern __at(0x0F6E) volatile __CCP7CONbits_t CCP7CONbits
;
2428 #define _CCP7M0 0x01
2429 #define _CCP7M1 0x02
2430 #define _CCP7M2 0x04
2431 #define _CCP7M3 0x08
2437 //==============================================================================
2439 extern __at(0x0F6F) __sfr CCPR7
;
2440 extern __at(0x0F6F) __sfr CCPR7L
;
2441 extern __at(0x0F70) __sfr CCPR7H
;
2443 //==============================================================================
2446 extern __at(0x0F71) __sfr CCP6CON
;
2452 unsigned CCP6M0
: 1;
2453 unsigned CCP6M1
: 1;
2454 unsigned CCP6M2
: 1;
2455 unsigned CCP6M3
: 1;
2488 extern __at(0x0F71) volatile __CCP6CONbits_t CCP6CONbits
;
2490 #define _CCP6M0 0x01
2491 #define _CCP6M1 0x02
2492 #define _CCP6M2 0x04
2493 #define _CCP6M3 0x08
2499 //==============================================================================
2501 extern __at(0x0F72) __sfr CCPR6
;
2502 extern __at(0x0F72) __sfr CCPR6L
;
2503 extern __at(0x0F73) __sfr CCPR6H
;
2505 //==============================================================================
2508 extern __at(0x0F74) __sfr CCP5CON
;
2514 unsigned CCP5M0
: 1;
2515 unsigned CCP5M1
: 1;
2516 unsigned CCP5M2
: 1;
2517 unsigned CCP5M3
: 1;
2550 extern __at(0x0F74) volatile __CCP5CONbits_t CCP5CONbits
;
2552 #define _CCP5M0 0x01
2553 #define _CCP5M1 0x02
2554 #define _CCP5M2 0x04
2555 #define _CCP5M3 0x08
2561 //==============================================================================
2563 extern __at(0x0F75) __sfr CCPR5
;
2564 extern __at(0x0F75) __sfr CCPR5L
;
2565 extern __at(0x0F76) __sfr CCPR5H
;
2567 //==============================================================================
2570 extern __at(0x0F77) __sfr CCP4CON
;
2576 unsigned CCP4M0
: 1;
2577 unsigned CCP4M1
: 1;
2578 unsigned CCP4M2
: 1;
2579 unsigned CCP4M3
: 1;
2612 extern __at(0x0F77) volatile __CCP4CONbits_t CCP4CONbits
;
2614 #define _CCP4M0 0x01
2615 #define _CCP4M1 0x02
2616 #define _CCP4M2 0x04
2617 #define _CCP4M3 0x08
2623 //==============================================================================
2625 extern __at(0x0F78) __sfr CCPR4
;
2626 extern __at(0x0F78) __sfr CCPR4L
;
2627 extern __at(0x0F79) __sfr CCPR4H
;
2629 //==============================================================================
2632 extern __at(0x0F7A) __sfr T5GCON
;
2638 unsigned T5GSS0
: 1;
2639 unsigned T5GSS1
: 1;
2640 unsigned T5GVAL
: 1;
2641 unsigned T5GGO_NOT_T5DONE
: 1;
2642 unsigned T5GSPM
: 1;
2644 unsigned T5GPOL
: 1;
2645 unsigned TMR5GE
: 1;
2665 unsigned NOT_T5DONE
: 1;
2679 extern __at(0x0F7A) volatile __T5GCONbits_t T5GCONbits
;
2681 #define _T5GSS0 0x01
2682 #define _T5GSS1 0x02
2683 #define _T5GVAL 0x04
2684 #define _T5GGO_NOT_T5DONE 0x08
2686 #define _NOT_T5DONE 0x08
2687 #define _T5GSPM 0x10
2689 #define _T5GPOL 0x40
2690 #define _TMR5GE 0x80
2692 //==============================================================================
2695 //==============================================================================
2698 extern __at(0x0F7B) __sfr T5CON
;
2704 unsigned TMR5ON
: 1;
2706 unsigned NOT_T5SYNC
: 1;
2707 unsigned SOSCEN
: 1;
2708 unsigned T5CKPS0
: 1;
2709 unsigned T5CKPS1
: 1;
2710 unsigned TMR5CS0
: 1;
2711 unsigned TMR5CS1
: 1;
2717 unsigned T5CKPS
: 2;
2724 unsigned TMR5CS
: 2;
2728 extern __at(0x0F7B) volatile __T5CONbits_t T5CONbits
;
2730 #define _T5CON_TMR5ON 0x01
2731 #define _T5CON_RD16 0x02
2732 #define _T5CON_NOT_T5SYNC 0x04
2733 #define _T5CON_SOSCEN 0x08
2734 #define _T5CON_T5CKPS0 0x10
2735 #define _T5CON_T5CKPS1 0x20
2736 #define _T5CON_TMR5CS0 0x40
2737 #define _T5CON_TMR5CS1 0x80
2739 //==============================================================================
2741 extern __at(0x0F7C) __sfr TMR5
;
2742 extern __at(0x0F7C) __sfr TMR5L
;
2743 extern __at(0x0F7D) __sfr TMR5H
;
2744 extern __at(0x0F7E) __sfr EECON2
;
2746 //==============================================================================
2749 extern __at(0x0F7F) __sfr EECON1
;
2763 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
2773 //==============================================================================
2776 //==============================================================================
2779 extern __at(0x0F80) __sfr PORTA
;
2811 unsigned VREF_MINUS
: 1;
2812 unsigned VREF_PLUS
: 1;
2838 unsigned HLVDIN
: 1;
2844 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2853 #define _VREF_MINUS 0x04
2856 #define _VREF_PLUS 0x08
2863 #define _HLVDIN 0x20
2871 //==============================================================================
2874 //==============================================================================
2877 extern __at(0x0F81) __sfr PORTB
;
2922 unsigned CCP2_P2A
: 1;
2954 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
2967 #define _CCP2_P2A 0x08
2982 //==============================================================================
2985 //==============================================================================
2988 extern __at(0x0F82) __sfr PORTC
;
3041 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3068 //==============================================================================
3071 //==============================================================================
3074 extern __at(0x0F83) __sfr PORTD
;
3123 unsigned NOT_SS2
: 1;
3139 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
3173 #define _NOT_SS2 0x80
3175 //==============================================================================
3178 //==============================================================================
3181 extern __at(0x0F84) __sfr PORTE
;
3223 unsigned NOT_RD
: 1;
3224 unsigned NOT_WR
: 1;
3237 unsigned NOT_CS
: 1;
3246 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3248 #define _PORTE_RE0 0x01
3249 #define _PORTE_AD8 0x01
3250 #define _PORTE_P2D 0x01
3251 #define _PORTE_NOT_RD 0x01
3252 #define _PORTE_RE1 0x02
3253 #define _PORTE_AD9 0x02
3254 #define _PORTE_P2C 0x02
3255 #define _PORTE_NOT_WR 0x02
3256 #define _PORTE_RE2 0x04
3257 #define _PORTE_AD10 0x04
3258 #define _PORTE_P2B 0x04
3259 #define _PORTE_CCP10 0x04
3260 #define _PORTE_NOT_CS 0x04
3261 #define _PORTE_RE3 0x08
3262 #define _PORTE_AD11 0x08
3263 #define _PORTE_P3C 0x08
3264 #define _PORTE_CCP9 0x08
3265 #define _PORTE_REFO 0x08
3266 #define _PORTE_RE4 0x10
3267 #define _PORTE_AD12 0x10
3268 #define _PORTE_P3B 0x10
3269 #define _PORTE_CCP8 0x10
3270 #define _PORTE_RE5 0x20
3271 #define _PORTE_AD13 0x20
3272 #define _PORTE_P1C 0x20
3273 #define _PORTE_CCP7 0x20
3274 #define _PORTE_RE6 0x40
3275 #define _PORTE_AD14 0x40
3276 #define _PORTE_P1B 0x40
3277 #define _PORTE_CCP6 0x40
3278 #define _PORTE_RE7 0x80
3279 #define _PORTE_AD15 0x80
3280 #define _PORTE_P2A 0x80
3281 #define _PORTE_CCP2 0x80
3283 //==============================================================================
3286 //==============================================================================
3289 extern __at(0x0F85) __sfr PORTF
;
3342 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
3369 //==============================================================================
3372 //==============================================================================
3375 extern __at(0x0F86) __sfr PORTG
;
3482 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
3512 //==============================================================================
3515 //==============================================================================
3518 extern __at(0x0F87) __sfr PORTH
;
3583 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
3585 #define _PORTH_RH0 0x01
3586 #define _PORTH_AN23 0x01
3587 #define _PORTH_A16 0x01
3588 #define _PORTH_RH1 0x02
3589 #define _PORTH_AN22 0x02
3590 #define _PORTH_A17 0x02
3591 #define _PORTH_RH2 0x04
3592 #define _PORTH_AN21 0x04
3593 #define _PORTH_A18 0x04
3594 #define _PORTH_RH3 0x08
3595 #define _PORTH_AN20 0x08
3596 #define _PORTH_A19 0x08
3597 #define _PORTH_RH4 0x10
3598 #define _PORTH_AN12 0x10
3599 #define _PORTH_CCP9 0x10
3600 #define _PORTH_PC3 0x10
3601 #define _PORTH_C2INC 0x10
3602 #define _PORTH_RH5 0x20
3603 #define _PORTH_AN13 0x20
3604 #define _PORTH_CCP8 0x20
3605 #define _PORTH_PB3 0x20
3606 #define _PORTH_C2IND 0x20
3607 #define _PORTH_RH6 0x40
3608 #define _PORTH_AN14 0x40
3609 #define _PORTH_CCP7 0x40
3610 #define _PORTH_PC1 0x40
3611 #define _PORTH_C1INC 0x40
3612 #define _PORTH_RH7 0x80
3613 #define _PORTH_AN15 0x80
3614 #define _PORTH_CCP6 0x80
3615 #define _PORTH_PB1 0x80
3617 //==============================================================================
3620 //==============================================================================
3623 extern __at(0x0F88) __sfr PORTJ
;
3652 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
3671 //==============================================================================
3674 //==============================================================================
3677 extern __at(0x0F89) __sfr LATA
;
3691 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3702 //==============================================================================
3705 //==============================================================================
3708 extern __at(0x0F8A) __sfr LATB
;
3722 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3733 //==============================================================================
3736 //==============================================================================
3739 extern __at(0x0F8B) __sfr LATC
;
3753 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3764 //==============================================================================
3767 //==============================================================================
3770 extern __at(0x0F8C) __sfr LATD
;
3784 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
3795 //==============================================================================
3798 //==============================================================================
3801 extern __at(0x0F8D) __sfr LATE
;
3815 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
3826 //==============================================================================
3829 //==============================================================================
3832 extern __at(0x0F8E) __sfr LATF
;
3846 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
3856 //==============================================================================
3859 //==============================================================================
3862 extern __at(0x0F8F) __sfr LATG
;
3885 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
3893 //==============================================================================
3896 //==============================================================================
3899 extern __at(0x0F90) __sfr LATH
;
3913 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
3924 //==============================================================================
3927 //==============================================================================
3930 extern __at(0x0F91) __sfr LATJ
;
3944 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
3955 //==============================================================================
3958 //==============================================================================
3961 extern __at(0x0F92) __sfr TRISA
;
3965 unsigned TRISA0
: 1;
3966 unsigned TRISA1
: 1;
3967 unsigned TRISA2
: 1;
3968 unsigned TRISA3
: 1;
3969 unsigned TRISA4
: 1;
3970 unsigned TRISA5
: 1;
3971 unsigned TRISA6
: 1;
3972 unsigned TRISA7
: 1;
3975 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3977 #define _TRISA0 0x01
3978 #define _TRISA1 0x02
3979 #define _TRISA2 0x04
3980 #define _TRISA3 0x08
3981 #define _TRISA4 0x10
3982 #define _TRISA5 0x20
3983 #define _TRISA6 0x40
3984 #define _TRISA7 0x80
3986 //==============================================================================
3989 //==============================================================================
3992 extern __at(0x0F93) __sfr TRISB
;
3996 unsigned TRISB0
: 1;
3997 unsigned TRISB1
: 1;
3998 unsigned TRISB2
: 1;
3999 unsigned TRISB3
: 1;
4000 unsigned TRISB4
: 1;
4001 unsigned TRISB5
: 1;
4002 unsigned TRISB6
: 1;
4003 unsigned TRISB7
: 1;
4006 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4008 #define _TRISB0 0x01
4009 #define _TRISB1 0x02
4010 #define _TRISB2 0x04
4011 #define _TRISB3 0x08
4012 #define _TRISB4 0x10
4013 #define _TRISB5 0x20
4014 #define _TRISB6 0x40
4015 #define _TRISB7 0x80
4017 //==============================================================================
4020 //==============================================================================
4023 extern __at(0x0F94) __sfr TRISC
;
4027 unsigned TRISC0
: 1;
4028 unsigned TRISC1
: 1;
4029 unsigned TRISC2
: 1;
4030 unsigned TRISC3
: 1;
4031 unsigned TRISC4
: 1;
4032 unsigned TRISC5
: 1;
4033 unsigned TRISC6
: 1;
4034 unsigned TRISC7
: 1;
4037 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4039 #define _TRISC0 0x01
4040 #define _TRISC1 0x02
4041 #define _TRISC2 0x04
4042 #define _TRISC3 0x08
4043 #define _TRISC4 0x10
4044 #define _TRISC5 0x20
4045 #define _TRISC6 0x40
4046 #define _TRISC7 0x80
4048 //==============================================================================
4051 //==============================================================================
4054 extern __at(0x0F95) __sfr TRISD
;
4058 unsigned TRISD0
: 1;
4059 unsigned TRISD1
: 1;
4060 unsigned TRISD2
: 1;
4061 unsigned TRISD3
: 1;
4062 unsigned TRISD4
: 1;
4063 unsigned TRISD5
: 1;
4064 unsigned TRISD6
: 1;
4065 unsigned TRISD7
: 1;
4068 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
4070 #define _TRISD0 0x01
4071 #define _TRISD1 0x02
4072 #define _TRISD2 0x04
4073 #define _TRISD3 0x08
4074 #define _TRISD4 0x10
4075 #define _TRISD5 0x20
4076 #define _TRISD6 0x40
4077 #define _TRISD7 0x80
4079 //==============================================================================
4082 //==============================================================================
4085 extern __at(0x0F96) __sfr TRISE
;
4089 unsigned TRISE0
: 1;
4090 unsigned TRISE1
: 1;
4091 unsigned TRISE2
: 1;
4092 unsigned TRISE3
: 1;
4093 unsigned TRISE4
: 1;
4094 unsigned TRISE5
: 1;
4095 unsigned TRISE6
: 1;
4096 unsigned TRISE7
: 1;
4099 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
4101 #define _TRISE0 0x01
4102 #define _TRISE1 0x02
4103 #define _TRISE2 0x04
4104 #define _TRISE3 0x08
4105 #define _TRISE4 0x10
4106 #define _TRISE5 0x20
4107 #define _TRISE6 0x40
4108 #define _TRISE7 0x80
4110 //==============================================================================
4113 //==============================================================================
4116 extern __at(0x0F97) __sfr TRISF
;
4121 unsigned TRISF1
: 1;
4122 unsigned TRISF2
: 1;
4123 unsigned TRISF3
: 1;
4124 unsigned TRISF4
: 1;
4125 unsigned TRISF5
: 1;
4126 unsigned TRISF6
: 1;
4127 unsigned TRISF7
: 1;
4130 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
4132 #define _TRISF1 0x02
4133 #define _TRISF2 0x04
4134 #define _TRISF3 0x08
4135 #define _TRISF4 0x10
4136 #define _TRISF5 0x20
4137 #define _TRISF6 0x40
4138 #define _TRISF7 0x80
4140 //==============================================================================
4143 //==============================================================================
4146 extern __at(0x0F98) __sfr TRISG
;
4152 unsigned TRISG0
: 1;
4153 unsigned TRISG1
: 1;
4154 unsigned TRISG2
: 1;
4155 unsigned TRISG3
: 1;
4156 unsigned TRISG4
: 1;
4169 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
4171 #define _TRISG0 0x01
4172 #define _TRISG1 0x02
4173 #define _TRISG2 0x04
4174 #define _TRISG3 0x08
4175 #define _TRISG4 0x10
4177 //==============================================================================
4180 //==============================================================================
4183 extern __at(0x0F99) __sfr TRISH
;
4187 unsigned TRISH0
: 1;
4188 unsigned TRISH1
: 1;
4189 unsigned TRISH2
: 1;
4190 unsigned TRISH3
: 1;
4191 unsigned TRISH4
: 1;
4192 unsigned TRISH5
: 1;
4193 unsigned TRISH6
: 1;
4194 unsigned TRISH7
: 1;
4197 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
4199 #define _TRISH0 0x01
4200 #define _TRISH1 0x02
4201 #define _TRISH2 0x04
4202 #define _TRISH3 0x08
4203 #define _TRISH4 0x10
4204 #define _TRISH5 0x20
4205 #define _TRISH6 0x40
4206 #define _TRISH7 0x80
4208 //==============================================================================
4211 //==============================================================================
4214 extern __at(0x0F9A) __sfr TRISJ
;
4218 unsigned TRISJ0
: 1;
4219 unsigned TRISJ1
: 1;
4220 unsigned TRISJ2
: 1;
4221 unsigned TRISJ3
: 1;
4222 unsigned TRISJ4
: 1;
4223 unsigned TRISJ5
: 1;
4224 unsigned TRISJ6
: 1;
4225 unsigned TRISJ7
: 1;
4228 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
4230 #define _TRISJ0 0x01
4231 #define _TRISJ1 0x02
4232 #define _TRISJ2 0x04
4233 #define _TRISJ3 0x08
4234 #define _TRISJ4 0x10
4235 #define _TRISJ5 0x20
4236 #define _TRISJ6 0x40
4237 #define _TRISJ7 0x80
4239 //==============================================================================
4242 //==============================================================================
4245 extern __at(0x0F9B) __sfr OSCTUNE
;
4258 unsigned INTSRC
: 1;
4268 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
4277 #define _INTSRC 0x80
4279 //==============================================================================
4282 //==============================================================================
4285 extern __at(0x0F9C) __sfr PSTR1CON
;
4295 unsigned STRSYNC
: 1;
4308 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
4314 #define _STRSYNC 0x10
4318 //==============================================================================
4321 //==============================================================================
4324 extern __at(0x0F9D) __sfr PIE1
;
4330 unsigned TMR1IE
: 1;
4331 unsigned TMR2IE
: 1;
4332 unsigned TMR1GIE
: 1;
4333 unsigned SSP1IE
: 1;
4353 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4355 #define _TMR1IE 0x01
4356 #define _TMR2IE 0x02
4357 #define _TMR1GIE 0x04
4358 #define _SSP1IE 0x08
4367 //==============================================================================
4370 //==============================================================================
4373 extern __at(0x0F9E) __sfr PIR1
;
4379 unsigned TMR1IF
: 1;
4380 unsigned TMR2IF
: 1;
4381 unsigned TMR1GIF
: 1;
4382 unsigned SSP1IF
: 1;
4402 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4404 #define _TMR1IF 0x01
4405 #define _TMR2IF 0x02
4406 #define _TMR1GIF 0x04
4407 #define _SSP1IF 0x08
4416 //==============================================================================
4419 //==============================================================================
4422 extern __at(0x0F9F) __sfr IPR1
;
4428 unsigned TMR1IP
: 1;
4429 unsigned TMR2IP
: 1;
4430 unsigned TMR1GIP
: 1;
4431 unsigned SSP1IP
: 1;
4451 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4453 #define _TMR1IP 0x01
4454 #define _TMR2IP 0x02
4455 #define _TMR1GIP 0x04
4456 #define _SSP1IP 0x08
4465 //==============================================================================
4468 //==============================================================================
4471 extern __at(0x0FA0) __sfr PIE2
;
4477 unsigned TMR3GIE
: 1;
4478 unsigned TMR3IE
: 1;
4479 unsigned HLVDIE
: 1;
4480 unsigned BCL1IE
: 1;
4481 unsigned BCL2IE
: 1;
4482 unsigned SSP2IE
: 1;
4484 unsigned OSCFIE
: 1;
4500 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4502 #define _TMR3GIE 0x01
4503 #define _TMR3IE 0x02
4504 #define _HLVDIE 0x04
4506 #define _BCL1IE 0x08
4508 #define _BCL2IE 0x10
4509 #define _SSP2IE 0x20
4510 #define _OSCFIE 0x80
4512 //==============================================================================
4515 //==============================================================================
4518 extern __at(0x0FA1) __sfr PIR2
;
4524 unsigned TMR3GIF
: 1;
4525 unsigned TMR3IF
: 1;
4526 unsigned HLVDIF
: 1;
4527 unsigned BCL1IF
: 1;
4528 unsigned BCL2IF
: 1;
4529 unsigned SSP2IF
: 1;
4531 unsigned OSCFIF
: 1;
4547 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4549 #define _TMR3GIF 0x01
4550 #define _TMR3IF 0x02
4551 #define _HLVDIF 0x04
4553 #define _BCL1IF 0x08
4555 #define _BCL2IF 0x10
4556 #define _SSP2IF 0x20
4557 #define _OSCFIF 0x80
4559 //==============================================================================
4562 //==============================================================================
4565 extern __at(0x0FA2) __sfr IPR2
;
4571 unsigned TMR3GIP
: 1;
4572 unsigned TMR3IP
: 1;
4573 unsigned HLVDIP
: 1;
4574 unsigned BCL1IP
: 1;
4575 unsigned BCL2IP
: 1;
4576 unsigned SSP2IP
: 1;
4578 unsigned OSCFIP
: 1;
4594 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4596 #define _TMR3GIP 0x01
4597 #define _TMR3IP 0x02
4598 #define _HLVDIP 0x04
4600 #define _BCL1IP 0x08
4602 #define _BCL2IP 0x10
4603 #define _SSP2IP 0x20
4604 #define _OSCFIP 0x80
4606 //==============================================================================
4609 //==============================================================================
4612 extern __at(0x0FA3) __sfr PIE3
;
4616 unsigned RTCCIE
: 1;
4617 unsigned CCP1IE
: 1;
4618 unsigned CCP2IE
: 1;
4619 unsigned CTMUIE
: 1;
4623 unsigned TMR5GIE
: 1;
4626 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4628 #define _RTCCIE 0x01
4629 #define _CCP1IE 0x02
4630 #define _CCP2IE 0x04
4631 #define _CTMUIE 0x08
4634 #define _TMR5GIE 0x80
4636 //==============================================================================
4639 //==============================================================================
4642 extern __at(0x0FA4) __sfr PIR3
;
4646 unsigned RTCCIF
: 1;
4647 unsigned CCP1IF
: 1;
4648 unsigned CCP2IF
: 1;
4649 unsigned CTMUIF
: 1;
4653 unsigned TMR5GIF
: 1;
4656 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4658 #define _RTCCIF 0x01
4659 #define _CCP1IF 0x02
4660 #define _CCP2IF 0x04
4661 #define _CTMUIF 0x08
4664 #define _TMR5GIF 0x80
4666 //==============================================================================
4669 //==============================================================================
4672 extern __at(0x0FA5) __sfr IPR3
;
4676 unsigned RTCCIP
: 1;
4677 unsigned CCP1IP
: 1;
4678 unsigned CCP2IP
: 1;
4679 unsigned CTMUIP
: 1;
4683 unsigned TMR5GIP
: 1;
4686 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4688 #define _RTCCIP 0x01
4689 #define _CCP1IP 0x02
4690 #define _CCP2IP 0x04
4691 #define _CTMUIP 0x08
4694 #define _TMR5GIP 0x80
4696 //==============================================================================
4699 //==============================================================================
4702 extern __at(0x0FA6) __sfr PIR6
;
4706 unsigned CMP1IF
: 1;
4707 unsigned CMP2IF
: 1;
4708 unsigned CMP3IF
: 1;
4716 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
4718 #define _CMP1IF 0x01
4719 #define _CMP2IF 0x02
4720 #define _CMP3IF 0x04
4723 //==============================================================================
4726 //==============================================================================
4729 extern __at(0x0FA7) __sfr PSPCON
;
4737 unsigned PSPMODE
: 1;
4743 extern __at(0x0FA7) volatile __PSPCONbits_t PSPCONbits
;
4745 #define _PSPMODE 0x10
4750 //==============================================================================
4753 //==============================================================================
4756 extern __at(0x0FA8) __sfr HLVDCON
;
4762 unsigned HLVDL0
: 1;
4763 unsigned HLVDL1
: 1;
4764 unsigned HLVDL2
: 1;
4765 unsigned HLVDL3
: 1;
4766 unsigned HLVDEN
: 1;
4769 unsigned VDIRMAG
: 1;
4779 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
4781 #define _HLVDL0 0x01
4782 #define _HLVDL1 0x02
4783 #define _HLVDL2 0x04
4784 #define _HLVDL3 0x08
4785 #define _HLVDEN 0x10
4788 #define _VDIRMAG 0x80
4790 //==============================================================================
4793 //==============================================================================
4796 extern __at(0x0FA9) __sfr IPR6
;
4800 unsigned CMP1IP
: 1;
4801 unsigned CMP2IP
: 1;
4802 unsigned CMP3IP
: 1;
4810 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
4812 #define _CMP1IP 0x01
4813 #define _CMP2IP 0x02
4814 #define _CMP3IP 0x04
4817 //==============================================================================
4820 //==============================================================================
4823 extern __at(0x0FAA) __sfr T1GCON
;
4829 unsigned T1GSS0
: 1;
4830 unsigned T1GSS1
: 1;
4831 unsigned T1GVAL
: 1;
4832 unsigned T1GGO_NOT_T1DONE
: 1;
4833 unsigned T1GSPM
: 1;
4835 unsigned T1GPOL
: 1;
4836 unsigned TMR1GE
: 1;
4856 unsigned NOT_T1DONE
: 1;
4870 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
4872 #define _T1GSS0 0x01
4873 #define _T1GSS1 0x02
4874 #define _T1GVAL 0x04
4875 #define _T1GGO_NOT_T1DONE 0x08
4877 #define _NOT_T1DONE 0x08
4878 #define _T1GSPM 0x10
4880 #define _T1GPOL 0x40
4881 #define _TMR1GE 0x80
4883 //==============================================================================
4886 //==============================================================================
4889 extern __at(0x0FAB) __sfr RCSTA
;
4922 unsigned ADDEN1
: 1;
4925 unsigned NOT_RC8
: 1;
4954 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
4965 #define _ADDEN1 0x08
4972 #define _NOT_RC8 0x40
4978 //==============================================================================
4981 //==============================================================================
4984 extern __at(0x0FAB) __sfr RCSTA1
;
5017 unsigned ADDEN1
: 1;
5020 unsigned NOT_RC8
: 1;
5049 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
5051 #define _RCSTA1_RX9D 0x01
5052 #define _RCSTA1_RCD8 0x01
5053 #define _RCSTA1_RX9D1 0x01
5054 #define _RCSTA1_OERR 0x02
5055 #define _RCSTA1_OERR1 0x02
5056 #define _RCSTA1_FERR 0x04
5057 #define _RCSTA1_FERR1 0x04
5058 #define _RCSTA1_ADDEN 0x08
5059 #define _RCSTA1_ADEN 0x08
5060 #define _RCSTA1_ADDEN1 0x08
5061 #define _RCSTA1_CREN 0x10
5062 #define _RCSTA1_CREN1 0x10
5063 #define _RCSTA1_SREN 0x20
5064 #define _RCSTA1_SREN1 0x20
5065 #define _RCSTA1_RX9 0x40
5066 #define _RCSTA1_RC9 0x40
5067 #define _RCSTA1_NOT_RC8 0x40
5068 #define _RCSTA1_RC8_9 0x40
5069 #define _RCSTA1_RX91 0x40
5070 #define _RCSTA1_SPEN 0x80
5071 #define _RCSTA1_SPEN1 0x80
5073 //==============================================================================
5076 //==============================================================================
5079 extern __at(0x0FAC) __sfr TXSTA
;
5100 unsigned SENDB1
: 1;
5115 unsigned NOT_TX8
: 1;
5132 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
5142 #define _SENDB1 0x08
5149 #define _NOT_TX8 0x40
5154 //==============================================================================
5157 //==============================================================================
5160 extern __at(0x0FAC) __sfr TXSTA1
;
5181 unsigned SENDB1
: 1;
5196 unsigned NOT_TX8
: 1;
5213 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
5215 #define _TXSTA1_TX9D 0x01
5216 #define _TXSTA1_TXD8 0x01
5217 #define _TXSTA1_TX9D1 0x01
5218 #define _TXSTA1_TRMT 0x02
5219 #define _TXSTA1_TRMT1 0x02
5220 #define _TXSTA1_BRGH 0x04
5221 #define _TXSTA1_BRGH1 0x04
5222 #define _TXSTA1_SENDB 0x08
5223 #define _TXSTA1_SENDB1 0x08
5224 #define _TXSTA1_SYNC 0x10
5225 #define _TXSTA1_SYNC1 0x10
5226 #define _TXSTA1_TXEN 0x20
5227 #define _TXSTA1_TXEN1 0x20
5228 #define _TXSTA1_TX9 0x40
5229 #define _TXSTA1_TX8_9 0x40
5230 #define _TXSTA1_NOT_TX8 0x40
5231 #define _TXSTA1_TX91 0x40
5232 #define _TXSTA1_CSRC 0x80
5233 #define _TXSTA1_CSRC1 0x80
5235 //==============================================================================
5237 extern __at(0x0FAD) __sfr TXREG
;
5238 extern __at(0x0FAD) __sfr TXREG1
;
5239 extern __at(0x0FAE) __sfr RCREG
;
5240 extern __at(0x0FAE) __sfr RCREG1
;
5241 extern __at(0x0FAF) __sfr SPBRG
;
5242 extern __at(0x0FAF) __sfr SPBRG1
;
5244 //==============================================================================
5247 extern __at(0x0FB0) __sfr T3GCON
;
5253 unsigned T3GSS0
: 1;
5254 unsigned T3GSS1
: 1;
5255 unsigned T3GVAL
: 1;
5256 unsigned T3GGO_NOT_T3DONE
: 1;
5257 unsigned T3GSPM
: 1;
5259 unsigned T3GPOL
: 1;
5260 unsigned TMR3GE
: 1;
5280 unsigned NOT_T3DONE
: 1;
5294 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
5296 #define _T3GSS0 0x01
5297 #define _T3GSS1 0x02
5298 #define _T3GVAL 0x04
5299 #define _T3GGO_NOT_T3DONE 0x08
5301 #define _NOT_T3DONE 0x08
5302 #define _T3GSPM 0x10
5304 #define _T3GPOL 0x40
5305 #define _TMR3GE 0x80
5307 //==============================================================================
5310 //==============================================================================
5313 extern __at(0x0FB1) __sfr T3CON
;
5319 unsigned TMR3ON
: 1;
5321 unsigned NOT_T3SYNC
: 1;
5322 unsigned SOSCEN
: 1;
5323 unsigned T3CKPS0
: 1;
5324 unsigned T3CKPS1
: 1;
5325 unsigned TMR3CS0
: 1;
5326 unsigned TMR3CS1
: 1;
5332 unsigned T3CKPS
: 2;
5339 unsigned TMR3CS
: 2;
5343 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
5345 #define _T3CON_TMR3ON 0x01
5346 #define _T3CON_RD16 0x02
5347 #define _T3CON_NOT_T3SYNC 0x04
5348 #define _T3CON_SOSCEN 0x08
5349 #define _T3CON_T3CKPS0 0x10
5350 #define _T3CON_T3CKPS1 0x20
5351 #define _T3CON_TMR3CS0 0x40
5352 #define _T3CON_TMR3CS1 0x80
5354 //==============================================================================
5356 extern __at(0x0FB2) __sfr TMR3
;
5357 extern __at(0x0FB2) __sfr TMR3L
;
5358 extern __at(0x0FB3) __sfr TMR3H
;
5360 //==============================================================================
5363 extern __at(0x0FB4) __sfr CMSTAT
;
5372 unsigned CMP1OUT
: 1;
5373 unsigned CMP2OUT
: 1;
5374 unsigned CMP3OUT
: 1;
5377 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
5379 #define _CMP1OUT 0x20
5380 #define _CMP2OUT 0x40
5381 #define _CMP3OUT 0x80
5383 //==============================================================================
5386 //==============================================================================
5389 extern __at(0x0FB4) __sfr CMSTATUS
;
5398 unsigned CMP1OUT
: 1;
5399 unsigned CMP2OUT
: 1;
5400 unsigned CMP3OUT
: 1;
5403 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
5405 #define _CMSTATUS_CMP1OUT 0x20
5406 #define _CMSTATUS_CMP2OUT 0x40
5407 #define _CMSTATUS_CMP3OUT 0x80
5409 //==============================================================================
5412 //==============================================================================
5415 extern __at(0x0FB5) __sfr CVRCON
;
5438 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
5449 //==============================================================================
5452 //==============================================================================
5455 extern __at(0x0FB6) __sfr PIE4
;
5459 unsigned CCP3IE
: 1;
5460 unsigned CCP4IE
: 1;
5461 unsigned CCP5IE
: 1;
5462 unsigned CCP6IE
: 1;
5463 unsigned CCP7IE
: 1;
5464 unsigned CCP8IE
: 1;
5469 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
5471 #define _CCP3IE 0x01
5472 #define _CCP4IE 0x02
5473 #define _CCP5IE 0x04
5474 #define _CCP6IE 0x08
5475 #define _CCP7IE 0x10
5476 #define _CCP8IE 0x20
5478 //==============================================================================
5481 //==============================================================================
5484 extern __at(0x0FB7) __sfr PIR4
;
5488 unsigned CCP3IF
: 1;
5489 unsigned CCP4IF
: 1;
5490 unsigned CCP5IF
: 1;
5491 unsigned CCP6IF
: 1;
5492 unsigned CCP7IF
: 1;
5493 unsigned CCP8IF
: 1;
5498 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
5500 #define _CCP3IF 0x01
5501 #define _CCP4IF 0x02
5502 #define _CCP5IF 0x04
5503 #define _CCP6IF 0x08
5504 #define _CCP7IF 0x10
5505 #define _CCP8IF 0x20
5507 //==============================================================================
5510 //==============================================================================
5513 extern __at(0x0FB8) __sfr IPR4
;
5517 unsigned CCP3IP
: 1;
5518 unsigned CCP4IP
: 1;
5519 unsigned CCP5IP
: 1;
5520 unsigned CCP6IP
: 1;
5521 unsigned CCP7IP
: 1;
5522 unsigned CCP8IP
: 1;
5527 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
5529 #define _CCP3IP 0x01
5530 #define _CCP4IP 0x02
5531 #define _CCP5IP 0x04
5532 #define _CCP6IP 0x08
5533 #define _CCP7IP 0x10
5534 #define _CCP8IP 0x20
5536 //==============================================================================
5539 //==============================================================================
5542 extern __at(0x0FB9) __sfr PIE5
;
5546 unsigned TMR4IE
: 1;
5547 unsigned TMR5IE
: 1;
5548 unsigned TMR6IE
: 1;
5550 unsigned TMR8IE
: 1;
5556 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
5558 #define _TMR4IE 0x01
5559 #define _TMR5IE 0x02
5560 #define _TMR6IE 0x04
5561 #define _TMR8IE 0x10
5563 //==============================================================================
5566 //==============================================================================
5569 extern __at(0x0FBA) __sfr PIR5
;
5573 unsigned TMR4IF
: 1;
5574 unsigned TMR5IF
: 1;
5575 unsigned TMR6IF
: 1;
5577 unsigned TMR8IF
: 1;
5583 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
5585 #define _TMR4IF 0x01
5586 #define _TMR5IF 0x02
5587 #define _TMR6IF 0x04
5588 #define _TMR8IF 0x10
5590 //==============================================================================
5593 //==============================================================================
5596 extern __at(0x0FBB) __sfr CCP1CON
;
5602 unsigned CCP1M0
: 1;
5603 unsigned CCP1M1
: 1;
5604 unsigned CCP1M2
: 1;
5605 unsigned CCP1M3
: 1;
5644 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
5646 #define _CCP1M0 0x01
5647 #define _CCP1M1 0x02
5648 #define _CCP1M2 0x04
5649 #define _CCP1M3 0x08
5657 //==============================================================================
5660 //==============================================================================
5663 extern __at(0x0FBB) __sfr ECCP1CON
;
5669 unsigned CCP1M0
: 1;
5670 unsigned CCP1M1
: 1;
5671 unsigned CCP1M2
: 1;
5672 unsigned CCP1M3
: 1;
5711 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
5713 #define _ECCP1CON_CCP1M0 0x01
5714 #define _ECCP1CON_CCP1M1 0x02
5715 #define _ECCP1CON_CCP1M2 0x04
5716 #define _ECCP1CON_CCP1M3 0x08
5717 #define _ECCP1CON_DC1B0 0x10
5718 #define _ECCP1CON_CCP1Y 0x10
5719 #define _ECCP1CON_DC1B1 0x20
5720 #define _ECCP1CON_CCP1X 0x20
5721 #define _ECCP1CON_P1M0 0x40
5722 #define _ECCP1CON_P1M1 0x80
5724 //==============================================================================
5726 extern __at(0x0FBC) __sfr CCPR1
;
5727 extern __at(0x0FBC) __sfr CCPR1L
;
5728 extern __at(0x0FBD) __sfr CCPR1H
;
5730 //==============================================================================
5733 extern __at(0x0FBE) __sfr ECCP1DEL
;
5746 unsigned P1RSEN
: 1;
5756 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
5765 #define _P1RSEN 0x80
5767 //==============================================================================
5770 //==============================================================================
5773 extern __at(0x0FBE) __sfr PWM1CON
;
5786 unsigned P1RSEN
: 1;
5796 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
5798 #define _PWM1CON_P1DC0 0x01
5799 #define _PWM1CON_P1DC1 0x02
5800 #define _PWM1CON_P1DC2 0x04
5801 #define _PWM1CON_P1DC3 0x08
5802 #define _PWM1CON_P1DC4 0x10
5803 #define _PWM1CON_P1DC5 0x20
5804 #define _PWM1CON_P1DC6 0x40
5805 #define _PWM1CON_P1RSEN 0x80
5807 //==============================================================================
5810 //==============================================================================
5813 extern __at(0x0FBF) __sfr ECCP1AS
;
5819 unsigned PSS1BD0
: 1;
5820 unsigned PSS1BD1
: 1;
5821 unsigned PSS1AC0
: 1;
5822 unsigned PSS1AC1
: 1;
5823 unsigned ECCP1AS0
: 1;
5824 unsigned ECCP1AS1
: 1;
5825 unsigned ECCP1AS2
: 1;
5826 unsigned ECCP1ASE
: 1;
5831 unsigned PSS1BD
: 2;
5838 unsigned PSS1AC
: 2;
5845 unsigned ECCP1AS
: 3;
5850 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
5852 #define _PSS1BD0 0x01
5853 #define _PSS1BD1 0x02
5854 #define _PSS1AC0 0x04
5855 #define _PSS1AC1 0x08
5856 #define _ECCP1AS0 0x10
5857 #define _ECCP1AS1 0x20
5858 #define _ECCP1AS2 0x40
5859 #define _ECCP1ASE 0x80
5861 //==============================================================================
5864 //==============================================================================
5867 extern __at(0x0FC0) __sfr ADCON2
;
5897 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
5907 //==============================================================================
5910 //==============================================================================
5913 extern __at(0x0FC1) __sfr ADCON1
;
5925 unsigned TRIGSEL0
: 1;
5926 unsigned TRIGSEL1
: 1;
5945 unsigned TRIGSEL
: 2;
5949 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5957 #define _TRIGSEL0 0x40
5958 #define _TRIGSEL1 0x80
5960 //==============================================================================
5963 //==============================================================================
5966 extern __at(0x0FC2) __sfr ADCON0
;
5973 unsigned GO_NOT_DONE
: 1;
6009 unsigned NOT_DONE
: 1;
6026 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6029 #define _GO_NOT_DONE 0x02
6032 #define _NOT_DONE 0x02
6039 //==============================================================================
6041 extern __at(0x0FC3) __sfr ADRES
;
6042 extern __at(0x0FC3) __sfr ADRESL
;
6043 extern __at(0x0FC4) __sfr ADRESH
;
6045 //==============================================================================
6048 extern __at(0x0FC5) __sfr SSP1CON2
;
6060 unsigned ACKSTAT
: 1;
6067 unsigned ADMSK1
: 1;
6068 unsigned ADMSK2
: 1;
6069 unsigned ADMSK3
: 1;
6070 unsigned ADMSK4
: 1;
6071 unsigned ADMSK5
: 1;
6077 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6081 #define _ADMSK1 0x02
6083 #define _ADMSK2 0x04
6085 #define _ADMSK3 0x08
6087 #define _ADMSK4 0x10
6089 #define _ADMSK5 0x20
6090 #define _ACKSTAT 0x40
6093 //==============================================================================
6096 //==============================================================================
6099 extern __at(0x0FC5) __sfr SSPCON2
;
6111 unsigned ACKSTAT
: 1;
6118 unsigned ADMSK1
: 1;
6119 unsigned ADMSK2
: 1;
6120 unsigned ADMSK3
: 1;
6121 unsigned ADMSK4
: 1;
6122 unsigned ADMSK5
: 1;
6128 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6130 #define _SSPCON2_SEN 0x01
6131 #define _SSPCON2_RSEN 0x02
6132 #define _SSPCON2_ADMSK1 0x02
6133 #define _SSPCON2_PEN 0x04
6134 #define _SSPCON2_ADMSK2 0x04
6135 #define _SSPCON2_RCEN 0x08
6136 #define _SSPCON2_ADMSK3 0x08
6137 #define _SSPCON2_ACKEN 0x10
6138 #define _SSPCON2_ADMSK4 0x10
6139 #define _SSPCON2_ACKDT 0x20
6140 #define _SSPCON2_ADMSK5 0x20
6141 #define _SSPCON2_ACKSTAT 0x40
6142 #define _SSPCON2_GCEN 0x80
6144 //==============================================================================
6147 //==============================================================================
6150 extern __at(0x0FC6) __sfr SSP1CON1
;
6173 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6184 //==============================================================================
6187 //==============================================================================
6190 extern __at(0x0FC6) __sfr SSPCON1
;
6213 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6215 #define _SSPCON1_SSPM0 0x01
6216 #define _SSPCON1_SSPM1 0x02
6217 #define _SSPCON1_SSPM2 0x04
6218 #define _SSPCON1_SSPM3 0x08
6219 #define _SSPCON1_CKP 0x10
6220 #define _SSPCON1_SSPEN 0x20
6221 #define _SSPCON1_SSPOV 0x40
6222 #define _SSPCON1_WCOL 0x80
6224 //==============================================================================
6227 //==============================================================================
6230 extern __at(0x0FC7) __sfr SSP1STAT
;
6238 unsigned R_NOT_W
: 1;
6241 unsigned D_NOT_A
: 1;
6251 unsigned I2C_START
: 1;
6252 unsigned I2C_STOP
: 1;
6286 unsigned NOT_WRITE
: 1;
6289 unsigned NOT_ADDRESS
: 1;
6298 unsigned READ_WRITE
: 1;
6301 unsigned DATA_ADDRESS
: 1;
6310 unsigned I2C_READ
: 1;
6313 unsigned I2C_DAT
: 1;
6319 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6323 #define _R_NOT_W 0x04
6327 #define _NOT_WRITE 0x04
6328 #define _READ_WRITE 0x04
6329 #define _I2C_READ 0x04
6331 #define _I2C_START 0x08
6333 #define _I2C_STOP 0x10
6334 #define _D_NOT_A 0x20
6338 #define _NOT_ADDRESS 0x20
6339 #define _DATA_ADDRESS 0x20
6340 #define _I2C_DAT 0x20
6344 //==============================================================================
6347 //==============================================================================
6350 extern __at(0x0FC7) __sfr SSPSTAT
;
6358 unsigned R_NOT_W
: 1;
6361 unsigned D_NOT_A
: 1;
6371 unsigned I2C_START
: 1;
6372 unsigned I2C_STOP
: 1;
6406 unsigned NOT_WRITE
: 1;
6409 unsigned NOT_ADDRESS
: 1;
6418 unsigned READ_WRITE
: 1;
6421 unsigned DATA_ADDRESS
: 1;
6430 unsigned I2C_READ
: 1;
6433 unsigned I2C_DAT
: 1;
6439 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6441 #define _SSPSTAT_BF 0x01
6442 #define _SSPSTAT_UA 0x02
6443 #define _SSPSTAT_R_NOT_W 0x04
6444 #define _SSPSTAT_R 0x04
6445 #define _SSPSTAT_R_W 0x04
6446 #define _SSPSTAT_NOT_W 0x04
6447 #define _SSPSTAT_NOT_WRITE 0x04
6448 #define _SSPSTAT_READ_WRITE 0x04
6449 #define _SSPSTAT_I2C_READ 0x04
6450 #define _SSPSTAT_S 0x08
6451 #define _SSPSTAT_I2C_START 0x08
6452 #define _SSPSTAT_P 0x10
6453 #define _SSPSTAT_I2C_STOP 0x10
6454 #define _SSPSTAT_D_NOT_A 0x20
6455 #define _SSPSTAT_D 0x20
6456 #define _SSPSTAT_D_A 0x20
6457 #define _SSPSTAT_NOT_A 0x20
6458 #define _SSPSTAT_NOT_ADDRESS 0x20
6459 #define _SSPSTAT_DATA_ADDRESS 0x20
6460 #define _SSPSTAT_I2C_DAT 0x20
6461 #define _SSPSTAT_CKE 0x40
6462 #define _SSPSTAT_SMP 0x80
6464 //==============================================================================
6466 extern __at(0x0FC8) __sfr SSP1ADD
;
6468 //==============================================================================
6471 extern __at(0x0FC8) __sfr SSP1MSK
;
6485 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6496 //==============================================================================
6498 extern __at(0x0FC8) __sfr SSPADD
;
6499 extern __at(0x0FC9) __sfr SSP1BUF
;
6500 extern __at(0x0FC9) __sfr SSPBUF
;
6502 //==============================================================================
6505 extern __at(0x0FCA) __sfr T2CON
;
6511 unsigned T2CKPS0
: 1;
6512 unsigned T2CKPS1
: 1;
6513 unsigned TMR2ON
: 1;
6514 unsigned T2OUTPS0
: 1;
6515 unsigned T2OUTPS1
: 1;
6516 unsigned T2OUTPS2
: 1;
6517 unsigned T2OUTPS3
: 1;
6523 unsigned T2CKPS
: 2;
6530 unsigned T2OUTPS
: 4;
6535 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6537 #define _T2CKPS0 0x01
6538 #define _T2CKPS1 0x02
6539 #define _TMR2ON 0x04
6540 #define _T2OUTPS0 0x08
6541 #define _T2OUTPS1 0x10
6542 #define _T2OUTPS2 0x20
6543 #define _T2OUTPS3 0x40
6545 //==============================================================================
6547 extern __at(0x0FCB) __sfr PR2
;
6548 extern __at(0x0FCC) __sfr TMR2
;
6550 //==============================================================================
6553 extern __at(0x0FCD) __sfr T1CON
;
6559 unsigned TMR1ON
: 1;
6561 unsigned NOT_T1SYNC
: 1;
6562 unsigned SOSCEN
: 1;
6563 unsigned T1CKPS0
: 1;
6564 unsigned T1CKPS1
: 1;
6565 unsigned TMR1CS0
: 1;
6566 unsigned TMR1CS1
: 1;
6572 unsigned T1CKPS
: 2;
6579 unsigned TMR1CS
: 2;
6583 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6585 #define _TMR1ON 0x01
6587 #define _NOT_T1SYNC 0x04
6588 #define _SOSCEN 0x08
6589 #define _T1CKPS0 0x10
6590 #define _T1CKPS1 0x20
6591 #define _TMR1CS0 0x40
6592 #define _TMR1CS1 0x80
6594 //==============================================================================
6596 extern __at(0x0FCE) __sfr TMR1
;
6597 extern __at(0x0FCE) __sfr TMR1L
;
6598 extern __at(0x0FCF) __sfr TMR1H
;
6600 //==============================================================================
6603 extern __at(0x0FD0) __sfr RCON
;
6609 unsigned NOT_BOR
: 1;
6610 unsigned NOT_POR
: 1;
6611 unsigned NOT_PD
: 1;
6612 unsigned NOT_TO
: 1;
6613 unsigned NOT_RI
: 1;
6614 unsigned NOT_CM
: 1;
6615 unsigned SBOREN
: 1;
6632 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6634 #define _NOT_BOR 0x01
6636 #define _NOT_POR 0x02
6638 #define _NOT_PD 0x04
6640 #define _NOT_TO 0x08
6642 #define _NOT_RI 0x10
6644 #define _NOT_CM 0x20
6646 #define _SBOREN 0x40
6649 //==============================================================================
6652 //==============================================================================
6655 extern __at(0x0FD1) __sfr WDTCON
;
6661 unsigned SWDTEN
: 1;
6662 unsigned ULPSINK
: 1;
6665 unsigned SRETEN
: 1;
6666 unsigned ULPLVL
: 1;
6668 unsigned REGSLP
: 1;
6684 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
6686 #define _SWDTEN 0x01
6688 #define _ULPSINK 0x02
6690 #define _SRETEN 0x10
6691 #define _ULPLVL 0x20
6692 #define _REGSLP 0x80
6694 //==============================================================================
6697 //==============================================================================
6700 extern __at(0x0FD2) __sfr IPR5
;
6706 unsigned TMR4IP
: 1;
6707 unsigned TMR5IP
: 1;
6708 unsigned TMR6IP
: 1;
6709 unsigned EVPOL0
: 1;
6710 unsigned TMR8IP
: 1;
6722 unsigned EVPOL1
: 1;
6742 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
6744 #define _IPR5_TMR4IP 0x01
6745 #define _IPR5_CCH0 0x01
6746 #define _IPR5_TMR5IP 0x02
6747 #define _IPR5_CCH1 0x02
6748 #define _IPR5_TMR6IP 0x04
6749 #define _IPR5_EVPOL0 0x08
6750 #define _IPR5_TMR8IP 0x10
6751 #define _IPR5_EVPOL1 0x10
6753 //==============================================================================
6756 //==============================================================================
6759 extern __at(0x0FD3) __sfr OSCCON
;
6767 unsigned HFIOFS
: 1;
6789 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6793 #define _HFIOFS 0x04
6800 //==============================================================================
6802 extern __at(0x0FD4) __sfr SPBRGH1
;
6804 //==============================================================================
6807 extern __at(0x0FD5) __sfr T0CON
;
6819 unsigned T08BIT
: 1;
6820 unsigned TMR0ON
: 1;
6830 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6838 #define _T08BIT 0x40
6839 #define _TMR0ON 0x80
6841 //==============================================================================
6843 extern __at(0x0FD6) __sfr TMR0
;
6844 extern __at(0x0FD6) __sfr TMR0L
;
6845 extern __at(0x0FD7) __sfr TMR0H
;
6847 //==============================================================================
6850 extern __at(0x0FD8) __sfr STATUS
;
6864 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6872 //==============================================================================
6874 extern __at(0x0FD9) __sfr FSR2L
;
6875 extern __at(0x0FDA) __sfr FSR2H
;
6876 extern __at(0x0FDB) __sfr PLUSW2
;
6877 extern __at(0x0FDC) __sfr PREINC2
;
6878 extern __at(0x0FDD) __sfr POSTDEC2
;
6879 extern __at(0x0FDE) __sfr POSTINC2
;
6880 extern __at(0x0FDF) __sfr INDF2
;
6881 extern __at(0x0FE0) __sfr BSR
;
6882 extern __at(0x0FE1) __sfr FSR1L
;
6883 extern __at(0x0FE2) __sfr FSR1H
;
6884 extern __at(0x0FE3) __sfr PLUSW1
;
6885 extern __at(0x0FE4) __sfr PREINC1
;
6886 extern __at(0x0FE5) __sfr POSTDEC1
;
6887 extern __at(0x0FE6) __sfr POSTINC1
;
6888 extern __at(0x0FE7) __sfr INDF1
;
6889 extern __at(0x0FE8) __sfr WREG
;
6890 extern __at(0x0FE9) __sfr FSR0L
;
6891 extern __at(0x0FEA) __sfr FSR0H
;
6892 extern __at(0x0FEB) __sfr PLUSW0
;
6893 extern __at(0x0FEC) __sfr PREINC0
;
6894 extern __at(0x0FED) __sfr POSTDEC0
;
6895 extern __at(0x0FEE) __sfr POSTINC0
;
6896 extern __at(0x0FEF) __sfr INDF0
;
6898 //==============================================================================
6901 extern __at(0x0FF0) __sfr INTCON3
;
6907 unsigned INT1IF
: 1;
6908 unsigned INT2IF
: 1;
6909 unsigned INT3IF
: 1;
6910 unsigned INT1IE
: 1;
6911 unsigned INT2IE
: 1;
6912 unsigned INT3IE
: 1;
6913 unsigned INT1IP
: 1;
6914 unsigned INT2IP
: 1;
6930 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6932 #define _INT1IF 0x01
6934 #define _INT2IF 0x02
6936 #define _INT3IF 0x04
6938 #define _INT1IE 0x08
6940 #define _INT2IE 0x10
6942 #define _INT3IE 0x20
6944 #define _INT1IP 0x40
6946 #define _INT2IP 0x80
6949 //==============================================================================
6952 //==============================================================================
6955 extern __at(0x0FF1) __sfr INTCON2
;
6962 unsigned INT3IP
: 1;
6963 unsigned TMR0IP
: 1;
6964 unsigned INTEDG3
: 1;
6965 unsigned INTEDG2
: 1;
6966 unsigned INTEDG1
: 1;
6967 unsigned INTEDG0
: 1;
6968 unsigned NOT_RBPU
: 1;
6984 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6987 #define _INT3IP 0x02
6989 #define _TMR0IP 0x04
6991 #define _INTEDG3 0x08
6992 #define _INTEDG2 0x10
6993 #define _INTEDG1 0x20
6994 #define _INTEDG0 0x40
6995 #define _NOT_RBPU 0x80
6998 //==============================================================================
7001 //==============================================================================
7004 extern __at(0x0FF2) __sfr INTCON
;
7011 unsigned INT0IF
: 1;
7012 unsigned TMR0IF
: 1;
7014 unsigned INT0IE
: 1;
7015 unsigned TMR0IE
: 1;
7016 unsigned PEIE_GIEL
: 1;
7017 unsigned GIE_GIEH
: 1;
7045 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7048 #define _INT0IF 0x02
7050 #define _TMR0IF 0x04
7053 #define _INT0IE 0x10
7055 #define _TMR0IE 0x20
7057 #define _PEIE_GIEL 0x40
7060 #define _GIE_GIEH 0x80
7064 //==============================================================================
7066 extern __at(0x0FF3) __sfr PROD
;
7067 extern __at(0x0FF3) __sfr PRODL
;
7068 extern __at(0x0FF4) __sfr PRODH
;
7069 extern __at(0x0FF5) __sfr TABLAT
;
7070 extern __at(0x0FF6) __sfr TBLPTR
;
7071 extern __at(0x0FF6) __sfr TBLPTRL
;
7072 extern __at(0x0FF7) __sfr TBLPTRH
;
7073 extern __at(0x0FF8) __sfr TBLPTRU
;
7074 extern __at(0x0FF9) __sfr PC
;
7075 extern __at(0x0FF9) __sfr PCL
;
7076 extern __at(0x0FFA) __sfr PCLATH
;
7077 extern __at(0x0FFB) __sfr PCLATU
;
7079 //==============================================================================
7082 extern __at(0x0FFC) __sfr STKPTR
;
7094 unsigned STKUNF
: 1;
7095 unsigned STKFUL
: 1;
7107 unsigned STKOVF
: 1;
7117 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7124 #define _STKUNF 0x40
7125 #define _STKFUL 0x80
7126 #define _STKOVF 0x80
7128 //==============================================================================
7130 extern __at(0x0FFD) __sfr TOS
;
7131 extern __at(0x0FFD) __sfr TOSL
;
7132 extern __at(0x0FFE) __sfr TOSH
;
7133 extern __at(0x0FFF) __sfr TOSU
;
7135 //==============================================================================
7137 // Configuration Bits
7139 //==============================================================================
7141 #define __CONFIG1L 0x300000
7142 #define __CONFIG1H 0x300001
7143 #define __CONFIG2L 0x300002
7144 #define __CONFIG2H 0x300003
7145 #define __CONFIG3L 0x300004
7146 #define __CONFIG3H 0x300005
7147 #define __CONFIG4L 0x300006
7148 #define __CONFIG5L 0x300008
7149 #define __CONFIG5H 0x300009
7150 #define __CONFIG6L 0x30000A
7151 #define __CONFIG6H 0x30000B
7152 #define __CONFIG7L 0x30000C
7153 #define __CONFIG7H 0x30000D
7155 //----------------------------- CONFIG1L Options -------------------------------
7157 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
7158 #define _RETEN_ON_1L 0xFF // Enabled.
7159 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
7160 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
7161 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
7162 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
7163 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
7164 #define _XINST_OFF_1L 0xBF // Disabled.
7165 #define _XINST_ON_1L 0xFF // Enabled.
7167 //----------------------------- CONFIG1H Options -------------------------------
7169 #define _FOSC_LP_1H 0xF0 // LP oscillator.
7170 #define _FOSC_XT_1H 0xF1 // XT oscillator.
7171 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
7172 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
7173 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
7174 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
7175 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
7176 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
7177 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
7178 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
7179 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
7180 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
7181 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
7182 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
7183 #define _PLLCFG_OFF_1H 0xEF // Disabled.
7184 #define _PLLCFG_ON_1H 0xFF // Enabled.
7185 #define _FCMEN_OFF_1H 0xBF // Disabled.
7186 #define _FCMEN_ON_1H 0xFF // Enabled.
7187 #define _IESO_OFF_1H 0x7F // Disabled.
7188 #define _IESO_ON_1H 0xFF // Enabled.
7190 //----------------------------- CONFIG2L Options -------------------------------
7192 #define _PWRTEN_ON_2L 0xFE // Enabled.
7193 #define _PWRTEN_OFF_2L 0xFF // Disabled.
7194 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
7195 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
7196 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
7197 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
7198 #define _BORV_0_2L 0xE7 // 3.0V.
7199 #define _BORV_1_2L 0xEF // 2.7V.
7200 #define _BORV_2_2L 0xF7 // 2.0V.
7201 #define _BORV_3_2L 0xFF // 1.8V.
7202 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
7203 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
7204 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
7205 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
7207 //----------------------------- CONFIG2H Options -------------------------------
7209 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
7210 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
7211 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
7212 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
7213 #define _WDTPS_1_2H 0x83 // 1:1.
7214 #define _WDTPS_2_2H 0x87 // 1:2.
7215 #define _WDTPS_4_2H 0x8B // 1:4.
7216 #define _WDTPS_8_2H 0x8F // 1:8.
7217 #define _WDTPS_16_2H 0x93 // 1:16.
7218 #define _WDTPS_32_2H 0x97 // 1:32.
7219 #define _WDTPS_64_2H 0x9B // 1:64.
7220 #define _WDTPS_128_2H 0x9F // 1:128.
7221 #define _WDTPS_256_2H 0xA3 // 1:256.
7222 #define _WDTPS_512_2H 0xA7 // 1:512.
7223 #define _WDTPS_1024_2H 0xAB // 1:1024.
7224 #define _WDTPS_2048_2H 0xAF // 1:2048.
7225 #define _WDTPS_4096_2H 0xB3 // 1:4096.
7226 #define _WDTPS_8192_2H 0xB7 // 1:8192.
7227 #define _WDTPS_16384_2H 0xBB // 1:16384.
7228 #define _WDTPS_32768_2H 0xBF // 1:32768.
7229 #define _WDTPS_65536_2H 0xC3 // 1:65536.
7230 #define _WDTPS_131072_2H 0xC7 // 1:131072.
7231 #define _WDTPS_262144_2H 0xCB // 1:262144.
7232 #define _WDTPS_524288_2H 0xCF // 1:524288.
7233 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
7235 //----------------------------- CONFIG3L Options -------------------------------
7237 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
7238 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
7239 #define _EASHFT_OFF_3L 0xF7 // Address shifting disabled.
7240 #define _EASHFT_ON_3L 0xFF // Address shifting enabled.
7241 #define _ABW_XM20_3L 0xCF // 20-bit address bus.
7242 #define _ABW_XM16_3L 0xDF // 16-bit address bus.
7243 #define _ABW_XM12_3L 0xEF // 12-bit address bus.
7244 #define _ABW_MM_3L 0xFF // 8-bit address bus.
7245 #define _BW_8_3L 0xBF // 8-bit external bus mode.
7246 #define _BW_16_3L 0xFF // 16-bit external bus mode.
7247 #define _WAIT_ON_3L 0x7F // Enabled.
7248 #define _WAIT_OFF_3L 0xFF // Disabled.
7250 //----------------------------- CONFIG3H Options -------------------------------
7252 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
7253 #define _CCP2MX_PORTC_3H 0xFF // RC1.
7254 #define _ECCPMX_PORTH_3H 0xFD // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RH7/RH6/RH5/RH4.
7255 #define _ECCPMX_PORTE_3H 0xFF // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RE6/RE5/RE4/RE3.
7256 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
7257 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
7258 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
7259 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
7261 //----------------------------- CONFIG4L Options -------------------------------
7263 #define _STVREN_OFF_4L 0xFE // Disabled.
7264 #define _STVREN_ON_4L 0xFF // Enabled.
7265 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
7266 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
7267 #define _DEBUG_ON_4L 0x7F // Enabled.
7268 #define _DEBUG_OFF_4L 0xFF // Disabled.
7270 //----------------------------- CONFIG5L Options -------------------------------
7272 #define _CP0_ON_5L 0xFE // Enabled.
7273 #define _CP0_OFF_5L 0xFF // Disabled.
7274 #define _CP1_ON_5L 0xFD // Enabled.
7275 #define _CP1_OFF_5L 0xFF // Disabled.
7276 #define _CP2_ON_5L 0xFB // Enabled.
7277 #define _CP2_OFF_5L 0xFF // Disabled.
7278 #define _CP3_ON_5L 0xF7 // Enabled.
7279 #define _CP3_OFF_5L 0xFF // Disabled.
7281 //----------------------------- CONFIG5H Options -------------------------------
7283 #define _CPB_ON_5H 0xBF // Enabled.
7284 #define _CPB_OFF_5H 0xFF // Disabled.
7285 #define _CPD_ON_5H 0x7F // Enabled.
7286 #define _CPD_OFF_5H 0xFF // Disabled.
7288 //----------------------------- CONFIG6L Options -------------------------------
7290 #define _WRT0_ON_6L 0xFE // Enabled.
7291 #define _WRT0_OFF_6L 0xFF // Disabled.
7292 #define _WRT1_ON_6L 0xFD // Enabled.
7293 #define _WRT1_OFF_6L 0xFF // Disabled.
7294 #define _WRT2_ON_6L 0xFB // Enabled.
7295 #define _WRT2_OFF_6L 0xFF // Disabled.
7296 #define _WRT3_ON_6L 0xF7 // Enabled.
7297 #define _WRT3_OFF_6L 0xFF // Disabled.
7299 //----------------------------- CONFIG6H Options -------------------------------
7301 #define _WRTC_ON_6H 0xDF // Enabled.
7302 #define _WRTC_OFF_6H 0xFF // Disabled.
7303 #define _WRTB_ON_6H 0xBF // Enabled.
7304 #define _WRTB_OFF_6H 0xFF // Disabled.
7305 #define _WRTD_ON_6H 0x7F // Enabled.
7306 #define _WRTD_OFF_6H 0xFF // Disabled.
7308 //----------------------------- CONFIG7L Options -------------------------------
7310 #define _EBRT0_ON_7L 0xFE // Enabled.
7311 #define _EBRT0_OFF_7L 0xFF // Disabled.
7312 #define _EBRT1_ON_7L 0xFD // Enabled.
7313 #define _EBRT1_OFF_7L 0xFF // Disabled.
7314 #define _EBRT2_ON_7L 0xFB // Enabled.
7315 #define _EBRT2_OFF_7L 0xFF // Disabled.
7316 #define _EBRT3_ON_7L 0xF7 // Enabled.
7317 #define _EBRT3_OFF_7L 0xFF // Disabled.
7319 //----------------------------- CONFIG7H Options -------------------------------
7321 #define _EBRTB_ON_7H 0xBF // Enabled.
7322 #define _EBRTB_OFF_7H 0xFF // Disabled.
7324 //==============================================================================
7326 #define __DEVID1 0x3FFFFE
7327 #define __DEVID2 0x3FFFFF
7329 #define __IDLOC0 0x200000
7330 #define __IDLOC1 0x200001
7331 #define __IDLOC2 0x200002
7332 #define __IDLOC3 0x200003
7333 #define __IDLOC4 0x200004
7334 #define __IDLOC5 0x200005
7335 #define __IDLOC6 0x200006
7336 #define __IDLOC7 0x200007
7338 #endif // #ifndef __PIC18F85K22_H__