2 * This declarations of the PIC18F85K90 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:37 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F85K90_H__
26 #define __PIC18F85K90_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EF4) __sfr LCDCON
;
70 extern __at(0x0EF4) volatile __LCDCONbits_t LCDCONbits
;
80 //==============================================================================
83 //==============================================================================
86 extern __at(0x0EF5) __sfr LCDPS
;
109 extern __at(0x0EF5) volatile __LCDPSbits_t LCDPSbits
;
120 //==============================================================================
123 //==============================================================================
126 extern __at(0x0EF6) __sfr LCDSE0
;
140 extern __at(0x0EF6) volatile __LCDSE0bits_t LCDSE0bits
;
151 //==============================================================================
154 //==============================================================================
157 extern __at(0x0EF7) __sfr LCDSE1
;
171 extern __at(0x0EF7) volatile __LCDSE1bits_t LCDSE1bits
;
182 //==============================================================================
185 //==============================================================================
188 extern __at(0x0EF8) __sfr LCDSE2
;
202 extern __at(0x0EF8) volatile __LCDSE2bits_t LCDSE2bits
;
213 //==============================================================================
216 //==============================================================================
219 extern __at(0x0EF9) __sfr LCDSE3
;
233 extern __at(0x0EF9) volatile __LCDSE3bits_t LCDSE3bits
;
244 //==============================================================================
247 //==============================================================================
250 extern __at(0x0EFA) __sfr LCDSE4
;
264 extern __at(0x0EFA) volatile __LCDSE4bits_t LCDSE4bits
;
275 //==============================================================================
278 //==============================================================================
281 extern __at(0x0EFB) __sfr LCDSE5
;
295 extern __at(0x0EFB) volatile __LCDSE5bits_t LCDSE5bits
;
306 //==============================================================================
309 //==============================================================================
312 extern __at(0x0EFC) __sfr LCDRL
;
348 extern __at(0x0EFC) volatile __LCDRLbits_t LCDRLbits
;
359 //==============================================================================
362 //==============================================================================
365 extern __at(0x0EFD) __sfr LCDREF
;
371 unsigned VLCD1PE
: 1;
372 unsigned VLCD2PE
: 1;
373 unsigned VLCD3PE
: 1;
374 unsigned LCDCST0
: 1;
375 unsigned LCDCST1
: 1;
376 unsigned LCDCST2
: 1;
389 extern __at(0x0EFD) volatile __LCDREFbits_t LCDREFbits
;
391 #define _VLCD1PE 0x01
392 #define _VLCD2PE 0x02
393 #define _VLCD3PE 0x04
394 #define _LCDCST0 0x08
395 #define _LCDCST1 0x10
396 #define _LCDCST2 0x20
400 //==============================================================================
403 //==============================================================================
406 extern __at(0x0EFE) __sfr SSP2CON2
;
418 unsigned ACKSTAT
: 1;
435 extern __at(0x0EFE) volatile __SSP2CON2bits_t SSP2CON2bits
;
437 #define _SSP2CON2_SEN 0x01
438 #define _SSP2CON2_RSEN 0x02
439 #define _SSP2CON2_ADMSK1 0x02
440 #define _SSP2CON2_PEN 0x04
441 #define _SSP2CON2_ADMSK2 0x04
442 #define _SSP2CON2_RCEN 0x08
443 #define _SSP2CON2_ADMSK3 0x08
444 #define _SSP2CON2_ACKEN 0x10
445 #define _SSP2CON2_ADMSK4 0x10
446 #define _SSP2CON2_ACKDT 0x20
447 #define _SSP2CON2_ADMSK5 0x20
448 #define _SSP2CON2_ACKSTAT 0x40
449 #define _SSP2CON2_GCEN 0x80
451 //==============================================================================
454 //==============================================================================
457 extern __at(0x0EFF) __sfr SSP2CON1
;
480 extern __at(0x0EFF) volatile __SSP2CON1bits_t SSP2CON1bits
;
482 #define _SSP2CON1_SSPM0 0x01
483 #define _SSP2CON1_SSPM1 0x02
484 #define _SSP2CON1_SSPM2 0x04
485 #define _SSP2CON1_SSPM3 0x08
486 #define _SSP2CON1_CKP 0x10
487 #define _SSP2CON1_SSPEN 0x20
488 #define _SSP2CON1_SSPOV 0x40
489 #define _SSP2CON1_WCOL 0x80
491 //==============================================================================
494 //==============================================================================
497 extern __at(0x0F00) __sfr SSP2STAT
;
505 unsigned R_NOT_W
: 1;
508 unsigned D_NOT_A
: 1;
518 unsigned I2C_START
: 1;
519 unsigned I2C_STOP
: 1;
553 unsigned NOT_WRITE
: 1;
556 unsigned NOT_ADDRESS
: 1;
565 unsigned READ_WRITE
: 1;
568 unsigned DATA_ADDRESS
: 1;
577 unsigned I2C_READ
: 1;
580 unsigned I2C_DAT
: 1;
586 extern __at(0x0F00) volatile __SSP2STATbits_t SSP2STATbits
;
588 #define _SSP2STAT_BF 0x01
589 #define _SSP2STAT_UA 0x02
590 #define _SSP2STAT_R_NOT_W 0x04
591 #define _SSP2STAT_R 0x04
592 #define _SSP2STAT_R_W 0x04
593 #define _SSP2STAT_NOT_W 0x04
594 #define _SSP2STAT_NOT_WRITE 0x04
595 #define _SSP2STAT_READ_WRITE 0x04
596 #define _SSP2STAT_I2C_READ 0x04
597 #define _SSP2STAT_S 0x08
598 #define _SSP2STAT_I2C_START 0x08
599 #define _SSP2STAT_P 0x10
600 #define _SSP2STAT_I2C_STOP 0x10
601 #define _SSP2STAT_D_NOT_A 0x20
602 #define _SSP2STAT_D 0x20
603 #define _SSP2STAT_D_A 0x20
604 #define _SSP2STAT_NOT_A 0x20
605 #define _SSP2STAT_NOT_ADDRESS 0x20
606 #define _SSP2STAT_DATA_ADDRESS 0x20
607 #define _SSP2STAT_I2C_DAT 0x20
608 #define _SSP2STAT_CKE 0x40
609 #define _SSP2STAT_SMP 0x80
611 //==============================================================================
614 //==============================================================================
617 extern __at(0x0F01) __sfr SSP2ADD
;
631 extern __at(0x0F01) volatile __SSP2ADDbits_t SSP2ADDbits
;
633 #define _SSP2ADD_MSK0 0x01
634 #define _SSP2ADD_MSK1 0x02
635 #define _SSP2ADD_MSK2 0x04
636 #define _SSP2ADD_MSK3 0x08
637 #define _SSP2ADD_MSK4 0x10
638 #define _SSP2ADD_MSK5 0x20
639 #define _SSP2ADD_MSK6 0x40
640 #define _SSP2ADD_MSK7 0x80
642 //==============================================================================
644 extern __at(0x0F02) __sfr SSP2BUF
;
646 //==============================================================================
649 extern __at(0x0F03) __sfr T4CON
;
655 unsigned T4CKPS0
: 1;
656 unsigned T4CKPS1
: 1;
658 unsigned T4OUTPS0
: 1;
659 unsigned T4OUTPS1
: 1;
660 unsigned T4OUTPS2
: 1;
661 unsigned T4OUTPS3
: 1;
674 unsigned T4OUTPS
: 4;
679 extern __at(0x0F03) volatile __T4CONbits_t T4CONbits
;
681 #define _T4CKPS0 0x01
682 #define _T4CKPS1 0x02
684 #define _T4OUTPS0 0x08
685 #define _T4OUTPS1 0x10
686 #define _T4OUTPS2 0x20
687 #define _T4OUTPS3 0x40
689 //==============================================================================
691 extern __at(0x0F04) __sfr PR4
;
692 extern __at(0x0F05) __sfr TMR4
;
694 //==============================================================================
697 extern __at(0x0F06) __sfr CCP7CON
;
739 extern __at(0x0F06) volatile __CCP7CONbits_t CCP7CONbits
;
750 //==============================================================================
752 extern __at(0x0F07) __sfr CCPR7
;
753 extern __at(0x0F07) __sfr CCPR7L
;
754 extern __at(0x0F08) __sfr CCPR7H
;
756 //==============================================================================
759 extern __at(0x0F09) __sfr CCP6CON
;
801 extern __at(0x0F09) volatile __CCP6CONbits_t CCP6CONbits
;
812 //==============================================================================
814 extern __at(0x0F0A) __sfr CCPR6
;
815 extern __at(0x0F0A) __sfr CCPR6L
;
816 extern __at(0x0F0B) __sfr CCPR6H
;
818 //==============================================================================
821 extern __at(0x0F0C) __sfr CCP5CON
;
863 extern __at(0x0F0C) volatile __CCP5CONbits_t CCP5CONbits
;
874 //==============================================================================
876 extern __at(0x0F0D) __sfr CCPR5
;
877 extern __at(0x0F0D) __sfr CCPR5L
;
878 extern __at(0x0F0E) __sfr CCPR5H
;
880 //==============================================================================
883 extern __at(0x0F0F) __sfr CCP4CON
;
925 extern __at(0x0F0F) volatile __CCP4CONbits_t CCP4CONbits
;
936 //==============================================================================
938 extern __at(0x0F10) __sfr CCPR4
;
939 extern __at(0x0F10) __sfr CCPR4L
;
940 extern __at(0x0F11) __sfr CCPR4H
;
942 //==============================================================================
945 extern __at(0x0F12) __sfr T5GCON
;
954 unsigned T5GGO_NOT_T5DONE
: 1;
978 unsigned NOT_T5DONE
: 1;
992 extern __at(0x0F12) volatile __T5GCONbits_t T5GCONbits
;
997 #define _T5GGO_NOT_T5DONE 0x08
999 #define _NOT_T5DONE 0x08
1000 #define _T5GSPM 0x10
1002 #define _T5GPOL 0x40
1003 #define _TMR5GE 0x80
1005 //==============================================================================
1008 //==============================================================================
1011 extern __at(0x0F13) __sfr T5CON
;
1017 unsigned TMR5ON
: 1;
1019 unsigned NOT_T5SYNC
: 1;
1020 unsigned SOSCEN
: 1;
1021 unsigned T5CKPS0
: 1;
1022 unsigned T5CKPS1
: 1;
1023 unsigned TMR5CS0
: 1;
1024 unsigned TMR5CS1
: 1;
1030 unsigned T5CKPS
: 2;
1037 unsigned TMR5CS
: 2;
1041 extern __at(0x0F13) volatile __T5CONbits_t T5CONbits
;
1043 #define _T5CON_TMR5ON 0x01
1044 #define _T5CON_RD16 0x02
1045 #define _T5CON_NOT_T5SYNC 0x04
1046 #define _T5CON_SOSCEN 0x08
1047 #define _T5CON_T5CKPS0 0x10
1048 #define _T5CON_T5CKPS1 0x20
1049 #define _T5CON_TMR5CS0 0x40
1050 #define _T5CON_TMR5CS1 0x80
1052 //==============================================================================
1054 extern __at(0x0F14) __sfr TMR5
;
1055 extern __at(0x0F14) __sfr TMR5L
;
1056 extern __at(0x0F15) __sfr TMR5H
;
1058 //==============================================================================
1061 extern __at(0x0F16) __sfr PMD3
;
1066 unsigned CCP4MD
: 1;
1067 unsigned CCP5MD
: 1;
1068 unsigned CCP6MD
: 1;
1069 unsigned CCP7MD
: 1;
1070 unsigned CCP8MD
: 1;
1075 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
1077 #define _CCP4MD 0x02
1078 #define _CCP5MD 0x04
1079 #define _CCP6MD 0x08
1080 #define _CCP7MD 0x10
1081 #define _CCP8MD 0x20
1083 //==============================================================================
1086 //==============================================================================
1089 extern __at(0x0F17) __sfr PMD2
;
1093 unsigned CMP1MD
: 1;
1094 unsigned CMP2MD
: 1;
1095 unsigned CMP3MD
: 1;
1096 unsigned TMR5MD
: 1;
1097 unsigned TMR6MD
: 1;
1099 unsigned TMR8MD
: 1;
1103 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
1105 #define _CMP1MD 0x01
1106 #define _CMP2MD 0x02
1107 #define _CMP3MD 0x04
1108 #define _TMR5MD 0x08
1109 #define _TMR6MD 0x10
1110 #define _TMR8MD 0x40
1112 //==============================================================================
1115 //==============================================================================
1118 extern __at(0x0F18) __sfr PMD1
;
1123 unsigned TMR1MD
: 1;
1124 unsigned TMR2MD
: 1;
1125 unsigned TMR3MD
: 1;
1126 unsigned TMR4MD
: 1;
1127 unsigned RTCCMD
: 1;
1128 unsigned CTMUMD
: 1;
1132 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
1134 #define _TMR1MD 0x02
1135 #define _TMR2MD 0x04
1136 #define _TMR3MD 0x08
1137 #define _TMR4MD 0x10
1138 #define _RTCCMD 0x20
1139 #define _CTMUMD 0x40
1141 //==============================================================================
1144 //==============================================================================
1147 extern __at(0x0F19) __sfr PMD0
;
1152 unsigned SSP1MD
: 1;
1153 unsigned SSP2MD
: 1;
1154 unsigned UART1MD
: 1;
1155 unsigned UART2MD
: 1;
1156 unsigned CCP1MD
: 1;
1157 unsigned CCP2MD
: 1;
1158 unsigned CCP3MD
: 1;
1161 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
1164 #define _SSP1MD 0x02
1165 #define _SSP2MD 0x04
1166 #define _UART1MD 0x08
1167 #define _UART2MD 0x10
1168 #define _CCP1MD 0x20
1169 #define _CCP2MD 0x40
1170 #define _CCP3MD 0x80
1172 //==============================================================================
1175 //==============================================================================
1178 extern __at(0x0F1A) __sfr PSTR3CON
;
1188 unsigned STRSYNC
: 1;
1201 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1203 #define _PSTR3CON_STRA 0x01
1204 #define _PSTR3CON_STRB 0x02
1205 #define _PSTR3CON_STRC 0x04
1206 #define _PSTR3CON_STRD 0x08
1207 #define _PSTR3CON_STRSYNC 0x10
1208 #define _PSTR3CON_CMPL0 0x40
1209 #define _PSTR3CON_CMPL1 0x80
1211 //==============================================================================
1214 //==============================================================================
1217 extern __at(0x0F1B) __sfr PSTR2CON
;
1227 unsigned STRSYNC
: 1;
1240 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
1242 #define _PSTR2CON_STRA 0x01
1243 #define _PSTR2CON_STRB 0x02
1244 #define _PSTR2CON_STRC 0x04
1245 #define _PSTR2CON_STRD 0x08
1246 #define _PSTR2CON_STRSYNC 0x10
1247 #define _PSTR2CON_CMPL0 0x40
1248 #define _PSTR2CON_CMPL1 0x80
1250 //==============================================================================
1252 extern __at(0x0F1C) __sfr TXREG2
;
1253 extern __at(0x0F1D) __sfr RCREG2
;
1254 extern __at(0x0F1E) __sfr SPBRG2
;
1255 extern __at(0x0F1F) __sfr SPBRGH2
;
1257 //==============================================================================
1260 extern __at(0x0F20) __sfr BAUDCON2
;
1271 unsigned ABDOVF
: 1;
1274 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
1276 #define _BAUDCON2_ABDEN 0x01
1277 #define _BAUDCON2_WUE 0x02
1278 #define _BAUDCON2_BRG16 0x08
1279 #define _BAUDCON2_TXCKP 0x10
1280 #define _BAUDCON2_RXDTP 0x20
1281 #define _BAUDCON2_RCIDL 0x40
1282 #define _BAUDCON2_ABDOVF 0x80
1284 //==============================================================================
1287 //==============================================================================
1290 extern __at(0x0F21) __sfr TXSTA2
;
1311 unsigned SENDB2
: 1;
1319 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
1321 #define _TXSTA2_TX9D 0x01
1322 #define _TXSTA2_TX9D2 0x01
1323 #define _TXSTA2_TRMT 0x02
1324 #define _TXSTA2_TRMT2 0x02
1325 #define _TXSTA2_BRGH 0x04
1326 #define _TXSTA2_BRGH2 0x04
1327 #define _TXSTA2_SENDB 0x08
1328 #define _TXSTA2_SENDB2 0x08
1329 #define _TXSTA2_SYNC 0x10
1330 #define _TXSTA2_SYNC2 0x10
1331 #define _TXSTA2_TXEN 0x20
1332 #define _TXSTA2_TXEN2 0x20
1333 #define _TXSTA2_TX9 0x40
1334 #define _TXSTA2_TX92 0x40
1335 #define _TXSTA2_CSRC 0x80
1336 #define _TXSTA2_CSRC2 0x80
1338 //==============================================================================
1341 //==============================================================================
1344 extern __at(0x0F22) __sfr RCSTA2
;
1365 unsigned ADDEN2
: 1;
1373 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
1375 #define _RCSTA2_RX9D 0x01
1376 #define _RCSTA2_RX9D2 0x01
1377 #define _RCSTA2_OERR 0x02
1378 #define _RCSTA2_OERR2 0x02
1379 #define _RCSTA2_FERR 0x04
1380 #define _RCSTA2_FERR2 0x04
1381 #define _RCSTA2_ADDEN 0x08
1382 #define _RCSTA2_ADDEN2 0x08
1383 #define _RCSTA2_CREN 0x10
1384 #define _RCSTA2_CREN2 0x10
1385 #define _RCSTA2_SREN 0x20
1386 #define _RCSTA2_SREN2 0x20
1387 #define _RCSTA2_RX9 0x40
1388 #define _RCSTA2_RX92 0x40
1389 #define _RCSTA2_SPEN 0x80
1390 #define _RCSTA2_SPEN2 0x80
1392 //==============================================================================
1395 //==============================================================================
1398 extern __at(0x0F23) __sfr ANCON2
;
1402 unsigned ANSEL16
: 1;
1403 unsigned ANSEL17
: 1;
1404 unsigned ANSEL18
: 1;
1405 unsigned ANSEL19
: 1;
1406 unsigned ANSEL20
: 1;
1407 unsigned ANSEL21
: 1;
1408 unsigned ANSEL22
: 1;
1409 unsigned ANSEL23
: 1;
1412 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
1414 #define _ANSEL16 0x01
1415 #define _ANSEL17 0x02
1416 #define _ANSEL18 0x04
1417 #define _ANSEL19 0x08
1418 #define _ANSEL20 0x10
1419 #define _ANSEL21 0x20
1420 #define _ANSEL22 0x40
1421 #define _ANSEL23 0x80
1423 //==============================================================================
1426 //==============================================================================
1429 extern __at(0x0F24) __sfr ANCON1
;
1433 unsigned ANSEL8
: 1;
1434 unsigned ANSEL9
: 1;
1435 unsigned ANSEL10
: 1;
1436 unsigned ANSEL11
: 1;
1437 unsigned ANSEL12
: 1;
1438 unsigned ANSEL13
: 1;
1439 unsigned ANSEL14
: 1;
1440 unsigned ANSEL15
: 1;
1443 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
1445 #define _ANSEL8 0x01
1446 #define _ANSEL9 0x02
1447 #define _ANSEL10 0x04
1448 #define _ANSEL11 0x08
1449 #define _ANSEL12 0x10
1450 #define _ANSEL13 0x20
1451 #define _ANSEL14 0x40
1452 #define _ANSEL15 0x80
1454 //==============================================================================
1457 //==============================================================================
1460 extern __at(0x0F25) __sfr ANCON0
;
1464 unsigned ANSEL0
: 1;
1465 unsigned ANSEL1
: 1;
1466 unsigned ANSEL2
: 1;
1467 unsigned ANSEL3
: 1;
1468 unsigned ANSEL4
: 1;
1469 unsigned ANSEL5
: 1;
1470 unsigned ANSEL6
: 1;
1471 unsigned ANSEL7
: 1;
1474 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
1476 #define _ANSEL0 0x01
1477 #define _ANSEL1 0x02
1478 #define _ANSEL2 0x04
1479 #define _ANSEL3 0x08
1480 #define _ANSEL4 0x10
1481 #define _ANSEL5 0x20
1482 #define _ANSEL6 0x40
1483 #define _ANSEL7 0x80
1485 //==============================================================================
1488 //==============================================================================
1491 extern __at(0x0F27) __sfr ODCON3
;
1495 unsigned CTMUDS
: 1;
1505 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
1507 #define _CTMUDS 0x01
1511 //==============================================================================
1514 //==============================================================================
1517 extern __at(0x0F28) __sfr ODCON2
;
1521 unsigned CCP3OD
: 1;
1522 unsigned CCP4OD
: 1;
1523 unsigned CCP5OD
: 1;
1524 unsigned CCP6OD
: 1;
1525 unsigned CCP7OD
: 1;
1526 unsigned CCP8OD
: 1;
1531 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
1533 #define _CCP3OD 0x01
1534 #define _CCP4OD 0x02
1535 #define _CCP5OD 0x04
1536 #define _CCP6OD 0x08
1537 #define _CCP7OD 0x10
1538 #define _CCP8OD 0x20
1540 //==============================================================================
1543 //==============================================================================
1546 extern __at(0x0F29) __sfr ODCON1
;
1550 unsigned SPI2OD
: 1;
1555 unsigned CCP1OD
: 1;
1556 unsigned CCP2OD
: 1;
1557 unsigned SPI1OD
: 1;
1560 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
1562 #define _SPI2OD 0x01
1563 #define _CCP1OD 0x20
1564 #define _CCP2OD 0x40
1565 #define _SPI1OD 0x80
1567 //==============================================================================
1570 //==============================================================================
1573 extern __at(0x0F2A) __sfr REFOCON
;
1579 unsigned RODIV0
: 1;
1580 unsigned RODIV1
: 1;
1581 unsigned RODIV2
: 1;
1582 unsigned RODIV3
: 1;
1584 unsigned ROSSLP
: 1;
1596 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
1598 #define _RODIV0 0x01
1599 #define _RODIV1 0x02
1600 #define _RODIV2 0x04
1601 #define _RODIV3 0x08
1603 #define _ROSSLP 0x20
1606 //==============================================================================
1609 //==============================================================================
1612 extern __at(0x0F2B) __sfr CCPTMRS2
;
1618 unsigned C8TSEL0
: 1;
1619 unsigned C8TSEL1
: 1;
1630 unsigned C8TSEL
: 2;
1635 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
1637 #define _C8TSEL0 0x01
1638 #define _C8TSEL1 0x02
1640 //==============================================================================
1643 //==============================================================================
1646 extern __at(0x0F2C) __sfr CCPTMRS1
;
1652 unsigned C4TSEL0
: 1;
1653 unsigned C4TSEL1
: 1;
1654 unsigned C5TSEL0
: 1;
1656 unsigned C6TSEL0
: 1;
1658 unsigned C7TSEL0
: 1;
1659 unsigned C7TSEL1
: 1;
1664 unsigned C4TSEL
: 2;
1671 unsigned C7TSEL
: 2;
1675 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
1677 #define _C4TSEL0 0x01
1678 #define _C4TSEL1 0x02
1679 #define _C5TSEL0 0x04
1680 #define _C6TSEL0 0x10
1681 #define _C7TSEL0 0x40
1682 #define _C7TSEL1 0x80
1684 //==============================================================================
1687 //==============================================================================
1690 extern __at(0x0F2D) __sfr CCPTMRS0
;
1696 unsigned C1TSEL0
: 1;
1697 unsigned C1TSEL1
: 1;
1698 unsigned C1TSEL2
: 1;
1699 unsigned C2TSEL0
: 1;
1700 unsigned C2TSEL1
: 1;
1701 unsigned C2TSEL2
: 1;
1702 unsigned C3TSEL0
: 1;
1703 unsigned C3TSEL1
: 1;
1708 unsigned C1TSEL
: 3;
1715 unsigned C2TSEL
: 3;
1722 unsigned C3TSEL
: 2;
1726 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
1728 #define _C1TSEL0 0x01
1729 #define _C1TSEL1 0x02
1730 #define _C1TSEL2 0x04
1731 #define _C2TSEL0 0x08
1732 #define _C2TSEL1 0x10
1733 #define _C2TSEL2 0x20
1734 #define _C3TSEL0 0x40
1735 #define _C3TSEL1 0x80
1737 //==============================================================================
1740 //==============================================================================
1743 extern __at(0x0F2E) __sfr CM3CON
;
1752 unsigned EVPOL0
: 1;
1753 unsigned EVPOL1
: 1;
1773 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
1775 #define _CM3CON_CCH0 0x01
1776 #define _CM3CON_CCH1 0x02
1777 #define _CM3CON_CREF 0x04
1778 #define _CM3CON_EVPOL0 0x08
1779 #define _CM3CON_EVPOL1 0x10
1780 #define _CM3CON_CPOL 0x20
1781 #define _CM3CON_COE 0x40
1782 #define _CM3CON_CON 0x80
1784 //==============================================================================
1787 //==============================================================================
1790 extern __at(0x0F2E) __sfr CM3CON1
;
1799 unsigned EVPOL0
: 1;
1800 unsigned EVPOL1
: 1;
1820 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
1822 #define _CM3CON1_CCH0 0x01
1823 #define _CM3CON1_CCH1 0x02
1824 #define _CM3CON1_CREF 0x04
1825 #define _CM3CON1_EVPOL0 0x08
1826 #define _CM3CON1_EVPOL1 0x10
1827 #define _CM3CON1_CPOL 0x20
1828 #define _CM3CON1_COE 0x40
1829 #define _CM3CON1_CON 0x80
1831 //==============================================================================
1834 //==============================================================================
1837 extern __at(0x0F2F) __sfr CM2CON
;
1846 unsigned EVPOL0
: 1;
1847 unsigned EVPOL1
: 1;
1867 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
1869 #define _CM2CON_CCH0 0x01
1870 #define _CM2CON_CCH1 0x02
1871 #define _CM2CON_CREF 0x04
1872 #define _CM2CON_EVPOL0 0x08
1873 #define _CM2CON_EVPOL1 0x10
1874 #define _CM2CON_CPOL 0x20
1875 #define _CM2CON_COE 0x40
1876 #define _CM2CON_CON 0x80
1878 //==============================================================================
1881 //==============================================================================
1884 extern __at(0x0F2F) __sfr CM2CON1
;
1893 unsigned EVPOL0
: 1;
1894 unsigned EVPOL1
: 1;
1914 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
1916 #define _CM2CON1_CCH0 0x01
1917 #define _CM2CON1_CCH1 0x02
1918 #define _CM2CON1_CREF 0x04
1919 #define _CM2CON1_EVPOL0 0x08
1920 #define _CM2CON1_EVPOL1 0x10
1921 #define _CM2CON1_CPOL 0x20
1922 #define _CM2CON1_COE 0x40
1923 #define _CM2CON1_CON 0x80
1925 //==============================================================================
1928 //==============================================================================
1931 extern __at(0x0F36) __sfr T8CON
;
1937 unsigned T8CKPS0
: 1;
1938 unsigned T8CKPS1
: 1;
1939 unsigned TMR8ON
: 1;
1940 unsigned T8OUTPS0
: 1;
1941 unsigned T8OUTPS1
: 1;
1942 unsigned T8OUTPS2
: 1;
1943 unsigned T8OUTPS3
: 1;
1949 unsigned T8CKPS
: 2;
1956 unsigned T8OUTPS
: 4;
1961 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
1963 #define _T8CKPS0 0x01
1964 #define _T8CKPS1 0x02
1965 #define _TMR8ON 0x04
1966 #define _T8OUTPS0 0x08
1967 #define _T8OUTPS1 0x10
1968 #define _T8OUTPS2 0x20
1969 #define _T8OUTPS3 0x40
1971 //==============================================================================
1973 extern __at(0x0F37) __sfr PR8
;
1974 extern __at(0x0F38) __sfr TMR8
;
1976 //==============================================================================
1979 extern __at(0x0F39) __sfr T6CON
;
1985 unsigned T6CKPS0
: 1;
1986 unsigned T6CKPS1
: 1;
1987 unsigned TMR6ON
: 1;
1988 unsigned T6OUTPS0
: 1;
1989 unsigned T6OUTPS1
: 1;
1990 unsigned T6OUTPS2
: 1;
1991 unsigned T6OUTPS3
: 1;
1997 unsigned T6CKPS
: 2;
2004 unsigned T6OUTPS
: 4;
2009 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
2011 #define _T6CKPS0 0x01
2012 #define _T6CKPS1 0x02
2013 #define _TMR6ON 0x04
2014 #define _T6OUTPS0 0x08
2015 #define _T6OUTPS1 0x10
2016 #define _T6OUTPS2 0x20
2017 #define _T6OUTPS3 0x40
2019 //==============================================================================
2021 extern __at(0x0F3A) __sfr PR6
;
2022 extern __at(0x0F3B) __sfr TMR6
;
2024 //==============================================================================
2027 extern __at(0x0F46) __sfr CCP8CON
;
2033 unsigned CCP8M0
: 1;
2034 unsigned CCP8M1
: 1;
2035 unsigned CCP8M2
: 1;
2036 unsigned CCP8M3
: 1;
2069 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
2071 #define _CCP8M0 0x01
2072 #define _CCP8M1 0x02
2073 #define _CCP8M2 0x04
2074 #define _CCP8M3 0x08
2080 //==============================================================================
2082 extern __at(0x0F47) __sfr CCPR8
;
2083 extern __at(0x0F47) __sfr CCPR8L
;
2084 extern __at(0x0F48) __sfr CCPR8H
;
2086 //==============================================================================
2089 extern __at(0x0F49) __sfr CCP3CON
;
2095 unsigned CCP3M0
: 1;
2096 unsigned CCP3M1
: 1;
2097 unsigned CCP3M2
: 1;
2098 unsigned CCP3M3
: 1;
2137 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
2139 #define _CCP3M0 0x01
2140 #define _CCP3M1 0x02
2141 #define _CCP3M2 0x04
2142 #define _CCP3M3 0x08
2150 //==============================================================================
2152 extern __at(0x0F4A) __sfr CCPR3
;
2153 extern __at(0x0F4A) __sfr CCPR3L
;
2154 extern __at(0x0F4B) __sfr CCPR3H
;
2156 //==============================================================================
2159 extern __at(0x0F4C) __sfr ECCP3DEL
;
2172 unsigned P3RSEN
: 1;
2182 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
2191 #define _P3RSEN 0x80
2193 //==============================================================================
2196 //==============================================================================
2199 extern __at(0x0F4C) __sfr PWM3CON
;
2212 unsigned P3RSEN
: 1;
2222 extern __at(0x0F4C) volatile __PWM3CONbits_t PWM3CONbits
;
2224 #define _PWM3CON_P3DC0 0x01
2225 #define _PWM3CON_P3DC1 0x02
2226 #define _PWM3CON_P3DC2 0x04
2227 #define _PWM3CON_P3DC3 0x08
2228 #define _PWM3CON_P3DC4 0x10
2229 #define _PWM3CON_P3DC5 0x20
2230 #define _PWM3CON_P3DC6 0x40
2231 #define _PWM3CON_P3RSEN 0x80
2233 //==============================================================================
2236 //==============================================================================
2239 extern __at(0x0F4D) __sfr ECCP3AS
;
2245 unsigned PSS3BD0
: 1;
2246 unsigned PSS3BD1
: 1;
2247 unsigned PSS3AC0
: 1;
2248 unsigned PSS3AC1
: 1;
2249 unsigned ECCP3AS0
: 1;
2250 unsigned ECCP3AS1
: 1;
2251 unsigned ECCP3AS2
: 1;
2252 unsigned ECCP3ASE
: 1;
2257 unsigned PSS3BD
: 2;
2264 unsigned PSS3AC
: 2;
2271 unsigned ECCP3AS
: 3;
2276 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
2278 #define _PSS3BD0 0x01
2279 #define _PSS3BD1 0x02
2280 #define _PSS3AC0 0x04
2281 #define _PSS3AC1 0x08
2282 #define _ECCP3AS0 0x10
2283 #define _ECCP3AS1 0x20
2284 #define _ECCP3AS2 0x40
2285 #define _ECCP3ASE 0x80
2287 //==============================================================================
2290 //==============================================================================
2293 extern __at(0x0F4E) __sfr CCP2CON
;
2299 unsigned CCP2M0
: 1;
2300 unsigned CCP2M1
: 1;
2301 unsigned CCP2M2
: 1;
2302 unsigned CCP2M3
: 1;
2341 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
2343 #define _CCP2M0 0x01
2344 #define _CCP2M1 0x02
2345 #define _CCP2M2 0x04
2346 #define _CCP2M3 0x08
2354 //==============================================================================
2357 //==============================================================================
2360 extern __at(0x0F4E) __sfr ECCP2CON
;
2366 unsigned CCP2M0
: 1;
2367 unsigned CCP2M1
: 1;
2368 unsigned CCP2M2
: 1;
2369 unsigned CCP2M3
: 1;
2408 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
2410 #define _ECCP2CON_CCP2M0 0x01
2411 #define _ECCP2CON_CCP2M1 0x02
2412 #define _ECCP2CON_CCP2M2 0x04
2413 #define _ECCP2CON_CCP2M3 0x08
2414 #define _ECCP2CON_DC2B0 0x10
2415 #define _ECCP2CON_CCP2Y 0x10
2416 #define _ECCP2CON_DC2B1 0x20
2417 #define _ECCP2CON_CCP2X 0x20
2418 #define _ECCP2CON_P2M0 0x40
2419 #define _ECCP2CON_P2M1 0x80
2421 //==============================================================================
2423 extern __at(0x0F4F) __sfr CCPR2
;
2424 extern __at(0x0F4F) __sfr CCPR2L
;
2425 extern __at(0x0F50) __sfr CCPR2H
;
2427 //==============================================================================
2430 extern __at(0x0F51) __sfr ECCP2DEL
;
2443 unsigned P2RSEN
: 1;
2453 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
2462 #define _P2RSEN 0x80
2464 //==============================================================================
2467 //==============================================================================
2470 extern __at(0x0F51) __sfr PWM2CON
;
2483 unsigned P2RSEN
: 1;
2493 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
2495 #define _PWM2CON_P2DC0 0x01
2496 #define _PWM2CON_P2DC1 0x02
2497 #define _PWM2CON_P2DC2 0x04
2498 #define _PWM2CON_P2DC3 0x08
2499 #define _PWM2CON_P2DC4 0x10
2500 #define _PWM2CON_P2DC5 0x20
2501 #define _PWM2CON_P2DC6 0x40
2502 #define _PWM2CON_P2RSEN 0x80
2504 //==============================================================================
2507 //==============================================================================
2510 extern __at(0x0F52) __sfr ECCP2AS
;
2516 unsigned PSS2BD0
: 1;
2517 unsigned PSS2BD1
: 1;
2518 unsigned PSS2AC0
: 1;
2519 unsigned PSS2AC1
: 1;
2520 unsigned ECCP2AS0
: 1;
2521 unsigned ECCP2AS1
: 1;
2522 unsigned ECCP2AS2
: 1;
2523 unsigned ECCP2ASE
: 1;
2528 unsigned PSS2BD
: 2;
2535 unsigned PSS2AC
: 2;
2542 unsigned ECCP2AS
: 3;
2547 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
2549 #define _PSS2BD0 0x01
2550 #define _PSS2BD1 0x02
2551 #define _PSS2AC0 0x04
2552 #define _PSS2AC1 0x08
2553 #define _ECCP2AS0 0x10
2554 #define _ECCP2AS1 0x20
2555 #define _ECCP2AS2 0x40
2556 #define _ECCP2ASE 0x80
2558 //==============================================================================
2561 //==============================================================================
2564 extern __at(0x0F53) __sfr PADCFG1
;
2571 unsigned RTSECSEL0
: 1;
2572 unsigned RTSECSEL1
: 1;
2583 unsigned RTSECSEL
: 2;
2588 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
2590 #define _RTSECSEL0 0x02
2591 #define _RTSECSEL1 0x04
2596 //==============================================================================
2599 //==============================================================================
2602 extern __at(0x0F54) __sfr CM1CON
;
2611 unsigned EVPOL0
: 1;
2612 unsigned EVPOL1
: 1;
2632 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
2637 #define _EVPOL0 0x08
2638 #define _EVPOL1 0x10
2643 //==============================================================================
2646 //==============================================================================
2649 extern __at(0x0F54) __sfr CM1CON1
;
2658 unsigned EVPOL0
: 1;
2659 unsigned EVPOL1
: 1;
2679 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
2681 #define _CM1CON1_CCH0 0x01
2682 #define _CM1CON1_CCH1 0x02
2683 #define _CM1CON1_CREF 0x04
2684 #define _CM1CON1_EVPOL0 0x08
2685 #define _CM1CON1_EVPOL1 0x10
2686 #define _CM1CON1_CPOL 0x20
2687 #define _CM1CON1_COE 0x40
2688 #define _CM1CON1_CON 0x80
2690 //==============================================================================
2693 //==============================================================================
2696 extern __at(0x0F55) __sfr CTMUICON
;
2704 unsigned ITRIM0
: 1;
2705 unsigned ITRIM1
: 1;
2706 unsigned ITRIM2
: 1;
2707 unsigned ITRIM3
: 1;
2708 unsigned ITRIM4
: 1;
2709 unsigned ITRIM5
: 1;
2725 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
2729 #define _ITRIM0 0x04
2730 #define _ITRIM1 0x08
2731 #define _ITRIM2 0x10
2732 #define _ITRIM3 0x20
2733 #define _ITRIM4 0x40
2734 #define _ITRIM5 0x80
2736 //==============================================================================
2739 //==============================================================================
2742 extern __at(0x0F56) __sfr CTMUCONL
;
2748 unsigned EDG1STAT
: 1;
2749 unsigned EDG2STAT
: 1;
2750 unsigned EDG1SEL0
: 1;
2751 unsigned EDG1SEL1
: 1;
2752 unsigned EDG1POL
: 1;
2753 unsigned EDG2SEL0
: 1;
2754 unsigned EDG2SEL1
: 1;
2755 unsigned EDG2POL
: 1;
2761 unsigned EDG1SEL
: 2;
2768 unsigned EDG2SEL
: 2;
2773 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
2775 #define _EDG1STAT 0x01
2776 #define _EDG2STAT 0x02
2777 #define _EDG1SEL0 0x04
2778 #define _EDG1SEL1 0x08
2779 #define _EDG1POL 0x10
2780 #define _EDG2SEL0 0x20
2781 #define _EDG2SEL1 0x40
2782 #define _EDG2POL 0x80
2784 //==============================================================================
2787 //==============================================================================
2790 extern __at(0x0F57) __sfr CTMUCONH
;
2794 unsigned CTTRIG
: 1;
2795 unsigned IDISSEN
: 1;
2796 unsigned EDGSEQEN
: 1;
2799 unsigned CTMUSIDL
: 1;
2801 unsigned CTMUEN
: 1;
2804 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
2806 #define _CTTRIG 0x01
2807 #define _IDISSEN 0x02
2808 #define _EDGSEQEN 0x04
2811 #define _CTMUSIDL 0x20
2812 #define _CTMUEN 0x80
2814 //==============================================================================
2816 extern __at(0x0F58) __sfr ALRMVAL
;
2817 extern __at(0x0F58) __sfr ALRMVALL
;
2818 extern __at(0x0F59) __sfr ALRMVALH
;
2820 //==============================================================================
2823 extern __at(0x0F5A) __sfr ALRMRPT
;
2837 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
2848 //==============================================================================
2851 //==============================================================================
2854 extern __at(0x0F5B) __sfr ALRMCFG
;
2860 unsigned ALRMPTR0
: 1;
2861 unsigned ALRMPTR1
: 1;
2862 unsigned AMASK0
: 1;
2863 unsigned AMASK1
: 1;
2864 unsigned AMASK2
: 1;
2865 unsigned AMASK3
: 1;
2867 unsigned ALRMEN
: 1;
2872 unsigned ALRMPTR
: 2;
2884 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
2886 #define _ALRMPTR0 0x01
2887 #define _ALRMPTR1 0x02
2888 #define _AMASK0 0x04
2889 #define _AMASK1 0x08
2890 #define _AMASK2 0x10
2891 #define _AMASK3 0x20
2893 #define _ALRMEN 0x80
2895 //==============================================================================
2897 extern __at(0x0F5C) __sfr RTCVAL
;
2898 extern __at(0x0F5C) __sfr RTCVALL
;
2900 //==============================================================================
2903 extern __at(0x0F5D) __sfr RTCVALH
;
2909 unsigned WAITE0
: 1;
2910 unsigned WAITE1
: 1;
2911 unsigned WAITM0
: 1;
2912 unsigned WAITM1
: 1;
2913 unsigned WAITM2
: 1;
2914 unsigned WAITM3
: 1;
2915 unsigned WAITB0
: 1;
2916 unsigned WAITB1
: 1;
2939 extern __at(0x0F5D) volatile __RTCVALHbits_t RTCVALHbits
;
2941 #define _WAITE0 0x01
2942 #define _WAITE1 0x02
2943 #define _WAITM0 0x04
2944 #define _WAITM1 0x08
2945 #define _WAITM2 0x10
2946 #define _WAITM3 0x20
2947 #define _WAITB0 0x40
2948 #define _WAITB1 0x80
2950 //==============================================================================
2953 //==============================================================================
2956 extern __at(0x0F5E) __sfr RTCCAL
;
2970 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
2981 //==============================================================================
2984 //==============================================================================
2987 extern __at(0x0F5F) __sfr RTCCFG
;
2993 unsigned RTCPTR0
: 1;
2994 unsigned RTCPTR1
: 1;
2996 unsigned HALFSEC
: 1;
2997 unsigned RTCSYNC
: 1;
2998 unsigned RTCWREN
: 1;
3005 unsigned RTCPTR
: 2;
3010 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
3012 #define _RTCPTR0 0x01
3013 #define _RTCPTR1 0x02
3015 #define _HALFSEC 0x08
3016 #define _RTCSYNC 0x10
3017 #define _RTCWREN 0x20
3020 //==============================================================================
3023 //==============================================================================
3026 extern __at(0x0F60) __sfr PIE6
;
3030 unsigned CMP1IE
: 1;
3031 unsigned CMP2IE
: 1;
3032 unsigned CMP3IE
: 1;
3040 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
3042 #define _CMP1IE 0x01
3043 #define _CMP2IE 0x02
3044 #define _CMP3IE 0x04
3047 //==============================================================================
3049 extern __at(0x0F61) __sfr EEDATA
;
3050 extern __at(0x0F62) __sfr EEADR
;
3051 extern __at(0x0F63) __sfr EEADRH
;
3053 //==============================================================================
3056 extern __at(0x0F64) __sfr OSCCON2
;
3060 unsigned MFIOSEL
: 1;
3061 unsigned MFIOFS
: 1;
3063 unsigned SOSCGO
: 1;
3066 unsigned SOSCRUN
: 1;
3070 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
3072 #define _MFIOSEL 0x01
3073 #define _MFIOFS 0x02
3074 #define _SOSCGO 0x08
3075 #define _SOSCRUN 0x40
3077 //==============================================================================
3080 //==============================================================================
3083 extern __at(0x0F65) __sfr BAUDCON
;
3094 unsigned ABDOVF
: 1;
3097 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
3105 #define _ABDOVF 0x80
3107 //==============================================================================
3110 //==============================================================================
3113 extern __at(0x0F65) __sfr BAUDCON1
;
3124 unsigned ABDOVF
: 1;
3127 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
3129 #define _BAUDCON1_ABDEN 0x01
3130 #define _BAUDCON1_WUE 0x02
3131 #define _BAUDCON1_BRG16 0x08
3132 #define _BAUDCON1_TXCKP 0x10
3133 #define _BAUDCON1_RXDTP 0x20
3134 #define _BAUDCON1_RCIDL 0x40
3135 #define _BAUDCON1_ABDOVF 0x80
3137 //==============================================================================
3140 //==============================================================================
3143 extern __at(0x0F65) __sfr BAUDCTL
;
3154 unsigned ABDOVF
: 1;
3157 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
3159 #define _BAUDCTL_ABDEN 0x01
3160 #define _BAUDCTL_WUE 0x02
3161 #define _BAUDCTL_BRG16 0x08
3162 #define _BAUDCTL_TXCKP 0x10
3163 #define _BAUDCTL_RXDTP 0x20
3164 #define _BAUDCTL_RCIDL 0x40
3165 #define _BAUDCTL_ABDOVF 0x80
3167 //==============================================================================
3170 //==============================================================================
3173 extern __at(0x0F66) __sfr LCDDATA0
;
3187 extern __at(0x0F66) volatile __LCDDATA0bits_t LCDDATA0bits
;
3198 //==============================================================================
3201 //==============================================================================
3204 extern __at(0x0F67) __sfr LCDDATA1
;
3218 extern __at(0x0F67) volatile __LCDDATA1bits_t LCDDATA1bits
;
3229 //==============================================================================
3232 //==============================================================================
3235 extern __at(0x0F68) __sfr LCDDATA2
;
3249 extern __at(0x0F68) volatile __LCDDATA2bits_t LCDDATA2bits
;
3260 //==============================================================================
3263 //==============================================================================
3266 extern __at(0x0F69) __sfr LCDDATA3
;
3280 extern __at(0x0F69) volatile __LCDDATA3bits_t LCDDATA3bits
;
3291 //==============================================================================
3294 //==============================================================================
3297 extern __at(0x0F6A) __sfr LCDDATA4
;
3311 extern __at(0x0F6A) volatile __LCDDATA4bits_t LCDDATA4bits
;
3322 //==============================================================================
3325 //==============================================================================
3328 extern __at(0x0F6B) __sfr LCDDATA5
;
3342 extern __at(0x0F6B) volatile __LCDDATA5bits_t LCDDATA5bits
;
3353 //==============================================================================
3356 //==============================================================================
3359 extern __at(0x0F6C) __sfr LCDDATA6
;
3373 extern __at(0x0F6C) volatile __LCDDATA6bits_t LCDDATA6bits
;
3384 //==============================================================================
3387 //==============================================================================
3390 extern __at(0x0F6D) __sfr LCDDATA7
;
3404 extern __at(0x0F6D) volatile __LCDDATA7bits_t LCDDATA7bits
;
3415 //==============================================================================
3418 //==============================================================================
3421 extern __at(0x0F6E) __sfr LCDDATA8
;
3435 extern __at(0x0F6E) volatile __LCDDATA8bits_t LCDDATA8bits
;
3446 //==============================================================================
3449 //==============================================================================
3452 extern __at(0x0F6F) __sfr LCDDATA9
;
3466 extern __at(0x0F6F) volatile __LCDDATA9bits_t LCDDATA9bits
;
3477 //==============================================================================
3480 //==============================================================================
3483 extern __at(0x0F70) __sfr LCDDATA10
;
3495 } __LCDDATA10bits_t
;
3497 extern __at(0x0F70) volatile __LCDDATA10bits_t LCDDATA10bits
;
3508 //==============================================================================
3511 //==============================================================================
3514 extern __at(0x0F71) __sfr LCDDATA11
;
3526 } __LCDDATA11bits_t
;
3528 extern __at(0x0F71) volatile __LCDDATA11bits_t LCDDATA11bits
;
3539 //==============================================================================
3542 //==============================================================================
3545 extern __at(0x0F72) __sfr LCDDATA12
;
3557 } __LCDDATA12bits_t
;
3559 extern __at(0x0F72) volatile __LCDDATA12bits_t LCDDATA12bits
;
3570 //==============================================================================
3573 //==============================================================================
3576 extern __at(0x0F73) __sfr LCDDATA13
;
3588 } __LCDDATA13bits_t
;
3590 extern __at(0x0F73) volatile __LCDDATA13bits_t LCDDATA13bits
;
3601 //==============================================================================
3604 //==============================================================================
3607 extern __at(0x0F74) __sfr LCDDATA14
;
3619 } __LCDDATA14bits_t
;
3621 extern __at(0x0F74) volatile __LCDDATA14bits_t LCDDATA14bits
;
3632 //==============================================================================
3635 //==============================================================================
3638 extern __at(0x0F75) __sfr LCDDATA15
;
3650 } __LCDDATA15bits_t
;
3652 extern __at(0x0F75) volatile __LCDDATA15bits_t LCDDATA15bits
;
3663 //==============================================================================
3666 //==============================================================================
3669 extern __at(0x0F76) __sfr LCDDATA16
;
3681 } __LCDDATA16bits_t
;
3683 extern __at(0x0F76) volatile __LCDDATA16bits_t LCDDATA16bits
;
3694 //==============================================================================
3697 //==============================================================================
3700 extern __at(0x0F77) __sfr LCDDATA17
;
3712 } __LCDDATA17bits_t
;
3714 extern __at(0x0F77) volatile __LCDDATA17bits_t LCDDATA17bits
;
3725 //==============================================================================
3728 //==============================================================================
3731 extern __at(0x0F78) __sfr LCDDATA18
;
3743 } __LCDDATA18bits_t
;
3745 extern __at(0x0F78) volatile __LCDDATA18bits_t LCDDATA18bits
;
3756 //==============================================================================
3759 //==============================================================================
3762 extern __at(0x0F79) __sfr LCDDATA19
;
3774 } __LCDDATA19bits_t
;
3776 extern __at(0x0F79) volatile __LCDDATA19bits_t LCDDATA19bits
;
3787 //==============================================================================
3790 //==============================================================================
3793 extern __at(0x0F7A) __sfr LCDDATA20
;
3805 } __LCDDATA20bits_t
;
3807 extern __at(0x0F7A) volatile __LCDDATA20bits_t LCDDATA20bits
;
3818 //==============================================================================
3821 //==============================================================================
3824 extern __at(0x0F7B) __sfr LCDDATA21
;
3836 } __LCDDATA21bits_t
;
3838 extern __at(0x0F7B) volatile __LCDDATA21bits_t LCDDATA21bits
;
3849 //==============================================================================
3852 //==============================================================================
3855 extern __at(0x0F7C) __sfr LCDDATA22
;
3867 } __LCDDATA22bits_t
;
3869 extern __at(0x0F7C) volatile __LCDDATA22bits_t LCDDATA22bits
;
3880 //==============================================================================
3883 //==============================================================================
3886 extern __at(0x0F7D) __sfr LCDDATA23
;
3898 } __LCDDATA23bits_t
;
3900 extern __at(0x0F7D) volatile __LCDDATA23bits_t LCDDATA23bits
;
3911 //==============================================================================
3913 extern __at(0x0F7E) __sfr EECON2
;
3915 //==============================================================================
3918 extern __at(0x0F7F) __sfr EECON1
;
3932 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
3942 //==============================================================================
3945 //==============================================================================
3948 extern __at(0x0F80) __sfr PORTA
;
3978 unsigned ULPWUIN
: 1;
3980 unsigned VREF_MINUS
: 1;
3981 unsigned VREF_PLUS
: 1;
4025 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
4029 #define _ULPWUIN 0x01
4035 #define _VREF_MINUS 0x04
4038 #define _VREF_PLUS 0x08
4055 //==============================================================================
4058 //==============================================================================
4061 extern __at(0x0F81) __sfr PORTB
;
4118 unsigned CCP2_PA2
: 1;
4150 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
4167 #define _CCP2_PA2 0x08
4184 //==============================================================================
4187 //==============================================================================
4190 extern __at(0x0F82) __sfr PORTC
;
4255 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
4289 //==============================================================================
4292 //==============================================================================
4295 extern __at(0x0F83) __sfr PORTD
;
4372 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
4416 //==============================================================================
4419 //==============================================================================
4422 extern __at(0x0F84) __sfr PORTE
;
4476 unsigned LCDBIAS1
: 1;
4477 unsigned LCDBIAS2
: 1;
4490 unsigned LCDBIAS3
: 1;
4506 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
4508 #define _PORTE_RE0 0x01
4509 #define _PORTE_AD8 0x01
4510 #define _PORTE_PD2 0x01
4511 #define _PORTE_RD 0x01
4512 #define _PORTE_LCDBIAS1 0x01
4513 #define _PORTE_RE1 0x02
4514 #define _PORTE_AD9 0x02
4515 #define _PORTE_PC2 0x02
4516 #define _PORTE_WR 0x02
4517 #define _PORTE_LCDBIAS2 0x02
4518 #define _PORTE_RE2 0x04
4519 #define _PORTE_AD10 0x04
4520 #define _PORTE_PB2 0x04
4521 #define _PORTE_CCP10 0x04
4522 #define _PORTE_CS 0x04
4523 #define _PORTE_LCDBIAS3 0x04
4524 #define _PORTE_RE3 0x08
4525 #define _PORTE_AD11 0x08
4526 #define _PORTE_PC3 0x08
4527 #define _PORTE_CCP9 0x08
4528 #define _PORTE_COM0 0x08
4529 #define _PORTE_RE4 0x10
4530 #define _PORTE_AD12 0x10
4531 #define _PORTE_PB3 0x10
4532 #define _PORTE_CCP8 0x10
4533 #define _PORTE_COM1 0x10
4534 #define _PORTE_REFO 0x10
4535 #define _PORTE_RE5 0x20
4536 #define _PORTE_AD13 0x20
4537 #define _PORTE_PC1 0x20
4538 #define _PORTE_CCP7 0x20
4539 #define _PORTE_COM2 0x20
4540 #define _PORTE_RE6 0x40
4541 #define _PORTE_AD14 0x40
4542 #define _PORTE_PB1 0x40
4543 #define _PORTE_CCP6 0x40
4544 #define _PORTE_COM3 0x40
4545 #define _PORTE_RE7 0x80
4546 #define _PORTE_AD15 0x80
4547 #define _PORTE_PA2 0x80
4548 #define _PORTE_CCP2 0x80
4549 #define _PORTE_SEG31 0x80
4551 //==============================================================================
4554 //==============================================================================
4557 extern __at(0x0F85) __sfr PORTF
;
4622 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
4624 #define _PORTF_RF1 0x02
4625 #define _PORTF_AN6 0x02
4626 #define _PORTF_SEG19 0x02
4627 #define _PORTF_C2OUT 0x02
4628 #define _PORTF_CTDIN 0x02
4629 #define _PORTF_RF2 0x04
4630 #define _PORTF_AN7 0x04
4631 #define _PORTF_SEG20 0x04
4632 #define _PORTF_C1OUT 0x04
4633 #define _PORTF_RF3 0x08
4634 #define _PORTF_AN8 0x08
4635 #define _PORTF_SEG21 0x08
4636 #define _PORTF_C2INB 0x08
4637 #define _PORTF_CTMUI 0x08
4638 #define _PORTF_RF4 0x10
4639 #define _PORTF_AN9 0x10
4640 #define _PORTF_SEG22 0x10
4641 #define _PORTF_C2INA 0x10
4642 #define _PORTF_RF5 0x20
4643 #define _PORTF_AN10 0x20
4644 #define _PORTF_SEG23 0x20
4645 #define _PORTF_C1INB 0x20
4646 #define _PORTF_CVREF 0x20
4647 #define _PORTF_RF6 0x40
4648 #define _PORTF_AN11 0x40
4649 #define _PORTF_SEG24 0x40
4650 #define _PORTF_C1INA 0x40
4651 #define _PORTF_RF7 0x80
4652 #define _PORTF_AN5 0x80
4653 #define _PORTF_SEG25 0x80
4654 #define _PORTF_SS1 0x80
4656 //==============================================================================
4659 //==============================================================================
4662 extern __at(0x0F86) __sfr PORTG
;
4781 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
4783 #define _PORTG_RG0 0x01
4784 #define _PORTG_CCP3 0x01
4785 #define _PORTG_PA3 0x01
4786 #define _PORTG_RG1 0x02
4787 #define _PORTG_C3OUT 0x02
4788 #define _PORTG_TX2 0x02
4789 #define _PORTG_AN19 0x02
4790 #define _PORTG_CK2 0x02
4791 #define _PORTG_RG2 0x04
4792 #define _PORTG_C3INA 0x04
4793 #define _PORTG_RX2 0x04
4794 #define _PORTG_AN18 0x04
4795 #define _PORTG_DT2 0x04
4796 #define _PORTG_RG3 0x08
4797 #define _PORTG_C3INB 0x08
4798 #define _PORTG_PD3 0x08
4799 #define _PORTG_AN17 0x08
4800 #define _PORTG_CCP4 0x08
4801 #define _PORTG_RG4 0x10
4802 #define _PORTG_C3INC 0x10
4803 #define _PORTG_PD1 0x10
4804 #define _PORTG_AN16 0x10
4805 #define _PORTG_CCP5 0x10
4806 #define _PORTG_SEG26 0x10
4807 #define _PORTG_T7CKI 0x10
4808 #define _PORTG_T5G 0x10
4809 #define _PORTG_RTCC 0x10
4810 #define _PORTG_RG5 0x20
4812 //==============================================================================
4815 //==============================================================================
4818 extern __at(0x0F87) __sfr PORTH
;
4895 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
4897 #define _PORTH_RH0 0x01
4898 #define _PORTH_SEG47 0x01
4899 #define _PORTH_AN23 0x01
4900 #define _PORTH_A16 0x01
4901 #define _PORTH_RH1 0x02
4902 #define _PORTH_SEG46 0x02
4903 #define _PORTH_AN22 0x02
4904 #define _PORTH_A17 0x02
4905 #define _PORTH_RH2 0x04
4906 #define _PORTH_SEG45 0x04
4907 #define _PORTH_AN21 0x04
4908 #define _PORTH_A18 0x04
4909 #define _PORTH_RH3 0x08
4910 #define _PORTH_SEG44 0x08
4911 #define _PORTH_AN20 0x08
4912 #define _PORTH_A19 0x08
4913 #define _PORTH_RH4 0x10
4914 #define _PORTH_SEG40 0x10
4915 #define _PORTH_AN12 0x10
4916 #define _PORTH_CCP9 0x10
4917 #define _PORTH_PC3 0x10
4918 #define _PORTH_C2INC 0x10
4919 #define _PORTH_RH5 0x20
4920 #define _PORTH_SEG41 0x20
4921 #define _PORTH_AN13 0x20
4922 #define _PORTH_CCP8 0x20
4923 #define _PORTH_PB3 0x20
4924 #define _PORTH_C2IND 0x20
4925 #define _PORTH_RH6 0x40
4926 #define _PORTH_SEG42 0x40
4927 #define _PORTH_AN14 0x40
4928 #define _PORTH_CCP7 0x40
4929 #define _PORTH_PC1 0x40
4930 #define _PORTH_C1INC 0x40
4931 #define _PORTH_RH7 0x80
4932 #define _PORTH_SEG43 0x80
4933 #define _PORTH_AN15 0x80
4934 #define _PORTH_CCP6 0x80
4935 #define _PORTH_PB1 0x80
4937 //==============================================================================
4940 //==============================================================================
4943 extern __at(0x0F88) __sfr PORTJ
;
4984 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
5010 //==============================================================================
5013 //==============================================================================
5016 extern __at(0x0F89) __sfr LATA
;
5030 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
5041 //==============================================================================
5044 //==============================================================================
5047 extern __at(0x0F8A) __sfr LATB
;
5061 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
5072 //==============================================================================
5075 //==============================================================================
5078 extern __at(0x0F8B) __sfr LATC
;
5092 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
5103 //==============================================================================
5106 //==============================================================================
5109 extern __at(0x0F8C) __sfr LATD
;
5123 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
5134 //==============================================================================
5137 //==============================================================================
5140 extern __at(0x0F8D) __sfr LATE
;
5154 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
5165 //==============================================================================
5168 //==============================================================================
5171 extern __at(0x0F8E) __sfr LATF
;
5185 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
5195 //==============================================================================
5198 //==============================================================================
5201 extern __at(0x0F8F) __sfr LATG
;
5224 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
5232 //==============================================================================
5235 //==============================================================================
5238 extern __at(0x0F90) __sfr LATH
;
5252 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
5263 //==============================================================================
5266 //==============================================================================
5269 extern __at(0x0F91) __sfr LATJ
;
5283 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
5294 //==============================================================================
5297 //==============================================================================
5300 extern __at(0x0F92) __sfr TRISA
;
5304 unsigned TRISA0
: 1;
5305 unsigned TRISA1
: 1;
5306 unsigned TRISA2
: 1;
5307 unsigned TRISA3
: 1;
5308 unsigned TRISA4
: 1;
5309 unsigned TRISA5
: 1;
5310 unsigned TRISA6
: 1;
5311 unsigned TRISA7
: 1;
5314 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
5316 #define _TRISA0 0x01
5317 #define _TRISA1 0x02
5318 #define _TRISA2 0x04
5319 #define _TRISA3 0x08
5320 #define _TRISA4 0x10
5321 #define _TRISA5 0x20
5322 #define _TRISA6 0x40
5323 #define _TRISA7 0x80
5325 //==============================================================================
5328 //==============================================================================
5331 extern __at(0x0F93) __sfr TRISB
;
5335 unsigned TRISB0
: 1;
5336 unsigned TRISB1
: 1;
5337 unsigned TRISB2
: 1;
5338 unsigned TRISB3
: 1;
5339 unsigned TRISB4
: 1;
5340 unsigned TRISB5
: 1;
5341 unsigned TRISB6
: 1;
5342 unsigned TRISB7
: 1;
5345 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
5347 #define _TRISB0 0x01
5348 #define _TRISB1 0x02
5349 #define _TRISB2 0x04
5350 #define _TRISB3 0x08
5351 #define _TRISB4 0x10
5352 #define _TRISB5 0x20
5353 #define _TRISB6 0x40
5354 #define _TRISB7 0x80
5356 //==============================================================================
5359 //==============================================================================
5362 extern __at(0x0F94) __sfr TRISC
;
5366 unsigned TRISC0
: 1;
5367 unsigned TRISC1
: 1;
5368 unsigned TRISC2
: 1;
5369 unsigned TRISC3
: 1;
5370 unsigned TRISC4
: 1;
5371 unsigned TRISC5
: 1;
5372 unsigned TRISC6
: 1;
5373 unsigned TRISC7
: 1;
5376 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
5378 #define _TRISC0 0x01
5379 #define _TRISC1 0x02
5380 #define _TRISC2 0x04
5381 #define _TRISC3 0x08
5382 #define _TRISC4 0x10
5383 #define _TRISC5 0x20
5384 #define _TRISC6 0x40
5385 #define _TRISC7 0x80
5387 //==============================================================================
5390 //==============================================================================
5393 extern __at(0x0F95) __sfr TRISD
;
5397 unsigned TRISD0
: 1;
5398 unsigned TRISD1
: 1;
5399 unsigned TRISD2
: 1;
5400 unsigned TRISD3
: 1;
5401 unsigned TRISD4
: 1;
5402 unsigned TRISD5
: 1;
5403 unsigned TRISD6
: 1;
5404 unsigned TRISD7
: 1;
5407 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
5409 #define _TRISD0 0x01
5410 #define _TRISD1 0x02
5411 #define _TRISD2 0x04
5412 #define _TRISD3 0x08
5413 #define _TRISD4 0x10
5414 #define _TRISD5 0x20
5415 #define _TRISD6 0x40
5416 #define _TRISD7 0x80
5418 //==============================================================================
5421 //==============================================================================
5424 extern __at(0x0F96) __sfr TRISE
;
5428 unsigned TRISE0
: 1;
5429 unsigned TRISE1
: 1;
5430 unsigned TRISE2
: 1;
5431 unsigned TRISE3
: 1;
5432 unsigned TRISE4
: 1;
5433 unsigned TRISE5
: 1;
5434 unsigned TRISE6
: 1;
5435 unsigned TRISE7
: 1;
5438 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
5440 #define _TRISE0 0x01
5441 #define _TRISE1 0x02
5442 #define _TRISE2 0x04
5443 #define _TRISE3 0x08
5444 #define _TRISE4 0x10
5445 #define _TRISE5 0x20
5446 #define _TRISE6 0x40
5447 #define _TRISE7 0x80
5449 //==============================================================================
5452 //==============================================================================
5455 extern __at(0x0F97) __sfr TRISF
;
5460 unsigned TRISF1
: 1;
5461 unsigned TRISF2
: 1;
5462 unsigned TRISF3
: 1;
5463 unsigned TRISF4
: 1;
5464 unsigned TRISF5
: 1;
5465 unsigned TRISF6
: 1;
5466 unsigned TRISF7
: 1;
5469 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
5471 #define _TRISF1 0x02
5472 #define _TRISF2 0x04
5473 #define _TRISF3 0x08
5474 #define _TRISF4 0x10
5475 #define _TRISF5 0x20
5476 #define _TRISF6 0x40
5477 #define _TRISF7 0x80
5479 //==============================================================================
5482 //==============================================================================
5485 extern __at(0x0F98) __sfr TRISG
;
5491 unsigned TRISG0
: 1;
5492 unsigned TRISG1
: 1;
5493 unsigned TRISG2
: 1;
5494 unsigned TRISG3
: 1;
5495 unsigned TRISG4
: 1;
5508 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
5510 #define _TRISG0 0x01
5511 #define _TRISG1 0x02
5512 #define _TRISG2 0x04
5513 #define _TRISG3 0x08
5514 #define _TRISG4 0x10
5516 //==============================================================================
5519 //==============================================================================
5522 extern __at(0x0F99) __sfr TRISH
;
5526 unsigned TRISH0
: 1;
5527 unsigned TRISH1
: 1;
5528 unsigned TRISH2
: 1;
5529 unsigned TRISH3
: 1;
5530 unsigned TRISH4
: 1;
5531 unsigned TRISH5
: 1;
5532 unsigned TRISH6
: 1;
5533 unsigned TRISH7
: 1;
5536 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
5538 #define _TRISH0 0x01
5539 #define _TRISH1 0x02
5540 #define _TRISH2 0x04
5541 #define _TRISH3 0x08
5542 #define _TRISH4 0x10
5543 #define _TRISH5 0x20
5544 #define _TRISH6 0x40
5545 #define _TRISH7 0x80
5547 //==============================================================================
5550 //==============================================================================
5553 extern __at(0x0F9A) __sfr TRISJ
;
5557 unsigned TRISJ0
: 1;
5558 unsigned TRISJ1
: 1;
5559 unsigned TRISJ2
: 1;
5560 unsigned TRISJ3
: 1;
5561 unsigned TRISJ4
: 1;
5562 unsigned TRISJ5
: 1;
5563 unsigned TRISJ6
: 1;
5564 unsigned TRISJ7
: 1;
5567 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
5569 #define _TRISJ0 0x01
5570 #define _TRISJ1 0x02
5571 #define _TRISJ2 0x04
5572 #define _TRISJ3 0x08
5573 #define _TRISJ4 0x10
5574 #define _TRISJ5 0x20
5575 #define _TRISJ6 0x40
5576 #define _TRISJ7 0x80
5578 //==============================================================================
5581 //==============================================================================
5584 extern __at(0x0F9B) __sfr OSCTUNE
;
5597 unsigned INTSRC
: 1;
5607 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
5616 #define _INTSRC 0x80
5618 //==============================================================================
5621 //==============================================================================
5624 extern __at(0x0F9C) __sfr PSTR1CON
;
5634 unsigned STRSYNC
: 1;
5647 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
5653 #define _STRSYNC 0x10
5657 //==============================================================================
5660 //==============================================================================
5663 extern __at(0x0F9D) __sfr PIE1
;
5669 unsigned TMR1IE
: 1;
5670 unsigned TMR2IE
: 1;
5671 unsigned TMR1GIE
: 1;
5672 unsigned SSP1IE
: 1;
5692 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
5694 #define _TMR1IE 0x01
5695 #define _TMR2IE 0x02
5696 #define _TMR1GIE 0x04
5697 #define _SSP1IE 0x08
5705 //==============================================================================
5708 //==============================================================================
5711 extern __at(0x0F9E) __sfr PIR1
;
5717 unsigned TMR1IF
: 1;
5718 unsigned TMR2IF
: 1;
5719 unsigned TMR1GIF
: 1;
5720 unsigned SSP1IF
: 1;
5740 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
5742 #define _TMR1IF 0x01
5743 #define _TMR2IF 0x02
5744 #define _TMR1GIF 0x04
5745 #define _SSP1IF 0x08
5753 //==============================================================================
5756 //==============================================================================
5759 extern __at(0x0F9F) __sfr IPR1
;
5765 unsigned TMR1IP
: 1;
5766 unsigned TMR2IP
: 1;
5767 unsigned TMR1GIP
: 1;
5768 unsigned SSP1IP
: 1;
5788 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
5790 #define _TMR1IP 0x01
5791 #define _TMR2IP 0x02
5792 #define _TMR1GIP 0x04
5793 #define _SSP1IP 0x08
5801 //==============================================================================
5804 //==============================================================================
5807 extern __at(0x0FA0) __sfr PIE2
;
5813 unsigned TMR3GIE
: 1;
5814 unsigned TMR3IE
: 1;
5815 unsigned HLVDIE
: 1;
5816 unsigned BCL1IE
: 1;
5817 unsigned BCL2IE
: 1;
5818 unsigned SSP2IE
: 1;
5820 unsigned OSCFIE
: 1;
5836 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
5838 #define _TMR3GIE 0x01
5839 #define _TMR3IE 0x02
5840 #define _HLVDIE 0x04
5842 #define _BCL1IE 0x08
5844 #define _BCL2IE 0x10
5845 #define _SSP2IE 0x20
5846 #define _OSCFIE 0x80
5848 //==============================================================================
5851 //==============================================================================
5854 extern __at(0x0FA1) __sfr PIR2
;
5860 unsigned TMR3GIF
: 1;
5861 unsigned TMR3IF
: 1;
5862 unsigned HLVDIF
: 1;
5863 unsigned BCL1IF
: 1;
5864 unsigned BCL2IF
: 1;
5865 unsigned SSP2IF
: 1;
5867 unsigned OSCFIF
: 1;
5883 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
5885 #define _TMR3GIF 0x01
5886 #define _TMR3IF 0x02
5887 #define _HLVDIF 0x04
5889 #define _BCL1IF 0x08
5891 #define _BCL2IF 0x10
5892 #define _SSP2IF 0x20
5893 #define _OSCFIF 0x80
5895 //==============================================================================
5898 //==============================================================================
5901 extern __at(0x0FA2) __sfr IPR2
;
5907 unsigned TMR3GIP
: 1;
5908 unsigned TMR3IP
: 1;
5909 unsigned HLVDIP
: 1;
5910 unsigned BCL1IP
: 1;
5911 unsigned BCL2IP
: 1;
5912 unsigned SSP2IP
: 1;
5914 unsigned OSCFIP
: 1;
5930 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
5932 #define _TMR3GIP 0x01
5933 #define _TMR3IP 0x02
5934 #define _HLVDIP 0x04
5936 #define _BCL1IP 0x08
5938 #define _BCL2IP 0x10
5939 #define _SSP2IP 0x20
5940 #define _OSCFIP 0x80
5942 //==============================================================================
5945 //==============================================================================
5948 extern __at(0x0FA3) __sfr PIE3
;
5952 unsigned RTCCIE
: 1;
5953 unsigned CCP1IE
: 1;
5954 unsigned CCP2IE
: 1;
5955 unsigned CTMUIE
: 1;
5959 unsigned TMR5GIE
: 1;
5962 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
5964 #define _RTCCIE 0x01
5965 #define _CCP1IE 0x02
5966 #define _CCP2IE 0x04
5967 #define _CTMUIE 0x08
5971 #define _TMR5GIE 0x80
5973 //==============================================================================
5976 //==============================================================================
5979 extern __at(0x0FA4) __sfr PIR3
;
5983 unsigned RTCCIF
: 1;
5984 unsigned CCP1IF
: 1;
5985 unsigned CCP2IF
: 1;
5986 unsigned CTMUIF
: 1;
5990 unsigned TMR5GIF
: 1;
5993 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
5995 #define _RTCCIF 0x01
5996 #define _CCP1IF 0x02
5997 #define _CCP2IF 0x04
5998 #define _CTMUIF 0x08
6002 #define _TMR5GIF 0x80
6004 //==============================================================================
6007 //==============================================================================
6010 extern __at(0x0FA5) __sfr IPR3
;
6014 unsigned RTCCIP
: 1;
6015 unsigned CCP1IP
: 1;
6016 unsigned CCP2IP
: 1;
6017 unsigned CTMUIP
: 1;
6021 unsigned TMR5GIP
: 1;
6024 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
6026 #define _RTCCIP 0x01
6027 #define _CCP1IP 0x02
6028 #define _CCP2IP 0x04
6029 #define _CTMUIP 0x08
6033 #define _TMR5GIP 0x80
6035 //==============================================================================
6038 //==============================================================================
6041 extern __at(0x0FA6) __sfr PIR6
;
6045 unsigned CMP1IF
: 1;
6046 unsigned CMP2IF
: 1;
6047 unsigned CMP3IF
: 1;
6055 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
6057 #define _CMP1IF 0x01
6058 #define _CMP2IF 0x02
6059 #define _CMP3IF 0x04
6062 //==============================================================================
6065 //==============================================================================
6068 extern __at(0x0FA8) __sfr HLVDCON
;
6074 unsigned HLVDL0
: 1;
6075 unsigned HLVDL1
: 1;
6076 unsigned HLVDL2
: 1;
6077 unsigned HLVDL3
: 1;
6078 unsigned HLVDEN
: 1;
6081 unsigned VDIRMAG
: 1;
6091 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
6093 #define _HLVDL0 0x01
6094 #define _HLVDL1 0x02
6095 #define _HLVDL2 0x04
6096 #define _HLVDL3 0x08
6097 #define _HLVDEN 0x10
6100 #define _VDIRMAG 0x80
6102 //==============================================================================
6105 //==============================================================================
6108 extern __at(0x0FA9) __sfr IPR6
;
6112 unsigned CMP1IP
: 1;
6113 unsigned CMP2IP
: 1;
6114 unsigned CMP3IP
: 1;
6122 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
6124 #define _CMP1IP 0x01
6125 #define _CMP2IP 0x02
6126 #define _CMP3IP 0x04
6129 //==============================================================================
6132 //==============================================================================
6135 extern __at(0x0FAA) __sfr T1GCON
;
6141 unsigned T1GSS0
: 1;
6142 unsigned T1GSS1
: 1;
6143 unsigned T1GVAL
: 1;
6144 unsigned T1GGO_NOT_T1DONE
: 1;
6145 unsigned T1GSPM
: 1;
6147 unsigned T1GPOL
: 1;
6148 unsigned TMR1GE
: 1;
6168 unsigned NOT_T1DONE
: 1;
6182 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
6184 #define _T1GSS0 0x01
6185 #define _T1GSS1 0x02
6186 #define _T1GVAL 0x04
6187 #define _T1GGO_NOT_T1DONE 0x08
6189 #define _NOT_T1DONE 0x08
6190 #define _T1GSPM 0x10
6192 #define _T1GPOL 0x40
6193 #define _TMR1GE 0x80
6195 //==============================================================================
6198 //==============================================================================
6201 extern __at(0x0FAB) __sfr RCSTA
;
6234 unsigned ADDEN1
: 1;
6237 unsigned NOT_RC8
: 1;
6266 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
6277 #define _ADDEN1 0x08
6284 #define _NOT_RC8 0x40
6290 //==============================================================================
6293 //==============================================================================
6296 extern __at(0x0FAB) __sfr RCSTA1
;
6329 unsigned ADDEN1
: 1;
6332 unsigned NOT_RC8
: 1;
6361 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
6363 #define _RCSTA1_RX9D 0x01
6364 #define _RCSTA1_RCD8 0x01
6365 #define _RCSTA1_RX9D1 0x01
6366 #define _RCSTA1_OERR 0x02
6367 #define _RCSTA1_OERR1 0x02
6368 #define _RCSTA1_FERR 0x04
6369 #define _RCSTA1_FERR1 0x04
6370 #define _RCSTA1_ADDEN 0x08
6371 #define _RCSTA1_ADEN 0x08
6372 #define _RCSTA1_ADDEN1 0x08
6373 #define _RCSTA1_CREN 0x10
6374 #define _RCSTA1_CREN1 0x10
6375 #define _RCSTA1_SREN 0x20
6376 #define _RCSTA1_SREN1 0x20
6377 #define _RCSTA1_RX9 0x40
6378 #define _RCSTA1_RC9 0x40
6379 #define _RCSTA1_NOT_RC8 0x40
6380 #define _RCSTA1_RC8_9 0x40
6381 #define _RCSTA1_RX91 0x40
6382 #define _RCSTA1_SPEN 0x80
6383 #define _RCSTA1_SPEN1 0x80
6385 //==============================================================================
6388 //==============================================================================
6391 extern __at(0x0FAC) __sfr TXSTA
;
6412 unsigned SENDB1
: 1;
6427 unsigned NOT_TX8
: 1;
6444 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
6454 #define _SENDB1 0x08
6461 #define _NOT_TX8 0x40
6466 //==============================================================================
6469 //==============================================================================
6472 extern __at(0x0FAC) __sfr TXSTA1
;
6493 unsigned SENDB1
: 1;
6508 unsigned NOT_TX8
: 1;
6525 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
6527 #define _TXSTA1_TX9D 0x01
6528 #define _TXSTA1_TXD8 0x01
6529 #define _TXSTA1_TX9D1 0x01
6530 #define _TXSTA1_TRMT 0x02
6531 #define _TXSTA1_TRMT1 0x02
6532 #define _TXSTA1_BRGH 0x04
6533 #define _TXSTA1_BRGH1 0x04
6534 #define _TXSTA1_SENDB 0x08
6535 #define _TXSTA1_SENDB1 0x08
6536 #define _TXSTA1_SYNC 0x10
6537 #define _TXSTA1_SYNC1 0x10
6538 #define _TXSTA1_TXEN 0x20
6539 #define _TXSTA1_TXEN1 0x20
6540 #define _TXSTA1_TX9 0x40
6541 #define _TXSTA1_TX8_9 0x40
6542 #define _TXSTA1_NOT_TX8 0x40
6543 #define _TXSTA1_TX91 0x40
6544 #define _TXSTA1_CSRC 0x80
6545 #define _TXSTA1_CSRC1 0x80
6547 //==============================================================================
6549 extern __at(0x0FAD) __sfr TXREG
;
6550 extern __at(0x0FAD) __sfr TXREG1
;
6551 extern __at(0x0FAE) __sfr RCREG
;
6552 extern __at(0x0FAE) __sfr RCREG1
;
6553 extern __at(0x0FAF) __sfr SPBRG
;
6554 extern __at(0x0FAF) __sfr SPBRG1
;
6556 //==============================================================================
6559 extern __at(0x0FB0) __sfr T3GCON
;
6565 unsigned T3GSS0
: 1;
6566 unsigned T3GSS1
: 1;
6567 unsigned T3GVAL
: 1;
6568 unsigned T3GGO_NOT_T3DONE
: 1;
6569 unsigned T3GSPM
: 1;
6571 unsigned T3GPOL
: 1;
6572 unsigned TMR3GE
: 1;
6592 unsigned NOT_T3DONE
: 1;
6606 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
6608 #define _T3GSS0 0x01
6609 #define _T3GSS1 0x02
6610 #define _T3GVAL 0x04
6611 #define _T3GGO_NOT_T3DONE 0x08
6613 #define _NOT_T3DONE 0x08
6614 #define _T3GSPM 0x10
6616 #define _T3GPOL 0x40
6617 #define _TMR3GE 0x80
6619 //==============================================================================
6622 //==============================================================================
6625 extern __at(0x0FB1) __sfr T3CON
;
6631 unsigned TMR3ON
: 1;
6633 unsigned NOT_T3SYNC
: 1;
6634 unsigned SOSCEN
: 1;
6635 unsigned T3CKPS0
: 1;
6636 unsigned T3CKPS1
: 1;
6637 unsigned TMR3CS0
: 1;
6638 unsigned TMR3CS1
: 1;
6644 unsigned T3CKPS
: 2;
6651 unsigned TMR3CS
: 2;
6655 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
6657 #define _T3CON_TMR3ON 0x01
6658 #define _T3CON_RD16 0x02
6659 #define _T3CON_NOT_T3SYNC 0x04
6660 #define _T3CON_SOSCEN 0x08
6661 #define _T3CON_T3CKPS0 0x10
6662 #define _T3CON_T3CKPS1 0x20
6663 #define _T3CON_TMR3CS0 0x40
6664 #define _T3CON_TMR3CS1 0x80
6666 //==============================================================================
6668 extern __at(0x0FB2) __sfr TMR3
;
6669 extern __at(0x0FB2) __sfr TMR3L
;
6670 extern __at(0x0FB3) __sfr TMR3H
;
6672 //==============================================================================
6675 extern __at(0x0FB4) __sfr CMSTAT
;
6686 unsigned CMP1OUT
: 1;
6687 unsigned CMP2OUT
: 1;
6688 unsigned CMP3OUT
: 1;
6704 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
6706 #define _CMP1OUT 0x20
6708 #define _CMP2OUT 0x40
6710 #define _CMP3OUT 0x80
6713 //==============================================================================
6716 //==============================================================================
6719 extern __at(0x0FB4) __sfr CMSTATUS
;
6730 unsigned CMP1OUT
: 1;
6731 unsigned CMP2OUT
: 1;
6732 unsigned CMP3OUT
: 1;
6748 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
6750 #define _CMSTATUS_CMP1OUT 0x20
6751 #define _CMSTATUS_C1OUT 0x20
6752 #define _CMSTATUS_CMP2OUT 0x40
6753 #define _CMSTATUS_C2OUT 0x40
6754 #define _CMSTATUS_CMP3OUT 0x80
6755 #define _CMSTATUS_C3OUT 0x80
6757 //==============================================================================
6760 //==============================================================================
6763 extern __at(0x0FB5) __sfr CVRCON
;
6786 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
6797 //==============================================================================
6800 //==============================================================================
6803 extern __at(0x0FB6) __sfr PIE4
;
6807 unsigned CCP3IE
: 1;
6808 unsigned CCP4IE
: 1;
6809 unsigned CCP5IE
: 1;
6810 unsigned CCP6IE
: 1;
6811 unsigned CCP7IE
: 1;
6812 unsigned CCP8IE
: 1;
6817 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
6819 #define _CCP3IE 0x01
6820 #define _CCP4IE 0x02
6821 #define _CCP5IE 0x04
6822 #define _CCP6IE 0x08
6823 #define _CCP7IE 0x10
6824 #define _CCP8IE 0x20
6826 //==============================================================================
6829 //==============================================================================
6832 extern __at(0x0FB7) __sfr PIR4
;
6836 unsigned CCP3IF
: 1;
6837 unsigned CCP4IF
: 1;
6838 unsigned CCP5IF
: 1;
6839 unsigned CCP6IF
: 1;
6840 unsigned CCP7IF
: 1;
6841 unsigned CCP8IF
: 1;
6846 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
6848 #define _CCP3IF 0x01
6849 #define _CCP4IF 0x02
6850 #define _CCP5IF 0x04
6851 #define _CCP6IF 0x08
6852 #define _CCP7IF 0x10
6853 #define _CCP8IF 0x20
6855 //==============================================================================
6858 //==============================================================================
6861 extern __at(0x0FB8) __sfr IPR4
;
6865 unsigned CCP3IP
: 1;
6866 unsigned CCP4IP
: 1;
6867 unsigned CCP5IP
: 1;
6868 unsigned CCP6IP
: 1;
6869 unsigned CCP7IP
: 1;
6870 unsigned CCP8IP
: 1;
6875 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
6877 #define _CCP3IP 0x01
6878 #define _CCP4IP 0x02
6879 #define _CCP5IP 0x04
6880 #define _CCP6IP 0x08
6881 #define _CCP7IP 0x10
6882 #define _CCP8IP 0x20
6884 //==============================================================================
6887 //==============================================================================
6890 extern __at(0x0FB9) __sfr PIE5
;
6894 unsigned TMR4IE
: 1;
6895 unsigned TMR5IE
: 1;
6896 unsigned TMR6IE
: 1;
6898 unsigned TMR8IE
: 1;
6904 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
6906 #define _TMR4IE 0x01
6907 #define _TMR5IE 0x02
6908 #define _TMR6IE 0x04
6909 #define _TMR8IE 0x10
6911 //==============================================================================
6914 //==============================================================================
6917 extern __at(0x0FBA) __sfr PIR5
;
6921 unsigned TMR4IF
: 1;
6922 unsigned TMR5IF
: 1;
6923 unsigned TMR6IF
: 1;
6925 unsigned TMR8IF
: 1;
6931 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
6933 #define _TMR4IF 0x01
6934 #define _TMR5IF 0x02
6935 #define _TMR6IF 0x04
6936 #define _TMR8IF 0x10
6938 //==============================================================================
6941 //==============================================================================
6944 extern __at(0x0FBB) __sfr CCP1CON
;
6950 unsigned CCP1M0
: 1;
6951 unsigned CCP1M1
: 1;
6952 unsigned CCP1M2
: 1;
6953 unsigned CCP1M3
: 1;
6992 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
6994 #define _CCP1M0 0x01
6995 #define _CCP1M1 0x02
6996 #define _CCP1M2 0x04
6997 #define _CCP1M3 0x08
7005 //==============================================================================
7008 //==============================================================================
7011 extern __at(0x0FBB) __sfr ECCP1CON
;
7017 unsigned CCP1M0
: 1;
7018 unsigned CCP1M1
: 1;
7019 unsigned CCP1M2
: 1;
7020 unsigned CCP1M3
: 1;
7059 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
7061 #define _ECCP1CON_CCP1M0 0x01
7062 #define _ECCP1CON_CCP1M1 0x02
7063 #define _ECCP1CON_CCP1M2 0x04
7064 #define _ECCP1CON_CCP1M3 0x08
7065 #define _ECCP1CON_DC1B0 0x10
7066 #define _ECCP1CON_CCP1Y 0x10
7067 #define _ECCP1CON_DC1B1 0x20
7068 #define _ECCP1CON_CCP1X 0x20
7069 #define _ECCP1CON_P1M0 0x40
7070 #define _ECCP1CON_P1M1 0x80
7072 //==============================================================================
7074 extern __at(0x0FBC) __sfr CCPR1
;
7075 extern __at(0x0FBC) __sfr CCPR1L
;
7076 extern __at(0x0FBD) __sfr CCPR1H
;
7078 //==============================================================================
7081 extern __at(0x0FBE) __sfr ECCP1DEL
;
7094 unsigned P1RSEN
: 1;
7104 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
7113 #define _P1RSEN 0x80
7115 //==============================================================================
7118 //==============================================================================
7121 extern __at(0x0FBE) __sfr PWM1CON
;
7134 unsigned P1RSEN
: 1;
7144 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
7146 #define _PWM1CON_P1DC0 0x01
7147 #define _PWM1CON_P1DC1 0x02
7148 #define _PWM1CON_P1DC2 0x04
7149 #define _PWM1CON_P1DC3 0x08
7150 #define _PWM1CON_P1DC4 0x10
7151 #define _PWM1CON_P1DC5 0x20
7152 #define _PWM1CON_P1DC6 0x40
7153 #define _PWM1CON_P1RSEN 0x80
7155 //==============================================================================
7158 //==============================================================================
7161 extern __at(0x0FBF) __sfr ECCP1AS
;
7167 unsigned PSS1BD0
: 1;
7168 unsigned PSS1BD1
: 1;
7169 unsigned PSS1AC0
: 1;
7170 unsigned PSS1AC1
: 1;
7171 unsigned ECCP1AS0
: 1;
7172 unsigned ECCP1AS1
: 1;
7173 unsigned ECCP1AS2
: 1;
7174 unsigned ECCP1ASE
: 1;
7179 unsigned PSS1BD
: 2;
7186 unsigned PSS1AC
: 2;
7193 unsigned ECCP1AS
: 3;
7198 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
7200 #define _PSS1BD0 0x01
7201 #define _PSS1BD1 0x02
7202 #define _PSS1AC0 0x04
7203 #define _PSS1AC1 0x08
7204 #define _ECCP1AS0 0x10
7205 #define _ECCP1AS1 0x20
7206 #define _ECCP1AS2 0x40
7207 #define _ECCP1ASE 0x80
7209 //==============================================================================
7212 //==============================================================================
7215 extern __at(0x0FC0) __sfr ADCON2
;
7245 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
7255 //==============================================================================
7258 //==============================================================================
7261 extern __at(0x0FC1) __sfr ADCON1
;
7273 unsigned TRIGSEL0
: 1;
7274 unsigned TRIGSEL1
: 1;
7293 unsigned TRIGSEL
: 2;
7297 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
7305 #define _TRIGSEL0 0x40
7306 #define _TRIGSEL1 0x80
7308 //==============================================================================
7311 //==============================================================================
7314 extern __at(0x0FC2) __sfr ADCON0
;
7321 unsigned GO_NOT_DONE
: 1;
7357 unsigned NOT_DONE
: 1;
7374 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
7377 #define _GO_NOT_DONE 0x02
7380 #define _NOT_DONE 0x02
7387 //==============================================================================
7389 extern __at(0x0FC3) __sfr ADRES
;
7390 extern __at(0x0FC3) __sfr ADRESL
;
7391 extern __at(0x0FC4) __sfr ADRESH
;
7393 //==============================================================================
7396 extern __at(0x0FC5) __sfr SSP1CON2
;
7408 unsigned ACKSTAT
: 1;
7415 unsigned ADMSK1
: 1;
7416 unsigned ADMSK2
: 1;
7417 unsigned ADMSK3
: 1;
7418 unsigned ADMSK4
: 1;
7419 unsigned ADMSK5
: 1;
7425 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
7429 #define _ADMSK1 0x02
7431 #define _ADMSK2 0x04
7433 #define _ADMSK3 0x08
7435 #define _ADMSK4 0x10
7437 #define _ADMSK5 0x20
7438 #define _ACKSTAT 0x40
7441 //==============================================================================
7444 //==============================================================================
7447 extern __at(0x0FC5) __sfr SSPCON2
;
7459 unsigned ACKSTAT
: 1;
7466 unsigned ADMSK1
: 1;
7467 unsigned ADMSK2
: 1;
7468 unsigned ADMSK3
: 1;
7469 unsigned ADMSK4
: 1;
7470 unsigned ADMSK5
: 1;
7476 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
7478 #define _SSPCON2_SEN 0x01
7479 #define _SSPCON2_RSEN 0x02
7480 #define _SSPCON2_ADMSK1 0x02
7481 #define _SSPCON2_PEN 0x04
7482 #define _SSPCON2_ADMSK2 0x04
7483 #define _SSPCON2_RCEN 0x08
7484 #define _SSPCON2_ADMSK3 0x08
7485 #define _SSPCON2_ACKEN 0x10
7486 #define _SSPCON2_ADMSK4 0x10
7487 #define _SSPCON2_ACKDT 0x20
7488 #define _SSPCON2_ADMSK5 0x20
7489 #define _SSPCON2_ACKSTAT 0x40
7490 #define _SSPCON2_GCEN 0x80
7492 //==============================================================================
7495 //==============================================================================
7498 extern __at(0x0FC6) __sfr SSP1CON1
;
7521 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
7532 //==============================================================================
7535 //==============================================================================
7538 extern __at(0x0FC6) __sfr SSPCON1
;
7561 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
7563 #define _SSPCON1_SSPM0 0x01
7564 #define _SSPCON1_SSPM1 0x02
7565 #define _SSPCON1_SSPM2 0x04
7566 #define _SSPCON1_SSPM3 0x08
7567 #define _SSPCON1_CKP 0x10
7568 #define _SSPCON1_SSPEN 0x20
7569 #define _SSPCON1_SSPOV 0x40
7570 #define _SSPCON1_WCOL 0x80
7572 //==============================================================================
7575 //==============================================================================
7578 extern __at(0x0FC7) __sfr SSP1STAT
;
7586 unsigned R_NOT_W
: 1;
7589 unsigned D_NOT_A
: 1;
7599 unsigned I2C_START
: 1;
7600 unsigned I2C_STOP
: 1;
7634 unsigned NOT_WRITE
: 1;
7637 unsigned NOT_ADDRESS
: 1;
7646 unsigned READ_WRITE
: 1;
7649 unsigned DATA_ADDRESS
: 1;
7658 unsigned I2C_READ
: 1;
7661 unsigned I2C_DAT
: 1;
7667 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
7671 #define _R_NOT_W 0x04
7675 #define _NOT_WRITE 0x04
7676 #define _READ_WRITE 0x04
7677 #define _I2C_READ 0x04
7679 #define _I2C_START 0x08
7681 #define _I2C_STOP 0x10
7682 #define _D_NOT_A 0x20
7686 #define _NOT_ADDRESS 0x20
7687 #define _DATA_ADDRESS 0x20
7688 #define _I2C_DAT 0x20
7692 //==============================================================================
7695 //==============================================================================
7698 extern __at(0x0FC7) __sfr SSPSTAT
;
7706 unsigned R_NOT_W
: 1;
7709 unsigned D_NOT_A
: 1;
7719 unsigned I2C_START
: 1;
7720 unsigned I2C_STOP
: 1;
7754 unsigned NOT_WRITE
: 1;
7757 unsigned NOT_ADDRESS
: 1;
7766 unsigned READ_WRITE
: 1;
7769 unsigned DATA_ADDRESS
: 1;
7778 unsigned I2C_READ
: 1;
7781 unsigned I2C_DAT
: 1;
7787 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
7789 #define _SSPSTAT_BF 0x01
7790 #define _SSPSTAT_UA 0x02
7791 #define _SSPSTAT_R_NOT_W 0x04
7792 #define _SSPSTAT_R 0x04
7793 #define _SSPSTAT_R_W 0x04
7794 #define _SSPSTAT_NOT_W 0x04
7795 #define _SSPSTAT_NOT_WRITE 0x04
7796 #define _SSPSTAT_READ_WRITE 0x04
7797 #define _SSPSTAT_I2C_READ 0x04
7798 #define _SSPSTAT_S 0x08
7799 #define _SSPSTAT_I2C_START 0x08
7800 #define _SSPSTAT_P 0x10
7801 #define _SSPSTAT_I2C_STOP 0x10
7802 #define _SSPSTAT_D_NOT_A 0x20
7803 #define _SSPSTAT_D 0x20
7804 #define _SSPSTAT_D_A 0x20
7805 #define _SSPSTAT_NOT_A 0x20
7806 #define _SSPSTAT_NOT_ADDRESS 0x20
7807 #define _SSPSTAT_DATA_ADDRESS 0x20
7808 #define _SSPSTAT_I2C_DAT 0x20
7809 #define _SSPSTAT_CKE 0x40
7810 #define _SSPSTAT_SMP 0x80
7812 //==============================================================================
7815 //==============================================================================
7818 extern __at(0x0FC8) __sfr SSP1ADD
;
7832 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
7843 //==============================================================================
7846 //==============================================================================
7849 extern __at(0x0FC8) __sfr SSPADD
;
7863 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
7865 #define _SSPADD_MSK0 0x01
7866 #define _SSPADD_MSK1 0x02
7867 #define _SSPADD_MSK2 0x04
7868 #define _SSPADD_MSK3 0x08
7869 #define _SSPADD_MSK4 0x10
7870 #define _SSPADD_MSK5 0x20
7871 #define _SSPADD_MSK6 0x40
7872 #define _SSPADD_MSK7 0x80
7874 //==============================================================================
7876 extern __at(0x0FC9) __sfr SSP1BUF
;
7877 extern __at(0x0FC9) __sfr SSPBUF
;
7879 //==============================================================================
7882 extern __at(0x0FCA) __sfr T2CON
;
7888 unsigned T2CKPS0
: 1;
7889 unsigned T2CKPS1
: 1;
7890 unsigned TMR2ON
: 1;
7891 unsigned T2OUTPS0
: 1;
7892 unsigned T2OUTPS1
: 1;
7893 unsigned T2OUTPS2
: 1;
7894 unsigned T2OUTPS3
: 1;
7900 unsigned T2CKPS
: 2;
7907 unsigned T2OUTPS
: 4;
7912 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
7914 #define _T2CKPS0 0x01
7915 #define _T2CKPS1 0x02
7916 #define _TMR2ON 0x04
7917 #define _T2OUTPS0 0x08
7918 #define _T2OUTPS1 0x10
7919 #define _T2OUTPS2 0x20
7920 #define _T2OUTPS3 0x40
7922 //==============================================================================
7924 extern __at(0x0FCB) __sfr PR2
;
7925 extern __at(0x0FCC) __sfr TMR2
;
7927 //==============================================================================
7930 extern __at(0x0FCD) __sfr T1CON
;
7936 unsigned TMR1ON
: 1;
7938 unsigned NOT_T1SYNC
: 1;
7939 unsigned SOSCEN
: 1;
7940 unsigned T1CKPS0
: 1;
7941 unsigned T1CKPS1
: 1;
7942 unsigned TMR1CS0
: 1;
7943 unsigned TMR1CS1
: 1;
7949 unsigned T1CKPS
: 2;
7956 unsigned TMR1CS
: 2;
7960 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
7962 #define _TMR1ON 0x01
7964 #define _NOT_T1SYNC 0x04
7965 #define _SOSCEN 0x08
7966 #define _T1CKPS0 0x10
7967 #define _T1CKPS1 0x20
7968 #define _TMR1CS0 0x40
7969 #define _TMR1CS1 0x80
7971 //==============================================================================
7973 extern __at(0x0FCE) __sfr TMR1
;
7974 extern __at(0x0FCE) __sfr TMR1L
;
7975 extern __at(0x0FCF) __sfr TMR1H
;
7977 //==============================================================================
7980 extern __at(0x0FD0) __sfr RCON
;
7986 unsigned NOT_BOR
: 1;
7987 unsigned NOT_POR
: 1;
7988 unsigned NOT_PD
: 1;
7989 unsigned NOT_TO
: 1;
7990 unsigned NOT_RI
: 1;
7991 unsigned NOT_CM
: 1;
7992 unsigned SBOREN
: 1;
8009 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
8011 #define _NOT_BOR 0x01
8013 #define _NOT_POR 0x02
8015 #define _NOT_PD 0x04
8017 #define _NOT_TO 0x08
8019 #define _NOT_RI 0x10
8021 #define _NOT_CM 0x20
8023 #define _SBOREN 0x40
8026 //==============================================================================
8029 //==============================================================================
8032 extern __at(0x0FD1) __sfr WDTCON
;
8038 unsigned SWDTEN
: 1;
8039 unsigned ULPSINK
: 1;
8042 unsigned SRETEN
: 1;
8043 unsigned ULPLVL
: 1;
8045 unsigned REGSLP
: 1;
8061 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
8063 #define _SWDTEN 0x01
8065 #define _ULPSINK 0x02
8067 #define _SRETEN 0x10
8068 #define _ULPLVL 0x20
8069 #define _REGSLP 0x80
8071 //==============================================================================
8074 //==============================================================================
8077 extern __at(0x0FD2) __sfr IPR5
;
8081 unsigned TMR4IP
: 1;
8082 unsigned TMR5IP
: 1;
8083 unsigned TMR6IP
: 1;
8085 unsigned TMR8IP
: 1;
8091 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
8093 #define _TMR4IP 0x01
8094 #define _TMR5IP 0x02
8095 #define _TMR6IP 0x04
8096 #define _TMR8IP 0x10
8098 //==============================================================================
8101 //==============================================================================
8104 extern __at(0x0FD3) __sfr OSCCON
;
8112 unsigned HFIOFS
: 1;
8134 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
8138 #define _HFIOFS 0x04
8145 //==============================================================================
8147 extern __at(0x0FD4) __sfr SPBRGH1
;
8149 //==============================================================================
8152 extern __at(0x0FD5) __sfr T0CON
;
8164 unsigned T08BIT
: 1;
8165 unsigned TMR0ON
: 1;
8175 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
8183 #define _T08BIT 0x40
8184 #define _TMR0ON 0x80
8186 //==============================================================================
8188 extern __at(0x0FD6) __sfr TMR0
;
8189 extern __at(0x0FD6) __sfr TMR0L
;
8190 extern __at(0x0FD7) __sfr TMR0H
;
8192 //==============================================================================
8195 extern __at(0x0FD8) __sfr STATUS
;
8209 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
8217 //==============================================================================
8219 extern __at(0x0FD9) __sfr FSR2L
;
8220 extern __at(0x0FDA) __sfr FSR2H
;
8221 extern __at(0x0FDB) __sfr PLUSW2
;
8222 extern __at(0x0FDC) __sfr PREINC2
;
8223 extern __at(0x0FDD) __sfr POSTDEC2
;
8224 extern __at(0x0FDE) __sfr POSTINC2
;
8225 extern __at(0x0FDF) __sfr INDF2
;
8226 extern __at(0x0FE0) __sfr BSR
;
8227 extern __at(0x0FE1) __sfr FSR1L
;
8228 extern __at(0x0FE2) __sfr FSR1H
;
8229 extern __at(0x0FE3) __sfr PLUSW1
;
8230 extern __at(0x0FE4) __sfr PREINC1
;
8231 extern __at(0x0FE5) __sfr POSTDEC1
;
8232 extern __at(0x0FE6) __sfr POSTINC1
;
8233 extern __at(0x0FE7) __sfr INDF1
;
8234 extern __at(0x0FE8) __sfr WREG
;
8235 extern __at(0x0FE9) __sfr FSR0L
;
8236 extern __at(0x0FEA) __sfr FSR0H
;
8237 extern __at(0x0FEB) __sfr PLUSW0
;
8238 extern __at(0x0FEC) __sfr PREINC0
;
8239 extern __at(0x0FED) __sfr POSTDEC0
;
8240 extern __at(0x0FEE) __sfr POSTINC0
;
8241 extern __at(0x0FEF) __sfr INDF0
;
8243 //==============================================================================
8246 extern __at(0x0FF0) __sfr INTCON3
;
8252 unsigned INT1IF
: 1;
8253 unsigned INT2IF
: 1;
8254 unsigned INT3IF
: 1;
8255 unsigned INT1IE
: 1;
8256 unsigned INT2IE
: 1;
8257 unsigned INT3IE
: 1;
8258 unsigned INT1IP
: 1;
8259 unsigned INT2IP
: 1;
8275 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
8277 #define _INT1IF 0x01
8279 #define _INT2IF 0x02
8281 #define _INT3IF 0x04
8283 #define _INT1IE 0x08
8285 #define _INT2IE 0x10
8287 #define _INT3IE 0x20
8289 #define _INT1IP 0x40
8291 #define _INT2IP 0x80
8294 //==============================================================================
8297 //==============================================================================
8300 extern __at(0x0FF1) __sfr INTCON2
;
8307 unsigned INT3IP
: 1;
8308 unsigned TMR0IP
: 1;
8309 unsigned INTEDG3
: 1;
8310 unsigned INTEDG2
: 1;
8311 unsigned INTEDG1
: 1;
8312 unsigned INTEDG0
: 1;
8313 unsigned NOT_RBPU
: 1;
8329 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
8332 #define _INT3IP 0x02
8334 #define _TMR0IP 0x04
8336 #define _INTEDG3 0x08
8337 #define _INTEDG2 0x10
8338 #define _INTEDG1 0x20
8339 #define _INTEDG0 0x40
8340 #define _NOT_RBPU 0x80
8343 //==============================================================================
8346 //==============================================================================
8349 extern __at(0x0FF2) __sfr INTCON
;
8356 unsigned INT0IF
: 1;
8357 unsigned TMR0IF
: 1;
8359 unsigned INT0IE
: 1;
8360 unsigned TMR0IE
: 1;
8361 unsigned PEIE_GIEL
: 1;
8362 unsigned GIE_GIEH
: 1;
8390 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
8393 #define _INT0IF 0x02
8395 #define _TMR0IF 0x04
8398 #define _INT0IE 0x10
8400 #define _TMR0IE 0x20
8402 #define _PEIE_GIEL 0x40
8405 #define _GIE_GIEH 0x80
8409 //==============================================================================
8411 extern __at(0x0FF3) __sfr PROD
;
8412 extern __at(0x0FF3) __sfr PRODL
;
8413 extern __at(0x0FF4) __sfr PRODH
;
8414 extern __at(0x0FF5) __sfr TABLAT
;
8415 extern __at(0x0FF6) __sfr TBLPTR
;
8416 extern __at(0x0FF6) __sfr TBLPTRL
;
8417 extern __at(0x0FF7) __sfr TBLPTRH
;
8418 extern __at(0x0FF8) __sfr TBLPTRU
;
8419 extern __at(0x0FF9) __sfr PC
;
8420 extern __at(0x0FF9) __sfr PCL
;
8421 extern __at(0x0FFA) __sfr PCLATH
;
8422 extern __at(0x0FFB) __sfr PCLATU
;
8424 //==============================================================================
8427 extern __at(0x0FFC) __sfr STKPTR
;
8439 unsigned STKUNF
: 1;
8440 unsigned STKFUL
: 1;
8452 unsigned STKOVF
: 1;
8462 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
8469 #define _STKUNF 0x40
8470 #define _STKFUL 0x80
8471 #define _STKOVF 0x80
8473 //==============================================================================
8475 extern __at(0x0FFD) __sfr TOS
;
8476 extern __at(0x0FFD) __sfr TOSL
;
8477 extern __at(0x0FFE) __sfr TOSH
;
8478 extern __at(0x0FFF) __sfr TOSU
;
8480 //==============================================================================
8482 // Configuration Bits
8484 //==============================================================================
8486 #define __CONFIG1L 0x300000
8487 #define __CONFIG1H 0x300001
8488 #define __CONFIG2L 0x300002
8489 #define __CONFIG2H 0x300003
8490 #define __CONFIG3L 0x300004
8491 #define __CONFIG3H 0x300005
8492 #define __CONFIG4L 0x300006
8493 #define __CONFIG5L 0x300008
8494 #define __CONFIG5H 0x300009
8495 #define __CONFIG6L 0x30000A
8496 #define __CONFIG6H 0x30000B
8497 #define __CONFIG7L 0x30000C
8498 #define __CONFIG7H 0x30000D
8500 //----------------------------- CONFIG1L Options -------------------------------
8502 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
8503 #define _RETEN_ON_1L 0xFF // Enabled.
8504 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
8505 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
8506 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
8507 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
8508 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
8509 #define _XINST_OFF_1L 0xBF // Disabled.
8510 #define _XINST_ON_1L 0xFF // Enabled.
8512 //----------------------------- CONFIG1H Options -------------------------------
8514 #define _FOSC_LP_1H 0xF0 // LP oscillator.
8515 #define _FOSC_XT_1H 0xF1 // XT oscillator.
8516 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
8517 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
8518 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
8519 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
8520 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
8521 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
8522 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
8523 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
8524 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
8525 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
8526 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
8527 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
8528 #define _PLLCFG_OFF_1H 0xEF // Disabled.
8529 #define _PLLCFG_ON_1H 0xFF // Enabled.
8530 #define _FCMEN_OFF_1H 0xBF // Disabled.
8531 #define _FCMEN_ON_1H 0xFF // Enabled.
8532 #define _IESO_OFF_1H 0x7F // Disabled.
8533 #define _IESO_ON_1H 0xFF // Enabled.
8535 //----------------------------- CONFIG2L Options -------------------------------
8537 #define _PWRTEN_ON_2L 0xFE // Enabled.
8538 #define _PWRTEN_OFF_2L 0xFF // Disabled.
8539 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
8540 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
8541 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
8542 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
8543 #define _BORV_0_2L 0xE7 // 3.0V.
8544 #define _BORV_1_2L 0xEF // 2.7V.
8545 #define _BORV_2_2L 0xF7 // 2.0V.
8546 #define _BORV_3_2L 0xFF // 1.8V.
8547 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
8548 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
8549 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
8550 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
8552 //----------------------------- CONFIG2H Options -------------------------------
8554 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
8555 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
8556 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
8557 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
8558 #define _WDTPS_1_2H 0x83 // 1:1.
8559 #define _WDTPS_2_2H 0x87 // 1:2.
8560 #define _WDTPS_4_2H 0x8B // 1:4.
8561 #define _WDTPS_8_2H 0x8F // 1:8.
8562 #define _WDTPS_16_2H 0x93 // 1:16.
8563 #define _WDTPS_32_2H 0x97 // 1:32.
8564 #define _WDTPS_64_2H 0x9B // 1:64.
8565 #define _WDTPS_128_2H 0x9F // 1:128.
8566 #define _WDTPS_256_2H 0xA3 // 1:256.
8567 #define _WDTPS_512_2H 0xA7 // 1:512.
8568 #define _WDTPS_1024_2H 0xAB // 1:1024.
8569 #define _WDTPS_2048_2H 0xAF // 1:2048.
8570 #define _WDTPS_4096_2H 0xB3 // 1:4096.
8571 #define _WDTPS_8192_2H 0xB7 // 1:8192.
8572 #define _WDTPS_16384_2H 0xBB // 1:16384.
8573 #define _WDTPS_32768_2H 0xBF // 1:32768.
8574 #define _WDTPS_65536_2H 0xC3 // 1:65536.
8575 #define _WDTPS_131072_2H 0xC7 // 1:131072.
8576 #define _WDTPS_262144_2H 0xCB // 1:262144.
8577 #define _WDTPS_524288_2H 0xCF // 1:524288.
8578 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
8580 //----------------------------- CONFIG3L Options -------------------------------
8582 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
8583 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
8585 //----------------------------- CONFIG3H Options -------------------------------
8587 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
8588 #define _CCP2MX_PORTC_3H 0xFF // RC1.
8589 #define _ECCPMX_PORTH_3H 0xFD // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RH7/RH6/RH5/RH4.
8590 #define _ECCPMX_PORTE_3H 0xFF // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RE6/RE5/RE4/RE3.
8591 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
8592 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
8593 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
8594 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
8596 //----------------------------- CONFIG4L Options -------------------------------
8598 #define _STVREN_OFF_4L 0xFE // Disabled.
8599 #define _STVREN_ON_4L 0xFF // Enabled.
8600 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
8601 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
8602 #define _DEBUG_ON_4L 0x7F // Enabled.
8603 #define _DEBUG_OFF_4L 0xFF // Disabled.
8605 //----------------------------- CONFIG5L Options -------------------------------
8607 #define _CP0_ON_5L 0xFE // Enabled.
8608 #define _CP0_OFF_5L 0xFF // Disabled.
8609 #define _CP1_ON_5L 0xFD // Enabled.
8610 #define _CP1_OFF_5L 0xFF // Disabled.
8611 #define _CP2_ON_5L 0xFB // Enabled.
8612 #define _CP2_OFF_5L 0xFF // Disabled.
8613 #define _CP3_ON_5L 0xF7 // Enabled.
8614 #define _CP3_OFF_5L 0xFF // Disabled.
8616 //----------------------------- CONFIG5H Options -------------------------------
8618 #define _CPB_ON_5H 0xBF // Enabled.
8619 #define _CPB_OFF_5H 0xFF // Disabled.
8620 #define _CPD_ON_5H 0x7F // Enabled.
8621 #define _CPD_OFF_5H 0xFF // Disabled.
8623 //----------------------------- CONFIG6L Options -------------------------------
8625 #define _WRT0_ON_6L 0xFE // Enabled.
8626 #define _WRT0_OFF_6L 0xFF // Disabled.
8627 #define _WRT1_ON_6L 0xFD // Enabled.
8628 #define _WRT1_OFF_6L 0xFF // Disabled.
8629 #define _WRT2_ON_6L 0xFB // Enabled.
8630 #define _WRT2_OFF_6L 0xFF // Disabled.
8631 #define _WRT3_ON_6L 0xF7 // Enabled.
8632 #define _WRT3_OFF_6L 0xFF // Disabled.
8634 //----------------------------- CONFIG6H Options -------------------------------
8636 #define _WRTC_ON_6H 0xDF // Enabled.
8637 #define _WRTC_OFF_6H 0xFF // Disabled.
8638 #define _WRTB_ON_6H 0xBF // Enabled.
8639 #define _WRTB_OFF_6H 0xFF // Disabled.
8640 #define _WRTD_ON_6H 0x7F // Enabled.
8641 #define _WRTD_OFF_6H 0xFF // Disabled.
8643 //----------------------------- CONFIG7L Options -------------------------------
8645 #define _EBRT0_ON_7L 0xFE // Enabled.
8646 #define _EBRT0_OFF_7L 0xFF // Disabled.
8647 #define _EBRT1_ON_7L 0xFD // Enabled.
8648 #define _EBRT1_OFF_7L 0xFF // Disabled.
8649 #define _EBRT2_ON_7L 0xFB // Enabled.
8650 #define _EBRT2_OFF_7L 0xFF // Disabled.
8651 #define _EBRT3_ON_7L 0xF7 // Enabled.
8652 #define _EBRT3_OFF_7L 0xFF // Disabled.
8654 //----------------------------- CONFIG7H Options -------------------------------
8656 #define _EBRTB_ON_7H 0xBF // Enabled.
8657 #define _EBRTB_OFF_7H 0xFF // Disabled.
8659 //==============================================================================
8661 #define __DEVID1 0x3FFFFE
8662 #define __DEVID2 0x3FFFFF
8664 #define __IDLOC0 0x200000
8665 #define __IDLOC1 0x200001
8666 #define __IDLOC2 0x200002
8667 #define __IDLOC3 0x200003
8668 #define __IDLOC4 0x200004
8669 #define __IDLOC5 0x200005
8670 #define __IDLOC6 0x200006
8671 #define __IDLOC7 0x200007
8673 #endif // #ifndef __PIC18F85K90_H__