2 * This declarations of the PIC18F86J16 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:37 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F86J16_H__
26 #define __PIC18F86J16_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F5A) __sfr PMSTAT
;
38 //==============================================================================
41 extern __at(0x0F5A) __sfr PMSTATL
;
55 extern __at(0x0F5A) volatile __PMSTATLbits_t PMSTATLbits
;
64 //==============================================================================
67 //==============================================================================
70 extern __at(0x0F5B) __sfr PMSTATH
;
84 extern __at(0x0F5B) volatile __PMSTATHbits_t PMSTATHbits
;
93 //==============================================================================
96 //==============================================================================
99 extern __at(0x0F5C) __sfr PMEL
;
113 extern __at(0x0F5C) volatile __PMELbits_t PMELbits
;
124 //==============================================================================
126 extern __at(0x0F5C) __sfr PMEN
;
128 //==============================================================================
131 extern __at(0x0F5D) __sfr PMEH
;
145 extern __at(0x0F5D) volatile __PMEHbits_t PMEHbits
;
156 //==============================================================================
158 extern __at(0x0F5E) __sfr PMDIN2
;
159 extern __at(0x0F5E) __sfr PMDIN2L
;
160 extern __at(0x0F5F) __sfr PMDIN2H
;
161 extern __at(0x0F60) __sfr PMDOUT2
;
162 extern __at(0x0F60) __sfr PMDOUT2L
;
163 extern __at(0x0F61) __sfr PMDOUT2H
;
164 extern __at(0x0F62) __sfr PMMODE
;
166 //==============================================================================
169 extern __at(0x0F62) __sfr PMMODEL
;
205 extern __at(0x0F62) volatile __PMMODELbits_t PMMODELbits
;
216 //==============================================================================
219 //==============================================================================
222 extern __at(0x0F63) __sfr PMMODEH
;
253 extern __at(0x0F63) volatile __PMMODEHbits_t PMMODEHbits
;
264 //==============================================================================
266 extern __at(0x0F64) __sfr PMCON
;
268 //==============================================================================
271 extern __at(0x0F64) __sfr PMCONL
;
294 extern __at(0x0F64) volatile __PMCONLbits_t PMCONLbits
;
305 //==============================================================================
308 //==============================================================================
311 extern __at(0x0F65) __sfr PMCONH
;
320 unsigned ADRMUX0
: 1;
321 unsigned ADRMUX1
: 1;
335 extern __at(0x0F65) volatile __PMCONHbits_t PMCONHbits
;
340 #define _ADRMUX0 0x08
341 #define _ADRMUX1 0x10
345 //==============================================================================
347 extern __at(0x0F66) __sfr PMDIN1
;
348 extern __at(0x0F66) __sfr PMDIN1L
;
349 extern __at(0x0F67) __sfr PMDIN1H
;
350 extern __at(0x0F68) __sfr PMADDR
;
351 extern __at(0x0F68) __sfr PMADDRL
;
352 extern __at(0x0F68) __sfr PMDOUT1
;
353 extern __at(0x0F68) __sfr PMDOUT1L
;
355 //==============================================================================
358 extern __at(0x0F69) __sfr PMADDRH
;
372 extern __at(0x0F69) volatile __PMADDRHbits_t PMADDRHbits
;
377 //==============================================================================
379 extern __at(0x0F69) __sfr PMDOUT1H
;
381 //==============================================================================
384 extern __at(0x0F6A) __sfr CMSTAT
;
398 extern __at(0x0F6A) volatile __CMSTATbits_t CMSTATbits
;
403 //==============================================================================
406 //==============================================================================
409 extern __at(0x0F6A) __sfr CMSTATUS
;
423 extern __at(0x0F6A) volatile __CMSTATUSbits_t CMSTATUSbits
;
425 #define _CMSTATUS_COUT1 0x01
426 #define _CMSTATUS_COUT2 0x02
428 //==============================================================================
431 //==============================================================================
434 extern __at(0x0F6B) __sfr SSP2CON2
;
446 unsigned ACKSTAT
: 1;
463 extern __at(0x0F6B) volatile __SSP2CON2bits_t SSP2CON2bits
;
465 #define _SSP2CON2_SEN 0x01
466 #define _SSP2CON2_RSEN 0x02
467 #define _SSP2CON2_ADMSK1 0x02
468 #define _SSP2CON2_PEN 0x04
469 #define _SSP2CON2_ADMSK2 0x04
470 #define _SSP2CON2_RCEN 0x08
471 #define _SSP2CON2_ADMSK3 0x08
472 #define _SSP2CON2_ACKEN 0x10
473 #define _SSP2CON2_ADMSK4 0x10
474 #define _SSP2CON2_ACKDT 0x20
475 #define _SSP2CON2_ADMSK5 0x20
476 #define _SSP2CON2_ACKSTAT 0x40
477 #define _SSP2CON2_GCEN 0x80
479 //==============================================================================
482 //==============================================================================
485 extern __at(0x0F6C) __sfr SSP2CON1
;
508 extern __at(0x0F6C) volatile __SSP2CON1bits_t SSP2CON1bits
;
510 #define _SSP2CON1_SSPM0 0x01
511 #define _SSP2CON1_SSPM1 0x02
512 #define _SSP2CON1_SSPM2 0x04
513 #define _SSP2CON1_SSPM3 0x08
514 #define _SSP2CON1_CKP 0x10
515 #define _SSP2CON1_SSPEN 0x20
516 #define _SSP2CON1_SSPOV 0x40
517 #define _SSP2CON1_WCOL 0x80
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F6D) __sfr SSP2STAT
;
533 unsigned R_NOT_W
: 1;
536 unsigned D_NOT_A
: 1;
546 unsigned I2C_START
: 1;
547 unsigned I2C_STOP
: 1;
557 unsigned I2C_READ
: 1;
560 unsigned I2C_DAT
: 1;
581 unsigned NOT_WRITE
: 1;
584 unsigned NOT_ADDRESS
: 1;
593 unsigned READ_WRITE
: 1;
596 unsigned DATA_ADDRESS
: 1;
614 extern __at(0x0F6D) volatile __SSP2STATbits_t SSP2STATbits
;
616 #define _SSP2STAT_BF 0x01
617 #define _SSP2STAT_UA 0x02
618 #define _SSP2STAT_R_NOT_W 0x04
619 #define _SSP2STAT_R_W 0x04
620 #define _SSP2STAT_I2C_READ 0x04
621 #define _SSP2STAT_NOT_W 0x04
622 #define _SSP2STAT_NOT_WRITE 0x04
623 #define _SSP2STAT_READ_WRITE 0x04
624 #define _SSP2STAT_R 0x04
625 #define _SSP2STAT_S 0x08
626 #define _SSP2STAT_I2C_START 0x08
627 #define _SSP2STAT_P 0x10
628 #define _SSP2STAT_I2C_STOP 0x10
629 #define _SSP2STAT_D_NOT_A 0x20
630 #define _SSP2STAT_D_A 0x20
631 #define _SSP2STAT_I2C_DAT 0x20
632 #define _SSP2STAT_NOT_A 0x20
633 #define _SSP2STAT_NOT_ADDRESS 0x20
634 #define _SSP2STAT_DATA_ADDRESS 0x20
635 #define _SSP2STAT_D 0x20
636 #define _SSP2STAT_CKE 0x40
637 #define _SSP2STAT_SMP 0x80
639 //==============================================================================
641 extern __at(0x0F6E) __sfr SSP2ADD
;
643 //==============================================================================
646 extern __at(0x0F6E) __sfr SSP2MSK
;
660 extern __at(0x0F6E) volatile __SSP2MSKbits_t SSP2MSKbits
;
662 #define _SSP2MSK_MSK0 0x01
663 #define _SSP2MSK_MSK1 0x02
664 #define _SSP2MSK_MSK2 0x04
665 #define _SSP2MSK_MSK3 0x08
666 #define _SSP2MSK_MSK4 0x10
667 #define _SSP2MSK_MSK5 0x20
668 #define _SSP2MSK_MSK6 0x40
669 #define _SSP2MSK_MSK7 0x80
671 //==============================================================================
673 extern __at(0x0F6F) __sfr SSP2BUF
;
675 //==============================================================================
678 extern __at(0x0F70) __sfr CCP5CON
;
720 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
731 //==============================================================================
733 extern __at(0x0F71) __sfr CCPR5
;
734 extern __at(0x0F71) __sfr CCPR5L
;
735 extern __at(0x0F72) __sfr CCPR5H
;
737 //==============================================================================
740 extern __at(0x0F73) __sfr CCP4CON
;
782 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
793 //==============================================================================
795 extern __at(0x0F74) __sfr CCPR4
;
796 extern __at(0x0F74) __sfr CCPR4L
;
797 extern __at(0x0F75) __sfr CCPR4H
;
799 //==============================================================================
802 extern __at(0x0F76) __sfr T4CON
;
808 unsigned T4CKPS0
: 1;
809 unsigned T4CKPS1
: 1;
811 unsigned T4OUTPS0
: 1;
812 unsigned T4OUTPS1
: 1;
813 unsigned T4OUTPS2
: 1;
814 unsigned T4OUTPS3
: 1;
827 unsigned T4OUTPS
: 4;
832 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
834 #define _T4CKPS0 0x01
835 #define _T4CKPS1 0x02
837 #define _T4OUTPS0 0x08
838 #define _T4OUTPS1 0x10
839 #define _T4OUTPS2 0x20
840 #define _T4OUTPS3 0x40
842 //==============================================================================
845 //==============================================================================
848 extern __at(0x0F77) __sfr CVRCON
;
871 extern __at(0x0F77) volatile __CVRCONbits_t CVRCONbits
;
882 //==============================================================================
884 extern __at(0x0F77) __sfr PR4
;
885 extern __at(0x0F78) __sfr TMR4
;
887 //==============================================================================
890 extern __at(0x0F79) __sfr T3CON
;
898 unsigned NOT_T3SYNC
: 1;
900 unsigned T3CKPS0
: 1;
901 unsigned T3CKPS1
: 1;
922 unsigned T3INSYNC
: 1;
938 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
940 #define _T3CON_TMR3ON 0x01
941 #define _T3CON_TMR3CS 0x02
942 #define _T3CON_NOT_T3SYNC 0x04
943 #define _T3CON_T3SYNC 0x04
944 #define _T3CON_T3INSYNC 0x04
945 #define _T3CON_T3CCP1 0x08
946 #define _T3CON_T3CKPS0 0x10
947 #define _T3CON_T3CKPS1 0x20
948 #define _T3CON_T3CCP2 0x40
949 #define _T3CON_RD16 0x80
951 //==============================================================================
953 extern __at(0x0F7A) __sfr TMR3
;
954 extern __at(0x0F7A) __sfr TMR3L
;
955 extern __at(0x0F7B) __sfr TMR3H
;
957 //==============================================================================
960 extern __at(0x0F7C) __sfr BAUDCON2
;
989 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
991 #define _BAUDCON2_ABDEN 0x01
992 #define _BAUDCON2_WUE 0x02
993 #define _BAUDCON2_BRG16 0x08
994 #define _BAUDCON2_TXCKP 0x10
995 #define _BAUDCON2_SCKP 0x10
996 #define _BAUDCON2_RXDTP 0x20
997 #define _BAUDCON2_DTRXP 0x20
998 #define _BAUDCON2_RCIDL 0x40
999 #define _BAUDCON2_RCMT 0x40
1000 #define _BAUDCON2_ABDOVF 0x80
1002 //==============================================================================
1004 extern __at(0x0F7D) __sfr SPBRGH2
;
1006 //==============================================================================
1009 extern __at(0x0F7E) __sfr BAUDCON
;
1022 unsigned ABDOVF
: 1;
1038 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1049 #define _ABDOVF 0x80
1051 //==============================================================================
1054 //==============================================================================
1057 extern __at(0x0F7E) __sfr BAUDCON1
;
1070 unsigned ABDOVF
: 1;
1086 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1088 #define _BAUDCON1_ABDEN 0x01
1089 #define _BAUDCON1_WUE 0x02
1090 #define _BAUDCON1_BRG16 0x08
1091 #define _BAUDCON1_TXCKP 0x10
1092 #define _BAUDCON1_SCKP 0x10
1093 #define _BAUDCON1_RXDTP 0x20
1094 #define _BAUDCON1_DTRXP 0x20
1095 #define _BAUDCON1_RCIDL 0x40
1096 #define _BAUDCON1_RCMT 0x40
1097 #define _BAUDCON1_ABDOVF 0x80
1099 //==============================================================================
1101 extern __at(0x0F7F) __sfr SPBRGH1
;
1103 //==============================================================================
1106 extern __at(0x0F80) __sfr PORTA
;
1147 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1149 #define _PORTA_RA0 0x01
1150 #define _PORTA_AN0 0x01
1151 #define _PORTA_RA1 0x02
1152 #define _PORTA_AN1 0x02
1153 #define _PORTA_RA2 0x04
1154 #define _PORTA_AN2 0x04
1155 #define _PORTA_VREFM 0x04
1156 #define _PORTA_RA3 0x08
1157 #define _PORTA_AN3 0x08
1158 #define _PORTA_VREFP 0x08
1159 #define _PORTA_RA4 0x10
1160 #define _PORTA_T0CKI 0x10
1161 #define _PORTA_PMD5 0x10
1162 #define _PORTA_RA5 0x20
1163 #define _PORTA_AN4 0x20
1164 #define _PORTA_PMD4 0x20
1165 #define _PORTA_RA6 0x40
1166 #define _PORTA_OSC2 0x40
1167 #define _PORTA_CLKO 0x40
1168 #define _PORTA_RA7 0x80
1170 //==============================================================================
1173 //==============================================================================
1176 extern __at(0x0F81) __sfr PORTB
;
1241 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1243 #define _PORTB_RB0 0x01
1244 #define _PORTB_INT0 0x01
1245 #define _PORTB_FLT0 0x01
1246 #define _PORTB_RB1 0x02
1247 #define _PORTB_INT1 0x02
1248 #define _PORTB_PMA4 0x02
1249 #define _PORTB_RB2 0x04
1250 #define _PORTB_INT2 0x04
1251 #define _PORTB_PMA3 0x04
1252 #define _PORTB_RB3 0x08
1253 #define _PORTB_INT3 0x08
1254 #define _PORTB_PMA2 0x08
1255 #define _PORTB_CCP2 0x08
1256 #define _PORTB_RB4 0x10
1257 #define _PORTB_KBI0 0x10
1258 #define _PORTB_PMA1 0x10
1259 #define _PORTB_RB5 0x20
1260 #define _PORTB_KBI1 0x20
1261 #define _PORTB_PMA0 0x20
1262 #define _PORTB_RB6 0x40
1263 #define _PORTB_KBI2 0x40
1264 #define _PORTB_PGC 0x40
1265 #define _PORTB_RB7 0x80
1266 #define _PORTB_KBI3 0x80
1267 #define _PORTB_PGD 0x80
1269 //==============================================================================
1272 //==============================================================================
1275 extern __at(0x0F82) __sfr PORTC
;
1305 unsigned T13CKI
: 1;
1316 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1318 #define _PORTC_RC0 0x01
1319 #define _PORTC_T1OSO 0x01
1320 #define _PORTC_T13CKI 0x01
1321 #define _PORTC_RC1 0x02
1322 #define _PORTC_T1OSI 0x02
1323 #define _PORTC_CCP2 0x02
1324 #define _PORTC_RC2 0x04
1325 #define _PORTC_CCP1 0x04
1326 #define _PORTC_RC3 0x08
1327 #define _PORTC_SCK 0x08
1328 #define _PORTC_SCL 0x08
1329 #define _PORTC_RC4 0x10
1330 #define _PORTC_SDI 0x10
1331 #define _PORTC_SDA 0x10
1332 #define _PORTC_RC5 0x20
1333 #define _PORTC_SDO 0x20
1334 #define _PORTC_RC6 0x40
1335 #define _PORTC_TX 0x40
1336 #define _PORTC_CK 0x40
1337 #define _PORTC_RC7 0x80
1338 #define _PORTC_RX 0x80
1340 //==============================================================================
1343 //==============================================================================
1346 extern __at(0x0F83) __sfr PORTD
;
1411 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1413 #define _PORTD_RD0 0x01
1414 #define _PORTD_PMD0 0x01
1415 #define _PORTD_AD0 0x01
1416 #define _PORTD_RD1 0x02
1417 #define _PORTD_PMD1 0x02
1418 #define _PORTD_AD1 0x02
1419 #define _PORTD_RD2 0x04
1420 #define _PORTD_PMD2 0x04
1421 #define _PORTD_AD2 0x04
1422 #define _PORTD_RD3 0x08
1423 #define _PORTD_PMD3 0x08
1424 #define _PORTD_AD3 0x08
1425 #define _PORTD_RD4 0x10
1426 #define _PORTD_PMD4 0x10
1427 #define _PORTD_AD4 0x10
1428 #define _PORTD_SDO2 0x10
1429 #define _PORTD_RD5 0x20
1430 #define _PORTD_PMD5 0x20
1431 #define _PORTD_AD5 0x20
1432 #define _PORTD_SDA2 0x20
1433 #define _PORTD_SDI2 0x20
1434 #define _PORTD_RD6 0x40
1435 #define _PORTD_PMD6 0x40
1436 #define _PORTD_AD6 0x40
1437 #define _PORTD_SCL2 0x40
1438 #define _PORTD_SCK2 0x40
1439 #define _PORTD_RD7 0x80
1440 #define _PORTD_PMD7 0x80
1441 #define _PORTD_AD7 0x80
1442 #define _PORTD_SS2 0x80
1444 //==============================================================================
1447 //==============================================================================
1450 extern __at(0x0F84) __sfr PORTE
;
1503 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1505 #define _PORTE_RE0 0x01
1506 #define _PORTE_AD8 0x01
1507 #define _PORTE_PMRD 0x01
1508 #define _PORTE_RE1 0x02
1509 #define _PORTE_AD9 0x02
1510 #define _PORTE_PMWR 0x02
1511 #define _PORTE_RE2 0x04
1512 #define _PORTE_AD10 0x04
1513 #define _PORTE_PMBE 0x04
1514 #define _PORTE_RE3 0x08
1515 #define _PORTE_AD11 0x08
1516 #define _PORTE_PMA13 0x08
1517 #define _PORTE_REFO 0x08
1518 #define _PORTE_RE4 0x10
1519 #define _PORTE_AD12 0x10
1520 #define _PORTE_PMA12 0x10
1521 #define _PORTE_RE5 0x20
1522 #define _PORTE_AD13 0x20
1523 #define _PORTE_PMA11 0x20
1524 #define _PORTE_RE6 0x40
1525 #define _PORTE_AD14 0x40
1526 #define _PORTE_PMA10 0x40
1527 #define _PORTE_RE7 0x80
1528 #define _PORTE_AD15 0x80
1529 #define _PORTE_PMA9 0x80
1530 #define _PORTE_CCP2 0x80
1532 //==============================================================================
1535 //==============================================================================
1538 extern __at(0x0F85) __sfr PORTF
;
1603 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1605 #define _PORTF_RF1 0x02
1606 #define _PORTF_AN6 0x02
1607 #define _PORTF_C2OUT 0x02
1608 #define _PORTF_RF2 0x04
1609 #define _PORTF_AN7 0x04
1610 #define _PORTF_C1OUT 0x04
1611 #define _PORTF_PMA5 0x04
1612 #define _PORTF_RF3 0x08
1613 #define _PORTF_AN8 0x08
1614 #define _PORTF_C2INB 0x08
1615 #define _PORTF_RF4 0x10
1616 #define _PORTF_AN9 0x10
1617 #define _PORTF_C2INA 0x10
1618 #define _PORTF_RF5 0x20
1619 #define _PORTF_AN10 0x20
1620 #define _PORTF_CVREF 0x20
1621 #define _PORTF_C1INB 0x20
1622 #define _PORTF_PMD2 0x20
1623 #define _PORTF_RF6 0x40
1624 #define _PORTF_AN11 0x40
1625 #define _PORTF_C1INA 0x40
1626 #define _PORTF_PMD1 0x40
1627 #define _PORTF_RF7 0x80
1628 #define _PORTF_SS 0x80
1629 #define _PORTF_PMD0 0x80
1631 //==============================================================================
1634 //==============================================================================
1637 extern __at(0x0F86) __sfr PORTG
;
1696 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1698 #define _PORTG_RG0 0x01
1699 #define _PORTG_CCP3 0x01
1700 #define _PORTG_PMA8 0x01
1701 #define _PORTG_RG1 0x02
1702 #define _PORTG_TX2 0x02
1703 #define _PORTG_CK2 0x02
1704 #define _PORTG_PMA7 0x02
1705 #define _PORTG_RG2 0x04
1706 #define _PORTG_RX2 0x04
1707 #define _PORTG_DT2 0x04
1708 #define _PORTG_PMA6 0x04
1709 #define _PORTG_RG3 0x08
1710 #define _PORTG_CCP4 0x08
1711 #define _PORTG_PMCS1 0x08
1712 #define _PORTG_RG4 0x10
1713 #define _PORTG_CCP5 0x10
1714 #define _PORTG_PMCS2 0x10
1715 #define _PORTG_RJPU 0x20
1716 #define _PORTG_REPU 0x40
1717 #define _PORTG_RDPU 0x80
1719 //==============================================================================
1722 //==============================================================================
1725 extern __at(0x0F87) __sfr PORTH
;
1778 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
1780 #define _PORTH_RH0 0x01
1781 #define _PORTH_A16 0x01
1782 #define _PORTH_RH1 0x02
1783 #define _PORTH_A17 0x02
1784 #define _PORTH_RH2 0x04
1785 #define _PORTH_A18 0x04
1786 #define _PORTH_PMD7 0x04
1787 #define _PORTH_RH3 0x08
1788 #define _PORTH_A19 0x08
1789 #define _PORTH_PMD6 0x08
1790 #define _PORTH_RH4 0x10
1791 #define _PORTH_AN12 0x10
1792 #define _PORTH_PMD3 0x10
1793 #define _PORTH_C2INC 0x10
1794 #define _PORTH_RH5 0x20
1795 #define _PORTH_AN13 0x20
1796 #define _PORTH_PMBE 0x20
1797 #define _PORTH_C2IND 0x20
1798 #define _PORTH_RH6 0x40
1799 #define _PORTH_AN14 0x40
1800 #define _PORTH_PMRD 0x40
1801 #define _PORTH_C1INC 0x40
1802 #define _PORTH_RH7 0x80
1803 #define _PORTH_AN15 0x80
1804 #define _PORTH_PMWR 0x80
1806 //==============================================================================
1809 //==============================================================================
1812 extern __at(0x0F88) __sfr PORTJ
;
1841 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
1843 #define _PORTJ_RJ0 0x01
1844 #define _PORTJ_ALE 0x01
1845 #define _PORTJ_RJ1 0x02
1846 #define _PORTJ_OE 0x02
1847 #define _PORTJ_RJ2 0x04
1848 #define _PORTJ_WRL 0x04
1849 #define _PORTJ_RJ3 0x08
1850 #define _PORTJ_WRH 0x08
1851 #define _PORTJ_RJ4 0x10
1852 #define _PORTJ_BA0 0x10
1853 #define _PORTJ_RJ5 0x20
1854 #define _PORTJ_CE 0x20
1855 #define _PORTJ_RJ6 0x40
1856 #define _PORTJ_LB 0x40
1857 #define _PORTJ_RJ7 0x80
1858 #define _PORTJ_UB 0x80
1860 //==============================================================================
1863 //==============================================================================
1866 extern __at(0x0F89) __sfr LATA
;
1880 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1891 //==============================================================================
1894 //==============================================================================
1897 extern __at(0x0F8A) __sfr LATB
;
1911 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1922 //==============================================================================
1925 //==============================================================================
1928 extern __at(0x0F8B) __sfr LATC
;
1942 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1953 //==============================================================================
1956 //==============================================================================
1959 extern __at(0x0F8C) __sfr LATD
;
1973 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1984 //==============================================================================
1987 //==============================================================================
1990 extern __at(0x0F8D) __sfr LATE
;
2004 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
2015 //==============================================================================
2018 //==============================================================================
2021 extern __at(0x0F8E) __sfr LATF
;
2035 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
2045 //==============================================================================
2048 //==============================================================================
2051 extern __at(0x0F8F) __sfr LATG
;
2074 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
2082 //==============================================================================
2085 //==============================================================================
2088 extern __at(0x0F90) __sfr LATH
;
2102 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
2113 //==============================================================================
2116 //==============================================================================
2119 extern __at(0x0F91) __sfr LATJ
;
2133 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
2144 //==============================================================================
2147 //==============================================================================
2150 extern __at(0x0F92) __sfr DDRA
;
2156 unsigned TRISA0
: 1;
2157 unsigned TRISA1
: 1;
2158 unsigned TRISA2
: 1;
2159 unsigned TRISA3
: 1;
2160 unsigned TRISA4
: 1;
2161 unsigned TRISA5
: 1;
2162 unsigned TRISA6
: 1;
2163 unsigned TRISA7
: 1;
2179 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2181 #define _TRISA0 0x01
2183 #define _TRISA1 0x02
2185 #define _TRISA2 0x04
2187 #define _TRISA3 0x08
2189 #define _TRISA4 0x10
2191 #define _TRISA5 0x20
2193 #define _TRISA6 0x40
2195 #define _TRISA7 0x80
2198 //==============================================================================
2201 //==============================================================================
2204 extern __at(0x0F92) __sfr TRISA
;
2210 unsigned TRISA0
: 1;
2211 unsigned TRISA1
: 1;
2212 unsigned TRISA2
: 1;
2213 unsigned TRISA3
: 1;
2214 unsigned TRISA4
: 1;
2215 unsigned TRISA5
: 1;
2216 unsigned TRISA6
: 1;
2217 unsigned TRISA7
: 1;
2233 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2235 #define _TRISA_TRISA0 0x01
2236 #define _TRISA_RA0 0x01
2237 #define _TRISA_TRISA1 0x02
2238 #define _TRISA_RA1 0x02
2239 #define _TRISA_TRISA2 0x04
2240 #define _TRISA_RA2 0x04
2241 #define _TRISA_TRISA3 0x08
2242 #define _TRISA_RA3 0x08
2243 #define _TRISA_TRISA4 0x10
2244 #define _TRISA_RA4 0x10
2245 #define _TRISA_TRISA5 0x20
2246 #define _TRISA_RA5 0x20
2247 #define _TRISA_TRISA6 0x40
2248 #define _TRISA_RA6 0x40
2249 #define _TRISA_TRISA7 0x80
2250 #define _TRISA_RA7 0x80
2252 //==============================================================================
2255 //==============================================================================
2258 extern __at(0x0F93) __sfr DDRB
;
2264 unsigned TRISB0
: 1;
2265 unsigned TRISB1
: 1;
2266 unsigned TRISB2
: 1;
2267 unsigned TRISB3
: 1;
2268 unsigned TRISB4
: 1;
2269 unsigned TRISB5
: 1;
2270 unsigned TRISB6
: 1;
2271 unsigned TRISB7
: 1;
2287 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2289 #define _TRISB0 0x01
2291 #define _TRISB1 0x02
2293 #define _TRISB2 0x04
2295 #define _TRISB3 0x08
2297 #define _TRISB4 0x10
2299 #define _TRISB5 0x20
2301 #define _TRISB6 0x40
2303 #define _TRISB7 0x80
2306 //==============================================================================
2309 //==============================================================================
2312 extern __at(0x0F93) __sfr TRISB
;
2318 unsigned TRISB0
: 1;
2319 unsigned TRISB1
: 1;
2320 unsigned TRISB2
: 1;
2321 unsigned TRISB3
: 1;
2322 unsigned TRISB4
: 1;
2323 unsigned TRISB5
: 1;
2324 unsigned TRISB6
: 1;
2325 unsigned TRISB7
: 1;
2341 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2343 #define _TRISB_TRISB0 0x01
2344 #define _TRISB_RB0 0x01
2345 #define _TRISB_TRISB1 0x02
2346 #define _TRISB_RB1 0x02
2347 #define _TRISB_TRISB2 0x04
2348 #define _TRISB_RB2 0x04
2349 #define _TRISB_TRISB3 0x08
2350 #define _TRISB_RB3 0x08
2351 #define _TRISB_TRISB4 0x10
2352 #define _TRISB_RB4 0x10
2353 #define _TRISB_TRISB5 0x20
2354 #define _TRISB_RB5 0x20
2355 #define _TRISB_TRISB6 0x40
2356 #define _TRISB_RB6 0x40
2357 #define _TRISB_TRISB7 0x80
2358 #define _TRISB_RB7 0x80
2360 //==============================================================================
2363 //==============================================================================
2366 extern __at(0x0F94) __sfr DDRC
;
2372 unsigned TRISC0
: 1;
2373 unsigned TRISC1
: 1;
2374 unsigned TRISC2
: 1;
2375 unsigned TRISC3
: 1;
2376 unsigned TRISC4
: 1;
2377 unsigned TRISC5
: 1;
2378 unsigned TRISC6
: 1;
2379 unsigned TRISC7
: 1;
2395 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2397 #define _TRISC0 0x01
2399 #define _TRISC1 0x02
2401 #define _TRISC2 0x04
2403 #define _TRISC3 0x08
2405 #define _TRISC4 0x10
2407 #define _TRISC5 0x20
2409 #define _TRISC6 0x40
2411 #define _TRISC7 0x80
2414 //==============================================================================
2417 //==============================================================================
2420 extern __at(0x0F94) __sfr TRISC
;
2426 unsigned TRISC0
: 1;
2427 unsigned TRISC1
: 1;
2428 unsigned TRISC2
: 1;
2429 unsigned TRISC3
: 1;
2430 unsigned TRISC4
: 1;
2431 unsigned TRISC5
: 1;
2432 unsigned TRISC6
: 1;
2433 unsigned TRISC7
: 1;
2449 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2451 #define _TRISC_TRISC0 0x01
2452 #define _TRISC_RC0 0x01
2453 #define _TRISC_TRISC1 0x02
2454 #define _TRISC_RC1 0x02
2455 #define _TRISC_TRISC2 0x04
2456 #define _TRISC_RC2 0x04
2457 #define _TRISC_TRISC3 0x08
2458 #define _TRISC_RC3 0x08
2459 #define _TRISC_TRISC4 0x10
2460 #define _TRISC_RC4 0x10
2461 #define _TRISC_TRISC5 0x20
2462 #define _TRISC_RC5 0x20
2463 #define _TRISC_TRISC6 0x40
2464 #define _TRISC_RC6 0x40
2465 #define _TRISC_TRISC7 0x80
2466 #define _TRISC_RC7 0x80
2468 //==============================================================================
2471 //==============================================================================
2474 extern __at(0x0F95) __sfr DDRD
;
2480 unsigned TRISD0
: 1;
2481 unsigned TRISD1
: 1;
2482 unsigned TRISD2
: 1;
2483 unsigned TRISD3
: 1;
2484 unsigned TRISD4
: 1;
2485 unsigned TRISD5
: 1;
2486 unsigned TRISD6
: 1;
2487 unsigned TRISD7
: 1;
2503 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2505 #define _TRISD0 0x01
2507 #define _TRISD1 0x02
2509 #define _TRISD2 0x04
2511 #define _TRISD3 0x08
2513 #define _TRISD4 0x10
2515 #define _TRISD5 0x20
2517 #define _TRISD6 0x40
2519 #define _TRISD7 0x80
2522 //==============================================================================
2525 //==============================================================================
2528 extern __at(0x0F95) __sfr TRISD
;
2534 unsigned TRISD0
: 1;
2535 unsigned TRISD1
: 1;
2536 unsigned TRISD2
: 1;
2537 unsigned TRISD3
: 1;
2538 unsigned TRISD4
: 1;
2539 unsigned TRISD5
: 1;
2540 unsigned TRISD6
: 1;
2541 unsigned TRISD7
: 1;
2557 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2559 #define _TRISD_TRISD0 0x01
2560 #define _TRISD_RD0 0x01
2561 #define _TRISD_TRISD1 0x02
2562 #define _TRISD_RD1 0x02
2563 #define _TRISD_TRISD2 0x04
2564 #define _TRISD_RD2 0x04
2565 #define _TRISD_TRISD3 0x08
2566 #define _TRISD_RD3 0x08
2567 #define _TRISD_TRISD4 0x10
2568 #define _TRISD_RD4 0x10
2569 #define _TRISD_TRISD5 0x20
2570 #define _TRISD_RD5 0x20
2571 #define _TRISD_TRISD6 0x40
2572 #define _TRISD_RD6 0x40
2573 #define _TRISD_TRISD7 0x80
2574 #define _TRISD_RD7 0x80
2576 //==============================================================================
2579 //==============================================================================
2582 extern __at(0x0F96) __sfr DDRE
;
2588 unsigned TRISE0
: 1;
2589 unsigned TRISE1
: 1;
2590 unsigned TRISE2
: 1;
2591 unsigned TRISE3
: 1;
2592 unsigned TRISE4
: 1;
2593 unsigned TRISE5
: 1;
2594 unsigned TRISE6
: 1;
2595 unsigned TRISE7
: 1;
2611 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2613 #define _TRISE0 0x01
2615 #define _TRISE1 0x02
2617 #define _TRISE2 0x04
2619 #define _TRISE3 0x08
2621 #define _TRISE4 0x10
2623 #define _TRISE5 0x20
2625 #define _TRISE6 0x40
2627 #define _TRISE7 0x80
2630 //==============================================================================
2633 //==============================================================================
2636 extern __at(0x0F96) __sfr TRISE
;
2642 unsigned TRISE0
: 1;
2643 unsigned TRISE1
: 1;
2644 unsigned TRISE2
: 1;
2645 unsigned TRISE3
: 1;
2646 unsigned TRISE4
: 1;
2647 unsigned TRISE5
: 1;
2648 unsigned TRISE6
: 1;
2649 unsigned TRISE7
: 1;
2665 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2667 #define _TRISE_TRISE0 0x01
2668 #define _TRISE_RE0 0x01
2669 #define _TRISE_TRISE1 0x02
2670 #define _TRISE_RE1 0x02
2671 #define _TRISE_TRISE2 0x04
2672 #define _TRISE_RE2 0x04
2673 #define _TRISE_TRISE3 0x08
2674 #define _TRISE_RE3 0x08
2675 #define _TRISE_TRISE4 0x10
2676 #define _TRISE_RE4 0x10
2677 #define _TRISE_TRISE5 0x20
2678 #define _TRISE_RE5 0x20
2679 #define _TRISE_TRISE6 0x40
2680 #define _TRISE_RE6 0x40
2681 #define _TRISE_TRISE7 0x80
2682 #define _TRISE_RE7 0x80
2684 //==============================================================================
2687 //==============================================================================
2690 extern __at(0x0F97) __sfr DDRF
;
2697 unsigned TRISF1
: 1;
2698 unsigned TRISF2
: 1;
2699 unsigned TRISF3
: 1;
2700 unsigned TRISF4
: 1;
2701 unsigned TRISF5
: 1;
2702 unsigned TRISF6
: 1;
2703 unsigned TRISF7
: 1;
2719 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2721 #define _TRISF1 0x02
2723 #define _TRISF2 0x04
2725 #define _TRISF3 0x08
2727 #define _TRISF4 0x10
2729 #define _TRISF5 0x20
2731 #define _TRISF6 0x40
2733 #define _TRISF7 0x80
2736 //==============================================================================
2739 //==============================================================================
2742 extern __at(0x0F97) __sfr TRISF
;
2749 unsigned TRISF1
: 1;
2750 unsigned TRISF2
: 1;
2751 unsigned TRISF3
: 1;
2752 unsigned TRISF4
: 1;
2753 unsigned TRISF5
: 1;
2754 unsigned TRISF6
: 1;
2755 unsigned TRISF7
: 1;
2771 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2773 #define _TRISF_TRISF1 0x02
2774 #define _TRISF_RF1 0x02
2775 #define _TRISF_TRISF2 0x04
2776 #define _TRISF_RF2 0x04
2777 #define _TRISF_TRISF3 0x08
2778 #define _TRISF_RF3 0x08
2779 #define _TRISF_TRISF4 0x10
2780 #define _TRISF_RF4 0x10
2781 #define _TRISF_TRISF5 0x20
2782 #define _TRISF_RF5 0x20
2783 #define _TRISF_TRISF6 0x40
2784 #define _TRISF_RF6 0x40
2785 #define _TRISF_TRISF7 0x80
2786 #define _TRISF_RF7 0x80
2788 //==============================================================================
2791 //==============================================================================
2794 extern __at(0x0F98) __sfr DDRG
;
2800 unsigned TRISG0
: 1;
2801 unsigned TRISG1
: 1;
2802 unsigned TRISG2
: 1;
2803 unsigned TRISG3
: 1;
2804 unsigned TRISG4
: 1;
2835 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2837 #define _TRISG0 0x01
2839 #define _TRISG1 0x02
2841 #define _TRISG2 0x04
2843 #define _TRISG3 0x08
2845 #define _TRISG4 0x10
2848 //==============================================================================
2851 //==============================================================================
2854 extern __at(0x0F98) __sfr TRISG
;
2860 unsigned TRISG0
: 1;
2861 unsigned TRISG1
: 1;
2862 unsigned TRISG2
: 1;
2863 unsigned TRISG3
: 1;
2864 unsigned TRISG4
: 1;
2895 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2897 #define _TRISG_TRISG0 0x01
2898 #define _TRISG_RG0 0x01
2899 #define _TRISG_TRISG1 0x02
2900 #define _TRISG_RG1 0x02
2901 #define _TRISG_TRISG2 0x04
2902 #define _TRISG_RG2 0x04
2903 #define _TRISG_TRISG3 0x08
2904 #define _TRISG_RG3 0x08
2905 #define _TRISG_TRISG4 0x10
2906 #define _TRISG_RG4 0x10
2908 //==============================================================================
2911 //==============================================================================
2914 extern __at(0x0F99) __sfr DDRH
;
2920 unsigned TRISH0
: 1;
2921 unsigned TRISH1
: 1;
2922 unsigned TRISH2
: 1;
2923 unsigned TRISH3
: 1;
2924 unsigned TRISH4
: 1;
2925 unsigned TRISH5
: 1;
2926 unsigned TRISH6
: 1;
2927 unsigned TRISH7
: 1;
2943 extern __at(0x0F99) volatile __DDRHbits_t DDRHbits
;
2945 #define _TRISH0 0x01
2947 #define _TRISH1 0x02
2949 #define _TRISH2 0x04
2951 #define _TRISH3 0x08
2953 #define _TRISH4 0x10
2955 #define _TRISH5 0x20
2957 #define _TRISH6 0x40
2959 #define _TRISH7 0x80
2962 //==============================================================================
2965 //==============================================================================
2968 extern __at(0x0F99) __sfr TRISH
;
2974 unsigned TRISH0
: 1;
2975 unsigned TRISH1
: 1;
2976 unsigned TRISH2
: 1;
2977 unsigned TRISH3
: 1;
2978 unsigned TRISH4
: 1;
2979 unsigned TRISH5
: 1;
2980 unsigned TRISH6
: 1;
2981 unsigned TRISH7
: 1;
2997 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
2999 #define _TRISH_TRISH0 0x01
3000 #define _TRISH_RH0 0x01
3001 #define _TRISH_TRISH1 0x02
3002 #define _TRISH_RH1 0x02
3003 #define _TRISH_TRISH2 0x04
3004 #define _TRISH_RH2 0x04
3005 #define _TRISH_TRISH3 0x08
3006 #define _TRISH_RH3 0x08
3007 #define _TRISH_TRISH4 0x10
3008 #define _TRISH_RH4 0x10
3009 #define _TRISH_TRISH5 0x20
3010 #define _TRISH_RH5 0x20
3011 #define _TRISH_TRISH6 0x40
3012 #define _TRISH_RH6 0x40
3013 #define _TRISH_TRISH7 0x80
3014 #define _TRISH_RH7 0x80
3016 //==============================================================================
3019 //==============================================================================
3022 extern __at(0x0F9A) __sfr DDRJ
;
3028 unsigned TRISJ0
: 1;
3029 unsigned TRISJ1
: 1;
3030 unsigned TRISJ2
: 1;
3031 unsigned TRISJ3
: 1;
3032 unsigned TRISJ4
: 1;
3033 unsigned TRISJ5
: 1;
3034 unsigned TRISJ6
: 1;
3035 unsigned TRISJ7
: 1;
3051 extern __at(0x0F9A) volatile __DDRJbits_t DDRJbits
;
3053 #define _TRISJ0 0x01
3055 #define _TRISJ1 0x02
3057 #define _TRISJ2 0x04
3059 #define _TRISJ3 0x08
3061 #define _TRISJ4 0x10
3063 #define _TRISJ5 0x20
3065 #define _TRISJ6 0x40
3067 #define _TRISJ7 0x80
3070 //==============================================================================
3073 //==============================================================================
3076 extern __at(0x0F9A) __sfr TRISJ
;
3082 unsigned TRISJ0
: 1;
3083 unsigned TRISJ1
: 1;
3084 unsigned TRISJ2
: 1;
3085 unsigned TRISJ3
: 1;
3086 unsigned TRISJ4
: 1;
3087 unsigned TRISJ5
: 1;
3088 unsigned TRISJ6
: 1;
3089 unsigned TRISJ7
: 1;
3105 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
3107 #define _TRISJ_TRISJ0 0x01
3108 #define _TRISJ_RJ0 0x01
3109 #define _TRISJ_TRISJ1 0x02
3110 #define _TRISJ_RJ1 0x02
3111 #define _TRISJ_TRISJ2 0x04
3112 #define _TRISJ_RJ2 0x04
3113 #define _TRISJ_TRISJ3 0x08
3114 #define _TRISJ_RJ3 0x08
3115 #define _TRISJ_TRISJ4 0x10
3116 #define _TRISJ_RJ4 0x10
3117 #define _TRISJ_TRISJ5 0x20
3118 #define _TRISJ_RJ5 0x20
3119 #define _TRISJ_TRISJ6 0x40
3120 #define _TRISJ_RJ6 0x40
3121 #define _TRISJ_TRISJ7 0x80
3122 #define _TRISJ_RJ7 0x80
3124 //==============================================================================
3127 //==============================================================================
3130 extern __at(0x0F9B) __sfr OSCTUNE
;
3143 unsigned INTSRC
: 1;
3153 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3162 #define _INTSRC 0x80
3164 //==============================================================================
3167 //==============================================================================
3170 extern __at(0x0F9C) __sfr RCSTA2
;
3191 unsigned ADDEN2
: 1;
3206 unsigned NOT_RC8
: 1;
3235 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
3237 #define _RCSTA2_RX9D 0x01
3238 #define _RCSTA2_RCD8 0x01
3239 #define _RCSTA2_RX9D2 0x01
3240 #define _RCSTA2_OERR 0x02
3241 #define _RCSTA2_OERR2 0x02
3242 #define _RCSTA2_FERR 0x04
3243 #define _RCSTA2_FERR2 0x04
3244 #define _RCSTA2_ADDEN 0x08
3245 #define _RCSTA2_ADDEN2 0x08
3246 #define _RCSTA2_CREN 0x10
3247 #define _RCSTA2_CREN2 0x10
3248 #define _RCSTA2_SREN 0x20
3249 #define _RCSTA2_SREN2 0x20
3250 #define _RCSTA2_RX9 0x40
3251 #define _RCSTA2_RC9 0x40
3252 #define _RCSTA2_NOT_RC8 0x40
3253 #define _RCSTA2_RC8_9 0x40
3254 #define _RCSTA2_RX92 0x40
3255 #define _RCSTA2_SPEN 0x80
3256 #define _RCSTA2_SPEN2 0x80
3258 //==============================================================================
3261 //==============================================================================
3264 extern __at(0x0F9D) __sfr PIE1
;
3270 unsigned TMR1IE
: 1;
3271 unsigned TMR2IE
: 1;
3272 unsigned CCP1IE
: 1;
3273 unsigned SSP1IE
: 1;
3293 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3295 #define _TMR1IE 0x01
3296 #define _TMR2IE 0x02
3297 #define _CCP1IE 0x04
3298 #define _SSP1IE 0x08
3307 //==============================================================================
3310 //==============================================================================
3313 extern __at(0x0F9E) __sfr PIR1
;
3319 unsigned TMR1IF
: 1;
3320 unsigned TMR2IF
: 1;
3321 unsigned CCP1IF
: 1;
3322 unsigned SSP1IF
: 1;
3342 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3344 #define _TMR1IF 0x01
3345 #define _TMR2IF 0x02
3346 #define _CCP1IF 0x04
3347 #define _SSP1IF 0x08
3356 //==============================================================================
3359 //==============================================================================
3362 extern __at(0x0F9F) __sfr IPR1
;
3368 unsigned TMR1IP
: 1;
3369 unsigned TMR2IP
: 1;
3370 unsigned CCP1IP
: 1;
3371 unsigned SSP1IP
: 1;
3391 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3393 #define _TMR1IP 0x01
3394 #define _TMR2IP 0x02
3395 #define _CCP1IP 0x04
3396 #define _SSP1IP 0x08
3405 //==============================================================================
3408 //==============================================================================
3411 extern __at(0x0FA0) __sfr PIE2
;
3417 unsigned CCP2IE
: 1;
3418 unsigned TMR3IE
: 1;
3420 unsigned BCL1IE
: 1;
3424 unsigned OSCFIE
: 1;
3440 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3442 #define _CCP2IE 0x01
3443 #define _TMR3IE 0x02
3445 #define _BCL1IE 0x08
3449 #define _OSCFIE 0x80
3451 //==============================================================================
3454 //==============================================================================
3457 extern __at(0x0FA1) __sfr PIR2
;
3463 unsigned CCP2IF
: 1;
3464 unsigned TMR3IF
: 1;
3466 unsigned BCL1IF
: 1;
3470 unsigned OSCFIF
: 1;
3486 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3488 #define _CCP2IF 0x01
3489 #define _TMR3IF 0x02
3491 #define _BCL1IF 0x08
3495 #define _OSCFIF 0x80
3497 //==============================================================================
3500 //==============================================================================
3503 extern __at(0x0FA2) __sfr IPR2
;
3509 unsigned CCP2IP
: 1;
3510 unsigned TMR3IP
: 1;
3512 unsigned BCL1IP
: 1;
3516 unsigned OSCFIP
: 1;
3532 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3534 #define _CCP2IP 0x01
3535 #define _TMR3IP 0x02
3537 #define _BCL1IP 0x08
3541 #define _OSCFIP 0x80
3543 //==============================================================================
3546 //==============================================================================
3549 extern __at(0x0FA3) __sfr PIE3
;
3553 unsigned CCP3IE
: 1;
3554 unsigned CCP4IE
: 1;
3555 unsigned CCP5IE
: 1;
3556 unsigned TMR4IE
: 1;
3559 unsigned BCL2IE
: 1;
3560 unsigned SSP2IE
: 1;
3563 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3565 #define _CCP3IE 0x01
3566 #define _CCP4IE 0x02
3567 #define _CCP5IE 0x04
3568 #define _TMR4IE 0x08
3571 #define _BCL2IE 0x40
3572 #define _SSP2IE 0x80
3574 //==============================================================================
3577 //==============================================================================
3580 extern __at(0x0FA4) __sfr PIR3
;
3584 unsigned CCP3IF
: 1;
3585 unsigned CCP4IF
: 1;
3586 unsigned CCP5IF
: 1;
3587 unsigned TMR4IF
: 1;
3590 unsigned BCL2IF
: 1;
3591 unsigned SSP2IF
: 1;
3594 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3596 #define _CCP3IF 0x01
3597 #define _CCP4IF 0x02
3598 #define _CCP5IF 0x04
3599 #define _TMR4IF 0x08
3602 #define _BCL2IF 0x40
3603 #define _SSP2IF 0x80
3605 //==============================================================================
3608 //==============================================================================
3611 extern __at(0x0FA5) __sfr IPR3
;
3615 unsigned CCP3IP
: 1;
3616 unsigned CCP4IP
: 1;
3617 unsigned CCP5IP
: 1;
3618 unsigned TMR4IP
: 1;
3621 unsigned BCL2IP
: 1;
3622 unsigned SSP2IP
: 1;
3625 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3627 #define _CCP3IP 0x01
3628 #define _CCP4IP 0x02
3629 #define _CCP5IP 0x04
3630 #define _TMR4IP 0x08
3633 #define _BCL2IP 0x40
3634 #define _SSP2IP 0x80
3636 //==============================================================================
3639 //==============================================================================
3642 extern __at(0x0FA6) __sfr EECON1
;
3656 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3664 //==============================================================================
3666 extern __at(0x0FA7) __sfr EECON2
;
3668 //==============================================================================
3671 extern __at(0x0FA8) __sfr TXSTA2
;
3692 unsigned SENDB2
: 1;
3707 unsigned NOT_TX8
: 1;
3724 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
3726 #define _TXSTA2_TX9D 0x01
3727 #define _TXSTA2_TXD8 0x01
3728 #define _TXSTA2_TX9D2 0x01
3729 #define _TXSTA2_TRMT 0x02
3730 #define _TXSTA2_TRMT2 0x02
3731 #define _TXSTA2_BRGH 0x04
3732 #define _TXSTA2_BRGH2 0x04
3733 #define _TXSTA2_SENDB 0x08
3734 #define _TXSTA2_SENDB2 0x08
3735 #define _TXSTA2_SYNC 0x10
3736 #define _TXSTA2_SYNC2 0x10
3737 #define _TXSTA2_TXEN 0x20
3738 #define _TXSTA2_TXEN2 0x20
3739 #define _TXSTA2_TX9 0x40
3740 #define _TXSTA2_TX8_9 0x40
3741 #define _TXSTA2_NOT_TX8 0x40
3742 #define _TXSTA2_TX92 0x40
3743 #define _TXSTA2_CSRC 0x80
3744 #define _TXSTA2_CSRC2 0x80
3746 //==============================================================================
3748 extern __at(0x0FA9) __sfr TXREG2
;
3749 extern __at(0x0FAA) __sfr RCREG2
;
3750 extern __at(0x0FAB) __sfr SPBRG2
;
3752 //==============================================================================
3755 extern __at(0x0FAC) __sfr RCSTA
;
3776 unsigned ADDEN1
: 1;
3791 unsigned NOT_RC8
: 1;
3820 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
3830 #define _ADDEN1 0x08
3837 #define _NOT_RC8 0x40
3843 //==============================================================================
3846 //==============================================================================
3849 extern __at(0x0FAC) __sfr RCSTA1
;
3870 unsigned ADDEN1
: 1;
3885 unsigned NOT_RC8
: 1;
3914 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
3916 #define _RCSTA1_RX9D 0x01
3917 #define _RCSTA1_RCD8 0x01
3918 #define _RCSTA1_RX9D1 0x01
3919 #define _RCSTA1_OERR 0x02
3920 #define _RCSTA1_OERR1 0x02
3921 #define _RCSTA1_FERR 0x04
3922 #define _RCSTA1_FERR1 0x04
3923 #define _RCSTA1_ADDEN 0x08
3924 #define _RCSTA1_ADDEN1 0x08
3925 #define _RCSTA1_CREN 0x10
3926 #define _RCSTA1_CREN1 0x10
3927 #define _RCSTA1_SREN 0x20
3928 #define _RCSTA1_SREN1 0x20
3929 #define _RCSTA1_RX9 0x40
3930 #define _RCSTA1_RC9 0x40
3931 #define _RCSTA1_NOT_RC8 0x40
3932 #define _RCSTA1_RC8_9 0x40
3933 #define _RCSTA1_RX91 0x40
3934 #define _RCSTA1_SPEN 0x80
3935 #define _RCSTA1_SPEN1 0x80
3937 //==============================================================================
3940 //==============================================================================
3943 extern __at(0x0FAD) __sfr TXSTA
;
3964 unsigned SENDB1
: 1;
3979 unsigned NOT_TX8
: 1;
3996 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
4006 #define _SENDB1 0x08
4013 #define _NOT_TX8 0x40
4018 //==============================================================================
4021 //==============================================================================
4024 extern __at(0x0FAD) __sfr TXSTA1
;
4045 unsigned SENDB1
: 1;
4060 unsigned NOT_TX8
: 1;
4077 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
4079 #define _TXSTA1_TX9D 0x01
4080 #define _TXSTA1_TXD8 0x01
4081 #define _TXSTA1_TX9D1 0x01
4082 #define _TXSTA1_TRMT 0x02
4083 #define _TXSTA1_TRMT1 0x02
4084 #define _TXSTA1_BRGH 0x04
4085 #define _TXSTA1_BRGH1 0x04
4086 #define _TXSTA1_SENDB 0x08
4087 #define _TXSTA1_SENDB1 0x08
4088 #define _TXSTA1_SYNC 0x10
4089 #define _TXSTA1_SYNC1 0x10
4090 #define _TXSTA1_TXEN 0x20
4091 #define _TXSTA1_TXEN1 0x20
4092 #define _TXSTA1_TX9 0x40
4093 #define _TXSTA1_TX8_9 0x40
4094 #define _TXSTA1_NOT_TX8 0x40
4095 #define _TXSTA1_TX91 0x40
4096 #define _TXSTA1_CSRC 0x80
4097 #define _TXSTA1_CSRC1 0x80
4099 //==============================================================================
4101 extern __at(0x0FAE) __sfr TXREG
;
4102 extern __at(0x0FAE) __sfr TXREG1
;
4103 extern __at(0x0FAF) __sfr RCREG
;
4104 extern __at(0x0FAF) __sfr RCREG1
;
4105 extern __at(0x0FB0) __sfr SPBRG
;
4106 extern __at(0x0FB0) __sfr SPBRG1
;
4108 //==============================================================================
4111 extern __at(0x0FB1) __sfr CCP3CON
;
4117 unsigned CCP3M0
: 1;
4118 unsigned CCP3M1
: 1;
4119 unsigned CCP3M2
: 1;
4120 unsigned CCP3M3
: 1;
4159 extern __at(0x0FB1) volatile __CCP3CONbits_t CCP3CONbits
;
4161 #define _CCP3M0 0x01
4162 #define _CCP3M1 0x02
4163 #define _CCP3M2 0x04
4164 #define _CCP3M3 0x08
4172 //==============================================================================
4175 //==============================================================================
4178 extern __at(0x0FB1) __sfr ECCP3CON
;
4184 unsigned CCP3M0
: 1;
4185 unsigned CCP3M1
: 1;
4186 unsigned CCP3M2
: 1;
4187 unsigned CCP3M3
: 1;
4226 extern __at(0x0FB1) volatile __ECCP3CONbits_t ECCP3CONbits
;
4228 #define _ECCP3CON_CCP3M0 0x01
4229 #define _ECCP3CON_CCP3M1 0x02
4230 #define _ECCP3CON_CCP3M2 0x04
4231 #define _ECCP3CON_CCP3M3 0x08
4232 #define _ECCP3CON_DC3B0 0x10
4233 #define _ECCP3CON_CCP3Y 0x10
4234 #define _ECCP3CON_DC3B1 0x20
4235 #define _ECCP3CON_CCP3X 0x20
4236 #define _ECCP3CON_P3M0 0x40
4237 #define _ECCP3CON_P3M1 0x80
4239 //==============================================================================
4241 extern __at(0x0FB2) __sfr CCPR3
;
4242 extern __at(0x0FB2) __sfr CCPR3L
;
4243 extern __at(0x0FB3) __sfr CCPR3H
;
4245 //==============================================================================
4248 extern __at(0x0FB4) __sfr ECCP3DEL
;
4273 unsigned P3RSEN
: 1;
4289 extern __at(0x0FB4) volatile __ECCP3DELbits_t ECCP3DELbits
;
4291 #define _ECCP3DEL_PDC0 0x01
4292 #define _ECCP3DEL_P3DC0 0x01
4293 #define _ECCP3DEL_PDC1 0x02
4294 #define _ECCP3DEL_P3DC1 0x02
4295 #define _ECCP3DEL_PDC2 0x04
4296 #define _ECCP3DEL_P3DC2 0x04
4297 #define _ECCP3DEL_PDC3 0x08
4298 #define _ECCP3DEL_P3DC3 0x08
4299 #define _ECCP3DEL_PDC4 0x10
4300 #define _ECCP3DEL_P3DC4 0x10
4301 #define _ECCP3DEL_PDC5 0x20
4302 #define _ECCP3DEL_P3DC5 0x20
4303 #define _ECCP3DEL_PDC6 0x40
4304 #define _ECCP3DEL_P3DC6 0x40
4305 #define _ECCP3DEL_PRSEN 0x80
4306 #define _ECCP3DEL_P3RSEN 0x80
4308 //==============================================================================
4311 //==============================================================================
4314 extern __at(0x0FB5) __sfr ECCP3AS
;
4320 unsigned PSSBD0
: 1;
4321 unsigned PSSBD1
: 1;
4322 unsigned PSSAC0
: 1;
4323 unsigned PSSAC1
: 1;
4324 unsigned ECCPAS0
: 1;
4325 unsigned ECCPAS1
: 1;
4326 unsigned ECCPAS2
: 1;
4327 unsigned ECCPASE
: 1;
4332 unsigned PSS3BD0
: 1;
4333 unsigned PSS3BD1
: 1;
4334 unsigned PSS3AC0
: 1;
4335 unsigned PSS3AC1
: 1;
4336 unsigned ECCP3AS0
: 1;
4337 unsigned ECCP3AS1
: 1;
4338 unsigned ECCP3AS2
: 1;
4339 unsigned ECCP3ASE
: 1;
4344 unsigned PSS3BD
: 2;
4357 unsigned PSS3AC
: 2;
4371 unsigned ECCP3AS
: 3;
4378 unsigned ECCPAS
: 3;
4383 extern __at(0x0FB5) volatile __ECCP3ASbits_t ECCP3ASbits
;
4385 #define _ECCP3AS_PSSBD0 0x01
4386 #define _ECCP3AS_PSS3BD0 0x01
4387 #define _ECCP3AS_PSSBD1 0x02
4388 #define _ECCP3AS_PSS3BD1 0x02
4389 #define _ECCP3AS_PSSAC0 0x04
4390 #define _ECCP3AS_PSS3AC0 0x04
4391 #define _ECCP3AS_PSSAC1 0x08
4392 #define _ECCP3AS_PSS3AC1 0x08
4393 #define _ECCP3AS_ECCPAS0 0x10
4394 #define _ECCP3AS_ECCP3AS0 0x10
4395 #define _ECCP3AS_ECCPAS1 0x20
4396 #define _ECCP3AS_ECCP3AS1 0x20
4397 #define _ECCP3AS_ECCPAS2 0x40
4398 #define _ECCP3AS_ECCP3AS2 0x40
4399 #define _ECCP3AS_ECCPASE 0x80
4400 #define _ECCP3AS_ECCP3ASE 0x80
4402 //==============================================================================
4405 //==============================================================================
4408 extern __at(0x0FB6) __sfr CCP2CON
;
4414 unsigned CCP2M0
: 1;
4415 unsigned CCP2M1
: 1;
4416 unsigned CCP2M2
: 1;
4417 unsigned CCP2M3
: 1;
4456 extern __at(0x0FB6) volatile __CCP2CONbits_t CCP2CONbits
;
4458 #define _CCP2M0 0x01
4459 #define _CCP2M1 0x02
4460 #define _CCP2M2 0x04
4461 #define _CCP2M3 0x08
4469 //==============================================================================
4472 //==============================================================================
4475 extern __at(0x0FB6) __sfr ECCP2CON
;
4481 unsigned CCP2M0
: 1;
4482 unsigned CCP2M1
: 1;
4483 unsigned CCP2M2
: 1;
4484 unsigned CCP2M3
: 1;
4523 extern __at(0x0FB6) volatile __ECCP2CONbits_t ECCP2CONbits
;
4525 #define _ECCP2CON_CCP2M0 0x01
4526 #define _ECCP2CON_CCP2M1 0x02
4527 #define _ECCP2CON_CCP2M2 0x04
4528 #define _ECCP2CON_CCP2M3 0x08
4529 #define _ECCP2CON_DC2B0 0x10
4530 #define _ECCP2CON_CCP2Y 0x10
4531 #define _ECCP2CON_DC2B1 0x20
4532 #define _ECCP2CON_CCP2X 0x20
4533 #define _ECCP2CON_P2M0 0x40
4534 #define _ECCP2CON_P2M1 0x80
4536 //==============================================================================
4538 extern __at(0x0FB7) __sfr CCPR2
;
4539 extern __at(0x0FB7) __sfr CCPR2L
;
4540 extern __at(0x0FB8) __sfr CCPR2H
;
4542 //==============================================================================
4545 extern __at(0x0FB9) __sfr ECCP2DEL
;
4570 unsigned P2RSEN
: 1;
4586 extern __at(0x0FB9) volatile __ECCP2DELbits_t ECCP2DELbits
;
4588 #define _ECCP2DEL_PDC0 0x01
4589 #define _ECCP2DEL_P2DC0 0x01
4590 #define _ECCP2DEL_PDC1 0x02
4591 #define _ECCP2DEL_P2DC1 0x02
4592 #define _ECCP2DEL_PDC2 0x04
4593 #define _ECCP2DEL_P2DC2 0x04
4594 #define _ECCP2DEL_PDC3 0x08
4595 #define _ECCP2DEL_P2DC3 0x08
4596 #define _ECCP2DEL_PDC4 0x10
4597 #define _ECCP2DEL_P2DC4 0x10
4598 #define _ECCP2DEL_PDC5 0x20
4599 #define _ECCP2DEL_P2DC5 0x20
4600 #define _ECCP2DEL_PDC6 0x40
4601 #define _ECCP2DEL_P2DC6 0x40
4602 #define _ECCP2DEL_PRSEN 0x80
4603 #define _ECCP2DEL_P2RSEN 0x80
4605 //==============================================================================
4608 //==============================================================================
4611 extern __at(0x0FBA) __sfr ECCP2AS
;
4617 unsigned PSSBD0
: 1;
4618 unsigned PSSBD1
: 1;
4619 unsigned PSSAC0
: 1;
4620 unsigned PSSAC1
: 1;
4621 unsigned ECCPAS0
: 1;
4622 unsigned ECCPAS1
: 1;
4623 unsigned ECCPAS2
: 1;
4624 unsigned ECCPASE
: 1;
4629 unsigned PSS2BD0
: 1;
4630 unsigned PSS2BD1
: 1;
4631 unsigned PSS2AC0
: 1;
4632 unsigned PSS2AC1
: 1;
4633 unsigned ECCP2AS0
: 1;
4634 unsigned ECCP2AS1
: 1;
4635 unsigned ECCP2AS2
: 1;
4636 unsigned ECCP2ASE
: 1;
4647 unsigned PSS2BD
: 2;
4654 unsigned PSS2AC
: 2;
4668 unsigned ECCP2AS
: 3;
4675 unsigned ECCPAS
: 3;
4680 extern __at(0x0FBA) volatile __ECCP2ASbits_t ECCP2ASbits
;
4682 #define _ECCP2AS_PSSBD0 0x01
4683 #define _ECCP2AS_PSS2BD0 0x01
4684 #define _ECCP2AS_PSSBD1 0x02
4685 #define _ECCP2AS_PSS2BD1 0x02
4686 #define _ECCP2AS_PSSAC0 0x04
4687 #define _ECCP2AS_PSS2AC0 0x04
4688 #define _ECCP2AS_PSSAC1 0x08
4689 #define _ECCP2AS_PSS2AC1 0x08
4690 #define _ECCP2AS_ECCPAS0 0x10
4691 #define _ECCP2AS_ECCP2AS0 0x10
4692 #define _ECCP2AS_ECCPAS1 0x20
4693 #define _ECCP2AS_ECCP2AS1 0x20
4694 #define _ECCP2AS_ECCPAS2 0x40
4695 #define _ECCP2AS_ECCP2AS2 0x40
4696 #define _ECCP2AS_ECCPASE 0x80
4697 #define _ECCP2AS_ECCP2ASE 0x80
4699 //==============================================================================
4702 //==============================================================================
4705 extern __at(0x0FBB) __sfr CCP1CON
;
4711 unsigned CCP1M0
: 1;
4712 unsigned CCP1M1
: 1;
4713 unsigned CCP1M2
: 1;
4714 unsigned CCP1M3
: 1;
4753 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
4755 #define _CCP1M0 0x01
4756 #define _CCP1M1 0x02
4757 #define _CCP1M2 0x04
4758 #define _CCP1M3 0x08
4766 //==============================================================================
4769 //==============================================================================
4772 extern __at(0x0FBB) __sfr ECCP1CON
;
4778 unsigned CCP1M0
: 1;
4779 unsigned CCP1M1
: 1;
4780 unsigned CCP1M2
: 1;
4781 unsigned CCP1M3
: 1;
4820 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
4822 #define _ECCP1CON_CCP1M0 0x01
4823 #define _ECCP1CON_CCP1M1 0x02
4824 #define _ECCP1CON_CCP1M2 0x04
4825 #define _ECCP1CON_CCP1M3 0x08
4826 #define _ECCP1CON_DC1B0 0x10
4827 #define _ECCP1CON_CCP1Y 0x10
4828 #define _ECCP1CON_DC1B1 0x20
4829 #define _ECCP1CON_CCP1X 0x20
4830 #define _ECCP1CON_P1M0 0x40
4831 #define _ECCP1CON_P1M1 0x80
4833 //==============================================================================
4835 extern __at(0x0FBC) __sfr CCPR1
;
4836 extern __at(0x0FBC) __sfr CCPR1L
;
4837 extern __at(0x0FBD) __sfr CCPR1H
;
4839 //==============================================================================
4842 extern __at(0x0FBE) __sfr ECCP1DEL
;
4867 unsigned P1RSEN
: 1;
4883 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
4900 #define _P1RSEN 0x80
4902 //==============================================================================
4905 //==============================================================================
4908 extern __at(0x0FBF) __sfr ECCP1AS
;
4914 unsigned PSSBD0
: 1;
4915 unsigned PSSBD1
: 1;
4916 unsigned PSSAC0
: 1;
4917 unsigned PSSAC1
: 1;
4918 unsigned ECCPAS0
: 1;
4919 unsigned ECCPAS1
: 1;
4920 unsigned ECCPAS2
: 1;
4921 unsigned ECCPASE
: 1;
4926 unsigned PSS1BD0
: 1;
4927 unsigned PSS1BD1
: 1;
4928 unsigned PSS1AC0
: 1;
4929 unsigned PSS1AC1
: 1;
4930 unsigned ECCP1AS0
: 1;
4931 unsigned ECCP1AS1
: 1;
4932 unsigned ECCP1AS2
: 1;
4933 unsigned ECCP1ASE
: 1;
4944 unsigned PSS1BD
: 2;
4951 unsigned PSS1AC
: 2;
4965 unsigned ECCP1AS
: 3;
4972 unsigned ECCPAS
: 3;
4977 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
4979 #define _PSSBD0 0x01
4980 #define _PSS1BD0 0x01
4981 #define _PSSBD1 0x02
4982 #define _PSS1BD1 0x02
4983 #define _PSSAC0 0x04
4984 #define _PSS1AC0 0x04
4985 #define _PSSAC1 0x08
4986 #define _PSS1AC1 0x08
4987 #define _ECCPAS0 0x10
4988 #define _ECCP1AS0 0x10
4989 #define _ECCPAS1 0x20
4990 #define _ECCP1AS1 0x20
4991 #define _ECCPAS2 0x40
4992 #define _ECCP1AS2 0x40
4993 #define _ECCPASE 0x80
4994 #define _ECCP1ASE 0x80
4996 //==============================================================================
4999 //==============================================================================
5002 extern __at(0x0FC0) __sfr WDTCON
;
5008 unsigned SWDTEN
: 1;
5014 unsigned LVDSTAT
: 1;
5015 unsigned REGSLP
: 1;
5024 unsigned DEVCFG
: 1;
5031 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
5033 #define _SWDTEN 0x01
5036 #define _DEVCFG 0x10
5037 #define _LVDSTAT 0x40
5038 #define _REGSLP 0x80
5040 //==============================================================================
5043 //==============================================================================
5046 extern __at(0x0FC1) __sfr ADCON1
;
5076 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5087 //==============================================================================
5090 //==============================================================================
5093 extern __at(0x0FC1) __sfr ANCON0
;
5107 extern __at(0x0FC1) volatile __ANCON0bits_t ANCON0bits
;
5117 //==============================================================================
5120 //==============================================================================
5123 extern __at(0x0FC2) __sfr ADCON0
;
5130 unsigned GO_NOT_DONE
: 1;
5154 unsigned GO_DONE
: 1;
5178 unsigned NOT_DONE
: 1;
5201 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
5204 #define _GO_NOT_DONE 0x02
5206 #define _GO_DONE 0x02
5208 #define _NOT_DONE 0x02
5216 //==============================================================================
5219 //==============================================================================
5222 extern __at(0x0FC2) __sfr ANCON1
;
5228 unsigned PCFG10
: 1;
5229 unsigned PCFG11
: 1;
5230 unsigned PCFG12
: 1;
5231 unsigned PCFG13
: 1;
5232 unsigned PCFG14
: 1;
5233 unsigned PCFG15
: 1;
5236 extern __at(0x0FC2) volatile __ANCON1bits_t ANCON1bits
;
5240 #define _PCFG10 0x04
5241 #define _PCFG11 0x08
5242 #define _PCFG12 0x10
5243 #define _PCFG13 0x20
5244 #define _PCFG14 0x40
5245 #define _PCFG15 0x80
5247 //==============================================================================
5249 extern __at(0x0FC3) __sfr ADRES
;
5250 extern __at(0x0FC3) __sfr ADRESL
;
5251 extern __at(0x0FC4) __sfr ADRESH
;
5253 //==============================================================================
5256 extern __at(0x0FC5) __sfr SSP1CON2
;
5268 unsigned ACKSTAT
: 1;
5275 unsigned ADMSK1
: 1;
5276 unsigned ADMSK2
: 1;
5277 unsigned ADMSK3
: 1;
5278 unsigned ADMSK4
: 1;
5279 unsigned ADMSK5
: 1;
5285 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
5289 #define _ADMSK1 0x02
5291 #define _ADMSK2 0x04
5293 #define _ADMSK3 0x08
5295 #define _ADMSK4 0x10
5297 #define _ADMSK5 0x20
5298 #define _ACKSTAT 0x40
5301 //==============================================================================
5304 //==============================================================================
5307 extern __at(0x0FC5) __sfr SSPCON2
;
5319 unsigned ACKSTAT
: 1;
5326 unsigned ADMSK1
: 1;
5327 unsigned ADMSK2
: 1;
5328 unsigned ADMSK3
: 1;
5329 unsigned ADMSK4
: 1;
5330 unsigned ADMSK5
: 1;
5336 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5338 #define _SSPCON2_SEN 0x01
5339 #define _SSPCON2_RSEN 0x02
5340 #define _SSPCON2_ADMSK1 0x02
5341 #define _SSPCON2_PEN 0x04
5342 #define _SSPCON2_ADMSK2 0x04
5343 #define _SSPCON2_RCEN 0x08
5344 #define _SSPCON2_ADMSK3 0x08
5345 #define _SSPCON2_ACKEN 0x10
5346 #define _SSPCON2_ADMSK4 0x10
5347 #define _SSPCON2_ACKDT 0x20
5348 #define _SSPCON2_ADMSK5 0x20
5349 #define _SSPCON2_ACKSTAT 0x40
5350 #define _SSPCON2_GCEN 0x80
5352 //==============================================================================
5355 //==============================================================================
5358 extern __at(0x0FC6) __sfr SSP1CON1
;
5381 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
5392 //==============================================================================
5395 //==============================================================================
5398 extern __at(0x0FC6) __sfr SSPCON1
;
5421 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
5423 #define _SSPCON1_SSPM0 0x01
5424 #define _SSPCON1_SSPM1 0x02
5425 #define _SSPCON1_SSPM2 0x04
5426 #define _SSPCON1_SSPM3 0x08
5427 #define _SSPCON1_CKP 0x10
5428 #define _SSPCON1_SSPEN 0x20
5429 #define _SSPCON1_SSPOV 0x40
5430 #define _SSPCON1_WCOL 0x80
5432 //==============================================================================
5435 //==============================================================================
5438 extern __at(0x0FC7) __sfr SSP1STAT
;
5446 unsigned R_NOT_W
: 1;
5449 unsigned D_NOT_A
: 1;
5459 unsigned I2C_START
: 1;
5460 unsigned I2C_STOP
: 1;
5470 unsigned I2C_READ
: 1;
5473 unsigned I2C_DAT
: 1;
5494 unsigned NOT_WRITE
: 1;
5497 unsigned NOT_ADDRESS
: 1;
5506 unsigned READ_WRITE
: 1;
5509 unsigned DATA_ADDRESS
: 1;
5527 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5531 #define _R_NOT_W 0x04
5533 #define _I2C_READ 0x04
5535 #define _NOT_WRITE 0x04
5536 #define _READ_WRITE 0x04
5539 #define _I2C_START 0x08
5541 #define _I2C_STOP 0x10
5542 #define _D_NOT_A 0x20
5544 #define _I2C_DAT 0x20
5546 #define _NOT_ADDRESS 0x20
5547 #define _DATA_ADDRESS 0x20
5552 //==============================================================================
5555 //==============================================================================
5558 extern __at(0x0FC7) __sfr SSPSTAT
;
5566 unsigned R_NOT_W
: 1;
5569 unsigned D_NOT_A
: 1;
5579 unsigned I2C_START
: 1;
5580 unsigned I2C_STOP
: 1;
5590 unsigned I2C_READ
: 1;
5593 unsigned I2C_DAT
: 1;
5614 unsigned NOT_WRITE
: 1;
5617 unsigned NOT_ADDRESS
: 1;
5626 unsigned READ_WRITE
: 1;
5629 unsigned DATA_ADDRESS
: 1;
5647 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5649 #define _SSPSTAT_BF 0x01
5650 #define _SSPSTAT_UA 0x02
5651 #define _SSPSTAT_R_NOT_W 0x04
5652 #define _SSPSTAT_R_W 0x04
5653 #define _SSPSTAT_I2C_READ 0x04
5654 #define _SSPSTAT_NOT_W 0x04
5655 #define _SSPSTAT_NOT_WRITE 0x04
5656 #define _SSPSTAT_READ_WRITE 0x04
5657 #define _SSPSTAT_R 0x04
5658 #define _SSPSTAT_S 0x08
5659 #define _SSPSTAT_I2C_START 0x08
5660 #define _SSPSTAT_P 0x10
5661 #define _SSPSTAT_I2C_STOP 0x10
5662 #define _SSPSTAT_D_NOT_A 0x20
5663 #define _SSPSTAT_D_A 0x20
5664 #define _SSPSTAT_I2C_DAT 0x20
5665 #define _SSPSTAT_NOT_A 0x20
5666 #define _SSPSTAT_NOT_ADDRESS 0x20
5667 #define _SSPSTAT_DATA_ADDRESS 0x20
5668 #define _SSPSTAT_D 0x20
5669 #define _SSPSTAT_CKE 0x40
5670 #define _SSPSTAT_SMP 0x80
5672 //==============================================================================
5674 extern __at(0x0FC8) __sfr SSP1ADD
;
5676 //==============================================================================
5679 extern __at(0x0FC8) __sfr SSP1MSK
;
5693 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
5704 //==============================================================================
5706 extern __at(0x0FC8) __sfr SSPADD
;
5707 extern __at(0x0FC9) __sfr SSP1BUF
;
5708 extern __at(0x0FC9) __sfr SSPBUF
;
5710 //==============================================================================
5713 extern __at(0x0FCA) __sfr T2CON
;
5719 unsigned T2CKPS0
: 1;
5720 unsigned T2CKPS1
: 1;
5721 unsigned TMR2ON
: 1;
5722 unsigned T2OUTPS0
: 1;
5723 unsigned T2OUTPS1
: 1;
5724 unsigned T2OUTPS2
: 1;
5725 unsigned T2OUTPS3
: 1;
5731 unsigned T2CKPS
: 2;
5738 unsigned T2OUTPS
: 4;
5743 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5745 #define _T2CKPS0 0x01
5746 #define _T2CKPS1 0x02
5747 #define _TMR2ON 0x04
5748 #define _T2OUTPS0 0x08
5749 #define _T2OUTPS1 0x10
5750 #define _T2OUTPS2 0x20
5751 #define _T2OUTPS3 0x40
5753 //==============================================================================
5756 //==============================================================================
5759 extern __at(0x0FCB) __sfr MEMCON
;
5801 extern __at(0x0FCB) volatile __MEMCONbits_t MEMCONbits
;
5810 //==============================================================================
5812 extern __at(0x0FCB) __sfr PR2
;
5814 //==============================================================================
5817 extern __at(0x0FCC) __sfr PADCFG1
;
5835 unsigned PMPTTL
: 1;
5846 extern __at(0x0FCC) volatile __PADCFG1bits_t PADCFG1bits
;
5849 #define _PMPTTL 0x01
5851 //==============================================================================
5853 extern __at(0x0FCC) __sfr TMR2
;
5855 //==============================================================================
5858 extern __at(0x0FCD) __sfr ODCON3
;
5862 unsigned SPI1OD
: 1;
5863 unsigned SPI2OD
: 1;
5872 extern __at(0x0FCD) volatile __ODCON3bits_t ODCON3bits
;
5874 #define _SPI1OD 0x01
5875 #define _SPI2OD 0x02
5877 //==============================================================================
5880 //==============================================================================
5883 extern __at(0x0FCD) __sfr T1CON
;
5889 unsigned TMR1ON
: 1;
5890 unsigned TMR1CS
: 1;
5891 unsigned NOT_T1SYNC
: 1;
5892 unsigned T1OSCEN
: 1;
5893 unsigned T1CKPS0
: 1;
5894 unsigned T1CKPS1
: 1;
5903 unsigned T1SYNC
: 1;
5915 unsigned T1INSYNC
: 1;
5926 unsigned T1CKPS
: 2;
5931 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5933 #define _TMR1ON 0x01
5934 #define _TMR1CS 0x02
5935 #define _NOT_T1SYNC 0x04
5936 #define _T1SYNC 0x04
5937 #define _T1INSYNC 0x04
5938 #define _T1OSCEN 0x08
5939 #define _T1CKPS0 0x10
5940 #define _T1CKPS1 0x20
5944 //==============================================================================
5947 //==============================================================================
5950 extern __at(0x0FCE) __sfr ODCON2
;
5956 unsigned USART1OD
: 1;
5957 unsigned USART2OD
: 1;
5979 extern __at(0x0FCE) volatile __ODCON2bits_t ODCON2bits
;
5981 #define _USART1OD 0x01
5983 #define _USART2OD 0x02
5986 //==============================================================================
5988 extern __at(0x0FCE) __sfr TMR1
;
5989 extern __at(0x0FCE) __sfr TMR1L
;
5991 //==============================================================================
5994 extern __at(0x0FCF) __sfr ODCON1
;
5998 unsigned ECCP1OD
: 1;
5999 unsigned ECCP2OD
: 1;
6000 unsigned ECCP3OD
: 1;
6001 unsigned CCP4OD
: 1;
6002 unsigned CCP5OD
: 1;
6008 extern __at(0x0FCF) volatile __ODCON1bits_t ODCON1bits
;
6010 #define _ECCP1OD 0x01
6011 #define _ECCP2OD 0x02
6012 #define _ECCP3OD 0x04
6013 #define _CCP4OD 0x08
6014 #define _CCP5OD 0x10
6016 //==============================================================================
6018 extern __at(0x0FCF) __sfr TMR1H
;
6020 //==============================================================================
6023 extern __at(0x0FD0) __sfr RCON
;
6029 unsigned NOT_BOR
: 1;
6030 unsigned NOT_POR
: 1;
6031 unsigned NOT_PD
: 1;
6032 unsigned NOT_TO
: 1;
6033 unsigned NOT_RI
: 1;
6034 unsigned NOT_CM
: 1;
6052 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6054 #define _NOT_BOR 0x01
6056 #define _NOT_POR 0x02
6058 #define _NOT_PD 0x04
6060 #define _NOT_TO 0x08
6062 #define _NOT_RI 0x10
6064 #define _NOT_CM 0x20
6068 //==============================================================================
6071 //==============================================================================
6074 extern __at(0x0FD1) __sfr CM2CON
;
6083 unsigned EVPOL0
: 1;
6084 unsigned EVPOL1
: 1;
6122 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
6124 #define _CM2CON_C1CH0 0x01
6125 #define _CM2CON_CCH0 0x01
6126 #define _CM2CON_C1CH1 0x02
6127 #define _CM2CON_CCH1 0x02
6128 #define _CM2CON_CREF 0x04
6129 #define _CM2CON_EVPOL0 0x08
6130 #define _CM2CON_EVPOL1 0x10
6131 #define _CM2CON_CPOL 0x20
6132 #define _CM2CON_COE 0x40
6133 #define _CM2CON_CON 0x80
6135 //==============================================================================
6138 //==============================================================================
6141 extern __at(0x0FD1) __sfr CM2CON1
;
6150 unsigned EVPOL0
: 1;
6151 unsigned EVPOL1
: 1;
6189 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
6191 #define _CM2CON1_C1CH0 0x01
6192 #define _CM2CON1_CCH0 0x01
6193 #define _CM2CON1_C1CH1 0x02
6194 #define _CM2CON1_CCH1 0x02
6195 #define _CM2CON1_CREF 0x04
6196 #define _CM2CON1_EVPOL0 0x08
6197 #define _CM2CON1_EVPOL1 0x10
6198 #define _CM2CON1_CPOL 0x20
6199 #define _CM2CON1_COE 0x40
6200 #define _CM2CON1_CON 0x80
6202 //==============================================================================
6205 //==============================================================================
6208 extern __at(0x0FD2) __sfr CM1CON
;
6217 unsigned EVPOL0
: 1;
6218 unsigned EVPOL1
: 1;
6256 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
6263 #define _EVPOL0 0x08
6264 #define _EVPOL1 0x10
6269 //==============================================================================
6272 //==============================================================================
6275 extern __at(0x0FD2) __sfr CM1CON1
;
6284 unsigned EVPOL0
: 1;
6285 unsigned EVPOL1
: 1;
6323 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
6325 #define _CM1CON1_C1CH0 0x01
6326 #define _CM1CON1_CCH0 0x01
6327 #define _CM1CON1_C1CH1 0x02
6328 #define _CM1CON1_CCH1 0x02
6329 #define _CM1CON1_CREF 0x04
6330 #define _CM1CON1_EVPOL0 0x08
6331 #define _CM1CON1_EVPOL1 0x10
6332 #define _CM1CON1_CPOL 0x20
6333 #define _CM1CON1_COE 0x40
6334 #define _CM1CON1_CON 0x80
6336 //==============================================================================
6339 //==============================================================================
6342 extern __at(0x0FD3) __sfr OSCCON
;
6372 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6382 //==============================================================================
6385 //==============================================================================
6388 extern __at(0x0FD3) __sfr REFOCON
;
6394 unsigned RODIV0
: 1;
6395 unsigned RODIV1
: 1;
6396 unsigned RODIV2
: 1;
6397 unsigned RODIV3
: 1;
6399 unsigned ROSSLP
: 1;
6411 extern __at(0x0FD3) volatile __REFOCONbits_t REFOCONbits
;
6413 #define _RODIV0 0x01
6414 #define _RODIV1 0x02
6415 #define _RODIV2 0x04
6416 #define _RODIV3 0x08
6418 #define _ROSSLP 0x20
6421 //==============================================================================
6424 //==============================================================================
6427 extern __at(0x0FD5) __sfr T0CON
;
6439 unsigned T08BIT
: 1;
6440 unsigned TMR0ON
: 1;
6462 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6471 #define _T08BIT 0x40
6472 #define _TMR0ON 0x80
6474 //==============================================================================
6476 extern __at(0x0FD6) __sfr TMR0
;
6477 extern __at(0x0FD6) __sfr TMR0L
;
6478 extern __at(0x0FD7) __sfr TMR0H
;
6480 //==============================================================================
6483 extern __at(0x0FD8) __sfr STATUS
;
6497 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6505 //==============================================================================
6507 extern __at(0x0FD9) __sfr FSR2L
;
6508 extern __at(0x0FDA) __sfr FSR2H
;
6509 extern __at(0x0FDB) __sfr PLUSW2
;
6510 extern __at(0x0FDC) __sfr PREINC2
;
6511 extern __at(0x0FDD) __sfr POSTDEC2
;
6512 extern __at(0x0FDE) __sfr POSTINC2
;
6513 extern __at(0x0FDF) __sfr INDF2
;
6514 extern __at(0x0FE0) __sfr BSR
;
6515 extern __at(0x0FE1) __sfr FSR1L
;
6516 extern __at(0x0FE2) __sfr FSR1H
;
6517 extern __at(0x0FE3) __sfr PLUSW1
;
6518 extern __at(0x0FE4) __sfr PREINC1
;
6519 extern __at(0x0FE5) __sfr POSTDEC1
;
6520 extern __at(0x0FE6) __sfr POSTINC1
;
6521 extern __at(0x0FE7) __sfr INDF1
;
6522 extern __at(0x0FE8) __sfr WREG
;
6523 extern __at(0x0FE9) __sfr FSR0L
;
6524 extern __at(0x0FEA) __sfr FSR0H
;
6525 extern __at(0x0FEB) __sfr PLUSW0
;
6526 extern __at(0x0FEC) __sfr PREINC0
;
6527 extern __at(0x0FED) __sfr POSTDEC0
;
6528 extern __at(0x0FEE) __sfr POSTINC0
;
6529 extern __at(0x0FEF) __sfr INDF0
;
6531 //==============================================================================
6534 extern __at(0x0FF0) __sfr INTCON3
;
6540 unsigned INT1IF
: 1;
6541 unsigned INT2IF
: 1;
6542 unsigned INT3IF
: 1;
6543 unsigned INT1IE
: 1;
6544 unsigned INT2IE
: 1;
6545 unsigned INT3IE
: 1;
6546 unsigned INT1IP
: 1;
6547 unsigned INT2IP
: 1;
6563 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6565 #define _INT1IF 0x01
6567 #define _INT2IF 0x02
6569 #define _INT3IF 0x04
6571 #define _INT1IE 0x08
6573 #define _INT2IE 0x10
6575 #define _INT3IE 0x20
6577 #define _INT1IP 0x40
6579 #define _INT2IP 0x80
6582 //==============================================================================
6585 //==============================================================================
6588 extern __at(0x0FF1) __sfr INTCON2
;
6595 unsigned INT3IP
: 1;
6596 unsigned TMR0IP
: 1;
6597 unsigned INTEDG3
: 1;
6598 unsigned INTEDG2
: 1;
6599 unsigned INTEDG1
: 1;
6600 unsigned INTEDG0
: 1;
6601 unsigned NOT_RBPU
: 1;
6617 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6620 #define _INT3IP 0x02
6622 #define _TMR0IP 0x04
6624 #define _INTEDG3 0x08
6625 #define _INTEDG2 0x10
6626 #define _INTEDG1 0x20
6627 #define _INTEDG0 0x40
6628 #define _NOT_RBPU 0x80
6631 //==============================================================================
6634 //==============================================================================
6637 extern __at(0x0FF2) __sfr INTCON
;
6644 unsigned INT0IF
: 1;
6645 unsigned TMR0IF
: 1;
6647 unsigned INT0IE
: 1;
6648 unsigned TMR0IE
: 1;
6649 unsigned PEIE_GIEL
: 1;
6650 unsigned GIE_GIEH
: 1;
6678 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6681 #define _INT0IF 0x02
6683 #define _TMR0IF 0x04
6686 #define _INT0IE 0x10
6688 #define _TMR0IE 0x20
6690 #define _PEIE_GIEL 0x40
6693 #define _GIE_GIEH 0x80
6697 //==============================================================================
6699 extern __at(0x0FF3) __sfr PROD
;
6700 extern __at(0x0FF3) __sfr PRODL
;
6701 extern __at(0x0FF4) __sfr PRODH
;
6702 extern __at(0x0FF5) __sfr TABLAT
;
6703 extern __at(0x0FF6) __sfr TBLPTR
;
6704 extern __at(0x0FF6) __sfr TBLPTRL
;
6705 extern __at(0x0FF7) __sfr TBLPTRH
;
6706 extern __at(0x0FF8) __sfr TBLPTRU
;
6707 extern __at(0x0FF9) __sfr PC
;
6708 extern __at(0x0FF9) __sfr PCL
;
6709 extern __at(0x0FFA) __sfr PCLATH
;
6710 extern __at(0x0FFB) __sfr PCLATU
;
6712 //==============================================================================
6715 extern __at(0x0FFC) __sfr STKPTR
;
6721 unsigned STKPTR0
: 1;
6722 unsigned STKPTR1
: 1;
6723 unsigned STKPTR2
: 1;
6724 unsigned STKPTR3
: 1;
6725 unsigned STKPTR4
: 1;
6727 unsigned STKUNF
: 1;
6728 unsigned STKFUL
: 1;
6740 unsigned STKOVF
: 1;
6745 unsigned STKPTR
: 5;
6756 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6758 #define _STKPTR0 0x01
6760 #define _STKPTR1 0x02
6762 #define _STKPTR2 0x04
6764 #define _STKPTR3 0x08
6766 #define _STKPTR4 0x10
6768 #define _STKUNF 0x40
6769 #define _STKFUL 0x80
6770 #define _STKOVF 0x80
6772 //==============================================================================
6774 extern __at(0x0FFD) __sfr TOS
;
6775 extern __at(0x0FFD) __sfr TOSL
;
6776 extern __at(0x0FFE) __sfr TOSH
;
6777 extern __at(0x0FFF) __sfr TOSU
;
6779 //==============================================================================
6781 // Configuration Addresses
6783 //==============================================================================
6785 #define __CONFIG1L 0x017FF8
6786 #define __CONFIG1H 0x017FF9
6787 #define __CONFIG2L 0x017FFA
6788 #define __CONFIG2H 0x017FFB
6789 #define __CONFIG3L 0x017FFC
6790 #define __CONFIG3H 0x017FFD
6792 //==============================================================================
6794 #endif // #ifndef __PIC18F86J16_H__