2 * This declarations of the PIC18F86J55 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:37 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F86J55_H__
26 #define __PIC18F86J55_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F40) __sfr PMSTAT
;
38 //==============================================================================
41 extern __at(0x0F40) __sfr PMSTATL
;
55 extern __at(0x0F40) volatile __PMSTATLbits_t PMSTATLbits
;
64 //==============================================================================
67 //==============================================================================
70 extern __at(0x0F41) __sfr PMSTATH
;
84 extern __at(0x0F41) volatile __PMSTATHbits_t PMSTATHbits
;
93 //==============================================================================
96 //==============================================================================
99 extern __at(0x0F42) __sfr PMEL
;
113 extern __at(0x0F42) volatile __PMELbits_t PMELbits
;
124 //==============================================================================
126 extern __at(0x0F42) __sfr PMEN
;
128 //==============================================================================
131 extern __at(0x0F43) __sfr PMEH
;
145 extern __at(0x0F43) volatile __PMEHbits_t PMEHbits
;
156 //==============================================================================
158 extern __at(0x0F44) __sfr PMDIN2
;
159 extern __at(0x0F44) __sfr PMDIN2L
;
160 extern __at(0x0F45) __sfr PMDIN2H
;
161 extern __at(0x0F46) __sfr PMDOUT2
;
162 extern __at(0x0F46) __sfr PMDOUT2L
;
163 extern __at(0x0F47) __sfr PMDOUT2H
;
164 extern __at(0x0F48) __sfr PMMODE
;
166 //==============================================================================
169 extern __at(0x0F48) __sfr PMMODEL
;
205 extern __at(0x0F48) volatile __PMMODELbits_t PMMODELbits
;
216 //==============================================================================
219 //==============================================================================
222 extern __at(0x0F49) __sfr PMMODEH
;
253 extern __at(0x0F49) volatile __PMMODEHbits_t PMMODEHbits
;
264 //==============================================================================
266 extern __at(0x0F4A) __sfr PMCON
;
268 //==============================================================================
271 extern __at(0x0F4A) __sfr PMCONL
;
294 extern __at(0x0F4A) volatile __PMCONLbits_t PMCONLbits
;
305 //==============================================================================
308 //==============================================================================
311 extern __at(0x0F4B) __sfr PMCONH
;
320 unsigned ADRMUX0
: 1;
321 unsigned ADRMUX1
: 1;
335 extern __at(0x0F4B) volatile __PMCONHbits_t PMCONHbits
;
340 #define _ADRMUX0 0x08
341 #define _ADRMUX1 0x10
345 //==============================================================================
348 //==============================================================================
351 extern __at(0x0F4C) __sfr UEP0
;
355 unsigned EPSTALL
: 1;
357 unsigned EPOUTEN
: 1;
358 unsigned EPCONDIS
: 1;
365 extern __at(0x0F4C) volatile __UEP0bits_t UEP0bits
;
367 #define _EPSTALL 0x01
369 #define _EPOUTEN 0x04
370 #define _EPCONDIS 0x08
373 //==============================================================================
376 //==============================================================================
379 extern __at(0x0F4D) __sfr UEP1
;
383 unsigned EPSTALL
: 1;
385 unsigned EPOUTEN
: 1;
386 unsigned EPCONDIS
: 1;
393 extern __at(0x0F4D) volatile __UEP1bits_t UEP1bits
;
395 #define _UEP1_EPSTALL 0x01
396 #define _UEP1_EPINEN 0x02
397 #define _UEP1_EPOUTEN 0x04
398 #define _UEP1_EPCONDIS 0x08
399 #define _UEP1_EPHSHK 0x10
401 //==============================================================================
404 //==============================================================================
407 extern __at(0x0F4E) __sfr UEP2
;
411 unsigned EPSTALL
: 1;
413 unsigned EPOUTEN
: 1;
414 unsigned EPCONDIS
: 1;
421 extern __at(0x0F4E) volatile __UEP2bits_t UEP2bits
;
423 #define _UEP2_EPSTALL 0x01
424 #define _UEP2_EPINEN 0x02
425 #define _UEP2_EPOUTEN 0x04
426 #define _UEP2_EPCONDIS 0x08
427 #define _UEP2_EPHSHK 0x10
429 //==============================================================================
432 //==============================================================================
435 extern __at(0x0F4F) __sfr UEP3
;
439 unsigned EPSTALL
: 1;
441 unsigned EPOUTEN
: 1;
442 unsigned EPCONDIS
: 1;
449 extern __at(0x0F4F) volatile __UEP3bits_t UEP3bits
;
451 #define _UEP3_EPSTALL 0x01
452 #define _UEP3_EPINEN 0x02
453 #define _UEP3_EPOUTEN 0x04
454 #define _UEP3_EPCONDIS 0x08
455 #define _UEP3_EPHSHK 0x10
457 //==============================================================================
460 //==============================================================================
463 extern __at(0x0F50) __sfr UEP4
;
467 unsigned EPSTALL
: 1;
469 unsigned EPOUTEN
: 1;
470 unsigned EPCONDIS
: 1;
477 extern __at(0x0F50) volatile __UEP4bits_t UEP4bits
;
479 #define _UEP4_EPSTALL 0x01
480 #define _UEP4_EPINEN 0x02
481 #define _UEP4_EPOUTEN 0x04
482 #define _UEP4_EPCONDIS 0x08
483 #define _UEP4_EPHSHK 0x10
485 //==============================================================================
488 //==============================================================================
491 extern __at(0x0F51) __sfr UEP5
;
495 unsigned EPSTALL
: 1;
497 unsigned EPOUTEN
: 1;
498 unsigned EPCONDIS
: 1;
505 extern __at(0x0F51) volatile __UEP5bits_t UEP5bits
;
507 #define _UEP5_EPSTALL 0x01
508 #define _UEP5_EPINEN 0x02
509 #define _UEP5_EPOUTEN 0x04
510 #define _UEP5_EPCONDIS 0x08
511 #define _UEP5_EPHSHK 0x10
513 //==============================================================================
516 //==============================================================================
519 extern __at(0x0F52) __sfr UEP6
;
523 unsigned EPSTALL
: 1;
525 unsigned EPOUTEN
: 1;
526 unsigned EPCONDIS
: 1;
533 extern __at(0x0F52) volatile __UEP6bits_t UEP6bits
;
535 #define _UEP6_EPSTALL 0x01
536 #define _UEP6_EPINEN 0x02
537 #define _UEP6_EPOUTEN 0x04
538 #define _UEP6_EPCONDIS 0x08
539 #define _UEP6_EPHSHK 0x10
541 //==============================================================================
544 //==============================================================================
547 extern __at(0x0F53) __sfr UEP7
;
551 unsigned EPSTALL
: 1;
553 unsigned EPOUTEN
: 1;
554 unsigned EPCONDIS
: 1;
561 extern __at(0x0F53) volatile __UEP7bits_t UEP7bits
;
563 #define _UEP7_EPSTALL 0x01
564 #define _UEP7_EPINEN 0x02
565 #define _UEP7_EPOUTEN 0x04
566 #define _UEP7_EPCONDIS 0x08
567 #define _UEP7_EPHSHK 0x10
569 //==============================================================================
572 //==============================================================================
575 extern __at(0x0F54) __sfr UEP8
;
579 unsigned EPSTALL
: 1;
581 unsigned EPOUTEN
: 1;
582 unsigned EPCONDIS
: 1;
589 extern __at(0x0F54) volatile __UEP8bits_t UEP8bits
;
591 #define _UEP8_EPSTALL 0x01
592 #define _UEP8_EPINEN 0x02
593 #define _UEP8_EPOUTEN 0x04
594 #define _UEP8_EPCONDIS 0x08
595 #define _UEP8_EPHSHK 0x10
597 //==============================================================================
600 //==============================================================================
603 extern __at(0x0F55) __sfr UEP9
;
607 unsigned EPSTALL
: 1;
609 unsigned EPOUTEN
: 1;
610 unsigned EPCONDIS
: 1;
617 extern __at(0x0F55) volatile __UEP9bits_t UEP9bits
;
619 #define _UEP9_EPSTALL 0x01
620 #define _UEP9_EPINEN 0x02
621 #define _UEP9_EPOUTEN 0x04
622 #define _UEP9_EPCONDIS 0x08
623 #define _UEP9_EPHSHK 0x10
625 //==============================================================================
628 //==============================================================================
631 extern __at(0x0F56) __sfr UEP10
;
635 unsigned EPSTALL
: 1;
637 unsigned EPOUTEN
: 1;
638 unsigned EPCONDIS
: 1;
645 extern __at(0x0F56) volatile __UEP10bits_t UEP10bits
;
647 #define _UEP10_EPSTALL 0x01
648 #define _UEP10_EPINEN 0x02
649 #define _UEP10_EPOUTEN 0x04
650 #define _UEP10_EPCONDIS 0x08
651 #define _UEP10_EPHSHK 0x10
653 //==============================================================================
656 //==============================================================================
659 extern __at(0x0F57) __sfr UEP11
;
663 unsigned EPSTALL
: 1;
665 unsigned EPOUTEN
: 1;
666 unsigned EPCONDIS
: 1;
673 extern __at(0x0F57) volatile __UEP11bits_t UEP11bits
;
675 #define _UEP11_EPSTALL 0x01
676 #define _UEP11_EPINEN 0x02
677 #define _UEP11_EPOUTEN 0x04
678 #define _UEP11_EPCONDIS 0x08
679 #define _UEP11_EPHSHK 0x10
681 //==============================================================================
684 //==============================================================================
687 extern __at(0x0F58) __sfr UEP12
;
691 unsigned EPSTALL
: 1;
693 unsigned EPOUTEN
: 1;
694 unsigned EPCONDIS
: 1;
701 extern __at(0x0F58) volatile __UEP12bits_t UEP12bits
;
703 #define _UEP12_EPSTALL 0x01
704 #define _UEP12_EPINEN 0x02
705 #define _UEP12_EPOUTEN 0x04
706 #define _UEP12_EPCONDIS 0x08
707 #define _UEP12_EPHSHK 0x10
709 //==============================================================================
712 //==============================================================================
715 extern __at(0x0F59) __sfr UEP13
;
719 unsigned EPSTALL
: 1;
721 unsigned EPOUTEN
: 1;
722 unsigned EPCONDIS
: 1;
729 extern __at(0x0F59) volatile __UEP13bits_t UEP13bits
;
731 #define _UEP13_EPSTALL 0x01
732 #define _UEP13_EPINEN 0x02
733 #define _UEP13_EPOUTEN 0x04
734 #define _UEP13_EPCONDIS 0x08
735 #define _UEP13_EPHSHK 0x10
737 //==============================================================================
740 //==============================================================================
743 extern __at(0x0F5A) __sfr UEP14
;
747 unsigned EPSTALL
: 1;
749 unsigned EPOUTEN
: 1;
750 unsigned EPCONDIS
: 1;
757 extern __at(0x0F5A) volatile __UEP14bits_t UEP14bits
;
759 #define _UEP14_EPSTALL 0x01
760 #define _UEP14_EPINEN 0x02
761 #define _UEP14_EPOUTEN 0x04
762 #define _UEP14_EPCONDIS 0x08
763 #define _UEP14_EPHSHK 0x10
765 //==============================================================================
768 //==============================================================================
771 extern __at(0x0F5B) __sfr UEP15
;
775 unsigned EPSTALL
: 1;
777 unsigned EPOUTEN
: 1;
778 unsigned EPCONDIS
: 1;
785 extern __at(0x0F5B) volatile __UEP15bits_t UEP15bits
;
787 #define _UEP15_EPSTALL 0x01
788 #define _UEP15_EPINEN 0x02
789 #define _UEP15_EPOUTEN 0x04
790 #define _UEP15_EPCONDIS 0x08
791 #define _UEP15_EPHSHK 0x10
793 //==============================================================================
796 //==============================================================================
799 extern __at(0x0F5C) __sfr UIE
;
808 unsigned STALLIE
: 1;
813 extern __at(0x0F5C) volatile __UIEbits_t UIEbits
;
820 #define _STALLIE 0x20
823 //==============================================================================
826 //==============================================================================
829 extern __at(0x0F5D) __sfr UEIE
;
835 unsigned CRC16EE
: 1;
843 extern __at(0x0F5D) volatile __UEIEbits_t UEIEbits
;
847 #define _CRC16EE 0x04
852 //==============================================================================
855 //==============================================================================
858 extern __at(0x0F5E) __sfr UADDR
;
881 extern __at(0x0F5E) volatile __UADDRbits_t UADDRbits
;
891 //==============================================================================
894 //==============================================================================
897 extern __at(0x0F5F) __sfr UCFG
;
920 extern __at(0x0F5F) volatile __UCFGbits_t UCFGbits
;
930 //==============================================================================
932 extern __at(0x0F60) __sfr UFRM
;
934 //==============================================================================
937 extern __at(0x0F60) __sfr UFRML
;
951 extern __at(0x0F60) volatile __UFRMLbits_t UFRMLbits
;
962 //==============================================================================
965 //==============================================================================
968 extern __at(0x0F61) __sfr UFRMH
;
982 extern __at(0x0F61) volatile __UFRMHbits_t UFRMHbits
;
988 //==============================================================================
991 //==============================================================================
994 extern __at(0x0F62) __sfr UIR
;
1000 unsigned ACTVIF
: 1;
1002 unsigned IDLEIF
: 1;
1003 unsigned STALLIF
: 1;
1008 extern __at(0x0F62) volatile __UIRbits_t UIRbits
;
1010 #define _URSTIF 0x01
1011 #define _UERRIF 0x02
1012 #define _ACTVIF 0x04
1014 #define _IDLEIF 0x10
1015 #define _STALLIF 0x20
1018 //==============================================================================
1021 //==============================================================================
1024 extern __at(0x0F63) __sfr UEIR
;
1029 unsigned CRC5EF
: 1;
1030 unsigned CRC16EF
: 1;
1031 unsigned DFN8EF
: 1;
1038 extern __at(0x0F63) volatile __UEIRbits_t UEIRbits
;
1041 #define _CRC5EF 0x02
1042 #define _CRC16EF 0x04
1043 #define _DFN8EF 0x08
1047 //==============================================================================
1050 //==============================================================================
1053 extern __at(0x0F64) __sfr USTAT
;
1077 extern __at(0x0F64) volatile __USTATbits_t USTATbits
;
1086 //==============================================================================
1089 //==============================================================================
1092 extern __at(0x0F65) __sfr UCON
;
1097 unsigned SUSPND
: 1;
1098 unsigned RESUME
: 1;
1100 unsigned PKTDIS
: 1;
1102 unsigned PPBRST
: 1;
1106 extern __at(0x0F65) volatile __UCONbits_t UCONbits
;
1108 #define _SUSPND 0x02
1109 #define _RESUME 0x04
1111 #define _PKTDIS 0x10
1113 #define _PPBRST 0x40
1115 //==============================================================================
1117 extern __at(0x0F66) __sfr PMDIN1
;
1118 extern __at(0x0F66) __sfr PMDIN1L
;
1119 extern __at(0x0F67) __sfr PMDIN1H
;
1120 extern __at(0x0F68) __sfr PMADDR
;
1121 extern __at(0x0F68) __sfr PMADDRL
;
1122 extern __at(0x0F68) __sfr PMDOUT1
;
1123 extern __at(0x0F68) __sfr PMDOUT1L
;
1125 //==============================================================================
1128 extern __at(0x0F69) __sfr PMADDRH
;
1142 extern __at(0x0F69) volatile __PMADDRHbits_t PMADDRHbits
;
1147 //==============================================================================
1149 extern __at(0x0F69) __sfr PMDOUT1H
;
1151 //==============================================================================
1154 extern __at(0x0F6A) __sfr CMSTAT
;
1168 extern __at(0x0F6A) volatile __CMSTATbits_t CMSTATbits
;
1173 //==============================================================================
1176 //==============================================================================
1179 extern __at(0x0F6A) __sfr CMSTATUS
;
1193 extern __at(0x0F6A) volatile __CMSTATUSbits_t CMSTATUSbits
;
1195 #define _CMSTATUS_COUT1 0x01
1196 #define _CMSTATUS_COUT2 0x02
1198 //==============================================================================
1201 //==============================================================================
1204 extern __at(0x0F6B) __sfr SSP2CON2
;
1216 unsigned ACKSTAT
: 1;
1223 unsigned ADMSK1
: 1;
1224 unsigned ADMSK2
: 1;
1225 unsigned ADMSK3
: 1;
1226 unsigned ADMSK4
: 1;
1227 unsigned ADMSK5
: 1;
1233 extern __at(0x0F6B) volatile __SSP2CON2bits_t SSP2CON2bits
;
1235 #define _SSP2CON2_SEN 0x01
1236 #define _SSP2CON2_RSEN 0x02
1237 #define _SSP2CON2_ADMSK1 0x02
1238 #define _SSP2CON2_PEN 0x04
1239 #define _SSP2CON2_ADMSK2 0x04
1240 #define _SSP2CON2_RCEN 0x08
1241 #define _SSP2CON2_ADMSK3 0x08
1242 #define _SSP2CON2_ACKEN 0x10
1243 #define _SSP2CON2_ADMSK4 0x10
1244 #define _SSP2CON2_ACKDT 0x20
1245 #define _SSP2CON2_ADMSK5 0x20
1246 #define _SSP2CON2_ACKSTAT 0x40
1247 #define _SSP2CON2_GCEN 0x80
1249 //==============================================================================
1252 //==============================================================================
1255 extern __at(0x0F6C) __sfr SSP2CON1
;
1278 extern __at(0x0F6C) volatile __SSP2CON1bits_t SSP2CON1bits
;
1280 #define _SSP2CON1_SSPM0 0x01
1281 #define _SSP2CON1_SSPM1 0x02
1282 #define _SSP2CON1_SSPM2 0x04
1283 #define _SSP2CON1_SSPM3 0x08
1284 #define _SSP2CON1_CKP 0x10
1285 #define _SSP2CON1_SSPEN 0x20
1286 #define _SSP2CON1_SSPOV 0x40
1287 #define _SSP2CON1_WCOL 0x80
1289 //==============================================================================
1292 //==============================================================================
1295 extern __at(0x0F6D) __sfr SSP2STAT
;
1303 unsigned R_NOT_W
: 1;
1306 unsigned D_NOT_A
: 1;
1316 unsigned I2C_START
: 1;
1317 unsigned I2C_STOP
: 1;
1327 unsigned I2C_READ
: 1;
1330 unsigned I2C_DAT
: 1;
1351 unsigned NOT_WRITE
: 1;
1354 unsigned NOT_ADDRESS
: 1;
1363 unsigned READ_WRITE
: 1;
1366 unsigned DATA_ADDRESS
: 1;
1384 extern __at(0x0F6D) volatile __SSP2STATbits_t SSP2STATbits
;
1386 #define _SSP2STAT_BF 0x01
1387 #define _SSP2STAT_UA 0x02
1388 #define _SSP2STAT_R_NOT_W 0x04
1389 #define _SSP2STAT_R_W 0x04
1390 #define _SSP2STAT_I2C_READ 0x04
1391 #define _SSP2STAT_NOT_W 0x04
1392 #define _SSP2STAT_NOT_WRITE 0x04
1393 #define _SSP2STAT_READ_WRITE 0x04
1394 #define _SSP2STAT_R 0x04
1395 #define _SSP2STAT_S 0x08
1396 #define _SSP2STAT_I2C_START 0x08
1397 #define _SSP2STAT_P 0x10
1398 #define _SSP2STAT_I2C_STOP 0x10
1399 #define _SSP2STAT_D_NOT_A 0x20
1400 #define _SSP2STAT_D_A 0x20
1401 #define _SSP2STAT_I2C_DAT 0x20
1402 #define _SSP2STAT_NOT_A 0x20
1403 #define _SSP2STAT_NOT_ADDRESS 0x20
1404 #define _SSP2STAT_DATA_ADDRESS 0x20
1405 #define _SSP2STAT_D 0x20
1406 #define _SSP2STAT_CKE 0x40
1407 #define _SSP2STAT_SMP 0x80
1409 //==============================================================================
1411 extern __at(0x0F6E) __sfr SSP2ADD
;
1413 //==============================================================================
1416 extern __at(0x0F6E) __sfr SSP2MSK
;
1430 extern __at(0x0F6E) volatile __SSP2MSKbits_t SSP2MSKbits
;
1432 #define _SSP2MSK_MSK0 0x01
1433 #define _SSP2MSK_MSK1 0x02
1434 #define _SSP2MSK_MSK2 0x04
1435 #define _SSP2MSK_MSK3 0x08
1436 #define _SSP2MSK_MSK4 0x10
1437 #define _SSP2MSK_MSK5 0x20
1438 #define _SSP2MSK_MSK6 0x40
1439 #define _SSP2MSK_MSK7 0x80
1441 //==============================================================================
1443 extern __at(0x0F6F) __sfr SSP2BUF
;
1445 //==============================================================================
1448 extern __at(0x0F70) __sfr CCP5CON
;
1454 unsigned CCP5M0
: 1;
1455 unsigned CCP5M1
: 1;
1456 unsigned CCP5M2
: 1;
1457 unsigned CCP5M3
: 1;
1470 unsigned DCCP5Y
: 1;
1471 unsigned DCCP5X
: 1;
1502 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
1504 #define _CCP5M0 0x01
1505 #define _CCP5M1 0x02
1506 #define _CCP5M2 0x04
1507 #define _CCP5M3 0x08
1509 #define _DCCP5Y 0x10
1512 #define _DCCP5X 0x20
1515 //==============================================================================
1517 extern __at(0x0F71) __sfr CCPR5
;
1518 extern __at(0x0F71) __sfr CCPR5L
;
1519 extern __at(0x0F72) __sfr CCPR5H
;
1521 //==============================================================================
1524 extern __at(0x0F73) __sfr CCP4CON
;
1530 unsigned CCP4M0
: 1;
1531 unsigned CCP4M1
: 1;
1532 unsigned CCP4M2
: 1;
1533 unsigned CCP4M3
: 1;
1546 unsigned DCCP4Y
: 1;
1547 unsigned DCCP4X
: 1;
1578 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
1580 #define _CCP4M0 0x01
1581 #define _CCP4M1 0x02
1582 #define _CCP4M2 0x04
1583 #define _CCP4M3 0x08
1585 #define _DCCP4Y 0x10
1588 #define _DCCP4X 0x20
1591 //==============================================================================
1593 extern __at(0x0F74) __sfr CCPR4
;
1594 extern __at(0x0F74) __sfr CCPR4L
;
1595 extern __at(0x0F75) __sfr CCPR4H
;
1597 //==============================================================================
1600 extern __at(0x0F76) __sfr T4CON
;
1606 unsigned T4CKPS0
: 1;
1607 unsigned T4CKPS1
: 1;
1608 unsigned TMR4ON
: 1;
1609 unsigned T4OUTPS0
: 1;
1610 unsigned T4OUTPS1
: 1;
1611 unsigned T4OUTPS2
: 1;
1612 unsigned T4OUTPS3
: 1;
1618 unsigned T4CKPS
: 2;
1625 unsigned T4OUTPS
: 4;
1630 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
1632 #define _T4CKPS0 0x01
1633 #define _T4CKPS1 0x02
1634 #define _TMR4ON 0x04
1635 #define _T4OUTPS0 0x08
1636 #define _T4OUTPS1 0x10
1637 #define _T4OUTPS2 0x20
1638 #define _T4OUTPS3 0x40
1640 //==============================================================================
1643 //==============================================================================
1646 extern __at(0x0F77) __sfr CVRCON
;
1669 extern __at(0x0F77) volatile __CVRCONbits_t CVRCONbits
;
1680 //==============================================================================
1682 extern __at(0x0F77) __sfr PR4
;
1683 extern __at(0x0F78) __sfr TMR4
;
1685 //==============================================================================
1688 extern __at(0x0F79) __sfr T3CON
;
1694 unsigned TMR3ON
: 1;
1695 unsigned TMR3CS
: 1;
1696 unsigned NOT_T3SYNC
: 1;
1697 unsigned T3CCP1
: 1;
1698 unsigned T3CKPS0
: 1;
1699 unsigned T3CKPS1
: 1;
1700 unsigned T3CCP2
: 1;
1708 unsigned T3SYNC
: 1;
1720 unsigned T3INSYNC
: 1;
1731 unsigned T3CKPS
: 2;
1736 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
1738 #define _T3CON_TMR3ON 0x01
1739 #define _T3CON_TMR3CS 0x02
1740 #define _T3CON_NOT_T3SYNC 0x04
1741 #define _T3CON_T3SYNC 0x04
1742 #define _T3CON_T3INSYNC 0x04
1743 #define _T3CON_T3CCP1 0x08
1744 #define _T3CON_T3CKPS0 0x10
1745 #define _T3CON_T3CKPS1 0x20
1746 #define _T3CON_T3CCP2 0x40
1747 #define _T3CON_RD16 0x80
1749 //==============================================================================
1751 extern __at(0x0F7A) __sfr TMR3
;
1752 extern __at(0x0F7A) __sfr TMR3L
;
1753 extern __at(0x0F7B) __sfr TMR3H
;
1755 //==============================================================================
1758 extern __at(0x0F7C) __sfr BAUDCON2
;
1771 unsigned ABDOVF
: 1;
1787 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
1789 #define _BAUDCON2_ABDEN 0x01
1790 #define _BAUDCON2_WUE 0x02
1791 #define _BAUDCON2_BRG16 0x08
1792 #define _BAUDCON2_TXCKP 0x10
1793 #define _BAUDCON2_SCKP 0x10
1794 #define _BAUDCON2_RXDTP 0x20
1795 #define _BAUDCON2_DTRXP 0x20
1796 #define _BAUDCON2_RCIDL 0x40
1797 #define _BAUDCON2_RCMT 0x40
1798 #define _BAUDCON2_ABDOVF 0x80
1800 //==============================================================================
1802 extern __at(0x0F7D) __sfr SPBRGH2
;
1804 //==============================================================================
1807 extern __at(0x0F7E) __sfr BAUDCON
;
1820 unsigned ABDOVF
: 1;
1836 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1847 #define _ABDOVF 0x80
1849 //==============================================================================
1852 //==============================================================================
1855 extern __at(0x0F7E) __sfr BAUDCON1
;
1868 unsigned ABDOVF
: 1;
1884 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1886 #define _BAUDCON1_ABDEN 0x01
1887 #define _BAUDCON1_WUE 0x02
1888 #define _BAUDCON1_BRG16 0x08
1889 #define _BAUDCON1_TXCKP 0x10
1890 #define _BAUDCON1_SCKP 0x10
1891 #define _BAUDCON1_RXDTP 0x20
1892 #define _BAUDCON1_DTRXP 0x20
1893 #define _BAUDCON1_RCIDL 0x40
1894 #define _BAUDCON1_RCMT 0x40
1895 #define _BAUDCON1_ABDOVF 0x80
1897 //==============================================================================
1899 extern __at(0x0F7F) __sfr SPBRGH
;
1900 extern __at(0x0F7F) __sfr SPBRGH1
;
1902 //==============================================================================
1905 extern __at(0x0F80) __sfr PORTA
;
1958 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1960 #define _PORTA_RA0 0x01
1961 #define _PORTA_AN0 0x01
1962 #define _PORTA_RA1 0x02
1963 #define _PORTA_AN1 0x02
1964 #define _PORTA_RA2 0x04
1965 #define _PORTA_AN2 0x04
1966 #define _PORTA_VREFM 0x04
1967 #define _PORTA_RA3 0x08
1968 #define _PORTA_AN3 0x08
1969 #define _PORTA_VREFP 0x08
1970 #define _PORTA_RA4 0x10
1971 #define _PORTA_T0CKI 0x10
1972 #define _PORTA_PMD5 0x10
1973 #define _PORTA_RA5 0x20
1974 #define _PORTA_AN4 0x20
1975 #define _PORTA_C2INA 0x20
1976 #define _PORTA_PMD4 0x20
1977 #define _PORTA_RA6 0x40
1978 #define _PORTA_OSC2 0x40
1979 #define _PORTA_CLKO 0x40
1980 #define _PORTA_RA7 0x80
1982 //==============================================================================
1985 //==============================================================================
1988 extern __at(0x0F81) __sfr PORTB
;
2053 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
2055 #define _PORTB_RB0 0x01
2056 #define _PORTB_INT0 0x01
2057 #define _PORTB_FLT0 0x01
2058 #define _PORTB_RB1 0x02
2059 #define _PORTB_INT1 0x02
2060 #define _PORTB_PMA4 0x02
2061 #define _PORTB_RB2 0x04
2062 #define _PORTB_INT2 0x04
2063 #define _PORTB_PMA3 0x04
2064 #define _PORTB_RB3 0x08
2065 #define _PORTB_INT3 0x08
2066 #define _PORTB_PMA2 0x08
2067 #define _PORTB_CCP2 0x08
2068 #define _PORTB_RB4 0x10
2069 #define _PORTB_KBI0 0x10
2070 #define _PORTB_PMA1 0x10
2071 #define _PORTB_RB5 0x20
2072 #define _PORTB_KBI1 0x20
2073 #define _PORTB_PMA0 0x20
2074 #define _PORTB_PGC 0x20
2075 #define _PORTB_RB6 0x40
2076 #define _PORTB_KBI2 0x40
2077 #define _PORTB_PGD 0x40
2078 #define _PORTB_RB7 0x80
2079 #define _PORTB_KBI3 0x80
2081 //==============================================================================
2084 //==============================================================================
2087 extern __at(0x0F82) __sfr PORTC
;
2117 unsigned T13CKI
: 1;
2128 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
2130 #define _PORTC_RC0 0x01
2131 #define _PORTC_T1OSO 0x01
2132 #define _PORTC_T13CKI 0x01
2133 #define _PORTC_RC1 0x02
2134 #define _PORTC_T1OSI 0x02
2135 #define _PORTC_CCP2 0x02
2136 #define _PORTC_RC2 0x04
2137 #define _PORTC_CCP1 0x04
2138 #define _PORTC_RC3 0x08
2139 #define _PORTC_SCK 0x08
2140 #define _PORTC_SCL 0x08
2141 #define _PORTC_RC4 0x10
2142 #define _PORTC_SDI 0x10
2143 #define _PORTC_SDA 0x10
2144 #define _PORTC_RC5 0x20
2145 #define _PORTC_SDO 0x20
2146 #define _PORTC_C2OUT 0x20
2147 #define _PORTC_RC6 0x40
2148 #define _PORTC_TX 0x40
2149 #define _PORTC_CK 0x40
2150 #define _PORTC_RC7 0x80
2151 #define _PORTC_RX 0x80
2153 //==============================================================================
2156 //==============================================================================
2159 extern __at(0x0F83) __sfr PORTD
;
2224 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
2226 #define _PORTD_RD0 0x01
2227 #define _PORTD_PMD0 0x01
2228 #define _PORTD_AD0 0x01
2229 #define _PORTD_RD1 0x02
2230 #define _PORTD_PMD1 0x02
2231 #define _PORTD_AD1 0x02
2232 #define _PORTD_RD2 0x04
2233 #define _PORTD_PMD2 0x04
2234 #define _PORTD_AD2 0x04
2235 #define _PORTD_RD3 0x08
2236 #define _PORTD_PMD3 0x08
2237 #define _PORTD_AD3 0x08
2238 #define _PORTD_RD4 0x10
2239 #define _PORTD_PMD4 0x10
2240 #define _PORTD_AD4 0x10
2241 #define _PORTD_SDO2 0x10
2242 #define _PORTD_RD5 0x20
2243 #define _PORTD_PMD5 0x20
2244 #define _PORTD_AD5 0x20
2245 #define _PORTD_SDA2 0x20
2246 #define _PORTD_SDI2 0x20
2247 #define _PORTD_RD6 0x40
2248 #define _PORTD_PMD6 0x40
2249 #define _PORTD_AD6 0x40
2250 #define _PORTD_SCL2 0x40
2251 #define _PORTD_SCK2 0x40
2252 #define _PORTD_RD7 0x80
2253 #define _PORTD_PMD7 0x80
2254 #define _PORTD_AD7 0x80
2255 #define _PORTD_SS2 0x80
2257 //==============================================================================
2260 //==============================================================================
2263 extern __at(0x0F84) __sfr PORTE
;
2316 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
2318 #define _PORTE_RE0 0x01
2319 #define _PORTE_AD8 0x01
2320 #define _PORTE_PMRD 0x01
2321 #define _PORTE_RE1 0x02
2322 #define _PORTE_AD9 0x02
2323 #define _PORTE_PMWR 0x02
2324 #define _PORTE_RE2 0x04
2325 #define _PORTE_AD10 0x04
2326 #define _PORTE_PMBE 0x04
2327 #define _PORTE_RE3 0x08
2328 #define _PORTE_AD11 0x08
2329 #define _PORTE_PMA13 0x08
2330 #define _PORTE_REFO 0x08
2331 #define _PORTE_RE4 0x10
2332 #define _PORTE_AD12 0x10
2333 #define _PORTE_PMA12 0x10
2334 #define _PORTE_RE5 0x20
2335 #define _PORTE_AD13 0x20
2336 #define _PORTE_PMA11 0x20
2337 #define _PORTE_RE6 0x40
2338 #define _PORTE_AD14 0x40
2339 #define _PORTE_PMA10 0x40
2340 #define _PORTE_RE7 0x80
2341 #define _PORTE_AD15 0x80
2342 #define _PORTE_PMA9 0x80
2343 #define _PORTE_CCP2 0x80
2345 //==============================================================================
2348 //==============================================================================
2351 extern __at(0x0F85) __sfr PORTF
;
2416 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
2418 #define _PORTF_RF2 0x04
2419 #define _PORTF_AN7 0x04
2420 #define _PORTF_C2INB 0x04
2421 #define _PORTF_PMA5 0x04
2422 #define _PORTF_RF3 0x08
2423 #define _PORTF_RF4 0x10
2424 #define _PORTF_RF5 0x20
2425 #define _PORTF_AN10 0x20
2426 #define _PORTF_CVREF 0x20
2427 #define _PORTF_C1INB 0x20
2428 #define _PORTF_PMD2 0x20
2429 #define _PORTF_RF6 0x40
2430 #define _PORTF_AN11 0x40
2431 #define _PORTF_C1INA 0x40
2432 #define _PORTF_PMD1 0x40
2433 #define _PORTF_RF7 0x80
2434 #define _PORTF_SS 0x80
2435 #define _PORTF_C1OUT 0x80
2436 #define _PORTF_PMD0 0x80
2438 //==============================================================================
2441 //==============================================================================
2444 extern __at(0x0F86) __sfr PORTG
;
2503 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
2505 #define _PORTG_RG0 0x01
2506 #define _PORTG_CCP3 0x01
2507 #define _PORTG_PMA8 0x01
2508 #define _PORTG_RG1 0x02
2509 #define _PORTG_TX2 0x02
2510 #define _PORTG_CK2 0x02
2511 #define _PORTG_PMA7 0x02
2512 #define _PORTG_RG2 0x04
2513 #define _PORTG_RX2 0x04
2514 #define _PORTG_DT2 0x04
2515 #define _PORTG_PMA6 0x04
2516 #define _PORTG_RG3 0x08
2517 #define _PORTG_CCP4 0x08
2518 #define _PORTG_PMCS1 0x08
2519 #define _PORTG_RG4 0x10
2520 #define _PORTG_CCP5 0x10
2521 #define _PORTG_PMCS2 0x10
2522 #define _PORTG_RJPU 0x20
2523 #define _PORTG_REPU 0x40
2524 #define _PORTG_RDPU 0x80
2526 //==============================================================================
2529 //==============================================================================
2532 extern __at(0x0F87) __sfr PORTH
;
2585 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
2587 #define _PORTH_RH0 0x01
2588 #define _PORTH_A16 0x01
2589 #define _PORTH_RH1 0x02
2590 #define _PORTH_A17 0x02
2591 #define _PORTH_RH2 0x04
2592 #define _PORTH_A18 0x04
2593 #define _PORTH_PMD7 0x04
2594 #define _PORTH_RH3 0x08
2595 #define _PORTH_A19 0x08
2596 #define _PORTH_PMD6 0x08
2597 #define _PORTH_RH4 0x10
2598 #define _PORTH_AN12 0x10
2599 #define _PORTH_PMD3 0x10
2600 #define _PORTH_C2INC 0x10
2601 #define _PORTH_RH5 0x20
2602 #define _PORTH_AN13 0x20
2603 #define _PORTH_PMBE 0x20
2604 #define _PORTH_C2IND 0x20
2605 #define _PORTH_RH6 0x40
2606 #define _PORTH_AN14 0x40
2607 #define _PORTH_PMRD 0x40
2608 #define _PORTH_C1INC 0x40
2609 #define _PORTH_RH7 0x80
2610 #define _PORTH_AN15 0x80
2611 #define _PORTH_PMWR 0x80
2613 //==============================================================================
2616 //==============================================================================
2619 extern __at(0x0F88) __sfr PORTJ
;
2648 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
2650 #define _PORTJ_RJ0 0x01
2651 #define _PORTJ_ALE 0x01
2652 #define _PORTJ_RJ1 0x02
2653 #define _PORTJ_OE 0x02
2654 #define _PORTJ_RJ2 0x04
2655 #define _PORTJ_WRL 0x04
2656 #define _PORTJ_RJ3 0x08
2657 #define _PORTJ_WRH 0x08
2658 #define _PORTJ_RJ4 0x10
2659 #define _PORTJ_BA0 0x10
2660 #define _PORTJ_RJ5 0x20
2661 #define _PORTJ_CE 0x20
2662 #define _PORTJ_RJ6 0x40
2663 #define _PORTJ_LB 0x40
2664 #define _PORTJ_RJ7 0x80
2665 #define _PORTJ_UB 0x80
2667 //==============================================================================
2670 //==============================================================================
2673 extern __at(0x0F89) __sfr LATA
;
2687 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
2698 //==============================================================================
2701 //==============================================================================
2704 extern __at(0x0F8A) __sfr LATB
;
2718 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
2729 //==============================================================================
2732 //==============================================================================
2735 extern __at(0x0F8B) __sfr LATC
;
2749 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
2760 //==============================================================================
2763 //==============================================================================
2766 extern __at(0x0F8C) __sfr LATD
;
2780 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
2791 //==============================================================================
2794 //==============================================================================
2797 extern __at(0x0F8D) __sfr LATE
;
2811 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
2822 //==============================================================================
2825 //==============================================================================
2828 extern __at(0x0F8E) __sfr LATF
;
2842 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
2851 //==============================================================================
2854 //==============================================================================
2857 extern __at(0x0F8F) __sfr LATG
;
2880 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
2888 //==============================================================================
2891 //==============================================================================
2894 extern __at(0x0F90) __sfr LATH
;
2908 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
2919 //==============================================================================
2922 //==============================================================================
2925 extern __at(0x0F91) __sfr LATJ
;
2939 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
2950 //==============================================================================
2953 //==============================================================================
2956 extern __at(0x0F92) __sfr DDRA
;
2962 unsigned TRISA0
: 1;
2963 unsigned TRISA1
: 1;
2964 unsigned TRISA2
: 1;
2965 unsigned TRISA3
: 1;
2966 unsigned TRISA4
: 1;
2967 unsigned TRISA5
: 1;
2968 unsigned TRISA6
: 1;
2969 unsigned TRISA7
: 1;
2985 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2987 #define _TRISA0 0x01
2989 #define _TRISA1 0x02
2991 #define _TRISA2 0x04
2993 #define _TRISA3 0x08
2995 #define _TRISA4 0x10
2997 #define _TRISA5 0x20
2999 #define _TRISA6 0x40
3001 #define _TRISA7 0x80
3004 //==============================================================================
3007 //==============================================================================
3010 extern __at(0x0F92) __sfr TRISA
;
3016 unsigned TRISA0
: 1;
3017 unsigned TRISA1
: 1;
3018 unsigned TRISA2
: 1;
3019 unsigned TRISA3
: 1;
3020 unsigned TRISA4
: 1;
3021 unsigned TRISA5
: 1;
3022 unsigned TRISA6
: 1;
3023 unsigned TRISA7
: 1;
3039 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3041 #define _TRISA_TRISA0 0x01
3042 #define _TRISA_RA0 0x01
3043 #define _TRISA_TRISA1 0x02
3044 #define _TRISA_RA1 0x02
3045 #define _TRISA_TRISA2 0x04
3046 #define _TRISA_RA2 0x04
3047 #define _TRISA_TRISA3 0x08
3048 #define _TRISA_RA3 0x08
3049 #define _TRISA_TRISA4 0x10
3050 #define _TRISA_RA4 0x10
3051 #define _TRISA_TRISA5 0x20
3052 #define _TRISA_RA5 0x20
3053 #define _TRISA_TRISA6 0x40
3054 #define _TRISA_RA6 0x40
3055 #define _TRISA_TRISA7 0x80
3056 #define _TRISA_RA7 0x80
3058 //==============================================================================
3061 //==============================================================================
3064 extern __at(0x0F93) __sfr DDRB
;
3070 unsigned TRISB0
: 1;
3071 unsigned TRISB1
: 1;
3072 unsigned TRISB2
: 1;
3073 unsigned TRISB3
: 1;
3074 unsigned TRISB4
: 1;
3075 unsigned TRISB5
: 1;
3076 unsigned TRISB6
: 1;
3077 unsigned TRISB7
: 1;
3093 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
3095 #define _TRISB0 0x01
3097 #define _TRISB1 0x02
3099 #define _TRISB2 0x04
3101 #define _TRISB3 0x08
3103 #define _TRISB4 0x10
3105 #define _TRISB5 0x20
3107 #define _TRISB6 0x40
3109 #define _TRISB7 0x80
3112 //==============================================================================
3115 //==============================================================================
3118 extern __at(0x0F93) __sfr TRISB
;
3124 unsigned TRISB0
: 1;
3125 unsigned TRISB1
: 1;
3126 unsigned TRISB2
: 1;
3127 unsigned TRISB3
: 1;
3128 unsigned TRISB4
: 1;
3129 unsigned TRISB5
: 1;
3130 unsigned TRISB6
: 1;
3131 unsigned TRISB7
: 1;
3147 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3149 #define _TRISB_TRISB0 0x01
3150 #define _TRISB_RB0 0x01
3151 #define _TRISB_TRISB1 0x02
3152 #define _TRISB_RB1 0x02
3153 #define _TRISB_TRISB2 0x04
3154 #define _TRISB_RB2 0x04
3155 #define _TRISB_TRISB3 0x08
3156 #define _TRISB_RB3 0x08
3157 #define _TRISB_TRISB4 0x10
3158 #define _TRISB_RB4 0x10
3159 #define _TRISB_TRISB5 0x20
3160 #define _TRISB_RB5 0x20
3161 #define _TRISB_TRISB6 0x40
3162 #define _TRISB_RB6 0x40
3163 #define _TRISB_TRISB7 0x80
3164 #define _TRISB_RB7 0x80
3166 //==============================================================================
3169 //==============================================================================
3172 extern __at(0x0F94) __sfr DDRC
;
3178 unsigned TRISC0
: 1;
3179 unsigned TRISC1
: 1;
3180 unsigned TRISC2
: 1;
3181 unsigned TRISC3
: 1;
3182 unsigned TRISC4
: 1;
3183 unsigned TRISC5
: 1;
3184 unsigned TRISC6
: 1;
3185 unsigned TRISC7
: 1;
3201 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
3203 #define _TRISC0 0x01
3205 #define _TRISC1 0x02
3207 #define _TRISC2 0x04
3209 #define _TRISC3 0x08
3211 #define _TRISC4 0x10
3213 #define _TRISC5 0x20
3215 #define _TRISC6 0x40
3217 #define _TRISC7 0x80
3220 //==============================================================================
3223 //==============================================================================
3226 extern __at(0x0F94) __sfr TRISC
;
3232 unsigned TRISC0
: 1;
3233 unsigned TRISC1
: 1;
3234 unsigned TRISC2
: 1;
3235 unsigned TRISC3
: 1;
3236 unsigned TRISC4
: 1;
3237 unsigned TRISC5
: 1;
3238 unsigned TRISC6
: 1;
3239 unsigned TRISC7
: 1;
3255 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3257 #define _TRISC_TRISC0 0x01
3258 #define _TRISC_RC0 0x01
3259 #define _TRISC_TRISC1 0x02
3260 #define _TRISC_RC1 0x02
3261 #define _TRISC_TRISC2 0x04
3262 #define _TRISC_RC2 0x04
3263 #define _TRISC_TRISC3 0x08
3264 #define _TRISC_RC3 0x08
3265 #define _TRISC_TRISC4 0x10
3266 #define _TRISC_RC4 0x10
3267 #define _TRISC_TRISC5 0x20
3268 #define _TRISC_RC5 0x20
3269 #define _TRISC_TRISC6 0x40
3270 #define _TRISC_RC6 0x40
3271 #define _TRISC_TRISC7 0x80
3272 #define _TRISC_RC7 0x80
3274 //==============================================================================
3277 //==============================================================================
3280 extern __at(0x0F95) __sfr DDRD
;
3286 unsigned TRISD0
: 1;
3287 unsigned TRISD1
: 1;
3288 unsigned TRISD2
: 1;
3289 unsigned TRISD3
: 1;
3290 unsigned TRISD4
: 1;
3291 unsigned TRISD5
: 1;
3292 unsigned TRISD6
: 1;
3293 unsigned TRISD7
: 1;
3309 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
3311 #define _TRISD0 0x01
3313 #define _TRISD1 0x02
3315 #define _TRISD2 0x04
3317 #define _TRISD3 0x08
3319 #define _TRISD4 0x10
3321 #define _TRISD5 0x20
3323 #define _TRISD6 0x40
3325 #define _TRISD7 0x80
3328 //==============================================================================
3331 //==============================================================================
3334 extern __at(0x0F95) __sfr TRISD
;
3340 unsigned TRISD0
: 1;
3341 unsigned TRISD1
: 1;
3342 unsigned TRISD2
: 1;
3343 unsigned TRISD3
: 1;
3344 unsigned TRISD4
: 1;
3345 unsigned TRISD5
: 1;
3346 unsigned TRISD6
: 1;
3347 unsigned TRISD7
: 1;
3363 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
3365 #define _TRISD_TRISD0 0x01
3366 #define _TRISD_RD0 0x01
3367 #define _TRISD_TRISD1 0x02
3368 #define _TRISD_RD1 0x02
3369 #define _TRISD_TRISD2 0x04
3370 #define _TRISD_RD2 0x04
3371 #define _TRISD_TRISD3 0x08
3372 #define _TRISD_RD3 0x08
3373 #define _TRISD_TRISD4 0x10
3374 #define _TRISD_RD4 0x10
3375 #define _TRISD_TRISD5 0x20
3376 #define _TRISD_RD5 0x20
3377 #define _TRISD_TRISD6 0x40
3378 #define _TRISD_RD6 0x40
3379 #define _TRISD_TRISD7 0x80
3380 #define _TRISD_RD7 0x80
3382 //==============================================================================
3385 //==============================================================================
3388 extern __at(0x0F96) __sfr DDRE
;
3394 unsigned TRISE0
: 1;
3395 unsigned TRISE1
: 1;
3396 unsigned TRISE2
: 1;
3397 unsigned TRISE3
: 1;
3398 unsigned TRISE4
: 1;
3399 unsigned TRISE5
: 1;
3400 unsigned TRISE6
: 1;
3401 unsigned TRISE7
: 1;
3417 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
3419 #define _TRISE0 0x01
3421 #define _TRISE1 0x02
3423 #define _TRISE2 0x04
3425 #define _TRISE3 0x08
3427 #define _TRISE4 0x10
3429 #define _TRISE5 0x20
3431 #define _TRISE6 0x40
3433 #define _TRISE7 0x80
3436 //==============================================================================
3439 //==============================================================================
3442 extern __at(0x0F96) __sfr TRISE
;
3448 unsigned TRISE0
: 1;
3449 unsigned TRISE1
: 1;
3450 unsigned TRISE2
: 1;
3451 unsigned TRISE3
: 1;
3452 unsigned TRISE4
: 1;
3453 unsigned TRISE5
: 1;
3454 unsigned TRISE6
: 1;
3455 unsigned TRISE7
: 1;
3471 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
3473 #define _TRISE_TRISE0 0x01
3474 #define _TRISE_RE0 0x01
3475 #define _TRISE_TRISE1 0x02
3476 #define _TRISE_RE1 0x02
3477 #define _TRISE_TRISE2 0x04
3478 #define _TRISE_RE2 0x04
3479 #define _TRISE_TRISE3 0x08
3480 #define _TRISE_RE3 0x08
3481 #define _TRISE_TRISE4 0x10
3482 #define _TRISE_RE4 0x10
3483 #define _TRISE_TRISE5 0x20
3484 #define _TRISE_RE5 0x20
3485 #define _TRISE_TRISE6 0x40
3486 #define _TRISE_RE6 0x40
3487 #define _TRISE_TRISE7 0x80
3488 #define _TRISE_RE7 0x80
3490 //==============================================================================
3493 //==============================================================================
3496 extern __at(0x0F97) __sfr DDRF
;
3504 unsigned TRISF2
: 1;
3505 unsigned TRISF3
: 1;
3506 unsigned TRISF4
: 1;
3507 unsigned TRISF5
: 1;
3508 unsigned TRISF6
: 1;
3509 unsigned TRISF7
: 1;
3525 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
3527 #define _TRISF2 0x04
3529 #define _TRISF3 0x08
3531 #define _TRISF4 0x10
3533 #define _TRISF5 0x20
3535 #define _TRISF6 0x40
3537 #define _TRISF7 0x80
3540 //==============================================================================
3543 //==============================================================================
3546 extern __at(0x0F97) __sfr TRISF
;
3554 unsigned TRISF2
: 1;
3555 unsigned TRISF3
: 1;
3556 unsigned TRISF4
: 1;
3557 unsigned TRISF5
: 1;
3558 unsigned TRISF6
: 1;
3559 unsigned TRISF7
: 1;
3575 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
3577 #define _TRISF_TRISF2 0x04
3578 #define _TRISF_RF2 0x04
3579 #define _TRISF_TRISF3 0x08
3580 #define _TRISF_RF3 0x08
3581 #define _TRISF_TRISF4 0x10
3582 #define _TRISF_RF4 0x10
3583 #define _TRISF_TRISF5 0x20
3584 #define _TRISF_RF5 0x20
3585 #define _TRISF_TRISF6 0x40
3586 #define _TRISF_RF6 0x40
3587 #define _TRISF_TRISF7 0x80
3588 #define _TRISF_RF7 0x80
3590 //==============================================================================
3593 //==============================================================================
3596 extern __at(0x0F98) __sfr DDRG
;
3602 unsigned TRISG0
: 1;
3603 unsigned TRISG1
: 1;
3604 unsigned TRISG2
: 1;
3605 unsigned TRISG3
: 1;
3606 unsigned TRISG4
: 1;
3637 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
3639 #define _TRISG0 0x01
3641 #define _TRISG1 0x02
3643 #define _TRISG2 0x04
3645 #define _TRISG3 0x08
3647 #define _TRISG4 0x10
3650 //==============================================================================
3653 //==============================================================================
3656 extern __at(0x0F98) __sfr TRISG
;
3662 unsigned TRISG0
: 1;
3663 unsigned TRISG1
: 1;
3664 unsigned TRISG2
: 1;
3665 unsigned TRISG3
: 1;
3666 unsigned TRISG4
: 1;
3697 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
3699 #define _TRISG_TRISG0 0x01
3700 #define _TRISG_RG0 0x01
3701 #define _TRISG_TRISG1 0x02
3702 #define _TRISG_RG1 0x02
3703 #define _TRISG_TRISG2 0x04
3704 #define _TRISG_RG2 0x04
3705 #define _TRISG_TRISG3 0x08
3706 #define _TRISG_RG3 0x08
3707 #define _TRISG_TRISG4 0x10
3708 #define _TRISG_RG4 0x10
3710 //==============================================================================
3713 //==============================================================================
3716 extern __at(0x0F99) __sfr DDRH
;
3722 unsigned TRISH0
: 1;
3723 unsigned TRISH1
: 1;
3724 unsigned TRISH2
: 1;
3725 unsigned TRISH3
: 1;
3726 unsigned TRISH4
: 1;
3727 unsigned TRISH5
: 1;
3728 unsigned TRISH6
: 1;
3729 unsigned TRISH7
: 1;
3745 extern __at(0x0F99) volatile __DDRHbits_t DDRHbits
;
3747 #define _TRISH0 0x01
3749 #define _TRISH1 0x02
3751 #define _TRISH2 0x04
3753 #define _TRISH3 0x08
3755 #define _TRISH4 0x10
3757 #define _TRISH5 0x20
3759 #define _TRISH6 0x40
3761 #define _TRISH7 0x80
3764 //==============================================================================
3767 //==============================================================================
3770 extern __at(0x0F99) __sfr TRISH
;
3776 unsigned TRISH0
: 1;
3777 unsigned TRISH1
: 1;
3778 unsigned TRISH2
: 1;
3779 unsigned TRISH3
: 1;
3780 unsigned TRISH4
: 1;
3781 unsigned TRISH5
: 1;
3782 unsigned TRISH6
: 1;
3783 unsigned TRISH7
: 1;
3799 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
3801 #define _TRISH_TRISH0 0x01
3802 #define _TRISH_RH0 0x01
3803 #define _TRISH_TRISH1 0x02
3804 #define _TRISH_RH1 0x02
3805 #define _TRISH_TRISH2 0x04
3806 #define _TRISH_RH2 0x04
3807 #define _TRISH_TRISH3 0x08
3808 #define _TRISH_RH3 0x08
3809 #define _TRISH_TRISH4 0x10
3810 #define _TRISH_RH4 0x10
3811 #define _TRISH_TRISH5 0x20
3812 #define _TRISH_RH5 0x20
3813 #define _TRISH_TRISH6 0x40
3814 #define _TRISH_RH6 0x40
3815 #define _TRISH_TRISH7 0x80
3816 #define _TRISH_RH7 0x80
3818 //==============================================================================
3821 //==============================================================================
3824 extern __at(0x0F9A) __sfr DDRJ
;
3830 unsigned TRISJ0
: 1;
3831 unsigned TRISJ1
: 1;
3832 unsigned TRISJ2
: 1;
3833 unsigned TRISJ3
: 1;
3834 unsigned TRISJ4
: 1;
3835 unsigned TRISJ5
: 1;
3836 unsigned TRISJ6
: 1;
3837 unsigned TRISJ7
: 1;
3853 extern __at(0x0F9A) volatile __DDRJbits_t DDRJbits
;
3855 #define _TRISJ0 0x01
3857 #define _TRISJ1 0x02
3859 #define _TRISJ2 0x04
3861 #define _TRISJ3 0x08
3863 #define _TRISJ4 0x10
3865 #define _TRISJ5 0x20
3867 #define _TRISJ6 0x40
3869 #define _TRISJ7 0x80
3872 //==============================================================================
3875 //==============================================================================
3878 extern __at(0x0F9A) __sfr TRISJ
;
3884 unsigned TRISJ0
: 1;
3885 unsigned TRISJ1
: 1;
3886 unsigned TRISJ2
: 1;
3887 unsigned TRISJ3
: 1;
3888 unsigned TRISJ4
: 1;
3889 unsigned TRISJ5
: 1;
3890 unsigned TRISJ6
: 1;
3891 unsigned TRISJ7
: 1;
3907 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
3909 #define _TRISJ_TRISJ0 0x01
3910 #define _TRISJ_RJ0 0x01
3911 #define _TRISJ_TRISJ1 0x02
3912 #define _TRISJ_RJ1 0x02
3913 #define _TRISJ_TRISJ2 0x04
3914 #define _TRISJ_RJ2 0x04
3915 #define _TRISJ_TRISJ3 0x08
3916 #define _TRISJ_RJ3 0x08
3917 #define _TRISJ_TRISJ4 0x10
3918 #define _TRISJ_RJ4 0x10
3919 #define _TRISJ_TRISJ5 0x20
3920 #define _TRISJ_RJ5 0x20
3921 #define _TRISJ_TRISJ6 0x40
3922 #define _TRISJ_RJ6 0x40
3923 #define _TRISJ_TRISJ7 0x80
3924 #define _TRISJ_RJ7 0x80
3926 //==============================================================================
3929 //==============================================================================
3932 extern __at(0x0F9B) __sfr OSCTUNE
;
3945 unsigned INTSRC
: 1;
3955 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3964 #define _INTSRC 0x80
3966 //==============================================================================
3969 //==============================================================================
3972 extern __at(0x0F9C) __sfr RCSTA2
;
3993 unsigned ADDEN2
: 1;
4008 unsigned NOT_RC8
: 1;
4037 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
4039 #define _RCSTA2_RX9D 0x01
4040 #define _RCSTA2_RCD8 0x01
4041 #define _RCSTA2_RX9D2 0x01
4042 #define _RCSTA2_OERR 0x02
4043 #define _RCSTA2_OERR2 0x02
4044 #define _RCSTA2_FERR 0x04
4045 #define _RCSTA2_FERR2 0x04
4046 #define _RCSTA2_ADDEN 0x08
4047 #define _RCSTA2_ADDEN2 0x08
4048 #define _RCSTA2_CREN 0x10
4049 #define _RCSTA2_CREN2 0x10
4050 #define _RCSTA2_SREN 0x20
4051 #define _RCSTA2_SREN2 0x20
4052 #define _RCSTA2_RX9 0x40
4053 #define _RCSTA2_RC9 0x40
4054 #define _RCSTA2_NOT_RC8 0x40
4055 #define _RCSTA2_RC8_9 0x40
4056 #define _RCSTA2_RX92 0x40
4057 #define _RCSTA2_SPEN 0x80
4058 #define _RCSTA2_SPEN2 0x80
4060 //==============================================================================
4063 //==============================================================================
4066 extern __at(0x0F9D) __sfr PIE1
;
4072 unsigned TMR1IE
: 1;
4073 unsigned TMR2IE
: 1;
4074 unsigned CCP1IE
: 1;
4075 unsigned SSP1IE
: 1;
4095 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4097 #define _TMR1IE 0x01
4098 #define _TMR2IE 0x02
4099 #define _CCP1IE 0x04
4100 #define _SSP1IE 0x08
4109 //==============================================================================
4112 //==============================================================================
4115 extern __at(0x0F9E) __sfr PIR1
;
4121 unsigned TMR1IF
: 1;
4122 unsigned TMR2IF
: 1;
4123 unsigned CCP1IF
: 1;
4124 unsigned SSP1IF
: 1;
4144 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4146 #define _TMR1IF 0x01
4147 #define _TMR2IF 0x02
4148 #define _CCP1IF 0x04
4149 #define _SSP1IF 0x08
4158 //==============================================================================
4161 //==============================================================================
4164 extern __at(0x0F9F) __sfr IPR1
;
4170 unsigned TMR1IP
: 1;
4171 unsigned TMR2IP
: 1;
4172 unsigned CCP1IP
: 1;
4173 unsigned SSP1IP
: 1;
4193 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4195 #define _TMR1IP 0x01
4196 #define _TMR2IP 0x02
4197 #define _CCP1IP 0x04
4198 #define _SSP1IP 0x08
4207 //==============================================================================
4210 //==============================================================================
4213 extern __at(0x0FA0) __sfr PIE2
;
4219 unsigned CCP2IE
: 1;
4220 unsigned TMR3IE
: 1;
4222 unsigned BCL1IE
: 1;
4226 unsigned OSCFIE
: 1;
4242 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4244 #define _CCP2IE 0x01
4245 #define _TMR3IE 0x02
4247 #define _BCL1IE 0x08
4252 #define _OSCFIE 0x80
4254 //==============================================================================
4257 //==============================================================================
4260 extern __at(0x0FA1) __sfr PIR2
;
4266 unsigned CCP2IF
: 1;
4267 unsigned TMR3IF
: 1;
4269 unsigned BCL1IF
: 1;
4273 unsigned OSCFIF
: 1;
4289 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4291 #define _CCP2IF 0x01
4292 #define _TMR3IF 0x02
4294 #define _BCL1IF 0x08
4299 #define _OSCFIF 0x80
4301 //==============================================================================
4304 //==============================================================================
4307 extern __at(0x0FA2) __sfr IPR2
;
4313 unsigned CCP2IP
: 1;
4314 unsigned TMR3IP
: 1;
4316 unsigned BCL1IP
: 1;
4320 unsigned OSCFIP
: 1;
4336 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4338 #define _CCP2IP 0x01
4339 #define _TMR3IP 0x02
4341 #define _BCL1IP 0x08
4346 #define _OSCFIP 0x80
4348 //==============================================================================
4351 //==============================================================================
4354 extern __at(0x0FA3) __sfr PIE3
;
4358 unsigned CCP3IE
: 1;
4359 unsigned CCP4IE
: 1;
4360 unsigned CCP5IE
: 1;
4361 unsigned TMR4IE
: 1;
4364 unsigned BCL2IE
: 1;
4365 unsigned SSP2IE
: 1;
4368 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4370 #define _CCP3IE 0x01
4371 #define _CCP4IE 0x02
4372 #define _CCP5IE 0x04
4373 #define _TMR4IE 0x08
4376 #define _BCL2IE 0x40
4377 #define _SSP2IE 0x80
4379 //==============================================================================
4382 //==============================================================================
4385 extern __at(0x0FA4) __sfr PIR3
;
4389 unsigned CCP3IF
: 1;
4390 unsigned CCP4IF
: 1;
4391 unsigned CCP5IF
: 1;
4392 unsigned TMR4IF
: 1;
4395 unsigned BCL2IF
: 1;
4396 unsigned SSP2IF
: 1;
4399 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
4401 #define _CCP3IF 0x01
4402 #define _CCP4IF 0x02
4403 #define _CCP5IF 0x04
4404 #define _TMR4IF 0x08
4407 #define _BCL2IF 0x40
4408 #define _SSP2IF 0x80
4410 //==============================================================================
4413 //==============================================================================
4416 extern __at(0x0FA5) __sfr IPR3
;
4420 unsigned CCP3IP
: 1;
4421 unsigned CCP4IP
: 1;
4422 unsigned CCP5IP
: 1;
4423 unsigned TMR4IP
: 1;
4426 unsigned BCL2IP
: 1;
4427 unsigned SSP2IP
: 1;
4430 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
4432 #define _CCP3IP 0x01
4433 #define _CCP4IP 0x02
4434 #define _CCP5IP 0x04
4435 #define _TMR4IP 0x08
4438 #define _BCL2IP 0x40
4439 #define _SSP2IP 0x80
4441 //==============================================================================
4444 //==============================================================================
4447 extern __at(0x0FA6) __sfr EECON1
;
4461 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
4469 //==============================================================================
4471 extern __at(0x0FA7) __sfr EECON2
;
4473 //==============================================================================
4476 extern __at(0x0FA8) __sfr TXSTA2
;
4497 unsigned SENDB2
: 1;
4512 unsigned NOT_TX8
: 1;
4529 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
4531 #define _TXSTA2_TX9D 0x01
4532 #define _TXSTA2_TXD8 0x01
4533 #define _TXSTA2_TX9D2 0x01
4534 #define _TXSTA2_TRMT 0x02
4535 #define _TXSTA2_TRMT2 0x02
4536 #define _TXSTA2_BRGH 0x04
4537 #define _TXSTA2_BRGH2 0x04
4538 #define _TXSTA2_SENDB 0x08
4539 #define _TXSTA2_SENDB2 0x08
4540 #define _TXSTA2_SYNC 0x10
4541 #define _TXSTA2_SYNC2 0x10
4542 #define _TXSTA2_TXEN 0x20
4543 #define _TXSTA2_TXEN2 0x20
4544 #define _TXSTA2_TX9 0x40
4545 #define _TXSTA2_TX8_9 0x40
4546 #define _TXSTA2_NOT_TX8 0x40
4547 #define _TXSTA2_TX92 0x40
4548 #define _TXSTA2_CSRC 0x80
4549 #define _TXSTA2_CSRC2 0x80
4551 //==============================================================================
4553 extern __at(0x0FA9) __sfr TXREG2
;
4554 extern __at(0x0FAA) __sfr RCREG2
;
4555 extern __at(0x0FAB) __sfr SPBRG2
;
4557 //==============================================================================
4560 extern __at(0x0FAC) __sfr RCSTA
;
4581 unsigned ADDEN1
: 1;
4596 unsigned NOT_RC8
: 1;
4625 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
4635 #define _ADDEN1 0x08
4642 #define _NOT_RC8 0x40
4648 //==============================================================================
4651 //==============================================================================
4654 extern __at(0x0FAC) __sfr RCSTA1
;
4675 unsigned ADDEN1
: 1;
4690 unsigned NOT_RC8
: 1;
4719 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
4721 #define _RCSTA1_RX9D 0x01
4722 #define _RCSTA1_RCD8 0x01
4723 #define _RCSTA1_RX9D1 0x01
4724 #define _RCSTA1_OERR 0x02
4725 #define _RCSTA1_OERR1 0x02
4726 #define _RCSTA1_FERR 0x04
4727 #define _RCSTA1_FERR1 0x04
4728 #define _RCSTA1_ADDEN 0x08
4729 #define _RCSTA1_ADDEN1 0x08
4730 #define _RCSTA1_CREN 0x10
4731 #define _RCSTA1_CREN1 0x10
4732 #define _RCSTA1_SREN 0x20
4733 #define _RCSTA1_SREN1 0x20
4734 #define _RCSTA1_RX9 0x40
4735 #define _RCSTA1_RC9 0x40
4736 #define _RCSTA1_NOT_RC8 0x40
4737 #define _RCSTA1_RC8_9 0x40
4738 #define _RCSTA1_RX91 0x40
4739 #define _RCSTA1_SPEN 0x80
4740 #define _RCSTA1_SPEN1 0x80
4742 //==============================================================================
4745 //==============================================================================
4748 extern __at(0x0FAD) __sfr TXSTA
;
4769 unsigned SENDB1
: 1;
4784 unsigned NOT_TX8
: 1;
4801 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
4811 #define _SENDB1 0x08
4818 #define _NOT_TX8 0x40
4823 //==============================================================================
4826 //==============================================================================
4829 extern __at(0x0FAD) __sfr TXSTA1
;
4850 unsigned SENDB1
: 1;
4865 unsigned NOT_TX8
: 1;
4882 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
4884 #define _TXSTA1_TX9D 0x01
4885 #define _TXSTA1_TXD8 0x01
4886 #define _TXSTA1_TX9D1 0x01
4887 #define _TXSTA1_TRMT 0x02
4888 #define _TXSTA1_TRMT1 0x02
4889 #define _TXSTA1_BRGH 0x04
4890 #define _TXSTA1_BRGH1 0x04
4891 #define _TXSTA1_SENDB 0x08
4892 #define _TXSTA1_SENDB1 0x08
4893 #define _TXSTA1_SYNC 0x10
4894 #define _TXSTA1_SYNC1 0x10
4895 #define _TXSTA1_TXEN 0x20
4896 #define _TXSTA1_TXEN1 0x20
4897 #define _TXSTA1_TX9 0x40
4898 #define _TXSTA1_TX8_9 0x40
4899 #define _TXSTA1_NOT_TX8 0x40
4900 #define _TXSTA1_TX91 0x40
4901 #define _TXSTA1_CSRC 0x80
4902 #define _TXSTA1_CSRC1 0x80
4904 //==============================================================================
4906 extern __at(0x0FAE) __sfr TXREG
;
4907 extern __at(0x0FAE) __sfr TXREG1
;
4908 extern __at(0x0FAF) __sfr RCREG
;
4909 extern __at(0x0FAF) __sfr RCREG1
;
4910 extern __at(0x0FB0) __sfr SPBRG
;
4911 extern __at(0x0FB0) __sfr SPBRG1
;
4913 //==============================================================================
4916 extern __at(0x0FB1) __sfr CCP3CON
;
4922 unsigned CCP3M0
: 1;
4923 unsigned CCP3M1
: 1;
4924 unsigned CCP3M2
: 1;
4925 unsigned CCP3M3
: 1;
4964 extern __at(0x0FB1) volatile __CCP3CONbits_t CCP3CONbits
;
4966 #define _CCP3M0 0x01
4967 #define _CCP3M1 0x02
4968 #define _CCP3M2 0x04
4969 #define _CCP3M3 0x08
4977 //==============================================================================
4980 //==============================================================================
4983 extern __at(0x0FB1) __sfr ECCP3CON
;
4989 unsigned CCP3M0
: 1;
4990 unsigned CCP3M1
: 1;
4991 unsigned CCP3M2
: 1;
4992 unsigned CCP3M3
: 1;
5031 extern __at(0x0FB1) volatile __ECCP3CONbits_t ECCP3CONbits
;
5033 #define _ECCP3CON_CCP3M0 0x01
5034 #define _ECCP3CON_CCP3M1 0x02
5035 #define _ECCP3CON_CCP3M2 0x04
5036 #define _ECCP3CON_CCP3M3 0x08
5037 #define _ECCP3CON_DC3B0 0x10
5038 #define _ECCP3CON_CCP3Y 0x10
5039 #define _ECCP3CON_DC3B1 0x20
5040 #define _ECCP3CON_CCP3X 0x20
5041 #define _ECCP3CON_P3M0 0x40
5042 #define _ECCP3CON_P3M1 0x80
5044 //==============================================================================
5046 extern __at(0x0FB2) __sfr CCPR3
;
5047 extern __at(0x0FB2) __sfr CCPR3L
;
5048 extern __at(0x0FB3) __sfr CCPR3H
;
5050 //==============================================================================
5053 extern __at(0x0FB4) __sfr ECCP3DEL
;
5078 unsigned P3RSEN
: 1;
5094 extern __at(0x0FB4) volatile __ECCP3DELbits_t ECCP3DELbits
;
5096 #define _ECCP3DEL_PDC0 0x01
5097 #define _ECCP3DEL_P3DC0 0x01
5098 #define _ECCP3DEL_PDC1 0x02
5099 #define _ECCP3DEL_P3DC1 0x02
5100 #define _ECCP3DEL_PDC2 0x04
5101 #define _ECCP3DEL_P3DC2 0x04
5102 #define _ECCP3DEL_PDC3 0x08
5103 #define _ECCP3DEL_P3DC3 0x08
5104 #define _ECCP3DEL_PDC4 0x10
5105 #define _ECCP3DEL_P3DC4 0x10
5106 #define _ECCP3DEL_PDC5 0x20
5107 #define _ECCP3DEL_P3DC5 0x20
5108 #define _ECCP3DEL_PDC6 0x40
5109 #define _ECCP3DEL_P3DC6 0x40
5110 #define _ECCP3DEL_PRSEN 0x80
5111 #define _ECCP3DEL_P3RSEN 0x80
5113 //==============================================================================
5116 //==============================================================================
5119 extern __at(0x0FB5) __sfr ECCP3AS
;
5125 unsigned PSSBD0
: 1;
5126 unsigned PSSBD1
: 1;
5127 unsigned PSSAC0
: 1;
5128 unsigned PSSAC1
: 1;
5129 unsigned ECCPAS0
: 1;
5130 unsigned ECCPAS1
: 1;
5131 unsigned ECCPAS2
: 1;
5132 unsigned ECCPASE
: 1;
5137 unsigned PSS3BD0
: 1;
5138 unsigned PSS3BD1
: 1;
5139 unsigned PSS3AC0
: 1;
5140 unsigned PSS3AC1
: 1;
5141 unsigned ECCP3AS0
: 1;
5142 unsigned ECCP3AS1
: 1;
5143 unsigned ECCP3AS2
: 1;
5144 unsigned ECCP3ASE
: 1;
5149 unsigned PSS3BD
: 2;
5169 unsigned PSS3AC
: 2;
5176 unsigned ECCPAS
: 3;
5183 unsigned ECCP3AS
: 3;
5188 extern __at(0x0FB5) volatile __ECCP3ASbits_t ECCP3ASbits
;
5190 #define _ECCP3AS_PSSBD0 0x01
5191 #define _ECCP3AS_PSS3BD0 0x01
5192 #define _ECCP3AS_PSSBD1 0x02
5193 #define _ECCP3AS_PSS3BD1 0x02
5194 #define _ECCP3AS_PSSAC0 0x04
5195 #define _ECCP3AS_PSS3AC0 0x04
5196 #define _ECCP3AS_PSSAC1 0x08
5197 #define _ECCP3AS_PSS3AC1 0x08
5198 #define _ECCP3AS_ECCPAS0 0x10
5199 #define _ECCP3AS_ECCP3AS0 0x10
5200 #define _ECCP3AS_ECCPAS1 0x20
5201 #define _ECCP3AS_ECCP3AS1 0x20
5202 #define _ECCP3AS_ECCPAS2 0x40
5203 #define _ECCP3AS_ECCP3AS2 0x40
5204 #define _ECCP3AS_ECCPASE 0x80
5205 #define _ECCP3AS_ECCP3ASE 0x80
5207 //==============================================================================
5210 //==============================================================================
5213 extern __at(0x0FB6) __sfr CCP2CON
;
5219 unsigned CCP2M0
: 1;
5220 unsigned CCP2M1
: 1;
5221 unsigned CCP2M2
: 1;
5222 unsigned CCP2M3
: 1;
5261 extern __at(0x0FB6) volatile __CCP2CONbits_t CCP2CONbits
;
5263 #define _CCP2M0 0x01
5264 #define _CCP2M1 0x02
5265 #define _CCP2M2 0x04
5266 #define _CCP2M3 0x08
5274 //==============================================================================
5277 //==============================================================================
5280 extern __at(0x0FB6) __sfr ECCP2CON
;
5286 unsigned CCP2M0
: 1;
5287 unsigned CCP2M1
: 1;
5288 unsigned CCP2M2
: 1;
5289 unsigned CCP2M3
: 1;
5328 extern __at(0x0FB6) volatile __ECCP2CONbits_t ECCP2CONbits
;
5330 #define _ECCP2CON_CCP2M0 0x01
5331 #define _ECCP2CON_CCP2M1 0x02
5332 #define _ECCP2CON_CCP2M2 0x04
5333 #define _ECCP2CON_CCP2M3 0x08
5334 #define _ECCP2CON_DC2B0 0x10
5335 #define _ECCP2CON_CCP2Y 0x10
5336 #define _ECCP2CON_DC2B1 0x20
5337 #define _ECCP2CON_CCP2X 0x20
5338 #define _ECCP2CON_P2M0 0x40
5339 #define _ECCP2CON_P2M1 0x80
5341 //==============================================================================
5343 extern __at(0x0FB7) __sfr CCPR2
;
5344 extern __at(0x0FB7) __sfr CCPR2L
;
5345 extern __at(0x0FB8) __sfr CCPR2H
;
5347 //==============================================================================
5350 extern __at(0x0FB9) __sfr ECCP2DEL
;
5375 unsigned P2RSEN
: 1;
5391 extern __at(0x0FB9) volatile __ECCP2DELbits_t ECCP2DELbits
;
5393 #define _ECCP2DEL_PDC0 0x01
5394 #define _ECCP2DEL_P2DC0 0x01
5395 #define _ECCP2DEL_PDC1 0x02
5396 #define _ECCP2DEL_P2DC1 0x02
5397 #define _ECCP2DEL_PDC2 0x04
5398 #define _ECCP2DEL_P2DC2 0x04
5399 #define _ECCP2DEL_PDC3 0x08
5400 #define _ECCP2DEL_P2DC3 0x08
5401 #define _ECCP2DEL_PDC4 0x10
5402 #define _ECCP2DEL_P2DC4 0x10
5403 #define _ECCP2DEL_PDC5 0x20
5404 #define _ECCP2DEL_P2DC5 0x20
5405 #define _ECCP2DEL_PDC6 0x40
5406 #define _ECCP2DEL_P2DC6 0x40
5407 #define _ECCP2DEL_PRSEN 0x80
5408 #define _ECCP2DEL_P2RSEN 0x80
5410 //==============================================================================
5413 //==============================================================================
5416 extern __at(0x0FBA) __sfr ECCP2AS
;
5422 unsigned PSSBD0
: 1;
5423 unsigned PSSBD1
: 1;
5424 unsigned PSSAC0
: 1;
5425 unsigned PSSAC1
: 1;
5426 unsigned ECCPAS0
: 1;
5427 unsigned ECCPAS1
: 1;
5428 unsigned ECCPAS2
: 1;
5429 unsigned ECCPASE
: 1;
5434 unsigned PSS2BD0
: 1;
5435 unsigned PSS2BD1
: 1;
5436 unsigned PSS2AC0
: 1;
5437 unsigned PSS2AC1
: 1;
5438 unsigned ECCP2AS0
: 1;
5439 unsigned ECCP2AS1
: 1;
5440 unsigned ECCP2AS2
: 1;
5441 unsigned ECCP2ASE
: 1;
5452 unsigned PSS2BD
: 2;
5459 unsigned PSS2AC
: 2;
5473 unsigned ECCPAS
: 3;
5480 unsigned ECCP2AS
: 3;
5485 extern __at(0x0FBA) volatile __ECCP2ASbits_t ECCP2ASbits
;
5487 #define _ECCP2AS_PSSBD0 0x01
5488 #define _ECCP2AS_PSS2BD0 0x01
5489 #define _ECCP2AS_PSSBD1 0x02
5490 #define _ECCP2AS_PSS2BD1 0x02
5491 #define _ECCP2AS_PSSAC0 0x04
5492 #define _ECCP2AS_PSS2AC0 0x04
5493 #define _ECCP2AS_PSSAC1 0x08
5494 #define _ECCP2AS_PSS2AC1 0x08
5495 #define _ECCP2AS_ECCPAS0 0x10
5496 #define _ECCP2AS_ECCP2AS0 0x10
5497 #define _ECCP2AS_ECCPAS1 0x20
5498 #define _ECCP2AS_ECCP2AS1 0x20
5499 #define _ECCP2AS_ECCPAS2 0x40
5500 #define _ECCP2AS_ECCP2AS2 0x40
5501 #define _ECCP2AS_ECCPASE 0x80
5502 #define _ECCP2AS_ECCP2ASE 0x80
5504 //==============================================================================
5507 //==============================================================================
5510 extern __at(0x0FBB) __sfr CCP1CON
;
5516 unsigned CCP1M0
: 1;
5517 unsigned CCP1M1
: 1;
5518 unsigned CCP1M2
: 1;
5519 unsigned CCP1M3
: 1;
5558 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
5560 #define _CCP1M0 0x01
5561 #define _CCP1M1 0x02
5562 #define _CCP1M2 0x04
5563 #define _CCP1M3 0x08
5571 //==============================================================================
5574 //==============================================================================
5577 extern __at(0x0FBB) __sfr ECCP1CON
;
5583 unsigned CCP1M0
: 1;
5584 unsigned CCP1M1
: 1;
5585 unsigned CCP1M2
: 1;
5586 unsigned CCP1M3
: 1;
5625 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
5627 #define _ECCP1CON_CCP1M0 0x01
5628 #define _ECCP1CON_CCP1M1 0x02
5629 #define _ECCP1CON_CCP1M2 0x04
5630 #define _ECCP1CON_CCP1M3 0x08
5631 #define _ECCP1CON_DC1B0 0x10
5632 #define _ECCP1CON_CCP1Y 0x10
5633 #define _ECCP1CON_DC1B1 0x20
5634 #define _ECCP1CON_CCP1X 0x20
5635 #define _ECCP1CON_P1M0 0x40
5636 #define _ECCP1CON_P1M1 0x80
5638 //==============================================================================
5640 extern __at(0x0FBC) __sfr CCPR1
;
5641 extern __at(0x0FBC) __sfr CCPR1L
;
5642 extern __at(0x0FBD) __sfr CCPR1H
;
5644 //==============================================================================
5647 extern __at(0x0FBE) __sfr ECCP1DEL
;
5672 unsigned P1RSEN
: 1;
5688 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
5705 #define _P1RSEN 0x80
5707 //==============================================================================
5710 //==============================================================================
5713 extern __at(0x0FBF) __sfr ECCP1AS
;
5719 unsigned PSSBD0
: 1;
5720 unsigned PSSBD1
: 1;
5721 unsigned PSSAC0
: 1;
5722 unsigned PSSAC1
: 1;
5723 unsigned ECCPAS0
: 1;
5724 unsigned ECCPAS1
: 1;
5725 unsigned ECCPAS2
: 1;
5726 unsigned ECCPASE
: 1;
5731 unsigned PSS1BD0
: 1;
5732 unsigned PSS1BD1
: 1;
5733 unsigned PSS1AC0
: 1;
5734 unsigned PSS1AC1
: 1;
5735 unsigned ECCP1AS0
: 1;
5736 unsigned ECCP1AS1
: 1;
5737 unsigned ECCP1AS2
: 1;
5738 unsigned ECCP1ASE
: 1;
5749 unsigned PSS1BD
: 2;
5763 unsigned PSS1AC
: 2;
5770 unsigned ECCPAS
: 3;
5777 unsigned ECCP1AS
: 3;
5782 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
5784 #define _PSSBD0 0x01
5785 #define _PSS1BD0 0x01
5786 #define _PSSBD1 0x02
5787 #define _PSS1BD1 0x02
5788 #define _PSSAC0 0x04
5789 #define _PSS1AC0 0x04
5790 #define _PSSAC1 0x08
5791 #define _PSS1AC1 0x08
5792 #define _ECCPAS0 0x10
5793 #define _ECCP1AS0 0x10
5794 #define _ECCPAS1 0x20
5795 #define _ECCP1AS1 0x20
5796 #define _ECCPAS2 0x40
5797 #define _ECCP1AS2 0x40
5798 #define _ECCPASE 0x80
5799 #define _ECCP1ASE 0x80
5801 //==============================================================================
5804 //==============================================================================
5807 extern __at(0x0FC0) __sfr WDTCON
;
5813 unsigned SWDTEN
: 1;
5819 unsigned LVDSTAT
: 1;
5820 unsigned REGSLP
: 1;
5829 unsigned DEVCFG
: 1;
5836 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
5838 #define _SWDTEN 0x01
5841 #define _DEVCFG 0x10
5842 #define _LVDSTAT 0x40
5843 #define _REGSLP 0x80
5845 //==============================================================================
5848 //==============================================================================
5851 extern __at(0x0FC1) __sfr ADCON1
;
5881 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5892 //==============================================================================
5895 //==============================================================================
5898 extern __at(0x0FC1) __sfr ANCON0
;
5912 extern __at(0x0FC1) volatile __ANCON0bits_t ANCON0bits
;
5921 //==============================================================================
5924 //==============================================================================
5927 extern __at(0x0FC2) __sfr ADCON0
;
5934 unsigned GO_NOT_DONE
: 1;
5958 unsigned GO_DONE
: 1;
5982 unsigned NOT_DONE
: 1;
6005 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6008 #define _GO_NOT_DONE 0x02
6010 #define _GO_DONE 0x02
6012 #define _NOT_DONE 0x02
6020 //==============================================================================
6023 //==============================================================================
6026 extern __at(0x0FC2) __sfr ANCON1
;
6032 unsigned PCFG10
: 1;
6033 unsigned PCFG11
: 1;
6034 unsigned PCFG12
: 1;
6035 unsigned PCFG13
: 1;
6036 unsigned PCFG14
: 1;
6037 unsigned PCFG15
: 1;
6040 extern __at(0x0FC2) volatile __ANCON1bits_t ANCON1bits
;
6042 #define _PCFG10 0x04
6043 #define _PCFG11 0x08
6044 #define _PCFG12 0x10
6045 #define _PCFG13 0x20
6046 #define _PCFG14 0x40
6047 #define _PCFG15 0x80
6049 //==============================================================================
6051 extern __at(0x0FC3) __sfr ADRES
;
6052 extern __at(0x0FC3) __sfr ADRESL
;
6053 extern __at(0x0FC4) __sfr ADRESH
;
6055 //==============================================================================
6058 extern __at(0x0FC5) __sfr SSP1CON2
;
6070 unsigned ACKSTAT
: 1;
6077 unsigned ADMSK1
: 1;
6078 unsigned ADMSK2
: 1;
6079 unsigned ADMSK3
: 1;
6080 unsigned ADMSK4
: 1;
6081 unsigned ADMSK5
: 1;
6087 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6091 #define _ADMSK1 0x02
6093 #define _ADMSK2 0x04
6095 #define _ADMSK3 0x08
6097 #define _ADMSK4 0x10
6099 #define _ADMSK5 0x20
6100 #define _ACKSTAT 0x40
6103 //==============================================================================
6106 //==============================================================================
6109 extern __at(0x0FC5) __sfr SSPCON2
;
6121 unsigned ACKSTAT
: 1;
6128 unsigned ADMSK1
: 1;
6129 unsigned ADMSK2
: 1;
6130 unsigned ADMSK3
: 1;
6131 unsigned ADMSK4
: 1;
6132 unsigned ADMSK5
: 1;
6138 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6140 #define _SSPCON2_SEN 0x01
6141 #define _SSPCON2_RSEN 0x02
6142 #define _SSPCON2_ADMSK1 0x02
6143 #define _SSPCON2_PEN 0x04
6144 #define _SSPCON2_ADMSK2 0x04
6145 #define _SSPCON2_RCEN 0x08
6146 #define _SSPCON2_ADMSK3 0x08
6147 #define _SSPCON2_ACKEN 0x10
6148 #define _SSPCON2_ADMSK4 0x10
6149 #define _SSPCON2_ACKDT 0x20
6150 #define _SSPCON2_ADMSK5 0x20
6151 #define _SSPCON2_ACKSTAT 0x40
6152 #define _SSPCON2_GCEN 0x80
6154 //==============================================================================
6157 //==============================================================================
6160 extern __at(0x0FC6) __sfr SSP1CON1
;
6183 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6194 //==============================================================================
6197 //==============================================================================
6200 extern __at(0x0FC6) __sfr SSPCON1
;
6223 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6225 #define _SSPCON1_SSPM0 0x01
6226 #define _SSPCON1_SSPM1 0x02
6227 #define _SSPCON1_SSPM2 0x04
6228 #define _SSPCON1_SSPM3 0x08
6229 #define _SSPCON1_CKP 0x10
6230 #define _SSPCON1_SSPEN 0x20
6231 #define _SSPCON1_SSPOV 0x40
6232 #define _SSPCON1_WCOL 0x80
6234 //==============================================================================
6237 //==============================================================================
6240 extern __at(0x0FC7) __sfr SSP1STAT
;
6248 unsigned R_NOT_W
: 1;
6251 unsigned D_NOT_A
: 1;
6261 unsigned I2C_START
: 1;
6262 unsigned I2C_STOP
: 1;
6272 unsigned I2C_READ
: 1;
6275 unsigned I2C_DAT
: 1;
6296 unsigned NOT_WRITE
: 1;
6299 unsigned NOT_ADDRESS
: 1;
6308 unsigned READ_WRITE
: 1;
6311 unsigned DATA_ADDRESS
: 1;
6329 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6333 #define _R_NOT_W 0x04
6335 #define _I2C_READ 0x04
6337 #define _NOT_WRITE 0x04
6338 #define _READ_WRITE 0x04
6341 #define _I2C_START 0x08
6343 #define _I2C_STOP 0x10
6344 #define _D_NOT_A 0x20
6346 #define _I2C_DAT 0x20
6348 #define _NOT_ADDRESS 0x20
6349 #define _DATA_ADDRESS 0x20
6354 //==============================================================================
6357 //==============================================================================
6360 extern __at(0x0FC7) __sfr SSPSTAT
;
6368 unsigned R_NOT_W
: 1;
6371 unsigned D_NOT_A
: 1;
6381 unsigned I2C_START
: 1;
6382 unsigned I2C_STOP
: 1;
6392 unsigned I2C_READ
: 1;
6395 unsigned I2C_DAT
: 1;
6416 unsigned NOT_WRITE
: 1;
6419 unsigned NOT_ADDRESS
: 1;
6428 unsigned READ_WRITE
: 1;
6431 unsigned DATA_ADDRESS
: 1;
6449 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6451 #define _SSPSTAT_BF 0x01
6452 #define _SSPSTAT_UA 0x02
6453 #define _SSPSTAT_R_NOT_W 0x04
6454 #define _SSPSTAT_R_W 0x04
6455 #define _SSPSTAT_I2C_READ 0x04
6456 #define _SSPSTAT_NOT_W 0x04
6457 #define _SSPSTAT_NOT_WRITE 0x04
6458 #define _SSPSTAT_READ_WRITE 0x04
6459 #define _SSPSTAT_R 0x04
6460 #define _SSPSTAT_S 0x08
6461 #define _SSPSTAT_I2C_START 0x08
6462 #define _SSPSTAT_P 0x10
6463 #define _SSPSTAT_I2C_STOP 0x10
6464 #define _SSPSTAT_D_NOT_A 0x20
6465 #define _SSPSTAT_D_A 0x20
6466 #define _SSPSTAT_I2C_DAT 0x20
6467 #define _SSPSTAT_NOT_A 0x20
6468 #define _SSPSTAT_NOT_ADDRESS 0x20
6469 #define _SSPSTAT_DATA_ADDRESS 0x20
6470 #define _SSPSTAT_D 0x20
6471 #define _SSPSTAT_CKE 0x40
6472 #define _SSPSTAT_SMP 0x80
6474 //==============================================================================
6476 extern __at(0x0FC8) __sfr SSP1ADD
;
6478 //==============================================================================
6481 extern __at(0x0FC8) __sfr SSP1MSK
;
6495 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6506 //==============================================================================
6508 extern __at(0x0FC8) __sfr SSPADD
;
6509 extern __at(0x0FC9) __sfr SSP1BUF
;
6510 extern __at(0x0FC9) __sfr SSPBUF
;
6512 //==============================================================================
6515 extern __at(0x0FCA) __sfr T2CON
;
6521 unsigned T2CKPS0
: 1;
6522 unsigned T2CKPS1
: 1;
6523 unsigned TMR2ON
: 1;
6524 unsigned T2OUTPS0
: 1;
6525 unsigned T2OUTPS1
: 1;
6526 unsigned T2OUTPS2
: 1;
6527 unsigned T2OUTPS3
: 1;
6533 unsigned T2CKPS
: 2;
6540 unsigned T2OUTPS
: 4;
6545 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6547 #define _T2CKPS0 0x01
6548 #define _T2CKPS1 0x02
6549 #define _TMR2ON 0x04
6550 #define _T2OUTPS0 0x08
6551 #define _T2OUTPS1 0x10
6552 #define _T2OUTPS2 0x20
6553 #define _T2OUTPS3 0x40
6555 //==============================================================================
6558 //==============================================================================
6561 extern __at(0x0FCB) __sfr MEMCON
;
6603 extern __at(0x0FCB) volatile __MEMCONbits_t MEMCONbits
;
6612 //==============================================================================
6614 extern __at(0x0FCB) __sfr PR2
;
6616 //==============================================================================
6619 extern __at(0x0FCC) __sfr PADCFG1
;
6637 unsigned PMPTTL
: 1;
6648 extern __at(0x0FCC) volatile __PADCFG1bits_t PADCFG1bits
;
6651 #define _PMPTTL 0x01
6653 //==============================================================================
6655 extern __at(0x0FCC) __sfr TMR2
;
6657 //==============================================================================
6660 extern __at(0x0FCD) __sfr ODCON3
;
6664 unsigned SPI1OD
: 1;
6665 unsigned SPI2OD
: 1;
6674 extern __at(0x0FCD) volatile __ODCON3bits_t ODCON3bits
;
6676 #define _SPI1OD 0x01
6677 #define _SPI2OD 0x02
6679 //==============================================================================
6682 //==============================================================================
6685 extern __at(0x0FCD) __sfr T1CON
;
6691 unsigned TMR1ON
: 1;
6692 unsigned TMR1CS
: 1;
6693 unsigned NOT_T1SYNC
: 1;
6694 unsigned T1OSCEN
: 1;
6695 unsigned T1CKPS0
: 1;
6696 unsigned T1CKPS1
: 1;
6705 unsigned T1SYNC
: 1;
6717 unsigned T1INSYNC
: 1;
6728 unsigned T1CKPS
: 2;
6733 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6735 #define _TMR1ON 0x01
6736 #define _TMR1CS 0x02
6737 #define _NOT_T1SYNC 0x04
6738 #define _T1SYNC 0x04
6739 #define _T1INSYNC 0x04
6740 #define _T1OSCEN 0x08
6741 #define _T1CKPS0 0x10
6742 #define _T1CKPS1 0x20
6746 //==============================================================================
6749 //==============================================================================
6752 extern __at(0x0FCE) __sfr ODCON2
;
6758 unsigned USART1OD
: 1;
6759 unsigned USART2OD
: 1;
6781 extern __at(0x0FCE) volatile __ODCON2bits_t ODCON2bits
;
6783 #define _USART1OD 0x01
6785 #define _USART2OD 0x02
6788 //==============================================================================
6790 extern __at(0x0FCE) __sfr TMR1
;
6791 extern __at(0x0FCE) __sfr TMR1L
;
6793 //==============================================================================
6796 extern __at(0x0FCF) __sfr ODCON1
;
6800 unsigned ECCP1OD
: 1;
6801 unsigned ECCP2OD
: 1;
6802 unsigned ECCP3OD
: 1;
6803 unsigned CCP4OD
: 1;
6804 unsigned CCP5OD
: 1;
6810 extern __at(0x0FCF) volatile __ODCON1bits_t ODCON1bits
;
6812 #define _ECCP1OD 0x01
6813 #define _ECCP2OD 0x02
6814 #define _ECCP3OD 0x04
6815 #define _CCP4OD 0x08
6816 #define _CCP5OD 0x10
6818 //==============================================================================
6820 extern __at(0x0FCF) __sfr TMR1H
;
6822 //==============================================================================
6825 extern __at(0x0FD0) __sfr RCON
;
6831 unsigned NOT_BOR
: 1;
6832 unsigned NOT_POR
: 1;
6833 unsigned NOT_PD
: 1;
6834 unsigned NOT_TO
: 1;
6835 unsigned NOT_RI
: 1;
6836 unsigned NOT_CM
: 1;
6854 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6856 #define _NOT_BOR 0x01
6858 #define _NOT_POR 0x02
6860 #define _NOT_PD 0x04
6862 #define _NOT_TO 0x08
6864 #define _NOT_RI 0x10
6866 #define _NOT_CM 0x20
6870 //==============================================================================
6873 //==============================================================================
6876 extern __at(0x0FD1) __sfr CM2CON
;
6885 unsigned EVPOL0
: 1;
6886 unsigned EVPOL1
: 1;
6897 unsigned EVPOL02
: 1;
6898 unsigned EVPOL12
: 1;
6906 unsigned C1CH02
: 1;
6907 unsigned C1CH12
: 1;
6923 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
6925 #define _CM2CON_C1CH0 0x01
6926 #define _CM2CON_CCH0 0x01
6927 #define _CM2CON_C1CH02 0x01
6928 #define _CM2CON_C1CH1 0x02
6929 #define _CM2CON_CCH1 0x02
6930 #define _CM2CON_C1CH12 0x02
6931 #define _CM2CON_CREF 0x04
6932 #define _CM2CON_CREF2 0x04
6933 #define _CM2CON_EVPOL0 0x08
6934 #define _CM2CON_EVPOL02 0x08
6935 #define _CM2CON_EVPOL1 0x10
6936 #define _CM2CON_EVPOL12 0x10
6937 #define _CM2CON_CPOL 0x20
6938 #define _CM2CON_CPOL2 0x20
6939 #define _CM2CON_COE 0x40
6940 #define _CM2CON_COE2 0x40
6941 #define _CM2CON_CON 0x80
6942 #define _CM2CON_CON2 0x80
6944 //==============================================================================
6947 //==============================================================================
6950 extern __at(0x0FD1) __sfr CM2CON1
;
6959 unsigned EVPOL0
: 1;
6960 unsigned EVPOL1
: 1;
6971 unsigned EVPOL02
: 1;
6972 unsigned EVPOL12
: 1;
6980 unsigned C1CH02
: 1;
6981 unsigned C1CH12
: 1;
6997 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
6999 #define _CM2CON1_C1CH0 0x01
7000 #define _CM2CON1_CCH0 0x01
7001 #define _CM2CON1_C1CH02 0x01
7002 #define _CM2CON1_C1CH1 0x02
7003 #define _CM2CON1_CCH1 0x02
7004 #define _CM2CON1_C1CH12 0x02
7005 #define _CM2CON1_CREF 0x04
7006 #define _CM2CON1_CREF2 0x04
7007 #define _CM2CON1_EVPOL0 0x08
7008 #define _CM2CON1_EVPOL02 0x08
7009 #define _CM2CON1_EVPOL1 0x10
7010 #define _CM2CON1_EVPOL12 0x10
7011 #define _CM2CON1_CPOL 0x20
7012 #define _CM2CON1_CPOL2 0x20
7013 #define _CM2CON1_COE 0x40
7014 #define _CM2CON1_COE2 0x40
7015 #define _CM2CON1_CON 0x80
7016 #define _CM2CON1_CON2 0x80
7018 //==============================================================================
7021 //==============================================================================
7024 extern __at(0x0FD2) __sfr CM1CON
;
7033 unsigned EVPOL0
: 1;
7034 unsigned EVPOL1
: 1;
7072 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
7079 #define _EVPOL0 0x08
7080 #define _EVPOL1 0x10
7085 //==============================================================================
7088 //==============================================================================
7091 extern __at(0x0FD2) __sfr CM1CON1
;
7100 unsigned EVPOL0
: 1;
7101 unsigned EVPOL1
: 1;
7139 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
7141 #define _CM1CON1_C1CH0 0x01
7142 #define _CM1CON1_CCH0 0x01
7143 #define _CM1CON1_C1CH1 0x02
7144 #define _CM1CON1_CCH1 0x02
7145 #define _CM1CON1_CREF 0x04
7146 #define _CM1CON1_EVPOL0 0x08
7147 #define _CM1CON1_EVPOL1 0x10
7148 #define _CM1CON1_CPOL 0x20
7149 #define _CM1CON1_COE 0x40
7150 #define _CM1CON1_CON 0x80
7152 //==============================================================================
7155 //==============================================================================
7158 extern __at(0x0FD3) __sfr OSCCON
;
7188 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
7198 //==============================================================================
7201 //==============================================================================
7204 extern __at(0x0FD3) __sfr REFOCON
;
7210 unsigned RODIV0
: 1;
7211 unsigned RODIV1
: 1;
7212 unsigned RODIV2
: 1;
7213 unsigned RODIV3
: 1;
7215 unsigned ROSSLP
: 1;
7227 extern __at(0x0FD3) volatile __REFOCONbits_t REFOCONbits
;
7229 #define _RODIV0 0x01
7230 #define _RODIV1 0x02
7231 #define _RODIV2 0x04
7232 #define _RODIV3 0x08
7234 #define _ROSSLP 0x20
7237 //==============================================================================
7240 //==============================================================================
7243 extern __at(0x0FD5) __sfr T0CON
;
7255 unsigned T08BIT
: 1;
7256 unsigned TMR0ON
: 1;
7278 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
7287 #define _T08BIT 0x40
7288 #define _TMR0ON 0x80
7290 //==============================================================================
7292 extern __at(0x0FD6) __sfr TMR0
;
7293 extern __at(0x0FD6) __sfr TMR0L
;
7294 extern __at(0x0FD7) __sfr TMR0H
;
7296 //==============================================================================
7299 extern __at(0x0FD8) __sfr STATUS
;
7313 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
7321 //==============================================================================
7323 extern __at(0x0FD9) __sfr FSR2L
;
7324 extern __at(0x0FDA) __sfr FSR2H
;
7325 extern __at(0x0FDB) __sfr PLUSW2
;
7326 extern __at(0x0FDC) __sfr PREINC2
;
7327 extern __at(0x0FDD) __sfr POSTDEC2
;
7328 extern __at(0x0FDE) __sfr POSTINC2
;
7329 extern __at(0x0FDF) __sfr INDF2
;
7330 extern __at(0x0FE0) __sfr BSR
;
7331 extern __at(0x0FE1) __sfr FSR1L
;
7332 extern __at(0x0FE2) __sfr FSR1H
;
7333 extern __at(0x0FE3) __sfr PLUSW1
;
7334 extern __at(0x0FE4) __sfr PREINC1
;
7335 extern __at(0x0FE5) __sfr POSTDEC1
;
7336 extern __at(0x0FE6) __sfr POSTINC1
;
7337 extern __at(0x0FE7) __sfr INDF1
;
7338 extern __at(0x0FE8) __sfr WREG
;
7339 extern __at(0x0FE9) __sfr FSR0L
;
7340 extern __at(0x0FEA) __sfr FSR0H
;
7341 extern __at(0x0FEB) __sfr PLUSW0
;
7342 extern __at(0x0FEC) __sfr PREINC0
;
7343 extern __at(0x0FED) __sfr POSTDEC0
;
7344 extern __at(0x0FEE) __sfr POSTINC0
;
7345 extern __at(0x0FEF) __sfr INDF0
;
7347 //==============================================================================
7350 extern __at(0x0FF0) __sfr INTCON3
;
7356 unsigned INT1IF
: 1;
7357 unsigned INT2IF
: 1;
7358 unsigned INT3IF
: 1;
7359 unsigned INT1IE
: 1;
7360 unsigned INT2IE
: 1;
7361 unsigned INT3IE
: 1;
7362 unsigned INT1IP
: 1;
7363 unsigned INT2IP
: 1;
7379 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
7381 #define _INT1IF 0x01
7383 #define _INT2IF 0x02
7385 #define _INT3IF 0x04
7387 #define _INT1IE 0x08
7389 #define _INT2IE 0x10
7391 #define _INT3IE 0x20
7393 #define _INT1IP 0x40
7395 #define _INT2IP 0x80
7398 //==============================================================================
7401 //==============================================================================
7404 extern __at(0x0FF1) __sfr INTCON2
;
7411 unsigned INT3IP
: 1;
7412 unsigned TMR0IP
: 1;
7413 unsigned INTEDG3
: 1;
7414 unsigned INTEDG2
: 1;
7415 unsigned INTEDG1
: 1;
7416 unsigned INTEDG0
: 1;
7417 unsigned NOT_RBPU
: 1;
7433 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
7436 #define _INT3IP 0x02
7438 #define _TMR0IP 0x04
7440 #define _INTEDG3 0x08
7441 #define _INTEDG2 0x10
7442 #define _INTEDG1 0x20
7443 #define _INTEDG0 0x40
7444 #define _NOT_RBPU 0x80
7447 //==============================================================================
7450 //==============================================================================
7453 extern __at(0x0FF2) __sfr INTCON
;
7460 unsigned INT0IF
: 1;
7461 unsigned TMR0IF
: 1;
7463 unsigned INT0IE
: 1;
7464 unsigned TMR0IE
: 1;
7465 unsigned PEIE_GIEL
: 1;
7466 unsigned GIE_GIEH
: 1;
7494 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7497 #define _INT0IF 0x02
7499 #define _TMR0IF 0x04
7502 #define _INT0IE 0x10
7504 #define _TMR0IE 0x20
7506 #define _PEIE_GIEL 0x40
7509 #define _GIE_GIEH 0x80
7513 //==============================================================================
7515 extern __at(0x0FF3) __sfr PROD
;
7516 extern __at(0x0FF3) __sfr PRODL
;
7517 extern __at(0x0FF4) __sfr PRODH
;
7518 extern __at(0x0FF5) __sfr TABLAT
;
7519 extern __at(0x0FF6) __sfr TBLPTR
;
7520 extern __at(0x0FF6) __sfr TBLPTRL
;
7521 extern __at(0x0FF7) __sfr TBLPTRH
;
7522 extern __at(0x0FF8) __sfr TBLPTRU
;
7523 extern __at(0x0FF9) __sfr PC
;
7524 extern __at(0x0FF9) __sfr PCL
;
7525 extern __at(0x0FFA) __sfr PCLATH
;
7526 extern __at(0x0FFB) __sfr PCLATU
;
7528 //==============================================================================
7531 extern __at(0x0FFC) __sfr STKPTR
;
7537 unsigned STKPTR0
: 1;
7538 unsigned STKPTR1
: 1;
7539 unsigned STKPTR2
: 1;
7540 unsigned STKPTR3
: 1;
7541 unsigned STKPTR4
: 1;
7543 unsigned STKUNF
: 1;
7544 unsigned STKFUL
: 1;
7556 unsigned STKOVF
: 1;
7561 unsigned STKPTR
: 5;
7572 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7574 #define _STKPTR0 0x01
7576 #define _STKPTR1 0x02
7578 #define _STKPTR2 0x04
7580 #define _STKPTR3 0x08
7582 #define _STKPTR4 0x10
7584 #define _STKUNF 0x40
7585 #define _STKFUL 0x80
7586 #define _STKOVF 0x80
7588 //==============================================================================
7590 extern __at(0x0FFD) __sfr TOS
;
7591 extern __at(0x0FFD) __sfr TOSL
;
7592 extern __at(0x0FFE) __sfr TOSH
;
7593 extern __at(0x0FFF) __sfr TOSU
;
7595 //==============================================================================
7597 // Configuration Addresses
7599 //==============================================================================
7601 #define __CONFIG1L 0x017FF8
7602 #define __CONFIG1H 0x017FF9
7603 #define __CONFIG2L 0x017FFA
7604 #define __CONFIG2H 0x017FFB
7605 #define __CONFIG3L 0x017FFC
7606 #define __CONFIG3H 0x017FFD
7608 //==============================================================================
7610 #endif // #ifndef __PIC18F86J55_H__