2 * This declarations of the PIC18F86K22 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:39 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F86K22_H__
26 #define __PIC18F86K22_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F16) __sfr PMD3
;
54 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F17) __sfr PMD2
;
85 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
96 //==============================================================================
99 //==============================================================================
102 extern __at(0x0F18) __sfr PMD1
;
116 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
127 //==============================================================================
130 //==============================================================================
133 extern __at(0x0F19) __sfr PMD0
;
140 unsigned UART1MD
: 1;
141 unsigned UART2MD
: 1;
147 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
152 #define _UART1MD 0x08
153 #define _UART2MD 0x10
158 //==============================================================================
161 //==============================================================================
164 extern __at(0x0F1A) __sfr PSTR3CON
;
174 unsigned STRSYNC
: 1;
187 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
189 #define _PSTR3CON_STRA 0x01
190 #define _PSTR3CON_STRB 0x02
191 #define _PSTR3CON_STRC 0x04
192 #define _PSTR3CON_STRD 0x08
193 #define _PSTR3CON_STRSYNC 0x10
194 #define _PSTR3CON_CMPL0 0x40
195 #define _PSTR3CON_CMPL1 0x80
197 //==============================================================================
200 //==============================================================================
203 extern __at(0x0F1B) __sfr PSTR2CON
;
213 unsigned STRSYNC
: 1;
226 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
228 #define _PSTR2CON_STRA 0x01
229 #define _PSTR2CON_STRB 0x02
230 #define _PSTR2CON_STRC 0x04
231 #define _PSTR2CON_STRD 0x08
232 #define _PSTR2CON_STRSYNC 0x10
233 #define _PSTR2CON_CMPL0 0x40
234 #define _PSTR2CON_CMPL1 0x80
236 //==============================================================================
238 extern __at(0x0F1C) __sfr TXREG2
;
239 extern __at(0x0F1D) __sfr RCREG2
;
240 extern __at(0x0F1E) __sfr SPBRG2
;
241 extern __at(0x0F1F) __sfr SPBRGH2
;
243 //==============================================================================
246 extern __at(0x0F20) __sfr BAUDCON2
;
260 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
262 #define _BAUDCON2_ABDEN 0x01
263 #define _BAUDCON2_WUE 0x02
264 #define _BAUDCON2_BRG16 0x08
265 #define _BAUDCON2_TXCKP 0x10
266 #define _BAUDCON2_RXDTP 0x20
267 #define _BAUDCON2_RCIDL 0x40
268 #define _BAUDCON2_ABDOVF 0x80
270 //==============================================================================
273 //==============================================================================
276 extern __at(0x0F21) __sfr TXSTA2
;
305 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
307 #define _TXSTA2_TX9D 0x01
308 #define _TXSTA2_TX9D2 0x01
309 #define _TXSTA2_TRMT 0x02
310 #define _TXSTA2_TRMT2 0x02
311 #define _TXSTA2_BRGH 0x04
312 #define _TXSTA2_BRGH2 0x04
313 #define _TXSTA2_SENDB 0x08
314 #define _TXSTA2_SENDB2 0x08
315 #define _TXSTA2_SYNC 0x10
316 #define _TXSTA2_SYNC2 0x10
317 #define _TXSTA2_TXEN 0x20
318 #define _TXSTA2_TXEN2 0x20
319 #define _TXSTA2_TX9 0x40
320 #define _TXSTA2_TX92 0x40
321 #define _TXSTA2_CSRC 0x80
322 #define _TXSTA2_CSRC2 0x80
324 //==============================================================================
327 //==============================================================================
330 extern __at(0x0F22) __sfr RCSTA2
;
359 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
361 #define _RCSTA2_RX9D 0x01
362 #define _RCSTA2_RX9D2 0x01
363 #define _RCSTA2_OERR 0x02
364 #define _RCSTA2_OERR2 0x02
365 #define _RCSTA2_FERR 0x04
366 #define _RCSTA2_FERR2 0x04
367 #define _RCSTA2_ADDEN 0x08
368 #define _RCSTA2_ADDEN2 0x08
369 #define _RCSTA2_CREN 0x10
370 #define _RCSTA2_CREN2 0x10
371 #define _RCSTA2_SREN 0x20
372 #define _RCSTA2_SREN2 0x20
373 #define _RCSTA2_RX9 0x40
374 #define _RCSTA2_RX92 0x40
375 #define _RCSTA2_SPEN 0x80
376 #define _RCSTA2_SPEN2 0x80
378 //==============================================================================
381 //==============================================================================
384 extern __at(0x0F23) __sfr ANCON2
;
388 unsigned ANSEL16
: 1;
389 unsigned ANSEL17
: 1;
390 unsigned ANSEL18
: 1;
391 unsigned ANSEL19
: 1;
392 unsigned ANSEL20
: 1;
393 unsigned ANSEL21
: 1;
394 unsigned ANSEL22
: 1;
395 unsigned ANSEL23
: 1;
398 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
400 #define _ANSEL16 0x01
401 #define _ANSEL17 0x02
402 #define _ANSEL18 0x04
403 #define _ANSEL19 0x08
404 #define _ANSEL20 0x10
405 #define _ANSEL21 0x20
406 #define _ANSEL22 0x40
407 #define _ANSEL23 0x80
409 //==============================================================================
412 //==============================================================================
415 extern __at(0x0F24) __sfr ANCON1
;
421 unsigned ANSEL10
: 1;
422 unsigned ANSEL11
: 1;
423 unsigned ANSEL12
: 1;
424 unsigned ANSEL13
: 1;
425 unsigned ANSEL14
: 1;
426 unsigned ANSEL15
: 1;
429 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
433 #define _ANSEL10 0x04
434 #define _ANSEL11 0x08
435 #define _ANSEL12 0x10
436 #define _ANSEL13 0x20
437 #define _ANSEL14 0x40
438 #define _ANSEL15 0x80
440 //==============================================================================
443 //==============================================================================
446 extern __at(0x0F25) __sfr ANCON0
;
460 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
471 //==============================================================================
474 //==============================================================================
477 extern __at(0x0F26) __sfr MEMCON
;
507 extern __at(0x0F26) volatile __MEMCONbits_t MEMCONbits
;
515 //==============================================================================
518 //==============================================================================
521 extern __at(0x0F27) __sfr ODCON3
;
535 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
541 //==============================================================================
544 //==============================================================================
547 extern __at(0x0F28) __sfr ODCON2
;
558 unsigned CCP10OD
: 1;
561 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
570 #define _CCP10OD 0x80
572 //==============================================================================
575 //==============================================================================
578 extern __at(0x0F29) __sfr ODCON1
;
592 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
599 //==============================================================================
602 //==============================================================================
605 extern __at(0x0F2A) __sfr REFOCON
;
628 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
638 //==============================================================================
641 //==============================================================================
644 extern __at(0x0F2B) __sfr CCPTMRS2
;
650 unsigned C8TSEL0
: 1;
651 unsigned C8TSEL1
: 1;
652 unsigned C9TSEL0
: 1;
654 unsigned C10TSEL0
: 1;
667 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
669 #define _C8TSEL0 0x01
670 #define _C8TSEL1 0x02
671 #define _C9TSEL0 0x04
672 #define _C10TSEL0 0x10
674 //==============================================================================
677 //==============================================================================
680 extern __at(0x0F2C) __sfr CCPTMRS1
;
686 unsigned C4TSEL0
: 1;
687 unsigned C4TSEL1
: 1;
688 unsigned C5TSEL0
: 1;
690 unsigned C6TSEL0
: 1;
692 unsigned C7TSEL0
: 1;
693 unsigned C7TSEL1
: 1;
709 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
711 #define _C4TSEL0 0x01
712 #define _C4TSEL1 0x02
713 #define _C5TSEL0 0x04
714 #define _C6TSEL0 0x10
715 #define _C7TSEL0 0x40
716 #define _C7TSEL1 0x80
718 //==============================================================================
721 //==============================================================================
724 extern __at(0x0F2D) __sfr CCPTMRS0
;
730 unsigned C1TSEL0
: 1;
731 unsigned C1TSEL1
: 1;
732 unsigned C1TSEL2
: 1;
733 unsigned C2TSEL0
: 1;
734 unsigned C2TSEL1
: 1;
735 unsigned C2TSEL2
: 1;
736 unsigned C3TSEL0
: 1;
737 unsigned C3TSEL1
: 1;
760 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
762 #define _C1TSEL0 0x01
763 #define _C1TSEL1 0x02
764 #define _C1TSEL2 0x04
765 #define _C2TSEL0 0x08
766 #define _C2TSEL1 0x10
767 #define _C2TSEL2 0x20
768 #define _C3TSEL0 0x40
769 #define _C3TSEL1 0x80
771 //==============================================================================
774 //==============================================================================
777 extern __at(0x0F2E) __sfr CM3CON
;
807 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
809 #define _CM3CON_CCH0 0x01
810 #define _CM3CON_CCH1 0x02
811 #define _CM3CON_CREF 0x04
812 #define _CM3CON_EVPOL0 0x08
813 #define _CM3CON_EVPOL1 0x10
814 #define _CM3CON_CPOL 0x20
815 #define _CM3CON_COE 0x40
816 #define _CM3CON_CON 0x80
818 //==============================================================================
821 //==============================================================================
824 extern __at(0x0F2E) __sfr CM3CON1
;
854 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
856 #define _CM3CON1_CCH0 0x01
857 #define _CM3CON1_CCH1 0x02
858 #define _CM3CON1_CREF 0x04
859 #define _CM3CON1_EVPOL0 0x08
860 #define _CM3CON1_EVPOL1 0x10
861 #define _CM3CON1_CPOL 0x20
862 #define _CM3CON1_COE 0x40
863 #define _CM3CON1_CON 0x80
865 //==============================================================================
868 //==============================================================================
871 extern __at(0x0F2F) __sfr CM2CON
;
901 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
903 #define _CM2CON_CCH0 0x01
904 #define _CM2CON_CCH1 0x02
905 #define _CM2CON_CREF 0x04
906 #define _CM2CON_EVPOL0 0x08
907 #define _CM2CON_EVPOL1 0x10
908 #define _CM2CON_CPOL 0x20
909 #define _CM2CON_COE 0x40
910 #define _CM2CON_CON 0x80
912 //==============================================================================
915 //==============================================================================
918 extern __at(0x0F2F) __sfr CM2CON1
;
948 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
950 #define _CM2CON1_CCH0 0x01
951 #define _CM2CON1_CCH1 0x02
952 #define _CM2CON1_CREF 0x04
953 #define _CM2CON1_EVPOL0 0x08
954 #define _CM2CON1_EVPOL1 0x10
955 #define _CM2CON1_CPOL 0x20
956 #define _CM2CON1_COE 0x40
957 #define _CM2CON1_CON 0x80
959 //==============================================================================
962 //==============================================================================
965 extern __at(0x0F30) __sfr T12CON
;
971 unsigned T12CKPS0
: 1;
972 unsigned T12CKPS1
: 1;
973 unsigned TMR12ON
: 1;
974 unsigned T12OUTPS0
: 1;
975 unsigned T12OUTPS1
: 1;
976 unsigned T12OUTPS2
: 1;
977 unsigned T12OUTPS3
: 1;
983 unsigned T12CKPS
: 2;
990 unsigned T12OUTPS
: 4;
995 extern __at(0x0F30) volatile __T12CONbits_t T12CONbits
;
997 #define _T12CKPS0 0x01
998 #define _T12CKPS1 0x02
999 #define _TMR12ON 0x04
1000 #define _T12OUTPS0 0x08
1001 #define _T12OUTPS1 0x10
1002 #define _T12OUTPS2 0x20
1003 #define _T12OUTPS3 0x40
1005 //==============================================================================
1007 extern __at(0x0F31) __sfr PR12
;
1008 extern __at(0x0F32) __sfr TMR12
;
1010 //==============================================================================
1013 extern __at(0x0F33) __sfr T10CON
;
1019 unsigned T10CKPS0
: 1;
1020 unsigned T10CKPS1
: 1;
1021 unsigned TMR10ON
: 1;
1022 unsigned T10OUTPS0
: 1;
1023 unsigned T10OUTPS1
: 1;
1024 unsigned T10OUTPS2
: 1;
1025 unsigned T10OUTPS3
: 1;
1031 unsigned T10CKPS
: 2;
1038 unsigned T10OUTPS
: 4;
1043 extern __at(0x0F33) volatile __T10CONbits_t T10CONbits
;
1045 #define _T10CKPS0 0x01
1046 #define _T10CKPS1 0x02
1047 #define _TMR10ON 0x04
1048 #define _T10OUTPS0 0x08
1049 #define _T10OUTPS1 0x10
1050 #define _T10OUTPS2 0x20
1051 #define _T10OUTPS3 0x40
1053 //==============================================================================
1055 extern __at(0x0F34) __sfr PR10
;
1056 extern __at(0x0F35) __sfr TMR10
;
1058 //==============================================================================
1061 extern __at(0x0F36) __sfr T8CON
;
1067 unsigned T8CKPS0
: 1;
1068 unsigned T8CKPS1
: 1;
1069 unsigned TMR8ON
: 1;
1070 unsigned T8OUTPS0
: 1;
1071 unsigned T8OUTPS1
: 1;
1072 unsigned T8OUTPS2
: 1;
1073 unsigned T8OUTPS3
: 1;
1079 unsigned T8CKPS
: 2;
1086 unsigned T8OUTPS
: 4;
1091 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
1093 #define _T8CKPS0 0x01
1094 #define _T8CKPS1 0x02
1095 #define _TMR8ON 0x04
1096 #define _T8OUTPS0 0x08
1097 #define _T8OUTPS1 0x10
1098 #define _T8OUTPS2 0x20
1099 #define _T8OUTPS3 0x40
1101 //==============================================================================
1103 extern __at(0x0F37) __sfr PR8
;
1104 extern __at(0x0F38) __sfr TMR8
;
1106 //==============================================================================
1109 extern __at(0x0F39) __sfr T6CON
;
1115 unsigned T6CKPS0
: 1;
1116 unsigned T6CKPS1
: 1;
1117 unsigned TMR6ON
: 1;
1118 unsigned T6OUTPS0
: 1;
1119 unsigned T6OUTPS1
: 1;
1120 unsigned T6OUTPS2
: 1;
1121 unsigned T6OUTPS3
: 1;
1127 unsigned T6CKPS
: 2;
1134 unsigned T6OUTPS
: 4;
1139 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
1141 #define _T6CKPS0 0x01
1142 #define _T6CKPS1 0x02
1143 #define _TMR6ON 0x04
1144 #define _T6OUTPS0 0x08
1145 #define _T6OUTPS1 0x10
1146 #define _T6OUTPS2 0x20
1147 #define _T6OUTPS3 0x40
1149 //==============================================================================
1151 extern __at(0x0F3A) __sfr PR6
;
1152 extern __at(0x0F3B) __sfr TMR6
;
1154 //==============================================================================
1157 extern __at(0x0F3C) __sfr T7GCON
;
1163 unsigned T7GSS0
: 1;
1164 unsigned T7GSS1
: 1;
1165 unsigned T7GVAL
: 1;
1166 unsigned T7GGO_NOT_T7DONE
: 1;
1167 unsigned T7GSPM
: 1;
1169 unsigned T7GPOL
: 1;
1170 unsigned TMR7GE
: 1;
1190 unsigned NOT_T7DONE
: 1;
1204 extern __at(0x0F3C) volatile __T7GCONbits_t T7GCONbits
;
1206 #define _T7GSS0 0x01
1207 #define _T7GSS1 0x02
1208 #define _T7GVAL 0x04
1209 #define _T7GGO_NOT_T7DONE 0x08
1211 #define _NOT_T7DONE 0x08
1212 #define _T7GSPM 0x10
1214 #define _T7GPOL 0x40
1215 #define _TMR7GE 0x80
1217 //==============================================================================
1220 //==============================================================================
1223 extern __at(0x0F3D) __sfr T7CON
;
1229 unsigned TMR7ON
: 1;
1231 unsigned NOT_T7SYNC
: 1;
1232 unsigned SOSCEN
: 1;
1233 unsigned T7CKPS0
: 1;
1234 unsigned T7CKPS1
: 1;
1235 unsigned TMR7CS0
: 1;
1236 unsigned TMR7CS1
: 1;
1242 unsigned T7CKPS
: 2;
1249 unsigned TMR7CS
: 2;
1253 extern __at(0x0F3D) volatile __T7CONbits_t T7CONbits
;
1255 #define _T7CON_TMR7ON 0x01
1256 #define _T7CON_RD16 0x02
1257 #define _T7CON_NOT_T7SYNC 0x04
1258 #define _T7CON_SOSCEN 0x08
1259 #define _T7CON_T7CKPS0 0x10
1260 #define _T7CON_T7CKPS1 0x20
1261 #define _T7CON_TMR7CS0 0x40
1262 #define _T7CON_TMR7CS1 0x80
1264 //==============================================================================
1266 extern __at(0x0F3E) __sfr TMR7
;
1267 extern __at(0x0F3E) __sfr TMR7L
;
1268 extern __at(0x0F3F) __sfr TMR7H
;
1270 //==============================================================================
1273 extern __at(0x0F40) __sfr CCP10CON
;
1279 unsigned CCP10M0
: 1;
1280 unsigned CCP10M1
: 1;
1281 unsigned CCP10M2
: 1;
1282 unsigned CCP10M3
: 1;
1283 unsigned DC10B0
: 1;
1284 unsigned DC10B1
: 1;
1295 unsigned CCP10Y
: 1;
1296 unsigned CCP10X
: 1;
1303 unsigned CCP10M
: 4;
1315 extern __at(0x0F40) volatile __CCP10CONbits_t CCP10CONbits
;
1317 #define _CCP10M0 0x01
1318 #define _CCP10M1 0x02
1319 #define _CCP10M2 0x04
1320 #define _CCP10M3 0x08
1321 #define _DC10B0 0x10
1322 #define _CCP10Y 0x10
1323 #define _DC10B1 0x20
1324 #define _CCP10X 0x20
1326 //==============================================================================
1328 extern __at(0x0F41) __sfr CCPR10
;
1329 extern __at(0x0F41) __sfr CCPR10L
;
1330 extern __at(0x0F42) __sfr CCPR10H
;
1332 //==============================================================================
1335 extern __at(0x0F43) __sfr CCP9CON
;
1341 unsigned CCP9M0
: 1;
1342 unsigned CCP9M1
: 1;
1343 unsigned CCP9M2
: 1;
1344 unsigned CCP9M3
: 1;
1377 extern __at(0x0F43) volatile __CCP9CONbits_t CCP9CONbits
;
1379 #define _CCP9M0 0x01
1380 #define _CCP9M1 0x02
1381 #define _CCP9M2 0x04
1382 #define _CCP9M3 0x08
1388 //==============================================================================
1390 extern __at(0x0F44) __sfr CCPR9
;
1391 extern __at(0x0F44) __sfr CCPR9L
;
1392 extern __at(0x0F45) __sfr CCPR9H
;
1394 //==============================================================================
1397 extern __at(0x0F46) __sfr CCP8CON
;
1403 unsigned CCP8M0
: 1;
1404 unsigned CCP8M1
: 1;
1405 unsigned CCP8M2
: 1;
1406 unsigned CCP8M3
: 1;
1439 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
1441 #define _CCP8M0 0x01
1442 #define _CCP8M1 0x02
1443 #define _CCP8M2 0x04
1444 #define _CCP8M3 0x08
1450 //==============================================================================
1452 extern __at(0x0F47) __sfr CCPR8
;
1453 extern __at(0x0F47) __sfr CCPR8L
;
1454 extern __at(0x0F48) __sfr CCPR8H
;
1456 //==============================================================================
1459 extern __at(0x0F49) __sfr CCP3CON
;
1465 unsigned CCP3M0
: 1;
1466 unsigned CCP3M1
: 1;
1467 unsigned CCP3M2
: 1;
1468 unsigned CCP3M3
: 1;
1495 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
1497 #define _CCP3M0 0x01
1498 #define _CCP3M1 0x02
1499 #define _CCP3M2 0x04
1500 #define _CCP3M3 0x08
1506 //==============================================================================
1508 extern __at(0x0F4A) __sfr CCPR3
;
1509 extern __at(0x0F4A) __sfr CCPR3L
;
1510 extern __at(0x0F4B) __sfr CCPR3H
;
1512 //==============================================================================
1515 extern __at(0x0F4C) __sfr ECCP3DEL
;
1528 unsigned P3RSEN
: 1;
1538 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
1547 #define _P3RSEN 0x80
1549 //==============================================================================
1552 //==============================================================================
1555 extern __at(0x0F4D) __sfr ECCP3AS
;
1561 unsigned PSS3BD0
: 1;
1562 unsigned PSS3BD1
: 1;
1563 unsigned PSS3AC0
: 1;
1564 unsigned PSS3AC1
: 1;
1565 unsigned ECCP3AS0
: 1;
1566 unsigned ECCP3AS1
: 1;
1567 unsigned ECCP3AS2
: 1;
1568 unsigned ECCP3ASE
: 1;
1573 unsigned PSS3BD
: 2;
1580 unsigned PSS3AC
: 2;
1587 unsigned ECCP3AS
: 3;
1592 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
1594 #define _PSS3BD0 0x01
1595 #define _PSS3BD1 0x02
1596 #define _PSS3AC0 0x04
1597 #define _PSS3AC1 0x08
1598 #define _ECCP3AS0 0x10
1599 #define _ECCP3AS1 0x20
1600 #define _ECCP3AS2 0x40
1601 #define _ECCP3ASE 0x80
1603 //==============================================================================
1606 //==============================================================================
1609 extern __at(0x0F4E) __sfr CCP2CON
;
1615 unsigned CCP2M0
: 1;
1616 unsigned CCP2M1
: 1;
1617 unsigned CCP2M2
: 1;
1618 unsigned CCP2M3
: 1;
1657 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
1659 #define _CCP2M0 0x01
1660 #define _CCP2M1 0x02
1661 #define _CCP2M2 0x04
1662 #define _CCP2M3 0x08
1670 //==============================================================================
1673 //==============================================================================
1676 extern __at(0x0F4E) __sfr ECCP2CON
;
1682 unsigned CCP2M0
: 1;
1683 unsigned CCP2M1
: 1;
1684 unsigned CCP2M2
: 1;
1685 unsigned CCP2M3
: 1;
1724 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
1726 #define _ECCP2CON_CCP2M0 0x01
1727 #define _ECCP2CON_CCP2M1 0x02
1728 #define _ECCP2CON_CCP2M2 0x04
1729 #define _ECCP2CON_CCP2M3 0x08
1730 #define _ECCP2CON_DC2B0 0x10
1731 #define _ECCP2CON_CCP2Y 0x10
1732 #define _ECCP2CON_DC2B1 0x20
1733 #define _ECCP2CON_CCP2X 0x20
1734 #define _ECCP2CON_P2M0 0x40
1735 #define _ECCP2CON_P2M1 0x80
1737 //==============================================================================
1739 extern __at(0x0F4F) __sfr CCPR2
;
1740 extern __at(0x0F4F) __sfr CCPR2L
;
1741 extern __at(0x0F50) __sfr CCPR2H
;
1743 //==============================================================================
1746 extern __at(0x0F51) __sfr ECCP2DEL
;
1759 unsigned P2RSEN
: 1;
1769 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
1778 #define _P2RSEN 0x80
1780 //==============================================================================
1783 //==============================================================================
1786 extern __at(0x0F51) __sfr PWM2CON
;
1799 unsigned P2RSEN
: 1;
1809 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
1811 #define _PWM2CON_P2DC0 0x01
1812 #define _PWM2CON_P2DC1 0x02
1813 #define _PWM2CON_P2DC2 0x04
1814 #define _PWM2CON_P2DC3 0x08
1815 #define _PWM2CON_P2DC4 0x10
1816 #define _PWM2CON_P2DC5 0x20
1817 #define _PWM2CON_P2DC6 0x40
1818 #define _PWM2CON_P2RSEN 0x80
1820 //==============================================================================
1823 //==============================================================================
1826 extern __at(0x0F52) __sfr ECCP2AS
;
1832 unsigned PSS2BD0
: 1;
1833 unsigned PSS2BD1
: 1;
1834 unsigned PSS2AC0
: 1;
1835 unsigned PSS2AC1
: 1;
1836 unsigned ECCP2AS0
: 1;
1837 unsigned ECCP2AS1
: 1;
1838 unsigned ECCP2AS2
: 1;
1839 unsigned ECCP2ASE
: 1;
1844 unsigned PSS2BD
: 2;
1851 unsigned PSS2AC
: 2;
1858 unsigned ECCP2AS
: 3;
1863 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
1865 #define _PSS2BD0 0x01
1866 #define _PSS2BD1 0x02
1867 #define _PSS2AC0 0x04
1868 #define _PSS2AC1 0x08
1869 #define _ECCP2AS0 0x10
1870 #define _ECCP2AS1 0x20
1871 #define _ECCP2AS2 0x40
1872 #define _ECCP2ASE 0x80
1874 //==============================================================================
1877 //==============================================================================
1880 extern __at(0x0F53) __sfr PADCFG1
;
1887 unsigned RTSECSEL0
: 1;
1888 unsigned RTSECSEL1
: 1;
1899 unsigned RTSECSEL
: 2;
1904 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
1906 #define _RTSECSEL0 0x02
1907 #define _RTSECSEL1 0x04
1912 //==============================================================================
1915 //==============================================================================
1918 extern __at(0x0F54) __sfr CM1CON
;
1927 unsigned EVPOL0
: 1;
1928 unsigned EVPOL1
: 1;
1948 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
1953 #define _EVPOL0 0x08
1954 #define _EVPOL1 0x10
1959 //==============================================================================
1962 //==============================================================================
1965 extern __at(0x0F54) __sfr CM1CON1
;
1974 unsigned EVPOL0
: 1;
1975 unsigned EVPOL1
: 1;
1995 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
1997 #define _CM1CON1_CCH0 0x01
1998 #define _CM1CON1_CCH1 0x02
1999 #define _CM1CON1_CREF 0x04
2000 #define _CM1CON1_EVPOL0 0x08
2001 #define _CM1CON1_EVPOL1 0x10
2002 #define _CM1CON1_CPOL 0x20
2003 #define _CM1CON1_COE 0x40
2004 #define _CM1CON1_CON 0x80
2006 //==============================================================================
2009 //==============================================================================
2012 extern __at(0x0F55) __sfr CTMUICON
;
2020 unsigned ITRIM0
: 1;
2021 unsigned ITRIM1
: 1;
2022 unsigned ITRIM2
: 1;
2023 unsigned ITRIM3
: 1;
2024 unsigned ITRIM4
: 1;
2025 unsigned ITRIM5
: 1;
2041 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
2045 #define _ITRIM0 0x04
2046 #define _ITRIM1 0x08
2047 #define _ITRIM2 0x10
2048 #define _ITRIM3 0x20
2049 #define _ITRIM4 0x40
2050 #define _ITRIM5 0x80
2052 //==============================================================================
2055 //==============================================================================
2058 extern __at(0x0F56) __sfr CTMUCONL
;
2064 unsigned EDG1STAT
: 1;
2065 unsigned EDG2STAT
: 1;
2066 unsigned EDG1SEL0
: 1;
2067 unsigned EDG1SEL1
: 1;
2068 unsigned EDG1POL
: 1;
2069 unsigned EDG2SEL0
: 1;
2070 unsigned EDG2SEL1
: 1;
2071 unsigned EDG2POL
: 1;
2077 unsigned EDG1SEL
: 2;
2084 unsigned EDG2SEL
: 2;
2089 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
2091 #define _EDG1STAT 0x01
2092 #define _EDG2STAT 0x02
2093 #define _EDG1SEL0 0x04
2094 #define _EDG1SEL1 0x08
2095 #define _EDG1POL 0x10
2096 #define _EDG2SEL0 0x20
2097 #define _EDG2SEL1 0x40
2098 #define _EDG2POL 0x80
2100 //==============================================================================
2103 //==============================================================================
2106 extern __at(0x0F57) __sfr CTMUCONH
;
2110 unsigned CTTRIG
: 1;
2111 unsigned IDISSEN
: 1;
2112 unsigned EDGSEQEN
: 1;
2115 unsigned CTMUSIDL
: 1;
2117 unsigned CTMUEN
: 1;
2120 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
2122 #define _CTTRIG 0x01
2123 #define _IDISSEN 0x02
2124 #define _EDGSEQEN 0x04
2127 #define _CTMUSIDL 0x20
2128 #define _CTMUEN 0x80
2130 //==============================================================================
2132 extern __at(0x0F58) __sfr ALRMVAL
;
2133 extern __at(0x0F58) __sfr ALRMVALL
;
2134 extern __at(0x0F59) __sfr ALRMVALH
;
2136 //==============================================================================
2139 extern __at(0x0F5A) __sfr ALRMRPT
;
2153 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
2164 //==============================================================================
2167 //==============================================================================
2170 extern __at(0x0F5B) __sfr ALRMCFG
;
2176 unsigned ALRMPTR0
: 1;
2177 unsigned ALRMPTR1
: 1;
2178 unsigned AMASK0
: 1;
2179 unsigned AMASK1
: 1;
2180 unsigned AMASK2
: 1;
2181 unsigned AMASK3
: 1;
2183 unsigned ALRMEN
: 1;
2188 unsigned ALRMPTR
: 2;
2200 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
2202 #define _ALRMPTR0 0x01
2203 #define _ALRMPTR1 0x02
2204 #define _AMASK0 0x04
2205 #define _AMASK1 0x08
2206 #define _AMASK2 0x10
2207 #define _AMASK3 0x20
2209 #define _ALRMEN 0x80
2211 //==============================================================================
2213 extern __at(0x0F5C) __sfr RTCVAL
;
2214 extern __at(0x0F5C) __sfr RTCVALL
;
2215 extern __at(0x0F5D) __sfr RTCVALH
;
2217 //==============================================================================
2220 extern __at(0x0F5E) __sfr RTCCAL
;
2234 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
2245 //==============================================================================
2248 //==============================================================================
2251 extern __at(0x0F5F) __sfr RTCCFG
;
2257 unsigned RTCPTR0
: 1;
2258 unsigned RTCPTR1
: 1;
2260 unsigned HALFSEC
: 1;
2261 unsigned RTCSYNC
: 1;
2262 unsigned RTCWREN
: 1;
2269 unsigned RTCPTR
: 2;
2274 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
2276 #define _RTCPTR0 0x01
2277 #define _RTCPTR1 0x02
2279 #define _HALFSEC 0x08
2280 #define _RTCSYNC 0x10
2281 #define _RTCWREN 0x20
2284 //==============================================================================
2287 //==============================================================================
2290 extern __at(0x0F60) __sfr PIE6
;
2294 unsigned CMP1IE
: 1;
2295 unsigned CMP2IE
: 1;
2296 unsigned CMP3IE
: 1;
2304 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
2306 #define _CMP1IE 0x01
2307 #define _CMP2IE 0x02
2308 #define _CMP3IE 0x04
2311 //==============================================================================
2313 extern __at(0x0F61) __sfr EEDATA
;
2314 extern __at(0x0F62) __sfr EEADR
;
2315 extern __at(0x0F63) __sfr EEADRH
;
2317 //==============================================================================
2320 extern __at(0x0F64) __sfr OSCCON2
;
2324 unsigned MFIOSEL
: 1;
2325 unsigned MFIOFS
: 1;
2327 unsigned SOSCGO
: 1;
2330 unsigned SOSCRUN
: 1;
2334 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
2336 #define _MFIOSEL 0x01
2337 #define _MFIOFS 0x02
2338 #define _SOSCGO 0x08
2339 #define _SOSCRUN 0x40
2341 //==============================================================================
2344 //==============================================================================
2347 extern __at(0x0F65) __sfr BAUDCON
;
2358 unsigned ABDOVF
: 1;
2361 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
2369 #define _ABDOVF 0x80
2371 //==============================================================================
2374 //==============================================================================
2377 extern __at(0x0F65) __sfr BAUDCON1
;
2388 unsigned ABDOVF
: 1;
2391 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
2393 #define _BAUDCON1_ABDEN 0x01
2394 #define _BAUDCON1_WUE 0x02
2395 #define _BAUDCON1_BRG16 0x08
2396 #define _BAUDCON1_TXCKP 0x10
2397 #define _BAUDCON1_RXDTP 0x20
2398 #define _BAUDCON1_RCIDL 0x40
2399 #define _BAUDCON1_ABDOVF 0x80
2401 //==============================================================================
2404 //==============================================================================
2407 extern __at(0x0F65) __sfr BAUDCTL
;
2418 unsigned ABDOVF
: 1;
2421 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
2423 #define _BAUDCTL_ABDEN 0x01
2424 #define _BAUDCTL_WUE 0x02
2425 #define _BAUDCTL_BRG16 0x08
2426 #define _BAUDCTL_TXCKP 0x10
2427 #define _BAUDCTL_RXDTP 0x20
2428 #define _BAUDCTL_RCIDL 0x40
2429 #define _BAUDCTL_ABDOVF 0x80
2431 //==============================================================================
2434 //==============================================================================
2437 extern __at(0x0F66) __sfr SSP2CON2
;
2449 unsigned ACKSTAT
: 1;
2456 unsigned ADMSK1
: 1;
2457 unsigned ADMSK2
: 1;
2458 unsigned ADMSK3
: 1;
2459 unsigned ADMSK4
: 1;
2460 unsigned ADMSK5
: 1;
2466 extern __at(0x0F66) volatile __SSP2CON2bits_t SSP2CON2bits
;
2468 #define _SSP2CON2_SEN 0x01
2469 #define _SSP2CON2_RSEN 0x02
2470 #define _SSP2CON2_ADMSK1 0x02
2471 #define _SSP2CON2_PEN 0x04
2472 #define _SSP2CON2_ADMSK2 0x04
2473 #define _SSP2CON2_RCEN 0x08
2474 #define _SSP2CON2_ADMSK3 0x08
2475 #define _SSP2CON2_ACKEN 0x10
2476 #define _SSP2CON2_ADMSK4 0x10
2477 #define _SSP2CON2_ACKDT 0x20
2478 #define _SSP2CON2_ADMSK5 0x20
2479 #define _SSP2CON2_ACKSTAT 0x40
2480 #define _SSP2CON2_GCEN 0x80
2482 //==============================================================================
2485 //==============================================================================
2488 extern __at(0x0F67) __sfr SSP2CON1
;
2511 extern __at(0x0F67) volatile __SSP2CON1bits_t SSP2CON1bits
;
2513 #define _SSP2CON1_SSPM0 0x01
2514 #define _SSP2CON1_SSPM1 0x02
2515 #define _SSP2CON1_SSPM2 0x04
2516 #define _SSP2CON1_SSPM3 0x08
2517 #define _SSP2CON1_CKP 0x10
2518 #define _SSP2CON1_SSPEN 0x20
2519 #define _SSP2CON1_SSPOV 0x40
2520 #define _SSP2CON1_WCOL 0x80
2522 //==============================================================================
2525 //==============================================================================
2528 extern __at(0x0F68) __sfr SSP2STAT
;
2536 unsigned R_NOT_W
: 1;
2539 unsigned D_NOT_A
: 1;
2549 unsigned I2C_START
: 1;
2550 unsigned I2C_STOP
: 1;
2584 unsigned NOT_WRITE
: 1;
2587 unsigned NOT_ADDRESS
: 1;
2596 unsigned READ_WRITE
: 1;
2599 unsigned DATA_ADDRESS
: 1;
2608 unsigned I2C_READ
: 1;
2611 unsigned I2C_DAT
: 1;
2617 extern __at(0x0F68) volatile __SSP2STATbits_t SSP2STATbits
;
2619 #define _SSP2STAT_BF 0x01
2620 #define _SSP2STAT_UA 0x02
2621 #define _SSP2STAT_R_NOT_W 0x04
2622 #define _SSP2STAT_R 0x04
2623 #define _SSP2STAT_R_W 0x04
2624 #define _SSP2STAT_NOT_W 0x04
2625 #define _SSP2STAT_NOT_WRITE 0x04
2626 #define _SSP2STAT_READ_WRITE 0x04
2627 #define _SSP2STAT_I2C_READ 0x04
2628 #define _SSP2STAT_S 0x08
2629 #define _SSP2STAT_I2C_START 0x08
2630 #define _SSP2STAT_P 0x10
2631 #define _SSP2STAT_I2C_STOP 0x10
2632 #define _SSP2STAT_D_NOT_A 0x20
2633 #define _SSP2STAT_D 0x20
2634 #define _SSP2STAT_D_A 0x20
2635 #define _SSP2STAT_NOT_A 0x20
2636 #define _SSP2STAT_NOT_ADDRESS 0x20
2637 #define _SSP2STAT_DATA_ADDRESS 0x20
2638 #define _SSP2STAT_I2C_DAT 0x20
2639 #define _SSP2STAT_CKE 0x40
2640 #define _SSP2STAT_SMP 0x80
2642 //==============================================================================
2644 extern __at(0x0F69) __sfr SSP2ADD
;
2646 //==============================================================================
2649 extern __at(0x0F69) __sfr SSP2MSK
;
2663 extern __at(0x0F69) volatile __SSP2MSKbits_t SSP2MSKbits
;
2665 #define _SSP2MSK_MSK0 0x01
2666 #define _SSP2MSK_MSK1 0x02
2667 #define _SSP2MSK_MSK2 0x04
2668 #define _SSP2MSK_MSK3 0x08
2669 #define _SSP2MSK_MSK4 0x10
2670 #define _SSP2MSK_MSK5 0x20
2671 #define _SSP2MSK_MSK6 0x40
2672 #define _SSP2MSK_MSK7 0x80
2674 //==============================================================================
2676 extern __at(0x0F6A) __sfr SSP2BUF
;
2678 //==============================================================================
2681 extern __at(0x0F6B) __sfr T4CON
;
2687 unsigned T4CKPS0
: 1;
2688 unsigned T4CKPS1
: 1;
2689 unsigned TMR4ON
: 1;
2690 unsigned T4OUTPS0
: 1;
2691 unsigned T4OUTPS1
: 1;
2692 unsigned T4OUTPS2
: 1;
2693 unsigned T4OUTPS3
: 1;
2699 unsigned T4CKPS
: 2;
2706 unsigned T4OUTPS
: 4;
2711 extern __at(0x0F6B) volatile __T4CONbits_t T4CONbits
;
2713 #define _T4CKPS0 0x01
2714 #define _T4CKPS1 0x02
2715 #define _TMR4ON 0x04
2716 #define _T4OUTPS0 0x08
2717 #define _T4OUTPS1 0x10
2718 #define _T4OUTPS2 0x20
2719 #define _T4OUTPS3 0x40
2721 //==============================================================================
2723 extern __at(0x0F6C) __sfr PR4
;
2724 extern __at(0x0F6D) __sfr TMR4
;
2726 //==============================================================================
2729 extern __at(0x0F6E) __sfr CCP7CON
;
2735 unsigned CCP7M0
: 1;
2736 unsigned CCP7M1
: 1;
2737 unsigned CCP7M2
: 1;
2738 unsigned CCP7M3
: 1;
2771 extern __at(0x0F6E) volatile __CCP7CONbits_t CCP7CONbits
;
2773 #define _CCP7M0 0x01
2774 #define _CCP7M1 0x02
2775 #define _CCP7M2 0x04
2776 #define _CCP7M3 0x08
2782 //==============================================================================
2784 extern __at(0x0F6F) __sfr CCPR7
;
2785 extern __at(0x0F6F) __sfr CCPR7L
;
2786 extern __at(0x0F70) __sfr CCPR7H
;
2788 //==============================================================================
2791 extern __at(0x0F71) __sfr CCP6CON
;
2797 unsigned CCP6M0
: 1;
2798 unsigned CCP6M1
: 1;
2799 unsigned CCP6M2
: 1;
2800 unsigned CCP6M3
: 1;
2833 extern __at(0x0F71) volatile __CCP6CONbits_t CCP6CONbits
;
2835 #define _CCP6M0 0x01
2836 #define _CCP6M1 0x02
2837 #define _CCP6M2 0x04
2838 #define _CCP6M3 0x08
2844 //==============================================================================
2846 extern __at(0x0F72) __sfr CCPR6
;
2847 extern __at(0x0F72) __sfr CCPR6L
;
2848 extern __at(0x0F73) __sfr CCPR6H
;
2850 //==============================================================================
2853 extern __at(0x0F74) __sfr CCP5CON
;
2859 unsigned CCP5M0
: 1;
2860 unsigned CCP5M1
: 1;
2861 unsigned CCP5M2
: 1;
2862 unsigned CCP5M3
: 1;
2895 extern __at(0x0F74) volatile __CCP5CONbits_t CCP5CONbits
;
2897 #define _CCP5M0 0x01
2898 #define _CCP5M1 0x02
2899 #define _CCP5M2 0x04
2900 #define _CCP5M3 0x08
2906 //==============================================================================
2908 extern __at(0x0F75) __sfr CCPR5
;
2909 extern __at(0x0F75) __sfr CCPR5L
;
2910 extern __at(0x0F76) __sfr CCPR5H
;
2912 //==============================================================================
2915 extern __at(0x0F77) __sfr CCP4CON
;
2921 unsigned CCP4M0
: 1;
2922 unsigned CCP4M1
: 1;
2923 unsigned CCP4M2
: 1;
2924 unsigned CCP4M3
: 1;
2957 extern __at(0x0F77) volatile __CCP4CONbits_t CCP4CONbits
;
2959 #define _CCP4M0 0x01
2960 #define _CCP4M1 0x02
2961 #define _CCP4M2 0x04
2962 #define _CCP4M3 0x08
2968 //==============================================================================
2970 extern __at(0x0F78) __sfr CCPR4
;
2971 extern __at(0x0F78) __sfr CCPR4L
;
2972 extern __at(0x0F79) __sfr CCPR4H
;
2974 //==============================================================================
2977 extern __at(0x0F7A) __sfr T5GCON
;
2983 unsigned T5GSS0
: 1;
2984 unsigned T5GSS1
: 1;
2985 unsigned T5GVAL
: 1;
2986 unsigned T5GGO_NOT_T5DONE
: 1;
2987 unsigned T5GSPM
: 1;
2989 unsigned T5GPOL
: 1;
2990 unsigned TMR5GE
: 1;
3010 unsigned NOT_T5DONE
: 1;
3024 extern __at(0x0F7A) volatile __T5GCONbits_t T5GCONbits
;
3026 #define _T5GSS0 0x01
3027 #define _T5GSS1 0x02
3028 #define _T5GVAL 0x04
3029 #define _T5GGO_NOT_T5DONE 0x08
3031 #define _NOT_T5DONE 0x08
3032 #define _T5GSPM 0x10
3034 #define _T5GPOL 0x40
3035 #define _TMR5GE 0x80
3037 //==============================================================================
3040 //==============================================================================
3043 extern __at(0x0F7B) __sfr T5CON
;
3049 unsigned TMR5ON
: 1;
3051 unsigned NOT_T5SYNC
: 1;
3052 unsigned SOSCEN
: 1;
3053 unsigned T5CKPS0
: 1;
3054 unsigned T5CKPS1
: 1;
3055 unsigned TMR5CS0
: 1;
3056 unsigned TMR5CS1
: 1;
3062 unsigned T5CKPS
: 2;
3069 unsigned TMR5CS
: 2;
3073 extern __at(0x0F7B) volatile __T5CONbits_t T5CONbits
;
3075 #define _T5CON_TMR5ON 0x01
3076 #define _T5CON_RD16 0x02
3077 #define _T5CON_NOT_T5SYNC 0x04
3078 #define _T5CON_SOSCEN 0x08
3079 #define _T5CON_T5CKPS0 0x10
3080 #define _T5CON_T5CKPS1 0x20
3081 #define _T5CON_TMR5CS0 0x40
3082 #define _T5CON_TMR5CS1 0x80
3084 //==============================================================================
3086 extern __at(0x0F7C) __sfr TMR5
;
3087 extern __at(0x0F7C) __sfr TMR5L
;
3088 extern __at(0x0F7D) __sfr TMR5H
;
3089 extern __at(0x0F7E) __sfr EECON2
;
3091 //==============================================================================
3094 extern __at(0x0F7F) __sfr EECON1
;
3108 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
3118 //==============================================================================
3121 //==============================================================================
3124 extern __at(0x0F80) __sfr PORTA
;
3156 unsigned VREF_MINUS
: 1;
3157 unsigned VREF_PLUS
: 1;
3183 unsigned HLVDIN
: 1;
3189 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
3198 #define _VREF_MINUS 0x04
3201 #define _VREF_PLUS 0x08
3208 #define _HLVDIN 0x20
3216 //==============================================================================
3219 //==============================================================================
3222 extern __at(0x0F81) __sfr PORTB
;
3267 unsigned CCP2_P2A
: 1;
3299 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
3312 #define _CCP2_P2A 0x08
3327 //==============================================================================
3330 //==============================================================================
3333 extern __at(0x0F82) __sfr PORTC
;
3386 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
3413 //==============================================================================
3416 //==============================================================================
3419 extern __at(0x0F83) __sfr PORTD
;
3468 unsigned NOT_SS2
: 1;
3484 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
3518 #define _NOT_SS2 0x80
3520 //==============================================================================
3523 //==============================================================================
3526 extern __at(0x0F84) __sfr PORTE
;
3568 unsigned NOT_RD
: 1;
3569 unsigned NOT_WR
: 1;
3582 unsigned NOT_CS
: 1;
3591 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
3593 #define _PORTE_RE0 0x01
3594 #define _PORTE_AD8 0x01
3595 #define _PORTE_P2D 0x01
3596 #define _PORTE_NOT_RD 0x01
3597 #define _PORTE_RE1 0x02
3598 #define _PORTE_AD9 0x02
3599 #define _PORTE_P2C 0x02
3600 #define _PORTE_NOT_WR 0x02
3601 #define _PORTE_RE2 0x04
3602 #define _PORTE_AD10 0x04
3603 #define _PORTE_P2B 0x04
3604 #define _PORTE_CCP10 0x04
3605 #define _PORTE_NOT_CS 0x04
3606 #define _PORTE_RE3 0x08
3607 #define _PORTE_AD11 0x08
3608 #define _PORTE_P3C 0x08
3609 #define _PORTE_CCP9 0x08
3610 #define _PORTE_REFO 0x08
3611 #define _PORTE_RE4 0x10
3612 #define _PORTE_AD12 0x10
3613 #define _PORTE_P3B 0x10
3614 #define _PORTE_CCP8 0x10
3615 #define _PORTE_RE5 0x20
3616 #define _PORTE_AD13 0x20
3617 #define _PORTE_P1C 0x20
3618 #define _PORTE_CCP7 0x20
3619 #define _PORTE_RE6 0x40
3620 #define _PORTE_AD14 0x40
3621 #define _PORTE_P1B 0x40
3622 #define _PORTE_CCP6 0x40
3623 #define _PORTE_RE7 0x80
3624 #define _PORTE_AD15 0x80
3625 #define _PORTE_P2A 0x80
3626 #define _PORTE_CCP2 0x80
3628 //==============================================================================
3631 //==============================================================================
3634 extern __at(0x0F85) __sfr PORTF
;
3687 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
3714 //==============================================================================
3717 //==============================================================================
3720 extern __at(0x0F86) __sfr PORTG
;
3827 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
3857 //==============================================================================
3860 //==============================================================================
3863 extern __at(0x0F87) __sfr PORTH
;
3928 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
3930 #define _PORTH_RH0 0x01
3931 #define _PORTH_AN23 0x01
3932 #define _PORTH_A16 0x01
3933 #define _PORTH_RH1 0x02
3934 #define _PORTH_AN22 0x02
3935 #define _PORTH_A17 0x02
3936 #define _PORTH_RH2 0x04
3937 #define _PORTH_AN21 0x04
3938 #define _PORTH_A18 0x04
3939 #define _PORTH_RH3 0x08
3940 #define _PORTH_AN20 0x08
3941 #define _PORTH_A19 0x08
3942 #define _PORTH_RH4 0x10
3943 #define _PORTH_AN12 0x10
3944 #define _PORTH_CCP9 0x10
3945 #define _PORTH_PC3 0x10
3946 #define _PORTH_C2INC 0x10
3947 #define _PORTH_RH5 0x20
3948 #define _PORTH_AN13 0x20
3949 #define _PORTH_CCP8 0x20
3950 #define _PORTH_PB3 0x20
3951 #define _PORTH_C2IND 0x20
3952 #define _PORTH_RH6 0x40
3953 #define _PORTH_AN14 0x40
3954 #define _PORTH_CCP7 0x40
3955 #define _PORTH_PC1 0x40
3956 #define _PORTH_C1INC 0x40
3957 #define _PORTH_RH7 0x80
3958 #define _PORTH_AN15 0x80
3959 #define _PORTH_CCP6 0x80
3960 #define _PORTH_PB1 0x80
3962 //==============================================================================
3965 //==============================================================================
3968 extern __at(0x0F88) __sfr PORTJ
;
3997 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
4016 //==============================================================================
4019 //==============================================================================
4022 extern __at(0x0F89) __sfr LATA
;
4036 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
4047 //==============================================================================
4050 //==============================================================================
4053 extern __at(0x0F8A) __sfr LATB
;
4067 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
4078 //==============================================================================
4081 //==============================================================================
4084 extern __at(0x0F8B) __sfr LATC
;
4098 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
4109 //==============================================================================
4112 //==============================================================================
4115 extern __at(0x0F8C) __sfr LATD
;
4129 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
4140 //==============================================================================
4143 //==============================================================================
4146 extern __at(0x0F8D) __sfr LATE
;
4160 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
4171 //==============================================================================
4174 //==============================================================================
4177 extern __at(0x0F8E) __sfr LATF
;
4191 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
4201 //==============================================================================
4204 //==============================================================================
4207 extern __at(0x0F8F) __sfr LATG
;
4230 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
4238 //==============================================================================
4241 //==============================================================================
4244 extern __at(0x0F90) __sfr LATH
;
4258 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
4269 //==============================================================================
4272 //==============================================================================
4275 extern __at(0x0F91) __sfr LATJ
;
4289 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
4300 //==============================================================================
4303 //==============================================================================
4306 extern __at(0x0F92) __sfr TRISA
;
4310 unsigned TRISA0
: 1;
4311 unsigned TRISA1
: 1;
4312 unsigned TRISA2
: 1;
4313 unsigned TRISA3
: 1;
4314 unsigned TRISA4
: 1;
4315 unsigned TRISA5
: 1;
4316 unsigned TRISA6
: 1;
4317 unsigned TRISA7
: 1;
4320 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
4322 #define _TRISA0 0x01
4323 #define _TRISA1 0x02
4324 #define _TRISA2 0x04
4325 #define _TRISA3 0x08
4326 #define _TRISA4 0x10
4327 #define _TRISA5 0x20
4328 #define _TRISA6 0x40
4329 #define _TRISA7 0x80
4331 //==============================================================================
4334 //==============================================================================
4337 extern __at(0x0F93) __sfr TRISB
;
4341 unsigned TRISB0
: 1;
4342 unsigned TRISB1
: 1;
4343 unsigned TRISB2
: 1;
4344 unsigned TRISB3
: 1;
4345 unsigned TRISB4
: 1;
4346 unsigned TRISB5
: 1;
4347 unsigned TRISB6
: 1;
4348 unsigned TRISB7
: 1;
4351 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4353 #define _TRISB0 0x01
4354 #define _TRISB1 0x02
4355 #define _TRISB2 0x04
4356 #define _TRISB3 0x08
4357 #define _TRISB4 0x10
4358 #define _TRISB5 0x20
4359 #define _TRISB6 0x40
4360 #define _TRISB7 0x80
4362 //==============================================================================
4365 //==============================================================================
4368 extern __at(0x0F94) __sfr TRISC
;
4372 unsigned TRISC0
: 1;
4373 unsigned TRISC1
: 1;
4374 unsigned TRISC2
: 1;
4375 unsigned TRISC3
: 1;
4376 unsigned TRISC4
: 1;
4377 unsigned TRISC5
: 1;
4378 unsigned TRISC6
: 1;
4379 unsigned TRISC7
: 1;
4382 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4384 #define _TRISC0 0x01
4385 #define _TRISC1 0x02
4386 #define _TRISC2 0x04
4387 #define _TRISC3 0x08
4388 #define _TRISC4 0x10
4389 #define _TRISC5 0x20
4390 #define _TRISC6 0x40
4391 #define _TRISC7 0x80
4393 //==============================================================================
4396 //==============================================================================
4399 extern __at(0x0F95) __sfr TRISD
;
4403 unsigned TRISD0
: 1;
4404 unsigned TRISD1
: 1;
4405 unsigned TRISD2
: 1;
4406 unsigned TRISD3
: 1;
4407 unsigned TRISD4
: 1;
4408 unsigned TRISD5
: 1;
4409 unsigned TRISD6
: 1;
4410 unsigned TRISD7
: 1;
4413 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
4415 #define _TRISD0 0x01
4416 #define _TRISD1 0x02
4417 #define _TRISD2 0x04
4418 #define _TRISD3 0x08
4419 #define _TRISD4 0x10
4420 #define _TRISD5 0x20
4421 #define _TRISD6 0x40
4422 #define _TRISD7 0x80
4424 //==============================================================================
4427 //==============================================================================
4430 extern __at(0x0F96) __sfr TRISE
;
4434 unsigned TRISE0
: 1;
4435 unsigned TRISE1
: 1;
4436 unsigned TRISE2
: 1;
4437 unsigned TRISE3
: 1;
4438 unsigned TRISE4
: 1;
4439 unsigned TRISE5
: 1;
4440 unsigned TRISE6
: 1;
4441 unsigned TRISE7
: 1;
4444 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
4446 #define _TRISE0 0x01
4447 #define _TRISE1 0x02
4448 #define _TRISE2 0x04
4449 #define _TRISE3 0x08
4450 #define _TRISE4 0x10
4451 #define _TRISE5 0x20
4452 #define _TRISE6 0x40
4453 #define _TRISE7 0x80
4455 //==============================================================================
4458 //==============================================================================
4461 extern __at(0x0F97) __sfr TRISF
;
4466 unsigned TRISF1
: 1;
4467 unsigned TRISF2
: 1;
4468 unsigned TRISF3
: 1;
4469 unsigned TRISF4
: 1;
4470 unsigned TRISF5
: 1;
4471 unsigned TRISF6
: 1;
4472 unsigned TRISF7
: 1;
4475 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
4477 #define _TRISF1 0x02
4478 #define _TRISF2 0x04
4479 #define _TRISF3 0x08
4480 #define _TRISF4 0x10
4481 #define _TRISF5 0x20
4482 #define _TRISF6 0x40
4483 #define _TRISF7 0x80
4485 //==============================================================================
4488 //==============================================================================
4491 extern __at(0x0F98) __sfr TRISG
;
4497 unsigned TRISG0
: 1;
4498 unsigned TRISG1
: 1;
4499 unsigned TRISG2
: 1;
4500 unsigned TRISG3
: 1;
4501 unsigned TRISG4
: 1;
4514 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
4516 #define _TRISG0 0x01
4517 #define _TRISG1 0x02
4518 #define _TRISG2 0x04
4519 #define _TRISG3 0x08
4520 #define _TRISG4 0x10
4522 //==============================================================================
4525 //==============================================================================
4528 extern __at(0x0F99) __sfr TRISH
;
4532 unsigned TRISH0
: 1;
4533 unsigned TRISH1
: 1;
4534 unsigned TRISH2
: 1;
4535 unsigned TRISH3
: 1;
4536 unsigned TRISH4
: 1;
4537 unsigned TRISH5
: 1;
4538 unsigned TRISH6
: 1;
4539 unsigned TRISH7
: 1;
4542 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
4544 #define _TRISH0 0x01
4545 #define _TRISH1 0x02
4546 #define _TRISH2 0x04
4547 #define _TRISH3 0x08
4548 #define _TRISH4 0x10
4549 #define _TRISH5 0x20
4550 #define _TRISH6 0x40
4551 #define _TRISH7 0x80
4553 //==============================================================================
4556 //==============================================================================
4559 extern __at(0x0F9A) __sfr TRISJ
;
4563 unsigned TRISJ0
: 1;
4564 unsigned TRISJ1
: 1;
4565 unsigned TRISJ2
: 1;
4566 unsigned TRISJ3
: 1;
4567 unsigned TRISJ4
: 1;
4568 unsigned TRISJ5
: 1;
4569 unsigned TRISJ6
: 1;
4570 unsigned TRISJ7
: 1;
4573 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
4575 #define _TRISJ0 0x01
4576 #define _TRISJ1 0x02
4577 #define _TRISJ2 0x04
4578 #define _TRISJ3 0x08
4579 #define _TRISJ4 0x10
4580 #define _TRISJ5 0x20
4581 #define _TRISJ6 0x40
4582 #define _TRISJ7 0x80
4584 //==============================================================================
4587 //==============================================================================
4590 extern __at(0x0F9B) __sfr OSCTUNE
;
4603 unsigned INTSRC
: 1;
4613 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
4622 #define _INTSRC 0x80
4624 //==============================================================================
4627 //==============================================================================
4630 extern __at(0x0F9C) __sfr PSTR1CON
;
4640 unsigned STRSYNC
: 1;
4653 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
4659 #define _STRSYNC 0x10
4663 //==============================================================================
4666 //==============================================================================
4669 extern __at(0x0F9D) __sfr PIE1
;
4675 unsigned TMR1IE
: 1;
4676 unsigned TMR2IE
: 1;
4677 unsigned TMR1GIE
: 1;
4678 unsigned SSP1IE
: 1;
4698 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4700 #define _TMR1IE 0x01
4701 #define _TMR2IE 0x02
4702 #define _TMR1GIE 0x04
4703 #define _SSP1IE 0x08
4712 //==============================================================================
4715 //==============================================================================
4718 extern __at(0x0F9E) __sfr PIR1
;
4724 unsigned TMR1IF
: 1;
4725 unsigned TMR2IF
: 1;
4726 unsigned TMR1GIF
: 1;
4727 unsigned SSP1IF
: 1;
4747 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4749 #define _TMR1IF 0x01
4750 #define _TMR2IF 0x02
4751 #define _TMR1GIF 0x04
4752 #define _SSP1IF 0x08
4761 //==============================================================================
4764 //==============================================================================
4767 extern __at(0x0F9F) __sfr IPR1
;
4773 unsigned TMR1IP
: 1;
4774 unsigned TMR2IP
: 1;
4775 unsigned TMR1GIP
: 1;
4776 unsigned SSP1IP
: 1;
4796 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4798 #define _TMR1IP 0x01
4799 #define _TMR2IP 0x02
4800 #define _TMR1GIP 0x04
4801 #define _SSP1IP 0x08
4810 //==============================================================================
4813 //==============================================================================
4816 extern __at(0x0FA0) __sfr PIE2
;
4822 unsigned TMR3GIE
: 1;
4823 unsigned TMR3IE
: 1;
4824 unsigned HLVDIE
: 1;
4825 unsigned BCL1IE
: 1;
4826 unsigned BCL2IE
: 1;
4827 unsigned SSP2IE
: 1;
4829 unsigned OSCFIE
: 1;
4845 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4847 #define _TMR3GIE 0x01
4848 #define _TMR3IE 0x02
4849 #define _HLVDIE 0x04
4851 #define _BCL1IE 0x08
4853 #define _BCL2IE 0x10
4854 #define _SSP2IE 0x20
4855 #define _OSCFIE 0x80
4857 //==============================================================================
4860 //==============================================================================
4863 extern __at(0x0FA1) __sfr PIR2
;
4869 unsigned TMR3GIF
: 1;
4870 unsigned TMR3IF
: 1;
4871 unsigned HLVDIF
: 1;
4872 unsigned BCL1IF
: 1;
4873 unsigned BCL2IF
: 1;
4874 unsigned SSP2IF
: 1;
4876 unsigned OSCFIF
: 1;
4892 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4894 #define _TMR3GIF 0x01
4895 #define _TMR3IF 0x02
4896 #define _HLVDIF 0x04
4898 #define _BCL1IF 0x08
4900 #define _BCL2IF 0x10
4901 #define _SSP2IF 0x20
4902 #define _OSCFIF 0x80
4904 //==============================================================================
4907 //==============================================================================
4910 extern __at(0x0FA2) __sfr IPR2
;
4916 unsigned TMR3GIP
: 1;
4917 unsigned TMR3IP
: 1;
4918 unsigned HLVDIP
: 1;
4919 unsigned BCL1IP
: 1;
4920 unsigned BCL2IP
: 1;
4921 unsigned SSP2IP
: 1;
4923 unsigned OSCFIP
: 1;
4939 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4941 #define _TMR3GIP 0x01
4942 #define _TMR3IP 0x02
4943 #define _HLVDIP 0x04
4945 #define _BCL1IP 0x08
4947 #define _BCL2IP 0x10
4948 #define _SSP2IP 0x20
4949 #define _OSCFIP 0x80
4951 //==============================================================================
4954 //==============================================================================
4957 extern __at(0x0FA3) __sfr PIE3
;
4961 unsigned RTCCIE
: 1;
4962 unsigned CCP1IE
: 1;
4963 unsigned CCP2IE
: 1;
4964 unsigned CTMUIE
: 1;
4968 unsigned TMR5GIE
: 1;
4971 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
4973 #define _RTCCIE 0x01
4974 #define _CCP1IE 0x02
4975 #define _CCP2IE 0x04
4976 #define _CTMUIE 0x08
4979 #define _TMR5GIE 0x80
4981 //==============================================================================
4984 //==============================================================================
4987 extern __at(0x0FA4) __sfr PIR3
;
4991 unsigned RTCCIF
: 1;
4992 unsigned CCP1IF
: 1;
4993 unsigned CCP2IF
: 1;
4994 unsigned CTMUIF
: 1;
4998 unsigned TMR5GIF
: 1;
5001 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
5003 #define _RTCCIF 0x01
5004 #define _CCP1IF 0x02
5005 #define _CCP2IF 0x04
5006 #define _CTMUIF 0x08
5009 #define _TMR5GIF 0x80
5011 //==============================================================================
5014 //==============================================================================
5017 extern __at(0x0FA5) __sfr IPR3
;
5021 unsigned RTCCIP
: 1;
5022 unsigned CCP1IP
: 1;
5023 unsigned CCP2IP
: 1;
5024 unsigned CTMUIP
: 1;
5028 unsigned TMR5GIP
: 1;
5031 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
5033 #define _RTCCIP 0x01
5034 #define _CCP1IP 0x02
5035 #define _CCP2IP 0x04
5036 #define _CTMUIP 0x08
5039 #define _TMR5GIP 0x80
5041 //==============================================================================
5044 //==============================================================================
5047 extern __at(0x0FA6) __sfr PIR6
;
5051 unsigned CMP1IF
: 1;
5052 unsigned CMP2IF
: 1;
5053 unsigned CMP3IF
: 1;
5061 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
5063 #define _CMP1IF 0x01
5064 #define _CMP2IF 0x02
5065 #define _CMP3IF 0x04
5068 //==============================================================================
5071 //==============================================================================
5074 extern __at(0x0FA7) __sfr PSPCON
;
5082 unsigned PSPMODE
: 1;
5088 extern __at(0x0FA7) volatile __PSPCONbits_t PSPCONbits
;
5090 #define _PSPMODE 0x10
5095 //==============================================================================
5098 //==============================================================================
5101 extern __at(0x0FA8) __sfr HLVDCON
;
5107 unsigned HLVDL0
: 1;
5108 unsigned HLVDL1
: 1;
5109 unsigned HLVDL2
: 1;
5110 unsigned HLVDL3
: 1;
5111 unsigned HLVDEN
: 1;
5114 unsigned VDIRMAG
: 1;
5124 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
5126 #define _HLVDL0 0x01
5127 #define _HLVDL1 0x02
5128 #define _HLVDL2 0x04
5129 #define _HLVDL3 0x08
5130 #define _HLVDEN 0x10
5133 #define _VDIRMAG 0x80
5135 //==============================================================================
5138 //==============================================================================
5141 extern __at(0x0FA9) __sfr IPR6
;
5145 unsigned CMP1IP
: 1;
5146 unsigned CMP2IP
: 1;
5147 unsigned CMP3IP
: 1;
5155 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
5157 #define _CMP1IP 0x01
5158 #define _CMP2IP 0x02
5159 #define _CMP3IP 0x04
5162 //==============================================================================
5165 //==============================================================================
5168 extern __at(0x0FAA) __sfr T1GCON
;
5174 unsigned T1GSS0
: 1;
5175 unsigned T1GSS1
: 1;
5176 unsigned T1GVAL
: 1;
5177 unsigned T1GGO_NOT_T1DONE
: 1;
5178 unsigned T1GSPM
: 1;
5180 unsigned T1GPOL
: 1;
5181 unsigned TMR1GE
: 1;
5201 unsigned NOT_T1DONE
: 1;
5215 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
5217 #define _T1GSS0 0x01
5218 #define _T1GSS1 0x02
5219 #define _T1GVAL 0x04
5220 #define _T1GGO_NOT_T1DONE 0x08
5222 #define _NOT_T1DONE 0x08
5223 #define _T1GSPM 0x10
5225 #define _T1GPOL 0x40
5226 #define _TMR1GE 0x80
5228 //==============================================================================
5231 //==============================================================================
5234 extern __at(0x0FAB) __sfr RCSTA
;
5267 unsigned ADDEN1
: 1;
5270 unsigned NOT_RC8
: 1;
5299 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
5310 #define _ADDEN1 0x08
5317 #define _NOT_RC8 0x40
5323 //==============================================================================
5326 //==============================================================================
5329 extern __at(0x0FAB) __sfr RCSTA1
;
5362 unsigned ADDEN1
: 1;
5365 unsigned NOT_RC8
: 1;
5394 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
5396 #define _RCSTA1_RX9D 0x01
5397 #define _RCSTA1_RCD8 0x01
5398 #define _RCSTA1_RX9D1 0x01
5399 #define _RCSTA1_OERR 0x02
5400 #define _RCSTA1_OERR1 0x02
5401 #define _RCSTA1_FERR 0x04
5402 #define _RCSTA1_FERR1 0x04
5403 #define _RCSTA1_ADDEN 0x08
5404 #define _RCSTA1_ADEN 0x08
5405 #define _RCSTA1_ADDEN1 0x08
5406 #define _RCSTA1_CREN 0x10
5407 #define _RCSTA1_CREN1 0x10
5408 #define _RCSTA1_SREN 0x20
5409 #define _RCSTA1_SREN1 0x20
5410 #define _RCSTA1_RX9 0x40
5411 #define _RCSTA1_RC9 0x40
5412 #define _RCSTA1_NOT_RC8 0x40
5413 #define _RCSTA1_RC8_9 0x40
5414 #define _RCSTA1_RX91 0x40
5415 #define _RCSTA1_SPEN 0x80
5416 #define _RCSTA1_SPEN1 0x80
5418 //==============================================================================
5421 //==============================================================================
5424 extern __at(0x0FAC) __sfr TXSTA
;
5445 unsigned SENDB1
: 1;
5460 unsigned NOT_TX8
: 1;
5477 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
5487 #define _SENDB1 0x08
5494 #define _NOT_TX8 0x40
5499 //==============================================================================
5502 //==============================================================================
5505 extern __at(0x0FAC) __sfr TXSTA1
;
5526 unsigned SENDB1
: 1;
5541 unsigned NOT_TX8
: 1;
5558 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
5560 #define _TXSTA1_TX9D 0x01
5561 #define _TXSTA1_TXD8 0x01
5562 #define _TXSTA1_TX9D1 0x01
5563 #define _TXSTA1_TRMT 0x02
5564 #define _TXSTA1_TRMT1 0x02
5565 #define _TXSTA1_BRGH 0x04
5566 #define _TXSTA1_BRGH1 0x04
5567 #define _TXSTA1_SENDB 0x08
5568 #define _TXSTA1_SENDB1 0x08
5569 #define _TXSTA1_SYNC 0x10
5570 #define _TXSTA1_SYNC1 0x10
5571 #define _TXSTA1_TXEN 0x20
5572 #define _TXSTA1_TXEN1 0x20
5573 #define _TXSTA1_TX9 0x40
5574 #define _TXSTA1_TX8_9 0x40
5575 #define _TXSTA1_NOT_TX8 0x40
5576 #define _TXSTA1_TX91 0x40
5577 #define _TXSTA1_CSRC 0x80
5578 #define _TXSTA1_CSRC1 0x80
5580 //==============================================================================
5582 extern __at(0x0FAD) __sfr TXREG
;
5583 extern __at(0x0FAD) __sfr TXREG1
;
5584 extern __at(0x0FAE) __sfr RCREG
;
5585 extern __at(0x0FAE) __sfr RCREG1
;
5586 extern __at(0x0FAF) __sfr SPBRG
;
5587 extern __at(0x0FAF) __sfr SPBRG1
;
5589 //==============================================================================
5592 extern __at(0x0FB0) __sfr T3GCON
;
5598 unsigned T3GSS0
: 1;
5599 unsigned T3GSS1
: 1;
5600 unsigned T3GVAL
: 1;
5601 unsigned T3GGO_NOT_T3DONE
: 1;
5602 unsigned T3GSPM
: 1;
5604 unsigned T3GPOL
: 1;
5605 unsigned TMR3GE
: 1;
5625 unsigned NOT_T3DONE
: 1;
5639 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
5641 #define _T3GSS0 0x01
5642 #define _T3GSS1 0x02
5643 #define _T3GVAL 0x04
5644 #define _T3GGO_NOT_T3DONE 0x08
5646 #define _NOT_T3DONE 0x08
5647 #define _T3GSPM 0x10
5649 #define _T3GPOL 0x40
5650 #define _TMR3GE 0x80
5652 //==============================================================================
5655 //==============================================================================
5658 extern __at(0x0FB1) __sfr T3CON
;
5664 unsigned TMR3ON
: 1;
5666 unsigned NOT_T3SYNC
: 1;
5667 unsigned SOSCEN
: 1;
5668 unsigned T3CKPS0
: 1;
5669 unsigned T3CKPS1
: 1;
5670 unsigned TMR3CS0
: 1;
5671 unsigned TMR3CS1
: 1;
5677 unsigned T3CKPS
: 2;
5684 unsigned TMR3CS
: 2;
5688 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
5690 #define _T3CON_TMR3ON 0x01
5691 #define _T3CON_RD16 0x02
5692 #define _T3CON_NOT_T3SYNC 0x04
5693 #define _T3CON_SOSCEN 0x08
5694 #define _T3CON_T3CKPS0 0x10
5695 #define _T3CON_T3CKPS1 0x20
5696 #define _T3CON_TMR3CS0 0x40
5697 #define _T3CON_TMR3CS1 0x80
5699 //==============================================================================
5701 extern __at(0x0FB2) __sfr TMR3
;
5702 extern __at(0x0FB2) __sfr TMR3L
;
5703 extern __at(0x0FB3) __sfr TMR3H
;
5705 //==============================================================================
5708 extern __at(0x0FB4) __sfr CMSTAT
;
5717 unsigned CMP1OUT
: 1;
5718 unsigned CMP2OUT
: 1;
5719 unsigned CMP3OUT
: 1;
5722 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
5724 #define _CMP1OUT 0x20
5725 #define _CMP2OUT 0x40
5726 #define _CMP3OUT 0x80
5728 //==============================================================================
5731 //==============================================================================
5734 extern __at(0x0FB4) __sfr CMSTATUS
;
5743 unsigned CMP1OUT
: 1;
5744 unsigned CMP2OUT
: 1;
5745 unsigned CMP3OUT
: 1;
5748 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
5750 #define _CMSTATUS_CMP1OUT 0x20
5751 #define _CMSTATUS_CMP2OUT 0x40
5752 #define _CMSTATUS_CMP3OUT 0x80
5754 //==============================================================================
5757 //==============================================================================
5760 extern __at(0x0FB5) __sfr CVRCON
;
5783 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
5794 //==============================================================================
5797 //==============================================================================
5800 extern __at(0x0FB6) __sfr PIE4
;
5804 unsigned CCP3IE
: 1;
5805 unsigned CCP4IE
: 1;
5806 unsigned CCP5IE
: 1;
5807 unsigned CCP6IE
: 1;
5808 unsigned CCP7IE
: 1;
5809 unsigned CCP8IE
: 1;
5810 unsigned CCP9IE
: 1;
5811 unsigned CCP10IE
: 1;
5814 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
5816 #define _CCP3IE 0x01
5817 #define _CCP4IE 0x02
5818 #define _CCP5IE 0x04
5819 #define _CCP6IE 0x08
5820 #define _CCP7IE 0x10
5821 #define _CCP8IE 0x20
5822 #define _CCP9IE 0x40
5823 #define _CCP10IE 0x80
5825 //==============================================================================
5828 //==============================================================================
5831 extern __at(0x0FB7) __sfr PIR4
;
5835 unsigned CCP3IF
: 1;
5836 unsigned CCP4IF
: 1;
5837 unsigned CCP5IF
: 1;
5838 unsigned CCP6IF
: 1;
5839 unsigned CCP7IF
: 1;
5840 unsigned CCP8IF
: 1;
5841 unsigned CCP9IF
: 1;
5842 unsigned CCP10IF
: 1;
5845 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
5847 #define _CCP3IF 0x01
5848 #define _CCP4IF 0x02
5849 #define _CCP5IF 0x04
5850 #define _CCP6IF 0x08
5851 #define _CCP7IF 0x10
5852 #define _CCP8IF 0x20
5853 #define _CCP9IF 0x40
5854 #define _CCP10IF 0x80
5856 //==============================================================================
5859 //==============================================================================
5862 extern __at(0x0FB8) __sfr IPR4
;
5866 unsigned CCP3IP
: 1;
5867 unsigned CCP4IP
: 1;
5868 unsigned CCP5IP
: 1;
5869 unsigned CCP6IP
: 1;
5870 unsigned CCP7IP
: 1;
5871 unsigned CCP8IP
: 1;
5872 unsigned CCP9IP
: 1;
5873 unsigned CCP10IP
: 1;
5876 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
5878 #define _CCP3IP 0x01
5879 #define _CCP4IP 0x02
5880 #define _CCP5IP 0x04
5881 #define _CCP6IP 0x08
5882 #define _CCP7IP 0x10
5883 #define _CCP8IP 0x20
5884 #define _CCP9IP 0x40
5885 #define _CCP10IP 0x80
5887 //==============================================================================
5890 //==============================================================================
5893 extern __at(0x0FB9) __sfr PIE5
;
5897 unsigned TMR4IE
: 1;
5898 unsigned TMR5IE
: 1;
5899 unsigned TMR6IE
: 1;
5900 unsigned TMR7IE
: 1;
5901 unsigned TMR8IE
: 1;
5902 unsigned TMR10IE
: 1;
5903 unsigned TMR12IE
: 1;
5904 unsigned TMR7GIE
: 1;
5907 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
5909 #define _TMR4IE 0x01
5910 #define _TMR5IE 0x02
5911 #define _TMR6IE 0x04
5912 #define _TMR7IE 0x08
5913 #define _TMR8IE 0x10
5914 #define _TMR10IE 0x20
5915 #define _TMR12IE 0x40
5916 #define _TMR7GIE 0x80
5918 //==============================================================================
5921 //==============================================================================
5924 extern __at(0x0FBA) __sfr PIR5
;
5928 unsigned TMR4IF
: 1;
5929 unsigned TMR5IF
: 1;
5930 unsigned TMR6IF
: 1;
5931 unsigned TMR7IF
: 1;
5932 unsigned TMR8IF
: 1;
5933 unsigned TMR10IF
: 1;
5934 unsigned TMR12IF
: 1;
5935 unsigned TMR7GIF
: 1;
5938 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
5940 #define _TMR4IF 0x01
5941 #define _TMR5IF 0x02
5942 #define _TMR6IF 0x04
5943 #define _TMR7IF 0x08
5944 #define _TMR8IF 0x10
5945 #define _TMR10IF 0x20
5946 #define _TMR12IF 0x40
5947 #define _TMR7GIF 0x80
5949 //==============================================================================
5952 //==============================================================================
5955 extern __at(0x0FBB) __sfr CCP1CON
;
5961 unsigned CCP1M0
: 1;
5962 unsigned CCP1M1
: 1;
5963 unsigned CCP1M2
: 1;
5964 unsigned CCP1M3
: 1;
6003 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
6005 #define _CCP1M0 0x01
6006 #define _CCP1M1 0x02
6007 #define _CCP1M2 0x04
6008 #define _CCP1M3 0x08
6016 //==============================================================================
6019 //==============================================================================
6022 extern __at(0x0FBB) __sfr ECCP1CON
;
6028 unsigned CCP1M0
: 1;
6029 unsigned CCP1M1
: 1;
6030 unsigned CCP1M2
: 1;
6031 unsigned CCP1M3
: 1;
6070 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
6072 #define _ECCP1CON_CCP1M0 0x01
6073 #define _ECCP1CON_CCP1M1 0x02
6074 #define _ECCP1CON_CCP1M2 0x04
6075 #define _ECCP1CON_CCP1M3 0x08
6076 #define _ECCP1CON_DC1B0 0x10
6077 #define _ECCP1CON_CCP1Y 0x10
6078 #define _ECCP1CON_DC1B1 0x20
6079 #define _ECCP1CON_CCP1X 0x20
6080 #define _ECCP1CON_P1M0 0x40
6081 #define _ECCP1CON_P1M1 0x80
6083 //==============================================================================
6085 extern __at(0x0FBC) __sfr CCPR1
;
6086 extern __at(0x0FBC) __sfr CCPR1L
;
6087 extern __at(0x0FBD) __sfr CCPR1H
;
6089 //==============================================================================
6092 extern __at(0x0FBE) __sfr ECCP1DEL
;
6105 unsigned P1RSEN
: 1;
6115 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
6124 #define _P1RSEN 0x80
6126 //==============================================================================
6129 //==============================================================================
6132 extern __at(0x0FBE) __sfr PWM1CON
;
6145 unsigned P1RSEN
: 1;
6155 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
6157 #define _PWM1CON_P1DC0 0x01
6158 #define _PWM1CON_P1DC1 0x02
6159 #define _PWM1CON_P1DC2 0x04
6160 #define _PWM1CON_P1DC3 0x08
6161 #define _PWM1CON_P1DC4 0x10
6162 #define _PWM1CON_P1DC5 0x20
6163 #define _PWM1CON_P1DC6 0x40
6164 #define _PWM1CON_P1RSEN 0x80
6166 //==============================================================================
6169 //==============================================================================
6172 extern __at(0x0FBF) __sfr ECCP1AS
;
6178 unsigned PSS1BD0
: 1;
6179 unsigned PSS1BD1
: 1;
6180 unsigned PSS1AC0
: 1;
6181 unsigned PSS1AC1
: 1;
6182 unsigned ECCP1AS0
: 1;
6183 unsigned ECCP1AS1
: 1;
6184 unsigned ECCP1AS2
: 1;
6185 unsigned ECCP1ASE
: 1;
6190 unsigned PSS1BD
: 2;
6197 unsigned PSS1AC
: 2;
6204 unsigned ECCP1AS
: 3;
6209 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
6211 #define _PSS1BD0 0x01
6212 #define _PSS1BD1 0x02
6213 #define _PSS1AC0 0x04
6214 #define _PSS1AC1 0x08
6215 #define _ECCP1AS0 0x10
6216 #define _ECCP1AS1 0x20
6217 #define _ECCP1AS2 0x40
6218 #define _ECCP1ASE 0x80
6220 //==============================================================================
6223 //==============================================================================
6226 extern __at(0x0FC0) __sfr ADCON2
;
6256 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
6266 //==============================================================================
6269 //==============================================================================
6272 extern __at(0x0FC1) __sfr ADCON1
;
6284 unsigned TRIGSEL0
: 1;
6285 unsigned TRIGSEL1
: 1;
6304 unsigned TRIGSEL
: 2;
6308 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
6316 #define _TRIGSEL0 0x40
6317 #define _TRIGSEL1 0x80
6319 //==============================================================================
6322 //==============================================================================
6325 extern __at(0x0FC2) __sfr ADCON0
;
6332 unsigned GO_NOT_DONE
: 1;
6368 unsigned NOT_DONE
: 1;
6385 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
6388 #define _GO_NOT_DONE 0x02
6391 #define _NOT_DONE 0x02
6398 //==============================================================================
6400 extern __at(0x0FC3) __sfr ADRES
;
6401 extern __at(0x0FC3) __sfr ADRESL
;
6402 extern __at(0x0FC4) __sfr ADRESH
;
6404 //==============================================================================
6407 extern __at(0x0FC5) __sfr SSP1CON2
;
6419 unsigned ACKSTAT
: 1;
6426 unsigned ADMSK1
: 1;
6427 unsigned ADMSK2
: 1;
6428 unsigned ADMSK3
: 1;
6429 unsigned ADMSK4
: 1;
6430 unsigned ADMSK5
: 1;
6436 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
6440 #define _ADMSK1 0x02
6442 #define _ADMSK2 0x04
6444 #define _ADMSK3 0x08
6446 #define _ADMSK4 0x10
6448 #define _ADMSK5 0x20
6449 #define _ACKSTAT 0x40
6452 //==============================================================================
6455 //==============================================================================
6458 extern __at(0x0FC5) __sfr SSPCON2
;
6470 unsigned ACKSTAT
: 1;
6477 unsigned ADMSK1
: 1;
6478 unsigned ADMSK2
: 1;
6479 unsigned ADMSK3
: 1;
6480 unsigned ADMSK4
: 1;
6481 unsigned ADMSK5
: 1;
6487 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
6489 #define _SSPCON2_SEN 0x01
6490 #define _SSPCON2_RSEN 0x02
6491 #define _SSPCON2_ADMSK1 0x02
6492 #define _SSPCON2_PEN 0x04
6493 #define _SSPCON2_ADMSK2 0x04
6494 #define _SSPCON2_RCEN 0x08
6495 #define _SSPCON2_ADMSK3 0x08
6496 #define _SSPCON2_ACKEN 0x10
6497 #define _SSPCON2_ADMSK4 0x10
6498 #define _SSPCON2_ACKDT 0x20
6499 #define _SSPCON2_ADMSK5 0x20
6500 #define _SSPCON2_ACKSTAT 0x40
6501 #define _SSPCON2_GCEN 0x80
6503 //==============================================================================
6506 //==============================================================================
6509 extern __at(0x0FC6) __sfr SSP1CON1
;
6532 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
6543 //==============================================================================
6546 //==============================================================================
6549 extern __at(0x0FC6) __sfr SSPCON1
;
6572 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
6574 #define _SSPCON1_SSPM0 0x01
6575 #define _SSPCON1_SSPM1 0x02
6576 #define _SSPCON1_SSPM2 0x04
6577 #define _SSPCON1_SSPM3 0x08
6578 #define _SSPCON1_CKP 0x10
6579 #define _SSPCON1_SSPEN 0x20
6580 #define _SSPCON1_SSPOV 0x40
6581 #define _SSPCON1_WCOL 0x80
6583 //==============================================================================
6586 //==============================================================================
6589 extern __at(0x0FC7) __sfr SSP1STAT
;
6597 unsigned R_NOT_W
: 1;
6600 unsigned D_NOT_A
: 1;
6610 unsigned I2C_START
: 1;
6611 unsigned I2C_STOP
: 1;
6645 unsigned NOT_WRITE
: 1;
6648 unsigned NOT_ADDRESS
: 1;
6657 unsigned READ_WRITE
: 1;
6660 unsigned DATA_ADDRESS
: 1;
6669 unsigned I2C_READ
: 1;
6672 unsigned I2C_DAT
: 1;
6678 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
6682 #define _R_NOT_W 0x04
6686 #define _NOT_WRITE 0x04
6687 #define _READ_WRITE 0x04
6688 #define _I2C_READ 0x04
6690 #define _I2C_START 0x08
6692 #define _I2C_STOP 0x10
6693 #define _D_NOT_A 0x20
6697 #define _NOT_ADDRESS 0x20
6698 #define _DATA_ADDRESS 0x20
6699 #define _I2C_DAT 0x20
6703 //==============================================================================
6706 //==============================================================================
6709 extern __at(0x0FC7) __sfr SSPSTAT
;
6717 unsigned R_NOT_W
: 1;
6720 unsigned D_NOT_A
: 1;
6730 unsigned I2C_START
: 1;
6731 unsigned I2C_STOP
: 1;
6765 unsigned NOT_WRITE
: 1;
6768 unsigned NOT_ADDRESS
: 1;
6777 unsigned READ_WRITE
: 1;
6780 unsigned DATA_ADDRESS
: 1;
6789 unsigned I2C_READ
: 1;
6792 unsigned I2C_DAT
: 1;
6798 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
6800 #define _SSPSTAT_BF 0x01
6801 #define _SSPSTAT_UA 0x02
6802 #define _SSPSTAT_R_NOT_W 0x04
6803 #define _SSPSTAT_R 0x04
6804 #define _SSPSTAT_R_W 0x04
6805 #define _SSPSTAT_NOT_W 0x04
6806 #define _SSPSTAT_NOT_WRITE 0x04
6807 #define _SSPSTAT_READ_WRITE 0x04
6808 #define _SSPSTAT_I2C_READ 0x04
6809 #define _SSPSTAT_S 0x08
6810 #define _SSPSTAT_I2C_START 0x08
6811 #define _SSPSTAT_P 0x10
6812 #define _SSPSTAT_I2C_STOP 0x10
6813 #define _SSPSTAT_D_NOT_A 0x20
6814 #define _SSPSTAT_D 0x20
6815 #define _SSPSTAT_D_A 0x20
6816 #define _SSPSTAT_NOT_A 0x20
6817 #define _SSPSTAT_NOT_ADDRESS 0x20
6818 #define _SSPSTAT_DATA_ADDRESS 0x20
6819 #define _SSPSTAT_I2C_DAT 0x20
6820 #define _SSPSTAT_CKE 0x40
6821 #define _SSPSTAT_SMP 0x80
6823 //==============================================================================
6825 extern __at(0x0FC8) __sfr SSP1ADD
;
6827 //==============================================================================
6830 extern __at(0x0FC8) __sfr SSP1MSK
;
6844 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
6855 //==============================================================================
6857 extern __at(0x0FC8) __sfr SSPADD
;
6858 extern __at(0x0FC9) __sfr SSP1BUF
;
6859 extern __at(0x0FC9) __sfr SSPBUF
;
6861 //==============================================================================
6864 extern __at(0x0FCA) __sfr T2CON
;
6870 unsigned T2CKPS0
: 1;
6871 unsigned T2CKPS1
: 1;
6872 unsigned TMR2ON
: 1;
6873 unsigned T2OUTPS0
: 1;
6874 unsigned T2OUTPS1
: 1;
6875 unsigned T2OUTPS2
: 1;
6876 unsigned T2OUTPS3
: 1;
6882 unsigned T2CKPS
: 2;
6889 unsigned T2OUTPS
: 4;
6894 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
6896 #define _T2CKPS0 0x01
6897 #define _T2CKPS1 0x02
6898 #define _TMR2ON 0x04
6899 #define _T2OUTPS0 0x08
6900 #define _T2OUTPS1 0x10
6901 #define _T2OUTPS2 0x20
6902 #define _T2OUTPS3 0x40
6904 //==============================================================================
6906 extern __at(0x0FCB) __sfr PR2
;
6907 extern __at(0x0FCC) __sfr TMR2
;
6909 //==============================================================================
6912 extern __at(0x0FCD) __sfr T1CON
;
6918 unsigned TMR1ON
: 1;
6920 unsigned NOT_T1SYNC
: 1;
6921 unsigned SOSCEN
: 1;
6922 unsigned T1CKPS0
: 1;
6923 unsigned T1CKPS1
: 1;
6924 unsigned TMR1CS0
: 1;
6925 unsigned TMR1CS1
: 1;
6931 unsigned T1CKPS
: 2;
6938 unsigned TMR1CS
: 2;
6942 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
6944 #define _TMR1ON 0x01
6946 #define _NOT_T1SYNC 0x04
6947 #define _SOSCEN 0x08
6948 #define _T1CKPS0 0x10
6949 #define _T1CKPS1 0x20
6950 #define _TMR1CS0 0x40
6951 #define _TMR1CS1 0x80
6953 //==============================================================================
6955 extern __at(0x0FCE) __sfr TMR1
;
6956 extern __at(0x0FCE) __sfr TMR1L
;
6957 extern __at(0x0FCF) __sfr TMR1H
;
6959 //==============================================================================
6962 extern __at(0x0FD0) __sfr RCON
;
6968 unsigned NOT_BOR
: 1;
6969 unsigned NOT_POR
: 1;
6970 unsigned NOT_PD
: 1;
6971 unsigned NOT_TO
: 1;
6972 unsigned NOT_RI
: 1;
6973 unsigned NOT_CM
: 1;
6974 unsigned SBOREN
: 1;
6991 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
6993 #define _NOT_BOR 0x01
6995 #define _NOT_POR 0x02
6997 #define _NOT_PD 0x04
6999 #define _NOT_TO 0x08
7001 #define _NOT_RI 0x10
7003 #define _NOT_CM 0x20
7005 #define _SBOREN 0x40
7008 //==============================================================================
7011 //==============================================================================
7014 extern __at(0x0FD1) __sfr WDTCON
;
7020 unsigned SWDTEN
: 1;
7021 unsigned ULPSINK
: 1;
7024 unsigned SRETEN
: 1;
7025 unsigned ULPLVL
: 1;
7027 unsigned REGSLP
: 1;
7043 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
7045 #define _SWDTEN 0x01
7047 #define _ULPSINK 0x02
7049 #define _SRETEN 0x10
7050 #define _ULPLVL 0x20
7051 #define _REGSLP 0x80
7053 //==============================================================================
7056 //==============================================================================
7059 extern __at(0x0FD2) __sfr IPR5
;
7063 unsigned TMR4IP
: 1;
7064 unsigned TMR5IP
: 1;
7065 unsigned TMR6IP
: 1;
7066 unsigned TMR7IP
: 1;
7067 unsigned TMR8IP
: 1;
7068 unsigned TMR10IP
: 1;
7069 unsigned TMR12IP
: 1;
7070 unsigned TMR7GIP
: 1;
7073 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
7075 #define _TMR4IP 0x01
7076 #define _TMR5IP 0x02
7077 #define _TMR6IP 0x04
7078 #define _TMR7IP 0x08
7079 #define _TMR8IP 0x10
7080 #define _TMR10IP 0x20
7081 #define _TMR12IP 0x40
7082 #define _TMR7GIP 0x80
7084 //==============================================================================
7087 //==============================================================================
7090 extern __at(0x0FD3) __sfr OSCCON
;
7098 unsigned HFIOFS
: 1;
7120 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
7124 #define _HFIOFS 0x04
7131 //==============================================================================
7133 extern __at(0x0FD4) __sfr SPBRGH1
;
7135 //==============================================================================
7138 extern __at(0x0FD5) __sfr T0CON
;
7150 unsigned T08BIT
: 1;
7151 unsigned TMR0ON
: 1;
7161 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
7169 #define _T08BIT 0x40
7170 #define _TMR0ON 0x80
7172 //==============================================================================
7174 extern __at(0x0FD6) __sfr TMR0
;
7175 extern __at(0x0FD6) __sfr TMR0L
;
7176 extern __at(0x0FD7) __sfr TMR0H
;
7178 //==============================================================================
7181 extern __at(0x0FD8) __sfr STATUS
;
7195 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
7203 //==============================================================================
7205 extern __at(0x0FD9) __sfr FSR2L
;
7206 extern __at(0x0FDA) __sfr FSR2H
;
7207 extern __at(0x0FDB) __sfr PLUSW2
;
7208 extern __at(0x0FDC) __sfr PREINC2
;
7209 extern __at(0x0FDD) __sfr POSTDEC2
;
7210 extern __at(0x0FDE) __sfr POSTINC2
;
7211 extern __at(0x0FDF) __sfr INDF2
;
7212 extern __at(0x0FE0) __sfr BSR
;
7213 extern __at(0x0FE1) __sfr FSR1L
;
7214 extern __at(0x0FE2) __sfr FSR1H
;
7215 extern __at(0x0FE3) __sfr PLUSW1
;
7216 extern __at(0x0FE4) __sfr PREINC1
;
7217 extern __at(0x0FE5) __sfr POSTDEC1
;
7218 extern __at(0x0FE6) __sfr POSTINC1
;
7219 extern __at(0x0FE7) __sfr INDF1
;
7220 extern __at(0x0FE8) __sfr WREG
;
7221 extern __at(0x0FE9) __sfr FSR0L
;
7222 extern __at(0x0FEA) __sfr FSR0H
;
7223 extern __at(0x0FEB) __sfr PLUSW0
;
7224 extern __at(0x0FEC) __sfr PREINC0
;
7225 extern __at(0x0FED) __sfr POSTDEC0
;
7226 extern __at(0x0FEE) __sfr POSTINC0
;
7227 extern __at(0x0FEF) __sfr INDF0
;
7229 //==============================================================================
7232 extern __at(0x0FF0) __sfr INTCON3
;
7238 unsigned INT1IF
: 1;
7239 unsigned INT2IF
: 1;
7240 unsigned INT3IF
: 1;
7241 unsigned INT1IE
: 1;
7242 unsigned INT2IE
: 1;
7243 unsigned INT3IE
: 1;
7244 unsigned INT1IP
: 1;
7245 unsigned INT2IP
: 1;
7261 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
7263 #define _INT1IF 0x01
7265 #define _INT2IF 0x02
7267 #define _INT3IF 0x04
7269 #define _INT1IE 0x08
7271 #define _INT2IE 0x10
7273 #define _INT3IE 0x20
7275 #define _INT1IP 0x40
7277 #define _INT2IP 0x80
7280 //==============================================================================
7283 //==============================================================================
7286 extern __at(0x0FF1) __sfr INTCON2
;
7293 unsigned INT3IP
: 1;
7294 unsigned TMR0IP
: 1;
7295 unsigned INTEDG3
: 1;
7296 unsigned INTEDG2
: 1;
7297 unsigned INTEDG1
: 1;
7298 unsigned INTEDG0
: 1;
7299 unsigned NOT_RBPU
: 1;
7315 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
7318 #define _INT3IP 0x02
7320 #define _TMR0IP 0x04
7322 #define _INTEDG3 0x08
7323 #define _INTEDG2 0x10
7324 #define _INTEDG1 0x20
7325 #define _INTEDG0 0x40
7326 #define _NOT_RBPU 0x80
7329 //==============================================================================
7332 //==============================================================================
7335 extern __at(0x0FF2) __sfr INTCON
;
7342 unsigned INT0IF
: 1;
7343 unsigned TMR0IF
: 1;
7345 unsigned INT0IE
: 1;
7346 unsigned TMR0IE
: 1;
7347 unsigned PEIE_GIEL
: 1;
7348 unsigned GIE_GIEH
: 1;
7376 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
7379 #define _INT0IF 0x02
7381 #define _TMR0IF 0x04
7384 #define _INT0IE 0x10
7386 #define _TMR0IE 0x20
7388 #define _PEIE_GIEL 0x40
7391 #define _GIE_GIEH 0x80
7395 //==============================================================================
7397 extern __at(0x0FF3) __sfr PROD
;
7398 extern __at(0x0FF3) __sfr PRODL
;
7399 extern __at(0x0FF4) __sfr PRODH
;
7400 extern __at(0x0FF5) __sfr TABLAT
;
7401 extern __at(0x0FF6) __sfr TBLPTR
;
7402 extern __at(0x0FF6) __sfr TBLPTRL
;
7403 extern __at(0x0FF7) __sfr TBLPTRH
;
7404 extern __at(0x0FF8) __sfr TBLPTRU
;
7405 extern __at(0x0FF9) __sfr PC
;
7406 extern __at(0x0FF9) __sfr PCL
;
7407 extern __at(0x0FFA) __sfr PCLATH
;
7408 extern __at(0x0FFB) __sfr PCLATU
;
7410 //==============================================================================
7413 extern __at(0x0FFC) __sfr STKPTR
;
7425 unsigned STKUNF
: 1;
7426 unsigned STKFUL
: 1;
7438 unsigned STKOVF
: 1;
7448 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
7455 #define _STKUNF 0x40
7456 #define _STKFUL 0x80
7457 #define _STKOVF 0x80
7459 //==============================================================================
7461 extern __at(0x0FFD) __sfr TOS
;
7462 extern __at(0x0FFD) __sfr TOSL
;
7463 extern __at(0x0FFE) __sfr TOSH
;
7464 extern __at(0x0FFF) __sfr TOSU
;
7466 //==============================================================================
7468 // Configuration Bits
7470 //==============================================================================
7472 #define __CONFIG1L 0x300000
7473 #define __CONFIG1H 0x300001
7474 #define __CONFIG2L 0x300002
7475 #define __CONFIG2H 0x300003
7476 #define __CONFIG3L 0x300004
7477 #define __CONFIG3H 0x300005
7478 #define __CONFIG4L 0x300006
7479 #define __CONFIG5L 0x300008
7480 #define __CONFIG5H 0x300009
7481 #define __CONFIG6L 0x30000A
7482 #define __CONFIG6H 0x30000B
7483 #define __CONFIG7L 0x30000C
7484 #define __CONFIG7H 0x30000D
7486 //----------------------------- CONFIG1L Options -------------------------------
7488 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
7489 #define _RETEN_ON_1L 0xFF // Enabled.
7490 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
7491 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
7492 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
7493 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
7494 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
7495 #define _XINST_OFF_1L 0xBF // Disabled.
7496 #define _XINST_ON_1L 0xFF // Enabled.
7498 //----------------------------- CONFIG1H Options -------------------------------
7500 #define _FOSC_LP_1H 0xF0 // LP oscillator.
7501 #define _FOSC_XT_1H 0xF1 // XT oscillator.
7502 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
7503 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
7504 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
7505 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
7506 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
7507 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
7508 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
7509 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
7510 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
7511 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
7512 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
7513 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
7514 #define _PLLCFG_OFF_1H 0xEF // Disabled.
7515 #define _PLLCFG_ON_1H 0xFF // Enabled.
7516 #define _FCMEN_OFF_1H 0xBF // Disabled.
7517 #define _FCMEN_ON_1H 0xFF // Enabled.
7518 #define _IESO_OFF_1H 0x7F // Disabled.
7519 #define _IESO_ON_1H 0xFF // Enabled.
7521 //----------------------------- CONFIG2L Options -------------------------------
7523 #define _PWRTEN_ON_2L 0xFE // Enabled.
7524 #define _PWRTEN_OFF_2L 0xFF // Disabled.
7525 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
7526 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
7527 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
7528 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
7529 #define _BORV_0_2L 0xE7 // 3.0V.
7530 #define _BORV_1_2L 0xEF // 2.7V.
7531 #define _BORV_2_2L 0xF7 // 2.0V.
7532 #define _BORV_3_2L 0xFF // 1.8V.
7533 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
7534 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
7535 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
7536 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
7538 //----------------------------- CONFIG2H Options -------------------------------
7540 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
7541 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
7542 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
7543 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
7544 #define _WDTPS_1_2H 0x83 // 1:1.
7545 #define _WDTPS_2_2H 0x87 // 1:2.
7546 #define _WDTPS_4_2H 0x8B // 1:4.
7547 #define _WDTPS_8_2H 0x8F // 1:8.
7548 #define _WDTPS_16_2H 0x93 // 1:16.
7549 #define _WDTPS_32_2H 0x97 // 1:32.
7550 #define _WDTPS_64_2H 0x9B // 1:64.
7551 #define _WDTPS_128_2H 0x9F // 1:128.
7552 #define _WDTPS_256_2H 0xA3 // 1:256.
7553 #define _WDTPS_512_2H 0xA7 // 1:512.
7554 #define _WDTPS_1024_2H 0xAB // 1:1024.
7555 #define _WDTPS_2048_2H 0xAF // 1:2048.
7556 #define _WDTPS_4096_2H 0xB3 // 1:4096.
7557 #define _WDTPS_8192_2H 0xB7 // 1:8192.
7558 #define _WDTPS_16384_2H 0xBB // 1:16384.
7559 #define _WDTPS_32768_2H 0xBF // 1:32768.
7560 #define _WDTPS_65536_2H 0xC3 // 1:65536.
7561 #define _WDTPS_131072_2H 0xC7 // 1:131072.
7562 #define _WDTPS_262144_2H 0xCB // 1:262144.
7563 #define _WDTPS_524288_2H 0xCF // 1:524288.
7564 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
7566 //----------------------------- CONFIG3L Options -------------------------------
7568 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
7569 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
7570 #define _EASHFT_OFF_3L 0xF7 // Address shifting disabled.
7571 #define _EASHFT_ON_3L 0xFF // Address shifting enabled.
7572 #define _ABW_XM20_3L 0xCF // 20-bit address bus.
7573 #define _ABW_XM16_3L 0xDF // 16-bit address bus.
7574 #define _ABW_XM12_3L 0xEF // 12-bit address bus.
7575 #define _ABW_MM_3L 0xFF // 8-bit address bus.
7576 #define _BW_8_3L 0xBF // 8-bit external bus mode.
7577 #define _BW_16_3L 0xFF // 16-bit external bus mode.
7578 #define _WAIT_ON_3L 0x7F // Enabled.
7579 #define _WAIT_OFF_3L 0xFF // Disabled.
7581 //----------------------------- CONFIG3H Options -------------------------------
7583 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
7584 #define _CCP2MX_PORTC_3H 0xFF // RC1.
7585 #define _ECCPMX_PORTH_3H 0xFD // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RH7/RH6/RH5/RH4.
7586 #define _ECCPMX_PORTE_3H 0xFF // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RE6/RE5/RE4/RE3.
7587 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
7588 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
7589 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
7590 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
7592 //----------------------------- CONFIG4L Options -------------------------------
7594 #define _STVREN_OFF_4L 0xFE // Disabled.
7595 #define _STVREN_ON_4L 0xFF // Enabled.
7596 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
7597 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
7598 #define _DEBUG_ON_4L 0x7F // Enabled.
7599 #define _DEBUG_OFF_4L 0xFF // Disabled.
7601 //----------------------------- CONFIG5L Options -------------------------------
7603 #define _CP0_ON_5L 0xFE // Enabled.
7604 #define _CP0_OFF_5L 0xFF // Disabled.
7605 #define _CP1_ON_5L 0xFD // Enabled.
7606 #define _CP1_OFF_5L 0xFF // Disabled.
7607 #define _CP2_ON_5L 0xFB // Enabled.
7608 #define _CP2_OFF_5L 0xFF // Disabled.
7609 #define _CP3_ON_5L 0xF7 // Enabled.
7610 #define _CP3_OFF_5L 0xFF // Disabled.
7612 //----------------------------- CONFIG5H Options -------------------------------
7614 #define _CPB_ON_5H 0xBF // Enabled.
7615 #define _CPB_OFF_5H 0xFF // Disabled.
7616 #define _CPD_ON_5H 0x7F // Enabled.
7617 #define _CPD_OFF_5H 0xFF // Disabled.
7619 //----------------------------- CONFIG6L Options -------------------------------
7621 #define _WRT0_ON_6L 0xFE // Enabled.
7622 #define _WRT0_OFF_6L 0xFF // Disabled.
7623 #define _WRT1_ON_6L 0xFD // Enabled.
7624 #define _WRT1_OFF_6L 0xFF // Disabled.
7625 #define _WRT2_ON_6L 0xFB // Enabled.
7626 #define _WRT2_OFF_6L 0xFF // Disabled.
7627 #define _WRT3_ON_6L 0xF7 // Enabled.
7628 #define _WRT3_OFF_6L 0xFF // Disabled.
7630 //----------------------------- CONFIG6H Options -------------------------------
7632 #define _WRTC_ON_6H 0xDF // Enabled.
7633 #define _WRTC_OFF_6H 0xFF // Disabled.
7634 #define _WRTB_ON_6H 0xBF // Enabled.
7635 #define _WRTB_OFF_6H 0xFF // Disabled.
7636 #define _WRTD_ON_6H 0x7F // Enabled.
7637 #define _WRTD_OFF_6H 0xFF // Disabled.
7639 //----------------------------- CONFIG7L Options -------------------------------
7641 #define _EBRT0_ON_7L 0xFE // Enabled.
7642 #define _EBRT0_OFF_7L 0xFF // Disabled.
7643 #define _EBRT1_ON_7L 0xFD // Enabled.
7644 #define _EBRT1_OFF_7L 0xFF // Disabled.
7645 #define _EBRT2_ON_7L 0xFB // Enabled.
7646 #define _EBRT2_OFF_7L 0xFF // Disabled.
7647 #define _EBRT3_ON_7L 0xF7 // Enabled.
7648 #define _EBRT3_OFF_7L 0xFF // Disabled.
7650 //----------------------------- CONFIG7H Options -------------------------------
7652 #define _EBRTB_ON_7H 0xBF // Enabled.
7653 #define _EBRTB_OFF_7H 0xFF // Disabled.
7655 //==============================================================================
7657 #define __DEVID1 0x3FFFFE
7658 #define __DEVID2 0x3FFFFF
7660 #define __IDLOC0 0x200000
7661 #define __IDLOC1 0x200001
7662 #define __IDLOC2 0x200002
7663 #define __IDLOC3 0x200003
7664 #define __IDLOC4 0x200004
7665 #define __IDLOC5 0x200005
7666 #define __IDLOC6 0x200006
7667 #define __IDLOC7 0x200007
7669 #endif // #ifndef __PIC18F86K22_H__