2 * This declarations of the PIC18F87J10 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:39 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F87J10_H__
26 #define __PIC18F87J10_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F62) __sfr SSP2CON2
;
69 extern __at(0x0F62) volatile __SSP2CON2bits_t SSP2CON2bits
;
71 #define _SSP2CON2_SEN 0x01
72 #define _SSP2CON2_RSEN 0x02
73 #define _SSP2CON2_ADMSK1 0x02
74 #define _SSP2CON2_PEN 0x04
75 #define _SSP2CON2_ADMSK2 0x04
76 #define _SSP2CON2_RCEN 0x08
77 #define _SSP2CON2_ADMSK3 0x08
78 #define _SSP2CON2_ACKEN 0x10
79 #define _SSP2CON2_ADMSK4 0x10
80 #define _SSP2CON2_ACKDT 0x20
81 #define _SSP2CON2_ADMSK5 0x20
82 #define _SSP2CON2_ACKSTAT 0x40
83 #define _SSP2CON2_GCEN 0x80
85 //==============================================================================
88 //==============================================================================
91 extern __at(0x0F63) __sfr SSP2CON1
;
114 extern __at(0x0F63) volatile __SSP2CON1bits_t SSP2CON1bits
;
116 #define _SSP2CON1_SSPM0 0x01
117 #define _SSP2CON1_SSPM1 0x02
118 #define _SSP2CON1_SSPM2 0x04
119 #define _SSP2CON1_SSPM3 0x08
120 #define _SSP2CON1_CKP 0x10
121 #define _SSP2CON1_SSPEN 0x20
122 #define _SSP2CON1_SSPOV 0x40
123 #define _SSP2CON1_WCOL 0x80
125 //==============================================================================
128 //==============================================================================
131 extern __at(0x0F64) __sfr SSP2STAT
;
139 unsigned R_NOT_W
: 1;
142 unsigned D_NOT_A
: 1;
152 unsigned I2C_START
: 1;
153 unsigned I2C_STOP
: 1;
163 unsigned I2C_READ
: 1;
166 unsigned I2C_DAT
: 1;
187 unsigned NOT_WRITE
: 1;
190 unsigned NOT_ADDRESS
: 1;
199 unsigned READ_WRITE
: 1;
202 unsigned DATA_ADDRESS
: 1;
220 extern __at(0x0F64) volatile __SSP2STATbits_t SSP2STATbits
;
222 #define _SSP2STAT_BF 0x01
223 #define _SSP2STAT_UA 0x02
224 #define _SSP2STAT_R_NOT_W 0x04
225 #define _SSP2STAT_R_W 0x04
226 #define _SSP2STAT_I2C_READ 0x04
227 #define _SSP2STAT_NOT_W 0x04
228 #define _SSP2STAT_NOT_WRITE 0x04
229 #define _SSP2STAT_READ_WRITE 0x04
230 #define _SSP2STAT_R 0x04
231 #define _SSP2STAT_S 0x08
232 #define _SSP2STAT_I2C_START 0x08
233 #define _SSP2STAT_P 0x10
234 #define _SSP2STAT_I2C_STOP 0x10
235 #define _SSP2STAT_D_NOT_A 0x20
236 #define _SSP2STAT_D_A 0x20
237 #define _SSP2STAT_I2C_DAT 0x20
238 #define _SSP2STAT_NOT_A 0x20
239 #define _SSP2STAT_NOT_ADDRESS 0x20
240 #define _SSP2STAT_DATA_ADDRESS 0x20
241 #define _SSP2STAT_D 0x20
242 #define _SSP2STAT_CKE 0x40
243 #define _SSP2STAT_SMP 0x80
245 //==============================================================================
247 extern __at(0x0F65) __sfr SSP2ADD
;
248 extern __at(0x0F66) __sfr SSP2BUF
;
250 //==============================================================================
253 extern __at(0x0F67) __sfr ECCP2DEL
;
294 extern __at(0x0F67) volatile __ECCP2DELbits_t ECCP2DELbits
;
296 #define _ECCP2DEL_PDC0 0x01
297 #define _ECCP2DEL_P2DC0 0x01
298 #define _ECCP2DEL_PDC1 0x02
299 #define _ECCP2DEL_P2DC1 0x02
300 #define _ECCP2DEL_PDC2 0x04
301 #define _ECCP2DEL_P2DC2 0x04
302 #define _ECCP2DEL_PDC3 0x08
303 #define _ECCP2DEL_P2DC3 0x08
304 #define _ECCP2DEL_PDC4 0x10
305 #define _ECCP2DEL_P2DC4 0x10
306 #define _ECCP2DEL_PDC5 0x20
307 #define _ECCP2DEL_P2DC5 0x20
308 #define _ECCP2DEL_PDC6 0x40
309 #define _ECCP2DEL_P2DC6 0x40
310 #define _ECCP2DEL_PRSEN 0x80
311 #define _ECCP2DEL_P2RSEN 0x80
313 //==============================================================================
316 //==============================================================================
319 extern __at(0x0F68) __sfr ECCP2AS
;
329 unsigned ECCPAS0
: 1;
330 unsigned ECCPAS1
: 1;
331 unsigned ECCPAS2
: 1;
332 unsigned ECCPASE
: 1;
337 unsigned PSS2BD0
: 1;
338 unsigned PSS2BD1
: 1;
339 unsigned PSS2AC0
: 1;
340 unsigned PSS2AC1
: 1;
341 unsigned ECCP2AS0
: 1;
342 unsigned ECCP2AS1
: 1;
343 unsigned ECCP2AS2
: 1;
344 unsigned ECCP2ASE
: 1;
376 unsigned ECCP2AS
: 3;
388 extern __at(0x0F68) volatile __ECCP2ASbits_t ECCP2ASbits
;
390 #define _ECCP2AS_PSSBD0 0x01
391 #define _ECCP2AS_PSS2BD0 0x01
392 #define _ECCP2AS_PSSBD1 0x02
393 #define _ECCP2AS_PSS2BD1 0x02
394 #define _ECCP2AS_PSSAC0 0x04
395 #define _ECCP2AS_PSS2AC0 0x04
396 #define _ECCP2AS_PSSAC1 0x08
397 #define _ECCP2AS_PSS2AC1 0x08
398 #define _ECCP2AS_ECCPAS0 0x10
399 #define _ECCP2AS_ECCP2AS0 0x10
400 #define _ECCP2AS_ECCPAS1 0x20
401 #define _ECCP2AS_ECCP2AS1 0x20
402 #define _ECCP2AS_ECCPAS2 0x40
403 #define _ECCP2AS_ECCP2AS2 0x40
404 #define _ECCP2AS_ECCPASE 0x80
405 #define _ECCP2AS_ECCP2ASE 0x80
407 //==============================================================================
410 //==============================================================================
413 extern __at(0x0F69) __sfr ECCP3DEL
;
454 extern __at(0x0F69) volatile __ECCP3DELbits_t ECCP3DELbits
;
456 #define _ECCP3DEL_PDC0 0x01
457 #define _ECCP3DEL_P3DC0 0x01
458 #define _ECCP3DEL_PDC1 0x02
459 #define _ECCP3DEL_P3DC1 0x02
460 #define _ECCP3DEL_PDC2 0x04
461 #define _ECCP3DEL_P3DC2 0x04
462 #define _ECCP3DEL_PDC3 0x08
463 #define _ECCP3DEL_P3DC3 0x08
464 #define _ECCP3DEL_PDC4 0x10
465 #define _ECCP3DEL_P3DC4 0x10
466 #define _ECCP3DEL_PDC5 0x20
467 #define _ECCP3DEL_P3DC5 0x20
468 #define _ECCP3DEL_PDC6 0x40
469 #define _ECCP3DEL_P3DC6 0x40
470 #define _ECCP3DEL_PRSEN 0x80
471 #define _ECCP3DEL_P3RSEN 0x80
473 //==============================================================================
476 //==============================================================================
479 extern __at(0x0F6A) __sfr ECCP3AS
;
489 unsigned ECCPAS0
: 1;
490 unsigned ECCPAS1
: 1;
491 unsigned ECCPAS2
: 1;
492 unsigned ECCPASE
: 1;
497 unsigned PSS3BD0
: 1;
498 unsigned PSS3BD1
: 1;
499 unsigned PSS3AC0
: 1;
500 unsigned PSS3AC1
: 1;
501 unsigned ECCP3AS0
: 1;
502 unsigned ECCP3AS1
: 1;
503 unsigned ECCP3AS2
: 1;
504 unsigned ECCP3ASE
: 1;
536 unsigned ECCP3AS
: 3;
548 extern __at(0x0F6A) volatile __ECCP3ASbits_t ECCP3ASbits
;
550 #define _ECCP3AS_PSSBD0 0x01
551 #define _ECCP3AS_PSS3BD0 0x01
552 #define _ECCP3AS_PSSBD1 0x02
553 #define _ECCP3AS_PSS3BD1 0x02
554 #define _ECCP3AS_PSSAC0 0x04
555 #define _ECCP3AS_PSS3AC0 0x04
556 #define _ECCP3AS_PSSAC1 0x08
557 #define _ECCP3AS_PSS3AC1 0x08
558 #define _ECCP3AS_ECCPAS0 0x10
559 #define _ECCP3AS_ECCP3AS0 0x10
560 #define _ECCP3AS_ECCPAS1 0x20
561 #define _ECCP3AS_ECCP3AS1 0x20
562 #define _ECCP3AS_ECCPAS2 0x40
563 #define _ECCP3AS_ECCP3AS2 0x40
564 #define _ECCP3AS_ECCPASE 0x80
565 #define _ECCP3AS_ECCP3ASE 0x80
567 //==============================================================================
570 //==============================================================================
573 extern __at(0x0F6B) __sfr RCSTA2
;
609 unsigned NOT_RC8
: 1;
638 extern __at(0x0F6B) volatile __RCSTA2bits_t RCSTA2bits
;
640 #define _RCSTA2_RX9D 0x01
641 #define _RCSTA2_RCD8 0x01
642 #define _RCSTA2_RX9D2 0x01
643 #define _RCSTA2_OERR 0x02
644 #define _RCSTA2_OERR2 0x02
645 #define _RCSTA2_FERR 0x04
646 #define _RCSTA2_FERR2 0x04
647 #define _RCSTA2_ADDEN 0x08
648 #define _RCSTA2_ADDEN2 0x08
649 #define _RCSTA2_CREN 0x10
650 #define _RCSTA2_CREN2 0x10
651 #define _RCSTA2_SREN 0x20
652 #define _RCSTA2_SREN2 0x20
653 #define _RCSTA2_RX9 0x40
654 #define _RCSTA2_RC9 0x40
655 #define _RCSTA2_NOT_RC8 0x40
656 #define _RCSTA2_RC8_9 0x40
657 #define _RCSTA2_RX92 0x40
658 #define _RCSTA2_SPEN 0x80
659 #define _RCSTA2_SPEN2 0x80
661 //==============================================================================
664 //==============================================================================
667 extern __at(0x0F6C) __sfr TXSTA2
;
703 unsigned NOT_TX8
: 1;
720 extern __at(0x0F6C) volatile __TXSTA2bits_t TXSTA2bits
;
722 #define _TXSTA2_TX9D 0x01
723 #define _TXSTA2_TXD8 0x01
724 #define _TXSTA2_TX9D2 0x01
725 #define _TXSTA2_TRMT 0x02
726 #define _TXSTA2_TRMT2 0x02
727 #define _TXSTA2_BRGH 0x04
728 #define _TXSTA2_BRGH2 0x04
729 #define _TXSTA2_SENDB 0x08
730 #define _TXSTA2_SENDB2 0x08
731 #define _TXSTA2_SYNC 0x10
732 #define _TXSTA2_SYNC2 0x10
733 #define _TXSTA2_TXEN 0x20
734 #define _TXSTA2_TXEN2 0x20
735 #define _TXSTA2_TX9 0x40
736 #define _TXSTA2_TX8_9 0x40
737 #define _TXSTA2_NOT_TX8 0x40
738 #define _TXSTA2_TX92 0x40
739 #define _TXSTA2_CSRC 0x80
740 #define _TXSTA2_CSRC2 0x80
742 //==============================================================================
744 extern __at(0x0F6D) __sfr TXREG2
;
745 extern __at(0x0F6E) __sfr RCREG2
;
746 extern __at(0x0F6F) __sfr SPBRG2
;
748 //==============================================================================
751 extern __at(0x0F70) __sfr CCP5CON
;
793 extern __at(0x0F70) volatile __CCP5CONbits_t CCP5CONbits
;
804 //==============================================================================
806 extern __at(0x0F71) __sfr CCPR5
;
807 extern __at(0x0F71) __sfr CCPR5L
;
808 extern __at(0x0F72) __sfr CCPR5H
;
810 //==============================================================================
813 extern __at(0x0F73) __sfr CCP4CON
;
855 extern __at(0x0F73) volatile __CCP4CONbits_t CCP4CONbits
;
866 //==============================================================================
868 extern __at(0x0F74) __sfr CCPR4
;
869 extern __at(0x0F74) __sfr CCPR4L
;
870 extern __at(0x0F75) __sfr CCPR4H
;
872 //==============================================================================
875 extern __at(0x0F76) __sfr T4CON
;
881 unsigned T4CKPS0
: 1;
882 unsigned T4CKPS1
: 1;
884 unsigned T4OUTPS0
: 1;
885 unsigned T4OUTPS1
: 1;
886 unsigned T4OUTPS2
: 1;
887 unsigned T4OUTPS3
: 1;
900 unsigned T4OUTPS
: 4;
905 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
907 #define _T4CKPS0 0x01
908 #define _T4CKPS1 0x02
910 #define _T4OUTPS0 0x08
911 #define _T4OUTPS1 0x10
912 #define _T4OUTPS2 0x20
913 #define _T4OUTPS3 0x40
915 //==============================================================================
917 extern __at(0x0F77) __sfr PR4
;
918 extern __at(0x0F78) __sfr TMR4
;
920 //==============================================================================
923 extern __at(0x0F79) __sfr ECCP1DEL
;
964 extern __at(0x0F79) volatile __ECCP1DELbits_t ECCP1DELbits
;
983 //==============================================================================
986 //==============================================================================
989 extern __at(0x0F7C) __sfr BAUDCON2
;
1002 unsigned ABDOVF
: 1;
1018 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
1020 #define _BAUDCON2_ABDEN 0x01
1021 #define _BAUDCON2_WUE 0x02
1022 #define _BAUDCON2_BRG16 0x08
1023 #define _BAUDCON2_SCKP 0x10
1024 #define _BAUDCON2_RCMT 0x40
1025 #define _BAUDCON2_RCIDL 0x40
1026 #define _BAUDCON2_ABDOVF 0x80
1028 //==============================================================================
1030 extern __at(0x0F7D) __sfr SPBRGH2
;
1032 //==============================================================================
1035 extern __at(0x0F7E) __sfr BAUDCON
;
1048 unsigned ABDOVF
: 1;
1064 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1072 #define _ABDOVF 0x80
1074 //==============================================================================
1077 //==============================================================================
1080 extern __at(0x0F7E) __sfr BAUDCON1
;
1093 unsigned ABDOVF
: 1;
1109 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1111 #define _BAUDCON1_ABDEN 0x01
1112 #define _BAUDCON1_WUE 0x02
1113 #define _BAUDCON1_BRG16 0x08
1114 #define _BAUDCON1_SCKP 0x10
1115 #define _BAUDCON1_RCMT 0x40
1116 #define _BAUDCON1_RCIDL 0x40
1117 #define _BAUDCON1_ABDOVF 0x80
1119 //==============================================================================
1121 extern __at(0x0F7F) __sfr SPBRGH1
;
1123 //==============================================================================
1126 extern __at(0x0F80) __sfr PORTA
;
1173 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1175 #define _PORTA_RA0 0x01
1176 #define _PORTA_AN0 0x01
1177 #define _PORTA_RA1 0x02
1178 #define _PORTA_AN1 0x02
1179 #define _PORTA_RA2 0x04
1180 #define _PORTA_AN2 0x04
1181 #define _PORTA_VREFM 0x04
1182 #define _PORTA_RA3 0x08
1183 #define _PORTA_AN3 0x08
1184 #define _PORTA_VREFP 0x08
1185 #define _PORTA_RA4 0x10
1186 #define _PORTA_T0CKI 0x10
1187 #define _PORTA_RA5 0x20
1188 #define _PORTA_AN4 0x20
1189 #define _PORTA_OSC2 0x40
1190 #define _PORTA_CLKO 0x40
1192 //==============================================================================
1195 //==============================================================================
1198 extern __at(0x0F81) __sfr PORTB
;
1251 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1253 #define _PORTB_RB0 0x01
1254 #define _PORTB_INT0 0x01
1255 #define _PORTB_RB1 0x02
1256 #define _PORTB_INT1 0x02
1257 #define _PORTB_RB2 0x04
1258 #define _PORTB_INT2 0x04
1259 #define _PORTB_RB3 0x08
1260 #define _PORTB_INT3 0x08
1261 #define _PORTB_RB4 0x10
1262 #define _PORTB_KBI0 0x10
1263 #define _PORTB_RB5 0x20
1264 #define _PORTB_KBI1 0x20
1265 #define _PORTB_RB6 0x40
1266 #define _PORTB_KBI2 0x40
1267 #define _PORTB_PGC 0x40
1268 #define _PORTB_RB7 0x80
1269 #define _PORTB_KBI3 0x80
1270 #define _PORTB_PGD 0x80
1272 //==============================================================================
1275 //==============================================================================
1278 extern __at(0x0F82) __sfr PORTC
;
1308 unsigned T13CKI
: 1;
1319 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1321 #define _PORTC_RC0 0x01
1322 #define _PORTC_T1OSO 0x01
1323 #define _PORTC_T13CKI 0x01
1324 #define _PORTC_RC1 0x02
1325 #define _PORTC_T1OSI 0x02
1326 #define _PORTC_CCP2 0x02
1327 #define _PORTC_RC2 0x04
1328 #define _PORTC_CCP1 0x04
1329 #define _PORTC_RC3 0x08
1330 #define _PORTC_SCK 0x08
1331 #define _PORTC_SCL 0x08
1332 #define _PORTC_RC4 0x10
1333 #define _PORTC_SDI 0x10
1334 #define _PORTC_SDA 0x10
1335 #define _PORTC_RC5 0x20
1336 #define _PORTC_SDO 0x20
1337 #define _PORTC_RC6 0x40
1338 #define _PORTC_TX 0x40
1339 #define _PORTC_CK 0x40
1340 #define _PORTC_RC7 0x80
1341 #define _PORTC_RX 0x80
1343 //==============================================================================
1346 //==============================================================================
1349 extern __at(0x0F83) __sfr PORTD
;
1414 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
1416 #define _PORTD_RD0 0x01
1417 #define _PORTD_PSP0 0x01
1418 #define _PORTD_AD00 0x01
1419 #define _PORTD_RD1 0x02
1420 #define _PORTD_PSP1 0x02
1421 #define _PORTD_AD01 0x02
1422 #define _PORTD_RD2 0x04
1423 #define _PORTD_PSP2 0x04
1424 #define _PORTD_AD02 0x04
1425 #define _PORTD_RD3 0x08
1426 #define _PORTD_PSP3 0x08
1427 #define _PORTD_AD03 0x08
1428 #define _PORTD_RD4 0x10
1429 #define _PORTD_PSP4 0x10
1430 #define _PORTD_AD04 0x10
1431 #define _PORTD_SDO2 0x10
1432 #define _PORTD_RD5 0x20
1433 #define _PORTD_PSP5 0x20
1434 #define _PORTD_AD05 0x20
1435 #define _PORTD_SDA2 0x20
1436 #define _PORTD_SDI2 0x20
1437 #define _PORTD_RD6 0x40
1438 #define _PORTD_PSP6 0x40
1439 #define _PORTD_AD06 0x40
1440 #define _PORTD_SCL2 0x40
1441 #define _PORTD_SCK2 0x40
1442 #define _PORTD_RD7 0x80
1443 #define _PORTD_PSP7 0x80
1444 #define _PORTD_AD07 0x80
1445 #define _PORTD_SS2 0x80
1447 //==============================================================================
1450 //==============================================================================
1453 extern __at(0x0F84) __sfr PORTE
;
1494 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1496 #define _PORTE_RE0 0x01
1497 #define _PORTE_RD 0x01
1498 #define _PORTE_AD8 0x01
1499 #define _PORTE_RE1 0x02
1500 #define _PORTE_WR 0x02
1501 #define _PORTE_AD9 0x02
1502 #define _PORTE_RE2 0x04
1503 #define _PORTE_CS 0x04
1504 #define _PORTE_AD10 0x04
1505 #define _PORTE_RE3 0x08
1506 #define _PORTE_AD11 0x08
1507 #define _PORTE_RE4 0x10
1508 #define _PORTE_AD12 0x10
1509 #define _PORTE_RE5 0x20
1510 #define _PORTE_AD13 0x20
1511 #define _PORTE_RE6 0x40
1512 #define _PORTE_AD14 0x40
1513 #define _PORTE_RE7 0x80
1514 #define _PORTE_AD15 0x80
1516 //==============================================================================
1519 //==============================================================================
1522 extern __at(0x0F85) __sfr PORTF
;
1563 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
1565 #define _PORTF_RF1 0x02
1566 #define _PORTF_AN6 0x02
1567 #define _PORTF_RF2 0x04
1568 #define _PORTF_AN7 0x04
1569 #define _PORTF_RF3 0x08
1570 #define _PORTF_AN8 0x08
1571 #define _PORTF_CVREF 0x08
1572 #define _PORTF_RF4 0x10
1573 #define _PORTF_AN9 0x10
1574 #define _PORTF_RF5 0x20
1575 #define _PORTF_AN10 0x20
1576 #define _PORTF_RF6 0x40
1577 #define _PORTF_AN11 0x40
1578 #define _PORTF_RF7 0x80
1579 #define _PORTF_SS 0x80
1581 //==============================================================================
1584 //==============================================================================
1587 extern __at(0x0F86) __sfr PORTG
;
1634 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
1636 #define _PORTG_RG0 0x01
1637 #define _PORTG_CCP3 0x01
1638 #define _PORTG_RG1 0x02
1639 #define _PORTG_TX2 0x02
1640 #define _PORTG_CK2 0x02
1641 #define _PORTG_RG2 0x04
1642 #define _PORTG_RX2 0x04
1643 #define _PORTG_DT2 0x04
1644 #define _PORTG_RG3 0x08
1645 #define _PORTG_CCP4 0x08
1646 #define _PORTG_RG4 0x10
1647 #define _PORTG_CCP5 0x10
1648 #define _PORTG_RJPU 0x20
1649 #define _PORTG_REPU 0x40
1650 #define _PORTG_RDPU 0x80
1652 //==============================================================================
1655 //==============================================================================
1658 extern __at(0x0F87) __sfr PORTH
;
1687 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
1689 #define _PORTH_RH0 0x01
1690 #define _PORTH_AD16 0x01
1691 #define _PORTH_RH1 0x02
1692 #define _PORTH_AD17 0x02
1693 #define _PORTH_RH2 0x04
1694 #define _PORTH_AD18 0x04
1695 #define _PORTH_RH3 0x08
1696 #define _PORTH_AD19 0x08
1697 #define _PORTH_RH4 0x10
1698 #define _PORTH_AN12 0x10
1699 #define _PORTH_RH5 0x20
1700 #define _PORTH_AN13 0x20
1701 #define _PORTH_RH6 0x40
1702 #define _PORTH_AN14 0x40
1703 #define _PORTH_RH7 0x80
1704 #define _PORTH_AN15 0x80
1706 //==============================================================================
1709 //==============================================================================
1712 extern __at(0x0F88) __sfr PORTJ
;
1741 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
1743 #define _PORTJ_RJ0 0x01
1744 #define _PORTJ_ALE 0x01
1745 #define _PORTJ_RJ1 0x02
1746 #define _PORTJ_OE 0x02
1747 #define _PORTJ_RJ2 0x04
1748 #define _PORTJ_WRL 0x04
1749 #define _PORTJ_RJ3 0x08
1750 #define _PORTJ_WRH 0x08
1751 #define _PORTJ_RJ4 0x10
1752 #define _PORTJ_BA0 0x10
1753 #define _PORTJ_RJ5 0x20
1754 #define _PORTJ_CE 0x20
1755 #define _PORTJ_RJ6 0x40
1756 #define _PORTJ_LB 0x40
1757 #define _PORTJ_RJ7 0x80
1758 #define _PORTJ_UB 0x80
1760 //==============================================================================
1763 //==============================================================================
1766 extern __at(0x0F89) __sfr LATA
;
1789 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1798 //==============================================================================
1801 //==============================================================================
1804 extern __at(0x0F8A) __sfr LATB
;
1818 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1829 //==============================================================================
1832 //==============================================================================
1835 extern __at(0x0F8B) __sfr LATC
;
1849 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1860 //==============================================================================
1863 //==============================================================================
1866 extern __at(0x0F8C) __sfr LATD
;
1880 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
1891 //==============================================================================
1894 //==============================================================================
1897 extern __at(0x0F8D) __sfr LATE
;
1911 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1922 //==============================================================================
1925 //==============================================================================
1928 extern __at(0x0F8E) __sfr LATF
;
1942 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
1952 //==============================================================================
1955 //==============================================================================
1958 extern __at(0x0F8F) __sfr LATG
;
1981 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
1989 //==============================================================================
1992 //==============================================================================
1995 extern __at(0x0F90) __sfr LATH
;
2009 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
2020 //==============================================================================
2023 //==============================================================================
2026 extern __at(0x0F91) __sfr LATJ
;
2040 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
2051 //==============================================================================
2054 //==============================================================================
2057 extern __at(0x0F92) __sfr DDRA
;
2063 unsigned TRISA0
: 1;
2064 unsigned TRISA1
: 1;
2065 unsigned TRISA2
: 1;
2066 unsigned TRISA3
: 1;
2067 unsigned TRISA4
: 1;
2068 unsigned TRISA5
: 1;
2098 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
2100 #define _TRISA0 0x01
2102 #define _TRISA1 0x02
2104 #define _TRISA2 0x04
2106 #define _TRISA3 0x08
2108 #define _TRISA4 0x10
2110 #define _TRISA5 0x20
2113 //==============================================================================
2116 //==============================================================================
2119 extern __at(0x0F92) __sfr TRISA
;
2125 unsigned TRISA0
: 1;
2126 unsigned TRISA1
: 1;
2127 unsigned TRISA2
: 1;
2128 unsigned TRISA3
: 1;
2129 unsigned TRISA4
: 1;
2130 unsigned TRISA5
: 1;
2160 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2162 #define _TRISA_TRISA0 0x01
2163 #define _TRISA_RA0 0x01
2164 #define _TRISA_TRISA1 0x02
2165 #define _TRISA_RA1 0x02
2166 #define _TRISA_TRISA2 0x04
2167 #define _TRISA_RA2 0x04
2168 #define _TRISA_TRISA3 0x08
2169 #define _TRISA_RA3 0x08
2170 #define _TRISA_TRISA4 0x10
2171 #define _TRISA_RA4 0x10
2172 #define _TRISA_TRISA5 0x20
2173 #define _TRISA_RA5 0x20
2175 //==============================================================================
2178 //==============================================================================
2181 extern __at(0x0F93) __sfr DDRB
;
2187 unsigned TRISB0
: 1;
2188 unsigned TRISB1
: 1;
2189 unsigned TRISB2
: 1;
2190 unsigned TRISB3
: 1;
2191 unsigned TRISB4
: 1;
2192 unsigned TRISB5
: 1;
2193 unsigned TRISB6
: 1;
2194 unsigned TRISB7
: 1;
2210 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2212 #define _TRISB0 0x01
2214 #define _TRISB1 0x02
2216 #define _TRISB2 0x04
2218 #define _TRISB3 0x08
2220 #define _TRISB4 0x10
2222 #define _TRISB5 0x20
2224 #define _TRISB6 0x40
2226 #define _TRISB7 0x80
2229 //==============================================================================
2232 //==============================================================================
2235 extern __at(0x0F93) __sfr TRISB
;
2241 unsigned TRISB0
: 1;
2242 unsigned TRISB1
: 1;
2243 unsigned TRISB2
: 1;
2244 unsigned TRISB3
: 1;
2245 unsigned TRISB4
: 1;
2246 unsigned TRISB5
: 1;
2247 unsigned TRISB6
: 1;
2248 unsigned TRISB7
: 1;
2264 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2266 #define _TRISB_TRISB0 0x01
2267 #define _TRISB_RB0 0x01
2268 #define _TRISB_TRISB1 0x02
2269 #define _TRISB_RB1 0x02
2270 #define _TRISB_TRISB2 0x04
2271 #define _TRISB_RB2 0x04
2272 #define _TRISB_TRISB3 0x08
2273 #define _TRISB_RB3 0x08
2274 #define _TRISB_TRISB4 0x10
2275 #define _TRISB_RB4 0x10
2276 #define _TRISB_TRISB5 0x20
2277 #define _TRISB_RB5 0x20
2278 #define _TRISB_TRISB6 0x40
2279 #define _TRISB_RB6 0x40
2280 #define _TRISB_TRISB7 0x80
2281 #define _TRISB_RB7 0x80
2283 //==============================================================================
2286 //==============================================================================
2289 extern __at(0x0F94) __sfr DDRC
;
2295 unsigned TRISC0
: 1;
2296 unsigned TRISC1
: 1;
2297 unsigned TRISC2
: 1;
2298 unsigned TRISC3
: 1;
2299 unsigned TRISC4
: 1;
2300 unsigned TRISC5
: 1;
2301 unsigned TRISC6
: 1;
2302 unsigned TRISC7
: 1;
2318 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2320 #define _TRISC0 0x01
2322 #define _TRISC1 0x02
2324 #define _TRISC2 0x04
2326 #define _TRISC3 0x08
2328 #define _TRISC4 0x10
2330 #define _TRISC5 0x20
2332 #define _TRISC6 0x40
2334 #define _TRISC7 0x80
2337 //==============================================================================
2340 //==============================================================================
2343 extern __at(0x0F94) __sfr TRISC
;
2349 unsigned TRISC0
: 1;
2350 unsigned TRISC1
: 1;
2351 unsigned TRISC2
: 1;
2352 unsigned TRISC3
: 1;
2353 unsigned TRISC4
: 1;
2354 unsigned TRISC5
: 1;
2355 unsigned TRISC6
: 1;
2356 unsigned TRISC7
: 1;
2372 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2374 #define _TRISC_TRISC0 0x01
2375 #define _TRISC_RC0 0x01
2376 #define _TRISC_TRISC1 0x02
2377 #define _TRISC_RC1 0x02
2378 #define _TRISC_TRISC2 0x04
2379 #define _TRISC_RC2 0x04
2380 #define _TRISC_TRISC3 0x08
2381 #define _TRISC_RC3 0x08
2382 #define _TRISC_TRISC4 0x10
2383 #define _TRISC_RC4 0x10
2384 #define _TRISC_TRISC5 0x20
2385 #define _TRISC_RC5 0x20
2386 #define _TRISC_TRISC6 0x40
2387 #define _TRISC_RC6 0x40
2388 #define _TRISC_TRISC7 0x80
2389 #define _TRISC_RC7 0x80
2391 //==============================================================================
2394 //==============================================================================
2397 extern __at(0x0F95) __sfr DDRD
;
2403 unsigned TRISD0
: 1;
2404 unsigned TRISD1
: 1;
2405 unsigned TRISD2
: 1;
2406 unsigned TRISD3
: 1;
2407 unsigned TRISD4
: 1;
2408 unsigned TRISD5
: 1;
2409 unsigned TRISD6
: 1;
2410 unsigned TRISD7
: 1;
2426 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
2428 #define _TRISD0 0x01
2430 #define _TRISD1 0x02
2432 #define _TRISD2 0x04
2434 #define _TRISD3 0x08
2436 #define _TRISD4 0x10
2438 #define _TRISD5 0x20
2440 #define _TRISD6 0x40
2442 #define _TRISD7 0x80
2445 //==============================================================================
2448 //==============================================================================
2451 extern __at(0x0F95) __sfr TRISD
;
2457 unsigned TRISD0
: 1;
2458 unsigned TRISD1
: 1;
2459 unsigned TRISD2
: 1;
2460 unsigned TRISD3
: 1;
2461 unsigned TRISD4
: 1;
2462 unsigned TRISD5
: 1;
2463 unsigned TRISD6
: 1;
2464 unsigned TRISD7
: 1;
2480 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
2482 #define _TRISD_TRISD0 0x01
2483 #define _TRISD_RD0 0x01
2484 #define _TRISD_TRISD1 0x02
2485 #define _TRISD_RD1 0x02
2486 #define _TRISD_TRISD2 0x04
2487 #define _TRISD_RD2 0x04
2488 #define _TRISD_TRISD3 0x08
2489 #define _TRISD_RD3 0x08
2490 #define _TRISD_TRISD4 0x10
2491 #define _TRISD_RD4 0x10
2492 #define _TRISD_TRISD5 0x20
2493 #define _TRISD_RD5 0x20
2494 #define _TRISD_TRISD6 0x40
2495 #define _TRISD_RD6 0x40
2496 #define _TRISD_TRISD7 0x80
2497 #define _TRISD_RD7 0x80
2499 //==============================================================================
2502 //==============================================================================
2505 extern __at(0x0F96) __sfr DDRE
;
2511 unsigned TRISE0
: 1;
2512 unsigned TRISE1
: 1;
2513 unsigned TRISE2
: 1;
2514 unsigned TRISE3
: 1;
2515 unsigned TRISE4
: 1;
2516 unsigned TRISE5
: 1;
2517 unsigned TRISE6
: 1;
2518 unsigned TRISE7
: 1;
2534 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
2536 #define _TRISE0 0x01
2538 #define _TRISE1 0x02
2540 #define _TRISE2 0x04
2542 #define _TRISE3 0x08
2544 #define _TRISE4 0x10
2546 #define _TRISE5 0x20
2548 #define _TRISE6 0x40
2550 #define _TRISE7 0x80
2553 //==============================================================================
2556 //==============================================================================
2559 extern __at(0x0F96) __sfr TRISE
;
2565 unsigned TRISE0
: 1;
2566 unsigned TRISE1
: 1;
2567 unsigned TRISE2
: 1;
2568 unsigned TRISE3
: 1;
2569 unsigned TRISE4
: 1;
2570 unsigned TRISE5
: 1;
2571 unsigned TRISE6
: 1;
2572 unsigned TRISE7
: 1;
2588 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
2590 #define _TRISE_TRISE0 0x01
2591 #define _TRISE_RE0 0x01
2592 #define _TRISE_TRISE1 0x02
2593 #define _TRISE_RE1 0x02
2594 #define _TRISE_TRISE2 0x04
2595 #define _TRISE_RE2 0x04
2596 #define _TRISE_TRISE3 0x08
2597 #define _TRISE_RE3 0x08
2598 #define _TRISE_TRISE4 0x10
2599 #define _TRISE_RE4 0x10
2600 #define _TRISE_TRISE5 0x20
2601 #define _TRISE_RE5 0x20
2602 #define _TRISE_TRISE6 0x40
2603 #define _TRISE_RE6 0x40
2604 #define _TRISE_TRISE7 0x80
2605 #define _TRISE_RE7 0x80
2607 //==============================================================================
2610 //==============================================================================
2613 extern __at(0x0F97) __sfr DDRF
;
2620 unsigned TRISF1
: 1;
2621 unsigned TRISF2
: 1;
2622 unsigned TRISF3
: 1;
2623 unsigned TRISF4
: 1;
2624 unsigned TRISF5
: 1;
2625 unsigned TRISF6
: 1;
2626 unsigned TRISF7
: 1;
2642 extern __at(0x0F97) volatile __DDRFbits_t DDRFbits
;
2644 #define _TRISF1 0x02
2646 #define _TRISF2 0x04
2648 #define _TRISF3 0x08
2650 #define _TRISF4 0x10
2652 #define _TRISF5 0x20
2654 #define _TRISF6 0x40
2656 #define _TRISF7 0x80
2659 //==============================================================================
2662 //==============================================================================
2665 extern __at(0x0F97) __sfr TRISF
;
2672 unsigned TRISF1
: 1;
2673 unsigned TRISF2
: 1;
2674 unsigned TRISF3
: 1;
2675 unsigned TRISF4
: 1;
2676 unsigned TRISF5
: 1;
2677 unsigned TRISF6
: 1;
2678 unsigned TRISF7
: 1;
2694 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
2696 #define _TRISF_TRISF1 0x02
2697 #define _TRISF_RF1 0x02
2698 #define _TRISF_TRISF2 0x04
2699 #define _TRISF_RF2 0x04
2700 #define _TRISF_TRISF3 0x08
2701 #define _TRISF_RF3 0x08
2702 #define _TRISF_TRISF4 0x10
2703 #define _TRISF_RF4 0x10
2704 #define _TRISF_TRISF5 0x20
2705 #define _TRISF_RF5 0x20
2706 #define _TRISF_TRISF6 0x40
2707 #define _TRISF_RF6 0x40
2708 #define _TRISF_TRISF7 0x80
2709 #define _TRISF_RF7 0x80
2711 //==============================================================================
2714 //==============================================================================
2717 extern __at(0x0F98) __sfr DDRG
;
2723 unsigned TRISG0
: 1;
2724 unsigned TRISG1
: 1;
2725 unsigned TRISG2
: 1;
2726 unsigned TRISG3
: 1;
2727 unsigned TRISG4
: 1;
2758 extern __at(0x0F98) volatile __DDRGbits_t DDRGbits
;
2760 #define _TRISG0 0x01
2762 #define _TRISG1 0x02
2764 #define _TRISG2 0x04
2766 #define _TRISG3 0x08
2768 #define _TRISG4 0x10
2771 //==============================================================================
2774 //==============================================================================
2777 extern __at(0x0F98) __sfr TRISG
;
2783 unsigned TRISG0
: 1;
2784 unsigned TRISG1
: 1;
2785 unsigned TRISG2
: 1;
2786 unsigned TRISG3
: 1;
2787 unsigned TRISG4
: 1;
2818 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
2820 #define _TRISG_TRISG0 0x01
2821 #define _TRISG_RG0 0x01
2822 #define _TRISG_TRISG1 0x02
2823 #define _TRISG_RG1 0x02
2824 #define _TRISG_TRISG2 0x04
2825 #define _TRISG_RG2 0x04
2826 #define _TRISG_TRISG3 0x08
2827 #define _TRISG_RG3 0x08
2828 #define _TRISG_TRISG4 0x10
2829 #define _TRISG_RG4 0x10
2831 //==============================================================================
2834 //==============================================================================
2837 extern __at(0x0F99) __sfr DDRH
;
2843 unsigned TRISH0
: 1;
2844 unsigned TRISH1
: 1;
2845 unsigned TRISH2
: 1;
2846 unsigned TRISH3
: 1;
2847 unsigned TRISH4
: 1;
2848 unsigned TRISH5
: 1;
2849 unsigned TRISH6
: 1;
2850 unsigned TRISH7
: 1;
2866 extern __at(0x0F99) volatile __DDRHbits_t DDRHbits
;
2868 #define _TRISH0 0x01
2870 #define _TRISH1 0x02
2872 #define _TRISH2 0x04
2874 #define _TRISH3 0x08
2876 #define _TRISH4 0x10
2878 #define _TRISH5 0x20
2880 #define _TRISH6 0x40
2882 #define _TRISH7 0x80
2885 //==============================================================================
2888 //==============================================================================
2891 extern __at(0x0F99) __sfr TRISH
;
2897 unsigned TRISH0
: 1;
2898 unsigned TRISH1
: 1;
2899 unsigned TRISH2
: 1;
2900 unsigned TRISH3
: 1;
2901 unsigned TRISH4
: 1;
2902 unsigned TRISH5
: 1;
2903 unsigned TRISH6
: 1;
2904 unsigned TRISH7
: 1;
2920 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
2922 #define _TRISH_TRISH0 0x01
2923 #define _TRISH_RH0 0x01
2924 #define _TRISH_TRISH1 0x02
2925 #define _TRISH_RH1 0x02
2926 #define _TRISH_TRISH2 0x04
2927 #define _TRISH_RH2 0x04
2928 #define _TRISH_TRISH3 0x08
2929 #define _TRISH_RH3 0x08
2930 #define _TRISH_TRISH4 0x10
2931 #define _TRISH_RH4 0x10
2932 #define _TRISH_TRISH5 0x20
2933 #define _TRISH_RH5 0x20
2934 #define _TRISH_TRISH6 0x40
2935 #define _TRISH_RH6 0x40
2936 #define _TRISH_TRISH7 0x80
2937 #define _TRISH_RH7 0x80
2939 //==============================================================================
2942 //==============================================================================
2945 extern __at(0x0F9A) __sfr DDRJ
;
2951 unsigned TRISJ0
: 1;
2952 unsigned TRISJ1
: 1;
2953 unsigned TRISJ2
: 1;
2954 unsigned TRISJ3
: 1;
2955 unsigned TRISJ4
: 1;
2956 unsigned TRISJ5
: 1;
2957 unsigned TRISJ6
: 1;
2958 unsigned TRISJ7
: 1;
2974 extern __at(0x0F9A) volatile __DDRJbits_t DDRJbits
;
2976 #define _TRISJ0 0x01
2978 #define _TRISJ1 0x02
2980 #define _TRISJ2 0x04
2982 #define _TRISJ3 0x08
2984 #define _TRISJ4 0x10
2986 #define _TRISJ5 0x20
2988 #define _TRISJ6 0x40
2990 #define _TRISJ7 0x80
2993 //==============================================================================
2996 //==============================================================================
2999 extern __at(0x0F9A) __sfr TRISJ
;
3005 unsigned TRISJ0
: 1;
3006 unsigned TRISJ1
: 1;
3007 unsigned TRISJ2
: 1;
3008 unsigned TRISJ3
: 1;
3009 unsigned TRISJ4
: 1;
3010 unsigned TRISJ5
: 1;
3011 unsigned TRISJ6
: 1;
3012 unsigned TRISJ7
: 1;
3028 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
3030 #define _TRISJ_TRISJ0 0x01
3031 #define _TRISJ_RJ0 0x01
3032 #define _TRISJ_TRISJ1 0x02
3033 #define _TRISJ_RJ1 0x02
3034 #define _TRISJ_TRISJ2 0x04
3035 #define _TRISJ_RJ2 0x04
3036 #define _TRISJ_TRISJ3 0x08
3037 #define _TRISJ_RJ3 0x08
3038 #define _TRISJ_TRISJ4 0x10
3039 #define _TRISJ_RJ4 0x10
3040 #define _TRISJ_TRISJ5 0x20
3041 #define _TRISJ_RJ5 0x20
3042 #define _TRISJ_TRISJ6 0x40
3043 #define _TRISJ_RJ6 0x40
3044 #define _TRISJ_TRISJ7 0x80
3045 #define _TRISJ_RJ7 0x80
3047 //==============================================================================
3050 //==============================================================================
3053 extern __at(0x0F9B) __sfr OSCTUNE
;
3067 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3071 //==============================================================================
3074 //==============================================================================
3077 extern __at(0x0F9C) __sfr MEMCON
;
3107 extern __at(0x0F9C) volatile __MEMCONbits_t MEMCONbits
;
3115 //==============================================================================
3118 //==============================================================================
3121 extern __at(0x0F9D) __sfr PIE1
;
3127 unsigned TMR1IE
: 1;
3128 unsigned TMR2IE
: 1;
3129 unsigned CCP1IE
: 1;
3130 unsigned SSP1IE
: 1;
3150 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3152 #define _TMR1IE 0x01
3153 #define _TMR2IE 0x02
3154 #define _CCP1IE 0x04
3156 #define _SSP1IE 0x08
3165 //==============================================================================
3168 //==============================================================================
3171 extern __at(0x0F9E) __sfr PIR1
;
3177 unsigned TMR1IF
: 1;
3178 unsigned TMR2IF
: 1;
3179 unsigned CCP1IF
: 1;
3180 unsigned SSP1IF
: 1;
3200 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3202 #define _TMR1IF 0x01
3203 #define _TMR2IF 0x02
3204 #define _CCP1IF 0x04
3206 #define _SSP1IF 0x08
3215 //==============================================================================
3218 //==============================================================================
3221 extern __at(0x0F9F) __sfr IPR1
;
3227 unsigned TMR1IP
: 1;
3228 unsigned TMR2IP
: 1;
3229 unsigned CCP1IP
: 1;
3230 unsigned SSP1IP
: 1;
3250 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3252 #define _TMR1IP 0x01
3253 #define _TMR2IP 0x02
3254 #define _CCP1IP 0x04
3256 #define _SSP1IP 0x08
3265 //==============================================================================
3268 //==============================================================================
3271 extern __at(0x0FA0) __sfr PIE2
;
3277 unsigned CCP2IE
: 1;
3278 unsigned TMR3IE
: 1;
3280 unsigned BCL1IE
: 1;
3284 unsigned OSCFIE
: 1;
3300 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3302 #define _CCP2IE 0x01
3303 #define _TMR3IE 0x02
3304 #define _BCL1IE 0x08
3307 #define _OSCFIE 0x80
3309 //==============================================================================
3312 //==============================================================================
3315 extern __at(0x0FA1) __sfr PIR2
;
3321 unsigned CCP2IF
: 1;
3322 unsigned TMR3IF
: 1;
3324 unsigned BCL1IF
: 1;
3328 unsigned OSCFIF
: 1;
3344 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3346 #define _CCP2IF 0x01
3347 #define _TMR3IF 0x02
3348 #define _BCL1IF 0x08
3351 #define _OSCFIF 0x80
3353 //==============================================================================
3356 //==============================================================================
3359 extern __at(0x0FA2) __sfr IPR2
;
3365 unsigned CCP2IP
: 1;
3366 unsigned TMR3IP
: 1;
3368 unsigned BCL1IP
: 1;
3372 unsigned OSCFIP
: 1;
3388 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3390 #define _CCP2IP 0x01
3391 #define _TMR3IP 0x02
3392 #define _BCL1IP 0x08
3395 #define _OSCFIP 0x80
3397 //==============================================================================
3400 //==============================================================================
3403 extern __at(0x0FA3) __sfr PIE3
;
3407 unsigned CCP3IE
: 1;
3408 unsigned CCP4IE
: 1;
3409 unsigned CCP5IE
: 1;
3410 unsigned TMR4IE
: 1;
3413 unsigned BCL2IE
: 1;
3414 unsigned SSP2IE
: 1;
3417 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3419 #define _CCP3IE 0x01
3420 #define _CCP4IE 0x02
3421 #define _CCP5IE 0x04
3422 #define _TMR4IE 0x08
3425 #define _BCL2IE 0x40
3426 #define _SSP2IE 0x80
3428 //==============================================================================
3431 //==============================================================================
3434 extern __at(0x0FA4) __sfr PIR3
;
3438 unsigned CCP3IF
: 1;
3439 unsigned CCP4IF
: 1;
3440 unsigned CCP5IF
: 1;
3441 unsigned TMR4IF
: 1;
3444 unsigned BCL2IF
: 1;
3445 unsigned SSP2IF
: 1;
3448 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3450 #define _CCP3IF 0x01
3451 #define _CCP4IF 0x02
3452 #define _CCP5IF 0x04
3453 #define _TMR4IF 0x08
3456 #define _BCL2IF 0x40
3457 #define _SSP2IF 0x80
3459 //==============================================================================
3462 //==============================================================================
3465 extern __at(0x0FA5) __sfr IPR3
;
3469 unsigned CCP3IP
: 1;
3470 unsigned CCP4IP
: 1;
3471 unsigned CCP5IP
: 1;
3472 unsigned TMR4IP
: 1;
3475 unsigned BCL2IP
: 1;
3476 unsigned SSP2IP
: 1;
3479 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3481 #define _CCP3IP 0x01
3482 #define _CCP4IP 0x02
3483 #define _CCP5IP 0x04
3484 #define _TMR4IP 0x08
3487 #define _BCL2IP 0x40
3488 #define _SSP2IP 0x80
3490 //==============================================================================
3493 //==============================================================================
3496 extern __at(0x0FA6) __sfr EECON1
;
3510 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3517 //==============================================================================
3519 extern __at(0x0FA7) __sfr EECON2
;
3521 //==============================================================================
3524 extern __at(0x0FAB) __sfr RCSTA
;
3545 unsigned ADDEN1
: 1;
3560 unsigned NOT_RC8
: 1;
3589 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3599 #define _ADDEN1 0x08
3606 #define _NOT_RC8 0x40
3612 //==============================================================================
3615 //==============================================================================
3618 extern __at(0x0FAB) __sfr RCSTA1
;
3639 unsigned ADDEN1
: 1;
3654 unsigned NOT_RC8
: 1;
3683 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3685 #define _RCSTA1_RX9D 0x01
3686 #define _RCSTA1_RCD8 0x01
3687 #define _RCSTA1_RX9D1 0x01
3688 #define _RCSTA1_OERR 0x02
3689 #define _RCSTA1_OERR1 0x02
3690 #define _RCSTA1_FERR 0x04
3691 #define _RCSTA1_FERR1 0x04
3692 #define _RCSTA1_ADDEN 0x08
3693 #define _RCSTA1_ADDEN1 0x08
3694 #define _RCSTA1_CREN 0x10
3695 #define _RCSTA1_CREN1 0x10
3696 #define _RCSTA1_SREN 0x20
3697 #define _RCSTA1_SREN1 0x20
3698 #define _RCSTA1_RX9 0x40
3699 #define _RCSTA1_RC9 0x40
3700 #define _RCSTA1_NOT_RC8 0x40
3701 #define _RCSTA1_RC8_9 0x40
3702 #define _RCSTA1_RX91 0x40
3703 #define _RCSTA1_SPEN 0x80
3704 #define _RCSTA1_SPEN1 0x80
3706 //==============================================================================
3709 //==============================================================================
3712 extern __at(0x0FAC) __sfr TXSTA
;
3733 unsigned SENDB1
: 1;
3748 unsigned NOT_TX8
: 1;
3765 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3775 #define _SENDB1 0x08
3782 #define _NOT_TX8 0x40
3787 //==============================================================================
3790 //==============================================================================
3793 extern __at(0x0FAC) __sfr TXSTA1
;
3814 unsigned SENDB1
: 1;
3829 unsigned NOT_TX8
: 1;
3846 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3848 #define _TXSTA1_TX9D 0x01
3849 #define _TXSTA1_TXD8 0x01
3850 #define _TXSTA1_TX9D1 0x01
3851 #define _TXSTA1_TRMT 0x02
3852 #define _TXSTA1_TRMT1 0x02
3853 #define _TXSTA1_BRGH 0x04
3854 #define _TXSTA1_BRGH1 0x04
3855 #define _TXSTA1_SENDB 0x08
3856 #define _TXSTA1_SENDB1 0x08
3857 #define _TXSTA1_SYNC 0x10
3858 #define _TXSTA1_SYNC1 0x10
3859 #define _TXSTA1_TXEN 0x20
3860 #define _TXSTA1_TXEN1 0x20
3861 #define _TXSTA1_TX9 0x40
3862 #define _TXSTA1_TX8_9 0x40
3863 #define _TXSTA1_NOT_TX8 0x40
3864 #define _TXSTA1_TX91 0x40
3865 #define _TXSTA1_CSRC 0x80
3866 #define _TXSTA1_CSRC1 0x80
3868 //==============================================================================
3870 extern __at(0x0FAD) __sfr TXREG
;
3871 extern __at(0x0FAD) __sfr TXREG1
;
3872 extern __at(0x0FAE) __sfr RCREG
;
3873 extern __at(0x0FAE) __sfr RCREG1
;
3874 extern __at(0x0FAF) __sfr SPBRG
;
3875 extern __at(0x0FAF) __sfr SPBRG1
;
3877 //==============================================================================
3880 extern __at(0x0FB0) __sfr PSPCON
;
3888 unsigned PSPMODE
: 1;
3894 extern __at(0x0FB0) volatile __PSPCONbits_t PSPCONbits
;
3896 #define _PSPMODE 0x10
3901 //==============================================================================
3904 //==============================================================================
3907 extern __at(0x0FB1) __sfr T3CON
;
3913 unsigned TMR3ON
: 1;
3914 unsigned TMR3CS
: 1;
3915 unsigned NOT_T3SYNC
: 1;
3916 unsigned T3CCP1
: 1;
3917 unsigned T3CKPS0
: 1;
3918 unsigned T3CKPS1
: 1;
3919 unsigned T3CCP2
: 1;
3927 unsigned T3SYNC
: 1;
3939 unsigned T3INSYNC
: 1;
3950 unsigned T3CKPS
: 2;
3955 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3957 #define _T3CON_TMR3ON 0x01
3958 #define _T3CON_TMR3CS 0x02
3959 #define _T3CON_NOT_T3SYNC 0x04
3960 #define _T3CON_T3SYNC 0x04
3961 #define _T3CON_T3INSYNC 0x04
3962 #define _T3CON_T3CCP1 0x08
3963 #define _T3CON_T3CKPS0 0x10
3964 #define _T3CON_T3CKPS1 0x20
3965 #define _T3CON_T3CCP2 0x40
3966 #define _T3CON_RD16 0x80
3968 //==============================================================================
3970 extern __at(0x0FB2) __sfr TMR3
;
3971 extern __at(0x0FB2) __sfr TMR3L
;
3972 extern __at(0x0FB3) __sfr TMR3H
;
3974 //==============================================================================
3977 extern __at(0x0FB4) __sfr CMCON
;
4000 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
4011 //==============================================================================
4014 //==============================================================================
4017 extern __at(0x0FB5) __sfr CVRCON
;
4040 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
4051 //==============================================================================
4054 //==============================================================================
4057 extern __at(0x0FB6) __sfr ECCP1AS
;
4063 unsigned PSSBD0
: 1;
4064 unsigned PSSBD1
: 1;
4065 unsigned PSSAC0
: 1;
4066 unsigned PSSAC1
: 1;
4067 unsigned ECCPAS0
: 1;
4068 unsigned ECCPAS1
: 1;
4069 unsigned ECCPAS2
: 1;
4070 unsigned ECCPASE
: 1;
4075 unsigned PSS1BD0
: 1;
4076 unsigned PSS1BD1
: 1;
4077 unsigned PSS1AC0
: 1;
4078 unsigned PSS1AC1
: 1;
4079 unsigned ECCP1AS0
: 1;
4080 unsigned ECCP1AS1
: 1;
4081 unsigned ECCP1AS2
: 1;
4082 unsigned ECCP1ASE
: 1;
4093 unsigned PSS1BD
: 2;
4107 unsigned PSS1AC
: 2;
4114 unsigned ECCPAS
: 3;
4121 unsigned ECCP1AS
: 3;
4126 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
4128 #define _PSSBD0 0x01
4129 #define _PSS1BD0 0x01
4130 #define _PSSBD1 0x02
4131 #define _PSS1BD1 0x02
4132 #define _PSSAC0 0x04
4133 #define _PSS1AC0 0x04
4134 #define _PSSAC1 0x08
4135 #define _PSS1AC1 0x08
4136 #define _ECCPAS0 0x10
4137 #define _ECCP1AS0 0x10
4138 #define _ECCPAS1 0x20
4139 #define _ECCP1AS1 0x20
4140 #define _ECCPAS2 0x40
4141 #define _ECCP1AS2 0x40
4142 #define _ECCPASE 0x80
4143 #define _ECCP1ASE 0x80
4145 //==============================================================================
4148 //==============================================================================
4151 extern __at(0x0FB7) __sfr CCP3CON
;
4157 unsigned CCP3M0
: 1;
4158 unsigned CCP3M1
: 1;
4159 unsigned CCP3M2
: 1;
4160 unsigned CCP3M3
: 1;
4199 extern __at(0x0FB7) volatile __CCP3CONbits_t CCP3CONbits
;
4201 #define _CCP3M0 0x01
4202 #define _CCP3M1 0x02
4203 #define _CCP3M2 0x04
4204 #define _CCP3M3 0x08
4212 //==============================================================================
4215 //==============================================================================
4218 extern __at(0x0FB7) __sfr ECCP3CON
;
4224 unsigned CCP3M0
: 1;
4225 unsigned CCP3M1
: 1;
4226 unsigned CCP3M2
: 1;
4227 unsigned CCP3M3
: 1;
4266 extern __at(0x0FB7) volatile __ECCP3CONbits_t ECCP3CONbits
;
4268 #define _ECCP3CON_CCP3M0 0x01
4269 #define _ECCP3CON_CCP3M1 0x02
4270 #define _ECCP3CON_CCP3M2 0x04
4271 #define _ECCP3CON_CCP3M3 0x08
4272 #define _ECCP3CON_DC3B0 0x10
4273 #define _ECCP3CON_CCP3Y 0x10
4274 #define _ECCP3CON_DC3B1 0x20
4275 #define _ECCP3CON_CCP3X 0x20
4276 #define _ECCP3CON_P3M0 0x40
4277 #define _ECCP3CON_P3M1 0x80
4279 //==============================================================================
4281 extern __at(0x0FB8) __sfr CCPR3
;
4282 extern __at(0x0FB8) __sfr CCPR3L
;
4283 extern __at(0x0FB9) __sfr CCPR3H
;
4285 //==============================================================================
4288 extern __at(0x0FBA) __sfr CCP2CON
;
4294 unsigned CCP2M0
: 1;
4295 unsigned CCP2M1
: 1;
4296 unsigned CCP2M2
: 1;
4297 unsigned CCP2M3
: 1;
4336 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
4338 #define _CCP2M0 0x01
4339 #define _CCP2M1 0x02
4340 #define _CCP2M2 0x04
4341 #define _CCP2M3 0x08
4349 //==============================================================================
4352 //==============================================================================
4355 extern __at(0x0FBA) __sfr ECCP2CON
;
4361 unsigned CCP2M0
: 1;
4362 unsigned CCP2M1
: 1;
4363 unsigned CCP2M2
: 1;
4364 unsigned CCP2M3
: 1;
4403 extern __at(0x0FBA) volatile __ECCP2CONbits_t ECCP2CONbits
;
4405 #define _ECCP2CON_CCP2M0 0x01
4406 #define _ECCP2CON_CCP2M1 0x02
4407 #define _ECCP2CON_CCP2M2 0x04
4408 #define _ECCP2CON_CCP2M3 0x08
4409 #define _ECCP2CON_DC2B0 0x10
4410 #define _ECCP2CON_CCP2Y 0x10
4411 #define _ECCP2CON_DC2B1 0x20
4412 #define _ECCP2CON_CCP2X 0x20
4413 #define _ECCP2CON_P2M0 0x40
4414 #define _ECCP2CON_P2M1 0x80
4416 //==============================================================================
4418 extern __at(0x0FBB) __sfr CCPR2
;
4419 extern __at(0x0FBB) __sfr CCPR2L
;
4420 extern __at(0x0FBC) __sfr CCPR2H
;
4422 //==============================================================================
4425 extern __at(0x0FBD) __sfr CCP1CON
;
4431 unsigned CCP1M0
: 1;
4432 unsigned CCP1M1
: 1;
4433 unsigned CCP1M2
: 1;
4434 unsigned CCP1M3
: 1;
4473 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4475 #define _CCP1M0 0x01
4476 #define _CCP1M1 0x02
4477 #define _CCP1M2 0x04
4478 #define _CCP1M3 0x08
4486 //==============================================================================
4489 //==============================================================================
4492 extern __at(0x0FBD) __sfr ECCP1CON
;
4498 unsigned CCP1M0
: 1;
4499 unsigned CCP1M1
: 1;
4500 unsigned CCP1M2
: 1;
4501 unsigned CCP1M3
: 1;
4540 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4542 #define _ECCP1CON_CCP1M0 0x01
4543 #define _ECCP1CON_CCP1M1 0x02
4544 #define _ECCP1CON_CCP1M2 0x04
4545 #define _ECCP1CON_CCP1M3 0x08
4546 #define _ECCP1CON_DC1B0 0x10
4547 #define _ECCP1CON_CCP1Y 0x10
4548 #define _ECCP1CON_DC1B1 0x20
4549 #define _ECCP1CON_CCP1X 0x20
4550 #define _ECCP1CON_P1M0 0x40
4551 #define _ECCP1CON_P1M1 0x80
4553 //==============================================================================
4555 extern __at(0x0FBE) __sfr CCPR1
;
4556 extern __at(0x0FBE) __sfr CCPR1L
;
4557 extern __at(0x0FBF) __sfr CCPR1H
;
4559 //==============================================================================
4562 extern __at(0x0FC0) __sfr ADCON2
;
4592 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4602 //==============================================================================
4605 //==============================================================================
4608 extern __at(0x0FC1) __sfr ADCON1
;
4638 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4647 //==============================================================================
4650 //==============================================================================
4653 extern __at(0x0FC2) __sfr ADCON0
;
4660 unsigned GO_NOT_DONE
: 1;
4684 unsigned GO_DONE
: 1;
4708 unsigned NOT_DONE
: 1;
4725 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4728 #define _GO_NOT_DONE 0x02
4730 #define _GO_DONE 0x02
4732 #define _NOT_DONE 0x02
4739 //==============================================================================
4741 extern __at(0x0FC3) __sfr ADRES
;
4742 extern __at(0x0FC3) __sfr ADRESL
;
4743 extern __at(0x0FC4) __sfr ADRESH
;
4745 //==============================================================================
4748 extern __at(0x0FC5) __sfr SSP1CON2
;
4760 unsigned ACKSTAT
: 1;
4767 unsigned ADMSK1
: 1;
4768 unsigned ADMSK2
: 1;
4769 unsigned ADMSK3
: 1;
4770 unsigned ADMSK4
: 1;
4771 unsigned ADMSK5
: 1;
4777 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4781 #define _ADMSK1 0x02
4783 #define _ADMSK2 0x04
4785 #define _ADMSK3 0x08
4787 #define _ADMSK4 0x10
4789 #define _ADMSK5 0x20
4790 #define _ACKSTAT 0x40
4793 //==============================================================================
4796 //==============================================================================
4799 extern __at(0x0FC5) __sfr SSPCON2
;
4811 unsigned ACKSTAT
: 1;
4818 unsigned ADMSK1
: 1;
4819 unsigned ADMSK2
: 1;
4820 unsigned ADMSK3
: 1;
4821 unsigned ADMSK4
: 1;
4822 unsigned ADMSK5
: 1;
4828 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4830 #define _SSPCON2_SEN 0x01
4831 #define _SSPCON2_RSEN 0x02
4832 #define _SSPCON2_ADMSK1 0x02
4833 #define _SSPCON2_PEN 0x04
4834 #define _SSPCON2_ADMSK2 0x04
4835 #define _SSPCON2_RCEN 0x08
4836 #define _SSPCON2_ADMSK3 0x08
4837 #define _SSPCON2_ACKEN 0x10
4838 #define _SSPCON2_ADMSK4 0x10
4839 #define _SSPCON2_ACKDT 0x20
4840 #define _SSPCON2_ADMSK5 0x20
4841 #define _SSPCON2_ACKSTAT 0x40
4842 #define _SSPCON2_GCEN 0x80
4844 //==============================================================================
4847 //==============================================================================
4850 extern __at(0x0FC6) __sfr SSP1CON1
;
4873 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4884 //==============================================================================
4887 //==============================================================================
4890 extern __at(0x0FC6) __sfr SSPCON1
;
4913 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4915 #define _SSPCON1_SSPM0 0x01
4916 #define _SSPCON1_SSPM1 0x02
4917 #define _SSPCON1_SSPM2 0x04
4918 #define _SSPCON1_SSPM3 0x08
4919 #define _SSPCON1_CKP 0x10
4920 #define _SSPCON1_SSPEN 0x20
4921 #define _SSPCON1_SSPOV 0x40
4922 #define _SSPCON1_WCOL 0x80
4924 //==============================================================================
4927 //==============================================================================
4930 extern __at(0x0FC7) __sfr SSP1STAT
;
4938 unsigned R_NOT_W
: 1;
4941 unsigned D_NOT_A
: 1;
4951 unsigned I2C_START
: 1;
4952 unsigned I2C_STOP
: 1;
4962 unsigned I2C_READ
: 1;
4965 unsigned I2C_DAT
: 1;
4986 unsigned NOT_WRITE
: 1;
4989 unsigned NOT_ADDRESS
: 1;
4998 unsigned READ_WRITE
: 1;
5001 unsigned DATA_ADDRESS
: 1;
5019 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5023 #define _R_NOT_W 0x04
5025 #define _I2C_READ 0x04
5027 #define _NOT_WRITE 0x04
5028 #define _READ_WRITE 0x04
5031 #define _I2C_START 0x08
5033 #define _I2C_STOP 0x10
5034 #define _D_NOT_A 0x20
5036 #define _I2C_DAT 0x20
5038 #define _NOT_ADDRESS 0x20
5039 #define _DATA_ADDRESS 0x20
5044 //==============================================================================
5047 //==============================================================================
5050 extern __at(0x0FC7) __sfr SSPSTAT
;
5058 unsigned R_NOT_W
: 1;
5061 unsigned D_NOT_A
: 1;
5071 unsigned I2C_START
: 1;
5072 unsigned I2C_STOP
: 1;
5082 unsigned I2C_READ
: 1;
5085 unsigned I2C_DAT
: 1;
5106 unsigned NOT_WRITE
: 1;
5109 unsigned NOT_ADDRESS
: 1;
5118 unsigned READ_WRITE
: 1;
5121 unsigned DATA_ADDRESS
: 1;
5139 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5141 #define _SSPSTAT_BF 0x01
5142 #define _SSPSTAT_UA 0x02
5143 #define _SSPSTAT_R_NOT_W 0x04
5144 #define _SSPSTAT_R_W 0x04
5145 #define _SSPSTAT_I2C_READ 0x04
5146 #define _SSPSTAT_NOT_W 0x04
5147 #define _SSPSTAT_NOT_WRITE 0x04
5148 #define _SSPSTAT_READ_WRITE 0x04
5149 #define _SSPSTAT_R 0x04
5150 #define _SSPSTAT_S 0x08
5151 #define _SSPSTAT_I2C_START 0x08
5152 #define _SSPSTAT_P 0x10
5153 #define _SSPSTAT_I2C_STOP 0x10
5154 #define _SSPSTAT_D_NOT_A 0x20
5155 #define _SSPSTAT_D_A 0x20
5156 #define _SSPSTAT_I2C_DAT 0x20
5157 #define _SSPSTAT_NOT_A 0x20
5158 #define _SSPSTAT_NOT_ADDRESS 0x20
5159 #define _SSPSTAT_DATA_ADDRESS 0x20
5160 #define _SSPSTAT_D 0x20
5161 #define _SSPSTAT_CKE 0x40
5162 #define _SSPSTAT_SMP 0x80
5164 //==============================================================================
5166 extern __at(0x0FC8) __sfr SSP1ADD
;
5167 extern __at(0x0FC8) __sfr SSPADD
;
5168 extern __at(0x0FC9) __sfr SSP1BUF
;
5169 extern __at(0x0FC9) __sfr SSPBUF
;
5171 //==============================================================================
5174 extern __at(0x0FCA) __sfr T2CON
;
5180 unsigned T2CKPS0
: 1;
5181 unsigned T2CKPS1
: 1;
5182 unsigned TMR2ON
: 1;
5183 unsigned T2OUTPS0
: 1;
5184 unsigned T2OUTPS1
: 1;
5185 unsigned T2OUTPS2
: 1;
5186 unsigned T2OUTPS3
: 1;
5192 unsigned T2CKPS
: 2;
5199 unsigned T2OUTPS
: 4;
5204 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5206 #define _T2CKPS0 0x01
5207 #define _T2CKPS1 0x02
5208 #define _TMR2ON 0x04
5209 #define _T2OUTPS0 0x08
5210 #define _T2OUTPS1 0x10
5211 #define _T2OUTPS2 0x20
5212 #define _T2OUTPS3 0x40
5214 //==============================================================================
5216 extern __at(0x0FCB) __sfr PR2
;
5217 extern __at(0x0FCC) __sfr TMR2
;
5219 //==============================================================================
5222 extern __at(0x0FCD) __sfr T1CON
;
5228 unsigned TMR1ON
: 1;
5229 unsigned TMR1CS
: 1;
5230 unsigned NOT_T1SYNC
: 1;
5231 unsigned T1OSCEN
: 1;
5232 unsigned T1CKPS0
: 1;
5233 unsigned T1CKPS1
: 1;
5242 unsigned T1SYNC
: 1;
5254 unsigned T1INSYNC
: 1;
5265 unsigned T1CKPS
: 2;
5270 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5272 #define _TMR1ON 0x01
5273 #define _TMR1CS 0x02
5274 #define _NOT_T1SYNC 0x04
5275 #define _T1SYNC 0x04
5276 #define _T1INSYNC 0x04
5277 #define _T1OSCEN 0x08
5278 #define _T1CKPS0 0x10
5279 #define _T1CKPS1 0x20
5283 //==============================================================================
5285 extern __at(0x0FCE) __sfr TMR1
;
5286 extern __at(0x0FCE) __sfr TMR1L
;
5287 extern __at(0x0FCF) __sfr TMR1H
;
5289 //==============================================================================
5292 extern __at(0x0FD0) __sfr RCON
;
5298 unsigned NOT_BOR
: 1;
5299 unsigned NOT_POR
: 1;
5300 unsigned NOT_PD
: 1;
5301 unsigned NOT_TO
: 1;
5302 unsigned NOT_RI
: 1;
5321 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5323 #define _NOT_BOR 0x01
5325 #define _NOT_POR 0x02
5327 #define _NOT_PD 0x04
5329 #define _NOT_TO 0x08
5331 #define _NOT_RI 0x10
5335 //==============================================================================
5338 //==============================================================================
5341 extern __at(0x0FD1) __sfr WDTCON
;
5347 unsigned SWDTEN
: 1;
5370 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
5372 #define _SWDTEN 0x01
5375 //==============================================================================
5378 //==============================================================================
5381 extern __at(0x0FD3) __sfr OSCCON
;
5404 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5411 //==============================================================================
5414 //==============================================================================
5417 extern __at(0x0FD5) __sfr T0CON
;
5429 unsigned T08BIT
: 1;
5430 unsigned TMR0ON
: 1;
5452 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5461 #define _T08BIT 0x40
5462 #define _TMR0ON 0x80
5464 //==============================================================================
5466 extern __at(0x0FD6) __sfr TMR0
;
5467 extern __at(0x0FD6) __sfr TMR0L
;
5468 extern __at(0x0FD7) __sfr TMR0H
;
5470 //==============================================================================
5473 extern __at(0x0FD8) __sfr STATUS
;
5487 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5495 //==============================================================================
5497 extern __at(0x0FD9) __sfr FSR2L
;
5498 extern __at(0x0FDA) __sfr FSR2H
;
5499 extern __at(0x0FDB) __sfr PLUSW2
;
5500 extern __at(0x0FDC) __sfr PREINC2
;
5501 extern __at(0x0FDD) __sfr POSTDEC2
;
5502 extern __at(0x0FDE) __sfr POSTINC2
;
5503 extern __at(0x0FDF) __sfr INDF2
;
5504 extern __at(0x0FE0) __sfr BSR
;
5505 extern __at(0x0FE1) __sfr FSR1L
;
5506 extern __at(0x0FE2) __sfr FSR1H
;
5507 extern __at(0x0FE3) __sfr PLUSW1
;
5508 extern __at(0x0FE4) __sfr PREINC1
;
5509 extern __at(0x0FE5) __sfr POSTDEC1
;
5510 extern __at(0x0FE6) __sfr POSTINC1
;
5511 extern __at(0x0FE7) __sfr INDF1
;
5512 extern __at(0x0FE8) __sfr WREG
;
5513 extern __at(0x0FE9) __sfr FSR0L
;
5514 extern __at(0x0FEA) __sfr FSR0H
;
5515 extern __at(0x0FEB) __sfr PLUSW0
;
5516 extern __at(0x0FEC) __sfr PREINC0
;
5517 extern __at(0x0FED) __sfr POSTDEC0
;
5518 extern __at(0x0FEE) __sfr POSTINC0
;
5519 extern __at(0x0FEF) __sfr INDF0
;
5521 //==============================================================================
5524 extern __at(0x0FF0) __sfr INTCON3
;
5530 unsigned INT1IF
: 1;
5531 unsigned INT2IF
: 1;
5532 unsigned INT3IF
: 1;
5533 unsigned INT1IE
: 1;
5534 unsigned INT2IE
: 1;
5535 unsigned INT3IE
: 1;
5536 unsigned INT1IP
: 1;
5537 unsigned INT2IP
: 1;
5553 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5555 #define _INT1IF 0x01
5557 #define _INT2IF 0x02
5559 #define _INT3IF 0x04
5561 #define _INT1IE 0x08
5563 #define _INT2IE 0x10
5565 #define _INT3IE 0x20
5567 #define _INT1IP 0x40
5569 #define _INT2IP 0x80
5572 //==============================================================================
5575 //==============================================================================
5578 extern __at(0x0FF1) __sfr INTCON2
;
5585 unsigned INT3IP
: 1;
5586 unsigned TMR0IP
: 1;
5587 unsigned INTEDG3
: 1;
5588 unsigned INTEDG2
: 1;
5589 unsigned INTEDG1
: 1;
5590 unsigned INTEDG0
: 1;
5591 unsigned NOT_RBPU
: 1;
5607 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5610 #define _INT3IP 0x02
5612 #define _TMR0IP 0x04
5614 #define _INTEDG3 0x08
5615 #define _INTEDG2 0x10
5616 #define _INTEDG1 0x20
5617 #define _INTEDG0 0x40
5618 #define _NOT_RBPU 0x80
5621 //==============================================================================
5624 //==============================================================================
5627 extern __at(0x0FF2) __sfr INTCON
;
5634 unsigned INT0IF
: 1;
5635 unsigned TMR0IF
: 1;
5637 unsigned INT0IE
: 1;
5638 unsigned TMR0IE
: 1;
5639 unsigned PEIE_GIEL
: 1;
5640 unsigned GIE_GIEH
: 1;
5668 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5671 #define _INT0IF 0x02
5673 #define _TMR0IF 0x04
5676 #define _INT0IE 0x10
5678 #define _TMR0IE 0x20
5680 #define _PEIE_GIEL 0x40
5683 #define _GIE_GIEH 0x80
5687 //==============================================================================
5689 extern __at(0x0FF3) __sfr PROD
;
5690 extern __at(0x0FF3) __sfr PRODL
;
5691 extern __at(0x0FF4) __sfr PRODH
;
5692 extern __at(0x0FF5) __sfr TABLAT
;
5693 extern __at(0x0FF6) __sfr TBLPTR
;
5694 extern __at(0x0FF6) __sfr TBLPTRL
;
5695 extern __at(0x0FF7) __sfr TBLPTRH
;
5696 extern __at(0x0FF8) __sfr TBLPTRU
;
5697 extern __at(0x0FF9) __sfr PC
;
5698 extern __at(0x0FF9) __sfr PCL
;
5699 extern __at(0x0FFA) __sfr PCLATH
;
5700 extern __at(0x0FFB) __sfr PCLATU
;
5702 //==============================================================================
5705 extern __at(0x0FFC) __sfr STKPTR
;
5711 unsigned STKPTR0
: 1;
5712 unsigned STKPTR1
: 1;
5713 unsigned STKPTR2
: 1;
5714 unsigned STKPTR3
: 1;
5715 unsigned STKPTR4
: 1;
5717 unsigned STKUNF
: 1;
5718 unsigned STKFUL
: 1;
5730 unsigned STKOVF
: 1;
5735 unsigned STKPTR
: 5;
5746 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5748 #define _STKPTR0 0x01
5750 #define _STKPTR1 0x02
5752 #define _STKPTR2 0x04
5754 #define _STKPTR3 0x08
5756 #define _STKPTR4 0x10
5758 #define _STKUNF 0x40
5759 #define _STKFUL 0x80
5760 #define _STKOVF 0x80
5762 //==============================================================================
5764 extern __at(0x0FFD) __sfr TOS
;
5765 extern __at(0x0FFD) __sfr TOSL
;
5766 extern __at(0x0FFE) __sfr TOSH
;
5767 extern __at(0x0FFF) __sfr TOSU
;
5769 //==============================================================================
5771 // Configuration Addresses
5773 //==============================================================================
5775 #define __CONFIG1L 0x01FFF8
5776 #define __CONFIG1H 0x01FFF9
5777 #define __CONFIG2L 0x01FFFA
5778 #define __CONFIG2H 0x01FFFB
5779 #define __CONFIG3L 0x01FFFC
5780 #define __CONFIG3H 0x01FFFD
5782 //==============================================================================
5784 #endif // #ifndef __PIC18F87J10_H__