2 * This declarations of the PIC18F87K90 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:40 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18F87K90_H__
26 #define __PIC18F87K90_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EF4) __sfr LCDCON
;
70 extern __at(0x0EF4) volatile __LCDCONbits_t LCDCONbits
;
80 //==============================================================================
83 //==============================================================================
86 extern __at(0x0EF5) __sfr LCDPS
;
109 extern __at(0x0EF5) volatile __LCDPSbits_t LCDPSbits
;
120 //==============================================================================
123 //==============================================================================
126 extern __at(0x0EF6) __sfr LCDSE0
;
140 extern __at(0x0EF6) volatile __LCDSE0bits_t LCDSE0bits
;
151 //==============================================================================
154 //==============================================================================
157 extern __at(0x0EF7) __sfr LCDSE1
;
171 extern __at(0x0EF7) volatile __LCDSE1bits_t LCDSE1bits
;
182 //==============================================================================
185 //==============================================================================
188 extern __at(0x0EF8) __sfr LCDSE2
;
202 extern __at(0x0EF8) volatile __LCDSE2bits_t LCDSE2bits
;
213 //==============================================================================
216 //==============================================================================
219 extern __at(0x0EF9) __sfr LCDSE3
;
233 extern __at(0x0EF9) volatile __LCDSE3bits_t LCDSE3bits
;
244 //==============================================================================
247 //==============================================================================
250 extern __at(0x0EFA) __sfr LCDSE4
;
264 extern __at(0x0EFA) volatile __LCDSE4bits_t LCDSE4bits
;
275 //==============================================================================
278 //==============================================================================
281 extern __at(0x0EFB) __sfr LCDSE5
;
295 extern __at(0x0EFB) volatile __LCDSE5bits_t LCDSE5bits
;
306 //==============================================================================
309 //==============================================================================
312 extern __at(0x0EFC) __sfr LCDRL
;
348 extern __at(0x0EFC) volatile __LCDRLbits_t LCDRLbits
;
358 //==============================================================================
361 //==============================================================================
364 extern __at(0x0EFD) __sfr LCDREF
;
370 unsigned VLCD1PE
: 1;
371 unsigned VLCD2PE
: 1;
372 unsigned VLCD3PE
: 1;
373 unsigned LCDCST0
: 1;
374 unsigned LCDCST1
: 1;
375 unsigned LCDCST2
: 1;
388 extern __at(0x0EFD) volatile __LCDREFbits_t LCDREFbits
;
390 #define _VLCD1PE 0x01
391 #define _VLCD2PE 0x02
392 #define _VLCD3PE 0x04
393 #define _LCDCST0 0x08
394 #define _LCDCST1 0x10
395 #define _LCDCST2 0x20
399 //==============================================================================
402 //==============================================================================
405 extern __at(0x0EFE) __sfr SSP2CON2
;
417 unsigned ACKSTAT
: 1;
434 extern __at(0x0EFE) volatile __SSP2CON2bits_t SSP2CON2bits
;
436 #define _SSP2CON2_SEN 0x01
437 #define _SSP2CON2_RSEN 0x02
438 #define _SSP2CON2_ADMSK1 0x02
439 #define _SSP2CON2_PEN 0x04
440 #define _SSP2CON2_ADMSK2 0x04
441 #define _SSP2CON2_RCEN 0x08
442 #define _SSP2CON2_ADMSK3 0x08
443 #define _SSP2CON2_ACKEN 0x10
444 #define _SSP2CON2_ADMSK4 0x10
445 #define _SSP2CON2_ACKDT 0x20
446 #define _SSP2CON2_ADMSK5 0x20
447 #define _SSP2CON2_ACKSTAT 0x40
448 #define _SSP2CON2_GCEN 0x80
450 //==============================================================================
453 //==============================================================================
456 extern __at(0x0EFF) __sfr SSP2CON1
;
479 extern __at(0x0EFF) volatile __SSP2CON1bits_t SSP2CON1bits
;
481 #define _SSP2CON1_SSPM0 0x01
482 #define _SSP2CON1_SSPM1 0x02
483 #define _SSP2CON1_SSPM2 0x04
484 #define _SSP2CON1_SSPM3 0x08
485 #define _SSP2CON1_CKP 0x10
486 #define _SSP2CON1_SSPEN 0x20
487 #define _SSP2CON1_SSPOV 0x40
488 #define _SSP2CON1_WCOL 0x80
490 //==============================================================================
493 //==============================================================================
496 extern __at(0x0F00) __sfr SSP2STAT
;
504 unsigned R_NOT_W
: 1;
507 unsigned D_NOT_A
: 1;
517 unsigned I2C_START
: 1;
518 unsigned I2C_STOP
: 1;
552 unsigned NOT_WRITE
: 1;
555 unsigned NOT_ADDRESS
: 1;
564 unsigned READ_WRITE
: 1;
567 unsigned DATA_ADDRESS
: 1;
576 unsigned I2C_READ
: 1;
579 unsigned I2C_DAT
: 1;
585 extern __at(0x0F00) volatile __SSP2STATbits_t SSP2STATbits
;
587 #define _SSP2STAT_BF 0x01
588 #define _SSP2STAT_UA 0x02
589 #define _SSP2STAT_R_NOT_W 0x04
590 #define _SSP2STAT_R 0x04
591 #define _SSP2STAT_R_W 0x04
592 #define _SSP2STAT_NOT_W 0x04
593 #define _SSP2STAT_NOT_WRITE 0x04
594 #define _SSP2STAT_READ_WRITE 0x04
595 #define _SSP2STAT_I2C_READ 0x04
596 #define _SSP2STAT_S 0x08
597 #define _SSP2STAT_I2C_START 0x08
598 #define _SSP2STAT_P 0x10
599 #define _SSP2STAT_I2C_STOP 0x10
600 #define _SSP2STAT_D_NOT_A 0x20
601 #define _SSP2STAT_D 0x20
602 #define _SSP2STAT_D_A 0x20
603 #define _SSP2STAT_NOT_A 0x20
604 #define _SSP2STAT_NOT_ADDRESS 0x20
605 #define _SSP2STAT_DATA_ADDRESS 0x20
606 #define _SSP2STAT_I2C_DAT 0x20
607 #define _SSP2STAT_CKE 0x40
608 #define _SSP2STAT_SMP 0x80
610 //==============================================================================
613 //==============================================================================
616 extern __at(0x0F01) __sfr SSP2ADD
;
630 extern __at(0x0F01) volatile __SSP2ADDbits_t SSP2ADDbits
;
632 #define _SSP2ADD_MSK0 0x01
633 #define _SSP2ADD_MSK1 0x02
634 #define _SSP2ADD_MSK2 0x04
635 #define _SSP2ADD_MSK3 0x08
636 #define _SSP2ADD_MSK4 0x10
637 #define _SSP2ADD_MSK5 0x20
638 #define _SSP2ADD_MSK6 0x40
639 #define _SSP2ADD_MSK7 0x80
641 //==============================================================================
643 extern __at(0x0F02) __sfr SSP2BUF
;
645 //==============================================================================
648 extern __at(0x0F03) __sfr T4CON
;
654 unsigned T4CKPS0
: 1;
655 unsigned T4CKPS1
: 1;
657 unsigned T4OUTPS0
: 1;
658 unsigned T4OUTPS1
: 1;
659 unsigned T4OUTPS2
: 1;
660 unsigned T4OUTPS3
: 1;
673 unsigned T4OUTPS
: 4;
678 extern __at(0x0F03) volatile __T4CONbits_t T4CONbits
;
680 #define _T4CKPS0 0x01
681 #define _T4CKPS1 0x02
683 #define _T4OUTPS0 0x08
684 #define _T4OUTPS1 0x10
685 #define _T4OUTPS2 0x20
686 #define _T4OUTPS3 0x40
688 //==============================================================================
690 extern __at(0x0F04) __sfr PR4
;
691 extern __at(0x0F05) __sfr TMR4
;
693 //==============================================================================
696 extern __at(0x0F06) __sfr CCP7CON
;
738 extern __at(0x0F06) volatile __CCP7CONbits_t CCP7CONbits
;
749 //==============================================================================
751 extern __at(0x0F07) __sfr CCPR7
;
752 extern __at(0x0F07) __sfr CCPR7L
;
753 extern __at(0x0F08) __sfr CCPR7H
;
755 //==============================================================================
758 extern __at(0x0F09) __sfr CCP6CON
;
800 extern __at(0x0F09) volatile __CCP6CONbits_t CCP6CONbits
;
811 //==============================================================================
813 extern __at(0x0F0A) __sfr CCPR6
;
814 extern __at(0x0F0A) __sfr CCPR6L
;
815 extern __at(0x0F0B) __sfr CCPR6H
;
817 //==============================================================================
820 extern __at(0x0F0C) __sfr CCP5CON
;
862 extern __at(0x0F0C) volatile __CCP5CONbits_t CCP5CONbits
;
873 //==============================================================================
875 extern __at(0x0F0D) __sfr CCPR5
;
876 extern __at(0x0F0D) __sfr CCPR5L
;
877 extern __at(0x0F0E) __sfr CCPR5H
;
879 //==============================================================================
882 extern __at(0x0F0F) __sfr CCP4CON
;
924 extern __at(0x0F0F) volatile __CCP4CONbits_t CCP4CONbits
;
935 //==============================================================================
937 extern __at(0x0F10) __sfr CCPR4
;
938 extern __at(0x0F10) __sfr CCPR4L
;
939 extern __at(0x0F11) __sfr CCPR4H
;
941 //==============================================================================
944 extern __at(0x0F12) __sfr T5GCON
;
953 unsigned T5GGO_NOT_T5DONE
: 1;
977 unsigned NOT_T5DONE
: 1;
991 extern __at(0x0F12) volatile __T5GCONbits_t T5GCONbits
;
996 #define _T5GGO_NOT_T5DONE 0x08
998 #define _NOT_T5DONE 0x08
1001 #define _T5GPOL 0x40
1002 #define _TMR5GE 0x80
1004 //==============================================================================
1007 //==============================================================================
1010 extern __at(0x0F13) __sfr T5CON
;
1016 unsigned TMR5ON
: 1;
1018 unsigned NOT_T5SYNC
: 1;
1019 unsigned SOSCEN
: 1;
1020 unsigned T5CKPS0
: 1;
1021 unsigned T5CKPS1
: 1;
1022 unsigned TMR5CS0
: 1;
1023 unsigned TMR5CS1
: 1;
1029 unsigned T5CKPS
: 2;
1036 unsigned TMR5CS
: 2;
1040 extern __at(0x0F13) volatile __T5CONbits_t T5CONbits
;
1042 #define _T5CON_TMR5ON 0x01
1043 #define _T5CON_RD16 0x02
1044 #define _T5CON_NOT_T5SYNC 0x04
1045 #define _T5CON_SOSCEN 0x08
1046 #define _T5CON_T5CKPS0 0x10
1047 #define _T5CON_T5CKPS1 0x20
1048 #define _T5CON_TMR5CS0 0x40
1049 #define _T5CON_TMR5CS1 0x80
1051 //==============================================================================
1053 extern __at(0x0F14) __sfr TMR5
;
1054 extern __at(0x0F14) __sfr TMR5L
;
1055 extern __at(0x0F15) __sfr TMR5H
;
1057 //==============================================================================
1060 extern __at(0x0F16) __sfr PMD3
;
1064 unsigned TMR12MD
: 1;
1065 unsigned CCP4MD
: 1;
1066 unsigned CCP5MD
: 1;
1067 unsigned CCP6MD
: 1;
1068 unsigned CCP7MD
: 1;
1069 unsigned CCP8MD
: 1;
1070 unsigned CCP9MD
: 1;
1071 unsigned CCP10MD
: 1;
1074 extern __at(0x0F16) volatile __PMD3bits_t PMD3bits
;
1076 #define _TMR12MD 0x01
1077 #define _CCP4MD 0x02
1078 #define _CCP5MD 0x04
1079 #define _CCP6MD 0x08
1080 #define _CCP7MD 0x10
1081 #define _CCP8MD 0x20
1082 #define _CCP9MD 0x40
1083 #define _CCP10MD 0x80
1085 //==============================================================================
1088 //==============================================================================
1091 extern __at(0x0F17) __sfr PMD2
;
1095 unsigned CMP1MD
: 1;
1096 unsigned CMP2MD
: 1;
1097 unsigned CMP3MD
: 1;
1098 unsigned TMR5MD
: 1;
1099 unsigned TMR6MD
: 1;
1100 unsigned TMR7MD
: 1;
1101 unsigned TMR8MD
: 1;
1102 unsigned TMR10MD
: 1;
1105 extern __at(0x0F17) volatile __PMD2bits_t PMD2bits
;
1107 #define _CMP1MD 0x01
1108 #define _CMP2MD 0x02
1109 #define _CMP3MD 0x04
1110 #define _TMR5MD 0x08
1111 #define _TMR6MD 0x10
1112 #define _TMR7MD 0x20
1113 #define _TMR8MD 0x40
1114 #define _TMR10MD 0x80
1116 //==============================================================================
1119 //==============================================================================
1122 extern __at(0x0F18) __sfr PMD1
;
1127 unsigned TMR1MD
: 1;
1128 unsigned TMR2MD
: 1;
1129 unsigned TMR3MD
: 1;
1130 unsigned TMR4MD
: 1;
1131 unsigned RTCCMD
: 1;
1132 unsigned CTMUMD
: 1;
1136 extern __at(0x0F18) volatile __PMD1bits_t PMD1bits
;
1138 #define _TMR1MD 0x02
1139 #define _TMR2MD 0x04
1140 #define _TMR3MD 0x08
1141 #define _TMR4MD 0x10
1142 #define _RTCCMD 0x20
1143 #define _CTMUMD 0x40
1145 //==============================================================================
1148 //==============================================================================
1151 extern __at(0x0F19) __sfr PMD0
;
1156 unsigned SSP1MD
: 1;
1157 unsigned SSP2MD
: 1;
1158 unsigned UART1MD
: 1;
1159 unsigned UART2MD
: 1;
1160 unsigned CCP1MD
: 1;
1161 unsigned CCP2MD
: 1;
1162 unsigned CCP3MD
: 1;
1165 extern __at(0x0F19) volatile __PMD0bits_t PMD0bits
;
1168 #define _SSP1MD 0x02
1169 #define _SSP2MD 0x04
1170 #define _UART1MD 0x08
1171 #define _UART2MD 0x10
1172 #define _CCP1MD 0x20
1173 #define _CCP2MD 0x40
1174 #define _CCP3MD 0x80
1176 //==============================================================================
1179 //==============================================================================
1182 extern __at(0x0F1A) __sfr PSTR3CON
;
1192 unsigned STRSYNC
: 1;
1205 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1207 #define _PSTR3CON_STRA 0x01
1208 #define _PSTR3CON_STRB 0x02
1209 #define _PSTR3CON_STRC 0x04
1210 #define _PSTR3CON_STRD 0x08
1211 #define _PSTR3CON_STRSYNC 0x10
1212 #define _PSTR3CON_CMPL0 0x40
1213 #define _PSTR3CON_CMPL1 0x80
1215 //==============================================================================
1218 //==============================================================================
1221 extern __at(0x0F1B) __sfr PSTR2CON
;
1231 unsigned STRSYNC
: 1;
1244 extern __at(0x0F1B) volatile __PSTR2CONbits_t PSTR2CONbits
;
1246 #define _PSTR2CON_STRA 0x01
1247 #define _PSTR2CON_STRB 0x02
1248 #define _PSTR2CON_STRC 0x04
1249 #define _PSTR2CON_STRD 0x08
1250 #define _PSTR2CON_STRSYNC 0x10
1251 #define _PSTR2CON_CMPL0 0x40
1252 #define _PSTR2CON_CMPL1 0x80
1254 //==============================================================================
1256 extern __at(0x0F1C) __sfr TXREG2
;
1257 extern __at(0x0F1D) __sfr RCREG2
;
1258 extern __at(0x0F1E) __sfr SPBRG2
;
1259 extern __at(0x0F1F) __sfr SPBRGH2
;
1261 //==============================================================================
1264 extern __at(0x0F20) __sfr BAUDCON2
;
1275 unsigned ABDOVF
: 1;
1278 extern __at(0x0F20) volatile __BAUDCON2bits_t BAUDCON2bits
;
1280 #define _BAUDCON2_ABDEN 0x01
1281 #define _BAUDCON2_WUE 0x02
1282 #define _BAUDCON2_BRG16 0x08
1283 #define _BAUDCON2_TXCKP 0x10
1284 #define _BAUDCON2_RXDTP 0x20
1285 #define _BAUDCON2_RCIDL 0x40
1286 #define _BAUDCON2_ABDOVF 0x80
1288 //==============================================================================
1291 //==============================================================================
1294 extern __at(0x0F21) __sfr TXSTA2
;
1315 unsigned SENDB2
: 1;
1323 extern __at(0x0F21) volatile __TXSTA2bits_t TXSTA2bits
;
1325 #define _TXSTA2_TX9D 0x01
1326 #define _TXSTA2_TX9D2 0x01
1327 #define _TXSTA2_TRMT 0x02
1328 #define _TXSTA2_TRMT2 0x02
1329 #define _TXSTA2_BRGH 0x04
1330 #define _TXSTA2_BRGH2 0x04
1331 #define _TXSTA2_SENDB 0x08
1332 #define _TXSTA2_SENDB2 0x08
1333 #define _TXSTA2_SYNC 0x10
1334 #define _TXSTA2_SYNC2 0x10
1335 #define _TXSTA2_TXEN 0x20
1336 #define _TXSTA2_TXEN2 0x20
1337 #define _TXSTA2_TX9 0x40
1338 #define _TXSTA2_TX92 0x40
1339 #define _TXSTA2_CSRC 0x80
1340 #define _TXSTA2_CSRC2 0x80
1342 //==============================================================================
1345 //==============================================================================
1348 extern __at(0x0F22) __sfr RCSTA2
;
1369 unsigned ADDEN2
: 1;
1377 extern __at(0x0F22) volatile __RCSTA2bits_t RCSTA2bits
;
1379 #define _RCSTA2_RX9D 0x01
1380 #define _RCSTA2_RX9D2 0x01
1381 #define _RCSTA2_OERR 0x02
1382 #define _RCSTA2_OERR2 0x02
1383 #define _RCSTA2_FERR 0x04
1384 #define _RCSTA2_FERR2 0x04
1385 #define _RCSTA2_ADDEN 0x08
1386 #define _RCSTA2_ADDEN2 0x08
1387 #define _RCSTA2_CREN 0x10
1388 #define _RCSTA2_CREN2 0x10
1389 #define _RCSTA2_SREN 0x20
1390 #define _RCSTA2_SREN2 0x20
1391 #define _RCSTA2_RX9 0x40
1392 #define _RCSTA2_RX92 0x40
1393 #define _RCSTA2_SPEN 0x80
1394 #define _RCSTA2_SPEN2 0x80
1396 //==============================================================================
1399 //==============================================================================
1402 extern __at(0x0F23) __sfr ANCON2
;
1406 unsigned ANSEL16
: 1;
1407 unsigned ANSEL17
: 1;
1408 unsigned ANSEL18
: 1;
1409 unsigned ANSEL19
: 1;
1410 unsigned ANSEL20
: 1;
1411 unsigned ANSEL21
: 1;
1412 unsigned ANSEL22
: 1;
1413 unsigned ANSEL23
: 1;
1416 extern __at(0x0F23) volatile __ANCON2bits_t ANCON2bits
;
1418 #define _ANSEL16 0x01
1419 #define _ANSEL17 0x02
1420 #define _ANSEL18 0x04
1421 #define _ANSEL19 0x08
1422 #define _ANSEL20 0x10
1423 #define _ANSEL21 0x20
1424 #define _ANSEL22 0x40
1425 #define _ANSEL23 0x80
1427 //==============================================================================
1430 //==============================================================================
1433 extern __at(0x0F24) __sfr ANCON1
;
1437 unsigned ANSEL8
: 1;
1438 unsigned ANSEL9
: 1;
1439 unsigned ANSEL10
: 1;
1440 unsigned ANSEL11
: 1;
1441 unsigned ANSEL12
: 1;
1442 unsigned ANSEL13
: 1;
1443 unsigned ANSEL14
: 1;
1444 unsigned ANSEL15
: 1;
1447 extern __at(0x0F24) volatile __ANCON1bits_t ANCON1bits
;
1449 #define _ANSEL8 0x01
1450 #define _ANSEL9 0x02
1451 #define _ANSEL10 0x04
1452 #define _ANSEL11 0x08
1453 #define _ANSEL12 0x10
1454 #define _ANSEL13 0x20
1455 #define _ANSEL14 0x40
1456 #define _ANSEL15 0x80
1458 //==============================================================================
1461 //==============================================================================
1464 extern __at(0x0F25) __sfr ANCON0
;
1468 unsigned ANSEL0
: 1;
1469 unsigned ANSEL1
: 1;
1470 unsigned ANSEL2
: 1;
1471 unsigned ANSEL3
: 1;
1472 unsigned ANSEL4
: 1;
1473 unsigned ANSEL5
: 1;
1474 unsigned ANSEL6
: 1;
1475 unsigned ANSEL7
: 1;
1478 extern __at(0x0F25) volatile __ANCON0bits_t ANCON0bits
;
1480 #define _ANSEL0 0x01
1481 #define _ANSEL1 0x02
1482 #define _ANSEL2 0x04
1483 #define _ANSEL3 0x08
1484 #define _ANSEL4 0x10
1485 #define _ANSEL5 0x20
1486 #define _ANSEL6 0x40
1487 #define _ANSEL7 0x80
1489 //==============================================================================
1492 //==============================================================================
1495 extern __at(0x0F27) __sfr ODCON3
;
1499 unsigned CTMUDS
: 1;
1509 extern __at(0x0F27) volatile __ODCON3bits_t ODCON3bits
;
1511 #define _CTMUDS 0x01
1515 //==============================================================================
1518 //==============================================================================
1521 extern __at(0x0F28) __sfr ODCON2
;
1525 unsigned CCP3OD
: 1;
1526 unsigned CCP4OD
: 1;
1527 unsigned CCP5OD
: 1;
1528 unsigned CCP6OD
: 1;
1529 unsigned CCP7OD
: 1;
1530 unsigned CCP8OD
: 1;
1531 unsigned CCP9OD
: 1;
1532 unsigned CCP10OD
: 1;
1535 extern __at(0x0F28) volatile __ODCON2bits_t ODCON2bits
;
1537 #define _CCP3OD 0x01
1538 #define _CCP4OD 0x02
1539 #define _CCP5OD 0x04
1540 #define _CCP6OD 0x08
1541 #define _CCP7OD 0x10
1542 #define _CCP8OD 0x20
1543 #define _CCP9OD 0x40
1544 #define _CCP10OD 0x80
1546 //==============================================================================
1549 //==============================================================================
1552 extern __at(0x0F29) __sfr ODCON1
;
1556 unsigned SPI2OD
: 1;
1561 unsigned CCP1OD
: 1;
1562 unsigned CCP2OD
: 1;
1563 unsigned SPI1OD
: 1;
1566 extern __at(0x0F29) volatile __ODCON1bits_t ODCON1bits
;
1568 #define _SPI2OD 0x01
1569 #define _CCP1OD 0x20
1570 #define _CCP2OD 0x40
1571 #define _SPI1OD 0x80
1573 //==============================================================================
1576 //==============================================================================
1579 extern __at(0x0F2A) __sfr REFOCON
;
1585 unsigned RODIV0
: 1;
1586 unsigned RODIV1
: 1;
1587 unsigned RODIV2
: 1;
1588 unsigned RODIV3
: 1;
1590 unsigned ROSSLP
: 1;
1602 extern __at(0x0F2A) volatile __REFOCONbits_t REFOCONbits
;
1604 #define _RODIV0 0x01
1605 #define _RODIV1 0x02
1606 #define _RODIV2 0x04
1607 #define _RODIV3 0x08
1609 #define _ROSSLP 0x20
1612 //==============================================================================
1615 //==============================================================================
1618 extern __at(0x0F2B) __sfr CCPTMRS2
;
1624 unsigned C8TSEL0
: 1;
1625 unsigned C8TSEL1
: 1;
1626 unsigned C9TSEL0
: 1;
1628 unsigned C10TSEL0
: 1;
1636 unsigned C8TSEL
: 2;
1641 extern __at(0x0F2B) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
1643 #define _C8TSEL0 0x01
1644 #define _C8TSEL1 0x02
1645 #define _C9TSEL0 0x04
1646 #define _C10TSEL0 0x10
1648 //==============================================================================
1651 //==============================================================================
1654 extern __at(0x0F2C) __sfr CCPTMRS1
;
1660 unsigned C4TSEL0
: 1;
1661 unsigned C4TSEL1
: 1;
1662 unsigned C5TSEL0
: 1;
1664 unsigned C6TSEL0
: 1;
1666 unsigned C7TSEL0
: 1;
1667 unsigned C7TSEL1
: 1;
1672 unsigned C4TSEL
: 2;
1679 unsigned C7TSEL
: 2;
1683 extern __at(0x0F2C) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
1685 #define _C4TSEL0 0x01
1686 #define _C4TSEL1 0x02
1687 #define _C5TSEL0 0x04
1688 #define _C6TSEL0 0x10
1689 #define _C7TSEL0 0x40
1690 #define _C7TSEL1 0x80
1692 //==============================================================================
1695 //==============================================================================
1698 extern __at(0x0F2D) __sfr CCPTMRS0
;
1704 unsigned C1TSEL0
: 1;
1705 unsigned C1TSEL1
: 1;
1706 unsigned C1TSEL2
: 1;
1707 unsigned C2TSEL0
: 1;
1708 unsigned C2TSEL1
: 1;
1709 unsigned C2TSEL2
: 1;
1710 unsigned C3TSEL0
: 1;
1711 unsigned C3TSEL1
: 1;
1716 unsigned C1TSEL
: 3;
1723 unsigned C2TSEL
: 3;
1730 unsigned C3TSEL
: 2;
1734 extern __at(0x0F2D) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
1736 #define _C1TSEL0 0x01
1737 #define _C1TSEL1 0x02
1738 #define _C1TSEL2 0x04
1739 #define _C2TSEL0 0x08
1740 #define _C2TSEL1 0x10
1741 #define _C2TSEL2 0x20
1742 #define _C3TSEL0 0x40
1743 #define _C3TSEL1 0x80
1745 //==============================================================================
1748 //==============================================================================
1751 extern __at(0x0F2E) __sfr CM3CON
;
1760 unsigned EVPOL0
: 1;
1761 unsigned EVPOL1
: 1;
1781 extern __at(0x0F2E) volatile __CM3CONbits_t CM3CONbits
;
1783 #define _CM3CON_CCH0 0x01
1784 #define _CM3CON_CCH1 0x02
1785 #define _CM3CON_CREF 0x04
1786 #define _CM3CON_EVPOL0 0x08
1787 #define _CM3CON_EVPOL1 0x10
1788 #define _CM3CON_CPOL 0x20
1789 #define _CM3CON_COE 0x40
1790 #define _CM3CON_CON 0x80
1792 //==============================================================================
1795 //==============================================================================
1798 extern __at(0x0F2E) __sfr CM3CON1
;
1807 unsigned EVPOL0
: 1;
1808 unsigned EVPOL1
: 1;
1828 extern __at(0x0F2E) volatile __CM3CON1bits_t CM3CON1bits
;
1830 #define _CM3CON1_CCH0 0x01
1831 #define _CM3CON1_CCH1 0x02
1832 #define _CM3CON1_CREF 0x04
1833 #define _CM3CON1_EVPOL0 0x08
1834 #define _CM3CON1_EVPOL1 0x10
1835 #define _CM3CON1_CPOL 0x20
1836 #define _CM3CON1_COE 0x40
1837 #define _CM3CON1_CON 0x80
1839 //==============================================================================
1842 //==============================================================================
1845 extern __at(0x0F2F) __sfr CM2CON
;
1854 unsigned EVPOL0
: 1;
1855 unsigned EVPOL1
: 1;
1875 extern __at(0x0F2F) volatile __CM2CONbits_t CM2CONbits
;
1877 #define _CM2CON_CCH0 0x01
1878 #define _CM2CON_CCH1 0x02
1879 #define _CM2CON_CREF 0x04
1880 #define _CM2CON_EVPOL0 0x08
1881 #define _CM2CON_EVPOL1 0x10
1882 #define _CM2CON_CPOL 0x20
1883 #define _CM2CON_COE 0x40
1884 #define _CM2CON_CON 0x80
1886 //==============================================================================
1889 //==============================================================================
1892 extern __at(0x0F2F) __sfr CM2CON1
;
1901 unsigned EVPOL0
: 1;
1902 unsigned EVPOL1
: 1;
1922 extern __at(0x0F2F) volatile __CM2CON1bits_t CM2CON1bits
;
1924 #define _CM2CON1_CCH0 0x01
1925 #define _CM2CON1_CCH1 0x02
1926 #define _CM2CON1_CREF 0x04
1927 #define _CM2CON1_EVPOL0 0x08
1928 #define _CM2CON1_EVPOL1 0x10
1929 #define _CM2CON1_CPOL 0x20
1930 #define _CM2CON1_COE 0x40
1931 #define _CM2CON1_CON 0x80
1933 //==============================================================================
1936 //==============================================================================
1939 extern __at(0x0F30) __sfr T12CON
;
1945 unsigned T12CKPS0
: 1;
1946 unsigned T12CKPS1
: 1;
1947 unsigned TMR12ON
: 1;
1948 unsigned T12OUTPS0
: 1;
1949 unsigned T12OUTPS1
: 1;
1950 unsigned T12OUTPS2
: 1;
1951 unsigned T12OUTPS3
: 1;
1957 unsigned T12CKPS
: 2;
1964 unsigned T12OUTPS
: 4;
1969 extern __at(0x0F30) volatile __T12CONbits_t T12CONbits
;
1971 #define _T12CKPS0 0x01
1972 #define _T12CKPS1 0x02
1973 #define _TMR12ON 0x04
1974 #define _T12OUTPS0 0x08
1975 #define _T12OUTPS1 0x10
1976 #define _T12OUTPS2 0x20
1977 #define _T12OUTPS3 0x40
1979 //==============================================================================
1981 extern __at(0x0F31) __sfr PR12
;
1982 extern __at(0x0F32) __sfr TMR12
;
1984 //==============================================================================
1987 extern __at(0x0F33) __sfr T10CON
;
1993 unsigned T10CKPS0
: 1;
1994 unsigned T10CKPS1
: 1;
1995 unsigned TMR10ON
: 1;
1996 unsigned T10OUTPS0
: 1;
1997 unsigned T10OUTPS1
: 1;
1998 unsigned T10OUTPS2
: 1;
1999 unsigned T10OUTPS3
: 1;
2005 unsigned T10CKPS
: 2;
2012 unsigned T10OUTPS
: 4;
2017 extern __at(0x0F33) volatile __T10CONbits_t T10CONbits
;
2019 #define _T10CKPS0 0x01
2020 #define _T10CKPS1 0x02
2021 #define _TMR10ON 0x04
2022 #define _T10OUTPS0 0x08
2023 #define _T10OUTPS1 0x10
2024 #define _T10OUTPS2 0x20
2025 #define _T10OUTPS3 0x40
2027 //==============================================================================
2029 extern __at(0x0F34) __sfr PR10
;
2030 extern __at(0x0F35) __sfr TMR10
;
2032 //==============================================================================
2035 extern __at(0x0F36) __sfr T8CON
;
2041 unsigned T8CKPS0
: 1;
2042 unsigned T8CKPS1
: 1;
2043 unsigned TMR8ON
: 1;
2044 unsigned T8OUTPS0
: 1;
2045 unsigned T8OUTPS1
: 1;
2046 unsigned T8OUTPS2
: 1;
2047 unsigned T8OUTPS3
: 1;
2053 unsigned T8CKPS
: 2;
2060 unsigned T8OUTPS
: 4;
2065 extern __at(0x0F36) volatile __T8CONbits_t T8CONbits
;
2067 #define _T8CKPS0 0x01
2068 #define _T8CKPS1 0x02
2069 #define _TMR8ON 0x04
2070 #define _T8OUTPS0 0x08
2071 #define _T8OUTPS1 0x10
2072 #define _T8OUTPS2 0x20
2073 #define _T8OUTPS3 0x40
2075 //==============================================================================
2077 extern __at(0x0F37) __sfr PR8
;
2078 extern __at(0x0F38) __sfr TMR8
;
2080 //==============================================================================
2083 extern __at(0x0F39) __sfr T6CON
;
2089 unsigned T6CKPS0
: 1;
2090 unsigned T6CKPS1
: 1;
2091 unsigned TMR6ON
: 1;
2092 unsigned T6OUTPS0
: 1;
2093 unsigned T6OUTPS1
: 1;
2094 unsigned T6OUTPS2
: 1;
2095 unsigned T6OUTPS3
: 1;
2101 unsigned T6CKPS
: 2;
2108 unsigned T6OUTPS
: 4;
2113 extern __at(0x0F39) volatile __T6CONbits_t T6CONbits
;
2115 #define _T6CKPS0 0x01
2116 #define _T6CKPS1 0x02
2117 #define _TMR6ON 0x04
2118 #define _T6OUTPS0 0x08
2119 #define _T6OUTPS1 0x10
2120 #define _T6OUTPS2 0x20
2121 #define _T6OUTPS3 0x40
2123 //==============================================================================
2125 extern __at(0x0F3A) __sfr PR6
;
2126 extern __at(0x0F3B) __sfr TMR6
;
2128 //==============================================================================
2131 extern __at(0x0F3C) __sfr T7GCON
;
2137 unsigned T7GSS0
: 1;
2138 unsigned T7GSS1
: 1;
2139 unsigned T7GVAL
: 1;
2140 unsigned T7GGO_NOT_T7DONE
: 1;
2141 unsigned T7GSPM
: 1;
2143 unsigned T7GPOL
: 1;
2144 unsigned TMR7GE
: 1;
2164 unsigned NOT_T7DONE
: 1;
2178 extern __at(0x0F3C) volatile __T7GCONbits_t T7GCONbits
;
2180 #define _T7GSS0 0x01
2181 #define _T7GSS1 0x02
2182 #define _T7GVAL 0x04
2183 #define _T7GGO_NOT_T7DONE 0x08
2185 #define _NOT_T7DONE 0x08
2186 #define _T7GSPM 0x10
2188 #define _T7GPOL 0x40
2189 #define _TMR7GE 0x80
2191 //==============================================================================
2194 //==============================================================================
2197 extern __at(0x0F3D) __sfr T7CON
;
2203 unsigned TMR7ON
: 1;
2205 unsigned NOT_T7SYNC
: 1;
2206 unsigned SOSCEN
: 1;
2207 unsigned T7CKPS0
: 1;
2208 unsigned T7CKPS1
: 1;
2209 unsigned TMR7CS0
: 1;
2210 unsigned TMR7CS1
: 1;
2216 unsigned T7CKPS
: 2;
2223 unsigned TMR7CS
: 2;
2227 extern __at(0x0F3D) volatile __T7CONbits_t T7CONbits
;
2229 #define _T7CON_TMR7ON 0x01
2230 #define _T7CON_RD16 0x02
2231 #define _T7CON_NOT_T7SYNC 0x04
2232 #define _T7CON_SOSCEN 0x08
2233 #define _T7CON_T7CKPS0 0x10
2234 #define _T7CON_T7CKPS1 0x20
2235 #define _T7CON_TMR7CS0 0x40
2236 #define _T7CON_TMR7CS1 0x80
2238 //==============================================================================
2240 extern __at(0x0F3E) __sfr TMR7
;
2241 extern __at(0x0F3E) __sfr TMR7L
;
2242 extern __at(0x0F3F) __sfr TMR7H
;
2244 //==============================================================================
2247 extern __at(0x0F40) __sfr CCP10CON
;
2253 unsigned CCP10M0
: 1;
2254 unsigned CCP10M1
: 1;
2255 unsigned CCP10M2
: 1;
2256 unsigned CCP10M3
: 1;
2257 unsigned DC10B0
: 1;
2258 unsigned DC10B1
: 1;
2269 unsigned CCP10Y
: 1;
2270 unsigned CCP10X
: 1;
2277 unsigned CCP10M
: 4;
2289 extern __at(0x0F40) volatile __CCP10CONbits_t CCP10CONbits
;
2291 #define _CCP10M0 0x01
2292 #define _CCP10M1 0x02
2293 #define _CCP10M2 0x04
2294 #define _CCP10M3 0x08
2295 #define _DC10B0 0x10
2296 #define _CCP10Y 0x10
2297 #define _DC10B1 0x20
2298 #define _CCP10X 0x20
2300 //==============================================================================
2302 extern __at(0x0F41) __sfr CCPR10
;
2303 extern __at(0x0F41) __sfr CCPR10L
;
2304 extern __at(0x0F42) __sfr CCPR10H
;
2306 //==============================================================================
2309 extern __at(0x0F43) __sfr CCP9CON
;
2315 unsigned CCP9M0
: 1;
2316 unsigned CCP9M1
: 1;
2317 unsigned CCP9M2
: 1;
2318 unsigned CCP9M3
: 1;
2351 extern __at(0x0F43) volatile __CCP9CONbits_t CCP9CONbits
;
2353 #define _CCP9M0 0x01
2354 #define _CCP9M1 0x02
2355 #define _CCP9M2 0x04
2356 #define _CCP9M3 0x08
2362 //==============================================================================
2364 extern __at(0x0F44) __sfr CCPR9
;
2365 extern __at(0x0F44) __sfr CCPR9L
;
2366 extern __at(0x0F45) __sfr CCPR9H
;
2368 //==============================================================================
2371 extern __at(0x0F46) __sfr CCP8CON
;
2377 unsigned CCP8M0
: 1;
2378 unsigned CCP8M1
: 1;
2379 unsigned CCP8M2
: 1;
2380 unsigned CCP8M3
: 1;
2413 extern __at(0x0F46) volatile __CCP8CONbits_t CCP8CONbits
;
2415 #define _CCP8M0 0x01
2416 #define _CCP8M1 0x02
2417 #define _CCP8M2 0x04
2418 #define _CCP8M3 0x08
2424 //==============================================================================
2426 extern __at(0x0F47) __sfr CCPR8
;
2427 extern __at(0x0F47) __sfr CCPR8L
;
2428 extern __at(0x0F48) __sfr CCPR8H
;
2430 //==============================================================================
2433 extern __at(0x0F49) __sfr CCP3CON
;
2439 unsigned CCP3M0
: 1;
2440 unsigned CCP3M1
: 1;
2441 unsigned CCP3M2
: 1;
2442 unsigned CCP3M3
: 1;
2481 extern __at(0x0F49) volatile __CCP3CONbits_t CCP3CONbits
;
2483 #define _CCP3M0 0x01
2484 #define _CCP3M1 0x02
2485 #define _CCP3M2 0x04
2486 #define _CCP3M3 0x08
2494 //==============================================================================
2496 extern __at(0x0F4A) __sfr CCPR3
;
2497 extern __at(0x0F4A) __sfr CCPR3L
;
2498 extern __at(0x0F4B) __sfr CCPR3H
;
2500 //==============================================================================
2503 extern __at(0x0F4C) __sfr ECCP3DEL
;
2516 unsigned P3RSEN
: 1;
2526 extern __at(0x0F4C) volatile __ECCP3DELbits_t ECCP3DELbits
;
2535 #define _P3RSEN 0x80
2537 //==============================================================================
2540 //==============================================================================
2543 extern __at(0x0F4C) __sfr PWM3CON
;
2556 unsigned P3RSEN
: 1;
2566 extern __at(0x0F4C) volatile __PWM3CONbits_t PWM3CONbits
;
2568 #define _PWM3CON_P3DC0 0x01
2569 #define _PWM3CON_P3DC1 0x02
2570 #define _PWM3CON_P3DC2 0x04
2571 #define _PWM3CON_P3DC3 0x08
2572 #define _PWM3CON_P3DC4 0x10
2573 #define _PWM3CON_P3DC5 0x20
2574 #define _PWM3CON_P3DC6 0x40
2575 #define _PWM3CON_P3RSEN 0x80
2577 //==============================================================================
2580 //==============================================================================
2583 extern __at(0x0F4D) __sfr ECCP3AS
;
2589 unsigned PSS3BD0
: 1;
2590 unsigned PSS3BD1
: 1;
2591 unsigned PSS3AC0
: 1;
2592 unsigned PSS3AC1
: 1;
2593 unsigned ECCP3AS0
: 1;
2594 unsigned ECCP3AS1
: 1;
2595 unsigned ECCP3AS2
: 1;
2596 unsigned ECCP3ASE
: 1;
2601 unsigned PSS3BD
: 2;
2608 unsigned PSS3AC
: 2;
2615 unsigned ECCP3AS
: 3;
2620 extern __at(0x0F4D) volatile __ECCP3ASbits_t ECCP3ASbits
;
2622 #define _PSS3BD0 0x01
2623 #define _PSS3BD1 0x02
2624 #define _PSS3AC0 0x04
2625 #define _PSS3AC1 0x08
2626 #define _ECCP3AS0 0x10
2627 #define _ECCP3AS1 0x20
2628 #define _ECCP3AS2 0x40
2629 #define _ECCP3ASE 0x80
2631 //==============================================================================
2634 //==============================================================================
2637 extern __at(0x0F4E) __sfr CCP2CON
;
2643 unsigned CCP2M0
: 1;
2644 unsigned CCP2M1
: 1;
2645 unsigned CCP2M2
: 1;
2646 unsigned CCP2M3
: 1;
2685 extern __at(0x0F4E) volatile __CCP2CONbits_t CCP2CONbits
;
2687 #define _CCP2M0 0x01
2688 #define _CCP2M1 0x02
2689 #define _CCP2M2 0x04
2690 #define _CCP2M3 0x08
2698 //==============================================================================
2701 //==============================================================================
2704 extern __at(0x0F4E) __sfr ECCP2CON
;
2710 unsigned CCP2M0
: 1;
2711 unsigned CCP2M1
: 1;
2712 unsigned CCP2M2
: 1;
2713 unsigned CCP2M3
: 1;
2752 extern __at(0x0F4E) volatile __ECCP2CONbits_t ECCP2CONbits
;
2754 #define _ECCP2CON_CCP2M0 0x01
2755 #define _ECCP2CON_CCP2M1 0x02
2756 #define _ECCP2CON_CCP2M2 0x04
2757 #define _ECCP2CON_CCP2M3 0x08
2758 #define _ECCP2CON_DC2B0 0x10
2759 #define _ECCP2CON_CCP2Y 0x10
2760 #define _ECCP2CON_DC2B1 0x20
2761 #define _ECCP2CON_CCP2X 0x20
2762 #define _ECCP2CON_P2M0 0x40
2763 #define _ECCP2CON_P2M1 0x80
2765 //==============================================================================
2767 extern __at(0x0F4F) __sfr CCPR2
;
2768 extern __at(0x0F4F) __sfr CCPR2L
;
2769 extern __at(0x0F50) __sfr CCPR2H
;
2771 //==============================================================================
2774 extern __at(0x0F51) __sfr ECCP2DEL
;
2787 unsigned P2RSEN
: 1;
2797 extern __at(0x0F51) volatile __ECCP2DELbits_t ECCP2DELbits
;
2806 #define _P2RSEN 0x80
2808 //==============================================================================
2811 //==============================================================================
2814 extern __at(0x0F51) __sfr PWM2CON
;
2827 unsigned P2RSEN
: 1;
2837 extern __at(0x0F51) volatile __PWM2CONbits_t PWM2CONbits
;
2839 #define _PWM2CON_P2DC0 0x01
2840 #define _PWM2CON_P2DC1 0x02
2841 #define _PWM2CON_P2DC2 0x04
2842 #define _PWM2CON_P2DC3 0x08
2843 #define _PWM2CON_P2DC4 0x10
2844 #define _PWM2CON_P2DC5 0x20
2845 #define _PWM2CON_P2DC6 0x40
2846 #define _PWM2CON_P2RSEN 0x80
2848 //==============================================================================
2851 //==============================================================================
2854 extern __at(0x0F52) __sfr ECCP2AS
;
2860 unsigned PSS2BD0
: 1;
2861 unsigned PSS2BD1
: 1;
2862 unsigned PSS2AC0
: 1;
2863 unsigned PSS2AC1
: 1;
2864 unsigned ECCP2AS0
: 1;
2865 unsigned ECCP2AS1
: 1;
2866 unsigned ECCP2AS2
: 1;
2867 unsigned ECCP2ASE
: 1;
2872 unsigned PSS2BD
: 2;
2879 unsigned PSS2AC
: 2;
2886 unsigned ECCP2AS
: 3;
2891 extern __at(0x0F52) volatile __ECCP2ASbits_t ECCP2ASbits
;
2893 #define _PSS2BD0 0x01
2894 #define _PSS2BD1 0x02
2895 #define _PSS2AC0 0x04
2896 #define _PSS2AC1 0x08
2897 #define _ECCP2AS0 0x10
2898 #define _ECCP2AS1 0x20
2899 #define _ECCP2AS2 0x40
2900 #define _ECCP2ASE 0x80
2902 //==============================================================================
2905 //==============================================================================
2908 extern __at(0x0F53) __sfr PADCFG1
;
2915 unsigned RTSECSEL0
: 1;
2916 unsigned RTSECSEL1
: 1;
2927 unsigned RTSECSEL
: 2;
2932 extern __at(0x0F53) volatile __PADCFG1bits_t PADCFG1bits
;
2934 #define _RTSECSEL0 0x02
2935 #define _RTSECSEL1 0x04
2940 //==============================================================================
2943 //==============================================================================
2946 extern __at(0x0F54) __sfr CM1CON
;
2955 unsigned EVPOL0
: 1;
2956 unsigned EVPOL1
: 1;
2976 extern __at(0x0F54) volatile __CM1CONbits_t CM1CONbits
;
2981 #define _EVPOL0 0x08
2982 #define _EVPOL1 0x10
2987 //==============================================================================
2990 //==============================================================================
2993 extern __at(0x0F54) __sfr CM1CON1
;
3002 unsigned EVPOL0
: 1;
3003 unsigned EVPOL1
: 1;
3023 extern __at(0x0F54) volatile __CM1CON1bits_t CM1CON1bits
;
3025 #define _CM1CON1_CCH0 0x01
3026 #define _CM1CON1_CCH1 0x02
3027 #define _CM1CON1_CREF 0x04
3028 #define _CM1CON1_EVPOL0 0x08
3029 #define _CM1CON1_EVPOL1 0x10
3030 #define _CM1CON1_CPOL 0x20
3031 #define _CM1CON1_COE 0x40
3032 #define _CM1CON1_CON 0x80
3034 //==============================================================================
3037 //==============================================================================
3040 extern __at(0x0F55) __sfr CTMUICON
;
3048 unsigned ITRIM0
: 1;
3049 unsigned ITRIM1
: 1;
3050 unsigned ITRIM2
: 1;
3051 unsigned ITRIM3
: 1;
3052 unsigned ITRIM4
: 1;
3053 unsigned ITRIM5
: 1;
3069 extern __at(0x0F55) volatile __CTMUICONbits_t CTMUICONbits
;
3073 #define _ITRIM0 0x04
3074 #define _ITRIM1 0x08
3075 #define _ITRIM2 0x10
3076 #define _ITRIM3 0x20
3077 #define _ITRIM4 0x40
3078 #define _ITRIM5 0x80
3080 //==============================================================================
3083 //==============================================================================
3086 extern __at(0x0F56) __sfr CTMUCONL
;
3092 unsigned EDG1STAT
: 1;
3093 unsigned EDG2STAT
: 1;
3094 unsigned EDG1SEL0
: 1;
3095 unsigned EDG1SEL1
: 1;
3096 unsigned EDG1POL
: 1;
3097 unsigned EDG2SEL0
: 1;
3098 unsigned EDG2SEL1
: 1;
3099 unsigned EDG2POL
: 1;
3105 unsigned EDG1SEL
: 2;
3112 unsigned EDG2SEL
: 2;
3117 extern __at(0x0F56) volatile __CTMUCONLbits_t CTMUCONLbits
;
3119 #define _EDG1STAT 0x01
3120 #define _EDG2STAT 0x02
3121 #define _EDG1SEL0 0x04
3122 #define _EDG1SEL1 0x08
3123 #define _EDG1POL 0x10
3124 #define _EDG2SEL0 0x20
3125 #define _EDG2SEL1 0x40
3126 #define _EDG2POL 0x80
3128 //==============================================================================
3131 //==============================================================================
3134 extern __at(0x0F57) __sfr CTMUCONH
;
3138 unsigned CTTRIG
: 1;
3139 unsigned IDISSEN
: 1;
3140 unsigned EDGSEQEN
: 1;
3143 unsigned CTMUSIDL
: 1;
3145 unsigned CTMUEN
: 1;
3148 extern __at(0x0F57) volatile __CTMUCONHbits_t CTMUCONHbits
;
3150 #define _CTTRIG 0x01
3151 #define _IDISSEN 0x02
3152 #define _EDGSEQEN 0x04
3155 #define _CTMUSIDL 0x20
3156 #define _CTMUEN 0x80
3158 //==============================================================================
3160 extern __at(0x0F58) __sfr ALRMVAL
;
3161 extern __at(0x0F58) __sfr ALRMVALL
;
3162 extern __at(0x0F59) __sfr ALRMVALH
;
3164 //==============================================================================
3167 extern __at(0x0F5A) __sfr ALRMRPT
;
3181 extern __at(0x0F5A) volatile __ALRMRPTbits_t ALRMRPTbits
;
3192 //==============================================================================
3195 //==============================================================================
3198 extern __at(0x0F5B) __sfr ALRMCFG
;
3204 unsigned ALRMPTR0
: 1;
3205 unsigned ALRMPTR1
: 1;
3206 unsigned AMASK0
: 1;
3207 unsigned AMASK1
: 1;
3208 unsigned AMASK2
: 1;
3209 unsigned AMASK3
: 1;
3211 unsigned ALRMEN
: 1;
3216 unsigned ALRMPTR
: 2;
3228 extern __at(0x0F5B) volatile __ALRMCFGbits_t ALRMCFGbits
;
3230 #define _ALRMPTR0 0x01
3231 #define _ALRMPTR1 0x02
3232 #define _AMASK0 0x04
3233 #define _AMASK1 0x08
3234 #define _AMASK2 0x10
3235 #define _AMASK3 0x20
3237 #define _ALRMEN 0x80
3239 //==============================================================================
3241 extern __at(0x0F5C) __sfr RTCVAL
;
3242 extern __at(0x0F5C) __sfr RTCVALL
;
3244 //==============================================================================
3247 extern __at(0x0F5D) __sfr RTCVALH
;
3253 unsigned WAITE0
: 1;
3254 unsigned WAITE1
: 1;
3255 unsigned WAITM0
: 1;
3256 unsigned WAITM1
: 1;
3257 unsigned WAITM2
: 1;
3258 unsigned WAITM3
: 1;
3259 unsigned WAITB0
: 1;
3260 unsigned WAITB1
: 1;
3283 extern __at(0x0F5D) volatile __RTCVALHbits_t RTCVALHbits
;
3285 #define _WAITE0 0x01
3286 #define _WAITE1 0x02
3287 #define _WAITM0 0x04
3288 #define _WAITM1 0x08
3289 #define _WAITM2 0x10
3290 #define _WAITM3 0x20
3291 #define _WAITB0 0x40
3292 #define _WAITB1 0x80
3294 //==============================================================================
3297 //==============================================================================
3300 extern __at(0x0F5E) __sfr RTCCAL
;
3314 extern __at(0x0F5E) volatile __RTCCALbits_t RTCCALbits
;
3325 //==============================================================================
3328 //==============================================================================
3331 extern __at(0x0F5F) __sfr RTCCFG
;
3337 unsigned RTCPTR0
: 1;
3338 unsigned RTCPTR1
: 1;
3340 unsigned HALFSEC
: 1;
3341 unsigned RTCSYNC
: 1;
3342 unsigned RTCWREN
: 1;
3349 unsigned RTCPTR
: 2;
3354 extern __at(0x0F5F) volatile __RTCCFGbits_t RTCCFGbits
;
3356 #define _RTCPTR0 0x01
3357 #define _RTCPTR1 0x02
3359 #define _HALFSEC 0x08
3360 #define _RTCSYNC 0x10
3361 #define _RTCWREN 0x20
3364 //==============================================================================
3367 //==============================================================================
3370 extern __at(0x0F60) __sfr PIE6
;
3374 unsigned CMP1IE
: 1;
3375 unsigned CMP2IE
: 1;
3376 unsigned CMP3IE
: 1;
3384 extern __at(0x0F60) volatile __PIE6bits_t PIE6bits
;
3386 #define _CMP1IE 0x01
3387 #define _CMP2IE 0x02
3388 #define _CMP3IE 0x04
3391 //==============================================================================
3393 extern __at(0x0F61) __sfr EEDATA
;
3394 extern __at(0x0F62) __sfr EEADR
;
3395 extern __at(0x0F63) __sfr EEADRH
;
3397 //==============================================================================
3400 extern __at(0x0F64) __sfr OSCCON2
;
3404 unsigned MFIOSEL
: 1;
3405 unsigned MFIOFS
: 1;
3407 unsigned SOSCGO
: 1;
3410 unsigned SOSCRUN
: 1;
3414 extern __at(0x0F64) volatile __OSCCON2bits_t OSCCON2bits
;
3416 #define _MFIOSEL 0x01
3417 #define _MFIOFS 0x02
3418 #define _SOSCGO 0x08
3419 #define _SOSCRUN 0x40
3421 //==============================================================================
3424 //==============================================================================
3427 extern __at(0x0F65) __sfr BAUDCON
;
3438 unsigned ABDOVF
: 1;
3441 extern __at(0x0F65) volatile __BAUDCONbits_t BAUDCONbits
;
3449 #define _ABDOVF 0x80
3451 //==============================================================================
3454 //==============================================================================
3457 extern __at(0x0F65) __sfr BAUDCON1
;
3468 unsigned ABDOVF
: 1;
3471 extern __at(0x0F65) volatile __BAUDCON1bits_t BAUDCON1bits
;
3473 #define _BAUDCON1_ABDEN 0x01
3474 #define _BAUDCON1_WUE 0x02
3475 #define _BAUDCON1_BRG16 0x08
3476 #define _BAUDCON1_TXCKP 0x10
3477 #define _BAUDCON1_RXDTP 0x20
3478 #define _BAUDCON1_RCIDL 0x40
3479 #define _BAUDCON1_ABDOVF 0x80
3481 //==============================================================================
3484 //==============================================================================
3487 extern __at(0x0F65) __sfr BAUDCTL
;
3498 unsigned ABDOVF
: 1;
3501 extern __at(0x0F65) volatile __BAUDCTLbits_t BAUDCTLbits
;
3503 #define _BAUDCTL_ABDEN 0x01
3504 #define _BAUDCTL_WUE 0x02
3505 #define _BAUDCTL_BRG16 0x08
3506 #define _BAUDCTL_TXCKP 0x10
3507 #define _BAUDCTL_RXDTP 0x20
3508 #define _BAUDCTL_RCIDL 0x40
3509 #define _BAUDCTL_ABDOVF 0x80
3511 //==============================================================================
3514 //==============================================================================
3517 extern __at(0x0F66) __sfr LCDDATA0
;
3531 extern __at(0x0F66) volatile __LCDDATA0bits_t LCDDATA0bits
;
3542 //==============================================================================
3545 //==============================================================================
3548 extern __at(0x0F67) __sfr LCDDATA1
;
3562 extern __at(0x0F67) volatile __LCDDATA1bits_t LCDDATA1bits
;
3573 //==============================================================================
3576 //==============================================================================
3579 extern __at(0x0F68) __sfr LCDDATA2
;
3593 extern __at(0x0F68) volatile __LCDDATA2bits_t LCDDATA2bits
;
3604 //==============================================================================
3607 //==============================================================================
3610 extern __at(0x0F69) __sfr LCDDATA3
;
3624 extern __at(0x0F69) volatile __LCDDATA3bits_t LCDDATA3bits
;
3635 //==============================================================================
3638 //==============================================================================
3641 extern __at(0x0F6A) __sfr LCDDATA4
;
3655 extern __at(0x0F6A) volatile __LCDDATA4bits_t LCDDATA4bits
;
3666 //==============================================================================
3669 //==============================================================================
3672 extern __at(0x0F6B) __sfr LCDDATA5
;
3686 extern __at(0x0F6B) volatile __LCDDATA5bits_t LCDDATA5bits
;
3697 //==============================================================================
3700 //==============================================================================
3703 extern __at(0x0F6C) __sfr LCDDATA6
;
3717 extern __at(0x0F6C) volatile __LCDDATA6bits_t LCDDATA6bits
;
3728 //==============================================================================
3731 //==============================================================================
3734 extern __at(0x0F6D) __sfr LCDDATA7
;
3748 extern __at(0x0F6D) volatile __LCDDATA7bits_t LCDDATA7bits
;
3759 //==============================================================================
3762 //==============================================================================
3765 extern __at(0x0F6E) __sfr LCDDATA8
;
3779 extern __at(0x0F6E) volatile __LCDDATA8bits_t LCDDATA8bits
;
3790 //==============================================================================
3793 //==============================================================================
3796 extern __at(0x0F6F) __sfr LCDDATA9
;
3810 extern __at(0x0F6F) volatile __LCDDATA9bits_t LCDDATA9bits
;
3821 //==============================================================================
3824 //==============================================================================
3827 extern __at(0x0F70) __sfr LCDDATA10
;
3839 } __LCDDATA10bits_t
;
3841 extern __at(0x0F70) volatile __LCDDATA10bits_t LCDDATA10bits
;
3852 //==============================================================================
3855 //==============================================================================
3858 extern __at(0x0F71) __sfr LCDDATA11
;
3870 } __LCDDATA11bits_t
;
3872 extern __at(0x0F71) volatile __LCDDATA11bits_t LCDDATA11bits
;
3883 //==============================================================================
3886 //==============================================================================
3889 extern __at(0x0F72) __sfr LCDDATA12
;
3901 } __LCDDATA12bits_t
;
3903 extern __at(0x0F72) volatile __LCDDATA12bits_t LCDDATA12bits
;
3914 //==============================================================================
3917 //==============================================================================
3920 extern __at(0x0F73) __sfr LCDDATA13
;
3932 } __LCDDATA13bits_t
;
3934 extern __at(0x0F73) volatile __LCDDATA13bits_t LCDDATA13bits
;
3945 //==============================================================================
3948 //==============================================================================
3951 extern __at(0x0F74) __sfr LCDDATA14
;
3963 } __LCDDATA14bits_t
;
3965 extern __at(0x0F74) volatile __LCDDATA14bits_t LCDDATA14bits
;
3976 //==============================================================================
3979 //==============================================================================
3982 extern __at(0x0F75) __sfr LCDDATA15
;
3994 } __LCDDATA15bits_t
;
3996 extern __at(0x0F75) volatile __LCDDATA15bits_t LCDDATA15bits
;
4007 //==============================================================================
4010 //==============================================================================
4013 extern __at(0x0F76) __sfr LCDDATA16
;
4025 } __LCDDATA16bits_t
;
4027 extern __at(0x0F76) volatile __LCDDATA16bits_t LCDDATA16bits
;
4038 //==============================================================================
4041 //==============================================================================
4044 extern __at(0x0F77) __sfr LCDDATA17
;
4056 } __LCDDATA17bits_t
;
4058 extern __at(0x0F77) volatile __LCDDATA17bits_t LCDDATA17bits
;
4069 //==============================================================================
4072 //==============================================================================
4075 extern __at(0x0F78) __sfr LCDDATA18
;
4087 } __LCDDATA18bits_t
;
4089 extern __at(0x0F78) volatile __LCDDATA18bits_t LCDDATA18bits
;
4100 //==============================================================================
4103 //==============================================================================
4106 extern __at(0x0F79) __sfr LCDDATA19
;
4118 } __LCDDATA19bits_t
;
4120 extern __at(0x0F79) volatile __LCDDATA19bits_t LCDDATA19bits
;
4131 //==============================================================================
4134 //==============================================================================
4137 extern __at(0x0F7A) __sfr LCDDATA20
;
4149 } __LCDDATA20bits_t
;
4151 extern __at(0x0F7A) volatile __LCDDATA20bits_t LCDDATA20bits
;
4162 //==============================================================================
4165 //==============================================================================
4168 extern __at(0x0F7B) __sfr LCDDATA21
;
4180 } __LCDDATA21bits_t
;
4182 extern __at(0x0F7B) volatile __LCDDATA21bits_t LCDDATA21bits
;
4193 //==============================================================================
4196 //==============================================================================
4199 extern __at(0x0F7C) __sfr LCDDATA22
;
4211 } __LCDDATA22bits_t
;
4213 extern __at(0x0F7C) volatile __LCDDATA22bits_t LCDDATA22bits
;
4224 //==============================================================================
4227 //==============================================================================
4230 extern __at(0x0F7D) __sfr LCDDATA23
;
4242 } __LCDDATA23bits_t
;
4244 extern __at(0x0F7D) volatile __LCDDATA23bits_t LCDDATA23bits
;
4255 //==============================================================================
4257 extern __at(0x0F7E) __sfr EECON2
;
4259 //==============================================================================
4262 extern __at(0x0F7F) __sfr EECON1
;
4276 extern __at(0x0F7F) volatile __EECON1bits_t EECON1bits
;
4286 //==============================================================================
4289 //==============================================================================
4292 extern __at(0x0F80) __sfr PORTA
;
4322 unsigned ULPWUIN
: 1;
4324 unsigned VREF_MINUS
: 1;
4325 unsigned VREF_PLUS
: 1;
4369 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
4373 #define _ULPWUIN 0x01
4379 #define _VREF_MINUS 0x04
4382 #define _VREF_PLUS 0x08
4399 //==============================================================================
4402 //==============================================================================
4405 extern __at(0x0F81) __sfr PORTB
;
4462 unsigned CCP2_PA2
: 1;
4494 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
4511 #define _CCP2_PA2 0x08
4528 //==============================================================================
4531 //==============================================================================
4534 extern __at(0x0F82) __sfr PORTC
;
4599 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
4633 //==============================================================================
4636 //==============================================================================
4639 extern __at(0x0F83) __sfr PORTD
;
4716 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
4760 //==============================================================================
4763 //==============================================================================
4766 extern __at(0x0F84) __sfr PORTE
;
4820 unsigned LCDBIAS1
: 1;
4821 unsigned LCDBIAS2
: 1;
4834 unsigned LCDBIAS3
: 1;
4850 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
4852 #define _PORTE_RE0 0x01
4853 #define _PORTE_AD8 0x01
4854 #define _PORTE_PD2 0x01
4855 #define _PORTE_RD 0x01
4856 #define _PORTE_LCDBIAS1 0x01
4857 #define _PORTE_RE1 0x02
4858 #define _PORTE_AD9 0x02
4859 #define _PORTE_PC2 0x02
4860 #define _PORTE_WR 0x02
4861 #define _PORTE_LCDBIAS2 0x02
4862 #define _PORTE_RE2 0x04
4863 #define _PORTE_AD10 0x04
4864 #define _PORTE_PB2 0x04
4865 #define _PORTE_CCP10 0x04
4866 #define _PORTE_CS 0x04
4867 #define _PORTE_LCDBIAS3 0x04
4868 #define _PORTE_RE3 0x08
4869 #define _PORTE_AD11 0x08
4870 #define _PORTE_PC3 0x08
4871 #define _PORTE_CCP9 0x08
4872 #define _PORTE_COM0 0x08
4873 #define _PORTE_RE4 0x10
4874 #define _PORTE_AD12 0x10
4875 #define _PORTE_PB3 0x10
4876 #define _PORTE_CCP8 0x10
4877 #define _PORTE_COM1 0x10
4878 #define _PORTE_REFO 0x10
4879 #define _PORTE_RE5 0x20
4880 #define _PORTE_AD13 0x20
4881 #define _PORTE_PC1 0x20
4882 #define _PORTE_CCP7 0x20
4883 #define _PORTE_COM2 0x20
4884 #define _PORTE_RE6 0x40
4885 #define _PORTE_AD14 0x40
4886 #define _PORTE_PB1 0x40
4887 #define _PORTE_CCP6 0x40
4888 #define _PORTE_COM3 0x40
4889 #define _PORTE_RE7 0x80
4890 #define _PORTE_AD15 0x80
4891 #define _PORTE_PA2 0x80
4892 #define _PORTE_CCP2 0x80
4893 #define _PORTE_SEG31 0x80
4895 //==============================================================================
4898 //==============================================================================
4901 extern __at(0x0F85) __sfr PORTF
;
4966 extern __at(0x0F85) volatile __PORTFbits_t PORTFbits
;
4968 #define _PORTF_RF1 0x02
4969 #define _PORTF_AN6 0x02
4970 #define _PORTF_SEG19 0x02
4971 #define _PORTF_C2OUT 0x02
4972 #define _PORTF_CTDIN 0x02
4973 #define _PORTF_RF2 0x04
4974 #define _PORTF_AN7 0x04
4975 #define _PORTF_SEG20 0x04
4976 #define _PORTF_C1OUT 0x04
4977 #define _PORTF_RF3 0x08
4978 #define _PORTF_AN8 0x08
4979 #define _PORTF_SEG21 0x08
4980 #define _PORTF_C2INB 0x08
4981 #define _PORTF_CTMUI 0x08
4982 #define _PORTF_RF4 0x10
4983 #define _PORTF_AN9 0x10
4984 #define _PORTF_SEG22 0x10
4985 #define _PORTF_C2INA 0x10
4986 #define _PORTF_RF5 0x20
4987 #define _PORTF_AN10 0x20
4988 #define _PORTF_SEG23 0x20
4989 #define _PORTF_C1INB 0x20
4990 #define _PORTF_CVREF 0x20
4991 #define _PORTF_RF6 0x40
4992 #define _PORTF_AN11 0x40
4993 #define _PORTF_SEG24 0x40
4994 #define _PORTF_C1INA 0x40
4995 #define _PORTF_RF7 0x80
4996 #define _PORTF_AN5 0x80
4997 #define _PORTF_SEG25 0x80
4998 #define _PORTF_SS1 0x80
5000 //==============================================================================
5003 //==============================================================================
5006 extern __at(0x0F86) __sfr PORTG
;
5125 extern __at(0x0F86) volatile __PORTGbits_t PORTGbits
;
5127 #define _PORTG_RG0 0x01
5128 #define _PORTG_CCP3 0x01
5129 #define _PORTG_PA3 0x01
5130 #define _PORTG_RG1 0x02
5131 #define _PORTG_C3OUT 0x02
5132 #define _PORTG_TX2 0x02
5133 #define _PORTG_AN19 0x02
5134 #define _PORTG_CK2 0x02
5135 #define _PORTG_RG2 0x04
5136 #define _PORTG_C3INA 0x04
5137 #define _PORTG_RX2 0x04
5138 #define _PORTG_AN18 0x04
5139 #define _PORTG_DT2 0x04
5140 #define _PORTG_RG3 0x08
5141 #define _PORTG_C3INB 0x08
5142 #define _PORTG_PD3 0x08
5143 #define _PORTG_AN17 0x08
5144 #define _PORTG_CCP4 0x08
5145 #define _PORTG_RG4 0x10
5146 #define _PORTG_C3INC 0x10
5147 #define _PORTG_PD1 0x10
5148 #define _PORTG_AN16 0x10
5149 #define _PORTG_CCP5 0x10
5150 #define _PORTG_SEG26 0x10
5151 #define _PORTG_T7CKI 0x10
5152 #define _PORTG_T5G 0x10
5153 #define _PORTG_RTCC 0x10
5154 #define _PORTG_RG5 0x20
5156 //==============================================================================
5159 //==============================================================================
5162 extern __at(0x0F87) __sfr PORTH
;
5239 extern __at(0x0F87) volatile __PORTHbits_t PORTHbits
;
5241 #define _PORTH_RH0 0x01
5242 #define _PORTH_SEG47 0x01
5243 #define _PORTH_AN23 0x01
5244 #define _PORTH_A16 0x01
5245 #define _PORTH_RH1 0x02
5246 #define _PORTH_SEG46 0x02
5247 #define _PORTH_AN22 0x02
5248 #define _PORTH_A17 0x02
5249 #define _PORTH_RH2 0x04
5250 #define _PORTH_SEG45 0x04
5251 #define _PORTH_AN21 0x04
5252 #define _PORTH_A18 0x04
5253 #define _PORTH_RH3 0x08
5254 #define _PORTH_SEG44 0x08
5255 #define _PORTH_AN20 0x08
5256 #define _PORTH_A19 0x08
5257 #define _PORTH_RH4 0x10
5258 #define _PORTH_SEG40 0x10
5259 #define _PORTH_AN12 0x10
5260 #define _PORTH_CCP9 0x10
5261 #define _PORTH_PC3 0x10
5262 #define _PORTH_C2INC 0x10
5263 #define _PORTH_RH5 0x20
5264 #define _PORTH_SEG41 0x20
5265 #define _PORTH_AN13 0x20
5266 #define _PORTH_CCP8 0x20
5267 #define _PORTH_PB3 0x20
5268 #define _PORTH_C2IND 0x20
5269 #define _PORTH_RH6 0x40
5270 #define _PORTH_SEG42 0x40
5271 #define _PORTH_AN14 0x40
5272 #define _PORTH_CCP7 0x40
5273 #define _PORTH_PC1 0x40
5274 #define _PORTH_C1INC 0x40
5275 #define _PORTH_RH7 0x80
5276 #define _PORTH_SEG43 0x80
5277 #define _PORTH_AN15 0x80
5278 #define _PORTH_CCP6 0x80
5279 #define _PORTH_PB1 0x80
5281 //==============================================================================
5284 //==============================================================================
5287 extern __at(0x0F88) __sfr PORTJ
;
5328 extern __at(0x0F88) volatile __PORTJbits_t PORTJbits
;
5354 //==============================================================================
5357 //==============================================================================
5360 extern __at(0x0F89) __sfr LATA
;
5374 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
5385 //==============================================================================
5388 //==============================================================================
5391 extern __at(0x0F8A) __sfr LATB
;
5405 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
5416 //==============================================================================
5419 //==============================================================================
5422 extern __at(0x0F8B) __sfr LATC
;
5436 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
5447 //==============================================================================
5450 //==============================================================================
5453 extern __at(0x0F8C) __sfr LATD
;
5467 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
5478 //==============================================================================
5481 //==============================================================================
5484 extern __at(0x0F8D) __sfr LATE
;
5498 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
5509 //==============================================================================
5512 //==============================================================================
5515 extern __at(0x0F8E) __sfr LATF
;
5529 extern __at(0x0F8E) volatile __LATFbits_t LATFbits
;
5539 //==============================================================================
5542 //==============================================================================
5545 extern __at(0x0F8F) __sfr LATG
;
5568 extern __at(0x0F8F) volatile __LATGbits_t LATGbits
;
5576 //==============================================================================
5579 //==============================================================================
5582 extern __at(0x0F90) __sfr LATH
;
5596 extern __at(0x0F90) volatile __LATHbits_t LATHbits
;
5607 //==============================================================================
5610 //==============================================================================
5613 extern __at(0x0F91) __sfr LATJ
;
5627 extern __at(0x0F91) volatile __LATJbits_t LATJbits
;
5638 //==============================================================================
5641 //==============================================================================
5644 extern __at(0x0F92) __sfr TRISA
;
5648 unsigned TRISA0
: 1;
5649 unsigned TRISA1
: 1;
5650 unsigned TRISA2
: 1;
5651 unsigned TRISA3
: 1;
5652 unsigned TRISA4
: 1;
5653 unsigned TRISA5
: 1;
5654 unsigned TRISA6
: 1;
5655 unsigned TRISA7
: 1;
5658 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
5660 #define _TRISA0 0x01
5661 #define _TRISA1 0x02
5662 #define _TRISA2 0x04
5663 #define _TRISA3 0x08
5664 #define _TRISA4 0x10
5665 #define _TRISA5 0x20
5666 #define _TRISA6 0x40
5667 #define _TRISA7 0x80
5669 //==============================================================================
5672 //==============================================================================
5675 extern __at(0x0F93) __sfr TRISB
;
5679 unsigned TRISB0
: 1;
5680 unsigned TRISB1
: 1;
5681 unsigned TRISB2
: 1;
5682 unsigned TRISB3
: 1;
5683 unsigned TRISB4
: 1;
5684 unsigned TRISB5
: 1;
5685 unsigned TRISB6
: 1;
5686 unsigned TRISB7
: 1;
5689 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
5691 #define _TRISB0 0x01
5692 #define _TRISB1 0x02
5693 #define _TRISB2 0x04
5694 #define _TRISB3 0x08
5695 #define _TRISB4 0x10
5696 #define _TRISB5 0x20
5697 #define _TRISB6 0x40
5698 #define _TRISB7 0x80
5700 //==============================================================================
5703 //==============================================================================
5706 extern __at(0x0F94) __sfr TRISC
;
5710 unsigned TRISC0
: 1;
5711 unsigned TRISC1
: 1;
5712 unsigned TRISC2
: 1;
5713 unsigned TRISC3
: 1;
5714 unsigned TRISC4
: 1;
5715 unsigned TRISC5
: 1;
5716 unsigned TRISC6
: 1;
5717 unsigned TRISC7
: 1;
5720 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
5722 #define _TRISC0 0x01
5723 #define _TRISC1 0x02
5724 #define _TRISC2 0x04
5725 #define _TRISC3 0x08
5726 #define _TRISC4 0x10
5727 #define _TRISC5 0x20
5728 #define _TRISC6 0x40
5729 #define _TRISC7 0x80
5731 //==============================================================================
5734 //==============================================================================
5737 extern __at(0x0F95) __sfr TRISD
;
5741 unsigned TRISD0
: 1;
5742 unsigned TRISD1
: 1;
5743 unsigned TRISD2
: 1;
5744 unsigned TRISD3
: 1;
5745 unsigned TRISD4
: 1;
5746 unsigned TRISD5
: 1;
5747 unsigned TRISD6
: 1;
5748 unsigned TRISD7
: 1;
5751 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
5753 #define _TRISD0 0x01
5754 #define _TRISD1 0x02
5755 #define _TRISD2 0x04
5756 #define _TRISD3 0x08
5757 #define _TRISD4 0x10
5758 #define _TRISD5 0x20
5759 #define _TRISD6 0x40
5760 #define _TRISD7 0x80
5762 //==============================================================================
5765 //==============================================================================
5768 extern __at(0x0F96) __sfr TRISE
;
5772 unsigned TRISE0
: 1;
5773 unsigned TRISE1
: 1;
5774 unsigned TRISE2
: 1;
5775 unsigned TRISE3
: 1;
5776 unsigned TRISE4
: 1;
5777 unsigned TRISE5
: 1;
5778 unsigned TRISE6
: 1;
5779 unsigned TRISE7
: 1;
5782 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
5784 #define _TRISE0 0x01
5785 #define _TRISE1 0x02
5786 #define _TRISE2 0x04
5787 #define _TRISE3 0x08
5788 #define _TRISE4 0x10
5789 #define _TRISE5 0x20
5790 #define _TRISE6 0x40
5791 #define _TRISE7 0x80
5793 //==============================================================================
5796 //==============================================================================
5799 extern __at(0x0F97) __sfr TRISF
;
5804 unsigned TRISF1
: 1;
5805 unsigned TRISF2
: 1;
5806 unsigned TRISF3
: 1;
5807 unsigned TRISF4
: 1;
5808 unsigned TRISF5
: 1;
5809 unsigned TRISF6
: 1;
5810 unsigned TRISF7
: 1;
5813 extern __at(0x0F97) volatile __TRISFbits_t TRISFbits
;
5815 #define _TRISF1 0x02
5816 #define _TRISF2 0x04
5817 #define _TRISF3 0x08
5818 #define _TRISF4 0x10
5819 #define _TRISF5 0x20
5820 #define _TRISF6 0x40
5821 #define _TRISF7 0x80
5823 //==============================================================================
5826 //==============================================================================
5829 extern __at(0x0F98) __sfr TRISG
;
5835 unsigned TRISG0
: 1;
5836 unsigned TRISG1
: 1;
5837 unsigned TRISG2
: 1;
5838 unsigned TRISG3
: 1;
5839 unsigned TRISG4
: 1;
5852 extern __at(0x0F98) volatile __TRISGbits_t TRISGbits
;
5854 #define _TRISG0 0x01
5855 #define _TRISG1 0x02
5856 #define _TRISG2 0x04
5857 #define _TRISG3 0x08
5858 #define _TRISG4 0x10
5860 //==============================================================================
5863 //==============================================================================
5866 extern __at(0x0F99) __sfr TRISH
;
5870 unsigned TRISH0
: 1;
5871 unsigned TRISH1
: 1;
5872 unsigned TRISH2
: 1;
5873 unsigned TRISH3
: 1;
5874 unsigned TRISH4
: 1;
5875 unsigned TRISH5
: 1;
5876 unsigned TRISH6
: 1;
5877 unsigned TRISH7
: 1;
5880 extern __at(0x0F99) volatile __TRISHbits_t TRISHbits
;
5882 #define _TRISH0 0x01
5883 #define _TRISH1 0x02
5884 #define _TRISH2 0x04
5885 #define _TRISH3 0x08
5886 #define _TRISH4 0x10
5887 #define _TRISH5 0x20
5888 #define _TRISH6 0x40
5889 #define _TRISH7 0x80
5891 //==============================================================================
5894 //==============================================================================
5897 extern __at(0x0F9A) __sfr TRISJ
;
5901 unsigned TRISJ0
: 1;
5902 unsigned TRISJ1
: 1;
5903 unsigned TRISJ2
: 1;
5904 unsigned TRISJ3
: 1;
5905 unsigned TRISJ4
: 1;
5906 unsigned TRISJ5
: 1;
5907 unsigned TRISJ6
: 1;
5908 unsigned TRISJ7
: 1;
5911 extern __at(0x0F9A) volatile __TRISJbits_t TRISJbits
;
5913 #define _TRISJ0 0x01
5914 #define _TRISJ1 0x02
5915 #define _TRISJ2 0x04
5916 #define _TRISJ3 0x08
5917 #define _TRISJ4 0x10
5918 #define _TRISJ5 0x20
5919 #define _TRISJ6 0x40
5920 #define _TRISJ7 0x80
5922 //==============================================================================
5925 //==============================================================================
5928 extern __at(0x0F9B) __sfr OSCTUNE
;
5941 unsigned INTSRC
: 1;
5951 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
5960 #define _INTSRC 0x80
5962 //==============================================================================
5965 //==============================================================================
5968 extern __at(0x0F9C) __sfr PSTR1CON
;
5978 unsigned STRSYNC
: 1;
5991 extern __at(0x0F9C) volatile __PSTR1CONbits_t PSTR1CONbits
;
5997 #define _STRSYNC 0x10
6001 //==============================================================================
6004 //==============================================================================
6007 extern __at(0x0F9D) __sfr PIE1
;
6013 unsigned TMR1IE
: 1;
6014 unsigned TMR2IE
: 1;
6015 unsigned TMR1GIE
: 1;
6016 unsigned SSP1IE
: 1;
6036 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
6038 #define _TMR1IE 0x01
6039 #define _TMR2IE 0x02
6040 #define _TMR1GIE 0x04
6041 #define _SSP1IE 0x08
6049 //==============================================================================
6052 //==============================================================================
6055 extern __at(0x0F9E) __sfr PIR1
;
6061 unsigned TMR1IF
: 1;
6062 unsigned TMR2IF
: 1;
6063 unsigned TMR1GIF
: 1;
6064 unsigned SSP1IF
: 1;
6084 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
6086 #define _TMR1IF 0x01
6087 #define _TMR2IF 0x02
6088 #define _TMR1GIF 0x04
6089 #define _SSP1IF 0x08
6097 //==============================================================================
6100 //==============================================================================
6103 extern __at(0x0F9F) __sfr IPR1
;
6109 unsigned TMR1IP
: 1;
6110 unsigned TMR2IP
: 1;
6111 unsigned TMR1GIP
: 1;
6112 unsigned SSP1IP
: 1;
6132 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
6134 #define _TMR1IP 0x01
6135 #define _TMR2IP 0x02
6136 #define _TMR1GIP 0x04
6137 #define _SSP1IP 0x08
6145 //==============================================================================
6148 //==============================================================================
6151 extern __at(0x0FA0) __sfr PIE2
;
6157 unsigned TMR3GIE
: 1;
6158 unsigned TMR3IE
: 1;
6159 unsigned HLVDIE
: 1;
6160 unsigned BCL1IE
: 1;
6161 unsigned BCL2IE
: 1;
6162 unsigned SSP2IE
: 1;
6164 unsigned OSCFIE
: 1;
6180 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
6182 #define _TMR3GIE 0x01
6183 #define _TMR3IE 0x02
6184 #define _HLVDIE 0x04
6186 #define _BCL1IE 0x08
6188 #define _BCL2IE 0x10
6189 #define _SSP2IE 0x20
6190 #define _OSCFIE 0x80
6192 //==============================================================================
6195 //==============================================================================
6198 extern __at(0x0FA1) __sfr PIR2
;
6204 unsigned TMR3GIF
: 1;
6205 unsigned TMR3IF
: 1;
6206 unsigned HLVDIF
: 1;
6207 unsigned BCL1IF
: 1;
6208 unsigned BCL2IF
: 1;
6209 unsigned SSP2IF
: 1;
6211 unsigned OSCFIF
: 1;
6227 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
6229 #define _TMR3GIF 0x01
6230 #define _TMR3IF 0x02
6231 #define _HLVDIF 0x04
6233 #define _BCL1IF 0x08
6235 #define _BCL2IF 0x10
6236 #define _SSP2IF 0x20
6237 #define _OSCFIF 0x80
6239 //==============================================================================
6242 //==============================================================================
6245 extern __at(0x0FA2) __sfr IPR2
;
6251 unsigned TMR3GIP
: 1;
6252 unsigned TMR3IP
: 1;
6253 unsigned HLVDIP
: 1;
6254 unsigned BCL1IP
: 1;
6255 unsigned BCL2IP
: 1;
6256 unsigned SSP2IP
: 1;
6258 unsigned OSCFIP
: 1;
6274 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
6276 #define _TMR3GIP 0x01
6277 #define _TMR3IP 0x02
6278 #define _HLVDIP 0x04
6280 #define _BCL1IP 0x08
6282 #define _BCL2IP 0x10
6283 #define _SSP2IP 0x20
6284 #define _OSCFIP 0x80
6286 //==============================================================================
6289 //==============================================================================
6292 extern __at(0x0FA3) __sfr PIE3
;
6296 unsigned RTCCIE
: 1;
6297 unsigned CCP1IE
: 1;
6298 unsigned CCP2IE
: 1;
6299 unsigned CTMUIE
: 1;
6303 unsigned TMR5GIE
: 1;
6306 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
6308 #define _RTCCIE 0x01
6309 #define _CCP1IE 0x02
6310 #define _CCP2IE 0x04
6311 #define _CTMUIE 0x08
6315 #define _TMR5GIE 0x80
6317 //==============================================================================
6320 //==============================================================================
6323 extern __at(0x0FA4) __sfr PIR3
;
6327 unsigned RTCCIF
: 1;
6328 unsigned CCP1IF
: 1;
6329 unsigned CCP2IF
: 1;
6330 unsigned CTMUIF
: 1;
6334 unsigned TMR5GIF
: 1;
6337 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
6339 #define _RTCCIF 0x01
6340 #define _CCP1IF 0x02
6341 #define _CCP2IF 0x04
6342 #define _CTMUIF 0x08
6346 #define _TMR5GIF 0x80
6348 //==============================================================================
6351 //==============================================================================
6354 extern __at(0x0FA5) __sfr IPR3
;
6358 unsigned RTCCIP
: 1;
6359 unsigned CCP1IP
: 1;
6360 unsigned CCP2IP
: 1;
6361 unsigned CTMUIP
: 1;
6365 unsigned TMR5GIP
: 1;
6368 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
6370 #define _RTCCIP 0x01
6371 #define _CCP1IP 0x02
6372 #define _CCP2IP 0x04
6373 #define _CTMUIP 0x08
6377 #define _TMR5GIP 0x80
6379 //==============================================================================
6382 //==============================================================================
6385 extern __at(0x0FA6) __sfr PIR6
;
6389 unsigned CMP1IF
: 1;
6390 unsigned CMP2IF
: 1;
6391 unsigned CMP3IF
: 1;
6399 extern __at(0x0FA6) volatile __PIR6bits_t PIR6bits
;
6401 #define _CMP1IF 0x01
6402 #define _CMP2IF 0x02
6403 #define _CMP3IF 0x04
6406 //==============================================================================
6409 //==============================================================================
6412 extern __at(0x0FA8) __sfr HLVDCON
;
6418 unsigned HLVDL0
: 1;
6419 unsigned HLVDL1
: 1;
6420 unsigned HLVDL2
: 1;
6421 unsigned HLVDL3
: 1;
6422 unsigned HLVDEN
: 1;
6425 unsigned VDIRMAG
: 1;
6435 extern __at(0x0FA8) volatile __HLVDCONbits_t HLVDCONbits
;
6437 #define _HLVDL0 0x01
6438 #define _HLVDL1 0x02
6439 #define _HLVDL2 0x04
6440 #define _HLVDL3 0x08
6441 #define _HLVDEN 0x10
6444 #define _VDIRMAG 0x80
6446 //==============================================================================
6449 //==============================================================================
6452 extern __at(0x0FA9) __sfr IPR6
;
6456 unsigned CMP1IP
: 1;
6457 unsigned CMP2IP
: 1;
6458 unsigned CMP3IP
: 1;
6466 extern __at(0x0FA9) volatile __IPR6bits_t IPR6bits
;
6468 #define _CMP1IP 0x01
6469 #define _CMP2IP 0x02
6470 #define _CMP3IP 0x04
6473 //==============================================================================
6476 //==============================================================================
6479 extern __at(0x0FAA) __sfr T1GCON
;
6485 unsigned T1GSS0
: 1;
6486 unsigned T1GSS1
: 1;
6487 unsigned T1GVAL
: 1;
6488 unsigned T1GGO_NOT_T1DONE
: 1;
6489 unsigned T1GSPM
: 1;
6491 unsigned T1GPOL
: 1;
6492 unsigned TMR1GE
: 1;
6512 unsigned NOT_T1DONE
: 1;
6526 extern __at(0x0FAA) volatile __T1GCONbits_t T1GCONbits
;
6528 #define _T1GSS0 0x01
6529 #define _T1GSS1 0x02
6530 #define _T1GVAL 0x04
6531 #define _T1GGO_NOT_T1DONE 0x08
6533 #define _NOT_T1DONE 0x08
6534 #define _T1GSPM 0x10
6536 #define _T1GPOL 0x40
6537 #define _TMR1GE 0x80
6539 //==============================================================================
6542 //==============================================================================
6545 extern __at(0x0FAB) __sfr RCSTA
;
6578 unsigned ADDEN1
: 1;
6581 unsigned NOT_RC8
: 1;
6610 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
6621 #define _ADDEN1 0x08
6628 #define _NOT_RC8 0x40
6634 //==============================================================================
6637 //==============================================================================
6640 extern __at(0x0FAB) __sfr RCSTA1
;
6673 unsigned ADDEN1
: 1;
6676 unsigned NOT_RC8
: 1;
6705 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
6707 #define _RCSTA1_RX9D 0x01
6708 #define _RCSTA1_RCD8 0x01
6709 #define _RCSTA1_RX9D1 0x01
6710 #define _RCSTA1_OERR 0x02
6711 #define _RCSTA1_OERR1 0x02
6712 #define _RCSTA1_FERR 0x04
6713 #define _RCSTA1_FERR1 0x04
6714 #define _RCSTA1_ADDEN 0x08
6715 #define _RCSTA1_ADEN 0x08
6716 #define _RCSTA1_ADDEN1 0x08
6717 #define _RCSTA1_CREN 0x10
6718 #define _RCSTA1_CREN1 0x10
6719 #define _RCSTA1_SREN 0x20
6720 #define _RCSTA1_SREN1 0x20
6721 #define _RCSTA1_RX9 0x40
6722 #define _RCSTA1_RC9 0x40
6723 #define _RCSTA1_NOT_RC8 0x40
6724 #define _RCSTA1_RC8_9 0x40
6725 #define _RCSTA1_RX91 0x40
6726 #define _RCSTA1_SPEN 0x80
6727 #define _RCSTA1_SPEN1 0x80
6729 //==============================================================================
6732 //==============================================================================
6735 extern __at(0x0FAC) __sfr TXSTA
;
6756 unsigned SENDB1
: 1;
6771 unsigned NOT_TX8
: 1;
6788 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
6798 #define _SENDB1 0x08
6805 #define _NOT_TX8 0x40
6810 //==============================================================================
6813 //==============================================================================
6816 extern __at(0x0FAC) __sfr TXSTA1
;
6837 unsigned SENDB1
: 1;
6852 unsigned NOT_TX8
: 1;
6869 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
6871 #define _TXSTA1_TX9D 0x01
6872 #define _TXSTA1_TXD8 0x01
6873 #define _TXSTA1_TX9D1 0x01
6874 #define _TXSTA1_TRMT 0x02
6875 #define _TXSTA1_TRMT1 0x02
6876 #define _TXSTA1_BRGH 0x04
6877 #define _TXSTA1_BRGH1 0x04
6878 #define _TXSTA1_SENDB 0x08
6879 #define _TXSTA1_SENDB1 0x08
6880 #define _TXSTA1_SYNC 0x10
6881 #define _TXSTA1_SYNC1 0x10
6882 #define _TXSTA1_TXEN 0x20
6883 #define _TXSTA1_TXEN1 0x20
6884 #define _TXSTA1_TX9 0x40
6885 #define _TXSTA1_TX8_9 0x40
6886 #define _TXSTA1_NOT_TX8 0x40
6887 #define _TXSTA1_TX91 0x40
6888 #define _TXSTA1_CSRC 0x80
6889 #define _TXSTA1_CSRC1 0x80
6891 //==============================================================================
6893 extern __at(0x0FAD) __sfr TXREG
;
6894 extern __at(0x0FAD) __sfr TXREG1
;
6895 extern __at(0x0FAE) __sfr RCREG
;
6896 extern __at(0x0FAE) __sfr RCREG1
;
6897 extern __at(0x0FAF) __sfr SPBRG
;
6898 extern __at(0x0FAF) __sfr SPBRG1
;
6900 //==============================================================================
6903 extern __at(0x0FB0) __sfr T3GCON
;
6909 unsigned T3GSS0
: 1;
6910 unsigned T3GSS1
: 1;
6911 unsigned T3GVAL
: 1;
6912 unsigned T3GGO_NOT_T3DONE
: 1;
6913 unsigned T3GSPM
: 1;
6915 unsigned T3GPOL
: 1;
6916 unsigned TMR3GE
: 1;
6936 unsigned NOT_T3DONE
: 1;
6950 extern __at(0x0FB0) volatile __T3GCONbits_t T3GCONbits
;
6952 #define _T3GSS0 0x01
6953 #define _T3GSS1 0x02
6954 #define _T3GVAL 0x04
6955 #define _T3GGO_NOT_T3DONE 0x08
6957 #define _NOT_T3DONE 0x08
6958 #define _T3GSPM 0x10
6960 #define _T3GPOL 0x40
6961 #define _TMR3GE 0x80
6963 //==============================================================================
6966 //==============================================================================
6969 extern __at(0x0FB1) __sfr T3CON
;
6975 unsigned TMR3ON
: 1;
6977 unsigned NOT_T3SYNC
: 1;
6978 unsigned SOSCEN
: 1;
6979 unsigned T3CKPS0
: 1;
6980 unsigned T3CKPS1
: 1;
6981 unsigned TMR3CS0
: 1;
6982 unsigned TMR3CS1
: 1;
6988 unsigned T3CKPS
: 2;
6995 unsigned TMR3CS
: 2;
6999 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
7001 #define _T3CON_TMR3ON 0x01
7002 #define _T3CON_RD16 0x02
7003 #define _T3CON_NOT_T3SYNC 0x04
7004 #define _T3CON_SOSCEN 0x08
7005 #define _T3CON_T3CKPS0 0x10
7006 #define _T3CON_T3CKPS1 0x20
7007 #define _T3CON_TMR3CS0 0x40
7008 #define _T3CON_TMR3CS1 0x80
7010 //==============================================================================
7012 extern __at(0x0FB2) __sfr TMR3
;
7013 extern __at(0x0FB2) __sfr TMR3L
;
7014 extern __at(0x0FB3) __sfr TMR3H
;
7016 //==============================================================================
7019 extern __at(0x0FB4) __sfr CMSTAT
;
7030 unsigned CMP1OUT
: 1;
7031 unsigned CMP2OUT
: 1;
7032 unsigned CMP3OUT
: 1;
7048 extern __at(0x0FB4) volatile __CMSTATbits_t CMSTATbits
;
7050 #define _CMP1OUT 0x20
7052 #define _CMP2OUT 0x40
7054 #define _CMP3OUT 0x80
7057 //==============================================================================
7060 //==============================================================================
7063 extern __at(0x0FB4) __sfr CMSTATUS
;
7074 unsigned CMP1OUT
: 1;
7075 unsigned CMP2OUT
: 1;
7076 unsigned CMP3OUT
: 1;
7092 extern __at(0x0FB4) volatile __CMSTATUSbits_t CMSTATUSbits
;
7094 #define _CMSTATUS_CMP1OUT 0x20
7095 #define _CMSTATUS_C1OUT 0x20
7096 #define _CMSTATUS_CMP2OUT 0x40
7097 #define _CMSTATUS_C2OUT 0x40
7098 #define _CMSTATUS_CMP3OUT 0x80
7099 #define _CMSTATUS_C3OUT 0x80
7101 //==============================================================================
7104 //==============================================================================
7107 extern __at(0x0FB5) __sfr CVRCON
;
7130 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
7141 //==============================================================================
7144 //==============================================================================
7147 extern __at(0x0FB6) __sfr PIE4
;
7151 unsigned CCP3IE
: 1;
7152 unsigned CCP4IE
: 1;
7153 unsigned CCP5IE
: 1;
7154 unsigned CCP6IE
: 1;
7155 unsigned CCP7IE
: 1;
7156 unsigned CCP8IE
: 1;
7157 unsigned CCP9IE
: 1;
7158 unsigned CCP10IE
: 1;
7161 extern __at(0x0FB6) volatile __PIE4bits_t PIE4bits
;
7163 #define _CCP3IE 0x01
7164 #define _CCP4IE 0x02
7165 #define _CCP5IE 0x04
7166 #define _CCP6IE 0x08
7167 #define _CCP7IE 0x10
7168 #define _CCP8IE 0x20
7169 #define _CCP9IE 0x40
7170 #define _CCP10IE 0x80
7172 //==============================================================================
7175 //==============================================================================
7178 extern __at(0x0FB7) __sfr PIR4
;
7182 unsigned CCP3IF
: 1;
7183 unsigned CCP4IF
: 1;
7184 unsigned CCP5IF
: 1;
7185 unsigned CCP6IF
: 1;
7186 unsigned CCP7IF
: 1;
7187 unsigned CCP8IF
: 1;
7188 unsigned CCP9IF
: 1;
7189 unsigned CCP10IF
: 1;
7192 extern __at(0x0FB7) volatile __PIR4bits_t PIR4bits
;
7194 #define _CCP3IF 0x01
7195 #define _CCP4IF 0x02
7196 #define _CCP5IF 0x04
7197 #define _CCP6IF 0x08
7198 #define _CCP7IF 0x10
7199 #define _CCP8IF 0x20
7200 #define _CCP9IF 0x40
7201 #define _CCP10IF 0x80
7203 //==============================================================================
7206 //==============================================================================
7209 extern __at(0x0FB8) __sfr IPR4
;
7213 unsigned CCP3IP
: 1;
7214 unsigned CCP4IP
: 1;
7215 unsigned CCP5IP
: 1;
7216 unsigned CCP6IP
: 1;
7217 unsigned CCP7IP
: 1;
7218 unsigned CCP8IP
: 1;
7219 unsigned CCP9IP
: 1;
7220 unsigned CCP10IP
: 1;
7223 extern __at(0x0FB8) volatile __IPR4bits_t IPR4bits
;
7225 #define _CCP3IP 0x01
7226 #define _CCP4IP 0x02
7227 #define _CCP5IP 0x04
7228 #define _CCP6IP 0x08
7229 #define _CCP7IP 0x10
7230 #define _CCP8IP 0x20
7231 #define _CCP9IP 0x40
7232 #define _CCP10IP 0x80
7234 //==============================================================================
7237 //==============================================================================
7240 extern __at(0x0FB9) __sfr PIE5
;
7244 unsigned TMR4IE
: 1;
7245 unsigned TMR5IE
: 1;
7246 unsigned TMR6IE
: 1;
7247 unsigned TMR7IE
: 1;
7248 unsigned TMR8IE
: 1;
7249 unsigned TMR10IE
: 1;
7250 unsigned TMR12IE
: 1;
7251 unsigned TMR7GIE
: 1;
7254 extern __at(0x0FB9) volatile __PIE5bits_t PIE5bits
;
7256 #define _TMR4IE 0x01
7257 #define _TMR5IE 0x02
7258 #define _TMR6IE 0x04
7259 #define _TMR7IE 0x08
7260 #define _TMR8IE 0x10
7261 #define _TMR10IE 0x20
7262 #define _TMR12IE 0x40
7263 #define _TMR7GIE 0x80
7265 //==============================================================================
7268 //==============================================================================
7271 extern __at(0x0FBA) __sfr PIR5
;
7275 unsigned TMR4IF
: 1;
7276 unsigned TMR5IF
: 1;
7277 unsigned TMR6IF
: 1;
7278 unsigned TMR7IF
: 1;
7279 unsigned TMR8IF
: 1;
7280 unsigned TMR10IF
: 1;
7281 unsigned TMR12IF
: 1;
7282 unsigned TMR7GIF
: 1;
7285 extern __at(0x0FBA) volatile __PIR5bits_t PIR5bits
;
7287 #define _TMR4IF 0x01
7288 #define _TMR5IF 0x02
7289 #define _TMR6IF 0x04
7290 #define _TMR7IF 0x08
7291 #define _TMR8IF 0x10
7292 #define _TMR10IF 0x20
7293 #define _TMR12IF 0x40
7294 #define _TMR7GIF 0x80
7296 //==============================================================================
7299 //==============================================================================
7302 extern __at(0x0FBB) __sfr CCP1CON
;
7308 unsigned CCP1M0
: 1;
7309 unsigned CCP1M1
: 1;
7310 unsigned CCP1M2
: 1;
7311 unsigned CCP1M3
: 1;
7350 extern __at(0x0FBB) volatile __CCP1CONbits_t CCP1CONbits
;
7352 #define _CCP1M0 0x01
7353 #define _CCP1M1 0x02
7354 #define _CCP1M2 0x04
7355 #define _CCP1M3 0x08
7363 //==============================================================================
7366 //==============================================================================
7369 extern __at(0x0FBB) __sfr ECCP1CON
;
7375 unsigned CCP1M0
: 1;
7376 unsigned CCP1M1
: 1;
7377 unsigned CCP1M2
: 1;
7378 unsigned CCP1M3
: 1;
7417 extern __at(0x0FBB) volatile __ECCP1CONbits_t ECCP1CONbits
;
7419 #define _ECCP1CON_CCP1M0 0x01
7420 #define _ECCP1CON_CCP1M1 0x02
7421 #define _ECCP1CON_CCP1M2 0x04
7422 #define _ECCP1CON_CCP1M3 0x08
7423 #define _ECCP1CON_DC1B0 0x10
7424 #define _ECCP1CON_CCP1Y 0x10
7425 #define _ECCP1CON_DC1B1 0x20
7426 #define _ECCP1CON_CCP1X 0x20
7427 #define _ECCP1CON_P1M0 0x40
7428 #define _ECCP1CON_P1M1 0x80
7430 //==============================================================================
7432 extern __at(0x0FBC) __sfr CCPR1
;
7433 extern __at(0x0FBC) __sfr CCPR1L
;
7434 extern __at(0x0FBD) __sfr CCPR1H
;
7436 //==============================================================================
7439 extern __at(0x0FBE) __sfr ECCP1DEL
;
7452 unsigned P1RSEN
: 1;
7462 extern __at(0x0FBE) volatile __ECCP1DELbits_t ECCP1DELbits
;
7471 #define _P1RSEN 0x80
7473 //==============================================================================
7476 //==============================================================================
7479 extern __at(0x0FBE) __sfr PWM1CON
;
7492 unsigned P1RSEN
: 1;
7502 extern __at(0x0FBE) volatile __PWM1CONbits_t PWM1CONbits
;
7504 #define _PWM1CON_P1DC0 0x01
7505 #define _PWM1CON_P1DC1 0x02
7506 #define _PWM1CON_P1DC2 0x04
7507 #define _PWM1CON_P1DC3 0x08
7508 #define _PWM1CON_P1DC4 0x10
7509 #define _PWM1CON_P1DC5 0x20
7510 #define _PWM1CON_P1DC6 0x40
7511 #define _PWM1CON_P1RSEN 0x80
7513 //==============================================================================
7516 //==============================================================================
7519 extern __at(0x0FBF) __sfr ECCP1AS
;
7525 unsigned PSS1BD0
: 1;
7526 unsigned PSS1BD1
: 1;
7527 unsigned PSS1AC0
: 1;
7528 unsigned PSS1AC1
: 1;
7529 unsigned ECCP1AS0
: 1;
7530 unsigned ECCP1AS1
: 1;
7531 unsigned ECCP1AS2
: 1;
7532 unsigned ECCP1ASE
: 1;
7537 unsigned PSS1BD
: 2;
7544 unsigned PSS1AC
: 2;
7551 unsigned ECCP1AS
: 3;
7556 extern __at(0x0FBF) volatile __ECCP1ASbits_t ECCP1ASbits
;
7558 #define _PSS1BD0 0x01
7559 #define _PSS1BD1 0x02
7560 #define _PSS1AC0 0x04
7561 #define _PSS1AC1 0x08
7562 #define _ECCP1AS0 0x10
7563 #define _ECCP1AS1 0x20
7564 #define _ECCP1AS2 0x40
7565 #define _ECCP1ASE 0x80
7567 //==============================================================================
7570 //==============================================================================
7573 extern __at(0x0FC0) __sfr ADCON2
;
7603 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
7613 //==============================================================================
7616 //==============================================================================
7619 extern __at(0x0FC1) __sfr ADCON1
;
7631 unsigned TRIGSEL0
: 1;
7632 unsigned TRIGSEL1
: 1;
7651 unsigned TRIGSEL
: 2;
7655 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
7663 #define _TRIGSEL0 0x40
7664 #define _TRIGSEL1 0x80
7666 //==============================================================================
7669 //==============================================================================
7672 extern __at(0x0FC2) __sfr ADCON0
;
7679 unsigned GO_NOT_DONE
: 1;
7715 unsigned NOT_DONE
: 1;
7732 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
7735 #define _GO_NOT_DONE 0x02
7738 #define _NOT_DONE 0x02
7745 //==============================================================================
7747 extern __at(0x0FC3) __sfr ADRES
;
7748 extern __at(0x0FC3) __sfr ADRESL
;
7749 extern __at(0x0FC4) __sfr ADRESH
;
7751 //==============================================================================
7754 extern __at(0x0FC5) __sfr SSP1CON2
;
7766 unsigned ACKSTAT
: 1;
7773 unsigned ADMSK1
: 1;
7774 unsigned ADMSK2
: 1;
7775 unsigned ADMSK3
: 1;
7776 unsigned ADMSK4
: 1;
7777 unsigned ADMSK5
: 1;
7783 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
7787 #define _ADMSK1 0x02
7789 #define _ADMSK2 0x04
7791 #define _ADMSK3 0x08
7793 #define _ADMSK4 0x10
7795 #define _ADMSK5 0x20
7796 #define _ACKSTAT 0x40
7799 //==============================================================================
7802 //==============================================================================
7805 extern __at(0x0FC5) __sfr SSPCON2
;
7817 unsigned ACKSTAT
: 1;
7824 unsigned ADMSK1
: 1;
7825 unsigned ADMSK2
: 1;
7826 unsigned ADMSK3
: 1;
7827 unsigned ADMSK4
: 1;
7828 unsigned ADMSK5
: 1;
7834 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
7836 #define _SSPCON2_SEN 0x01
7837 #define _SSPCON2_RSEN 0x02
7838 #define _SSPCON2_ADMSK1 0x02
7839 #define _SSPCON2_PEN 0x04
7840 #define _SSPCON2_ADMSK2 0x04
7841 #define _SSPCON2_RCEN 0x08
7842 #define _SSPCON2_ADMSK3 0x08
7843 #define _SSPCON2_ACKEN 0x10
7844 #define _SSPCON2_ADMSK4 0x10
7845 #define _SSPCON2_ACKDT 0x20
7846 #define _SSPCON2_ADMSK5 0x20
7847 #define _SSPCON2_ACKSTAT 0x40
7848 #define _SSPCON2_GCEN 0x80
7850 //==============================================================================
7853 //==============================================================================
7856 extern __at(0x0FC6) __sfr SSP1CON1
;
7879 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
7890 //==============================================================================
7893 //==============================================================================
7896 extern __at(0x0FC6) __sfr SSPCON1
;
7919 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
7921 #define _SSPCON1_SSPM0 0x01
7922 #define _SSPCON1_SSPM1 0x02
7923 #define _SSPCON1_SSPM2 0x04
7924 #define _SSPCON1_SSPM3 0x08
7925 #define _SSPCON1_CKP 0x10
7926 #define _SSPCON1_SSPEN 0x20
7927 #define _SSPCON1_SSPOV 0x40
7928 #define _SSPCON1_WCOL 0x80
7930 //==============================================================================
7933 //==============================================================================
7936 extern __at(0x0FC7) __sfr SSP1STAT
;
7944 unsigned R_NOT_W
: 1;
7947 unsigned D_NOT_A
: 1;
7957 unsigned I2C_START
: 1;
7958 unsigned I2C_STOP
: 1;
7992 unsigned NOT_WRITE
: 1;
7995 unsigned NOT_ADDRESS
: 1;
8004 unsigned READ_WRITE
: 1;
8007 unsigned DATA_ADDRESS
: 1;
8016 unsigned I2C_READ
: 1;
8019 unsigned I2C_DAT
: 1;
8025 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
8029 #define _R_NOT_W 0x04
8033 #define _NOT_WRITE 0x04
8034 #define _READ_WRITE 0x04
8035 #define _I2C_READ 0x04
8037 #define _I2C_START 0x08
8039 #define _I2C_STOP 0x10
8040 #define _D_NOT_A 0x20
8044 #define _NOT_ADDRESS 0x20
8045 #define _DATA_ADDRESS 0x20
8046 #define _I2C_DAT 0x20
8050 //==============================================================================
8053 //==============================================================================
8056 extern __at(0x0FC7) __sfr SSPSTAT
;
8064 unsigned R_NOT_W
: 1;
8067 unsigned D_NOT_A
: 1;
8077 unsigned I2C_START
: 1;
8078 unsigned I2C_STOP
: 1;
8112 unsigned NOT_WRITE
: 1;
8115 unsigned NOT_ADDRESS
: 1;
8124 unsigned READ_WRITE
: 1;
8127 unsigned DATA_ADDRESS
: 1;
8136 unsigned I2C_READ
: 1;
8139 unsigned I2C_DAT
: 1;
8145 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
8147 #define _SSPSTAT_BF 0x01
8148 #define _SSPSTAT_UA 0x02
8149 #define _SSPSTAT_R_NOT_W 0x04
8150 #define _SSPSTAT_R 0x04
8151 #define _SSPSTAT_R_W 0x04
8152 #define _SSPSTAT_NOT_W 0x04
8153 #define _SSPSTAT_NOT_WRITE 0x04
8154 #define _SSPSTAT_READ_WRITE 0x04
8155 #define _SSPSTAT_I2C_READ 0x04
8156 #define _SSPSTAT_S 0x08
8157 #define _SSPSTAT_I2C_START 0x08
8158 #define _SSPSTAT_P 0x10
8159 #define _SSPSTAT_I2C_STOP 0x10
8160 #define _SSPSTAT_D_NOT_A 0x20
8161 #define _SSPSTAT_D 0x20
8162 #define _SSPSTAT_D_A 0x20
8163 #define _SSPSTAT_NOT_A 0x20
8164 #define _SSPSTAT_NOT_ADDRESS 0x20
8165 #define _SSPSTAT_DATA_ADDRESS 0x20
8166 #define _SSPSTAT_I2C_DAT 0x20
8167 #define _SSPSTAT_CKE 0x40
8168 #define _SSPSTAT_SMP 0x80
8170 //==============================================================================
8173 //==============================================================================
8176 extern __at(0x0FC8) __sfr SSP1ADD
;
8190 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
8201 //==============================================================================
8204 //==============================================================================
8207 extern __at(0x0FC8) __sfr SSPADD
;
8221 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
8223 #define _SSPADD_MSK0 0x01
8224 #define _SSPADD_MSK1 0x02
8225 #define _SSPADD_MSK2 0x04
8226 #define _SSPADD_MSK3 0x08
8227 #define _SSPADD_MSK4 0x10
8228 #define _SSPADD_MSK5 0x20
8229 #define _SSPADD_MSK6 0x40
8230 #define _SSPADD_MSK7 0x80
8232 //==============================================================================
8234 extern __at(0x0FC9) __sfr SSP1BUF
;
8235 extern __at(0x0FC9) __sfr SSPBUF
;
8237 //==============================================================================
8240 extern __at(0x0FCA) __sfr T2CON
;
8246 unsigned T2CKPS0
: 1;
8247 unsigned T2CKPS1
: 1;
8248 unsigned TMR2ON
: 1;
8249 unsigned T2OUTPS0
: 1;
8250 unsigned T2OUTPS1
: 1;
8251 unsigned T2OUTPS2
: 1;
8252 unsigned T2OUTPS3
: 1;
8258 unsigned T2CKPS
: 2;
8265 unsigned T2OUTPS
: 4;
8270 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
8272 #define _T2CKPS0 0x01
8273 #define _T2CKPS1 0x02
8274 #define _TMR2ON 0x04
8275 #define _T2OUTPS0 0x08
8276 #define _T2OUTPS1 0x10
8277 #define _T2OUTPS2 0x20
8278 #define _T2OUTPS3 0x40
8280 //==============================================================================
8282 extern __at(0x0FCB) __sfr PR2
;
8283 extern __at(0x0FCC) __sfr TMR2
;
8285 //==============================================================================
8288 extern __at(0x0FCD) __sfr T1CON
;
8294 unsigned TMR1ON
: 1;
8296 unsigned NOT_T1SYNC
: 1;
8297 unsigned SOSCEN
: 1;
8298 unsigned T1CKPS0
: 1;
8299 unsigned T1CKPS1
: 1;
8300 unsigned TMR1CS0
: 1;
8301 unsigned TMR1CS1
: 1;
8307 unsigned T1CKPS
: 2;
8314 unsigned TMR1CS
: 2;
8318 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
8320 #define _TMR1ON 0x01
8322 #define _NOT_T1SYNC 0x04
8323 #define _SOSCEN 0x08
8324 #define _T1CKPS0 0x10
8325 #define _T1CKPS1 0x20
8326 #define _TMR1CS0 0x40
8327 #define _TMR1CS1 0x80
8329 //==============================================================================
8331 extern __at(0x0FCE) __sfr TMR1
;
8332 extern __at(0x0FCE) __sfr TMR1L
;
8333 extern __at(0x0FCF) __sfr TMR1H
;
8335 //==============================================================================
8338 extern __at(0x0FD0) __sfr RCON
;
8344 unsigned NOT_BOR
: 1;
8345 unsigned NOT_POR
: 1;
8346 unsigned NOT_PD
: 1;
8347 unsigned NOT_TO
: 1;
8348 unsigned NOT_RI
: 1;
8349 unsigned NOT_CM
: 1;
8350 unsigned SBOREN
: 1;
8367 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
8369 #define _NOT_BOR 0x01
8371 #define _NOT_POR 0x02
8373 #define _NOT_PD 0x04
8375 #define _NOT_TO 0x08
8377 #define _NOT_RI 0x10
8379 #define _NOT_CM 0x20
8381 #define _SBOREN 0x40
8384 //==============================================================================
8387 //==============================================================================
8390 extern __at(0x0FD1) __sfr WDTCON
;
8396 unsigned SWDTEN
: 1;
8397 unsigned ULPSINK
: 1;
8400 unsigned SRETEN
: 1;
8401 unsigned ULPLVL
: 1;
8403 unsigned REGSLP
: 1;
8419 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
8421 #define _SWDTEN 0x01
8423 #define _ULPSINK 0x02
8425 #define _SRETEN 0x10
8426 #define _ULPLVL 0x20
8427 #define _REGSLP 0x80
8429 //==============================================================================
8432 //==============================================================================
8435 extern __at(0x0FD2) __sfr IPR5
;
8439 unsigned TMR4IP
: 1;
8440 unsigned TMR5IP
: 1;
8441 unsigned TMR6IP
: 1;
8442 unsigned TMR7IP
: 1;
8443 unsigned TMR8IP
: 1;
8444 unsigned TMR10IP
: 1;
8445 unsigned TMR12IP
: 1;
8446 unsigned TMR7GIP
: 1;
8449 extern __at(0x0FD2) volatile __IPR5bits_t IPR5bits
;
8451 #define _TMR4IP 0x01
8452 #define _TMR5IP 0x02
8453 #define _TMR6IP 0x04
8454 #define _TMR7IP 0x08
8455 #define _TMR8IP 0x10
8456 #define _TMR10IP 0x20
8457 #define _TMR12IP 0x40
8458 #define _TMR7GIP 0x80
8460 //==============================================================================
8463 //==============================================================================
8466 extern __at(0x0FD3) __sfr OSCCON
;
8474 unsigned HFIOFS
: 1;
8496 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
8500 #define _HFIOFS 0x04
8507 //==============================================================================
8509 extern __at(0x0FD4) __sfr SPBRGH1
;
8511 //==============================================================================
8514 extern __at(0x0FD5) __sfr T0CON
;
8526 unsigned T08BIT
: 1;
8527 unsigned TMR0ON
: 1;
8537 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
8545 #define _T08BIT 0x40
8546 #define _TMR0ON 0x80
8548 //==============================================================================
8550 extern __at(0x0FD6) __sfr TMR0
;
8551 extern __at(0x0FD6) __sfr TMR0L
;
8552 extern __at(0x0FD7) __sfr TMR0H
;
8554 //==============================================================================
8557 extern __at(0x0FD8) __sfr STATUS
;
8571 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
8579 //==============================================================================
8581 extern __at(0x0FD9) __sfr FSR2L
;
8582 extern __at(0x0FDA) __sfr FSR2H
;
8583 extern __at(0x0FDB) __sfr PLUSW2
;
8584 extern __at(0x0FDC) __sfr PREINC2
;
8585 extern __at(0x0FDD) __sfr POSTDEC2
;
8586 extern __at(0x0FDE) __sfr POSTINC2
;
8587 extern __at(0x0FDF) __sfr INDF2
;
8588 extern __at(0x0FE0) __sfr BSR
;
8589 extern __at(0x0FE1) __sfr FSR1L
;
8590 extern __at(0x0FE2) __sfr FSR1H
;
8591 extern __at(0x0FE3) __sfr PLUSW1
;
8592 extern __at(0x0FE4) __sfr PREINC1
;
8593 extern __at(0x0FE5) __sfr POSTDEC1
;
8594 extern __at(0x0FE6) __sfr POSTINC1
;
8595 extern __at(0x0FE7) __sfr INDF1
;
8596 extern __at(0x0FE8) __sfr WREG
;
8597 extern __at(0x0FE9) __sfr FSR0L
;
8598 extern __at(0x0FEA) __sfr FSR0H
;
8599 extern __at(0x0FEB) __sfr PLUSW0
;
8600 extern __at(0x0FEC) __sfr PREINC0
;
8601 extern __at(0x0FED) __sfr POSTDEC0
;
8602 extern __at(0x0FEE) __sfr POSTINC0
;
8603 extern __at(0x0FEF) __sfr INDF0
;
8605 //==============================================================================
8608 extern __at(0x0FF0) __sfr INTCON3
;
8614 unsigned INT1IF
: 1;
8615 unsigned INT2IF
: 1;
8616 unsigned INT3IF
: 1;
8617 unsigned INT1IE
: 1;
8618 unsigned INT2IE
: 1;
8619 unsigned INT3IE
: 1;
8620 unsigned INT1IP
: 1;
8621 unsigned INT2IP
: 1;
8637 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
8639 #define _INT1IF 0x01
8641 #define _INT2IF 0x02
8643 #define _INT3IF 0x04
8645 #define _INT1IE 0x08
8647 #define _INT2IE 0x10
8649 #define _INT3IE 0x20
8651 #define _INT1IP 0x40
8653 #define _INT2IP 0x80
8656 //==============================================================================
8659 //==============================================================================
8662 extern __at(0x0FF1) __sfr INTCON2
;
8669 unsigned INT3IP
: 1;
8670 unsigned TMR0IP
: 1;
8671 unsigned INTEDG3
: 1;
8672 unsigned INTEDG2
: 1;
8673 unsigned INTEDG1
: 1;
8674 unsigned INTEDG0
: 1;
8675 unsigned NOT_RBPU
: 1;
8691 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
8694 #define _INT3IP 0x02
8696 #define _TMR0IP 0x04
8698 #define _INTEDG3 0x08
8699 #define _INTEDG2 0x10
8700 #define _INTEDG1 0x20
8701 #define _INTEDG0 0x40
8702 #define _NOT_RBPU 0x80
8705 //==============================================================================
8708 //==============================================================================
8711 extern __at(0x0FF2) __sfr INTCON
;
8718 unsigned INT0IF
: 1;
8719 unsigned TMR0IF
: 1;
8721 unsigned INT0IE
: 1;
8722 unsigned TMR0IE
: 1;
8723 unsigned PEIE_GIEL
: 1;
8724 unsigned GIE_GIEH
: 1;
8752 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
8755 #define _INT0IF 0x02
8757 #define _TMR0IF 0x04
8760 #define _INT0IE 0x10
8762 #define _TMR0IE 0x20
8764 #define _PEIE_GIEL 0x40
8767 #define _GIE_GIEH 0x80
8771 //==============================================================================
8773 extern __at(0x0FF3) __sfr PROD
;
8774 extern __at(0x0FF3) __sfr PRODL
;
8775 extern __at(0x0FF4) __sfr PRODH
;
8776 extern __at(0x0FF5) __sfr TABLAT
;
8777 extern __at(0x0FF6) __sfr TBLPTR
;
8778 extern __at(0x0FF6) __sfr TBLPTRL
;
8779 extern __at(0x0FF7) __sfr TBLPTRH
;
8780 extern __at(0x0FF8) __sfr TBLPTRU
;
8781 extern __at(0x0FF9) __sfr PC
;
8782 extern __at(0x0FF9) __sfr PCL
;
8783 extern __at(0x0FFA) __sfr PCLATH
;
8784 extern __at(0x0FFB) __sfr PCLATU
;
8786 //==============================================================================
8789 extern __at(0x0FFC) __sfr STKPTR
;
8801 unsigned STKUNF
: 1;
8802 unsigned STKFUL
: 1;
8814 unsigned STKOVF
: 1;
8824 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
8831 #define _STKUNF 0x40
8832 #define _STKFUL 0x80
8833 #define _STKOVF 0x80
8835 //==============================================================================
8837 extern __at(0x0FFD) __sfr TOS
;
8838 extern __at(0x0FFD) __sfr TOSL
;
8839 extern __at(0x0FFE) __sfr TOSH
;
8840 extern __at(0x0FFF) __sfr TOSU
;
8842 //==============================================================================
8844 // Configuration Bits
8846 //==============================================================================
8848 #define __CONFIG1L 0x300000
8849 #define __CONFIG1H 0x300001
8850 #define __CONFIG2L 0x300002
8851 #define __CONFIG2H 0x300003
8852 #define __CONFIG3L 0x300004
8853 #define __CONFIG3H 0x300005
8854 #define __CONFIG4L 0x300006
8855 #define __CONFIG5L 0x300008
8856 #define __CONFIG5H 0x300009
8857 #define __CONFIG6L 0x30000A
8858 #define __CONFIG6H 0x30000B
8859 #define __CONFIG7L 0x30000C
8860 #define __CONFIG7H 0x30000D
8862 //----------------------------- CONFIG1L Options -------------------------------
8864 #define _RETEN_OFF_1L 0xFE // Disabled - Controlled by SRETEN bit.
8865 #define _RETEN_ON_1L 0xFF // Enabled.
8866 #define _INTOSCSEL_LOW_1L 0xFB // LF-INTOSC in Low-power mode during Sleep.
8867 #define _INTOSCSEL_HIGH_1L 0xFF // LF-INTOSC in High-power mode during Sleep.
8868 #define _SOSCSEL_LOW_1L 0xEF // Low Power SOSC circuit selected.
8869 #define _SOSCSEL_DIG_1L 0xF7 // Digital (SCLKI) mode.
8870 #define _SOSCSEL_HIGH_1L 0xFF // High Power SOSC circuit selected.
8871 #define _XINST_OFF_1L 0xBF // Disabled.
8872 #define _XINST_ON_1L 0xFF // Enabled.
8874 //----------------------------- CONFIG1H Options -------------------------------
8876 #define _FOSC_LP_1H 0xF0 // LP oscillator.
8877 #define _FOSC_XT_1H 0xF1 // XT oscillator.
8878 #define _FOSC_HS2_1H 0xF2 // HS oscillator (High power, 16 MHz - 25 MHz).
8879 #define _FOSC_HS1_1H 0xF3 // HS oscillator (Medium power, 4 MHz - 16 MHz).
8880 #define _FOSC_EC3IO_1H 0xF4 // EC oscillator, CLKOUT function on OSC2 (High power, 16 MHz - 64 MHz).
8881 #define _FOSC_EC3_1H 0xF5 // EC oscillator (High power, 16 MHz - 64 MHz).
8882 #define _FOSC_RC_1H 0xF6 // External RC oscillator, CLKOUT function on OSC2.
8883 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
8884 #define _FOSC_INTIO2_1H 0xF8 // Internal RC oscillator.
8885 #define _FOSC_INTIO1_1H 0xF9 // Internal RC oscillator, CLKOUT function on OSC2.
8886 #define _FOSC_EC2IO_1H 0xFA // EC oscillator, CLKOUT function on OSC2 (Medium power, 160 kHz - 16 MHz).
8887 #define _FOSC_EC2_1H 0xFB // EC oscillator (Medium power, 160 kHz - 16 MHz).
8888 #define _FOSC_EC1IO_1H 0xFC // EC oscillator, CLKOUT function on OSC2 (Low power, DC - 160 kHz).
8889 #define _FOSC_EC1_1H 0xFD // EC oscillator (Low power, DC - 160 kHz).
8890 #define _PLLCFG_OFF_1H 0xEF // Disabled.
8891 #define _PLLCFG_ON_1H 0xFF // Enabled.
8892 #define _FCMEN_OFF_1H 0xBF // Disabled.
8893 #define _FCMEN_ON_1H 0xFF // Enabled.
8894 #define _IESO_OFF_1H 0x7F // Disabled.
8895 #define _IESO_ON_1H 0xFF // Enabled.
8897 //----------------------------- CONFIG2L Options -------------------------------
8899 #define _PWRTEN_ON_2L 0xFE // Enabled.
8900 #define _PWRTEN_OFF_2L 0xFF // Disabled.
8901 #define _BOREN_OFF_2L 0xF9 // Disabled in hardware, SBOREN disabled.
8902 #define _BOREN_ON_2L 0xFB // Controlled with SBOREN bit.
8903 #define _BOREN_NOSLP_2L 0xFD // Enabled while active, disabled in SLEEP, SBOREN disabled.
8904 #define _BOREN_SBORDIS_2L 0xFF // Enabled in hardware, SBOREN disabled.
8905 #define _BORV_0_2L 0xE7 // 3.0V.
8906 #define _BORV_1_2L 0xEF // 2.7V.
8907 #define _BORV_2_2L 0xF7 // 2.0V.
8908 #define _BORV_3_2L 0xFF // 1.8V.
8909 #define _BORPWR_LOW_2L 0x9F // BORMV set to low power level.
8910 #define _BORPWR_MEDIUM_2L 0xBF // BORMV set to medium power level.
8911 #define _BORPWR_HIGH_2L 0xDF // BORMV set to high power level.
8912 #define _BORPWR_ZPBORMV_2L 0xFF // ZPBORMV instead of BORMV is selected.
8914 //----------------------------- CONFIG2H Options -------------------------------
8916 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware; SWDTEN bit disabled.
8917 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled only while device is active and disabled in Sleep mode; SWDTEN bit disabled.
8918 #define _WDTEN_ON_2H 0xFE // WDT controlled by SWDTEN bit setting.
8919 #define _WDTEN_SWDTDIS_2H 0xFF // WDT enabled in hardware; SWDTEN bit disabled.
8920 #define _WDTPS_1_2H 0x83 // 1:1.
8921 #define _WDTPS_2_2H 0x87 // 1:2.
8922 #define _WDTPS_4_2H 0x8B // 1:4.
8923 #define _WDTPS_8_2H 0x8F // 1:8.
8924 #define _WDTPS_16_2H 0x93 // 1:16.
8925 #define _WDTPS_32_2H 0x97 // 1:32.
8926 #define _WDTPS_64_2H 0x9B // 1:64.
8927 #define _WDTPS_128_2H 0x9F // 1:128.
8928 #define _WDTPS_256_2H 0xA3 // 1:256.
8929 #define _WDTPS_512_2H 0xA7 // 1:512.
8930 #define _WDTPS_1024_2H 0xAB // 1:1024.
8931 #define _WDTPS_2048_2H 0xAF // 1:2048.
8932 #define _WDTPS_4096_2H 0xB3 // 1:4096.
8933 #define _WDTPS_8192_2H 0xB7 // 1:8192.
8934 #define _WDTPS_16384_2H 0xBB // 1:16384.
8935 #define _WDTPS_32768_2H 0xBF // 1:32768.
8936 #define _WDTPS_65536_2H 0xC3 // 1:65536.
8937 #define _WDTPS_131072_2H 0xC7 // 1:131072.
8938 #define _WDTPS_262144_2H 0xCB // 1:262144.
8939 #define _WDTPS_524288_2H 0xCF // 1:524288.
8940 #define _WDTPS_1048576_2H 0xFF // 1:1048576.
8942 //----------------------------- CONFIG3L Options -------------------------------
8944 #define _RTCOSC_INTOSCREF_3L 0xFE // RTCC uses INTRC.
8945 #define _RTCOSC_SOSCREF_3L 0xFF // RTCC uses SOSC.
8947 //----------------------------- CONFIG3H Options -------------------------------
8949 #define _CCP2MX_PORTBE_3H 0xFE // RE7-Microcontroller Mode/RB3-All other modes.
8950 #define _CCP2MX_PORTC_3H 0xFF // RC1.
8951 #define _ECCPMX_PORTH_3H 0xFD // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RH7/RH6/RH5/RH4.
8952 #define _ECCPMX_PORTE_3H 0xFF // Enhanced CCP1/3 [P1B/P1C/P3B/P3C] muxed with RE6/RE5/RE4/RE3.
8953 #define _MSSPMSK_MSK5_3H 0xF7 // 5 bit address masking mode.
8954 #define _MSSPMSK_MSK7_3H 0xFF // 7 Bit address masking mode.
8955 #define _MCLRE_OFF_3H 0x7F // MCLR Disabled, RG5 Enabled.
8956 #define _MCLRE_ON_3H 0xFF // MCLR Enabled, RG5 Disabled.
8958 //----------------------------- CONFIG4L Options -------------------------------
8960 #define _STVREN_OFF_4L 0xFE // Disabled.
8961 #define _STVREN_ON_4L 0xFF // Enabled.
8962 #define _BBSIZ_BB1K_4L 0xEF // 1K word Boot Block size.
8963 #define _BBSIZ_BB2K_4L 0xFF // 2K word Boot Block size.
8964 #define _DEBUG_ON_4L 0x7F // Enabled.
8965 #define _DEBUG_OFF_4L 0xFF // Disabled.
8967 //----------------------------- CONFIG5L Options -------------------------------
8969 #define _CP0_ON_5L 0xFE // Enabled.
8970 #define _CP0_OFF_5L 0xFF // Disabled.
8971 #define _CP1_ON_5L 0xFD // Enabled.
8972 #define _CP1_OFF_5L 0xFF // Disabled.
8973 #define _CP2_ON_5L 0xFB // Enabled.
8974 #define _CP2_OFF_5L 0xFF // Disabled.
8975 #define _CP3_ON_5L 0xF7 // Enabled.
8976 #define _CP3_OFF_5L 0xFF // Disabled.
8977 #define _CP4_ON_5L 0xEF // Enabled.
8978 #define _CP4_OFF_5L 0xFF // Disabled.
8979 #define _CP5_ON_5L 0xDF // Enabled.
8980 #define _CP5_OFF_5L 0xFF // Disabled.
8981 #define _CP6_ON_5L 0xBF // Enabled.
8982 #define _CP6_OFF_5L 0xFF // Disabled.
8983 #define _CP7_ON_5L 0x7F // Enabled.
8984 #define _CP7_OFF_5L 0xFF // Disabled.
8986 //----------------------------- CONFIG5H Options -------------------------------
8988 #define _CPB_ON_5H 0xBF // Enabled.
8989 #define _CPB_OFF_5H 0xFF // Disabled.
8990 #define _CPD_ON_5H 0x7F // Enabled.
8991 #define _CPD_OFF_5H 0xFF // Disabled.
8993 //----------------------------- CONFIG6L Options -------------------------------
8995 #define _WRT0_ON_6L 0xFE // Enabled.
8996 #define _WRT0_OFF_6L 0xFF // Disabled.
8997 #define _WRT1_ON_6L 0xFD // Enabled.
8998 #define _WRT1_OFF_6L 0xFF // Disabled.
8999 #define _WRT2_ON_6L 0xFB // Enabled.
9000 #define _WRT2_OFF_6L 0xFF // Disabled.
9001 #define _WRT3_ON_6L 0xF7 // Enabled.
9002 #define _WRT3_OFF_6L 0xFF // Disabled.
9003 #define _WRT4_ON_6L 0xEF // Enabled.
9004 #define _WRT4_OFF_6L 0xFF // Disabled.
9005 #define _WRT5_ON_6L 0xDF // Enabled.
9006 #define _WRT5_OFF_6L 0xFF // Disabled.
9007 #define _WRT6_ON_6L 0xBF // Enabled.
9008 #define _WRT6_OFF_6L 0xFF // Disabled.
9009 #define _WRT7_ON_6L 0x7F // Enabled.
9010 #define _WRT7_OFF_6L 0xFF // Disabled.
9012 //----------------------------- CONFIG6H Options -------------------------------
9014 #define _WRTC_ON_6H 0xDF // Enabled.
9015 #define _WRTC_OFF_6H 0xFF // Disabled.
9016 #define _WRTB_ON_6H 0xBF // Enabled.
9017 #define _WRTB_OFF_6H 0xFF // Disabled.
9018 #define _WRTD_ON_6H 0x7F // Enabled.
9019 #define _WRTD_OFF_6H 0xFF // Disabled.
9021 //----------------------------- CONFIG7L Options -------------------------------
9023 #define _EBRT0_ON_7L 0xFE // Enabled.
9024 #define _EBRT0_OFF_7L 0xFF // Disabled.
9025 #define _EBRT1_ON_7L 0xFD // Enabled.
9026 #define _EBRT1_OFF_7L 0xFF // Disabled.
9027 #define _EBRT2_ON_7L 0xFB // Enabled.
9028 #define _EBRT2_OFF_7L 0xFF // Disabled.
9029 #define _EBRT3_ON_7L 0xF7 // Enabled.
9030 #define _EBRT3_OFF_7L 0xFF // Disabled.
9031 #define _EBRT4_ON_7L 0xEF // Enabled.
9032 #define _EBRT4_OFF_7L 0xFF // Disabled.
9033 #define _EBRT5_ON_7L 0xDF // Enabled.
9034 #define _EBRT5_OFF_7L 0xFF // Disabled.
9035 #define _EBRT6_ON_7L 0xBF // Enabled.
9036 #define _EBRT6_OFF_7L 0xFF // Disabled.
9037 #define _EBRT7_ON_7L 0x7F // Enabled.
9038 #define _EBRT7_OFF_7L 0xFF // Disabled.
9040 //----------------------------- CONFIG7H Options -------------------------------
9042 #define _EBRTB_ON_7H 0xBF // Enabled.
9043 #define _EBRTB_OFF_7H 0xFF // Disabled.
9045 //==============================================================================
9047 #define __DEVID1 0x3FFFFE
9048 #define __DEVID2 0x3FFFFF
9050 #define __IDLOC0 0x200000
9051 #define __IDLOC1 0x200001
9052 #define __IDLOC2 0x200002
9053 #define __IDLOC3 0x200003
9054 #define __IDLOC4 0x200004
9055 #define __IDLOC5 0x200005
9056 #define __IDLOC6 0x200006
9057 #define __IDLOC7 0x200007
9059 #endif // #ifndef __PIC18F87K90_H__