2 * This declarations of the PIC18LF2439 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:00 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF2439_H__
26 #define __PIC18LF2439_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
99 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
101 #define _PORTA_RA0 0x01
102 #define _PORTA_AN0 0x01
103 #define _PORTA_RA1 0x02
104 #define _PORTA_AN1 0x02
105 #define _PORTA_RA2 0x04
106 #define _PORTA_AN2 0x04
107 #define _PORTA_VREFM 0x04
108 #define _PORTA_RA3 0x08
109 #define _PORTA_AN3 0x08
110 #define _PORTA_VREFP 0x08
111 #define _PORTA_RA4 0x10
112 #define _PORTA_T0CKI 0x10
113 #define _PORTA_RA5 0x20
114 #define _PORTA_AN4 0x20
115 #define _PORTA_SS 0x20
116 #define _PORTA_LVDIN 0x20
117 #define _PORTA_RA6 0x40
118 #define _PORTA_OSC2 0x40
119 #define _PORTA_CLK0 0x40
121 //==============================================================================
124 //==============================================================================
127 extern __at(0x0F81) __sfr PORTB
;
162 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
164 #define _PORTB_RB0 0x01
165 #define _PORTB_INT0 0x01
166 #define _PORTB_RB1 0x02
167 #define _PORTB_INT1 0x02
168 #define _PORTB_RB2 0x04
169 #define _PORTB_INT2 0x04
170 #define _PORTB_RB3 0x08
171 #define _PORTB_INT3 0x08
172 #define _PORTB_RB4 0x10
173 #define _PORTB_RB5 0x20
174 #define _PORTB_RB6 0x40
175 #define _PORTB_RB7 0x80
177 //==============================================================================
180 //==============================================================================
183 extern __at(0x0F82) __sfr PORTC
;
224 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
226 #define _PORTC_RC0 0x01
227 #define _PORTC_T1OSO 0x01
228 #define _PORTC_T1CKI 0x01
229 #define _PORTC_T1OSI 0x02
230 #define _PORTC_CCP2 0x02
231 #define _PORTC_RC1 0x02
232 #define _PORTC_CCP1 0x04
233 #define _PORTC_RC2 0x04
234 #define _PORTC_RC3 0x08
235 #define _PORTC_SCK 0x08
236 #define _PORTC_SCL 0x08
237 #define _PORTC_RC4 0x10
238 #define _PORTC_SDI 0x10
239 #define _PORTC_SDA 0x10
240 #define _PORTC_RC5 0x20
241 #define _PORTC_SDO 0x20
242 #define _PORTC_RC6 0x40
243 #define _PORTC_TX 0x40
244 #define _PORTC_CK 0x40
245 #define _PORTC_RC7 0x80
246 #define _PORTC_RX 0x80
248 //==============================================================================
251 //==============================================================================
254 extern __at(0x0F89) __sfr LATA
;
277 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
287 //==============================================================================
290 //==============================================================================
293 extern __at(0x0F8A) __sfr LATB
;
307 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
318 //==============================================================================
321 //==============================================================================
324 extern __at(0x0F8B) __sfr LATC
;
338 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
349 //==============================================================================
352 //==============================================================================
355 extern __at(0x0F92) __sfr DDRA
;
390 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
408 //==============================================================================
411 //==============================================================================
414 extern __at(0x0F92) __sfr TRISA
;
449 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
451 #define _TRISA_TRISA0 0x01
452 #define _TRISA_RA0 0x01
453 #define _TRISA_TRISA1 0x02
454 #define _TRISA_RA1 0x02
455 #define _TRISA_TRISA2 0x04
456 #define _TRISA_RA2 0x04
457 #define _TRISA_TRISA3 0x08
458 #define _TRISA_RA3 0x08
459 #define _TRISA_TRISA4 0x10
460 #define _TRISA_RA4 0x10
461 #define _TRISA_TRISA5 0x20
462 #define _TRISA_RA5 0x20
463 #define _TRISA_TRISA6 0x40
464 #define _TRISA_RA6 0x40
465 #define _TRISA_RA7 0x80
467 //==============================================================================
470 //==============================================================================
473 extern __at(0x0F93) __sfr DDRB
;
502 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
521 //==============================================================================
524 //==============================================================================
527 extern __at(0x0F93) __sfr TRISB
;
556 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
558 #define _TRISB_TRISB0 0x01
559 #define _TRISB_RB0 0x01
560 #define _TRISB_TRISB1 0x02
561 #define _TRISB_RB1 0x02
562 #define _TRISB_TRISB2 0x04
563 #define _TRISB_RB2 0x04
564 #define _TRISB_TRISB3 0x08
565 #define _TRISB_RB3 0x08
566 #define _TRISB_TRISB4 0x10
567 #define _TRISB_RB4 0x10
568 #define _TRISB_TRISB5 0x20
569 #define _TRISB_RB5 0x20
570 #define _TRISB_TRISB6 0x40
571 #define _TRISB_RB6 0x40
572 #define _TRISB_TRISB7 0x80
573 #define _TRISB_RB7 0x80
575 //==============================================================================
578 //==============================================================================
581 extern __at(0x0F94) __sfr DDRC
;
610 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
627 //==============================================================================
630 //==============================================================================
633 extern __at(0x0F94) __sfr TRISC
;
662 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
664 #define _TRISC_TRISC0 0x01
665 #define _TRISC_RC0 0x01
666 #define _TRISC_RC1 0x02
667 #define _TRISC_RC2 0x04
668 #define _TRISC_TRISC3 0x08
669 #define _TRISC_RC3 0x08
670 #define _TRISC_TRISC4 0x10
671 #define _TRISC_RC4 0x10
672 #define _TRISC_TRISC5 0x20
673 #define _TRISC_RC5 0x20
674 #define _TRISC_TRISC6 0x40
675 #define _TRISC_RC6 0x40
676 #define _TRISC_TRISC7 0x80
677 #define _TRISC_RC7 0x80
679 //==============================================================================
682 //==============================================================================
685 extern __at(0x0F9D) __sfr PIE1
;
699 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
710 //==============================================================================
713 //==============================================================================
716 extern __at(0x0F9E) __sfr PIR1
;
730 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
741 //==============================================================================
744 //==============================================================================
747 extern __at(0x0F9F) __sfr IPR1
;
761 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
772 //==============================================================================
775 //==============================================================================
778 extern __at(0x0FA0) __sfr PIE2
;
792 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
800 //==============================================================================
803 //==============================================================================
806 extern __at(0x0FA1) __sfr PIR2
;
820 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
828 //==============================================================================
831 //==============================================================================
834 extern __at(0x0FA2) __sfr IPR2
;
848 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
856 //==============================================================================
859 //==============================================================================
862 extern __at(0x0FA6) __sfr EECON1
;
876 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
886 //==============================================================================
888 extern __at(0x0FA7) __sfr EECON2
;
889 extern __at(0x0FA8) __sfr EEDATA
;
890 extern __at(0x0FA9) __sfr EEADR
;
892 //==============================================================================
895 extern __at(0x0FAB) __sfr RCSTA
;
909 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
920 //==============================================================================
923 //==============================================================================
926 extern __at(0x0FAC) __sfr TXSTA
;
940 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
950 //==============================================================================
952 extern __at(0x0FAD) __sfr TXREG
;
953 extern __at(0x0FAE) __sfr RCREG
;
954 extern __at(0x0FAF) __sfr SPBRG
;
956 //==============================================================================
959 extern __at(0x0FB1) __sfr T3CON
;
967 unsigned NOT_T3SYNC
: 1;
969 unsigned T3CKPS0
: 1;
970 unsigned T3CKPS1
: 1;
995 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
997 #define _T3CON_TMR3ON 0x01
998 #define _T3CON_TMR3CS 0x02
999 #define _T3CON_NOT_T3SYNC 0x04
1000 #define _T3CON_T3SYNC 0x04
1001 #define _T3CON_T3CCP1 0x08
1002 #define _T3CON_T3CKPS0 0x10
1003 #define _T3CON_T3CKPS1 0x20
1004 #define _T3CON_T3CCP2 0x40
1005 #define _T3CON_RD16 0x80
1007 //==============================================================================
1009 extern __at(0x0FB2) __sfr TMR3
;
1010 extern __at(0x0FB2) __sfr TMR3L
;
1011 extern __at(0x0FB3) __sfr TMR3H
;
1013 //==============================================================================
1016 extern __at(0x0FBA) __sfr CCP2CON
;
1022 unsigned CCP2M0
: 1;
1023 unsigned CCP2M1
: 1;
1024 unsigned CCP2M2
: 1;
1025 unsigned CCP2M3
: 1;
1070 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1072 #define _CCP2M0 0x01
1073 #define _CCP2M1 0x02
1074 #define _CCP2M2 0x04
1075 #define _CCP2M3 0x08
1082 //==============================================================================
1084 extern __at(0x0FBB) __sfr CCPR2
;
1085 extern __at(0x0FBB) __sfr CCPR2L
;
1086 extern __at(0x0FBC) __sfr CCPR2H
;
1088 //==============================================================================
1091 extern __at(0x0FBD) __sfr CCP1CON
;
1097 unsigned CCP1M0
: 1;
1098 unsigned CCP1M1
: 1;
1099 unsigned CCP1M2
: 1;
1100 unsigned CCP1M3
: 1;
1133 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1135 #define _CCP1M0 0x01
1136 #define _CCP1M1 0x02
1137 #define _CCP1M2 0x04
1138 #define _CCP1M3 0x08
1144 //==============================================================================
1146 extern __at(0x0FBE) __sfr CCPR1
;
1147 extern __at(0x0FBE) __sfr CCPR1L
;
1148 extern __at(0x0FBF) __sfr CCPR1H
;
1150 //==============================================================================
1153 extern __at(0x0FC1) __sfr ADCON1
;
1176 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1185 //==============================================================================
1188 //==============================================================================
1191 extern __at(0x0FC2) __sfr ADCON0
;
1199 unsigned GO_NOT_DONE
: 1;
1223 unsigned NOT_DONE
: 1;
1247 unsigned GO_DONE
: 1;
1269 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1272 #define _GO_NOT_DONE 0x04
1274 #define _NOT_DONE 0x04
1276 #define _GO_DONE 0x04
1283 //==============================================================================
1285 extern __at(0x0FC3) __sfr ADRES
;
1286 extern __at(0x0FC3) __sfr ADRESL
;
1287 extern __at(0x0FC4) __sfr ADRESH
;
1289 //==============================================================================
1292 extern __at(0x0FC5) __sfr SSPCON2
;
1302 unsigned ACKSTAT
: 1;
1306 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1314 #define _ACKSTAT 0x40
1317 //==============================================================================
1320 //==============================================================================
1323 extern __at(0x0FC6) __sfr SSPCON1
;
1346 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1357 //==============================================================================
1360 //==============================================================================
1363 extern __at(0x0FC7) __sfr SSPSTAT
;
1371 unsigned R_NOT_W
: 1;
1374 unsigned D_NOT_A
: 1;
1392 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
1396 #define _R_NOT_W 0x04
1400 #define _D_NOT_A 0x20
1405 //==============================================================================
1407 extern __at(0x0FC8) __sfr SSPADD
;
1408 extern __at(0x0FC9) __sfr SSPBUF
;
1410 //==============================================================================
1413 extern __at(0x0FCA) __sfr T2CON
;
1419 unsigned T2CKPS0
: 1;
1420 unsigned T2CKPS1
: 1;
1421 unsigned TMR2ON
: 1;
1422 unsigned TOUTPS0
: 1;
1423 unsigned TOUTPS1
: 1;
1424 unsigned TOUTPS2
: 1;
1425 unsigned TOUTPS3
: 1;
1431 unsigned T2CKPS
: 2;
1438 unsigned TOUTPS
: 4;
1443 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
1445 #define _T2CKPS0 0x01
1446 #define _T2CKPS1 0x02
1447 #define _TMR2ON 0x04
1448 #define _TOUTPS0 0x08
1449 #define _TOUTPS1 0x10
1450 #define _TOUTPS2 0x20
1451 #define _TOUTPS3 0x40
1453 //==============================================================================
1455 extern __at(0x0FCB) __sfr PR2
;
1456 extern __at(0x0FCC) __sfr TMR2
;
1458 //==============================================================================
1461 extern __at(0x0FCD) __sfr T1CON
;
1467 unsigned TMR1ON
: 1;
1468 unsigned TMR1CS
: 1;
1469 unsigned NOT_T1SYNC
: 1;
1470 unsigned T1OSCEN
: 1;
1471 unsigned T1CKPS0
: 1;
1472 unsigned T1CKPS1
: 1;
1481 unsigned T1SYNC
: 1;
1486 unsigned T1RD16
: 1;
1492 unsigned T1CKPS
: 2;
1497 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
1499 #define _TMR1ON 0x01
1500 #define _TMR1CS 0x02
1501 #define _NOT_T1SYNC 0x04
1502 #define _T1SYNC 0x04
1503 #define _T1OSCEN 0x08
1504 #define _T1CKPS0 0x10
1505 #define _T1CKPS1 0x20
1507 #define _T1RD16 0x80
1509 //==============================================================================
1511 extern __at(0x0FCE) __sfr TMR1
;
1512 extern __at(0x0FCE) __sfr TMR1L
;
1513 extern __at(0x0FCF) __sfr TMR1H
;
1515 //==============================================================================
1518 extern __at(0x0FD0) __sfr RCON
;
1524 unsigned NOT_BOR
: 1;
1525 unsigned NOT_POR
: 1;
1526 unsigned NOT_PD
: 1;
1527 unsigned NOT_TO
: 1;
1528 unsigned NOT_RI
: 1;
1543 unsigned NOT_IPEN
: 1;
1547 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
1549 #define _NOT_BOR 0x01
1551 #define _NOT_POR 0x02
1553 #define _NOT_PD 0x04
1555 #define _NOT_TO 0x08
1557 #define _NOT_RI 0x10
1560 #define _NOT_IPEN 0x80
1562 //==============================================================================
1565 //==============================================================================
1568 extern __at(0x0FD1) __sfr WDTCON
;
1574 unsigned SWDTEN
: 1;
1597 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
1599 #define _SWDTEN 0x01
1602 //==============================================================================
1605 //==============================================================================
1608 extern __at(0x0FD2) __sfr LVDCON
;
1631 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
1640 //==============================================================================
1643 //==============================================================================
1646 extern __at(0x0FD3) __sfr OSCCON
;
1652 unsigned RESERVED
: 1;
1675 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
1677 #define _RESERVED 0x01
1680 //==============================================================================
1683 //==============================================================================
1686 extern __at(0x0FD5) __sfr T0CON
;
1698 unsigned T08BIT
: 1;
1699 unsigned TMR0ON
: 1;
1709 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
1717 #define _T08BIT 0x40
1718 #define _TMR0ON 0x80
1720 //==============================================================================
1722 extern __at(0x0FD6) __sfr TMR0
;
1723 extern __at(0x0FD6) __sfr TMR0L
;
1724 extern __at(0x0FD7) __sfr TMR0H
;
1726 //==============================================================================
1729 extern __at(0x0FD8) __sfr STATUS
;
1743 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
1751 //==============================================================================
1753 extern __at(0x0FD9) __sfr FSR2L
;
1754 extern __at(0x0FDA) __sfr FSR2H
;
1755 extern __at(0x0FDB) __sfr PLUSW2
;
1756 extern __at(0x0FDC) __sfr PREINC2
;
1757 extern __at(0x0FDD) __sfr POSTDEC2
;
1758 extern __at(0x0FDE) __sfr POSTINC2
;
1759 extern __at(0x0FDF) __sfr INDF2
;
1760 extern __at(0x0FE0) __sfr BSR
;
1761 extern __at(0x0FE1) __sfr FSR1L
;
1762 extern __at(0x0FE2) __sfr FSR1H
;
1763 extern __at(0x0FE3) __sfr PLUSW1
;
1764 extern __at(0x0FE4) __sfr PREINC1
;
1765 extern __at(0x0FE5) __sfr POSTDEC1
;
1766 extern __at(0x0FE6) __sfr POSTINC1
;
1767 extern __at(0x0FE7) __sfr INDF1
;
1768 extern __at(0x0FE8) __sfr WREG
;
1769 extern __at(0x0FE9) __sfr FSR0L
;
1770 extern __at(0x0FEA) __sfr FSR0H
;
1771 extern __at(0x0FEB) __sfr PLUSW0
;
1772 extern __at(0x0FEC) __sfr PREINC0
;
1773 extern __at(0x0FED) __sfr POSTDEC0
;
1774 extern __at(0x0FEE) __sfr POSTINC0
;
1775 extern __at(0x0FEF) __sfr INDF0
;
1777 //==============================================================================
1780 extern __at(0x0FF0) __sfr INTCON3
;
1786 unsigned INT1IF
: 1;
1787 unsigned INT2IF
: 1;
1789 unsigned INT1IE
: 1;
1790 unsigned INT2IE
: 1;
1792 unsigned INT1IP
: 1;
1793 unsigned INT2IP
: 1;
1809 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
1811 #define _INT1IF 0x01
1813 #define _INT2IF 0x02
1815 #define _INT1IE 0x08
1817 #define _INT2IE 0x10
1819 #define _INT1IP 0x40
1821 #define _INT2IP 0x80
1824 //==============================================================================
1827 //==============================================================================
1830 extern __at(0x0FF1) __sfr INTCON2
;
1838 unsigned TMR0IP
: 1;
1839 unsigned INTEDG3
: 1;
1840 unsigned INTEDG2
: 1;
1841 unsigned INTEDG1
: 1;
1842 unsigned INTEDG0
: 1;
1843 unsigned NOT_RBPU
: 1;
1859 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
1863 #define _TMR0IP 0x04
1865 #define _INTEDG3 0x08
1866 #define _INTEDG2 0x10
1867 #define _INTEDG1 0x20
1868 #define _INTEDG0 0x40
1869 #define _NOT_RBPU 0x80
1872 //==============================================================================
1875 //==============================================================================
1878 extern __at(0x0FF2) __sfr INTCON
;
1885 unsigned INT0IF
: 1;
1886 unsigned TMR0IF
: 1;
1888 unsigned INT0IE
: 1;
1889 unsigned TMR0IE
: 1;
1890 unsigned PEIE_GIEL
: 1;
1891 unsigned GIE_GIEH
: 1;
1919 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
1922 #define _INT0IF 0x02
1924 #define _TMR0IF 0x04
1927 #define _INT0IE 0x10
1929 #define _TMR0IE 0x20
1931 #define _PEIE_GIEL 0x40
1934 #define _GIE_GIEH 0x80
1938 //==============================================================================
1940 extern __at(0x0FF3) __sfr PROD
;
1941 extern __at(0x0FF3) __sfr PRODL
;
1942 extern __at(0x0FF4) __sfr PRODH
;
1943 extern __at(0x0FF5) __sfr TABLAT
;
1944 extern __at(0x0FF6) __sfr TBLPTR
;
1945 extern __at(0x0FF6) __sfr TBLPTRL
;
1946 extern __at(0x0FF7) __sfr TBLPTRH
;
1947 extern __at(0x0FF8) __sfr TBLPTRU
;
1948 extern __at(0x0FF9) __sfr PC
;
1949 extern __at(0x0FF9) __sfr PCL
;
1950 extern __at(0x0FFA) __sfr PCLATH
;
1951 extern __at(0x0FFB) __sfr PCLATU
;
1953 //==============================================================================
1956 extern __at(0x0FFC) __sfr STKPTR
;
1962 unsigned STKPTR0
: 1;
1963 unsigned STKPTR1
: 1;
1964 unsigned STKPTR2
: 1;
1965 unsigned STKPTR3
: 1;
1966 unsigned STKPTR4
: 1;
1968 unsigned STKUNF
: 1;
1969 unsigned STKFUL
: 1;
1974 unsigned STKPTR
: 5;
1979 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
1981 #define _STKPTR0 0x01
1982 #define _STKPTR1 0x02
1983 #define _STKPTR2 0x04
1984 #define _STKPTR3 0x08
1985 #define _STKPTR4 0x10
1986 #define _STKUNF 0x40
1987 #define _STKFUL 0x80
1989 //==============================================================================
1991 extern __at(0x0FFD) __sfr TOS
;
1992 extern __at(0x0FFD) __sfr TOSL
;
1993 extern __at(0x0FFE) __sfr TOSH
;
1994 extern __at(0x0FFF) __sfr TOSU
;
1996 //==============================================================================
1998 // Configuration Bits
2000 //==============================================================================
2002 #define __CONFIG1H 0x300001
2003 #define __CONFIG2L 0x300002
2004 #define __CONFIG2H 0x300003
2005 #define __CONFIG4L 0x300006
2006 #define __CONFIG5L 0x300008
2007 #define __CONFIG5H 0x300009
2008 #define __CONFIG6L 0x30000A
2009 #define __CONFIG6H 0x30000B
2010 #define __CONFIG7L 0x30000C
2011 #define __CONFIG7H 0x30000D
2013 //----------------------------- CONFIG1H Options -------------------------------
2015 #define _OSC_HS_1H 0xFA // HS oscillator.
2016 #define _OSC_EC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
2017 #define _OSC_ECIO_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
2018 #define _OSC_HSPLL_1H 0xFE // HS oscillator with PLL enabled; clock frequency = (4 x FOSC).
2020 //----------------------------- CONFIG2L Options -------------------------------
2022 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2023 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2024 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
2025 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
2026 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
2027 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
2028 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
2029 #define _BORV_25_2L 0xFF // VBOR set to 2.5V.
2031 //----------------------------- CONFIG2H Options -------------------------------
2033 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2034 #define _WDT_ON_2H 0xFF // WDT enabled.
2035 #define _WDTPS_1_2H 0xF1 // 1:1.
2036 #define _WDTPS_2_2H 0xF3 // 1:2.
2037 #define _WDTPS_4_2H 0xF5 // 1:4.
2038 #define _WDTPS_8_2H 0xF7 // 1:8.
2039 #define _WDTPS_16_2H 0xF9 // 1:16.
2040 #define _WDTPS_32_2H 0xFB // 1:32.
2041 #define _WDTPS_64_2H 0xFD // 1:64.
2042 #define _WDTPS_128_2H 0xFF // 1:128.
2044 //----------------------------- CONFIG4L Options -------------------------------
2046 #define _STVR_OFF_4L 0xFE // Stack Full/Underflow will not cause RESET.
2047 #define _STVR_ON_4L 0xFF // Stack Full/Underflow will cause RESET.
2048 #define _LVP_OFF_4L 0xFB // Low Voltage ICSP disabled.
2049 #define _LVP_ON_4L 0xFF // Low Voltage ICSP enabled.
2050 #define _DEBUG_ON_4L 0x7F // Background Debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
2051 #define _DEBUG_OFF_4L 0xFF // Background Debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
2053 //----------------------------- CONFIG5L Options -------------------------------
2055 #define _CP0_ON_5L 0xFE // Block 0 (000200-001FFFh) code protected.
2056 #define _CP0_OFF_5L 0xFF // Block 0 (000200-001FFFh) not code protected.
2057 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code protected.
2058 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code protected.
2060 //----------------------------- CONFIG5H Options -------------------------------
2062 #define _CPB_ON_5H 0xBF // Boot block (000000-0001FFh) code protected.
2063 #define _CPB_OFF_5H 0xFF // Boot block (000000-0001FFh) not code protected.
2064 #define _CPD_ON_5H 0x7F // Data EEPROM code protected.
2065 #define _CPD_OFF_5H 0xFF // Data EEPROM not code protected.
2067 //----------------------------- CONFIG6L Options -------------------------------
2069 #define _WRT0_ON_6L 0xFE // Block 0 (000200h-001FFFh) write protected.
2070 #define _WRT0_OFF_6L 0xFF // Block 0 (000200h-001FFFh) not write protected.
2071 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write protected.
2072 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write protected.
2074 //----------------------------- CONFIG6H Options -------------------------------
2076 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write protected.
2077 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write protected.
2078 #define _WRTB_ON_6H 0xBF // Boot block (000000-0001FFh) write protected.
2079 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0001FFh) not write protected.
2080 #define _WRTD_ON_6H 0x7F // Data EEPROM write protected.
2081 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write protected.
2083 //----------------------------- CONFIG7L Options -------------------------------
2085 #define _EBTR0_ON_7L 0xFE // Block 0 (000200h-001FFFh) protected from Table Reads executed in other blocks.
2086 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200h-001FFFh) not protected from Table Reads executed in other blocks.
2087 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from Table Reads executed in other blocks.
2088 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from Table Reads executed in other blocks.
2090 //----------------------------- CONFIG7H Options -------------------------------
2092 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0001FFh) protected from Table Reads executed in other blocks.
2093 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0001FFh) not protected from Table Reads executed in other blocks.
2095 //==============================================================================
2097 #define __DEVID1 0x3FFFFE
2098 #define __DEVID2 0x3FFFFF
2100 #define __IDLOC0 0x200000
2101 #define __IDLOC1 0x200001
2102 #define __IDLOC2 0x200002
2103 #define __IDLOC3 0x200003
2104 #define __IDLOC4 0x200004
2105 #define __IDLOC5 0x200005
2106 #define __IDLOC6 0x200006
2107 #define __IDLOC7 0x200007
2109 #endif // #ifndef __PIC18LF2439_H__