2 * This declarations of the PIC18LF2450 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:00 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF2450_H__
26 #define __PIC18LF2450_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0F66) __sfr UFRM
;
38 //==============================================================================
41 extern __at(0x0F66) __sfr UFRML
;
55 extern __at(0x0F66) volatile __UFRMLbits_t UFRMLbits
;
66 //==============================================================================
69 //==============================================================================
72 extern __at(0x0F67) __sfr UFRMH
;
86 extern __at(0x0F67) volatile __UFRMHbits_t UFRMHbits
;
92 //==============================================================================
95 //==============================================================================
98 extern __at(0x0F68) __sfr UIR
;
107 unsigned STALLIF
: 1;
112 extern __at(0x0F68) volatile __UIRbits_t UIRbits
;
119 #define _STALLIF 0x20
122 //==============================================================================
125 //==============================================================================
128 extern __at(0x0F69) __sfr UIE
;
137 unsigned STALLIE
: 1;
142 extern __at(0x0F69) volatile __UIEbits_t UIEbits
;
149 #define _STALLIE 0x20
152 //==============================================================================
155 //==============================================================================
158 extern __at(0x0F6A) __sfr UEIR
;
164 unsigned CRC16EF
: 1;
172 extern __at(0x0F6A) volatile __UEIRbits_t UEIRbits
;
176 #define _CRC16EF 0x04
181 //==============================================================================
184 //==============================================================================
187 extern __at(0x0F6B) __sfr UEIE
;
193 unsigned CRC16EE
: 1;
201 extern __at(0x0F6B) volatile __UEIEbits_t UEIEbits
;
205 #define _CRC16EE 0x04
210 //==============================================================================
213 //==============================================================================
216 extern __at(0x0F6C) __sfr USTAT
;
240 extern __at(0x0F6C) volatile __USTATbits_t USTATbits
;
249 //==============================================================================
252 //==============================================================================
255 extern __at(0x0F6D) __sfr UCON
;
269 extern __at(0x0F6D) volatile __UCONbits_t UCONbits
;
278 //==============================================================================
281 //==============================================================================
284 extern __at(0x0F6E) __sfr UADDR
;
307 extern __at(0x0F6E) volatile __UADDRbits_t UADDRbits
;
317 //==============================================================================
320 //==============================================================================
323 extern __at(0x0F6F) __sfr UCFG
;
346 extern __at(0x0F6F) volatile __UCFGbits_t UCFGbits
;
356 //==============================================================================
359 //==============================================================================
362 extern __at(0x0F70) __sfr UEP0
;
366 unsigned EPSTALL
: 1;
368 unsigned EPOUTEN
: 1;
369 unsigned EPCONDIS
: 1;
376 extern __at(0x0F70) volatile __UEP0bits_t UEP0bits
;
378 #define _EPSTALL 0x01
380 #define _EPOUTEN 0x04
381 #define _EPCONDIS 0x08
384 //==============================================================================
387 //==============================================================================
390 extern __at(0x0F71) __sfr UEP1
;
394 unsigned EPSTALL
: 1;
396 unsigned EPOUTEN
: 1;
397 unsigned EPCONDIS
: 1;
404 extern __at(0x0F71) volatile __UEP1bits_t UEP1bits
;
406 #define _UEP1_EPSTALL 0x01
407 #define _UEP1_EPINEN 0x02
408 #define _UEP1_EPOUTEN 0x04
409 #define _UEP1_EPCONDIS 0x08
410 #define _UEP1_EPHSHK 0x10
412 //==============================================================================
415 //==============================================================================
418 extern __at(0x0F72) __sfr UEP2
;
422 unsigned EPSTALL
: 1;
424 unsigned EPOUTEN
: 1;
425 unsigned EPCONDIS
: 1;
432 extern __at(0x0F72) volatile __UEP2bits_t UEP2bits
;
434 #define _UEP2_EPSTALL 0x01
435 #define _UEP2_EPINEN 0x02
436 #define _UEP2_EPOUTEN 0x04
437 #define _UEP2_EPCONDIS 0x08
438 #define _UEP2_EPHSHK 0x10
440 //==============================================================================
443 //==============================================================================
446 extern __at(0x0F73) __sfr UEP3
;
450 unsigned EPSTALL
: 1;
452 unsigned EPOUTEN
: 1;
453 unsigned EPCONDIS
: 1;
460 extern __at(0x0F73) volatile __UEP3bits_t UEP3bits
;
462 #define _UEP3_EPSTALL 0x01
463 #define _UEP3_EPINEN 0x02
464 #define _UEP3_EPOUTEN 0x04
465 #define _UEP3_EPCONDIS 0x08
466 #define _UEP3_EPHSHK 0x10
468 //==============================================================================
471 //==============================================================================
474 extern __at(0x0F74) __sfr UEP4
;
478 unsigned EPSTALL
: 1;
480 unsigned EPOUTEN
: 1;
481 unsigned EPCONDIS
: 1;
488 extern __at(0x0F74) volatile __UEP4bits_t UEP4bits
;
490 #define _UEP4_EPSTALL 0x01
491 #define _UEP4_EPINEN 0x02
492 #define _UEP4_EPOUTEN 0x04
493 #define _UEP4_EPCONDIS 0x08
494 #define _UEP4_EPHSHK 0x10
496 //==============================================================================
499 //==============================================================================
502 extern __at(0x0F75) __sfr UEP5
;
506 unsigned EPSTALL
: 1;
508 unsigned EPOUTEN
: 1;
509 unsigned EPCONDIS
: 1;
516 extern __at(0x0F75) volatile __UEP5bits_t UEP5bits
;
518 #define _UEP5_EPSTALL 0x01
519 #define _UEP5_EPINEN 0x02
520 #define _UEP5_EPOUTEN 0x04
521 #define _UEP5_EPCONDIS 0x08
522 #define _UEP5_EPHSHK 0x10
524 //==============================================================================
527 //==============================================================================
530 extern __at(0x0F76) __sfr UEP6
;
534 unsigned EPSTALL
: 1;
536 unsigned EPOUTEN
: 1;
537 unsigned EPCONDIS
: 1;
544 extern __at(0x0F76) volatile __UEP6bits_t UEP6bits
;
546 #define _UEP6_EPSTALL 0x01
547 #define _UEP6_EPINEN 0x02
548 #define _UEP6_EPOUTEN 0x04
549 #define _UEP6_EPCONDIS 0x08
550 #define _UEP6_EPHSHK 0x10
552 //==============================================================================
555 //==============================================================================
558 extern __at(0x0F77) __sfr UEP7
;
562 unsigned EPSTALL
: 1;
564 unsigned EPOUTEN
: 1;
565 unsigned EPCONDIS
: 1;
572 extern __at(0x0F77) volatile __UEP7bits_t UEP7bits
;
574 #define _UEP7_EPSTALL 0x01
575 #define _UEP7_EPINEN 0x02
576 #define _UEP7_EPOUTEN 0x04
577 #define _UEP7_EPCONDIS 0x08
578 #define _UEP7_EPHSHK 0x10
580 //==============================================================================
583 //==============================================================================
586 extern __at(0x0F78) __sfr UEP8
;
590 unsigned EPSTALL
: 1;
592 unsigned EPOUTEN
: 1;
593 unsigned EPCONDIS
: 1;
600 extern __at(0x0F78) volatile __UEP8bits_t UEP8bits
;
602 #define _UEP8_EPSTALL 0x01
603 #define _UEP8_EPINEN 0x02
604 #define _UEP8_EPOUTEN 0x04
605 #define _UEP8_EPCONDIS 0x08
606 #define _UEP8_EPHSHK 0x10
608 //==============================================================================
611 //==============================================================================
614 extern __at(0x0F79) __sfr UEP9
;
618 unsigned EPSTALL
: 1;
620 unsigned EPOUTEN
: 1;
621 unsigned EPCONDIS
: 1;
628 extern __at(0x0F79) volatile __UEP9bits_t UEP9bits
;
630 #define _UEP9_EPSTALL 0x01
631 #define _UEP9_EPINEN 0x02
632 #define _UEP9_EPOUTEN 0x04
633 #define _UEP9_EPCONDIS 0x08
634 #define _UEP9_EPHSHK 0x10
636 //==============================================================================
639 //==============================================================================
642 extern __at(0x0F7A) __sfr UEP10
;
646 unsigned EPSTALL
: 1;
648 unsigned EPOUTEN
: 1;
649 unsigned EPCONDIS
: 1;
656 extern __at(0x0F7A) volatile __UEP10bits_t UEP10bits
;
658 #define _UEP10_EPSTALL 0x01
659 #define _UEP10_EPINEN 0x02
660 #define _UEP10_EPOUTEN 0x04
661 #define _UEP10_EPCONDIS 0x08
662 #define _UEP10_EPHSHK 0x10
664 //==============================================================================
667 //==============================================================================
670 extern __at(0x0F7B) __sfr UEP11
;
674 unsigned EPSTALL
: 1;
676 unsigned EPOUTEN
: 1;
677 unsigned EPCONDIS
: 1;
684 extern __at(0x0F7B) volatile __UEP11bits_t UEP11bits
;
686 #define _UEP11_EPSTALL 0x01
687 #define _UEP11_EPINEN 0x02
688 #define _UEP11_EPOUTEN 0x04
689 #define _UEP11_EPCONDIS 0x08
690 #define _UEP11_EPHSHK 0x10
692 //==============================================================================
695 //==============================================================================
698 extern __at(0x0F7C) __sfr UEP12
;
702 unsigned EPSTALL
: 1;
704 unsigned EPOUTEN
: 1;
705 unsigned EPCONDIS
: 1;
712 extern __at(0x0F7C) volatile __UEP12bits_t UEP12bits
;
714 #define _UEP12_EPSTALL 0x01
715 #define _UEP12_EPINEN 0x02
716 #define _UEP12_EPOUTEN 0x04
717 #define _UEP12_EPCONDIS 0x08
718 #define _UEP12_EPHSHK 0x10
720 //==============================================================================
723 //==============================================================================
726 extern __at(0x0F7D) __sfr UEP13
;
730 unsigned EPSTALL
: 1;
732 unsigned EPOUTEN
: 1;
733 unsigned EPCONDIS
: 1;
740 extern __at(0x0F7D) volatile __UEP13bits_t UEP13bits
;
742 #define _UEP13_EPSTALL 0x01
743 #define _UEP13_EPINEN 0x02
744 #define _UEP13_EPOUTEN 0x04
745 #define _UEP13_EPCONDIS 0x08
746 #define _UEP13_EPHSHK 0x10
748 //==============================================================================
751 //==============================================================================
754 extern __at(0x0F7E) __sfr UEP14
;
758 unsigned EPSTALL
: 1;
760 unsigned EPOUTEN
: 1;
761 unsigned EPCONDIS
: 1;
768 extern __at(0x0F7E) volatile __UEP14bits_t UEP14bits
;
770 #define _UEP14_EPSTALL 0x01
771 #define _UEP14_EPINEN 0x02
772 #define _UEP14_EPOUTEN 0x04
773 #define _UEP14_EPCONDIS 0x08
774 #define _UEP14_EPHSHK 0x10
776 //==============================================================================
779 //==============================================================================
782 extern __at(0x0F7F) __sfr UEP15
;
786 unsigned EPSTALL
: 1;
788 unsigned EPOUTEN
: 1;
789 unsigned EPCONDIS
: 1;
796 extern __at(0x0F7F) volatile __UEP15bits_t UEP15bits
;
798 #define _UEP15_EPSTALL 0x01
799 #define _UEP15_EPINEN 0x02
800 #define _UEP15_EPOUTEN 0x04
801 #define _UEP15_EPCONDIS 0x08
802 #define _UEP15_EPHSHK 0x10
804 //==============================================================================
807 //==============================================================================
810 extern __at(0x0F80) __sfr PORTA
;
869 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
871 #define _PORTA_RA0 0x01
872 #define _PORTA_AN0 0x01
873 #define _PORTA_RA1 0x02
874 #define _PORTA_AN1 0x02
875 #define _PORTA_RA2 0x04
876 #define _PORTA_AN2 0x04
877 #define _PORTA_VREFM 0x04
878 #define _PORTA_RA3 0x08
879 #define _PORTA_AN3 0x08
880 #define _PORTA_VREFP 0x08
881 #define _PORTA_RA4 0x10
882 #define _PORTA_T0CKI 0x10
883 #define _PORTA_RCV 0x10
884 #define _PORTA_RA5 0x20
885 #define _PORTA_AN4 0x20
886 #define _PORTA_LVDIN 0x20
887 #define _PORTA_HLVDIN 0x20
888 #define _PORTA_RA6 0x40
889 #define _PORTA_OSC2 0x40
891 //==============================================================================
894 //==============================================================================
897 extern __at(0x0F81) __sfr PORTB
;
962 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
964 #define _PORTB_RB0 0x01
965 #define _PORTB_INT0 0x01
966 #define _PORTB_AN12 0x01
967 #define _PORTB_RB1 0x02
968 #define _PORTB_INT1 0x02
969 #define _PORTB_AN10 0x02
970 #define _PORTB_RB2 0x04
971 #define _PORTB_INT2 0x04
972 #define _PORTB_AN8 0x04
973 #define _PORTB_VMO 0x04
974 #define _PORTB_RB3 0x08
975 #define _PORTB_AN9 0x08
976 #define _PORTB_VPO 0x08
977 #define _PORTB_RB4 0x10
978 #define _PORTB_KBI0 0x10
979 #define _PORTB_AN11 0x10
980 #define _PORTB_RB5 0x20
981 #define _PORTB_KBI1 0x20
982 #define _PORTB_PGM 0x20
983 #define _PORTB_RB6 0x40
984 #define _PORTB_KBI2 0x40
985 #define _PORTB_PGC 0x40
986 #define _PORTB_RB7 0x80
987 #define _PORTB_KBI3 0x80
988 #define _PORTB_PGD 0x80
990 //==============================================================================
993 //==============================================================================
996 extern __at(0x0F82) __sfr PORTC
;
1027 unsigned NOT_UOE
: 1;
1049 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1051 #define _PORTC_RC0 0x01
1052 #define _PORTC_T1OSO 0x01
1053 #define _PORTC_T1CKI 0x01
1054 #define _PORTC_RC1 0x02
1055 #define _PORTC_T1OSI 0x02
1056 #define _PORTC_NOT_UOE 0x02
1057 #define _PORTC_UOE 0x02
1058 #define _PORTC_RC2 0x04
1059 #define _PORTC_CCP1 0x04
1060 #define _PORTC_P1A 0x04
1061 #define _PORTC_RC4 0x10
1062 #define _PORTC_RC5 0x20
1063 #define _PORTC_RC6 0x40
1064 #define _PORTC_TX 0x40
1065 #define _PORTC_CK 0x40
1066 #define _PORTC_RC7 0x80
1067 #define _PORTC_RX 0x80
1069 //==============================================================================
1072 //==============================================================================
1075 extern __at(0x0F84) __sfr PORTE
;
1089 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1093 //==============================================================================
1096 //==============================================================================
1099 extern __at(0x0F89) __sfr LATA
;
1122 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1132 //==============================================================================
1135 //==============================================================================
1138 extern __at(0x0F8A) __sfr LATB
;
1152 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1163 //==============================================================================
1166 //==============================================================================
1169 extern __at(0x0F8B) __sfr LATC
;
1183 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1191 //==============================================================================
1194 //==============================================================================
1197 extern __at(0x0F92) __sfr DDRA
;
1203 unsigned TRISA0
: 1;
1204 unsigned TRISA1
: 1;
1205 unsigned TRISA2
: 1;
1206 unsigned TRISA3
: 1;
1207 unsigned TRISA4
: 1;
1208 unsigned TRISA5
: 1;
1209 unsigned TRISA6
: 1;
1238 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1240 #define _TRISA0 0x01
1242 #define _TRISA1 0x02
1244 #define _TRISA2 0x04
1246 #define _TRISA3 0x08
1248 #define _TRISA4 0x10
1250 #define _TRISA5 0x20
1252 #define _TRISA6 0x40
1255 //==============================================================================
1258 //==============================================================================
1261 extern __at(0x0F92) __sfr TRISA
;
1267 unsigned TRISA0
: 1;
1268 unsigned TRISA1
: 1;
1269 unsigned TRISA2
: 1;
1270 unsigned TRISA3
: 1;
1271 unsigned TRISA4
: 1;
1272 unsigned TRISA5
: 1;
1273 unsigned TRISA6
: 1;
1302 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1304 #define _TRISA_TRISA0 0x01
1305 #define _TRISA_RA0 0x01
1306 #define _TRISA_TRISA1 0x02
1307 #define _TRISA_RA1 0x02
1308 #define _TRISA_TRISA2 0x04
1309 #define _TRISA_RA2 0x04
1310 #define _TRISA_TRISA3 0x08
1311 #define _TRISA_RA3 0x08
1312 #define _TRISA_TRISA4 0x10
1313 #define _TRISA_RA4 0x10
1314 #define _TRISA_TRISA5 0x20
1315 #define _TRISA_RA5 0x20
1316 #define _TRISA_TRISA6 0x40
1317 #define _TRISA_RA6 0x40
1319 //==============================================================================
1322 //==============================================================================
1325 extern __at(0x0F93) __sfr DDRB
;
1331 unsigned TRISB0
: 1;
1332 unsigned TRISB1
: 1;
1333 unsigned TRISB2
: 1;
1334 unsigned TRISB3
: 1;
1335 unsigned TRISB4
: 1;
1336 unsigned TRISB5
: 1;
1337 unsigned TRISB6
: 1;
1338 unsigned TRISB7
: 1;
1354 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1356 #define _TRISB0 0x01
1358 #define _TRISB1 0x02
1360 #define _TRISB2 0x04
1362 #define _TRISB3 0x08
1364 #define _TRISB4 0x10
1366 #define _TRISB5 0x20
1368 #define _TRISB6 0x40
1370 #define _TRISB7 0x80
1373 //==============================================================================
1376 //==============================================================================
1379 extern __at(0x0F93) __sfr TRISB
;
1385 unsigned TRISB0
: 1;
1386 unsigned TRISB1
: 1;
1387 unsigned TRISB2
: 1;
1388 unsigned TRISB3
: 1;
1389 unsigned TRISB4
: 1;
1390 unsigned TRISB5
: 1;
1391 unsigned TRISB6
: 1;
1392 unsigned TRISB7
: 1;
1408 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1410 #define _TRISB_TRISB0 0x01
1411 #define _TRISB_RB0 0x01
1412 #define _TRISB_TRISB1 0x02
1413 #define _TRISB_RB1 0x02
1414 #define _TRISB_TRISB2 0x04
1415 #define _TRISB_RB2 0x04
1416 #define _TRISB_TRISB3 0x08
1417 #define _TRISB_RB3 0x08
1418 #define _TRISB_TRISB4 0x10
1419 #define _TRISB_RB4 0x10
1420 #define _TRISB_TRISB5 0x20
1421 #define _TRISB_RB5 0x20
1422 #define _TRISB_TRISB6 0x40
1423 #define _TRISB_RB6 0x40
1424 #define _TRISB_TRISB7 0x80
1425 #define _TRISB_RB7 0x80
1427 //==============================================================================
1430 //==============================================================================
1433 extern __at(0x0F94) __sfr DDRC
;
1439 unsigned TRISC0
: 1;
1440 unsigned TRISC1
: 1;
1441 unsigned TRISC2
: 1;
1445 unsigned TRISC6
: 1;
1446 unsigned TRISC7
: 1;
1462 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1464 #define _TRISC0 0x01
1466 #define _TRISC1 0x02
1468 #define _TRISC2 0x04
1470 #define _TRISC6 0x40
1472 #define _TRISC7 0x80
1475 //==============================================================================
1478 //==============================================================================
1481 extern __at(0x0F94) __sfr TRISC
;
1487 unsigned TRISC0
: 1;
1488 unsigned TRISC1
: 1;
1489 unsigned TRISC2
: 1;
1493 unsigned TRISC6
: 1;
1494 unsigned TRISC7
: 1;
1510 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1512 #define _TRISC_TRISC0 0x01
1513 #define _TRISC_RC0 0x01
1514 #define _TRISC_TRISC1 0x02
1515 #define _TRISC_RC1 0x02
1516 #define _TRISC_TRISC2 0x04
1517 #define _TRISC_RC2 0x04
1518 #define _TRISC_TRISC6 0x40
1519 #define _TRISC_RC6 0x40
1520 #define _TRISC_TRISC7 0x80
1521 #define _TRISC_RC7 0x80
1523 //==============================================================================
1526 //==============================================================================
1529 extern __at(0x0F9D) __sfr PIE1
;
1533 unsigned TMR1IE
: 1;
1534 unsigned TMR2IE
: 1;
1535 unsigned CCP1IE
: 1;
1543 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1545 #define _TMR1IE 0x01
1546 #define _TMR2IE 0x02
1547 #define _CCP1IE 0x04
1552 //==============================================================================
1555 //==============================================================================
1558 extern __at(0x0F9E) __sfr PIR1
;
1562 unsigned TMR1IF
: 1;
1563 unsigned TMR2IF
: 1;
1564 unsigned CCP1IF
: 1;
1572 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1574 #define _TMR1IF 0x01
1575 #define _TMR2IF 0x02
1576 #define _CCP1IF 0x04
1581 //==============================================================================
1584 //==============================================================================
1587 extern __at(0x0F9F) __sfr IPR1
;
1591 unsigned TMR1IP
: 1;
1592 unsigned TMR2IP
: 1;
1593 unsigned CCP1IP
: 1;
1601 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1603 #define _TMR1IP 0x01
1604 #define _TMR2IP 0x02
1605 #define _CCP1IP 0x04
1610 //==============================================================================
1613 //==============================================================================
1616 extern __at(0x0FA0) __sfr PIE2
;
1624 unsigned HLVDIE
: 1;
1629 unsigned OSCFIE
: 1;
1645 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1647 #define _HLVDIE 0x04
1650 #define _OSCFIE 0x80
1652 //==============================================================================
1655 //==============================================================================
1658 extern __at(0x0FA1) __sfr PIR2
;
1666 unsigned HLVDIF
: 1;
1671 unsigned OSCFIF
: 1;
1687 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1689 #define _HLVDIF 0x04
1692 #define _OSCFIF 0x80
1694 //==============================================================================
1697 //==============================================================================
1700 extern __at(0x0FA2) __sfr IPR2
;
1708 unsigned HLVDIP
: 1;
1713 unsigned OSCFIP
: 1;
1729 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1731 #define _HLVDIP 0x04
1734 #define _OSCFIP 0x80
1736 //==============================================================================
1739 //==============================================================================
1742 extern __at(0x0FA6) __sfr EECON1
;
1756 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1764 //==============================================================================
1766 extern __at(0x0FA7) __sfr EECON2
;
1768 //==============================================================================
1771 extern __at(0x0FAB) __sfr RCSTA
;
1800 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1812 //==============================================================================
1815 //==============================================================================
1818 extern __at(0x0FAC) __sfr TXSTA
;
1832 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1843 //==============================================================================
1845 extern __at(0x0FAD) __sfr TXREG
;
1846 extern __at(0x0FAE) __sfr RCREG
;
1847 extern __at(0x0FAF) __sfr SPBRG
;
1848 extern __at(0x0FB0) __sfr SPBRGH
;
1850 //==============================================================================
1853 extern __at(0x0FB8) __sfr BAUDCON
;
1866 unsigned ABDOVF
: 1;
1882 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1892 #define _ABDOVF 0x80
1894 //==============================================================================
1897 //==============================================================================
1900 extern __at(0x0FB8) __sfr BAUDCTL
;
1913 unsigned ABDOVF
: 1;
1929 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1931 #define _BAUDCTL_ABDEN 0x01
1932 #define _BAUDCTL_WUE 0x02
1933 #define _BAUDCTL_BRG16 0x08
1934 #define _BAUDCTL_TXCKP 0x10
1935 #define _BAUDCTL_SCKP 0x10
1936 #define _BAUDCTL_RXDTP 0x20
1937 #define _BAUDCTL_RCIDL 0x40
1938 #define _BAUDCTL_RCMT 0x40
1939 #define _BAUDCTL_ABDOVF 0x80
1941 //==============================================================================
1944 //==============================================================================
1947 extern __at(0x0FBD) __sfr CCP1CON
;
1953 unsigned CCP1M0
: 1;
1954 unsigned CCP1M1
: 1;
1955 unsigned CCP1M2
: 1;
1956 unsigned CCP1M3
: 1;
1977 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1979 #define _CCP1M0 0x01
1980 #define _CCP1M1 0x02
1981 #define _CCP1M2 0x04
1982 #define _CCP1M3 0x08
1986 //==============================================================================
1988 extern __at(0x0FBE) __sfr CCPR1
;
1989 extern __at(0x0FBE) __sfr CCPR1L
;
1990 extern __at(0x0FBF) __sfr CCPR1H
;
1992 //==============================================================================
1995 extern __at(0x0FC0) __sfr ADCON2
;
2025 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2035 //==============================================================================
2038 //==============================================================================
2041 extern __at(0x0FC1) __sfr ADCON1
;
2071 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2080 //==============================================================================
2083 //==============================================================================
2086 extern __at(0x0FC2) __sfr ADCON0
;
2093 unsigned GO_NOT_DONE
: 1;
2105 unsigned GO_DONE
: 1;
2141 unsigned NOT_DONE
: 1;
2158 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2161 #define _GO_NOT_DONE 0x02
2162 #define _GO_DONE 0x02
2165 #define _NOT_DONE 0x02
2171 //==============================================================================
2173 extern __at(0x0FC3) __sfr ADRES
;
2174 extern __at(0x0FC3) __sfr ADRESL
;
2175 extern __at(0x0FC4) __sfr ADRESH
;
2177 //==============================================================================
2180 extern __at(0x0FCA) __sfr T2CON
;
2186 unsigned T2CKPS0
: 1;
2187 unsigned T2CKPS1
: 1;
2188 unsigned TMR2ON
: 1;
2189 unsigned T2OUTPS0
: 1;
2190 unsigned T2OUTPS1
: 1;
2191 unsigned T2OUTPS2
: 1;
2192 unsigned T2OUTPS3
: 1;
2198 unsigned T2CKPS
: 2;
2205 unsigned T2OUTPS
: 4;
2210 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2212 #define _T2CKPS0 0x01
2213 #define _T2CKPS1 0x02
2214 #define _TMR2ON 0x04
2215 #define _T2OUTPS0 0x08
2216 #define _T2OUTPS1 0x10
2217 #define _T2OUTPS2 0x20
2218 #define _T2OUTPS3 0x40
2220 //==============================================================================
2222 extern __at(0x0FCB) __sfr PR2
;
2223 extern __at(0x0FCC) __sfr TMR2
;
2225 //==============================================================================
2228 extern __at(0x0FCD) __sfr T1CON
;
2234 unsigned TMR1ON
: 1;
2235 unsigned TMR1CS
: 1;
2236 unsigned NOT_T1SYNC
: 1;
2237 unsigned T1OSCEN
: 1;
2238 unsigned T1CKPS0
: 1;
2239 unsigned T1CKPS1
: 1;
2248 unsigned T1SYNC
: 1;
2259 unsigned T1CKPS
: 2;
2264 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2266 #define _TMR1ON 0x01
2267 #define _TMR1CS 0x02
2268 #define _NOT_T1SYNC 0x04
2269 #define _T1SYNC 0x04
2270 #define _T1OSCEN 0x08
2271 #define _T1CKPS0 0x10
2272 #define _T1CKPS1 0x20
2276 //==============================================================================
2278 extern __at(0x0FCE) __sfr TMR1
;
2279 extern __at(0x0FCE) __sfr TMR1L
;
2280 extern __at(0x0FCF) __sfr TMR1H
;
2282 //==============================================================================
2285 extern __at(0x0FD0) __sfr RCON
;
2291 unsigned NOT_BOR
: 1;
2292 unsigned NOT_POR
: 1;
2293 unsigned NOT_PD
: 1;
2294 unsigned NOT_TO
: 1;
2295 unsigned NOT_RI
: 1;
2297 unsigned SBOREN
: 1;
2310 unsigned NOT_IPEN
: 1;
2314 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2316 #define _NOT_BOR 0x01
2318 #define _NOT_POR 0x02
2320 #define _NOT_PD 0x04
2322 #define _NOT_TO 0x08
2324 #define _NOT_RI 0x10
2326 #define _SBOREN 0x40
2328 #define _NOT_IPEN 0x80
2330 //==============================================================================
2333 //==============================================================================
2336 extern __at(0x0FD1) __sfr WDTCON
;
2342 unsigned SWDTEN
: 1;
2365 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2367 #define _SWDTEN 0x01
2370 //==============================================================================
2373 //==============================================================================
2376 extern __at(0x0FD2) __sfr HLVDCON
;
2382 unsigned HLVDL0
: 1;
2383 unsigned HLVDL1
: 1;
2384 unsigned HLVDL2
: 1;
2385 unsigned HLVDL3
: 1;
2386 unsigned HLVDEN
: 1;
2389 unsigned VDIRMAG
: 1;
2435 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2437 #define _HLVDL0 0x01
2440 #define _HLVDL1 0x02
2443 #define _HLVDL2 0x04
2446 #define _HLVDL3 0x08
2449 #define _HLVDEN 0x10
2454 #define _VDIRMAG 0x80
2456 //==============================================================================
2459 //==============================================================================
2462 extern __at(0x0FD2) __sfr LVDCON
;
2468 unsigned HLVDL0
: 1;
2469 unsigned HLVDL1
: 1;
2470 unsigned HLVDL2
: 1;
2471 unsigned HLVDL3
: 1;
2472 unsigned HLVDEN
: 1;
2475 unsigned VDIRMAG
: 1;
2521 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2523 #define _LVDCON_HLVDL0 0x01
2524 #define _LVDCON_LVDL0 0x01
2525 #define _LVDCON_LVV0 0x01
2526 #define _LVDCON_HLVDL1 0x02
2527 #define _LVDCON_LVDL1 0x02
2528 #define _LVDCON_LVV1 0x02
2529 #define _LVDCON_HLVDL2 0x04
2530 #define _LVDCON_LVDL2 0x04
2531 #define _LVDCON_LVV2 0x04
2532 #define _LVDCON_HLVDL3 0x08
2533 #define _LVDCON_LVDL3 0x08
2534 #define _LVDCON_LVV3 0x08
2535 #define _LVDCON_HLVDEN 0x10
2536 #define _LVDCON_LVDEN 0x10
2537 #define _LVDCON_IRVST 0x20
2538 #define _LVDCON_IVRST 0x20
2539 #define _LVDCON_BGST 0x20
2540 #define _LVDCON_VDIRMAG 0x80
2542 //==============================================================================
2545 //==============================================================================
2548 extern __at(0x0FD3) __sfr OSCCON
;
2571 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2578 //==============================================================================
2581 //==============================================================================
2584 extern __at(0x0FD5) __sfr T0CON
;
2596 unsigned T08BIT
: 1;
2597 unsigned TMR0ON
: 1;
2607 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2615 #define _T08BIT 0x40
2616 #define _TMR0ON 0x80
2618 //==============================================================================
2620 extern __at(0x0FD6) __sfr TMR0
;
2621 extern __at(0x0FD6) __sfr TMR0L
;
2622 extern __at(0x0FD7) __sfr TMR0H
;
2624 //==============================================================================
2627 extern __at(0x0FD8) __sfr STATUS
;
2641 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2649 //==============================================================================
2651 extern __at(0x0FD9) __sfr FSR2L
;
2652 extern __at(0x0FDA) __sfr FSR2H
;
2653 extern __at(0x0FDB) __sfr PLUSW2
;
2654 extern __at(0x0FDC) __sfr PREINC2
;
2655 extern __at(0x0FDD) __sfr POSTDEC2
;
2656 extern __at(0x0FDE) __sfr POSTINC2
;
2657 extern __at(0x0FDF) __sfr INDF2
;
2658 extern __at(0x0FE0) __sfr BSR
;
2659 extern __at(0x0FE1) __sfr FSR1L
;
2660 extern __at(0x0FE2) __sfr FSR1H
;
2661 extern __at(0x0FE3) __sfr PLUSW1
;
2662 extern __at(0x0FE4) __sfr PREINC1
;
2663 extern __at(0x0FE5) __sfr POSTDEC1
;
2664 extern __at(0x0FE6) __sfr POSTINC1
;
2665 extern __at(0x0FE7) __sfr INDF1
;
2666 extern __at(0x0FE8) __sfr WREG
;
2667 extern __at(0x0FE9) __sfr FSR0L
;
2668 extern __at(0x0FEA) __sfr FSR0H
;
2669 extern __at(0x0FEB) __sfr PLUSW0
;
2670 extern __at(0x0FEC) __sfr PREINC0
;
2671 extern __at(0x0FED) __sfr POSTDEC0
;
2672 extern __at(0x0FEE) __sfr POSTINC0
;
2673 extern __at(0x0FEF) __sfr INDF0
;
2675 //==============================================================================
2678 extern __at(0x0FF0) __sfr INTCON3
;
2684 unsigned INT1IF
: 1;
2685 unsigned INT2IF
: 1;
2687 unsigned INT1IE
: 1;
2688 unsigned INT2IE
: 1;
2690 unsigned INT1IP
: 1;
2691 unsigned INT2IP
: 1;
2707 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2709 #define _INT1IF 0x01
2711 #define _INT2IF 0x02
2713 #define _INT1IE 0x08
2715 #define _INT2IE 0x10
2717 #define _INT1IP 0x40
2719 #define _INT2IP 0x80
2722 //==============================================================================
2725 //==============================================================================
2728 extern __at(0x0FF1) __sfr INTCON2
;
2736 unsigned TMR0IP
: 1;
2738 unsigned INTEDG2
: 1;
2739 unsigned INTEDG1
: 1;
2740 unsigned INTEDG0
: 1;
2741 unsigned NOT_RBPU
: 1;
2757 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2760 #define _TMR0IP 0x04
2762 #define _INTEDG2 0x10
2763 #define _INTEDG1 0x20
2764 #define _INTEDG0 0x40
2765 #define _NOT_RBPU 0x80
2768 //==============================================================================
2771 //==============================================================================
2774 extern __at(0x0FF2) __sfr INTCON
;
2781 unsigned INT0IF
: 1;
2782 unsigned TMR0IF
: 1;
2784 unsigned INT0IE
: 1;
2785 unsigned TMR0IE
: 1;
2786 unsigned PEIE_GIEL
: 1;
2787 unsigned GIE_GIEH
: 1;
2815 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2818 #define _INT0IF 0x02
2820 #define _TMR0IF 0x04
2823 #define _INT0IE 0x10
2825 #define _TMR0IE 0x20
2827 #define _PEIE_GIEL 0x40
2830 #define _GIE_GIEH 0x80
2834 //==============================================================================
2836 extern __at(0x0FF3) __sfr PROD
;
2837 extern __at(0x0FF3) __sfr PRODL
;
2838 extern __at(0x0FF4) __sfr PRODH
;
2839 extern __at(0x0FF5) __sfr TABLAT
;
2840 extern __at(0x0FF6) __sfr TBLPTR
;
2841 extern __at(0x0FF6) __sfr TBLPTRL
;
2842 extern __at(0x0FF7) __sfr TBLPTRH
;
2843 extern __at(0x0FF8) __sfr TBLPTRU
;
2844 extern __at(0x0FF9) __sfr PC
;
2845 extern __at(0x0FF9) __sfr PCL
;
2846 extern __at(0x0FFA) __sfr PCLATH
;
2847 extern __at(0x0FFB) __sfr PCLATU
;
2849 //==============================================================================
2852 extern __at(0x0FFC) __sfr STKPTR
;
2858 unsigned STKPTR0
: 1;
2859 unsigned STKPTR1
: 1;
2860 unsigned STKPTR2
: 1;
2861 unsigned STKPTR3
: 1;
2862 unsigned STKPTR4
: 1;
2864 unsigned STKUNF
: 1;
2865 unsigned STKFUL
: 1;
2877 unsigned STKOVF
: 1;
2882 unsigned STKPTR
: 5;
2887 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2889 #define _STKPTR0 0x01
2890 #define _STKPTR1 0x02
2891 #define _STKPTR2 0x04
2892 #define _STKPTR3 0x08
2893 #define _STKPTR4 0x10
2894 #define _STKUNF 0x40
2895 #define _STKFUL 0x80
2896 #define _STKOVF 0x80
2898 //==============================================================================
2900 extern __at(0x0FFD) __sfr TOS
;
2901 extern __at(0x0FFD) __sfr TOSL
;
2902 extern __at(0x0FFE) __sfr TOSH
;
2903 extern __at(0x0FFF) __sfr TOSU
;
2905 //==============================================================================
2907 // Configuration Bits
2909 //==============================================================================
2911 #define __CONFIG1L 0x300000
2912 #define __CONFIG1H 0x300001
2913 #define __CONFIG2L 0x300002
2914 #define __CONFIG2H 0x300003
2915 #define __CONFIG3H 0x300005
2916 #define __CONFIG4L 0x300006
2917 #define __CONFIG5L 0x300008
2918 #define __CONFIG5H 0x300009
2919 #define __CONFIG6L 0x30000A
2920 #define __CONFIG6H 0x30000B
2921 #define __CONFIG7L 0x30000C
2922 #define __CONFIG7H 0x30000D
2924 //----------------------------- CONFIG1L Options -------------------------------
2926 #define _PLLDIV_1_1L 0xF8 // No prescale (4 MHz oscillator input drives PLL directly).
2927 #define _PLLDIV_2_1L 0xF9 // Divide by 2 (8 MHz oscillator input).
2928 #define _PLLDIV_3_1L 0xFA // Divide by 3 (12 MHz oscillator input).
2929 #define _PLLDIV_4_1L 0xFB // Divide by 4 (16 MHz oscillator input).
2930 #define _PLLDIV_5_1L 0xFC // Divide by 5 (20 MHz oscillator input).
2931 #define _PLLDIV_6_1L 0xFD // Divide by 6 (24 MHz oscillator input).
2932 #define _PLLDIV_10_1L 0xFE // Divide by 10 (40 MHz oscillator input).
2933 #define _PLLDIV_12_1L 0xFF // Divide by 12 (48 MHz oscillator input).
2934 #define _CPUDIV_OSC1_PLL2_1L 0xE7 // [Primary Oscillator Src: /1][96 MHz PLL Src: /2].
2935 #define _CPUDIV_OSC2_PLL3_1L 0xEF // [Primary Oscillator Src: /2][96 MHz PLL Src: /3].
2936 #define _CPUDIV_OSC3_PLL4_1L 0xF7 // [Primary Oscillator Src: /3][96 MHz PLL Src: /4].
2937 #define _CPUDIV_OSC4_PLL6_1L 0xFF // [Primary Oscillator Src: /4][96 MHz PLL Src: /6].
2938 #define _USBDIV_1_1L 0xDF // USB clock source comes directly from the primary oscillator block with no postscale.
2939 #define _USBDIV_2_1L 0xFF // USB clock source comes from the 96 MHz PLL divided by 2.
2941 //----------------------------- CONFIG1H Options -------------------------------
2943 #define _FOSC_XT_XT_1H 0xF0 // XT oscillator (XT).
2944 #define _FOSC_XTPLL_XT_1H 0xF2 // XT oscillator, PLL enabled (XTPLL).
2945 #define _FOSC_ECIO_EC_1H 0xF4 // EC oscillator, port function on RA6 (ECIO).
2946 #define _FOSC_EC_EC_1H 0xF5 // EC oscillator, CLKO function on RA6 (EC).
2947 #define _FOSC_ECPLLIO_EC_1H 0xF6 // EC oscillator, PLL enabled, port function on RA6 (ECPIO).
2948 #define _FOSC_ECPLL_EC_1H 0xF7 // EC oscillator, PLL enabled, CLKO function on RA6 (ECPLL).
2949 #define _FOSC_INTOSCIO_EC_1H 0xF8 // Internal oscillator, port function on RA6, EC used by USB (INTIO).
2950 #define _FOSC_INTOSC_EC_1H 0xF9 // Internal oscillator, CLKO function on RA6, EC used by USB (INTCKO).
2951 #define _FOSC_INTOSC_XT_1H 0xFA // Internal oscillator, XT used by USB (INTXT).
2952 #define _FOSC_INTOSC_HS_1H 0xFB // Internal oscillator, HS oscillator used by USB (INTHS).
2953 #define _FOSC_HS_1H 0xFC // HS oscillator (HS).
2954 #define _FOSC_HSPLL_HS_1H 0xFE // HS oscillator, PLL enabled (HSPLL).
2955 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2956 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2957 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
2958 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
2960 //----------------------------- CONFIG2L Options -------------------------------
2962 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2963 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2964 #define _BOR_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
2965 #define _BOR_SOFT_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
2966 #define _BOR_ON_ACTIVE_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
2967 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
2968 #define _BORV_46_2L 0xE7 // 4.6V.
2969 #define _BORV_43_2L 0xEF // 4.3V.
2970 #define _BORV_28_2L 0xF7 // 2.8V.
2971 #define _BORV_21_2L 0xFF // 2.1V.
2972 #define _VREGEN_OFF_2L 0xDF // USB voltage regulator disabled.
2973 #define _VREGEN_ON_2L 0xFF // USB voltage regulator enabled.
2975 //----------------------------- CONFIG2H Options -------------------------------
2977 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2978 #define _WDT_ON_2H 0xFF // WDT enabled.
2979 #define _WDTPS_1_2H 0xE1 // 1:1.
2980 #define _WDTPS_2_2H 0xE3 // 1:2.
2981 #define _WDTPS_4_2H 0xE5 // 1:4.
2982 #define _WDTPS_8_2H 0xE7 // 1:8.
2983 #define _WDTPS_16_2H 0xE9 // 1:16.
2984 #define _WDTPS_32_2H 0xEB // 1:32.
2985 #define _WDTPS_64_2H 0xED // 1:64.
2986 #define _WDTPS_128_2H 0xEF // 1:128.
2987 #define _WDTPS_256_2H 0xF1 // 1:256.
2988 #define _WDTPS_512_2H 0xF3 // 1:512.
2989 #define _WDTPS_1024_2H 0xF5 // 1:1024.
2990 #define _WDTPS_2048_2H 0xF7 // 1:2048.
2991 #define _WDTPS_4096_2H 0xF9 // 1:4096.
2992 #define _WDTPS_8192_2H 0xFB // 1:8192.
2993 #define _WDTPS_16384_2H 0xFD // 1:16384.
2994 #define _WDTPS_32768_2H 0xFF // 1:32768.
2996 //----------------------------- CONFIG3H Options -------------------------------
2998 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
2999 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3000 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3001 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3002 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR pin disabled.
3003 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3005 //----------------------------- CONFIG4L Options -------------------------------
3007 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3008 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3009 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3010 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3011 #define _BBSIZ_BB1K_4L 0xF7 // 1KW Boot block size.
3012 #define _BBSIZ_BB2K_4L 0xFF // 2KW Boot block size.
3013 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3014 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3015 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3016 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3018 //----------------------------- CONFIG5L Options -------------------------------
3020 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) or (001000-001FFFh) is code-protected.
3021 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) or (001000-001FFFh) is not code-protected.
3022 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) is code-protected.
3023 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) is not code-protected.
3025 //----------------------------- CONFIG5H Options -------------------------------
3027 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) or (000000-000FFFh) is code-protected.
3028 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) or (000000-000FFFh) is not code-protected.
3030 //----------------------------- CONFIG6L Options -------------------------------
3032 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) or (001000-001FFFh) is write-protected.
3033 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) or (001000-001FFFh) is not write-protected.
3034 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) is write-protected.
3035 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) is not write-protected.
3037 //----------------------------- CONFIG6H Options -------------------------------
3039 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
3040 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
3041 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) or (000000-000FFFh) is write-protected.
3042 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) or (000000-000FFFh) is not write-protected.
3044 //----------------------------- CONFIG7L Options -------------------------------
3046 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) or (001000-001FFFh) is protected from table reads executed in other blocks.
3047 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) or (001000-001FFFh) is not protected from table reads executed in other blocks.
3048 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) is protected from table reads executed in other blocks.
3049 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) is not protected from table reads executed in other blocks.
3051 //----------------------------- CONFIG7H Options -------------------------------
3053 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) or (000000-000FFFh) is protected from table reads executed in other blocks.
3054 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) or (000000-000FFFh) is not protected from table reads executed in other blocks.
3056 //==============================================================================
3058 #define __DEVID1 0x3FFFFE
3059 #define __DEVID2 0x3FFFFF
3061 #define __IDLOC0 0x200000
3062 #define __IDLOC1 0x200001
3063 #define __IDLOC2 0x200002
3064 #define __IDLOC3 0x200003
3065 #define __IDLOC4 0x200004
3066 #define __IDLOC5 0x200005
3067 #define __IDLOC6 0x200006
3068 #define __IDLOC7 0x200007
3070 #endif // #ifndef __PIC18LF2450_H__