2 * This declarations of the PIC18LF248 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:58 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF248_H__
26 #define __PIC18LF248_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F00) __sfr RXF0SIDH
;
54 extern __at(0x0F00) volatile __RXF0SIDHbits_t RXF0SIDHbits
;
56 #define _RXF0SIDH_SID3 0x01
57 #define _RXF0SIDH_SID4 0x02
58 #define _RXF0SIDH_SID5 0x04
59 #define _RXF0SIDH_SID6 0x08
60 #define _RXF0SIDH_SID7 0x10
61 #define _RXF0SIDH_SID8 0x20
62 #define _RXF0SIDH_SID9 0x40
63 #define _RXF0SIDH_SID10 0x80
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F01) __sfr RXF0SIDL
;
94 extern __at(0x0F01) volatile __RXF0SIDLbits_t RXF0SIDLbits
;
96 #define _RXF0SIDL_EID16 0x01
97 #define _RXF0SIDL_EID17 0x02
98 #define _RXF0SIDL_EXIDEN 0x08
99 #define _RXF0SIDL_SID0 0x20
100 #define _RXF0SIDL_SID1 0x40
101 #define _RXF0SIDL_SID2 0x80
103 //==============================================================================
106 //==============================================================================
109 extern __at(0x0F02) __sfr RXF0EIDH
;
123 extern __at(0x0F02) volatile __RXF0EIDHbits_t RXF0EIDHbits
;
125 #define _RXF0EIDH_EID8 0x01
126 #define _RXF0EIDH_EID9 0x02
127 #define _RXF0EIDH_EID10 0x04
128 #define _RXF0EIDH_EID11 0x08
129 #define _RXF0EIDH_EID12 0x10
130 #define _RXF0EIDH_EID13 0x20
131 #define _RXF0EIDH_EID14 0x40
132 #define _RXF0EIDH_EID15 0x80
134 //==============================================================================
137 //==============================================================================
140 extern __at(0x0F03) __sfr RXF0EIDL
;
154 extern __at(0x0F03) volatile __RXF0EIDLbits_t RXF0EIDLbits
;
156 #define _RXF0EIDL_EID0 0x01
157 #define _RXF0EIDL_EID1 0x02
158 #define _RXF0EIDL_EID2 0x04
159 #define _RXF0EIDL_EID3 0x08
160 #define _RXF0EIDL_EID4 0x10
161 #define _RXF0EIDL_EID5 0x20
162 #define _RXF0EIDL_EID6 0x40
163 #define _RXF0EIDL_EID7 0x80
165 //==============================================================================
168 //==============================================================================
171 extern __at(0x0F04) __sfr RXF1SIDH
;
185 extern __at(0x0F04) volatile __RXF1SIDHbits_t RXF1SIDHbits
;
187 #define _RXF1SIDH_SID3 0x01
188 #define _RXF1SIDH_SID4 0x02
189 #define _RXF1SIDH_SID5 0x04
190 #define _RXF1SIDH_SID6 0x08
191 #define _RXF1SIDH_SID7 0x10
192 #define _RXF1SIDH_SID8 0x20
193 #define _RXF1SIDH_SID9 0x40
194 #define _RXF1SIDH_SID10 0x80
196 //==============================================================================
199 //==============================================================================
202 extern __at(0x0F05) __sfr RXF1SIDL
;
225 extern __at(0x0F05) volatile __RXF1SIDLbits_t RXF1SIDLbits
;
227 #define _RXF1SIDL_EID16 0x01
228 #define _RXF1SIDL_EID17 0x02
229 #define _RXF1SIDL_EXIDEN 0x08
230 #define _RXF1SIDL_SID0 0x20
231 #define _RXF1SIDL_SID1 0x40
232 #define _RXF1SIDL_SID2 0x80
234 //==============================================================================
237 //==============================================================================
240 extern __at(0x0F06) __sfr RXF1EIDH
;
254 extern __at(0x0F06) volatile __RXF1EIDHbits_t RXF1EIDHbits
;
256 #define _RXF1EIDH_EID8 0x01
257 #define _RXF1EIDH_EID9 0x02
258 #define _RXF1EIDH_EID10 0x04
259 #define _RXF1EIDH_EID11 0x08
260 #define _RXF1EIDH_EID12 0x10
261 #define _RXF1EIDH_EID13 0x20
262 #define _RXF1EIDH_EID14 0x40
263 #define _RXF1EIDH_EID15 0x80
265 //==============================================================================
268 //==============================================================================
271 extern __at(0x0F07) __sfr RXF1EIDL
;
285 extern __at(0x0F07) volatile __RXF1EIDLbits_t RXF1EIDLbits
;
287 #define _RXF1EIDL_EID0 0x01
288 #define _RXF1EIDL_EID1 0x02
289 #define _RXF1EIDL_EID2 0x04
290 #define _RXF1EIDL_EID3 0x08
291 #define _RXF1EIDL_EID4 0x10
292 #define _RXF1EIDL_EID5 0x20
293 #define _RXF1EIDL_EID6 0x40
294 #define _RXF1EIDL_EID7 0x80
296 //==============================================================================
299 //==============================================================================
302 extern __at(0x0F08) __sfr RXF2SIDH
;
316 extern __at(0x0F08) volatile __RXF2SIDHbits_t RXF2SIDHbits
;
318 #define _RXF2SIDH_SID3 0x01
319 #define _RXF2SIDH_SID4 0x02
320 #define _RXF2SIDH_SID5 0x04
321 #define _RXF2SIDH_SID6 0x08
322 #define _RXF2SIDH_SID7 0x10
323 #define _RXF2SIDH_SID8 0x20
324 #define _RXF2SIDH_SID9 0x40
325 #define _RXF2SIDH_SID10 0x80
327 //==============================================================================
330 //==============================================================================
333 extern __at(0x0F09) __sfr RXF2SIDL
;
356 extern __at(0x0F09) volatile __RXF2SIDLbits_t RXF2SIDLbits
;
358 #define _RXF2SIDL_EID16 0x01
359 #define _RXF2SIDL_EID17 0x02
360 #define _RXF2SIDL_EXIDEN 0x08
361 #define _RXF2SIDL_SID0 0x20
362 #define _RXF2SIDL_SID1 0x40
363 #define _RXF2SIDL_SID2 0x80
365 //==============================================================================
368 //==============================================================================
371 extern __at(0x0F0A) __sfr RXF2EIDH
;
385 extern __at(0x0F0A) volatile __RXF2EIDHbits_t RXF2EIDHbits
;
387 #define _RXF2EIDH_EID8 0x01
388 #define _RXF2EIDH_EID9 0x02
389 #define _RXF2EIDH_EID10 0x04
390 #define _RXF2EIDH_EID11 0x08
391 #define _RXF2EIDH_EID12 0x10
392 #define _RXF2EIDH_EID13 0x20
393 #define _RXF2EIDH_EID14 0x40
394 #define _RXF2EIDH_EID15 0x80
396 //==============================================================================
399 //==============================================================================
402 extern __at(0x0F0B) __sfr RXF2EIDL
;
416 extern __at(0x0F0B) volatile __RXF2EIDLbits_t RXF2EIDLbits
;
418 #define _RXF2EIDL_EID0 0x01
419 #define _RXF2EIDL_EID1 0x02
420 #define _RXF2EIDL_EID2 0x04
421 #define _RXF2EIDL_EID3 0x08
422 #define _RXF2EIDL_EID4 0x10
423 #define _RXF2EIDL_EID5 0x20
424 #define _RXF2EIDL_EID6 0x40
425 #define _RXF2EIDL_EID7 0x80
427 //==============================================================================
430 //==============================================================================
433 extern __at(0x0F0C) __sfr RXF3SIDH
;
447 extern __at(0x0F0C) volatile __RXF3SIDHbits_t RXF3SIDHbits
;
449 #define _RXF3SIDH_SID3 0x01
450 #define _RXF3SIDH_SID4 0x02
451 #define _RXF3SIDH_SID5 0x04
452 #define _RXF3SIDH_SID6 0x08
453 #define _RXF3SIDH_SID7 0x10
454 #define _RXF3SIDH_SID8 0x20
455 #define _RXF3SIDH_SID9 0x40
456 #define _RXF3SIDH_SID10 0x80
458 //==============================================================================
461 //==============================================================================
464 extern __at(0x0F0D) __sfr RXF3SIDL
;
487 extern __at(0x0F0D) volatile __RXF3SIDLbits_t RXF3SIDLbits
;
489 #define _RXF3SIDL_EID16 0x01
490 #define _RXF3SIDL_EID17 0x02
491 #define _RXF3SIDL_EXIDEN 0x08
492 #define _RXF3SIDL_SID0 0x20
493 #define _RXF3SIDL_SID1 0x40
494 #define _RXF3SIDL_SID2 0x80
496 //==============================================================================
499 //==============================================================================
502 extern __at(0x0F0E) __sfr RXF3EIDH
;
516 extern __at(0x0F0E) volatile __RXF3EIDHbits_t RXF3EIDHbits
;
518 #define _RXF3EIDH_EID8 0x01
519 #define _RXF3EIDH_EID9 0x02
520 #define _RXF3EIDH_EID10 0x04
521 #define _RXF3EIDH_EID11 0x08
522 #define _RXF3EIDH_EID12 0x10
523 #define _RXF3EIDH_EID13 0x20
524 #define _RXF3EIDH_EID14 0x40
525 #define _RXF3EIDH_EID15 0x80
527 //==============================================================================
530 //==============================================================================
533 extern __at(0x0F0F) __sfr RXF3EIDL
;
547 extern __at(0x0F0F) volatile __RXF3EIDLbits_t RXF3EIDLbits
;
549 #define _RXF3EIDL_EID0 0x01
550 #define _RXF3EIDL_EID1 0x02
551 #define _RXF3EIDL_EID2 0x04
552 #define _RXF3EIDL_EID3 0x08
553 #define _RXF3EIDL_EID4 0x10
554 #define _RXF3EIDL_EID5 0x20
555 #define _RXF3EIDL_EID6 0x40
556 #define _RXF3EIDL_EID7 0x80
558 //==============================================================================
561 //==============================================================================
564 extern __at(0x0F10) __sfr RXF4SIDH
;
578 extern __at(0x0F10) volatile __RXF4SIDHbits_t RXF4SIDHbits
;
580 #define _RXF4SIDH_SID3 0x01
581 #define _RXF4SIDH_SID4 0x02
582 #define _RXF4SIDH_SID5 0x04
583 #define _RXF4SIDH_SID6 0x08
584 #define _RXF4SIDH_SID7 0x10
585 #define _RXF4SIDH_SID8 0x20
586 #define _RXF4SIDH_SID9 0x40
587 #define _RXF4SIDH_SID10 0x80
589 //==============================================================================
592 //==============================================================================
595 extern __at(0x0F11) __sfr RXF4SIDL
;
618 extern __at(0x0F11) volatile __RXF4SIDLbits_t RXF4SIDLbits
;
620 #define _RXF4SIDL_EID16 0x01
621 #define _RXF4SIDL_EID17 0x02
622 #define _RXF4SIDL_EXIDEN 0x08
623 #define _RXF4SIDL_SID0 0x20
624 #define _RXF4SIDL_SID1 0x40
625 #define _RXF4SIDL_SID2 0x80
627 //==============================================================================
630 //==============================================================================
633 extern __at(0x0F12) __sfr RXF4EIDH
;
647 extern __at(0x0F12) volatile __RXF4EIDHbits_t RXF4EIDHbits
;
649 #define _RXF4EIDH_EID8 0x01
650 #define _RXF4EIDH_EID9 0x02
651 #define _RXF4EIDH_EID10 0x04
652 #define _RXF4EIDH_EID11 0x08
653 #define _RXF4EIDH_EID12 0x10
654 #define _RXF4EIDH_EID13 0x20
655 #define _RXF4EIDH_EID14 0x40
656 #define _RXF4EIDH_EID15 0x80
658 //==============================================================================
661 //==============================================================================
664 extern __at(0x0F13) __sfr RXF4EIDL
;
678 extern __at(0x0F13) volatile __RXF4EIDLbits_t RXF4EIDLbits
;
680 #define _RXF4EIDL_EID0 0x01
681 #define _RXF4EIDL_EID1 0x02
682 #define _RXF4EIDL_EID2 0x04
683 #define _RXF4EIDL_EID3 0x08
684 #define _RXF4EIDL_EID4 0x10
685 #define _RXF4EIDL_EID5 0x20
686 #define _RXF4EIDL_EID6 0x40
687 #define _RXF4EIDL_EID7 0x80
689 //==============================================================================
692 //==============================================================================
695 extern __at(0x0F14) __sfr RXF5SIDH
;
709 extern __at(0x0F14) volatile __RXF5SIDHbits_t RXF5SIDHbits
;
711 #define _RXF5SIDH_SID3 0x01
712 #define _RXF5SIDH_SID4 0x02
713 #define _RXF5SIDH_SID5 0x04
714 #define _RXF5SIDH_SID6 0x08
715 #define _RXF5SIDH_SID7 0x10
716 #define _RXF5SIDH_SID8 0x20
717 #define _RXF5SIDH_SID9 0x40
718 #define _RXF5SIDH_SID10 0x80
720 //==============================================================================
723 //==============================================================================
726 extern __at(0x0F15) __sfr RXF5SIDL
;
749 extern __at(0x0F15) volatile __RXF5SIDLbits_t RXF5SIDLbits
;
751 #define _RXF5SIDL_EID16 0x01
752 #define _RXF5SIDL_EID17 0x02
753 #define _RXF5SIDL_EXIDEN 0x08
754 #define _RXF5SIDL_SID0 0x20
755 #define _RXF5SIDL_SID1 0x40
756 #define _RXF5SIDL_SID2 0x80
758 //==============================================================================
761 //==============================================================================
764 extern __at(0x0F16) __sfr RXF5EIDH
;
778 extern __at(0x0F16) volatile __RXF5EIDHbits_t RXF5EIDHbits
;
780 #define _RXF5EIDH_EID8 0x01
781 #define _RXF5EIDH_EID9 0x02
782 #define _RXF5EIDH_EID10 0x04
783 #define _RXF5EIDH_EID11 0x08
784 #define _RXF5EIDH_EID12 0x10
785 #define _RXF5EIDH_EID13 0x20
786 #define _RXF5EIDH_EID14 0x40
787 #define _RXF5EIDH_EID15 0x80
789 //==============================================================================
792 //==============================================================================
795 extern __at(0x0F17) __sfr RXF5EIDL
;
809 extern __at(0x0F17) volatile __RXF5EIDLbits_t RXF5EIDLbits
;
811 #define _RXF5EIDL_EID0 0x01
812 #define _RXF5EIDL_EID1 0x02
813 #define _RXF5EIDL_EID2 0x04
814 #define _RXF5EIDL_EID3 0x08
815 #define _RXF5EIDL_EID4 0x10
816 #define _RXF5EIDL_EID5 0x20
817 #define _RXF5EIDL_EID6 0x40
818 #define _RXF5EIDL_EID7 0x80
820 //==============================================================================
823 //==============================================================================
826 extern __at(0x0F18) __sfr RXM0SIDH
;
840 extern __at(0x0F18) volatile __RXM0SIDHbits_t RXM0SIDHbits
;
842 #define _RXM0SIDH_SID3 0x01
843 #define _RXM0SIDH_SID4 0x02
844 #define _RXM0SIDH_SID5 0x04
845 #define _RXM0SIDH_SID6 0x08
846 #define _RXM0SIDH_SID7 0x10
847 #define _RXM0SIDH_SID8 0x20
848 #define _RXM0SIDH_SID9 0x40
849 #define _RXM0SIDH_SID10 0x80
851 //==============================================================================
854 //==============================================================================
857 extern __at(0x0F19) __sfr RXM0SIDL
;
880 extern __at(0x0F19) volatile __RXM0SIDLbits_t RXM0SIDLbits
;
882 #define _RXM0SIDL_EID16 0x01
883 #define _RXM0SIDL_EID17 0x02
884 #define _RXM0SIDL_SID0 0x20
885 #define _RXM0SIDL_SID1 0x40
886 #define _RXM0SIDL_SID2 0x80
888 //==============================================================================
891 //==============================================================================
894 extern __at(0x0F1A) __sfr RXM0EIDH
;
908 extern __at(0x0F1A) volatile __RXM0EIDHbits_t RXM0EIDHbits
;
910 #define _RXM0EIDH_EID8 0x01
911 #define _RXM0EIDH_EID9 0x02
912 #define _RXM0EIDH_EID10 0x04
913 #define _RXM0EIDH_EID11 0x08
914 #define _RXM0EIDH_EID12 0x10
915 #define _RXM0EIDH_EID13 0x20
916 #define _RXM0EIDH_EID14 0x40
917 #define _RXM0EIDH_EID15 0x80
919 //==============================================================================
922 //==============================================================================
925 extern __at(0x0F1B) __sfr RXM0EIDL
;
939 extern __at(0x0F1B) volatile __RXM0EIDLbits_t RXM0EIDLbits
;
941 #define _RXM0EIDL_EID0 0x01
942 #define _RXM0EIDL_EID1 0x02
943 #define _RXM0EIDL_EID2 0x04
944 #define _RXM0EIDL_EID3 0x08
945 #define _RXM0EIDL_EID4 0x10
946 #define _RXM0EIDL_EID5 0x20
947 #define _RXM0EIDL_EID6 0x40
948 #define _RXM0EIDL_EID7 0x80
950 //==============================================================================
953 //==============================================================================
956 extern __at(0x0F1C) __sfr RXM1SIDH
;
970 extern __at(0x0F1C) volatile __RXM1SIDHbits_t RXM1SIDHbits
;
972 #define _RXM1SIDH_SID3 0x01
973 #define _RXM1SIDH_SID4 0x02
974 #define _RXM1SIDH_SID5 0x04
975 #define _RXM1SIDH_SID6 0x08
976 #define _RXM1SIDH_SID7 0x10
977 #define _RXM1SIDH_SID8 0x20
978 #define _RXM1SIDH_SID9 0x40
979 #define _RXM1SIDH_SID10 0x80
981 //==============================================================================
984 //==============================================================================
987 extern __at(0x0F1D) __sfr RXM1SIDL
;
1010 extern __at(0x0F1D) volatile __RXM1SIDLbits_t RXM1SIDLbits
;
1012 #define _RXM1SIDL_EID16 0x01
1013 #define _RXM1SIDL_EID17 0x02
1014 #define _RXM1SIDL_SID0 0x20
1015 #define _RXM1SIDL_SID1 0x40
1016 #define _RXM1SIDL_SID2 0x80
1018 //==============================================================================
1021 //==============================================================================
1024 extern __at(0x0F1E) __sfr RXM1EIDH
;
1038 extern __at(0x0F1E) volatile __RXM1EIDHbits_t RXM1EIDHbits
;
1040 #define _RXM1EIDH_EID8 0x01
1041 #define _RXM1EIDH_EID9 0x02
1042 #define _RXM1EIDH_EID10 0x04
1043 #define _RXM1EIDH_EID11 0x08
1044 #define _RXM1EIDH_EID12 0x10
1045 #define _RXM1EIDH_EID13 0x20
1046 #define _RXM1EIDH_EID14 0x40
1047 #define _RXM1EIDH_EID15 0x80
1049 //==============================================================================
1052 //==============================================================================
1055 extern __at(0x0F1F) __sfr RXM1EIDL
;
1069 extern __at(0x0F1F) volatile __RXM1EIDLbits_t RXM1EIDLbits
;
1071 #define _RXM1EIDL_EID0 0x01
1072 #define _RXM1EIDL_EID1 0x02
1073 #define _RXM1EIDL_EID2 0x04
1074 #define _RXM1EIDL_EID3 0x08
1075 #define _RXM1EIDL_EID4 0x10
1076 #define _RXM1EIDL_EID5 0x20
1077 #define _RXM1EIDL_EID6 0x40
1078 #define _RXM1EIDL_EID7 0x80
1080 //==============================================================================
1083 //==============================================================================
1086 extern __at(0x0F20) __sfr TXB2CON
;
1092 unsigned TXPRI0
: 1;
1093 unsigned TXPRI1
: 1;
1097 unsigned TXLARB
: 1;
1109 extern __at(0x0F20) volatile __TXB2CONbits_t TXB2CONbits
;
1111 #define _TXB2CON_TXPRI0 0x01
1112 #define _TXB2CON_TXPRI1 0x02
1113 #define _TXB2CON_TXREQ 0x08
1114 #define _TXB2CON_TXERR 0x10
1115 #define _TXB2CON_TXLARB 0x20
1116 #define _TXB2CON_TXABT 0x40
1118 //==============================================================================
1121 //==============================================================================
1124 extern __at(0x0F21) __sfr TXB2SIDH
;
1138 extern __at(0x0F21) volatile __TXB2SIDHbits_t TXB2SIDHbits
;
1140 #define _TXB2SIDH_SID3 0x01
1141 #define _TXB2SIDH_SID4 0x02
1142 #define _TXB2SIDH_SID5 0x04
1143 #define _TXB2SIDH_SID6 0x08
1144 #define _TXB2SIDH_SID7 0x10
1145 #define _TXB2SIDH_SID8 0x20
1146 #define _TXB2SIDH_SID9 0x40
1147 #define _TXB2SIDH_SID10 0x80
1149 //==============================================================================
1152 //==============================================================================
1155 extern __at(0x0F22) __sfr TXB2SIDL
;
1178 extern __at(0x0F22) volatile __TXB2SIDLbits_t TXB2SIDLbits
;
1180 #define _TXB2SIDL_EID16 0x01
1181 #define _TXB2SIDL_EID17 0x02
1182 #define _TXB2SIDL_EXIDE 0x08
1183 #define _TXB2SIDL_SID0 0x20
1184 #define _TXB2SIDL_SID1 0x40
1185 #define _TXB2SIDL_SID2 0x80
1187 //==============================================================================
1190 //==============================================================================
1193 extern __at(0x0F23) __sfr TXB2EIDH
;
1207 extern __at(0x0F23) volatile __TXB2EIDHbits_t TXB2EIDHbits
;
1209 #define _TXB2EIDH_EID8 0x01
1210 #define _TXB2EIDH_EID9 0x02
1211 #define _TXB2EIDH_EID10 0x04
1212 #define _TXB2EIDH_EID11 0x08
1213 #define _TXB2EIDH_EID12 0x10
1214 #define _TXB2EIDH_EID13 0x20
1215 #define _TXB2EIDH_EID14 0x40
1216 #define _TXB2EIDH_EID15 0x80
1218 //==============================================================================
1221 //==============================================================================
1224 extern __at(0x0F24) __sfr TXB2EIDL
;
1238 extern __at(0x0F24) volatile __TXB2EIDLbits_t TXB2EIDLbits
;
1240 #define _TXB2EIDL_EID0 0x01
1241 #define _TXB2EIDL_EID1 0x02
1242 #define _TXB2EIDL_EID2 0x04
1243 #define _TXB2EIDL_EID3 0x08
1244 #define _TXB2EIDL_EID4 0x10
1245 #define _TXB2EIDL_EID5 0x20
1246 #define _TXB2EIDL_EID6 0x40
1247 #define _TXB2EIDL_EID7 0x80
1249 //==============================================================================
1252 //==============================================================================
1255 extern __at(0x0F25) __sfr TXB2DLC
;
1278 extern __at(0x0F25) volatile __TXB2DLCbits_t TXB2DLCbits
;
1280 #define _TXB2DLC_DLC0 0x01
1281 #define _TXB2DLC_DLC1 0x02
1282 #define _TXB2DLC_DLC2 0x04
1283 #define _TXB2DLC_DLC3 0x08
1284 #define _TXB2DLC_TXRTR 0x40
1286 //==============================================================================
1289 //==============================================================================
1292 extern __at(0x0F26) __sfr TXB2D0
;
1296 unsigned TXB2D00
: 1;
1297 unsigned TXB2D01
: 1;
1298 unsigned TXB2D02
: 1;
1299 unsigned TXB2D03
: 1;
1300 unsigned TXB2D04
: 1;
1301 unsigned TXB2D05
: 1;
1302 unsigned TXB2D06
: 1;
1303 unsigned TXB2D07
: 1;
1306 extern __at(0x0F26) volatile __TXB2D0bits_t TXB2D0bits
;
1308 #define _TXB2D00 0x01
1309 #define _TXB2D01 0x02
1310 #define _TXB2D02 0x04
1311 #define _TXB2D03 0x08
1312 #define _TXB2D04 0x10
1313 #define _TXB2D05 0x20
1314 #define _TXB2D06 0x40
1315 #define _TXB2D07 0x80
1317 //==============================================================================
1320 //==============================================================================
1323 extern __at(0x0F27) __sfr TXB2D1
;
1327 unsigned TXB2D10
: 1;
1328 unsigned TXB2D11
: 1;
1329 unsigned TXB2D12
: 1;
1330 unsigned TXB2D13
: 1;
1331 unsigned TXB2D14
: 1;
1332 unsigned TXB2D15
: 1;
1333 unsigned TXB2D16
: 1;
1334 unsigned TXB2D17
: 1;
1337 extern __at(0x0F27) volatile __TXB2D1bits_t TXB2D1bits
;
1339 #define _TXB2D10 0x01
1340 #define _TXB2D11 0x02
1341 #define _TXB2D12 0x04
1342 #define _TXB2D13 0x08
1343 #define _TXB2D14 0x10
1344 #define _TXB2D15 0x20
1345 #define _TXB2D16 0x40
1346 #define _TXB2D17 0x80
1348 //==============================================================================
1351 //==============================================================================
1354 extern __at(0x0F28) __sfr TXB2D2
;
1358 unsigned TXB2D20
: 1;
1359 unsigned TXB2D21
: 1;
1360 unsigned TXB2D22
: 1;
1361 unsigned TXB2D23
: 1;
1362 unsigned TXB2D24
: 1;
1363 unsigned TXB2D25
: 1;
1364 unsigned TXB2D26
: 1;
1365 unsigned TXB2D27
: 1;
1368 extern __at(0x0F28) volatile __TXB2D2bits_t TXB2D2bits
;
1370 #define _TXB2D20 0x01
1371 #define _TXB2D21 0x02
1372 #define _TXB2D22 0x04
1373 #define _TXB2D23 0x08
1374 #define _TXB2D24 0x10
1375 #define _TXB2D25 0x20
1376 #define _TXB2D26 0x40
1377 #define _TXB2D27 0x80
1379 //==============================================================================
1382 //==============================================================================
1385 extern __at(0x0F29) __sfr TXB2D3
;
1389 unsigned TXB2D30
: 1;
1390 unsigned TXB2D31
: 1;
1391 unsigned TXB2D32
: 1;
1392 unsigned TXB2D33
: 1;
1393 unsigned TXB2D34
: 1;
1394 unsigned TXB2D35
: 1;
1395 unsigned TXB2D36
: 1;
1396 unsigned TXB2D37
: 1;
1399 extern __at(0x0F29) volatile __TXB2D3bits_t TXB2D3bits
;
1401 #define _TXB2D30 0x01
1402 #define _TXB2D31 0x02
1403 #define _TXB2D32 0x04
1404 #define _TXB2D33 0x08
1405 #define _TXB2D34 0x10
1406 #define _TXB2D35 0x20
1407 #define _TXB2D36 0x40
1408 #define _TXB2D37 0x80
1410 //==============================================================================
1413 //==============================================================================
1416 extern __at(0x0F2A) __sfr TXB2D4
;
1420 unsigned TXB2D40
: 1;
1421 unsigned TXB2D41
: 1;
1422 unsigned TXB2D42
: 1;
1423 unsigned TXB2D43
: 1;
1424 unsigned TXB2D44
: 1;
1425 unsigned TXB2D45
: 1;
1426 unsigned TXB2D46
: 1;
1427 unsigned TXB2D47
: 1;
1430 extern __at(0x0F2A) volatile __TXB2D4bits_t TXB2D4bits
;
1432 #define _TXB2D40 0x01
1433 #define _TXB2D41 0x02
1434 #define _TXB2D42 0x04
1435 #define _TXB2D43 0x08
1436 #define _TXB2D44 0x10
1437 #define _TXB2D45 0x20
1438 #define _TXB2D46 0x40
1439 #define _TXB2D47 0x80
1441 //==============================================================================
1444 //==============================================================================
1447 extern __at(0x0F2B) __sfr TXB2D5
;
1451 unsigned TXB2D50
: 1;
1452 unsigned TXB2D51
: 1;
1453 unsigned TXB2D52
: 1;
1454 unsigned TXB2D53
: 1;
1455 unsigned TXB2D54
: 1;
1456 unsigned TXB2D55
: 1;
1457 unsigned TXB2D56
: 1;
1458 unsigned TXB2D57
: 1;
1461 extern __at(0x0F2B) volatile __TXB2D5bits_t TXB2D5bits
;
1463 #define _TXB2D50 0x01
1464 #define _TXB2D51 0x02
1465 #define _TXB2D52 0x04
1466 #define _TXB2D53 0x08
1467 #define _TXB2D54 0x10
1468 #define _TXB2D55 0x20
1469 #define _TXB2D56 0x40
1470 #define _TXB2D57 0x80
1472 //==============================================================================
1475 //==============================================================================
1478 extern __at(0x0F2C) __sfr TXB2D6
;
1482 unsigned TXB2D60
: 1;
1483 unsigned TXB2D61
: 1;
1484 unsigned TXB2D62
: 1;
1485 unsigned TXB2D63
: 1;
1486 unsigned TXB2D64
: 1;
1487 unsigned TXB2D65
: 1;
1488 unsigned TXB2D66
: 1;
1489 unsigned TXB2D67
: 1;
1492 extern __at(0x0F2C) volatile __TXB2D6bits_t TXB2D6bits
;
1494 #define _TXB2D60 0x01
1495 #define _TXB2D61 0x02
1496 #define _TXB2D62 0x04
1497 #define _TXB2D63 0x08
1498 #define _TXB2D64 0x10
1499 #define _TXB2D65 0x20
1500 #define _TXB2D66 0x40
1501 #define _TXB2D67 0x80
1503 //==============================================================================
1506 //==============================================================================
1509 extern __at(0x0F2D) __sfr TXB2D7
;
1513 unsigned TXB2D70
: 1;
1514 unsigned TXB2D71
: 1;
1515 unsigned TXB2D72
: 1;
1516 unsigned TXB2D73
: 1;
1517 unsigned TXB2D74
: 1;
1518 unsigned TXB2D75
: 1;
1519 unsigned TXB2D76
: 1;
1520 unsigned TXB2D77
: 1;
1523 extern __at(0x0F2D) volatile __TXB2D7bits_t TXB2D7bits
;
1525 #define _TXB2D70 0x01
1526 #define _TXB2D71 0x02
1527 #define _TXB2D72 0x04
1528 #define _TXB2D73 0x08
1529 #define _TXB2D74 0x10
1530 #define _TXB2D75 0x20
1531 #define _TXB2D76 0x40
1532 #define _TXB2D77 0x80
1534 //==============================================================================
1537 //==============================================================================
1540 extern __at(0x0F2E) __sfr CANSTATRO4
;
1547 unsigned ICODE0
: 1;
1548 unsigned ICODE1
: 1;
1549 unsigned ICODE2
: 1;
1551 unsigned OPMODE0
: 1;
1552 unsigned OPMODE1
: 1;
1553 unsigned OPMODE2
: 1;
1566 unsigned OPMODE
: 3;
1568 } __CANSTATRO4bits_t
;
1570 extern __at(0x0F2E) volatile __CANSTATRO4bits_t CANSTATRO4bits
;
1572 #define _CANSTATRO4_ICODE0 0x02
1573 #define _CANSTATRO4_ICODE1 0x04
1574 #define _CANSTATRO4_ICODE2 0x08
1575 #define _CANSTATRO4_OPMODE0 0x20
1576 #define _CANSTATRO4_OPMODE1 0x40
1577 #define _CANSTATRO4_OPMODE2 0x80
1579 //==============================================================================
1582 //==============================================================================
1585 extern __at(0x0F30) __sfr TXB1CON
;
1591 unsigned TXPRI0
: 1;
1592 unsigned TXPRI1
: 1;
1596 unsigned TXLARB
: 1;
1608 extern __at(0x0F30) volatile __TXB1CONbits_t TXB1CONbits
;
1610 #define _TXB1CON_TXPRI0 0x01
1611 #define _TXB1CON_TXPRI1 0x02
1612 #define _TXB1CON_TXREQ 0x08
1613 #define _TXB1CON_TXERR 0x10
1614 #define _TXB1CON_TXLARB 0x20
1615 #define _TXB1CON_TXABT 0x40
1617 //==============================================================================
1620 //==============================================================================
1623 extern __at(0x0F31) __sfr TXB1SIDH
;
1637 extern __at(0x0F31) volatile __TXB1SIDHbits_t TXB1SIDHbits
;
1639 #define _TXB1SIDH_SID3 0x01
1640 #define _TXB1SIDH_SID4 0x02
1641 #define _TXB1SIDH_SID5 0x04
1642 #define _TXB1SIDH_SID6 0x08
1643 #define _TXB1SIDH_SID7 0x10
1644 #define _TXB1SIDH_SID8 0x20
1645 #define _TXB1SIDH_SID9 0x40
1646 #define _TXB1SIDH_SID10 0x80
1648 //==============================================================================
1651 //==============================================================================
1654 extern __at(0x0F32) __sfr TXB1SIDL
;
1677 extern __at(0x0F32) volatile __TXB1SIDLbits_t TXB1SIDLbits
;
1679 #define _TXB1SIDL_EID16 0x01
1680 #define _TXB1SIDL_EID17 0x02
1681 #define _TXB1SIDL_EXIDE 0x08
1682 #define _TXB1SIDL_SID0 0x20
1683 #define _TXB1SIDL_SID1 0x40
1684 #define _TXB1SIDL_SID2 0x80
1686 //==============================================================================
1689 //==============================================================================
1692 extern __at(0x0F33) __sfr TXB1EIDH
;
1706 extern __at(0x0F33) volatile __TXB1EIDHbits_t TXB1EIDHbits
;
1708 #define _TXB1EIDH_EID8 0x01
1709 #define _TXB1EIDH_EID9 0x02
1710 #define _TXB1EIDH_EID10 0x04
1711 #define _TXB1EIDH_EID11 0x08
1712 #define _TXB1EIDH_EID12 0x10
1713 #define _TXB1EIDH_EID13 0x20
1714 #define _TXB1EIDH_EID14 0x40
1715 #define _TXB1EIDH_EID15 0x80
1717 //==============================================================================
1720 //==============================================================================
1723 extern __at(0x0F34) __sfr TXB1EIDL
;
1737 extern __at(0x0F34) volatile __TXB1EIDLbits_t TXB1EIDLbits
;
1739 #define _TXB1EIDL_EID0 0x01
1740 #define _TXB1EIDL_EID1 0x02
1741 #define _TXB1EIDL_EID2 0x04
1742 #define _TXB1EIDL_EID3 0x08
1743 #define _TXB1EIDL_EID4 0x10
1744 #define _TXB1EIDL_EID5 0x20
1745 #define _TXB1EIDL_EID6 0x40
1746 #define _TXB1EIDL_EID7 0x80
1748 //==============================================================================
1751 //==============================================================================
1754 extern __at(0x0F35) __sfr TXB1DLC
;
1777 extern __at(0x0F35) volatile __TXB1DLCbits_t TXB1DLCbits
;
1779 #define _TXB1DLC_DLC0 0x01
1780 #define _TXB1DLC_DLC1 0x02
1781 #define _TXB1DLC_DLC2 0x04
1782 #define _TXB1DLC_DLC3 0x08
1783 #define _TXB1DLC_TXRTR 0x40
1785 //==============================================================================
1788 //==============================================================================
1791 extern __at(0x0F36) __sfr TXB1D0
;
1795 unsigned TXB1D00
: 1;
1796 unsigned TXB1D01
: 1;
1797 unsigned TXB1D02
: 1;
1798 unsigned TXB1D03
: 1;
1799 unsigned TXB1D04
: 1;
1800 unsigned TXB1D05
: 1;
1801 unsigned TXB1D06
: 1;
1802 unsigned TXB1D07
: 1;
1805 extern __at(0x0F36) volatile __TXB1D0bits_t TXB1D0bits
;
1807 #define _TXB1D00 0x01
1808 #define _TXB1D01 0x02
1809 #define _TXB1D02 0x04
1810 #define _TXB1D03 0x08
1811 #define _TXB1D04 0x10
1812 #define _TXB1D05 0x20
1813 #define _TXB1D06 0x40
1814 #define _TXB1D07 0x80
1816 //==============================================================================
1819 //==============================================================================
1822 extern __at(0x0F37) __sfr TXB1D1
;
1826 unsigned TXB1D10
: 1;
1827 unsigned TXB1D11
: 1;
1828 unsigned TXB1D12
: 1;
1829 unsigned TXB1D13
: 1;
1830 unsigned TXB1D14
: 1;
1831 unsigned TXB1D15
: 1;
1832 unsigned TXB1D16
: 1;
1833 unsigned TXB1D17
: 1;
1836 extern __at(0x0F37) volatile __TXB1D1bits_t TXB1D1bits
;
1838 #define _TXB1D10 0x01
1839 #define _TXB1D11 0x02
1840 #define _TXB1D12 0x04
1841 #define _TXB1D13 0x08
1842 #define _TXB1D14 0x10
1843 #define _TXB1D15 0x20
1844 #define _TXB1D16 0x40
1845 #define _TXB1D17 0x80
1847 //==============================================================================
1850 //==============================================================================
1853 extern __at(0x0F38) __sfr TXB1D2
;
1859 unsigned TXB1D20
: 1;
1860 unsigned TXB1D21
: 1;
1861 unsigned TXB1D22
: 1;
1862 unsigned TXB1D23
: 1;
1863 unsigned TXB1D24
: 1;
1864 unsigned TXB1D25
: 1;
1865 unsigned TXB1D26
: 1;
1866 unsigned TXB1D27
: 1;
1874 unsigned TBB1D23
: 1;
1882 extern __at(0x0F38) volatile __TXB1D2bits_t TXB1D2bits
;
1884 #define _TXB1D20 0x01
1885 #define _TXB1D21 0x02
1886 #define _TXB1D22 0x04
1887 #define _TXB1D23 0x08
1888 #define _TBB1D23 0x08
1889 #define _TXB1D24 0x10
1890 #define _TXB1D25 0x20
1891 #define _TXB1D26 0x40
1892 #define _TXB1D27 0x80
1894 //==============================================================================
1897 //==============================================================================
1900 extern __at(0x0F39) __sfr TXB1D3
;
1904 unsigned TXB1D30
: 1;
1905 unsigned TXB1D31
: 1;
1906 unsigned TXB1D32
: 1;
1907 unsigned TXB1D33
: 1;
1908 unsigned TXB1D34
: 1;
1909 unsigned TXB1D35
: 1;
1910 unsigned TXB1D36
: 1;
1911 unsigned TXB1D37
: 1;
1914 extern __at(0x0F39) volatile __TXB1D3bits_t TXB1D3bits
;
1916 #define _TXB1D30 0x01
1917 #define _TXB1D31 0x02
1918 #define _TXB1D32 0x04
1919 #define _TXB1D33 0x08
1920 #define _TXB1D34 0x10
1921 #define _TXB1D35 0x20
1922 #define _TXB1D36 0x40
1923 #define _TXB1D37 0x80
1925 //==============================================================================
1928 //==============================================================================
1931 extern __at(0x0F3A) __sfr TXB1D4
;
1935 unsigned TXB1D40
: 1;
1936 unsigned TXB1D41
: 1;
1937 unsigned TXB1D42
: 1;
1938 unsigned TXB1D43
: 1;
1939 unsigned TXB1D44
: 1;
1940 unsigned TXB1D45
: 1;
1941 unsigned TXB1D46
: 1;
1942 unsigned TXB1D47
: 1;
1945 extern __at(0x0F3A) volatile __TXB1D4bits_t TXB1D4bits
;
1947 #define _TXB1D40 0x01
1948 #define _TXB1D41 0x02
1949 #define _TXB1D42 0x04
1950 #define _TXB1D43 0x08
1951 #define _TXB1D44 0x10
1952 #define _TXB1D45 0x20
1953 #define _TXB1D46 0x40
1954 #define _TXB1D47 0x80
1956 //==============================================================================
1959 //==============================================================================
1962 extern __at(0x0F3B) __sfr TXB1D5
;
1966 unsigned TXB1D50
: 1;
1967 unsigned TXB1D51
: 1;
1968 unsigned TXB1D52
: 1;
1969 unsigned TXB1D53
: 1;
1970 unsigned TXB1D54
: 1;
1971 unsigned TXB1D55
: 1;
1972 unsigned TXB1D56
: 1;
1973 unsigned TXB1D57
: 1;
1976 extern __at(0x0F3B) volatile __TXB1D5bits_t TXB1D5bits
;
1978 #define _TXB1D50 0x01
1979 #define _TXB1D51 0x02
1980 #define _TXB1D52 0x04
1981 #define _TXB1D53 0x08
1982 #define _TXB1D54 0x10
1983 #define _TXB1D55 0x20
1984 #define _TXB1D56 0x40
1985 #define _TXB1D57 0x80
1987 //==============================================================================
1990 //==============================================================================
1993 extern __at(0x0F3C) __sfr TXB1D6
;
1997 unsigned TXB1D60
: 1;
1998 unsigned TXB1D61
: 1;
1999 unsigned TXB1D62
: 1;
2000 unsigned TXB1D63
: 1;
2001 unsigned TXB1D64
: 1;
2002 unsigned TXB1D65
: 1;
2003 unsigned TXB1D66
: 1;
2004 unsigned TXB1D67
: 1;
2007 extern __at(0x0F3C) volatile __TXB1D6bits_t TXB1D6bits
;
2009 #define _TXB1D60 0x01
2010 #define _TXB1D61 0x02
2011 #define _TXB1D62 0x04
2012 #define _TXB1D63 0x08
2013 #define _TXB1D64 0x10
2014 #define _TXB1D65 0x20
2015 #define _TXB1D66 0x40
2016 #define _TXB1D67 0x80
2018 //==============================================================================
2021 //==============================================================================
2024 extern __at(0x0F3D) __sfr TXB1D7
;
2028 unsigned TXB1D70
: 1;
2029 unsigned TXB1D71
: 1;
2030 unsigned TXB1D72
: 1;
2031 unsigned TXB1D73
: 1;
2032 unsigned TXB1D74
: 1;
2033 unsigned TXB1D75
: 1;
2034 unsigned TXB1D76
: 1;
2035 unsigned TXB1D77
: 1;
2038 extern __at(0x0F3D) volatile __TXB1D7bits_t TXB1D7bits
;
2040 #define _TXB1D70 0x01
2041 #define _TXB1D71 0x02
2042 #define _TXB1D72 0x04
2043 #define _TXB1D73 0x08
2044 #define _TXB1D74 0x10
2045 #define _TXB1D75 0x20
2046 #define _TXB1D76 0x40
2047 #define _TXB1D77 0x80
2049 //==============================================================================
2052 //==============================================================================
2055 extern __at(0x0F3E) __sfr CANSTATRO3
;
2062 unsigned ICODE0
: 1;
2063 unsigned ICODE1
: 1;
2064 unsigned ICODE2
: 1;
2066 unsigned OPMODE0
: 1;
2067 unsigned OPMODE1
: 1;
2068 unsigned OPMODE2
: 1;
2081 unsigned OPMODE
: 3;
2083 } __CANSTATRO3bits_t
;
2085 extern __at(0x0F3E) volatile __CANSTATRO3bits_t CANSTATRO3bits
;
2087 #define _CANSTATRO3_ICODE0 0x02
2088 #define _CANSTATRO3_ICODE1 0x04
2089 #define _CANSTATRO3_ICODE2 0x08
2090 #define _CANSTATRO3_OPMODE0 0x20
2091 #define _CANSTATRO3_OPMODE1 0x40
2092 #define _CANSTATRO3_OPMODE2 0x80
2094 //==============================================================================
2097 //==============================================================================
2100 extern __at(0x0F40) __sfr TXB0CON
;
2106 unsigned TXPRI0
: 1;
2107 unsigned TXPRI1
: 1;
2111 unsigned TXLARB
: 1;
2123 extern __at(0x0F40) volatile __TXB0CONbits_t TXB0CONbits
;
2125 #define _TXPRI0 0x01
2126 #define _TXPRI1 0x02
2129 #define _TXLARB 0x20
2132 //==============================================================================
2135 //==============================================================================
2138 extern __at(0x0F41) __sfr TXB0SIDH
;
2152 extern __at(0x0F41) volatile __TXB0SIDHbits_t TXB0SIDHbits
;
2154 #define _TXB0SIDH_SID3 0x01
2155 #define _TXB0SIDH_SID4 0x02
2156 #define _TXB0SIDH_SID5 0x04
2157 #define _TXB0SIDH_SID6 0x08
2158 #define _TXB0SIDH_SID7 0x10
2159 #define _TXB0SIDH_SID8 0x20
2160 #define _TXB0SIDH_SID9 0x40
2161 #define _TXB0SIDH_SID10 0x80
2163 //==============================================================================
2166 //==============================================================================
2169 extern __at(0x0F42) __sfr TXB0SIDL
;
2192 extern __at(0x0F42) volatile __TXB0SIDLbits_t TXB0SIDLbits
;
2194 #define _TXB0SIDL_EID16 0x01
2195 #define _TXB0SIDL_EID17 0x02
2196 #define _TXB0SIDL_EXIDE 0x08
2197 #define _TXB0SIDL_SID0 0x20
2198 #define _TXB0SIDL_SID1 0x40
2199 #define _TXB0SIDL_SID2 0x80
2201 //==============================================================================
2204 //==============================================================================
2207 extern __at(0x0F43) __sfr TXB0EIDH
;
2221 extern __at(0x0F43) volatile __TXB0EIDHbits_t TXB0EIDHbits
;
2223 #define _TXB0EIDH_EID8 0x01
2224 #define _TXB0EIDH_EID9 0x02
2225 #define _TXB0EIDH_EID10 0x04
2226 #define _TXB0EIDH_EID11 0x08
2227 #define _TXB0EIDH_EID12 0x10
2228 #define _TXB0EIDH_EID13 0x20
2229 #define _TXB0EIDH_EID14 0x40
2230 #define _TXB0EIDH_EID15 0x80
2232 //==============================================================================
2235 //==============================================================================
2238 extern __at(0x0F44) __sfr TXB0EIDL
;
2252 extern __at(0x0F44) volatile __TXB0EIDLbits_t TXB0EIDLbits
;
2254 #define _TXB0EIDL_EID0 0x01
2255 #define _TXB0EIDL_EID1 0x02
2256 #define _TXB0EIDL_EID2 0x04
2257 #define _TXB0EIDL_EID3 0x08
2258 #define _TXB0EIDL_EID4 0x10
2259 #define _TXB0EIDL_EID5 0x20
2260 #define _TXB0EIDL_EID6 0x40
2261 #define _TXB0EIDL_EID7 0x80
2263 //==============================================================================
2266 //==============================================================================
2269 extern __at(0x0F45) __sfr TXB0DLC
;
2292 extern __at(0x0F45) volatile __TXB0DLCbits_t TXB0DLCbits
;
2294 #define _TXB0DLC_DLC0 0x01
2295 #define _TXB0DLC_DLC1 0x02
2296 #define _TXB0DLC_DLC2 0x04
2297 #define _TXB0DLC_DLC3 0x08
2298 #define _TXB0DLC_TXRTR 0x40
2300 //==============================================================================
2303 //==============================================================================
2306 extern __at(0x0F46) __sfr TXB0D0
;
2310 unsigned TXB0D00
: 1;
2311 unsigned TXB0D01
: 1;
2312 unsigned TXB0D02
: 1;
2313 unsigned TXB0D03
: 1;
2314 unsigned TXB0D04
: 1;
2315 unsigned TXB0D05
: 1;
2316 unsigned TXB0D06
: 1;
2317 unsigned TXB0D07
: 1;
2320 extern __at(0x0F46) volatile __TXB0D0bits_t TXB0D0bits
;
2322 #define _TXB0D00 0x01
2323 #define _TXB0D01 0x02
2324 #define _TXB0D02 0x04
2325 #define _TXB0D03 0x08
2326 #define _TXB0D04 0x10
2327 #define _TXB0D05 0x20
2328 #define _TXB0D06 0x40
2329 #define _TXB0D07 0x80
2331 //==============================================================================
2334 //==============================================================================
2337 extern __at(0x0F47) __sfr TXB0D1
;
2341 unsigned TXB0D10
: 1;
2342 unsigned TXB0D11
: 1;
2343 unsigned TXB0D12
: 1;
2344 unsigned TXB0D13
: 1;
2345 unsigned TXB0D14
: 1;
2346 unsigned TXB0D15
: 1;
2347 unsigned TXB0D16
: 1;
2348 unsigned TXB0D17
: 1;
2351 extern __at(0x0F47) volatile __TXB0D1bits_t TXB0D1bits
;
2353 #define _TXB0D10 0x01
2354 #define _TXB0D11 0x02
2355 #define _TXB0D12 0x04
2356 #define _TXB0D13 0x08
2357 #define _TXB0D14 0x10
2358 #define _TXB0D15 0x20
2359 #define _TXB0D16 0x40
2360 #define _TXB0D17 0x80
2362 //==============================================================================
2365 //==============================================================================
2368 extern __at(0x0F48) __sfr TXB0D2
;
2372 unsigned TXB0D20
: 1;
2373 unsigned TXB0D21
: 1;
2374 unsigned TXB0D22
: 1;
2375 unsigned TXB0D23
: 1;
2376 unsigned TXB0D24
: 1;
2377 unsigned TXB0D25
: 1;
2378 unsigned TXB0D26
: 1;
2379 unsigned TXB0D27
: 1;
2382 extern __at(0x0F48) volatile __TXB0D2bits_t TXB0D2bits
;
2384 #define _TXB0D20 0x01
2385 #define _TXB0D21 0x02
2386 #define _TXB0D22 0x04
2387 #define _TXB0D23 0x08
2388 #define _TXB0D24 0x10
2389 #define _TXB0D25 0x20
2390 #define _TXB0D26 0x40
2391 #define _TXB0D27 0x80
2393 //==============================================================================
2396 //==============================================================================
2399 extern __at(0x0F49) __sfr TXB0D3
;
2403 unsigned TXB0D30
: 1;
2404 unsigned TXB0D31
: 1;
2405 unsigned TXB0D32
: 1;
2406 unsigned TXB0D33
: 1;
2407 unsigned TXB0D34
: 1;
2408 unsigned TXB0D35
: 1;
2409 unsigned TXB0D36
: 1;
2410 unsigned TXB0D37
: 1;
2413 extern __at(0x0F49) volatile __TXB0D3bits_t TXB0D3bits
;
2415 #define _TXB0D30 0x01
2416 #define _TXB0D31 0x02
2417 #define _TXB0D32 0x04
2418 #define _TXB0D33 0x08
2419 #define _TXB0D34 0x10
2420 #define _TXB0D35 0x20
2421 #define _TXB0D36 0x40
2422 #define _TXB0D37 0x80
2424 //==============================================================================
2427 //==============================================================================
2430 extern __at(0x0F4A) __sfr TXB0D4
;
2434 unsigned TXB0D40
: 1;
2435 unsigned TXB0D41
: 1;
2436 unsigned TXB0D42
: 1;
2437 unsigned TXB0D43
: 1;
2438 unsigned TXB0D44
: 1;
2439 unsigned TXB0D45
: 1;
2440 unsigned TXB0D46
: 1;
2441 unsigned TXB0D47
: 1;
2444 extern __at(0x0F4A) volatile __TXB0D4bits_t TXB0D4bits
;
2446 #define _TXB0D40 0x01
2447 #define _TXB0D41 0x02
2448 #define _TXB0D42 0x04
2449 #define _TXB0D43 0x08
2450 #define _TXB0D44 0x10
2451 #define _TXB0D45 0x20
2452 #define _TXB0D46 0x40
2453 #define _TXB0D47 0x80
2455 //==============================================================================
2458 //==============================================================================
2461 extern __at(0x0F4B) __sfr TXB0D5
;
2465 unsigned TXB0D50
: 1;
2466 unsigned TXB0D51
: 1;
2467 unsigned TXB0D52
: 1;
2468 unsigned TXB0D53
: 1;
2469 unsigned TXB0D54
: 1;
2470 unsigned TXB0D55
: 1;
2471 unsigned TXB0D56
: 1;
2472 unsigned TXB0D57
: 1;
2475 extern __at(0x0F4B) volatile __TXB0D5bits_t TXB0D5bits
;
2477 #define _TXB0D50 0x01
2478 #define _TXB0D51 0x02
2479 #define _TXB0D52 0x04
2480 #define _TXB0D53 0x08
2481 #define _TXB0D54 0x10
2482 #define _TXB0D55 0x20
2483 #define _TXB0D56 0x40
2484 #define _TXB0D57 0x80
2486 //==============================================================================
2489 //==============================================================================
2492 extern __at(0x0F4C) __sfr TXB0D6
;
2496 unsigned TXB0D60
: 1;
2497 unsigned TXB0D61
: 1;
2498 unsigned TXB0D62
: 1;
2499 unsigned TXB0D63
: 1;
2500 unsigned TXB0D64
: 1;
2501 unsigned TXB0D65
: 1;
2502 unsigned TXB0D66
: 1;
2503 unsigned TXB0D67
: 1;
2506 extern __at(0x0F4C) volatile __TXB0D6bits_t TXB0D6bits
;
2508 #define _TXB0D60 0x01
2509 #define _TXB0D61 0x02
2510 #define _TXB0D62 0x04
2511 #define _TXB0D63 0x08
2512 #define _TXB0D64 0x10
2513 #define _TXB0D65 0x20
2514 #define _TXB0D66 0x40
2515 #define _TXB0D67 0x80
2517 //==============================================================================
2520 //==============================================================================
2523 extern __at(0x0F4D) __sfr TXB0D7
;
2527 unsigned TXB0D70
: 1;
2528 unsigned TXB0D71
: 1;
2529 unsigned TXB0D72
: 1;
2530 unsigned TXB0D73
: 1;
2531 unsigned TXB0D74
: 1;
2532 unsigned TXB0D75
: 1;
2533 unsigned TXB0D76
: 1;
2534 unsigned TXB0D77
: 1;
2537 extern __at(0x0F4D) volatile __TXB0D7bits_t TXB0D7bits
;
2539 #define _TXB0D70 0x01
2540 #define _TXB0D71 0x02
2541 #define _TXB0D72 0x04
2542 #define _TXB0D73 0x08
2543 #define _TXB0D74 0x10
2544 #define _TXB0D75 0x20
2545 #define _TXB0D76 0x40
2546 #define _TXB0D77 0x80
2548 //==============================================================================
2551 //==============================================================================
2554 extern __at(0x0F4E) __sfr CANSTATRO2
;
2561 unsigned ICODE0
: 1;
2562 unsigned ICODE1
: 1;
2563 unsigned ICODE2
: 1;
2565 unsigned OPMODE0
: 1;
2566 unsigned OPMODE1
: 1;
2567 unsigned OPMODE2
: 1;
2580 unsigned OPMODE
: 3;
2582 } __CANSTATRO2bits_t
;
2584 extern __at(0x0F4E) volatile __CANSTATRO2bits_t CANSTATRO2bits
;
2586 #define _CANSTATRO2_ICODE0 0x02
2587 #define _CANSTATRO2_ICODE1 0x04
2588 #define _CANSTATRO2_ICODE2 0x08
2589 #define _CANSTATRO2_OPMODE0 0x20
2590 #define _CANSTATRO2_OPMODE1 0x40
2591 #define _CANSTATRO2_OPMODE2 0x80
2593 //==============================================================================
2596 //==============================================================================
2599 extern __at(0x0F50) __sfr RXB1CON
;
2605 unsigned FILHIT0
: 1;
2606 unsigned FILHIT1
: 1;
2607 unsigned FILHIT2
: 1;
2608 unsigned RXRTRRO
: 1;
2617 unsigned FILHIT
: 3;
2629 extern __at(0x0F50) volatile __RXB1CONbits_t RXB1CONbits
;
2631 #define _RXB1CON_FILHIT0 0x01
2632 #define _RXB1CON_FILHIT1 0x02
2633 #define _RXB1CON_FILHIT2 0x04
2634 #define _RXB1CON_RXRTRRO 0x08
2635 #define _RXB1CON_RXM0 0x20
2636 #define _RXB1CON_RXM1 0x40
2637 #define _RXB1CON_RXFUL 0x80
2639 //==============================================================================
2642 //==============================================================================
2645 extern __at(0x0F51) __sfr RXB1SIDH
;
2659 extern __at(0x0F51) volatile __RXB1SIDHbits_t RXB1SIDHbits
;
2661 #define _RXB1SIDH_SID3 0x01
2662 #define _RXB1SIDH_SID4 0x02
2663 #define _RXB1SIDH_SID5 0x04
2664 #define _RXB1SIDH_SID6 0x08
2665 #define _RXB1SIDH_SID7 0x10
2666 #define _RXB1SIDH_SID8 0x20
2667 #define _RXB1SIDH_SID9 0x40
2668 #define _RXB1SIDH_SID10 0x80
2670 //==============================================================================
2673 //==============================================================================
2676 extern __at(0x0F52) __sfr RXB1SIDL
;
2699 extern __at(0x0F52) volatile __RXB1SIDLbits_t RXB1SIDLbits
;
2701 #define _RXB1SIDL_EID16 0x01
2702 #define _RXB1SIDL_EID17 0x02
2703 #define _RXB1SIDL_EXID 0x08
2704 #define _RXB1SIDL_SRR 0x10
2705 #define _RXB1SIDL_SID0 0x20
2706 #define _RXB1SIDL_SID1 0x40
2707 #define _RXB1SIDL_SID2 0x80
2709 //==============================================================================
2712 //==============================================================================
2715 extern __at(0x0F53) __sfr RXB1EIDH
;
2729 extern __at(0x0F53) volatile __RXB1EIDHbits_t RXB1EIDHbits
;
2731 #define _RXB1EIDH_EID8 0x01
2732 #define _RXB1EIDH_EID9 0x02
2733 #define _RXB1EIDH_EID10 0x04
2734 #define _RXB1EIDH_EID11 0x08
2735 #define _RXB1EIDH_EID12 0x10
2736 #define _RXB1EIDH_EID13 0x20
2737 #define _RXB1EIDH_EID14 0x40
2738 #define _RXB1EIDH_EID15 0x80
2740 //==============================================================================
2743 //==============================================================================
2746 extern __at(0x0F54) __sfr RXB1EIDL
;
2760 extern __at(0x0F54) volatile __RXB1EIDLbits_t RXB1EIDLbits
;
2762 #define _RXB1EIDL_EID0 0x01
2763 #define _RXB1EIDL_EID1 0x02
2764 #define _RXB1EIDL_EID2 0x04
2765 #define _RXB1EIDL_EID3 0x08
2766 #define _RXB1EIDL_EID4 0x10
2767 #define _RXB1EIDL_EID5 0x20
2768 #define _RXB1EIDL_EID6 0x40
2769 #define _RXB1EIDL_EID7 0x80
2771 //==============================================================================
2774 //==============================================================================
2777 extern __at(0x0F55) __sfr RXB1DLC
;
2826 extern __at(0x0F55) volatile __RXB1DLCbits_t RXB1DLCbits
;
2828 #define _RXB1DLC_DLC0 0x01
2829 #define _RXB1DLC_DLC1 0x02
2830 #define _RXB1DLC_DLC2 0x04
2831 #define _RXB1DLC_DLC3 0x08
2832 #define _RXB1DLC_RB0 0x10
2833 #define _RXB1DLC_RESB0 0x10
2834 #define _RXB1DLC_RB1 0x20
2835 #define _RXB1DLC_RESB1 0x20
2836 #define _RXB1DLC_RXRTR 0x40
2838 //==============================================================================
2841 //==============================================================================
2844 extern __at(0x0F56) __sfr RXB1D0
;
2848 unsigned RXB1D00
: 1;
2849 unsigned RXB1D01
: 1;
2850 unsigned RXB1D02
: 1;
2851 unsigned RXB1D03
: 1;
2852 unsigned RXB1D04
: 1;
2853 unsigned RXB1D05
: 1;
2854 unsigned RXB1D06
: 1;
2855 unsigned RXB1D07
: 1;
2858 extern __at(0x0F56) volatile __RXB1D0bits_t RXB1D0bits
;
2860 #define _RXB1D00 0x01
2861 #define _RXB1D01 0x02
2862 #define _RXB1D02 0x04
2863 #define _RXB1D03 0x08
2864 #define _RXB1D04 0x10
2865 #define _RXB1D05 0x20
2866 #define _RXB1D06 0x40
2867 #define _RXB1D07 0x80
2869 //==============================================================================
2872 //==============================================================================
2875 extern __at(0x0F57) __sfr RXB1D1
;
2879 unsigned RXB1D10
: 1;
2880 unsigned RXB1D11
: 1;
2881 unsigned RXB1D12
: 1;
2882 unsigned RXB1D13
: 1;
2883 unsigned RXB1D14
: 1;
2884 unsigned RXB1D15
: 1;
2885 unsigned RXB1D16
: 1;
2886 unsigned RXB1D17
: 1;
2889 extern __at(0x0F57) volatile __RXB1D1bits_t RXB1D1bits
;
2891 #define _RXB1D10 0x01
2892 #define _RXB1D11 0x02
2893 #define _RXB1D12 0x04
2894 #define _RXB1D13 0x08
2895 #define _RXB1D14 0x10
2896 #define _RXB1D15 0x20
2897 #define _RXB1D16 0x40
2898 #define _RXB1D17 0x80
2900 //==============================================================================
2903 //==============================================================================
2906 extern __at(0x0F58) __sfr RXB1D2
;
2910 unsigned RXB1D20
: 1;
2911 unsigned RXB1D21
: 1;
2912 unsigned RXB1D22
: 1;
2913 unsigned RXB1D23
: 1;
2914 unsigned RXB1D24
: 1;
2915 unsigned RXB1D25
: 1;
2916 unsigned RXB1D26
: 1;
2917 unsigned RXB1D27
: 1;
2920 extern __at(0x0F58) volatile __RXB1D2bits_t RXB1D2bits
;
2922 #define _RXB1D20 0x01
2923 #define _RXB1D21 0x02
2924 #define _RXB1D22 0x04
2925 #define _RXB1D23 0x08
2926 #define _RXB1D24 0x10
2927 #define _RXB1D25 0x20
2928 #define _RXB1D26 0x40
2929 #define _RXB1D27 0x80
2931 //==============================================================================
2934 //==============================================================================
2937 extern __at(0x0F59) __sfr RXB1D3
;
2941 unsigned RXB1D30
: 1;
2942 unsigned RXB1D31
: 1;
2943 unsigned RXB1D32
: 1;
2944 unsigned RXB1D33
: 1;
2945 unsigned RXB1D34
: 1;
2946 unsigned RXB1D35
: 1;
2947 unsigned RXB1D36
: 1;
2948 unsigned RXB1D37
: 1;
2951 extern __at(0x0F59) volatile __RXB1D3bits_t RXB1D3bits
;
2953 #define _RXB1D30 0x01
2954 #define _RXB1D31 0x02
2955 #define _RXB1D32 0x04
2956 #define _RXB1D33 0x08
2957 #define _RXB1D34 0x10
2958 #define _RXB1D35 0x20
2959 #define _RXB1D36 0x40
2960 #define _RXB1D37 0x80
2962 //==============================================================================
2965 //==============================================================================
2968 extern __at(0x0F5A) __sfr RXB1D4
;
2972 unsigned RXB1D40
: 1;
2973 unsigned RXB1D41
: 1;
2974 unsigned RXB1D42
: 1;
2975 unsigned RXB1D43
: 1;
2976 unsigned RXB1D44
: 1;
2977 unsigned RXB1D45
: 1;
2978 unsigned RXB1D46
: 1;
2979 unsigned RXB1D47
: 1;
2982 extern __at(0x0F5A) volatile __RXB1D4bits_t RXB1D4bits
;
2984 #define _RXB1D40 0x01
2985 #define _RXB1D41 0x02
2986 #define _RXB1D42 0x04
2987 #define _RXB1D43 0x08
2988 #define _RXB1D44 0x10
2989 #define _RXB1D45 0x20
2990 #define _RXB1D46 0x40
2991 #define _RXB1D47 0x80
2993 //==============================================================================
2996 //==============================================================================
2999 extern __at(0x0F5B) __sfr RXB1D5
;
3003 unsigned RXB1D50
: 1;
3004 unsigned RXB1D51
: 1;
3005 unsigned RXB1D52
: 1;
3006 unsigned RXB1D53
: 1;
3007 unsigned RXB1D54
: 1;
3008 unsigned RXB1D55
: 1;
3009 unsigned RXB1D56
: 1;
3010 unsigned RXB1D57
: 1;
3013 extern __at(0x0F5B) volatile __RXB1D5bits_t RXB1D5bits
;
3015 #define _RXB1D50 0x01
3016 #define _RXB1D51 0x02
3017 #define _RXB1D52 0x04
3018 #define _RXB1D53 0x08
3019 #define _RXB1D54 0x10
3020 #define _RXB1D55 0x20
3021 #define _RXB1D56 0x40
3022 #define _RXB1D57 0x80
3024 //==============================================================================
3027 //==============================================================================
3030 extern __at(0x0F5C) __sfr RXB1D6
;
3034 unsigned RXB1D60
: 1;
3035 unsigned RXB1D61
: 1;
3036 unsigned RXB1D62
: 1;
3037 unsigned RXB1D63
: 1;
3038 unsigned RXB1D64
: 1;
3039 unsigned RXB1D65
: 1;
3040 unsigned RXB1D66
: 1;
3041 unsigned RXB1D67
: 1;
3044 extern __at(0x0F5C) volatile __RXB1D6bits_t RXB1D6bits
;
3046 #define _RXB1D60 0x01
3047 #define _RXB1D61 0x02
3048 #define _RXB1D62 0x04
3049 #define _RXB1D63 0x08
3050 #define _RXB1D64 0x10
3051 #define _RXB1D65 0x20
3052 #define _RXB1D66 0x40
3053 #define _RXB1D67 0x80
3055 //==============================================================================
3058 //==============================================================================
3061 extern __at(0x0F5D) __sfr RXB1D7
;
3065 unsigned RXB1D70
: 1;
3066 unsigned RXB1D71
: 1;
3067 unsigned RXB1D72
: 1;
3068 unsigned RXB1D73
: 1;
3069 unsigned RXB1D74
: 1;
3070 unsigned RXB1D75
: 1;
3071 unsigned RXB1D76
: 1;
3072 unsigned RXB1D77
: 1;
3075 extern __at(0x0F5D) volatile __RXB1D7bits_t RXB1D7bits
;
3077 #define _RXB1D70 0x01
3078 #define _RXB1D71 0x02
3079 #define _RXB1D72 0x04
3080 #define _RXB1D73 0x08
3081 #define _RXB1D74 0x10
3082 #define _RXB1D75 0x20
3083 #define _RXB1D76 0x40
3084 #define _RXB1D77 0x80
3086 //==============================================================================
3089 //==============================================================================
3092 extern __at(0x0F5E) __sfr CANSTATRO1
;
3099 unsigned ICODE0
: 1;
3100 unsigned ICODE1
: 1;
3101 unsigned ICODE2
: 1;
3103 unsigned OPMODE0
: 1;
3104 unsigned OPMODE1
: 1;
3105 unsigned OPMODE2
: 1;
3118 unsigned OPMODE
: 3;
3120 } __CANSTATRO1bits_t
;
3122 extern __at(0x0F5E) volatile __CANSTATRO1bits_t CANSTATRO1bits
;
3124 #define _CANSTATRO1_ICODE0 0x02
3125 #define _CANSTATRO1_ICODE1 0x04
3126 #define _CANSTATRO1_ICODE2 0x08
3127 #define _CANSTATRO1_OPMODE0 0x20
3128 #define _CANSTATRO1_OPMODE1 0x40
3129 #define _CANSTATRO1_OPMODE2 0x80
3131 //==============================================================================
3134 //==============================================================================
3137 extern __at(0x0F60) __sfr RXB0CON
;
3143 unsigned FILHIT0
: 1;
3145 unsigned RXB0DBEN
: 1;
3146 unsigned RXRTRRO
: 1;
3161 extern __at(0x0F60) volatile __RXB0CONbits_t RXB0CONbits
;
3163 #define _FILHIT0 0x01
3165 #define _RXB0DBEN 0x04
3166 #define _RXRTRRO 0x08
3171 //==============================================================================
3174 //==============================================================================
3177 extern __at(0x0F61) __sfr RXB0SIDH
;
3191 extern __at(0x0F61) volatile __RXB0SIDHbits_t RXB0SIDHbits
;
3202 //==============================================================================
3205 //==============================================================================
3208 extern __at(0x0F62) __sfr RXB0SIDL
;
3231 extern __at(0x0F62) volatile __RXB0SIDLbits_t RXB0SIDLbits
;
3241 //==============================================================================
3244 //==============================================================================
3247 extern __at(0x0F63) __sfr RXB0EIDH
;
3261 extern __at(0x0F63) volatile __RXB0EIDHbits_t RXB0EIDHbits
;
3272 //==============================================================================
3275 //==============================================================================
3278 extern __at(0x0F64) __sfr RXB0EIDL
;
3292 extern __at(0x0F64) volatile __RXB0EIDLbits_t RXB0EIDLbits
;
3303 //==============================================================================
3306 //==============================================================================
3309 extern __at(0x0F65) __sfr RXB0DLC
;
3358 extern __at(0x0F65) volatile __RXB0DLCbits_t RXB0DLCbits
;
3360 #define _RXB0DLC_DLC0 0x01
3361 #define _RXB0DLC_DLC1 0x02
3362 #define _RXB0DLC_DLC2 0x04
3363 #define _RXB0DLC_DLC3 0x08
3364 #define _RXB0DLC_RB0 0x10
3365 #define _RXB0DLC_RESB0 0x10
3366 #define _RXB0DLC_RB1 0x20
3367 #define _RXB0DLC_RESB1 0x20
3368 #define _RXB0DLC_RXRTR 0x40
3370 //==============================================================================
3373 //==============================================================================
3376 extern __at(0x0F66) __sfr RXB0D0
;
3382 unsigned RXB0D00
: 1;
3383 unsigned RXB0D01
: 1;
3384 unsigned RXB0D02
: 1;
3385 unsigned RXB0D03
: 1;
3386 unsigned RXB0D04
: 1;
3387 unsigned RXB0D05
: 1;
3388 unsigned RXB0D06
: 1;
3389 unsigned RXB0D07
: 1;
3394 unsigned RB0D00
: 1;
3395 unsigned RB0D01
: 1;
3396 unsigned RB0D02
: 1;
3397 unsigned RB0D03
: 1;
3398 unsigned RB0D04
: 1;
3399 unsigned RB0D05
: 1;
3400 unsigned RB0D06
: 1;
3401 unsigned RB0D07
: 1;
3405 extern __at(0x0F66) volatile __RXB0D0bits_t RXB0D0bits
;
3407 #define _RXB0D00 0x01
3408 #define _RB0D00 0x01
3409 #define _RXB0D01 0x02
3410 #define _RB0D01 0x02
3411 #define _RXB0D02 0x04
3412 #define _RB0D02 0x04
3413 #define _RXB0D03 0x08
3414 #define _RB0D03 0x08
3415 #define _RXB0D04 0x10
3416 #define _RB0D04 0x10
3417 #define _RXB0D05 0x20
3418 #define _RB0D05 0x20
3419 #define _RXB0D06 0x40
3420 #define _RB0D06 0x40
3421 #define _RXB0D07 0x80
3422 #define _RB0D07 0x80
3424 //==============================================================================
3427 //==============================================================================
3430 extern __at(0x0F67) __sfr RXB0D1
;
3436 unsigned RXB0D10
: 1;
3437 unsigned RXB0D11
: 1;
3438 unsigned RXB0D12
: 1;
3439 unsigned RXB0D13
: 1;
3440 unsigned RXB0D14
: 1;
3441 unsigned RXB0D15
: 1;
3442 unsigned RXB0D16
: 1;
3443 unsigned RXB0D17
: 1;
3448 unsigned RB0D10
: 1;
3449 unsigned RB0D11
: 1;
3450 unsigned RB0D12
: 1;
3451 unsigned RB0D13
: 1;
3452 unsigned RB0D14
: 1;
3453 unsigned RB0D15
: 1;
3454 unsigned RB0D16
: 1;
3455 unsigned RB0D17
: 1;
3459 extern __at(0x0F67) volatile __RXB0D1bits_t RXB0D1bits
;
3461 #define _RXB0D10 0x01
3462 #define _RB0D10 0x01
3463 #define _RXB0D11 0x02
3464 #define _RB0D11 0x02
3465 #define _RXB0D12 0x04
3466 #define _RB0D12 0x04
3467 #define _RXB0D13 0x08
3468 #define _RB0D13 0x08
3469 #define _RXB0D14 0x10
3470 #define _RB0D14 0x10
3471 #define _RXB0D15 0x20
3472 #define _RB0D15 0x20
3473 #define _RXB0D16 0x40
3474 #define _RB0D16 0x40
3475 #define _RXB0D17 0x80
3476 #define _RB0D17 0x80
3478 //==============================================================================
3481 //==============================================================================
3484 extern __at(0x0F68) __sfr RXB0D2
;
3490 unsigned RXB0D20
: 1;
3491 unsigned RXB0D21
: 1;
3492 unsigned RXB0D22
: 1;
3493 unsigned RXB0D23
: 1;
3494 unsigned RXB0D24
: 1;
3495 unsigned RXB0D25
: 1;
3496 unsigned RXB0D26
: 1;
3497 unsigned RXB0D27
: 1;
3502 unsigned RB0D20
: 1;
3503 unsigned RB0D21
: 1;
3504 unsigned RB0D22
: 1;
3505 unsigned RB0D23
: 1;
3506 unsigned RB0D24
: 1;
3507 unsigned RB0D25
: 1;
3508 unsigned RB0D26
: 1;
3509 unsigned RB0D27
: 1;
3513 extern __at(0x0F68) volatile __RXB0D2bits_t RXB0D2bits
;
3515 #define _RXB0D20 0x01
3516 #define _RB0D20 0x01
3517 #define _RXB0D21 0x02
3518 #define _RB0D21 0x02
3519 #define _RXB0D22 0x04
3520 #define _RB0D22 0x04
3521 #define _RXB0D23 0x08
3522 #define _RB0D23 0x08
3523 #define _RXB0D24 0x10
3524 #define _RB0D24 0x10
3525 #define _RXB0D25 0x20
3526 #define _RB0D25 0x20
3527 #define _RXB0D26 0x40
3528 #define _RB0D26 0x40
3529 #define _RXB0D27 0x80
3530 #define _RB0D27 0x80
3532 //==============================================================================
3535 //==============================================================================
3538 extern __at(0x0F69) __sfr RXB0D3
;
3544 unsigned RXB0D30
: 1;
3545 unsigned RXB0D31
: 1;
3546 unsigned RXB0D32
: 1;
3547 unsigned RXB0D33
: 1;
3548 unsigned RXB0D34
: 1;
3549 unsigned RXB0D35
: 1;
3550 unsigned RXB0D36
: 1;
3551 unsigned RXB0D37
: 1;
3556 unsigned RB0D30
: 1;
3557 unsigned RB0D31
: 1;
3558 unsigned RB0D32
: 1;
3559 unsigned RB0D33
: 1;
3560 unsigned RB0D34
: 1;
3561 unsigned RB0D35
: 1;
3562 unsigned RB0D36
: 1;
3563 unsigned RB0D37
: 1;
3567 extern __at(0x0F69) volatile __RXB0D3bits_t RXB0D3bits
;
3569 #define _RXB0D30 0x01
3570 #define _RB0D30 0x01
3571 #define _RXB0D31 0x02
3572 #define _RB0D31 0x02
3573 #define _RXB0D32 0x04
3574 #define _RB0D32 0x04
3575 #define _RXB0D33 0x08
3576 #define _RB0D33 0x08
3577 #define _RXB0D34 0x10
3578 #define _RB0D34 0x10
3579 #define _RXB0D35 0x20
3580 #define _RB0D35 0x20
3581 #define _RXB0D36 0x40
3582 #define _RB0D36 0x40
3583 #define _RXB0D37 0x80
3584 #define _RB0D37 0x80
3586 //==============================================================================
3589 //==============================================================================
3592 extern __at(0x0F6A) __sfr RXB0D4
;
3598 unsigned RXB0D40
: 1;
3599 unsigned RXB0D41
: 1;
3600 unsigned RXB0D42
: 1;
3601 unsigned RXB0D43
: 1;
3602 unsigned RXB0D44
: 1;
3603 unsigned RXB0D45
: 1;
3604 unsigned RXB0D46
: 1;
3605 unsigned RXB0D47
: 1;
3610 unsigned RB0D40
: 1;
3611 unsigned RB0D41
: 1;
3612 unsigned RB0D42
: 1;
3613 unsigned RB0D43
: 1;
3614 unsigned RB0D44
: 1;
3615 unsigned RB0D45
: 1;
3616 unsigned RB0D46
: 1;
3617 unsigned RB0D47
: 1;
3621 extern __at(0x0F6A) volatile __RXB0D4bits_t RXB0D4bits
;
3623 #define _RXB0D40 0x01
3624 #define _RB0D40 0x01
3625 #define _RXB0D41 0x02
3626 #define _RB0D41 0x02
3627 #define _RXB0D42 0x04
3628 #define _RB0D42 0x04
3629 #define _RXB0D43 0x08
3630 #define _RB0D43 0x08
3631 #define _RXB0D44 0x10
3632 #define _RB0D44 0x10
3633 #define _RXB0D45 0x20
3634 #define _RB0D45 0x20
3635 #define _RXB0D46 0x40
3636 #define _RB0D46 0x40
3637 #define _RXB0D47 0x80
3638 #define _RB0D47 0x80
3640 //==============================================================================
3643 //==============================================================================
3646 extern __at(0x0F6B) __sfr RXB0D5
;
3652 unsigned RXB0D50
: 1;
3653 unsigned RXB0D51
: 1;
3654 unsigned RXB0D52
: 1;
3655 unsigned RXB0D53
: 1;
3656 unsigned RXB0D54
: 1;
3657 unsigned RXB0D55
: 1;
3658 unsigned RXB0D56
: 1;
3659 unsigned RXB0D57
: 1;
3664 unsigned RB0D50
: 1;
3665 unsigned RB0D51
: 1;
3666 unsigned RB0D52
: 1;
3667 unsigned RB0D53
: 1;
3668 unsigned RB0D54
: 1;
3669 unsigned RB0D55
: 1;
3670 unsigned RB0D56
: 1;
3671 unsigned RB0D57
: 1;
3675 extern __at(0x0F6B) volatile __RXB0D5bits_t RXB0D5bits
;
3677 #define _RXB0D50 0x01
3678 #define _RB0D50 0x01
3679 #define _RXB0D51 0x02
3680 #define _RB0D51 0x02
3681 #define _RXB0D52 0x04
3682 #define _RB0D52 0x04
3683 #define _RXB0D53 0x08
3684 #define _RB0D53 0x08
3685 #define _RXB0D54 0x10
3686 #define _RB0D54 0x10
3687 #define _RXB0D55 0x20
3688 #define _RB0D55 0x20
3689 #define _RXB0D56 0x40
3690 #define _RB0D56 0x40
3691 #define _RXB0D57 0x80
3692 #define _RB0D57 0x80
3694 //==============================================================================
3697 //==============================================================================
3700 extern __at(0x0F6C) __sfr RXB0D6
;
3706 unsigned RXB0D60
: 1;
3707 unsigned RXB0D61
: 1;
3708 unsigned RXB0D62
: 1;
3709 unsigned RXB0D63
: 1;
3710 unsigned RXB0D64
: 1;
3711 unsigned RXB0D65
: 1;
3712 unsigned RXB0D66
: 1;
3713 unsigned RXB0D67
: 1;
3718 unsigned RB0D60
: 1;
3719 unsigned RB0D61
: 1;
3720 unsigned RB0D62
: 1;
3721 unsigned RB0D63
: 1;
3722 unsigned RB0D64
: 1;
3723 unsigned RB0D65
: 1;
3724 unsigned RB0D66
: 1;
3725 unsigned RB0D67
: 1;
3729 extern __at(0x0F6C) volatile __RXB0D6bits_t RXB0D6bits
;
3731 #define _RXB0D60 0x01
3732 #define _RB0D60 0x01
3733 #define _RXB0D61 0x02
3734 #define _RB0D61 0x02
3735 #define _RXB0D62 0x04
3736 #define _RB0D62 0x04
3737 #define _RXB0D63 0x08
3738 #define _RB0D63 0x08
3739 #define _RXB0D64 0x10
3740 #define _RB0D64 0x10
3741 #define _RXB0D65 0x20
3742 #define _RB0D65 0x20
3743 #define _RXB0D66 0x40
3744 #define _RB0D66 0x40
3745 #define _RXB0D67 0x80
3746 #define _RB0D67 0x80
3748 //==============================================================================
3751 //==============================================================================
3754 extern __at(0x0F6D) __sfr RXB0D7
;
3760 unsigned RXB0D70
: 1;
3761 unsigned RXB0D71
: 1;
3762 unsigned RXB0D72
: 1;
3763 unsigned RXB0D73
: 1;
3764 unsigned RXB0D74
: 1;
3765 unsigned RXB0D75
: 1;
3766 unsigned RXB0D76
: 1;
3767 unsigned RXB0D77
: 1;
3772 unsigned RB0D70
: 1;
3773 unsigned RB0D71
: 1;
3774 unsigned RB0D72
: 1;
3775 unsigned RB0D73
: 1;
3776 unsigned RB0D74
: 1;
3777 unsigned RB0D75
: 1;
3778 unsigned RB0D76
: 1;
3779 unsigned RB0D77
: 1;
3783 extern __at(0x0F6D) volatile __RXB0D7bits_t RXB0D7bits
;
3785 #define _RXB0D70 0x01
3786 #define _RB0D70 0x01
3787 #define _RXB0D71 0x02
3788 #define _RB0D71 0x02
3789 #define _RXB0D72 0x04
3790 #define _RB0D72 0x04
3791 #define _RXB0D73 0x08
3792 #define _RB0D73 0x08
3793 #define _RXB0D74 0x10
3794 #define _RB0D74 0x10
3795 #define _RXB0D75 0x20
3796 #define _RB0D75 0x20
3797 #define _RXB0D76 0x40
3798 #define _RB0D76 0x40
3799 #define _RXB0D77 0x80
3800 #define _RB0D77 0x80
3802 //==============================================================================
3805 //==============================================================================
3808 extern __at(0x0F6E) __sfr CANSTAT
;
3815 unsigned ICODE0
: 1;
3816 unsigned ICODE1
: 1;
3817 unsigned ICODE2
: 1;
3819 unsigned OPMODE0
: 1;
3820 unsigned OPMODE1
: 1;
3821 unsigned OPMODE2
: 1;
3834 unsigned OPMODE
: 3;
3838 extern __at(0x0F6E) volatile __CANSTATbits_t CANSTATbits
;
3840 #define _ICODE0 0x02
3841 #define _ICODE1 0x04
3842 #define _ICODE2 0x08
3843 #define _OPMODE0 0x20
3844 #define _OPMODE1 0x40
3845 #define _OPMODE2 0x80
3847 //==============================================================================
3850 //==============================================================================
3853 extern __at(0x0F6F) __sfr CANCON
;
3864 unsigned REQOP0
: 1;
3865 unsigned REQOP1
: 1;
3866 unsigned REQOP2
: 1;
3883 extern __at(0x0F6F) volatile __CANCONbits_t CANCONbits
;
3889 #define _REQOP0 0x20
3890 #define _REQOP1 0x40
3891 #define _REQOP2 0x80
3893 //==============================================================================
3896 //==============================================================================
3899 extern __at(0x0F70) __sfr BRGCON1
;
3928 extern __at(0x0F70) volatile __BRGCON1bits_t BRGCON1bits
;
3939 //==============================================================================
3942 //==============================================================================
3945 extern __at(0x0F71) __sfr BRGCON2
;
3951 unsigned PRSEG0
: 1;
3952 unsigned PRSEG1
: 1;
3953 unsigned PRSEG2
: 1;
3954 unsigned SEG1PH0
: 1;
3955 unsigned SEG1PH1
: 1;
3956 unsigned SEG1PH2
: 1;
3958 unsigned SEG2PHTS
: 1;
3970 unsigned SEG1PH
: 3;
3975 extern __at(0x0F71) volatile __BRGCON2bits_t BRGCON2bits
;
3977 #define _PRSEG0 0x01
3978 #define _PRSEG1 0x02
3979 #define _PRSEG2 0x04
3980 #define _SEG1PH0 0x08
3981 #define _SEG1PH1 0x10
3982 #define _SEG1PH2 0x20
3984 #define _SEG2PHTS 0x80
3986 //==============================================================================
3989 //==============================================================================
3992 extern __at(0x0F72) __sfr BRGCON3
;
3998 unsigned SEG2PH0
: 1;
3999 unsigned SEG2PH1
: 1;
4000 unsigned SEG2PH2
: 1;
4004 unsigned WAKFIL
: 1;
4010 unsigned SEG2PH
: 3;
4015 extern __at(0x0F72) volatile __BRGCON3bits_t BRGCON3bits
;
4017 #define _SEG2PH0 0x01
4018 #define _SEG2PH1 0x02
4019 #define _SEG2PH2 0x04
4020 #define _WAKFIL 0x40
4022 //==============================================================================
4025 //==============================================================================
4028 extern __at(0x0F73) __sfr CIOCON
;
4036 unsigned CANCAP
: 1;
4037 unsigned ENDRHI
: 1;
4042 extern __at(0x0F73) volatile __CIOCONbits_t CIOCONbits
;
4044 #define _CANCAP 0x10
4045 #define _ENDRHI 0x20
4047 //==============================================================================
4050 //==============================================================================
4053 extern __at(0x0F74) __sfr COMSTAT
;
4060 unsigned RXWARN
: 1;
4061 unsigned TXWARN
: 1;
4065 unsigned RXB1OVFL
: 1;
4066 unsigned RXB0OVFL
: 1;
4077 unsigned RX2OVFL
: 1;
4078 unsigned RX1OVFL
: 1;
4082 extern __at(0x0F74) volatile __COMSTATbits_t COMSTATbits
;
4085 #define _RXWARN 0x02
4086 #define _TXWARN 0x04
4090 #define _RXB1OVFL 0x40
4091 #define _RX2OVFL 0x40
4092 #define _RXB0OVFL 0x80
4093 #define _RX1OVFL 0x80
4095 //==============================================================================
4098 //==============================================================================
4101 extern __at(0x0F75) __sfr RXERRCNT
;
4115 extern __at(0x0F75) volatile __RXERRCNTbits_t RXERRCNTbits
;
4126 //==============================================================================
4129 //==============================================================================
4132 extern __at(0x0F76) __sfr TXERRCNT
;
4146 extern __at(0x0F76) volatile __TXERRCNTbits_t TXERRCNTbits
;
4157 //==============================================================================
4160 //==============================================================================
4163 extern __at(0x0F80) __sfr PORTA
;
4198 unsigned NOT_SS
: 1;
4234 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
4236 #define _PORTA_RA0 0x01
4237 #define _PORTA_AN0 0x01
4238 #define _PORTA_CVREF 0x01
4239 #define _PORTA_RA1 0x02
4240 #define _PORTA_AN1 0x02
4241 #define _PORTA_RA2 0x04
4242 #define _PORTA_AN2 0x04
4243 #define _PORTA_VREFM 0x04
4244 #define _PORTA_RA3 0x08
4245 #define _PORTA_AN3 0x08
4246 #define _PORTA_VREFP 0x08
4247 #define _PORTA_RA4 0x10
4248 #define _PORTA_T0CKI 0x10
4249 #define _PORTA_RA5 0x20
4250 #define _PORTA_AN4 0x20
4251 #define _PORTA_NOT_SS 0x20
4252 #define _PORTA_SS 0x20
4253 #define _PORTA_LVDIN 0x20
4254 #define _PORTA_RA6 0x40
4255 #define _PORTA_OSC2 0x40
4256 #define _PORTA_CLKO 0x40
4258 //==============================================================================
4261 //==============================================================================
4264 extern __at(0x0F81) __sfr PORTB
;
4299 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
4301 #define _PORTB_RB0 0x01
4302 #define _PORTB_INT0 0x01
4303 #define _PORTB_RB1 0x02
4304 #define _PORTB_INT1 0x02
4305 #define _PORTB_RB2 0x04
4306 #define _PORTB_CANTX 0x04
4307 #define _PORTB_RB3 0x08
4308 #define _PORTB_CANRX 0x08
4309 #define _PORTB_RB4 0x10
4310 #define _PORTB_RB5 0x20
4311 #define _PORTB_PGM 0x20
4312 #define _PORTB_RB6 0x40
4313 #define _PORTB_PGC 0x40
4314 #define _PORTB_RB7 0x80
4315 #define _PORTB_PGD 0x80
4317 //==============================================================================
4320 //==============================================================================
4323 extern __at(0x0F82) __sfr PORTC
;
4364 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
4366 #define _PORTC_RC0 0x01
4367 #define _PORTC_T1OSO 0x01
4368 #define _PORTC_T1CKI 0x01
4369 #define _PORTC_RC1 0x02
4370 #define _PORTC_T1OSI 0x02
4371 #define _PORTC_RC2 0x04
4372 #define _PORTC_CCP1 0x04
4373 #define _PORTC_RC3 0x08
4374 #define _PORTC_SCK 0x08
4375 #define _PORTC_SCL 0x08
4376 #define _PORTC_RC4 0x10
4377 #define _PORTC_SDI 0x10
4378 #define _PORTC_SDA 0x10
4379 #define _PORTC_RC5 0x20
4380 #define _PORTC_SDO 0x20
4381 #define _PORTC_RC6 0x40
4382 #define _PORTC_TX 0x40
4383 #define _PORTC_CK 0x40
4384 #define _PORTC_RC7 0x80
4385 #define _PORTC_RX 0x80
4387 //==============================================================================
4390 //==============================================================================
4393 extern __at(0x0F89) __sfr LATA
;
4416 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
4426 //==============================================================================
4429 //==============================================================================
4432 extern __at(0x0F8A) __sfr LATB
;
4446 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
4457 //==============================================================================
4460 //==============================================================================
4463 extern __at(0x0F8B) __sfr LATC
;
4477 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
4488 //==============================================================================
4491 //==============================================================================
4494 extern __at(0x0F92) __sfr DDRA
;
4500 unsigned TRISA0
: 1;
4501 unsigned TRISA1
: 1;
4502 unsigned TRISA2
: 1;
4503 unsigned TRISA3
: 1;
4504 unsigned TRISA4
: 1;
4505 unsigned TRISA5
: 1;
4506 unsigned TRISA6
: 1;
4535 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
4537 #define _TRISA0 0x01
4539 #define _TRISA1 0x02
4541 #define _TRISA2 0x04
4543 #define _TRISA3 0x08
4545 #define _TRISA4 0x10
4547 #define _TRISA5 0x20
4549 #define _TRISA6 0x40
4552 //==============================================================================
4555 //==============================================================================
4558 extern __at(0x0F92) __sfr TRISA
;
4564 unsigned TRISA0
: 1;
4565 unsigned TRISA1
: 1;
4566 unsigned TRISA2
: 1;
4567 unsigned TRISA3
: 1;
4568 unsigned TRISA4
: 1;
4569 unsigned TRISA5
: 1;
4570 unsigned TRISA6
: 1;
4599 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
4601 #define _TRISA_TRISA0 0x01
4602 #define _TRISA_RA0 0x01
4603 #define _TRISA_TRISA1 0x02
4604 #define _TRISA_RA1 0x02
4605 #define _TRISA_TRISA2 0x04
4606 #define _TRISA_RA2 0x04
4607 #define _TRISA_TRISA3 0x08
4608 #define _TRISA_RA3 0x08
4609 #define _TRISA_TRISA4 0x10
4610 #define _TRISA_RA4 0x10
4611 #define _TRISA_TRISA5 0x20
4612 #define _TRISA_RA5 0x20
4613 #define _TRISA_TRISA6 0x40
4614 #define _TRISA_RA6 0x40
4616 //==============================================================================
4619 //==============================================================================
4622 extern __at(0x0F93) __sfr DDRB
;
4628 unsigned TRISB0
: 1;
4629 unsigned TRISB1
: 1;
4630 unsigned TRISB2
: 1;
4631 unsigned TRISB3
: 1;
4632 unsigned TRISB4
: 1;
4633 unsigned TRISB5
: 1;
4634 unsigned TRISB6
: 1;
4635 unsigned TRISB7
: 1;
4651 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
4653 #define _TRISB0 0x01
4655 #define _TRISB1 0x02
4657 #define _TRISB2 0x04
4659 #define _TRISB3 0x08
4661 #define _TRISB4 0x10
4663 #define _TRISB5 0x20
4665 #define _TRISB6 0x40
4667 #define _TRISB7 0x80
4670 //==============================================================================
4673 //==============================================================================
4676 extern __at(0x0F93) __sfr TRISB
;
4682 unsigned TRISB0
: 1;
4683 unsigned TRISB1
: 1;
4684 unsigned TRISB2
: 1;
4685 unsigned TRISB3
: 1;
4686 unsigned TRISB4
: 1;
4687 unsigned TRISB5
: 1;
4688 unsigned TRISB6
: 1;
4689 unsigned TRISB7
: 1;
4705 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
4707 #define _TRISB_TRISB0 0x01
4708 #define _TRISB_RB0 0x01
4709 #define _TRISB_TRISB1 0x02
4710 #define _TRISB_RB1 0x02
4711 #define _TRISB_TRISB2 0x04
4712 #define _TRISB_RB2 0x04
4713 #define _TRISB_TRISB3 0x08
4714 #define _TRISB_RB3 0x08
4715 #define _TRISB_TRISB4 0x10
4716 #define _TRISB_RB4 0x10
4717 #define _TRISB_TRISB5 0x20
4718 #define _TRISB_RB5 0x20
4719 #define _TRISB_TRISB6 0x40
4720 #define _TRISB_RB6 0x40
4721 #define _TRISB_TRISB7 0x80
4722 #define _TRISB_RB7 0x80
4724 //==============================================================================
4727 //==============================================================================
4730 extern __at(0x0F94) __sfr DDRC
;
4736 unsigned TRISC0
: 1;
4737 unsigned TRISC1
: 1;
4738 unsigned TRISC2
: 1;
4739 unsigned TRISC3
: 1;
4740 unsigned TRISC4
: 1;
4741 unsigned TRISC5
: 1;
4742 unsigned TRISC6
: 1;
4743 unsigned TRISC7
: 1;
4759 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
4761 #define _TRISC0 0x01
4763 #define _TRISC1 0x02
4765 #define _TRISC2 0x04
4767 #define _TRISC3 0x08
4769 #define _TRISC4 0x10
4771 #define _TRISC5 0x20
4773 #define _TRISC6 0x40
4775 #define _TRISC7 0x80
4778 //==============================================================================
4781 //==============================================================================
4784 extern __at(0x0F94) __sfr TRISC
;
4790 unsigned TRISC0
: 1;
4791 unsigned TRISC1
: 1;
4792 unsigned TRISC2
: 1;
4793 unsigned TRISC3
: 1;
4794 unsigned TRISC4
: 1;
4795 unsigned TRISC5
: 1;
4796 unsigned TRISC6
: 1;
4797 unsigned TRISC7
: 1;
4813 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
4815 #define _TRISC_TRISC0 0x01
4816 #define _TRISC_RC0 0x01
4817 #define _TRISC_TRISC1 0x02
4818 #define _TRISC_RC1 0x02
4819 #define _TRISC_TRISC2 0x04
4820 #define _TRISC_RC2 0x04
4821 #define _TRISC_TRISC3 0x08
4822 #define _TRISC_RC3 0x08
4823 #define _TRISC_TRISC4 0x10
4824 #define _TRISC_RC4 0x10
4825 #define _TRISC_TRISC5 0x20
4826 #define _TRISC_RC5 0x20
4827 #define _TRISC_TRISC6 0x40
4828 #define _TRISC_RC6 0x40
4829 #define _TRISC_TRISC7 0x80
4830 #define _TRISC_RC7 0x80
4832 //==============================================================================
4835 //==============================================================================
4838 extern __at(0x0F9D) __sfr PIE1
;
4842 unsigned TMR1IE
: 1;
4843 unsigned TMR2IE
: 1;
4844 unsigned CCP1IE
: 1;
4852 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
4854 #define _TMR1IE 0x01
4855 #define _TMR2IE 0x02
4856 #define _CCP1IE 0x04
4862 //==============================================================================
4865 //==============================================================================
4868 extern __at(0x0F9E) __sfr PIR1
;
4872 unsigned TMR1IF
: 1;
4873 unsigned TMR2IF
: 1;
4874 unsigned CCP1IF
: 1;
4882 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
4884 #define _TMR1IF 0x01
4885 #define _TMR2IF 0x02
4886 #define _CCP1IF 0x04
4892 //==============================================================================
4895 //==============================================================================
4898 extern __at(0x0F9F) __sfr IPR1
;
4902 unsigned TMR1IP
: 1;
4903 unsigned TMR2IP
: 1;
4904 unsigned CCP1IP
: 1;
4912 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
4914 #define _TMR1IP 0x01
4915 #define _TMR2IP 0x02
4916 #define _CCP1IP 0x04
4922 //==============================================================================
4925 //==============================================================================
4928 extern __at(0x0FA0) __sfr PIE2
;
4933 unsigned TMR3IE
: 1;
4942 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
4944 #define _TMR3IE 0x02
4949 //==============================================================================
4952 //==============================================================================
4955 extern __at(0x0FA1) __sfr PIR2
;
4960 unsigned TMR3IF
: 1;
4969 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
4971 #define _TMR3IF 0x02
4976 //==============================================================================
4979 //==============================================================================
4982 extern __at(0x0FA2) __sfr IPR2
;
4987 unsigned TMR3IP
: 1;
4996 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
4998 #define _TMR3IP 0x02
5003 //==============================================================================
5006 //==============================================================================
5009 extern __at(0x0FA3) __sfr PIE3
;
5015 unsigned RXB0IE
: 1;
5016 unsigned RXB1IE
: 1;
5017 unsigned TXB0IE
: 1;
5018 unsigned TXB1IE
: 1;
5019 unsigned TXB2IE
: 1;
5038 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
5040 #define _RXB0IE 0x01
5042 #define _RXB1IE 0x02
5044 #define _TXB0IE 0x04
5046 #define _TXB1IE 0x08
5048 #define _TXB2IE 0x10
5055 //==============================================================================
5058 //==============================================================================
5061 extern __at(0x0FA4) __sfr PIR3
;
5067 unsigned RXB0IF
: 1;
5068 unsigned RXB1IF
: 1;
5069 unsigned TXB0IF
: 1;
5070 unsigned TXB1IF
: 1;
5071 unsigned TXB2IF
: 1;
5090 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
5092 #define _RXB0IF 0x01
5094 #define _RXB1IF 0x02
5096 #define _TXB0IF 0x04
5098 #define _TXB1IF 0x08
5100 #define _TXB2IF 0x10
5107 //==============================================================================
5110 //==============================================================================
5113 extern __at(0x0FA5) __sfr IPR3
;
5119 unsigned RXB0IP
: 1;
5120 unsigned RXB1IP
: 1;
5121 unsigned TXB0IP
: 1;
5122 unsigned TXB1IP
: 1;
5123 unsigned TXB2IP
: 1;
5142 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
5144 #define _RXB0IP 0x01
5145 #define _RXB1IP 0x02
5146 #define _TXB0IP 0x04
5147 #define _TXB1IP 0x08
5148 #define _TXB2IP 0x10
5154 //==============================================================================
5157 //==============================================================================
5160 extern __at(0x0FA6) __sfr EECON1
;
5189 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
5200 //==============================================================================
5202 extern __at(0x0FA7) __sfr EECON2
;
5203 extern __at(0x0FA8) __sfr EEDATA
;
5204 extern __at(0x0FA9) __sfr EEADR
;
5206 //==============================================================================
5209 extern __at(0x0FAB) __sfr RCSTA
;
5257 unsigned NOT_RC8
: 1;
5262 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
5274 #define _NOT_RC8 0x40
5277 //==============================================================================
5280 //==============================================================================
5283 extern __at(0x0FAC) __sfr TXSTA
;
5319 unsigned NOT_TX8
: 1;
5324 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
5334 #define _NOT_TX8 0x40
5337 //==============================================================================
5339 extern __at(0x0FAD) __sfr TXREG
;
5340 extern __at(0x0FAE) __sfr RCREG
;
5341 extern __at(0x0FAF) __sfr SPBRG
;
5343 //==============================================================================
5346 extern __at(0x0FB1) __sfr T3CON
;
5352 unsigned TMR3ON
: 1;
5353 unsigned TMR3CS
: 1;
5354 unsigned NOT_T3SYNC
: 1;
5355 unsigned T3CCP1
: 1;
5356 unsigned T3CKPS0
: 1;
5357 unsigned T3CKPS1
: 1;
5358 unsigned T3ECCP1
: 1;
5366 unsigned T3INSYNC
: 1;
5378 unsigned T3SYNC
: 1;
5389 unsigned T3CKPS
: 2;
5394 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
5396 #define _T3CON_TMR3ON 0x01
5397 #define _T3CON_TMR3CS 0x02
5398 #define _T3CON_NOT_T3SYNC 0x04
5399 #define _T3CON_T3INSYNC 0x04
5400 #define _T3CON_T3SYNC 0x04
5401 #define _T3CON_T3CCP1 0x08
5402 #define _T3CON_T3CKPS0 0x10
5403 #define _T3CON_T3CKPS1 0x20
5404 #define _T3CON_T3ECCP1 0x40
5405 #define _T3CON_RD16 0x80
5407 //==============================================================================
5409 extern __at(0x0FB2) __sfr TMR3
;
5410 extern __at(0x0FB2) __sfr TMR3L
;
5411 extern __at(0x0FB3) __sfr TMR3H
;
5413 //==============================================================================
5416 extern __at(0x0FBD) __sfr CCP1CON
;
5422 unsigned CCP1M0
: 1;
5423 unsigned CCP1M1
: 1;
5424 unsigned CCP1M2
: 1;
5425 unsigned CCP1M3
: 1;
5458 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
5460 #define _CCP1M0 0x01
5461 #define _CCP1M1 0x02
5462 #define _CCP1M2 0x04
5463 #define _CCP1M3 0x08
5469 //==============================================================================
5471 extern __at(0x0FBE) __sfr CCPR1
;
5472 extern __at(0x0FBE) __sfr CCPR1L
;
5473 extern __at(0x0FBF) __sfr CCPR1H
;
5475 //==============================================================================
5478 extern __at(0x0FC1) __sfr ADCON1
;
5501 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5510 //==============================================================================
5513 //==============================================================================
5516 extern __at(0x0FC2) __sfr ADCON0
;
5524 unsigned GO_NOT_DONE
: 1;
5548 unsigned GO_DONE
: 1;
5572 unsigned NOT_DONE
: 1;
5594 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
5597 #define _GO_NOT_DONE 0x04
5599 #define _GO_DONE 0x04
5601 #define _NOT_DONE 0x04
5608 //==============================================================================
5610 extern __at(0x0FC3) __sfr ADRES
;
5611 extern __at(0x0FC3) __sfr ADRESL
;
5612 extern __at(0x0FC4) __sfr ADRESH
;
5614 //==============================================================================
5617 extern __at(0x0FC5) __sfr SSPCON2
;
5627 unsigned ACKSTAT
: 1;
5631 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5639 #define _ACKSTAT 0x40
5642 //==============================================================================
5645 //==============================================================================
5648 extern __at(0x0FC6) __sfr SSPCON1
;
5671 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
5682 //==============================================================================
5685 //==============================================================================
5688 extern __at(0x0FC7) __sfr SSPSTAT
;
5696 unsigned R_NOT_W
: 1;
5699 unsigned D_NOT_A
: 1;
5708 unsigned I2C_READ
: 1;
5709 unsigned I2C_START
: 1;
5710 unsigned I2C_STOP
: 1;
5711 unsigned I2C_DATA
: 1;
5732 unsigned READ_WRITE
: 1;
5735 unsigned DATA_ADDRESS
: 1;
5744 unsigned NOT_WRITE
: 1;
5747 unsigned NOT_ADDRESS
: 1;
5783 unsigned I2C_DAT
: 1;
5789 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5793 #define _R_NOT_W 0x04
5794 #define _I2C_READ 0x04
5796 #define _READ_WRITE 0x04
5797 #define _NOT_WRITE 0x04
5801 #define _I2C_START 0x08
5803 #define _I2C_STOP 0x10
5804 #define _D_NOT_A 0x20
5805 #define _I2C_DATA 0x20
5807 #define _DATA_ADDRESS 0x20
5808 #define _NOT_ADDRESS 0x20
5811 #define _I2C_DAT 0x20
5815 //==============================================================================
5817 extern __at(0x0FC8) __sfr SSPADD
;
5818 extern __at(0x0FC9) __sfr SSPBUF
;
5820 //==============================================================================
5823 extern __at(0x0FCA) __sfr T2CON
;
5829 unsigned T2CKPS0
: 1;
5830 unsigned T2CKPS1
: 1;
5831 unsigned TMR2ON
: 1;
5832 unsigned TOUTPS0
: 1;
5833 unsigned TOUTPS1
: 1;
5834 unsigned TOUTPS2
: 1;
5835 unsigned TOUTPS3
: 1;
5841 unsigned T2CKPS
: 2;
5848 unsigned TOUTPS
: 4;
5853 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5855 #define _T2CKPS0 0x01
5856 #define _T2CKPS1 0x02
5857 #define _TMR2ON 0x04
5858 #define _TOUTPS0 0x08
5859 #define _TOUTPS1 0x10
5860 #define _TOUTPS2 0x20
5861 #define _TOUTPS3 0x40
5863 //==============================================================================
5865 extern __at(0x0FCB) __sfr PR2
;
5866 extern __at(0x0FCC) __sfr TMR2
;
5868 //==============================================================================
5871 extern __at(0x0FCD) __sfr T1CON
;
5877 unsigned TMR1ON
: 1;
5878 unsigned TMR1CS
: 1;
5879 unsigned NOT_T1SYNC
: 1;
5880 unsigned T1OSCEN
: 1;
5881 unsigned T1CKPS0
: 1;
5882 unsigned T1CKPS1
: 1;
5891 unsigned T1INSYNC
: 1;
5903 unsigned T1SYNC
: 1;
5914 unsigned T1CKPS
: 2;
5919 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5921 #define _TMR1ON 0x01
5922 #define _TMR1CS 0x02
5923 #define _NOT_T1SYNC 0x04
5924 #define _T1INSYNC 0x04
5925 #define _T1SYNC 0x04
5926 #define _T1OSCEN 0x08
5927 #define _T1CKPS0 0x10
5928 #define _T1CKPS1 0x20
5931 //==============================================================================
5933 extern __at(0x0FCE) __sfr TMR1
;
5934 extern __at(0x0FCE) __sfr TMR1L
;
5935 extern __at(0x0FCF) __sfr TMR1H
;
5937 //==============================================================================
5940 extern __at(0x0FD0) __sfr RCON
;
5946 unsigned NOT_BOR
: 1;
5947 unsigned NOT_POR
: 1;
5948 unsigned NOT_PD
: 1;
5949 unsigned NOT_TO
: 1;
5950 unsigned NOT_RI
: 1;
5965 unsigned NOT_IPEN
: 1;
5969 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5971 #define _NOT_BOR 0x01
5973 #define _NOT_POR 0x02
5975 #define _NOT_PD 0x04
5977 #define _NOT_TO 0x08
5979 #define _NOT_RI 0x10
5982 #define _NOT_IPEN 0x80
5984 //==============================================================================
5987 //==============================================================================
5990 extern __at(0x0FD1) __sfr WDTCON
;
5996 unsigned SWDTEN
: 1;
6019 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
6021 #define _SWDTEN 0x01
6024 //==============================================================================
6027 //==============================================================================
6030 extern __at(0x0FD2) __sfr LVDCON
;
6065 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
6075 //==============================================================================
6078 //==============================================================================
6081 extern __at(0x0FD3) __sfr OSCCON
;
6095 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6099 //==============================================================================
6102 //==============================================================================
6105 extern __at(0x0FD5) __sfr T0CON
;
6117 unsigned T08BIT
: 1;
6118 unsigned TMR0ON
: 1;
6128 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6136 #define _T08BIT 0x40
6137 #define _TMR0ON 0x80
6139 //==============================================================================
6141 extern __at(0x0FD6) __sfr TMR0
;
6142 extern __at(0x0FD6) __sfr TMR0L
;
6143 extern __at(0x0FD7) __sfr TMR0H
;
6145 //==============================================================================
6148 extern __at(0x0FD8) __sfr STATUS
;
6162 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6170 //==============================================================================
6172 extern __at(0x0FD9) __sfr FSR2L
;
6173 extern __at(0x0FDA) __sfr FSR2H
;
6174 extern __at(0x0FDB) __sfr PLUSW2
;
6175 extern __at(0x0FDC) __sfr PREINC2
;
6176 extern __at(0x0FDD) __sfr POSTDEC2
;
6177 extern __at(0x0FDE) __sfr POSTINC2
;
6178 extern __at(0x0FDF) __sfr INDF2
;
6179 extern __at(0x0FE0) __sfr BSR
;
6180 extern __at(0x0FE1) __sfr FSR1L
;
6181 extern __at(0x0FE2) __sfr FSR1H
;
6182 extern __at(0x0FE3) __sfr PLUSW1
;
6183 extern __at(0x0FE4) __sfr PREINC1
;
6184 extern __at(0x0FE5) __sfr POSTDEC1
;
6185 extern __at(0x0FE6) __sfr POSTINC1
;
6186 extern __at(0x0FE7) __sfr INDF1
;
6187 extern __at(0x0FE8) __sfr WREG
;
6188 extern __at(0x0FE9) __sfr FSR0L
;
6189 extern __at(0x0FEA) __sfr FSR0H
;
6190 extern __at(0x0FEB) __sfr PLUSW0
;
6191 extern __at(0x0FEC) __sfr PREINC0
;
6192 extern __at(0x0FED) __sfr POSTDEC0
;
6193 extern __at(0x0FEE) __sfr POSTINC0
;
6194 extern __at(0x0FEF) __sfr INDF0
;
6196 //==============================================================================
6199 extern __at(0x0FF0) __sfr INTCON3
;
6205 unsigned INT1IF
: 1;
6206 unsigned INT2IF
: 1;
6208 unsigned INT1IE
: 1;
6209 unsigned INT2IE
: 1;
6211 unsigned INT1IP
: 1;
6212 unsigned INT2IP
: 1;
6228 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6230 #define _INT1IF 0x01
6232 #define _INT2IF 0x02
6234 #define _INT1IE 0x08
6236 #define _INT2IE 0x10
6238 #define _INT1IP 0x40
6240 #define _INT2IP 0x80
6243 //==============================================================================
6246 //==============================================================================
6249 extern __at(0x0FF1) __sfr INTCON2
;
6257 unsigned TMR0IP
: 1;
6259 unsigned INTEDG2
: 1;
6260 unsigned INTEDG1
: 1;
6261 unsigned INTEDG0
: 1;
6262 unsigned NOT_RBPU
: 1;
6278 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6281 #define _TMR0IP 0x04
6283 #define _INTEDG2 0x10
6284 #define _INTEDG1 0x20
6285 #define _INTEDG0 0x40
6286 #define _NOT_RBPU 0x80
6289 //==============================================================================
6292 //==============================================================================
6295 extern __at(0x0FF2) __sfr INTCON
;
6302 unsigned INT0IF
: 1;
6303 unsigned TMR0IF
: 1;
6305 unsigned INT0IE
: 1;
6306 unsigned TMR0IE
: 1;
6307 unsigned PEIE_GIEL
: 1;
6308 unsigned GIE_GIEH
: 1;
6336 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6339 #define _INT0IF 0x02
6341 #define _TMR0IF 0x04
6344 #define _INT0IE 0x10
6346 #define _TMR0IE 0x20
6348 #define _PEIE_GIEL 0x40
6351 #define _GIE_GIEH 0x80
6355 //==============================================================================
6358 //==============================================================================
6361 extern __at(0x0FF2) __sfr INTCON1
;
6368 unsigned INT0IF
: 1;
6369 unsigned TMR0IF
: 1;
6371 unsigned INT0IE
: 1;
6372 unsigned TMR0IE
: 1;
6373 unsigned PEIE_GIEL
: 1;
6374 unsigned GIE_GIEH
: 1;
6402 extern __at(0x0FF2) volatile __INTCON1bits_t INTCON1bits
;
6404 #define _INTCON1_RBIF 0x01
6405 #define _INTCON1_INT0IF 0x02
6406 #define _INTCON1_INT0F 0x02
6407 #define _INTCON1_TMR0IF 0x04
6408 #define _INTCON1_T0IF 0x04
6409 #define _INTCON1_RBIE 0x08
6410 #define _INTCON1_INT0IE 0x10
6411 #define _INTCON1_INT0E 0x10
6412 #define _INTCON1_TMR0IE 0x20
6413 #define _INTCON1_T0IE 0x20
6414 #define _INTCON1_PEIE_GIEL 0x40
6415 #define _INTCON1_PEIE 0x40
6416 #define _INTCON1_GIEL 0x40
6417 #define _INTCON1_GIE_GIEH 0x80
6418 #define _INTCON1_GIE 0x80
6419 #define _INTCON1_GIEH 0x80
6421 //==============================================================================
6423 extern __at(0x0FF3) __sfr PROD
;
6424 extern __at(0x0FF3) __sfr PRODL
;
6425 extern __at(0x0FF4) __sfr PRODH
;
6426 extern __at(0x0FF5) __sfr TABLAT
;
6427 extern __at(0x0FF6) __sfr TBLPTR
;
6428 extern __at(0x0FF6) __sfr TBLPTRL
;
6429 extern __at(0x0FF7) __sfr TBLPTRH
;
6430 extern __at(0x0FF8) __sfr TBLPTRU
;
6431 extern __at(0x0FF9) __sfr PC
;
6432 extern __at(0x0FF9) __sfr PCL
;
6433 extern __at(0x0FFA) __sfr PCLATH
;
6434 extern __at(0x0FFB) __sfr PCLATU
;
6436 //==============================================================================
6439 extern __at(0x0FFC) __sfr STKPTR
;
6445 unsigned STKPTR0
: 1;
6446 unsigned STKPTR1
: 1;
6447 unsigned STKPTR2
: 1;
6448 unsigned STKPTR3
: 1;
6449 unsigned STKPTR4
: 1;
6451 unsigned STKUNF
: 1;
6452 unsigned STKFUL
: 1;
6464 unsigned STKOVF
: 1;
6475 unsigned STKPTR
: 5;
6480 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6482 #define _STKPTR0 0x01
6484 #define _STKPTR1 0x02
6486 #define _STKPTR2 0x04
6488 #define _STKPTR3 0x08
6490 #define _STKPTR4 0x10
6492 #define _STKUNF 0x40
6493 #define _STKFUL 0x80
6494 #define _STKOVF 0x80
6496 //==============================================================================
6498 extern __at(0x0FFD) __sfr TOS
;
6499 extern __at(0x0FFD) __sfr TOSL
;
6500 extern __at(0x0FFE) __sfr TOSH
;
6501 extern __at(0x0FFF) __sfr TOSU
;
6503 //==============================================================================
6505 // Configuration Bits
6507 //==============================================================================
6509 #define __CONFIG1H 0x300001
6510 #define __CONFIG2L 0x300002
6511 #define __CONFIG2H 0x300003
6512 #define __CONFIG4L 0x300006
6513 #define __CONFIG5L 0x300008
6514 #define __CONFIG5H 0x300009
6515 #define __CONFIG6L 0x30000A
6516 #define __CONFIG6H 0x30000B
6517 #define __CONFIG7L 0x30000C
6518 #define __CONFIG7H 0x30000D
6520 //----------------------------- CONFIG1H Options -------------------------------
6522 #define _LP_OSC 0xF8 // LP oscillator.
6523 #define _LP_OSC_1H 0xF8 // LP oscillator.
6524 #define _XT_OSC 0xF9 // XT oscillator.
6525 #define _XT_OSC_1H 0xF9 // XT oscillator.
6526 #define _HS_OSC 0xFA // HS oscillator.
6527 #define _HS_OSC_1H 0xFA // HS oscillator.
6528 #define _RC_OSC 0xFB // RC oscillator.
6529 #define _RC_OSC_1H 0xFB // RC oscillator.
6530 #define _EC_OSC 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
6531 #define _EC_OSC_1H 0xFC // EC oscillator w/ OSC2 configured as divide-by-4 clock output.
6532 #define _ECIO_OSC 0xFD // EC oscillator w/ OSC2 configured as RA6.
6533 #define _ECIO_OSC_1H 0xFD // EC oscillator w/ OSC2 configured as RA6.
6534 #define _HSPLL_OSC 0xFE // HS oscillator with PLL enabled/Clock frequency = (4 x FOSC).
6535 #define _HSPLL_OSC_1H 0xFE // HS oscillator with PLL enabled/Clock frequency = (4 x FOSC).
6536 #define _RCIO_OSC 0xFF // RC oscillator w/ OSC2 configured as RA6.
6537 #define _RCIO_OSC_1H 0xFF // RC oscillator w/ OSC2 configured as RA6.
6538 #define _OSCS_ON_1H 0xDF // Oscillator system clock switch option is enabled (oscillator switching is enabled).
6539 #define _OSCS_OFF_1H 0xFF // Oscillator system clock switch option is disabled (main oscillator is source).
6541 //----------------------------- CONFIG2L Options -------------------------------
6543 #define _PWRT_ON_2L 0xFE // PWRT enabled.
6544 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
6545 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
6546 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
6547 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
6548 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
6549 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
6550 #define _BORV_25 0xFF // VBOR set to 2.5V.
6551 #define _BORV_25_2L 0xFF // VBOR set to 2.5V.
6553 //----------------------------- CONFIG2H Options -------------------------------
6555 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
6556 #define _WDT_ON_2H 0xFF // WDT enabled.
6557 #define _WDTPS_1_2H 0xF1 // 1:1.
6558 #define _WDTPS_2_2H 0xF3 // 1:2.
6559 #define _WDTPS_4_2H 0xF5 // 1:4.
6560 #define _WDTPS_8_2H 0xF7 // 1:8.
6561 #define _WDTPS_16_2H 0xF9 // 1:16.
6562 #define _WDTPS_32_2H 0xFB // 1:32.
6563 #define _WDTPS_64_2H 0xFD // 1:64.
6564 #define _WDTPS_128_2H 0xFF // 1:128.
6566 //----------------------------- CONFIG4L Options -------------------------------
6568 #define _STVR_OFF_4L 0xFE // Stack Full/Underflow will not cause Reset.
6569 #define _STVR_ON_4L 0xFF // Stack Full/Underflow will cause Reset.
6570 #define _LVP_OFF_4L 0xFB // Low-Voltage ICSP disabled.
6571 #define _LVP_ON_4L 0xFF // Low-Voltage ICSP enabled.
6572 #define _DEBUG_ON_4L 0x7F // Background Debugger enabled. RB6 and RB7 are dedicated to In-Circuit Debug.
6573 #define _DEBUG_OFF_4L 0xFF // Background Debugger disabled. RB6 and RB7 configured as general purpose I/O pins.
6575 //----------------------------- CONFIG5L Options -------------------------------
6577 #define _CP0_ON_5L 0xFE // Block 0 (000200-001FFFh) code protected.
6578 #define _CP0_OFF_5L 0xFF // Block 0 (000200-001FFFh) not code protected.
6579 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code protected.
6580 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code protected.
6582 //----------------------------- CONFIG5H Options -------------------------------
6584 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code protected.
6585 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code protected.
6586 #define _CPD_ON_5H 0x7F // Data EEPROM code protected.
6587 #define _CPD_OFF_5H 0xFF // Data EEPROM not code protected.
6589 //----------------------------- CONFIG6L Options -------------------------------
6591 #define _WRT0_ON_6L 0xFE // Block 0 (000200-001FFFh) write protected.
6592 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-001FFFh) not write protected.
6593 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write protected.
6594 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write protected.
6596 //----------------------------- CONFIG6H Options -------------------------------
6598 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write protected.
6599 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write protected.
6600 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write protected.
6601 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write protected.
6602 #define _WRTD_ON_6H 0x7F // Data EEPROM write protected.
6603 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write protected.
6605 //----------------------------- CONFIG7L Options -------------------------------
6607 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-001FFFh) protected from Table Reads executed in other blocks.
6608 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-001FFFh) not protected from Table Reads executed in other blocks.
6609 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from Table Reads executed in other blocks.
6610 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from Table Reads executed in other blocks.
6612 //----------------------------- CONFIG7H Options -------------------------------
6614 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) protected from Table Reads executed in other blocks.
6615 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from Table Reads executed in other blocks.
6617 //==============================================================================
6619 #define __DEVID1 0x3FFFFE
6620 #define __DEVID2 0x3FFFFF
6622 #define __IDLOC0 0x200000
6623 #define __IDLOC1 0x200001
6624 #define __IDLOC2 0x200002
6625 #define __IDLOC3 0x200003
6626 #define __IDLOC4 0x200004
6627 #define __IDLOC5 0x200005
6628 #define __IDLOC6 0x200006
6629 #define __IDLOC7 0x200007
6631 #endif // #ifndef __PIC18LF248_H__