2 * This declarations of the PIC18LF24K50 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:54 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF24K50_H__
26 #define __PIC18LF24K50_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F57) __sfr SRCON1
;
54 extern __at(0x0F57) volatile __SRCON1bits_t SRCON1bits
;
65 //==============================================================================
68 //==============================================================================
71 extern __at(0x0F58) __sfr SRCON0
;
95 extern __at(0x0F58) volatile __SRCON0bits_t SRCON0bits
;
106 //==============================================================================
109 //==============================================================================
112 extern __at(0x0F59) __sfr CCPTMRS
;
126 extern __at(0x0F59) volatile __CCPTMRSbits_t CCPTMRSbits
;
131 //==============================================================================
134 //==============================================================================
137 extern __at(0x0F5B) __sfr ANSELA
;
151 extern __at(0x0F5B) volatile __ANSELAbits_t ANSELAbits
;
159 //==============================================================================
162 //==============================================================================
165 extern __at(0x0F5C) __sfr ANSELB
;
188 extern __at(0x0F5C) volatile __ANSELBbits_t ANSELBbits
;
197 //==============================================================================
200 //==============================================================================
203 extern __at(0x0F5D) __sfr ANSELC
;
217 extern __at(0x0F5D) volatile __ANSELCbits_t ANSELCbits
;
223 //==============================================================================
226 //==============================================================================
229 extern __at(0x0F60) __sfr UCON
;
243 extern __at(0x0F60) volatile __UCONbits_t UCONbits
;
252 //==============================================================================
255 //==============================================================================
258 extern __at(0x0F61) __sfr USTAT
;
282 extern __at(0x0F61) volatile __USTATbits_t USTATbits
;
291 //==============================================================================
294 //==============================================================================
297 extern __at(0x0F62) __sfr UCFG
;
320 extern __at(0x0F62) volatile __UCFGbits_t UCFGbits
;
330 //==============================================================================
333 //==============================================================================
336 extern __at(0x0F63) __sfr UADDR
;
359 extern __at(0x0F63) volatile __UADDRbits_t UADDRbits
;
369 //==============================================================================
372 //==============================================================================
375 extern __at(0x0F64) __sfr UIE
;
384 unsigned STALLIE
: 1;
389 extern __at(0x0F64) volatile __UIEbits_t UIEbits
;
396 #define _STALLIE 0x20
399 //==============================================================================
402 //==============================================================================
405 extern __at(0x0F65) __sfr UIR
;
414 unsigned STALLIF
: 1;
419 extern __at(0x0F65) volatile __UIRbits_t UIRbits
;
426 #define _STALLIF 0x20
429 //==============================================================================
432 //==============================================================================
435 extern __at(0x0F66) __sfr UEIE
;
441 unsigned CRC16EE
: 1;
449 extern __at(0x0F66) volatile __UEIEbits_t UEIEbits
;
453 #define _CRC16EE 0x04
458 //==============================================================================
461 //==============================================================================
464 extern __at(0x0F67) __sfr UEIR
;
470 unsigned CRC16EF
: 1;
478 extern __at(0x0F67) volatile __UEIRbits_t UEIRbits
;
482 #define _CRC16EF 0x04
487 //==============================================================================
489 extern __at(0x0F68) __sfr UFRM
;
491 //==============================================================================
494 extern __at(0x0F68) __sfr UFRML
;
508 extern __at(0x0F68) volatile __UFRMLbits_t UFRMLbits
;
519 //==============================================================================
522 //==============================================================================
525 extern __at(0x0F69) __sfr UFRMH
;
539 extern __at(0x0F69) volatile __UFRMHbits_t UFRMHbits
;
545 //==============================================================================
548 //==============================================================================
551 extern __at(0x0F6A) __sfr UEP0
;
555 unsigned EPSTALL
: 1;
557 unsigned EPOUTEN
: 1;
558 unsigned EPCONDIS
: 1;
565 extern __at(0x0F6A) volatile __UEP0bits_t UEP0bits
;
567 #define _EPSTALL 0x01
569 #define _EPOUTEN 0x04
570 #define _EPCONDIS 0x08
573 //==============================================================================
576 //==============================================================================
579 extern __at(0x0F6B) __sfr UEP1
;
583 unsigned EPSTALL
: 1;
585 unsigned EPOUTEN
: 1;
586 unsigned EPCONDIS
: 1;
593 extern __at(0x0F6B) volatile __UEP1bits_t UEP1bits
;
595 #define _UEP1_EPSTALL 0x01
596 #define _UEP1_EPINEN 0x02
597 #define _UEP1_EPOUTEN 0x04
598 #define _UEP1_EPCONDIS 0x08
599 #define _UEP1_EPHSHK 0x10
601 //==============================================================================
604 //==============================================================================
607 extern __at(0x0F6C) __sfr UEP2
;
611 unsigned EPSTALL
: 1;
613 unsigned EPOUTEN
: 1;
614 unsigned EPCONDIS
: 1;
621 extern __at(0x0F6C) volatile __UEP2bits_t UEP2bits
;
623 #define _UEP2_EPSTALL 0x01
624 #define _UEP2_EPINEN 0x02
625 #define _UEP2_EPOUTEN 0x04
626 #define _UEP2_EPCONDIS 0x08
627 #define _UEP2_EPHSHK 0x10
629 //==============================================================================
632 //==============================================================================
635 extern __at(0x0F6D) __sfr UEP3
;
639 unsigned EPSTALL
: 1;
641 unsigned EPOUTEN
: 1;
642 unsigned EPCONDIS
: 1;
649 extern __at(0x0F6D) volatile __UEP3bits_t UEP3bits
;
651 #define _UEP3_EPSTALL 0x01
652 #define _UEP3_EPINEN 0x02
653 #define _UEP3_EPOUTEN 0x04
654 #define _UEP3_EPCONDIS 0x08
655 #define _UEP3_EPHSHK 0x10
657 //==============================================================================
660 //==============================================================================
663 extern __at(0x0F6E) __sfr UEP4
;
667 unsigned EPSTALL
: 1;
669 unsigned EPOUTEN
: 1;
670 unsigned EPCONDIS
: 1;
677 extern __at(0x0F6E) volatile __UEP4bits_t UEP4bits
;
679 #define _UEP4_EPSTALL 0x01
680 #define _UEP4_EPINEN 0x02
681 #define _UEP4_EPOUTEN 0x04
682 #define _UEP4_EPCONDIS 0x08
683 #define _UEP4_EPHSHK 0x10
685 //==============================================================================
688 //==============================================================================
691 extern __at(0x0F6F) __sfr UEP5
;
695 unsigned EPSTALL
: 1;
697 unsigned EPOUTEN
: 1;
698 unsigned EPCONDIS
: 1;
705 extern __at(0x0F6F) volatile __UEP5bits_t UEP5bits
;
707 #define _UEP5_EPSTALL 0x01
708 #define _UEP5_EPINEN 0x02
709 #define _UEP5_EPOUTEN 0x04
710 #define _UEP5_EPCONDIS 0x08
711 #define _UEP5_EPHSHK 0x10
713 //==============================================================================
716 //==============================================================================
719 extern __at(0x0F70) __sfr UEP6
;
723 unsigned EPSTALL
: 1;
725 unsigned EPOUTEN
: 1;
726 unsigned EPCONDIS
: 1;
733 extern __at(0x0F70) volatile __UEP6bits_t UEP6bits
;
735 #define _UEP6_EPSTALL 0x01
736 #define _UEP6_EPINEN 0x02
737 #define _UEP6_EPOUTEN 0x04
738 #define _UEP6_EPCONDIS 0x08
739 #define _UEP6_EPHSHK 0x10
741 //==============================================================================
744 //==============================================================================
747 extern __at(0x0F71) __sfr UEP7
;
751 unsigned EPSTALL
: 1;
753 unsigned EPOUTEN
: 1;
754 unsigned EPCONDIS
: 1;
761 extern __at(0x0F71) volatile __UEP7bits_t UEP7bits
;
763 #define _UEP7_EPSTALL 0x01
764 #define _UEP7_EPINEN 0x02
765 #define _UEP7_EPOUTEN 0x04
766 #define _UEP7_EPCONDIS 0x08
767 #define _UEP7_EPHSHK 0x10
769 //==============================================================================
772 //==============================================================================
775 extern __at(0x0F72) __sfr UEP8
;
779 unsigned EPSTALL
: 1;
781 unsigned EPOUTEN
: 1;
782 unsigned EPCONDIS
: 1;
789 extern __at(0x0F72) volatile __UEP8bits_t UEP8bits
;
791 #define _UEP8_EPSTALL 0x01
792 #define _UEP8_EPINEN 0x02
793 #define _UEP8_EPOUTEN 0x04
794 #define _UEP8_EPCONDIS 0x08
795 #define _UEP8_EPHSHK 0x10
797 //==============================================================================
800 //==============================================================================
803 extern __at(0x0F73) __sfr UEP9
;
807 unsigned EPSTALL
: 1;
809 unsigned EPOUTEN
: 1;
810 unsigned EPCONDIS
: 1;
817 extern __at(0x0F73) volatile __UEP9bits_t UEP9bits
;
819 #define _UEP9_EPSTALL 0x01
820 #define _UEP9_EPINEN 0x02
821 #define _UEP9_EPOUTEN 0x04
822 #define _UEP9_EPCONDIS 0x08
823 #define _UEP9_EPHSHK 0x10
825 //==============================================================================
828 //==============================================================================
831 extern __at(0x0F74) __sfr UEP10
;
835 unsigned EPSTALL
: 1;
837 unsigned EPOUTEN
: 1;
838 unsigned EPCONDIS
: 1;
845 extern __at(0x0F74) volatile __UEP10bits_t UEP10bits
;
847 #define _UEP10_EPSTALL 0x01
848 #define _UEP10_EPINEN 0x02
849 #define _UEP10_EPOUTEN 0x04
850 #define _UEP10_EPCONDIS 0x08
851 #define _UEP10_EPHSHK 0x10
853 //==============================================================================
856 //==============================================================================
859 extern __at(0x0F75) __sfr UEP11
;
863 unsigned EPSTALL
: 1;
865 unsigned EPOUTEN
: 1;
866 unsigned EPCONDIS
: 1;
873 extern __at(0x0F75) volatile __UEP11bits_t UEP11bits
;
875 #define _UEP11_EPSTALL 0x01
876 #define _UEP11_EPINEN 0x02
877 #define _UEP11_EPOUTEN 0x04
878 #define _UEP11_EPCONDIS 0x08
879 #define _UEP11_EPHSHK 0x10
881 //==============================================================================
884 //==============================================================================
887 extern __at(0x0F76) __sfr UEP12
;
891 unsigned EPSTALL
: 1;
893 unsigned EPOUTEN
: 1;
894 unsigned EPCONDIS
: 1;
901 extern __at(0x0F76) volatile __UEP12bits_t UEP12bits
;
903 #define _UEP12_EPSTALL 0x01
904 #define _UEP12_EPINEN 0x02
905 #define _UEP12_EPOUTEN 0x04
906 #define _UEP12_EPCONDIS 0x08
907 #define _UEP12_EPHSHK 0x10
909 //==============================================================================
912 //==============================================================================
915 extern __at(0x0F77) __sfr UEP13
;
919 unsigned EPSTALL
: 1;
921 unsigned EPOUTEN
: 1;
922 unsigned EPCONDIS
: 1;
929 extern __at(0x0F77) volatile __UEP13bits_t UEP13bits
;
931 #define _UEP13_EPSTALL 0x01
932 #define _UEP13_EPINEN 0x02
933 #define _UEP13_EPOUTEN 0x04
934 #define _UEP13_EPCONDIS 0x08
935 #define _UEP13_EPHSHK 0x10
937 //==============================================================================
940 //==============================================================================
943 extern __at(0x0F78) __sfr UEP14
;
947 unsigned EPSTALL
: 1;
949 unsigned EPOUTEN
: 1;
950 unsigned EPCONDIS
: 1;
957 extern __at(0x0F78) volatile __UEP14bits_t UEP14bits
;
959 #define _UEP14_EPSTALL 0x01
960 #define _UEP14_EPINEN 0x02
961 #define _UEP14_EPOUTEN 0x04
962 #define _UEP14_EPCONDIS 0x08
963 #define _UEP14_EPHSHK 0x10
965 //==============================================================================
968 //==============================================================================
971 extern __at(0x0F79) __sfr UEP15
;
975 unsigned EPSTALL
: 1;
977 unsigned EPOUTEN
: 1;
978 unsigned EPCONDIS
: 1;
985 extern __at(0x0F79) volatile __UEP15bits_t UEP15bits
;
987 #define _UEP15_EPSTALL 0x01
988 #define _UEP15_EPINEN 0x02
989 #define _UEP15_EPOUTEN 0x04
990 #define _UEP15_EPCONDIS 0x08
991 #define _UEP15_EPHSHK 0x10
993 //==============================================================================
996 //==============================================================================
999 extern __at(0x0F7A) __sfr SLRCON
;
1013 extern __at(0x0F7A) volatile __SLRCONbits_t SLRCONbits
;
1019 //==============================================================================
1022 //==============================================================================
1025 extern __at(0x0F7B) __sfr VREFCON2
;
1048 extern __at(0x0F7B) volatile __VREFCON2bits_t VREFCON2bits
;
1056 //==============================================================================
1059 //==============================================================================
1062 extern __at(0x0F7C) __sfr VREFCON1
;
1068 unsigned DACNSS
: 1;
1070 unsigned DACPSS0
: 1;
1071 unsigned DACPSS1
: 1;
1074 unsigned DACLPS
: 1;
1081 unsigned DACPSS
: 2;
1086 extern __at(0x0F7C) volatile __VREFCON1bits_t VREFCON1bits
;
1088 #define _DACNSS 0x01
1089 #define _DACPSS0 0x04
1090 #define _DACPSS1 0x08
1092 #define _DACLPS 0x40
1095 //==============================================================================
1098 //==============================================================================
1101 extern __at(0x0F7D) __sfr VREFCON0
;
1125 extern __at(0x0F7D) volatile __VREFCON0bits_t VREFCON0bits
;
1134 //==============================================================================
1137 //==============================================================================
1140 extern __at(0x0F7E) __sfr PMD0
;
1146 unsigned TMR1MD
: 1;
1147 unsigned TMR2MD
: 1;
1148 unsigned TMR3MD
: 1;
1152 unsigned UARTMD
: 1;
1164 unsigned UART1MD
: 1;
1169 extern __at(0x0F7E) volatile __PMD0bits_t PMD0bits
;
1171 #define _TMR1MD 0x01
1172 #define _TMR2MD 0x02
1173 #define _TMR3MD 0x04
1177 #define _UARTMD 0x40
1178 #define _UART1MD 0x40
1180 //==============================================================================
1183 //==============================================================================
1186 extern __at(0x0F7F) __sfr PMD1
;
1192 unsigned CCP1MD
: 1;
1193 unsigned CCP2MD
: 1;
1195 unsigned CMP1MD
: 1;
1196 unsigned CMP2MD
: 1;
1197 unsigned CTMUMD
: 1;
1198 unsigned MSSPMD
: 1;
1210 unsigned SSP1MD
: 1;
1222 unsigned MSSP1MD
: 1;
1227 extern __at(0x0F7F) volatile __PMD1bits_t PMD1bits
;
1229 #define _CCP1MD 0x01
1230 #define _CCP2MD 0x02
1232 #define _CMP1MD 0x08
1233 #define _CMP2MD 0x10
1234 #define _CTMUMD 0x20
1235 #define _MSSPMD 0x40
1236 #define _SSP1MD 0x40
1237 #define _MSSP1MD 0x40
1239 //==============================================================================
1242 //==============================================================================
1245 extern __at(0x0F80) __sfr PORTA
;
1292 unsigned HLVDIN
: 1;
1298 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1300 #define _PORTA_RA0 0x01
1301 #define _PORTA_AN0 0x01
1302 #define _PORTA_RA1 0x02
1303 #define _PORTA_AN1 0x02
1304 #define _PORTA_RA2 0x04
1305 #define _PORTA_AN2 0x04
1306 #define _PORTA_VREFM 0x04
1307 #define _PORTA_RA3 0x08
1308 #define _PORTA_AN3 0x08
1309 #define _PORTA_VREFP 0x08
1310 #define _PORTA_RA4 0x10
1311 #define _PORTA_T0CKI 0x10
1312 #define _PORTA_RA5 0x20
1313 #define _PORTA_AN4 0x20
1314 #define _PORTA_LVDIN 0x20
1315 #define _PORTA_HLVDIN 0x20
1316 #define _PORTA_RA6 0x40
1317 #define _PORTA_OSC2 0x40
1318 #define _PORTA_RA7 0x80
1320 //==============================================================================
1323 //==============================================================================
1326 extern __at(0x0F81) __sfr PORTB
;
1361 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1363 #define _PORTB_RB0 0x01
1364 #define _PORTB_INT0 0x01
1365 #define _PORTB_RB1 0x02
1366 #define _PORTB_INT1 0x02
1367 #define _PORTB_RB2 0x04
1368 #define _PORTB_INT2 0x04
1369 #define _PORTB_RB3 0x08
1370 #define _PORTB_RB4 0x10
1371 #define _PORTB_RB5 0x20
1372 #define _PORTB_PGM 0x20
1373 #define _PORTB_RB6 0x40
1374 #define _PORTB_PGC 0x40
1375 #define _PORTB_RB7 0x80
1376 #define _PORTB_PGD 0x80
1378 //==============================================================================
1381 //==============================================================================
1384 extern __at(0x0F82) __sfr PORTC
;
1414 unsigned T13CKI
: 1;
1425 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
1427 #define _PORTC_RC0 0x01
1428 #define _PORTC_T1OSO 0x01
1429 #define _PORTC_T13CKI 0x01
1430 #define _PORTC_RC1 0x02
1431 #define _PORTC_T1OSI 0x02
1432 #define _PORTC_RC2 0x04
1433 #define _PORTC_CCP1 0x04
1434 #define _PORTC_P1A 0x04
1435 #define _PORTC_RC4 0x10
1436 #define _PORTC_RC5 0x20
1437 #define _PORTC_RC6 0x40
1438 #define _PORTC_TX 0x40
1439 #define _PORTC_CK 0x40
1440 #define _PORTC_RC7 0x80
1441 #define _PORTC_RX 0x80
1443 //==============================================================================
1446 //==============================================================================
1449 extern __at(0x0F84) __sfr PORTE
;
1463 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
1467 //==============================================================================
1470 //==============================================================================
1473 extern __at(0x0F85) __sfr WPUB
;
1487 extern __at(0x0F85) volatile __WPUBbits_t WPUBbits
;
1498 //==============================================================================
1501 //==============================================================================
1504 extern __at(0x0F86) __sfr IOCB
;
1518 extern __at(0x0F86) volatile __IOCBbits_t IOCBbits
;
1525 //==============================================================================
1528 //==============================================================================
1531 extern __at(0x0F87) __sfr IOCC
;
1545 extern __at(0x0F87) volatile __IOCCbits_t IOCCbits
;
1555 //==============================================================================
1558 //==============================================================================
1561 extern __at(0x0F88) __sfr CTMUICON
;
1569 unsigned ITRIM0
: 1;
1570 unsigned ITRIM1
: 1;
1571 unsigned ITRIM2
: 1;
1572 unsigned ITRIM3
: 1;
1573 unsigned ITRIM4
: 1;
1574 unsigned ITRIM5
: 1;
1590 extern __at(0x0F88) volatile __CTMUICONbits_t CTMUICONbits
;
1594 #define _ITRIM0 0x04
1595 #define _ITRIM1 0x08
1596 #define _ITRIM2 0x10
1597 #define _ITRIM3 0x20
1598 #define _ITRIM4 0x40
1599 #define _ITRIM5 0x80
1601 //==============================================================================
1604 //==============================================================================
1607 extern __at(0x0F89) __sfr LATA
;
1621 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
1632 //==============================================================================
1635 //==============================================================================
1638 extern __at(0x0F8A) __sfr LATB
;
1652 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
1663 //==============================================================================
1666 //==============================================================================
1669 extern __at(0x0F8B) __sfr LATC
;
1683 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
1693 //==============================================================================
1696 //==============================================================================
1699 extern __at(0x0F8E) __sfr CTMUCON1
;
1705 unsigned EDG1STAT
: 1;
1706 unsigned EDG2STAT
: 1;
1707 unsigned EDG1SEL0
: 1;
1708 unsigned EDG1SEL1
: 1;
1709 unsigned EDG1POL
: 1;
1710 unsigned EDG2SEL0
: 1;
1711 unsigned EDG2SEL1
: 1;
1712 unsigned EDG2POL
: 1;
1718 unsigned EDG1SEL
: 2;
1725 unsigned EDG2SEL
: 2;
1730 extern __at(0x0F8E) volatile __CTMUCON1bits_t CTMUCON1bits
;
1732 #define _EDG1STAT 0x01
1733 #define _EDG2STAT 0x02
1734 #define _EDG1SEL0 0x04
1735 #define _EDG1SEL1 0x08
1736 #define _EDG1POL 0x10
1737 #define _EDG2SEL0 0x20
1738 #define _EDG2SEL1 0x40
1739 #define _EDG2POL 0x80
1741 //==============================================================================
1744 //==============================================================================
1747 extern __at(0x0F8E) __sfr CTMUCONL
;
1753 unsigned EDG1STAT
: 1;
1754 unsigned EDG2STAT
: 1;
1755 unsigned EDG1SEL0
: 1;
1756 unsigned EDG1SEL1
: 1;
1757 unsigned EDG1POL
: 1;
1758 unsigned EDG2SEL0
: 1;
1759 unsigned EDG2SEL1
: 1;
1760 unsigned EDG2POL
: 1;
1766 unsigned EDG1SEL
: 2;
1773 unsigned EDG2SEL
: 2;
1778 extern __at(0x0F8E) volatile __CTMUCONLbits_t CTMUCONLbits
;
1780 #define _CTMUCONL_EDG1STAT 0x01
1781 #define _CTMUCONL_EDG2STAT 0x02
1782 #define _CTMUCONL_EDG1SEL0 0x04
1783 #define _CTMUCONL_EDG1SEL1 0x08
1784 #define _CTMUCONL_EDG1POL 0x10
1785 #define _CTMUCONL_EDG2SEL0 0x20
1786 #define _CTMUCONL_EDG2SEL1 0x40
1787 #define _CTMUCONL_EDG2POL 0x80
1789 //==============================================================================
1792 //==============================================================================
1795 extern __at(0x0F8F) __sfr CTMUCON0
;
1801 unsigned CTTRIG
: 1;
1802 unsigned IDISSEN
: 1;
1803 unsigned EDGSEQEN
: 1;
1806 unsigned CTMUSIDL
: 1;
1808 unsigned CTMUEN
: 1;
1813 unsigned TRIGEN
: 1;
1824 extern __at(0x0F8F) volatile __CTMUCON0bits_t CTMUCON0bits
;
1826 #define _CTTRIG 0x01
1827 #define _TRIGEN 0x01
1828 #define _IDISSEN 0x02
1829 #define _EDGSEQEN 0x04
1832 #define _CTMUSIDL 0x20
1834 #define _CTMUEN 0x80
1837 //==============================================================================
1840 //==============================================================================
1843 extern __at(0x0F8F) __sfr CTMUCONH
;
1849 unsigned CTTRIG
: 1;
1850 unsigned IDISSEN
: 1;
1851 unsigned EDGSEQEN
: 1;
1854 unsigned CTMUSIDL
: 1;
1856 unsigned CTMUEN
: 1;
1861 unsigned TRIGEN
: 1;
1872 extern __at(0x0F8F) volatile __CTMUCONHbits_t CTMUCONHbits
;
1874 #define _CTMUCONH_CTTRIG 0x01
1875 #define _CTMUCONH_TRIGEN 0x01
1876 #define _CTMUCONH_IDISSEN 0x02
1877 #define _CTMUCONH_EDGSEQEN 0x04
1878 #define _CTMUCONH_EDGEN 0x08
1879 #define _CTMUCONH_TGEN 0x10
1880 #define _CTMUCONH_CTMUSIDL 0x20
1881 #define _CTMUCONH_SIDL 0x20
1882 #define _CTMUCONH_CTMUEN 0x80
1883 #define _CTMUCONH_ON 0x80
1885 //==============================================================================
1887 extern __at(0x0F90) __sfr CCPR2
;
1888 extern __at(0x0F90) __sfr CCPR2L
;
1889 extern __at(0x0F91) __sfr CCPR2H
;
1891 //==============================================================================
1894 extern __at(0x0F92) __sfr DDRA
;
1900 unsigned TRISA0
: 1;
1901 unsigned TRISA1
: 1;
1902 unsigned TRISA2
: 1;
1903 unsigned TRISA3
: 1;
1904 unsigned TRISA4
: 1;
1905 unsigned TRISA5
: 1;
1906 unsigned TRISA6
: 1;
1907 unsigned TRISA7
: 1;
1923 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1925 #define _TRISA0 0x01
1927 #define _TRISA1 0x02
1929 #define _TRISA2 0x04
1931 #define _TRISA3 0x08
1933 #define _TRISA4 0x10
1935 #define _TRISA5 0x20
1937 #define _TRISA6 0x40
1939 #define _TRISA7 0x80
1942 //==============================================================================
1945 //==============================================================================
1948 extern __at(0x0F92) __sfr TRISA
;
1954 unsigned TRISA0
: 1;
1955 unsigned TRISA1
: 1;
1956 unsigned TRISA2
: 1;
1957 unsigned TRISA3
: 1;
1958 unsigned TRISA4
: 1;
1959 unsigned TRISA5
: 1;
1960 unsigned TRISA6
: 1;
1961 unsigned TRISA7
: 1;
1977 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1979 #define _TRISA_TRISA0 0x01
1980 #define _TRISA_RA0 0x01
1981 #define _TRISA_TRISA1 0x02
1982 #define _TRISA_RA1 0x02
1983 #define _TRISA_TRISA2 0x04
1984 #define _TRISA_RA2 0x04
1985 #define _TRISA_TRISA3 0x08
1986 #define _TRISA_RA3 0x08
1987 #define _TRISA_TRISA4 0x10
1988 #define _TRISA_RA4 0x10
1989 #define _TRISA_TRISA5 0x20
1990 #define _TRISA_RA5 0x20
1991 #define _TRISA_TRISA6 0x40
1992 #define _TRISA_RA6 0x40
1993 #define _TRISA_TRISA7 0x80
1994 #define _TRISA_RA7 0x80
1996 //==============================================================================
1999 //==============================================================================
2002 extern __at(0x0F93) __sfr DDRB
;
2008 unsigned TRISB0
: 1;
2009 unsigned TRISB1
: 1;
2010 unsigned TRISB2
: 1;
2011 unsigned TRISB3
: 1;
2012 unsigned TRISB4
: 1;
2013 unsigned TRISB5
: 1;
2014 unsigned TRISB6
: 1;
2015 unsigned TRISB7
: 1;
2031 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
2033 #define _TRISB0 0x01
2035 #define _TRISB1 0x02
2037 #define _TRISB2 0x04
2039 #define _TRISB3 0x08
2041 #define _TRISB4 0x10
2043 #define _TRISB5 0x20
2045 #define _TRISB6 0x40
2047 #define _TRISB7 0x80
2050 //==============================================================================
2053 //==============================================================================
2056 extern __at(0x0F93) __sfr TRISB
;
2062 unsigned TRISB0
: 1;
2063 unsigned TRISB1
: 1;
2064 unsigned TRISB2
: 1;
2065 unsigned TRISB3
: 1;
2066 unsigned TRISB4
: 1;
2067 unsigned TRISB5
: 1;
2068 unsigned TRISB6
: 1;
2069 unsigned TRISB7
: 1;
2085 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2087 #define _TRISB_TRISB0 0x01
2088 #define _TRISB_RB0 0x01
2089 #define _TRISB_TRISB1 0x02
2090 #define _TRISB_RB1 0x02
2091 #define _TRISB_TRISB2 0x04
2092 #define _TRISB_RB2 0x04
2093 #define _TRISB_TRISB3 0x08
2094 #define _TRISB_RB3 0x08
2095 #define _TRISB_TRISB4 0x10
2096 #define _TRISB_RB4 0x10
2097 #define _TRISB_TRISB5 0x20
2098 #define _TRISB_RB5 0x20
2099 #define _TRISB_TRISB6 0x40
2100 #define _TRISB_RB6 0x40
2101 #define _TRISB_TRISB7 0x80
2102 #define _TRISB_RB7 0x80
2104 //==============================================================================
2107 //==============================================================================
2110 extern __at(0x0F94) __sfr DDRC
;
2116 unsigned TRISC0
: 1;
2117 unsigned TRISC1
: 1;
2118 unsigned TRISC2
: 1;
2120 unsigned TRISC4
: 1;
2121 unsigned TRISC5
: 1;
2122 unsigned TRISC6
: 1;
2123 unsigned TRISC7
: 1;
2139 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
2141 #define _TRISC0 0x01
2143 #define _TRISC1 0x02
2145 #define _TRISC2 0x04
2147 #define _TRISC4 0x10
2148 #define _TRISC5 0x20
2149 #define _TRISC6 0x40
2151 #define _TRISC7 0x80
2154 //==============================================================================
2157 //==============================================================================
2160 extern __at(0x0F94) __sfr TRISC
;
2166 unsigned TRISC0
: 1;
2167 unsigned TRISC1
: 1;
2168 unsigned TRISC2
: 1;
2170 unsigned TRISC4
: 1;
2171 unsigned TRISC5
: 1;
2172 unsigned TRISC6
: 1;
2173 unsigned TRISC7
: 1;
2189 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2191 #define _TRISC_TRISC0 0x01
2192 #define _TRISC_RC0 0x01
2193 #define _TRISC_TRISC1 0x02
2194 #define _TRISC_RC1 0x02
2195 #define _TRISC_TRISC2 0x04
2196 #define _TRISC_RC2 0x04
2197 #define _TRISC_TRISC4 0x10
2198 #define _TRISC_TRISC5 0x20
2199 #define _TRISC_TRISC6 0x40
2200 #define _TRISC_RC6 0x40
2201 #define _TRISC_TRISC7 0x80
2202 #define _TRISC_RC7 0x80
2204 //==============================================================================
2207 //==============================================================================
2210 extern __at(0x0F97) __sfr CCP2CON
;
2216 unsigned CCP2M0
: 1;
2217 unsigned CCP2M1
: 1;
2218 unsigned CCP2M2
: 1;
2219 unsigned CCP2M3
: 1;
2252 extern __at(0x0F97) volatile __CCP2CONbits_t CCP2CONbits
;
2254 #define _CCP2M0 0x01
2255 #define _CCP2M1 0x02
2256 #define _CCP2M2 0x04
2257 #define _CCP2M3 0x08
2263 //==============================================================================
2266 //==============================================================================
2269 extern __at(0x0F97) __sfr ECCP2CON
;
2275 unsigned CCP2M0
: 1;
2276 unsigned CCP2M1
: 1;
2277 unsigned CCP2M2
: 1;
2278 unsigned CCP2M3
: 1;
2311 extern __at(0x0F97) volatile __ECCP2CONbits_t ECCP2CONbits
;
2313 #define _ECCP2CON_CCP2M0 0x01
2314 #define _ECCP2CON_CCP2M1 0x02
2315 #define _ECCP2CON_CCP2M2 0x04
2316 #define _ECCP2CON_CCP2M3 0x08
2317 #define _ECCP2CON_DC2B0 0x10
2318 #define _ECCP2CON_CCP2Y 0x10
2319 #define _ECCP2CON_DC2B1 0x20
2320 #define _ECCP2CON_CCP2X 0x20
2322 //==============================================================================
2325 //==============================================================================
2328 extern __at(0x0F98) __sfr CM1CON0
;
2369 extern __at(0x0F98) volatile __CM1CON0bits_t CM1CON0bits
;
2387 //==============================================================================
2390 //==============================================================================
2393 extern __at(0x0F99) __sfr CM2CON0
;
2434 extern __at(0x0F99) volatile __CM2CON0bits_t CM2CON0bits
;
2436 #define _CM2CON0_C2CH0 0x01
2437 #define _CM2CON0_CCH0 0x01
2438 #define _CM2CON0_C2CH1 0x02
2439 #define _CM2CON0_CCH1 0x02
2440 #define _CM2CON0_C2R 0x04
2441 #define _CM2CON0_CREF 0x04
2442 #define _CM2CON0_C2SP 0x08
2443 #define _CM2CON0_C2POL 0x10
2444 #define _CM2CON0_CPOL 0x10
2445 #define _CM2CON0_C2OE 0x20
2446 #define _CM2CON0_COE 0x20
2447 #define _CM2CON0_C2OUT 0x40
2448 #define _CM2CON0_COUT2 0x40
2449 #define _CM2CON0_C2ON 0x80
2450 #define _CM2CON0_CON 0x80
2452 //==============================================================================
2455 //==============================================================================
2458 extern __at(0x0F9A) __sfr CM2CON1
;
2462 unsigned C2SYNC
: 1;
2463 unsigned C1SYNC
: 1;
2466 unsigned C2RSEL
: 1;
2467 unsigned C1RSEL
: 1;
2468 unsigned MC2OUT
: 1;
2469 unsigned MC1OUT
: 1;
2472 extern __at(0x0F9A) volatile __CM2CON1bits_t CM2CON1bits
;
2474 #define _C2SYNC 0x01
2475 #define _C1SYNC 0x02
2478 #define _C2RSEL 0x10
2479 #define _C1RSEL 0x20
2480 #define _MC2OUT 0x40
2481 #define _MC1OUT 0x80
2483 //==============================================================================
2486 //==============================================================================
2489 extern __at(0x0F9B) __sfr OSCTUNE
;
2502 unsigned SPLLMULT
: 1;
2512 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2521 #define _SPLLMULT 0x80
2523 //==============================================================================
2526 //==============================================================================
2529 extern __at(0x0F9C) __sfr HLVDCON
;
2535 unsigned HLVDL0
: 1;
2536 unsigned HLVDL1
: 1;
2537 unsigned HLVDL2
: 1;
2538 unsigned HLVDL3
: 1;
2539 unsigned HLVDEN
: 1;
2542 unsigned VDIRMAG
: 1;
2552 extern __at(0x0F9C) volatile __HLVDCONbits_t HLVDCONbits
;
2554 #define _HLVDL0 0x01
2555 #define _HLVDL1 0x02
2556 #define _HLVDL2 0x04
2557 #define _HLVDL3 0x08
2558 #define _HLVDEN 0x10
2561 #define _VDIRMAG 0x80
2563 //==============================================================================
2566 //==============================================================================
2569 extern __at(0x0F9D) __sfr PIE1
;
2575 unsigned TMR1IE
: 1;
2576 unsigned TMR2IE
: 1;
2577 unsigned CCP1IE
: 1;
2590 unsigned SSP1IE
: 1;
2598 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2600 #define _TMR1IE 0x01
2601 #define _TMR2IE 0x02
2602 #define _CCP1IE 0x04
2604 #define _SSP1IE 0x08
2613 //==============================================================================
2616 //==============================================================================
2619 extern __at(0x0F9E) __sfr PIR1
;
2625 unsigned TMR1IF
: 1;
2626 unsigned TMR2IF
: 1;
2627 unsigned CCP1IF
: 1;
2640 unsigned SSP1IF
: 1;
2648 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2650 #define _TMR1IF 0x01
2651 #define _TMR2IF 0x02
2652 #define _CCP1IF 0x04
2654 #define _SSP1IF 0x08
2663 //==============================================================================
2666 //==============================================================================
2669 extern __at(0x0F9F) __sfr IPR1
;
2675 unsigned TMR1IP
: 1;
2676 unsigned TMR2IP
: 1;
2677 unsigned CCP1IP
: 1;
2690 unsigned SSP1IP
: 1;
2698 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2700 #define _TMR1IP 0x01
2701 #define _TMR2IP 0x02
2702 #define _CCP1IP 0x04
2704 #define _SSP1IP 0x08
2713 //==============================================================================
2716 //==============================================================================
2719 extern __at(0x0FA0) __sfr PIE2
;
2725 unsigned CCP2IE
: 1;
2726 unsigned TMR3IE
: 1;
2727 unsigned HLVDIE
: 1;
2732 unsigned OSCFIE
: 1;
2740 unsigned BCL1IE
: 1;
2748 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2750 #define _CCP2IE 0x01
2751 #define _TMR3IE 0x02
2752 #define _HLVDIE 0x04
2755 #define _BCL1IE 0x08
2761 #define _OSCFIE 0x80
2763 //==============================================================================
2766 //==============================================================================
2769 extern __at(0x0FA1) __sfr PIR2
;
2775 unsigned CCP2IF
: 1;
2776 unsigned TMR3IF
: 1;
2777 unsigned HLVDIF
: 1;
2782 unsigned OSCFIF
: 1;
2790 unsigned BCL1IF
: 1;
2798 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2800 #define _CCP2IF 0x01
2801 #define _TMR3IF 0x02
2802 #define _HLVDIF 0x04
2805 #define _BCL1IF 0x08
2811 #define _OSCFIF 0x80
2813 //==============================================================================
2816 //==============================================================================
2819 extern __at(0x0FA2) __sfr IPR2
;
2825 unsigned CCP2IP
: 1;
2826 unsigned TMR3IP
: 1;
2827 unsigned HLVDIP
: 1;
2832 unsigned OSCFIP
: 1;
2840 unsigned BCL1IP
: 1;
2848 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
2850 #define _CCP2IP 0x01
2851 #define _TMR3IP 0x02
2852 #define _HLVDIP 0x04
2855 #define _BCL1IP 0x08
2861 #define _OSCFIP 0x80
2863 //==============================================================================
2866 //==============================================================================
2869 extern __at(0x0FA3) __sfr PIE3
;
2873 unsigned TMR1GIE
: 1;
2874 unsigned TMR3GIE
: 1;
2876 unsigned CTMUIE
: 1;
2883 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2885 #define _TMR1GIE 0x01
2886 #define _TMR3GIE 0x02
2888 #define _CTMUIE 0x08
2890 //==============================================================================
2893 //==============================================================================
2896 extern __at(0x0FA4) __sfr PIR3
;
2900 unsigned TMR1GIF
: 1;
2901 unsigned TMR3GIF
: 1;
2903 unsigned CTMUIF
: 1;
2910 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2912 #define _TMR1GIF 0x01
2913 #define _TMR3GIF 0x02
2915 #define _CTMUIF 0x08
2917 //==============================================================================
2920 //==============================================================================
2923 extern __at(0x0FA5) __sfr IPR3
;
2927 unsigned TMR1GIP
: 1;
2928 unsigned TMR3GIP
: 1;
2930 unsigned CTMUIP
: 1;
2937 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2939 #define _TMR1GIP 0x01
2940 #define _TMR3GIP 0x02
2942 #define _CTMUIP 0x08
2944 //==============================================================================
2947 //==============================================================================
2950 extern __at(0x0FA6) __sfr EECON1
;
2964 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2974 //==============================================================================
2976 extern __at(0x0FA7) __sfr EECON2
;
2977 extern __at(0x0FA8) __sfr EEDATA
;
2978 extern __at(0x0FA9) __sfr EEADR
;
2980 //==============================================================================
2983 extern __at(0x0FAB) __sfr RCSTA
;
3012 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
3024 //==============================================================================
3027 //==============================================================================
3030 extern __at(0x0FAB) __sfr RCSTA1
;
3059 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
3061 #define _RCSTA1_RX9D 0x01
3062 #define _RCSTA1_OERR 0x02
3063 #define _RCSTA1_FERR 0x04
3064 #define _RCSTA1_ADDEN 0x08
3065 #define _RCSTA1_ADEN 0x08
3066 #define _RCSTA1_CREN 0x10
3067 #define _RCSTA1_SREN 0x20
3068 #define _RCSTA1_RX9 0x40
3069 #define _RCSTA1_SPEN 0x80
3071 //==============================================================================
3074 //==============================================================================
3077 extern __at(0x0FAC) __sfr TXSTA
;
3091 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
3102 //==============================================================================
3105 //==============================================================================
3108 extern __at(0x0FAC) __sfr TXSTA1
;
3122 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
3124 #define _TXSTA1_TX9D 0x01
3125 #define _TXSTA1_TRMT 0x02
3126 #define _TXSTA1_BRGH 0x04
3127 #define _TXSTA1_SENDB 0x08
3128 #define _TXSTA1_SYNC 0x10
3129 #define _TXSTA1_TXEN 0x20
3130 #define _TXSTA1_TX9 0x40
3131 #define _TXSTA1_CSRC 0x80
3133 //==============================================================================
3135 extern __at(0x0FAD) __sfr TXREG
;
3136 extern __at(0x0FAD) __sfr TXREG1
;
3137 extern __at(0x0FAE) __sfr RCREG
;
3138 extern __at(0x0FAE) __sfr RCREG1
;
3140 //==============================================================================
3143 extern __at(0x0FAF) __sfr SPBRG
;
3157 extern __at(0x0FAF) volatile __SPBRGbits_t SPBRGbits
;
3168 //==============================================================================
3171 //==============================================================================
3174 extern __at(0x0FAF) __sfr SPBRG1
;
3188 extern __at(0x0FAF) volatile __SPBRG1bits_t SPBRG1bits
;
3190 #define _SPBRG1_BRG0 0x01
3191 #define _SPBRG1_BRG1 0x02
3192 #define _SPBRG1_BRG2 0x04
3193 #define _SPBRG1_BRG3 0x08
3194 #define _SPBRG1_BRG4 0x10
3195 #define _SPBRG1_BRG5 0x20
3196 #define _SPBRG1_BRG6 0x40
3197 #define _SPBRG1_BRG7 0x80
3199 //==============================================================================
3202 //==============================================================================
3205 extern __at(0x0FB0) __sfr SPBRGH
;
3219 extern __at(0x0FB0) volatile __SPBRGHbits_t SPBRGHbits
;
3230 //==============================================================================
3233 //==============================================================================
3236 extern __at(0x0FB0) __sfr SPBRGH1
;
3250 extern __at(0x0FB0) volatile __SPBRGH1bits_t SPBRGH1bits
;
3252 #define _SPBRGH1_BRG8 0x01
3253 #define _SPBRGH1_BRG9 0x02
3254 #define _SPBRGH1_BRG10 0x04
3255 #define _SPBRGH1_BRG11 0x08
3256 #define _SPBRGH1_BRG12 0x10
3257 #define _SPBRGH1_BRG13 0x20
3258 #define _SPBRGH1_BRG14 0x40
3259 #define _SPBRGH1_BRG15 0x80
3261 //==============================================================================
3264 //==============================================================================
3267 extern __at(0x0FB1) __sfr T3CON
;
3273 unsigned TMR3ON
: 1;
3275 unsigned NOT_T3SYNC
: 1;
3276 unsigned SOSCEN
: 1;
3277 unsigned T3CKPS0
: 1;
3278 unsigned T3CKPS1
: 1;
3279 unsigned TMR3CS0
: 1;
3280 unsigned TMR3CS1
: 1;
3286 unsigned T3RD16
: 1;
3287 unsigned T3SYNC
: 1;
3288 unsigned T3SOSCEN
: 1;
3300 unsigned T3OSCEN
: 1;
3310 unsigned T3CKPS
: 2;
3317 unsigned TMR3CS
: 2;
3321 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
3323 #define _T3CON_TMR3ON 0x01
3324 #define _T3CON_RD16 0x02
3325 #define _T3CON_T3RD16 0x02
3326 #define _T3CON_NOT_T3SYNC 0x04
3327 #define _T3CON_T3SYNC 0x04
3328 #define _T3CON_SOSCEN 0x08
3329 #define _T3CON_T3SOSCEN 0x08
3330 #define _T3CON_T3OSCEN 0x08
3331 #define _T3CON_T3CKPS0 0x10
3332 #define _T3CON_T3CKPS1 0x20
3333 #define _T3CON_TMR3CS0 0x40
3334 #define _T3CON_TMR3CS1 0x80
3336 //==============================================================================
3338 extern __at(0x0FB2) __sfr TMR3
;
3339 extern __at(0x0FB2) __sfr TMR3L
;
3340 extern __at(0x0FB3) __sfr TMR3H
;
3342 //==============================================================================
3345 extern __at(0x0FB4) __sfr T3GCON
;
3351 unsigned T3GSS0
: 1;
3352 unsigned T3GSS1
: 1;
3353 unsigned T3GVAL
: 1;
3354 unsigned T3GGO_NOT_T3DONE
: 1;
3355 unsigned T3GSPM
: 1;
3357 unsigned T3GPOL
: 1;
3358 unsigned TMR3GE
: 1;
3378 unsigned NOT_T3DONE
: 1;
3390 unsigned T3DONE
: 1;
3402 unsigned T3GGO_NOT_DONE
: 1;
3416 extern __at(0x0FB4) volatile __T3GCONbits_t T3GCONbits
;
3418 #define _T3GSS0 0x01
3419 #define _T3GSS1 0x02
3420 #define _T3GVAL 0x04
3421 #define _T3GGO_NOT_T3DONE 0x08
3423 #define _NOT_T3DONE 0x08
3424 #define _T3DONE 0x08
3425 #define _T3GGO_NOT_DONE 0x08
3426 #define _T3GSPM 0x10
3428 #define _T3GPOL 0x40
3429 #define _TMR3GE 0x80
3431 //==============================================================================
3434 //==============================================================================
3437 extern __at(0x0FB5) __sfr ACTCON
;
3444 unsigned ACTORS
: 1;
3446 unsigned ACTLOCK
: 1;
3447 unsigned ACTSRC
: 1;
3458 unsigned STLOCK
: 1;
3474 unsigned ACTSEL
: 1;
3478 extern __at(0x0FB5) volatile __ACTCONbits_t ACTCONbits
;
3480 #define _ACTORS 0x02
3483 #define _ACTLOCK 0x08
3484 #define _STLOCK 0x08
3485 #define _ACTSRC 0x10
3492 #define _ACTSEL 0x80
3494 //==============================================================================
3497 //==============================================================================
3500 extern __at(0x0FB5) __sfr STCON
;
3507 unsigned ACTORS
: 1;
3509 unsigned ACTLOCK
: 1;
3510 unsigned ACTSRC
: 1;
3521 unsigned STLOCK
: 1;
3537 unsigned ACTSEL
: 1;
3541 extern __at(0x0FB5) volatile __STCONbits_t STCONbits
;
3543 #define _STCON_ACTORS 0x02
3544 #define _STCON_STOR 0x02
3545 #define _STCON_ACTOR 0x02
3546 #define _STCON_ACTLOCK 0x08
3547 #define _STCON_STLOCK 0x08
3548 #define _STCON_ACTSRC 0x10
3549 #define _STCON_STSRC 0x10
3550 #define _STCON_ACTUD 0x40
3551 #define _STCON_STUD 0x40
3552 #define _STCON_ACTD 0x40
3553 #define _STCON_ACTEN 0x80
3554 #define _STCON_STEN 0x80
3555 #define _STCON_ACTSEL 0x80
3557 //==============================================================================
3560 //==============================================================================
3563 extern __at(0x0FB6) __sfr ECCP1AS
;
3569 unsigned PSS1BD0
: 1;
3570 unsigned PSS1BD1
: 1;
3571 unsigned PSS1AC0
: 1;
3572 unsigned PSS1AC1
: 1;
3573 unsigned ECCP1AS0
: 1;
3574 unsigned ECCP1AS1
: 1;
3575 unsigned ECCP1AS2
: 1;
3576 unsigned ECCP1ASE
: 1;
3581 unsigned PSSBD0
: 1;
3582 unsigned PSSBD1
: 1;
3583 unsigned PSSAC0
: 1;
3584 unsigned PSSAC1
: 1;
3588 unsigned CCP1ASE
: 1;
3593 unsigned PSS1BD
: 2;
3606 unsigned PSS1AC
: 2;
3620 unsigned ECCP1AS
: 3;
3625 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
3627 #define _PSS1BD0 0x01
3628 #define _PSSBD0 0x01
3629 #define _PSS1BD1 0x02
3630 #define _PSSBD1 0x02
3631 #define _PSS1AC0 0x04
3632 #define _PSSAC0 0x04
3633 #define _PSS1AC1 0x08
3634 #define _PSSAC1 0x08
3635 #define _ECCP1AS0 0x10
3636 #define _ECCP1AS1 0x20
3637 #define _ECCP1AS2 0x40
3638 #define _ECCP1ASE 0x80
3639 #define _CCP1ASE 0x80
3641 //==============================================================================
3644 //==============================================================================
3647 extern __at(0x0FB7) __sfr ECCP1DEL
;
3660 unsigned P1RSEN
: 1;
3672 unsigned PR1SEN
: 1;
3682 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
3691 #define _P1RSEN 0x80
3692 #define _PR1SEN 0x80
3694 //==============================================================================
3697 //==============================================================================
3700 extern __at(0x0FB7) __sfr PWM1CON
;
3713 unsigned P1RSEN
: 1;
3725 unsigned PR1SEN
: 1;
3735 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
3737 #define _PWM1CON_PDC0 0x01
3738 #define _PWM1CON_PDC1 0x02
3739 #define _PWM1CON_PDC2 0x04
3740 #define _PWM1CON_PDC3 0x08
3741 #define _PWM1CON_PDC4 0x10
3742 #define _PWM1CON_PDC5 0x20
3743 #define _PWM1CON_PDC6 0x40
3744 #define _PWM1CON_P1RSEN 0x80
3745 #define _PWM1CON_PR1SEN 0x80
3747 //==============================================================================
3750 //==============================================================================
3753 extern __at(0x0FB8) __sfr BAUDCON
;
3766 unsigned ABDOVF
: 1;
3794 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
3806 #define _ABDOVF 0x80
3808 //==============================================================================
3811 //==============================================================================
3814 extern __at(0x0FB8) __sfr BAUDCON1
;
3827 unsigned ABDOVF
: 1;
3855 extern __at(0x0FB8) volatile __BAUDCON1bits_t BAUDCON1bits
;
3857 #define _BAUDCON1_ABDEN 0x01
3858 #define _BAUDCON1_WUE 0x02
3859 #define _BAUDCON1_BRG16 0x08
3860 #define _BAUDCON1_TXCKP 0x10
3861 #define _BAUDCON1_CKTXP 0x10
3862 #define _BAUDCON1_SCKP 0x10
3863 #define _BAUDCON1_RXDTP 0x20
3864 #define _BAUDCON1_DTRXP 0x20
3865 #define _BAUDCON1_RCIDL 0x40
3866 #define _BAUDCON1_RCMT 0x40
3867 #define _BAUDCON1_ABDOVF 0x80
3869 //==============================================================================
3872 //==============================================================================
3875 extern __at(0x0FB9) __sfr PSTR1CON
;
3885 unsigned STRSYNC
: 1;
3897 unsigned STR1SYNC
: 1;
3904 extern __at(0x0FB9) volatile __PSTR1CONbits_t PSTR1CONbits
;
3914 #define _STRSYNC 0x10
3915 #define _STR1SYNC 0x10
3917 //==============================================================================
3920 //==============================================================================
3923 extern __at(0x0FBA) __sfr T2CON
;
3929 unsigned T2CKPS0
: 1;
3930 unsigned T2CKPS1
: 1;
3931 unsigned TMR2ON
: 1;
3932 unsigned T2OUTPS0
: 1;
3933 unsigned T2OUTPS1
: 1;
3934 unsigned T2OUTPS2
: 1;
3935 unsigned T2OUTPS3
: 1;
3941 unsigned T2CKPS
: 2;
3948 unsigned T2OUTPS
: 4;
3953 extern __at(0x0FBA) volatile __T2CONbits_t T2CONbits
;
3955 #define _T2CKPS0 0x01
3956 #define _T2CKPS1 0x02
3957 #define _TMR2ON 0x04
3958 #define _T2OUTPS0 0x08
3959 #define _T2OUTPS1 0x10
3960 #define _T2OUTPS2 0x20
3961 #define _T2OUTPS3 0x40
3963 //==============================================================================
3965 extern __at(0x0FBB) __sfr PR2
;
3966 extern __at(0x0FBC) __sfr TMR2
;
3968 //==============================================================================
3971 extern __at(0x0FBD) __sfr CCP1CON
;
3977 unsigned CCP1M0
: 1;
3978 unsigned CCP1M1
: 1;
3979 unsigned CCP1M2
: 1;
3980 unsigned CCP1M3
: 1;
4019 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
4021 #define _CCP1M0 0x01
4022 #define _CCP1M1 0x02
4023 #define _CCP1M2 0x04
4024 #define _CCP1M3 0x08
4032 //==============================================================================
4035 //==============================================================================
4038 extern __at(0x0FBD) __sfr ECCP1CON
;
4044 unsigned CCP1M0
: 1;
4045 unsigned CCP1M1
: 1;
4046 unsigned CCP1M2
: 1;
4047 unsigned CCP1M3
: 1;
4086 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
4088 #define _ECCP1CON_CCP1M0 0x01
4089 #define _ECCP1CON_CCP1M1 0x02
4090 #define _ECCP1CON_CCP1M2 0x04
4091 #define _ECCP1CON_CCP1M3 0x08
4092 #define _ECCP1CON_DC1B0 0x10
4093 #define _ECCP1CON_CCP1Y 0x10
4094 #define _ECCP1CON_DC1B1 0x20
4095 #define _ECCP1CON_CCP1X 0x20
4096 #define _ECCP1CON_P1M0 0x40
4097 #define _ECCP1CON_P1M1 0x80
4099 //==============================================================================
4101 extern __at(0x0FBE) __sfr CCPR1
;
4102 extern __at(0x0FBE) __sfr CCPR1L
;
4103 extern __at(0x0FBF) __sfr CCPR1H
;
4105 //==============================================================================
4108 extern __at(0x0FC0) __sfr ADCON2
;
4138 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
4148 //==============================================================================
4151 //==============================================================================
4154 extern __at(0x0FC1) __sfr ADCON1
;
4160 unsigned NVCFG0
: 1;
4161 unsigned NVCFG1
: 1;
4162 unsigned PVCFG0
: 1;
4163 unsigned PVCFG1
: 1;
4167 unsigned TRIGSEL
: 1;
4184 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4186 #define _NVCFG0 0x01
4187 #define _NVCFG1 0x02
4188 #define _PVCFG0 0x04
4189 #define _PVCFG1 0x08
4190 #define _TRIGSEL 0x80
4192 //==============================================================================
4195 //==============================================================================
4198 extern __at(0x0FC2) __sfr ADCON0
;
4205 unsigned GO_NOT_DONE
: 1;
4241 unsigned NOT_DONE
: 1;
4251 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4254 #define _GO_NOT_DONE 0x02
4257 #define _NOT_DONE 0x02
4259 //==============================================================================
4261 extern __at(0x0FC3) __sfr ADRESL
;
4262 extern __at(0x0FC4) __sfr ADRESH
;
4264 //==============================================================================
4267 extern __at(0x0FC5) __sfr SSP1CON2
;
4277 unsigned ACKSTAT
: 1;
4281 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4289 #define _ACKSTAT 0x40
4292 //==============================================================================
4295 //==============================================================================
4298 extern __at(0x0FC5) __sfr SSPCON2
;
4308 unsigned ACKSTAT
: 1;
4312 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4314 #define _SSPCON2_SEN 0x01
4315 #define _SSPCON2_RSEN 0x02
4316 #define _SSPCON2_PEN 0x04
4317 #define _SSPCON2_RCEN 0x08
4318 #define _SSPCON2_ACKEN 0x10
4319 #define _SSPCON2_ACKDT 0x20
4320 #define _SSPCON2_ACKSTAT 0x40
4321 #define _SSPCON2_GCEN 0x80
4323 //==============================================================================
4326 //==============================================================================
4329 extern __at(0x0FC6) __sfr SSP1CON1
;
4352 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4363 //==============================================================================
4366 //==============================================================================
4369 extern __at(0x0FC6) __sfr SSPCON
;
4392 extern __at(0x0FC6) volatile __SSPCONbits_t SSPCONbits
;
4394 #define _SSPCON_SSPM0 0x01
4395 #define _SSPCON_SSPM1 0x02
4396 #define _SSPCON_SSPM2 0x04
4397 #define _SSPCON_SSPM3 0x08
4398 #define _SSPCON_CKP 0x10
4399 #define _SSPCON_SSPEN 0x20
4400 #define _SSPCON_SSPOV 0x40
4401 #define _SSPCON_WCOL 0x80
4403 //==============================================================================
4406 //==============================================================================
4409 extern __at(0x0FC6) __sfr SSPCON1
;
4432 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4434 #define _SSPCON1_SSPM0 0x01
4435 #define _SSPCON1_SSPM1 0x02
4436 #define _SSPCON1_SSPM2 0x04
4437 #define _SSPCON1_SSPM3 0x08
4438 #define _SSPCON1_CKP 0x10
4439 #define _SSPCON1_SSPEN 0x20
4440 #define _SSPCON1_SSPOV 0x40
4441 #define _SSPCON1_WCOL 0x80
4443 //==============================================================================
4446 //==============================================================================
4449 extern __at(0x0FC7) __sfr SSP1STAT
;
4455 unsigned R_NOT_W
: 1;
4458 unsigned D_NOT_A
: 1;
4463 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4467 #define _R_NOT_W 0x04
4470 #define _D_NOT_A 0x20
4474 //==============================================================================
4477 //==============================================================================
4480 extern __at(0x0FC7) __sfr SSPSTAT
;
4486 unsigned R_NOT_W
: 1;
4489 unsigned D_NOT_A
: 1;
4494 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
4496 #define _SSPSTAT_BF 0x01
4497 #define _SSPSTAT_UA 0x02
4498 #define _SSPSTAT_R_NOT_W 0x04
4499 #define _SSPSTAT_S 0x08
4500 #define _SSPSTAT_P 0x10
4501 #define _SSPSTAT_D_NOT_A 0x20
4502 #define _SSPSTAT_CKE 0x40
4503 #define _SSPSTAT_SMP 0x80
4505 //==============================================================================
4508 //==============================================================================
4511 extern __at(0x0FC8) __sfr SSP1ADD
;
4515 unsigned SSP1ADD0
: 1;
4516 unsigned SSP1ADD1
: 1;
4517 unsigned SSP1ADD2
: 1;
4518 unsigned SSP1ADD3
: 1;
4519 unsigned SSP1ADD4
: 1;
4520 unsigned SSP1ADD5
: 1;
4521 unsigned SSP1ADD6
: 1;
4522 unsigned SSP1ADD7
: 1;
4525 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
4527 #define _SSP1ADD0 0x01
4528 #define _SSP1ADD1 0x02
4529 #define _SSP1ADD2 0x04
4530 #define _SSP1ADD3 0x08
4531 #define _SSP1ADD4 0x10
4532 #define _SSP1ADD5 0x20
4533 #define _SSP1ADD6 0x40
4534 #define _SSP1ADD7 0x80
4536 //==============================================================================
4539 //==============================================================================
4542 extern __at(0x0FC8) __sfr SSPADD
;
4546 unsigned SSP1ADD0
: 1;
4547 unsigned SSP1ADD1
: 1;
4548 unsigned SSP1ADD2
: 1;
4549 unsigned SSP1ADD3
: 1;
4550 unsigned SSP1ADD4
: 1;
4551 unsigned SSP1ADD5
: 1;
4552 unsigned SSP1ADD6
: 1;
4553 unsigned SSP1ADD7
: 1;
4556 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
4558 #define _SSPADD_SSP1ADD0 0x01
4559 #define _SSPADD_SSP1ADD1 0x02
4560 #define _SSPADD_SSP1ADD2 0x04
4561 #define _SSPADD_SSP1ADD3 0x08
4562 #define _SSPADD_SSP1ADD4 0x10
4563 #define _SSPADD_SSP1ADD5 0x20
4564 #define _SSPADD_SSP1ADD6 0x40
4565 #define _SSPADD_SSP1ADD7 0x80
4567 //==============================================================================
4569 extern __at(0x0FC9) __sfr SSP1BUF
;
4570 extern __at(0x0FC9) __sfr SSPBUF
;
4572 //==============================================================================
4575 extern __at(0x0FCA) __sfr SSP1MSK
;
4579 unsigned SSP1MSK0
: 1;
4580 unsigned SSP1MSK1
: 1;
4581 unsigned SSP1MSK2
: 1;
4582 unsigned SSP1MSK3
: 1;
4583 unsigned SSP1MSK4
: 1;
4584 unsigned SSP1MSK5
: 1;
4585 unsigned SSP1MSK6
: 1;
4586 unsigned SSP1MSK7
: 1;
4589 extern __at(0x0FCA) volatile __SSP1MSKbits_t SSP1MSKbits
;
4591 #define _SSP1MSK0 0x01
4592 #define _SSP1MSK1 0x02
4593 #define _SSP1MSK2 0x04
4594 #define _SSP1MSK3 0x08
4595 #define _SSP1MSK4 0x10
4596 #define _SSP1MSK5 0x20
4597 #define _SSP1MSK6 0x40
4598 #define _SSP1MSK7 0x80
4600 //==============================================================================
4603 //==============================================================================
4606 extern __at(0x0FCA) __sfr SSPMSK
;
4610 unsigned SSP1MSK0
: 1;
4611 unsigned SSP1MSK1
: 1;
4612 unsigned SSP1MSK2
: 1;
4613 unsigned SSP1MSK3
: 1;
4614 unsigned SSP1MSK4
: 1;
4615 unsigned SSP1MSK5
: 1;
4616 unsigned SSP1MSK6
: 1;
4617 unsigned SSP1MSK7
: 1;
4620 extern __at(0x0FCA) volatile __SSPMSKbits_t SSPMSKbits
;
4622 #define _SSPMSK_SSP1MSK0 0x01
4623 #define _SSPMSK_SSP1MSK1 0x02
4624 #define _SSPMSK_SSP1MSK2 0x04
4625 #define _SSPMSK_SSP1MSK3 0x08
4626 #define _SSPMSK_SSP1MSK4 0x10
4627 #define _SSPMSK_SSP1MSK5 0x20
4628 #define _SSPMSK_SSP1MSK6 0x40
4629 #define _SSPMSK_SSP1MSK7 0x80
4631 //==============================================================================
4634 //==============================================================================
4637 extern __at(0x0FCB) __sfr SSP1CON3
;
4648 unsigned ACKTIM
: 1;
4651 extern __at(0x0FCB) volatile __SSP1CON3bits_t SSP1CON3bits
;
4660 #define _ACKTIM 0x80
4662 //==============================================================================
4665 //==============================================================================
4668 extern __at(0x0FCB) __sfr SSPCON3
;
4679 unsigned ACKTIM
: 1;
4682 extern __at(0x0FCB) volatile __SSPCON3bits_t SSPCON3bits
;
4684 #define _SSPCON3_DHEN 0x01
4685 #define _SSPCON3_AHEN 0x02
4686 #define _SSPCON3_SBCDE 0x04
4687 #define _SSPCON3_SDAHT 0x08
4688 #define _SSPCON3_BOEN 0x10
4689 #define _SSPCON3_SCIE 0x20
4690 #define _SSPCON3_PCIE 0x40
4691 #define _SSPCON3_ACKTIM 0x80
4693 //==============================================================================
4696 //==============================================================================
4699 extern __at(0x0FCC) __sfr T1GCON
;
4705 unsigned T1GSS0
: 1;
4706 unsigned T1GSS1
: 1;
4707 unsigned T1GVAL
: 1;
4708 unsigned T1GGO_NOT_T1DONE
: 1;
4709 unsigned T1GSPM
: 1;
4711 unsigned T1GPOL
: 1;
4712 unsigned TMR1GE
: 1;
4732 unsigned NOT_T1DONE
: 1;
4744 unsigned T1DONE
: 1;
4756 unsigned T1GGO_NOT_DONE
: 1;
4770 extern __at(0x0FCC) volatile __T1GCONbits_t T1GCONbits
;
4772 #define _T1GSS0 0x01
4773 #define _T1GSS1 0x02
4774 #define _T1GVAL 0x04
4775 #define _T1GGO_NOT_T1DONE 0x08
4777 #define _NOT_T1DONE 0x08
4778 #define _T1DONE 0x08
4779 #define _T1GGO_NOT_DONE 0x08
4780 #define _T1GSPM 0x10
4782 #define _T1GPOL 0x40
4783 #define _TMR1GE 0x80
4785 //==============================================================================
4788 //==============================================================================
4791 extern __at(0x0FCD) __sfr T1CON
;
4797 unsigned TMR1ON
: 1;
4799 unsigned NOT_T1SYNC
: 1;
4800 unsigned SOSCEN
: 1;
4801 unsigned T1CKPS0
: 1;
4802 unsigned T1CKPS1
: 1;
4803 unsigned TMR1CS0
: 1;
4804 unsigned TMR1CS1
: 1;
4810 unsigned T1RD16
: 1;
4811 unsigned T1SYNC
: 1;
4812 unsigned T1SOSCEN
: 1;
4824 unsigned T1OSCEN
: 1;
4834 unsigned T1CKPS
: 2;
4841 unsigned TMR1CS
: 2;
4845 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
4847 #define _TMR1ON 0x01
4849 #define _T1RD16 0x02
4850 #define _NOT_T1SYNC 0x04
4851 #define _T1SYNC 0x04
4852 #define _SOSCEN 0x08
4853 #define _T1SOSCEN 0x08
4854 #define _T1OSCEN 0x08
4855 #define _T1CKPS0 0x10
4856 #define _T1CKPS1 0x20
4857 #define _TMR1CS0 0x40
4858 #define _TMR1CS1 0x80
4860 //==============================================================================
4862 extern __at(0x0FCE) __sfr TMR1
;
4863 extern __at(0x0FCE) __sfr TMR1L
;
4864 extern __at(0x0FCF) __sfr TMR1H
;
4866 //==============================================================================
4869 extern __at(0x0FD0) __sfr RCON
;
4875 unsigned NOT_BOR
: 1;
4876 unsigned NOT_POR
: 1;
4877 unsigned NOT_PD
: 1;
4878 unsigned NOT_TO
: 1;
4879 unsigned NOT_RI
: 1;
4881 unsigned SBOREN
: 1;
4898 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
4900 #define _NOT_BOR 0x01
4902 #define _NOT_POR 0x02
4904 #define _NOT_PD 0x04
4906 #define _NOT_TO 0x08
4908 #define _NOT_RI 0x10
4910 #define _SBOREN 0x40
4913 //==============================================================================
4916 //==============================================================================
4919 extern __at(0x0FD1) __sfr WDTCON
;
4925 unsigned SWDTEN
: 1;
4948 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
4950 #define _SWDTEN 0x01
4953 //==============================================================================
4956 //==============================================================================
4959 extern __at(0x0FD2) __sfr OSCCON2
;
4963 unsigned LFIOFS
: 1;
4964 unsigned HFIOFR
: 1;
4966 unsigned SOSCGO
: 1;
4968 unsigned INTSRC
: 1;
4969 unsigned SOSCRUN
: 1;
4970 unsigned PLLRDY
: 1;
4973 extern __at(0x0FD2) volatile __OSCCON2bits_t OSCCON2bits
;
4975 #define _LFIOFS 0x01
4976 #define _HFIOFR 0x02
4978 #define _SOSCGO 0x08
4980 #define _INTSRC 0x20
4981 #define _SOSCRUN 0x40
4982 #define _PLLRDY 0x80
4984 //==============================================================================
4987 //==============================================================================
4990 extern __at(0x0FD3) __sfr OSCCON
;
4998 unsigned HFIOFS
: 1;
5032 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5036 #define _HFIOFS 0x04
5044 //==============================================================================
5047 //==============================================================================
5050 extern __at(0x0FD5) __sfr T0CON
;
5062 unsigned T08BIT
: 1;
5063 unsigned TMR0ON
: 1;
5073 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5081 #define _T08BIT 0x40
5082 #define _TMR0ON 0x80
5084 //==============================================================================
5086 extern __at(0x0FD6) __sfr TMR0
;
5087 extern __at(0x0FD6) __sfr TMR0L
;
5088 extern __at(0x0FD7) __sfr TMR0H
;
5090 //==============================================================================
5093 extern __at(0x0FD8) __sfr STATUS
;
5107 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5115 //==============================================================================
5117 extern __at(0x0FD9) __sfr FSR2L
;
5118 extern __at(0x0FDA) __sfr FSR2H
;
5119 extern __at(0x0FDB) __sfr PLUSW2
;
5120 extern __at(0x0FDC) __sfr PREINC2
;
5121 extern __at(0x0FDD) __sfr POSTDEC2
;
5122 extern __at(0x0FDE) __sfr POSTINC2
;
5123 extern __at(0x0FDF) __sfr INDF2
;
5124 extern __at(0x0FE0) __sfr BSR
;
5125 extern __at(0x0FE1) __sfr FSR1L
;
5126 extern __at(0x0FE2) __sfr FSR1H
;
5127 extern __at(0x0FE3) __sfr PLUSW1
;
5128 extern __at(0x0FE4) __sfr PREINC1
;
5129 extern __at(0x0FE5) __sfr POSTDEC1
;
5130 extern __at(0x0FE6) __sfr POSTINC1
;
5131 extern __at(0x0FE7) __sfr INDF1
;
5132 extern __at(0x0FE8) __sfr WREG
;
5133 extern __at(0x0FE9) __sfr FSR0L
;
5134 extern __at(0x0FEA) __sfr FSR0H
;
5135 extern __at(0x0FEB) __sfr PLUSW0
;
5136 extern __at(0x0FEC) __sfr PREINC0
;
5137 extern __at(0x0FED) __sfr POSTDEC0
;
5138 extern __at(0x0FEE) __sfr POSTINC0
;
5139 extern __at(0x0FEF) __sfr INDF0
;
5141 //==============================================================================
5144 extern __at(0x0FF0) __sfr INTCON3
;
5150 unsigned INT1IF
: 1;
5151 unsigned INT2IF
: 1;
5153 unsigned INT1IE
: 1;
5154 unsigned INT2IE
: 1;
5156 unsigned INT1IP
: 1;
5157 unsigned INT2IP
: 1;
5173 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5175 #define _INT1IF 0x01
5177 #define _INT2IF 0x02
5179 #define _INT1IE 0x08
5181 #define _INT2IE 0x10
5183 #define _INT1IP 0x40
5185 #define _INT2IP 0x80
5188 //==============================================================================
5191 //==============================================================================
5194 extern __at(0x0FF1) __sfr INTCON2
;
5202 unsigned TMR0IP
: 1;
5204 unsigned INTEDG2
: 1;
5205 unsigned INTEDG1
: 1;
5206 unsigned INTEDG0
: 1;
5207 unsigned NOT_RBPU
: 1;
5223 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5226 #define _TMR0IP 0x04
5228 #define _INTEDG2 0x10
5229 #define _INTEDG1 0x20
5230 #define _INTEDG0 0x40
5231 #define _NOT_RBPU 0x80
5234 //==============================================================================
5237 //==============================================================================
5240 extern __at(0x0FF2) __sfr INTCON
;
5247 unsigned INT0IF
: 1;
5248 unsigned TMR0IF
: 1;
5250 unsigned INT0IE
: 1;
5251 unsigned TMR0IE
: 1;
5252 unsigned PEIE_GIEL
: 1;
5253 unsigned GIE_GIEH
: 1;
5281 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
5284 #define _INT0IF 0x02
5286 #define _TMR0IF 0x04
5289 #define _INT0IE 0x10
5291 #define _TMR0IE 0x20
5293 #define _PEIE_GIEL 0x40
5296 #define _GIE_GIEH 0x80
5300 //==============================================================================
5302 extern __at(0x0FF3) __sfr PROD
;
5303 extern __at(0x0FF3) __sfr PRODL
;
5304 extern __at(0x0FF4) __sfr PRODH
;
5305 extern __at(0x0FF5) __sfr TABLAT
;
5306 extern __at(0x0FF6) __sfr TBLPTR
;
5307 extern __at(0x0FF6) __sfr TBLPTRL
;
5308 extern __at(0x0FF7) __sfr TBLPTRH
;
5309 extern __at(0x0FF8) __sfr TBLPTRU
;
5310 extern __at(0x0FF9) __sfr PC
;
5311 extern __at(0x0FF9) __sfr PCL
;
5312 extern __at(0x0FFA) __sfr PCLATH
;
5313 extern __at(0x0FFB) __sfr PCLATU
;
5315 //==============================================================================
5318 extern __at(0x0FFC) __sfr STKPTR
;
5330 unsigned STKUNF
: 1;
5331 unsigned STKFUL
: 1;
5343 unsigned STKOVF
: 1;
5353 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
5360 #define _STKUNF 0x40
5361 #define _STKFUL 0x80
5362 #define _STKOVF 0x80
5364 //==============================================================================
5366 extern __at(0x0FFD) __sfr TOS
;
5367 extern __at(0x0FFD) __sfr TOSL
;
5368 extern __at(0x0FFE) __sfr TOSH
;
5369 extern __at(0x0FFF) __sfr TOSU
;
5371 //==============================================================================
5373 // Configuration Bits
5375 //==============================================================================
5377 #define __CONFIG1L 0x300000
5378 #define __CONFIG1H 0x300001
5379 #define __CONFIG2L 0x300002
5380 #define __CONFIG2H 0x300003
5381 #define __CONFIG3H 0x300005
5382 #define __CONFIG4L 0x300006
5383 #define __CONFIG5L 0x300008
5384 #define __CONFIG5H 0x300009
5385 #define __CONFIG6L 0x30000A
5386 #define __CONFIG6H 0x30000B
5387 #define __CONFIG7L 0x30000C
5388 #define __CONFIG7H 0x30000D
5390 //----------------------------- CONFIG1L Options -------------------------------
5392 #define _PLLSEL_PLL4X_1L 0xFE // 4x clock multiplier.
5393 #define _PLLSEL_PLL3X_1L 0xFF // 3x clock multiplier.
5394 #define _CFGPLLEN_OFF_1L 0xFD // PLL Disabled (firmware controlled).
5395 #define _CFGPLLEN_ON_1L 0xFF // PLL Enabled.
5396 #define _CPUDIV_NOCLKDIV_1L 0xE7 // CPU uses system clock (no divide).
5397 #define _CPUDIV_CLKDIV2_1L 0xEF // CPU uses system clock divided by 2.
5398 #define _CPUDIV_CLKDIV3_1L 0xF7 // CPU uses system clock divided by 3.
5399 #define _CPUDIV_CLKDIV6_1L 0xFF // CPU uses system clock divided by 6.
5400 #define _LS48MHZ_SYS24X4_1L 0xDF // System clock at 24 MHz, USB clock divider is set to 4.
5401 #define _LS48MHZ_SYS48X8_1L 0xFF // System clock at 48 MHz, USB clock divider is set to 8.
5403 //----------------------------- CONFIG1H Options -------------------------------
5405 #define _FOSC_LP_1H 0xF0 // LP oscillator.
5406 #define _FOSC_XT_1H 0xF1 // XT oscillator.
5407 #define _FOSC_HSH_1H 0xF2 // HS oscillator, high power 16MHz to 25MHz.
5408 #define _FOSC_HSM_1H 0xF3 // HS oscillator, medium power 4MHz to 16MHz.
5409 #define _FOSC_ECHCLKO_1H 0xF4 // EC oscillator, high power 16MHz to 48MHz, clock output on OSC2.
5410 #define _FOSC_ECHIO_1H 0xF5 // EC oscillator, high power 16MHz to 48MHz.
5411 #define _FOSC_RCCLKO_1H 0xF6 // External RC oscillator, clock output on OSC2.
5412 #define _FOSC_RCIO_1H 0xF7 // External RC oscillator.
5413 #define _FOSC_INTOSCIO_1H 0xF8 // Internal oscillator.
5414 #define _FOSC_INTOSCCLKO_1H 0xF9 // Internal oscillator, clock output on OSC2.
5415 #define _FOSC_ECMCLKO_1H 0xFA // EC oscillator, medium power 4MHz to 16MHz, clock output on OSC2.
5416 #define _FOSC_ECMIO_1H 0xFB // EC oscillator, medium power 4MHz to 16MHz.
5417 #define _FOSC_ECLCLKO_1H 0xFC // EC oscillator, low power <4MHz, clock output on OSC2.
5418 #define _FOSC_ECLIO_1H 0xFD // EC oscillator, low power <4MHz.
5419 #define _PCLKEN_OFF_1H 0xDF // Primary oscillator shutdown firmware controlled.
5420 #define _PCLKEN_ON_1H 0xFF // Primary oscillator enabled.
5421 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
5422 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
5423 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
5424 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
5426 //----------------------------- CONFIG2L Options -------------------------------
5428 #define _nPWRTEN_ON_2L 0xFE // Power up timer enabled.
5429 #define _nPWRTEN_OFF_2L 0xFF // Power up timer disabled.
5430 #define _BOREN_OFF_2L 0xF9 // BOR disabled in hardware (SBOREN is ignored).
5431 #define _BOREN_ON_2L 0xFB // BOR controlled by firmware (SBOREN is enabled).
5432 #define _BOREN_NOSLP_2L 0xFD // BOR enabled in hardware, disabled in Sleep mode (SBOREN is ignored).
5433 #define _BOREN_SBORDIS_2L 0xFF // BOR enabled in hardware (SBOREN is ignored).
5434 #define _BORV_285_2L 0xE7 // BOR set to 2.85V nominal.
5435 #define _BORV_250_2L 0xEF // BOR set to 2.5V nominal.
5436 #define _BORV_220_2L 0xF7 // BOR set to 2.2V nominal.
5437 #define _BORV_190_2L 0xFF // BOR set to 1.9V nominal.
5438 #define _nLPBOR_ON_2L 0xBF // Low-Power Brown-out Reset enabled.
5439 #define _nLPBOR_OFF_2L 0xFF // Low-Power Brown-out Reset disabled.
5441 //----------------------------- CONFIG2H Options -------------------------------
5443 #define _WDTEN_OFF_2H 0xFC // WDT disabled in hardware (SWDTEN ignored).
5444 #define _WDTEN_NOSLP_2H 0xFD // WDT enabled in hardware, disabled in Sleep mode (SWDTEN ignored).
5445 #define _WDTEN_SWON_2H 0xFE // WDT controlled by firmware (SWDTEN enabled).
5446 #define _WDTEN_ON_2H 0xFF // WDT enabled in hardware (SWDTEN ignored).
5447 #define _WDTPS_1_2H 0xC3 // 1:1.
5448 #define _WDTPS_2_2H 0xC7 // 1:2.
5449 #define _WDTPS_4_2H 0xCB // 1:4.
5450 #define _WDTPS_8_2H 0xCF // 1:8.
5451 #define _WDTPS_16_2H 0xD3 // 1:16.
5452 #define _WDTPS_32_2H 0xD7 // 1:32.
5453 #define _WDTPS_64_2H 0xDB // 1:64.
5454 #define _WDTPS_128_2H 0xDF // 1:128.
5455 #define _WDTPS_256_2H 0xE3 // 1:256.
5456 #define _WDTPS_512_2H 0xE7 // 1:512.
5457 #define _WDTPS_1024_2H 0xEB // 1:1024.
5458 #define _WDTPS_2048_2H 0xEF // 1:2048.
5459 #define _WDTPS_4096_2H 0xF3 // 1:4096.
5460 #define _WDTPS_8192_2H 0xF7 // 1:8192.
5461 #define _WDTPS_16384_2H 0xFB // 1:16384.
5462 #define _WDTPS_32768_2H 0xFF // 1:32768.
5464 //----------------------------- CONFIG3H Options -------------------------------
5466 #define _CCP2MX_RB3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
5467 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
5468 #define _PBADEN_OFF_3H 0xFD // PORTB<5:0> pins are configured as digital I/O on Reset.
5469 #define _PBADEN_ON_3H 0xFF // PORTB<5:0> pins are configured as analog input channels on Reset.
5470 #define _T3CMX_RB5_3H 0xEF // T3CKI function is on RB5.
5471 #define _T3CMX_RC0_3H 0xFF // T3CKI function is on RC0.
5472 #define _SDOMX_RC7_3H 0xBF // SDO function is on RC7.
5473 #define _SDOMX_RB3_3H 0xFF // SDO function is on RB3.
5474 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; external MCLR disabled.
5475 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input disabled.
5477 //----------------------------- CONFIG4L Options -------------------------------
5479 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
5480 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
5481 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
5482 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled if MCLRE is also 1.
5483 #define _ICPRT_OFF_4L 0xDF // ICPORT disabled.
5484 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled.
5485 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
5486 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
5487 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
5489 //----------------------------- CONFIG5L Options -------------------------------
5491 #define _CP0_ON_5L 0xFE // Block 0 is code-protected.
5492 #define _CP0_OFF_5L 0xFF // Block 0 is not code-protected.
5493 #define _CP1_ON_5L 0xFD // Block 1 is code-protected.
5494 #define _CP1_OFF_5L 0xFF // Block 1 is not code-protected.
5496 //----------------------------- CONFIG5H Options -------------------------------
5498 #define _CPB_ON_5H 0xBF // Boot block is code-protected.
5499 #define _CPB_OFF_5H 0xFF // Boot block is not code-protected.
5500 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
5501 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
5503 //----------------------------- CONFIG6L Options -------------------------------
5505 #define _WRT0_ON_6L 0xFE // Block 0 (0800-1FFFh) is write-protected.
5506 #define _WRT0_OFF_6L 0xFF // Block 0 (0800-1FFFh) is not write-protected.
5507 #define _WRT1_ON_6L 0xFD // Block 1 (2000-3FFFh) is write-protected.
5508 #define _WRT1_OFF_6L 0xFF // Block 1 (2000-3FFFh) is not write-protected.
5510 //----------------------------- CONFIG6H Options -------------------------------
5512 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
5513 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
5514 #define _WRTB_ON_6H 0xBF // Boot block (0000-7FFh) is write-protected.
5515 #define _WRTB_OFF_6H 0xFF // Boot block (0000-7FFh) is not write-protected.
5516 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
5517 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
5519 //----------------------------- CONFIG7L Options -------------------------------
5521 #define _EBTR0_ON_7L 0xFE // Block 0 is protected from table reads executed in other blocks.
5522 #define _EBTR0_OFF_7L 0xFF // Block 0 is not protected from table reads executed in other blocks.
5523 #define _EBTR1_ON_7L 0xFD // Block 1 is protected from table reads executed in other blocks.
5524 #define _EBTR1_OFF_7L 0xFF // Block 1 is not protected from table reads executed in other blocks.
5526 //----------------------------- CONFIG7H Options -------------------------------
5528 #define _EBTRB_ON_7H 0xBF // Boot block is protected from table reads executed in other blocks.
5529 #define _EBTRB_OFF_7H 0xFF // Boot block is not protected from table reads executed in other blocks.
5531 //==============================================================================
5533 #define __DEVID1 0x3FFFFE
5534 #define __DEVID2 0x3FFFFF
5536 #define __IDLOC0 0x200000
5537 #define __IDLOC1 0x200001
5538 #define __IDLOC2 0x200002
5539 #define __IDLOC3 0x200003
5540 #define __IDLOC4 0x200004
5541 #define __IDLOC5 0x200005
5542 #define __IDLOC6 0x200006
5543 #define __IDLOC7 0x200007
5545 #endif // #ifndef __PIC18LF24K50_H__