2 * This declarations of the PIC18LF2520 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:01 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF2520_H__
26 #define __PIC18LF2520_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
129 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
131 #define _PORTA_RA0 0x01
132 #define _PORTA_AN0 0x01
133 #define _PORTA_RA1 0x02
134 #define _PORTA_AN1 0x02
135 #define _PORTA_RA2 0x04
136 #define _PORTA_AN2 0x04
137 #define _PORTA_VREFN 0x04
138 #define _PORTA_CVREF 0x04
139 #define _PORTA_RA3 0x08
140 #define _PORTA_AN3 0x08
141 #define _PORTA_VREFP 0x08
142 #define _PORTA_RA4 0x10
143 #define _PORTA_T0CKI 0x10
144 #define _PORTA_C1OUT 0x10
145 #define _PORTA_RA5 0x20
146 #define _PORTA_AN4 0x20
147 #define _PORTA_SS 0x20
148 #define _PORTA_NOT_SS 0x20
149 #define _PORTA_LVDIN 0x20
150 #define _PORTA_HLVDIN 0x20
151 #define _PORTA_C2OUT 0x20
152 #define _PORTA_RA6 0x40
153 #define _PORTA_OSC2 0x40
154 #define _PORTA_CLKO 0x40
155 #define _PORTA_RA7 0x80
156 #define _PORTA_OSC1 0x80
157 #define _PORTA_CLKI 0x80
159 //==============================================================================
162 //==============================================================================
165 extern __at(0x0F81) __sfr PORTB
;
230 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
232 #define _PORTB_RB0 0x01
233 #define _PORTB_INT0 0x01
234 #define _PORTB_AN12 0x01
235 #define _PORTB_FLT0 0x01
236 #define _PORTB_RB1 0x02
237 #define _PORTB_INT1 0x02
238 #define _PORTB_AN10 0x02
239 #define _PORTB_RB2 0x04
240 #define _PORTB_INT2 0x04
241 #define _PORTB_AN8 0x04
242 #define _PORTB_RB3 0x08
243 #define _PORTB_CCP2 0x08
244 #define _PORTB_AN9 0x08
245 #define _PORTB_RB4 0x10
246 #define _PORTB_KBI0 0x10
247 #define _PORTB_AN11 0x10
248 #define _PORTB_RB5 0x20
249 #define _PORTB_KBI1 0x20
250 #define _PORTB_PGM 0x20
251 #define _PORTB_RB6 0x40
252 #define _PORTB_KBI2 0x40
253 #define _PORTB_PGC 0x40
254 #define _PORTB_RB7 0x80
255 #define _PORTB_KBI3 0x80
256 #define _PORTB_PGD 0x80
258 //==============================================================================
261 //==============================================================================
264 extern __at(0x0F82) __sfr PORTC
;
317 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
319 #define _PORTC_RC0 0x01
320 #define _PORTC_T1OSO 0x01
321 #define _PORTC_T13CKI 0x01
322 #define _PORTC_T1CKI 0x01
323 #define _PORTC_RC1 0x02
324 #define _PORTC_T1OSI 0x02
325 #define _PORTC_CCP2 0x02
326 #define _PORTC_RC2 0x04
327 #define _PORTC_CCP1 0x04
328 #define _PORTC_RC3 0x08
329 #define _PORTC_SCK 0x08
330 #define _PORTC_SCL 0x08
331 #define _PORTC_RC4 0x10
332 #define _PORTC_SDI 0x10
333 #define _PORTC_SDA 0x10
334 #define _PORTC_RC5 0x20
335 #define _PORTC_SDO 0x20
336 #define _PORTC_RC6 0x40
337 #define _PORTC_TX 0x40
338 #define _PORTC_CK 0x40
339 #define _PORTC_RC7 0x80
340 #define _PORTC_RX 0x80
342 //==============================================================================
345 //==============================================================================
348 extern __at(0x0F84) __sfr PORTE
;
381 unsigned NOT_MCLR
: 1;
401 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
405 #define _NOT_MCLR 0x08
408 //==============================================================================
411 //==============================================================================
414 extern __at(0x0F89) __sfr LATA
;
428 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
439 //==============================================================================
442 //==============================================================================
445 extern __at(0x0F8A) __sfr LATB
;
459 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
470 //==============================================================================
473 //==============================================================================
476 extern __at(0x0F8B) __sfr LATC
;
490 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
501 //==============================================================================
504 //==============================================================================
507 extern __at(0x0F92) __sfr DDRA
;
536 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
555 //==============================================================================
558 //==============================================================================
561 extern __at(0x0F92) __sfr TRISA
;
590 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
592 #define _TRISA_TRISA0 0x01
593 #define _TRISA_RA0 0x01
594 #define _TRISA_TRISA1 0x02
595 #define _TRISA_RA1 0x02
596 #define _TRISA_TRISA2 0x04
597 #define _TRISA_RA2 0x04
598 #define _TRISA_TRISA3 0x08
599 #define _TRISA_RA3 0x08
600 #define _TRISA_TRISA4 0x10
601 #define _TRISA_RA4 0x10
602 #define _TRISA_TRISA5 0x20
603 #define _TRISA_RA5 0x20
604 #define _TRISA_TRISA6 0x40
605 #define _TRISA_RA6 0x40
606 #define _TRISA_TRISA7 0x80
607 #define _TRISA_RA7 0x80
609 //==============================================================================
612 //==============================================================================
615 extern __at(0x0F93) __sfr DDRB
;
644 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
663 //==============================================================================
666 //==============================================================================
669 extern __at(0x0F93) __sfr TRISB
;
698 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
700 #define _TRISB_TRISB0 0x01
701 #define _TRISB_RB0 0x01
702 #define _TRISB_TRISB1 0x02
703 #define _TRISB_RB1 0x02
704 #define _TRISB_TRISB2 0x04
705 #define _TRISB_RB2 0x04
706 #define _TRISB_TRISB3 0x08
707 #define _TRISB_RB3 0x08
708 #define _TRISB_TRISB4 0x10
709 #define _TRISB_RB4 0x10
710 #define _TRISB_TRISB5 0x20
711 #define _TRISB_RB5 0x20
712 #define _TRISB_TRISB6 0x40
713 #define _TRISB_RB6 0x40
714 #define _TRISB_TRISB7 0x80
715 #define _TRISB_RB7 0x80
717 //==============================================================================
720 //==============================================================================
723 extern __at(0x0F94) __sfr DDRC
;
752 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
771 //==============================================================================
774 //==============================================================================
777 extern __at(0x0F94) __sfr TRISC
;
806 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
808 #define _TRISC_TRISC0 0x01
809 #define _TRISC_RC0 0x01
810 #define _TRISC_TRISC1 0x02
811 #define _TRISC_RC1 0x02
812 #define _TRISC_TRISC2 0x04
813 #define _TRISC_RC2 0x04
814 #define _TRISC_TRISC3 0x08
815 #define _TRISC_RC3 0x08
816 #define _TRISC_TRISC4 0x10
817 #define _TRISC_RC4 0x10
818 #define _TRISC_TRISC5 0x20
819 #define _TRISC_RC5 0x20
820 #define _TRISC_TRISC6 0x40
821 #define _TRISC_RC6 0x40
822 #define _TRISC_TRISC7 0x80
823 #define _TRISC_RC7 0x80
825 //==============================================================================
828 //==============================================================================
831 extern __at(0x0F9B) __sfr OSCTUNE
;
854 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
864 //==============================================================================
867 //==============================================================================
870 extern __at(0x0F9D) __sfr PIE1
;
884 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
894 //==============================================================================
897 //==============================================================================
900 extern __at(0x0F9E) __sfr PIR1
;
914 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
924 //==============================================================================
927 //==============================================================================
930 extern __at(0x0F9F) __sfr IPR1
;
944 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
954 //==============================================================================
957 //==============================================================================
960 extern __at(0x0FA0) __sfr PIE2
;
989 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1000 //==============================================================================
1003 //==============================================================================
1006 extern __at(0x0FA1) __sfr PIR2
;
1012 unsigned CCP2IF
: 1;
1013 unsigned TMR3IF
: 1;
1014 unsigned HLVDIF
: 1;
1019 unsigned OSCFIF
: 1;
1035 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1037 #define _CCP2IF 0x01
1038 #define _TMR3IF 0x02
1039 #define _HLVDIF 0x04
1044 #define _OSCFIF 0x80
1046 //==============================================================================
1049 //==============================================================================
1052 extern __at(0x0FA2) __sfr IPR2
;
1058 unsigned CCP2IP
: 1;
1059 unsigned TMR3IP
: 1;
1060 unsigned HLVDIP
: 1;
1065 unsigned OSCFIP
: 1;
1081 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1083 #define _CCP2IP 0x01
1084 #define _TMR3IP 0x02
1085 #define _HLVDIP 0x04
1090 #define _OSCFIP 0x80
1092 //==============================================================================
1095 //==============================================================================
1098 extern __at(0x0FA6) __sfr EECON1
;
1112 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1122 //==============================================================================
1124 extern __at(0x0FA7) __sfr EECON2
;
1125 extern __at(0x0FA8) __sfr EEDATA
;
1126 extern __at(0x0FA9) __sfr EEADR
;
1128 //==============================================================================
1131 extern __at(0x0FAB) __sfr RCSTA
;
1160 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1172 //==============================================================================
1175 //==============================================================================
1178 extern __at(0x0FAC) __sfr TXSTA
;
1192 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1203 //==============================================================================
1205 extern __at(0x0FAD) __sfr TXREG
;
1206 extern __at(0x0FAE) __sfr RCREG
;
1207 extern __at(0x0FAF) __sfr SPBRG
;
1208 extern __at(0x0FB0) __sfr SPBRGH
;
1210 //==============================================================================
1213 extern __at(0x0FB1) __sfr T3CON
;
1219 unsigned TMR3ON
: 1;
1220 unsigned TMR3CS
: 1;
1221 unsigned NOT_T3SYNC
: 1;
1222 unsigned T3CCP1
: 1;
1223 unsigned T3CKPS0
: 1;
1224 unsigned T3CKPS1
: 1;
1225 unsigned T3CCP2
: 1;
1233 unsigned T3SYNC
: 1;
1244 unsigned T3CKPS
: 2;
1249 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1251 #define _T3CON_TMR3ON 0x01
1252 #define _T3CON_TMR3CS 0x02
1253 #define _T3CON_NOT_T3SYNC 0x04
1254 #define _T3CON_T3SYNC 0x04
1255 #define _T3CON_T3CCP1 0x08
1256 #define _T3CON_T3CKPS0 0x10
1257 #define _T3CON_T3CKPS1 0x20
1258 #define _T3CON_T3CCP2 0x40
1259 #define _T3CON_RD16 0x80
1261 //==============================================================================
1263 extern __at(0x0FB2) __sfr TMR3
;
1264 extern __at(0x0FB2) __sfr TMR3L
;
1265 extern __at(0x0FB3) __sfr TMR3H
;
1267 //==============================================================================
1270 extern __at(0x0FB4) __sfr CMCON
;
1293 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1304 //==============================================================================
1307 //==============================================================================
1310 extern __at(0x0FB5) __sfr CVRCON
;
1333 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1344 //==============================================================================
1347 //==============================================================================
1350 extern __at(0x0FB6) __sfr ECCP1AS
;
1358 unsigned PSSAC0
: 1;
1359 unsigned PSSAC1
: 1;
1360 unsigned ECCPAS0
: 1;
1361 unsigned ECCPAS1
: 1;
1362 unsigned ECCPAS2
: 1;
1363 unsigned ECCPASE
: 1;
1376 unsigned ECCPAS
: 3;
1381 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1383 #define _PSSAC0 0x04
1384 #define _PSSAC1 0x08
1385 #define _ECCPAS0 0x10
1386 #define _ECCPAS1 0x20
1387 #define _ECCPAS2 0x40
1388 #define _ECCPASE 0x80
1390 //==============================================================================
1393 //==============================================================================
1396 extern __at(0x0FB6) __sfr ECCPAS
;
1404 unsigned PSSAC0
: 1;
1405 unsigned PSSAC1
: 1;
1406 unsigned ECCPAS0
: 1;
1407 unsigned ECCPAS1
: 1;
1408 unsigned ECCPAS2
: 1;
1409 unsigned ECCPASE
: 1;
1422 unsigned ECCPAS
: 3;
1427 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1429 #define _ECCPAS_PSSAC0 0x04
1430 #define _ECCPAS_PSSAC1 0x08
1431 #define _ECCPAS_ECCPAS0 0x10
1432 #define _ECCPAS_ECCPAS1 0x20
1433 #define _ECCPAS_ECCPAS2 0x40
1434 #define _ECCPAS_ECCPASE 0x80
1436 //==============================================================================
1439 //==============================================================================
1442 extern __at(0x0FB7) __sfr ECCP1DEL
;
1456 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1460 //==============================================================================
1463 //==============================================================================
1466 extern __at(0x0FB7) __sfr PWM1CON
;
1480 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1482 #define _PWM1CON_PRSEN 0x80
1484 //==============================================================================
1487 //==============================================================================
1490 extern __at(0x0FB8) __sfr BAUDCON
;
1503 unsigned ABDOVF
: 1;
1519 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1529 #define _ABDOVF 0x80
1531 //==============================================================================
1534 //==============================================================================
1537 extern __at(0x0FB8) __sfr BAUDCTL
;
1550 unsigned ABDOVF
: 1;
1566 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1568 #define _BAUDCTL_ABDEN 0x01
1569 #define _BAUDCTL_WUE 0x02
1570 #define _BAUDCTL_BRG16 0x08
1571 #define _BAUDCTL_TXCKP 0x10
1572 #define _BAUDCTL_SCKP 0x10
1573 #define _BAUDCTL_RXDTP 0x20
1574 #define _BAUDCTL_RCIDL 0x40
1575 #define _BAUDCTL_RCMT 0x40
1576 #define _BAUDCTL_ABDOVF 0x80
1578 //==============================================================================
1581 //==============================================================================
1584 extern __at(0x0FBA) __sfr CCP2CON
;
1590 unsigned CCP2M0
: 1;
1591 unsigned CCP2M1
: 1;
1592 unsigned CCP2M2
: 1;
1593 unsigned CCP2M3
: 1;
1626 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1628 #define _CCP2M0 0x01
1629 #define _CCP2M1 0x02
1630 #define _CCP2M2 0x04
1631 #define _CCP2M3 0x08
1637 //==============================================================================
1639 extern __at(0x0FBB) __sfr CCPR2
;
1640 extern __at(0x0FBB) __sfr CCPR2L
;
1641 extern __at(0x0FBC) __sfr CCPR2H
;
1643 //==============================================================================
1646 extern __at(0x0FBD) __sfr CCP1CON
;
1652 unsigned CCP1M0
: 1;
1653 unsigned CCP1M1
: 1;
1654 unsigned CCP1M2
: 1;
1655 unsigned CCP1M3
: 1;
1688 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1690 #define _CCP1M0 0x01
1691 #define _CCP1M1 0x02
1692 #define _CCP1M2 0x04
1693 #define _CCP1M3 0x08
1699 //==============================================================================
1701 extern __at(0x0FBE) __sfr CCPR1
;
1702 extern __at(0x0FBE) __sfr CCPR1L
;
1703 extern __at(0x0FBF) __sfr CCPR1H
;
1705 //==============================================================================
1708 extern __at(0x0FC0) __sfr ADCON2
;
1738 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1748 //==============================================================================
1751 //==============================================================================
1754 extern __at(0x0FC1) __sfr ADCON1
;
1784 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1793 //==============================================================================
1796 //==============================================================================
1799 extern __at(0x0FC2) __sfr ADCON0
;
1806 unsigned GO_NOT_DONE
: 1;
1842 unsigned NOT_DONE
: 1;
1854 unsigned GO_DONE
: 1;
1871 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1874 #define _GO_NOT_DONE 0x02
1877 #define _NOT_DONE 0x02
1878 #define _GO_DONE 0x02
1884 //==============================================================================
1886 extern __at(0x0FC3) __sfr ADRES
;
1887 extern __at(0x0FC3) __sfr ADRESL
;
1888 extern __at(0x0FC4) __sfr ADRESH
;
1890 //==============================================================================
1893 extern __at(0x0FC5) __sfr SSPCON2
;
1905 unsigned ACKSTAT
: 1;
1912 unsigned ADMSK1
: 1;
1913 unsigned ADMSK2
: 1;
1914 unsigned ADMSK3
: 1;
1915 unsigned ADMSK4
: 1;
1916 unsigned ADMSK5
: 1;
1922 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1926 #define _ADMSK1 0x02
1928 #define _ADMSK2 0x04
1930 #define _ADMSK3 0x08
1932 #define _ADMSK4 0x10
1934 #define _ADMSK5 0x20
1935 #define _ACKSTAT 0x40
1938 //==============================================================================
1941 //==============================================================================
1944 extern __at(0x0FC6) __sfr SSPCON1
;
1967 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1978 //==============================================================================
1981 //==============================================================================
1984 extern __at(0x0FC7) __sfr SSPSTAT
;
1992 unsigned R_NOT_W
: 1;
1995 unsigned D_NOT_A
: 1;
2040 unsigned NOT_WRITE
: 1;
2043 unsigned NOT_ADDRESS
: 1;
2049 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2053 #define _R_NOT_W 0x04
2057 #define _NOT_WRITE 0x04
2060 #define _D_NOT_A 0x20
2064 #define _NOT_ADDRESS 0x20
2068 //==============================================================================
2070 extern __at(0x0FC8) __sfr SSPADD
;
2071 extern __at(0x0FC9) __sfr SSPBUF
;
2073 //==============================================================================
2076 extern __at(0x0FCA) __sfr T2CON
;
2082 unsigned T2CKPS0
: 1;
2083 unsigned T2CKPS1
: 1;
2084 unsigned TMR2ON
: 1;
2085 unsigned T2OUTPS0
: 1;
2086 unsigned T2OUTPS1
: 1;
2087 unsigned T2OUTPS2
: 1;
2088 unsigned T2OUTPS3
: 1;
2097 unsigned TOUTPS0
: 1;
2098 unsigned TOUTPS1
: 1;
2099 unsigned TOUTPS2
: 1;
2100 unsigned TOUTPS3
: 1;
2106 unsigned T2CKPS
: 2;
2113 unsigned T2OUTPS
: 4;
2120 unsigned TOUTPS
: 4;
2125 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2127 #define _T2CKPS0 0x01
2128 #define _T2CKPS1 0x02
2129 #define _TMR2ON 0x04
2130 #define _T2OUTPS0 0x08
2131 #define _TOUTPS0 0x08
2132 #define _T2OUTPS1 0x10
2133 #define _TOUTPS1 0x10
2134 #define _T2OUTPS2 0x20
2135 #define _TOUTPS2 0x20
2136 #define _T2OUTPS3 0x40
2137 #define _TOUTPS3 0x40
2139 //==============================================================================
2141 extern __at(0x0FCB) __sfr PR2
;
2142 extern __at(0x0FCC) __sfr TMR2
;
2144 //==============================================================================
2147 extern __at(0x0FCD) __sfr T1CON
;
2153 unsigned TMR1ON
: 1;
2154 unsigned TMR1CS
: 1;
2155 unsigned NOT_T1SYNC
: 1;
2156 unsigned T1OSCEN
: 1;
2157 unsigned T1CKPS0
: 1;
2158 unsigned T1CKPS1
: 1;
2167 unsigned T1SYNC
: 1;
2178 unsigned T1CKPS
: 2;
2183 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2185 #define _TMR1ON 0x01
2186 #define _TMR1CS 0x02
2187 #define _NOT_T1SYNC 0x04
2188 #define _T1SYNC 0x04
2189 #define _T1OSCEN 0x08
2190 #define _T1CKPS0 0x10
2191 #define _T1CKPS1 0x20
2195 //==============================================================================
2197 extern __at(0x0FCE) __sfr TMR1
;
2198 extern __at(0x0FCE) __sfr TMR1L
;
2199 extern __at(0x0FCF) __sfr TMR1H
;
2201 //==============================================================================
2204 extern __at(0x0FD0) __sfr RCON
;
2210 unsigned NOT_BOR
: 1;
2211 unsigned NOT_POR
: 1;
2212 unsigned NOT_PD
: 1;
2213 unsigned NOT_TO
: 1;
2214 unsigned NOT_RI
: 1;
2216 unsigned SBOREN
: 1;
2233 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2235 #define _NOT_BOR 0x01
2237 #define _NOT_POR 0x02
2239 #define _NOT_PD 0x04
2241 #define _NOT_TO 0x08
2243 #define _NOT_RI 0x10
2245 #define _SBOREN 0x40
2248 //==============================================================================
2251 //==============================================================================
2254 extern __at(0x0FD1) __sfr WDTCON
;
2260 unsigned SWDTEN
: 1;
2283 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2285 #define _SWDTEN 0x01
2288 //==============================================================================
2291 //==============================================================================
2294 extern __at(0x0FD2) __sfr HLVDCON
;
2300 unsigned HLVDL0
: 1;
2301 unsigned HLVDL1
: 1;
2302 unsigned HLVDL2
: 1;
2303 unsigned HLVDL3
: 1;
2304 unsigned HLVDEN
: 1;
2307 unsigned VDIRMAG
: 1;
2353 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2355 #define _HLVDL0 0x01
2358 #define _HLVDL1 0x02
2361 #define _HLVDL2 0x04
2364 #define _HLVDL3 0x08
2367 #define _HLVDEN 0x10
2372 #define _VDIRMAG 0x80
2374 //==============================================================================
2377 //==============================================================================
2380 extern __at(0x0FD2) __sfr LVDCON
;
2386 unsigned HLVDL0
: 1;
2387 unsigned HLVDL1
: 1;
2388 unsigned HLVDL2
: 1;
2389 unsigned HLVDL3
: 1;
2390 unsigned HLVDEN
: 1;
2393 unsigned VDIRMAG
: 1;
2439 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2441 #define _LVDCON_HLVDL0 0x01
2442 #define _LVDCON_LVDL0 0x01
2443 #define _LVDCON_LVV0 0x01
2444 #define _LVDCON_HLVDL1 0x02
2445 #define _LVDCON_LVDL1 0x02
2446 #define _LVDCON_LVV1 0x02
2447 #define _LVDCON_HLVDL2 0x04
2448 #define _LVDCON_LVDL2 0x04
2449 #define _LVDCON_LVV2 0x04
2450 #define _LVDCON_HLVDL3 0x08
2451 #define _LVDCON_LVDL3 0x08
2452 #define _LVDCON_LVV3 0x08
2453 #define _LVDCON_HLVDEN 0x10
2454 #define _LVDCON_LVDEN 0x10
2455 #define _LVDCON_IVRST 0x20
2456 #define _LVDCON_IRVST 0x20
2457 #define _LVDCON_BGST 0x20
2458 #define _LVDCON_VDIRMAG 0x80
2460 //==============================================================================
2463 //==============================================================================
2466 extern __at(0x0FD3) __sfr OSCCON
;
2508 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2520 //==============================================================================
2523 //==============================================================================
2526 extern __at(0x0FD5) __sfr T0CON
;
2538 unsigned T08BIT
: 1;
2539 unsigned TMR0ON
: 1;
2550 unsigned T016BIT
: 1;
2561 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2570 #define _T08BIT 0x40
2571 #define _T016BIT 0x40
2572 #define _TMR0ON 0x80
2574 //==============================================================================
2576 extern __at(0x0FD6) __sfr TMR0
;
2577 extern __at(0x0FD6) __sfr TMR0L
;
2578 extern __at(0x0FD7) __sfr TMR0H
;
2580 //==============================================================================
2583 extern __at(0x0FD8) __sfr STATUS
;
2597 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2605 //==============================================================================
2607 extern __at(0x0FD9) __sfr FSR2L
;
2608 extern __at(0x0FDA) __sfr FSR2H
;
2609 extern __at(0x0FDB) __sfr PLUSW2
;
2610 extern __at(0x0FDC) __sfr PREINC2
;
2611 extern __at(0x0FDD) __sfr POSTDEC2
;
2612 extern __at(0x0FDE) __sfr POSTINC2
;
2613 extern __at(0x0FDF) __sfr INDF2
;
2614 extern __at(0x0FE0) __sfr BSR
;
2615 extern __at(0x0FE1) __sfr FSR1L
;
2616 extern __at(0x0FE2) __sfr FSR1H
;
2617 extern __at(0x0FE3) __sfr PLUSW1
;
2618 extern __at(0x0FE4) __sfr PREINC1
;
2619 extern __at(0x0FE5) __sfr POSTDEC1
;
2620 extern __at(0x0FE6) __sfr POSTINC1
;
2621 extern __at(0x0FE7) __sfr INDF1
;
2622 extern __at(0x0FE8) __sfr WREG
;
2623 extern __at(0x0FE9) __sfr FSR0L
;
2624 extern __at(0x0FEA) __sfr FSR0H
;
2625 extern __at(0x0FEB) __sfr PLUSW0
;
2626 extern __at(0x0FEC) __sfr PREINC0
;
2627 extern __at(0x0FED) __sfr POSTDEC0
;
2628 extern __at(0x0FEE) __sfr POSTINC0
;
2629 extern __at(0x0FEF) __sfr INDF0
;
2631 //==============================================================================
2634 extern __at(0x0FF0) __sfr INTCON3
;
2640 unsigned INT1IF
: 1;
2641 unsigned INT2IF
: 1;
2643 unsigned INT1IE
: 1;
2644 unsigned INT2IE
: 1;
2646 unsigned INT1IP
: 1;
2647 unsigned INT2IP
: 1;
2663 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2665 #define _INT1IF 0x01
2667 #define _INT2IF 0x02
2669 #define _INT1IE 0x08
2671 #define _INT2IE 0x10
2673 #define _INT1IP 0x40
2675 #define _INT2IP 0x80
2678 //==============================================================================
2681 //==============================================================================
2684 extern __at(0x0FF1) __sfr INTCON2
;
2692 unsigned TMR0IP
: 1;
2694 unsigned INTEDG2
: 1;
2695 unsigned INTEDG1
: 1;
2696 unsigned INTEDG0
: 1;
2697 unsigned NOT_RBPU
: 1;
2713 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2716 #define _TMR0IP 0x04
2717 #define _INTEDG2 0x10
2718 #define _INTEDG1 0x20
2719 #define _INTEDG0 0x40
2720 #define _NOT_RBPU 0x80
2723 //==============================================================================
2726 //==============================================================================
2729 extern __at(0x0FF2) __sfr INTCON
;
2736 unsigned INT0IF
: 1;
2737 unsigned TMR0IF
: 1;
2739 unsigned INT0IE
: 1;
2740 unsigned TMR0IE
: 1;
2741 unsigned PEIE_GIEL
: 1;
2742 unsigned GIE_GIEH
: 1;
2770 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2773 #define _INT0IF 0x02
2775 #define _TMR0IF 0x04
2778 #define _INT0IE 0x10
2780 #define _TMR0IE 0x20
2782 #define _PEIE_GIEL 0x40
2785 #define _GIE_GIEH 0x80
2789 //==============================================================================
2791 extern __at(0x0FF3) __sfr PROD
;
2792 extern __at(0x0FF3) __sfr PRODL
;
2793 extern __at(0x0FF4) __sfr PRODH
;
2794 extern __at(0x0FF5) __sfr TABLAT
;
2795 extern __at(0x0FF6) __sfr TBLPTR
;
2796 extern __at(0x0FF6) __sfr TBLPTRL
;
2797 extern __at(0x0FF7) __sfr TBLPTRH
;
2798 extern __at(0x0FF8) __sfr TBLPTRU
;
2799 extern __at(0x0FF9) __sfr PC
;
2800 extern __at(0x0FF9) __sfr PCL
;
2801 extern __at(0x0FFA) __sfr PCLATH
;
2802 extern __at(0x0FFB) __sfr PCLATU
;
2804 //==============================================================================
2807 extern __at(0x0FFC) __sfr STKPTR
;
2819 unsigned STKUNF
: 1;
2820 unsigned STKFUL
: 1;
2832 unsigned STKOVF
: 1;
2842 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2849 #define _STKUNF 0x40
2850 #define _STKFUL 0x80
2851 #define _STKOVF 0x80
2853 //==============================================================================
2855 extern __at(0x0FFD) __sfr TOS
;
2856 extern __at(0x0FFD) __sfr TOSL
;
2857 extern __at(0x0FFE) __sfr TOSH
;
2858 extern __at(0x0FFF) __sfr TOSU
;
2860 //==============================================================================
2862 // Configuration Bits
2864 //==============================================================================
2866 #define __CONFIG1H 0x300001
2867 #define __CONFIG2L 0x300002
2868 #define __CONFIG2H 0x300003
2869 #define __CONFIG3H 0x300005
2870 #define __CONFIG4L 0x300006
2871 #define __CONFIG5L 0x300008
2872 #define __CONFIG5H 0x300009
2873 #define __CONFIG6L 0x30000A
2874 #define __CONFIG6H 0x30000B
2875 #define __CONFIG7L 0x30000C
2876 #define __CONFIG7H 0x30000D
2878 //----------------------------- CONFIG1H Options -------------------------------
2880 #define _OSC_LP_1H 0xF0 // LP oscillator.
2881 #define _OSC_XT_1H 0xF1 // XT oscillator.
2882 #define _OSC_HS_1H 0xF2 // HS oscillator.
2883 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
2884 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
2885 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
2886 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
2887 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
2888 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
2889 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
2890 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2891 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2892 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
2893 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
2895 //----------------------------- CONFIG2L Options -------------------------------
2897 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2898 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2899 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
2900 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
2901 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
2902 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
2903 #define _BORV_0_2L 0xE7 // Maximum setting.
2904 #define _BORV_1_2L 0xEF
2905 #define _BORV_2_2L 0xF7
2906 #define _BORV_3_2L 0xFF // Minimum setting.
2908 //----------------------------- CONFIG2H Options -------------------------------
2910 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2911 #define _WDT_ON_2H 0xFF // WDT enabled.
2912 #define _WDTPS_1_2H 0xE1 // 1:1.
2913 #define _WDTPS_2_2H 0xE3 // 1:2.
2914 #define _WDTPS_4_2H 0xE5 // 1:4.
2915 #define _WDTPS_8_2H 0xE7 // 1:8.
2916 #define _WDTPS_16_2H 0xE9 // 1:16.
2917 #define _WDTPS_32_2H 0xEB // 1:32.
2918 #define _WDTPS_64_2H 0xED // 1:64.
2919 #define _WDTPS_128_2H 0xEF // 1:128.
2920 #define _WDTPS_256_2H 0xF1 // 1:256.
2921 #define _WDTPS_512_2H 0xF3 // 1:512.
2922 #define _WDTPS_1024_2H 0xF5 // 1:1024.
2923 #define _WDTPS_2048_2H 0xF7 // 1:2048.
2924 #define _WDTPS_4096_2H 0xF9 // 1:4096.
2925 #define _WDTPS_8192_2H 0xFB // 1:8192.
2926 #define _WDTPS_16384_2H 0xFD // 1:16384.
2927 #define _WDTPS_32768_2H 0xFF // 1:32768.
2929 //----------------------------- CONFIG3H Options -------------------------------
2931 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2932 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2933 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
2934 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
2935 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
2936 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
2937 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
2938 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
2940 //----------------------------- CONFIG4L Options -------------------------------
2942 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
2943 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
2944 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
2945 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
2946 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
2947 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
2948 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
2949 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
2951 //----------------------------- CONFIG5L Options -------------------------------
2953 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) code-protected.
2954 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) not code-protected.
2955 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code-protected.
2956 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code-protected.
2957 #define _CP2_ON_5L 0xFB // Block 2 (004000-005FFFh) code-protected.
2958 #define _CP2_OFF_5L 0xFF // Block 2 (004000-005FFFh) not code-protected.
2959 #define _CP3_ON_5L 0xF7 // Block 3 (006000-007FFFh) code-protected.
2960 #define _CP3_OFF_5L 0xFF // Block 3 (006000-007FFFh) not code-protected.
2962 //----------------------------- CONFIG5H Options -------------------------------
2964 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
2965 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
2966 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
2967 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
2969 //----------------------------- CONFIG6L Options -------------------------------
2971 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) write-protected.
2972 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) not write-protected.
2973 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write-protected.
2974 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write-protected.
2975 #define _WRT2_ON_6L 0xFB // Block 2 (004000-005FFFh) write-protected.
2976 #define _WRT2_OFF_6L 0xFF // Block 2 (004000-005FFFh) not write-protected.
2977 #define _WRT3_ON_6L 0xF7 // Block 3 (006000-007FFFh) write-protected.
2978 #define _WRT3_OFF_6L 0xFF // Block 3 (006000-007FFFh) not write-protected.
2980 //----------------------------- CONFIG6H Options -------------------------------
2982 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
2983 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
2984 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) write-protected.
2985 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) not write-protected.
2986 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
2987 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
2989 //----------------------------- CONFIG7L Options -------------------------------
2991 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) protected from table reads executed in other blocks.
2992 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) not protected from table reads executed in other blocks.
2993 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from table reads executed in other blocks.
2994 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from table reads executed in other blocks.
2995 #define _EBTR2_ON_7L 0xFB // Block 2 (004000-005FFFh) protected from table reads executed in other blocks.
2996 #define _EBTR2_OFF_7L 0xFF // Block 2 (004000-005FFFh) not protected from table reads executed in other blocks.
2997 #define _EBTR3_ON_7L 0xF7 // Block 3 (006000-007FFFh) protected from table reads executed in other blocks.
2998 #define _EBTR3_OFF_7L 0xFF // Block 3 (006000-007FFFh) not protected from table reads executed in other blocks.
3000 //----------------------------- CONFIG7H Options -------------------------------
3002 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) protected from table reads executed in other blocks.
3003 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) not protected from table reads executed in other blocks.
3005 //==============================================================================
3007 #define __DEVID1 0x3FFFFE
3008 #define __DEVID2 0x3FFFFF
3010 #define __IDLOC0 0x200000
3011 #define __IDLOC1 0x200001
3012 #define __IDLOC2 0x200002
3013 #define __IDLOC3 0x200003
3014 #define __IDLOC4 0x200004
3015 #define __IDLOC5 0x200005
3016 #define __IDLOC6 0x200006
3017 #define __IDLOC7 0x200007
3019 #endif // #ifndef __PIC18LF2520_H__