2 * This declarations of the PIC18LF25J10 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:54 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF25J10_H__
26 #define __PIC18LF25J10_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
105 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
107 #define _PORTA_RA0 0x01
108 #define _PORTA_AN0 0x01
109 #define _PORTA_RA1 0x02
110 #define _PORTA_AN1 0x02
111 #define _PORTA_RA2 0x04
112 #define _PORTA_AN2 0x04
113 #define _PORTA_VREFM 0x04
114 #define _PORTA_CVREF 0x04
115 #define _PORTA_RA3 0x08
116 #define _PORTA_AN3 0x08
117 #define _PORTA_VREFP 0x08
118 #define _PORTA_RA5 0x20
119 #define _PORTA_AN4 0x20
120 #define _PORTA_SS1 0x20
121 #define _PORTA_C2OUT 0x20
122 #define _PORTA_NOT_SS1 0x20
124 //==============================================================================
127 //==============================================================================
130 extern __at(0x0F81) __sfr PORTB
;
195 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
197 #define _PORTB_RB0 0x01
198 #define _PORTB_INT0 0x01
199 #define _PORTB_AN12 0x01
200 #define _PORTB_FLT0 0x01
201 #define _PORTB_RB1 0x02
202 #define _PORTB_INT1 0x02
203 #define _PORTB_AN10 0x02
204 #define _PORTB_RB2 0x04
205 #define _PORTB_INT2 0x04
206 #define _PORTB_AN8 0x04
207 #define _PORTB_RB3 0x08
208 #define _PORTB_CCP2 0x08
209 #define _PORTB_AN9 0x08
210 #define _PORTB_RB4 0x10
211 #define _PORTB_KBI0 0x10
212 #define _PORTB_AN11 0x10
213 #define _PORTB_RB5 0x20
214 #define _PORTB_KBI1 0x20
215 #define _PORTB_T0CKI 0x20
216 #define _PORTB_C1OUT 0x20
217 #define _PORTB_RB6 0x40
218 #define _PORTB_KBI2 0x40
219 #define _PORTB_PGC 0x40
220 #define _PORTB_RB7 0x80
221 #define _PORTB_KBI3 0x80
222 #define _PORTB_PGD 0x80
224 //==============================================================================
227 //==============================================================================
230 extern __at(0x0F82) __sfr PORTC
;
295 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
297 #define _PORTC_RC0 0x01
298 #define _PORTC_T1OSO 0x01
299 #define _PORTC_T1CKI 0x01
300 #define _PORTC_RC1 0x02
301 #define _PORTC_T1OSI 0x02
302 #define _PORTC_CCP2 0x02
303 #define _PORTC_RC2 0x04
304 #define _PORTC_CCP1 0x04
305 #define _PORTC_P1A 0x04
306 #define _PORTC_RC3 0x08
307 #define _PORTC_SCK1 0x08
308 #define _PORTC_SCL1 0x08
309 #define _PORTC_SCK 0x08
310 #define _PORTC_SCL 0x08
311 #define _PORTC_RC4 0x10
312 #define _PORTC_SDI1 0x10
313 #define _PORTC_SDA1 0x10
314 #define _PORTC_SDI 0x10
315 #define _PORTC_SDA 0x10
316 #define _PORTC_RC5 0x20
317 #define _PORTC_SDO1 0x20
318 #define _PORTC_SDO 0x20
319 #define _PORTC_RC6 0x40
320 #define _PORTC_TX 0x40
321 #define _PORTC_CK 0x40
322 #define _PORTC_RC7 0x80
323 #define _PORTC_RX 0x80
325 //==============================================================================
328 //==============================================================================
331 extern __at(0x0F89) __sfr LATA
;
345 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
353 //==============================================================================
356 //==============================================================================
359 extern __at(0x0F8A) __sfr LATB
;
373 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
384 //==============================================================================
387 //==============================================================================
390 extern __at(0x0F8B) __sfr LATC
;
404 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
415 //==============================================================================
418 //==============================================================================
421 extern __at(0x0F92) __sfr DDRA
;
450 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
463 //==============================================================================
466 //==============================================================================
469 extern __at(0x0F92) __sfr TRISA
;
498 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
500 #define _TRISA_TRISA0 0x01
501 #define _TRISA_RA0 0x01
502 #define _TRISA_TRISA1 0x02
503 #define _TRISA_RA1 0x02
504 #define _TRISA_TRISA2 0x04
505 #define _TRISA_RA2 0x04
506 #define _TRISA_TRISA3 0x08
507 #define _TRISA_RA3 0x08
508 #define _TRISA_TRISA5 0x20
509 #define _TRISA_RA5 0x20
511 //==============================================================================
514 //==============================================================================
517 extern __at(0x0F93) __sfr DDRB
;
546 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
565 //==============================================================================
568 //==============================================================================
571 extern __at(0x0F93) __sfr TRISB
;
600 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
602 #define _TRISB_TRISB0 0x01
603 #define _TRISB_RB0 0x01
604 #define _TRISB_TRISB1 0x02
605 #define _TRISB_RB1 0x02
606 #define _TRISB_TRISB2 0x04
607 #define _TRISB_RB2 0x04
608 #define _TRISB_TRISB3 0x08
609 #define _TRISB_RB3 0x08
610 #define _TRISB_TRISB4 0x10
611 #define _TRISB_RB4 0x10
612 #define _TRISB_TRISB5 0x20
613 #define _TRISB_RB5 0x20
614 #define _TRISB_TRISB6 0x40
615 #define _TRISB_RB6 0x40
616 #define _TRISB_TRISB7 0x80
617 #define _TRISB_RB7 0x80
619 //==============================================================================
622 //==============================================================================
625 extern __at(0x0F94) __sfr DDRC
;
654 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
673 //==============================================================================
676 //==============================================================================
679 extern __at(0x0F94) __sfr TRISC
;
708 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
710 #define _TRISC_TRISC0 0x01
711 #define _TRISC_RC0 0x01
712 #define _TRISC_TRISC1 0x02
713 #define _TRISC_RC1 0x02
714 #define _TRISC_TRISC2 0x04
715 #define _TRISC_RC2 0x04
716 #define _TRISC_TRISC3 0x08
717 #define _TRISC_RC3 0x08
718 #define _TRISC_TRISC4 0x10
719 #define _TRISC_RC4 0x10
720 #define _TRISC_TRISC5 0x20
721 #define _TRISC_RC5 0x20
722 #define _TRISC_TRISC6 0x40
723 #define _TRISC_RC6 0x40
724 #define _TRISC_TRISC7 0x80
725 #define _TRISC_RC7 0x80
727 //==============================================================================
730 //==============================================================================
733 extern __at(0x0F9B) __sfr OSCTUNE
;
747 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
751 //==============================================================================
754 //==============================================================================
757 extern __at(0x0F9D) __sfr PIE1
;
786 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
799 //==============================================================================
802 //==============================================================================
805 extern __at(0x0F9E) __sfr PIR1
;
834 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
847 //==============================================================================
850 //==============================================================================
853 extern __at(0x0F9F) __sfr IPR1
;
882 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
895 //==============================================================================
898 //==============================================================================
901 extern __at(0x0FA0) __sfr PIE2
;
930 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
938 //==============================================================================
941 //==============================================================================
944 extern __at(0x0FA1) __sfr PIR2
;
973 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
981 //==============================================================================
984 //==============================================================================
987 extern __at(0x0FA2) __sfr IPR2
;
1000 unsigned OSCFIP
: 1;
1016 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1018 #define _CCP2IP 0x01
1019 #define _BCL1IP 0x08
1022 #define _OSCFIP 0x80
1024 //==============================================================================
1027 //==============================================================================
1030 extern __at(0x0FA6) __sfr EECON1
;
1044 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1051 //==============================================================================
1053 extern __at(0x0FA7) __sfr EECON2
;
1055 //==============================================================================
1058 extern __at(0x0FAB) __sfr RCSTA
;
1091 unsigned ADDEN1
: 1;
1094 unsigned NOT_RC8
: 1;
1123 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1134 #define _ADDEN1 0x08
1141 #define _NOT_RC8 0x40
1147 //==============================================================================
1150 //==============================================================================
1153 extern __at(0x0FAB) __sfr RCSTA1
;
1186 unsigned ADDEN1
: 1;
1189 unsigned NOT_RC8
: 1;
1218 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
1220 #define _RCSTA1_RX9D 0x01
1221 #define _RCSTA1_RCD8 0x01
1222 #define _RCSTA1_RX9D1 0x01
1223 #define _RCSTA1_OERR 0x02
1224 #define _RCSTA1_OERR1 0x02
1225 #define _RCSTA1_FERR 0x04
1226 #define _RCSTA1_FERR1 0x04
1227 #define _RCSTA1_ADDEN 0x08
1228 #define _RCSTA1_ADEN 0x08
1229 #define _RCSTA1_ADDEN1 0x08
1230 #define _RCSTA1_CREN 0x10
1231 #define _RCSTA1_CREN1 0x10
1232 #define _RCSTA1_SREN 0x20
1233 #define _RCSTA1_SREN1 0x20
1234 #define _RCSTA1_RX9 0x40
1235 #define _RCSTA1_RC9 0x40
1236 #define _RCSTA1_NOT_RC8 0x40
1237 #define _RCSTA1_RC8_9 0x40
1238 #define _RCSTA1_RX91 0x40
1239 #define _RCSTA1_SPEN 0x80
1240 #define _RCSTA1_SPEN1 0x80
1242 //==============================================================================
1245 //==============================================================================
1248 extern __at(0x0FAC) __sfr TXSTA
;
1269 unsigned SENDB1
: 1;
1284 unsigned NOT_TX8
: 1;
1301 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1311 #define _SENDB1 0x08
1318 #define _NOT_TX8 0x40
1323 //==============================================================================
1326 //==============================================================================
1329 extern __at(0x0FAC) __sfr TXSTA1
;
1350 unsigned SENDB1
: 1;
1365 unsigned NOT_TX8
: 1;
1382 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
1384 #define _TXSTA1_TX9D 0x01
1385 #define _TXSTA1_TXD8 0x01
1386 #define _TXSTA1_TX9D1 0x01
1387 #define _TXSTA1_TRMT 0x02
1388 #define _TXSTA1_TRMT1 0x02
1389 #define _TXSTA1_BRGH 0x04
1390 #define _TXSTA1_BRGH1 0x04
1391 #define _TXSTA1_SENDB 0x08
1392 #define _TXSTA1_SENDB1 0x08
1393 #define _TXSTA1_SYNC 0x10
1394 #define _TXSTA1_SYNC1 0x10
1395 #define _TXSTA1_TXEN 0x20
1396 #define _TXSTA1_TXEN1 0x20
1397 #define _TXSTA1_TX9 0x40
1398 #define _TXSTA1_TX8_9 0x40
1399 #define _TXSTA1_NOT_TX8 0x40
1400 #define _TXSTA1_TX91 0x40
1401 #define _TXSTA1_CSRC 0x80
1402 #define _TXSTA1_CSRC1 0x80
1404 //==============================================================================
1406 extern __at(0x0FAD) __sfr TXREG
;
1407 extern __at(0x0FAD) __sfr TXREG1
;
1408 extern __at(0x0FAE) __sfr RCREG
;
1409 extern __at(0x0FAE) __sfr RCREG1
;
1410 extern __at(0x0FAF) __sfr SPBRG
;
1411 extern __at(0x0FAF) __sfr SPBRG1
;
1412 extern __at(0x0FB0) __sfr SPBRGH
;
1414 //==============================================================================
1417 extern __at(0x0FB4) __sfr CMCON
;
1440 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1451 //==============================================================================
1454 //==============================================================================
1457 extern __at(0x0FB5) __sfr CVRCON
;
1480 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1491 //==============================================================================
1494 //==============================================================================
1497 extern __at(0x0FB6) __sfr ECCP1AS
;
1505 unsigned PSSAC0
: 1;
1506 unsigned PSSAC1
: 1;
1507 unsigned ECCPAS0
: 1;
1508 unsigned ECCPAS1
: 1;
1509 unsigned ECCPAS2
: 1;
1510 unsigned ECCPASE
: 1;
1523 unsigned ECCPAS
: 3;
1528 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1530 #define _PSSAC0 0x04
1531 #define _PSSAC1 0x08
1532 #define _ECCPAS0 0x10
1533 #define _ECCPAS1 0x20
1534 #define _ECCPAS2 0x40
1535 #define _ECCPASE 0x80
1537 //==============================================================================
1540 //==============================================================================
1543 extern __at(0x0FB7) __sfr ECCP1DEL
;
1557 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1561 //==============================================================================
1564 //==============================================================================
1567 extern __at(0x0FB7) __sfr PWM1CON
;
1581 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1583 #define _PWM1CON_PRSEN 0x80
1585 //==============================================================================
1588 //==============================================================================
1591 extern __at(0x0FB8) __sfr BAUDCON
;
1604 unsigned ABDOVF
: 1;
1620 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1628 #define _ABDOVF 0x80
1630 //==============================================================================
1633 //==============================================================================
1636 extern __at(0x0FB8) __sfr BAUDCTL
;
1649 unsigned ABDOVF
: 1;
1665 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1667 #define _BAUDCTL_ABDEN 0x01
1668 #define _BAUDCTL_WUE 0x02
1669 #define _BAUDCTL_BRG16 0x08
1670 #define _BAUDCTL_SCKP 0x10
1671 #define _BAUDCTL_RCMT 0x40
1672 #define _BAUDCTL_RCIDL 0x40
1673 #define _BAUDCTL_ABDOVF 0x80
1675 //==============================================================================
1678 //==============================================================================
1681 extern __at(0x0FBA) __sfr CCP2CON
;
1687 unsigned CCP2M0
: 1;
1688 unsigned CCP2M1
: 1;
1689 unsigned CCP2M2
: 1;
1690 unsigned CCP2M3
: 1;
1723 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1725 #define _CCP2M0 0x01
1726 #define _CCP2M1 0x02
1727 #define _CCP2M2 0x04
1728 #define _CCP2M3 0x08
1734 //==============================================================================
1736 extern __at(0x0FBB) __sfr CCPR2
;
1737 extern __at(0x0FBB) __sfr CCPR2L
;
1738 extern __at(0x0FBC) __sfr CCPR2H
;
1740 //==============================================================================
1743 extern __at(0x0FBD) __sfr CCP1CON
;
1749 unsigned CCP1M0
: 1;
1750 unsigned CCP1M1
: 1;
1751 unsigned CCP1M2
: 1;
1752 unsigned CCP1M3
: 1;
1785 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1787 #define _CCP1M0 0x01
1788 #define _CCP1M1 0x02
1789 #define _CCP1M2 0x04
1790 #define _CCP1M3 0x08
1796 //==============================================================================
1798 extern __at(0x0FBE) __sfr CCPR1
;
1799 extern __at(0x0FBE) __sfr CCPR1L
;
1800 extern __at(0x0FBF) __sfr CCPR1H
;
1802 //==============================================================================
1805 extern __at(0x0FC0) __sfr ADCON2
;
1835 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1845 //==============================================================================
1848 //==============================================================================
1851 extern __at(0x0FC1) __sfr ADCON1
;
1881 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1890 //==============================================================================
1893 //==============================================================================
1896 extern __at(0x0FC2) __sfr ADCON0
;
1903 unsigned GO_NOT_DONE
: 1;
1927 unsigned GO_DONE
: 1;
1951 unsigned NOT_DONE
: 1;
1968 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1971 #define _GO_NOT_DONE 0x02
1973 #define _GO_DONE 0x02
1975 #define _NOT_DONE 0x02
1982 //==============================================================================
1984 extern __at(0x0FC3) __sfr ADRES
;
1985 extern __at(0x0FC3) __sfr ADRESL
;
1986 extern __at(0x0FC4) __sfr ADRESH
;
1988 //==============================================================================
1991 extern __at(0x0FC5) __sfr SSP1CON2
;
2001 unsigned ACKSTAT
: 1;
2005 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
2013 #define _ACKSTAT 0x40
2016 //==============================================================================
2019 //==============================================================================
2022 extern __at(0x0FC5) __sfr SSPCON2
;
2032 unsigned ACKSTAT
: 1;
2036 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2038 #define _SSPCON2_SEN 0x01
2039 #define _SSPCON2_RSEN 0x02
2040 #define _SSPCON2_PEN 0x04
2041 #define _SSPCON2_RCEN 0x08
2042 #define _SSPCON2_ACKEN 0x10
2043 #define _SSPCON2_ACKDT 0x20
2044 #define _SSPCON2_ACKSTAT 0x40
2045 #define _SSPCON2_GCEN 0x80
2047 //==============================================================================
2050 //==============================================================================
2053 extern __at(0x0FC6) __sfr SSP1CON1
;
2076 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
2087 //==============================================================================
2090 //==============================================================================
2093 extern __at(0x0FC6) __sfr SSPCON1
;
2116 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2118 #define _SSPCON1_SSPM0 0x01
2119 #define _SSPCON1_SSPM1 0x02
2120 #define _SSPCON1_SSPM2 0x04
2121 #define _SSPCON1_SSPM3 0x08
2122 #define _SSPCON1_CKP 0x10
2123 #define _SSPCON1_SSPEN 0x20
2124 #define _SSPCON1_SSPOV 0x40
2125 #define _SSPCON1_WCOL 0x80
2127 //==============================================================================
2130 //==============================================================================
2133 extern __at(0x0FC7) __sfr SSP1STAT
;
2141 unsigned R_NOT_W
: 1;
2144 unsigned D_NOT_A
: 1;
2154 unsigned I2C_START
: 1;
2155 unsigned I2C_STOP
: 1;
2165 unsigned I2C_READ
: 1;
2168 unsigned I2C_DAT
: 1;
2189 unsigned NOT_WRITE
: 1;
2192 unsigned NOT_ADDRESS
: 1;
2201 unsigned READ_WRITE
: 1;
2204 unsigned DATA_ADDRESS
: 1;
2222 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
2226 #define _R_NOT_W 0x04
2228 #define _I2C_READ 0x04
2230 #define _NOT_WRITE 0x04
2231 #define _READ_WRITE 0x04
2234 #define _I2C_START 0x08
2236 #define _I2C_STOP 0x10
2237 #define _D_NOT_A 0x20
2239 #define _I2C_DAT 0x20
2241 #define _NOT_ADDRESS 0x20
2242 #define _DATA_ADDRESS 0x20
2247 //==============================================================================
2250 //==============================================================================
2253 extern __at(0x0FC7) __sfr SSPSTAT
;
2261 unsigned R_NOT_W
: 1;
2264 unsigned D_NOT_A
: 1;
2274 unsigned I2C_START
: 1;
2275 unsigned I2C_STOP
: 1;
2285 unsigned I2C_READ
: 1;
2288 unsigned I2C_DAT
: 1;
2309 unsigned NOT_WRITE
: 1;
2312 unsigned NOT_ADDRESS
: 1;
2321 unsigned READ_WRITE
: 1;
2324 unsigned DATA_ADDRESS
: 1;
2342 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2344 #define _SSPSTAT_BF 0x01
2345 #define _SSPSTAT_UA 0x02
2346 #define _SSPSTAT_R_NOT_W 0x04
2347 #define _SSPSTAT_R_W 0x04
2348 #define _SSPSTAT_I2C_READ 0x04
2349 #define _SSPSTAT_NOT_W 0x04
2350 #define _SSPSTAT_NOT_WRITE 0x04
2351 #define _SSPSTAT_READ_WRITE 0x04
2352 #define _SSPSTAT_R 0x04
2353 #define _SSPSTAT_S 0x08
2354 #define _SSPSTAT_I2C_START 0x08
2355 #define _SSPSTAT_P 0x10
2356 #define _SSPSTAT_I2C_STOP 0x10
2357 #define _SSPSTAT_D_NOT_A 0x20
2358 #define _SSPSTAT_D_A 0x20
2359 #define _SSPSTAT_I2C_DAT 0x20
2360 #define _SSPSTAT_NOT_A 0x20
2361 #define _SSPSTAT_NOT_ADDRESS 0x20
2362 #define _SSPSTAT_DATA_ADDRESS 0x20
2363 #define _SSPSTAT_D 0x20
2364 #define _SSPSTAT_CKE 0x40
2365 #define _SSPSTAT_SMP 0x80
2367 //==============================================================================
2369 extern __at(0x0FC8) __sfr SSP1ADD
;
2370 extern __at(0x0FC8) __sfr SSPADD
;
2371 extern __at(0x0FC9) __sfr SSP1BUF
;
2372 extern __at(0x0FC9) __sfr SSPBUF
;
2374 //==============================================================================
2377 extern __at(0x0FCA) __sfr T2CON
;
2383 unsigned T2CKPS0
: 1;
2384 unsigned T2CKPS1
: 1;
2385 unsigned TMR2ON
: 1;
2386 unsigned T2OUTPS0
: 1;
2387 unsigned T2OUTPS1
: 1;
2388 unsigned T2OUTPS2
: 1;
2389 unsigned T2OUTPS3
: 1;
2398 unsigned TOUTPS0
: 1;
2399 unsigned TOUTPS1
: 1;
2400 unsigned TOUTPS2
: 1;
2401 unsigned TOUTPS3
: 1;
2407 unsigned T2CKPS
: 2;
2414 unsigned T2OUTPS
: 4;
2421 unsigned TOUTPS
: 4;
2426 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2428 #define _T2CKPS0 0x01
2429 #define _T2CKPS1 0x02
2430 #define _TMR2ON 0x04
2431 #define _T2OUTPS0 0x08
2432 #define _TOUTPS0 0x08
2433 #define _T2OUTPS1 0x10
2434 #define _TOUTPS1 0x10
2435 #define _T2OUTPS2 0x20
2436 #define _TOUTPS2 0x20
2437 #define _T2OUTPS3 0x40
2438 #define _TOUTPS3 0x40
2440 //==============================================================================
2442 extern __at(0x0FCB) __sfr PR2
;
2443 extern __at(0x0FCC) __sfr TMR2
;
2445 //==============================================================================
2448 extern __at(0x0FCD) __sfr T1CON
;
2454 unsigned TMR1ON
: 1;
2455 unsigned TMR1CS
: 1;
2456 unsigned NOT_T1SYNC
: 1;
2457 unsigned T1OSCEN
: 1;
2458 unsigned T1CKPS0
: 1;
2459 unsigned T1CKPS1
: 1;
2468 unsigned T1SYNC
: 1;
2480 unsigned T1INSYNC
: 1;
2491 unsigned T1CKPS
: 2;
2496 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2498 #define _TMR1ON 0x01
2499 #define _TMR1CS 0x02
2500 #define _NOT_T1SYNC 0x04
2501 #define _T1SYNC 0x04
2502 #define _T1INSYNC 0x04
2503 #define _T1OSCEN 0x08
2504 #define _T1CKPS0 0x10
2505 #define _T1CKPS1 0x20
2509 //==============================================================================
2511 extern __at(0x0FCE) __sfr TMR1
;
2512 extern __at(0x0FCE) __sfr TMR1L
;
2513 extern __at(0x0FCF) __sfr TMR1H
;
2515 //==============================================================================
2518 extern __at(0x0FD0) __sfr RCON
;
2524 unsigned NOT_BOR
: 1;
2525 unsigned NOT_POR
: 1;
2526 unsigned NOT_PD
: 1;
2527 unsigned NOT_TO
: 1;
2528 unsigned NOT_RI
: 1;
2547 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2549 #define _NOT_BOR 0x01
2551 #define _NOT_POR 0x02
2553 #define _NOT_PD 0x04
2555 #define _NOT_TO 0x08
2557 #define _NOT_RI 0x10
2561 //==============================================================================
2564 //==============================================================================
2567 extern __at(0x0FD1) __sfr WDTCON
;
2573 unsigned SWDTEN
: 1;
2596 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2598 #define _SWDTEN 0x01
2601 //==============================================================================
2604 //==============================================================================
2607 extern __at(0x0FD3) __sfr OSCCON
;
2630 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2637 //==============================================================================
2640 //==============================================================================
2643 extern __at(0x0FD5) __sfr T0CON
;
2655 unsigned T08BIT
: 1;
2656 unsigned TMR0ON
: 1;
2666 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2674 #define _T08BIT 0x40
2675 #define _TMR0ON 0x80
2677 //==============================================================================
2679 extern __at(0x0FD6) __sfr TMR0
;
2680 extern __at(0x0FD6) __sfr TMR0L
;
2681 extern __at(0x0FD7) __sfr TMR0H
;
2683 //==============================================================================
2686 extern __at(0x0FD8) __sfr STATUS
;
2700 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2708 //==============================================================================
2710 extern __at(0x0FD9) __sfr FSR2L
;
2711 extern __at(0x0FDA) __sfr FSR2H
;
2712 extern __at(0x0FDB) __sfr PLUSW2
;
2713 extern __at(0x0FDC) __sfr PREINC2
;
2714 extern __at(0x0FDD) __sfr POSTDEC2
;
2715 extern __at(0x0FDE) __sfr POSTINC2
;
2716 extern __at(0x0FDF) __sfr INDF2
;
2717 extern __at(0x0FE0) __sfr BSR
;
2718 extern __at(0x0FE1) __sfr FSR1L
;
2719 extern __at(0x0FE2) __sfr FSR1H
;
2720 extern __at(0x0FE3) __sfr PLUSW1
;
2721 extern __at(0x0FE4) __sfr PREINC1
;
2722 extern __at(0x0FE5) __sfr POSTDEC1
;
2723 extern __at(0x0FE6) __sfr POSTINC1
;
2724 extern __at(0x0FE7) __sfr INDF1
;
2725 extern __at(0x0FE8) __sfr WREG
;
2726 extern __at(0x0FE9) __sfr FSR0L
;
2727 extern __at(0x0FEA) __sfr FSR0H
;
2728 extern __at(0x0FEB) __sfr PLUSW0
;
2729 extern __at(0x0FEC) __sfr PREINC0
;
2730 extern __at(0x0FED) __sfr POSTDEC0
;
2731 extern __at(0x0FEE) __sfr POSTINC0
;
2732 extern __at(0x0FEF) __sfr INDF0
;
2734 //==============================================================================
2737 extern __at(0x0FF0) __sfr INTCON3
;
2743 unsigned INT1IF
: 1;
2744 unsigned INT2IF
: 1;
2746 unsigned INT1IE
: 1;
2747 unsigned INT2IE
: 1;
2749 unsigned INT1IP
: 1;
2750 unsigned INT2IP
: 1;
2766 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2768 #define _INT1IF 0x01
2770 #define _INT2IF 0x02
2772 #define _INT1IE 0x08
2774 #define _INT2IE 0x10
2776 #define _INT1IP 0x40
2778 #define _INT2IP 0x80
2781 //==============================================================================
2784 //==============================================================================
2787 extern __at(0x0FF1) __sfr INTCON2
;
2795 unsigned TMR0IP
: 1;
2797 unsigned INTEDG2
: 1;
2798 unsigned INTEDG1
: 1;
2799 unsigned INTEDG0
: 1;
2800 unsigned NOT_RBPU
: 1;
2816 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2819 #define _TMR0IP 0x04
2821 #define _INTEDG2 0x10
2822 #define _INTEDG1 0x20
2823 #define _INTEDG0 0x40
2824 #define _NOT_RBPU 0x80
2827 //==============================================================================
2830 //==============================================================================
2833 extern __at(0x0FF2) __sfr INTCON
;
2840 unsigned INT0IF
: 1;
2841 unsigned TMR0IF
: 1;
2843 unsigned INT0IE
: 1;
2844 unsigned TMR0IE
: 1;
2845 unsigned PEIE_GIEL
: 1;
2846 unsigned GIE_GIEH
: 1;
2874 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2877 #define _INT0IF 0x02
2879 #define _TMR0IF 0x04
2882 #define _INT0IE 0x10
2884 #define _TMR0IE 0x20
2886 #define _PEIE_GIEL 0x40
2889 #define _GIE_GIEH 0x80
2893 //==============================================================================
2895 extern __at(0x0FF3) __sfr PROD
;
2896 extern __at(0x0FF3) __sfr PRODL
;
2897 extern __at(0x0FF4) __sfr PRODH
;
2898 extern __at(0x0FF5) __sfr TABLAT
;
2899 extern __at(0x0FF6) __sfr TBLPTR
;
2900 extern __at(0x0FF6) __sfr TBLPTRL
;
2901 extern __at(0x0FF7) __sfr TBLPTRH
;
2902 extern __at(0x0FF8) __sfr TBLPTRU
;
2903 extern __at(0x0FF9) __sfr PC
;
2904 extern __at(0x0FF9) __sfr PCL
;
2905 extern __at(0x0FFA) __sfr PCLATH
;
2906 extern __at(0x0FFB) __sfr PCLATU
;
2908 //==============================================================================
2911 extern __at(0x0FFC) __sfr STKPTR
;
2917 unsigned STKPTR0
: 1;
2918 unsigned STKPTR1
: 1;
2919 unsigned STKPTR2
: 1;
2920 unsigned STKPTR3
: 1;
2921 unsigned STKPTR4
: 1;
2923 unsigned STKUNF
: 1;
2924 unsigned STKFUL
: 1;
2936 unsigned STKOVF
: 1;
2941 unsigned STKPTR
: 5;
2946 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2948 #define _STKPTR0 0x01
2949 #define _STKPTR1 0x02
2950 #define _STKPTR2 0x04
2951 #define _STKPTR3 0x08
2952 #define _STKPTR4 0x10
2953 #define _STKUNF 0x40
2954 #define _STKFUL 0x80
2955 #define _STKOVF 0x80
2957 //==============================================================================
2959 extern __at(0x0FFD) __sfr TOS
;
2960 extern __at(0x0FFD) __sfr TOSL
;
2961 extern __at(0x0FFE) __sfr TOSH
;
2962 extern __at(0x0FFF) __sfr TOSU
;
2964 //==============================================================================
2966 // Configuration Addresses
2968 //==============================================================================
2970 #define __CONFIG1L 0x007FF8
2971 #define __CONFIG1H 0x007FF9
2972 #define __CONFIG2L 0x007FFA
2973 #define __CONFIG2H 0x007FFB
2974 #define __CONFIG3L 0x007FFC
2975 #define __CONFIG3H 0x007FFD
2977 //==============================================================================
2979 #endif // #ifndef __PIC18LF25J10_H__