2 * This declarations of the PIC18LF2610 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:01 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF2610_H__
26 #define __PIC18LF2610_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_AN0 0x01
121 #define _PORTA_RA1 0x02
122 #define _PORTA_AN1 0x02
123 #define _PORTA_RA2 0x04
124 #define _PORTA_AN2 0x04
125 #define _PORTA_VREFN 0x04
126 #define _PORTA_CVREF 0x04
127 #define _PORTA_RA3 0x08
128 #define _PORTA_AN3 0x08
129 #define _PORTA_VREFP 0x08
130 #define _PORTA_RA4 0x10
131 #define _PORTA_T0CKI 0x10
132 #define _PORTA_RA5 0x20
133 #define _PORTA_AN4 0x20
134 #define _PORTA_SS 0x20
135 #define _PORTA_NOT_SS 0x20
136 #define _PORTA_LVDIN 0x20
137 #define _PORTA_HLVDIN 0x20
138 #define _PORTA_RA6 0x40
139 #define _PORTA_OSC2 0x40
140 #define _PORTA_CLKO 0x40
141 #define _PORTA_RA7 0x80
142 #define _PORTA_OSC1 0x80
143 #define _PORTA_CLKI 0x80
145 //==============================================================================
148 //==============================================================================
151 extern __at(0x0F81) __sfr PORTB
;
204 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
206 #define _PORTB_RB0 0x01
207 #define _PORTB_INT0 0x01
208 #define _PORTB_AN12 0x01
209 #define _PORTB_RB1 0x02
210 #define _PORTB_INT1 0x02
211 #define _PORTB_AN10 0x02
212 #define _PORTB_RB2 0x04
213 #define _PORTB_INT2 0x04
214 #define _PORTB_AN8 0x04
215 #define _PORTB_RB3 0x08
216 #define _PORTB_CCP2 0x08
217 #define _PORTB_AN9 0x08
218 #define _PORTB_RB4 0x10
219 #define _PORTB_KBI0 0x10
220 #define _PORTB_AN11 0x10
221 #define _PORTB_RB5 0x20
222 #define _PORTB_KBI1 0x20
223 #define _PORTB_PGM 0x20
224 #define _PORTB_RB6 0x40
225 #define _PORTB_KBI2 0x40
226 #define _PORTB_PGC 0x40
227 #define _PORTB_RB7 0x80
228 #define _PORTB_KBI3 0x80
229 #define _PORTB_PGD 0x80
231 //==============================================================================
234 //==============================================================================
237 extern __at(0x0F82) __sfr PORTC
;
290 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
292 #define _PORTC_RC0 0x01
293 #define _PORTC_T1OSO 0x01
294 #define _PORTC_T13CKI 0x01
295 #define _PORTC_T1CKI 0x01
296 #define _PORTC_RC1 0x02
297 #define _PORTC_T1OSI 0x02
298 #define _PORTC_CCP2 0x02
299 #define _PORTC_RC2 0x04
300 #define _PORTC_CCP1 0x04
301 #define _PORTC_RC3 0x08
302 #define _PORTC_SCK 0x08
303 #define _PORTC_SCL 0x08
304 #define _PORTC_RC4 0x10
305 #define _PORTC_SDI 0x10
306 #define _PORTC_SDA 0x10
307 #define _PORTC_RC5 0x20
308 #define _PORTC_SDO 0x20
309 #define _PORTC_RC6 0x40
310 #define _PORTC_TX 0x40
311 #define _PORTC_CK 0x40
312 #define _PORTC_RC7 0x80
313 #define _PORTC_RX 0x80
315 //==============================================================================
318 //==============================================================================
321 extern __at(0x0F84) __sfr PORTE
;
354 unsigned NOT_MCLR
: 1;
374 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
378 #define _NOT_MCLR 0x08
381 //==============================================================================
384 //==============================================================================
387 extern __at(0x0F89) __sfr LATA
;
401 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
412 //==============================================================================
415 //==============================================================================
418 extern __at(0x0F8A) __sfr LATB
;
432 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
443 //==============================================================================
446 //==============================================================================
449 extern __at(0x0F8B) __sfr LATC
;
463 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
474 //==============================================================================
477 //==============================================================================
480 extern __at(0x0F92) __sfr DDRA
;
509 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
528 //==============================================================================
531 //==============================================================================
534 extern __at(0x0F92) __sfr TRISA
;
563 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
565 #define _TRISA_TRISA0 0x01
566 #define _TRISA_RA0 0x01
567 #define _TRISA_TRISA1 0x02
568 #define _TRISA_RA1 0x02
569 #define _TRISA_TRISA2 0x04
570 #define _TRISA_RA2 0x04
571 #define _TRISA_TRISA3 0x08
572 #define _TRISA_RA3 0x08
573 #define _TRISA_TRISA4 0x10
574 #define _TRISA_RA4 0x10
575 #define _TRISA_TRISA5 0x20
576 #define _TRISA_RA5 0x20
577 #define _TRISA_TRISA6 0x40
578 #define _TRISA_RA6 0x40
579 #define _TRISA_TRISA7 0x80
580 #define _TRISA_RA7 0x80
582 //==============================================================================
585 //==============================================================================
588 extern __at(0x0F93) __sfr DDRB
;
617 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
636 //==============================================================================
639 //==============================================================================
642 extern __at(0x0F93) __sfr TRISB
;
671 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
673 #define _TRISB_TRISB0 0x01
674 #define _TRISB_RB0 0x01
675 #define _TRISB_TRISB1 0x02
676 #define _TRISB_RB1 0x02
677 #define _TRISB_TRISB2 0x04
678 #define _TRISB_RB2 0x04
679 #define _TRISB_TRISB3 0x08
680 #define _TRISB_RB3 0x08
681 #define _TRISB_TRISB4 0x10
682 #define _TRISB_RB4 0x10
683 #define _TRISB_TRISB5 0x20
684 #define _TRISB_RB5 0x20
685 #define _TRISB_TRISB6 0x40
686 #define _TRISB_RB6 0x40
687 #define _TRISB_TRISB7 0x80
688 #define _TRISB_RB7 0x80
690 //==============================================================================
693 //==============================================================================
696 extern __at(0x0F94) __sfr DDRC
;
725 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
744 //==============================================================================
747 //==============================================================================
750 extern __at(0x0F94) __sfr TRISC
;
779 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
781 #define _TRISC_TRISC0 0x01
782 #define _TRISC_RC0 0x01
783 #define _TRISC_TRISC1 0x02
784 #define _TRISC_RC1 0x02
785 #define _TRISC_TRISC2 0x04
786 #define _TRISC_RC2 0x04
787 #define _TRISC_TRISC3 0x08
788 #define _TRISC_RC3 0x08
789 #define _TRISC_TRISC4 0x10
790 #define _TRISC_RC4 0x10
791 #define _TRISC_TRISC5 0x20
792 #define _TRISC_RC5 0x20
793 #define _TRISC_TRISC6 0x40
794 #define _TRISC_RC6 0x40
795 #define _TRISC_TRISC7 0x80
796 #define _TRISC_RC7 0x80
798 //==============================================================================
801 //==============================================================================
804 extern __at(0x0F9B) __sfr OSCTUNE
;
827 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
837 //==============================================================================
840 //==============================================================================
843 extern __at(0x0F9D) __sfr PIE1
;
857 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
867 //==============================================================================
870 //==============================================================================
873 extern __at(0x0F9E) __sfr PIR1
;
887 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
897 //==============================================================================
900 //==============================================================================
903 extern __at(0x0F9F) __sfr IPR1
;
917 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
927 //==============================================================================
930 //==============================================================================
933 extern __at(0x0FA0) __sfr PIE2
;
962 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
972 //==============================================================================
975 //==============================================================================
978 extern __at(0x0FA1) __sfr PIR2
;
1007 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1009 #define _CCP2IF 0x01
1010 #define _TMR3IF 0x02
1011 #define _HLVDIF 0x04
1015 #define _OSCFIF 0x80
1017 //==============================================================================
1020 //==============================================================================
1023 extern __at(0x0FA2) __sfr IPR2
;
1029 unsigned CCP2IP
: 1;
1030 unsigned TMR3IP
: 1;
1031 unsigned HLVDIP
: 1;
1036 unsigned OSCFIP
: 1;
1052 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1054 #define _CCP2IP 0x01
1055 #define _TMR3IP 0x02
1056 #define _HLVDIP 0x04
1060 #define _OSCFIP 0x80
1062 //==============================================================================
1065 //==============================================================================
1068 extern __at(0x0FAB) __sfr RCSTA
;
1097 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1109 //==============================================================================
1112 //==============================================================================
1115 extern __at(0x0FAC) __sfr TXSTA
;
1129 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1140 //==============================================================================
1142 extern __at(0x0FAD) __sfr TXREG
;
1143 extern __at(0x0FAE) __sfr RCREG
;
1144 extern __at(0x0FAF) __sfr SPBRG
;
1145 extern __at(0x0FB0) __sfr SPBRGH
;
1147 //==============================================================================
1150 extern __at(0x0FB1) __sfr T3CON
;
1156 unsigned TMR3ON
: 1;
1157 unsigned TMR3CS
: 1;
1158 unsigned NOT_T3SYNC
: 1;
1159 unsigned T3CCP1
: 1;
1160 unsigned T3CKPS0
: 1;
1161 unsigned T3CKPS1
: 1;
1162 unsigned T3CCP2
: 1;
1170 unsigned T3SYNC
: 1;
1181 unsigned T3CKPS
: 2;
1186 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1188 #define _T3CON_TMR3ON 0x01
1189 #define _T3CON_TMR3CS 0x02
1190 #define _T3CON_NOT_T3SYNC 0x04
1191 #define _T3CON_T3SYNC 0x04
1192 #define _T3CON_T3CCP1 0x08
1193 #define _T3CON_T3CKPS0 0x10
1194 #define _T3CON_T3CKPS1 0x20
1195 #define _T3CON_T3CCP2 0x40
1196 #define _T3CON_RD16 0x80
1198 //==============================================================================
1200 extern __at(0x0FB2) __sfr TMR3
;
1201 extern __at(0x0FB2) __sfr TMR3L
;
1202 extern __at(0x0FB3) __sfr TMR3H
;
1204 //==============================================================================
1207 extern __at(0x0FB4) __sfr CMCON
;
1230 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1241 //==============================================================================
1244 //==============================================================================
1247 extern __at(0x0FB5) __sfr CVRCON
;
1270 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1281 //==============================================================================
1284 //==============================================================================
1287 extern __at(0x0FB6) __sfr ECCP1AS
;
1295 unsigned PSSAC0
: 1;
1296 unsigned PSSAC1
: 1;
1297 unsigned ECCPAS0
: 1;
1298 unsigned ECCPAS1
: 1;
1299 unsigned ECCPAS2
: 1;
1300 unsigned ECCPASE
: 1;
1313 unsigned ECCPAS
: 3;
1318 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1320 #define _PSSAC0 0x04
1321 #define _PSSAC1 0x08
1322 #define _ECCPAS0 0x10
1323 #define _ECCPAS1 0x20
1324 #define _ECCPAS2 0x40
1325 #define _ECCPASE 0x80
1327 //==============================================================================
1330 //==============================================================================
1333 extern __at(0x0FB6) __sfr ECCPAS
;
1341 unsigned PSSAC0
: 1;
1342 unsigned PSSAC1
: 1;
1343 unsigned ECCPAS0
: 1;
1344 unsigned ECCPAS1
: 1;
1345 unsigned ECCPAS2
: 1;
1346 unsigned ECCPASE
: 1;
1359 unsigned ECCPAS
: 3;
1364 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1366 #define _ECCPAS_PSSAC0 0x04
1367 #define _ECCPAS_PSSAC1 0x08
1368 #define _ECCPAS_ECCPAS0 0x10
1369 #define _ECCPAS_ECCPAS1 0x20
1370 #define _ECCPAS_ECCPAS2 0x40
1371 #define _ECCPAS_ECCPASE 0x80
1373 //==============================================================================
1376 //==============================================================================
1379 extern __at(0x0FB7) __sfr ECCP1DEL
;
1393 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1397 //==============================================================================
1400 //==============================================================================
1403 extern __at(0x0FB7) __sfr PWM1CON
;
1417 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1419 #define _PWM1CON_PRSEN 0x80
1421 //==============================================================================
1424 //==============================================================================
1427 extern __at(0x0FB8) __sfr BAUDCON
;
1440 unsigned ABDOVF
: 1;
1456 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1466 #define _ABDOVF 0x80
1468 //==============================================================================
1471 //==============================================================================
1474 extern __at(0x0FB8) __sfr BAUDCTL
;
1487 unsigned ABDOVF
: 1;
1503 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1505 #define _BAUDCTL_ABDEN 0x01
1506 #define _BAUDCTL_WUE 0x02
1507 #define _BAUDCTL_BRG16 0x08
1508 #define _BAUDCTL_TXCKP 0x10
1509 #define _BAUDCTL_SCKP 0x10
1510 #define _BAUDCTL_RXDTP 0x20
1511 #define _BAUDCTL_RCIDL 0x40
1512 #define _BAUDCTL_RCMT 0x40
1513 #define _BAUDCTL_ABDOVF 0x80
1515 //==============================================================================
1518 //==============================================================================
1521 extern __at(0x0FBA) __sfr CCP2CON
;
1527 unsigned CCP2M0
: 1;
1528 unsigned CCP2M1
: 1;
1529 unsigned CCP2M2
: 1;
1530 unsigned CCP2M3
: 1;
1563 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1565 #define _CCP2M0 0x01
1566 #define _CCP2M1 0x02
1567 #define _CCP2M2 0x04
1568 #define _CCP2M3 0x08
1574 //==============================================================================
1576 extern __at(0x0FBB) __sfr CCPR2
;
1577 extern __at(0x0FBB) __sfr CCPR2L
;
1578 extern __at(0x0FBC) __sfr CCPR2H
;
1580 //==============================================================================
1583 extern __at(0x0FBD) __sfr CCP1CON
;
1589 unsigned CCP1M0
: 1;
1590 unsigned CCP1M1
: 1;
1591 unsigned CCP1M2
: 1;
1592 unsigned CCP1M3
: 1;
1625 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1627 #define _CCP1M0 0x01
1628 #define _CCP1M1 0x02
1629 #define _CCP1M2 0x04
1630 #define _CCP1M3 0x08
1636 //==============================================================================
1638 extern __at(0x0FBE) __sfr CCPR1
;
1639 extern __at(0x0FBE) __sfr CCPR1L
;
1640 extern __at(0x0FBF) __sfr CCPR1H
;
1642 //==============================================================================
1645 extern __at(0x0FC0) __sfr ADCON2
;
1675 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
1685 //==============================================================================
1688 //==============================================================================
1691 extern __at(0x0FC1) __sfr ADCON1
;
1721 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
1730 //==============================================================================
1733 //==============================================================================
1736 extern __at(0x0FC2) __sfr ADCON0
;
1743 unsigned GO_NOT_DONE
: 1;
1779 unsigned NOT_DONE
: 1;
1791 unsigned GO_DONE
: 1;
1808 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
1811 #define _GO_NOT_DONE 0x02
1814 #define _NOT_DONE 0x02
1815 #define _GO_DONE 0x02
1821 //==============================================================================
1823 extern __at(0x0FC3) __sfr ADRES
;
1824 extern __at(0x0FC3) __sfr ADRESL
;
1825 extern __at(0x0FC4) __sfr ADRESH
;
1827 //==============================================================================
1830 extern __at(0x0FC5) __sfr SSPCON2
;
1840 unsigned ACKSTAT
: 1;
1844 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
1852 #define _ACKSTAT 0x40
1855 //==============================================================================
1858 //==============================================================================
1861 extern __at(0x0FC6) __sfr SSPCON1
;
1884 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
1895 //==============================================================================
1898 //==============================================================================
1901 extern __at(0x0FC7) __sfr SSPSTAT
;
1909 unsigned R_NOT_W
: 1;
1912 unsigned D_NOT_A
: 1;
1957 unsigned NOT_WRITE
: 1;
1960 unsigned NOT_ADDRESS
: 1;
1966 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
1970 #define _R_NOT_W 0x04
1974 #define _NOT_WRITE 0x04
1979 #define _D_NOT_A 0x20
1983 #define _NOT_ADDRESS 0x20
1987 //==============================================================================
1989 extern __at(0x0FC8) __sfr SSPADD
;
1990 extern __at(0x0FC9) __sfr SSPBUF
;
1992 //==============================================================================
1995 extern __at(0x0FCA) __sfr T2CON
;
2001 unsigned T2CKPS0
: 1;
2002 unsigned T2CKPS1
: 1;
2003 unsigned TMR2ON
: 1;
2004 unsigned T2OUTPS0
: 1;
2005 unsigned T2OUTPS1
: 1;
2006 unsigned T2OUTPS2
: 1;
2007 unsigned T2OUTPS3
: 1;
2016 unsigned TOUTPS0
: 1;
2017 unsigned TOUTPS1
: 1;
2018 unsigned TOUTPS2
: 1;
2019 unsigned TOUTPS3
: 1;
2025 unsigned T2CKPS
: 2;
2032 unsigned TOUTPS
: 4;
2039 unsigned T2OUTPS
: 4;
2044 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2046 #define _T2CKPS0 0x01
2047 #define _T2CKPS1 0x02
2048 #define _TMR2ON 0x04
2049 #define _T2OUTPS0 0x08
2050 #define _TOUTPS0 0x08
2051 #define _T2OUTPS1 0x10
2052 #define _TOUTPS1 0x10
2053 #define _T2OUTPS2 0x20
2054 #define _TOUTPS2 0x20
2055 #define _T2OUTPS3 0x40
2056 #define _TOUTPS3 0x40
2058 //==============================================================================
2060 extern __at(0x0FCB) __sfr PR2
;
2061 extern __at(0x0FCC) __sfr TMR2
;
2063 //==============================================================================
2066 extern __at(0x0FCD) __sfr T1CON
;
2072 unsigned TMR1ON
: 1;
2073 unsigned TMR1CS
: 1;
2074 unsigned NOT_T1SYNC
: 1;
2075 unsigned T1OSCEN
: 1;
2076 unsigned T1CKPS0
: 1;
2077 unsigned T1CKPS1
: 1;
2086 unsigned T1SYNC
: 1;
2097 unsigned T1CKPS
: 2;
2102 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2104 #define _TMR1ON 0x01
2105 #define _TMR1CS 0x02
2106 #define _NOT_T1SYNC 0x04
2107 #define _T1SYNC 0x04
2108 #define _T1OSCEN 0x08
2109 #define _T1CKPS0 0x10
2110 #define _T1CKPS1 0x20
2114 //==============================================================================
2116 extern __at(0x0FCE) __sfr TMR1
;
2117 extern __at(0x0FCE) __sfr TMR1L
;
2118 extern __at(0x0FCF) __sfr TMR1H
;
2120 //==============================================================================
2123 extern __at(0x0FD0) __sfr RCON
;
2129 unsigned NOT_BOR
: 1;
2130 unsigned NOT_POR
: 1;
2131 unsigned NOT_PD
: 1;
2132 unsigned NOT_TO
: 1;
2133 unsigned NOT_RI
: 1;
2135 unsigned SBOREN
: 1;
2152 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2154 #define _NOT_BOR 0x01
2156 #define _NOT_POR 0x02
2158 #define _NOT_PD 0x04
2160 #define _NOT_TO 0x08
2162 #define _NOT_RI 0x10
2164 #define _SBOREN 0x40
2167 //==============================================================================
2170 //==============================================================================
2173 extern __at(0x0FD1) __sfr WDTCON
;
2179 unsigned SWDTEN
: 1;
2202 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2204 #define _SWDTEN 0x01
2207 //==============================================================================
2210 //==============================================================================
2213 extern __at(0x0FD2) __sfr HLVDCON
;
2219 unsigned HLVDL0
: 1;
2220 unsigned HLVDL1
: 1;
2221 unsigned HLVDL2
: 1;
2222 unsigned HLVDL3
: 1;
2223 unsigned HLVDEN
: 1;
2226 unsigned VDIRMAG
: 1;
2272 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2274 #define _HLVDL0 0x01
2277 #define _HLVDL1 0x02
2280 #define _HLVDL2 0x04
2283 #define _HLVDL3 0x08
2286 #define _HLVDEN 0x10
2291 #define _VDIRMAG 0x80
2293 //==============================================================================
2296 //==============================================================================
2299 extern __at(0x0FD2) __sfr LVDCON
;
2305 unsigned HLVDL0
: 1;
2306 unsigned HLVDL1
: 1;
2307 unsigned HLVDL2
: 1;
2308 unsigned HLVDL3
: 1;
2309 unsigned HLVDEN
: 1;
2312 unsigned VDIRMAG
: 1;
2358 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2360 #define _LVDCON_HLVDL0 0x01
2361 #define _LVDCON_LVDL0 0x01
2362 #define _LVDCON_LVV0 0x01
2363 #define _LVDCON_HLVDL1 0x02
2364 #define _LVDCON_LVDL1 0x02
2365 #define _LVDCON_LVV1 0x02
2366 #define _LVDCON_HLVDL2 0x04
2367 #define _LVDCON_LVDL2 0x04
2368 #define _LVDCON_LVV2 0x04
2369 #define _LVDCON_HLVDL3 0x08
2370 #define _LVDCON_LVDL3 0x08
2371 #define _LVDCON_LVV3 0x08
2372 #define _LVDCON_HLVDEN 0x10
2373 #define _LVDCON_LVDEN 0x10
2374 #define _LVDCON_IVRST 0x20
2375 #define _LVDCON_IRVST 0x20
2376 #define _LVDCON_BGST 0x20
2377 #define _LVDCON_VDIRMAG 0x80
2379 //==============================================================================
2382 //==============================================================================
2385 extern __at(0x0FD3) __sfr OSCCON
;
2427 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2439 //==============================================================================
2442 //==============================================================================
2445 extern __at(0x0FD5) __sfr T0CON
;
2457 unsigned T08BIT
: 1;
2458 unsigned TMR0ON
: 1;
2469 unsigned T016BIT
: 1;
2480 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2489 #define _T08BIT 0x40
2490 #define _T016BIT 0x40
2491 #define _TMR0ON 0x80
2493 //==============================================================================
2495 extern __at(0x0FD6) __sfr TMR0
;
2496 extern __at(0x0FD6) __sfr TMR0L
;
2497 extern __at(0x0FD7) __sfr TMR0H
;
2499 //==============================================================================
2502 extern __at(0x0FD8) __sfr STATUS
;
2516 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2524 //==============================================================================
2526 extern __at(0x0FD9) __sfr FSR2L
;
2527 extern __at(0x0FDA) __sfr FSR2H
;
2528 extern __at(0x0FDB) __sfr PLUSW2
;
2529 extern __at(0x0FDC) __sfr PREINC2
;
2530 extern __at(0x0FDD) __sfr POSTDEC2
;
2531 extern __at(0x0FDE) __sfr POSTINC2
;
2532 extern __at(0x0FDF) __sfr INDF2
;
2533 extern __at(0x0FE0) __sfr BSR
;
2534 extern __at(0x0FE1) __sfr FSR1L
;
2535 extern __at(0x0FE2) __sfr FSR1H
;
2536 extern __at(0x0FE3) __sfr PLUSW1
;
2537 extern __at(0x0FE4) __sfr PREINC1
;
2538 extern __at(0x0FE5) __sfr POSTDEC1
;
2539 extern __at(0x0FE6) __sfr POSTINC1
;
2540 extern __at(0x0FE7) __sfr INDF1
;
2541 extern __at(0x0FE8) __sfr WREG
;
2542 extern __at(0x0FE9) __sfr FSR0L
;
2543 extern __at(0x0FEA) __sfr FSR0H
;
2544 extern __at(0x0FEB) __sfr PLUSW0
;
2545 extern __at(0x0FEC) __sfr PREINC0
;
2546 extern __at(0x0FED) __sfr POSTDEC0
;
2547 extern __at(0x0FEE) __sfr POSTINC0
;
2548 extern __at(0x0FEF) __sfr INDF0
;
2550 //==============================================================================
2553 extern __at(0x0FF0) __sfr INTCON3
;
2559 unsigned INT1IF
: 1;
2560 unsigned INT2IF
: 1;
2562 unsigned INT1IE
: 1;
2563 unsigned INT2IE
: 1;
2565 unsigned INT1IP
: 1;
2566 unsigned INT2IP
: 1;
2582 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2584 #define _INT1IF 0x01
2586 #define _INT2IF 0x02
2588 #define _INT1IE 0x08
2590 #define _INT2IE 0x10
2592 #define _INT1IP 0x40
2594 #define _INT2IP 0x80
2597 //==============================================================================
2600 //==============================================================================
2603 extern __at(0x0FF1) __sfr INTCON2
;
2611 unsigned TMR0IP
: 1;
2613 unsigned INTEDG2
: 1;
2614 unsigned INTEDG1
: 1;
2615 unsigned INTEDG0
: 1;
2616 unsigned NOT_RBPU
: 1;
2632 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2635 #define _TMR0IP 0x04
2636 #define _INTEDG2 0x10
2637 #define _INTEDG1 0x20
2638 #define _INTEDG0 0x40
2639 #define _NOT_RBPU 0x80
2642 //==============================================================================
2645 //==============================================================================
2648 extern __at(0x0FF2) __sfr INTCON
;
2655 unsigned INT0IF
: 1;
2656 unsigned TMR0IF
: 1;
2658 unsigned INT0IE
: 1;
2659 unsigned TMR0IE
: 1;
2660 unsigned PEIE_GIEL
: 1;
2661 unsigned GIE_GIEH
: 1;
2689 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2692 #define _INT0IF 0x02
2694 #define _TMR0IF 0x04
2697 #define _INT0IE 0x10
2699 #define _TMR0IE 0x20
2701 #define _PEIE_GIEL 0x40
2704 #define _GIE_GIEH 0x80
2708 //==============================================================================
2710 extern __at(0x0FF3) __sfr PROD
;
2711 extern __at(0x0FF3) __sfr PRODL
;
2712 extern __at(0x0FF4) __sfr PRODH
;
2713 extern __at(0x0FF5) __sfr TABLAT
;
2714 extern __at(0x0FF6) __sfr TBLPTR
;
2715 extern __at(0x0FF6) __sfr TBLPTRL
;
2716 extern __at(0x0FF7) __sfr TBLPTRH
;
2717 extern __at(0x0FF8) __sfr TBLPTRU
;
2718 extern __at(0x0FF9) __sfr PC
;
2719 extern __at(0x0FF9) __sfr PCL
;
2720 extern __at(0x0FFA) __sfr PCLATH
;
2721 extern __at(0x0FFB) __sfr PCLATU
;
2723 //==============================================================================
2726 extern __at(0x0FFC) __sfr STKPTR
;
2738 unsigned STKUNF
: 1;
2739 unsigned STKFUL
: 1;
2751 unsigned STKOVF
: 1;
2761 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2768 #define _STKUNF 0x40
2769 #define _STKFUL 0x80
2770 #define _STKOVF 0x80
2772 //==============================================================================
2774 extern __at(0x0FFD) __sfr TOS
;
2775 extern __at(0x0FFD) __sfr TOSL
;
2776 extern __at(0x0FFE) __sfr TOSH
;
2777 extern __at(0x0FFF) __sfr TOSU
;
2779 //==============================================================================
2781 // Configuration Bits
2783 //==============================================================================
2785 #define __CONFIG1H 0x300001
2786 #define __CONFIG2L 0x300002
2787 #define __CONFIG2H 0x300003
2788 #define __CONFIG3H 0x300005
2789 #define __CONFIG4L 0x300006
2790 #define __CONFIG5L 0x300008
2791 #define __CONFIG5H 0x300009
2792 #define __CONFIG6L 0x30000A
2793 #define __CONFIG6H 0x30000B
2794 #define __CONFIG7L 0x30000C
2795 #define __CONFIG7H 0x30000D
2797 //----------------------------- CONFIG1H Options -------------------------------
2799 #define _OSC_LP_1H 0xF0 // LP oscillator.
2800 #define _OSC_XT_1H 0xF1 // XT oscillator.
2801 #define _OSC_HS_1H 0xF2 // HS oscillator.
2802 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
2803 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
2804 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
2805 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
2806 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
2807 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
2808 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
2809 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
2810 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
2811 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
2812 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
2814 //----------------------------- CONFIG2L Options -------------------------------
2816 #define _PWRT_ON_2L 0xFE // PWRT enabled.
2817 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
2818 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
2819 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
2820 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
2821 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
2822 #define _BORV_0_2L 0xE7 // Maximum setting.
2823 #define _BORV_1_2L 0xEF
2824 #define _BORV_2_2L 0xF7
2825 #define _BORV_3_2L 0xFF // Minimum setting.
2827 //----------------------------- CONFIG2H Options -------------------------------
2829 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
2830 #define _WDT_ON_2H 0xFF // WDT enabled.
2831 #define _WDTPS_1_2H 0xE1 // 1:1.
2832 #define _WDTPS_2_2H 0xE3 // 1:2.
2833 #define _WDTPS_4_2H 0xE5 // 1:4.
2834 #define _WDTPS_8_2H 0xE7 // 1:8.
2835 #define _WDTPS_16_2H 0xE9 // 1:16.
2836 #define _WDTPS_32_2H 0xEB // 1:32.
2837 #define _WDTPS_64_2H 0xED // 1:64.
2838 #define _WDTPS_128_2H 0xEF // 1:128.
2839 #define _WDTPS_256_2H 0xF1 // 1:256.
2840 #define _WDTPS_512_2H 0xF3 // 1:512.
2841 #define _WDTPS_1024_2H 0xF5 // 1:1024.
2842 #define _WDTPS_2048_2H 0xF7 // 1:2048.
2843 #define _WDTPS_4096_2H 0xF9 // 1:4096.
2844 #define _WDTPS_8192_2H 0xFB // 1:8192.
2845 #define _WDTPS_16384_2H 0xFD // 1:16384.
2846 #define _WDTPS_32768_2H 0xFF // 1:32768.
2848 //----------------------------- CONFIG3H Options -------------------------------
2850 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
2851 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
2852 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
2853 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
2854 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
2855 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
2856 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
2857 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
2859 //----------------------------- CONFIG4L Options -------------------------------
2861 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
2862 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
2863 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
2864 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
2865 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
2866 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
2867 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
2868 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
2870 //----------------------------- CONFIG5L Options -------------------------------
2872 #define _CP0_ON_5L 0xFE // Block 0 (000800-003FFFh) code-protected.
2873 #define _CP0_OFF_5L 0xFF // Block 0 (000800-003FFFh) not code-protected.
2874 #define _CP1_ON_5L 0xFD // Block 1 (004000-007FFFh) code-protected.
2875 #define _CP1_OFF_5L 0xFF // Block 1 (004000-007FFFh) not code-protected.
2876 #define _CP2_ON_5L 0xFB // Block 2 (008000-00BFFFh) code-protected.
2877 #define _CP2_OFF_5L 0xFF // Block 2 (008000-00BFFFh) not code-protected.
2878 #define _CP3_ON_5L 0xF7 // Block 3 (00C000-00FFFFh) code-protected.
2879 #define _CP3_OFF_5L 0xFF // Block 3 (00C000-00FFFFh) not code-protected.
2881 //----------------------------- CONFIG5H Options -------------------------------
2883 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
2884 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
2886 //----------------------------- CONFIG6L Options -------------------------------
2888 #define _WRT0_ON_6L 0xFE // Block 0 (000800-003FFFh) write-protected.
2889 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-003FFFh) not write-protected.
2890 #define _WRT1_ON_6L 0xFD // Block 1 (004000-007FFFh) write-protected.
2891 #define _WRT1_OFF_6L 0xFF // Block 1 (004000-007FFFh) not write-protected.
2892 #define _WRT2_ON_6L 0xFB // Block 2 (008000-00BFFFh) write-protected.
2893 #define _WRT2_OFF_6L 0xFF // Block 2 (008000-00BFFFh) not write-protected.
2894 #define _WRT3_ON_6L 0xF7 // Block 3 (00C000-00FFFFh) write-protected.
2895 #define _WRT3_OFF_6L 0xFF // Block 3 (00C000-00FFFFh) not write-protected.
2897 //----------------------------- CONFIG6H Options -------------------------------
2899 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
2900 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
2901 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) write-protected.
2902 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) not write-protected.
2904 //----------------------------- CONFIG7L Options -------------------------------
2906 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-003FFFh) protected from table reads executed in other blocks.
2907 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-003FFFh) not protected from table reads executed in other blocks.
2908 #define _EBTR1_ON_7L 0xFD // Block 1 (004000-007FFFh) protected from table reads executed in other blocks.
2909 #define _EBTR1_OFF_7L 0xFF // Block 1 (004000-007FFFh) not protected from table reads executed in other blocks.
2910 #define _EBTR2_ON_7L 0xFB // Block 2 (008000-00BFFFh) protected from table reads executed in other blocks.
2911 #define _EBTR2_OFF_7L 0xFF // Block 2 (008000-00BFFFh) not protected from table reads executed in other blocks.
2912 #define _EBTR3_ON_7L 0xF7 // Block 3 (00C000-00FFFFh) protected from table reads executed in other blocks.
2913 #define _EBTR3_OFF_7L 0xFF // Block 3 (00C000-00FFFFh) not protected from table reads executed in other blocks.
2915 //----------------------------- CONFIG7H Options -------------------------------
2917 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) protected from table reads executed in other blocks.
2918 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) not protected from table reads executed in other blocks.
2920 //==============================================================================
2922 #define __DEVID1 0x3FFFFE
2923 #define __DEVID2 0x3FFFFF
2925 #define __IDLOC0 0x200000
2926 #define __IDLOC1 0x200001
2927 #define __IDLOC2 0x200002
2928 #define __IDLOC3 0x200003
2929 #define __IDLOC4 0x200004
2930 #define __IDLOC5 0x200005
2931 #define __IDLOC6 0x200006
2932 #define __IDLOC7 0x200007
2934 #endif // #ifndef __PIC18LF2610_H__