2 * This declarations of the PIC18LF26J50 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:55 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF26J50_H__
26 #define __PIC18LF26J50_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
36 extern __at(0x0EC6) __sfr RPOR0
;
37 extern __at(0x0EC7) __sfr RPOR1
;
38 extern __at(0x0EC8) __sfr RPOR2
;
39 extern __at(0x0EC9) __sfr RPOR3
;
40 extern __at(0x0ECA) __sfr RPOR4
;
41 extern __at(0x0ECB) __sfr RPOR5
;
42 extern __at(0x0ECC) __sfr RPOR6
;
43 extern __at(0x0ECD) __sfr RPOR7
;
44 extern __at(0x0ECE) __sfr RPOR8
;
45 extern __at(0x0ECF) __sfr RPOR9
;
46 extern __at(0x0ED0) __sfr RPOR10
;
47 extern __at(0x0ED1) __sfr RPOR11
;
48 extern __at(0x0ED2) __sfr RPOR12
;
49 extern __at(0x0ED3) __sfr RPOR13
;
50 extern __at(0x0ED7) __sfr RPOR17
;
51 extern __at(0x0ED8) __sfr RPOR18
;
52 extern __at(0x0EE7) __sfr RPINR1
;
53 extern __at(0x0EE8) __sfr RPINR2
;
54 extern __at(0x0EE9) __sfr RPINR3
;
55 extern __at(0x0EEA) __sfr RPINR4
;
56 extern __at(0x0EEC) __sfr RPINR6
;
57 extern __at(0x0EED) __sfr RPINR7
;
58 extern __at(0x0EEE) __sfr RPINR8
;
59 extern __at(0x0EF2) __sfr RPINR12
;
60 extern __at(0x0EF3) __sfr RPINR13
;
61 extern __at(0x0EF6) __sfr RPINR16
;
62 extern __at(0x0EF7) __sfr RPINR17
;
63 extern __at(0x0EFB) __sfr RPINR21
;
64 extern __at(0x0EFC) __sfr RPINR22
;
65 extern __at(0x0EFD) __sfr RPINR23
;
66 extern __at(0x0EFE) __sfr RPINR24
;
68 //==============================================================================
71 extern __at(0x0EFF) __sfr PPSCON
;
85 extern __at(0x0EFF) volatile __PPSCONbits_t PPSCONbits
;
89 //==============================================================================
92 //==============================================================================
95 extern __at(0x0F26) __sfr UEP0
;
101 unsigned EPOUTEN
: 1;
102 unsigned EPCONDIS
: 1;
109 extern __at(0x0F26) volatile __UEP0bits_t UEP0bits
;
111 #define _EPSTALL 0x01
113 #define _EPOUTEN 0x04
114 #define _EPCONDIS 0x08
117 //==============================================================================
120 //==============================================================================
123 extern __at(0x0F27) __sfr UEP1
;
127 unsigned EPSTALL
: 1;
129 unsigned EPOUTEN
: 1;
130 unsigned EPCONDIS
: 1;
137 extern __at(0x0F27) volatile __UEP1bits_t UEP1bits
;
139 #define _UEP1_EPSTALL 0x01
140 #define _UEP1_EPINEN 0x02
141 #define _UEP1_EPOUTEN 0x04
142 #define _UEP1_EPCONDIS 0x08
143 #define _UEP1_EPHSHK 0x10
145 //==============================================================================
148 //==============================================================================
151 extern __at(0x0F28) __sfr UEP2
;
155 unsigned EPSTALL
: 1;
157 unsigned EPOUTEN
: 1;
158 unsigned EPCONDIS
: 1;
165 extern __at(0x0F28) volatile __UEP2bits_t UEP2bits
;
167 #define _UEP2_EPSTALL 0x01
168 #define _UEP2_EPINEN 0x02
169 #define _UEP2_EPOUTEN 0x04
170 #define _UEP2_EPCONDIS 0x08
171 #define _UEP2_EPHSHK 0x10
173 //==============================================================================
176 //==============================================================================
179 extern __at(0x0F29) __sfr UEP3
;
183 unsigned EPSTALL
: 1;
185 unsigned EPOUTEN
: 1;
186 unsigned EPCONDIS
: 1;
193 extern __at(0x0F29) volatile __UEP3bits_t UEP3bits
;
195 #define _UEP3_EPSTALL 0x01
196 #define _UEP3_EPINEN 0x02
197 #define _UEP3_EPOUTEN 0x04
198 #define _UEP3_EPCONDIS 0x08
199 #define _UEP3_EPHSHK 0x10
201 //==============================================================================
204 //==============================================================================
207 extern __at(0x0F2A) __sfr UEP4
;
211 unsigned EPSTALL
: 1;
213 unsigned EPOUTEN
: 1;
214 unsigned EPCONDIS
: 1;
221 extern __at(0x0F2A) volatile __UEP4bits_t UEP4bits
;
223 #define _UEP4_EPSTALL 0x01
224 #define _UEP4_EPINEN 0x02
225 #define _UEP4_EPOUTEN 0x04
226 #define _UEP4_EPCONDIS 0x08
227 #define _UEP4_EPHSHK 0x10
229 //==============================================================================
232 //==============================================================================
235 extern __at(0x0F2B) __sfr UEP5
;
239 unsigned EPSTALL
: 1;
241 unsigned EPOUTEN
: 1;
242 unsigned EPCONDIS
: 1;
249 extern __at(0x0F2B) volatile __UEP5bits_t UEP5bits
;
251 #define _UEP5_EPSTALL 0x01
252 #define _UEP5_EPINEN 0x02
253 #define _UEP5_EPOUTEN 0x04
254 #define _UEP5_EPCONDIS 0x08
255 #define _UEP5_EPHSHK 0x10
257 //==============================================================================
260 //==============================================================================
263 extern __at(0x0F2C) __sfr UEP6
;
267 unsigned EPSTALL
: 1;
269 unsigned EPOUTEN
: 1;
270 unsigned EPCONDIS
: 1;
277 extern __at(0x0F2C) volatile __UEP6bits_t UEP6bits
;
279 #define _UEP6_EPSTALL 0x01
280 #define _UEP6_EPINEN 0x02
281 #define _UEP6_EPOUTEN 0x04
282 #define _UEP6_EPCONDIS 0x08
283 #define _UEP6_EPHSHK 0x10
285 //==============================================================================
288 //==============================================================================
291 extern __at(0x0F2D) __sfr UEP7
;
295 unsigned EPSTALL
: 1;
297 unsigned EPOUTEN
: 1;
298 unsigned EPCONDIS
: 1;
305 extern __at(0x0F2D) volatile __UEP7bits_t UEP7bits
;
307 #define _UEP7_EPSTALL 0x01
308 #define _UEP7_EPINEN 0x02
309 #define _UEP7_EPOUTEN 0x04
310 #define _UEP7_EPCONDIS 0x08
311 #define _UEP7_EPHSHK 0x10
313 //==============================================================================
316 //==============================================================================
319 extern __at(0x0F2E) __sfr UEP8
;
323 unsigned EPSTALL
: 1;
325 unsigned EPOUTEN
: 1;
326 unsigned EPCONDIS
: 1;
333 extern __at(0x0F2E) volatile __UEP8bits_t UEP8bits
;
335 #define _UEP8_EPSTALL 0x01
336 #define _UEP8_EPINEN 0x02
337 #define _UEP8_EPOUTEN 0x04
338 #define _UEP8_EPCONDIS 0x08
339 #define _UEP8_EPHSHK 0x10
341 //==============================================================================
344 //==============================================================================
347 extern __at(0x0F2F) __sfr UEP9
;
351 unsigned EPSTALL
: 1;
353 unsigned EPOUTEN
: 1;
354 unsigned EPCONDIS
: 1;
361 extern __at(0x0F2F) volatile __UEP9bits_t UEP9bits
;
363 #define _UEP9_EPSTALL 0x01
364 #define _UEP9_EPINEN 0x02
365 #define _UEP9_EPOUTEN 0x04
366 #define _UEP9_EPCONDIS 0x08
367 #define _UEP9_EPHSHK 0x10
369 //==============================================================================
372 //==============================================================================
375 extern __at(0x0F30) __sfr UEP10
;
379 unsigned EPSTALL
: 1;
381 unsigned EPOUTEN
: 1;
382 unsigned EPCONDIS
: 1;
389 extern __at(0x0F30) volatile __UEP10bits_t UEP10bits
;
391 #define _UEP10_EPSTALL 0x01
392 #define _UEP10_EPINEN 0x02
393 #define _UEP10_EPOUTEN 0x04
394 #define _UEP10_EPCONDIS 0x08
395 #define _UEP10_EPHSHK 0x10
397 //==============================================================================
400 //==============================================================================
403 extern __at(0x0F31) __sfr UEP11
;
407 unsigned EPSTALL
: 1;
409 unsigned EPOUTEN
: 1;
410 unsigned EPCONDIS
: 1;
417 extern __at(0x0F31) volatile __UEP11bits_t UEP11bits
;
419 #define _UEP11_EPSTALL 0x01
420 #define _UEP11_EPINEN 0x02
421 #define _UEP11_EPOUTEN 0x04
422 #define _UEP11_EPCONDIS 0x08
423 #define _UEP11_EPHSHK 0x10
425 //==============================================================================
428 //==============================================================================
431 extern __at(0x0F32) __sfr UEP12
;
435 unsigned EPSTALL
: 1;
437 unsigned EPOUTEN
: 1;
438 unsigned EPCONDIS
: 1;
445 extern __at(0x0F32) volatile __UEP12bits_t UEP12bits
;
447 #define _UEP12_EPSTALL 0x01
448 #define _UEP12_EPINEN 0x02
449 #define _UEP12_EPOUTEN 0x04
450 #define _UEP12_EPCONDIS 0x08
451 #define _UEP12_EPHSHK 0x10
453 //==============================================================================
456 //==============================================================================
459 extern __at(0x0F33) __sfr UEP13
;
463 unsigned EPSTALL
: 1;
465 unsigned EPOUTEN
: 1;
466 unsigned EPCONDIS
: 1;
473 extern __at(0x0F33) volatile __UEP13bits_t UEP13bits
;
475 #define _UEP13_EPSTALL 0x01
476 #define _UEP13_EPINEN 0x02
477 #define _UEP13_EPOUTEN 0x04
478 #define _UEP13_EPCONDIS 0x08
479 #define _UEP13_EPHSHK 0x10
481 //==============================================================================
484 //==============================================================================
487 extern __at(0x0F34) __sfr UEP14
;
491 unsigned EPSTALL
: 1;
493 unsigned EPOUTEN
: 1;
494 unsigned EPCONDIS
: 1;
501 extern __at(0x0F34) volatile __UEP14bits_t UEP14bits
;
503 #define _UEP14_EPSTALL 0x01
504 #define _UEP14_EPINEN 0x02
505 #define _UEP14_EPOUTEN 0x04
506 #define _UEP14_EPCONDIS 0x08
507 #define _UEP14_EPHSHK 0x10
509 //==============================================================================
512 //==============================================================================
515 extern __at(0x0F35) __sfr UEP15
;
519 unsigned EPSTALL
: 1;
521 unsigned EPOUTEN
: 1;
522 unsigned EPCONDIS
: 1;
529 extern __at(0x0F35) volatile __UEP15bits_t UEP15bits
;
531 #define _UEP15_EPSTALL 0x01
532 #define _UEP15_EPINEN 0x02
533 #define _UEP15_EPOUTEN 0x04
534 #define _UEP15_EPCONDIS 0x08
535 #define _UEP15_EPHSHK 0x10
537 //==============================================================================
540 //==============================================================================
543 extern __at(0x0F36) __sfr UIE
;
552 unsigned STALLIE
: 1;
557 extern __at(0x0F36) volatile __UIEbits_t UIEbits
;
564 #define _STALLIE 0x20
567 //==============================================================================
570 //==============================================================================
573 extern __at(0x0F37) __sfr UEIE
;
579 unsigned CRC16EE
: 1;
587 extern __at(0x0F37) volatile __UEIEbits_t UEIEbits
;
591 #define _CRC16EE 0x04
596 //==============================================================================
599 //==============================================================================
602 extern __at(0x0F38) __sfr UADDR
;
625 extern __at(0x0F38) volatile __UADDRbits_t UADDRbits
;
635 //==============================================================================
638 //==============================================================================
641 extern __at(0x0F39) __sfr UCFG
;
664 extern __at(0x0F39) volatile __UCFGbits_t UCFGbits
;
674 //==============================================================================
677 //==============================================================================
680 extern __at(0x0F3C) __sfr PADCFG1
;
687 unsigned RTSECSEL0
: 1;
688 unsigned RTSECSEL1
: 1;
699 unsigned RTSECSEL
: 2;
704 extern __at(0x0F3C) volatile __PADCFG1bits_t PADCFG1bits
;
707 #define _RTSECSEL0 0x02
708 #define _RTSECSEL1 0x04
710 //==============================================================================
713 //==============================================================================
716 extern __at(0x0F3D) __sfr REFOCON
;
739 extern __at(0x0F3D) volatile __REFOCONbits_t REFOCONbits
;
749 //==============================================================================
752 //==============================================================================
755 extern __at(0x0F3E) __sfr RTCCAL
;
769 extern __at(0x0F3E) volatile __RTCCALbits_t RTCCALbits
;
780 //==============================================================================
783 //==============================================================================
786 extern __at(0x0F3F) __sfr RTCCFG
;
792 unsigned RTCPTR0
: 1;
793 unsigned RTCPTR1
: 1;
795 unsigned HALFSEC
: 1;
796 unsigned RTCSYNC
: 1;
797 unsigned RTCWREN
: 1;
809 extern __at(0x0F3F) volatile __RTCCFGbits_t RTCCFGbits
;
811 #define _RTCPTR0 0x01
812 #define _RTCPTR1 0x02
814 #define _HALFSEC 0x08
815 #define _RTCSYNC 0x10
816 #define _RTCWREN 0x20
819 //==============================================================================
822 //==============================================================================
825 extern __at(0x0F40) __sfr ODCON3
;
839 extern __at(0x0F40) volatile __ODCON3bits_t ODCON3bits
;
844 //==============================================================================
847 //==============================================================================
850 extern __at(0x0F41) __sfr ODCON2
;
864 extern __at(0x0F41) volatile __ODCON2bits_t ODCON2bits
;
869 //==============================================================================
872 //==============================================================================
875 extern __at(0x0F42) __sfr ODCON1
;
879 unsigned ECCP1OD
: 1;
880 unsigned ECCP2OD
: 1;
889 extern __at(0x0F42) volatile __ODCON1bits_t ODCON1bits
;
891 #define _ECCP1OD 0x01
892 #define _ECCP2OD 0x02
894 //==============================================================================
897 //==============================================================================
900 extern __at(0x0F48) __sfr ANCON0
;
923 extern __at(0x0F48) volatile __ANCON0bits_t ANCON0bits
;
931 //==============================================================================
934 //==============================================================================
937 extern __at(0x0F49) __sfr ANCON1
;
951 extern __at(0x0F49) volatile __ANCON1bits_t ANCON1bits
;
960 //==============================================================================
963 //==============================================================================
966 extern __at(0x0F4A) __sfr DSWAKEL
;
980 extern __at(0x0F4A) volatile __DSWAKELbits_t DSWAKELbits
;
989 //==============================================================================
992 //==============================================================================
995 extern __at(0x0F4B) __sfr DSWAKEH
;
1009 extern __at(0x0F4B) volatile __DSWAKEHbits_t DSWAKEHbits
;
1011 #define _DSINT0 0x01
1013 //==============================================================================
1016 //==============================================================================
1019 extern __at(0x0F4C) __sfr DSCONL
;
1023 unsigned RELEASE
: 1;
1025 unsigned ULPWDIS
: 1;
1033 extern __at(0x0F4C) volatile __DSCONLbits_t DSCONLbits
;
1035 #define _RELEASE 0x01
1037 #define _ULPWDIS 0x04
1039 //==============================================================================
1042 //==============================================================================
1045 extern __at(0x0F4D) __sfr DSCONH
;
1049 unsigned RTCWDIS
: 1;
1050 unsigned DSULPEN
: 1;
1059 extern __at(0x0F4D) volatile __DSCONHbits_t DSCONHbits
;
1061 #define _RTCWDIS 0x01
1062 #define _DSULPEN 0x02
1065 //==============================================================================
1067 extern __at(0x0F4E) __sfr DSGPR0
;
1068 extern __at(0x0F4F) __sfr DSGPR1
;
1070 //==============================================================================
1073 extern __at(0x0F52) __sfr TCLKCON
;
1077 unsigned T3CCP1
: 1;
1078 unsigned T3CCP2
: 1;
1087 extern __at(0x0F52) volatile __TCLKCONbits_t TCLKCONbits
;
1089 #define _T3CCP1 0x01
1090 #define _T3CCP2 0x02
1093 //==============================================================================
1096 //==============================================================================
1099 extern __at(0x0F53) __sfr CVRCON
;
1122 extern __at(0x0F53) volatile __CVRCONbits_t CVRCONbits
;
1133 //==============================================================================
1135 extern __at(0x0F60) __sfr UFRM
;
1137 //==============================================================================
1140 extern __at(0x0F60) __sfr UFRML
;
1154 extern __at(0x0F60) volatile __UFRMLbits_t UFRMLbits
;
1165 //==============================================================================
1168 //==============================================================================
1171 extern __at(0x0F61) __sfr UFRMH
;
1185 extern __at(0x0F61) volatile __UFRMHbits_t UFRMHbits
;
1191 //==============================================================================
1194 //==============================================================================
1197 extern __at(0x0F62) __sfr UIR
;
1201 unsigned URSTIF
: 1;
1202 unsigned UERRIF
: 1;
1203 unsigned ACTVIF
: 1;
1205 unsigned IDLEIF
: 1;
1206 unsigned STALLIF
: 1;
1211 extern __at(0x0F62) volatile __UIRbits_t UIRbits
;
1213 #define _URSTIF 0x01
1214 #define _UERRIF 0x02
1215 #define _ACTVIF 0x04
1217 #define _IDLEIF 0x10
1218 #define _STALLIF 0x20
1221 //==============================================================================
1224 //==============================================================================
1227 extern __at(0x0F63) __sfr UEIR
;
1232 unsigned CRC5EF
: 1;
1233 unsigned CRC16EF
: 1;
1234 unsigned DFN8EF
: 1;
1241 extern __at(0x0F63) volatile __UEIRbits_t UEIRbits
;
1244 #define _CRC5EF 0x02
1245 #define _CRC16EF 0x04
1246 #define _DFN8EF 0x08
1250 //==============================================================================
1253 //==============================================================================
1256 extern __at(0x0F64) __sfr USTAT
;
1280 extern __at(0x0F64) volatile __USTATbits_t USTATbits
;
1289 //==============================================================================
1292 //==============================================================================
1295 extern __at(0x0F65) __sfr UCON
;
1300 unsigned SUSPND
: 1;
1301 unsigned RESUME
: 1;
1303 unsigned PKTDIS
: 1;
1305 unsigned PPBRST
: 1;
1309 extern __at(0x0F65) volatile __UCONbits_t UCONbits
;
1311 #define _SUSPND 0x02
1312 #define _RESUME 0x04
1314 #define _PKTDIS 0x10
1316 #define _PPBRST 0x40
1318 //==============================================================================
1320 extern __at(0x0F66) __sfr DMABCH
;
1321 extern __at(0x0F67) __sfr DMABCL
;
1322 extern __at(0x0F68) __sfr RXADDRH
;
1323 extern __at(0x0F69) __sfr RXADDRL
;
1324 extern __at(0x0F6A) __sfr TXADDRH
;
1325 extern __at(0x0F6B) __sfr TXADDRL
;
1327 //==============================================================================
1330 extern __at(0x0F70) __sfr CMSTAT
;
1344 extern __at(0x0F70) volatile __CMSTATbits_t CMSTATbits
;
1349 //==============================================================================
1352 //==============================================================================
1355 extern __at(0x0F70) __sfr CMSTATUS
;
1369 extern __at(0x0F70) volatile __CMSTATUSbits_t CMSTATUSbits
;
1371 #define _CMSTATUS_COUT1 0x01
1372 #define _CMSTATUS_COUT2 0x02
1374 //==============================================================================
1377 //==============================================================================
1380 extern __at(0x0F71) __sfr SSP2CON2
;
1392 unsigned ACKSTAT
: 1;
1399 unsigned ADMSK1
: 1;
1400 unsigned ADMSK2
: 1;
1401 unsigned ADMSK3
: 1;
1402 unsigned ADMSK4
: 1;
1403 unsigned ADMSK5
: 1;
1409 extern __at(0x0F71) volatile __SSP2CON2bits_t SSP2CON2bits
;
1411 #define _SSP2CON2_SEN 0x01
1412 #define _SSP2CON2_RSEN 0x02
1413 #define _SSP2CON2_ADMSK1 0x02
1414 #define _SSP2CON2_PEN 0x04
1415 #define _SSP2CON2_ADMSK2 0x04
1416 #define _SSP2CON2_RCEN 0x08
1417 #define _SSP2CON2_ADMSK3 0x08
1418 #define _SSP2CON2_ACKEN 0x10
1419 #define _SSP2CON2_ADMSK4 0x10
1420 #define _SSP2CON2_ACKDT 0x20
1421 #define _SSP2CON2_ADMSK5 0x20
1422 #define _SSP2CON2_ACKSTAT 0x40
1423 #define _SSP2CON2_GCEN 0x80
1425 //==============================================================================
1428 //==============================================================================
1431 extern __at(0x0F72) __sfr SSP2CON1
;
1454 extern __at(0x0F72) volatile __SSP2CON1bits_t SSP2CON1bits
;
1456 #define _SSP2CON1_SSPM0 0x01
1457 #define _SSP2CON1_SSPM1 0x02
1458 #define _SSP2CON1_SSPM2 0x04
1459 #define _SSP2CON1_SSPM3 0x08
1460 #define _SSP2CON1_CKP 0x10
1461 #define _SSP2CON1_SSPEN 0x20
1462 #define _SSP2CON1_SSPOV 0x40
1463 #define _SSP2CON1_WCOL 0x80
1465 //==============================================================================
1468 //==============================================================================
1471 extern __at(0x0F73) __sfr SSP2STAT
;
1477 unsigned R_NOT_W
: 1;
1480 unsigned D_NOT_A
: 1;
1485 extern __at(0x0F73) volatile __SSP2STATbits_t SSP2STATbits
;
1487 #define _SSP2STAT_BF 0x01
1488 #define _SSP2STAT_UA 0x02
1489 #define _SSP2STAT_R_NOT_W 0x04
1490 #define _SSP2STAT_S 0x08
1491 #define _SSP2STAT_P 0x10
1492 #define _SSP2STAT_D_NOT_A 0x20
1493 #define _SSP2STAT_CKE 0x40
1494 #define _SSP2STAT_SMP 0x80
1496 //==============================================================================
1499 //==============================================================================
1502 extern __at(0x0F74) __sfr SSP2ADD
;
1516 extern __at(0x0F74) volatile __SSP2ADDbits_t SSP2ADDbits
;
1518 #define _SSP2ADD_MSK0 0x01
1519 #define _SSP2ADD_MSK1 0x02
1520 #define _SSP2ADD_MSK2 0x04
1521 #define _SSP2ADD_MSK3 0x08
1522 #define _SSP2ADD_MSK4 0x10
1523 #define _SSP2ADD_MSK5 0x20
1524 #define _SSP2ADD_MSK6 0x40
1525 #define _SSP2ADD_MSK7 0x80
1527 //==============================================================================
1530 //==============================================================================
1533 extern __at(0x0F74) __sfr SSP2MSK
;
1547 extern __at(0x0F74) volatile __SSP2MSKbits_t SSP2MSKbits
;
1549 #define _SSP2MSK_MSK0 0x01
1550 #define _SSP2MSK_MSK1 0x02
1551 #define _SSP2MSK_MSK2 0x04
1552 #define _SSP2MSK_MSK3 0x08
1553 #define _SSP2MSK_MSK4 0x10
1554 #define _SSP2MSK_MSK5 0x20
1555 #define _SSP2MSK_MSK6 0x40
1556 #define _SSP2MSK_MSK7 0x80
1558 //==============================================================================
1560 extern __at(0x0F75) __sfr SSP2BUF
;
1562 //==============================================================================
1565 extern __at(0x0F76) __sfr T4CON
;
1571 unsigned T4CKPS0
: 1;
1572 unsigned T4CKPS1
: 1;
1573 unsigned TMR4ON
: 1;
1574 unsigned T4OUTPS0
: 1;
1575 unsigned T4OUTPS1
: 1;
1576 unsigned T4OUTPS2
: 1;
1577 unsigned T4OUTPS3
: 1;
1583 unsigned T4CKPS
: 2;
1590 unsigned T4OUTPS
: 4;
1595 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
1597 #define _T4CKPS0 0x01
1598 #define _T4CKPS1 0x02
1599 #define _TMR4ON 0x04
1600 #define _T4OUTPS0 0x08
1601 #define _T4OUTPS1 0x10
1602 #define _T4OUTPS2 0x20
1603 #define _T4OUTPS3 0x40
1605 //==============================================================================
1607 extern __at(0x0F77) __sfr PR4
;
1608 extern __at(0x0F78) __sfr TMR4
;
1610 //==============================================================================
1613 extern __at(0x0F79) __sfr T3CON
;
1619 unsigned TMR3ON
: 1;
1621 unsigned T3SYNC
: 1;
1622 unsigned T3OSCEN
: 1;
1623 unsigned T3CKPS0
: 1;
1624 unsigned T3CKPS1
: 1;
1625 unsigned TMR3CS0
: 1;
1626 unsigned TMR3CS1
: 1;
1632 unsigned T3CKPS
: 2;
1639 unsigned TMR3CS
: 2;
1643 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
1645 #define _T3CON_TMR3ON 0x01
1646 #define _T3CON_RD16 0x02
1647 #define _T3CON_T3SYNC 0x04
1648 #define _T3CON_T3OSCEN 0x08
1649 #define _T3CON_T3CKPS0 0x10
1650 #define _T3CON_T3CKPS1 0x20
1651 #define _T3CON_TMR3CS0 0x40
1652 #define _T3CON_TMR3CS1 0x80
1654 //==============================================================================
1656 extern __at(0x0F7A) __sfr TMR3
;
1657 extern __at(0x0F7A) __sfr TMR3L
;
1658 extern __at(0x0F7B) __sfr TMR3H
;
1660 //==============================================================================
1663 extern __at(0x0F7C) __sfr BAUDCON2
;
1674 unsigned ABDOVF
: 1;
1677 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
1679 #define _BAUDCON2_ABDEN 0x01
1680 #define _BAUDCON2_WUE 0x02
1681 #define _BAUDCON2_BRG16 0x08
1682 #define _BAUDCON2_TXCKP 0x10
1683 #define _BAUDCON2_RXDTP 0x20
1684 #define _BAUDCON2_RCIDL 0x40
1685 #define _BAUDCON2_ABDOVF 0x80
1687 //==============================================================================
1689 extern __at(0x0F7D) __sfr SPBRGH2
;
1691 //==============================================================================
1694 extern __at(0x0F7E) __sfr BAUDCON
;
1705 unsigned ABDOVF
: 1;
1708 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
1716 #define _ABDOVF 0x80
1718 //==============================================================================
1721 //==============================================================================
1724 extern __at(0x0F7E) __sfr BAUDCON1
;
1735 unsigned ABDOVF
: 1;
1738 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
1740 #define _BAUDCON1_ABDEN 0x01
1741 #define _BAUDCON1_WUE 0x02
1742 #define _BAUDCON1_BRG16 0x08
1743 #define _BAUDCON1_TXCKP 0x10
1744 #define _BAUDCON1_RXDTP 0x20
1745 #define _BAUDCON1_RCIDL 0x40
1746 #define _BAUDCON1_ABDOVF 0x80
1748 //==============================================================================
1751 //==============================================================================
1754 extern __at(0x0F7E) __sfr BAUDCTL
;
1765 unsigned ABDOVF
: 1;
1768 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
1770 #define _BAUDCTL_ABDEN 0x01
1771 #define _BAUDCTL_WUE 0x02
1772 #define _BAUDCTL_BRG16 0x08
1773 #define _BAUDCTL_TXCKP 0x10
1774 #define _BAUDCTL_RXDTP 0x20
1775 #define _BAUDCTL_RCIDL 0x40
1776 #define _BAUDCTL_ABDOVF 0x80
1778 //==============================================================================
1780 extern __at(0x0F7F) __sfr SPBRGH
;
1781 extern __at(0x0F7F) __sfr SPBRGH1
;
1783 //==============================================================================
1786 extern __at(0x0F80) __sfr PORTA
;
1818 unsigned VREF_MINUS
: 1;
1819 unsigned VREF_PLUS
: 1;
1821 unsigned NOT_SS1
: 1;
1830 unsigned CVREF_MINUS
: 1;
1833 unsigned HLVDIN
: 1;
1863 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
1876 #define _VREF_MINUS 0x04
1877 #define _CVREF_MINUS 0x04
1881 #define _VREF_PLUS 0x08
1885 #define _NOT_SS1 0x20
1886 #define _HLVDIN 0x20
1896 //==============================================================================
1899 //==============================================================================
1902 extern __at(0x0F81) __sfr PORTB
;
1934 unsigned CTEDG1
: 1;
1935 unsigned CTEDG2
: 1;
1985 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
1997 #define _CTEDG1 0x04
2003 #define _CTEDG2 0x08
2025 //==============================================================================
2028 //==============================================================================
2031 extern __at(0x0F82) __sfr PORTC
;
2053 unsigned D_MINUS
: 1;
2054 unsigned D_PLUS
: 1;
2062 unsigned NOT_UOE
: 1;
2096 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
2104 #define _NOT_UOE 0x02
2111 #define _D_MINUS 0x10
2114 #define _D_PLUS 0x20
2126 //==============================================================================
2129 //==============================================================================
2132 extern __at(0x0F85) __sfr HLVDCON
;
2138 unsigned HLVDL0
: 1;
2139 unsigned HLVDL1
: 1;
2140 unsigned HLVDL2
: 1;
2141 unsigned HLVDL3
: 1;
2142 unsigned HLVDEN
: 1;
2145 unsigned VDIRMAG
: 1;
2155 extern __at(0x0F85) volatile __HLVDCONbits_t HLVDCONbits
;
2157 #define _HLVDL0 0x01
2158 #define _HLVDL1 0x02
2159 #define _HLVDL2 0x04
2160 #define _HLVDL3 0x08
2161 #define _HLVDEN 0x10
2164 #define _VDIRMAG 0x80
2166 //==============================================================================
2169 //==============================================================================
2172 extern __at(0x0F86) __sfr DMACON2
;
2178 unsigned INTLVL0
: 1;
2179 unsigned INTLVL1
: 1;
2180 unsigned INTLVL2
: 1;
2181 unsigned INTLVL3
: 1;
2182 unsigned DLYCYC0
: 1;
2183 unsigned DLYCYC1
: 1;
2184 unsigned DLYCYC2
: 1;
2185 unsigned DLYCYC3
: 1;
2190 unsigned INTLVL
: 4;
2197 unsigned DLYCYC
: 4;
2201 extern __at(0x0F86) volatile __DMACON2bits_t DMACON2bits
;
2203 #define _INTLVL0 0x01
2204 #define _INTLVL1 0x02
2205 #define _INTLVL2 0x04
2206 #define _INTLVL3 0x08
2207 #define _DLYCYC0 0x10
2208 #define _DLYCYC1 0x20
2209 #define _DLYCYC2 0x40
2210 #define _DLYCYC3 0x80
2212 //==============================================================================
2215 //==============================================================================
2218 extern __at(0x0F88) __sfr DMACON1
;
2225 unsigned DLYINTEN
: 1;
2226 unsigned DUPLEX0
: 1;
2227 unsigned DUPLEX1
: 1;
2230 unsigned SSCON0
: 1;
2231 unsigned SSCON1
: 1;
2237 unsigned DUPLEX
: 2;
2248 extern __at(0x0F88) volatile __DMACON1bits_t DMACON1bits
;
2251 #define _DLYINTEN 0x02
2252 #define _DUPLEX0 0x04
2253 #define _DUPLEX1 0x08
2256 #define _SSCON0 0x40
2257 #define _SSCON1 0x80
2259 //==============================================================================
2262 //==============================================================================
2265 extern __at(0x0F89) __sfr LATA
;
2279 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
2289 //==============================================================================
2292 //==============================================================================
2295 extern __at(0x0F8A) __sfr LATB
;
2309 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
2320 //==============================================================================
2323 //==============================================================================
2326 extern __at(0x0F8B) __sfr LATC
;
2340 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
2350 //==============================================================================
2352 extern __at(0x0F8E) __sfr ALRMVALL
;
2353 extern __at(0x0F8F) __sfr ALRMVALH
;
2355 //==============================================================================
2358 extern __at(0x0F90) __sfr ALRMRPT
;
2372 extern __at(0x0F90) volatile __ALRMRPTbits_t ALRMRPTbits
;
2383 //==============================================================================
2386 //==============================================================================
2389 extern __at(0x0F91) __sfr ALRMCFG
;
2395 unsigned ALRMPTR0
: 1;
2396 unsigned ALRMPTR1
: 1;
2397 unsigned AMASK0
: 1;
2398 unsigned AMASK1
: 1;
2399 unsigned AMASK2
: 1;
2400 unsigned AMASK3
: 1;
2402 unsigned ALRMEN
: 1;
2407 unsigned ALRMPTR
: 2;
2419 extern __at(0x0F91) volatile __ALRMCFGbits_t ALRMCFGbits
;
2421 #define _ALRMPTR0 0x01
2422 #define _ALRMPTR1 0x02
2423 #define _AMASK0 0x04
2424 #define _AMASK1 0x08
2425 #define _AMASK2 0x10
2426 #define _AMASK3 0x20
2428 #define _ALRMEN 0x80
2430 //==============================================================================
2433 //==============================================================================
2436 extern __at(0x0F92) __sfr TRISA
;
2440 unsigned TRISA0
: 1;
2441 unsigned TRISA1
: 1;
2442 unsigned TRISA2
: 1;
2443 unsigned TRISA3
: 1;
2445 unsigned TRISA5
: 1;
2446 unsigned TRISA6
: 1;
2447 unsigned TRISA7
: 1;
2450 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
2452 #define _TRISA0 0x01
2453 #define _TRISA1 0x02
2454 #define _TRISA2 0x04
2455 #define _TRISA3 0x08
2456 #define _TRISA5 0x20
2457 #define _TRISA6 0x40
2458 #define _TRISA7 0x80
2460 //==============================================================================
2463 //==============================================================================
2466 extern __at(0x0F93) __sfr TRISB
;
2470 unsigned TRISB0
: 1;
2471 unsigned TRISB1
: 1;
2472 unsigned TRISB2
: 1;
2473 unsigned TRISB3
: 1;
2474 unsigned TRISB4
: 1;
2475 unsigned TRISB5
: 1;
2476 unsigned TRISB6
: 1;
2477 unsigned TRISB7
: 1;
2480 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
2482 #define _TRISB0 0x01
2483 #define _TRISB1 0x02
2484 #define _TRISB2 0x04
2485 #define _TRISB3 0x08
2486 #define _TRISB4 0x10
2487 #define _TRISB5 0x20
2488 #define _TRISB6 0x40
2489 #define _TRISB7 0x80
2491 //==============================================================================
2494 //==============================================================================
2497 extern __at(0x0F94) __sfr TRISC
;
2501 unsigned TRISC0
: 1;
2502 unsigned TRISC1
: 1;
2503 unsigned TRISC2
: 1;
2505 unsigned TRISC4
: 1;
2506 unsigned TRISC5
: 1;
2507 unsigned TRISC6
: 1;
2508 unsigned TRISC7
: 1;
2511 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
2513 #define _TRISC0 0x01
2514 #define _TRISC1 0x02
2515 #define _TRISC2 0x04
2516 #define _TRISC4 0x10
2517 #define _TRISC5 0x20
2518 #define _TRISC6 0x40
2519 #define _TRISC7 0x80
2521 //==============================================================================
2524 //==============================================================================
2527 extern __at(0x0F97) __sfr T3GCON
;
2533 unsigned T3GSS0
: 1;
2534 unsigned T3GSS1
: 1;
2535 unsigned T3GVAL
: 1;
2536 unsigned T3GGO_T3DONE
: 1;
2537 unsigned T3GSPM
: 1;
2539 unsigned T3GPOL
: 1;
2540 unsigned TMR3GE
: 1;
2560 unsigned T3DONE
: 1;
2574 extern __at(0x0F97) volatile __T3GCONbits_t T3GCONbits
;
2576 #define _T3GSS0 0x01
2577 #define _T3GSS1 0x02
2578 #define _T3GVAL 0x04
2579 #define _T3GGO_T3DONE 0x08
2581 #define _T3DONE 0x08
2582 #define _T3GSPM 0x10
2584 #define _T3GPOL 0x40
2585 #define _TMR3GE 0x80
2587 //==============================================================================
2589 extern __at(0x0F98) __sfr RTCVALL
;
2590 extern __at(0x0F99) __sfr RTCVALH
;
2592 //==============================================================================
2595 extern __at(0x0F9A) __sfr T1GCON
;
2601 unsigned T1GSS0
: 1;
2602 unsigned T1GSS1
: 1;
2603 unsigned T1GVAL
: 1;
2604 unsigned T1GGO_T1DONE
: 1;
2605 unsigned T1GSPM
: 1;
2607 unsigned T1GPOL
: 1;
2608 unsigned TMR1GE
: 1;
2628 unsigned T1DONE
: 1;
2642 extern __at(0x0F9A) volatile __T1GCONbits_t T1GCONbits
;
2644 #define _T1GSS0 0x01
2645 #define _T1GSS1 0x02
2646 #define _T1GVAL 0x04
2647 #define _T1GGO_T1DONE 0x08
2649 #define _T1DONE 0x08
2650 #define _T1GSPM 0x10
2652 #define _T1GPOL 0x40
2653 #define _TMR1GE 0x80
2655 //==============================================================================
2658 //==============================================================================
2661 extern __at(0x0F9B) __sfr OSCTUNE
;
2674 unsigned INTSRC
: 1;
2684 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
2693 #define _INTSRC 0x80
2695 //==============================================================================
2698 //==============================================================================
2701 extern __at(0x0F9C) __sfr RCSTA2
;
2722 unsigned ADDEN2
: 1;
2730 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
2732 #define _RCSTA2_RX9D 0x01
2733 #define _RCSTA2_RX9D2 0x01
2734 #define _RCSTA2_OERR 0x02
2735 #define _RCSTA2_OERR2 0x02
2736 #define _RCSTA2_FERR 0x04
2737 #define _RCSTA2_FERR2 0x04
2738 #define _RCSTA2_ADDEN 0x08
2739 #define _RCSTA2_ADDEN2 0x08
2740 #define _RCSTA2_CREN 0x10
2741 #define _RCSTA2_CREN2 0x10
2742 #define _RCSTA2_SREN 0x20
2743 #define _RCSTA2_SREN2 0x20
2744 #define _RCSTA2_RX9 0x40
2745 #define _RCSTA2_RX92 0x40
2746 #define _RCSTA2_SPEN 0x80
2747 #define _RCSTA2_SPEN2 0x80
2749 //==============================================================================
2752 //==============================================================================
2755 extern __at(0x0F9D) __sfr PIE1
;
2761 unsigned TMR1IE
: 1;
2762 unsigned TMR2IE
: 1;
2763 unsigned CCP1IE
: 1;
2764 unsigned SSP1IE
: 1;
2784 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
2786 #define _TMR1IE 0x01
2787 #define _TMR2IE 0x02
2788 #define _CCP1IE 0x04
2789 #define _SSP1IE 0x08
2797 //==============================================================================
2800 //==============================================================================
2803 extern __at(0x0F9E) __sfr PIR1
;
2809 unsigned TMR1IF
: 1;
2810 unsigned TMR2IF
: 1;
2811 unsigned CCP1IF
: 1;
2812 unsigned SSP1IF
: 1;
2832 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
2834 #define _TMR1IF 0x01
2835 #define _TMR2IF 0x02
2836 #define _CCP1IF 0x04
2837 #define _SSP1IF 0x08
2845 //==============================================================================
2848 //==============================================================================
2851 extern __at(0x0F9F) __sfr IPR1
;
2857 unsigned TMR1IP
: 1;
2858 unsigned TMR2IP
: 1;
2859 unsigned CCP1IP
: 1;
2860 unsigned SSP1IP
: 1;
2880 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
2882 #define _TMR1IP 0x01
2883 #define _TMR2IP 0x02
2884 #define _CCP1IP 0x04
2885 #define _SSP1IP 0x08
2893 //==============================================================================
2896 //==============================================================================
2899 extern __at(0x0FA0) __sfr PIE2
;
2905 unsigned CCP2IE
: 1;
2906 unsigned TMR3IE
: 1;
2908 unsigned BCL1IE
: 1;
2912 unsigned OSCFIE
: 1;
2928 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
2930 #define _CCP2IE 0x01
2931 #define _TMR3IE 0x02
2933 #define _BCL1IE 0x08
2938 #define _OSCFIE 0x80
2940 //==============================================================================
2943 //==============================================================================
2946 extern __at(0x0FA1) __sfr PIR2
;
2952 unsigned CCP2IF
: 1;
2953 unsigned TMR3IF
: 1;
2955 unsigned BCL1IF
: 1;
2959 unsigned OSCFIF
: 1;
2975 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
2977 #define _CCP2IF 0x01
2978 #define _TMR3IF 0x02
2980 #define _BCL1IF 0x08
2985 #define _OSCFIF 0x80
2987 //==============================================================================
2990 //==============================================================================
2993 extern __at(0x0FA2) __sfr IPR2
;
2999 unsigned CCP2IP
: 1;
3000 unsigned TMR3IP
: 1;
3002 unsigned BCL1IP
: 1;
3006 unsigned OSCFIP
: 1;
3022 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3024 #define _CCP2IP 0x01
3025 #define _TMR3IP 0x02
3027 #define _BCL1IP 0x08
3032 #define _OSCFIP 0x80
3034 //==============================================================================
3037 //==============================================================================
3040 extern __at(0x0FA3) __sfr PIE3
;
3044 unsigned RTCCIE
: 1;
3045 unsigned TMR3GIE
: 1;
3046 unsigned CTMUIE
: 1;
3047 unsigned TMR4IE
: 1;
3050 unsigned BCL2IE
: 1;
3051 unsigned SSP2IE
: 1;
3054 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3056 #define _RTCCIE 0x01
3057 #define _TMR3GIE 0x02
3058 #define _CTMUIE 0x04
3059 #define _TMR4IE 0x08
3062 #define _BCL2IE 0x40
3063 #define _SSP2IE 0x80
3065 //==============================================================================
3068 //==============================================================================
3071 extern __at(0x0FA4) __sfr PIR3
;
3075 unsigned RTCCIF
: 1;
3076 unsigned TMR3GIF
: 1;
3077 unsigned CTMUIF
: 1;
3078 unsigned TMR4IF
: 1;
3081 unsigned BCL2IF
: 1;
3082 unsigned SSP2IF
: 1;
3085 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3087 #define _RTCCIF 0x01
3088 #define _TMR3GIF 0x02
3089 #define _CTMUIF 0x04
3090 #define _TMR4IF 0x08
3093 #define _BCL2IF 0x40
3094 #define _SSP2IF 0x80
3096 //==============================================================================
3099 //==============================================================================
3102 extern __at(0x0FA5) __sfr IPR3
;
3106 unsigned RTCCIP
: 1;
3107 unsigned TMR3GIP
: 1;
3108 unsigned CTMUIP
: 1;
3109 unsigned TMR4IP
: 1;
3112 unsigned BCL2IP
: 1;
3113 unsigned SSP2IP
: 1;
3116 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3118 #define _RTCCIP 0x01
3119 #define _TMR3GIP 0x02
3120 #define _CTMUIP 0x04
3121 #define _TMR4IP 0x08
3124 #define _BCL2IP 0x40
3125 #define _SSP2IP 0x80
3127 //==============================================================================
3130 //==============================================================================
3133 extern __at(0x0FA6) __sfr EECON1
;
3147 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3155 //==============================================================================
3157 extern __at(0x0FA7) __sfr EECON2
;
3159 //==============================================================================
3162 extern __at(0x0FA8) __sfr TXSTA2
;
3183 unsigned SENDB2
: 1;
3191 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
3193 #define _TXSTA2_TX9D 0x01
3194 #define _TXSTA2_TX9D2 0x01
3195 #define _TXSTA2_TRMT 0x02
3196 #define _TXSTA2_TRMT2 0x02
3197 #define _TXSTA2_BRGH 0x04
3198 #define _TXSTA2_BRGH2 0x04
3199 #define _TXSTA2_SENDB 0x08
3200 #define _TXSTA2_SENDB2 0x08
3201 #define _TXSTA2_SYNC 0x10
3202 #define _TXSTA2_SYNC2 0x10
3203 #define _TXSTA2_TXEN 0x20
3204 #define _TXSTA2_TXEN2 0x20
3205 #define _TXSTA2_TX9 0x40
3206 #define _TXSTA2_TX92 0x40
3207 #define _TXSTA2_CSRC 0x80
3208 #define _TXSTA2_CSRC2 0x80
3210 //==============================================================================
3212 extern __at(0x0FA9) __sfr TXREG2
;
3213 extern __at(0x0FAA) __sfr RCREG2
;
3214 extern __at(0x0FAB) __sfr SPBRG2
;
3216 //==============================================================================
3219 extern __at(0x0FAC) __sfr RCSTA
;
3252 unsigned ADDEN1
: 1;
3255 unsigned NOT_RC8
: 1;
3284 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
3295 #define _ADDEN1 0x08
3302 #define _NOT_RC8 0x40
3308 //==============================================================================
3311 //==============================================================================
3314 extern __at(0x0FAC) __sfr RCSTA1
;
3347 unsigned ADDEN1
: 1;
3350 unsigned NOT_RC8
: 1;
3379 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
3381 #define _RCSTA1_RX9D 0x01
3382 #define _RCSTA1_RCD8 0x01
3383 #define _RCSTA1_RX9D1 0x01
3384 #define _RCSTA1_OERR 0x02
3385 #define _RCSTA1_OERR1 0x02
3386 #define _RCSTA1_FERR 0x04
3387 #define _RCSTA1_FERR1 0x04
3388 #define _RCSTA1_ADDEN 0x08
3389 #define _RCSTA1_ADEN 0x08
3390 #define _RCSTA1_ADDEN1 0x08
3391 #define _RCSTA1_CREN 0x10
3392 #define _RCSTA1_CREN1 0x10
3393 #define _RCSTA1_SREN 0x20
3394 #define _RCSTA1_SREN1 0x20
3395 #define _RCSTA1_RX9 0x40
3396 #define _RCSTA1_RC9 0x40
3397 #define _RCSTA1_NOT_RC8 0x40
3398 #define _RCSTA1_RC8_9 0x40
3399 #define _RCSTA1_RX91 0x40
3400 #define _RCSTA1_SPEN 0x80
3401 #define _RCSTA1_SPEN1 0x80
3403 //==============================================================================
3406 //==============================================================================
3409 extern __at(0x0FAD) __sfr TXSTA
;
3430 unsigned SENDB1
: 1;
3445 unsigned NOT_TX8
: 1;
3462 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
3472 #define _SENDB1 0x08
3479 #define _NOT_TX8 0x40
3484 //==============================================================================
3487 //==============================================================================
3490 extern __at(0x0FAD) __sfr TXSTA1
;
3511 unsigned SENDB1
: 1;
3526 unsigned NOT_TX8
: 1;
3543 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
3545 #define _TXSTA1_TX9D 0x01
3546 #define _TXSTA1_TXD8 0x01
3547 #define _TXSTA1_TX9D1 0x01
3548 #define _TXSTA1_TRMT 0x02
3549 #define _TXSTA1_TRMT1 0x02
3550 #define _TXSTA1_BRGH 0x04
3551 #define _TXSTA1_BRGH1 0x04
3552 #define _TXSTA1_SENDB 0x08
3553 #define _TXSTA1_SENDB1 0x08
3554 #define _TXSTA1_SYNC 0x10
3555 #define _TXSTA1_SYNC1 0x10
3556 #define _TXSTA1_TXEN 0x20
3557 #define _TXSTA1_TXEN1 0x20
3558 #define _TXSTA1_TX9 0x40
3559 #define _TXSTA1_TX8_9 0x40
3560 #define _TXSTA1_NOT_TX8 0x40
3561 #define _TXSTA1_TX91 0x40
3562 #define _TXSTA1_CSRC 0x80
3563 #define _TXSTA1_CSRC1 0x80
3565 //==============================================================================
3567 extern __at(0x0FAE) __sfr TXREG
;
3568 extern __at(0x0FAE) __sfr TXREG1
;
3569 extern __at(0x0FAF) __sfr RCREG
;
3570 extern __at(0x0FAF) __sfr RCREG1
;
3571 extern __at(0x0FB0) __sfr SPBRG
;
3572 extern __at(0x0FB0) __sfr SPBRG1
;
3574 //==============================================================================
3577 extern __at(0x0FB1) __sfr CTMUICON
;
3585 unsigned ITRIM0
: 1;
3586 unsigned ITRIM1
: 1;
3587 unsigned ITRIM2
: 1;
3588 unsigned ITRIM3
: 1;
3589 unsigned ITRIM4
: 1;
3590 unsigned ITRIM5
: 1;
3606 extern __at(0x0FB1) volatile __CTMUICONbits_t CTMUICONbits
;
3610 #define _ITRIM0 0x04
3611 #define _ITRIM1 0x08
3612 #define _ITRIM2 0x10
3613 #define _ITRIM3 0x20
3614 #define _ITRIM4 0x40
3615 #define _ITRIM5 0x80
3617 //==============================================================================
3620 //==============================================================================
3623 extern __at(0x0FB2) __sfr CTMUCONL
;
3629 unsigned EDG1STAT
: 1;
3630 unsigned EDG2STAT
: 1;
3631 unsigned EDG1SEL0
: 1;
3632 unsigned EDG1SEL1
: 1;
3633 unsigned EDG1POL
: 1;
3634 unsigned EDG2SEL0
: 1;
3635 unsigned EDG2SEL1
: 1;
3636 unsigned EDG2POL
: 1;
3642 unsigned EDG1SEL
: 2;
3649 unsigned EDG2SEL
: 2;
3654 extern __at(0x0FB2) volatile __CTMUCONLbits_t CTMUCONLbits
;
3656 #define _EDG1STAT 0x01
3657 #define _EDG2STAT 0x02
3658 #define _EDG1SEL0 0x04
3659 #define _EDG1SEL1 0x08
3660 #define _EDG1POL 0x10
3661 #define _EDG2SEL0 0x20
3662 #define _EDG2SEL1 0x40
3663 #define _EDG2POL 0x80
3665 //==============================================================================
3668 //==============================================================================
3671 extern __at(0x0FB3) __sfr CTMUCONH
;
3675 unsigned CTTRIG
: 1;
3676 unsigned IDISSEN
: 1;
3677 unsigned EDGSEQEN
: 1;
3680 unsigned CTMUSIDL
: 1;
3682 unsigned CTMUEN
: 1;
3685 extern __at(0x0FB3) volatile __CTMUCONHbits_t CTMUCONHbits
;
3687 #define _CTTRIG 0x01
3688 #define _IDISSEN 0x02
3689 #define _EDGSEQEN 0x04
3692 #define _CTMUSIDL 0x20
3693 #define _CTMUEN 0x80
3695 //==============================================================================
3698 //==============================================================================
3701 extern __at(0x0FB4) __sfr CCP2CON
;
3707 unsigned CCP2M0
: 1;
3708 unsigned CCP2M1
: 1;
3709 unsigned CCP2M2
: 1;
3710 unsigned CCP2M3
: 1;
3749 extern __at(0x0FB4) volatile __CCP2CONbits_t CCP2CONbits
;
3751 #define _CCP2M0 0x01
3752 #define _CCP2M1 0x02
3753 #define _CCP2M2 0x04
3754 #define _CCP2M3 0x08
3762 //==============================================================================
3765 //==============================================================================
3768 extern __at(0x0FB4) __sfr ECCP2CON
;
3774 unsigned CCP2M0
: 1;
3775 unsigned CCP2M1
: 1;
3776 unsigned CCP2M2
: 1;
3777 unsigned CCP2M3
: 1;
3816 extern __at(0x0FB4) volatile __ECCP2CONbits_t ECCP2CONbits
;
3818 #define _ECCP2CON_CCP2M0 0x01
3819 #define _ECCP2CON_CCP2M1 0x02
3820 #define _ECCP2CON_CCP2M2 0x04
3821 #define _ECCP2CON_CCP2M3 0x08
3822 #define _ECCP2CON_DC2B0 0x10
3823 #define _ECCP2CON_CCP2Y 0x10
3824 #define _ECCP2CON_DC2B1 0x20
3825 #define _ECCP2CON_CCP2X 0x20
3826 #define _ECCP2CON_P2M0 0x40
3827 #define _ECCP2CON_P2M1 0x80
3829 //==============================================================================
3831 extern __at(0x0FB5) __sfr CCPR2
;
3832 extern __at(0x0FB5) __sfr CCPR2L
;
3833 extern __at(0x0FB6) __sfr CCPR2H
;
3835 //==============================================================================
3838 extern __at(0x0FB7) __sfr ECCP2DEL
;
3851 unsigned P2RSEN
: 1;
3861 extern __at(0x0FB7) volatile __ECCP2DELbits_t ECCP2DELbits
;
3870 #define _P2RSEN 0x80
3872 //==============================================================================
3875 //==============================================================================
3878 extern __at(0x0FB7) __sfr PWM2CON
;
3891 unsigned P2RSEN
: 1;
3901 extern __at(0x0FB7) volatile __PWM2CONbits_t PWM2CONbits
;
3903 #define _PWM2CON_P2DC0 0x01
3904 #define _PWM2CON_P2DC1 0x02
3905 #define _PWM2CON_P2DC2 0x04
3906 #define _PWM2CON_P2DC3 0x08
3907 #define _PWM2CON_P2DC4 0x10
3908 #define _PWM2CON_P2DC5 0x20
3909 #define _PWM2CON_P2DC6 0x40
3910 #define _PWM2CON_P2RSEN 0x80
3912 //==============================================================================
3915 //==============================================================================
3918 extern __at(0x0FB8) __sfr ECCP2AS
;
3924 unsigned PSS2BD0
: 1;
3925 unsigned PSS2BD1
: 1;
3926 unsigned PSS2AC0
: 1;
3927 unsigned PSS2AC1
: 1;
3928 unsigned ECCP2AS0
: 1;
3929 unsigned ECCP2AS1
: 1;
3930 unsigned ECCP2AS2
: 1;
3931 unsigned ECCP2ASE
: 1;
3936 unsigned PSS2BD
: 2;
3943 unsigned PSS2AC
: 2;
3950 unsigned ECCP2AS
: 3;
3955 extern __at(0x0FB8) volatile __ECCP2ASbits_t ECCP2ASbits
;
3957 #define _PSS2BD0 0x01
3958 #define _PSS2BD1 0x02
3959 #define _PSS2AC0 0x04
3960 #define _PSS2AC1 0x08
3961 #define _ECCP2AS0 0x10
3962 #define _ECCP2AS1 0x20
3963 #define _ECCP2AS2 0x40
3964 #define _ECCP2ASE 0x80
3966 //==============================================================================
3969 //==============================================================================
3972 extern __at(0x0FB9) __sfr PSTR2CON
;
3982 unsigned STRSYNC
: 1;
4013 extern __at(0x0FB9) volatile __PSTR2CONbits_t PSTR2CONbits
;
4015 #define _PSTR2CON_STRA 0x01
4016 #define _PSTR2CON_P2DC0 0x01
4017 #define _PSTR2CON_STRB 0x02
4018 #define _PSTR2CON_P2DC1 0x02
4019 #define _PSTR2CON_STRC 0x04
4020 #define _PSTR2CON_P2DC2 0x04
4021 #define _PSTR2CON_STRD 0x08
4022 #define _PSTR2CON_P2DC3 0x08
4023 #define _PSTR2CON_STRSYNC 0x10
4024 #define _PSTR2CON_P2DC4 0x10
4025 #define _PSTR2CON_P2DC5 0x20
4026 #define _PSTR2CON_CMPL0 0x40
4027 #define _PSTR2CON_P2DC6 0x40
4028 #define _PSTR2CON_CMPL1 0x80
4030 //==============================================================================
4033 //==============================================================================
4036 extern __at(0x0FBA) __sfr CCP1CON
;
4042 unsigned CCP1M0
: 1;
4043 unsigned CCP1M1
: 1;
4044 unsigned CCP1M2
: 1;
4045 unsigned CCP1M3
: 1;
4084 extern __at(0x0FBA) volatile __CCP1CONbits_t CCP1CONbits
;
4086 #define _CCP1M0 0x01
4087 #define _CCP1M1 0x02
4088 #define _CCP1M2 0x04
4089 #define _CCP1M3 0x08
4097 //==============================================================================
4100 //==============================================================================
4103 extern __at(0x0FBA) __sfr ECCP1CON
;
4109 unsigned CCP1M0
: 1;
4110 unsigned CCP1M1
: 1;
4111 unsigned CCP1M2
: 1;
4112 unsigned CCP1M3
: 1;
4151 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
4153 #define _ECCP1CON_CCP1M0 0x01
4154 #define _ECCP1CON_CCP1M1 0x02
4155 #define _ECCP1CON_CCP1M2 0x04
4156 #define _ECCP1CON_CCP1M3 0x08
4157 #define _ECCP1CON_DC1B0 0x10
4158 #define _ECCP1CON_CCP1Y 0x10
4159 #define _ECCP1CON_DC1B1 0x20
4160 #define _ECCP1CON_CCP1X 0x20
4161 #define _ECCP1CON_P1M0 0x40
4162 #define _ECCP1CON_P1M1 0x80
4164 //==============================================================================
4166 extern __at(0x0FBB) __sfr CCPR1
;
4167 extern __at(0x0FBB) __sfr CCPR1L
;
4168 extern __at(0x0FBC) __sfr CCPR1H
;
4170 //==============================================================================
4173 extern __at(0x0FBD) __sfr ECCP1DEL
;
4186 unsigned P1RSEN
: 1;
4196 extern __at(0x0FBD) volatile __ECCP1DELbits_t ECCP1DELbits
;
4205 #define _P1RSEN 0x80
4207 //==============================================================================
4210 //==============================================================================
4213 extern __at(0x0FBD) __sfr PWM1CON
;
4226 unsigned P1RSEN
: 1;
4236 extern __at(0x0FBD) volatile __PWM1CONbits_t PWM1CONbits
;
4238 #define _PWM1CON_P1DC0 0x01
4239 #define _PWM1CON_P1DC1 0x02
4240 #define _PWM1CON_P1DC2 0x04
4241 #define _PWM1CON_P1DC3 0x08
4242 #define _PWM1CON_P1DC4 0x10
4243 #define _PWM1CON_P1DC5 0x20
4244 #define _PWM1CON_P1DC6 0x40
4245 #define _PWM1CON_P1RSEN 0x80
4247 //==============================================================================
4250 //==============================================================================
4253 extern __at(0x0FBE) __sfr ECCP1AS
;
4259 unsigned PSS1BD0
: 1;
4260 unsigned PSS1BD1
: 1;
4261 unsigned PSS1AC0
: 1;
4262 unsigned PSS1AC1
: 1;
4263 unsigned ECCP1AS0
: 1;
4264 unsigned ECCP1AS1
: 1;
4265 unsigned ECCP1AS2
: 1;
4266 unsigned ECCP1ASE
: 1;
4271 unsigned PSS1BD
: 2;
4278 unsigned PSS1AC
: 2;
4285 unsigned ECCP1AS
: 3;
4290 extern __at(0x0FBE) volatile __ECCP1ASbits_t ECCP1ASbits
;
4292 #define _PSS1BD0 0x01
4293 #define _PSS1BD1 0x02
4294 #define _PSS1AC0 0x04
4295 #define _PSS1AC1 0x08
4296 #define _ECCP1AS0 0x10
4297 #define _ECCP1AS1 0x20
4298 #define _ECCP1AS2 0x40
4299 #define _ECCP1ASE 0x80
4301 //==============================================================================
4304 //==============================================================================
4307 extern __at(0x0FBF) __sfr PSTR1CON
;
4317 unsigned STRSYNC
: 1;
4330 extern __at(0x0FBF) volatile __PSTR1CONbits_t PSTR1CONbits
;
4336 #define _STRSYNC 0x10
4340 //==============================================================================
4343 //==============================================================================
4346 extern __at(0x0FC0) __sfr WDTCON
;
4352 unsigned SWDTEN
: 1;
4353 unsigned ULPSINK
: 1;
4357 unsigned ULPLVL
: 1;
4358 unsigned LVDSTAT
: 1;
4359 unsigned REGSLP
: 1;
4375 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
4377 #define _SWDTEN 0x01
4379 #define _ULPSINK 0x02
4382 #define _ULPLVL 0x20
4383 #define _LVDSTAT 0x40
4384 #define _REGSLP 0x80
4386 //==============================================================================
4389 //==============================================================================
4392 extern __at(0x0FC1) __sfr ADCON1
;
4422 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
4433 //==============================================================================
4436 //==============================================================================
4439 extern __at(0x0FC2) __sfr ADCON0
;
4446 unsigned GO_NOT_DONE
: 1;
4458 unsigned GO_DONE
: 1;
4494 unsigned NOT_DONE
: 1;
4517 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
4520 #define _GO_NOT_DONE 0x02
4521 #define _GO_DONE 0x02
4524 #define _NOT_DONE 0x02
4532 //==============================================================================
4534 extern __at(0x0FC3) __sfr ADRES
;
4535 extern __at(0x0FC3) __sfr ADRESL
;
4536 extern __at(0x0FC4) __sfr ADRESH
;
4538 //==============================================================================
4541 extern __at(0x0FC5) __sfr SSP1CON2
;
4553 unsigned ACKSTAT
: 1;
4560 unsigned ADMSK1
: 1;
4561 unsigned ADMSK2
: 1;
4562 unsigned ADMSK3
: 1;
4563 unsigned ADMSK4
: 1;
4564 unsigned ADMSK5
: 1;
4570 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
4574 #define _ADMSK1 0x02
4576 #define _ADMSK2 0x04
4578 #define _ADMSK3 0x08
4580 #define _ADMSK4 0x10
4582 #define _ADMSK5 0x20
4583 #define _ACKSTAT 0x40
4586 //==============================================================================
4589 //==============================================================================
4592 extern __at(0x0FC5) __sfr SSPCON2
;
4604 unsigned ACKSTAT
: 1;
4611 unsigned ADMSK1
: 1;
4612 unsigned ADMSK2
: 1;
4613 unsigned ADMSK3
: 1;
4614 unsigned ADMSK4
: 1;
4615 unsigned ADMSK5
: 1;
4621 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
4623 #define _SSPCON2_SEN 0x01
4624 #define _SSPCON2_RSEN 0x02
4625 #define _SSPCON2_ADMSK1 0x02
4626 #define _SSPCON2_PEN 0x04
4627 #define _SSPCON2_ADMSK2 0x04
4628 #define _SSPCON2_RCEN 0x08
4629 #define _SSPCON2_ADMSK3 0x08
4630 #define _SSPCON2_ACKEN 0x10
4631 #define _SSPCON2_ADMSK4 0x10
4632 #define _SSPCON2_ACKDT 0x20
4633 #define _SSPCON2_ADMSK5 0x20
4634 #define _SSPCON2_ACKSTAT 0x40
4635 #define _SSPCON2_GCEN 0x80
4637 //==============================================================================
4640 //==============================================================================
4643 extern __at(0x0FC6) __sfr SSP1CON1
;
4661 unsigned SSPM01
: 1;
4662 unsigned SSPM11
: 1;
4663 unsigned SSPM21
: 1;
4664 unsigned SSPM31
: 1;
4666 unsigned SSPEN1
: 1;
4667 unsigned SSPOV1
: 1;
4672 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
4675 #define _SSPM01 0x01
4677 #define _SSPM11 0x02
4679 #define _SSPM21 0x04
4681 #define _SSPM31 0x08
4685 #define _SSPEN1 0x20
4687 #define _SSPOV1 0x40
4691 //==============================================================================
4694 //==============================================================================
4697 extern __at(0x0FC6) __sfr SSPCON1
;
4715 unsigned SSPM01
: 1;
4716 unsigned SSPM11
: 1;
4717 unsigned SSPM21
: 1;
4718 unsigned SSPM31
: 1;
4720 unsigned SSPEN1
: 1;
4721 unsigned SSPOV1
: 1;
4726 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
4728 #define _SSPCON1_SSPM0 0x01
4729 #define _SSPCON1_SSPM01 0x01
4730 #define _SSPCON1_SSPM1 0x02
4731 #define _SSPCON1_SSPM11 0x02
4732 #define _SSPCON1_SSPM2 0x04
4733 #define _SSPCON1_SSPM21 0x04
4734 #define _SSPCON1_SSPM3 0x08
4735 #define _SSPCON1_SSPM31 0x08
4736 #define _SSPCON1_CKP 0x10
4737 #define _SSPCON1_CKP1 0x10
4738 #define _SSPCON1_SSPEN 0x20
4739 #define _SSPCON1_SSPEN1 0x20
4740 #define _SSPCON1_SSPOV 0x40
4741 #define _SSPCON1_SSPOV1 0x40
4742 #define _SSPCON1_WCOL 0x80
4743 #define _SSPCON1_WCOL1 0x80
4745 //==============================================================================
4748 //==============================================================================
4751 extern __at(0x0FC7) __sfr SSP1STAT
;
4759 unsigned R_NOT_W
: 1;
4762 unsigned D_NOT_A
: 1;
4772 unsigned I2C_START
: 1;
4773 unsigned I2C_STOP
: 1;
4796 unsigned I2C_START1
: 1;
4797 unsigned I2C_STOP1
: 1;
4807 unsigned NOT_WRITE
: 1;
4810 unsigned NOT_ADDRESS
: 1;
4819 unsigned READ_WRITE
: 1;
4822 unsigned DATA_ADDRESS
: 1;
4831 unsigned I2C_READ
: 1;
4834 unsigned I2C_DAT
: 1;
4843 unsigned R_NOT_W1
: 1;
4846 unsigned D_NOT_A1
: 1;
4879 unsigned NOT_W1
: 1;
4882 unsigned NOT_A1
: 1;
4891 unsigned NOT_WRITE1
: 1;
4894 unsigned NOT_ADDRESS1
: 1;
4903 unsigned READ_WRITE1
: 1;
4906 unsigned DATA_ADDRESS1
: 1;
4915 unsigned I2C_READ1
: 1;
4918 unsigned I2C_DAT1
: 1;
4924 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
4930 #define _R_NOT_W 0x04
4934 #define _NOT_WRITE 0x04
4935 #define _READ_WRITE 0x04
4936 #define _I2C_READ 0x04
4937 #define _R_NOT_W1 0x04
4940 #define _NOT_W1 0x04
4941 #define _NOT_WRITE1 0x04
4942 #define _READ_WRITE1 0x04
4943 #define _I2C_READ1 0x04
4945 #define _I2C_START 0x08
4947 #define _I2C_START1 0x08
4949 #define _I2C_STOP 0x10
4951 #define _I2C_STOP1 0x10
4952 #define _D_NOT_A 0x20
4956 #define _NOT_ADDRESS 0x20
4957 #define _DATA_ADDRESS 0x20
4958 #define _I2C_DAT 0x20
4959 #define _D_NOT_A1 0x20
4962 #define _NOT_A1 0x20
4963 #define _NOT_ADDRESS1 0x20
4964 #define _DATA_ADDRESS1 0x20
4965 #define _I2C_DAT1 0x20
4971 //==============================================================================
4974 //==============================================================================
4977 extern __at(0x0FC7) __sfr SSPSTAT
;
4985 unsigned R_NOT_W
: 1;
4988 unsigned D_NOT_A
: 1;
4998 unsigned I2C_START
: 1;
4999 unsigned I2C_STOP
: 1;
5022 unsigned I2C_START1
: 1;
5023 unsigned I2C_STOP1
: 1;
5033 unsigned NOT_WRITE
: 1;
5036 unsigned NOT_ADDRESS
: 1;
5045 unsigned READ_WRITE
: 1;
5048 unsigned DATA_ADDRESS
: 1;
5057 unsigned I2C_READ
: 1;
5060 unsigned I2C_DAT
: 1;
5069 unsigned R_NOT_W1
: 1;
5072 unsigned D_NOT_A1
: 1;
5105 unsigned NOT_W1
: 1;
5108 unsigned NOT_A1
: 1;
5117 unsigned NOT_WRITE1
: 1;
5120 unsigned NOT_ADDRESS1
: 1;
5129 unsigned READ_WRITE1
: 1;
5132 unsigned DATA_ADDRESS1
: 1;
5141 unsigned I2C_READ1
: 1;
5144 unsigned I2C_DAT1
: 1;
5150 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5152 #define _SSPSTAT_BF 0x01
5153 #define _SSPSTAT_BF1 0x01
5154 #define _SSPSTAT_UA 0x02
5155 #define _SSPSTAT_UA1 0x02
5156 #define _SSPSTAT_R_NOT_W 0x04
5157 #define _SSPSTAT_R 0x04
5158 #define _SSPSTAT_R_W 0x04
5159 #define _SSPSTAT_NOT_W 0x04
5160 #define _SSPSTAT_NOT_WRITE 0x04
5161 #define _SSPSTAT_READ_WRITE 0x04
5162 #define _SSPSTAT_I2C_READ 0x04
5163 #define _SSPSTAT_R_NOT_W1 0x04
5164 #define _SSPSTAT_R1 0x04
5165 #define _SSPSTAT_D_A1 0x04
5166 #define _SSPSTAT_NOT_W1 0x04
5167 #define _SSPSTAT_NOT_WRITE1 0x04
5168 #define _SSPSTAT_READ_WRITE1 0x04
5169 #define _SSPSTAT_I2C_READ1 0x04
5170 #define _SSPSTAT_S 0x08
5171 #define _SSPSTAT_I2C_START 0x08
5172 #define _SSPSTAT_S1 0x08
5173 #define _SSPSTAT_I2C_START1 0x08
5174 #define _SSPSTAT_P 0x10
5175 #define _SSPSTAT_I2C_STOP 0x10
5176 #define _SSPSTAT_P1 0x10
5177 #define _SSPSTAT_I2C_STOP1 0x10
5178 #define _SSPSTAT_D_NOT_A 0x20
5179 #define _SSPSTAT_D 0x20
5180 #define _SSPSTAT_D_A 0x20
5181 #define _SSPSTAT_NOT_A 0x20
5182 #define _SSPSTAT_NOT_ADDRESS 0x20
5183 #define _SSPSTAT_DATA_ADDRESS 0x20
5184 #define _SSPSTAT_I2C_DAT 0x20
5185 #define _SSPSTAT_D_NOT_A1 0x20
5186 #define _SSPSTAT_D1 0x20
5187 #define _SSPSTAT_R_W1 0x20
5188 #define _SSPSTAT_NOT_A1 0x20
5189 #define _SSPSTAT_NOT_ADDRESS1 0x20
5190 #define _SSPSTAT_DATA_ADDRESS1 0x20
5191 #define _SSPSTAT_I2C_DAT1 0x20
5192 #define _SSPSTAT_CKE 0x40
5193 #define _SSPSTAT_CKE1 0x40
5194 #define _SSPSTAT_SMP 0x80
5195 #define _SSPSTAT_SMP1 0x80
5197 //==============================================================================
5200 //==============================================================================
5203 extern __at(0x0FC8) __sfr SSP1ADD
;
5232 extern __at(0x0FC8) volatile __SSP1ADDbits_t SSP1ADDbits
;
5251 //==============================================================================
5254 //==============================================================================
5257 extern __at(0x0FC8) __sfr SSP1MSK
;
5286 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
5288 #define _SSP1MSK_MSK0 0x01
5289 #define _SSP1MSK_MSK01 0x01
5290 #define _SSP1MSK_MSK1 0x02
5291 #define _SSP1MSK_MSK11 0x02
5292 #define _SSP1MSK_MSK2 0x04
5293 #define _SSP1MSK_MSK21 0x04
5294 #define _SSP1MSK_MSK3 0x08
5295 #define _SSP1MSK_MSK31 0x08
5296 #define _SSP1MSK_MSK4 0x10
5297 #define _SSP1MSK_MSK41 0x10
5298 #define _SSP1MSK_MSK5 0x20
5299 #define _SSP1MSK_MSK51 0x20
5300 #define _SSP1MSK_MSK6 0x40
5301 #define _SSP1MSK_MSK61 0x40
5302 #define _SSP1MSK_MSK7 0x80
5303 #define _SSP1MSK_MSK71 0x80
5305 //==============================================================================
5308 //==============================================================================
5311 extern __at(0x0FC8) __sfr SSPADD
;
5340 extern __at(0x0FC8) volatile __SSPADDbits_t SSPADDbits
;
5342 #define _SSPADD_MSK0 0x01
5343 #define _SSPADD_MSK01 0x01
5344 #define _SSPADD_MSK1 0x02
5345 #define _SSPADD_MSK11 0x02
5346 #define _SSPADD_MSK2 0x04
5347 #define _SSPADD_MSK21 0x04
5348 #define _SSPADD_MSK3 0x08
5349 #define _SSPADD_MSK31 0x08
5350 #define _SSPADD_MSK4 0x10
5351 #define _SSPADD_MSK41 0x10
5352 #define _SSPADD_MSK5 0x20
5353 #define _SSPADD_MSK51 0x20
5354 #define _SSPADD_MSK6 0x40
5355 #define _SSPADD_MSK61 0x40
5356 #define _SSPADD_MSK7 0x80
5357 #define _SSPADD_MSK71 0x80
5359 //==============================================================================
5361 extern __at(0x0FC9) __sfr SSP1BUF
;
5362 extern __at(0x0FC9) __sfr SSPBUF
;
5364 //==============================================================================
5367 extern __at(0x0FCA) __sfr T2CON
;
5373 unsigned T2CKPS0
: 1;
5374 unsigned T2CKPS1
: 1;
5375 unsigned TMR2ON
: 1;
5376 unsigned T2OUTPS0
: 1;
5377 unsigned T2OUTPS1
: 1;
5378 unsigned T2OUTPS2
: 1;
5379 unsigned T2OUTPS3
: 1;
5385 unsigned T2CKPS
: 2;
5392 unsigned T2OUTPS
: 4;
5397 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5399 #define _T2CKPS0 0x01
5400 #define _T2CKPS1 0x02
5401 #define _TMR2ON 0x04
5402 #define _T2OUTPS0 0x08
5403 #define _T2OUTPS1 0x10
5404 #define _T2OUTPS2 0x20
5405 #define _T2OUTPS3 0x40
5407 //==============================================================================
5409 extern __at(0x0FCB) __sfr PR2
;
5410 extern __at(0x0FCC) __sfr TMR2
;
5412 //==============================================================================
5415 extern __at(0x0FCD) __sfr T1CON
;
5421 unsigned TMR1ON
: 1;
5423 unsigned T1SYNC
: 1;
5424 unsigned T1OSCEN
: 1;
5425 unsigned T1CKPS0
: 1;
5426 unsigned T1CKPS1
: 1;
5427 unsigned TMR1CS0
: 1;
5428 unsigned TMR1CS1
: 1;
5435 unsigned T1SYNC1
: 1;
5436 unsigned T1OSCEN1
: 1;
5437 unsigned T1CKPS01
: 1;
5438 unsigned T1CKPS11
: 1;
5439 unsigned TMR1CS01
: 1;
5440 unsigned TMR1CS11
: 1;
5444 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5446 #define _TMR1ON 0x01
5449 #define _T1SYNC 0x04
5450 #define _T1SYNC1 0x04
5451 #define _T1OSCEN 0x08
5452 #define _T1OSCEN1 0x08
5453 #define _T1CKPS0 0x10
5454 #define _T1CKPS01 0x10
5455 #define _T1CKPS1 0x20
5456 #define _T1CKPS11 0x20
5457 #define _TMR1CS0 0x40
5458 #define _TMR1CS01 0x40
5459 #define _TMR1CS1 0x80
5460 #define _TMR1CS11 0x80
5462 //==============================================================================
5464 extern __at(0x0FCE) __sfr TMR1
;
5465 extern __at(0x0FCE) __sfr TMR1L
;
5466 extern __at(0x0FCF) __sfr TMR1H
;
5468 //==============================================================================
5471 extern __at(0x0FD0) __sfr RCON
;
5477 unsigned NOT_BOR
: 1;
5478 unsigned NOT_POR
: 1;
5479 unsigned NOT_PD
: 1;
5480 unsigned NOT_TO
: 1;
5481 unsigned NOT_RI
: 1;
5482 unsigned NOT_CM
: 1;
5500 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5502 #define _NOT_BOR 0x01
5504 #define _NOT_POR 0x02
5506 #define _NOT_PD 0x04
5508 #define _NOT_TO 0x08
5510 #define _NOT_RI 0x10
5512 #define _NOT_CM 0x20
5516 //==============================================================================
5519 //==============================================================================
5522 extern __at(0x0FD1) __sfr CM2CON
;
5531 unsigned EVPOL0
: 1;
5532 unsigned EVPOL1
: 1;
5552 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
5554 #define _CM2CON_CCH0 0x01
5555 #define _CM2CON_CCH1 0x02
5556 #define _CM2CON_CREF 0x04
5557 #define _CM2CON_EVPOL0 0x08
5558 #define _CM2CON_EVPOL1 0x10
5559 #define _CM2CON_CPOL 0x20
5560 #define _CM2CON_COE 0x40
5561 #define _CM2CON_CON 0x80
5563 //==============================================================================
5566 //==============================================================================
5569 extern __at(0x0FD1) __sfr CM2CON1
;
5578 unsigned EVPOL0
: 1;
5579 unsigned EVPOL1
: 1;
5599 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
5601 #define _CM2CON1_CCH0 0x01
5602 #define _CM2CON1_CCH1 0x02
5603 #define _CM2CON1_CREF 0x04
5604 #define _CM2CON1_EVPOL0 0x08
5605 #define _CM2CON1_EVPOL1 0x10
5606 #define _CM2CON1_CPOL 0x20
5607 #define _CM2CON1_COE 0x40
5608 #define _CM2CON1_CON 0x80
5610 //==============================================================================
5613 //==============================================================================
5616 extern __at(0x0FD2) __sfr CM1CON
;
5625 unsigned EVPOL0
: 1;
5626 unsigned EVPOL1
: 1;
5637 unsigned EVPOL01
: 1;
5638 unsigned EVPOL11
: 1;
5645 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
5653 #define _EVPOL0 0x08
5654 #define _EVPOL01 0x08
5655 #define _EVPOL1 0x10
5656 #define _EVPOL11 0x10
5664 //==============================================================================
5667 //==============================================================================
5670 extern __at(0x0FD2) __sfr CM1CON1
;
5679 unsigned EVPOL0
: 1;
5680 unsigned EVPOL1
: 1;
5691 unsigned EVPOL01
: 1;
5692 unsigned EVPOL11
: 1;
5699 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
5701 #define _CM1CON1_CCH0 0x01
5702 #define _CM1CON1_CCH01 0x01
5703 #define _CM1CON1_CCH1 0x02
5704 #define _CM1CON1_CCH11 0x02
5705 #define _CM1CON1_CREF 0x04
5706 #define _CM1CON1_CREF1 0x04
5707 #define _CM1CON1_EVPOL0 0x08
5708 #define _CM1CON1_EVPOL01 0x08
5709 #define _CM1CON1_EVPOL1 0x10
5710 #define _CM1CON1_EVPOL11 0x10
5711 #define _CM1CON1_CPOL 0x20
5712 #define _CM1CON1_CPOL1 0x20
5713 #define _CM1CON1_COE 0x40
5714 #define _CM1CON1_COE1 0x40
5715 #define _CM1CON1_CON 0x80
5716 #define _CM1CON1_CON1 0x80
5718 //==============================================================================
5721 //==============================================================================
5724 extern __at(0x0FD3) __sfr OSCCON
;
5754 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
5764 //==============================================================================
5767 //==============================================================================
5770 extern __at(0x0FD5) __sfr T0CON
;
5782 unsigned T08BIT
: 1;
5783 unsigned TMR0ON
: 1;
5793 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
5801 #define _T08BIT 0x40
5802 #define _TMR0ON 0x80
5804 //==============================================================================
5806 extern __at(0x0FD6) __sfr TMR0
;
5807 extern __at(0x0FD6) __sfr TMR0L
;
5808 extern __at(0x0FD7) __sfr TMR0H
;
5810 //==============================================================================
5813 extern __at(0x0FD8) __sfr STATUS
;
5827 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
5835 //==============================================================================
5837 extern __at(0x0FD9) __sfr FSR2L
;
5838 extern __at(0x0FDA) __sfr FSR2H
;
5839 extern __at(0x0FDB) __sfr PLUSW2
;
5840 extern __at(0x0FDC) __sfr PREINC2
;
5841 extern __at(0x0FDD) __sfr POSTDEC2
;
5842 extern __at(0x0FDE) __sfr POSTINC2
;
5843 extern __at(0x0FDF) __sfr INDF2
;
5844 extern __at(0x0FE0) __sfr BSR
;
5845 extern __at(0x0FE1) __sfr FSR1L
;
5846 extern __at(0x0FE2) __sfr FSR1H
;
5847 extern __at(0x0FE3) __sfr PLUSW1
;
5848 extern __at(0x0FE4) __sfr PREINC1
;
5849 extern __at(0x0FE5) __sfr POSTDEC1
;
5850 extern __at(0x0FE6) __sfr POSTINC1
;
5851 extern __at(0x0FE7) __sfr INDF1
;
5852 extern __at(0x0FE8) __sfr WREG
;
5853 extern __at(0x0FE9) __sfr FSR0L
;
5854 extern __at(0x0FEA) __sfr FSR0H
;
5855 extern __at(0x0FEB) __sfr PLUSW0
;
5856 extern __at(0x0FEC) __sfr PREINC0
;
5857 extern __at(0x0FED) __sfr POSTDEC0
;
5858 extern __at(0x0FEE) __sfr POSTINC0
;
5859 extern __at(0x0FEF) __sfr INDF0
;
5861 //==============================================================================
5864 extern __at(0x0FF0) __sfr INTCON3
;
5870 unsigned INT1IF
: 1;
5871 unsigned INT2IF
: 1;
5872 unsigned INT3IF
: 1;
5873 unsigned INT1IE
: 1;
5874 unsigned INT2IE
: 1;
5875 unsigned INT3IE
: 1;
5876 unsigned INT1IP
: 1;
5877 unsigned INT2IP
: 1;
5893 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
5895 #define _INT1IF 0x01
5897 #define _INT2IF 0x02
5899 #define _INT3IF 0x04
5901 #define _INT1IE 0x08
5903 #define _INT2IE 0x10
5905 #define _INT3IE 0x20
5907 #define _INT1IP 0x40
5909 #define _INT2IP 0x80
5912 //==============================================================================
5915 //==============================================================================
5918 extern __at(0x0FF1) __sfr INTCON2
;
5925 unsigned INT3IP
: 1;
5926 unsigned TMR0IP
: 1;
5927 unsigned INTEDG3
: 1;
5928 unsigned INTEDG2
: 1;
5929 unsigned INTEDG1
: 1;
5930 unsigned INTEDG0
: 1;
5931 unsigned NOT_RBPU
: 1;
5947 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
5950 #define _INT3IP 0x02
5952 #define _TMR0IP 0x04
5954 #define _INTEDG3 0x08
5955 #define _INTEDG2 0x10
5956 #define _INTEDG1 0x20
5957 #define _INTEDG0 0x40
5958 #define _NOT_RBPU 0x80
5961 //==============================================================================
5964 //==============================================================================
5967 extern __at(0x0FF2) __sfr INTCON
;
5974 unsigned INT0IF
: 1;
5975 unsigned TMR0IF
: 1;
5977 unsigned INT0IE
: 1;
5978 unsigned TMR0IE
: 1;
5979 unsigned PEIE_GIEL
: 1;
5980 unsigned GIE_GIEH
: 1;
6008 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6011 #define _INT0IF 0x02
6013 #define _TMR0IF 0x04
6016 #define _INT0IE 0x10
6018 #define _TMR0IE 0x20
6020 #define _PEIE_GIEL 0x40
6023 #define _GIE_GIEH 0x80
6027 //==============================================================================
6029 extern __at(0x0FF3) __sfr PROD
;
6030 extern __at(0x0FF3) __sfr PRODL
;
6031 extern __at(0x0FF4) __sfr PRODH
;
6032 extern __at(0x0FF5) __sfr TABLAT
;
6033 extern __at(0x0FF6) __sfr TBLPTR
;
6034 extern __at(0x0FF6) __sfr TBLPTRL
;
6035 extern __at(0x0FF7) __sfr TBLPTRH
;
6036 extern __at(0x0FF8) __sfr TBLPTRU
;
6037 extern __at(0x0FF9) __sfr PC
;
6038 extern __at(0x0FF9) __sfr PCL
;
6039 extern __at(0x0FFA) __sfr PCLATH
;
6040 extern __at(0x0FFB) __sfr PCLATU
;
6042 //==============================================================================
6045 extern __at(0x0FFC) __sfr STKPTR
;
6057 unsigned STKUNF
: 1;
6058 unsigned STKFUL
: 1;
6070 unsigned STKOVF
: 1;
6080 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6087 #define _STKUNF 0x40
6088 #define _STKFUL 0x80
6089 #define _STKOVF 0x80
6091 //==============================================================================
6093 extern __at(0x0FFD) __sfr TOS
;
6094 extern __at(0x0FFD) __sfr TOSL
;
6095 extern __at(0x0FFE) __sfr TOSH
;
6096 extern __at(0x0FFF) __sfr TOSU
;
6098 //==============================================================================
6100 // Configuration Addresses
6102 //==============================================================================
6104 #define __CONFIG1L 0x00FFF8
6105 #define __CONFIG1H 0x00FFF9
6106 #define __CONFIG2L 0x00FFFA
6107 #define __CONFIG2H 0x00FFFB
6108 #define __CONFIG3L 0x00FFFC
6109 #define __CONFIG3H 0x00FFFD
6110 #define __CONFIG4L 0x00FFFE
6111 #define __CONFIG4H 0x00FFFF
6113 //==============================================================================
6115 #endif // #ifndef __PIC18LF26J50_H__