2 * This declarations of the PIC18LF27J13 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:55 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF27J13_H__
26 #define __PIC18LF27J13_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0EB8) __sfr ADCTRIG
;
58 unsigned TRIGSEL0
: 1;
59 unsigned TRIGSEL1
: 1;
81 extern __at(0x0EB8) volatile __ADCTRIGbits_t ADCTRIGbits
;
84 #define _TRIGSEL0 0x01
86 #define _TRIGSEL1 0x02
88 //==============================================================================
91 //==============================================================================
94 extern __at(0x0EB9) __sfr PD0
;
103 unsigned UART1MD
: 1;
104 unsigned UART2MD
: 1;
105 unsigned ECCP1MD
: 1;
106 unsigned ECCP2MD
: 1;
107 unsigned ECCP3MD
: 1;
113 unsigned PMDMSSP1
: 1;
114 unsigned PMDMSSP2
: 1;
115 unsigned PMDUART1
: 1;
116 unsigned PMDUART2
: 1;
117 unsigned PMDECCP1
: 1;
118 unsigned PMDECCP2
: 1;
119 unsigned PMDECCP3
: 1;
123 extern __at(0x0EB9) volatile __PD0bits_t PD0bits
;
128 #define _PMDMSSP1 0x02
130 #define _PMDMSSP2 0x04
131 #define _UART1MD 0x08
132 #define _PMDUART1 0x08
133 #define _UART2MD 0x10
134 #define _PMDUART2 0x10
135 #define _ECCP1MD 0x20
136 #define _PMDECCP1 0x20
137 #define _ECCP2MD 0x40
138 #define _PMDECCP2 0x40
139 #define _ECCP3MD 0x80
140 #define _PMDECCP3 0x80
142 //==============================================================================
145 //==============================================================================
148 extern __at(0x0EB9) __sfr PMDIS0
;
157 unsigned UART1MD
: 1;
158 unsigned UART2MD
: 1;
159 unsigned ECCP1MD
: 1;
160 unsigned ECCP2MD
: 1;
161 unsigned ECCP3MD
: 1;
167 unsigned PMDMSSP1
: 1;
168 unsigned PMDMSSP2
: 1;
169 unsigned PMDUART1
: 1;
170 unsigned PMDUART2
: 1;
171 unsigned PMDECCP1
: 1;
172 unsigned PMDECCP2
: 1;
173 unsigned PMDECCP3
: 1;
177 extern __at(0x0EB9) volatile __PMDIS0bits_t PMDIS0bits
;
179 #define _PMDIS0_ADCMD 0x01
180 #define _PMDIS0_PMDADC 0x01
181 #define _PMDIS0_SPI1MD 0x02
182 #define _PMDIS0_PMDMSSP1 0x02
183 #define _PMDIS0_SPI2MD 0x04
184 #define _PMDIS0_PMDMSSP2 0x04
185 #define _PMDIS0_UART1MD 0x08
186 #define _PMDIS0_PMDUART1 0x08
187 #define _PMDIS0_UART2MD 0x10
188 #define _PMDIS0_PMDUART2 0x10
189 #define _PMDIS0_ECCP1MD 0x20
190 #define _PMDIS0_PMDECCP1 0x20
191 #define _PMDIS0_ECCP2MD 0x40
192 #define _PMDIS0_PMDECCP2 0x40
193 #define _PMDIS0_ECCP3MD 0x80
194 #define _PMDIS0_PMDECCP3 0x80
196 //==============================================================================
199 //==============================================================================
202 extern __at(0x0EBA) __sfr PD1
;
221 unsigned PMDTMR1
: 1;
222 unsigned PMDTMR2
: 1;
223 unsigned PMDTMR3
: 1;
224 unsigned PMDTMR4
: 1;
225 unsigned PMDRTCC
: 1;
226 unsigned PMDCTMU
: 1;
231 extern __at(0x0EBA) volatile __PD1bits_t PD1bits
;
234 #define _PMDTMR1 0x02
236 #define _PMDTMR2 0x04
238 #define _PMDTMR3 0x08
240 #define _PMDTMR4 0x10
242 #define _PMDRTCC 0x20
244 #define _PMDCTMU 0x40
246 //==============================================================================
249 //==============================================================================
252 extern __at(0x0EBA) __sfr PMDIS1
;
271 unsigned PMDTMR1
: 1;
272 unsigned PMDTMR2
: 1;
273 unsigned PMDTMR3
: 1;
274 unsigned PMDTMR4
: 1;
275 unsigned PMDRTCC
: 1;
276 unsigned PMDCTMU
: 1;
281 extern __at(0x0EBA) volatile __PMDIS1bits_t PMDIS1bits
;
283 #define _PMDIS1_TMR1MD 0x02
284 #define _PMDIS1_PMDTMR1 0x02
285 #define _PMDIS1_TMR2MD 0x04
286 #define _PMDIS1_PMDTMR2 0x04
287 #define _PMDIS1_TMR3MD 0x08
288 #define _PMDIS1_PMDTMR3 0x08
289 #define _PMDIS1_TMR4MD 0x10
290 #define _PMDIS1_PMDTMR4 0x10
291 #define _PMDIS1_RTCCMD 0x20
292 #define _PMDIS1_PMDRTCC 0x20
293 #define _PMDIS1_CTMUMD 0x40
294 #define _PMDIS1_PMDCTMU 0x40
296 //==============================================================================
299 //==============================================================================
302 extern __at(0x0EBB) __sfr PD2
;
320 unsigned PMDCMP1
: 1;
321 unsigned PMDCMP2
: 1;
322 unsigned PMDCMP3
: 1;
323 unsigned PMDTMR5
: 1;
324 unsigned PMDTMR6
: 1;
326 unsigned PMDTMR8
: 1;
331 extern __at(0x0EBB) volatile __PD2bits_t PD2bits
;
334 #define _PMDCMP1 0x01
336 #define _PMDCMP2 0x02
338 #define _PMDCMP3 0x04
340 #define _PMDTMR5 0x08
342 #define _PMDTMR6 0x10
344 #define _PMDTMR8 0x40
346 //==============================================================================
349 //==============================================================================
352 extern __at(0x0EBB) __sfr PMDIS2
;
370 unsigned PMDCMP1
: 1;
371 unsigned PMDCMP2
: 1;
372 unsigned PMDCMP3
: 1;
373 unsigned PMDTMR5
: 1;
374 unsigned PMDTMR6
: 1;
376 unsigned PMDTMR8
: 1;
381 extern __at(0x0EBB) volatile __PMDIS2bits_t PMDIS2bits
;
383 #define _PMDIS2_CMP1MD 0x01
384 #define _PMDIS2_PMDCMP1 0x01
385 #define _PMDIS2_CMP2MD 0x02
386 #define _PMDIS2_PMDCMP2 0x02
387 #define _PMDIS2_CMP3MD 0x04
388 #define _PMDIS2_PMDCMP3 0x04
389 #define _PMDIS2_TMR5MD 0x08
390 #define _PMDIS2_PMDTMR5 0x08
391 #define _PMDIS2_TMR6MD 0x10
392 #define _PMDIS2_PMDTMR6 0x10
393 #define _PMDIS2_TMR8MD 0x40
394 #define _PMDIS2_PMDTMR8 0x40
396 //==============================================================================
399 //==============================================================================
402 extern __at(0x0EBC) __sfr PD3
;
415 unsigned CCP10MD
: 1;
421 unsigned PMDCCP4
: 1;
422 unsigned PMDCCP5
: 1;
423 unsigned PMDCCP6
: 1;
424 unsigned PMDCCP7
: 1;
425 unsigned PMDCCP8
: 1;
426 unsigned PMDCCP9
: 1;
427 unsigned PMDCCP10
: 1;
431 extern __at(0x0EBC) volatile __PD3bits_t PD3bits
;
434 #define _PMDCCP4 0x02
436 #define _PMDCCP5 0x04
438 #define _PMDCCP6 0x08
440 #define _PMDCCP7 0x10
442 #define _PMDCCP8 0x20
444 #define _PMDCCP9 0x40
445 #define _CCP10MD 0x80
446 #define _PMDCCP10 0x80
448 //==============================================================================
451 //==============================================================================
454 extern __at(0x0EBC) __sfr PMDIS3
;
467 unsigned CCP10MD
: 1;
473 unsigned PMDCCP4
: 1;
474 unsigned PMDCCP5
: 1;
475 unsigned PMDCCP6
: 1;
476 unsigned PMDCCP7
: 1;
477 unsigned PMDCCP8
: 1;
478 unsigned PMDCCP9
: 1;
479 unsigned PMDCCP10
: 1;
483 extern __at(0x0EBC) volatile __PMDIS3bits_t PMDIS3bits
;
485 #define _PMDIS3_CCP4MD 0x02
486 #define _PMDIS3_PMDCCP4 0x02
487 #define _PMDIS3_CCP5MD 0x04
488 #define _PMDIS3_PMDCCP5 0x04
489 #define _PMDIS3_CCP6MD 0x08
490 #define _PMDIS3_PMDCCP6 0x08
491 #define _PMDIS3_CCP7MD 0x10
492 #define _PMDIS3_PMDCCP7 0x10
493 #define _PMDIS3_CCP8MD 0x20
494 #define _PMDIS3_PMDCCP8 0x20
495 #define _PMDIS3_CCP9MD 0x40
496 #define _PMDIS3_PMDCCP9 0x40
497 #define _PMDIS3_CCP10MD 0x80
498 #define _PMDIS3_PMDCCP10 0x80
500 //==============================================================================
503 //==============================================================================
506 extern __at(0x0EBF) __sfr PPSCON
;
520 extern __at(0x0EBF) volatile __PPSCONbits_t PPSCONbits
;
524 //==============================================================================
526 extern __at(0x0EC0) __sfr RPOR0
;
527 extern __at(0x0EC1) __sfr RPOR1
;
528 extern __at(0x0EC2) __sfr RPOR2
;
529 extern __at(0x0EC3) __sfr RPOR3
;
530 extern __at(0x0EC4) __sfr RPOR4
;
531 extern __at(0x0EC5) __sfr RPOR5
;
532 extern __at(0x0EC6) __sfr RPOR6
;
533 extern __at(0x0EC7) __sfr RPOR7
;
534 extern __at(0x0EC8) __sfr RPOR8
;
535 extern __at(0x0EC9) __sfr RPOR9
;
536 extern __at(0x0ECA) __sfr RPOR10
;
537 extern __at(0x0ECB) __sfr RPOR11
;
538 extern __at(0x0ECC) __sfr RPOR12
;
539 extern __at(0x0ECD) __sfr RPOR13
;
540 extern __at(0x0ECE) __sfr RPOR14
;
541 extern __at(0x0ECF) __sfr RPOR15
;
542 extern __at(0x0ED0) __sfr RPOR16
;
543 extern __at(0x0ED1) __sfr RPOR17
;
544 extern __at(0x0ED2) __sfr RPOR18
;
545 extern __at(0x0EE1) __sfr RPINR1
;
546 extern __at(0x0EE2) __sfr RPINR2
;
547 extern __at(0x0EE3) __sfr RPINR3
;
548 extern __at(0x0EE4) __sfr RPINR4
;
549 extern __at(0x0EE6) __sfr RPINR6
;
550 extern __at(0x0EE7) __sfr RPINR15
;
551 extern __at(0x0EE8) __sfr RPINR7
;
552 extern __at(0x0EE9) __sfr RPINR8
;
553 extern __at(0x0EEA) __sfr RPINR9
;
554 extern __at(0x0EF2) __sfr RPINR12
;
555 extern __at(0x0EF3) __sfr RPINR13
;
556 extern __at(0x0EF4) __sfr RPINR14
;
557 extern __at(0x0EF7) __sfr RPINR16
;
558 extern __at(0x0EF8) __sfr RPINR17
;
559 extern __at(0x0EFC) __sfr RPINR21
;
560 extern __at(0x0EFD) __sfr RPINR22
;
561 extern __at(0x0EFE) __sfr RPINR23
;
562 extern __at(0x0EFF) __sfr RPINR24
;
564 //==============================================================================
567 extern __at(0x0F00) __sfr CCP10CON
;
573 unsigned CCP10M0
: 1;
574 unsigned CCP10M1
: 1;
575 unsigned CCP10M2
: 1;
576 unsigned CCP10M3
: 1;
597 extern __at(0x0F00) volatile __CCP10CONbits_t CCP10CONbits
;
599 #define _CCP10M0 0x01
600 #define _CCP10M1 0x02
601 #define _CCP10M2 0x04
602 #define _CCP10M3 0x08
606 //==============================================================================
608 extern __at(0x0F01) __sfr CCPR10L
;
609 extern __at(0x0F02) __sfr CCPR10H
;
611 //==============================================================================
614 extern __at(0x0F03) __sfr CCP9CON
;
644 extern __at(0x0F03) volatile __CCP9CONbits_t CCP9CONbits
;
653 //==============================================================================
655 extern __at(0x0F04) __sfr CCPR9L
;
656 extern __at(0x0F05) __sfr CCPR9H
;
658 //==============================================================================
661 extern __at(0x0F06) __sfr CCP8CON
;
691 extern __at(0x0F06) volatile __CCP8CONbits_t CCP8CONbits
;
700 //==============================================================================
702 extern __at(0x0F07) __sfr CCPR8L
;
703 extern __at(0x0F08) __sfr CCPR8H
;
705 //==============================================================================
708 extern __at(0x0F09) __sfr CCP7CON
;
738 extern __at(0x0F09) volatile __CCP7CONbits_t CCP7CONbits
;
747 //==============================================================================
749 extern __at(0x0F0A) __sfr CCPR7L
;
750 extern __at(0x0F0B) __sfr CCPR7H
;
752 //==============================================================================
755 extern __at(0x0F0C) __sfr CCP6CON
;
785 extern __at(0x0F0C) volatile __CCP6CONbits_t CCP6CONbits
;
794 //==============================================================================
796 extern __at(0x0F0D) __sfr CCPR6L
;
797 extern __at(0x0F0E) __sfr CCPR6H
;
799 //==============================================================================
802 extern __at(0x0F0F) __sfr CCP5CON
;
832 extern __at(0x0F0F) volatile __CCP5CONbits_t CCP5CONbits
;
841 //==============================================================================
843 extern __at(0x0F10) __sfr CCPR5L
;
844 extern __at(0x0F11) __sfr CCPR5H
;
846 //==============================================================================
849 extern __at(0x0F12) __sfr CCP4CON
;
879 extern __at(0x0F12) volatile __CCP4CONbits_t CCP4CONbits
;
888 //==============================================================================
890 extern __at(0x0F13) __sfr CCPR4L
;
891 extern __at(0x0F14) __sfr CCPR4H
;
893 //==============================================================================
896 extern __at(0x0F15) __sfr CCP3CON
;
932 extern __at(0x0F15) volatile __CCP3CONbits_t CCP3CONbits
;
943 //==============================================================================
945 extern __at(0x0F16) __sfr CCPR3L
;
946 extern __at(0x0F17) __sfr CCPR3H
;
948 //==============================================================================
951 extern __at(0x0F18) __sfr ECCP3DEL
;
974 extern __at(0x0F18) volatile __ECCP3DELbits_t ECCP3DELbits
;
985 //==============================================================================
988 //==============================================================================
991 extern __at(0x0F19) __sfr ECCP3AS
;
997 unsigned PSS3BD0
: 1;
998 unsigned PSS3BD1
: 1;
999 unsigned PSS3AC0
: 1;
1000 unsigned PSS3AC1
: 1;
1001 unsigned ECCP3AS0
: 1;
1002 unsigned ECCP3AS1
: 1;
1003 unsigned ECCP3AS2
: 1;
1004 unsigned ECCP3ASE
: 1;
1009 unsigned PSS3BD
: 2;
1016 unsigned PSS3AC
: 2;
1023 unsigned ECCP3AS
: 3;
1028 extern __at(0x0F19) volatile __ECCP3ASbits_t ECCP3ASbits
;
1030 #define _PSS3BD0 0x01
1031 #define _PSS3BD1 0x02
1032 #define _PSS3AC0 0x04
1033 #define _PSS3AC1 0x08
1034 #define _ECCP3AS0 0x10
1035 #define _ECCP3AS1 0x20
1036 #define _ECCP3AS2 0x40
1037 #define _ECCP3ASE 0x80
1039 //==============================================================================
1042 //==============================================================================
1045 extern __at(0x0F1A) __sfr PSTR3CON
;
1055 unsigned STRSYNC
: 1;
1068 extern __at(0x0F1A) volatile __PSTR3CONbits_t PSTR3CONbits
;
1070 #define _PSTR3CON_STRA 0x01
1071 #define _PSTR3CON_STRB 0x02
1072 #define _PSTR3CON_STRC 0x04
1073 #define _PSTR3CON_STRD 0x08
1074 #define _PSTR3CON_STRSYNC 0x10
1075 #define _PSTR3CON_CMPL0 0x40
1076 #define _PSTR3CON_CMPL1 0x80
1078 //==============================================================================
1081 //==============================================================================
1084 extern __at(0x0F1B) __sfr T8CON
;
1090 unsigned T8CKPS0
: 1;
1091 unsigned T8CKPS1
: 1;
1092 unsigned TMR8ON
: 1;
1093 unsigned T8OUTPS0
: 1;
1094 unsigned T8OUTPS1
: 1;
1095 unsigned T8OUTPS2
: 1;
1096 unsigned T8OUTPS3
: 1;
1102 unsigned T8CKPS
: 2;
1109 unsigned T8OUTPS
: 4;
1114 extern __at(0x0F1B) volatile __T8CONbits_t T8CONbits
;
1116 #define _T8CKPS0 0x01
1117 #define _T8CKPS1 0x02
1118 #define _TMR8ON 0x04
1119 #define _T8OUTPS0 0x08
1120 #define _T8OUTPS1 0x10
1121 #define _T8OUTPS2 0x20
1122 #define _T8OUTPS3 0x40
1124 //==============================================================================
1126 extern __at(0x0F1C) __sfr PR8
;
1127 extern __at(0x0F1D) __sfr TMR8
;
1129 //==============================================================================
1132 extern __at(0x0F1E) __sfr T6CON
;
1138 unsigned T6CKPS0
: 1;
1139 unsigned T6CKPS1
: 1;
1140 unsigned TMR6ON
: 1;
1141 unsigned T6OUTPS0
: 1;
1142 unsigned T6OUTPS1
: 1;
1143 unsigned T6OUTPS2
: 1;
1144 unsigned T6OUTPS3
: 1;
1150 unsigned T6CKPS
: 2;
1157 unsigned T6OUTPS
: 4;
1162 extern __at(0x0F1E) volatile __T6CONbits_t T6CONbits
;
1164 #define _T6CKPS0 0x01
1165 #define _T6CKPS1 0x02
1166 #define _TMR6ON 0x04
1167 #define _T6OUTPS0 0x08
1168 #define _T6OUTPS1 0x10
1169 #define _T6OUTPS2 0x20
1170 #define _T6OUTPS3 0x40
1172 //==============================================================================
1174 extern __at(0x0F1F) __sfr PR6
;
1175 extern __at(0x0F20) __sfr TMR6
;
1177 //==============================================================================
1180 extern __at(0x0F21) __sfr T5GCON
;
1186 unsigned T5GSS0
: 1;
1187 unsigned T5GSS1
: 1;
1188 unsigned T5GVAL
: 1;
1189 unsigned T5GGO_NOT_T5DONE
: 1;
1190 unsigned T5GSPM
: 1;
1192 unsigned T5GPOL
: 1;
1193 unsigned TMR5GE
: 1;
1213 unsigned NOT_T5DONE
: 1;
1225 unsigned T5DONE
: 1;
1239 extern __at(0x0F21) volatile __T5GCONbits_t T5GCONbits
;
1241 #define _T5GSS0 0x01
1242 #define _T5GSS1 0x02
1243 #define _T5GVAL 0x04
1244 #define _T5GGO_NOT_T5DONE 0x08
1246 #define _NOT_T5DONE 0x08
1247 #define _T5DONE 0x08
1248 #define _T5GSPM 0x10
1250 #define _T5GPOL 0x40
1251 #define _TMR5GE 0x80
1253 //==============================================================================
1256 //==============================================================================
1259 extern __at(0x0F22) __sfr T5CON
;
1265 unsigned TMR5ON
: 1;
1267 unsigned NOT_T5SYNC
: 1;
1268 unsigned T5OSCEN
: 1;
1269 unsigned T5CKPS0
: 1;
1270 unsigned T5CKPS1
: 1;
1271 unsigned TMR5CS0
: 1;
1272 unsigned TMR5CS1
: 1;
1278 unsigned T5CKPS
: 2;
1285 unsigned TMR5CS
: 2;
1289 extern __at(0x0F22) volatile __T5CONbits_t T5CONbits
;
1291 #define _T5CON_TMR5ON 0x01
1292 #define _T5CON_RD16 0x02
1293 #define _T5CON_NOT_T5SYNC 0x04
1294 #define _T5CON_T5OSCEN 0x08
1295 #define _T5CON_T5CKPS0 0x10
1296 #define _T5CON_T5CKPS1 0x20
1297 #define _T5CON_TMR5CS0 0x40
1298 #define _T5CON_TMR5CS1 0x80
1300 //==============================================================================
1302 extern __at(0x0F23) __sfr TMR5L
;
1303 extern __at(0x0F24) __sfr TMR5H
;
1305 //==============================================================================
1308 extern __at(0x0F25) __sfr CM3CON
;
1317 unsigned EVPOL0
: 1;
1318 unsigned EVPOL1
: 1;
1338 extern __at(0x0F25) volatile __CM3CONbits_t CM3CONbits
;
1340 #define _CM3CON_CCH0 0x01
1341 #define _CM3CON_CCH1 0x02
1342 #define _CM3CON_CREF 0x04
1343 #define _CM3CON_EVPOL0 0x08
1344 #define _CM3CON_EVPOL1 0x10
1345 #define _CM3CON_CPOL 0x20
1346 #define _CM3CON_COE 0x40
1347 #define _CM3CON_CON 0x80
1349 //==============================================================================
1351 extern __at(0x0F3A) __sfr RTCVALL
;
1352 extern __at(0x0F3B) __sfr RTCVALH
;
1354 //==============================================================================
1357 extern __at(0x0F3C) __sfr PADCFG1
;
1364 unsigned RTSECSEL0
: 1;
1365 unsigned RTSECSEL1
: 1;
1376 unsigned RTSECSEL
: 2;
1381 extern __at(0x0F3C) volatile __PADCFG1bits_t PADCFG1bits
;
1383 #define _RTSECSEL0 0x02
1384 #define _RTSECSEL1 0x04
1386 //==============================================================================
1389 //==============================================================================
1392 extern __at(0x0F3D) __sfr REFOCON
;
1398 unsigned RODIV0
: 1;
1399 unsigned RODIV1
: 1;
1400 unsigned RODIV2
: 1;
1401 unsigned RODIV3
: 1;
1403 unsigned ROSSLP
: 1;
1415 extern __at(0x0F3D) volatile __REFOCONbits_t REFOCONbits
;
1417 #define _RODIV0 0x01
1418 #define _RODIV1 0x02
1419 #define _RODIV2 0x04
1420 #define _RODIV3 0x08
1422 #define _ROSSLP 0x20
1425 //==============================================================================
1428 //==============================================================================
1431 extern __at(0x0F3E) __sfr RTCCAL
;
1445 extern __at(0x0F3E) volatile __RTCCALbits_t RTCCALbits
;
1456 //==============================================================================
1459 //==============================================================================
1462 extern __at(0x0F3F) __sfr RTCCFG
;
1468 unsigned RTCPTR0
: 1;
1469 unsigned RTCPTR1
: 1;
1471 unsigned HALFSEC
: 1;
1472 unsigned RTCSYNC
: 1;
1473 unsigned RTCWREN
: 1;
1480 unsigned RTCPTR
: 2;
1485 extern __at(0x0F3F) volatile __RTCCFGbits_t RTCCFGbits
;
1487 #define _RTCPTR0 0x01
1488 #define _RTCPTR1 0x02
1490 #define _HALFSEC 0x08
1491 #define _RTCSYNC 0x10
1492 #define _RTCWREN 0x20
1495 //==============================================================================
1498 //==============================================================================
1501 extern __at(0x0F40) __sfr ODCON3
;
1505 unsigned SPI1OD
: 1;
1506 unsigned SPI2OD
: 1;
1512 unsigned CTMUDS
: 1;
1515 extern __at(0x0F40) volatile __ODCON3bits_t ODCON3bits
;
1517 #define _SPI1OD 0x01
1518 #define _SPI2OD 0x02
1519 #define _CTMUDS 0x80
1521 //==============================================================================
1524 //==============================================================================
1527 extern __at(0x0F41) __sfr ODCON2
;
1533 unsigned CCP9OD
: 1;
1534 unsigned CCP10OD
: 1;
1541 extern __at(0x0F41) volatile __ODCON2bits_t ODCON2bits
;
1545 #define _CCP9OD 0x04
1546 #define _CCP10OD 0x08
1548 //==============================================================================
1551 //==============================================================================
1554 extern __at(0x0F42) __sfr ODCON1
;
1558 unsigned ECCP1OD
: 1;
1559 unsigned ECCP2OD
: 1;
1560 unsigned ECCP3OD
: 1;
1561 unsigned CCP4OD
: 1;
1562 unsigned CCP5OD
: 1;
1563 unsigned CCP6OD
: 1;
1564 unsigned CCP7OD
: 1;
1565 unsigned CCP8OD
: 1;
1568 extern __at(0x0F42) volatile __ODCON1bits_t ODCON1bits
;
1570 #define _ECCP1OD 0x01
1571 #define _ECCP2OD 0x02
1572 #define _ECCP3OD 0x04
1573 #define _CCP4OD 0x08
1574 #define _CCP5OD 0x10
1575 #define _CCP6OD 0x20
1576 #define _CCP7OD 0x40
1577 #define _CCP8OD 0x80
1579 //==============================================================================
1581 extern __at(0x0F44) __sfr ALRMVALL
;
1582 extern __at(0x0F45) __sfr ALRMVALH
;
1584 //==============================================================================
1587 extern __at(0x0F46) __sfr ALRMRPT
;
1601 extern __at(0x0F46) volatile __ALRMRPTbits_t ALRMRPTbits
;
1612 //==============================================================================
1615 //==============================================================================
1618 extern __at(0x0F47) __sfr ALRMCFG
;
1624 unsigned ALRMPTR0
: 1;
1625 unsigned ALRMPTR1
: 1;
1626 unsigned AMASK0
: 1;
1627 unsigned AMASK1
: 1;
1628 unsigned AMASK2
: 1;
1629 unsigned AMASK3
: 1;
1631 unsigned ALRMEN
: 1;
1636 unsigned ALRMPTR
: 2;
1648 extern __at(0x0F47) volatile __ALRMCFGbits_t ALRMCFGbits
;
1650 #define _ALRMPTR0 0x01
1651 #define _ALRMPTR1 0x02
1652 #define _AMASK0 0x04
1653 #define _AMASK1 0x08
1654 #define _AMASK2 0x10
1655 #define _AMASK3 0x20
1657 #define _ALRMEN 0x80
1659 //==============================================================================
1662 //==============================================================================
1665 extern __at(0x0F48) __sfr ANCON0
;
1688 extern __at(0x0F48) volatile __ANCON0bits_t ANCON0bits
;
1696 //==============================================================================
1699 //==============================================================================
1702 extern __at(0x0F49) __sfr ANCON1
;
1708 unsigned PCFG10
: 1;
1709 unsigned PCFG11
: 1;
1710 unsigned PCFG12
: 1;
1716 extern __at(0x0F49) volatile __ANCON1bits_t ANCON1bits
;
1720 #define _PCFG10 0x04
1721 #define _PCFG11 0x08
1722 #define _PCFG12 0x10
1725 //==============================================================================
1728 //==============================================================================
1731 extern __at(0x0F4A) __sfr DSWAKEL
;
1737 unsigned DSMCLR
: 1;
1745 extern __at(0x0F4A) volatile __DSWAKELbits_t DSWAKELbits
;
1748 #define _DSMCLR 0x04
1754 //==============================================================================
1757 //==============================================================================
1760 extern __at(0x0F4B) __sfr DSWAKEH
;
1764 unsigned DSINT0
: 1;
1774 extern __at(0x0F4B) volatile __DSWAKEHbits_t DSWAKEHbits
;
1776 #define _DSINT0 0x01
1778 //==============================================================================
1781 //==============================================================================
1784 extern __at(0x0F4C) __sfr DSCONL
;
1788 unsigned RELEASE
: 1;
1790 unsigned ULPWDIS
: 1;
1798 extern __at(0x0F4C) volatile __DSCONLbits_t DSCONLbits
;
1800 #define _RELEASE 0x01
1802 #define _ULPWDIS 0x04
1804 //==============================================================================
1807 //==============================================================================
1810 extern __at(0x0F4D) __sfr DSCONH
;
1814 unsigned RTCWDIS
: 1;
1815 unsigned DSULPEN
: 1;
1824 extern __at(0x0F4D) volatile __DSCONHbits_t DSCONHbits
;
1826 #define _RTCWDIS 0x01
1827 #define _DSULPEN 0x02
1830 //==============================================================================
1832 extern __at(0x0F4E) __sfr DSGPR0
;
1833 extern __at(0x0F4F) __sfr DSGPR1
;
1835 //==============================================================================
1838 extern __at(0x0F50) __sfr CCPTMRS2
;
1844 unsigned C8TSEL0
: 1;
1845 unsigned C8TSEL1
: 1;
1846 unsigned C9TSEL0
: 1;
1848 unsigned C10TSEL0
: 1;
1856 unsigned C8TSEL
: 2;
1861 extern __at(0x0F50) volatile __CCPTMRS2bits_t CCPTMRS2bits
;
1863 #define _C8TSEL0 0x01
1864 #define _C8TSEL1 0x02
1865 #define _C9TSEL0 0x04
1866 #define _C10TSEL0 0x10
1868 //==============================================================================
1871 //==============================================================================
1874 extern __at(0x0F51) __sfr CCPTMRS1
;
1880 unsigned C4TSEL0
: 1;
1881 unsigned C4TSEL1
: 1;
1882 unsigned C5TSEL0
: 1;
1884 unsigned C6TSEL0
: 1;
1886 unsigned C7TSEL0
: 1;
1887 unsigned C7TSEL1
: 1;
1892 unsigned C4TSEL
: 2;
1899 unsigned C7TSEL
: 2;
1903 extern __at(0x0F51) volatile __CCPTMRS1bits_t CCPTMRS1bits
;
1905 #define _C4TSEL0 0x01
1906 #define _C4TSEL1 0x02
1907 #define _C5TSEL0 0x04
1908 #define _C6TSEL0 0x10
1909 #define _C7TSEL0 0x40
1910 #define _C7TSEL1 0x80
1912 //==============================================================================
1915 //==============================================================================
1918 extern __at(0x0F52) __sfr CCPTMRS0
;
1924 unsigned C1TSEL0
: 1;
1925 unsigned C1TSEL1
: 1;
1926 unsigned C1TSEL2
: 1;
1927 unsigned C2TSEL0
: 1;
1928 unsigned C2TSEL1
: 1;
1929 unsigned C2TSEL2
: 1;
1930 unsigned C3TSEL0
: 1;
1931 unsigned C3TSEL1
: 1;
1936 unsigned C1TSEL
: 3;
1943 unsigned C2TSEL
: 3;
1950 unsigned C3TSEL
: 2;
1954 extern __at(0x0F52) volatile __CCPTMRS0bits_t CCPTMRS0bits
;
1956 #define _C1TSEL0 0x01
1957 #define _C1TSEL1 0x02
1958 #define _C1TSEL2 0x04
1959 #define _C2TSEL0 0x08
1960 #define _C2TSEL1 0x10
1961 #define _C2TSEL2 0x20
1962 #define _C3TSEL0 0x40
1963 #define _C3TSEL1 0x80
1965 //==============================================================================
1968 //==============================================================================
1971 extern __at(0x0F53) __sfr CVRCON
;
1994 extern __at(0x0F53) volatile __CVRCONbits_t CVRCONbits
;
2005 //==============================================================================
2007 extern __at(0x0F66) __sfr DMABCH
;
2008 extern __at(0x0F67) __sfr DMABCL
;
2009 extern __at(0x0F68) __sfr RXADDRH
;
2010 extern __at(0x0F69) __sfr RXADDRL
;
2011 extern __at(0x0F6A) __sfr TXADDRH
;
2012 extern __at(0x0F6B) __sfr TXADDRL
;
2014 //==============================================================================
2017 extern __at(0x0F70) __sfr CMSTAT
;
2031 extern __at(0x0F70) volatile __CMSTATbits_t CMSTATbits
;
2037 //==============================================================================
2040 //==============================================================================
2043 extern __at(0x0F70) __sfr CMSTATUS
;
2057 extern __at(0x0F70) volatile __CMSTATUSbits_t CMSTATUSbits
;
2059 #define _CMSTATUS_COUT1 0x01
2060 #define _CMSTATUS_COUT2 0x02
2061 #define _CMSTATUS_COUT3 0x04
2063 //==============================================================================
2066 //==============================================================================
2069 extern __at(0x0F71) __sfr SSP2CON2
;
2081 unsigned ACKSTAT
: 1;
2088 unsigned ADMSK1
: 1;
2089 unsigned ADMSK2
: 1;
2090 unsigned ADMSK3
: 1;
2091 unsigned ADMSK4
: 1;
2092 unsigned ADMSK5
: 1;
2098 extern __at(0x0F71) volatile __SSP2CON2bits_t SSP2CON2bits
;
2100 #define _SSP2CON2_SEN 0x01
2101 #define _SSP2CON2_RSEN 0x02
2102 #define _SSP2CON2_ADMSK1 0x02
2103 #define _SSP2CON2_PEN 0x04
2104 #define _SSP2CON2_ADMSK2 0x04
2105 #define _SSP2CON2_RCEN 0x08
2106 #define _SSP2CON2_ADMSK3 0x08
2107 #define _SSP2CON2_ACKEN 0x10
2108 #define _SSP2CON2_ADMSK4 0x10
2109 #define _SSP2CON2_ACKDT 0x20
2110 #define _SSP2CON2_ADMSK5 0x20
2111 #define _SSP2CON2_ACKSTAT 0x40
2112 #define _SSP2CON2_GCEN 0x80
2114 //==============================================================================
2117 //==============================================================================
2120 extern __at(0x0F72) __sfr SSP2CON1
;
2143 extern __at(0x0F72) volatile __SSP2CON1bits_t SSP2CON1bits
;
2145 #define _SSP2CON1_SSPM0 0x01
2146 #define _SSP2CON1_SSPM1 0x02
2147 #define _SSP2CON1_SSPM2 0x04
2148 #define _SSP2CON1_SSPM3 0x08
2149 #define _SSP2CON1_CKP 0x10
2150 #define _SSP2CON1_SSPEN 0x20
2151 #define _SSP2CON1_SSPOV 0x40
2152 #define _SSP2CON1_WCOL 0x80
2154 //==============================================================================
2157 //==============================================================================
2160 extern __at(0x0F73) __sfr SSP2STAT
;
2166 unsigned R_NOT_W
: 1;
2169 unsigned D_NOT_A
: 1;
2174 extern __at(0x0F73) volatile __SSP2STATbits_t SSP2STATbits
;
2176 #define _SSP2STAT_BF 0x01
2177 #define _SSP2STAT_UA 0x02
2178 #define _SSP2STAT_R_NOT_W 0x04
2179 #define _SSP2STAT_S 0x08
2180 #define _SSP2STAT_P 0x10
2181 #define _SSP2STAT_D_NOT_A 0x20
2182 #define _SSP2STAT_CKE 0x40
2183 #define _SSP2STAT_SMP 0x80
2185 //==============================================================================
2187 extern __at(0x0F74) __sfr SSP2ADD
;
2189 //==============================================================================
2192 extern __at(0x0F74) __sfr SSP2MSK
;
2206 extern __at(0x0F74) volatile __SSP2MSKbits_t SSP2MSKbits
;
2208 #define _SSP2MSK_MSK0 0x01
2209 #define _SSP2MSK_MSK1 0x02
2210 #define _SSP2MSK_MSK2 0x04
2211 #define _SSP2MSK_MSK3 0x08
2212 #define _SSP2MSK_MSK4 0x10
2213 #define _SSP2MSK_MSK5 0x20
2214 #define _SSP2MSK_MSK6 0x40
2215 #define _SSP2MSK_MSK7 0x80
2217 //==============================================================================
2219 extern __at(0x0F75) __sfr SSP2BUF
;
2221 //==============================================================================
2224 extern __at(0x0F76) __sfr T4CON
;
2230 unsigned T4CKPS0
: 1;
2231 unsigned T4CKPS1
: 1;
2232 unsigned TMR4ON
: 1;
2233 unsigned T4OUTPS0
: 1;
2234 unsigned T4OUTPS1
: 1;
2235 unsigned T4OUTPS2
: 1;
2236 unsigned T4OUTPS3
: 1;
2242 unsigned T4CKPS
: 2;
2249 unsigned T4OUTPS
: 4;
2254 extern __at(0x0F76) volatile __T4CONbits_t T4CONbits
;
2256 #define _T4CKPS0 0x01
2257 #define _T4CKPS1 0x02
2258 #define _TMR4ON 0x04
2259 #define _T4OUTPS0 0x08
2260 #define _T4OUTPS1 0x10
2261 #define _T4OUTPS2 0x20
2262 #define _T4OUTPS3 0x40
2264 //==============================================================================
2266 extern __at(0x0F77) __sfr PR4
;
2267 extern __at(0x0F78) __sfr TMR4
;
2269 //==============================================================================
2272 extern __at(0x0F79) __sfr T3CON
;
2278 unsigned TMR3ON
: 1;
2280 unsigned NOT_T3SYNC
: 1;
2281 unsigned T3OSCEN
: 1;
2282 unsigned T3CKPS0
: 1;
2283 unsigned T3CKPS1
: 1;
2284 unsigned TMR3CS0
: 1;
2285 unsigned TMR3CS1
: 1;
2291 unsigned T3CKPS
: 2;
2298 unsigned TMR3CS
: 2;
2302 extern __at(0x0F79) volatile __T3CONbits_t T3CONbits
;
2304 #define _T3CON_TMR3ON 0x01
2305 #define _T3CON_RD16 0x02
2306 #define _T3CON_NOT_T3SYNC 0x04
2307 #define _T3CON_T3OSCEN 0x08
2308 #define _T3CON_T3CKPS0 0x10
2309 #define _T3CON_T3CKPS1 0x20
2310 #define _T3CON_TMR3CS0 0x40
2311 #define _T3CON_TMR3CS1 0x80
2313 //==============================================================================
2315 extern __at(0x0F7A) __sfr TMR3
;
2316 extern __at(0x0F7A) __sfr TMR3L
;
2317 extern __at(0x0F7B) __sfr TMR3H
;
2319 //==============================================================================
2322 extern __at(0x0F7C) __sfr BAUDCON2
;
2333 unsigned ABDOVF
: 1;
2336 extern __at(0x0F7C) volatile __BAUDCON2bits_t BAUDCON2bits
;
2338 #define _BAUDCON2_ABDEN 0x01
2339 #define _BAUDCON2_WUE 0x02
2340 #define _BAUDCON2_BRG16 0x08
2341 #define _BAUDCON2_TXCKP 0x10
2342 #define _BAUDCON2_RXDTP 0x20
2343 #define _BAUDCON2_RCIDL 0x40
2344 #define _BAUDCON2_ABDOVF 0x80
2346 //==============================================================================
2348 extern __at(0x0F7D) __sfr SPBRGH2
;
2350 //==============================================================================
2353 extern __at(0x0F7E) __sfr BAUDCON
;
2364 unsigned ABDOVF
: 1;
2367 extern __at(0x0F7E) volatile __BAUDCONbits_t BAUDCONbits
;
2375 #define _ABDOVF 0x80
2377 //==============================================================================
2380 //==============================================================================
2383 extern __at(0x0F7E) __sfr BAUDCON1
;
2394 unsigned ABDOVF
: 1;
2397 extern __at(0x0F7E) volatile __BAUDCON1bits_t BAUDCON1bits
;
2399 #define _BAUDCON1_ABDEN 0x01
2400 #define _BAUDCON1_WUE 0x02
2401 #define _BAUDCON1_BRG16 0x08
2402 #define _BAUDCON1_TXCKP 0x10
2403 #define _BAUDCON1_RXDTP 0x20
2404 #define _BAUDCON1_RCIDL 0x40
2405 #define _BAUDCON1_ABDOVF 0x80
2407 //==============================================================================
2410 //==============================================================================
2413 extern __at(0x0F7E) __sfr BAUDCTL
;
2424 unsigned ABDOVF
: 1;
2427 extern __at(0x0F7E) volatile __BAUDCTLbits_t BAUDCTLbits
;
2429 #define _BAUDCTL_ABDEN 0x01
2430 #define _BAUDCTL_WUE 0x02
2431 #define _BAUDCTL_BRG16 0x08
2432 #define _BAUDCTL_TXCKP 0x10
2433 #define _BAUDCTL_RXDTP 0x20
2434 #define _BAUDCTL_RCIDL 0x40
2435 #define _BAUDCTL_ABDOVF 0x80
2437 //==============================================================================
2439 extern __at(0x0F7F) __sfr SPBRGH
;
2440 extern __at(0x0F7F) __sfr SPBRGH1
;
2442 //==============================================================================
2445 extern __at(0x0F80) __sfr PORTA
;
2477 unsigned VREF_MINUS
: 1;
2478 unsigned VREF_PLUS
: 1;
2480 unsigned NOT_SS1
: 1;
2492 unsigned HLVDIN
: 1;
2534 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
2548 #define _VREF_MINUS 0x04
2555 #define _VREF_PLUS 0x08
2559 #define _NOT_SS1 0x20
2560 #define _HLVDIN 0x20
2570 //==============================================================================
2573 //==============================================================================
2576 extern __at(0x0F81) __sfr PORTB
;
2659 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
2703 //==============================================================================
2706 //==============================================================================
2709 extern __at(0x0F82) __sfr PORTC
;
2774 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
2811 //==============================================================================
2814 //==============================================================================
2817 extern __at(0x0F85) __sfr HLVDCON
;
2823 unsigned HLVDL0
: 1;
2824 unsigned HLVDL1
: 1;
2825 unsigned HLVDL2
: 1;
2826 unsigned HLVDL3
: 1;
2827 unsigned HLVDEN
: 1;
2830 unsigned VDIRMAG
: 1;
2840 extern __at(0x0F85) volatile __HLVDCONbits_t HLVDCONbits
;
2842 #define _HLVDL0 0x01
2843 #define _HLVDL1 0x02
2844 #define _HLVDL2 0x04
2845 #define _HLVDL3 0x08
2846 #define _HLVDEN 0x10
2849 #define _VDIRMAG 0x80
2851 //==============================================================================
2854 //==============================================================================
2857 extern __at(0x0F86) __sfr DMACON2
;
2863 unsigned INTLVL0
: 1;
2864 unsigned INTLVL1
: 1;
2865 unsigned INTLVL2
: 1;
2866 unsigned INTLVL3
: 1;
2867 unsigned DLYCYC0
: 1;
2868 unsigned DLYCYC1
: 1;
2869 unsigned DLYCYC2
: 1;
2870 unsigned DLYCYC3
: 1;
2875 unsigned INTLVL
: 4;
2882 unsigned DLYCYC
: 4;
2886 extern __at(0x0F86) volatile __DMACON2bits_t DMACON2bits
;
2888 #define _INTLVL0 0x01
2889 #define _INTLVL1 0x02
2890 #define _INTLVL2 0x04
2891 #define _INTLVL3 0x08
2892 #define _DLYCYC0 0x10
2893 #define _DLYCYC1 0x20
2894 #define _DLYCYC2 0x40
2895 #define _DLYCYC3 0x80
2897 //==============================================================================
2900 //==============================================================================
2903 extern __at(0x0F87) __sfr OSCCON2
;
2910 unsigned SOSCGO
: 1;
2911 unsigned SOSCDRV
: 1;
2913 unsigned SOSCRUN
: 1;
2917 extern __at(0x0F87) volatile __OSCCON2bits_t OSCCON2bits
;
2920 #define _SOSCGO 0x08
2921 #define _SOSCDRV 0x10
2922 #define _SOSCRUN 0x40
2924 //==============================================================================
2927 //==============================================================================
2930 extern __at(0x0F88) __sfr DMACON1
;
2937 unsigned DLYINTEN
: 1;
2938 unsigned DUPLEX0
: 1;
2939 unsigned DUPLEX1
: 1;
2942 unsigned SSCON0
: 1;
2943 unsigned SSCON1
: 1;
2949 unsigned DUPLEX
: 2;
2960 extern __at(0x0F88) volatile __DMACON1bits_t DMACON1bits
;
2963 #define _DLYINTEN 0x02
2964 #define _DUPLEX0 0x04
2965 #define _DUPLEX1 0x08
2968 #define _SSCON0 0x40
2969 #define _SSCON1 0x80
2971 //==============================================================================
2974 //==============================================================================
2977 extern __at(0x0F89) __sfr LATA
;
2991 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
3001 //==============================================================================
3004 //==============================================================================
3007 extern __at(0x0F8A) __sfr LATB
;
3021 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
3032 //==============================================================================
3035 //==============================================================================
3038 extern __at(0x0F8B) __sfr LATC
;
3052 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
3063 //==============================================================================
3066 //==============================================================================
3069 extern __at(0x0F8E) __sfr PIE4
;
3073 unsigned CCP3IE
: 1;
3074 unsigned CCP4IE
: 1;
3075 unsigned CCP5IE
: 1;
3076 unsigned CCP6IE
: 1;
3077 unsigned CCP7IE
: 1;
3078 unsigned CCP8IE
: 1;
3079 unsigned CCP9IE
: 1;
3080 unsigned CCP10IE
: 1;
3083 extern __at(0x0F8E) volatile __PIE4bits_t PIE4bits
;
3085 #define _CCP3IE 0x01
3086 #define _CCP4IE 0x02
3087 #define _CCP5IE 0x04
3088 #define _CCP6IE 0x08
3089 #define _CCP7IE 0x10
3090 #define _CCP8IE 0x20
3091 #define _CCP9IE 0x40
3092 #define _CCP10IE 0x80
3094 //==============================================================================
3097 //==============================================================================
3100 extern __at(0x0F8F) __sfr PIR4
;
3104 unsigned CCP3IF
: 1;
3105 unsigned CCP4IF
: 1;
3106 unsigned CCP5IF
: 1;
3107 unsigned CCP6IF
: 1;
3108 unsigned CCP7IF
: 1;
3109 unsigned CCP8IF
: 1;
3110 unsigned CCP9IF
: 1;
3111 unsigned CCP10IF
: 1;
3114 extern __at(0x0F8F) volatile __PIR4bits_t PIR4bits
;
3116 #define _CCP3IF 0x01
3117 #define _CCP4IF 0x02
3118 #define _CCP5IF 0x04
3119 #define _CCP6IF 0x08
3120 #define _CCP7IF 0x10
3121 #define _CCP8IF 0x20
3122 #define _CCP9IF 0x40
3123 #define _CCP10IF 0x80
3125 //==============================================================================
3128 //==============================================================================
3131 extern __at(0x0F90) __sfr IPR4
;
3135 unsigned CCP3IP
: 1;
3136 unsigned CCP4IP
: 1;
3137 unsigned CCP5IP
: 1;
3138 unsigned CCP6IP
: 1;
3139 unsigned CCP7IP
: 1;
3140 unsigned CCP8IP
: 1;
3141 unsigned CCP9IP
: 1;
3142 unsigned CCP10IP
: 1;
3145 extern __at(0x0F90) volatile __IPR4bits_t IPR4bits
;
3147 #define _CCP3IP 0x01
3148 #define _CCP4IP 0x02
3149 #define _CCP5IP 0x04
3150 #define _CCP6IP 0x08
3151 #define _CCP7IP 0x10
3152 #define _CCP8IP 0x20
3153 #define _CCP9IP 0x40
3154 #define _CCP10IP 0x80
3156 //==============================================================================
3159 //==============================================================================
3162 extern __at(0x0F91) __sfr PIE5
;
3166 unsigned TMR1GIE
: 1;
3167 unsigned TMR5GIE
: 1;
3168 unsigned TMR5IE
: 1;
3169 unsigned TMR6IE
: 1;
3170 unsigned TMR8IE
: 1;
3176 extern __at(0x0F91) volatile __PIE5bits_t PIE5bits
;
3178 #define _TMR1GIE 0x01
3179 #define _TMR5GIE 0x02
3180 #define _TMR5IE 0x04
3181 #define _TMR6IE 0x08
3182 #define _TMR8IE 0x10
3185 //==============================================================================
3188 //==============================================================================
3191 extern __at(0x0F92) __sfr TRISA
;
3195 unsigned TRISA0
: 1;
3196 unsigned TRISA1
: 1;
3197 unsigned TRISA2
: 1;
3198 unsigned TRISA3
: 1;
3200 unsigned TRISA5
: 1;
3201 unsigned TRISA6
: 1;
3202 unsigned TRISA7
: 1;
3205 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
3207 #define _TRISA0 0x01
3208 #define _TRISA1 0x02
3209 #define _TRISA2 0x04
3210 #define _TRISA3 0x08
3211 #define _TRISA5 0x20
3212 #define _TRISA6 0x40
3213 #define _TRISA7 0x80
3215 //==============================================================================
3218 //==============================================================================
3221 extern __at(0x0F93) __sfr TRISB
;
3225 unsigned TRISB0
: 1;
3226 unsigned TRISB1
: 1;
3227 unsigned TRISB2
: 1;
3228 unsigned TRISB3
: 1;
3229 unsigned TRISB4
: 1;
3230 unsigned TRISB5
: 1;
3231 unsigned TRISB6
: 1;
3232 unsigned TRISB7
: 1;
3235 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
3237 #define _TRISB0 0x01
3238 #define _TRISB1 0x02
3239 #define _TRISB2 0x04
3240 #define _TRISB3 0x08
3241 #define _TRISB4 0x10
3242 #define _TRISB5 0x20
3243 #define _TRISB6 0x40
3244 #define _TRISB7 0x80
3246 //==============================================================================
3249 //==============================================================================
3252 extern __at(0x0F94) __sfr TRISC
;
3256 unsigned TRISC0
: 1;
3257 unsigned TRISC1
: 1;
3258 unsigned TRISC2
: 1;
3259 unsigned TRISC3
: 1;
3260 unsigned TRISC4
: 1;
3261 unsigned TRISC5
: 1;
3262 unsigned TRISC6
: 1;
3263 unsigned TRISC7
: 1;
3266 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
3268 #define _TRISC0 0x01
3269 #define _TRISC1 0x02
3270 #define _TRISC2 0x04
3271 #define _TRISC3 0x08
3272 #define _TRISC4 0x10
3273 #define _TRISC5 0x20
3274 #define _TRISC6 0x40
3275 #define _TRISC7 0x80
3277 //==============================================================================
3280 //==============================================================================
3283 extern __at(0x0F97) __sfr T3GCON
;
3289 unsigned T3GSS0
: 1;
3290 unsigned T3GSS1
: 1;
3291 unsigned T3GVAL
: 1;
3292 unsigned T3GGO_T3DONE
: 1;
3293 unsigned T3GSPM
: 1;
3295 unsigned T3GPOL
: 1;
3296 unsigned TMR3GE
: 1;
3316 unsigned T3DONE
: 1;
3330 extern __at(0x0F97) volatile __T3GCONbits_t T3GCONbits
;
3332 #define _T3GSS0 0x01
3333 #define _T3GSS1 0x02
3334 #define _T3GVAL 0x04
3335 #define _T3GGO_T3DONE 0x08
3337 #define _T3DONE 0x08
3338 #define _T3GSPM 0x10
3340 #define _T3GPOL 0x40
3341 #define _TMR3GE 0x80
3343 //==============================================================================
3346 //==============================================================================
3349 extern __at(0x0F98) __sfr PIR5
;
3353 unsigned TMR1GIF
: 1;
3354 unsigned TMR5GIF
: 1;
3355 unsigned TMR5IF
: 1;
3356 unsigned TMR6IF
: 1;
3357 unsigned TMR8IF
: 1;
3363 extern __at(0x0F98) volatile __PIR5bits_t PIR5bits
;
3365 #define _TMR1GIF 0x01
3366 #define _TMR5GIF 0x02
3367 #define _TMR5IF 0x04
3368 #define _TMR6IF 0x08
3369 #define _TMR8IF 0x10
3372 //==============================================================================
3375 //==============================================================================
3378 extern __at(0x0F99) __sfr IPR5
;
3382 unsigned TMR1GIP
: 1;
3383 unsigned TMR5GIP
: 1;
3384 unsigned TMR5IP
: 1;
3385 unsigned TMR6IP
: 1;
3386 unsigned TMR8IP
: 1;
3392 extern __at(0x0F99) volatile __IPR5bits_t IPR5bits
;
3394 #define _TMR1GIP 0x01
3395 #define _TMR5GIP 0x02
3396 #define _TMR5IP 0x04
3397 #define _TMR6IP 0x08
3398 #define _TMR8IP 0x10
3401 //==============================================================================
3404 //==============================================================================
3407 extern __at(0x0F9A) __sfr T1GCON
;
3413 unsigned T1GSS0
: 1;
3414 unsigned T1GSS1
: 1;
3415 unsigned T1GVAL
: 1;
3416 unsigned T1GGO_NOT_T1DONE
: 1;
3417 unsigned T1GSPM
: 1;
3419 unsigned T1GPOL
: 1;
3420 unsigned TMR1GE
: 1;
3440 unsigned NOT_T1DONE
: 1;
3452 unsigned T1DONE
: 1;
3466 extern __at(0x0F9A) volatile __T1GCONbits_t T1GCONbits
;
3468 #define _T1GSS0 0x01
3469 #define _T1GSS1 0x02
3470 #define _T1GVAL 0x04
3471 #define _T1GGO_NOT_T1DONE 0x08
3473 #define _NOT_T1DONE 0x08
3474 #define _T1DONE 0x08
3475 #define _T1GSPM 0x10
3477 #define _T1GPOL 0x40
3478 #define _TMR1GE 0x80
3480 //==============================================================================
3483 //==============================================================================
3486 extern __at(0x0F9B) __sfr OSCTUNE
;
3499 unsigned INTSRC
: 1;
3509 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
3518 #define _INTSRC 0x80
3520 //==============================================================================
3523 //==============================================================================
3526 extern __at(0x0F9C) __sfr RCSTA2
;
3547 unsigned ADDEN2
: 1;
3555 extern __at(0x0F9C) volatile __RCSTA2bits_t RCSTA2bits
;
3557 #define _RCSTA2_RX9D 0x01
3558 #define _RCSTA2_RX9D2 0x01
3559 #define _RCSTA2_OERR 0x02
3560 #define _RCSTA2_OERR2 0x02
3561 #define _RCSTA2_FERR 0x04
3562 #define _RCSTA2_FERR2 0x04
3563 #define _RCSTA2_ADDEN 0x08
3564 #define _RCSTA2_ADDEN2 0x08
3565 #define _RCSTA2_CREN 0x10
3566 #define _RCSTA2_CREN2 0x10
3567 #define _RCSTA2_SREN 0x20
3568 #define _RCSTA2_SREN2 0x20
3569 #define _RCSTA2_RX9 0x40
3570 #define _RCSTA2_RX92 0x40
3571 #define _RCSTA2_SPEN 0x80
3572 #define _RCSTA2_SPEN2 0x80
3574 //==============================================================================
3577 //==============================================================================
3580 extern __at(0x0F9D) __sfr PIE1
;
3586 unsigned TMR1IE
: 1;
3587 unsigned TMR2IE
: 1;
3588 unsigned CCP1IE
: 1;
3589 unsigned SSP1IE
: 1;
3609 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
3611 #define _TMR1IE 0x01
3612 #define _TMR2IE 0x02
3613 #define _CCP1IE 0x04
3614 #define _SSP1IE 0x08
3622 //==============================================================================
3625 //==============================================================================
3628 extern __at(0x0F9E) __sfr PIR1
;
3634 unsigned TMR1IF
: 1;
3635 unsigned TMR2IF
: 1;
3636 unsigned CCP1IF
: 1;
3637 unsigned SSP1IF
: 1;
3657 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
3659 #define _TMR1IF 0x01
3660 #define _TMR2IF 0x02
3661 #define _CCP1IF 0x04
3662 #define _SSP1IF 0x08
3670 //==============================================================================
3673 //==============================================================================
3676 extern __at(0x0F9F) __sfr IPR1
;
3682 unsigned TMR1IP
: 1;
3683 unsigned TMR2IP
: 1;
3684 unsigned CCP1IP
: 1;
3685 unsigned SSP1IP
: 1;
3705 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
3707 #define _TMR1IP 0x01
3708 #define _TMR2IP 0x02
3709 #define _CCP1IP 0x04
3710 #define _SSP1IP 0x08
3718 //==============================================================================
3721 //==============================================================================
3724 extern __at(0x0FA0) __sfr PIE2
;
3730 unsigned CCP2IE
: 1;
3731 unsigned TMR3IE
: 1;
3733 unsigned BCL1IE
: 1;
3737 unsigned OSCFIE
: 1;
3744 unsigned HLVDIE
: 1;
3753 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
3755 #define _CCP2IE 0x01
3756 #define _TMR3IE 0x02
3758 #define _HLVDIE 0x04
3759 #define _BCL1IE 0x08
3763 #define _OSCFIE 0x80
3765 //==============================================================================
3768 //==============================================================================
3771 extern __at(0x0FA1) __sfr PIR2
;
3777 unsigned CCP2IF
: 1;
3778 unsigned TMR3IF
: 1;
3780 unsigned BCL1IF
: 1;
3784 unsigned OSCFIF
: 1;
3791 unsigned HLVDIF
: 1;
3800 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
3802 #define _CCP2IF 0x01
3803 #define _TMR3IF 0x02
3805 #define _HLVDIF 0x04
3806 #define _BCL1IF 0x08
3810 #define _OSCFIF 0x80
3812 //==============================================================================
3815 //==============================================================================
3818 extern __at(0x0FA2) __sfr IPR2
;
3824 unsigned CCP2IP
: 1;
3825 unsigned TMR3IP
: 1;
3827 unsigned BCL1IP
: 1;
3831 unsigned OSCFIP
: 1;
3838 unsigned HLVDIP
: 1;
3847 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
3849 #define _CCP2IP 0x01
3850 #define _TMR3IP 0x02
3852 #define _HLVDIP 0x04
3853 #define _BCL1IP 0x08
3857 #define _OSCFIP 0x80
3859 //==============================================================================
3862 //==============================================================================
3865 extern __at(0x0FA3) __sfr PIE3
;
3869 unsigned RTCCIE
: 1;
3870 unsigned TMR3GIE
: 1;
3871 unsigned CTMUIE
: 1;
3872 unsigned TMR4IE
: 1;
3875 unsigned BCL2IE
: 1;
3876 unsigned SSP2IE
: 1;
3879 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
3881 #define _RTCCIE 0x01
3882 #define _TMR3GIE 0x02
3883 #define _CTMUIE 0x04
3884 #define _TMR4IE 0x08
3887 #define _BCL2IE 0x40
3888 #define _SSP2IE 0x80
3890 //==============================================================================
3893 //==============================================================================
3896 extern __at(0x0FA4) __sfr PIR3
;
3900 unsigned RTCCIF
: 1;
3901 unsigned TMR3GIF
: 1;
3902 unsigned CTMUIF
: 1;
3903 unsigned TMR4IF
: 1;
3906 unsigned BCL2IF
: 1;
3907 unsigned SSP2IF
: 1;
3910 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
3912 #define _RTCCIF 0x01
3913 #define _TMR3GIF 0x02
3914 #define _CTMUIF 0x04
3915 #define _TMR4IF 0x08
3918 #define _BCL2IF 0x40
3919 #define _SSP2IF 0x80
3921 //==============================================================================
3924 //==============================================================================
3927 extern __at(0x0FA5) __sfr IPR3
;
3931 unsigned RTCCIP
: 1;
3932 unsigned TMR3GIP
: 1;
3933 unsigned CTMUIP
: 1;
3934 unsigned TMR4IP
: 1;
3937 unsigned BCL2IP
: 1;
3938 unsigned SSP2IP
: 1;
3941 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
3943 #define _RTCCIP 0x01
3944 #define _TMR3GIP 0x02
3945 #define _CTMUIP 0x04
3946 #define _TMR4IP 0x08
3949 #define _BCL2IP 0x40
3950 #define _SSP2IP 0x80
3952 //==============================================================================
3955 //==============================================================================
3958 extern __at(0x0FA6) __sfr EECON1
;
3972 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
3980 //==============================================================================
3982 extern __at(0x0FA7) __sfr EECON2
;
3984 //==============================================================================
3987 extern __at(0x0FA8) __sfr TXSTA2
;
4008 unsigned SENDB2
: 1;
4016 extern __at(0x0FA8) volatile __TXSTA2bits_t TXSTA2bits
;
4018 #define _TXSTA2_TX9D 0x01
4019 #define _TXSTA2_TX9D2 0x01
4020 #define _TXSTA2_TRMT 0x02
4021 #define _TXSTA2_TRMT2 0x02
4022 #define _TXSTA2_BRGH 0x04
4023 #define _TXSTA2_BRGH2 0x04
4024 #define _TXSTA2_SENDB 0x08
4025 #define _TXSTA2_SENDB2 0x08
4026 #define _TXSTA2_SYNC 0x10
4027 #define _TXSTA2_SYNC2 0x10
4028 #define _TXSTA2_TXEN 0x20
4029 #define _TXSTA2_TXEN2 0x20
4030 #define _TXSTA2_TX9 0x40
4031 #define _TXSTA2_TX92 0x40
4032 #define _TXSTA2_CSRC 0x80
4033 #define _TXSTA2_CSRC2 0x80
4035 //==============================================================================
4037 extern __at(0x0FA9) __sfr TXREG2
;
4038 extern __at(0x0FAA) __sfr RCREG2
;
4039 extern __at(0x0FAB) __sfr SPBRG2
;
4041 //==============================================================================
4044 extern __at(0x0FAC) __sfr RCSTA
;
4077 unsigned ADDEN1
: 1;
4080 unsigned NOT_RC8
: 1;
4109 extern __at(0x0FAC) volatile __RCSTAbits_t RCSTAbits
;
4120 #define _ADDEN1 0x08
4127 #define _NOT_RC8 0x40
4133 //==============================================================================
4136 //==============================================================================
4139 extern __at(0x0FAC) __sfr RCSTA1
;
4172 unsigned ADDEN1
: 1;
4175 unsigned NOT_RC8
: 1;
4204 extern __at(0x0FAC) volatile __RCSTA1bits_t RCSTA1bits
;
4206 #define _RCSTA1_RX9D 0x01
4207 #define _RCSTA1_RCD8 0x01
4208 #define _RCSTA1_RX9D1 0x01
4209 #define _RCSTA1_OERR 0x02
4210 #define _RCSTA1_OERR1 0x02
4211 #define _RCSTA1_FERR 0x04
4212 #define _RCSTA1_FERR1 0x04
4213 #define _RCSTA1_ADDEN 0x08
4214 #define _RCSTA1_ADEN 0x08
4215 #define _RCSTA1_ADDEN1 0x08
4216 #define _RCSTA1_CREN 0x10
4217 #define _RCSTA1_CREN1 0x10
4218 #define _RCSTA1_SREN 0x20
4219 #define _RCSTA1_SREN1 0x20
4220 #define _RCSTA1_RX9 0x40
4221 #define _RCSTA1_RC9 0x40
4222 #define _RCSTA1_NOT_RC8 0x40
4223 #define _RCSTA1_RC8_9 0x40
4224 #define _RCSTA1_RX91 0x40
4225 #define _RCSTA1_SPEN 0x80
4226 #define _RCSTA1_SPEN1 0x80
4228 //==============================================================================
4231 //==============================================================================
4234 extern __at(0x0FAD) __sfr TXSTA
;
4255 unsigned SENDB1
: 1;
4270 unsigned NOT_TX8
: 1;
4287 extern __at(0x0FAD) volatile __TXSTAbits_t TXSTAbits
;
4297 #define _SENDB1 0x08
4304 #define _NOT_TX8 0x40
4309 //==============================================================================
4312 //==============================================================================
4315 extern __at(0x0FAD) __sfr TXSTA1
;
4336 unsigned SENDB1
: 1;
4351 unsigned NOT_TX8
: 1;
4368 extern __at(0x0FAD) volatile __TXSTA1bits_t TXSTA1bits
;
4370 #define _TXSTA1_TX9D 0x01
4371 #define _TXSTA1_TXD8 0x01
4372 #define _TXSTA1_TX9D1 0x01
4373 #define _TXSTA1_TRMT 0x02
4374 #define _TXSTA1_TRMT1 0x02
4375 #define _TXSTA1_BRGH 0x04
4376 #define _TXSTA1_BRGH1 0x04
4377 #define _TXSTA1_SENDB 0x08
4378 #define _TXSTA1_SENDB1 0x08
4379 #define _TXSTA1_SYNC 0x10
4380 #define _TXSTA1_SYNC1 0x10
4381 #define _TXSTA1_TXEN 0x20
4382 #define _TXSTA1_TXEN1 0x20
4383 #define _TXSTA1_TX9 0x40
4384 #define _TXSTA1_TX8_9 0x40
4385 #define _TXSTA1_NOT_TX8 0x40
4386 #define _TXSTA1_TX91 0x40
4387 #define _TXSTA1_CSRC 0x80
4388 #define _TXSTA1_CSRC1 0x80
4390 //==============================================================================
4392 extern __at(0x0FAE) __sfr TXREG
;
4393 extern __at(0x0FAE) __sfr TXREG1
;
4394 extern __at(0x0FAF) __sfr RCREG
;
4395 extern __at(0x0FAF) __sfr RCREG1
;
4396 extern __at(0x0FB0) __sfr SPBRG
;
4397 extern __at(0x0FB0) __sfr SPBRG1
;
4399 //==============================================================================
4402 extern __at(0x0FB1) __sfr CTMUICON
;
4410 unsigned ITRIM0
: 1;
4411 unsigned ITRIM1
: 1;
4412 unsigned ITRIM2
: 1;
4413 unsigned ITRIM3
: 1;
4414 unsigned ITRIM4
: 1;
4415 unsigned ITRIM5
: 1;
4431 extern __at(0x0FB1) volatile __CTMUICONbits_t CTMUICONbits
;
4435 #define _ITRIM0 0x04
4436 #define _ITRIM1 0x08
4437 #define _ITRIM2 0x10
4438 #define _ITRIM3 0x20
4439 #define _ITRIM4 0x40
4440 #define _ITRIM5 0x80
4442 //==============================================================================
4445 //==============================================================================
4448 extern __at(0x0FB2) __sfr CTMUCONL
;
4454 unsigned EDG1STAT
: 1;
4455 unsigned EDG2STAT
: 1;
4456 unsigned EDG1SEL0
: 1;
4457 unsigned EDG1SEL1
: 1;
4458 unsigned EDG1POL
: 1;
4459 unsigned EDG2SEL0
: 1;
4460 unsigned EDG2SEL1
: 1;
4461 unsigned EDG2POL
: 1;
4467 unsigned EDG1SEL
: 2;
4474 unsigned EDG2SEL
: 2;
4479 extern __at(0x0FB2) volatile __CTMUCONLbits_t CTMUCONLbits
;
4481 #define _EDG1STAT 0x01
4482 #define _EDG2STAT 0x02
4483 #define _EDG1SEL0 0x04
4484 #define _EDG1SEL1 0x08
4485 #define _EDG1POL 0x10
4486 #define _EDG2SEL0 0x20
4487 #define _EDG2SEL1 0x40
4488 #define _EDG2POL 0x80
4490 //==============================================================================
4493 //==============================================================================
4496 extern __at(0x0FB3) __sfr CTMUCONH
;
4500 unsigned CTTRIG
: 1;
4501 unsigned IDISSEN
: 1;
4502 unsigned EDGSEQEN
: 1;
4505 unsigned CTMUSIDL
: 1;
4507 unsigned CTMUEN
: 1;
4510 extern __at(0x0FB3) volatile __CTMUCONHbits_t CTMUCONHbits
;
4512 #define _CTTRIG 0x01
4513 #define _IDISSEN 0x02
4514 #define _EDGSEQEN 0x04
4517 #define _CTMUSIDL 0x20
4518 #define _CTMUEN 0x80
4520 //==============================================================================
4523 //==============================================================================
4526 extern __at(0x0FB4) __sfr CCP2CON
;
4532 unsigned CCP2M0
: 1;
4533 unsigned CCP2M1
: 1;
4534 unsigned CCP2M2
: 1;
4535 unsigned CCP2M3
: 1;
4574 extern __at(0x0FB4) volatile __CCP2CONbits_t CCP2CONbits
;
4576 #define _CCP2M0 0x01
4577 #define _CCP2M1 0x02
4578 #define _CCP2M2 0x04
4579 #define _CCP2M3 0x08
4587 //==============================================================================
4590 //==============================================================================
4593 extern __at(0x0FB4) __sfr ECCP2CON
;
4599 unsigned CCP2M0
: 1;
4600 unsigned CCP2M1
: 1;
4601 unsigned CCP2M2
: 1;
4602 unsigned CCP2M3
: 1;
4641 extern __at(0x0FB4) volatile __ECCP2CONbits_t ECCP2CONbits
;
4643 #define _ECCP2CON_CCP2M0 0x01
4644 #define _ECCP2CON_CCP2M1 0x02
4645 #define _ECCP2CON_CCP2M2 0x04
4646 #define _ECCP2CON_CCP2M3 0x08
4647 #define _ECCP2CON_DC2B0 0x10
4648 #define _ECCP2CON_CCP2Y 0x10
4649 #define _ECCP2CON_DC2B1 0x20
4650 #define _ECCP2CON_CCP2X 0x20
4651 #define _ECCP2CON_P2M0 0x40
4652 #define _ECCP2CON_P2M1 0x80
4654 //==============================================================================
4656 extern __at(0x0FB5) __sfr CCPR2
;
4657 extern __at(0x0FB5) __sfr CCPR2L
;
4658 extern __at(0x0FB6) __sfr CCPR2H
;
4660 //==============================================================================
4663 extern __at(0x0FB7) __sfr ECCP2DEL
;
4676 unsigned P2RSEN
: 1;
4686 extern __at(0x0FB7) volatile __ECCP2DELbits_t ECCP2DELbits
;
4695 #define _P2RSEN 0x80
4697 //==============================================================================
4700 //==============================================================================
4703 extern __at(0x0FB7) __sfr PWM2CON
;
4716 unsigned P2RSEN
: 1;
4726 extern __at(0x0FB7) volatile __PWM2CONbits_t PWM2CONbits
;
4728 #define _PWM2CON_P2DC0 0x01
4729 #define _PWM2CON_P2DC1 0x02
4730 #define _PWM2CON_P2DC2 0x04
4731 #define _PWM2CON_P2DC3 0x08
4732 #define _PWM2CON_P2DC4 0x10
4733 #define _PWM2CON_P2DC5 0x20
4734 #define _PWM2CON_P2DC6 0x40
4735 #define _PWM2CON_P2RSEN 0x80
4737 //==============================================================================
4740 //==============================================================================
4743 extern __at(0x0FB8) __sfr ECCP2AS
;
4749 unsigned PSS2BD0
: 1;
4750 unsigned PSS2BD1
: 1;
4751 unsigned PSS2AC0
: 1;
4752 unsigned PSS2AC1
: 1;
4753 unsigned ECCP2AS0
: 1;
4754 unsigned ECCP2AS1
: 1;
4755 unsigned ECCP2AS2
: 1;
4756 unsigned ECCP2ASE
: 1;
4761 unsigned PSS2BD
: 2;
4768 unsigned PSS2AC
: 2;
4775 unsigned ECCP2AS
: 3;
4780 extern __at(0x0FB8) volatile __ECCP2ASbits_t ECCP2ASbits
;
4782 #define _PSS2BD0 0x01
4783 #define _PSS2BD1 0x02
4784 #define _PSS2AC0 0x04
4785 #define _PSS2AC1 0x08
4786 #define _ECCP2AS0 0x10
4787 #define _ECCP2AS1 0x20
4788 #define _ECCP2AS2 0x40
4789 #define _ECCP2ASE 0x80
4791 //==============================================================================
4794 //==============================================================================
4797 extern __at(0x0FB9) __sfr PSTR2CON
;
4807 unsigned STRSYNC
: 1;
4838 extern __at(0x0FB9) volatile __PSTR2CONbits_t PSTR2CONbits
;
4840 #define _PSTR2CON_STRA 0x01
4841 #define _PSTR2CON_P2DC0 0x01
4842 #define _PSTR2CON_STRB 0x02
4843 #define _PSTR2CON_P2DC1 0x02
4844 #define _PSTR2CON_STRC 0x04
4845 #define _PSTR2CON_P2DC2 0x04
4846 #define _PSTR2CON_STRD 0x08
4847 #define _PSTR2CON_P2DC3 0x08
4848 #define _PSTR2CON_STRSYNC 0x10
4849 #define _PSTR2CON_P2DC4 0x10
4850 #define _PSTR2CON_P2DC5 0x20
4851 #define _PSTR2CON_CMPL0 0x40
4852 #define _PSTR2CON_P2DC6 0x40
4853 #define _PSTR2CON_CMPL1 0x80
4855 //==============================================================================
4858 //==============================================================================
4861 extern __at(0x0FBA) __sfr CCP1CON
;
4867 unsigned CCP1M0
: 1;
4868 unsigned CCP1M1
: 1;
4869 unsigned CCP1M2
: 1;
4870 unsigned CCP1M3
: 1;
4909 extern __at(0x0FBA) volatile __CCP1CONbits_t CCP1CONbits
;
4911 #define _CCP1M0 0x01
4912 #define _CCP1M1 0x02
4913 #define _CCP1M2 0x04
4914 #define _CCP1M3 0x08
4922 //==============================================================================
4925 //==============================================================================
4928 extern __at(0x0FBA) __sfr ECCP1CON
;
4934 unsigned CCP1M0
: 1;
4935 unsigned CCP1M1
: 1;
4936 unsigned CCP1M2
: 1;
4937 unsigned CCP1M3
: 1;
4976 extern __at(0x0FBA) volatile __ECCP1CONbits_t ECCP1CONbits
;
4978 #define _ECCP1CON_CCP1M0 0x01
4979 #define _ECCP1CON_CCP1M1 0x02
4980 #define _ECCP1CON_CCP1M2 0x04
4981 #define _ECCP1CON_CCP1M3 0x08
4982 #define _ECCP1CON_DC1B0 0x10
4983 #define _ECCP1CON_CCP1Y 0x10
4984 #define _ECCP1CON_DC1B1 0x20
4985 #define _ECCP1CON_CCP1X 0x20
4986 #define _ECCP1CON_P1M0 0x40
4987 #define _ECCP1CON_P1M1 0x80
4989 //==============================================================================
4991 extern __at(0x0FBB) __sfr CCPR1
;
4992 extern __at(0x0FBB) __sfr CCPR1L
;
4993 extern __at(0x0FBC) __sfr CCPR1H
;
4995 //==============================================================================
4998 extern __at(0x0FBD) __sfr ECCP1DEL
;
5011 unsigned P1RSEN
: 1;
5021 extern __at(0x0FBD) volatile __ECCP1DELbits_t ECCP1DELbits
;
5030 #define _P1RSEN 0x80
5032 //==============================================================================
5035 //==============================================================================
5038 extern __at(0x0FBD) __sfr PWM1CON
;
5051 unsigned P1RSEN
: 1;
5061 extern __at(0x0FBD) volatile __PWM1CONbits_t PWM1CONbits
;
5063 #define _PWM1CON_P1DC0 0x01
5064 #define _PWM1CON_P1DC1 0x02
5065 #define _PWM1CON_P1DC2 0x04
5066 #define _PWM1CON_P1DC3 0x08
5067 #define _PWM1CON_P1DC4 0x10
5068 #define _PWM1CON_P1DC5 0x20
5069 #define _PWM1CON_P1DC6 0x40
5070 #define _PWM1CON_P1RSEN 0x80
5072 //==============================================================================
5075 //==============================================================================
5078 extern __at(0x0FBE) __sfr ECCP1AS
;
5084 unsigned PSS1BD0
: 1;
5085 unsigned PSS1BD1
: 1;
5086 unsigned PSS1AC0
: 1;
5087 unsigned PSS1AC1
: 1;
5088 unsigned ECCP1AS0
: 1;
5089 unsigned ECCP1AS1
: 1;
5090 unsigned ECCP1AS2
: 1;
5091 unsigned ECCP1ASE
: 1;
5096 unsigned PSS1BD
: 2;
5103 unsigned PSS1AC
: 2;
5110 unsigned ECCP1AS
: 3;
5115 extern __at(0x0FBE) volatile __ECCP1ASbits_t ECCP1ASbits
;
5117 #define _PSS1BD0 0x01
5118 #define _PSS1BD1 0x02
5119 #define _PSS1AC0 0x04
5120 #define _PSS1AC1 0x08
5121 #define _ECCP1AS0 0x10
5122 #define _ECCP1AS1 0x20
5123 #define _ECCP1AS2 0x40
5124 #define _ECCP1ASE 0x80
5126 //==============================================================================
5129 //==============================================================================
5132 extern __at(0x0FBF) __sfr PSTR1CON
;
5142 unsigned STRSYNC
: 1;
5155 extern __at(0x0FBF) volatile __PSTR1CONbits_t PSTR1CONbits
;
5161 #define _STRSYNC 0x10
5165 //==============================================================================
5168 //==============================================================================
5171 extern __at(0x0FC0) __sfr WDTCON
;
5177 unsigned SWDTEN
: 1;
5178 unsigned ULPSINK
: 1;
5182 unsigned ULPLVL
: 1;
5183 unsigned LVDSTAT
: 1;
5184 unsigned REGSLP
: 1;
5200 extern __at(0x0FC0) volatile __WDTCONbits_t WDTCONbits
;
5202 #define _SWDTEN 0x01
5204 #define _ULPSINK 0x02
5208 #define _ULPLVL 0x20
5209 #define _LVDSTAT 0x40
5210 #define _REGSLP 0x80
5212 //==============================================================================
5215 //==============================================================================
5218 extern __at(0x0FC1) __sfr ADCON1
;
5248 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
5259 //==============================================================================
5262 //==============================================================================
5265 extern __at(0x0FC2) __sfr ADCON0
;
5272 unsigned GO_NOT_DONE
: 1;
5284 unsigned GO_DONE
: 1;
5320 unsigned NOT_DONE
: 1;
5343 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
5346 #define _GO_NOT_DONE 0x02
5347 #define _GO_DONE 0x02
5350 #define _NOT_DONE 0x02
5358 //==============================================================================
5360 extern __at(0x0FC3) __sfr ADRES
;
5361 extern __at(0x0FC3) __sfr ADRESL
;
5362 extern __at(0x0FC4) __sfr ADRESH
;
5364 //==============================================================================
5367 extern __at(0x0FC5) __sfr SSP1CON2
;
5379 unsigned ACKSTAT
: 1;
5386 unsigned ADMSK1
: 1;
5387 unsigned ADMSK2
: 1;
5388 unsigned ADMSK3
: 1;
5389 unsigned ADMSK4
: 1;
5390 unsigned ADMSK5
: 1;
5396 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
5400 #define _ADMSK1 0x02
5402 #define _ADMSK2 0x04
5404 #define _ADMSK3 0x08
5406 #define _ADMSK4 0x10
5408 #define _ADMSK5 0x20
5409 #define _ACKSTAT 0x40
5412 //==============================================================================
5415 //==============================================================================
5418 extern __at(0x0FC5) __sfr SSPCON2
;
5430 unsigned ACKSTAT
: 1;
5437 unsigned ADMSK1
: 1;
5438 unsigned ADMSK2
: 1;
5439 unsigned ADMSK3
: 1;
5440 unsigned ADMSK4
: 1;
5441 unsigned ADMSK5
: 1;
5447 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
5449 #define _SSPCON2_SEN 0x01
5450 #define _SSPCON2_RSEN 0x02
5451 #define _SSPCON2_ADMSK1 0x02
5452 #define _SSPCON2_PEN 0x04
5453 #define _SSPCON2_ADMSK2 0x04
5454 #define _SSPCON2_RCEN 0x08
5455 #define _SSPCON2_ADMSK3 0x08
5456 #define _SSPCON2_ACKEN 0x10
5457 #define _SSPCON2_ADMSK4 0x10
5458 #define _SSPCON2_ACKDT 0x20
5459 #define _SSPCON2_ADMSK5 0x20
5460 #define _SSPCON2_ACKSTAT 0x40
5461 #define _SSPCON2_GCEN 0x80
5463 //==============================================================================
5466 //==============================================================================
5469 extern __at(0x0FC6) __sfr SSP1CON1
;
5492 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
5503 //==============================================================================
5506 //==============================================================================
5509 extern __at(0x0FC6) __sfr SSPCON1
;
5532 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
5534 #define _SSPCON1_SSPM0 0x01
5535 #define _SSPCON1_SSPM1 0x02
5536 #define _SSPCON1_SSPM2 0x04
5537 #define _SSPCON1_SSPM3 0x08
5538 #define _SSPCON1_CKP 0x10
5539 #define _SSPCON1_SSPEN 0x20
5540 #define _SSPCON1_SSPOV 0x40
5541 #define _SSPCON1_WCOL 0x80
5543 //==============================================================================
5546 //==============================================================================
5549 extern __at(0x0FC7) __sfr SSP1STAT
;
5557 unsigned R_NOT_W
: 1;
5560 unsigned D_NOT_A
: 1;
5570 unsigned I2C_START
: 1;
5571 unsigned I2C_STOP
: 1;
5605 unsigned NOT_WRITE
: 1;
5608 unsigned NOT_ADDRESS
: 1;
5617 unsigned READ_WRITE
: 1;
5620 unsigned DATA_ADDRESS
: 1;
5629 unsigned I2C_READ
: 1;
5632 unsigned I2C_DAT
: 1;
5638 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
5642 #define _R_NOT_W 0x04
5646 #define _NOT_WRITE 0x04
5647 #define _READ_WRITE 0x04
5648 #define _I2C_READ 0x04
5650 #define _I2C_START 0x08
5652 #define _I2C_STOP 0x10
5653 #define _D_NOT_A 0x20
5657 #define _NOT_ADDRESS 0x20
5658 #define _DATA_ADDRESS 0x20
5659 #define _I2C_DAT 0x20
5663 //==============================================================================
5666 //==============================================================================
5669 extern __at(0x0FC7) __sfr SSPSTAT
;
5677 unsigned R_NOT_W
: 1;
5680 unsigned D_NOT_A
: 1;
5690 unsigned I2C_START
: 1;
5691 unsigned I2C_STOP
: 1;
5725 unsigned NOT_WRITE
: 1;
5728 unsigned NOT_ADDRESS
: 1;
5737 unsigned READ_WRITE
: 1;
5740 unsigned DATA_ADDRESS
: 1;
5749 unsigned I2C_READ
: 1;
5752 unsigned I2C_DAT
: 1;
5758 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
5760 #define _SSPSTAT_BF 0x01
5761 #define _SSPSTAT_UA 0x02
5762 #define _SSPSTAT_R_NOT_W 0x04
5763 #define _SSPSTAT_R 0x04
5764 #define _SSPSTAT_R_W 0x04
5765 #define _SSPSTAT_NOT_W 0x04
5766 #define _SSPSTAT_NOT_WRITE 0x04
5767 #define _SSPSTAT_READ_WRITE 0x04
5768 #define _SSPSTAT_I2C_READ 0x04
5769 #define _SSPSTAT_S 0x08
5770 #define _SSPSTAT_I2C_START 0x08
5771 #define _SSPSTAT_P 0x10
5772 #define _SSPSTAT_I2C_STOP 0x10
5773 #define _SSPSTAT_D_NOT_A 0x20
5774 #define _SSPSTAT_D 0x20
5775 #define _SSPSTAT_D_A 0x20
5776 #define _SSPSTAT_NOT_A 0x20
5777 #define _SSPSTAT_NOT_ADDRESS 0x20
5778 #define _SSPSTAT_DATA_ADDRESS 0x20
5779 #define _SSPSTAT_I2C_DAT 0x20
5780 #define _SSPSTAT_CKE 0x40
5781 #define _SSPSTAT_SMP 0x80
5783 //==============================================================================
5785 extern __at(0x0FC8) __sfr SSP1ADD
;
5787 //==============================================================================
5790 extern __at(0x0FC8) __sfr SSP1MSK
;
5804 extern __at(0x0FC8) volatile __SSP1MSKbits_t SSP1MSKbits
;
5815 //==============================================================================
5817 extern __at(0x0FC8) __sfr SSPADD
;
5818 extern __at(0x0FC9) __sfr SSP1BUF
;
5819 extern __at(0x0FC9) __sfr SSPBUF
;
5821 //==============================================================================
5824 extern __at(0x0FCA) __sfr T2CON
;
5830 unsigned T2CKPS0
: 1;
5831 unsigned T2CKPS1
: 1;
5832 unsigned TMR2ON
: 1;
5833 unsigned T2OUTPS0
: 1;
5834 unsigned T2OUTPS1
: 1;
5835 unsigned T2OUTPS2
: 1;
5836 unsigned T2OUTPS3
: 1;
5842 unsigned T2CKPS
: 2;
5849 unsigned T2OUTPS
: 4;
5854 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
5856 #define _T2CKPS0 0x01
5857 #define _T2CKPS1 0x02
5858 #define _TMR2ON 0x04
5859 #define _T2OUTPS0 0x08
5860 #define _T2OUTPS1 0x10
5861 #define _T2OUTPS2 0x20
5862 #define _T2OUTPS3 0x40
5864 //==============================================================================
5866 extern __at(0x0FCB) __sfr PR2
;
5867 extern __at(0x0FCC) __sfr TMR2
;
5869 //==============================================================================
5872 extern __at(0x0FCD) __sfr T1CON
;
5878 unsigned TMR1ON
: 1;
5880 unsigned NOT_T1SYNC
: 1;
5881 unsigned T1OSCEN
: 1;
5882 unsigned T1CKPS0
: 1;
5883 unsigned T1CKPS1
: 1;
5884 unsigned TMR1CS0
: 1;
5885 unsigned TMR1CS1
: 1;
5891 unsigned T1CKPS
: 2;
5898 unsigned TMR1CS
: 2;
5902 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
5904 #define _TMR1ON 0x01
5906 #define _NOT_T1SYNC 0x04
5907 #define _T1OSCEN 0x08
5908 #define _T1CKPS0 0x10
5909 #define _T1CKPS1 0x20
5910 #define _TMR1CS0 0x40
5911 #define _TMR1CS1 0x80
5913 //==============================================================================
5915 extern __at(0x0FCE) __sfr TMR1
;
5916 extern __at(0x0FCE) __sfr TMR1L
;
5917 extern __at(0x0FCF) __sfr TMR1H
;
5919 //==============================================================================
5922 extern __at(0x0FD0) __sfr RCON
;
5928 unsigned NOT_BOR
: 1;
5929 unsigned NOT_POR
: 1;
5930 unsigned NOT_PD
: 1;
5931 unsigned NOT_TO
: 1;
5932 unsigned NOT_RI
: 1;
5933 unsigned NOT_CM
: 1;
5951 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
5953 #define _NOT_BOR 0x01
5955 #define _NOT_POR 0x02
5957 #define _NOT_PD 0x04
5959 #define _NOT_TO 0x08
5961 #define _NOT_RI 0x10
5963 #define _NOT_CM 0x20
5967 //==============================================================================
5970 //==============================================================================
5973 extern __at(0x0FD1) __sfr CM2CON
;
5982 unsigned EVPOL0
: 1;
5983 unsigned EVPOL1
: 1;
6003 extern __at(0x0FD1) volatile __CM2CONbits_t CM2CONbits
;
6005 #define _CM2CON_CCH0 0x01
6006 #define _CM2CON_CCH1 0x02
6007 #define _CM2CON_CREF 0x04
6008 #define _CM2CON_EVPOL0 0x08
6009 #define _CM2CON_EVPOL1 0x10
6010 #define _CM2CON_CPOL 0x20
6011 #define _CM2CON_COE 0x40
6012 #define _CM2CON_CON 0x80
6014 //==============================================================================
6017 //==============================================================================
6020 extern __at(0x0FD1) __sfr CM2CON1
;
6029 unsigned EVPOL0
: 1;
6030 unsigned EVPOL1
: 1;
6050 extern __at(0x0FD1) volatile __CM2CON1bits_t CM2CON1bits
;
6052 #define _CM2CON1_CCH0 0x01
6053 #define _CM2CON1_CCH1 0x02
6054 #define _CM2CON1_CREF 0x04
6055 #define _CM2CON1_EVPOL0 0x08
6056 #define _CM2CON1_EVPOL1 0x10
6057 #define _CM2CON1_CPOL 0x20
6058 #define _CM2CON1_COE 0x40
6059 #define _CM2CON1_CON 0x80
6061 //==============================================================================
6064 //==============================================================================
6067 extern __at(0x0FD2) __sfr CM1CON
;
6076 unsigned EVPOL0
: 1;
6077 unsigned EVPOL1
: 1;
6097 extern __at(0x0FD2) volatile __CM1CONbits_t CM1CONbits
;
6102 #define _EVPOL0 0x08
6103 #define _EVPOL1 0x10
6108 //==============================================================================
6111 //==============================================================================
6114 extern __at(0x0FD2) __sfr CM1CON1
;
6123 unsigned EVPOL0
: 1;
6124 unsigned EVPOL1
: 1;
6144 extern __at(0x0FD2) volatile __CM1CON1bits_t CM1CON1bits
;
6146 #define _CM1CON1_CCH0 0x01
6147 #define _CM1CON1_CCH1 0x02
6148 #define _CM1CON1_CREF 0x04
6149 #define _CM1CON1_EVPOL0 0x08
6150 #define _CM1CON1_EVPOL1 0x10
6151 #define _CM1CON1_CPOL 0x20
6152 #define _CM1CON1_COE 0x40
6153 #define _CM1CON1_CON 0x80
6155 //==============================================================================
6158 //==============================================================================
6161 extern __at(0x0FD3) __sfr OSCCON
;
6191 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
6201 //==============================================================================
6204 //==============================================================================
6207 extern __at(0x0FD5) __sfr T0CON
;
6219 unsigned T08BIT
: 1;
6220 unsigned TMR0ON
: 1;
6230 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
6238 #define _T08BIT 0x40
6239 #define _TMR0ON 0x80
6241 //==============================================================================
6243 extern __at(0x0FD6) __sfr TMR0
;
6244 extern __at(0x0FD6) __sfr TMR0L
;
6245 extern __at(0x0FD7) __sfr TMR0H
;
6247 //==============================================================================
6250 extern __at(0x0FD8) __sfr STATUS
;
6264 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
6272 //==============================================================================
6274 extern __at(0x0FD9) __sfr FSR2L
;
6275 extern __at(0x0FDA) __sfr FSR2H
;
6276 extern __at(0x0FDB) __sfr PLUSW2
;
6277 extern __at(0x0FDC) __sfr PREINC2
;
6278 extern __at(0x0FDD) __sfr POSTDEC2
;
6279 extern __at(0x0FDE) __sfr POSTINC2
;
6280 extern __at(0x0FDF) __sfr INDF2
;
6281 extern __at(0x0FE0) __sfr BSR
;
6282 extern __at(0x0FE1) __sfr FSR1L
;
6283 extern __at(0x0FE2) __sfr FSR1H
;
6284 extern __at(0x0FE3) __sfr PLUSW1
;
6285 extern __at(0x0FE4) __sfr PREINC1
;
6286 extern __at(0x0FE5) __sfr POSTDEC1
;
6287 extern __at(0x0FE6) __sfr POSTINC1
;
6288 extern __at(0x0FE7) __sfr INDF1
;
6289 extern __at(0x0FE8) __sfr WREG
;
6290 extern __at(0x0FE9) __sfr FSR0L
;
6291 extern __at(0x0FEA) __sfr FSR0H
;
6292 extern __at(0x0FEB) __sfr PLUSW0
;
6293 extern __at(0x0FEC) __sfr PREINC0
;
6294 extern __at(0x0FED) __sfr POSTDEC0
;
6295 extern __at(0x0FEE) __sfr POSTINC0
;
6296 extern __at(0x0FEF) __sfr INDF0
;
6298 //==============================================================================
6301 extern __at(0x0FF0) __sfr INTCON3
;
6307 unsigned INT1IF
: 1;
6308 unsigned INT2IF
: 1;
6309 unsigned INT3IF
: 1;
6310 unsigned INT1IE
: 1;
6311 unsigned INT2IE
: 1;
6312 unsigned INT3IE
: 1;
6313 unsigned INT1IP
: 1;
6314 unsigned INT2IP
: 1;
6330 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
6332 #define _INT1IF 0x01
6334 #define _INT2IF 0x02
6336 #define _INT3IF 0x04
6338 #define _INT1IE 0x08
6340 #define _INT2IE 0x10
6342 #define _INT3IE 0x20
6344 #define _INT1IP 0x40
6346 #define _INT2IP 0x80
6349 //==============================================================================
6352 //==============================================================================
6355 extern __at(0x0FF1) __sfr INTCON2
;
6362 unsigned INT3IP
: 1;
6363 unsigned TMR0IP
: 1;
6364 unsigned INTEDG3
: 1;
6365 unsigned INTEDG2
: 1;
6366 unsigned INTEDG1
: 1;
6367 unsigned INTEDG0
: 1;
6368 unsigned NOT_RBPU
: 1;
6384 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
6387 #define _INT3IP 0x02
6389 #define _TMR0IP 0x04
6391 #define _INTEDG3 0x08
6392 #define _INTEDG2 0x10
6393 #define _INTEDG1 0x20
6394 #define _INTEDG0 0x40
6395 #define _NOT_RBPU 0x80
6398 //==============================================================================
6401 //==============================================================================
6404 extern __at(0x0FF2) __sfr INTCON
;
6411 unsigned INT0IF
: 1;
6412 unsigned TMR0IF
: 1;
6414 unsigned INT0IE
: 1;
6415 unsigned TMR0IE
: 1;
6416 unsigned PEIE_GIEL
: 1;
6417 unsigned GIE_GIEH
: 1;
6445 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
6448 #define _INT0IF 0x02
6450 #define _TMR0IF 0x04
6453 #define _INT0IE 0x10
6455 #define _TMR0IE 0x20
6457 #define _PEIE_GIEL 0x40
6460 #define _GIE_GIEH 0x80
6464 //==============================================================================
6466 extern __at(0x0FF3) __sfr PROD
;
6467 extern __at(0x0FF3) __sfr PRODL
;
6468 extern __at(0x0FF4) __sfr PRODH
;
6469 extern __at(0x0FF5) __sfr TABLAT
;
6470 extern __at(0x0FF6) __sfr TBLPTR
;
6471 extern __at(0x0FF6) __sfr TBLPTRL
;
6472 extern __at(0x0FF7) __sfr TBLPTRH
;
6473 extern __at(0x0FF8) __sfr TBLPTRU
;
6474 extern __at(0x0FF9) __sfr PC
;
6475 extern __at(0x0FF9) __sfr PCL
;
6476 extern __at(0x0FFA) __sfr PCLATH
;
6477 extern __at(0x0FFB) __sfr PCLATU
;
6479 //==============================================================================
6482 extern __at(0x0FFC) __sfr STKPTR
;
6494 unsigned STKUNF
: 1;
6495 unsigned STKFUL
: 1;
6507 unsigned STKOVF
: 1;
6517 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
6524 #define _STKUNF 0x40
6525 #define _STKFUL 0x80
6526 #define _STKOVF 0x80
6528 //==============================================================================
6530 extern __at(0x0FFD) __sfr TOS
;
6531 extern __at(0x0FFD) __sfr TOSL
;
6532 extern __at(0x0FFE) __sfr TOSH
;
6533 extern __at(0x0FFF) __sfr TOSU
;
6535 //==============================================================================
6537 // Configuration Addresses
6539 //==============================================================================
6541 #define __CONFIG1L 0x01FFF8
6542 #define __CONFIG1H 0x01FFF9
6543 #define __CONFIG2L 0x01FFFA
6544 #define __CONFIG2H 0x01FFFB
6545 #define __CONFIG3L 0x01FFFC
6546 #define __CONFIG3H 0x01FFFD
6547 #define __CONFIG4L 0x01FFFE
6548 #define __CONFIG4H 0x01FFFF
6550 //==============================================================================
6552 #endif // #ifndef __PIC18LF27J13_H__