2 * This declarations of the PIC18LF4220 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:02 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF4220_H__
26 #define __PIC18LF4220_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_AN0 0x01
121 #define _PORTA_RA1 0x02
122 #define _PORTA_AN1 0x02
123 #define _PORTA_RA2 0x04
124 #define _PORTA_AN2 0x04
125 #define _PORTA_VREFM 0x04
126 #define _PORTA_CVREF 0x04
127 #define _PORTA_RA3 0x08
128 #define _PORTA_AN3 0x08
129 #define _PORTA_VREFP 0x08
130 #define _PORTA_RA4 0x10
131 #define _PORTA_T0CKI 0x10
132 #define _PORTA_C1OUT 0x10
133 #define _PORTA_RA5 0x20
134 #define _PORTA_AN4 0x20
135 #define _PORTA_SS 0x20
136 #define _PORTA_NOT_SS 0x20
137 #define _PORTA_LVDIN 0x20
138 #define _PORTA_C2OUT 0x20
139 #define _PORTA_RA6 0x40
140 #define _PORTA_CLKO 0x40
141 #define _PORTA_OSC2 0x40
142 #define _PORTA_RA7 0x80
143 #define _PORTA_CLKI 0x80
144 #define _PORTA_OSC1 0x80
146 //==============================================================================
149 //==============================================================================
152 extern __at(0x0F81) __sfr PORTB
;
217 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
219 #define _PORTB_RB0 0x01
220 #define _PORTB_INT0 0x01
221 #define _PORTB_AN12 0x01
222 #define _PORTB_RB1 0x02
223 #define _PORTB_INT1 0x02
224 #define _PORTB_AN10 0x02
225 #define _PORTB_RB2 0x04
226 #define _PORTB_INT2 0x04
227 #define _PORTB_AN8 0x04
228 #define _PORTB_RB3 0x08
229 #define _PORTB_CCP2 0x08
230 #define _PORTB_AN9 0x08
231 #define _PORTB_CCP2A 0x08
232 #define _PORTB_RB4 0x10
233 #define _PORTB_KBI0 0x10
234 #define _PORTB_AN11 0x10
235 #define _PORTB_RB5 0x20
236 #define _PORTB_KBI1 0x20
237 #define _PORTB_PGM 0x20
238 #define _PORTB_RB6 0x40
239 #define _PORTB_KBI2 0x40
240 #define _PORTB_PGC 0x40
241 #define _PORTB_RB7 0x80
242 #define _PORTB_KBI3 0x80
243 #define _PORTB_PGD 0x80
245 //==============================================================================
248 //==============================================================================
251 extern __at(0x0F82) __sfr PORTC
;
304 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
306 #define _PORTC_RC0 0x01
307 #define _PORTC_T1OSO 0x01
308 #define _PORTC_T13CKI 0x01
309 #define _PORTC_T1CKI 0x01
310 #define _PORTC_RC1 0x02
311 #define _PORTC_T1OSI 0x02
312 #define _PORTC_CCP2 0x02
313 #define _PORTC_RC2 0x04
314 #define _PORTC_CCP1 0x04
315 #define _PORTC_P1A 0x04
316 #define _PORTC_RC3 0x08
317 #define _PORTC_SCK 0x08
318 #define _PORTC_SCL 0x08
319 #define _PORTC_RC4 0x10
320 #define _PORTC_SDI 0x10
321 #define _PORTC_SDA 0x10
322 #define _PORTC_RC5 0x20
323 #define _PORTC_SDO 0x20
324 #define _PORTC_RC6 0x40
325 #define _PORTC_TX 0x40
326 #define _PORTC_CK 0x40
327 #define _PORTC_RC7 0x80
328 #define _PORTC_RX 0x80
330 //==============================================================================
333 //==============================================================================
336 extern __at(0x0F83) __sfr PORTD
;
377 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
379 #define _PORTD_RD0 0x01
380 #define _PORTD_PSP0 0x01
381 #define _PORTD_RD1 0x02
382 #define _PORTD_PSP1 0x02
383 #define _PORTD_RD2 0x04
384 #define _PORTD_PSP2 0x04
385 #define _PORTD_RD3 0x08
386 #define _PORTD_PSP3 0x08
387 #define _PORTD_RD4 0x10
388 #define _PORTD_PSP4 0x10
389 #define _PORTD_RD5 0x20
390 #define _PORTD_PSP5 0x20
391 #define _PORTD_P1B 0x20
392 #define _PORTD_RD6 0x40
393 #define _PORTD_PSP6 0x40
394 #define _PORTD_P1C 0x40
395 #define _PORTD_RD7 0x80
396 #define _PORTD_PSP7 0x80
397 #define _PORTD_P1D 0x80
399 //==============================================================================
402 //==============================================================================
405 extern __at(0x0F84) __sfr PORTE
;
464 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
466 #define _PORTE_RE0 0x01
467 #define _PORTE_RD 0x01
468 #define _PORTE_NOT_RD 0x01
469 #define _PORTE_AN5 0x01
470 #define _PORTE_RE1 0x02
471 #define _PORTE_WR 0x02
472 #define _PORTE_NOT_WR 0x02
473 #define _PORTE_AN6 0x02
474 #define _PORTE_RE2 0x04
475 #define _PORTE_CS 0x04
476 #define _PORTE_NOT_CS 0x04
477 #define _PORTE_AN7 0x04
478 #define _PORTE_RE3 0x08
479 #define _PORTE_MCLR 0x08
481 //==============================================================================
484 //==============================================================================
487 extern __at(0x0F89) __sfr LATA
;
501 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
512 //==============================================================================
515 //==============================================================================
518 extern __at(0x0F8A) __sfr LATB
;
532 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
543 //==============================================================================
546 //==============================================================================
549 extern __at(0x0F8B) __sfr LATC
;
563 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
574 //==============================================================================
577 //==============================================================================
580 extern __at(0x0F8C) __sfr LATD
;
594 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
605 //==============================================================================
608 //==============================================================================
611 extern __at(0x0F8D) __sfr LATE
;
634 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
640 //==============================================================================
643 //==============================================================================
646 extern __at(0x0F92) __sfr DDRA
;
675 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
694 //==============================================================================
697 //==============================================================================
700 extern __at(0x0F92) __sfr TRISA
;
729 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
731 #define _TRISA_TRISA0 0x01
732 #define _TRISA_RA0 0x01
733 #define _TRISA_TRISA1 0x02
734 #define _TRISA_RA1 0x02
735 #define _TRISA_TRISA2 0x04
736 #define _TRISA_RA2 0x04
737 #define _TRISA_TRISA3 0x08
738 #define _TRISA_RA3 0x08
739 #define _TRISA_TRISA4 0x10
740 #define _TRISA_RA4 0x10
741 #define _TRISA_TRISA5 0x20
742 #define _TRISA_RA5 0x20
743 #define _TRISA_TRISA6 0x40
744 #define _TRISA_RA6 0x40
745 #define _TRISA_TRISA7 0x80
746 #define _TRISA_RA7 0x80
748 //==============================================================================
751 //==============================================================================
754 extern __at(0x0F93) __sfr DDRB
;
783 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
802 //==============================================================================
805 //==============================================================================
808 extern __at(0x0F93) __sfr TRISB
;
837 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
839 #define _TRISB_TRISB0 0x01
840 #define _TRISB_RB0 0x01
841 #define _TRISB_TRISB1 0x02
842 #define _TRISB_RB1 0x02
843 #define _TRISB_TRISB2 0x04
844 #define _TRISB_RB2 0x04
845 #define _TRISB_TRISB3 0x08
846 #define _TRISB_RB3 0x08
847 #define _TRISB_TRISB4 0x10
848 #define _TRISB_RB4 0x10
849 #define _TRISB_TRISB5 0x20
850 #define _TRISB_RB5 0x20
851 #define _TRISB_TRISB6 0x40
852 #define _TRISB_RB6 0x40
853 #define _TRISB_TRISB7 0x80
854 #define _TRISB_RB7 0x80
856 //==============================================================================
859 //==============================================================================
862 extern __at(0x0F94) __sfr DDRC
;
891 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
910 //==============================================================================
913 //==============================================================================
916 extern __at(0x0F94) __sfr TRISC
;
945 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
947 #define _TRISC_TRISC0 0x01
948 #define _TRISC_RC0 0x01
949 #define _TRISC_TRISC1 0x02
950 #define _TRISC_RC1 0x02
951 #define _TRISC_TRISC2 0x04
952 #define _TRISC_RC2 0x04
953 #define _TRISC_TRISC3 0x08
954 #define _TRISC_RC3 0x08
955 #define _TRISC_TRISC4 0x10
956 #define _TRISC_RC4 0x10
957 #define _TRISC_TRISC5 0x20
958 #define _TRISC_RC5 0x20
959 #define _TRISC_TRISC6 0x40
960 #define _TRISC_RC6 0x40
961 #define _TRISC_TRISC7 0x80
962 #define _TRISC_RC7 0x80
964 //==============================================================================
967 //==============================================================================
970 extern __at(0x0F95) __sfr DDRD
;
999 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1001 #define _TRISD0 0x01
1003 #define _TRISD1 0x02
1005 #define _TRISD2 0x04
1007 #define _TRISD3 0x08
1009 #define _TRISD4 0x10
1011 #define _TRISD5 0x20
1013 #define _TRISD6 0x40
1015 #define _TRISD7 0x80
1018 //==============================================================================
1021 //==============================================================================
1024 extern __at(0x0F95) __sfr TRISD
;
1030 unsigned TRISD0
: 1;
1031 unsigned TRISD1
: 1;
1032 unsigned TRISD2
: 1;
1033 unsigned TRISD3
: 1;
1034 unsigned TRISD4
: 1;
1035 unsigned TRISD5
: 1;
1036 unsigned TRISD6
: 1;
1037 unsigned TRISD7
: 1;
1053 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1055 #define _TRISD_TRISD0 0x01
1056 #define _TRISD_RD0 0x01
1057 #define _TRISD_TRISD1 0x02
1058 #define _TRISD_RD1 0x02
1059 #define _TRISD_TRISD2 0x04
1060 #define _TRISD_RD2 0x04
1061 #define _TRISD_TRISD3 0x08
1062 #define _TRISD_RD3 0x08
1063 #define _TRISD_TRISD4 0x10
1064 #define _TRISD_RD4 0x10
1065 #define _TRISD_TRISD5 0x20
1066 #define _TRISD_RD5 0x20
1067 #define _TRISD_TRISD6 0x40
1068 #define _TRISD_RD6 0x40
1069 #define _TRISD_TRISD7 0x80
1070 #define _TRISD_RD7 0x80
1072 //==============================================================================
1075 //==============================================================================
1078 extern __at(0x0F96) __sfr DDRE
;
1084 unsigned TRISE0
: 1;
1085 unsigned TRISE1
: 1;
1086 unsigned TRISE2
: 1;
1088 unsigned PSPMODE
: 1;
1119 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1121 #define _TRISE0 0x01
1123 #define _TRISE1 0x02
1125 #define _TRISE2 0x04
1128 #define _PSPMODE 0x10
1133 //==============================================================================
1136 //==============================================================================
1139 extern __at(0x0F96) __sfr TRISE
;
1145 unsigned TRISE0
: 1;
1146 unsigned TRISE1
: 1;
1147 unsigned TRISE2
: 1;
1149 unsigned PSPMODE
: 1;
1180 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1182 #define _TRISE_TRISE0 0x01
1183 #define _TRISE_RE0 0x01
1184 #define _TRISE_TRISE1 0x02
1185 #define _TRISE_RE1 0x02
1186 #define _TRISE_TRISE2 0x04
1187 #define _TRISE_RE2 0x04
1188 #define _TRISE_RE3 0x08
1189 #define _TRISE_PSPMODE 0x10
1190 #define _TRISE_IBOV 0x20
1191 #define _TRISE_OBF 0x40
1192 #define _TRISE_IBF 0x80
1194 //==============================================================================
1197 //==============================================================================
1200 extern __at(0x0F9A) __sfr OSCTUN2
;
1213 unsigned TUNSEL
: 1;
1223 extern __at(0x0F9A) volatile __OSCTUN2bits_t OSCTUN2bits
;
1231 #define _TUNSEL 0x80
1233 //==============================================================================
1236 //==============================================================================
1239 extern __at(0x0F9B) __sfr OSCTUNE
;
1262 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1264 #define _OSCTUNE_TUN0 0x01
1265 #define _OSCTUNE_TUN1 0x02
1266 #define _OSCTUNE_TUN2 0x04
1267 #define _OSCTUNE_TUN3 0x08
1268 #define _OSCTUNE_TUN4 0x10
1269 #define _OSCTUNE_TUN5 0x20
1271 //==============================================================================
1274 //==============================================================================
1277 extern __at(0x0F9D) __sfr PIE1
;
1281 unsigned TMR1IE
: 1;
1282 unsigned TMR2IE
: 1;
1283 unsigned CCP1IE
: 1;
1291 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1293 #define _TMR1IE 0x01
1294 #define _TMR2IE 0x02
1295 #define _CCP1IE 0x04
1302 //==============================================================================
1305 //==============================================================================
1308 extern __at(0x0F9E) __sfr PIR1
;
1312 unsigned TMR1IF
: 1;
1313 unsigned TMR2IF
: 1;
1314 unsigned CCP1IF
: 1;
1322 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1324 #define _TMR1IF 0x01
1325 #define _TMR2IF 0x02
1326 #define _CCP1IF 0x04
1333 //==============================================================================
1336 //==============================================================================
1339 extern __at(0x0F9F) __sfr IPR1
;
1343 unsigned TMR1IP
: 1;
1344 unsigned TMR2IP
: 1;
1345 unsigned CCP1IP
: 1;
1353 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1355 #define _TMR1IP 0x01
1356 #define _TMR2IP 0x02
1357 #define _CCP1IP 0x04
1364 //==============================================================================
1367 //==============================================================================
1370 extern __at(0x0FA0) __sfr PIE2
;
1374 unsigned CCP2IE
: 1;
1375 unsigned TMR3IE
: 1;
1381 unsigned OSCFIE
: 1;
1384 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1386 #define _CCP2IE 0x01
1387 #define _TMR3IE 0x02
1392 #define _OSCFIE 0x80
1394 //==============================================================================
1397 //==============================================================================
1400 extern __at(0x0FA1) __sfr PIR2
;
1404 unsigned CCP2IF
: 1;
1405 unsigned TMR3IF
: 1;
1411 unsigned OSCFIF
: 1;
1414 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1416 #define _CCP2IF 0x01
1417 #define _TMR3IF 0x02
1422 #define _OSCFIF 0x80
1424 //==============================================================================
1427 //==============================================================================
1430 extern __at(0x0FA2) __sfr IPR2
;
1434 unsigned CCP2IP
: 1;
1435 unsigned TMR3IP
: 1;
1441 unsigned OSCFIP
: 1;
1444 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1446 #define _CCP2IP 0x01
1447 #define _TMR3IP 0x02
1452 #define _OSCFIP 0x80
1454 //==============================================================================
1457 //==============================================================================
1460 extern __at(0x0FA6) __sfr EECON1
;
1474 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1484 //==============================================================================
1486 extern __at(0x0FA7) __sfr EECON2
;
1487 extern __at(0x0FA8) __sfr EEDATA
;
1488 extern __at(0x0FA9) __sfr EEADR
;
1490 //==============================================================================
1493 extern __at(0x0FAB) __sfr RCSTA
;
1522 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1534 //==============================================================================
1537 //==============================================================================
1540 extern __at(0x0FAC) __sfr TXSTA
;
1554 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1564 //==============================================================================
1566 extern __at(0x0FAD) __sfr TXREG
;
1567 extern __at(0x0FAE) __sfr RCREG
;
1568 extern __at(0x0FAF) __sfr SPBRG
;
1570 //==============================================================================
1573 extern __at(0x0FB1) __sfr T3CON
;
1579 unsigned TMR3ON
: 1;
1580 unsigned TMR3CS
: 1;
1581 unsigned NOT_T3SYNC
: 1;
1582 unsigned T3CCP1
: 1;
1583 unsigned T3CKPS0
: 1;
1584 unsigned T3CKPS1
: 1;
1585 unsigned T3CCP2
: 1;
1593 unsigned T3SYNC
: 1;
1604 unsigned T3CKPS
: 2;
1609 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1611 #define _T3CON_TMR3ON 0x01
1612 #define _T3CON_TMR3CS 0x02
1613 #define _T3CON_NOT_T3SYNC 0x04
1614 #define _T3CON_T3SYNC 0x04
1615 #define _T3CON_T3CCP1 0x08
1616 #define _T3CON_T3CKPS0 0x10
1617 #define _T3CON_T3CKPS1 0x20
1618 #define _T3CON_T3CCP2 0x40
1619 #define _T3CON_RD16 0x80
1621 //==============================================================================
1623 extern __at(0x0FB2) __sfr TMR3
;
1624 extern __at(0x0FB2) __sfr TMR3L
;
1625 extern __at(0x0FB3) __sfr TMR3H
;
1627 //==============================================================================
1630 extern __at(0x0FB4) __sfr CMCON
;
1653 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1664 //==============================================================================
1667 //==============================================================================
1670 extern __at(0x0FB5) __sfr CVRCON
;
1693 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1703 //==============================================================================
1706 //==============================================================================
1709 extern __at(0x0FB6) __sfr ECCPAS
;
1715 unsigned PSSBD0
: 1;
1716 unsigned PSSBD1
: 1;
1717 unsigned PSSAC0
: 1;
1718 unsigned PSSAC1
: 1;
1719 unsigned ECCPAS0
: 1;
1720 unsigned ECCPAS1
: 1;
1721 unsigned ECCPAS2
: 1;
1722 unsigned ECCPASE
: 1;
1741 unsigned ECCPAS
: 3;
1746 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1748 #define _PSSBD0 0x01
1749 #define _PSSBD1 0x02
1750 #define _PSSAC0 0x04
1751 #define _PSSAC1 0x08
1752 #define _ECCPAS0 0x10
1753 #define _ECCPAS1 0x20
1754 #define _ECCPAS2 0x40
1755 #define _ECCPASE 0x80
1757 //==============================================================================
1760 //==============================================================================
1763 extern __at(0x0FB7) __sfr PWM1CON
;
1786 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1797 //==============================================================================
1800 //==============================================================================
1803 extern __at(0x0FBA) __sfr CCP2CON
;
1809 unsigned CCP2M0
: 1;
1810 unsigned CCP2M1
: 1;
1811 unsigned CCP2M2
: 1;
1812 unsigned CCP2M3
: 1;
1857 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1859 #define _CCP2M0 0x01
1860 #define _CCP2M1 0x02
1861 #define _CCP2M2 0x04
1862 #define _CCP2M3 0x08
1870 //==============================================================================
1872 extern __at(0x0FBB) __sfr CCPR2
;
1873 extern __at(0x0FBB) __sfr CCPR2L
;
1874 extern __at(0x0FBC) __sfr CCPR2H
;
1876 //==============================================================================
1879 extern __at(0x0FBD) __sfr CCP1CON
;
1885 unsigned CCP1M0
: 1;
1886 unsigned CCP1M1
: 1;
1887 unsigned CCP1M2
: 1;
1888 unsigned CCP1M3
: 1;
1939 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
1941 #define _CCP1M0 0x01
1942 #define _CCP1M1 0x02
1943 #define _CCP1M2 0x04
1944 #define _CCP1M3 0x08
1954 //==============================================================================
1956 extern __at(0x0FBE) __sfr CCPR1
;
1957 extern __at(0x0FBE) __sfr CCPR1L
;
1958 extern __at(0x0FBF) __sfr CCPR1H
;
1960 //==============================================================================
1963 extern __at(0x0FC0) __sfr ADCON2
;
1993 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2003 //==============================================================================
2006 //==============================================================================
2009 extern __at(0x0FC1) __sfr ADCON1
;
2039 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2048 //==============================================================================
2051 //==============================================================================
2054 extern __at(0x0FC2) __sfr ADCON0
;
2061 unsigned GO_NOT_DONE
: 1;
2097 unsigned NOT_DONE
: 1;
2109 unsigned GO_DONE
: 1;
2126 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2129 #define _GO_NOT_DONE 0x02
2132 #define _NOT_DONE 0x02
2133 #define _GO_DONE 0x02
2139 //==============================================================================
2141 extern __at(0x0FC3) __sfr ADRES
;
2142 extern __at(0x0FC3) __sfr ADRESL
;
2143 extern __at(0x0FC4) __sfr ADRESH
;
2145 //==============================================================================
2148 extern __at(0x0FC5) __sfr SSPCON2
;
2158 unsigned ACKSTAT
: 1;
2162 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2170 #define _ACKSTAT 0x40
2173 //==============================================================================
2176 //==============================================================================
2179 extern __at(0x0FC6) __sfr SSPCON1
;
2202 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2213 //==============================================================================
2216 //==============================================================================
2219 extern __at(0x0FC7) __sfr SSPSTAT
;
2227 unsigned R_NOT_W
: 1;
2230 unsigned D_NOT_A
: 1;
2239 unsigned I2C_READ
: 1;
2240 unsigned I2C_START
: 1;
2241 unsigned I2C_STOP
: 1;
2242 unsigned I2C_DATA
: 1;
2263 unsigned READ_WRITE
: 1;
2266 unsigned DATA_ADDRESS
: 1;
2275 unsigned NOT_WRITE
: 1;
2278 unsigned NOT_ADDRESS
: 1;
2314 unsigned I2C_DAT
: 1;
2320 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2324 #define _R_NOT_W 0x04
2325 #define _I2C_READ 0x04
2327 #define _READ_WRITE 0x04
2328 #define _NOT_WRITE 0x04
2332 #define _I2C_START 0x08
2334 #define _I2C_STOP 0x10
2335 #define _D_NOT_A 0x20
2336 #define _I2C_DATA 0x20
2338 #define _DATA_ADDRESS 0x20
2339 #define _NOT_ADDRESS 0x20
2342 #define _I2C_DAT 0x20
2346 //==============================================================================
2348 extern __at(0x0FC8) __sfr SSPADD
;
2349 extern __at(0x0FC9) __sfr SSPBUF
;
2351 //==============================================================================
2354 extern __at(0x0FCA) __sfr T2CON
;
2360 unsigned T2CKPS0
: 1;
2361 unsigned T2CKPS1
: 1;
2362 unsigned TMR2ON
: 1;
2363 unsigned TOUTPS0
: 1;
2364 unsigned TOUTPS1
: 1;
2365 unsigned TOUTPS2
: 1;
2366 unsigned TOUTPS3
: 1;
2372 unsigned T2CKPS
: 2;
2379 unsigned TOUTPS
: 4;
2384 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2386 #define _T2CKPS0 0x01
2387 #define _T2CKPS1 0x02
2388 #define _TMR2ON 0x04
2389 #define _TOUTPS0 0x08
2390 #define _TOUTPS1 0x10
2391 #define _TOUTPS2 0x20
2392 #define _TOUTPS3 0x40
2394 //==============================================================================
2396 extern __at(0x0FCB) __sfr PR2
;
2397 extern __at(0x0FCC) __sfr TMR2
;
2399 //==============================================================================
2402 extern __at(0x0FCD) __sfr T1CON
;
2408 unsigned TMR1ON
: 1;
2409 unsigned TMR1CS
: 1;
2410 unsigned NOT_T1SYNC
: 1;
2411 unsigned T1OSCEN
: 1;
2412 unsigned T1CKPS0
: 1;
2413 unsigned T1CKPS1
: 1;
2422 unsigned T1SYNC
: 1;
2433 unsigned T1CKPS
: 2;
2438 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2440 #define _TMR1ON 0x01
2441 #define _TMR1CS 0x02
2442 #define _NOT_T1SYNC 0x04
2443 #define _T1SYNC 0x04
2444 #define _T1OSCEN 0x08
2445 #define _T1CKPS0 0x10
2446 #define _T1CKPS1 0x20
2450 //==============================================================================
2452 extern __at(0x0FCE) __sfr TMR1
;
2453 extern __at(0x0FCE) __sfr TMR1L
;
2454 extern __at(0x0FCF) __sfr TMR1H
;
2456 //==============================================================================
2459 extern __at(0x0FD0) __sfr RCON
;
2465 unsigned NOT_BOR
: 1;
2466 unsigned NOT_POR
: 1;
2467 unsigned NOT_PD
: 1;
2468 unsigned NOT_TO
: 1;
2469 unsigned NOT_RI
: 1;
2488 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2490 #define _NOT_BOR 0x01
2492 #define _NOT_POR 0x02
2494 #define _NOT_PD 0x04
2496 #define _NOT_TO 0x08
2498 #define _NOT_RI 0x10
2502 //==============================================================================
2505 //==============================================================================
2508 extern __at(0x0FD1) __sfr WDTCON
;
2514 unsigned SWDTEN
: 1;
2537 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2539 #define _SWDTEN 0x01
2542 //==============================================================================
2545 //==============================================================================
2548 extern __at(0x0FD2) __sfr LVDCON
;
2583 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2593 //==============================================================================
2596 //==============================================================================
2599 extern __at(0x0FD3) __sfr OSCCON
;
2635 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2648 //==============================================================================
2651 //==============================================================================
2654 extern __at(0x0FD5) __sfr T0CON
;
2666 unsigned T08BIT
: 1;
2667 unsigned TMR0ON
: 1;
2678 unsigned T016BIT
: 1;
2689 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2698 #define _T08BIT 0x40
2699 #define _T016BIT 0x40
2700 #define _TMR0ON 0x80
2702 //==============================================================================
2704 extern __at(0x0FD6) __sfr TMR0
;
2705 extern __at(0x0FD6) __sfr TMR0L
;
2706 extern __at(0x0FD7) __sfr TMR0H
;
2708 //==============================================================================
2711 extern __at(0x0FD8) __sfr STATUS
;
2725 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2733 //==============================================================================
2735 extern __at(0x0FD9) __sfr FSR2L
;
2736 extern __at(0x0FDA) __sfr FSR2H
;
2737 extern __at(0x0FDB) __sfr PLUSW2
;
2738 extern __at(0x0FDC) __sfr PREINC2
;
2739 extern __at(0x0FDD) __sfr POSTDEC2
;
2740 extern __at(0x0FDE) __sfr POSTINC2
;
2741 extern __at(0x0FDF) __sfr INDF2
;
2742 extern __at(0x0FE0) __sfr BSR
;
2743 extern __at(0x0FE1) __sfr FSR1L
;
2744 extern __at(0x0FE2) __sfr FSR1H
;
2745 extern __at(0x0FE3) __sfr PLUSW1
;
2746 extern __at(0x0FE4) __sfr PREINC1
;
2747 extern __at(0x0FE5) __sfr POSTDEC1
;
2748 extern __at(0x0FE6) __sfr POSTINC1
;
2749 extern __at(0x0FE7) __sfr INDF1
;
2750 extern __at(0x0FE8) __sfr WREG
;
2751 extern __at(0x0FE9) __sfr FSR0L
;
2752 extern __at(0x0FEA) __sfr FSR0H
;
2753 extern __at(0x0FEB) __sfr PLUSW0
;
2754 extern __at(0x0FEC) __sfr PREINC0
;
2755 extern __at(0x0FED) __sfr POSTDEC0
;
2756 extern __at(0x0FEE) __sfr POSTINC0
;
2757 extern __at(0x0FEF) __sfr INDF0
;
2759 //==============================================================================
2762 extern __at(0x0FF0) __sfr INTCON3
;
2768 unsigned INT1IF
: 1;
2769 unsigned INT2IF
: 1;
2771 unsigned INT1IE
: 1;
2772 unsigned INT2IE
: 1;
2774 unsigned INT1IP
: 1;
2775 unsigned INT2IP
: 1;
2791 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2793 #define _INT1IF 0x01
2795 #define _INT2IF 0x02
2797 #define _INT1IE 0x08
2799 #define _INT2IE 0x10
2801 #define _INT1IP 0x40
2803 #define _INT2IP 0x80
2806 //==============================================================================
2809 //==============================================================================
2812 extern __at(0x0FF1) __sfr INTCON2
;
2820 unsigned TMR0IP
: 1;
2822 unsigned INTEDG2
: 1;
2823 unsigned INTEDG1
: 1;
2824 unsigned INTEDG0
: 1;
2825 unsigned NOT_RBPU
: 1;
2841 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
2844 #define _TMR0IP 0x04
2846 #define _INTEDG2 0x10
2847 #define _INTEDG1 0x20
2848 #define _INTEDG0 0x40
2849 #define _NOT_RBPU 0x80
2852 //==============================================================================
2855 //==============================================================================
2858 extern __at(0x0FF2) __sfr INTCON
;
2865 unsigned INT0IF
: 1;
2866 unsigned TMR0IF
: 1;
2868 unsigned INT0IE
: 1;
2869 unsigned TMR0IE
: 1;
2870 unsigned PEIE_GIEL
: 1;
2871 unsigned GIE_GIEH
: 1;
2899 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
2902 #define _INT0IF 0x02
2905 #define _TMR0IF 0x04
2908 #define _INT0IE 0x10
2911 #define _TMR0IE 0x20
2913 #define _PEIE_GIEL 0x40
2916 #define _GIE_GIEH 0x80
2920 //==============================================================================
2922 extern __at(0x0FF3) __sfr PROD
;
2923 extern __at(0x0FF3) __sfr PRODL
;
2924 extern __at(0x0FF4) __sfr PRODH
;
2925 extern __at(0x0FF5) __sfr TABLAT
;
2926 extern __at(0x0FF6) __sfr TBLPTR
;
2927 extern __at(0x0FF6) __sfr TBLPTRL
;
2928 extern __at(0x0FF7) __sfr TBLPTRH
;
2929 extern __at(0x0FF8) __sfr TBLPTRU
;
2930 extern __at(0x0FF9) __sfr PC
;
2931 extern __at(0x0FF9) __sfr PCL
;
2932 extern __at(0x0FFA) __sfr PCLATH
;
2933 extern __at(0x0FFB) __sfr PCLATU
;
2935 //==============================================================================
2938 extern __at(0x0FFC) __sfr STKPTR
;
2944 unsigned STKPTR0
: 1;
2945 unsigned STKPTR1
: 1;
2946 unsigned STKPTR2
: 1;
2947 unsigned STKPTR3
: 1;
2948 unsigned STKPTR4
: 1;
2950 unsigned STKUNF
: 1;
2951 unsigned STKFUL
: 1;
2963 unsigned STKOVF
: 1;
2974 unsigned STKPTR
: 5;
2979 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
2981 #define _STKPTR0 0x01
2983 #define _STKPTR1 0x02
2985 #define _STKPTR2 0x04
2987 #define _STKPTR3 0x08
2989 #define _STKPTR4 0x10
2991 #define _STKUNF 0x40
2992 #define _STKFUL 0x80
2993 #define _STKOVF 0x80
2995 //==============================================================================
2997 extern __at(0x0FFD) __sfr TOS
;
2998 extern __at(0x0FFD) __sfr TOSL
;
2999 extern __at(0x0FFE) __sfr TOSH
;
3000 extern __at(0x0FFF) __sfr TOSU
;
3002 //==============================================================================
3004 // Configuration Bits
3006 //==============================================================================
3008 #define __CONFIG1H 0x300001
3009 #define __CONFIG2L 0x300002
3010 #define __CONFIG2H 0x300003
3011 #define __CONFIG3H 0x300005
3012 #define __CONFIG4L 0x300006
3013 #define __CONFIG5L 0x300008
3014 #define __CONFIG5H 0x300009
3015 #define __CONFIG6L 0x30000A
3016 #define __CONFIG6H 0x30000B
3017 #define __CONFIG7L 0x30000C
3018 #define __CONFIG7H 0x30000D
3020 //----------------------------- CONFIG1H Options -------------------------------
3022 #define _LP_OSC 0xF0 // LP Oscillator.
3023 #define _LP_OSC_1H 0xF0 // LP Oscillator.
3024 #define _XT_OSC 0xF1 // XT Oscillator.
3025 #define _XT_OSC_1H 0xF1 // XT Oscillator.
3026 #define _HS_OSC 0xF2 // HS Oscillator.
3027 #define _HS_OSC_1H 0xF2 // HS Oscillator.
3028 #define _EC_OSC 0xF4 // EC oscillator, CLKO function on RA6.
3029 #define _EC_OSC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3030 #define _ECIOP_OSC 0xF5 // EC oscillator, port function on RA6.
3031 #define _ECIO_OSC_1H 0xF5 // EC oscillator, port function on RA6.
3032 #define _ECIOP_OSC_1H 0xF5 // EC oscillator, port function on RA6.
3033 #define _HSPLL_OSC 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
3034 #define _HSPLL_OSC_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
3035 #define _RCIO_OSC 0xF7 // External RC oscillator, port function on RA6.
3036 #define _RCIO_OSC_1H 0xF7 // External RC oscillator, port function on RA6.
3037 #define _INTIO2_OSC 0xF8 // Internal RC oscillator, port function on RA6 and port function on RA7.
3038 #define _INTIO2_OSC_1H 0xF8 // Internal RC oscillator, port function on RA6 and port function on RA7.
3039 #define _INTIO1_OSC 0xF9 // Internal RC oscillator, CLKO function on RA6 and port function on RA7.
3040 #define _INTIO1_OSC_1H 0xF9 // Internal RC oscillator, CLKO function on RA6 and port function on RA7.
3041 #define _RC_OSC 0xFC // External RC oscillator, CLKO function on RA6.
3042 #define _RC_OSC_1H 0xFC // External RC oscillator, CLKO function on RA6.
3043 #define _FSCM_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3044 #define _FSCM_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3045 #define _IESO_OFF_1H 0x7F // Internal/External Switchover mode disabled.
3046 #define _IESO_ON_1H 0xFF // Internal/External Switchover mode enabled.
3048 //----------------------------- CONFIG2L Options -------------------------------
3050 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3051 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3052 #define _BOR_OFF_2L 0xFD // Brown-out Reset disabled.
3053 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled.
3054 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
3055 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
3056 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
3057 #define _BORV_20_2L 0xFF // VBOR set to 2.0V.
3059 //----------------------------- CONFIG2H Options -------------------------------
3061 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3062 #define _WDT_ON_2H 0xFF // WDT enabled.
3063 #define _WDTPS_1_2H 0xE1 // 1:1.
3064 #define _WDTPS_2_2H 0xE3 // 1:2.
3065 #define _WDTPS_4_2H 0xE5 // 1:4.
3066 #define _WDTPS_8_2H 0xE7 // 1:8.
3067 #define _WDTPS_16_2H 0xE9 // 1:16.
3068 #define _WDTPS_32_2H 0xEB // 1:32.
3069 #define _WDTPS_64_2H 0xED // 1:64.
3070 #define _WDTPS_128_2H 0xEF // 1:128.
3071 #define _WDTPS_256_2H 0xF1 // 1:256.
3072 #define _WDTPS_512_2H 0xF3 // 1:512.
3073 #define _1K 0xF5 // 1:1024.
3074 #define _WDTPS_1K_2H 0xF5 // 1:1024.
3075 #define _2K 0xF7 // 1:2048.
3076 #define _WDTPS_2K_2H 0xF7 // 1:2048.
3077 #define _4K 0xF9 // 1:4096.
3078 #define _WDTPS_4K_2H 0xF9 // 1:4096.
3079 #define _8K 0xFB // 1:8192.
3080 #define _WDTPS_8K_2H 0xFB // 1:8192.
3081 #define _16K 0xFD // 1:16384.
3082 #define _WDTPS_16K_2H 0xFD // 1:16384.
3083 #define _32K 0xFF // 1:32768.
3084 #define _WDTPS_32K_2H 0xFF // 1:32768.
3086 //----------------------------- CONFIG3H Options -------------------------------
3088 #define _CCP2MX_OFF 0xFE // CCP2 input/output is multiplexed with RB3.
3089 #define _CCP2MX_OFF_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3090 #define _CCP2MX_B3 0xFE // CCP2 input/output is multiplexed with RB3.
3091 #define _CCP2MX_B3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3092 #define _CCP2MX_ON 0xFF // CCP2 input/output is multiplexed with RC1.
3093 #define _CCP2MX_ON_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3094 #define _CCP2MX_C1 0xFF // CCP2 input/output is multiplexed with RC1.
3095 #define _CCP2MX_C1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3096 #define _PBAD_DIG_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3097 #define _PBAD_ANA_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3098 #define _MCLRE_OFF_3H 0x7F // MCLR disabled; RE3 input is enabled in 40-pin devices only (PIC18F4X20).
3099 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3101 //----------------------------- CONFIG4L Options -------------------------------
3103 #define _STVR_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3104 #define _STVR_ON_4L 0xFF // Stack full/underflow will cause Reset.
3105 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3106 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3107 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3108 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3110 //----------------------------- CONFIG5L Options -------------------------------
3112 #define _CP0_ON_5L 0xFE // Block 0 (000200-0007FFh) code-protected.
3113 #define _CP0_OFF_5L 0xFF // Block 0 (000200-0007FFh) not code-protected.
3114 #define _CP1_ON_5L 0xFD // Block 1 (000800-000FFFh) code-protected.
3115 #define _CP1_OFF_5L 0xFF // Block 1 (000800-000FFFh) not code-protected.
3117 //----------------------------- CONFIG5H Options -------------------------------
3119 #define _CPB_ON_5H 0xBF // Boot block (000000-0001FFh) is code-protected.
3120 #define _CPB_OFF_5H 0xFF // Boot block (000000-0001FFh) is not code-protected.
3121 #define _CPD_ON_5H 0x7F // Data EEPROM is code-protected.
3122 #define _CPD_OFF_5H 0xFF // Data EEPROM is not code-protected.
3124 //----------------------------- CONFIG6L Options -------------------------------
3126 #define _WRT0_ON_6L 0xFE // Block 0 (000200-0007FFh) write-protected.
3127 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-0007FFh) not write-protected.
3128 #define _WRT1_ON_6L 0xFD // Block 1 (000800-000FFFh) write-protected.
3129 #define _WRT1_OFF_6L 0xFF // Block 1 (000800-000FFFh) not write-protected.
3131 //----------------------------- CONFIG6H Options -------------------------------
3133 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) are write-protected.
3134 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) are not write-protected.
3135 #define _WRTB_ON_6H 0xBF // Boot block (000000-0001FFh) is write-protected.
3136 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0001FFh) is not write-protected.
3137 #define _WRTD_ON_6H 0x7F // Data EEPROM is write-protected.
3138 #define _WRTD_OFF_6H 0xFF // Data EEPROM is not write-protected.
3140 //----------------------------- CONFIG7L Options -------------------------------
3142 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-0007FFh) protected from table reads executed in other blocks.
3143 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-0007FFh) not protected from table reads executed in other blocks.
3144 #define _EBTR1_ON_7L 0xFD // Block 1 (000800-000FFFh) protected from table reads executed in other blocks.
3145 #define _EBTR1_OFF_7L 0xFF // Block 1 (000800-000FFFh) not protected from table reads executed in other blocks.
3147 //----------------------------- CONFIG7H Options -------------------------------
3149 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0001FFh) is protected from table reads executed in other blocks.
3150 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0001FFh) is not protected from table reads executed in other blocks.
3152 //==============================================================================
3154 #define __DEVID1 0x3FFFFE
3155 #define __DEVID2 0x3FFFFF
3157 #define __IDLOC0 0x200000
3158 #define __IDLOC1 0x200001
3159 #define __IDLOC2 0x200002
3160 #define __IDLOC3 0x200003
3161 #define __IDLOC4 0x200004
3162 #define __IDLOC5 0x200005
3163 #define __IDLOC6 0x200006
3164 #define __IDLOC7 0x200007
3166 #endif // #ifndef __PIC18LF4220_H__