2 * This declarations of the PIC18LF4321 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:02 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF4321_H__
26 #define __PIC18LF4321_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
105 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
107 #define _PORTA_RA0 0x01
108 #define _PORTA_AN0 0x01
109 #define _PORTA_C1N 0x01
110 #define _PORTA_RA1 0x02
111 #define _PORTA_AN1 0x02
112 #define _PORTA_C2N 0x02
113 #define _PORTA_RA2 0x04
114 #define _PORTA_AN2 0x04
115 #define _PORTA_C2P 0x04
116 #define _PORTA_VREFM 0x04
117 #define _PORTA_CVREF 0x04
118 #define _PORTA_RA3 0x08
119 #define _PORTA_AN3 0x08
120 #define _PORTA_C1P 0x08
121 #define _PORTA_VREFP 0x08
122 #define _PORTA_RA4 0x10
123 #define _PORTA_C1OUT 0x10
124 #define _PORTA_T0CKI 0x10
125 #define _PORTA_RA5 0x20
126 #define _PORTA_AN4 0x20
127 #define _PORTA_C2OUT 0x20
128 #define _PORTA_HLVDIN 0x20
129 #define _PORTA_NOT_SS 0x20
130 #define _PORTA_RA6 0x40
131 #define _PORTA_OSC2 0x40
132 #define _PORTA_CLKO 0x40
133 #define _PORTA_RA7 0x80
134 #define _PORTA_OSC1 0x80
135 #define _PORTA_CLKI 0x80
137 //==============================================================================
140 //==============================================================================
143 extern __at(0x0F81) __sfr PORTB
;
208 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
210 #define _PORTB_RB0 0x01
211 #define _PORTB_INT0 0x01
212 #define _PORTB_AN12 0x01
213 #define _PORTB_FLT0 0x01
214 #define _PORTB_RB1 0x02
215 #define _PORTB_INT1 0x02
216 #define _PORTB_AN10 0x02
217 #define _PORTB_RB2 0x04
218 #define _PORTB_INT2 0x04
219 #define _PORTB_AN8 0x04
220 #define _PORTB_RB3 0x08
221 #define _PORTB_CCP2 0x08
222 #define _PORTB_AN9 0x08
223 #define _PORTB_RB4 0x10
224 #define _PORTB_KBI0 0x10
225 #define _PORTB_AN11 0x10
226 #define _PORTB_RB5 0x20
227 #define _PORTB_KBI1 0x20
228 #define _PORTB_PGM 0x20
229 #define _PORTB_RB6 0x40
230 #define _PORTB_KBI2 0x40
231 #define _PORTB_PGC 0x40
232 #define _PORTB_RB7 0x80
233 #define _PORTB_KBI3 0x80
234 #define _PORTB_PGD 0x80
236 //==============================================================================
239 //==============================================================================
242 extern __at(0x0F82) __sfr PORTC
;
295 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
297 #define _PORTC_RC0 0x01
298 #define _PORTC_T1OSO 0x01
299 #define _PORTC_T13CKI 0x01
300 #define _PORTC_T1CKI 0x01
301 #define _PORTC_RC1 0x02
302 #define _PORTC_T1OSI 0x02
303 #define _PORTC_CCP2 0x02
304 #define _PORTC_RC2 0x04
305 #define _PORTC_CCP1 0x04
306 #define _PORTC_P1A 0x04
307 #define _PORTC_RC3 0x08
308 #define _PORTC_SCK 0x08
309 #define _PORTC_SCL 0x08
310 #define _PORTC_RC4 0x10
311 #define _PORTC_SDI 0x10
312 #define _PORTC_SDA 0x10
313 #define _PORTC_RC5 0x20
314 #define _PORTC_SDO 0x20
315 #define _PORTC_RC6 0x40
316 #define _PORTC_TX 0x40
317 #define _PORTC_CK 0x40
318 #define _PORTC_RC7 0x80
319 #define _PORTC_RX 0x80
321 //==============================================================================
324 //==============================================================================
327 extern __at(0x0F83) __sfr PORTD
;
368 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
370 #define _PORTD_RD0 0x01
371 #define _PORTD_PSP0 0x01
372 #define _PORTD_RD1 0x02
373 #define _PORTD_PSP1 0x02
374 #define _PORTD_RD2 0x04
375 #define _PORTD_PSP2 0x04
376 #define _PORTD_RD3 0x08
377 #define _PORTD_PSP3 0x08
378 #define _PORTD_RD4 0x10
379 #define _PORTD_PSP4 0x10
380 #define _PORTD_RD5 0x20
381 #define _PORTD_PSP5 0x20
382 #define _PORTD_P1B 0x20
383 #define _PORTD_RD6 0x40
384 #define _PORTD_PSP6 0x40
385 #define _PORTD_P1C 0x40
386 #define _PORTD_RD7 0x80
387 #define _PORTD_PSP7 0x80
388 #define _PORTD_P1D 0x80
390 //==============================================================================
393 //==============================================================================
396 extern __at(0x0F84) __sfr PORTE
;
429 unsigned NOT_MCLR
: 1;
455 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
457 #define _PORTE_RE0 0x01
458 #define _PORTE_RD 0x01
459 #define _PORTE_NOT_RD 0x01
460 #define _PORTE_AN5 0x01
461 #define _PORTE_RE1 0x02
462 #define _PORTE_WR 0x02
463 #define _PORTE_NOT_WR 0x02
464 #define _PORTE_AN6 0x02
465 #define _PORTE_RE2 0x04
466 #define _PORTE_CS 0x04
467 #define _PORTE_NOT_CS 0x04
468 #define _PORTE_AN7 0x04
469 #define _PORTE_RE3 0x08
470 #define _PORTE_MCLR 0x08
471 #define _PORTE_NOT_MCLR 0x08
472 #define _PORTE_VPP 0x08
474 //==============================================================================
477 //==============================================================================
480 extern __at(0x0F89) __sfr LATA
;
494 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
505 //==============================================================================
508 //==============================================================================
511 extern __at(0x0F8A) __sfr LATB
;
525 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
536 //==============================================================================
539 //==============================================================================
542 extern __at(0x0F8B) __sfr LATC
;
556 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
567 //==============================================================================
570 //==============================================================================
573 extern __at(0x0F8C) __sfr LATD
;
587 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
598 //==============================================================================
601 //==============================================================================
604 extern __at(0x0F8D) __sfr LATE
;
627 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
633 //==============================================================================
636 //==============================================================================
639 extern __at(0x0F92) __sfr DDRA
;
668 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
687 //==============================================================================
690 //==============================================================================
693 extern __at(0x0F92) __sfr TRISA
;
722 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
724 #define _TRISA_TRISA0 0x01
725 #define _TRISA_RA0 0x01
726 #define _TRISA_TRISA1 0x02
727 #define _TRISA_RA1 0x02
728 #define _TRISA_TRISA2 0x04
729 #define _TRISA_RA2 0x04
730 #define _TRISA_TRISA3 0x08
731 #define _TRISA_RA3 0x08
732 #define _TRISA_TRISA4 0x10
733 #define _TRISA_RA4 0x10
734 #define _TRISA_TRISA5 0x20
735 #define _TRISA_RA5 0x20
736 #define _TRISA_TRISA6 0x40
737 #define _TRISA_RA6 0x40
738 #define _TRISA_TRISA7 0x80
739 #define _TRISA_RA7 0x80
741 //==============================================================================
744 //==============================================================================
747 extern __at(0x0F93) __sfr DDRB
;
776 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
795 //==============================================================================
798 //==============================================================================
801 extern __at(0x0F93) __sfr TRISB
;
830 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
832 #define _TRISB_TRISB0 0x01
833 #define _TRISB_RB0 0x01
834 #define _TRISB_TRISB1 0x02
835 #define _TRISB_RB1 0x02
836 #define _TRISB_TRISB2 0x04
837 #define _TRISB_RB2 0x04
838 #define _TRISB_TRISB3 0x08
839 #define _TRISB_RB3 0x08
840 #define _TRISB_TRISB4 0x10
841 #define _TRISB_RB4 0x10
842 #define _TRISB_TRISB5 0x20
843 #define _TRISB_RB5 0x20
844 #define _TRISB_TRISB6 0x40
845 #define _TRISB_RB6 0x40
846 #define _TRISB_TRISB7 0x80
847 #define _TRISB_RB7 0x80
849 //==============================================================================
852 //==============================================================================
855 extern __at(0x0F94) __sfr DDRC
;
884 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
903 //==============================================================================
906 //==============================================================================
909 extern __at(0x0F94) __sfr TRISC
;
938 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
940 #define _TRISC_TRISC0 0x01
941 #define _TRISC_RC0 0x01
942 #define _TRISC_TRISC1 0x02
943 #define _TRISC_RC1 0x02
944 #define _TRISC_TRISC2 0x04
945 #define _TRISC_RC2 0x04
946 #define _TRISC_TRISC3 0x08
947 #define _TRISC_RC3 0x08
948 #define _TRISC_TRISC4 0x10
949 #define _TRISC_RC4 0x10
950 #define _TRISC_TRISC5 0x20
951 #define _TRISC_RC5 0x20
952 #define _TRISC_TRISC6 0x40
953 #define _TRISC_RC6 0x40
954 #define _TRISC_TRISC7 0x80
955 #define _TRISC_RC7 0x80
957 //==============================================================================
960 //==============================================================================
963 extern __at(0x0F95) __sfr DDRD
;
992 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1000 #define _TRISD3 0x08
1002 #define _TRISD4 0x10
1004 #define _TRISD5 0x20
1006 #define _TRISD6 0x40
1008 #define _TRISD7 0x80
1011 //==============================================================================
1014 //==============================================================================
1017 extern __at(0x0F95) __sfr TRISD
;
1023 unsigned TRISD0
: 1;
1024 unsigned TRISD1
: 1;
1025 unsigned TRISD2
: 1;
1026 unsigned TRISD3
: 1;
1027 unsigned TRISD4
: 1;
1028 unsigned TRISD5
: 1;
1029 unsigned TRISD6
: 1;
1030 unsigned TRISD7
: 1;
1046 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1048 #define _TRISD_TRISD0 0x01
1049 #define _TRISD_RD0 0x01
1050 #define _TRISD_TRISD1 0x02
1051 #define _TRISD_RD1 0x02
1052 #define _TRISD_TRISD2 0x04
1053 #define _TRISD_RD2 0x04
1054 #define _TRISD_TRISD3 0x08
1055 #define _TRISD_RD3 0x08
1056 #define _TRISD_TRISD4 0x10
1057 #define _TRISD_RD4 0x10
1058 #define _TRISD_TRISD5 0x20
1059 #define _TRISD_RD5 0x20
1060 #define _TRISD_TRISD6 0x40
1061 #define _TRISD_RD6 0x40
1062 #define _TRISD_TRISD7 0x80
1063 #define _TRISD_RD7 0x80
1065 //==============================================================================
1068 //==============================================================================
1071 extern __at(0x0F96) __sfr DDRE
;
1077 unsigned TRISE0
: 1;
1078 unsigned TRISE1
: 1;
1079 unsigned TRISE2
: 1;
1081 unsigned PSPMODE
: 1;
1112 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1114 #define _TRISE0 0x01
1116 #define _TRISE1 0x02
1118 #define _TRISE2 0x04
1121 #define _PSPMODE 0x10
1126 //==============================================================================
1129 //==============================================================================
1132 extern __at(0x0F96) __sfr TRISE
;
1138 unsigned TRISE0
: 1;
1139 unsigned TRISE1
: 1;
1140 unsigned TRISE2
: 1;
1142 unsigned PSPMODE
: 1;
1173 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1175 #define _TRISE_TRISE0 0x01
1176 #define _TRISE_RE0 0x01
1177 #define _TRISE_TRISE1 0x02
1178 #define _TRISE_RE1 0x02
1179 #define _TRISE_TRISE2 0x04
1180 #define _TRISE_RE2 0x04
1181 #define _TRISE_RE3 0x08
1182 #define _TRISE_PSPMODE 0x10
1183 #define _TRISE_IBOV 0x20
1184 #define _TRISE_OBF 0x40
1185 #define _TRISE_IBF 0x80
1187 //==============================================================================
1190 //==============================================================================
1193 extern __at(0x0F9B) __sfr OSCTUNE
;
1206 unsigned INTSRC
: 1;
1216 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1224 #define _INTSRC 0x80
1226 //==============================================================================
1229 //==============================================================================
1232 extern __at(0x0F9D) __sfr PIE1
;
1236 unsigned TMR1IE
: 1;
1237 unsigned TMR2IE
: 1;
1238 unsigned CCP1IE
: 1;
1246 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1248 #define _TMR1IE 0x01
1249 #define _TMR2IE 0x02
1250 #define _CCP1IE 0x04
1257 //==============================================================================
1260 //==============================================================================
1263 extern __at(0x0F9E) __sfr PIR1
;
1267 unsigned TMR1IF
: 1;
1268 unsigned TMR2IF
: 1;
1269 unsigned CCP1IF
: 1;
1277 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1279 #define _TMR1IF 0x01
1280 #define _TMR2IF 0x02
1281 #define _CCP1IF 0x04
1288 //==============================================================================
1291 //==============================================================================
1294 extern __at(0x0F9F) __sfr IPR1
;
1298 unsigned TMR1IP
: 1;
1299 unsigned TMR2IP
: 1;
1300 unsigned CCP1IP
: 1;
1308 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1310 #define _TMR1IP 0x01
1311 #define _TMR2IP 0x02
1312 #define _CCP1IP 0x04
1319 //==============================================================================
1322 //==============================================================================
1325 extern __at(0x0FA0) __sfr PIE2
;
1331 unsigned CCP2IE
: 1;
1332 unsigned TMR3IE
: 1;
1333 unsigned HLVDIE
: 1;
1338 unsigned OSCFIE
: 1;
1354 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1356 #define _CCP2IE 0x01
1357 #define _TMR3IE 0x02
1358 #define _HLVDIE 0x04
1363 #define _OSCFIE 0x80
1365 //==============================================================================
1368 //==============================================================================
1371 extern __at(0x0FA1) __sfr PIR2
;
1377 unsigned CCP2IF
: 1;
1378 unsigned TMR3IF
: 1;
1379 unsigned HLVDIF
: 1;
1384 unsigned OSCFIF
: 1;
1400 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1402 #define _CCP2IF 0x01
1403 #define _TMR3IF 0x02
1404 #define _HLVDIF 0x04
1409 #define _OSCFIF 0x80
1411 //==============================================================================
1414 //==============================================================================
1417 extern __at(0x0FA2) __sfr IPR2
;
1423 unsigned CCP2IP
: 1;
1424 unsigned TMR3IP
: 1;
1425 unsigned HLVDIP
: 1;
1430 unsigned OSCFIP
: 1;
1446 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1448 #define _CCP2IP 0x01
1449 #define _TMR3IP 0x02
1450 #define _HLVDIP 0x04
1455 #define _OSCFIP 0x80
1457 //==============================================================================
1460 //==============================================================================
1463 extern __at(0x0FA6) __sfr EECON1
;
1477 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1487 //==============================================================================
1489 extern __at(0x0FA7) __sfr EECON2
;
1490 extern __at(0x0FA8) __sfr EEDATA
;
1491 extern __at(0x0FA9) __sfr EEADR
;
1493 //==============================================================================
1496 extern __at(0x0FAB) __sfr RCSTA
;
1525 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1537 //==============================================================================
1540 //==============================================================================
1543 extern __at(0x0FAC) __sfr TXSTA
;
1557 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1568 //==============================================================================
1570 extern __at(0x0FAD) __sfr TXREG
;
1571 extern __at(0x0FAE) __sfr RCREG
;
1572 extern __at(0x0FAF) __sfr SPBRG
;
1573 extern __at(0x0FB0) __sfr SPBRGH
;
1575 //==============================================================================
1578 extern __at(0x0FB1) __sfr T3CON
;
1584 unsigned TMR3ON
: 1;
1585 unsigned TMR3CS
: 1;
1586 unsigned NOT_T3SYNC
: 1;
1587 unsigned T3CCP1
: 1;
1588 unsigned T3CKPS0
: 1;
1589 unsigned T3CKPS1
: 1;
1590 unsigned T3CCP2
: 1;
1598 unsigned T3SYNC
: 1;
1609 unsigned T3CKPS
: 2;
1614 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1616 #define _T3CON_TMR3ON 0x01
1617 #define _T3CON_TMR3CS 0x02
1618 #define _T3CON_NOT_T3SYNC 0x04
1619 #define _T3CON_T3SYNC 0x04
1620 #define _T3CON_T3CCP1 0x08
1621 #define _T3CON_T3CKPS0 0x10
1622 #define _T3CON_T3CKPS1 0x20
1623 #define _T3CON_T3CCP2 0x40
1624 #define _T3CON_RD16 0x80
1626 //==============================================================================
1628 extern __at(0x0FB2) __sfr TMR3
;
1629 extern __at(0x0FB2) __sfr TMR3L
;
1630 extern __at(0x0FB3) __sfr TMR3H
;
1632 //==============================================================================
1635 extern __at(0x0FB4) __sfr CMCON
;
1658 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1669 //==============================================================================
1672 //==============================================================================
1675 extern __at(0x0FB5) __sfr CVRCON
;
1698 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1709 //==============================================================================
1712 //==============================================================================
1715 extern __at(0x0FB6) __sfr ECCP1AS
;
1721 unsigned PSSBD0
: 1;
1722 unsigned PSSBD1
: 1;
1723 unsigned PSSAC0
: 1;
1724 unsigned PSSAC1
: 1;
1725 unsigned ECCPAS0
: 1;
1726 unsigned ECCPAS1
: 1;
1727 unsigned ECCPAS2
: 1;
1728 unsigned ECCPASE
: 1;
1747 unsigned ECCPAS
: 3;
1752 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1754 #define _PSSBD0 0x01
1755 #define _PSSBD1 0x02
1756 #define _PSSAC0 0x04
1757 #define _PSSAC1 0x08
1758 #define _ECCPAS0 0x10
1759 #define _ECCPAS1 0x20
1760 #define _ECCPAS2 0x40
1761 #define _ECCPASE 0x80
1763 //==============================================================================
1766 //==============================================================================
1769 extern __at(0x0FB7) __sfr ECCP1DEL
;
1792 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
1803 //==============================================================================
1806 //==============================================================================
1809 extern __at(0x0FB7) __sfr PWM1CON
;
1832 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1834 #define _PWM1CON_PDC0 0x01
1835 #define _PWM1CON_PDC1 0x02
1836 #define _PWM1CON_PDC2 0x04
1837 #define _PWM1CON_PDC3 0x08
1838 #define _PWM1CON_PDC4 0x10
1839 #define _PWM1CON_PDC5 0x20
1840 #define _PWM1CON_PDC6 0x40
1841 #define _PWM1CON_PRSEN 0x80
1843 //==============================================================================
1846 //==============================================================================
1849 extern __at(0x0FB8) __sfr BAUDCON
;
1862 unsigned ABDOVF
: 1;
1878 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1888 #define _ABDOVF 0x80
1890 //==============================================================================
1893 //==============================================================================
1896 extern __at(0x0FB8) __sfr BAUDCTL
;
1909 unsigned ABDOVF
: 1;
1925 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1927 #define _BAUDCTL_ABDEN 0x01
1928 #define _BAUDCTL_WUE 0x02
1929 #define _BAUDCTL_BRG16 0x08
1930 #define _BAUDCTL_TXCKP 0x10
1931 #define _BAUDCTL_SCKP 0x10
1932 #define _BAUDCTL_RXDTP 0x20
1933 #define _BAUDCTL_RCIDL 0x40
1934 #define _BAUDCTL_RCMT 0x40
1935 #define _BAUDCTL_ABDOVF 0x80
1937 //==============================================================================
1940 //==============================================================================
1943 extern __at(0x0FBA) __sfr CCP2CON
;
1949 unsigned CCP2M0
: 1;
1950 unsigned CCP2M1
: 1;
1951 unsigned CCP2M2
: 1;
1952 unsigned CCP2M3
: 1;
1985 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1987 #define _CCP2M0 0x01
1988 #define _CCP2M1 0x02
1989 #define _CCP2M2 0x04
1990 #define _CCP2M3 0x08
1996 //==============================================================================
1998 extern __at(0x0FBB) __sfr CCPR2
;
1999 extern __at(0x0FBB) __sfr CCPR2L
;
2000 extern __at(0x0FBC) __sfr CCPR2H
;
2002 //==============================================================================
2005 extern __at(0x0FBD) __sfr CCP1CON
;
2011 unsigned CCP1M0
: 1;
2012 unsigned CCP1M1
: 1;
2013 unsigned CCP1M2
: 1;
2014 unsigned CCP1M3
: 1;
2053 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2055 #define _CCP1M0 0x01
2056 #define _CCP1M1 0x02
2057 #define _CCP1M2 0x04
2058 #define _CCP1M3 0x08
2066 //==============================================================================
2069 //==============================================================================
2072 extern __at(0x0FBD) __sfr ECCP1CON
;
2078 unsigned CCP1M0
: 1;
2079 unsigned CCP1M1
: 1;
2080 unsigned CCP1M2
: 1;
2081 unsigned CCP1M3
: 1;
2120 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
2122 #define _ECCP1CON_CCP1M0 0x01
2123 #define _ECCP1CON_CCP1M1 0x02
2124 #define _ECCP1CON_CCP1M2 0x04
2125 #define _ECCP1CON_CCP1M3 0x08
2126 #define _ECCP1CON_DC1B0 0x10
2127 #define _ECCP1CON_CCP1Y 0x10
2128 #define _ECCP1CON_DC1B1 0x20
2129 #define _ECCP1CON_CCP1X 0x20
2130 #define _ECCP1CON_P1M0 0x40
2131 #define _ECCP1CON_P1M1 0x80
2133 //==============================================================================
2135 extern __at(0x0FBE) __sfr CCPR1
;
2136 extern __at(0x0FBE) __sfr CCPR1L
;
2137 extern __at(0x0FBF) __sfr CCPR1H
;
2139 //==============================================================================
2142 extern __at(0x0FC0) __sfr ADCON2
;
2172 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2182 //==============================================================================
2185 //==============================================================================
2188 extern __at(0x0FC1) __sfr ADCON1
;
2218 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2227 //==============================================================================
2230 //==============================================================================
2233 extern __at(0x0FC2) __sfr ADCON0
;
2240 unsigned GO_NOT_DONE
: 1;
2276 unsigned NOT_DONE
: 1;
2288 unsigned GO_DONE
: 1;
2305 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2308 #define _GO_NOT_DONE 0x02
2311 #define _NOT_DONE 0x02
2312 #define _GO_DONE 0x02
2318 //==============================================================================
2320 extern __at(0x0FC3) __sfr ADRES
;
2321 extern __at(0x0FC3) __sfr ADRESL
;
2322 extern __at(0x0FC4) __sfr ADRESH
;
2324 //==============================================================================
2327 extern __at(0x0FC5) __sfr SSPCON2
;
2339 unsigned ACKSTAT
: 1;
2346 unsigned ADMSK1
: 1;
2347 unsigned ADMSK2
: 1;
2348 unsigned ADMSK3
: 1;
2349 unsigned ADMSK4
: 1;
2350 unsigned ADMSK5
: 1;
2356 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2360 #define _ADMSK1 0x02
2362 #define _ADMSK2 0x04
2364 #define _ADMSK3 0x08
2366 #define _ADMSK4 0x10
2368 #define _ADMSK5 0x20
2369 #define _ACKSTAT 0x40
2372 //==============================================================================
2375 //==============================================================================
2378 extern __at(0x0FC6) __sfr SSPCON1
;
2401 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2412 //==============================================================================
2415 //==============================================================================
2418 extern __at(0x0FC7) __sfr SSPSTAT
;
2426 unsigned R_NOT_W
: 1;
2429 unsigned D_NOT_A
: 1;
2474 unsigned NOT_WRITE
: 1;
2477 unsigned NOT_ADDRESS
: 1;
2483 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2487 #define _R_NOT_W 0x04
2491 #define _NOT_WRITE 0x04
2494 #define _D_NOT_A 0x20
2498 #define _NOT_ADDRESS 0x20
2502 //==============================================================================
2504 extern __at(0x0FC8) __sfr SSPADD
;
2505 extern __at(0x0FC9) __sfr SSPBUF
;
2507 //==============================================================================
2510 extern __at(0x0FCA) __sfr T2CON
;
2516 unsigned T2CKPS0
: 1;
2517 unsigned T2CKPS1
: 1;
2518 unsigned TMR2ON
: 1;
2519 unsigned TOUTPS0
: 1;
2520 unsigned TOUTPS1
: 1;
2521 unsigned TOUTPS2
: 1;
2522 unsigned TOUTPS3
: 1;
2531 unsigned T2OUTPS0
: 1;
2532 unsigned T2OUTPS1
: 1;
2533 unsigned T2OUTPS2
: 1;
2534 unsigned T2OUTPS3
: 1;
2540 unsigned T2CKPS
: 2;
2547 unsigned TOUTPS
: 4;
2554 unsigned T2OUTPS
: 4;
2559 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2561 #define _T2CKPS0 0x01
2562 #define _T2CKPS1 0x02
2563 #define _TMR2ON 0x04
2564 #define _TOUTPS0 0x08
2565 #define _T2OUTPS0 0x08
2566 #define _TOUTPS1 0x10
2567 #define _T2OUTPS1 0x10
2568 #define _TOUTPS2 0x20
2569 #define _T2OUTPS2 0x20
2570 #define _TOUTPS3 0x40
2571 #define _T2OUTPS3 0x40
2573 //==============================================================================
2575 extern __at(0x0FCB) __sfr PR2
;
2576 extern __at(0x0FCC) __sfr TMR2
;
2578 //==============================================================================
2581 extern __at(0x0FCD) __sfr T1CON
;
2587 unsigned TMR1ON
: 1;
2588 unsigned TMR1CS
: 1;
2589 unsigned NOT_T1SYNC
: 1;
2590 unsigned T1OSCEN
: 1;
2591 unsigned T1CKPS0
: 1;
2592 unsigned T1CKPS1
: 1;
2601 unsigned T1SYNC
: 1;
2612 unsigned T1CKPS
: 2;
2617 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2619 #define _TMR1ON 0x01
2620 #define _TMR1CS 0x02
2621 #define _NOT_T1SYNC 0x04
2622 #define _T1SYNC 0x04
2623 #define _T1OSCEN 0x08
2624 #define _T1CKPS0 0x10
2625 #define _T1CKPS1 0x20
2629 //==============================================================================
2631 extern __at(0x0FCE) __sfr TMR1
;
2632 extern __at(0x0FCE) __sfr TMR1L
;
2633 extern __at(0x0FCF) __sfr TMR1H
;
2635 //==============================================================================
2638 extern __at(0x0FD0) __sfr RCON
;
2644 unsigned NOT_BOR
: 1;
2645 unsigned NOT_POR
: 1;
2646 unsigned NOT_PD
: 1;
2647 unsigned NOT_TO
: 1;
2648 unsigned NOT_RI
: 1;
2650 unsigned SBOREN
: 1;
2667 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2669 #define _NOT_BOR 0x01
2671 #define _NOT_POR 0x02
2673 #define _NOT_PD 0x04
2675 #define _NOT_TO 0x08
2677 #define _NOT_RI 0x10
2679 #define _SBOREN 0x40
2682 //==============================================================================
2685 //==============================================================================
2688 extern __at(0x0FD1) __sfr WDTCON
;
2694 unsigned SWDTEN
: 1;
2717 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2719 #define _SWDTEN 0x01
2722 //==============================================================================
2725 //==============================================================================
2728 extern __at(0x0FD2) __sfr HLVDCON
;
2734 unsigned HLVDL0
: 1;
2735 unsigned HLVDL1
: 1;
2736 unsigned HLVDL2
: 1;
2737 unsigned HLVDL3
: 1;
2738 unsigned HLVDEN
: 1;
2741 unsigned VDIRMAG
: 1;
2787 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2789 #define _HLVDL0 0x01
2792 #define _HLVDL1 0x02
2795 #define _HLVDL2 0x04
2798 #define _HLVDL3 0x08
2801 #define _HLVDEN 0x10
2805 #define _VDIRMAG 0x80
2807 //==============================================================================
2810 //==============================================================================
2813 extern __at(0x0FD2) __sfr LVDCON
;
2819 unsigned HLVDL0
: 1;
2820 unsigned HLVDL1
: 1;
2821 unsigned HLVDL2
: 1;
2822 unsigned HLVDL3
: 1;
2823 unsigned HLVDEN
: 1;
2826 unsigned VDIRMAG
: 1;
2872 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2874 #define _LVDCON_HLVDL0 0x01
2875 #define _LVDCON_LVDL0 0x01
2876 #define _LVDCON_LVV0 0x01
2877 #define _LVDCON_HLVDL1 0x02
2878 #define _LVDCON_LVDL1 0x02
2879 #define _LVDCON_LVV1 0x02
2880 #define _LVDCON_HLVDL2 0x04
2881 #define _LVDCON_LVDL2 0x04
2882 #define _LVDCON_LVV2 0x04
2883 #define _LVDCON_HLVDL3 0x08
2884 #define _LVDCON_LVDL3 0x08
2885 #define _LVDCON_LVV3 0x08
2886 #define _LVDCON_HLVDEN 0x10
2887 #define _LVDCON_LVDEN 0x10
2888 #define _LVDCON_IRVST 0x20
2889 #define _LVDCON_BGST 0x20
2890 #define _LVDCON_VDIRMAG 0x80
2892 //==============================================================================
2895 //==============================================================================
2898 extern __at(0x0FD3) __sfr OSCCON
;
2940 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2952 //==============================================================================
2955 //==============================================================================
2958 extern __at(0x0FD5) __sfr T0CON
;
2970 unsigned T08BIT
: 1;
2971 unsigned TMR0ON
: 1;
2982 unsigned T016BIT
: 1;
2993 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3001 #define _T08BIT 0x40
3002 #define _T016BIT 0x40
3003 #define _TMR0ON 0x80
3005 //==============================================================================
3007 extern __at(0x0FD6) __sfr TMR0
;
3008 extern __at(0x0FD6) __sfr TMR0L
;
3009 extern __at(0x0FD7) __sfr TMR0H
;
3011 //==============================================================================
3014 extern __at(0x0FD8) __sfr STATUS
;
3028 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3036 //==============================================================================
3038 extern __at(0x0FD9) __sfr FSR2L
;
3039 extern __at(0x0FDA) __sfr FSR2H
;
3040 extern __at(0x0FDB) __sfr PLUSW2
;
3041 extern __at(0x0FDC) __sfr PREINC2
;
3042 extern __at(0x0FDD) __sfr POSTDEC2
;
3043 extern __at(0x0FDE) __sfr POSTINC2
;
3044 extern __at(0x0FDF) __sfr INDF2
;
3045 extern __at(0x0FE0) __sfr BSR
;
3046 extern __at(0x0FE1) __sfr FSR1L
;
3047 extern __at(0x0FE2) __sfr FSR1H
;
3048 extern __at(0x0FE3) __sfr PLUSW1
;
3049 extern __at(0x0FE4) __sfr PREINC1
;
3050 extern __at(0x0FE5) __sfr POSTDEC1
;
3051 extern __at(0x0FE6) __sfr POSTINC1
;
3052 extern __at(0x0FE7) __sfr INDF1
;
3053 extern __at(0x0FE8) __sfr WREG
;
3054 extern __at(0x0FE9) __sfr FSR0L
;
3055 extern __at(0x0FEA) __sfr FSR0H
;
3056 extern __at(0x0FEB) __sfr PLUSW0
;
3057 extern __at(0x0FEC) __sfr PREINC0
;
3058 extern __at(0x0FED) __sfr POSTDEC0
;
3059 extern __at(0x0FEE) __sfr POSTINC0
;
3060 extern __at(0x0FEF) __sfr INDF0
;
3062 //==============================================================================
3065 extern __at(0x0FF0) __sfr INTCON3
;
3071 unsigned INT1IF
: 1;
3072 unsigned INT2IF
: 1;
3074 unsigned INT1IE
: 1;
3075 unsigned INT2IE
: 1;
3077 unsigned INT1IP
: 1;
3078 unsigned INT2IP
: 1;
3094 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3096 #define _INT1IF 0x01
3098 #define _INT2IF 0x02
3100 #define _INT1IE 0x08
3102 #define _INT2IE 0x10
3104 #define _INT1IP 0x40
3106 #define _INT2IP 0x80
3109 //==============================================================================
3112 //==============================================================================
3115 extern __at(0x0FF1) __sfr INTCON2
;
3123 unsigned TMR0IP
: 1;
3125 unsigned INTEDG2
: 1;
3126 unsigned INTEDG1
: 1;
3127 unsigned INTEDG0
: 1;
3128 unsigned NOT_RBPU
: 1;
3144 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3147 #define _TMR0IP 0x04
3148 #define _INTEDG2 0x10
3149 #define _INTEDG1 0x20
3150 #define _INTEDG0 0x40
3151 #define _NOT_RBPU 0x80
3154 //==============================================================================
3157 //==============================================================================
3160 extern __at(0x0FF2) __sfr INTCON
;
3167 unsigned INT0IF
: 1;
3168 unsigned TMR0IF
: 1;
3170 unsigned INT0IE
: 1;
3171 unsigned TMR0IE
: 1;
3172 unsigned PEIE_GIEL
: 1;
3173 unsigned GIE_GIEH
: 1;
3201 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3204 #define _INT0IF 0x02
3206 #define _TMR0IF 0x04
3209 #define _INT0IE 0x10
3211 #define _TMR0IE 0x20
3213 #define _PEIE_GIEL 0x40
3216 #define _GIE_GIEH 0x80
3220 //==============================================================================
3222 extern __at(0x0FF3) __sfr PROD
;
3223 extern __at(0x0FF3) __sfr PRODL
;
3224 extern __at(0x0FF4) __sfr PRODH
;
3225 extern __at(0x0FF5) __sfr TABLAT
;
3226 extern __at(0x0FF6) __sfr TBLPTR
;
3227 extern __at(0x0FF6) __sfr TBLPTRL
;
3228 extern __at(0x0FF7) __sfr TBLPTRH
;
3229 extern __at(0x0FF8) __sfr TBLPTRU
;
3230 extern __at(0x0FF9) __sfr PC
;
3231 extern __at(0x0FF9) __sfr PCL
;
3232 extern __at(0x0FFA) __sfr PCLATH
;
3233 extern __at(0x0FFB) __sfr PCLATU
;
3235 //==============================================================================
3238 extern __at(0x0FFC) __sfr STKPTR
;
3250 unsigned STKUNF
: 1;
3251 unsigned STKFUL
: 1;
3263 unsigned STKOVF
: 1;
3273 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3280 #define _STKUNF 0x40
3281 #define _STKFUL 0x80
3282 #define _STKOVF 0x80
3284 //==============================================================================
3286 extern __at(0x0FFD) __sfr TOS
;
3287 extern __at(0x0FFD) __sfr TOSL
;
3288 extern __at(0x0FFE) __sfr TOSH
;
3289 extern __at(0x0FFF) __sfr TOSU
;
3291 //==============================================================================
3293 // Configuration Bits
3295 //==============================================================================
3297 #define __CONFIG1H 0x300001
3298 #define __CONFIG2L 0x300002
3299 #define __CONFIG2H 0x300003
3300 #define __CONFIG3H 0x300005
3301 #define __CONFIG4L 0x300006
3302 #define __CONFIG5L 0x300008
3303 #define __CONFIG5H 0x300009
3304 #define __CONFIG6L 0x30000A
3305 #define __CONFIG6H 0x30000B
3306 #define __CONFIG7L 0x30000C
3307 #define __CONFIG7H 0x30000D
3309 //----------------------------- CONFIG1H Options -------------------------------
3311 #define _OSC_LP_1H 0xF0 // LP Oscillator.
3312 #define _OSC_XT_1H 0xF1 // XT Oscillator.
3313 #define _OSC_HS_1H 0xF2 // HS Oscillator.
3314 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3315 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3316 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
3317 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3318 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
3319 #define _OSC_INTIO2_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3320 #define _OSC_INTIO1_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
3321 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3322 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3323 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3324 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3326 //----------------------------- CONFIG2L Options -------------------------------
3328 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3329 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3330 #define _BOR_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3331 #define _BOR_SOFT_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3332 #define _BOR_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3333 #define _BOR_ON_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3334 #define _BORV_0_2L 0xE7 // Maximum Setting.
3335 #define _BORV_1_2L 0xEF
3336 #define _BORV_2_2L 0xF7
3337 #define _BORV_3_2L 0xFF // Minimum Setting.
3339 //----------------------------- CONFIG2H Options -------------------------------
3341 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3342 #define _WDT_ON_2H 0xFF // WDT enabled.
3343 #define _WDTPS_1_2H 0xE1 // 1:1.
3344 #define _WDTPS_2_2H 0xE3 // 1:2.
3345 #define _WDTPS_4_2H 0xE5 // 1:4.
3346 #define _WDTPS_8_2H 0xE7 // 1:8.
3347 #define _WDTPS_16_2H 0xE9 // 1:16.
3348 #define _WDTPS_32_2H 0xEB // 1:32.
3349 #define _WDTPS_64_2H 0xED // 1:64.
3350 #define _WDTPS_128_2H 0xEF // 1:128.
3351 #define _WDTPS_256_2H 0xF1 // 1:256.
3352 #define _WDTPS_512_2H 0xF3 // 1:512.
3353 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3354 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3355 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3356 #define _WDTPS_8192_2H 0xFB // 1:8192.
3357 #define _WDTPS_16384_2H 0xFD // 1:16384.
3358 #define _WDTPS_32768_2H 0xFF // 1:32768.
3360 //----------------------------- CONFIG3H Options -------------------------------
3362 #define _CCP2MX_RB3_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3363 #define _CCP2MX_RC1_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3364 #define _PBADEN_DIG_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3365 #define _PBADEN_ANA_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3366 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3367 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3368 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3369 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3371 //----------------------------- CONFIG4L Options -------------------------------
3373 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3374 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3375 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3376 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3377 #define _BBSIZ_BB256_4L 0xCF // 256 Word.
3378 #define _BBSIZ_BB512_4L 0xDF // 512 Word.
3379 #define _BBSIZ_BB1K_4L 0xFF // 1024 Word.
3380 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3381 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3382 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3383 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3385 //----------------------------- CONFIG5L Options -------------------------------
3387 #define _CP0_ON_5L 0xFE // Block 0 code-protected.
3388 #define _CP0_OFF_5L 0xFF // Block 0 not code-protected.
3389 #define _CP1_ON_5L 0xFD // Block 1 code-protected.
3390 #define _CP1_OFF_5L 0xFF // Block 1 not code-protected.
3392 //----------------------------- CONFIG5H Options -------------------------------
3394 #define _CPB_ON_5H 0xBF // Boot block code-protected.
3395 #define _CPB_OFF_5H 0xFF // Boot block not code-protected.
3396 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3397 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3399 //----------------------------- CONFIG6L Options -------------------------------
3401 #define _WRT0_ON_6L 0xFE // Block 0 write-protected.
3402 #define _WRT0_OFF_6L 0xFF // Block 0 not write-protected.
3403 #define _WRT1_ON_6L 0xFD // Block 1 write-protected.
3404 #define _WRT1_OFF_6L 0xFF // Block 1 not write-protected.
3406 //----------------------------- CONFIG6H Options -------------------------------
3408 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3409 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3410 #define _WRTB_ON_6H 0xBF // Boot block write-protected.
3411 #define _WRTB_OFF_6H 0xFF // Boot block not write-protected.
3412 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3413 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3415 //----------------------------- CONFIG7L Options -------------------------------
3417 #define _EBTR0_ON_7L 0xFE // Block 0 protected from table reads executed in other blocks.
3418 #define _EBTR0_OFF_7L 0xFF // Block 0 not protected from table reads executed in other blocks.
3419 #define _EBTR1_ON_7L 0xFD // Block 1 protected from table reads executed in other blocks.
3420 #define _EBTR1_OFF_7L 0xFF // Block 1 not protected from table reads executed in other blocks.
3422 //----------------------------- CONFIG7H Options -------------------------------
3424 #define _EBTRB_ON_7H 0xBF // Boot block protected from table reads executed in other blocks.
3425 #define _EBTRB_OFF_7H 0xFF // Boot block not protected from table reads executed in other blocks.
3427 //==============================================================================
3429 #define __DEVID1 0x3FFFFE
3430 #define __DEVID2 0x3FFFFF
3432 #define __IDLOC0 0x200000
3433 #define __IDLOC1 0x200001
3434 #define __IDLOC2 0x200002
3435 #define __IDLOC3 0x200003
3436 #define __IDLOC4 0x200004
3437 #define __IDLOC5 0x200005
3438 #define __IDLOC6 0x200006
3439 #define __IDLOC7 0x200007
3441 #endif // #ifndef __PIC18LF4321_H__