2 * This declarations of the PIC18LF4410 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:02 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF4410_H__
26 #define __PIC18LF4410_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
117 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
119 #define _PORTA_RA0 0x01
120 #define _PORTA_AN0 0x01
121 #define _PORTA_RA1 0x02
122 #define _PORTA_AN1 0x02
123 #define _PORTA_RA2 0x04
124 #define _PORTA_AN2 0x04
125 #define _PORTA_VREFN 0x04
126 #define _PORTA_CVREF 0x04
127 #define _PORTA_RA3 0x08
128 #define _PORTA_AN3 0x08
129 #define _PORTA_VREFP 0x08
130 #define _PORTA_RA4 0x10
131 #define _PORTA_T0CKI 0x10
132 #define _PORTA_RA5 0x20
133 #define _PORTA_AN4 0x20
134 #define _PORTA_SS 0x20
135 #define _PORTA_NOT_SS 0x20
136 #define _PORTA_LVDIN 0x20
137 #define _PORTA_HLVDIN 0x20
138 #define _PORTA_RA6 0x40
139 #define _PORTA_OSC2 0x40
140 #define _PORTA_CLKO 0x40
141 #define _PORTA_RA7 0x80
142 #define _PORTA_OSC1 0x80
143 #define _PORTA_CLKI 0x80
145 //==============================================================================
148 //==============================================================================
151 extern __at(0x0F81) __sfr PORTB
;
204 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
206 #define _PORTB_RB0 0x01
207 #define _PORTB_INT0 0x01
208 #define _PORTB_AN12 0x01
209 #define _PORTB_RB1 0x02
210 #define _PORTB_INT1 0x02
211 #define _PORTB_AN10 0x02
212 #define _PORTB_RB2 0x04
213 #define _PORTB_INT2 0x04
214 #define _PORTB_AN8 0x04
215 #define _PORTB_RB3 0x08
216 #define _PORTB_CCP2 0x08
217 #define _PORTB_AN9 0x08
218 #define _PORTB_RB4 0x10
219 #define _PORTB_KBI0 0x10
220 #define _PORTB_AN11 0x10
221 #define _PORTB_RB5 0x20
222 #define _PORTB_KBI1 0x20
223 #define _PORTB_PGM 0x20
224 #define _PORTB_RB6 0x40
225 #define _PORTB_KBI2 0x40
226 #define _PORTB_PGC 0x40
227 #define _PORTB_RB7 0x80
228 #define _PORTB_KBI3 0x80
229 #define _PORTB_PGD 0x80
231 //==============================================================================
234 //==============================================================================
237 extern __at(0x0F82) __sfr PORTC
;
290 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
292 #define _PORTC_RC0 0x01
293 #define _PORTC_T1OSO 0x01
294 #define _PORTC_T13CKI 0x01
295 #define _PORTC_T1CKI 0x01
296 #define _PORTC_RC1 0x02
297 #define _PORTC_T1OSI 0x02
298 #define _PORTC_CCP2 0x02
299 #define _PORTC_RC2 0x04
300 #define _PORTC_CCP1 0x04
301 #define _PORTC_RC3 0x08
302 #define _PORTC_SCK 0x08
303 #define _PORTC_SCL 0x08
304 #define _PORTC_RC4 0x10
305 #define _PORTC_SDI 0x10
306 #define _PORTC_SDA 0x10
307 #define _PORTC_RC5 0x20
308 #define _PORTC_SDO 0x20
309 #define _PORTC_RC6 0x40
310 #define _PORTC_TX 0x40
311 #define _PORTC_CK 0x40
312 #define _PORTC_RC7 0x80
313 #define _PORTC_RX 0x80
315 //==============================================================================
318 //==============================================================================
321 extern __at(0x0F83) __sfr PORTD
;
362 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
364 #define _PORTD_RD0 0x01
365 #define _PORTD_PSP0 0x01
366 #define _PORTD_RD1 0x02
367 #define _PORTD_PSP1 0x02
368 #define _PORTD_RD2 0x04
369 #define _PORTD_PSP2 0x04
370 #define _PORTD_RD3 0x08
371 #define _PORTD_PSP3 0x08
372 #define _PORTD_RD4 0x10
373 #define _PORTD_PSP4 0x10
374 #define _PORTD_RD5 0x20
375 #define _PORTD_PSP5 0x20
376 #define _PORTD_P1B 0x20
377 #define _PORTD_RD6 0x40
378 #define _PORTD_PSP6 0x40
379 #define _PORTD_P1C 0x40
380 #define _PORTD_RD7 0x80
381 #define _PORTD_PSP7 0x80
382 #define _PORTD_P1D 0x80
384 //==============================================================================
387 //==============================================================================
390 extern __at(0x0F84) __sfr PORTE
;
423 unsigned NOT_MCLR
: 1;
449 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
451 #define _PORTE_RE0 0x01
452 #define _PORTE_RD 0x01
453 #define _PORTE_NOT_RD 0x01
454 #define _PORTE_AN5 0x01
455 #define _PORTE_RE1 0x02
456 #define _PORTE_WR 0x02
457 #define _PORTE_NOT_WR 0x02
458 #define _PORTE_AN6 0x02
459 #define _PORTE_RE2 0x04
460 #define _PORTE_CS 0x04
461 #define _PORTE_NOT_CS 0x04
462 #define _PORTE_AN7 0x04
463 #define _PORTE_RE3 0x08
464 #define _PORTE_MCLR 0x08
465 #define _PORTE_NOT_MCLR 0x08
466 #define _PORTE_VPP 0x08
468 //==============================================================================
471 //==============================================================================
474 extern __at(0x0F89) __sfr LATA
;
488 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
499 //==============================================================================
502 //==============================================================================
505 extern __at(0x0F8A) __sfr LATB
;
519 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
530 //==============================================================================
533 //==============================================================================
536 extern __at(0x0F8B) __sfr LATC
;
550 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
561 //==============================================================================
564 //==============================================================================
567 extern __at(0x0F8C) __sfr LATD
;
581 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
592 //==============================================================================
595 //==============================================================================
598 extern __at(0x0F8D) __sfr LATE
;
621 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
627 //==============================================================================
630 //==============================================================================
633 extern __at(0x0F92) __sfr DDRA
;
662 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
681 //==============================================================================
684 //==============================================================================
687 extern __at(0x0F92) __sfr TRISA
;
716 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
718 #define _TRISA_TRISA0 0x01
719 #define _TRISA_RA0 0x01
720 #define _TRISA_TRISA1 0x02
721 #define _TRISA_RA1 0x02
722 #define _TRISA_TRISA2 0x04
723 #define _TRISA_RA2 0x04
724 #define _TRISA_TRISA3 0x08
725 #define _TRISA_RA3 0x08
726 #define _TRISA_TRISA4 0x10
727 #define _TRISA_RA4 0x10
728 #define _TRISA_TRISA5 0x20
729 #define _TRISA_RA5 0x20
730 #define _TRISA_TRISA6 0x40
731 #define _TRISA_RA6 0x40
732 #define _TRISA_TRISA7 0x80
733 #define _TRISA_RA7 0x80
735 //==============================================================================
738 //==============================================================================
741 extern __at(0x0F93) __sfr DDRB
;
770 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
789 //==============================================================================
792 //==============================================================================
795 extern __at(0x0F93) __sfr TRISB
;
824 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
826 #define _TRISB_TRISB0 0x01
827 #define _TRISB_RB0 0x01
828 #define _TRISB_TRISB1 0x02
829 #define _TRISB_RB1 0x02
830 #define _TRISB_TRISB2 0x04
831 #define _TRISB_RB2 0x04
832 #define _TRISB_TRISB3 0x08
833 #define _TRISB_RB3 0x08
834 #define _TRISB_TRISB4 0x10
835 #define _TRISB_RB4 0x10
836 #define _TRISB_TRISB5 0x20
837 #define _TRISB_RB5 0x20
838 #define _TRISB_TRISB6 0x40
839 #define _TRISB_RB6 0x40
840 #define _TRISB_TRISB7 0x80
841 #define _TRISB_RB7 0x80
843 //==============================================================================
846 //==============================================================================
849 extern __at(0x0F94) __sfr DDRC
;
878 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
897 //==============================================================================
900 //==============================================================================
903 extern __at(0x0F94) __sfr TRISC
;
932 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
934 #define _TRISC_TRISC0 0x01
935 #define _TRISC_RC0 0x01
936 #define _TRISC_TRISC1 0x02
937 #define _TRISC_RC1 0x02
938 #define _TRISC_TRISC2 0x04
939 #define _TRISC_RC2 0x04
940 #define _TRISC_TRISC3 0x08
941 #define _TRISC_RC3 0x08
942 #define _TRISC_TRISC4 0x10
943 #define _TRISC_RC4 0x10
944 #define _TRISC_TRISC5 0x20
945 #define _TRISC_RC5 0x20
946 #define _TRISC_TRISC6 0x40
947 #define _TRISC_RC6 0x40
948 #define _TRISC_TRISC7 0x80
949 #define _TRISC_RC7 0x80
951 //==============================================================================
954 //==============================================================================
957 extern __at(0x0F95) __sfr DDRD
;
986 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1000 #define _TRISD6 0x40
1002 #define _TRISD7 0x80
1005 //==============================================================================
1008 //==============================================================================
1011 extern __at(0x0F95) __sfr TRISD
;
1017 unsigned TRISD0
: 1;
1018 unsigned TRISD1
: 1;
1019 unsigned TRISD2
: 1;
1020 unsigned TRISD3
: 1;
1021 unsigned TRISD4
: 1;
1022 unsigned TRISD5
: 1;
1023 unsigned TRISD6
: 1;
1024 unsigned TRISD7
: 1;
1040 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1042 #define _TRISD_TRISD0 0x01
1043 #define _TRISD_RD0 0x01
1044 #define _TRISD_TRISD1 0x02
1045 #define _TRISD_RD1 0x02
1046 #define _TRISD_TRISD2 0x04
1047 #define _TRISD_RD2 0x04
1048 #define _TRISD_TRISD3 0x08
1049 #define _TRISD_RD3 0x08
1050 #define _TRISD_TRISD4 0x10
1051 #define _TRISD_RD4 0x10
1052 #define _TRISD_TRISD5 0x20
1053 #define _TRISD_RD5 0x20
1054 #define _TRISD_TRISD6 0x40
1055 #define _TRISD_RD6 0x40
1056 #define _TRISD_TRISD7 0x80
1057 #define _TRISD_RD7 0x80
1059 //==============================================================================
1062 //==============================================================================
1065 extern __at(0x0F96) __sfr DDRE
;
1071 unsigned TRISE0
: 1;
1072 unsigned TRISE1
: 1;
1073 unsigned TRISE2
: 1;
1075 unsigned PSPMODE
: 1;
1106 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1108 #define _TRISE0 0x01
1110 #define _TRISE1 0x02
1112 #define _TRISE2 0x04
1115 #define _PSPMODE 0x10
1120 //==============================================================================
1123 //==============================================================================
1126 extern __at(0x0F96) __sfr TRISE
;
1132 unsigned TRISE0
: 1;
1133 unsigned TRISE1
: 1;
1134 unsigned TRISE2
: 1;
1136 unsigned PSPMODE
: 1;
1167 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1169 #define _TRISE_TRISE0 0x01
1170 #define _TRISE_RE0 0x01
1171 #define _TRISE_TRISE1 0x02
1172 #define _TRISE_RE1 0x02
1173 #define _TRISE_TRISE2 0x04
1174 #define _TRISE_RE2 0x04
1175 #define _TRISE_RE3 0x08
1176 #define _TRISE_PSPMODE 0x10
1177 #define _TRISE_IBOV 0x20
1178 #define _TRISE_OBF 0x40
1179 #define _TRISE_IBF 0x80
1181 //==============================================================================
1184 //==============================================================================
1187 extern __at(0x0F9B) __sfr OSCTUNE
;
1200 unsigned INTSRC
: 1;
1210 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1218 #define _INTSRC 0x80
1220 //==============================================================================
1223 //==============================================================================
1226 extern __at(0x0F9D) __sfr PIE1
;
1230 unsigned TMR1IE
: 1;
1231 unsigned TMR2IE
: 1;
1232 unsigned CCP1IE
: 1;
1240 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1242 #define _TMR1IE 0x01
1243 #define _TMR2IE 0x02
1244 #define _CCP1IE 0x04
1251 //==============================================================================
1254 //==============================================================================
1257 extern __at(0x0F9E) __sfr PIR1
;
1261 unsigned TMR1IF
: 1;
1262 unsigned TMR2IF
: 1;
1263 unsigned CCP1IF
: 1;
1271 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1273 #define _TMR1IF 0x01
1274 #define _TMR2IF 0x02
1275 #define _CCP1IF 0x04
1282 //==============================================================================
1285 //==============================================================================
1288 extern __at(0x0F9F) __sfr IPR1
;
1292 unsigned TMR1IP
: 1;
1293 unsigned TMR2IP
: 1;
1294 unsigned CCP1IP
: 1;
1302 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1304 #define _TMR1IP 0x01
1305 #define _TMR2IP 0x02
1306 #define _CCP1IP 0x04
1313 //==============================================================================
1316 //==============================================================================
1319 extern __at(0x0FA0) __sfr PIE2
;
1325 unsigned CCP2IE
: 1;
1326 unsigned TMR3IE
: 1;
1327 unsigned HLVDIE
: 1;
1332 unsigned OSCFIE
: 1;
1348 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1350 #define _CCP2IE 0x01
1351 #define _TMR3IE 0x02
1352 #define _HLVDIE 0x04
1356 #define _OSCFIE 0x80
1358 //==============================================================================
1361 //==============================================================================
1364 extern __at(0x0FA1) __sfr PIR2
;
1370 unsigned CCP2IF
: 1;
1371 unsigned TMR3IF
: 1;
1372 unsigned HLVDIF
: 1;
1377 unsigned OSCFIF
: 1;
1393 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1395 #define _CCP2IF 0x01
1396 #define _TMR3IF 0x02
1397 #define _HLVDIF 0x04
1401 #define _OSCFIF 0x80
1403 //==============================================================================
1406 //==============================================================================
1409 extern __at(0x0FA2) __sfr IPR2
;
1415 unsigned CCP2IP
: 1;
1416 unsigned TMR3IP
: 1;
1417 unsigned HLVDIP
: 1;
1422 unsigned OSCFIP
: 1;
1438 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1440 #define _CCP2IP 0x01
1441 #define _TMR3IP 0x02
1442 #define _HLVDIP 0x04
1446 #define _OSCFIP 0x80
1448 //==============================================================================
1451 //==============================================================================
1454 extern __at(0x0FAB) __sfr RCSTA
;
1483 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1495 //==============================================================================
1498 //==============================================================================
1501 extern __at(0x0FAC) __sfr TXSTA
;
1515 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
1526 //==============================================================================
1528 extern __at(0x0FAD) __sfr TXREG
;
1529 extern __at(0x0FAE) __sfr RCREG
;
1530 extern __at(0x0FAF) __sfr SPBRG
;
1531 extern __at(0x0FB0) __sfr SPBRGH
;
1533 //==============================================================================
1536 extern __at(0x0FB1) __sfr T3CON
;
1542 unsigned TMR3ON
: 1;
1543 unsigned TMR3CS
: 1;
1544 unsigned NOT_T3SYNC
: 1;
1545 unsigned T3CCP1
: 1;
1546 unsigned T3CKPS0
: 1;
1547 unsigned T3CKPS1
: 1;
1548 unsigned T3CCP2
: 1;
1556 unsigned T3SYNC
: 1;
1567 unsigned T3CKPS
: 2;
1572 extern __at(0x0FB1) volatile __T3CONbits_t T3CONbits
;
1574 #define _T3CON_TMR3ON 0x01
1575 #define _T3CON_TMR3CS 0x02
1576 #define _T3CON_NOT_T3SYNC 0x04
1577 #define _T3CON_T3SYNC 0x04
1578 #define _T3CON_T3CCP1 0x08
1579 #define _T3CON_T3CKPS0 0x10
1580 #define _T3CON_T3CKPS1 0x20
1581 #define _T3CON_T3CCP2 0x40
1582 #define _T3CON_RD16 0x80
1584 //==============================================================================
1586 extern __at(0x0FB2) __sfr TMR3
;
1587 extern __at(0x0FB2) __sfr TMR3L
;
1588 extern __at(0x0FB3) __sfr TMR3H
;
1590 //==============================================================================
1593 extern __at(0x0FB4) __sfr CMCON
;
1616 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
1627 //==============================================================================
1630 //==============================================================================
1633 extern __at(0x0FB5) __sfr CVRCON
;
1656 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
1667 //==============================================================================
1670 //==============================================================================
1673 extern __at(0x0FB6) __sfr ECCP1AS
;
1679 unsigned PSSBD0
: 1;
1680 unsigned PSSBD1
: 1;
1681 unsigned PSSAC0
: 1;
1682 unsigned PSSAC1
: 1;
1683 unsigned ECCPAS0
: 1;
1684 unsigned ECCPAS1
: 1;
1685 unsigned ECCPAS2
: 1;
1686 unsigned ECCPASE
: 1;
1705 unsigned ECCPAS
: 3;
1710 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
1712 #define _PSSBD0 0x01
1713 #define _PSSBD1 0x02
1714 #define _PSSAC0 0x04
1715 #define _PSSAC1 0x08
1716 #define _ECCPAS0 0x10
1717 #define _ECCPAS1 0x20
1718 #define _ECCPAS2 0x40
1719 #define _ECCPASE 0x80
1721 //==============================================================================
1724 //==============================================================================
1727 extern __at(0x0FB6) __sfr ECCPAS
;
1733 unsigned PSSBD0
: 1;
1734 unsigned PSSBD1
: 1;
1735 unsigned PSSAC0
: 1;
1736 unsigned PSSAC1
: 1;
1737 unsigned ECCPAS0
: 1;
1738 unsigned ECCPAS1
: 1;
1739 unsigned ECCPAS2
: 1;
1740 unsigned ECCPASE
: 1;
1759 unsigned ECCPAS
: 3;
1764 extern __at(0x0FB6) volatile __ECCPASbits_t ECCPASbits
;
1766 #define _ECCPAS_PSSBD0 0x01
1767 #define _ECCPAS_PSSBD1 0x02
1768 #define _ECCPAS_PSSAC0 0x04
1769 #define _ECCPAS_PSSAC1 0x08
1770 #define _ECCPAS_ECCPAS0 0x10
1771 #define _ECCPAS_ECCPAS1 0x20
1772 #define _ECCPAS_ECCPAS2 0x40
1773 #define _ECCPAS_ECCPASE 0x80
1775 //==============================================================================
1778 //==============================================================================
1781 extern __at(0x0FB7) __sfr PWM1CON
;
1804 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
1815 //==============================================================================
1818 //==============================================================================
1821 extern __at(0x0FB8) __sfr BAUDCON
;
1834 unsigned ABDOVF
: 1;
1850 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
1860 #define _ABDOVF 0x80
1862 //==============================================================================
1865 //==============================================================================
1868 extern __at(0x0FB8) __sfr BAUDCTL
;
1881 unsigned ABDOVF
: 1;
1897 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
1899 #define _BAUDCTL_ABDEN 0x01
1900 #define _BAUDCTL_WUE 0x02
1901 #define _BAUDCTL_BRG16 0x08
1902 #define _BAUDCTL_TXCKP 0x10
1903 #define _BAUDCTL_SCKP 0x10
1904 #define _BAUDCTL_RXDTP 0x20
1905 #define _BAUDCTL_RCIDL 0x40
1906 #define _BAUDCTL_RCMT 0x40
1907 #define _BAUDCTL_ABDOVF 0x80
1909 //==============================================================================
1912 //==============================================================================
1915 extern __at(0x0FBA) __sfr CCP2CON
;
1921 unsigned CCP2M0
: 1;
1922 unsigned CCP2M1
: 1;
1923 unsigned CCP2M2
: 1;
1924 unsigned CCP2M3
: 1;
1957 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
1959 #define _CCP2M0 0x01
1960 #define _CCP2M1 0x02
1961 #define _CCP2M2 0x04
1962 #define _CCP2M3 0x08
1968 //==============================================================================
1970 extern __at(0x0FBB) __sfr CCPR2
;
1971 extern __at(0x0FBB) __sfr CCPR2L
;
1972 extern __at(0x0FBC) __sfr CCPR2H
;
1974 //==============================================================================
1977 extern __at(0x0FBD) __sfr CCP1CON
;
1983 unsigned CCP1M0
: 1;
1984 unsigned CCP1M1
: 1;
1985 unsigned CCP1M2
: 1;
1986 unsigned CCP1M3
: 1;
2025 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2027 #define _CCP1M0 0x01
2028 #define _CCP1M1 0x02
2029 #define _CCP1M2 0x04
2030 #define _CCP1M3 0x08
2038 //==============================================================================
2040 extern __at(0x0FBE) __sfr CCPR1
;
2041 extern __at(0x0FBE) __sfr CCPR1L
;
2042 extern __at(0x0FBF) __sfr CCPR1H
;
2044 //==============================================================================
2047 extern __at(0x0FC0) __sfr ADCON2
;
2077 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2087 //==============================================================================
2090 //==============================================================================
2093 extern __at(0x0FC1) __sfr ADCON1
;
2123 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2132 //==============================================================================
2135 //==============================================================================
2138 extern __at(0x0FC2) __sfr ADCON0
;
2145 unsigned GO_NOT_DONE
: 1;
2181 unsigned NOT_DONE
: 1;
2193 unsigned GO_DONE
: 1;
2210 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2213 #define _GO_NOT_DONE 0x02
2216 #define _NOT_DONE 0x02
2217 #define _GO_DONE 0x02
2223 //==============================================================================
2225 extern __at(0x0FC3) __sfr ADRES
;
2226 extern __at(0x0FC3) __sfr ADRESL
;
2227 extern __at(0x0FC4) __sfr ADRESH
;
2229 //==============================================================================
2232 extern __at(0x0FC5) __sfr SSPCON2
;
2242 unsigned ACKSTAT
: 1;
2246 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2254 #define _ACKSTAT 0x40
2257 //==============================================================================
2260 //==============================================================================
2263 extern __at(0x0FC6) __sfr SSPCON1
;
2286 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2297 //==============================================================================
2300 //==============================================================================
2303 extern __at(0x0FC7) __sfr SSPSTAT
;
2311 unsigned R_NOT_W
: 1;
2314 unsigned D_NOT_A
: 1;
2359 unsigned NOT_WRITE
: 1;
2362 unsigned NOT_ADDRESS
: 1;
2368 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2372 #define _R_NOT_W 0x04
2376 #define _NOT_WRITE 0x04
2381 #define _D_NOT_A 0x20
2385 #define _NOT_ADDRESS 0x20
2389 //==============================================================================
2391 extern __at(0x0FC8) __sfr SSPADD
;
2392 extern __at(0x0FC9) __sfr SSPBUF
;
2394 //==============================================================================
2397 extern __at(0x0FCA) __sfr T2CON
;
2403 unsigned T2CKPS0
: 1;
2404 unsigned T2CKPS1
: 1;
2405 unsigned TMR2ON
: 1;
2406 unsigned T2OUTPS0
: 1;
2407 unsigned T2OUTPS1
: 1;
2408 unsigned T2OUTPS2
: 1;
2409 unsigned T2OUTPS3
: 1;
2418 unsigned TOUTPS0
: 1;
2419 unsigned TOUTPS1
: 1;
2420 unsigned TOUTPS2
: 1;
2421 unsigned TOUTPS3
: 1;
2427 unsigned T2CKPS
: 2;
2434 unsigned TOUTPS
: 4;
2441 unsigned T2OUTPS
: 4;
2446 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
2448 #define _T2CKPS0 0x01
2449 #define _T2CKPS1 0x02
2450 #define _TMR2ON 0x04
2451 #define _T2OUTPS0 0x08
2452 #define _TOUTPS0 0x08
2453 #define _T2OUTPS1 0x10
2454 #define _TOUTPS1 0x10
2455 #define _T2OUTPS2 0x20
2456 #define _TOUTPS2 0x20
2457 #define _T2OUTPS3 0x40
2458 #define _TOUTPS3 0x40
2460 //==============================================================================
2462 extern __at(0x0FCB) __sfr PR2
;
2463 extern __at(0x0FCC) __sfr TMR2
;
2465 //==============================================================================
2468 extern __at(0x0FCD) __sfr T1CON
;
2474 unsigned TMR1ON
: 1;
2475 unsigned TMR1CS
: 1;
2476 unsigned NOT_T1SYNC
: 1;
2477 unsigned T1OSCEN
: 1;
2478 unsigned T1CKPS0
: 1;
2479 unsigned T1CKPS1
: 1;
2488 unsigned T1SYNC
: 1;
2499 unsigned T1CKPS
: 2;
2504 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
2506 #define _TMR1ON 0x01
2507 #define _TMR1CS 0x02
2508 #define _NOT_T1SYNC 0x04
2509 #define _T1SYNC 0x04
2510 #define _T1OSCEN 0x08
2511 #define _T1CKPS0 0x10
2512 #define _T1CKPS1 0x20
2516 //==============================================================================
2518 extern __at(0x0FCE) __sfr TMR1
;
2519 extern __at(0x0FCE) __sfr TMR1L
;
2520 extern __at(0x0FCF) __sfr TMR1H
;
2522 //==============================================================================
2525 extern __at(0x0FD0) __sfr RCON
;
2531 unsigned NOT_BOR
: 1;
2532 unsigned NOT_POR
: 1;
2533 unsigned NOT_PD
: 1;
2534 unsigned NOT_TO
: 1;
2535 unsigned NOT_RI
: 1;
2537 unsigned SBOREN
: 1;
2554 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
2556 #define _NOT_BOR 0x01
2558 #define _NOT_POR 0x02
2560 #define _NOT_PD 0x04
2562 #define _NOT_TO 0x08
2564 #define _NOT_RI 0x10
2566 #define _SBOREN 0x40
2569 //==============================================================================
2572 //==============================================================================
2575 extern __at(0x0FD1) __sfr WDTCON
;
2581 unsigned SWDTEN
: 1;
2604 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
2606 #define _SWDTEN 0x01
2609 //==============================================================================
2612 //==============================================================================
2615 extern __at(0x0FD2) __sfr HLVDCON
;
2621 unsigned HLVDL0
: 1;
2622 unsigned HLVDL1
: 1;
2623 unsigned HLVDL2
: 1;
2624 unsigned HLVDL3
: 1;
2625 unsigned HLVDEN
: 1;
2628 unsigned VDIRMAG
: 1;
2674 extern __at(0x0FD2) volatile __HLVDCONbits_t HLVDCONbits
;
2676 #define _HLVDL0 0x01
2679 #define _HLVDL1 0x02
2682 #define _HLVDL2 0x04
2685 #define _HLVDL3 0x08
2688 #define _HLVDEN 0x10
2693 #define _VDIRMAG 0x80
2695 //==============================================================================
2698 //==============================================================================
2701 extern __at(0x0FD2) __sfr LVDCON
;
2707 unsigned HLVDL0
: 1;
2708 unsigned HLVDL1
: 1;
2709 unsigned HLVDL2
: 1;
2710 unsigned HLVDL3
: 1;
2711 unsigned HLVDEN
: 1;
2714 unsigned VDIRMAG
: 1;
2760 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
2762 #define _LVDCON_HLVDL0 0x01
2763 #define _LVDCON_LVDL0 0x01
2764 #define _LVDCON_LVV0 0x01
2765 #define _LVDCON_HLVDL1 0x02
2766 #define _LVDCON_LVDL1 0x02
2767 #define _LVDCON_LVV1 0x02
2768 #define _LVDCON_HLVDL2 0x04
2769 #define _LVDCON_LVDL2 0x04
2770 #define _LVDCON_LVV2 0x04
2771 #define _LVDCON_HLVDL3 0x08
2772 #define _LVDCON_LVDL3 0x08
2773 #define _LVDCON_LVV3 0x08
2774 #define _LVDCON_HLVDEN 0x10
2775 #define _LVDCON_LVDEN 0x10
2776 #define _LVDCON_IVRST 0x20
2777 #define _LVDCON_IRVST 0x20
2778 #define _LVDCON_BGST 0x20
2779 #define _LVDCON_VDIRMAG 0x80
2781 //==============================================================================
2784 //==============================================================================
2787 extern __at(0x0FD3) __sfr OSCCON
;
2829 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
2841 //==============================================================================
2844 //==============================================================================
2847 extern __at(0x0FD5) __sfr T0CON
;
2859 unsigned T08BIT
: 1;
2860 unsigned TMR0ON
: 1;
2871 unsigned T016BIT
: 1;
2882 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
2891 #define _T08BIT 0x40
2892 #define _T016BIT 0x40
2893 #define _TMR0ON 0x80
2895 //==============================================================================
2897 extern __at(0x0FD6) __sfr TMR0
;
2898 extern __at(0x0FD6) __sfr TMR0L
;
2899 extern __at(0x0FD7) __sfr TMR0H
;
2901 //==============================================================================
2904 extern __at(0x0FD8) __sfr STATUS
;
2918 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
2926 //==============================================================================
2928 extern __at(0x0FD9) __sfr FSR2L
;
2929 extern __at(0x0FDA) __sfr FSR2H
;
2930 extern __at(0x0FDB) __sfr PLUSW2
;
2931 extern __at(0x0FDC) __sfr PREINC2
;
2932 extern __at(0x0FDD) __sfr POSTDEC2
;
2933 extern __at(0x0FDE) __sfr POSTINC2
;
2934 extern __at(0x0FDF) __sfr INDF2
;
2935 extern __at(0x0FE0) __sfr BSR
;
2936 extern __at(0x0FE1) __sfr FSR1L
;
2937 extern __at(0x0FE2) __sfr FSR1H
;
2938 extern __at(0x0FE3) __sfr PLUSW1
;
2939 extern __at(0x0FE4) __sfr PREINC1
;
2940 extern __at(0x0FE5) __sfr POSTDEC1
;
2941 extern __at(0x0FE6) __sfr POSTINC1
;
2942 extern __at(0x0FE7) __sfr INDF1
;
2943 extern __at(0x0FE8) __sfr WREG
;
2944 extern __at(0x0FE9) __sfr FSR0L
;
2945 extern __at(0x0FEA) __sfr FSR0H
;
2946 extern __at(0x0FEB) __sfr PLUSW0
;
2947 extern __at(0x0FEC) __sfr PREINC0
;
2948 extern __at(0x0FED) __sfr POSTDEC0
;
2949 extern __at(0x0FEE) __sfr POSTINC0
;
2950 extern __at(0x0FEF) __sfr INDF0
;
2952 //==============================================================================
2955 extern __at(0x0FF0) __sfr INTCON3
;
2961 unsigned INT1IF
: 1;
2962 unsigned INT2IF
: 1;
2964 unsigned INT1IE
: 1;
2965 unsigned INT2IE
: 1;
2967 unsigned INT1IP
: 1;
2968 unsigned INT2IP
: 1;
2984 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
2986 #define _INT1IF 0x01
2988 #define _INT2IF 0x02
2990 #define _INT1IE 0x08
2992 #define _INT2IE 0x10
2994 #define _INT1IP 0x40
2996 #define _INT2IP 0x80
2999 //==============================================================================
3002 //==============================================================================
3005 extern __at(0x0FF1) __sfr INTCON2
;
3013 unsigned TMR0IP
: 1;
3015 unsigned INTEDG2
: 1;
3016 unsigned INTEDG1
: 1;
3017 unsigned INTEDG0
: 1;
3018 unsigned NOT_RBPU
: 1;
3034 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3037 #define _TMR0IP 0x04
3038 #define _INTEDG2 0x10
3039 #define _INTEDG1 0x20
3040 #define _INTEDG0 0x40
3041 #define _NOT_RBPU 0x80
3044 //==============================================================================
3047 //==============================================================================
3050 extern __at(0x0FF2) __sfr INTCON
;
3057 unsigned INT0IF
: 1;
3058 unsigned TMR0IF
: 1;
3060 unsigned INT0IE
: 1;
3061 unsigned TMR0IE
: 1;
3062 unsigned PEIE_GIEL
: 1;
3063 unsigned GIE_GIEH
: 1;
3091 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3094 #define _INT0IF 0x02
3096 #define _TMR0IF 0x04
3099 #define _INT0IE 0x10
3101 #define _TMR0IE 0x20
3103 #define _PEIE_GIEL 0x40
3106 #define _GIE_GIEH 0x80
3110 //==============================================================================
3112 extern __at(0x0FF3) __sfr PROD
;
3113 extern __at(0x0FF3) __sfr PRODL
;
3114 extern __at(0x0FF4) __sfr PRODH
;
3115 extern __at(0x0FF5) __sfr TABLAT
;
3116 extern __at(0x0FF6) __sfr TBLPTR
;
3117 extern __at(0x0FF6) __sfr TBLPTRL
;
3118 extern __at(0x0FF7) __sfr TBLPTRH
;
3119 extern __at(0x0FF8) __sfr TBLPTRU
;
3120 extern __at(0x0FF9) __sfr PC
;
3121 extern __at(0x0FF9) __sfr PCL
;
3122 extern __at(0x0FFA) __sfr PCLATH
;
3123 extern __at(0x0FFB) __sfr PCLATU
;
3125 //==============================================================================
3128 extern __at(0x0FFC) __sfr STKPTR
;
3140 unsigned STKUNF
: 1;
3141 unsigned STKFUL
: 1;
3153 unsigned STKOVF
: 1;
3163 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3170 #define _STKUNF 0x40
3171 #define _STKFUL 0x80
3172 #define _STKOVF 0x80
3174 //==============================================================================
3176 extern __at(0x0FFD) __sfr TOS
;
3177 extern __at(0x0FFD) __sfr TOSL
;
3178 extern __at(0x0FFE) __sfr TOSH
;
3179 extern __at(0x0FFF) __sfr TOSU
;
3181 //==============================================================================
3183 // Configuration Bits
3185 //==============================================================================
3187 #define __CONFIG1H 0x300001
3188 #define __CONFIG2L 0x300002
3189 #define __CONFIG2H 0x300003
3190 #define __CONFIG3H 0x300005
3191 #define __CONFIG4L 0x300006
3192 #define __CONFIG5L 0x300008
3193 #define __CONFIG5H 0x300009
3194 #define __CONFIG6L 0x30000A
3195 #define __CONFIG6H 0x30000B
3196 #define __CONFIG7L 0x30000C
3197 #define __CONFIG7H 0x30000D
3199 //----------------------------- CONFIG1H Options -------------------------------
3201 #define _OSC_LP_1H 0xF0 // LP oscillator.
3202 #define _OSC_XT_1H 0xF1 // XT oscillator.
3203 #define _OSC_HS_1H 0xF2 // HS oscillator.
3204 #define _OSC_RC_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3205 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3206 #define _OSC_ECIO6_1H 0xF5 // EC oscillator, port function on RA6.
3207 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (Clock Frequency = 4 x FOSC1).
3208 #define _OSC_RCIO6_1H 0xF7 // External RC oscillator, port function on RA6.
3209 #define _OSC_INTIO67_1H 0xF8 // Internal oscillator block, port function on RA6 and RA7.
3210 #define _OSC_INTIO7_1H 0xF9 // Internal oscillator block, CLKO function on RA6, port function on RA7.
3211 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3212 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3213 #define _IESO_OFF_1H 0x7F // Oscillator Switchover mode disabled.
3214 #define _IESO_ON_1H 0xFF // Oscillator Switchover mode enabled.
3216 //----------------------------- CONFIG2L Options -------------------------------
3218 #define _PWRT_ON_2L 0xFE // PWRT enabled.
3219 #define _PWRT_OFF_2L 0xFF // PWRT disabled.
3220 #define _BOREN_OFF_2L 0xF9 // Brown-out Reset disabled in hardware and software.
3221 #define _BOREN_ON_2L 0xFB // Brown-out Reset enabled and controlled by software (SBOREN is enabled).
3222 #define _BOREN_NOSLP_2L 0xFD // Brown-out Reset enabled in hardware only and disabled in Sleep mode (SBOREN is disabled).
3223 #define _BOREN_SBORDIS_2L 0xFF // Brown-out Reset enabled in hardware only (SBOREN is disabled).
3224 #define _BORV_0_2L 0xE7 // Maximum setting.
3225 #define _BORV_1_2L 0xEF
3226 #define _BORV_2_2L 0xF7
3227 #define _BORV_3_2L 0xFF // Minimum setting.
3229 //----------------------------- CONFIG2H Options -------------------------------
3231 #define _WDT_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3232 #define _WDT_ON_2H 0xFF // WDT enabled.
3233 #define _WDTPS_1_2H 0xE1 // 1:1.
3234 #define _WDTPS_2_2H 0xE3 // 1:2.
3235 #define _WDTPS_4_2H 0xE5 // 1:4.
3236 #define _WDTPS_8_2H 0xE7 // 1:8.
3237 #define _WDTPS_16_2H 0xE9 // 1:16.
3238 #define _WDTPS_32_2H 0xEB // 1:32.
3239 #define _WDTPS_64_2H 0xED // 1:64.
3240 #define _WDTPS_128_2H 0xEF // 1:128.
3241 #define _WDTPS_256_2H 0xF1 // 1:256.
3242 #define _WDTPS_512_2H 0xF3 // 1:512.
3243 #define _WDTPS_1024_2H 0xF5 // 1:1024.
3244 #define _WDTPS_2048_2H 0xF7 // 1:2048.
3245 #define _WDTPS_4096_2H 0xF9 // 1:4096.
3246 #define _WDTPS_8192_2H 0xFB // 1:8192.
3247 #define _WDTPS_16384_2H 0xFD // 1:16384.
3248 #define _WDTPS_32768_2H 0xFF // 1:32768.
3250 //----------------------------- CONFIG3H Options -------------------------------
3252 #define _CCP2MX_PORTBE_3H 0xFE // CCP2 input/output is multiplexed with RB3.
3253 #define _CCP2MX_PORTC_3H 0xFF // CCP2 input/output is multiplexed with RC1.
3254 #define _PBADEN_OFF_3H 0xFD // PORTB<4:0> pins are configured as digital I/O on Reset.
3255 #define _PBADEN_ON_3H 0xFF // PORTB<4:0> pins are configured as analog input channels on Reset.
3256 #define _LPT1OSC_OFF_3H 0xFB // Timer1 configured for higher power operation.
3257 #define _LPT1OSC_ON_3H 0xFF // Timer1 configured for low-power operation.
3258 #define _MCLRE_OFF_3H 0x7F // RE3 input pin enabled; MCLR disabled.
3259 #define _MCLRE_ON_3H 0xFF // MCLR pin enabled; RE3 input pin disabled.
3261 //----------------------------- CONFIG4L Options -------------------------------
3263 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3264 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3265 #define _LVP_OFF_4L 0xFB // Single-Supply ICSP disabled.
3266 #define _LVP_ON_4L 0xFF // Single-Supply ICSP enabled.
3267 #define _XINST_OFF_4L 0xBF // Instruction set extension and Indexed Addressing mode disabled (Legacy mode).
3268 #define _XINST_ON_4L 0xFF // Instruction set extension and Indexed Addressing mode enabled.
3269 #define _DEBUG_ON_4L 0x7F // Background debugger enabled, RB6 and RB7 are dedicated to In-Circuit Debug.
3270 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled, RB6 and RB7 configured as general purpose I/O pins.
3272 //----------------------------- CONFIG5L Options -------------------------------
3274 #define _CP0_ON_5L 0xFE // Block 0 (000800-001FFFh) code-protected.
3275 #define _CP0_OFF_5L 0xFF // Block 0 (000800-001FFFh) not code-protected.
3276 #define _CP1_ON_5L 0xFD // Block 1 (002000-003FFFh) code-protected.
3277 #define _CP1_OFF_5L 0xFF // Block 1 (002000-003FFFh) not code-protected.
3279 //----------------------------- CONFIG5H Options -------------------------------
3281 #define _CPB_ON_5H 0xBF // Boot block (000000-0007FFh) code-protected.
3282 #define _CPB_OFF_5H 0xFF // Boot block (000000-0007FFh) not code-protected.
3284 //----------------------------- CONFIG6L Options -------------------------------
3286 #define _WRT0_ON_6L 0xFE // Block 0 (000800-001FFFh) write-protected.
3287 #define _WRT0_OFF_6L 0xFF // Block 0 (000800-001FFFh) not write-protected.
3288 #define _WRT1_ON_6L 0xFD // Block 1 (002000-003FFFh) write-protected.
3289 #define _WRT1_OFF_6L 0xFF // Block 1 (002000-003FFFh) not write-protected.
3291 //----------------------------- CONFIG6H Options -------------------------------
3293 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3294 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3295 #define _WRTB_ON_6H 0xBF // Boot block (000000-0007FFh) write-protected.
3296 #define _WRTB_OFF_6H 0xFF // Boot block (000000-0007FFh) not write-protected.
3298 //----------------------------- CONFIG7L Options -------------------------------
3300 #define _EBTR0_ON_7L 0xFE // Block 0 (000800-001FFFh) protected from table reads executed in other blocks.
3301 #define _EBTR0_OFF_7L 0xFF // Block 0 (000800-001FFFh) not protected from table reads executed in other blocks.
3302 #define _EBTR1_ON_7L 0xFD // Block 1 (002000-003FFFh) protected from table reads executed in other blocks.
3303 #define _EBTR1_OFF_7L 0xFF // Block 1 (002000-003FFFh) not protected from table reads executed in other blocks.
3305 //----------------------------- CONFIG7H Options -------------------------------
3307 #define _EBTRB_ON_7H 0xBF // Boot block (000000-0007FFh) protected from table reads executed in other blocks.
3308 #define _EBTRB_OFF_7H 0xFF // Boot block (000000-0007FFh) not protected from table reads executed in other blocks.
3310 //==============================================================================
3312 #define __DEVID1 0x3FFFFE
3313 #define __DEVID2 0x3FFFFF
3315 #define __IDLOC0 0x200000
3316 #define __IDLOC1 0x200001
3317 #define __IDLOC2 0x200002
3318 #define __IDLOC3 0x200003
3319 #define __IDLOC4 0x200004
3320 #define __IDLOC5 0x200005
3321 #define __IDLOC6 0x200006
3322 #define __IDLOC7 0x200007
3324 #endif // #ifndef __PIC18LF4410_H__