2 * This declarations of the PIC18LF4431 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:24:03 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF4431_H__
26 #define __PIC18LF4431_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F60) __sfr DFLTCON
;
63 extern __at(0x0F60) volatile __DFLTCONbits_t DFLTCONbits
;
73 //==============================================================================
76 //==============================================================================
79 extern __at(0x0F61) __sfr CAP3CON
;
102 extern __at(0x0F61) volatile __CAP3CONbits_t CAP3CONbits
;
108 #define _CAP3TMR 0x20
109 #define _CAP3REN 0x40
111 //==============================================================================
114 //==============================================================================
117 extern __at(0x0F62) __sfr CAP2CON
;
128 unsigned CAP2TMR
: 1;
129 unsigned CAP2REN
: 1;
140 extern __at(0x0F62) volatile __CAP2CONbits_t CAP2CONbits
;
146 #define _CAP2TMR 0x20
147 #define _CAP2REN 0x40
149 //==============================================================================
152 //==============================================================================
155 extern __at(0x0F63) __sfr CAP1CON
;
166 unsigned CAP1TMR
: 1;
167 unsigned CAP1REN
: 1;
178 extern __at(0x0F63) volatile __CAP1CONbits_t CAP1CONbits
;
184 #define _CAP1TMR 0x20
185 #define _CAP1REN 0x40
187 //==============================================================================
189 extern __at(0x0F64) __sfr CAP3BUFL
;
190 extern __at(0x0F64) __sfr MAXCNTL
;
191 extern __at(0x0F65) __sfr CAP3BUFH
;
192 extern __at(0x0F65) __sfr MAXCNTH
;
193 extern __at(0x0F66) __sfr CAP2BUFL
;
194 extern __at(0x0F66) __sfr POSCNTL
;
195 extern __at(0x0F67) __sfr CAP2BUFH
;
196 extern __at(0x0F67) __sfr POSCNTH
;
197 extern __at(0x0F68) __sfr CAP1BUFL
;
198 extern __at(0x0F68) __sfr VELRL
;
199 extern __at(0x0F69) __sfr CAP1BUFH
;
200 extern __at(0x0F69) __sfr VELRH
;
202 //==============================================================================
205 extern __at(0x0F6A) __sfr OVDCONS
;
219 extern __at(0x0F6A) volatile __OVDCONSbits_t OVDCONSbits
;
230 //==============================================================================
233 //==============================================================================
236 extern __at(0x0F6B) __sfr OVDCOND
;
250 extern __at(0x0F6B) volatile __OVDCONDbits_t OVDCONDbits
;
261 //==============================================================================
264 //==============================================================================
267 extern __at(0x0F6C) __sfr FLTCONFIG
;
272 unsigned FLTAMOD
: 1;
276 unsigned FLTBMOD
: 1;
281 extern __at(0x0F6C) volatile __FLTCONFIGbits_t FLTCONFIGbits
;
284 #define _FLTAMOD 0x02
288 #define _FLTBMOD 0x20
292 //==============================================================================
295 //==============================================================================
298 extern __at(0x0F6D) __sfr DTCON
;
351 extern __at(0x0F6D) volatile __DTCONbits_t DTCONbits
;
370 //==============================================================================
373 //==============================================================================
376 extern __at(0x0F6E) __sfr PWMCON1
;
385 unsigned SEVTDIR
: 1;
386 unsigned SEVOPS0
: 1;
387 unsigned SEVOPS1
: 1;
388 unsigned SEVOPS2
: 1;
389 unsigned SEVOPS3
: 1;
399 extern __at(0x0F6E) volatile __PWMCON1bits_t PWMCON1bits
;
403 #define _SEVTDIR 0x08
404 #define _SEVOPS0 0x10
405 #define _SEVOPS1 0x20
406 #define _SEVOPS2 0x40
407 #define _SEVOPS3 0x80
409 //==============================================================================
412 //==============================================================================
415 extern __at(0x0F6F) __sfr PWMCON0
;
445 extern __at(0x0F6F) volatile __PWMCON0bits_t PWMCON0bits
;
455 //==============================================================================
457 extern __at(0x0F70) __sfr SEVTCMPH
;
458 extern __at(0x0F71) __sfr SEVTCMPL
;
459 extern __at(0x0F72) __sfr PDC3H
;
460 extern __at(0x0F73) __sfr PDC3L
;
461 extern __at(0x0F74) __sfr PDC2H
;
462 extern __at(0x0F75) __sfr PDC2L
;
463 extern __at(0x0F76) __sfr PDC1H
;
464 extern __at(0x0F77) __sfr PDC1L
;
465 extern __at(0x0F78) __sfr PDC0H
;
466 extern __at(0x0F79) __sfr PDC0L
;
467 extern __at(0x0F7A) __sfr PTPERH
;
468 extern __at(0x0F7B) __sfr PTPERL
;
469 extern __at(0x0F7C) __sfr PTMRH
;
470 extern __at(0x0F7D) __sfr PTMRL
;
472 //==============================================================================
475 extern __at(0x0F7E) __sfr PTCON1
;
489 extern __at(0x0F7E) volatile __PTCON1bits_t PTCON1bits
;
494 //==============================================================================
497 //==============================================================================
500 extern __at(0x0F7F) __sfr PTCON0
;
508 unsigned PTCKPS0
: 1;
509 unsigned PTCKPS1
: 1;
536 extern __at(0x0F7F) volatile __PTCON0bits_t PTCON0bits
;
540 #define _PTCKPS0 0x04
541 #define _PTCKPS1 0x08
547 //==============================================================================
550 //==============================================================================
553 extern __at(0x0F80) __sfr PORTA
;
600 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
602 #define _PORTA_RA0 0x01
603 #define _PORTA_AN0 0x01
604 #define _PORTA_RA1 0x02
605 #define _PORTA_AN1 0x02
606 #define _PORTA_RA2 0x04
607 #define _PORTA_AN2 0x04
608 #define _PORTA_VREFM 0x04
609 #define _PORTA_RA3 0x08
610 #define _PORTA_AN3 0x08
611 #define _PORTA_VREFP 0x08
612 #define _PORTA_RA4 0x10
613 #define _PORTA_AN4 0x10
614 #define _PORTA_RA5 0x20
615 #define _PORTA_AN5 0x20
616 #define _PORTA_LVDIN 0x20
617 #define _PORTA_RA6 0x40
618 #define _PORTA_OSC2 0x40
619 #define _PORTA_CLKO 0x40
620 #define _PORTA_RA7 0x80
621 #define _PORTA_OSC1 0x80
622 #define _PORTA_CLKI 0x80
624 //==============================================================================
627 //==============================================================================
630 extern __at(0x0F81) __sfr PORTB
;
644 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
646 #define _PORTB_RB0 0x01
647 #define _PORTB_RB1 0x02
648 #define _PORTB_RB2 0x04
649 #define _PORTB_RB3 0x08
650 #define _PORTB_RB4 0x10
651 #define _PORTB_RB5 0x20
652 #define _PORTB_RB6 0x40
653 #define _PORTB_RB7 0x80
655 //==============================================================================
658 //==============================================================================
661 extern __at(0x0F82) __sfr PORTC
;
693 unsigned NOT_FLTB
: 1;
704 unsigned NOT_FLTA
: 1;
733 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
735 #define _PORTC_RC0 0x01
736 #define _PORTC_T1OSO 0x01
737 #define _PORTC_T13CKI 0x01
738 #define _PORTC_RC1 0x02
739 #define _PORTC_T1OSI 0x02
740 #define _PORTC_CCP2 0x02
741 #define _PORTC_NOT_FLTA 0x02
742 #define _PORTC_FLTA 0x02
743 #define _PORTC_RC2 0x04
744 #define _PORTC_CCP1 0x04
745 #define _PORTC_NOT_FLTB 0x04
746 #define _PORTC_FLTB 0x04
747 #define _PORTC_RC3 0x08
748 #define _PORTC_INT0 0x08
749 #define _PORTC_T0CKI 0x08
750 #define _PORTC_T5CKI 0x08
751 #define _PORTC_RC4 0x10
752 #define _PORTC_INT1 0x10
753 #define _PORTC_SDA 0x10
754 #define _PORTC_SDI 0x10
755 #define _PORTC_RC5 0x20
756 #define _PORTC_INT2 0x20
757 #define _PORTC_SCK 0x20
758 #define _PORTC_SCL 0x20
759 #define _PORTC_RC6 0x40
760 #define _PORTC_TX 0x40
761 #define _PORTC_CK 0x40
762 #define _PORTC_NOT_SS 0x40
763 #define _PORTC_SS 0x40
764 #define _PORTC_RC7 0x80
765 #define _PORTC_RX 0x80
766 #define _PORTC_SDO 0x80
768 //==============================================================================
771 //==============================================================================
774 extern __at(0x0F83) __sfr PORTD
;
788 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
790 #define _PORTD_RD0 0x01
791 #define _PORTD_RD1 0x02
792 #define _PORTD_RD2 0x04
793 #define _PORTD_RD3 0x08
794 #define _PORTD_RD4 0x10
795 #define _PORTD_RD5 0x20
796 #define _PORTD_RD6 0x40
797 #define _PORTD_RD7 0x80
799 //==============================================================================
802 //==============================================================================
805 extern __at(0x0F84) __sfr PORTE
;
826 unsigned NOT_MCLR
: 1;
852 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
854 #define _PORTE_RE0 0x01
855 #define _PORTE_RE1 0x02
856 #define _PORTE_RE2 0x04
857 #define _PORTE_RE3 0x08
858 #define _PORTE_NOT_MCLR 0x08
859 #define _PORTE_MCLR 0x08
861 //==============================================================================
863 extern __at(0x0F87) __sfr TMR5
;
864 extern __at(0x0F87) __sfr TMR5L
;
865 extern __at(0x0F88) __sfr TMR5H
;
867 //==============================================================================
870 extern __at(0x0F89) __sfr LATA
;
884 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
895 //==============================================================================
898 //==============================================================================
901 extern __at(0x0F8A) __sfr LATB
;
915 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
926 //==============================================================================
929 //==============================================================================
932 extern __at(0x0F8B) __sfr LATC
;
946 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
957 //==============================================================================
960 //==============================================================================
963 extern __at(0x0F8C) __sfr LATD
;
977 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
988 //==============================================================================
991 //==============================================================================
994 extern __at(0x0F8D) __sfr LATE
;
1017 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
1023 //==============================================================================
1025 extern __at(0x0F90) __sfr PR5
;
1026 extern __at(0x0F90) __sfr PR5L
;
1027 extern __at(0x0F91) __sfr PR5H
;
1029 //==============================================================================
1032 extern __at(0x0F92) __sfr DDRA
;
1038 unsigned TRISA0
: 1;
1039 unsigned TRISA1
: 1;
1040 unsigned TRISA2
: 1;
1041 unsigned TRISA3
: 1;
1042 unsigned TRISA4
: 1;
1043 unsigned TRISA5
: 1;
1044 unsigned TRISA6
: 1;
1045 unsigned TRISA7
: 1;
1061 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
1063 #define _TRISA0 0x01
1065 #define _TRISA1 0x02
1067 #define _TRISA2 0x04
1069 #define _TRISA3 0x08
1071 #define _TRISA4 0x10
1073 #define _TRISA5 0x20
1075 #define _TRISA6 0x40
1077 #define _TRISA7 0x80
1080 //==============================================================================
1083 //==============================================================================
1086 extern __at(0x0F92) __sfr TRISA
;
1092 unsigned TRISA0
: 1;
1093 unsigned TRISA1
: 1;
1094 unsigned TRISA2
: 1;
1095 unsigned TRISA3
: 1;
1096 unsigned TRISA4
: 1;
1097 unsigned TRISA5
: 1;
1098 unsigned TRISA6
: 1;
1099 unsigned TRISA7
: 1;
1115 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
1117 #define _TRISA_TRISA0 0x01
1118 #define _TRISA_RA0 0x01
1119 #define _TRISA_TRISA1 0x02
1120 #define _TRISA_RA1 0x02
1121 #define _TRISA_TRISA2 0x04
1122 #define _TRISA_RA2 0x04
1123 #define _TRISA_TRISA3 0x08
1124 #define _TRISA_RA3 0x08
1125 #define _TRISA_TRISA4 0x10
1126 #define _TRISA_RA4 0x10
1127 #define _TRISA_TRISA5 0x20
1128 #define _TRISA_RA5 0x20
1129 #define _TRISA_TRISA6 0x40
1130 #define _TRISA_RA6 0x40
1131 #define _TRISA_TRISA7 0x80
1132 #define _TRISA_RA7 0x80
1134 //==============================================================================
1137 //==============================================================================
1140 extern __at(0x0F93) __sfr DDRB
;
1146 unsigned TRISB0
: 1;
1147 unsigned TRISB1
: 1;
1148 unsigned TRISB2
: 1;
1149 unsigned TRISB3
: 1;
1150 unsigned TRISB4
: 1;
1151 unsigned TRISB5
: 1;
1152 unsigned TRISB6
: 1;
1153 unsigned TRISB7
: 1;
1169 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
1171 #define _TRISB0 0x01
1173 #define _TRISB1 0x02
1175 #define _TRISB2 0x04
1177 #define _TRISB3 0x08
1179 #define _TRISB4 0x10
1181 #define _TRISB5 0x20
1183 #define _TRISB6 0x40
1185 #define _TRISB7 0x80
1188 //==============================================================================
1191 //==============================================================================
1194 extern __at(0x0F93) __sfr TRISB
;
1200 unsigned TRISB0
: 1;
1201 unsigned TRISB1
: 1;
1202 unsigned TRISB2
: 1;
1203 unsigned TRISB3
: 1;
1204 unsigned TRISB4
: 1;
1205 unsigned TRISB5
: 1;
1206 unsigned TRISB6
: 1;
1207 unsigned TRISB7
: 1;
1223 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1225 #define _TRISB_TRISB0 0x01
1226 #define _TRISB_RB0 0x01
1227 #define _TRISB_TRISB1 0x02
1228 #define _TRISB_RB1 0x02
1229 #define _TRISB_TRISB2 0x04
1230 #define _TRISB_RB2 0x04
1231 #define _TRISB_TRISB3 0x08
1232 #define _TRISB_RB3 0x08
1233 #define _TRISB_TRISB4 0x10
1234 #define _TRISB_RB4 0x10
1235 #define _TRISB_TRISB5 0x20
1236 #define _TRISB_RB5 0x20
1237 #define _TRISB_TRISB6 0x40
1238 #define _TRISB_RB6 0x40
1239 #define _TRISB_TRISB7 0x80
1240 #define _TRISB_RB7 0x80
1242 //==============================================================================
1245 //==============================================================================
1248 extern __at(0x0F94) __sfr DDRC
;
1254 unsigned TRISC0
: 1;
1255 unsigned TRISC1
: 1;
1256 unsigned TRISC2
: 1;
1257 unsigned TRISC3
: 1;
1258 unsigned TRISC4
: 1;
1259 unsigned TRISC5
: 1;
1260 unsigned TRISC6
: 1;
1261 unsigned TRISC7
: 1;
1277 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1279 #define _TRISC0 0x01
1281 #define _TRISC1 0x02
1283 #define _TRISC2 0x04
1285 #define _TRISC3 0x08
1287 #define _TRISC4 0x10
1289 #define _TRISC5 0x20
1291 #define _TRISC6 0x40
1293 #define _TRISC7 0x80
1296 //==============================================================================
1299 //==============================================================================
1302 extern __at(0x0F94) __sfr TRISC
;
1308 unsigned TRISC0
: 1;
1309 unsigned TRISC1
: 1;
1310 unsigned TRISC2
: 1;
1311 unsigned TRISC3
: 1;
1312 unsigned TRISC4
: 1;
1313 unsigned TRISC5
: 1;
1314 unsigned TRISC6
: 1;
1315 unsigned TRISC7
: 1;
1331 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1333 #define _TRISC_TRISC0 0x01
1334 #define _TRISC_RC0 0x01
1335 #define _TRISC_TRISC1 0x02
1336 #define _TRISC_RC1 0x02
1337 #define _TRISC_TRISC2 0x04
1338 #define _TRISC_RC2 0x04
1339 #define _TRISC_TRISC3 0x08
1340 #define _TRISC_RC3 0x08
1341 #define _TRISC_TRISC4 0x10
1342 #define _TRISC_RC4 0x10
1343 #define _TRISC_TRISC5 0x20
1344 #define _TRISC_RC5 0x20
1345 #define _TRISC_TRISC6 0x40
1346 #define _TRISC_RC6 0x40
1347 #define _TRISC_TRISC7 0x80
1348 #define _TRISC_RC7 0x80
1350 //==============================================================================
1353 //==============================================================================
1356 extern __at(0x0F95) __sfr DDRD
;
1362 unsigned TRISD0
: 1;
1363 unsigned TRISD1
: 1;
1364 unsigned TRISD2
: 1;
1365 unsigned TRISD3
: 1;
1366 unsigned TRISD4
: 1;
1367 unsigned TRISD5
: 1;
1368 unsigned TRISD6
: 1;
1369 unsigned TRISD7
: 1;
1385 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1387 #define _TRISD0 0x01
1389 #define _TRISD1 0x02
1391 #define _TRISD2 0x04
1393 #define _TRISD3 0x08
1395 #define _TRISD4 0x10
1397 #define _TRISD5 0x20
1399 #define _TRISD6 0x40
1401 #define _TRISD7 0x80
1404 //==============================================================================
1407 //==============================================================================
1410 extern __at(0x0F95) __sfr TRISD
;
1416 unsigned TRISD0
: 1;
1417 unsigned TRISD1
: 1;
1418 unsigned TRISD2
: 1;
1419 unsigned TRISD3
: 1;
1420 unsigned TRISD4
: 1;
1421 unsigned TRISD5
: 1;
1422 unsigned TRISD6
: 1;
1423 unsigned TRISD7
: 1;
1439 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1441 #define _TRISD_TRISD0 0x01
1442 #define _TRISD_RD0 0x01
1443 #define _TRISD_TRISD1 0x02
1444 #define _TRISD_RD1 0x02
1445 #define _TRISD_TRISD2 0x04
1446 #define _TRISD_RD2 0x04
1447 #define _TRISD_TRISD3 0x08
1448 #define _TRISD_RD3 0x08
1449 #define _TRISD_TRISD4 0x10
1450 #define _TRISD_RD4 0x10
1451 #define _TRISD_TRISD5 0x20
1452 #define _TRISD_RD5 0x20
1453 #define _TRISD_TRISD6 0x40
1454 #define _TRISD_RD6 0x40
1455 #define _TRISD_TRISD7 0x80
1456 #define _TRISD_RD7 0x80
1458 //==============================================================================
1461 //==============================================================================
1464 extern __at(0x0F96) __sfr DDRE
;
1470 unsigned TRISE0
: 1;
1471 unsigned TRISE1
: 1;
1472 unsigned TRISE2
: 1;
1505 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1507 #define _TRISE0 0x01
1509 #define _TRISE1 0x02
1511 #define _TRISE2 0x04
1514 //==============================================================================
1517 //==============================================================================
1520 extern __at(0x0F96) __sfr TRISE
;
1526 unsigned TRISE0
: 1;
1527 unsigned TRISE1
: 1;
1528 unsigned TRISE2
: 1;
1561 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1563 #define _TRISE_TRISE0 0x01
1564 #define _TRISE_RE0 0x01
1565 #define _TRISE_TRISE1 0x02
1566 #define _TRISE_RE1 0x02
1567 #define _TRISE_TRISE2 0x04
1568 #define _TRISE_RE2 0x04
1570 //==============================================================================
1573 //==============================================================================
1576 extern __at(0x0F99) __sfr ADCHS
;
1582 unsigned GASEL0
: 1;
1583 unsigned GASEL1
: 1;
1584 unsigned GCSEL0
: 1;
1585 unsigned GCSEL1
: 1;
1586 unsigned GBSEL0
: 1;
1587 unsigned GBSEL1
: 1;
1588 unsigned GDSEL0
: 1;
1589 unsigned GDSEL1
: 1;
1594 unsigned SASEL0
: 1;
1595 unsigned SASEL1
: 1;
1596 unsigned SCSEL0
: 1;
1597 unsigned SCSEL1
: 1;
1598 unsigned SBSEL0
: 1;
1599 unsigned SBSEL1
: 1;
1600 unsigned SDSEL0
: 1;
1601 unsigned SDSEL1
: 1;
1657 extern __at(0x0F99) volatile __ADCHSbits_t ADCHSbits
;
1659 #define _GASEL0 0x01
1660 #define _SASEL0 0x01
1661 #define _GASEL1 0x02
1662 #define _SASEL1 0x02
1663 #define _GCSEL0 0x04
1664 #define _SCSEL0 0x04
1665 #define _GCSEL1 0x08
1666 #define _SCSEL1 0x08
1667 #define _GBSEL0 0x10
1668 #define _SBSEL0 0x10
1669 #define _GBSEL1 0x20
1670 #define _SBSEL1 0x20
1671 #define _GDSEL0 0x40
1672 #define _SDSEL0 0x40
1673 #define _GDSEL1 0x80
1674 #define _SDSEL1 0x80
1676 //==============================================================================
1679 //==============================================================================
1682 extern __at(0x0F9A) __sfr ADCON3
;
1711 extern __at(0x0F9A) volatile __ADCON3bits_t ADCON3bits
;
1721 //==============================================================================
1724 //==============================================================================
1727 extern __at(0x0F9B) __sfr OSCTUNE
;
1750 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1759 //==============================================================================
1762 //==============================================================================
1765 extern __at(0x0F9D) __sfr PIE1
;
1771 unsigned TMR1IE
: 1;
1772 unsigned TMR2IE
: 1;
1773 unsigned CCP1IE
: 1;
1794 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1796 #define _TMR1IE 0x01
1797 #define _TMR2IE 0x02
1798 #define _CCP1IE 0x04
1805 //==============================================================================
1808 //==============================================================================
1811 extern __at(0x0F9E) __sfr PIR1
;
1817 unsigned TMR1IF
: 1;
1818 unsigned TMR2IF
: 1;
1819 unsigned CCP1IF
: 1;
1840 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1842 #define _TMR1IF 0x01
1843 #define _TMR2IF 0x02
1844 #define _CCP1IF 0x04
1851 //==============================================================================
1854 //==============================================================================
1857 extern __at(0x0F9F) __sfr IPR1
;
1863 unsigned TMR1IP
: 1;
1864 unsigned TMR2IP
: 1;
1865 unsigned CCP1IP
: 1;
1886 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1888 #define _TMR1IP 0x01
1889 #define _TMR2IP 0x02
1890 #define _CCP1IP 0x04
1897 //==============================================================================
1900 //==============================================================================
1903 extern __at(0x0FA0) __sfr PIE2
;
1907 unsigned CCP2IE
: 1;
1917 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1919 #define _CCP2IE 0x01
1924 //==============================================================================
1927 //==============================================================================
1930 extern __at(0x0FA1) __sfr PIR2
;
1934 unsigned CCP2IF
: 1;
1944 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1946 #define _CCP2IF 0x01
1951 //==============================================================================
1954 //==============================================================================
1957 extern __at(0x0FA2) __sfr IPR2
;
1961 unsigned CCP2IP
: 1;
1971 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1973 #define _CCP2IP 0x01
1978 //==============================================================================
1981 //==============================================================================
1984 extern __at(0x0FA3) __sfr PIE3
;
1988 unsigned TMR5IE
: 1;
1990 unsigned IC2QEIE
: 1;
1991 unsigned IC3DRIE
: 1;
1998 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
2000 #define _TMR5IE 0x01
2002 #define _IC2QEIE 0x04
2003 #define _IC3DRIE 0x08
2006 //==============================================================================
2009 //==============================================================================
2012 extern __at(0x0FA4) __sfr PIR3
;
2016 unsigned TMR5IF
: 1;
2018 unsigned IC2QEIF
: 1;
2019 unsigned IC3DRIF
: 1;
2026 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
2028 #define _TMR5IF 0x01
2030 #define _IC2QEIF 0x04
2031 #define _IC3DRIF 0x08
2034 //==============================================================================
2037 //==============================================================================
2040 extern __at(0x0FA5) __sfr IPR3
;
2044 unsigned TMR5IP
: 1;
2046 unsigned IC2QEIP
: 1;
2047 unsigned IC3DRIP
: 1;
2054 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
2056 #define _TMR5IP 0x01
2058 #define _IC2QEIP 0x04
2059 #define _IC3DRIP 0x08
2062 //==============================================================================
2065 //==============================================================================
2068 extern __at(0x0FA6) __sfr EECON1
;
2082 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
2092 //==============================================================================
2094 extern __at(0x0FA7) __sfr EECON2
;
2095 extern __at(0x0FA8) __sfr EEDATA
;
2096 extern __at(0x0FA9) __sfr EEADR
;
2098 //==============================================================================
2101 extern __at(0x0FAA) __sfr BAUDCON
;
2114 unsigned ABDOVF
: 1;
2130 extern __at(0x0FAA) volatile __BAUDCONbits_t BAUDCONbits
;
2140 #define _ABDOVF 0x80
2142 //==============================================================================
2145 //==============================================================================
2148 extern __at(0x0FAA) __sfr BAUDCTL
;
2161 unsigned ABDOVF
: 1;
2177 extern __at(0x0FAA) volatile __BAUDCTLbits_t BAUDCTLbits
;
2179 #define _BAUDCTL_ABDEN 0x01
2180 #define _BAUDCTL_WUE 0x02
2181 #define _BAUDCTL_BRG16 0x08
2182 #define _BAUDCTL_TXCKP 0x10
2183 #define _BAUDCTL_SCKP 0x10
2184 #define _BAUDCTL_RXDTP 0x20
2185 #define _BAUDCTL_RCIDL 0x40
2186 #define _BAUDCTL_RCMT 0x40
2187 #define _BAUDCTL_ABDOVF 0x80
2189 //==============================================================================
2192 //==============================================================================
2195 extern __at(0x0FAB) __sfr RCSTA
;
2224 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
2236 //==============================================================================
2239 //==============================================================================
2242 extern __at(0x0FAC) __sfr TXSTA
;
2256 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2267 //==============================================================================
2269 extern __at(0x0FAD) __sfr TXREG
;
2270 extern __at(0x0FAE) __sfr RCREG
;
2271 extern __at(0x0FAF) __sfr SPBRG
;
2272 extern __at(0x0FB0) __sfr SPBRGH
;
2274 //==============================================================================
2277 extern __at(0x0FB6) __sfr QEICON
;
2288 unsigned UP_NOT_DOWN
: 1;
2290 unsigned NOT_VELM
: 1;
2300 unsigned UP_DOWN
: 1;
2336 unsigned NOT_DOWN
: 1;
2348 unsigned UPDOWN
: 1;
2367 extern __at(0x0FB6) volatile __QEICONbits_t QEICONbits
;
2374 #define _UP_NOT_DOWN 0x20
2375 #define _UP_DOWN 0x20
2378 #define _NOT_DOWN 0x20
2379 #define _UPDOWN 0x20
2381 #define _NOT_VELM 0x80
2384 //==============================================================================
2387 //==============================================================================
2390 extern __at(0x0FB7) __sfr T5CON
;
2396 unsigned TMR5ON
: 1;
2397 unsigned TMR5CS
: 1;
2398 unsigned NOT_T5SYNC
: 1;
2402 unsigned NOT_RESEN
: 1;
2410 unsigned T5SYNC
: 1;
2426 extern __at(0x0FB7) volatile __T5CONbits_t T5CONbits
;
2428 #define _TMR5ON 0x01
2429 #define _TMR5CS 0x02
2430 #define _NOT_T5SYNC 0x04
2431 #define _T5SYNC 0x04
2435 #define _NOT_RESEN 0x40
2439 //==============================================================================
2442 //==============================================================================
2445 extern __at(0x0FB8) __sfr ANSEL0
;
2459 extern __at(0x0FB8) volatile __ANSEL0bits_t ANSEL0bits
;
2470 //==============================================================================
2473 //==============================================================================
2476 extern __at(0x0FB9) __sfr ANSEL1
;
2490 extern __at(0x0FB9) volatile __ANSEL1bits_t ANSEL1bits
;
2494 //==============================================================================
2497 //==============================================================================
2500 extern __at(0x0FBA) __sfr CCP2CON
;
2506 unsigned CCP2M0
: 1;
2507 unsigned CCP2M1
: 1;
2508 unsigned CCP2M2
: 1;
2509 unsigned CCP2M3
: 1;
2542 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2544 #define _CCP2M0 0x01
2545 #define _CCP2M1 0x02
2546 #define _CCP2M2 0x04
2547 #define _CCP2M3 0x08
2553 //==============================================================================
2555 extern __at(0x0FBB) __sfr CCPR2
;
2556 extern __at(0x0FBB) __sfr CCPR2L
;
2557 extern __at(0x0FBC) __sfr CCPR2H
;
2559 //==============================================================================
2562 extern __at(0x0FBD) __sfr CCP1CON
;
2568 unsigned CCP1M0
: 1;
2569 unsigned CCP1M1
: 1;
2570 unsigned CCP1M2
: 1;
2571 unsigned CCP1M3
: 1;
2604 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2606 #define _CCP1M0 0x01
2607 #define _CCP1M1 0x02
2608 #define _CCP1M2 0x04
2609 #define _CCP1M3 0x08
2615 //==============================================================================
2617 extern __at(0x0FBE) __sfr CCPR1
;
2618 extern __at(0x0FBE) __sfr CCPR1L
;
2619 extern __at(0x0FBF) __sfr CCPR1H
;
2621 //==============================================================================
2624 extern __at(0x0FC0) __sfr ADCON2
;
2654 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2665 //==============================================================================
2668 //==============================================================================
2671 extern __at(0x0FC1) __sfr ADCON1
;
2677 unsigned ADPNT0
: 1;
2678 unsigned ADPNT1
: 1;
2679 unsigned BFOVFL
: 1;
2681 unsigned FIFOEN
: 1;
2691 unsigned FFOVFL
: 1;
2712 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2714 #define _ADPNT0 0x01
2715 #define _ADPNT1 0x02
2716 #define _BFOVFL 0x04
2717 #define _FFOVFL 0x04
2719 #define _FIFOEN 0x10
2723 //==============================================================================
2726 //==============================================================================
2729 extern __at(0x0FC2) __sfr ADCON0
;
2736 unsigned GO_NOT_DONE
: 1;
2737 unsigned ACMOD0
: 1;
2738 unsigned ACMOD1
: 1;
2748 unsigned GO_DONE
: 1;
2784 unsigned NOT_DONE
: 1;
2796 unsigned GODONE
: 1;
2813 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2816 #define _GO_NOT_DONE 0x02
2817 #define _GO_DONE 0x02
2820 #define _NOT_DONE 0x02
2821 #define _GODONE 0x02
2822 #define _ACMOD0 0x04
2823 #define _ACMOD1 0x08
2827 //==============================================================================
2829 extern __at(0x0FC3) __sfr ADRES
;
2830 extern __at(0x0FC3) __sfr ADRESL
;
2831 extern __at(0x0FC4) __sfr ADRESH
;
2833 //==============================================================================
2836 extern __at(0x0FC6) __sfr SSPCON
;
2859 extern __at(0x0FC6) volatile __SSPCONbits_t SSPCONbits
;
2870 //==============================================================================
2873 //==============================================================================
2876 extern __at(0x0FC7) __sfr SSPSTAT
;
2884 unsigned R_NOT_W
: 1;
2887 unsigned D_NOT_A
: 1;
2920 unsigned NOT_WRITE
: 1;
2923 unsigned NOT_ADDRESS
: 1;
2932 unsigned READ_WRITE
: 1;
2935 unsigned DATA_ADDRESS
: 1;
2953 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
2957 #define _R_NOT_W 0x04
2960 #define _NOT_WRITE 0x04
2961 #define _READ_WRITE 0x04
2965 #define _D_NOT_A 0x20
2968 #define _NOT_ADDRESS 0x20
2969 #define _DATA_ADDRESS 0x20
2974 //==============================================================================
2976 extern __at(0x0FC8) __sfr SSPADD
;
2977 extern __at(0x0FC9) __sfr SSPBUF
;
2979 //==============================================================================
2982 extern __at(0x0FCA) __sfr T2CON
;
2988 unsigned T2CKPS0
: 1;
2989 unsigned T2CKPS1
: 1;
2990 unsigned TMR2ON
: 1;
2991 unsigned T2OUTPS0
: 1;
2992 unsigned T2OUTPS1
: 1;
2993 unsigned T2OUTPS2
: 1;
2994 unsigned T2OUTPS3
: 1;
3003 unsigned TOUTPS0
: 1;
3004 unsigned TOUTPS1
: 1;
3005 unsigned TOUTPS2
: 1;
3006 unsigned TOUTPS3
: 1;
3012 unsigned T2CKPS
: 2;
3019 unsigned TOUTPS
: 4;
3026 unsigned T2OUTPS
: 4;
3031 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3033 #define _T2CKPS0 0x01
3034 #define _T2CKPS1 0x02
3035 #define _TMR2ON 0x04
3036 #define _T2OUTPS0 0x08
3037 #define _TOUTPS0 0x08
3038 #define _T2OUTPS1 0x10
3039 #define _TOUTPS1 0x10
3040 #define _T2OUTPS2 0x20
3041 #define _TOUTPS2 0x20
3042 #define _T2OUTPS3 0x40
3043 #define _TOUTPS3 0x40
3045 //==============================================================================
3047 extern __at(0x0FCB) __sfr PR2
;
3048 extern __at(0x0FCC) __sfr TMR2
;
3050 //==============================================================================
3053 extern __at(0x0FCD) __sfr T1CON
;
3059 unsigned TMR1ON
: 1;
3060 unsigned TMR1CS
: 1;
3061 unsigned NOT_T1SYNC
: 1;
3062 unsigned T1OSCEN
: 1;
3063 unsigned T1CKPS0
: 1;
3064 unsigned T1CKPS1
: 1;
3073 unsigned T1SYNC
: 1;
3085 unsigned T1INSYNC
: 1;
3096 unsigned T1CKPS
: 2;
3101 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3103 #define _TMR1ON 0x01
3104 #define _TMR1CS 0x02
3105 #define _NOT_T1SYNC 0x04
3106 #define _T1SYNC 0x04
3107 #define _T1INSYNC 0x04
3108 #define _T1OSCEN 0x08
3109 #define _T1CKPS0 0x10
3110 #define _T1CKPS1 0x20
3114 //==============================================================================
3116 extern __at(0x0FCE) __sfr TMR1
;
3117 extern __at(0x0FCE) __sfr TMR1L
;
3118 extern __at(0x0FCF) __sfr TMR1H
;
3120 //==============================================================================
3123 extern __at(0x0FD0) __sfr RCON
;
3129 unsigned NOT_BOR
: 1;
3130 unsigned NOT_POR
: 1;
3131 unsigned NOT_PD
: 1;
3132 unsigned NOT_TO
: 1;
3133 unsigned NOT_RI
: 1;
3148 unsigned NOT_IPEN
: 1;
3152 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3154 #define _NOT_BOR 0x01
3156 #define _NOT_POR 0x02
3158 #define _NOT_PD 0x04
3160 #define _NOT_TO 0x08
3162 #define _NOT_RI 0x10
3165 #define _NOT_IPEN 0x80
3167 //==============================================================================
3170 //==============================================================================
3173 extern __at(0x0FD1) __sfr WDTCON
;
3177 unsigned SWDTEN
: 1;
3187 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3189 #define _SWDTEN 0x01
3192 //==============================================================================
3195 //==============================================================================
3198 extern __at(0x0FD2) __sfr LVDCON
;
3233 extern __at(0x0FD2) volatile __LVDCONbits_t LVDCONbits
;
3243 //==============================================================================
3246 //==============================================================================
3249 extern __at(0x0FD3) __sfr OSCCON
;
3291 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3303 //==============================================================================
3306 //==============================================================================
3309 extern __at(0x0FD5) __sfr T0CON
;
3321 unsigned T016BIT
: 1;
3322 unsigned TMR0ON
: 1;
3344 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3353 #define _T016BIT 0x40
3354 #define _TMR0ON 0x80
3356 //==============================================================================
3358 extern __at(0x0FD6) __sfr TMR0
;
3359 extern __at(0x0FD6) __sfr TMR0L
;
3360 extern __at(0x0FD7) __sfr TMR0H
;
3362 //==============================================================================
3365 extern __at(0x0FD8) __sfr STATUS
;
3379 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3387 //==============================================================================
3389 extern __at(0x0FD9) __sfr FSR2L
;
3390 extern __at(0x0FDA) __sfr FSR2H
;
3391 extern __at(0x0FDB) __sfr PLUSW2
;
3392 extern __at(0x0FDC) __sfr PREINC2
;
3393 extern __at(0x0FDD) __sfr POSTDEC2
;
3394 extern __at(0x0FDE) __sfr POSTINC2
;
3395 extern __at(0x0FDF) __sfr INDF2
;
3396 extern __at(0x0FE0) __sfr BSR
;
3397 extern __at(0x0FE1) __sfr FSR1L
;
3398 extern __at(0x0FE2) __sfr FSR1H
;
3399 extern __at(0x0FE3) __sfr PLUSW1
;
3400 extern __at(0x0FE4) __sfr PREINC1
;
3401 extern __at(0x0FE5) __sfr POSTDEC1
;
3402 extern __at(0x0FE6) __sfr POSTINC1
;
3403 extern __at(0x0FE7) __sfr INDF1
;
3404 extern __at(0x0FE8) __sfr WREG
;
3405 extern __at(0x0FE9) __sfr FSR0L
;
3406 extern __at(0x0FEA) __sfr FSR0H
;
3407 extern __at(0x0FEB) __sfr PLUSW0
;
3408 extern __at(0x0FEC) __sfr PREINC0
;
3409 extern __at(0x0FED) __sfr POSTDEC0
;
3410 extern __at(0x0FEE) __sfr POSTINC0
;
3411 extern __at(0x0FEF) __sfr INDF0
;
3413 //==============================================================================
3416 extern __at(0x0FF0) __sfr INTCON3
;
3422 unsigned INT1IF
: 1;
3423 unsigned INT2IF
: 1;
3425 unsigned INT1IE
: 1;
3426 unsigned INT2IE
: 1;
3428 unsigned INT1IP
: 1;
3429 unsigned INT2IP
: 1;
3445 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3447 #define _INT1IF 0x01
3449 #define _INT2IF 0x02
3451 #define _INT1IE 0x08
3453 #define _INT2IE 0x10
3455 #define _INT1IP 0x40
3457 #define _INT2IP 0x80
3460 //==============================================================================
3463 //==============================================================================
3466 extern __at(0x0FF1) __sfr INTCON2
;
3474 unsigned TMR0IP
: 1;
3476 unsigned INTEDG2
: 1;
3477 unsigned INTEDG1
: 1;
3478 unsigned INTEDG0
: 1;
3479 unsigned NOT_RBPU
: 1;
3495 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3498 #define _TMR0IP 0x04
3500 #define _INTEDG2 0x10
3501 #define _INTEDG1 0x20
3502 #define _INTEDG0 0x40
3503 #define _NOT_RBPU 0x80
3506 //==============================================================================
3509 //==============================================================================
3512 extern __at(0x0FF2) __sfr INTCON
;
3519 unsigned INT0IF
: 1;
3520 unsigned TMR0IF
: 1;
3522 unsigned INT0IE
: 1;
3523 unsigned TMR0IE
: 1;
3524 unsigned PEIE_GIEL
: 1;
3525 unsigned GIE_GIEH
: 1;
3553 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3556 #define _INT0IF 0x02
3558 #define _TMR0IF 0x04
3561 #define _INT0IE 0x10
3563 #define _TMR0IE 0x20
3565 #define _PEIE_GIEL 0x40
3568 #define _GIE_GIEH 0x80
3572 //==============================================================================
3574 extern __at(0x0FF3) __sfr PROD
;
3575 extern __at(0x0FF3) __sfr PRODL
;
3576 extern __at(0x0FF4) __sfr PRODH
;
3577 extern __at(0x0FF5) __sfr TABLAT
;
3578 extern __at(0x0FF6) __sfr TBLPTR
;
3579 extern __at(0x0FF6) __sfr TBLPTRL
;
3580 extern __at(0x0FF7) __sfr TBLPTRH
;
3581 extern __at(0x0FF8) __sfr TBLPTRU
;
3582 extern __at(0x0FF9) __sfr PC
;
3583 extern __at(0x0FF9) __sfr PCL
;
3584 extern __at(0x0FFA) __sfr PCLATH
;
3585 extern __at(0x0FFB) __sfr PCLATU
;
3587 //==============================================================================
3590 extern __at(0x0FFC) __sfr STKPTR
;
3596 unsigned STKPTR0
: 1;
3597 unsigned STKPTR1
: 1;
3598 unsigned STKPTR2
: 1;
3599 unsigned STKPTR3
: 1;
3600 unsigned STKPTR4
: 1;
3602 unsigned STKUNF
: 1;
3603 unsigned STKFUL
: 1;
3615 unsigned STKOVF
: 1;
3620 unsigned STKPTR
: 5;
3625 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3627 #define _STKPTR0 0x01
3628 #define _STKPTR1 0x02
3629 #define _STKPTR2 0x04
3630 #define _STKPTR3 0x08
3631 #define _STKPTR4 0x10
3632 #define _STKUNF 0x40
3633 #define _STKFUL 0x80
3634 #define _STKOVF 0x80
3636 //==============================================================================
3638 extern __at(0x0FFD) __sfr TOS
;
3639 extern __at(0x0FFD) __sfr TOSL
;
3640 extern __at(0x0FFE) __sfr TOSH
;
3641 extern __at(0x0FFF) __sfr TOSU
;
3643 //==============================================================================
3645 // Configuration Bits
3647 //==============================================================================
3649 #define __CONFIG1H 0x300001
3650 #define __CONFIG2L 0x300002
3651 #define __CONFIG2H 0x300003
3652 #define __CONFIG3L 0x300004
3653 #define __CONFIG3H 0x300005
3654 #define __CONFIG4L 0x300006
3655 #define __CONFIG5L 0x300008
3656 #define __CONFIG5H 0x300009
3657 #define __CONFIG6L 0x30000A
3658 #define __CONFIG6H 0x30000B
3659 #define __CONFIG7L 0x30000C
3660 #define __CONFIG7H 0x30000D
3662 //----------------------------- CONFIG1H Options -------------------------------
3664 #define _OSC_LP_1H 0xF0 // LP oscillator.
3665 #define _OSC_XT_1H 0xF1 // XT oscillator.
3666 #define _OSC_HS_1H 0xF2 // HS oscillator.
3667 #define _OSC_RC2_1H 0xF3 // External RC oscillator, CLKO function on RA6.
3668 #define _OSC_EC_1H 0xF4 // EC oscillator, CLKO function on RA6.
3669 #define _OSC_ECIO_1H 0xF5 // EC oscillator, port function on RA6.
3670 #define _OSC_HSPLL_1H 0xF6 // HS oscillator, PLL enabled (clock frequency = 4 x FOSC1).
3671 #define _OSC_RCIO_1H 0xF7 // External RC oscillator, port function on RA6.
3672 #define _OSC_IRCIO_1H 0xF8 // Internal oscillator block, port function on RA6 and port function on RA7.
3673 #define _OSC_IRC_1H 0xF9 // Internal oscillator block, CLKO function on RA6 and port function on RA7.
3674 #define _OSC_RC1_1H 0xFA // 101X External RC oscillator, CLKO function on RA6.
3675 #define _OSC_RC_1H 0xFC // 11XX External RC oscillator, CLKO function on RA6.
3676 #define _FCMEN_OFF_1H 0xBF // Fail-Safe Clock Monitor disabled.
3677 #define _FCMEN_ON_1H 0xFF // Fail-Safe Clock Monitor enabled.
3678 #define _IESO_OFF_1H 0x7F // Internal External Switchover mode disabled.
3679 #define _IESO_ON_1H 0xFF // Internal External Switchover mode enabled.
3681 //----------------------------- CONFIG2L Options -------------------------------
3683 #define _PWRTEN_ON_2L 0xFE // PWRT enabled.
3684 #define _PWRTEN_OFF_2L 0xFF // PWRT disabled.
3685 #define _BOREN_OFF_2L 0xFD // Brown-out Reset disabled.
3686 #define _BOREN_ON_2L 0xFF // Brown-out Reset enabled.
3687 #define _BORV_45_2L 0xF3 // VBOR set to 4.5V.
3688 #define _BORV_42_2L 0xF7 // VBOR set to 4.2V.
3689 #define _BORV_27_2L 0xFB // VBOR set to 2.7V.
3690 #define _BORV_20_2L 0xFF // Reserved.
3692 //----------------------------- CONFIG2H Options -------------------------------
3694 #define _WDTEN_OFF_2H 0xFE // WDT disabled (control is placed on the SWDTEN bit).
3695 #define _WDTEN_ON_2H 0xFF // WDT enabled.
3696 #define _WDPS_1_2H 0xE1 // 1:1.
3697 #define _WDPS_2_2H 0xE3 // 1:2.
3698 #define _WDPS_4_2H 0xE5 // 1:4.
3699 #define _WDPS_8_2H 0xE7 // 1:8.
3700 #define _WDPS_16_2H 0xE9 // 1:16.
3701 #define _WDPS_32_2H 0xEB // 1:32.
3702 #define _WDPS_64_2H 0xED // 1:64.
3703 #define _WDPS_128_2H 0xEF // 1:128.
3704 #define _WDPS_256_2H 0xF1 // 1:256.
3705 #define _WDPS_512_2H 0xF3 // 1:512.
3706 #define _WDPS_1024_2H 0xF5 // 1:1024.
3707 #define _WDPS_2048_2H 0xF7 // 1:2048.
3708 #define _WDPS_4096_2H 0xF9 // 1:4096.
3709 #define _WDPS_8192_2H 0xFB // 1:8192.
3710 #define _WDPS_16384_2H 0xFD // 1:16384.
3711 #define _WDPS_32768_2H 0xFF // 1:32768.
3712 #define _WINEN_ON_2H 0xDF // WDT window enabledbled.
3713 #define _WINEN_OFF_2H 0xFF // WDT window disabled.
3715 //----------------------------- CONFIG3L Options -------------------------------
3717 #define _PWMPIN_ON_3L 0xFB // PWM outputs drive active states upon Reset.
3718 #define _PWMPIN_OFF_3L 0xFF // PWM outputs disabled upon Reset (default).
3719 #define _LPOL_LOW_3L 0xF7 // PWM0, 2, 4 and 6 are active-low.
3720 #define _LPOL_HIGH_3L 0xFF // PWM0, 2, 4 and 6 are active-high.
3721 #define _HPOL_LOW_3L 0xEF // PWM1, 3, 5 and 7 are active-low.
3722 #define _HPOL_HIGH_3L 0xFF // PWM1, 3, 5 and 7 are active-high.
3723 #define _T1OSCMX_OFF_3L 0xDF // Standard (legacy) Timer1 oscillator operation.
3724 #define _T1OSCMX_ON_3L 0xFF // Low-power Timer1 operation when microcontroller is in Sleep mode.
3726 //----------------------------- CONFIG3H Options -------------------------------
3728 #define _FLTAMX_RD4_3H 0xFE // FLTA input is multiplexed with RD4.
3729 #define _FLTAMX_RC1_3H 0xFF // FLTA input is multiplexed with RC1.
3730 #define _SSPMX_RD1_3H 0xFB // SCK/SCL clocks and SDA/SDI data are multiplexed with RD3 and RD2, respectively. SDO output is multiplexed with RD1.
3731 #define _SSPMX_RC7_3H 0xFF // SCK/SCL clocks and SDA/SDI data are multiplexed with RC5 and RC4, respectively. SDO output is multiplexed with RC7.
3732 #define _PWM4MX_RD5_3H 0xF7 // PWM4 output is multiplexed with RD5.
3733 #define _PWM4MX_RB5_3H 0xFF // PWM4 output is multiplexed with RB5.
3734 #define _EXCLKMX_RD0_3H 0xEF // TMR0/T5CKI external clock input is multiplexed with RD0.
3735 #define _EXCLKMX_RC3_3H 0xFF // TMR0/T5CKI external clock input is multiplexed with RC3.
3736 #define _MCLRE_OFF_3H 0x7F // Disabled.
3737 #define _MCLRE_ON_3H 0xFF // Enabled.
3739 //----------------------------- CONFIG4L Options -------------------------------
3741 #define _STVREN_OFF_4L 0xFE // Stack full/underflow will not cause Reset.
3742 #define _STVREN_ON_4L 0xFF // Stack full/underflow will cause Reset.
3743 #define _LVP_OFF_4L 0xFB // Low-voltage ICSP disabled.
3744 #define _LVP_ON_4L 0xFF // Low-voltage ICSP enabled.
3745 #define _DEBUG_ON_4L 0x7F // Background debugger enabled; RB6 and RB7 are dedicated to In-Circuit Debug.
3746 #define _DEBUG_OFF_4L 0xFF // Background debugger disabled; RB6 and RB7 configured as general purpose I/O pins.
3748 //----------------------------- CONFIG5L Options -------------------------------
3750 #define _CP0_ON_5L 0xFE // Block 0 (000200-000FFFh) code-protected.
3751 #define _CP0_OFF_5L 0xFF // Block 0 (000200-000FFFh) not code-protected.
3752 #define _CP1_ON_5L 0xFD // Block 1 (001000-001FFF) code-protected.
3753 #define _CP1_OFF_5L 0xFF // Block 1 (001000-001FFF) not code-protected.
3754 #define _CP2_ON_5L 0xFB // Block 2 (002000-002FFFh) code-protected.
3755 #define _CP2_OFF_5L 0xFF // Block 2 (002000-002FFFh) not code-protected.
3756 #define _CP3_ON_5L 0xF7 // Block 3 (003000-003FFFh) code-protected.
3757 #define _CP3_OFF_5L 0xFF // Block 3 (003000-003FFFh) not code-protected.
3759 //----------------------------- CONFIG5H Options -------------------------------
3761 #define _CPB_ON_5H 0xBF // Boot Block (000000-0001FFh) code-protected.
3762 #define _CPB_OFF_5H 0xFF // Boot Block (000000-0001FFh) not code-protected.
3763 #define _CPD_ON_5H 0x7F // Data EEPROM code-protected.
3764 #define _CPD_OFF_5H 0xFF // Data EEPROM not code-protected.
3766 //----------------------------- CONFIG6L Options -------------------------------
3768 #define _WRT0_ON_6L 0xFE // Block 0 (000200-000FFFh) write-protected.
3769 #define _WRT0_OFF_6L 0xFF // Block 0 (000200-000FFFh) not write-protected.
3770 #define _WRT1_ON_6L 0xFD // Block 1 (001000-001FFF) write-protected.
3771 #define _WRT1_OFF_6L 0xFF // Block 1 (001000-001FFF) not write-protected.
3772 #define _WRT2_ON_6L 0xFB // Block 2 (002000-002FFFh) write-protected.
3773 #define _WRT2_OFF_6L 0xFF // Block 2 (002000-002FFFh) not write-protected.
3774 #define _WRT3_ON_6L 0xF7 // Block 3 (003000-003FFFh) write-protected.
3775 #define _WRT3_OFF_6L 0xFF // Block 3 (003000-003FFFh) not write-protected.
3777 //----------------------------- CONFIG6H Options -------------------------------
3779 #define _WRTC_ON_6H 0xDF // Configuration registers (300000-3000FFh) write-protected.
3780 #define _WRTC_OFF_6H 0xFF // Configuration registers (300000-3000FFh) not write-protected.
3781 #define _WRTB_ON_6H 0xBF // Boot Block (000000-0001FFh) write-protected.
3782 #define _WRTB_OFF_6H 0xFF // Boot Block (000000-0001FFh) not write-protected.
3783 #define _WRTD_ON_6H 0x7F // Data EEPROM write-protected.
3784 #define _WRTD_OFF_6H 0xFF // Data EEPROM not write-protected.
3786 //----------------------------- CONFIG7L Options -------------------------------
3788 #define _EBTR0_ON_7L 0xFE // Block 0 (000200-000FFFh) protected from table reads executed in other blocks.
3789 #define _EBTR0_OFF_7L 0xFF // Block 0 (000200-000FFFh) not protected from table reads executed in other blocks.
3790 #define _EBTR1_ON_7L 0xFD // Block 1 (001000-001FFF) protected from table reads executed in other blocks.
3791 #define _EBTR1_OFF_7L 0xFF // Block 1 (001000-001FFF) not protected from table reads executed in other blocks.
3792 #define _EBTR2_ON_7L 0xFB // Block 2 (002000-002FFFh) protected from table reads executed in other blocks.
3793 #define _EBTR2_OFF_7L 0xFF // Block 2 (002000-002FFFh) not protected from table reads executed in other blocks.
3794 #define _EBTR3_ON_7L 0xF7 // Block 3 (003000-003FFFh) protected from table reads executed in other blocks.
3795 #define _EBTR3_OFF_7L 0xFF // Block 3 (003000-003FFFh) not protected from table reads executed in other blocks.
3797 //----------------------------- CONFIG7H Options -------------------------------
3799 #define _EBTRB_ON_7H 0xBF // Boot Block (000000-0001FFh) not protected from table reads executed in other blocks.
3800 #define _EBTRB_OFF_7H 0xFF // Boot Block (000000-0001FFh) not protected from table reads executed in other blocks.
3802 //==============================================================================
3804 #define __DEVID1 0x3FFFFE
3805 #define __DEVID2 0x3FFFFF
3807 #define __IDLOC0 0x200000
3808 #define __IDLOC1 0x200001
3809 #define __IDLOC2 0x200002
3810 #define __IDLOC3 0x200003
3811 #define __IDLOC4 0x200004
3812 #define __IDLOC5 0x200005
3813 #define __IDLOC6 0x200006
3814 #define __IDLOC7 0x200007
3816 #endif // #ifndef __PIC18LF4431_H__