2 * This declarations of the PIC18LF45J10 MCU.
4 * This file is part of the GNU PIC library for SDCC, originally
5 * created by Molnar Karoly <molnarkaroly@users.sf.net> 2016.
7 * This file is generated automatically by the cinc2h.pl, 2016-04-13 17:23:56 UTC.
9 * SDCC is licensed under the GNU Public license (GPL) v2. Note that
10 * this license covers the code to the compiler and other executables,
11 * but explicitly does not cover any code or objects generated by sdcc.
13 * For pic device libraries and header files which are derived from
14 * Microchip header (.inc) and linker script (.lkr) files Microchip
15 * requires that "The header files should state that they are only to be
16 * used with authentic Microchip devices" which makes them incompatible
17 * with the GPL. Pic device libraries and header files are located at
18 * non-free/lib and non-free/include directories respectively.
19 * Sdcc should be run with the --use-non-free command line option in
20 * order to include non-free header files and libraries.
22 * See http://sdcc.sourceforge.net/ for the latest information on sdcc.
25 #ifndef __PIC18LF45J10_H__
26 #define __PIC18LF45J10_H__
28 //==============================================================================
30 //==============================================================================
32 // Register Definitions
34 //==============================================================================
37 //==============================================================================
40 extern __at(0x0F80) __sfr PORTA
;
105 extern __at(0x0F80) volatile __PORTAbits_t PORTAbits
;
107 #define _PORTA_RA0 0x01
108 #define _PORTA_AN0 0x01
109 #define _PORTA_RA1 0x02
110 #define _PORTA_AN1 0x02
111 #define _PORTA_RA2 0x04
112 #define _PORTA_AN2 0x04
113 #define _PORTA_VREFM 0x04
114 #define _PORTA_CVREF 0x04
115 #define _PORTA_RA3 0x08
116 #define _PORTA_AN3 0x08
117 #define _PORTA_VREFP 0x08
118 #define _PORTA_RA5 0x20
119 #define _PORTA_AN4 0x20
120 #define _PORTA_SS1 0x20
121 #define _PORTA_C2OUT 0x20
122 #define _PORTA_NOT_SS1 0x20
124 //==============================================================================
127 //==============================================================================
130 extern __at(0x0F81) __sfr PORTB
;
195 extern __at(0x0F81) volatile __PORTBbits_t PORTBbits
;
197 #define _PORTB_RB0 0x01
198 #define _PORTB_INT0 0x01
199 #define _PORTB_AN12 0x01
200 #define _PORTB_FLT0 0x01
201 #define _PORTB_RB1 0x02
202 #define _PORTB_INT1 0x02
203 #define _PORTB_AN10 0x02
204 #define _PORTB_RB2 0x04
205 #define _PORTB_INT2 0x04
206 #define _PORTB_AN8 0x04
207 #define _PORTB_RB3 0x08
208 #define _PORTB_CCP2 0x08
209 #define _PORTB_AN9 0x08
210 #define _PORTB_RB4 0x10
211 #define _PORTB_KBI0 0x10
212 #define _PORTB_AN11 0x10
213 #define _PORTB_RB5 0x20
214 #define _PORTB_KBI1 0x20
215 #define _PORTB_T0CKI 0x20
216 #define _PORTB_C1OUT 0x20
217 #define _PORTB_RB6 0x40
218 #define _PORTB_KBI2 0x40
219 #define _PORTB_PGC 0x40
220 #define _PORTB_RB7 0x80
221 #define _PORTB_KBI3 0x80
222 #define _PORTB_PGD 0x80
224 //==============================================================================
227 //==============================================================================
230 extern __at(0x0F82) __sfr PORTC
;
295 extern __at(0x0F82) volatile __PORTCbits_t PORTCbits
;
297 #define _PORTC_RC0 0x01
298 #define _PORTC_T1OSO 0x01
299 #define _PORTC_T1CKI 0x01
300 #define _PORTC_RC1 0x02
301 #define _PORTC_T1OSI 0x02
302 #define _PORTC_CCP2 0x02
303 #define _PORTC_RC2 0x04
304 #define _PORTC_CCP1 0x04
305 #define _PORTC_P1A 0x04
306 #define _PORTC_RC3 0x08
307 #define _PORTC_SCK1 0x08
308 #define _PORTC_SCL1 0x08
309 #define _PORTC_SCK 0x08
310 #define _PORTC_SCL 0x08
311 #define _PORTC_RC4 0x10
312 #define _PORTC_SDI1 0x10
313 #define _PORTC_SDA1 0x10
314 #define _PORTC_SDI 0x10
315 #define _PORTC_SDA 0x10
316 #define _PORTC_RC5 0x20
317 #define _PORTC_SDO1 0x20
318 #define _PORTC_SDO 0x20
319 #define _PORTC_RC6 0x40
320 #define _PORTC_TX 0x40
321 #define _PORTC_CK 0x40
322 #define _PORTC_RC7 0x80
323 #define _PORTC_RX 0x80
325 //==============================================================================
328 //==============================================================================
331 extern __at(0x0F83) __sfr PORTD
;
376 unsigned NOT_SS2
: 1;
384 extern __at(0x0F83) volatile __PORTDbits_t PORTDbits
;
386 #define _PORTD_RD0 0x01
387 #define _PORTD_PSP0 0x01
388 #define _PORTD_SCK2 0x01
389 #define _PORTD_SCL2 0x01
390 #define _PORTD_RD1 0x02
391 #define _PORTD_PSP1 0x02
392 #define _PORTD_SDI2 0x02
393 #define _PORTD_SDA2 0x02
394 #define _PORTD_RD2 0x04
395 #define _PORTD_PSP2 0x04
396 #define _PORTD_SDO2 0x04
397 #define _PORTD_RD3 0x08
398 #define _PORTD_PSP3 0x08
399 #define _PORTD_SS2 0x08
400 #define _PORTD_NOT_SS2 0x08
401 #define _PORTD_RD4 0x10
402 #define _PORTD_PSP4 0x10
403 #define _PORTD_RD5 0x20
404 #define _PORTD_PSP5 0x20
405 #define _PORTD_P1B 0x20
406 #define _PORTD_RD6 0x40
407 #define _PORTD_PSP6 0x40
408 #define _PORTD_P1C 0x40
409 #define _PORTD_RD7 0x80
410 #define _PORTD_PSP7 0x80
411 #define _PORTD_P1D 0x80
413 //==============================================================================
416 //==============================================================================
419 extern __at(0x0F84) __sfr PORTE
;
478 extern __at(0x0F84) volatile __PORTEbits_t PORTEbits
;
480 #define _PORTE_RE0 0x01
481 #define _PORTE_AN5 0x01
482 #define _PORTE_RD 0x01
483 #define _PORTE_NOT_RD 0x01
484 #define _PORTE_RE1 0x02
485 #define _PORTE_AN6 0x02
486 #define _PORTE_WR 0x02
487 #define _PORTE_NOT_WR 0x02
488 #define _PORTE_RE2 0x04
489 #define _PORTE_AN7 0x04
490 #define _PORTE_CS 0x04
491 #define _PORTE_NOT_CS 0x04
493 //==============================================================================
496 //==============================================================================
499 extern __at(0x0F85) __sfr SSP2CON2
;
509 unsigned ACKSTAT
: 1;
513 extern __at(0x0F85) volatile __SSP2CON2bits_t SSP2CON2bits
;
515 #define _SSP2CON2_SEN 0x01
516 #define _SSP2CON2_RSEN 0x02
517 #define _SSP2CON2_PEN 0x04
518 #define _SSP2CON2_RCEN 0x08
519 #define _SSP2CON2_ACKEN 0x10
520 #define _SSP2CON2_ACKDT 0x20
521 #define _SSP2CON2_ACKSTAT 0x40
522 #define _SSP2CON2_GCEN 0x80
524 //==============================================================================
527 //==============================================================================
530 extern __at(0x0F86) __sfr SSP2CON1
;
553 extern __at(0x0F86) volatile __SSP2CON1bits_t SSP2CON1bits
;
555 #define _SSP2CON1_SSPM0 0x01
556 #define _SSP2CON1_SSPM1 0x02
557 #define _SSP2CON1_SSPM2 0x04
558 #define _SSP2CON1_SSPM3 0x08
559 #define _SSP2CON1_CKP 0x10
560 #define _SSP2CON1_SSPEN 0x20
561 #define _SSP2CON1_SSPOV 0x40
562 #define _SSP2CON1_WCOL 0x80
564 //==============================================================================
567 //==============================================================================
570 extern __at(0x0F87) __sfr SSP2STAT
;
578 unsigned R_NOT_W
: 1;
581 unsigned D_NOT_A
: 1;
591 unsigned I2C_START
: 1;
592 unsigned I2C_STOP
: 1;
602 unsigned I2C_READ
: 1;
605 unsigned I2C_DAT
: 1;
626 unsigned NOT_WRITE
: 1;
629 unsigned NOT_ADDRESS
: 1;
638 unsigned READ_WRITE
: 1;
641 unsigned DATA_ADDRESS
: 1;
659 extern __at(0x0F87) volatile __SSP2STATbits_t SSP2STATbits
;
661 #define _SSP2STAT_BF 0x01
662 #define _SSP2STAT_UA 0x02
663 #define _SSP2STAT_R_NOT_W 0x04
664 #define _SSP2STAT_R_W 0x04
665 #define _SSP2STAT_I2C_READ 0x04
666 #define _SSP2STAT_NOT_W 0x04
667 #define _SSP2STAT_NOT_WRITE 0x04
668 #define _SSP2STAT_READ_WRITE 0x04
669 #define _SSP2STAT_R 0x04
670 #define _SSP2STAT_S 0x08
671 #define _SSP2STAT_I2C_START 0x08
672 #define _SSP2STAT_P 0x10
673 #define _SSP2STAT_I2C_STOP 0x10
674 #define _SSP2STAT_D_NOT_A 0x20
675 #define _SSP2STAT_D_A 0x20
676 #define _SSP2STAT_I2C_DAT 0x20
677 #define _SSP2STAT_NOT_A 0x20
678 #define _SSP2STAT_NOT_ADDRESS 0x20
679 #define _SSP2STAT_DATA_ADDRESS 0x20
680 #define _SSP2STAT_D 0x20
681 #define _SSP2STAT_CKE 0x40
682 #define _SSP2STAT_SMP 0x80
684 //==============================================================================
686 extern __at(0x0F88) __sfr SSP2ADD
;
688 //==============================================================================
691 extern __at(0x0F89) __sfr LATA
;
705 extern __at(0x0F89) volatile __LATAbits_t LATAbits
;
713 //==============================================================================
716 //==============================================================================
719 extern __at(0x0F8A) __sfr LATB
;
733 extern __at(0x0F8A) volatile __LATBbits_t LATBbits
;
744 //==============================================================================
747 //==============================================================================
750 extern __at(0x0F8B) __sfr LATC
;
764 extern __at(0x0F8B) volatile __LATCbits_t LATCbits
;
775 //==============================================================================
778 //==============================================================================
781 extern __at(0x0F8C) __sfr LATD
;
795 extern __at(0x0F8C) volatile __LATDbits_t LATDbits
;
806 //==============================================================================
809 //==============================================================================
812 extern __at(0x0F8D) __sfr LATE
;
835 extern __at(0x0F8D) volatile __LATEbits_t LATEbits
;
841 //==============================================================================
843 extern __at(0x0F8E) __sfr SSP2BUF
;
845 //==============================================================================
848 extern __at(0x0F92) __sfr DDRA
;
877 extern __at(0x0F92) volatile __DDRAbits_t DDRAbits
;
890 //==============================================================================
893 //==============================================================================
896 extern __at(0x0F92) __sfr TRISA
;
925 extern __at(0x0F92) volatile __TRISAbits_t TRISAbits
;
927 #define _TRISA_TRISA0 0x01
928 #define _TRISA_RA0 0x01
929 #define _TRISA_TRISA1 0x02
930 #define _TRISA_RA1 0x02
931 #define _TRISA_TRISA2 0x04
932 #define _TRISA_RA2 0x04
933 #define _TRISA_TRISA3 0x08
934 #define _TRISA_RA3 0x08
935 #define _TRISA_TRISA5 0x20
936 #define _TRISA_RA5 0x20
938 //==============================================================================
941 //==============================================================================
944 extern __at(0x0F93) __sfr DDRB
;
973 extern __at(0x0F93) volatile __DDRBbits_t DDRBbits
;
992 //==============================================================================
995 //==============================================================================
998 extern __at(0x0F93) __sfr TRISB
;
1004 unsigned TRISB0
: 1;
1005 unsigned TRISB1
: 1;
1006 unsigned TRISB2
: 1;
1007 unsigned TRISB3
: 1;
1008 unsigned TRISB4
: 1;
1009 unsigned TRISB5
: 1;
1010 unsigned TRISB6
: 1;
1011 unsigned TRISB7
: 1;
1027 extern __at(0x0F93) volatile __TRISBbits_t TRISBbits
;
1029 #define _TRISB_TRISB0 0x01
1030 #define _TRISB_RB0 0x01
1031 #define _TRISB_TRISB1 0x02
1032 #define _TRISB_RB1 0x02
1033 #define _TRISB_TRISB2 0x04
1034 #define _TRISB_RB2 0x04
1035 #define _TRISB_TRISB3 0x08
1036 #define _TRISB_RB3 0x08
1037 #define _TRISB_TRISB4 0x10
1038 #define _TRISB_RB4 0x10
1039 #define _TRISB_TRISB5 0x20
1040 #define _TRISB_RB5 0x20
1041 #define _TRISB_TRISB6 0x40
1042 #define _TRISB_RB6 0x40
1043 #define _TRISB_TRISB7 0x80
1044 #define _TRISB_RB7 0x80
1046 //==============================================================================
1049 //==============================================================================
1052 extern __at(0x0F94) __sfr DDRC
;
1058 unsigned TRISC0
: 1;
1059 unsigned TRISC1
: 1;
1060 unsigned TRISC2
: 1;
1061 unsigned TRISC3
: 1;
1062 unsigned TRISC4
: 1;
1063 unsigned TRISC5
: 1;
1064 unsigned TRISC6
: 1;
1065 unsigned TRISC7
: 1;
1081 extern __at(0x0F94) volatile __DDRCbits_t DDRCbits
;
1083 #define _TRISC0 0x01
1085 #define _TRISC1 0x02
1087 #define _TRISC2 0x04
1089 #define _TRISC3 0x08
1091 #define _TRISC4 0x10
1093 #define _TRISC5 0x20
1095 #define _TRISC6 0x40
1097 #define _TRISC7 0x80
1100 //==============================================================================
1103 //==============================================================================
1106 extern __at(0x0F94) __sfr TRISC
;
1112 unsigned TRISC0
: 1;
1113 unsigned TRISC1
: 1;
1114 unsigned TRISC2
: 1;
1115 unsigned TRISC3
: 1;
1116 unsigned TRISC4
: 1;
1117 unsigned TRISC5
: 1;
1118 unsigned TRISC6
: 1;
1119 unsigned TRISC7
: 1;
1135 extern __at(0x0F94) volatile __TRISCbits_t TRISCbits
;
1137 #define _TRISC_TRISC0 0x01
1138 #define _TRISC_RC0 0x01
1139 #define _TRISC_TRISC1 0x02
1140 #define _TRISC_RC1 0x02
1141 #define _TRISC_TRISC2 0x04
1142 #define _TRISC_RC2 0x04
1143 #define _TRISC_TRISC3 0x08
1144 #define _TRISC_RC3 0x08
1145 #define _TRISC_TRISC4 0x10
1146 #define _TRISC_RC4 0x10
1147 #define _TRISC_TRISC5 0x20
1148 #define _TRISC_RC5 0x20
1149 #define _TRISC_TRISC6 0x40
1150 #define _TRISC_RC6 0x40
1151 #define _TRISC_TRISC7 0x80
1152 #define _TRISC_RC7 0x80
1154 //==============================================================================
1157 //==============================================================================
1160 extern __at(0x0F95) __sfr DDRD
;
1166 unsigned TRISD0
: 1;
1167 unsigned TRISD1
: 1;
1168 unsigned TRISD2
: 1;
1169 unsigned TRISD3
: 1;
1170 unsigned TRISD4
: 1;
1171 unsigned TRISD5
: 1;
1172 unsigned TRISD6
: 1;
1173 unsigned TRISD7
: 1;
1189 extern __at(0x0F95) volatile __DDRDbits_t DDRDbits
;
1191 #define _TRISD0 0x01
1193 #define _TRISD1 0x02
1195 #define _TRISD2 0x04
1197 #define _TRISD3 0x08
1199 #define _TRISD4 0x10
1201 #define _TRISD5 0x20
1203 #define _TRISD6 0x40
1205 #define _TRISD7 0x80
1208 //==============================================================================
1211 //==============================================================================
1214 extern __at(0x0F95) __sfr TRISD
;
1220 unsigned TRISD0
: 1;
1221 unsigned TRISD1
: 1;
1222 unsigned TRISD2
: 1;
1223 unsigned TRISD3
: 1;
1224 unsigned TRISD4
: 1;
1225 unsigned TRISD5
: 1;
1226 unsigned TRISD6
: 1;
1227 unsigned TRISD7
: 1;
1243 extern __at(0x0F95) volatile __TRISDbits_t TRISDbits
;
1245 #define _TRISD_TRISD0 0x01
1246 #define _TRISD_RD0 0x01
1247 #define _TRISD_TRISD1 0x02
1248 #define _TRISD_RD1 0x02
1249 #define _TRISD_TRISD2 0x04
1250 #define _TRISD_RD2 0x04
1251 #define _TRISD_TRISD3 0x08
1252 #define _TRISD_RD3 0x08
1253 #define _TRISD_TRISD4 0x10
1254 #define _TRISD_RD4 0x10
1255 #define _TRISD_TRISD5 0x20
1256 #define _TRISD_RD5 0x20
1257 #define _TRISD_TRISD6 0x40
1258 #define _TRISD_RD6 0x40
1259 #define _TRISD_TRISD7 0x80
1260 #define _TRISD_RD7 0x80
1262 //==============================================================================
1265 //==============================================================================
1268 extern __at(0x0F96) __sfr DDRE
;
1274 unsigned TRISE0
: 1;
1275 unsigned TRISE1
: 1;
1276 unsigned TRISE2
: 1;
1278 unsigned PSPMODE
: 1;
1309 extern __at(0x0F96) volatile __DDREbits_t DDREbits
;
1311 #define _TRISE0 0x01
1313 #define _TRISE1 0x02
1315 #define _TRISE2 0x04
1318 #define _PSPMODE 0x10
1323 //==============================================================================
1326 //==============================================================================
1329 extern __at(0x0F96) __sfr TRISE
;
1335 unsigned TRISE0
: 1;
1336 unsigned TRISE1
: 1;
1337 unsigned TRISE2
: 1;
1339 unsigned PSPMODE
: 1;
1370 extern __at(0x0F96) volatile __TRISEbits_t TRISEbits
;
1372 #define _TRISE_TRISE0 0x01
1373 #define _TRISE_RE0 0x01
1374 #define _TRISE_TRISE1 0x02
1375 #define _TRISE_RE1 0x02
1376 #define _TRISE_TRISE2 0x04
1377 #define _TRISE_RE2 0x04
1378 #define _TRISE_RE3 0x08
1379 #define _TRISE_PSPMODE 0x10
1380 #define _TRISE_IBOV 0x20
1381 #define _TRISE_OBF 0x40
1382 #define _TRISE_IBF 0x80
1384 //==============================================================================
1387 //==============================================================================
1390 extern __at(0x0F9B) __sfr OSCTUNE
;
1404 extern __at(0x0F9B) volatile __OSCTUNEbits_t OSCTUNEbits
;
1408 //==============================================================================
1411 //==============================================================================
1414 extern __at(0x0F9D) __sfr PIE1
;
1420 unsigned TMR1IE
: 1;
1421 unsigned TMR2IE
: 1;
1422 unsigned CCP1IE
: 1;
1423 unsigned SSP1IE
: 1;
1443 extern __at(0x0F9D) volatile __PIE1bits_t PIE1bits
;
1445 #define _TMR1IE 0x01
1446 #define _TMR2IE 0x02
1447 #define _CCP1IE 0x04
1448 #define _SSP1IE 0x08
1457 //==============================================================================
1460 //==============================================================================
1463 extern __at(0x0F9E) __sfr PIR1
;
1469 unsigned TMR1IF
: 1;
1470 unsigned TMR2IF
: 1;
1471 unsigned CCP1IF
: 1;
1472 unsigned SSP1IF
: 1;
1492 extern __at(0x0F9E) volatile __PIR1bits_t PIR1bits
;
1494 #define _TMR1IF 0x01
1495 #define _TMR2IF 0x02
1496 #define _CCP1IF 0x04
1497 #define _SSP1IF 0x08
1506 //==============================================================================
1509 //==============================================================================
1512 extern __at(0x0F9F) __sfr IPR1
;
1518 unsigned TMR1IP
: 1;
1519 unsigned TMR2IP
: 1;
1520 unsigned CCP1IP
: 1;
1521 unsigned SSP1IP
: 1;
1541 extern __at(0x0F9F) volatile __IPR1bits_t IPR1bits
;
1543 #define _TMR1IP 0x01
1544 #define _TMR2IP 0x02
1545 #define _CCP1IP 0x04
1546 #define _SSP1IP 0x08
1555 //==============================================================================
1558 //==============================================================================
1561 extern __at(0x0FA0) __sfr PIE2
;
1567 unsigned CCP2IE
: 1;
1570 unsigned BCL1IE
: 1;
1574 unsigned OSCFIE
: 1;
1590 extern __at(0x0FA0) volatile __PIE2bits_t PIE2bits
;
1592 #define _CCP2IE 0x01
1593 #define _BCL1IE 0x08
1596 #define _OSCFIE 0x80
1598 //==============================================================================
1601 //==============================================================================
1604 extern __at(0x0FA1) __sfr PIR2
;
1610 unsigned CCP2IF
: 1;
1613 unsigned BCL1IF
: 1;
1617 unsigned OSCFIF
: 1;
1633 extern __at(0x0FA1) volatile __PIR2bits_t PIR2bits
;
1635 #define _CCP2IF 0x01
1636 #define _BCL1IF 0x08
1639 #define _OSCFIF 0x80
1641 //==============================================================================
1644 //==============================================================================
1647 extern __at(0x0FA2) __sfr IPR2
;
1653 unsigned CCP2IP
: 1;
1656 unsigned BCL1IP
: 1;
1660 unsigned OSCFIP
: 1;
1676 extern __at(0x0FA2) volatile __IPR2bits_t IPR2bits
;
1678 #define _CCP2IP 0x01
1679 #define _BCL1IP 0x08
1682 #define _OSCFIP 0x80
1684 //==============================================================================
1687 //==============================================================================
1690 extern __at(0x0FA3) __sfr PIE3
;
1700 unsigned BCL2IE
: 1;
1701 unsigned SSP2IE
: 1;
1704 extern __at(0x0FA3) volatile __PIE3bits_t PIE3bits
;
1706 #define _BCL2IE 0x40
1707 #define _SSP2IE 0x80
1709 //==============================================================================
1712 //==============================================================================
1715 extern __at(0x0FA4) __sfr PIR3
;
1725 unsigned BCL2IF
: 1;
1726 unsigned SSP2IF
: 1;
1729 extern __at(0x0FA4) volatile __PIR3bits_t PIR3bits
;
1731 #define _BCL2IF 0x40
1732 #define _SSP2IF 0x80
1734 //==============================================================================
1737 //==============================================================================
1740 extern __at(0x0FA5) __sfr IPR3
;
1750 unsigned BCL2IP
: 1;
1751 unsigned SSP2IP
: 1;
1754 extern __at(0x0FA5) volatile __IPR3bits_t IPR3bits
;
1756 #define _BCL2IP 0x40
1757 #define _SSP2IP 0x80
1759 //==============================================================================
1762 //==============================================================================
1765 extern __at(0x0FA6) __sfr EECON1
;
1779 extern __at(0x0FA6) volatile __EECON1bits_t EECON1bits
;
1786 //==============================================================================
1788 extern __at(0x0FA7) __sfr EECON2
;
1790 //==============================================================================
1793 extern __at(0x0FAB) __sfr RCSTA
;
1826 unsigned ADDEN1
: 1;
1829 unsigned NOT_RC8
: 1;
1858 extern __at(0x0FAB) volatile __RCSTAbits_t RCSTAbits
;
1869 #define _ADDEN1 0x08
1876 #define _NOT_RC8 0x40
1882 //==============================================================================
1885 //==============================================================================
1888 extern __at(0x0FAB) __sfr RCSTA1
;
1921 unsigned ADDEN1
: 1;
1924 unsigned NOT_RC8
: 1;
1953 extern __at(0x0FAB) volatile __RCSTA1bits_t RCSTA1bits
;
1955 #define _RCSTA1_RX9D 0x01
1956 #define _RCSTA1_RCD8 0x01
1957 #define _RCSTA1_RX9D1 0x01
1958 #define _RCSTA1_OERR 0x02
1959 #define _RCSTA1_OERR1 0x02
1960 #define _RCSTA1_FERR 0x04
1961 #define _RCSTA1_FERR1 0x04
1962 #define _RCSTA1_ADDEN 0x08
1963 #define _RCSTA1_ADEN 0x08
1964 #define _RCSTA1_ADDEN1 0x08
1965 #define _RCSTA1_CREN 0x10
1966 #define _RCSTA1_CREN1 0x10
1967 #define _RCSTA1_SREN 0x20
1968 #define _RCSTA1_SREN1 0x20
1969 #define _RCSTA1_RX9 0x40
1970 #define _RCSTA1_RC9 0x40
1971 #define _RCSTA1_NOT_RC8 0x40
1972 #define _RCSTA1_RC8_9 0x40
1973 #define _RCSTA1_RX91 0x40
1974 #define _RCSTA1_SPEN 0x80
1975 #define _RCSTA1_SPEN1 0x80
1977 //==============================================================================
1980 //==============================================================================
1983 extern __at(0x0FAC) __sfr TXSTA
;
2004 unsigned SENDB1
: 1;
2019 unsigned NOT_TX8
: 1;
2036 extern __at(0x0FAC) volatile __TXSTAbits_t TXSTAbits
;
2046 #define _SENDB1 0x08
2053 #define _NOT_TX8 0x40
2058 //==============================================================================
2061 //==============================================================================
2064 extern __at(0x0FAC) __sfr TXSTA1
;
2085 unsigned SENDB1
: 1;
2100 unsigned NOT_TX8
: 1;
2117 extern __at(0x0FAC) volatile __TXSTA1bits_t TXSTA1bits
;
2119 #define _TXSTA1_TX9D 0x01
2120 #define _TXSTA1_TXD8 0x01
2121 #define _TXSTA1_TX9D1 0x01
2122 #define _TXSTA1_TRMT 0x02
2123 #define _TXSTA1_TRMT1 0x02
2124 #define _TXSTA1_BRGH 0x04
2125 #define _TXSTA1_BRGH1 0x04
2126 #define _TXSTA1_SENDB 0x08
2127 #define _TXSTA1_SENDB1 0x08
2128 #define _TXSTA1_SYNC 0x10
2129 #define _TXSTA1_SYNC1 0x10
2130 #define _TXSTA1_TXEN 0x20
2131 #define _TXSTA1_TXEN1 0x20
2132 #define _TXSTA1_TX9 0x40
2133 #define _TXSTA1_TX8_9 0x40
2134 #define _TXSTA1_NOT_TX8 0x40
2135 #define _TXSTA1_TX91 0x40
2136 #define _TXSTA1_CSRC 0x80
2137 #define _TXSTA1_CSRC1 0x80
2139 //==============================================================================
2141 extern __at(0x0FAD) __sfr TXREG
;
2142 extern __at(0x0FAD) __sfr TXREG1
;
2143 extern __at(0x0FAE) __sfr RCREG
;
2144 extern __at(0x0FAE) __sfr RCREG1
;
2145 extern __at(0x0FAF) __sfr SPBRG
;
2146 extern __at(0x0FAF) __sfr SPBRG1
;
2147 extern __at(0x0FB0) __sfr SPBRGH
;
2149 //==============================================================================
2152 extern __at(0x0FB4) __sfr CMCON
;
2175 extern __at(0x0FB4) volatile __CMCONbits_t CMCONbits
;
2186 //==============================================================================
2189 //==============================================================================
2192 extern __at(0x0FB5) __sfr CVRCON
;
2215 extern __at(0x0FB5) volatile __CVRCONbits_t CVRCONbits
;
2226 //==============================================================================
2229 //==============================================================================
2232 extern __at(0x0FB6) __sfr ECCP1AS
;
2238 unsigned PSSBD0
: 1;
2239 unsigned PSSBD1
: 1;
2240 unsigned PSSAC0
: 1;
2241 unsigned PSSAC1
: 1;
2242 unsigned ECCPAS0
: 1;
2243 unsigned ECCPAS1
: 1;
2244 unsigned ECCPAS2
: 1;
2245 unsigned ECCPASE
: 1;
2264 unsigned ECCPAS
: 3;
2269 extern __at(0x0FB6) volatile __ECCP1ASbits_t ECCP1ASbits
;
2271 #define _PSSBD0 0x01
2272 #define _PSSBD1 0x02
2273 #define _PSSAC0 0x04
2274 #define _PSSAC1 0x08
2275 #define _ECCPAS0 0x10
2276 #define _ECCPAS1 0x20
2277 #define _ECCPAS2 0x40
2278 #define _ECCPASE 0x80
2280 //==============================================================================
2283 //==============================================================================
2286 extern __at(0x0FB7) __sfr ECCP1DEL
;
2309 extern __at(0x0FB7) volatile __ECCP1DELbits_t ECCP1DELbits
;
2320 //==============================================================================
2323 //==============================================================================
2326 extern __at(0x0FB7) __sfr PWM1CON
;
2349 extern __at(0x0FB7) volatile __PWM1CONbits_t PWM1CONbits
;
2351 #define _PWM1CON_PDC0 0x01
2352 #define _PWM1CON_PDC1 0x02
2353 #define _PWM1CON_PDC2 0x04
2354 #define _PWM1CON_PDC3 0x08
2355 #define _PWM1CON_PDC4 0x10
2356 #define _PWM1CON_PDC5 0x20
2357 #define _PWM1CON_PDC6 0x40
2358 #define _PWM1CON_PRSEN 0x80
2360 //==============================================================================
2363 //==============================================================================
2366 extern __at(0x0FB8) __sfr BAUDCON
;
2379 unsigned ABDOVF
: 1;
2395 extern __at(0x0FB8) volatile __BAUDCONbits_t BAUDCONbits
;
2403 #define _ABDOVF 0x80
2405 //==============================================================================
2408 //==============================================================================
2411 extern __at(0x0FB8) __sfr BAUDCTL
;
2424 unsigned ABDOVF
: 1;
2440 extern __at(0x0FB8) volatile __BAUDCTLbits_t BAUDCTLbits
;
2442 #define _BAUDCTL_ABDEN 0x01
2443 #define _BAUDCTL_WUE 0x02
2444 #define _BAUDCTL_BRG16 0x08
2445 #define _BAUDCTL_SCKP 0x10
2446 #define _BAUDCTL_RCMT 0x40
2447 #define _BAUDCTL_RCIDL 0x40
2448 #define _BAUDCTL_ABDOVF 0x80
2450 //==============================================================================
2453 //==============================================================================
2456 extern __at(0x0FBA) __sfr CCP2CON
;
2462 unsigned CCP2M0
: 1;
2463 unsigned CCP2M1
: 1;
2464 unsigned CCP2M2
: 1;
2465 unsigned CCP2M3
: 1;
2498 extern __at(0x0FBA) volatile __CCP2CONbits_t CCP2CONbits
;
2500 #define _CCP2M0 0x01
2501 #define _CCP2M1 0x02
2502 #define _CCP2M2 0x04
2503 #define _CCP2M3 0x08
2509 //==============================================================================
2511 extern __at(0x0FBB) __sfr CCPR2
;
2512 extern __at(0x0FBB) __sfr CCPR2L
;
2513 extern __at(0x0FBC) __sfr CCPR2H
;
2515 //==============================================================================
2518 extern __at(0x0FBD) __sfr CCP1CON
;
2524 unsigned CCP1M0
: 1;
2525 unsigned CCP1M1
: 1;
2526 unsigned CCP1M2
: 1;
2527 unsigned CCP1M3
: 1;
2566 extern __at(0x0FBD) volatile __CCP1CONbits_t CCP1CONbits
;
2568 #define _CCP1M0 0x01
2569 #define _CCP1M1 0x02
2570 #define _CCP1M2 0x04
2571 #define _CCP1M3 0x08
2579 //==============================================================================
2582 //==============================================================================
2585 extern __at(0x0FBD) __sfr ECCP1CON
;
2591 unsigned CCP1M0
: 1;
2592 unsigned CCP1M1
: 1;
2593 unsigned CCP1M2
: 1;
2594 unsigned CCP1M3
: 1;
2633 extern __at(0x0FBD) volatile __ECCP1CONbits_t ECCP1CONbits
;
2635 #define _ECCP1CON_CCP1M0 0x01
2636 #define _ECCP1CON_CCP1M1 0x02
2637 #define _ECCP1CON_CCP1M2 0x04
2638 #define _ECCP1CON_CCP1M3 0x08
2639 #define _ECCP1CON_DC1B0 0x10
2640 #define _ECCP1CON_CCP1Y 0x10
2641 #define _ECCP1CON_DC1B1 0x20
2642 #define _ECCP1CON_CCP1X 0x20
2643 #define _ECCP1CON_P1M0 0x40
2644 #define _ECCP1CON_P1M1 0x80
2646 //==============================================================================
2648 extern __at(0x0FBE) __sfr CCPR1
;
2649 extern __at(0x0FBE) __sfr CCPR1L
;
2650 extern __at(0x0FBF) __sfr CCPR1H
;
2652 //==============================================================================
2655 extern __at(0x0FC0) __sfr ADCON2
;
2685 extern __at(0x0FC0) volatile __ADCON2bits_t ADCON2bits
;
2695 //==============================================================================
2698 //==============================================================================
2701 extern __at(0x0FC1) __sfr ADCON1
;
2731 extern __at(0x0FC1) volatile __ADCON1bits_t ADCON1bits
;
2740 //==============================================================================
2743 //==============================================================================
2746 extern __at(0x0FC2) __sfr ADCON0
;
2753 unsigned GO_NOT_DONE
: 1;
2777 unsigned GO_DONE
: 1;
2801 unsigned NOT_DONE
: 1;
2818 extern __at(0x0FC2) volatile __ADCON0bits_t ADCON0bits
;
2821 #define _GO_NOT_DONE 0x02
2823 #define _GO_DONE 0x02
2825 #define _NOT_DONE 0x02
2832 //==============================================================================
2834 extern __at(0x0FC3) __sfr ADRES
;
2835 extern __at(0x0FC3) __sfr ADRESL
;
2836 extern __at(0x0FC4) __sfr ADRESH
;
2838 //==============================================================================
2841 extern __at(0x0FC5) __sfr SSP1CON2
;
2851 unsigned ACKSTAT
: 1;
2855 extern __at(0x0FC5) volatile __SSP1CON2bits_t SSP1CON2bits
;
2863 #define _ACKSTAT 0x40
2866 //==============================================================================
2869 //==============================================================================
2872 extern __at(0x0FC5) __sfr SSPCON2
;
2882 unsigned ACKSTAT
: 1;
2886 extern __at(0x0FC5) volatile __SSPCON2bits_t SSPCON2bits
;
2888 #define _SSPCON2_SEN 0x01
2889 #define _SSPCON2_RSEN 0x02
2890 #define _SSPCON2_PEN 0x04
2891 #define _SSPCON2_RCEN 0x08
2892 #define _SSPCON2_ACKEN 0x10
2893 #define _SSPCON2_ACKDT 0x20
2894 #define _SSPCON2_ACKSTAT 0x40
2895 #define _SSPCON2_GCEN 0x80
2897 //==============================================================================
2900 //==============================================================================
2903 extern __at(0x0FC6) __sfr SSP1CON1
;
2926 extern __at(0x0FC6) volatile __SSP1CON1bits_t SSP1CON1bits
;
2937 //==============================================================================
2940 //==============================================================================
2943 extern __at(0x0FC6) __sfr SSPCON1
;
2966 extern __at(0x0FC6) volatile __SSPCON1bits_t SSPCON1bits
;
2968 #define _SSPCON1_SSPM0 0x01
2969 #define _SSPCON1_SSPM1 0x02
2970 #define _SSPCON1_SSPM2 0x04
2971 #define _SSPCON1_SSPM3 0x08
2972 #define _SSPCON1_CKP 0x10
2973 #define _SSPCON1_SSPEN 0x20
2974 #define _SSPCON1_SSPOV 0x40
2975 #define _SSPCON1_WCOL 0x80
2977 //==============================================================================
2980 //==============================================================================
2983 extern __at(0x0FC7) __sfr SSP1STAT
;
2991 unsigned R_NOT_W
: 1;
2994 unsigned D_NOT_A
: 1;
3004 unsigned I2C_START
: 1;
3005 unsigned I2C_STOP
: 1;
3015 unsigned I2C_READ
: 1;
3018 unsigned I2C_DAT
: 1;
3039 unsigned NOT_WRITE
: 1;
3042 unsigned NOT_ADDRESS
: 1;
3051 unsigned READ_WRITE
: 1;
3054 unsigned DATA_ADDRESS
: 1;
3072 extern __at(0x0FC7) volatile __SSP1STATbits_t SSP1STATbits
;
3076 #define _R_NOT_W 0x04
3078 #define _I2C_READ 0x04
3080 #define _NOT_WRITE 0x04
3081 #define _READ_WRITE 0x04
3084 #define _I2C_START 0x08
3086 #define _I2C_STOP 0x10
3087 #define _D_NOT_A 0x20
3089 #define _I2C_DAT 0x20
3091 #define _NOT_ADDRESS 0x20
3092 #define _DATA_ADDRESS 0x20
3097 //==============================================================================
3100 //==============================================================================
3103 extern __at(0x0FC7) __sfr SSPSTAT
;
3111 unsigned R_NOT_W
: 1;
3114 unsigned D_NOT_A
: 1;
3124 unsigned I2C_START
: 1;
3125 unsigned I2C_STOP
: 1;
3135 unsigned I2C_READ
: 1;
3138 unsigned I2C_DAT
: 1;
3159 unsigned NOT_WRITE
: 1;
3162 unsigned NOT_ADDRESS
: 1;
3171 unsigned READ_WRITE
: 1;
3174 unsigned DATA_ADDRESS
: 1;
3192 extern __at(0x0FC7) volatile __SSPSTATbits_t SSPSTATbits
;
3194 #define _SSPSTAT_BF 0x01
3195 #define _SSPSTAT_UA 0x02
3196 #define _SSPSTAT_R_NOT_W 0x04
3197 #define _SSPSTAT_R_W 0x04
3198 #define _SSPSTAT_I2C_READ 0x04
3199 #define _SSPSTAT_NOT_W 0x04
3200 #define _SSPSTAT_NOT_WRITE 0x04
3201 #define _SSPSTAT_READ_WRITE 0x04
3202 #define _SSPSTAT_R 0x04
3203 #define _SSPSTAT_S 0x08
3204 #define _SSPSTAT_I2C_START 0x08
3205 #define _SSPSTAT_P 0x10
3206 #define _SSPSTAT_I2C_STOP 0x10
3207 #define _SSPSTAT_D_NOT_A 0x20
3208 #define _SSPSTAT_D_A 0x20
3209 #define _SSPSTAT_I2C_DAT 0x20
3210 #define _SSPSTAT_NOT_A 0x20
3211 #define _SSPSTAT_NOT_ADDRESS 0x20
3212 #define _SSPSTAT_DATA_ADDRESS 0x20
3213 #define _SSPSTAT_D 0x20
3214 #define _SSPSTAT_CKE 0x40
3215 #define _SSPSTAT_SMP 0x80
3217 //==============================================================================
3219 extern __at(0x0FC8) __sfr SSP1ADD
;
3220 extern __at(0x0FC8) __sfr SSPADD
;
3221 extern __at(0x0FC9) __sfr SSP1BUF
;
3222 extern __at(0x0FC9) __sfr SSPBUF
;
3224 //==============================================================================
3227 extern __at(0x0FCA) __sfr T2CON
;
3233 unsigned T2CKPS0
: 1;
3234 unsigned T2CKPS1
: 1;
3235 unsigned TMR2ON
: 1;
3236 unsigned T2OUTPS0
: 1;
3237 unsigned T2OUTPS1
: 1;
3238 unsigned T2OUTPS2
: 1;
3239 unsigned T2OUTPS3
: 1;
3248 unsigned TOUTPS0
: 1;
3249 unsigned TOUTPS1
: 1;
3250 unsigned TOUTPS2
: 1;
3251 unsigned TOUTPS3
: 1;
3257 unsigned T2CKPS
: 2;
3264 unsigned TOUTPS
: 4;
3271 unsigned T2OUTPS
: 4;
3276 extern __at(0x0FCA) volatile __T2CONbits_t T2CONbits
;
3278 #define _T2CKPS0 0x01
3279 #define _T2CKPS1 0x02
3280 #define _TMR2ON 0x04
3281 #define _T2OUTPS0 0x08
3282 #define _TOUTPS0 0x08
3283 #define _T2OUTPS1 0x10
3284 #define _TOUTPS1 0x10
3285 #define _T2OUTPS2 0x20
3286 #define _TOUTPS2 0x20
3287 #define _T2OUTPS3 0x40
3288 #define _TOUTPS3 0x40
3290 //==============================================================================
3292 extern __at(0x0FCB) __sfr PR2
;
3293 extern __at(0x0FCC) __sfr TMR2
;
3295 //==============================================================================
3298 extern __at(0x0FCD) __sfr T1CON
;
3304 unsigned TMR1ON
: 1;
3305 unsigned TMR1CS
: 1;
3306 unsigned NOT_T1SYNC
: 1;
3307 unsigned T1OSCEN
: 1;
3308 unsigned T1CKPS0
: 1;
3309 unsigned T1CKPS1
: 1;
3318 unsigned T1SYNC
: 1;
3330 unsigned T1INSYNC
: 1;
3341 unsigned T1CKPS
: 2;
3346 extern __at(0x0FCD) volatile __T1CONbits_t T1CONbits
;
3348 #define _TMR1ON 0x01
3349 #define _TMR1CS 0x02
3350 #define _NOT_T1SYNC 0x04
3351 #define _T1SYNC 0x04
3352 #define _T1INSYNC 0x04
3353 #define _T1OSCEN 0x08
3354 #define _T1CKPS0 0x10
3355 #define _T1CKPS1 0x20
3359 //==============================================================================
3361 extern __at(0x0FCE) __sfr TMR1
;
3362 extern __at(0x0FCE) __sfr TMR1L
;
3363 extern __at(0x0FCF) __sfr TMR1H
;
3365 //==============================================================================
3368 extern __at(0x0FD0) __sfr RCON
;
3374 unsigned NOT_BOR
: 1;
3375 unsigned NOT_POR
: 1;
3376 unsigned NOT_PD
: 1;
3377 unsigned NOT_TO
: 1;
3378 unsigned NOT_RI
: 1;
3397 extern __at(0x0FD0) volatile __RCONbits_t RCONbits
;
3399 #define _NOT_BOR 0x01
3401 #define _NOT_POR 0x02
3403 #define _NOT_PD 0x04
3405 #define _NOT_TO 0x08
3407 #define _NOT_RI 0x10
3411 //==============================================================================
3414 //==============================================================================
3417 extern __at(0x0FD1) __sfr WDTCON
;
3423 unsigned SWDTEN
: 1;
3446 extern __at(0x0FD1) volatile __WDTCONbits_t WDTCONbits
;
3448 #define _SWDTEN 0x01
3451 //==============================================================================
3454 //==============================================================================
3457 extern __at(0x0FD3) __sfr OSCCON
;
3480 extern __at(0x0FD3) volatile __OSCCONbits_t OSCCONbits
;
3487 //==============================================================================
3490 //==============================================================================
3493 extern __at(0x0FD5) __sfr T0CON
;
3505 unsigned T08BIT
: 1;
3506 unsigned TMR0ON
: 1;
3516 extern __at(0x0FD5) volatile __T0CONbits_t T0CONbits
;
3524 #define _T08BIT 0x40
3525 #define _TMR0ON 0x80
3527 //==============================================================================
3529 extern __at(0x0FD6) __sfr TMR0
;
3530 extern __at(0x0FD6) __sfr TMR0L
;
3531 extern __at(0x0FD7) __sfr TMR0H
;
3533 //==============================================================================
3536 extern __at(0x0FD8) __sfr STATUS
;
3550 extern __at(0x0FD8) volatile __STATUSbits_t STATUSbits
;
3558 //==============================================================================
3560 extern __at(0x0FD9) __sfr FSR2L
;
3561 extern __at(0x0FDA) __sfr FSR2H
;
3562 extern __at(0x0FDB) __sfr PLUSW2
;
3563 extern __at(0x0FDC) __sfr PREINC2
;
3564 extern __at(0x0FDD) __sfr POSTDEC2
;
3565 extern __at(0x0FDE) __sfr POSTINC2
;
3566 extern __at(0x0FDF) __sfr INDF2
;
3567 extern __at(0x0FE0) __sfr BSR
;
3568 extern __at(0x0FE1) __sfr FSR1L
;
3569 extern __at(0x0FE2) __sfr FSR1H
;
3570 extern __at(0x0FE3) __sfr PLUSW1
;
3571 extern __at(0x0FE4) __sfr PREINC1
;
3572 extern __at(0x0FE5) __sfr POSTDEC1
;
3573 extern __at(0x0FE6) __sfr POSTINC1
;
3574 extern __at(0x0FE7) __sfr INDF1
;
3575 extern __at(0x0FE8) __sfr WREG
;
3576 extern __at(0x0FE9) __sfr FSR0L
;
3577 extern __at(0x0FEA) __sfr FSR0H
;
3578 extern __at(0x0FEB) __sfr PLUSW0
;
3579 extern __at(0x0FEC) __sfr PREINC0
;
3580 extern __at(0x0FED) __sfr POSTDEC0
;
3581 extern __at(0x0FEE) __sfr POSTINC0
;
3582 extern __at(0x0FEF) __sfr INDF0
;
3584 //==============================================================================
3587 extern __at(0x0FF0) __sfr INTCON3
;
3593 unsigned INT1IF
: 1;
3594 unsigned INT2IF
: 1;
3596 unsigned INT1IE
: 1;
3597 unsigned INT2IE
: 1;
3599 unsigned INT1IP
: 1;
3600 unsigned INT2IP
: 1;
3616 extern __at(0x0FF0) volatile __INTCON3bits_t INTCON3bits
;
3618 #define _INT1IF 0x01
3620 #define _INT2IF 0x02
3622 #define _INT1IE 0x08
3624 #define _INT2IE 0x10
3626 #define _INT1IP 0x40
3628 #define _INT2IP 0x80
3631 //==============================================================================
3634 //==============================================================================
3637 extern __at(0x0FF1) __sfr INTCON2
;
3645 unsigned TMR0IP
: 1;
3647 unsigned INTEDG2
: 1;
3648 unsigned INTEDG1
: 1;
3649 unsigned INTEDG0
: 1;
3650 unsigned NOT_RBPU
: 1;
3666 extern __at(0x0FF1) volatile __INTCON2bits_t INTCON2bits
;
3669 #define _TMR0IP 0x04
3671 #define _INTEDG2 0x10
3672 #define _INTEDG1 0x20
3673 #define _INTEDG0 0x40
3674 #define _NOT_RBPU 0x80
3677 //==============================================================================
3680 //==============================================================================
3683 extern __at(0x0FF2) __sfr INTCON
;
3690 unsigned INT0IF
: 1;
3691 unsigned TMR0IF
: 1;
3693 unsigned INT0IE
: 1;
3694 unsigned TMR0IE
: 1;
3695 unsigned PEIE_GIEL
: 1;
3696 unsigned GIE_GIEH
: 1;
3724 extern __at(0x0FF2) volatile __INTCONbits_t INTCONbits
;
3727 #define _INT0IF 0x02
3729 #define _TMR0IF 0x04
3732 #define _INT0IE 0x10
3734 #define _TMR0IE 0x20
3736 #define _PEIE_GIEL 0x40
3739 #define _GIE_GIEH 0x80
3743 //==============================================================================
3745 extern __at(0x0FF3) __sfr PROD
;
3746 extern __at(0x0FF3) __sfr PRODL
;
3747 extern __at(0x0FF4) __sfr PRODH
;
3748 extern __at(0x0FF5) __sfr TABLAT
;
3749 extern __at(0x0FF6) __sfr TBLPTR
;
3750 extern __at(0x0FF6) __sfr TBLPTRL
;
3751 extern __at(0x0FF7) __sfr TBLPTRH
;
3752 extern __at(0x0FF8) __sfr TBLPTRU
;
3753 extern __at(0x0FF9) __sfr PC
;
3754 extern __at(0x0FF9) __sfr PCL
;
3755 extern __at(0x0FFA) __sfr PCLATH
;
3756 extern __at(0x0FFB) __sfr PCLATU
;
3758 //==============================================================================
3761 extern __at(0x0FFC) __sfr STKPTR
;
3767 unsigned STKPTR0
: 1;
3768 unsigned STKPTR1
: 1;
3769 unsigned STKPTR2
: 1;
3770 unsigned STKPTR3
: 1;
3771 unsigned STKPTR4
: 1;
3773 unsigned STKUNF
: 1;
3774 unsigned STKFUL
: 1;
3786 unsigned STKOVF
: 1;
3791 unsigned STKPTR
: 5;
3796 extern __at(0x0FFC) volatile __STKPTRbits_t STKPTRbits
;
3798 #define _STKPTR0 0x01
3799 #define _STKPTR1 0x02
3800 #define _STKPTR2 0x04
3801 #define _STKPTR3 0x08
3802 #define _STKPTR4 0x10
3803 #define _STKUNF 0x40
3804 #define _STKFUL 0x80
3805 #define _STKOVF 0x80
3807 //==============================================================================
3809 extern __at(0x0FFD) __sfr TOS
;
3810 extern __at(0x0FFD) __sfr TOSL
;
3811 extern __at(0x0FFE) __sfr TOSH
;
3812 extern __at(0x0FFF) __sfr TOSU
;
3814 //==============================================================================
3816 // Configuration Addresses
3818 //==============================================================================
3820 #define __CONFIG1L 0x007FF8
3821 #define __CONFIG1H 0x007FF9
3822 #define __CONFIG2L 0x007FFA
3823 #define __CONFIG2H 0x007FFB
3824 #define __CONFIG3L 0x007FFC
3825 #define __CONFIG3H 0x007FFD
3827 //==============================================================================
3829 #endif // #ifndef __PIC18LF45J10_H__